KR950015733A - 반도체 장치용 패키지 - Google Patents

반도체 장치용 패키지 Download PDF

Info

Publication number
KR950015733A
KR950015733A KR1019930023495A KR930023495A KR950015733A KR 950015733 A KR950015733 A KR 950015733A KR 1019930023495 A KR1019930023495 A KR 1019930023495A KR 930023495 A KR930023495 A KR 930023495A KR 950015733 A KR950015733 A KR 950015733A
Authority
KR
South Korea
Prior art keywords
semiconductor
lead frame
chip
package
semiconductor chip
Prior art date
Application number
KR1019930023495A
Other languages
English (en)
Other versions
KR100273981B1 (ko
Inventor
안상호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930023495A priority Critical patent/KR100273981B1/ko
Publication of KR950015733A publication Critical patent/KR950015733A/ko
Application granted granted Critical
Publication of KR100273981B1 publication Critical patent/KR100273981B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체 장치용 패키지의 리드 프레임에 관한 것으로써, 칩 패드간의 간격 및 리드 프레임 인너리드 간격의 한계치로 인하여 주어진 동일한 반도체 칩 면적을 갖는 반도체 칩상에 보다 많은 칩 패드를 부여하는 데 한계성을 극복하기 위하여, 반도체 리드 프레임의 다이패드를 마름모 형태로 형성하여 배치하고, 이 반도체 리드 프레임상에 동일한 내각을 갖는 마름모 형태의 반도체 칩을 실장하며, 상기 반도체 칩의 패드상에 반도체 리드 프레임의 내각만큼 늘어난 다수개의 칩 패드와 이와 대응되어 형성된 다수개의 인너리드가 와이어 본딩되도록 구성되었다, 따라서 소정의 내각을 갖는 마름모 형태의 리드 프레임상에 이와 대응되는 마롬모형 반도체 칩을 실장함으로써 동일한 반도체 칩 면적내에서 칩 패드수를 배가시켜 인너리드 패턴을 보다 다양하게 구성시킬 수 있는 반도체 장치용 패키지에 적용된다.

Description

반도체 장치용 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 이 발명에 따른 반도체 장치용 패키지의 일실시예를 나타내는 평면도.

Claims (3)

  1. 정사각형 형태의 반도체 리드 프레임과 이 반도체 리드 프레임과 동일한 내각을 갖는 동일한 형태의 반도체 칩과, 상기 반도체 칩상에 배열 형성된 다수개의 칩 패드와 상기 다수개의 칩 패드와 와이어 본딩되는 다수개의 인너리드를 구비하는 반도체 장치용 패키지에 있어서; 상기 반도체 리드 프레임은 마름모 형태의 다이패드로 형성되어 배치되고, 상기 반도체 리드 리드 프레임상에 동일한 내각을 갖는 마름모 형태의 반도체 칩을 실장되며, 상기 반도체 칩의 패드상에 반도체 리드 프레임의 내각만큼 늘어난 다수개의 칩 패드와 이와 대응되어 형성된 다수개의 인너리드가 와이어 본딩되어 형성되는 반도체 장치용 패키지.
  2. 제1항에 있어서, 상기 마름모 형태의 반도체 리드 프레임은 그 내각이 50°이상으로 되는 반도체 장치용 패키지.
  3. 제1항에 있어서, 상기 마름모 형태의 반도체 리드 프레임에 실장되는 반도체 칩은 그 내각이 50°이상으로 되는 반도체 장치용 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930023495A 1993-11-06 1993-11-06 반도체 장치용 패키지 KR100273981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930023495A KR100273981B1 (ko) 1993-11-06 1993-11-06 반도체 장치용 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930023495A KR100273981B1 (ko) 1993-11-06 1993-11-06 반도체 장치용 패키지

Publications (2)

Publication Number Publication Date
KR950015733A true KR950015733A (ko) 1995-06-17
KR100273981B1 KR100273981B1 (ko) 2000-12-15

Family

ID=19367463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023495A KR100273981B1 (ko) 1993-11-06 1993-11-06 반도체 장치용 패키지

Country Status (1)

Country Link
KR (1) KR100273981B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510501B1 (ko) 2002-12-05 2005-08-26 삼성전자주식회사 반도체 패키지 검사 장치 및 이를 이용한 검사 방법

Also Published As

Publication number Publication date
KR100273981B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
KR950024313A (ko) 고 열방출용 반도체 패키지
KR930018707A (ko) 반도체 장치
KR950015679A (ko) 반도체 장치
KR950015733A (ko) 반도체 장치용 패키지
KR940016723A (ko) 반도체 리이드 프레임
KR960032714A (ko) 2중 패드를 갖는 반도체 소자
KR950021455A (ko) 수지 봉지형 반도체 장치
KR910001949A (ko) 무플래그 리드프레임, 피키지 및 방법
KR950004479A (ko) 이중 어태치된 메모리 장치용 반도체 패키지
KR940022822A (ko) 반도체 패키지
KR940008063A (ko) 리이드 프레임
KR940010281A (ko) 반도체 소자
KR930011189A (ko) 반도체 장치의 리이드 프레임 구조 및 와이어 본딩 방법
KR970013275A (ko) 관통홀이 형성된 리드프레임을 갖는 반도체 칩 패키지
KR920018907A (ko) 반도체 리드 프레임
KR930017159A (ko) 반도체 리드프레임
KR930017160A (ko) 반도체 패키지
KR940027144A (ko) 2칩 1패키지용 리드 프레임
KR960032709A (ko) 다핀 반도체장치
KR960026679A (ko) 멀티다이 패키지
KR970024101A (ko) 다이 패드의 슬릿(slit)내에 내부 리드가 설치된 리드 프레임
KR970024096A (ko) 정방형의 리드 프레임 패드를 구비한 리드 프레임 및 그를 이용한 반도체 패키지
KR890001185A (ko) 반도체 장치용 리드프레임
KR930014851A (ko) 리이드 프레임을 갖춘 반도체 패키지
KR950021290A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee