KR940027144A - 2칩 1패키지용 리드 프레임 - Google Patents

2칩 1패키지용 리드 프레임 Download PDF

Info

Publication number
KR940027144A
KR940027144A KR1019930008550A KR930008550A KR940027144A KR 940027144 A KR940027144 A KR 940027144A KR 1019930008550 A KR1019930008550 A KR 1019930008550A KR 930008550 A KR930008550 A KR 930008550A KR 940027144 A KR940027144 A KR 940027144A
Authority
KR
South Korea
Prior art keywords
die pads
support bar
lead frame
dummy support
chip
Prior art date
Application number
KR1019930008550A
Other languages
English (en)
Other versions
KR100216989B1 (ko
Inventor
정하천
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930008550A priority Critical patent/KR100216989B1/ko
Publication of KR940027144A publication Critical patent/KR940027144A/ko
Application granted granted Critical
Publication of KR100216989B1 publication Critical patent/KR100216989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 인접되는 두 개의 다이패드간의 신호간섭을 방지할 수 있도록 설계한 2칩 1패키지용 리드 프레임에 관한 것으로서, 반도체 칩을 실장하기 위한 2개의 다이패드와, 상기 2개의 다이패드의 일측 모서리에서 상기 2개의 다이패드를 지지하는 각각의 서포트 바와, 상기 2개의 다이패드중 어느 하나의 타측 모서리에 형성된 더미 서포트 바와, 상기 2개의 다이패드 주위에 소정간격 이격되게 형성된 다수개의 내부리드와, 상기 내부리드를 외부와 연결하는 다수개의 외부리드와, 상기 더미 서포트 바와 상기 더미 서포트 바에 근접한 적어도 하나 이상의 상기 리부리드 상에 접착된 접착 테이프를 구비한 2칩 1패키지용 리드 프레임을 제공한다. 따라서, 리드 프레임의 제조공정이 단순화되고, 다이패드간의 신호간섭을 최소화할 수 있기 때문에 신뢰성이 요구되는 반도체 패키지에 적용할 수 있다.

Description

2칩 1패키지용 리드 프레임
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명에 따른 2칩 1패키지에 적용되는 리드 프레임의 일실시예의 평면도, 제4도는 제3도에서의 선 B-B에 따른 단면도이다.

Claims (4)

  1. 반도체 칩을 실장하기 위한 2개의 다이패드와, 상기 2개의 다이패드의 일측 모서리에서 상기 2개의 다이패드를 지지하는 각각의 서포트 바와, 상기 2개의 다이패드중 어느 하나의 타측 모서리에 형성된 더미 서포트 바와, 상기 2개의 다이패드 주위에 소정간격 이격되게 형성된 다수개의 내부리드와, 상기 내부리드를 외부와 연결하는 다수개의 외부리드와, 상기 더미 서포트 바와 상기 더미 서포트 바에 근접한 적어도 하나 이상의 상기 리부리드 상에 접착된 접착 테이프를 구비한 2칩 1패키지용 리드 프레임.
  2. 제1항에 있어서, 상기 다이패드중 더미 서포트 바를 갖지 않은 다이패드는, 상기 더미 서포트 바와 연결이 이루어지지 않게 설계된 2칩 1패키지용 리드 프레임.
  3. 제1항에 있어서, 상기 더미 서포트 바는, 그의 일측단에 접착 테이프가 접착되는 면적을 넓게 하기 위한 돌기를 구비하는 2칩 1패키지용 리드 프레임.
  4. 제1항에 있어서, 상기 더미 서포트 바를 갖지 않은 다이패드는, 그의 일측 모서리가 적어도 하나 이상의 인접 일체로 형성되어 지지되는 2칩 1패키지용 리드 프레임.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008550A 1993-05-19 1993-05-19 2칩 1패키지용 리드 프레임 KR100216989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930008550A KR100216989B1 (ko) 1993-05-19 1993-05-19 2칩 1패키지용 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008550A KR100216989B1 (ko) 1993-05-19 1993-05-19 2칩 1패키지용 리드 프레임

Publications (2)

Publication Number Publication Date
KR940027144A true KR940027144A (ko) 1994-12-10
KR100216989B1 KR100216989B1 (ko) 1999-09-01

Family

ID=19355586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008550A KR100216989B1 (ko) 1993-05-19 1993-05-19 2칩 1패키지용 리드 프레임

Country Status (1)

Country Link
KR (1) KR100216989B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071078B1 (ko) 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지

Also Published As

Publication number Publication date
KR100216989B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR930018704A (ko) 리드-온-칩 반도체 장치
KR930018707A (ko) 반도체 장치
KR890007410A (ko) 반도체 장치
KR920702549A (ko) 반도체 장치 및 그의 제조방법
KR960019621A (ko) 수지 봉합형 반도체장치의 구조
KR940027144A (ko) 2칩 1패키지용 리드 프레임
KR940016723A (ko) 반도체 리이드 프레임
KR960002775A (ko) 수지-봉합(resin-sealed) 반도체 소자
KR930017159A (ko) 반도체 리드프레임
KR970024101A (ko) 다이 패드의 슬릿(slit)내에 내부 리드가 설치된 리드 프레임
KR960032707A (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
KR950015733A (ko) 반도체 장치용 패키지
KR940008063A (ko) 리이드 프레임
KR970013265A (ko) 내부리드의 선단에 요홈이 형성된 리드 온 칩용 리드프레임
KR940027142A (ko) 반도체 장치용 리드 프레임
KR930011179A (ko) LOC(Lead on Chip) 패케이지
KR940022822A (ko) 반도체 패키지
KR950034719A (ko) 리드 프레임 및 이 리드 프레임을 포함한 패키지 디바이스 제조 방법
KR960019678A (ko) 반도체패키지의 히트싱크와 리드프레임의 부착방법
KR970013283A (ko) 탭 테이프를 이용한 적층칩 패킹 구조
KR950010042A (ko) 반도체장치용 리드프레임
KR970013280A (ko) 더미 패드(dummy pad)를 갖는 리드프레임 및 그를 이용한 칩 패키지
KR970030741A (ko) 타이바(tie-bar)에 반도체 칩이 부착된 반도체 칩 패키지
KR950025970A (ko) 반도체 패키지용 리드 프레임
KR890001185A (ko) 반도체 장치용 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee