KR970003906A - 테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치 - Google Patents

테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR970003906A
KR970003906A KR1019950018131A KR19950018131A KR970003906A KR 970003906 A KR970003906 A KR 970003906A KR 1019950018131 A KR1019950018131 A KR 1019950018131A KR 19950018131 A KR19950018131 A KR 19950018131A KR 970003906 A KR970003906 A KR 970003906A
Authority
KR
South Korea
Prior art keywords
tape
thin film
semiconductor chip
semiconductor
pad
Prior art date
Application number
KR1019950018131A
Other languages
English (en)
Other versions
KR0163308B1 (ko
Inventor
이영민
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950018131A priority Critical patent/KR0163308B1/ko
Publication of KR970003906A publication Critical patent/KR970003906A/ko
Application granted granted Critical
Publication of KR0163308B1 publication Critical patent/KR0163308B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 이미 출하된 반도체 패키지 제품의 핀 구성을 바꾸고자 하는 경우에 리드 프레임의 내부 리드구성을 바꾸거나 반도체 칩의 본딩 패드 배열을 변경하지 않고 핀구성을 변경할 수 있도록 하기 위해서 박막테이프를 반도체 칩의 상부면에 부착한 다음, 일정한 패턴으로 박막 테이프에 형성되어 있는 테이프 패드를 반도체 칩의 본딩 패드와 와이어 본딩 공정을 사용해서 전기적인 연결을 하는 것이다. 이러한 테이프가 부착된 반도체 소자, 특히 용량과 면적이 큰 메모리 소자는 이보다 크기가 작은 마이크로 소자 등과 적층할 때 마이크로 소자와 메모리 소자간의 전기적인 연결 및 마이크로 소자와 리드 프레임간의 전기적인 연결이 메모리 소자에 부착된 테이프 패드에 의해 이루어져서 메모리 소자 가체가 기판으로서의 역할을 할 수 있기 때문에 칩위에 칩을 적층하는 소위 COC 구조의 멀티 칩 패키지의 실장밀도와 신뢰성을 높일 수 있다.

Description

테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 적용하기에 적합한 박막 테이프의 사시도, 제2도는 본 발명에 따른 박막 테이프가 접착된 반도체 칩을 리드 프레임에 실장한 다음에 전기적 연결을 위해 와이어 본딩한 상태를 나타내는 사시도, 제3도는 메모리 소자위에 마이크로 소자가 직접 적층되어 있는 소위 COC(Chip On Chip)구조의 멀티 칩 패키지의 사시도.

Claims (12)

  1. 반도체 소자의 본딩 패드에 대응하는 위치에 형성된 복수의 구멍을 갖는 절연층과, 상기 절연층 위에 소정의 전도성 배선 패턴과 상기 배선 패턴에 의해 선택적으로 상호 연결되며 상기 반도체 소자의 본딩 패드와 전기적으로 선택적으로 연결되는 복수의 테이프 패드가 형성되어 있는 것을 특징으로 하는 박막 테이프.
  2. 제1항에 있어서, 상기 복수의 테이프 패드 중 일부는 상기 반도체 소자의 외부와 전기적으로 연결되는 것을 특징으로 하는 박막 테이프.
  3. 제1항 또는 제2항에 있어서, 상기 배선 패턴과 테이프 패드는 금(Au)으로 이루어진 것을 특징으로 하는 박막 테이프.
  4. 제1항 또는 제2항에 있어서, 상기 복수의 테이프 패드와 상기 본딩 패드 및 상기 반도체 소자의 외부와의 전기적인 연결은 본딩 와이어에 의해 이루어지는 것을 특징으로 하는 박막 테이프.
  5. 소정의 회로 소자와, 상기 회로 소자와 전기적으로 연결되는 복수개의 본딩 패드를 구비하는 반도체 소자에 있어서, 상기 반도체 소자의 본딩 패드의 위치와 대응하는 위치에 형성되어 있는 복수개의 구멍을 갖는 절연층과, 상기 절연층에 소정의 전도성 배선 패턴과 상기 배선 패턴에 의해 선택적으로 연결되는 테이프 패드가 형성되어 있는 전도층을 구비하는 박막 테이프가 상기 반도체 소자의 표면에 부착되어 있는 것을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서, 상기 반도체 소자는 상기 본딩 패드 및 상기 테이프 패드에 의해 외부와 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
  7. 제5항 또는 제6항에 있어서, 상기 박막 테이프의 전도층은 금(Au)인 것을 특징으로 하는 반도체 소자.
  8. 제5항 또는 제6항에 있어서, 상기 전기적인 연결은 본딩 와이어에 의해 이루어지는 것을 특징으로 하는 반도체 소자.
  9. 제1복수의 본딩 패드를 갖는 제1반도체 칩과 제2복수의 본딩 패드를 갖는 제2반도체 칩을 포함하는 복수개의 반도체 칩이 적층된 멀티 칩 패키지에 있어서, 상기 제2반도체 칩은 절연층과, 상기 절연층에 소정의 전도성 배선 패턴과 상기 배선 패턴에 의해 선택적으로 연결되는 제1테이프 패드와 제2테이프 패드를 포함하는 복수의 테이프 패드 및 상기 제1반도체 칩을 장착하기 위한 장착 위치가 형성되어 있는 전도층과, 상기 전도층과 절연층을 관통하는 복수개의 구멍으로서 상기 제2복수의 본딩 패드의 위치와 대응하는 위치에 형성되어 있는 복수개의 구멍을 구비하는 박막 테이프가 상기 제2반도체 칩의 표면에 비전도성 접착제에 의해 접착되어 있으며, 상기 제1반도체 칩의 크기는 제2반도체 칩의 크기보다 작으며, 제1반도체 칩은 상기 박막 테이프의 장착 위치에 장착되고 상기 제2반도체 칩과 제1반도체 칩간의 전기적인 연결은 상기 박막 테이프의 상기 제1테이프 패드와 상기 전도성 배선 패턴에 의해 이루어지는 것을 특징으로 하는 멀티 칩 패키지.
  10. 제9항에 있어서, 상기 제1반도체 칩은 마이크로 소자이며, 상기 제2반도체 칩은 메모리 소자인 것을 특징으로 하는 멀티 칩 패키지.
  11. 제9항 또는 제10항에 있어서, 상기 제1반도체 칩과 상기 멀티 칩 패키지의 외부와의 전기적인 연결은 상기 박막 테이프의 상기 제2테이프 패드에 의해 이루어지는 것을 특징으로 하는 멀티 칩 패키지.
  12. 제8항 또는 제9항에 있어서, 상기 제2반도체 칩과 제1반도체 칩의 전기적인 연결은 와이어 본딩에 의해 이루어지는 것을 특징으로 하는 멀티 칩 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018131A 1995-06-29 1995-06-29 테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치 KR0163308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018131A KR0163308B1 (ko) 1995-06-29 1995-06-29 테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018131A KR0163308B1 (ko) 1995-06-29 1995-06-29 테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
KR970003906A true KR970003906A (ko) 1997-01-29
KR0163308B1 KR0163308B1 (ko) 1998-12-01

Family

ID=19418750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018131A KR0163308B1 (ko) 1995-06-29 1995-06-29 테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치

Country Status (1)

Country Link
KR (1) KR0163308B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045882B1 (ko) * 2009-01-16 2011-07-01 한국과학기술원 금속 테이프 및 금속 박지를 이용한 직물형 회로기판 및 그제조방법

Also Published As

Publication number Publication date
KR0163308B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR930010086B1 (ko) 반도체 집적회로장치
US6326696B1 (en) Electronic package with interconnected chips
US6831353B2 (en) Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die
US6198162B1 (en) Method and apparatus for a chip-on-board semiconductor module
US6580158B2 (en) High speed IC package configuration
JP3762844B2 (ja) 対向マルチチップ用パッケージ
US6344976B1 (en) Interdigitated leads-over-chip lead frame device and method for supporting an integrated circuit die
US5757080A (en) Resin-sealed semiconductor device
KR960028732A (ko) 칩 접속구조
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
JPH0445981B2 (ko)
JPH1092972A (ja) 集積回路用パッケージ
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US6052289A (en) Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
KR970003906A (ko) 테이프 패드가 형성되어 있는 박막 테이프 및 이를 이용한 반도체 장치
JP3942495B2 (ja) 半導体装置
JP3718370B2 (ja) マルチチップ型半導体装置
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2822990B2 (ja) Ｃｓｐ型半導体装置
KR970077563A (ko) 적층칩 볼 그리드 어레이
KR940008060A (ko) 반도체 집적회로 장치
KR100708050B1 (ko) 반도체패키지
KR100235495B1 (ko) 반도체 장치
JP2001085597A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee