JP2000331946A - Ｉｉｉ族窒化物半導体及びその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体及びその製造方法

Info

Publication number
JP2000331946A
JP2000331946A JP14230999A JP14230999A JP2000331946A JP 2000331946 A JP2000331946 A JP 2000331946A JP 14230999 A JP14230999 A JP 14230999A JP 14230999 A JP14230999 A JP 14230999A JP 2000331946 A JP2000331946 A JP 2000331946A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
group iii
iii nitride
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14230999A
Other languages
English (en)
Other versions
JP3555500B2 (ja
Inventor
Norikatsu Koide
典克 小出
Hisayoshi Kato
久喜 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP14230999A priority Critical patent/JP3555500B2/ja
Priority to US09/573,701 priority patent/US6617668B1/en
Priority to EP00110766A priority patent/EP1054442B1/en
Publication of JP2000331946A publication Critical patent/JP2000331946A/ja
Priority to US10/382,647 priority patent/US6881651B2/en
Application granted granted Critical
Publication of JP3555500B2 publication Critical patent/JP3555500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/932—Boron nitride semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】良質なIII族窒化物半導体膜を得ること。 【解決手段】シリコン(Si)基板１の（１１１）面に、二
酸化シリコン(SiO2)から成る第１の層２を、〔１１０〕
方向と垂直な〔１ -１０〕方向に長手方向を持つストラ
イプ状に形成する。ここにIII族窒化物(AlxGayIn
1-x-yN，0≦x≦1，0≦y≦1，0≦x+y≦1)を積層する。二
酸化シリコン(SiO2)から成る第１の層２に覆われていな
いシリコン(Si)基板１の領域ＢにIII族窒化物(AlxGayIn
1-x-yN，0≦x≦1，0≦y≦1，0≦x+y≦1)はエピタキシャ
ル成長し、二酸化シリコン(SiO2)から成る第１の層２に
は領域Ｂから横方向にエピタキシャル成長する。これに
より、無転位のIII族窒化物半導体を得ることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般式AlxGayIn
1-x-yN (0≦x≦1，0≦y≦1，0≦x+y≦1)のIII族窒化物
半導体とその製造方法に関する。特に、製造の際の基板
としてシリコン(Si)を用いたIII族窒化物半導体とその
製造方法に関する。尚、III族窒化物半導体とは、AlN、
GaN、InNのような２元系、AlxGa1-xN、AlxIn1-xN、GaxI
n1-xN（いずれも０＜x＜１）のような３元系、AlxGayIn
1-x-yN(0＜x＜1，0＜y＜1，0＜x+y＜1)の４元系を包括
した表現である。
【０００２】
【従来の技術】III族窒化物半導体は、発光スペクトル
が紫外から赤色の広範囲に渡る直接遷移型の半導体であ
り、発光ダイオード(LED)やレーザダイオード(LD)等の
発光素子に応用されている。このIII族窒化物半導体
は、通常、サファイアを基板として用い、その上に形成
している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、サファイア基板上にIII族窒化物半導体を
形成すると、サファイアとIII族窒化物半導体との熱膨
張係数差により、半導体層にクラック、そりが発生す
る。また、ミスフィットにより転位が発生し、このため
素子特性が良くないという問題がある。さらに、サファ
イアは絶縁性であるので、基板に対して同一面側に両電
極を形成する必要があり、素子の小型化が制限されると
共に製造効率が良くないと言う問題がある。加えて、基
板と半導体層とが異種の物質で構成されているので、レ
ーザダイオードでは良好なへき開が困難である。
【０００４】従って、本発明の目的は、上記課題に鑑
み、シリコン基板上にIII族窒化物半導体層（一般式Alx
GayIn1-x-yN，0≦x≦1，0≦y≦1，0≦x+y≦1）を形成す
ることで、素子特性を向上させると共に、効率のよい製
造方法を実現することである。更に他の目的は、シリコ
ン基板上にIII族窒化物半導体層を横方向エピタキシャ
ル成長を利用して形成する際、シリコン基板の最適面
と、エピタキシャル成長の最適方向を提供することであ
る。
【０００５】
【課題を解決するための手段及び作用効果】上記の課題
を解決するために、請求項１に記載の手段によれば、シ
リコン(Si)基板と、シリコン基板の（１１１）面上にシ
リコンの露出部が散在するように形成され、III族窒化
物半導体がその上にエピタキシャル成長しない第１の層
と、第１の層で覆われていないシリコンの露出部にエピ
タキシャル成長させ、第１の層の上部では横方向にエピ
タキシャル成長させることで形成されたIII族窒化物半
導体から成る第２の層とを有する。
【０００６】尚、ここでいう横方向とは、基板の面方向
を意味する。これにより、III族窒化物半導体（一般式A
lxGayIn1-x-yN，0≦x≦1，0≦y≦1，0≦x+y≦1）から成
る第２の層は、第１の層の上にはエピタキシャル成長せ
ず、シリコン基板の露出部から成長した層が、第１の層
の上では横方向にエピタキシャル成長される。この結
果、シリコン基板とIII族窒化物半導体との間のミスフ
ィットに基づく転位は縦方向にのみ成長し、横方向には
ほとんど成長しない。従って、第１の層の上におけるII
I族窒化物半導体の結晶性が向上する。また、第１の層
とその上のIII族窒化物半導体とは化学的に接合してい
ないので、第２の層のそりが防止されると共に応力歪み
がその層に入ることが抑制される。
【０００７】請求項２に記載の手段によれば、シリコン
(Si)基板と、シリコン基板の（１１１）面上に形成され
たIII族窒化物半導体から成る第３の層と、第３の層の
上に形成され、第３の層の露出部が散在するように形成
され、III族窒化物半導体がその上にエピタキシャル成
長しない第１の層と、第１の層で覆われていない第３の
層の露出部にエピタキシャル成長させ、第１の層の上部
では横方向にエピタキシャル成長させることで形成され
たIII族窒化物半導体から成る第２の層とを有する。
【０００８】この構成によれば、III族窒化物半導体
（一般式AlxGayIn1-x-yN，0≦x≦1，0≦y≦1，0≦x+y≦
1）から成る第２の層は、III族窒化物半導体（一般式Al
xGayIn 1-x-yN，0≦x≦1，0≦y≦1，0≦x+y≦1）から成
る第３の層の露出部を核として、請求項１の発明と同様
に、形成される。結晶成長がシリコン上ではなく、成長
させる第２の層の半導体と同種或いは類似組成の半導体
上で行われることにより、その第２の層の結晶性がより
向上する。ここで類似組成とは格子定数が近いことを意
味し、III族窒化物半導体（一般式AlxGayIn1-x-yN，0≦
x≦1，0≦y≦1，0≦x+y≦1）のAl、Ga、Inの構成比（０
の場合を含む）の差程度のことを意味する。
【０００９】請求項３の発明は、第３の層を、AlxGa1-x
N(0＜x≦1)から成る層上にIII族窒化物半導体から成る
層が形成された２層構造としたことである。この構造に
よれば、シリコン基板の上にはアルミニウム(Al)を含む
III族窒化物半導体が良好に形成されるため、その上に
所望のIII族窒化物半導体を形成すれば、より結晶性の
高い当該所望のIII族窒化物半導体が得られるためであ
る。
【００１０】請求項４の発明は、請求項１乃至請求項３
のいずれか１項の発明において、第１の層は、ストライ
プ状に形成したことを特徴とする。また、請求項５の発
明は、請求項１乃至請求項４のいずれか１項の発明にお
いて、シリコン基板の（１１１）面上或いは第３の層上
に形成される露出部が、その長手方向がシリコン基板の
＜１１０＞方向に垂直であることを特徴とする。即ち、
露出部を、その長手方向が前記シリコン基板の＜１１０
＞方向に垂直であるよう第１の層を形成するのである。
シリコン基板の（１１１）面上に直接、或いは第３の層
を通して形成される第２の層は、その結晶構造がシリコ
ン基板の（１１１）面に影響されるので、横方向エピタ
キシャル成長させる方向を最適化させることができると
いうものである。尚、＜１１０＞方向とは〔１１０〕、
〔０１１〕及び〔１０１〕を合わせた表現である。
【００１１】請求項６の発明は、第１の層を、二酸化シ
リコン(SiO2)としたことである。この場合には、第２の
層をアルミニウム(Al)を含まないIII族窒化物半導体と
することで、第１の層の上にはエピタキシャルせずに、
横方向のエピタキシャル成長により第２の層を結晶性良
く得ることができる。
【００１２】請求項７の発明は、第１の層を、高融点を
有した金属又は非晶質のシリコン(Si)としたことを特徴
とする。第１の層が導電性を有するので、シリコン基板
に導電性を持たせることで、第２の層とシリコン基板と
の間に、面に垂直方向に均一に電流を流すことが可能と
なる。よって、素子の電極をシリコン基板上及びIII族
窒化物半導体上に形成することが可能となり、素子の小
型化を図ることができる。尚、高融点を有した金属とは
2000℃以上の融点を有する金属であり、例えば、ニオブ
(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ハフニウム(H
f)、タンタル(Ta)、タングステン(W)が上げられる。
【００１３】請求項８、１０、１２の発明は、請求項
１、２、３のIII族窒化物半導体（一般式AlxGayIn1-x-y
N，0≦x≦1，0≦y≦1，0≦x+y≦1）の製造方法であり、
請求項９、１１の発明は、請求項８、１０の発明の原理
を複数段階繰り返すとしたものである。また、請求項１
３、１４の発明は、請求項４、５のIII族窒化物半導体
（一般式AlxGayIn1-x-yN，0≦x≦1，0≦y≦1，0≦x+y≦
1）の製造方法である。これらの方法により、結晶性の
良いIII族窒化物半導体（一般式AlxGayIn1-x-yN，0≦x
≦1，0≦y≦1，0≦x+y≦1）を得ることができる。
【００１４】請求項１５、１６は、請求項６、７と同一
の効果を有する。また、請求項１７は、シリコン基板、
第３の層、第１の層のうち、少なくともシリコン基板を
除去して、第２の層から成るウエハを得ることを特徴と
する。これにより、結晶性の良いIII族窒化物半導体単
体（一般式AlxGayIn1-x-yN，0≦x≦1，0≦y≦1，0≦x+y
≦1）の基板を得ることができる。
【００１５】以上、請求項４乃至請求項７並びに請求項
１２乃至請求項１７のいずれの発明においても、「スト
ライプ」とは、必要部分に設ければ良く、ストライプ状
のシリコン露出部の長さは任意である。ストライプ状の
シリコン露出部が基板を横断するような長さに形成され
ていても良く、断続的に設けられていても良い。また、
シリコン露出部が、ストライプ状の部分以外の部分で互
いに連結されてるような構成であって、全体として「ス
トライプ状」の部分の割合が小さくとも、本願の上記い
ずれの請求項とも矛盾するものでなく、本願発明に包含
される。
【００１６】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。尚、逐次参照する図には上線を使用
してミラー指数を表示しているが、本明細書中では上線
ではなく、マイナスの符号をもって示すものとする。例
えば図１の３軸は、〔１１１〕〔１ -１０〕〔１１ -
２〕と本明細書中では表記するものとする。
【００１７】シリコン基板の面（１１１）の法線は〔１
１１〕方向であり、面（１１１）上で〔１１０〕方向に
垂直な方向は〔１ -１０〕方向である。また、面（１１
１）上で〔１ -１０〕方向に垂直な方向は〔１１ -２〕
方向である。ここから、面（１１１）に結晶成長させた
半導体の模式図を示す図１乃至図５では、各々３軸とし
てシリコン基板に対して〔１１１〕、〔１ -１０〕、
〔１１ -２〕を示した。
【００１８】（第１実施例）図１は、本発明の第１実施
例に係わるIII族窒化物半導体（一般式AlxGayIn
1-x -yN，0≦x≦1，0≦y≦1，0≦x+y≦1）の断面構成を
示した模式図である。シリコン基板１の上にはSiO2から
成る膜厚約2000Åの第１の層２がストライプ状（図１
（ｂ））に形成されている。また、シリコン基板１上の
第１の層２を除いた露出領域Ｂ及び第１の層２の上には
GaNから成る膜厚約10μmの第２の層３が形成されてい
る。
【００１９】次に、このIII族窒化物半導体の製造方法
について説明する。SiO2はスパッタリング法により、II
I族窒化物半導体は有機金属気相成長法（以下「ＭＯＶ
ＰＥ」と略す）により製造された。ＭＯＶＰＥで用いら
れたガスは、アンモニア(NH3)、キャリアガス(H2，
N2)、トリメチルガリウム(Ga(CH3)3，以下「TMG」と記
す）である。
【００２０】まず、フッ酸系溶液を用いて洗浄した（１
１１）面を主面としたシリコン基板１上にSiO2から成る
第１の層２をスパッタリングにより膜厚約2000Å、幅ａ
が約5μm、露出部Ｂの間隔ｂが約5μmのストライプ状
（図１（ｂ））に形成した。このSiO2から成る第１の層
２の形成部分と形成していない部分の境界線は、シリコ
ン基板１の＜１１０＞方向に垂直な、〔１ -１０〕方向
とした。
【００２１】次に、ＭＯＶＰＥ法により基板１の温度を
1100℃にしてN2又はH2を20L/min、NH3を10L/min、TMGを
100μmol/min供給して、膜厚約10μmのGaNを形成するこ
とにより、第２の層３を得た。このとき、GaNは、シリ
コン基板１の露出部Ｂ上に垂直に成長する。そして、第
１の層２の上部領域Ａでは、シリコン基板１の露出部Ｂ
に成長したGaNを核として、GaNが横方向、即ち、シリコ
ン基板１の面方向に沿ってエピタキシャル成長する。こ
の第２の層３は、シリコン基板１の露出部Ｂにだけ縦方
向に転位が生じ、第１の層２の上部領域Ａには横方向の
エピタキシャル成長であるために、転位は生じない。第
１の層２の面積をシリコン基板１の露出部Ｂの面積に比
べて大きくすることで、広い面積に渡って結晶性の良好
なGaNから成る第２の層３を形成することができる。ま
た、第１の層２とその上のGaNは化学的に結合していな
いために、第２の層３のそり、応力歪みを極めて大きく
減少させることができる。
【００２２】尚、上記実施例において、ストライプ状に
形成された第１の層２の幅ａを約5μmとしたが、第１の
層２の幅ａが10μmを超えると横方向の成長に長時間必
要となり、第１の層２の幅ａが1μm未満になると、後に
フッ酸(HF)等でのSiO2膜の除去が困難となるので、望ま
しくは1〜10μmの範囲が良い。また、上記実施例ではシ
リコン基板１の露出部Ｂの間隔ｂを5μmとしたが、露出
部Ｂの間隔ｂが10μmを超えると転位発生の確率が増大
し、露出部Ｂの間隔ｂが1μm未満になると良好なGaN膜
の形成が困難となるので、望ましくは1〜10μmの範囲が
良い。また、第２の層３の結晶性の点から幅の割合ａ／
ｂは1〜10が望ましい。
【００２３】（第２実施例）上述の第１実施例では、第
１の層２をシリコン基板１上に形成したが、本実施例の
特徴は、シリコン基板１の上にIII族窒化物半導体の第
３の層を設け、その第３の層の上に、第１の層を島状に
形成して、その上にIII族窒化物半導体を形成したこと
である。
【００２４】図２は、本発明の第２の実施例に係わるII
I族窒化物半導体の断面構成を示した模式図である。シ
リコン基板１の上にはAl0.15Ga0.85Nから成る膜厚約100
0Åの第３の層５が形成され、この第３の層５上にSiO2
から成る膜厚約2000Åの第１の層２が第１実施例と同様
にストライプ状又は格子状に形成されている。また、第
３の層５の露出部Ｂ及び第１の層２の上部領域Ａには、
GaNから成る膜厚約10μmの第２の層３が形成されてい
る。
【００２５】次に、このIII族窒化物半導体の製造方法
について説明する。シリコン基板１の温度を1150℃に保
持し、N2又はH2を10L/min、NH3を10L/min、TMGを100μm
ol/min、トリメチルアルミニウム(Al(CH3)3，以下「TM
A」と記す）を10μmol/min供給し、膜厚約1000ÅのAl
0.15Ga0.85Nから成る第３の層５を形成した。
【００２６】次に、第１実施例と同様に、第３の層５上
にSiO2から成る第１の層２を膜厚約2000Å、幅ａが約5
μm、第３の層５の露出部Ｂの間隔ｂが約5μmのストラ
イプ状に形成する。このSiO2から成る第１の層２の形成
部分と形成していない部分の境界線は、シリコン基板１
の＜１１０＞方向に垂直な、〔１ -１０〕方向とした。
【００２７】次に、第１実施例と同様に、第１の層２及
び第３の層５の露出部Ｂ上に膜厚約10μmのGaNから成る
第２の層３を形成する。このとき、GaNは、第３の層５
の露出部ＢのAl0.15Ga0.85Nを核として、面に垂直方向
に成長する。そして、第１の層２の上部領域Ａでは、第
３の層５の露出部Ｂ上に成長したGaNを核として、GaNが
横方向にエピタキシャル成長する。このようにして、第
１の層２及び第３の層５の露出部上にGaNから成る第２
の層３が形成される。
【００２８】上記に示されるように、GaNはまずAl0.15G
a0.85N上に成長するので、シリコン基板上の場合に比べ
てGaNの結晶性はより高くなる。また、シリコン基板
１、又は、シリコン基板１から第１の層２までの領域Ｃ
を研磨又はエッチングにより除去することにより、第２
の層３により、無転位のIII族窒化物半導体基板を得る
ことができる。
【００２９】尚、本実施例では、第３の層５の組成をAl
0.15Ga0.85Nとしたが、任意組成比の一般式AlxGayIn
1-x-yN (0≦x≦1，0≦y≦1，0≦x+y≦1)のIII族窒化物
半導体を用いることができる。シリコン基板１上にエピ
タキシャル成長させるには、Al xGa1-xN (0＜x≦1，AlN
を含む)が望ましい。また、第２の層３は、任意組成比
の一般式AlxGayIn1-x-yN (0≦x≦1，0≦y≦1，0≦x+y≦
1)のIII族窒化物半導体を用いることができ、第３の層
５と同一組成比であっても、異なる組成比であっても良
い。また、本実施例では、第３の層５の膜厚を約1000Å
としたが、第３の層５の膜厚が100Å未満であると、第
２の層３の横方向の成長が悪くなるので、第３の層５の
膜厚は100Å以上であることが望ましい。更に好ましく
は500Å以上であることである。
【００３０】（第３実施例）前述の第２実施例では、第
３の層５を単層で構成したが、本実施例の特徴は、第３
の層を２層構造とした点にある。図３は、本発明の第３
実施例に係わるIII族窒化物半導体の断面構成を示した
模式図である。シリコン基板１の上にはAl0.15Ga0.85N
から成る膜厚約1000Åの層５が形成され、この層５上
に、GaNから成る膜厚約1000Åの層６が形成されてい
る。層５と層６とで第３の層が構成される。層６上に
は、SiO2から成る膜厚約2000Åの第１の層２が上記実施
例と同様にストライプ状に形成されている。層６及び第
１の層２上には、GaNから成る膜厚約10μmの第２の層３
が形成されている。
【００３１】次に、このIII族窒化物半導体の製造方法
について説明する。基板１上にＭＯＶＰＥ法により層５
を形成するところまでは、第２実施例と同様である。層
５の形成後、層５上にＭＯＶＰＥ法により基板１の温度
を1100℃にしてN2又はH2を20L/min、NH3を10L/min、TMG
を200μmol/min供給して、GaNを形成し、膜厚約1000Å
の層６を得る。
【００３２】次に、第１、第２実施例と同様に、第３の
層５上にSiO2から成る第１の層２を膜厚約2000Å、幅ａ
が約5μm、層６の露出部Ｂの間隔ｂが約5μmのストライ
プ状に形成する。このSiO2から成る第１の層２の形成部
分と形成していない部分の境界線は、シリコン基板１の
＜１１０＞方向に垂直な、〔１ -１０〕方向とした。
【００３３】次に、第１の層２の上部領域Ａ及び層６の
露出部Ｂ上に膜厚約10μmのGaNから成る第２の層３を成
長させる。このとき、GaNは、層６の露出部ＢのGaNを核
として、面に垂直方向に成長する。そして、第１の層２
の上部領域Ａでは、層６の露出部Ｂ上に成長したGaNを
核として、GaNが横方向にエピタキシャル成長する。こ
のようにして、本実施例では、GaNがGaNを核として縦方
向にも横方向にもエピタキシャル成長するので、上記の
実施例よりも、さらに、結晶性の高いGaNが得られる。
【００３４】本実施例でも、第２実施例と同様に、シリ
コン基板１又は、シリコン基板１から第１の層２までの
部分Ｃを研磨又はエッチングにより除去することによ
り、第２の層３から成る無転位のGaN基板を得ることが
できる。また、層６と第２の層３とをGaNとしたが、層
６と第２の層３とを同一組成比の一般式AlxGayIn1-x-yN
(0≦x≦1，0≦y≦1，0≦x+y≦1)のIII族窒化物半導体と
しても良い。但し、第１の層２にSiO2を用いた場合に
は、Alが含まれないIII族窒化物半導体を用いるのが良
い。勿論、層６と第２の層３との組成比を変化させても
良い。
【００３５】本実施例に係る成長過程の模式図を図５に
示す。図５（ａ）は本実施例に係る製造方法により、Ga
Nが縦方向にも横方向にもエピタキシャル成長する様子
を示したものである。SiO2から成る第１の層２は、シリ
コン基板１の面（１１１）上、〔１１０〕方向に垂直な
〔１ -１０〕方向に長手方向を持つ、ストライプ状であ
る。GaNから成る第２の層３は、面（１１１）に垂直な
〔１１１〕方向（縦方向）よりも、SiO2から成る第１の
層２の上部をも覆うよう、〔１１ -２〕方向（横方向）
に急速にエピタキシャル成長する。
【００３６】本実施例との比較として、SiO2から成る第
１の層２を、〔１１ -２〕方向に長手方向を持つストラ
イプ状とするほかは同一条件で積層した成長過程の模式
図を図５（ｂ）に示す。GaNから成る第２の層３は、面
（１１１）に垂直な〔１１１〕方向（縦方向）にエピタ
キシャル成長しているものの、SiO2から成る第１の層２
の上部をも覆う、〔１１ -２〕方向（横方向）には、ほ
とんど成長しない。
【００３７】（第４実施例）本実施例は、図４に示すよ
うに、第３実施例で第１段のGaNから成る第２の層３１
を形成した後、第１段のSiO2から成る第１の層２１が覆
っていた領域と覆っていなかった領域を入れ換えた、第
２段のSiO2から成る第１の層２２を形成し、再度GaNを
エピタキシャル成長して第２段のGaNから成る第２の層
３２としたものである。即ち、図４に示すように、第１
段のSiO2から成る第１の層２１が領域Ａを覆い、領域Ｂ
を覆っていないのに対し、第２段のSiO2から成る第１の
層２２は領域Ｂを覆い、領域Ａを覆っていない。これに
より、GaNから成る第２の層３２は、第１段のエピタキ
シャル成長で、層６の露出部Ｂ上から成長し、第１段の
SiO2から成る第１の層２１をも覆い（横成長により、領
域Ａも覆い）、第２段のエピタキシャル成長で、層３の
露出部Ａ上から成長し、第２段のSiO2から成る第１の層
２２をも覆う（横成長により、領域Ｂも覆う）。この
時、シリコン基板１の（１１１）面からの成長欠陥（ク
ラック）が残ったとしても、図４で破線の矢印で示すと
おり、〔１１１〕方向に直線的に成長欠陥（クラック）
が伝わる可能性が大きくても、第２段の層３２に伝わる
可能性は極めて小さいと理解できる。よって、本実施例
の場合、図４に示す領域Ｄを研磨又はエッチングにより
除去することにより、第２段の第２の層３２により、無
転位のIII族窒化物半導体基板を得ることが可能とな
る。
【００３８】上記の全実施例において、第２の層３或い
は３１及び３２にGaNを用いたが、任意組成比のAlxGayI
n1-x-yN（0≦x≦1，0≦y≦1，0≦x+y≦1）を用いても良
い。尚、Alが含まれるIII族窒化物半導体は、SiO2層上
に成長しやすいので、Alを含まない方が望ましい。ま
た、ストライプ状に形成される第１の層２をSiO2に代え
て、タングステン(W)など高融点の金属や、アモルファ
スSiなどを用いても良い。このように、第１の層２を金
属又は非晶質Siで構成することにより、第１の層２或い
は２１及び２２に電流が流れるので、III族窒化物半導
体の厚さ方向に均一に電流をより良好に流すことができ
る。タングステン(W)など高融点の金属や、アモルファ
スSiを用いた場合には、任意組成比の一般式AlxGayIn
1-x-yN (0≦x≦1，0≦y≦1，0≦x+y≦1)のIII族窒化物
半導体は、その上にエピタキシャル成長しないので、一
般式AlxGayIn1-x-yNを第２の層として用いることができ
る。
【００３９】また、上記の全実施例において、基板の上
にIII族窒化物半導体の低温成長によるバッファ層を形
成した後、各層を形成しても良い。更に、上記の全実施
例において、ＭＯＶＰＥ法は常圧雰囲気中で行われた
が、減圧成長下で行っても良い。また、常圧、減圧の組
み合わせで行なって良い。
【００４０】また、用いるシリコン基板はｎ型、ｐ型、
半絶縁性のいずれでも良く、例えばｎ型のものを用いた
場合は、その上に成長させるIII族窒化物半導体にシリ
コン(Si)、ゲルマニウム(Ge)などのｎ型不純物を入れ、
伝導型を制御することができる。また、シリコン基板を
除去しない場合はｎ型又はｐ型のシリコン基板を用いる
ことが望ましい。
【００４１】本発明で得られたIII族窒化物半導体は、
ＬＥＤやＬＤの発光素子の基板として利用可能であると
共に受光素子及び電子デバイスにも利用することができ
る。尚、製造時のシリコン基板を有したままの使用も可
能である。
【図面の簡単な説明】
【図１】本発明の具体的な第１実施例に係るIII族窒化
物半導体の構造を示した模式的断面図。
【図２】本発明の具体的な第２実施例に係るIII族窒化
物半導体の構造を示した模式的断面図。
【図３】本発明の具体的な第３実施例に係るIII族窒化
物半導体の構造を示した模式的断面図。
【図４】本発明の具体的な第４実施例に係るIII族窒化
物半導体の構造を示した模式的断面図。
【図５】（ａ）は本発明の具体的な第３実施例に係るII
I族窒化物半導体の横方向エピタキシャル成長を示す模
式図、（ｂ）は比較例に係るIII族窒化物半導体のエピ
タキシャル成長を示す模式図。
【符号の説明】
１ シリコン基板 ２、２１、２２ 第１の層 ３、３１、３２ 第２の層 ５ 第３の層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA31 AA40 CA33 CA34 CA40 CA46 CA65 CA74 CA77 5F045 AA04 AB09 AB14 AC08 AC12 AC15 AD15 BB11 CA10 CA13 DA52 DA67 DB01 DB04 5F073 CA07 CB02 DA05 DA21 DA35 EA29

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 シリコン(Si)基板と、 前記シリコン基板の（１１１）面上に、シリコンの露出
    部が散在するように形成され、III族窒化物半導体がそ
    の上にエピタキシャル成長しない第１の層と、 前記第１の層で覆われていないシリコンの露出部にエピ
    タキシャル成長させ、前記第１の層の上部では横方向に
    エピタキシャル成長させることで形成されたIII族窒化
    物半導体から成る第２の層と、 を備えたことを特徴とするIII族窒化物半導体。
  2. 【請求項２】 シリコン(Si)基板と、 前記シリコン基板の（１１１）面上に形成されたIII族
    窒化物半導体から成る第３の層と、前記第３の層の上に
    形成され、前記第３の層の露出部が散在するように形成
    され、III族窒化物半導体がその上にエピタキシャル成
    長しない第１の層と、 前記第１の層で覆われていない前記第３の層の露出部に
    エピタキシャル成長させ、前記第１の層の上部では横方
    向にエピタキシャル成長させることで形成されたIII族
    窒化物半導体から成る第２の層と、 を備えたことを特徴とするIII族窒化物半導体。
  3. 【請求項３】 前記第３の層は、AlxGa1-xN (0＜x≦1)
    から成る層上にIII族窒化物半導体から成る層が形成さ
    れた２層構造を成すことを特徴とする請求項２に記載の
    III族窒化物半導体。
  4. 【請求項４】 前記第１の層は、ストライプ状に形成し
    たことを特徴とする請求項１乃至請求項３のいずれか１
    項に記載のIII族窒化物半導体。
  5. 【請求項５】 前記第１の層に覆われていない前記露出
    部は、その長手方向が前記シリコン基板の＜１１０＞方
    向に垂直であることを特徴とする請求項１乃至請求項４
    のいずれか１項に記載のIII族窒化物半導体。
  6. 【請求項６】 前記第１の層は、二酸化シリコン(SiO2)
    から成ることを特徴とする請求項１乃至請求項５のいず
    れか１項に記載のIII族窒化物半導体。
  7. 【請求項７】 前記第１の層は、高融点を有した金属又
    は非晶質のシリコン(Si)から成ることを特徴とする請求
    項１乃至請求項５のいずれか１項に記載のIII族窒化物
    半導体。
  8. 【請求項８】 シリコン(Si)基板上のIII族窒化物半導
    体の製造方法において、 前記シリコン基板の（１１１）面上に、シリコンの露出
    部が散在するように、III族窒化物半導体がその上にエ
    ピタキシャル成長しない第１の層を形成し、 前記第１の層で覆われていないシリコンの露出部にエピ
    タキシャル成長させ、前記第１の層の上部では、横方向
    にエピタキシャル成長させることでIII族窒化物半導体
    から成る第２の層を形成することを特徴とするIII族窒
    化物半導体の製造方法。
  9. 【請求項９】 シリコン(Si)基板上のIII族窒化物半導
    体の製造方法において、 前記シリコン基板の（１１１）面上に、シリコンの露出
    部が散在するように、III族窒化物半導体がその上にエ
    ピタキシャル成長しない第１段目の第１の層を形成し、 前記第１段目の第１の層で覆われていないシリコンの露
    出部にエピタキシャル成長させ、前記第１段目の第１の
    層の上部では、横方向にエピタキシャル成長させること
    でIII族窒化物半導体から成る第１段目の第２の層を形
    成し、 前記第１段目の第２の層の上に、前記第１段目の第１の
    層で覆われていない部分を覆うように、第２段目の第１
    の層を形成し、前記第２段目の第１の層で覆われていな
    い前記第１段目の第２の層の上にエピタキシャル成長さ
    せ、前記第２段目の第１の層の上部では、横方向にエピ
    タキシャル成長させることでIII族窒化物半導体から成
    る第２段目の第２の層を形成する、或いはこの工程を２
    回以上繰り返すことを特徴とするIII族窒化物半導体の
    製造方法。
  10. 【請求項１０】 シリコン(Si)基板上のIII族窒化物半
    導体の製造方法において、 前記シリコン基板の（１１１）面上に、III族窒化物半
    導体から成る第３の層を形成し、 前記第３の層の上に、前記第３の層の露出部が散在する
    ように、III族窒化物半導体がその上にエピタキシャル
    成長しない第１の層を形成し、 前記第１の層で覆われていない前記第３の層の露出部に
    エピタキシャル成長させ、前記第１の層の上部では、横
    方向にエピタキシャル成長させることでIII族窒化物半
    導体から成る第２の層を形成することを特徴とするIII
    族窒化物半導体の製造方法。
  11. 【請求項１１】 シリコン(Si)基板上のIII族窒化物半
    導体の製造方法において、 前記シリコン基板の（１１１）面上に、III族窒化物半
    導体から成る第３の層を形成し、 前記第３の層の上に、前記第３の層の露出部が散在する
    ように、III族窒化物半導体がその上にエピタキシャル
    成長しない第１段目の第１の層を形成し、 前記第１段目の第１の層で覆われていない前記第３の層
    の露出部にエピタキシャル成長させ、前記第１段目の第
    １の層の上部では、横方向にエピタキシャル成長させる
    ことでIII族窒化物半導体から成る第１段目の第２の層
    を形成し、 前記第１段目の第２の層の上に、前記第１段目の第１の
    層で覆われていない部分を覆うように、第２段目の第１
    の層を形成し、前記第２段目の第１の層で覆われていな
    い前記第１段目の第２の層の上にエピタキシャル成長さ
    せ、前記第２段目の第１の層の上部では、横方向にエピ
    タキシャル成長させることでIII族窒化物半導体から成
    る第２段目の第２の層を形成する、或いはこの工程を２
    回以上繰り返すことを特徴とするIII族窒化物半導体の
    製造方法。
  12. 【請求項１２】 前記第３の層は、AlxGa1-xN(0＜x≦1)
    から成る層上にIII族窒化物半導体から成る層が形成さ
    れた２層構造を成すことを特徴とする請求項１０又は請
    求項１１に記載のIII族窒化物半導体の製造方法。
  13. 【請求項１３】 前記第１の層は、ストライプ状に形成
    したことを特徴とする請求項８乃至請求項１２のいずれ
    か１項に記載のIII族窒化物半導体の製造方法。
  14. 【請求項１４】 前記第１の層に覆われていない前記露
    出部は、その長手方向が前記シリコン基板の＜１１０＞
    方向に垂直であることを特徴とする請求項８乃至請求項
    １３のいずれか１項に記載のIII族窒化物半導体の製造
    方法。
  15. 【請求項１５】 前記第１の層は、二酸化シリコン(SiO
    2)から成ることを特徴とする請求項８乃至請求項１４の
    いずれか１項に記載のIII族窒化物半導体の製造方法。
  16. 【請求項１６】 前記第１の層は、高融点を有した金属
    又は非晶質のシリコン(Si)から成ることを特徴とする請
    求項８乃至請求項１４のいずれか１項に記載のIII族窒
    化物半導体の製造方法。
  17. 【請求項１７】 前記シリコン基板、前記第３の層、前
    記第１の層のうち、少なくともシリコン基板を除去し
    て、III族窒化物半導体から成るウエハを得ることを特
    徴とする請求項８乃至請求項１６のいずれか１項に記載
    のIII族窒化物半導体の製造方法。
JP14230999A 1999-05-21 1999-05-21 Ｉｉｉ族窒化物半導体及びその製造方法 Expired - Fee Related JP3555500B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14230999A JP3555500B2 (ja) 1999-05-21 1999-05-21 Ｉｉｉ族窒化物半導体及びその製造方法
US09/573,701 US6617668B1 (en) 1999-05-21 2000-05-19 Methods and devices using group III nitride compound semiconductor
EP00110766A EP1054442B1 (en) 1999-05-21 2000-05-19 Group III nitride compound semiconductor on silicon and an epitaxial method of manufacturing the same
US10/382,647 US6881651B2 (en) 1999-05-21 2003-03-07 Methods and devices using group III nitride compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14230999A JP3555500B2 (ja) 1999-05-21 1999-05-21 Ｉｉｉ族窒化物半導体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000331946A true JP2000331946A (ja) 2000-11-30
JP3555500B2 JP3555500B2 (ja) 2004-08-18

Family

ID=15312374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14230999A Expired - Fee Related JP3555500B2 (ja) 1999-05-21 1999-05-21 Ｉｉｉ族窒化物半導体及びその製造方法

Country Status (3)

Country Link
US (2) US6617668B1 (ja)
EP (1) EP1054442B1 (ja)
JP (1) JP3555500B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241198A (ja) * 2001-02-13 2002-08-28 Hitachi Cable Ltd ＧａＮ単結晶基板及びその製造方法
JP2007189078A (ja) * 2006-01-13 2007-07-26 Sumitomo Electric Ind Ltd 縦型トランジスタを作製する方法、窒化物半導体を成長する方法および縦型トランジスタ
JP2009071279A (ja) * 2007-09-11 2009-04-02 Siltron Inc 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2014063861A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置の製造方法
KR20180061287A (ko) 2015-11-12 2018-06-07 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법 및 ⅲ족 질화물 반도체 기판
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2002170986A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 半導体発光装置
JP2002198560A (ja) * 2000-12-26 2002-07-12 Sharp Corp 半導体発光素子およびその製造方法
US20020084461A1 (en) * 2001-01-03 2002-07-04 Motorola, Inc. Structure and method for fabricating III-V nitride devices utilizing the formation of a compliant substrate
US6673646B2 (en) * 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US20020163024A1 (en) * 2001-05-04 2002-11-07 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices ultilizing lateral epitaxial overgrowth of a monocrystallaline material layer on a compliant substrate
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008030574A1 (en) * 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US7875958B2 (en) * 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8629446B2 (en) 2009-04-02 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
EP2439316A4 (en) * 2009-06-01 2014-01-29 Mitsubishi Chem Corp NITRIDE-SEMICONDUCTOR CRYSTAL AND MANUFACTURING METHOD THEREFOR
GB2485346A (en) * 2010-11-08 2012-05-16 Nanogan Ltd High quality devices growth on pixelated patent templates
KR101872957B1 (ko) 2012-01-02 2018-07-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10435812B2 (en) 2012-02-17 2019-10-08 Yale University Heterogeneous material integration through guided lateral growth
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
WO2014144698A2 (en) * 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
TW201438270A (zh) 2013-03-25 2014-10-01 Tekcore Co Ltd 降低氮化鎵之缺陷密度的成長方法
US9978845B2 (en) 2014-04-16 2018-05-22 Yale University Method of obtaining planar semipolar gallium nitride surfaces
CN106233471A (zh) 2014-04-16 2016-12-14 耶鲁大学 蓝宝石衬底上的氮‑极性的半极性GaN层和器件
EP3195364A4 (en) * 2014-09-18 2018-04-25 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
US10229991B2 (en) 2014-09-25 2019-03-12 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
KR102309482B1 (ko) 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US9601565B2 (en) 2014-12-22 2017-03-21 Globalfoundries Inc. Zig-zag trench structure to prevent aspect ratio trapping defect escape
US10211327B2 (en) 2015-05-19 2019-02-19 Intel Corporation Semiconductor devices with raised doped crystalline structures
CN107667424B (zh) 2015-06-26 2022-02-18 英特尔公司 具有高温稳定基板界面材料的异质外延结构
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
GB2549951B (en) * 2016-05-03 2019-11-20 Metodiev Lavchiev Ventsislav Light emitting structures and systems on the basis of group-IV material(s) for the ultra violet and visible spectral range
TW201810383A (zh) 2016-08-12 2018-03-16 耶魯大學 通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性ＧａＮ
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US566917A (en) * 1896-09-01 Electrical transmitting instrument
US633854A (en) * 1898-11-21 1899-09-26 Ernst Kuehn Pocket-knife.
US725495A (en) * 1902-04-28 1903-04-14 Harry Scullin Fusible link.
JPS5143944B2 (ja) 1972-03-15 1976-11-25
JPS49149679U (ja) 1973-04-27 1974-12-25
JPS51137393A (en) 1975-05-22 1976-11-27 Mitsubishi Electric Corp Manufacturing method for semiconductor light emitting device
JPS5534646A (en) 1978-08-30 1980-03-11 Sumitomo Metal Ind Ltd Heating method for furnace body in blowing-in of shaft furnace
JPS57115849A (en) 1981-01-12 1982-07-19 Fujitsu Ltd Manufacture of substrate for semiconductor device
JPS5833882A (ja) 1981-08-21 1983-02-28 Mitsubishi Electric Corp 発光ダイオ−ドの製造方法
JPH01316459A (ja) 1988-06-15 1989-12-21 Murata Mfg Co Ltd インラインスパッタリング装置およびその方法
JP2768988B2 (ja) 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
JPH06105797B2 (ja) 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
JP2623464B2 (ja) 1990-04-27 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH0484418A (ja) * 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH04303920A (ja) 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
JP2954743B2 (ja) * 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JPH05110206A (ja) 1991-10-16 1993-04-30 Kubota Corp 半導体発光素子の製造方法及びその製造装置
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH05283744A (ja) 1991-12-20 1993-10-29 Toshiba Corp 半導体素子
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JPH07249830A (ja) 1994-03-10 1995-09-26 Hitachi Ltd 半導体発光素子の製造方法
JPH07273367A (ja) 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP3974667B2 (ja) 1994-08-22 2007-09-12 ローム株式会社 半導体発光素子の製法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3326545B2 (ja) 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JPH08139361A (ja) 1994-11-08 1996-05-31 Toshiba Corp 化合物半導体発光素子
JPH08222812A (ja) 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08274411A (ja) 1995-03-31 1996-10-18 Hitachi Ltd 半導体レーザ素子
JP3830051B2 (ja) 1995-09-18 2006-10-04 株式会社 日立製作所 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置
JPH09129923A (ja) 1995-11-01 1997-05-16 Sumitomo Chem Co Ltd 発光素子
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US5798536A (en) 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
JP2002511831A (ja) 1997-07-03 2002-04-16 シービーエル テクノロジーズ エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償
JP3189877B2 (ja) 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JPH1143398A (ja) 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11145519A (ja) 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JP3491538B2 (ja) 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3456413B2 (ja) 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3620269B2 (ja) 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
JPH11274082A (ja) 1998-03-24 1999-10-08 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3436128B2 (ja) 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11330546A (ja) 1998-05-12 1999-11-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP4390090B2 (ja) 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
JP3460581B2 (ja) 1998-05-28 2003-10-27 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
WO2000004615A1 (en) 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP3316479B2 (ja) 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
US6319742B1 (en) 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
JP2000044121A (ja) 1998-08-03 2000-02-15 Murata Mach Ltd 紡績機のスライバ案内クリール
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000150959A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP2000174393A (ja) 1998-12-04 2000-06-23 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP3594826B2 (ja) 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
EP1501118B1 (en) 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP4288743B2 (ja) 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
JP4231189B2 (ja) 1999-04-14 2009-02-25 パナソニック株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP2001044121A (ja) 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP3786544B2 (ja) 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2000357820A (ja) 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP3791246B2 (ja) 1999-06-15 2006-06-28 日亜化学工業株式会社 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP4274504B2 (ja) 1999-09-20 2009-06-10 キヤノン株式会社 半導体薄膜構造体
JP2001111174A (ja) 1999-10-06 2001-04-20 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3719071B2 (ja) 1999-11-30 2005-11-24 豊田合成株式会社 ガラスランの取付構造
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241198A (ja) * 2001-02-13 2002-08-28 Hitachi Cable Ltd ＧａＮ単結晶基板及びその製造方法
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
JP2007189078A (ja) * 2006-01-13 2007-07-26 Sumitomo Electric Ind Ltd 縦型トランジスタを作製する方法、窒化物半導体を成長する方法および縦型トランジスタ
JP2009071279A (ja) * 2007-09-11 2009-04-02 Siltron Inc 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2014063861A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置の製造方法
US9287441B2 (en) 2012-09-20 2016-03-15 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
KR20180061287A (ko) 2015-11-12 2018-06-07 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법 및 ⅲ족 질화물 반도체 기판
KR20190124830A (ko) 2015-11-12 2019-11-05 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
US10777704B2 (en) 2015-11-12 2020-09-15 Sumco Corporation Manufacturing method for group III nitride semiconductor substrate and group III nitride semiconductor substrate

Also Published As

Publication number Publication date
US6881651B2 (en) 2005-04-19
EP1054442B1 (en) 2011-11-30
US6617668B1 (en) 2003-09-09
US20030155586A1 (en) 2003-08-21
EP1054442A3 (en) 2002-04-03
JP3555500B2 (ja) 2004-08-18
EP1054442A2 (en) 2000-11-22

Similar Documents

Publication Publication Date Title
JP3555500B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
KR100568300B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US7368763B2 (en) Semiconductor device and manufacturing method thereof
KR100500863B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
KR100499658B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP2002284600A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2001267242A (ja) Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JPH11186178A (ja) 窒化ガリウム系化合物半導体及びその製造方法
KR100506739B1 (ko) 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
JP2001148348A (ja) ＧａＮ系半導体素子とその製造方法
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
CN103872200A (zh) 形成半导体层的方法、半导体发光器件及其制造方法
JP2002299252A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2001267243A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002289541A (ja) ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ
JPH08316571A (ja) 半導体レーザ及びその製造方法
JP3685838B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040503

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080521

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees