DE69128140T2 - Halbleiteranordnung mit einer Schaltungsplatte zum Zusammenschalten und Verfahren zur Herstellung - Google Patents

Halbleiteranordnung mit einer Schaltungsplatte zum Zusammenschalten und Verfahren zur Herstellung

Info

Publication number
DE69128140T2
DE69128140T2 DE69128140T DE69128140T DE69128140T2 DE 69128140 T2 DE69128140 T2 DE 69128140T2 DE 69128140 T DE69128140 T DE 69128140T DE 69128140 T DE69128140 T DE 69128140T DE 69128140 T2 DE69128140 T2 DE 69128140T2
Authority
DE
Germany
Prior art keywords
circuit board
electrode pads
electrical connection
chip
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69128140T
Other languages
English (en)
Other versions
DE69128140D1 (de
Inventor
Junya Nagano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69128140D1 publication Critical patent/DE69128140D1/de
Application granted granted Critical
Publication of DE69128140T2 publication Critical patent/DE69128140T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, und insbesondere eine Halbleitervorrichtung mit einer Verbindungs-Schaltungsplatte, sowie ein Verfahren zum Herstellen solch einer Halbleitervorrichtung.
  • Figur 1 illustriert eine Oberansicht einer Halbleitervorrichtung 8 mit einer üblichen integrierten Schaltung mit mehreren Chips, die eine Vielzahl von Bipolartransistoren aufweisen.
  • Zwei Halbleiterchips 10a und 10b sind auf einer Insel 11 aus elektrisch leitendem Material angeordnet, welche mit einem Leiterrahmen durch vier Trägerstifte 12 verbunden ist. Mehrere innere Zuführungen 13 sind um die Insel 11 herum angeordnet. Eine Vielzahl von Bondierungsdrähten 16 bietet Verbindungsfunktionen. Eine Schaltungsplatte 14 ist zwischen den Halbleiterchips 10a und 10b und auf der Insel 11 angeordnet. Eine Vielzahl elektrisch leitender Elektrodenflecken 15 ist um den Umfang der Halbleiterchips 10a und 10b und auf der Schaltungsplatte 14 angeordnet. Bondierungsdrähte 16a sind jeweils elektrisch zwischen einen der Flecken 15 und eine benachbarte der inneren Zuführungen 13 geschaltet. Weitere Bondierungsdrähte 16b sind elektrisch zwischen einem der Flecken 15 auf den Chips 10a und 10b gegenüberliegend der Schaltungsplatte 14 und einem der Flecken 15 auf der Schaltungsplatte 14 angeschlossen. Die Bondierungsdrähte 16a und 16b müssen kurz sein und sollten eine Berührung unerwünschter Komponenten vermeiden. Somit sind die Bondierungsdrähte 16a und 16b elektrisch nur mit benachbarten Abschnitten der Chips 10a, 10b und der Platte 14 verbunden. Die Insel 11, die Halbleiterchips 10a und 10b, die Schaltungsplatte 14, die Trägerstifte 12, die Bondierungsdrähte 16a und 16b und die inneren Zuführungen 13 sind durch ein Formharz verkapselt oder sind durch eine keramische Verpackung verkapselt.
  • Falls jedoch bei einer üblichen Halbleitervorrichtung 8, wie in Figur 1 gezeigt, die Notwendigkeit besteht, eine innere Zuführung 13a, die auf der linken Seite von Figur 1 angeordnet ist, und einen Elektrodenfleck 15a, der auf der rechten Seite des Halbleiterchips 10b angeordnet ist, elektrisch zu verbinden, wird ein langer Bondierungsdraht 16 benötigt. Jedoch kann ein langer Bondierungsdraht unerwünschte Komponenten verbinden, so daß erwünschte Schaltungsfunktionen gestört werden können. Deshalb werden lange Verbindungen zwischen einer der inneren Zuführungen und einem der elektrisch verbindenden Elektrodenflecken nicht erreicht. Somit werden bei solchen üblichen Techniken die inneren Schaltungselemente der Halbleiterchips derart entworfen, daß es keine Notwendigkeit zum elektrischen Verbinden der entfernt gelegenen Schaltungselemente gibt. Weiterhin müssen die inneren Schaltungselemente der Halbleiterchips 10a und 10b häufig umgestaltet werden, um die Plazierung der inneren Zuführungen einzurichten.
  • Ein auf einem Halbleiterchip mit einem Verdrahtungsmuster und Flecken zur Verbindung mit dem Chip und den Bondierungesdrähten oder Zuführungen gebildeter Isolierfilm ist aus Patent Abstracts of Japan 15 (026), (E-1025), JP-A-2271548 bekannt.
  • Ein Leistungsschaltungsmuster und ein auf Masse gelegtes Schaltungsmuster, gebildet auf einem Isolierfilm, der auf einer Vielzahl von Zuführungen zum Verbinden eines Halbleiterelements und einer geringen Anzahl der Zuführungen angeordnet ist, ist in Patent Abstracts of Japan 13 (346), (E798), JP-A-1106436 offenbart.
  • Eine Vielzahl von Chips, die auf einem Leiterrahmen angeordnet ist, wird verschaltet und verbunden durch den Leiterrahmen, der in Patent Abstracts of Japan 15 (070), (E-103) JP-A-2294061 offenbart ist.
  • Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, eine verbesserte Halbleitervorrichtung zu schaffen, welche eine elektrische Verbindung zwischen einem elektrisch verbindenden Elektrodenfleck und einer inneren Zuführung ermöglicht, die jeweils in entfernten Abschnitten angeordnet sind, ohne die innere Schaltungsanordnung des Halbleiterchips umzugestalten.
  • Eine weitere Aufgabe besteht in der Bereitstellung eines Verfahrens zum Herstellen der verbesserten Halbleitervorrichtung.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung geschaffen, welche aufweist:
  • eine Insel;
  • einen ersten, auf der Insel angeordneten Halbleiterchip; und
  • eine Vielzahl von inneren Zuführungen, die um die Insel und den ersten Halbleiterchip angeordnet sind;
  • eine erste Schaltungsplatte mit einem ersten elektrisch leitenden Muster, wobei die erste Schaltungsplatte auf dem Halbleiterchip angeordnet ist; wobei die Vorrichtung weiterhin aufweist:
  • eine zweite Schaltungsplatte mit einem zweiten, darauf befindlichen elektrisch leitenden Muster, wobei die zweite Schaltungsplatte auf der Vielzahl der inneren Zuführungen angeordnet ist;
  • eine Einrichtung zum Erzeugen einer selektiven elektrischen Verbindung zwischen dem ersten Halbleiterchip, der ersten Schaltungsplatte, der zweiten Schaltungsplatte und der Vielzahl der inneren Zuführungen, wobei die erste Schaltungsplatte und die zweite Schaltungsplatte eine einheitlich gebildete unitäre Struktur aufweisen.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung geschaffen, wobei das Verfahren folgende Schritte aufweist:
  • Bilden einer Insel und eines Leiterrahmens mit einer Vielzahl von inneren Zuführungen aus leitendem Material;
  • Bilden einer unitären Verbindungs-Schaltungspl attenstruktur mit einer ersten Schaltungsplatte und einer zweiten Schaltungsplatte;
  • Bilden eines ersten elektrisch leitenden Musters mit einer Vielzahl von Elektrodenflecken auf der ersten Schaltungsplatte;
  • Bilden eines zweiten elektrisch leitenden Musters auf der zweiten Schaltungsplatte;
  • Anbringen der ersten Schaltungsplatte auf einem Halbleiterchip mit einer erwünschten elektrischen Funktion und mit einer Vielzahl von darauf befindlichen Elektrodenflecken;
  • Anbringen von Chips auf der Insel;
  • Anbringen der zweiten Schaltungsplatte auf den inneren Zuführungen;
  • Bilden einer elektrischen Verbindungseinrichtung zwischen einer der inneren Zuführungen und einem der Elektrodenflecken auf dem Chip;
  • Bilden einer elektrischen Verbindungseinrichtung zwischen einer weiteren der inneren Zuführungen und dem ersten elektrisch verbindenden Muster;
  • Bilden einer elektrischen Verbindungseinrichtung zwischen dem ersten elektrisch verbindenden Muster und einem weiteren der Elektrodenflecken auf dem Chip;
  • Bilden einer elektrischen Verbindungseinrichtung zwischen einer weiteren der inneren Zuführungen und dem zweiten elektrisch verbindenden Muster; und
  • Bilden einer elektrischen Verbindungseinrichtung zwischen dem zweiten elektrisch verbindenden Muster und einem weiteren der Elektrodenflecken auf dem Chip.
  • Bei der Halbleitervorrichtung nach der vorliegenden Erfindung können elektrische Verbindungen zwischen einer beliebigen inneren Zuführung und einem beliebigen Elektrodenfleck auf dem Chip durch eine Verbindungs- Schaltungsplatte erstellt werden.
  • Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung klar erscheinen.
  • Es zeigen:
  • Figur 1 eine Oberansicht einer üblichen Halbleitervorrichtung mit einer Mehrzahl von Halbleiterchips;
  • Figur 2a eine Oberansicht eines ersten Beispiels, das zum Verständnis der Erfindung nützlich ist, von einer Halbleitervorrichtung mit einem einzelnen Halbleiterchip;
  • Figur 2b eine Querschnittsansicht der in Figur 2a gezeigten Halbleitervorrichtung;
  • Figur 3a eine Oberansicht eines zweiten Beispiels, das zum Verständnis der Erfindung nützlich ist, von einer Halbleitervorrichtung mit einem einzelnen Halbleiterchip;
  • Figur 3b eine Querschnittsansicht der in Figur 3a gezeigten Halbleitervorrichtung;
  • Figur 4a eine Oberansicht eines dritten Beispiels, das zum Verständnis der vorliegenden Erfindung nützlich ist, von einer Halbleitervorrichtung mit einem einzelnen Halbleiterchip;
  • Figur 4b eine Querschnittsansicht der in Figur 4a gezeigten Halbleitervorrichtung;
  • Figur 5a eine Oberansicht eines vierten, fünften und sechsten Beispiels, das zum Verständnis der Erfindung nützlich ist, von einer Halbleitervorrichtung mit mehreren Halbleiterchips;
  • Figur 5b eine Querschnittsansicht der in Figur 5a gezeigten Halbleitervorrichtung;
  • Figur 6a eine Oberansicht einer Halbleitervorrichtung nach einer ersten Ausführungsform der vorliegenden Erfindung mit einem einzelnen Halbleiterchip;
  • Figur 6b eine Querschnittsansicht der in Figur 6a gezeigten Halbleitervorrichtung;
  • Figur 7a eine Oberansicht einer Halbleitervorrichtung nach einer zweiten Ausführungsform der vorliegenden Erfindung mit einem einzelnen Halbleiterchip;
  • Figur 7b eine Querschnittsansicht der in Figur 7a gezeigten Halbleitervorrichtung;
  • Figur 8a eine Oberansicht einer Halbleitervorrichtung nach einer dritten Ausführungsform der vorliegenden Erfindung mit einem einzelnen Halbleiterchip;
  • Figur 8b eine Querschnittsansicht der in Figur 8a gezeigten Halbleitervorrichtung;
  • Figur 9a eine Oberansicht einer Halbleitervorrichtung nach einer vierten Ausführungsform der vorliegenden Erfindung mit einer Mehrzahl von Halbleiterchips;
  • Figur 9b eine Querschnittsansicht der in Figur 9a gezeigten Halbleitervorrichtung;
  • Figur 10a eine Oberansicht eines siebenten Beispiels das zum Verständnis der vorliegenden Erfindung nützlich ist, von einer Halbleitervorrichtung mit einer Vielzahl von Halbleiterchips;
  • Figur 10b eine Querschnittsansicht der in Figur 10a gezeigten Halbleitervorrichtung;
  • Figuren 11a bis 11i Querschnittsansichten zum Zeigen von Schritten eines ersten bevorzugten Verfahrens zum Herstellen einer Halbleiter vorrichtung in Übereinstimmung mit der vorliegenden Erfindung; und Figuren 12a bis 12i Querschnittsansichten zum Zeigen von Schritten bei einem zum Verständnis für die vorliegenden Erfindung nützlichen Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Ein erstes Beispiel, das zum Verständnis der Erfindung nützlich ist, ist in Figur 2a und in 2b gezeigt. Eine Halbleitervorrichtung enthält eine Insel 20 aus einem elektrisch leitenden Material, das in die Form einer flachen Ebene gebracht ist. Ein Halbleiterchip 21 ist auf einem zentralen Teil der Insel 20 angeordnet und enthält eine Vielzahl elektrisch verbindender Elektrodenflecken 22 zum Empfangen eines Eingangssignals und zum Liefern eines Ausgangssignals. Eine Verbindungs-Schaltungs-platte 23 ist auf dem Halbleiterchip 21 angeordnet. Die Verbindungs-Schaltungsplatte 23 und der Halbleiterchip 21 sind mechanisch durch Bondierung verbunden, z.B. durch eine Paste oder einen Klebstoff. Die Insel 20 wird durch vier Trägerstifte 24 getragen, wobei die Insel 20 mit einem Leiterrahmen verbunden ist (in Figur 2a und 2b nicht gezeigt).
  • Eine Vielzahl innerer Zuführungen 25 ist um die Insel 20 angeordnet. Eine Vielzahl von Bondierungsdrähten 26 verbindet die elektrisch leitenden Elektrodenflecken 22 und die benachbarten inneren Zuführungen 25. Die Verbindungs-Schaltungsplatte 23 enthält ein elektrisch leitendes Muster 27 und elektrisch verbindende Elektrodenflecken, z.B. einen ersten elektrisch verbindenden Elektrodenfleck 28a und einen zweiten elektrisch verbindenden Elektrodenfleck 28b, die mit dem verbindenden Muster 27 verbunden sind. Die Verbindungs-Schaltungsplatte 23 ist aus Glas, Epoxy oder Polyimid hergestellt, und das elektrisch leitende Muster 27 ist aus Kupfer hergestellt. Eine ersten innere Zuführung 25a, wie auf der rechten Seite von Figur 2a gezeigt, und ein erster Fleck 22a, wie auf der rechten Seite von Figur 2a gezeigt, sind durch einen ersten Draht 26a verbunden. Ein erster Fleck 28a auf der Verbindungs-Schaltungsplatte 23 und der erste Fleck 22a sind durch einen zweiten Draht 26b verbunden. Ein zweiter elektrisch verbindender Elektrodenfleck 28b, wie auf der linken Seite von Figur 2a gezeigt, und ein zweiter Fleck 22b, wie auf der linken Seite von Figur 2a gezeigt, sind durch einen dritten Draht 26c verbunden. So sind die erste innere Zuführung 25a und ein zweiter Fleck 22b elektrisch verbunden. Das Muster 27 kann ein elektrischer Widerstand oder eine Kapazität aufweisen.
  • Die elektrisch verbindenden Elektrodenflecken 22 und 28 können aus Nickel, Kupfer oder Gold hergestellt sein.
  • Diese Elemente sind, wie oben beschrieben mit Harz oder Keramik 29 verkapselt, wie in Figur 2b gezeigt.
  • Daraus resultierend können eine erste innere Zuführung und ein zweiter elektrisch verbindender Elektrodenfleck, der von der ersten inneren Zuführung beabstandet ist, elektrisch unter Benutzung der Verbindungs- Schaltungsplatte 23 verbunden werden.
  • Wie in Figur 2b gezeigt, ist die Verbindungs-Schaltungsplatte 23 auf dem Halbleiterchip 21 angeordnet und nicht neben dem Chip 21 angeordnet.
  • Somit gibt es keine Notwendigkeit für zusätzlichen Platz auf der Insel 20 zur Lagerung der Verbindungs-Schaltungsplatte 23, was eine Größenreduzierung der Insel 20 zuläßt.
  • Ein zweites Beispiel, das zum Verständnis der Erfindung nützlich ist, ist in Figur 3a und 3b gezeigt, und enthält eine Verbindungs-Schaltungsplatte, die auf einem Halbleiterchip wie bei der ersten Ausführungsform angeordnet ist, plus einer Verbindungs-Schaltungsplatte, die auf den inneren Zuführungen angeordnet ist.
  • Eine Insel 30 ist als flache Ebene ausgebildet. Ein Halbleiterchip 31 mit einer Vielzahl von elektrisch verbindenden Elektrodenflecken 32 ist auf der Insel 30 angeordnet. Die Flecken 32 empfangen ein elektrisches Eingangssignal und liefern ein Ausgangssignal. Eine Vielzahl von inneren Zuführungen 34 ist um die Insel 30 angeordnet. Eine Verbindungs- Schaltungsplatte 33 mit einem elektrisch leitenden Muster 37, das den Halbleiterchip 31 vollständig umgibt, ist auf der Vielzahl von inneren Zuführungen 34 angeordnet und umgibt den Halbleiterchip 31. Eine Vielzahl elektrischer Verbindungseinrichtungen 36, wie z.B. Drähte oder Bondierungsbänder, sind zwischen dem elektrisch leitenden Muster 37 und einem der elektrisch verbindenden Elektrodenflecken 32 auf dem Chip 31 und zwischen dem Muster 37 und einer der inneren Zuführungen 34 angeschlossen.
  • Die Verbindungs-Schaltungsplatte 33 und die inneren Zuführungen 34 sind mechanisch durch Bondieren verbunden, z.B. durch eine Paste oder durch einen Klebstoff. Die Insel 30 wird durch vier Trägerstifte 35 getragen, wobei die Insel 30 mit einem Leiterrahmen verbunden ist (nicht in Figur 3a und 3b gezeigt).
  • Eine erste innere Zuführung 34a, wie auf der rechten Seite von Figur 3a gezeigt und ein erster Fleck 32a, wie auf der rechten Seite von Figur 3a gezeigt, sind durch einen ersten Draht 36a verbunden. Ein erster Abschnitt einer ersten inneren Zuführung 34a und ein elektrisch leitendes Muster 37 der Verbindungs-Schaltungsplatte 33 sind durch einen zweiten Draht 36b verbunden. Ein zweiter elektrisch verbindender Fleck 32b, wie auf der linken Seite von Figur 3a gezeigt, und ein zweiter benachbarter Abschnitt der elektrisch leitenden Musters 36 auf der Verbindungs- Schaltungsplatte 33 sind durch einen dritten Draht 36c verbunden. Somit können die erste innere Zuführung 34a und ein zweiter Fleck 32b, welche voneinander beabstandet angeordnet sind, elektrisch verbunden werden.
  • Das elektrisch leitende Muster 37 kann einen elektrischen Widerstand oder eine Kapazität aufweisen.
  • Diese Elemente sind, wie oben beschrieben, durch Harz oder Keramik 39, wie in Figur 3b gezeigt, verkapselt.
  • Die Vorrichtung nach dem zweiten Beispiel benutzt dasselbe Material, wie es oben beim ersten Beispiel beschrieben wurde.
  • Daraus resultierend können eine erste innere Zuführung 34a und ein zweiter elektrisch verbindender Elektrodenfleck 32b, welcher von der ersten inneren Zuführung 34a beabstandet ist, elektrisch unter Benutzung der Verbindungs-Schaltungsplatte 33 verbunden werden. Da das elektrisch leitende Muster 37 den Chip 31 vollständig umgibt, kann jeder Fleck mit einer beliebigen inneren Zuführung 34 verbunden werden.
  • Ebenfalls gibt es, da, wie in Figur 3b gezeigt, die Verbindungs- Schaltungsplatte 33 auf den inneren Zuführungen 34 angeordnet ist und nicht neben dem Chip 31 auf der Insel 30 angeordnet ist, keine Notwendigkeit für Platz auf der Insel 30 zur Anordnung der Verbindungs-Schaltungsplatte 33, und deshalb kann eine Größenreduzierung der Insel 30 erzielt werden.
  • Die Vorrichtung hat den Vorteil der Verstärkung der inneren Zuführung gegenüber Druck, da die Mitte der inneren Zuführungen gegenseitig durch die Verbindungs-Schaltungsplatte 33, die aus Glas, Epoxy oder Polyimid hergestellt ist, verbunden ist.
  • Ein drittes Beispiel, das zum Verständnis der Erfindungs nützlich ist, ist in Figur 4a und Figur 4b gezeigt, und enthält sowohl eine Verbindungs-Schaltungsplatte auf dem Halbleiterchip, als auch eine Verbindungs-Schaltungsplatte auf den inneren Zuführungen.
  • Wie in Figur 4a und 4b ersichtlich, ist eine Insel 40 in Form einer vorbestimmten Ebene ausgebildet und durch vier Trägerstifte 44 getragen, wobei die Insel 40 mit einem Leiterrahmen (nicht gezeigt) verbunden ist. Ein Halbleiterchip 41 mit einer Vielzahl elektrisch verbindender Elektrodenflecken 42 ist auf der Insel 40 angeordnet. Die Flecken 42 empfangen ein Eingangssignal und liefern ein Ausgangssignal. Eine Vielzahl innerer Zuführungen 45 ist um die Insel 40 und den Halbleiterchip 41 angeordnet. Eine erste Verbindungs-Schaltungsplatte 43 mit einem ersten elektrisch leitenden Muster 47 und eine Vielzahl elektrisch verbindender Elektrodenflecken 48, die mit dem Muster 47 verbunden sind, ist auf dem Halbleiterchip 41 angeordnet. Eine erste elektrische Verbindungseinrichtung 46b, 46c, wie z.B. Drähte oder Bondierungsband, verbindet einen der elektrisch verbindenden Elektrodenflecken 42 und ein elektrisch leitendes Muster 47 oder eine erste der inneren Zuführungen 45. Eine zweite Verbindungs-Schaltungsplatte 49 mit einem zweiten elektrisch leitenden Muster 50 umgibt teilweise den Halbleiterchip 41 und ist auf der Vielzahl von inneren Zuführungen 45 angeordnet. Die zweite Verbindungs-Schaltungsplatte 49 und die inneren Zuführungen 45 sind mechanisch durch Bondierung verbunden, z.B. durch eine Paste oder einen Klebstoff. Eine zweite elektrische Verbindungseinrichtung 46e, 46d verbindet das zweite elektrisch leitende Muster 50 und einen zweiten der elektrisch verbindenden Elektrodenflecken 42c oder eine zweite der inneren Zuführungen 45. Ebenfalls sind die erste Verbindungs-Schaltungsplatte 43 und der Halbleiterchip 41 mechanisch durch Bondierung verbunden, z.B. durch eine Paste oder einen Klebstoff.
  • Eine erste innere Zuführung 45a, die auf der linken Seite von Figur 4a gezeigt ist, und ein erster Fleck 42a, der auf der linken Seite von Figur 4a gezeigt ist, sind durch einen ersten Draht 46a verbunden. Ein erster elektrisch verbindender Elektrodenfleck 48a auf der Verbindungs- Schaltungsplatte 43 neben dem ersten Fleck 42a, und der erste Fleck 42a sind durch einen zweiten Draht 46b verbunden. Ein zweiter Fleck 48b auf der ersten Verbindungs-Schaltungsplatte 47 und ein benachbarter zweiter Fleck 42b auf dem Chip 41, wie auf der rechten Seite in Figur 4a gezeigt, sind durch einen dritten Draht 46c verbunden. Somit sind, obwohl sie weiträumig getrennt sind, die erste Zuführung 45a und der zweite Fleck 42b elektrisch verbunden. Es sei bemerkt, daß der Chip 41 eine Vielzahl von Flecken 42 aufweist, welche jeweils einer Zuführung 45 entsprechen, und zumindest einen zusätzlichen Fleck 42b aufweist, der keiner inneren Zuführung 45 entspricht.
  • Eine zweite innere Zuführung 45b, wie in Figur 4a gezeigt, und ein erster Abschnitt eines elektrisch leitenden Musters 50 auf der zweiten Verbindungs-Schaltungsplatte 49 neben der zweiten Zuführung 45b sind durch einen vierten Draht 46d verbunden. Ein dritter Fleck 42c auf dem Chip 41 und ein zweiter Abschnitt des elektrisch leitenden Musters 50 neben dem dritten Fleck 42c auf der zweiten Verbindungs-Schaltungsplatte 49 sind durch einen vierten Draht 46e verbunden.
  • Das erste elektrisch leitende Muster 47 und das zweite elektrisch leitende Muster 50 können einen elektrischen Widerstand oder eine Kapazität aufweisen.
  • Diese Elemente sind, wie oben beschrieben, mit Harz oder Keramik 51, wie in Figur 4b gezeigt, verkapselt.
  • Die Vorrichtung nach dem dritten Beispiel benutzt dasselbe Material, das oben mit Bezug auf das erste Beispiel beschrieben wurde.
  • Daraus resultierend können eine erste innere Zuführung 45a und ein zweiter elektrisch verbindender Elektrodenfleck 42b, welcher von der ersten inneren Zuführung 45a beabstandet ist, elektrisch unter Benutzung der ersten Verbindungs-Schaltungsplatte 43 verbunden werden, und die zweite innere Zuführung 45b und der dritte elektrisch verbindende Elektrodenfleck 42c, welcher von der zweiten inneren Zuführung 45b beabstandet ist, können elektrisch unter Benutzung der zweiten Verbindungs-Schaltungsplatte 49 verbunden werden. Das elektrisch leitende Muster 50 kann entweder den Chip 41 vollständig umgeben oder den Chip 41 teilweise umgeben.
  • Wie in Figur 4b gezeigt, sind die Verbindungs-Schaltungsplatten 43 und 49 jeweils auf dem Chip 41 oder auf den inneren Zuführungen 45 angeordnet und nicht neben dem Chip 41 angeordnet. Somit gibt es keine Notwendigkeit nach Platz auf der Insel 40 zur Anordnung der Verbindungs- Schaltungsplatte 43, 49 was eine Größenreduzierung der Insel 40 mit sich bringt.
  • Ein viertes Beispiel, das zum Verständnis der Erfindung nützlich ist, ist in Figur 5a und 5b gezeigt. Figur 5b zeigt eine Seitenansicht der Halbleitervorrichtung von Figur 5a in einer Richtung eines Pfeiles A in Figur 5a.
  • Eine Halbleitervorrichtung mit einer Verbindungs-Schaltungsplatte umfaßt eine Insel 60, die als vorbestimmte Ebene ausgebildet ist, einen ersten Halbleiterchip 61 mit einer Vielzahl von elektrisch verbindenden Elektrodenflecken 62, der auf der Insel 60 angeordnet ist, sowie eine erste Verbindungs-Schaltungsplatte 63 mit einem elektrisch leitenden Muster 64. Die Platte 63 weist eine Vielzahl elektrisch verbindender Elektrodenflecken 65 (65a und 65b), welche mit dem Muster 64 verbunden sind. Ein zweiter Halbleiterchip 66 weist eine Vielzahl von elektrisch verbindender Elektrodenflecken 67 auf und ist auf der Insel 60 angeordnet. Eine zweite Verbindungs-Schaltungsplatte 66 ist auf dem zweiten Halbleiterchip 66 angeordnet und weist ein elektrisch leitendes Muster 69 mit einer Vielzahl von elektrisch verbindenden Elektrodenflecken 70 (70a und 70b) auf, welche mit dem elektrisch leitenden Muster 69 verbunden sind. Eine elektrisch verbindende Schaltungsplatte 71 weist eine Vielzahl von elektrisch verbindenden Elektrodenflecken 72 und ein elektrisch leitendes Muster 73, das mit den Flecken 72 verbunden ist, auf. Die Schaltungsplatte 71 ist auf der Insel 60 zwischen den Chips 61 und 66 angeordnet. Die Schaltungsplatte 71 ist aus Glas, Epoxy oder Polyimid hergestellt.
  • Eine Vielzahl innerer Zuführungen 74 ist um die Insel 60 angeordnet. Eine erste elektrische Verbindungseinrichtung, z.B. ein Draht 75a, verbindet die erste 74a der inneren Zuführungen und den ersten 62a der elektrisch verbindenden Elektrodenflecken auf dem Halbleiterchip 61. Eine zweite elektrisch Verbindungseinrichtung, z.B. ein Draht 75b, verbindet eine zweite 74b der inneren Zuführungen und einen ersten 65a der elektrisch verbindenden Elektrodenflecken auf der ersten Verbindungs-Schaltungsplatte 63. Eine dritte elektrische Verbindungseinrichtung, z.B. ein Draht 75c, verbindet eine dritte 74c der inneren Zuführungen und einen ersten 72a der elektrisch verbindenden Elektrodenflecken auf der Schaltungsplatte 71. Eine vierte elektrische Verbindungseinrichtung, z.B. ein Draht 75b, verbindet einen zweiten 62b der elektrisch verbindende Elektrodenflecken auf dem ersten Halbleiterchip 61 und einen zweiten 72b der elektrisch verbindenden Elektrodenflecken auf der Schaltungsplatte 71. Eine fünfte elektrische Verbindungseinrichtung, z.B. ein Draht 75e, verbindet einen zweiten 65b, der elektrisch verbindenden Elektrodenflecken auf der ersten Verbindungs- Schaltungsplatte 63 und einen dritten 62c der elektrisch verbindenden Elektrodenflecken auf der Schaltungsplatte 71. Eine sechste elektrische Verbindungseinrichtung, z.B. ein Draht 75f, verbindet einen vierten elektrisch verbindenden Elektrodenfleck 72d auf der Schaltungsplatte 71 und einen ersten 67a der elektrisch verbindenden Elektrodenflecken auf dem zweiten Chip 66. Eine siebente elektrische Verbindungseinrichtung, z.B. ein Draht 75g verbindet einen fünften 72e der elektrisch verbindenden Elektrodenflecken auf der elektrisch verbindenden Schaltungsplatte 71 und einen ersten 70a der elektrisch verbindenden Elektrodenflecken auf der zweiten Verbindungs-Schaltungsplatte 68. Eine achte elektrische Verbindungseinrichtung, z.B. ein Draht 75h, verbindet einen zweiten 70h der elektrisch verbindende Elektrodenflecken auf der zweiten Verbindungs- Schaltungsplatte 68 und einen zweiten 67b der elektrisch verbindende Elektrodenflecken auf dem zweiten Chip 66. Eine neunte elektrische Verbindungseinrichtung, z.B. ein Draht 75i, verbindet einen dritten 67c der elektrisch verbindenden Elektrodenflecken auf dem zweiten Chip 66, und eine vierte 74d der inneren Zuführungen.
  • Die Halbleiterchips 61 und 66 sind auf der Insel 60 angeordnet und weisen eine Vielzahl elektrisch verbindender Elektrodenflecken 62, 67 auf, und zwar zum Empfangen eines Eingangssignals und Ausgeben eines Ausgangssignals.
  • Die Verbindungs-Schaltungsplatten 63 und 68 und die Halbleiterchips 61 und 66 sind mechanisch durch Bondieren verbunden, z.B. durch eine Paste oder einen Klebstoff. Die Insel 60 ist von vier Trägerstiften 66 an den vier Ecken getragen, wobei die Insel 60 mit einem Leiterrahmen (nicht gezeigt) verbunden ist.
  • Jedes elektrische Muster 64, 69, 73 kann einen elektrischen Widerstand oder eine Kapazität aufweisen.
  • Diese Elemente sind, wie oben beschrieben, mit Harz oder Keramik 77, wie in Figur 5b gezeigt, verkapselt.
  • Die Vorrichtung nach dem vierten Beispiel benutzt dasselbe Material, wie es mit Bezug auf das erste Beispiel beschrieben wurde.
  • Daraus resultierend sind die zweite innere Zuführung 74b und der zweite elektrisch verbindende Elektrodenfleck 67b auf dem zweiten Chip 66, der von der zweiten inneren Zuführung 74b beabstandet ist, unter Benutzung der ersten Verbindungs-Schaltungsplatte 63, der Schaltungsplatte 71 oder der zweiten Verbindungs-Schaltungsplatte 68 verbunden.
  • Obwohl die in Figur 5a und 5b gezeigte Vorrichtung eine außerhalb des Chips befindliche Verbindungs-Schaltungsplatte 71 enthält können bestimmte Anwendungen keine Platte 71 erfordern, und die elektrischen Verbindungen können direkt zwischen den Flecken 62 und 67 der Chips 61 und 66 erstellt werden. Ebenfalls kann eine direkte elektrische Verbindung zwischen den Platten 63 und 68 erstellt werden.
  • Wie in Figur 5b gezeigt, sind die Verbindungs-Schaltungsplatten 63 und 68 jeweils auf den Chips 61 und 66 angeordnet und sind nicht neben den Chips 61 und 66 angeordnet. Somit gibt es keine Notwendigkeit für Platz auf der Insel 60 zum Anordnen der Verbindungs-Schaltungsplatten 63 und 68, und eine Reduzierung der Größe der Insel 60 kann erreicht werden.
  • Ein fünftes Beispiel, das zum Verständnis der Erfindung nützlich ist, ist ebenfalls in Figur 5a und 5b gezeigt. Das fünfte Beispiel umfaßt eine Halbleitervorrichtung mit allen Elementen der oben beschriebenen Vorrichtungen und weiterhin mit einer dritten Verbindungs-Schaltungsplatte 80 mit einem elektrisch verbindenden Schaltungsmuster 81, das die Insel 60 vollständig umgibt. Diese Vorrichtung enthält ebenfalls eine zehnte Verbindungseinrichtung, z.B. einen Draht 75j, zum Verbinden einer fünften inneren Zuführung 74e und einen ersten Abschnitt 81a des elektrisch leitenden Musters 81 sowie eine elfte elektrische Verbindungseinrichtung, z.B. einen Draht 75k, zum Verbinden eines zweiten Abschnitts 81b und eines vierten elektrisch verbindenden Elektrodenflecks 67d. Somit sind die fünfte innere Zuführung 74e und der vierte Fleck 67d elektrisch verbunden, obwohl sie physikalisch getrennt sind.
  • Die Verbindungs-Schaltungsplatte 80 und die inneren Zuführungen sind mechanisch durch geeignete Bondierungstechniken verbunden, z.B. durch eine Paste oder einen Klebstoff.
  • Das elektrisch leitende Muster 81 kann einen elektrischen Widerstand oder eine Kapazität aufweisen.
  • Diese Elemente sind wie oben beschrieben, durch Harz oder Keramik 77, wie in Figur 5b gezeigt, verkapselt.
  • Wie in Figur 5b gezeigt, sind alle Verbindungs-Schaltungsplatten 63, 68, 80 auf den Chips 61, 66 angeordnet oder auf inneren Zuführungen 74 und sind nicht neben den Chips 61, 66 auf der Insel 60 angeordnet. Somit gibt es keine Notwendigkeit für Platz auf der Insel 60 zur Anordnung der Verbindung-Schaltungsplatten 63, 68, 80, und eine Reduzierung der Größe der Insel 60 kann erzielt werden.
  • Ein sechstes Beispiel, das zum Verständnis der Erfindung nützlich ist, ist ebenfalls in Figur 5a und 5b gezeigt. Diese Vorrichtung schließt die erste Verbindungs-Schaltungsplatte 63 und die zweite Verbindungs- Schaltungsplatte 68 der oben beschriebenen Vorrichtung aus. Diese Vorrichtung hat dieselben Vorteile wie die vorherige, mit Ausnahme der Vorteile der ersten Verbindungs-Schaltungsplatte 63 und der zweiten Verbindungs-Schaltungsplatte 68.
  • Weitere Veränderungen der Vorrichtungen mit mehreren Halbleiterchips sind möglich. Beispielsweise kann die Schaltungsplatte 71 von der Vorrichtung ausgeschlossen sein. In diesem Fall sind die Flecken der Chips 61, 66, welche einander gegenüberliegen, direkt durch Drähte verbunden ohne Benutzung der Schaltungsplatte 71. Somit können noch größere Größenreduzierungen der Insel 60 erreicht werden. Ebenfalls kann die Platte 80 nur teilweise die Insel 60 umgehen.
  • Obwohl das in Figur 5a und 5b gezeigte Beispiel nur zwei Chips aufweist, können zusätzliche Chips einschließlich entsprechender elektrischer Verbindungen selbstverständlich bei geeigneten Anwendungen verwendet werden.
  • Eine erste Ausführungsform der Erfindung ist in Figur 6a und 6b gezeigt. Sie umfaßt eine Insel 90, die in einer vorbestimmten Ebene gestaltet ist, sowie einen Halbleiterchip 91, der auf der Insel 90 angeordnet ist mit einer Vielzahl von elektrisch verbindenden Elektrodenflecken 99. Eine Vielzahl innerer Zuführungen 92 ist um die Insel 90 herum angeordnet. Eine erste Verbindungs-Schaltungsplatte 93 ist auf dem Chip 91 angeordnet und weist ein elektrisch leitendes Muster 94 sowie eine Vielzahl elektrisch verbindender Flecken 95 auf, welche mit dem elektrisch leitenden Muster 94 verbunden sind. Eine zweite Verbindungs-Schaltungsplatte 96 ist auf den inneren Zuführungen 92 angeordnet und weist ein elektrisch leitendes Muster 97 auf ihrer Oberseite auf. Das Verbindungsmuster 97 kann dasselbe wie das Muster 50 im dritten Beispiel sein, das in Figur 4a und 4b gezeigt ist. Ein Unterschied zwischen dieser Vorrichtung und dem dritten Beispiel liegt darin, daß die Insel 90 von Figur 6a und 6b unterhalb der Ebene der inneren Zuführungen 92 abgesenkt ist. Die erste Verbindungs- Schaltungsplatte 93 und die zweite Verbindungs-Schaltungsplatte 96 sind mechanisch durch Trägerstifte 98 verbunden und auf derselben Ebene gebildet. Flecken auf dem Chip 91 und eine Spitze der inneren Zuführung 92 sind in der Öffnung zwischen der Verbindungsschaltungsplatte 93 und der Verbindungsstruktur 96 freigelegt.
  • Die Vorrichtung nach der ersten Ausführungsform hat den Vorteil der Verstärkung der Struktur der zweiten Verbindungs-Schaltungsplatte 96, da die Verbindungs-Schaltungsplatte 93 und die Verbindungs-Schaltungsplatte 96 in derselben Ebene liegen und jeweils durch den Chip 91 und den Trägerstift 98 gehaltert sind. Ein zweiter Vorteil dieser Vorrichtung besteht darin, daß das Bandautomatenbondieren (TAB) zum Verbinden zwischen den gewünschten elektrisch verbindenden Flecken 95 auf der Schaltungsplatte 93 und der erwünschten inneren Zuführung 92 verwendet werden kann, da die zwei Verbindungsabschnitte auf derselben Ebene liegen. Das TAB-Material ist aus einer Kupferzuführung zum Bereitstellen der Funktionen der elektrischen Verbindung und einem Polyimidband, das mit einer Seite der Kupferzuführung verbunden ist zum Liefern der Funktion der mechanischen Halterung gebildet. Die Benutzung des TAB weist den Vorteil auf, daß es eine Reduzierung der Beabstandung zwischen den Flecken auf dem Chip 91 zuläßt.
  • Eine zweite Ausführungsform der Erfindung ist in Figur 7A und 7B gezeigt. Sie weist eine Insel 100, einen auf der Insel 100 angeordneten Halbleiterchip 101 mit einer Vielzahl von elektrisch verbindende Elektrodenflecken 102, eine Vielzahl innerer Zuführungen 103 um die Insel 100, eine erste Verbindungs-Schaltungsplatte 104, die auf dem Chip 101 angeordnet ist, mit einem elektrisch leitenden Muster 105 und einer Vielzahl elektrisch verbindender Flecken 106, die mit dem Muster 105 verbunden sind, sowie eine zweite Verbindungs-Schaltungsplatte 107, die auf den inneren Zuführungen 103 angeordnet ist, auf. Die zweite Verbindungs- Schaltungsplatte 107 weist ein elektrisch leitendes Muster 108 auf ihrer Oberseite auf. Die Insel 100 ist durch Trägerstifte 109 gehaltert und ist mit einem Leiterrahmen (nicht gezeigt) verbunden.
  • Das Verbindungsmuster 105 kann dasselbe wie bei der ersten Ausführungsform sein. Ein Unterschied zwischen dieser Vorrichtung und der ersten Ausführungsform besteht darin, daß die Insel 100 von den inneren Zuführungen 103 abgesenkt ist, und die erste Verbindungs-Schaltungsplatte 104 und die zweite Verbindungs-Schaltungsplatte 107 einheitlich in einer unitären Struktur ausgebildet sind und zueinander koplanar sind. Die Insel 100 und die Spitzen der inneren Zuführung 103 sind beide vollständig durch entweder die erste Verbindungs-Schaltungsplatte 104 oder die zweite Verbindungs-Schaltungsplatte 107 bedeckt.
  • Ein Unterschied zwischen dieser Vorrichtung und derjenigen der ersten Ausführungsform besteht in den Verbindungen 150 zwischen den Flecken 102 auf dem Chip 101 und den inneren Zuführungen 103 und den Verbindungen 152 zwischen den Flecken 106 auf der ersten Verbindungs-Schaltungsplatte 104 und den inneren Zuführungen 103, wobei die Verbindungen über die Verbindungs-Schaltungsplatte 107 verlaufen.
  • Eine dritte Ausführungsform der Erfindung ist in Figur 8a und Figur 8b gezeigt. Sie weist im wesentlichen dieselben elemente, wie die oben beschriebene Vorrichtung auf. Jedoch sind die Verbindungen zwischen den Flecken 102 auf dem Chip 101 und den inneren Zuführungen 103 durch TABs 110 vorgesehen, und die Verbindungs-Schaltungsplatte 107 ist mechanisch nicht mit dem Chip 101 verbunden. die Verbindungs-Schaltungsplatte 107 ist von der inneren Zuführung 103 durch das TAB 110 getrennt, so daß die untere Ebene der Verbindungs-Schaltungsplatte 107 höher als die obere Ebene der inneren Zuführungen 103 um die Dicke der TABs 110 liegt.
  • Eine vierte Ausführungsform der Erfindung ist in Figur 9a und 9b gezeigt. Diese Vorrichtung umfaßt im wesentlichen dieselben Elemente wie die Vorrichtung, die in Figur 5a und 5b gezeigt ist. Jedoch sind eine erste Verbindungs-Schaltungsplatte 111, eine zweite Verbindungs-Schaltungsplatte 112 und eine dritte Verbindungs-Schaltungsplatte 113 mechanisch miteinander durch Trägerstifte 76 verbunden und weisen koplanare untere Oberflächen auf. Eine Insel 114 ist von den inneren Zuführungen 74 abgesenkt.
  • Die Vorrichtung nach der vierten Ausführungsform weist den Vorteil der Verstärkung der Struktur der zweiten Verbindungs-Schaltungsplatten 113 auf, da zwei Verbindungs-Schaltungsplatten durch Trägerstifte 76 verbunden sind. Ein zweiter Vorteil dieser Vorrichtung besteht darin, daß Bandautomatenbondierung (TAB) zur Verbindung zwischen erwünschten elektrisch verbindenden Flecken auf dem Chip und der erwünschten inneren Zuführung 74 verwendet werden kann, da die zwei verbundenen Abschnitte in derselben Ebene angeordnet sind. Das TAB-Material ist aus einer Kupferzuführung zum Liefern der Funktionen der elektrischen Verbindung und einem Polyimidband, das mit einer Seite der Kupferzuführung verbunden ist, zum Liefern der mechanischen Halterung gebildet. Die Benutzung des TAB weist den Vorteil auf, daß das Intervall oder die Beabstandung der Flächen auf dem Chip reduziert ist.
  • Ein siebtes Beispiel, das zum Verständnis der Erfindung nützlich ist, ist in Figur 10a und 10b gezeigt.
  • Diese Vorrichtung weist im wesentlichen dieselben Elemente wie die in Figur 5a und 5b gezeigte Vorrichtung auf. Jedoch sind eine Verbindungs- Schaltungsplatte 120 und eine umgebende Verbindungs-Schaltungsplatte 121 mechanisch miteinander durch Trägerstifte 160 verbunden. Ebenfalls weisen die Schaltungsplatten 120 und 121 koplanare untere Oberflächen auf und sie sind einheitlich als unitäre Struktur ausgebildet. Weiterhin ist die Insel 60 nicht von den inneren Zuführungen 74 abgesenkt.
  • Die Vorrichtung weist den Vorteil der Verstärkung der Struktur der Verbindungs-Schaltungsplatten 121 auf, da die Verbindungs-Schaltungsplatte 121 mit der Schaltungsplatte 120 verbunden ist.
  • Figur 11a bis 11i illustrieren ein bevorzugtes Verfahren zum Herstellen einer Halbleitervorrichtung nach der ersten Ausführungsform in Übereinstimmung mit der Erfindung.
  • In einem ersten Schritt wird, wie in Figur 11a gezeigt, ein Leiterrahmen mit einer Vielzahl innerer Zuführungen 130 vorgesehen. Ein Insel 131 wird durch Absenken eines Abschnitts des Leiterrahmen gebildet. Die Insel 131 mit dem Rest des Leiterrahmens durch eine Vielzahl von Trägerstiften 132 verbunden.
  • In einem zweiten Schritt wird, wie in Figur 11b gezeigt, eine unitäre Verbindungs-Schaltungsplattenstruktur gebildet, welche einen zentralen Teil 133a und einen äußeren Teil 133b, welcher mit einem Trägerstift (nicht gezeigt) verbunden ist, enthält. Eine Öffnung 133c wird zwischen den Teilen 133a und 133b gebildet. Ein erstes elektrisches verbindendes Muster 134a wird auf dem zentralen Teil 133a gebildet und eine Vielzahl von elektrisch verbindenden Elektrodenflecken 135 wird auf dem zentralen Teil 133a gebildet. Ein zweites elektrisch leitendes Muster 134b wird auf dem äußeren Teil 133b gebildet.
  • In einem dritten Schritt, wie in Figur 11c gezeigt, wird ein Halbleiterchip 136 mit einer erwünschten elektrischen Funktion und eine Vielzahl von elektrisch verbindenden Elektrodenflecken 137 auf der Insel 131 angebracht, wobei der Chip 136 und die Insel 131 physikalisch verbunden werden.
  • In einem vierten Schritt wird, wie in Figur 11d gezeigt, der zentrale Teil 133a auf dem Chip 136 angebracht, und der äußere Teil 133b wird an den inneren Zuführungen 130 angebracht. Jede geeignete Montagetechnik, wie z.B. Kleben oder Bondieren kann verwendet werden.
  • In einem fünften Schritt werden, wie in Figur 11e gezeigt, eine erste innere Zuführung 130a und ein erster elektrisch verbindender Elektrodenfleck 137a auf dem Chip 136 mit einem elektrisch leitenden Material, z.B. Draht auf TAB 138 verbunden.
  • In einem sechsten Schritt werden, wie in Figur 11f gezeigt, eine zweite innere Zuführung 130b (durch die Zuführungen 130a in Figur 11f verbunden) und ein erster elektrisch verbindender Elektrodenfleck 135a auf der Verbindungs-Schaltungsplatte 133a auf dem Chip 136 mit einem ähnlich elektrisch leitenden Material 139 verbunden.
  • In einem siebenten Schritt werden, wie in Figur 119 gezeigt, ein zweiter elektrisch verbindender Elektrodenfleck 135b auf dem zentralen Teil 133a der Verbindungs-Schaltungsplatte und ein zweiter elektrisch verbindender Elektrodenfleck 137b auf dem Chip 136 mit elektrisch leitendem Material, z.B. einem Draht 170, verbunden.
  • In einem elften Schritt werden, wie in Figur 11h gezeigt, eine dritte innere Zuführung 130c und ein elektrisch leitendes Muster 134b auf dem äußeren Teil 133b der Verbindungs-Schaltungsplatte mit einem elektrisch leitenden Material, z.B. einem Draht 140, verbunden.
  • In einem zwölften Schritt werden, wie in Figur 11i gezeigt, das elektrisch leitende Muster 134b auf der Verbindungs-Schaltungsplatte 133b auf der inneren Zuführung 130c und ein dritter elektrisch verbindender Elektrodenfleck 135c, wie auf dem Chip 136, mit dem Draht 141 verbunden.
  • Ein Vorteil dieses Verfahrens besteht darin, daß der Schritt der Verbindung der Verbindungs-Schaltungsplatte 133a und der Verbindungsstrukturen 133b mit dem Chip 136 und der inneren Verbindung 130 simultan durchgeführt wird. Somit ist die Anzahl von Herstellungsschritten der Halbleitervorrichtung reduziert.
  • Ein weiterer Vorteil besteht darin, daß die Verbindungen auf zwei Abschnitten ausgeführt werden können, welche in vertikaler Richtung beabstandet sind. Da der Schritt der Verbindung mit dem unteren Abschnitt zuerst durchgeführt wird und der Schritt der Verbindung mit dem höheren Abschnitt als zweites durchgeführt wird, sind die zwei Verbindungseinrichtungen nicht in Kontakt miteinander.
  • Dieses Verfahren der Herstellung einer Halbleitervorrichtung ist für Halbleitervorrichtungen mit anderen Strukturen verfügbar, z.B. der ersten bis vierten hier beschriebenen Ausführungsform.
  • Figuren 12a bis 12j illustrieren ein Verfahren, welches ein Beispiel für das Verständnis der Erfindung ist, zum Herstellen der Halbleitervorrichtung von Figur 4a und 4b. In einem ersten Schritt, wie in Figur 12a gezeigt, werden eine Insel 40 und ein Leiterrahmen mit einer Vielzahl von inneren Zuführungen 45 aus leitendem Material gebildet. Die Insel 40 ist mit dem Leiterrahmen über Trägerstifte 44 verbunden.
  • In einem zweiten Schritt wird, wie in Figur 12b gezeigt, eine erste Verbindungs-Schaltungsplatte 43 mit einem ersten elektrisch verbindenden Muster 47 und einer Vielzahl elektrisch verbindender Elektrodenflecken 48a, 48b gebildet.
  • In einem dritten Schritt wird, wie in Figur 12c gezeigt, eine zweite Verbindungs-Schaltungsplatte 49 mit einem zweiten elektrisch verbindenden Muster 50, das darauf angeordnet ist, gebildet.
  • In einem vierten Schritt wird, wie in Figur 12d gezeigt, die erste Verbindungs-Schaltungsplatte 43 auf dem Halbleiterchip 41 angebracht, der eine erwünschte elektrische Funktion aufweist, und eine Vielzahl elektrisch verbindender Flecken 42 hat. Die erste Verbindungs-Schaltungsplatte 43 wird auf dem Chip 41 durch eine geeignete Einrichtung angebracht, wie z.B. Bondierung mit einer Paste oder einem Klebstoff.
  • In einem fünften Schritt wird, wie in Figur 12e gezeigt, der Chip 41 auf der Insel 40 durch eine geeignete Einrichtung angebracht, wie z.B. durch Bondierung mit einer Paste und einem Klebstoff.
  • In einem sechsten Schritt wird, wie in Figur 12f gezeigt, die zweite Verbindungs-Schaltungsplatte 49 auf den inneren Zuführungen 45 angebracht.
  • In einem siebenten Schritt wird, wie in Figur 129 gezeigt, eine elektrische Verbindungseinrichtung, wie z.B. ein Draht 46a, zwischen einer inneren Zuführung 45a und einem elektrisch verbindenden Elektrodenfleck 42a auf dem Chip 41 gebildet, und eine elektrische Verbindungseinrichtung 46 wird zwischen einer weiteren inneren Verbindung 45b und einem Elektrodenfleck 42b gebildet.
  • In einem achten Schritt wird, wie in Figur 12h gezeigt, eine elektrische Verbindungseinrichtung 46e zwischen einem elektrisch verbindenden Elektrodenfleck 42b und einem Abschnitt des zweiten elektrisch verbindenden Musters 50 gebildet.
  • In einem neunten Schritt wird, wie in Figur 12i gezeigt, eine elektrische Verbindungseinrichtung 46b gebildet, welche einen Fleck 42a auf dem Chip 41 und einen Fleck 48a auf dem ersten Muster 47 verbindet, und eine elektrische Verbindungseinrichtung 46c wird zwischen dem Fleck 42b und einem Fleck 48b gebildet.
  • In einem zehnten Schritt wird, wie in Figur 12j gezeigt, eine elektrische Verbindungseinrichtung, z.B. ein Draht 46d zwischen der inneren Zuführung 45 und dem zweiten elektrisch verbindenden Muster 50 auf der zweiten Verbindungs-Schaltungsplatte 49 gebildet.
  • Das oben beschriebene Verfahren bietet die Möglichkeit der Verbindung zweier Abschnitte der Halbleitervorrichtung, welche vertikal getrennt sind. Da der Schritt der Verbindung der unteren Abschnitte vorzugsweise zuerst ausgeführt wird, und der Schritt der Verbindung der oberen Abschnitte vorzugsweise später ausgeführt wird, werden unerwünschte Verbindungen zwischen den Verbindungseinrichtungen vermieden.
  • Zahlreiche Modifikationen und Variationen der vorliegenden Erfindungen sind angesichts der obigen Lehre möglich. Es sollte daher verstanden werden, daß die vorliegende Erfindung innerhalb des Schutzumfangs der angehängten Patentansprüche in eine andere Art und Weise praktiziert werden kann, als hier speziell beschrieben.

Claims (11)

1. Halbleitervorrichtung mit:
einer Insel (90, 100, 114, 131);
einem ersten Halbleiterchip (91, 101, 61, 136), der auf der Insel (90, 100, 114, 131) angeordnet ist; und
einer Vielzahl innerer Zuführungen (42, 103, 74, 130), die um die Insel (90, 100, 114, 131) und den ersten Halbleiterchip (91, 101, 61, 136) angeordnet ist;
einer ersten Schaltungsplatte (93, 104, 111, 133a) mit einem ersten, darauf befindlichen elektrisch leitenden Muster (194, 105, 64, 134a), wobei die erste Schaltungsplatte (93, 104, 111, 133a) auf dem ersten Halbleiterchip (91, 101, 61, 131) angeordnet ist;
dadurch gekennzeichnet, daß die Vorrichtung weiterhin aufweist:
eine zweite Schaltungsplatte (96, 107, 113, 133b) mit einem zweiten, darauf befindlichen elektrisch leitenden Muster (97, 108, 81, 134b), wobei die zweite Schaltungsplatte (96, 107, 113, 133b) auf der Vielzahl innerer Zuführungen (92, 103, 74, 130) angeordnet ist;
eine Einrichtung zum Erzeugen einer selektiven elektrischen Verbindung zwischen dem ersten Halbleiterchip (91, 101, 61, 136), der ersten Schaltungsplatte (93, 104, 111, 133a), der zweiten Schaltungsplatte (96, 107, 113, 133b) und der Vielzahl innerer Zuführungen (92, 103, 74, 130), wobei die erste Schaltungsplatte (93, 104, 111, 133a) und die zweite Schaltungsplatte (96, 107, 113, 133b) eine einheitlich gebildete unitäre Struktur aufweisen.
2. Halbleitervorrichtung nach Anspruch 1, weiterhin gekennzeichnet durch:
einen zweiten Halbleiterchip (66), der auf der Insel (114) angeordnet ist;
eine dritte Verbindungs-Schaltungsplatte (112) mit einem dritten, darauf befindlichen elektrisch leitenden Muster, welche auf dem zweiten Halbleiterchip (66) angeordnet ist;
eine vierte Schaltungsplatte (71) mit einem darauf befindlichen vierten elektrisch leitenden Muster (73), das mit der Vielzahl von Elektrodenflecken (72) verbunden ist, wobei die vierte Schaltungsplatte (71) auf der Insel (114) und zwischen dem ersten Halbleiterchip (61) und dem zweiten Halbleiterchip (66) angeordnet ist; und
eine Einrichtung (75) zum Erzeugen einer selektiven elektrischen Verbindung zwischen den ersten und zweiten Chip (61, 66), der ersten, zweiten, dritten und vierten Schaltungsplatte und der Vielzahl von inneren Zuführungen (74).
3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Einrichtung zum Erzeugen der selektiven elektrischen Verbindung eine Einrichtung (110) aufweist, die unter der zweiten Schaltungsplatte (107) verläuft, zum elektrischen Verbinden des Chips (101) und der inneren Zuführungen (103).
4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Einrichtung zum Erzeugen der selektiven elektrischen Verbindung eine Einrichtung (150) aufweist, die über der zweiten Schaltungsplatte verläuft, zum elektrischen Verbinden des Chips und der inneren Zuführungen.
5. Halbleitervorrichtung nach Anspruch 1, wobei:
die Insel (114) in einer vorbestimmten Ebene gebildet ist;
der erste Halbleiterchip (61) eine Vielzahl von darauf befindlichen Elektrodenflecken (62) aufweist; und
die Einrichtung zum Erzeugen der selektiven elektrischen Verbindung aufweist:
eine erste elektrische Verbindungseinrichtung (75b) zum Verbinden des ersten elektrisch leitenden Musters (64) und einer ersten der inneren Zuführungen (74);
eine zweite elektrische Verbindungseinrichtung (75n) zum Verbinden des ersten elektrisch leitenden Musters (64) und einem ersten der Elektrodenflecken (62);
eine dritte elektrische Verbindungseinrichtung (75k) zum Verbinden des zweiten elektrisch leitenden Musters (81) und einem zweiten (67d) der Elektrodenflecken (62); und
einer vierte elektrische Verbindungseinrichtung (75j) zum Verbinden des zweiten elektrisch leitenden Musters (81) und einer zweiten (74e) der inneren Zuführungen (74).
6. Halbleitervorrichtung nach Anspruch 5, wobei die Anzahl von Elektrodenflecken größer als die Anzahl von inneren Zuführungen ist.
7. Halbleitervorrichtung nach Anspruch 2, wobei:
der erste Halbleiterchip (61) eine Vielzahl von darauf befindlichen Elektrodenflecken (62) aufweist; und
der zweite Halbleiterchip (66) eine Vielzahl von darauf befindlichen Elektrodenflecken (67) aufweist;
die erste Schaltungsplatte (63) eine Vielzahl von Elektrodenflecken (65) aufweist, die mit dem ersten elektrisch leitenden Muster (64) verbunden sind;
die dritte Schaltungsplatte (68) eine Vielzahl von Elektrodenflecken (70a, 70b) aufweist, die mit dem dritten elektrisch leitenden Muster (69) verbunden sind;
die Halbleitervorrichtung weiterhin aufweist:
eine erste elektrische Verbindungseinrichtung (75b) zum Verbinden einer ersten (74b) der inneren Zuführung (74) und eines ersten (65a) der Elektrodenflecken (65) auf der ersten Schaltungsplatte (63);
eine zweite elektrische Verbindungseinrichtung (75n) zum Verbinden eines ersten der Elektrodenflecken (62) auf dem ersten Chip (61) und eines zweiten der Elektrodenflecken (65) auf der ersten Schaltungsplatte (63);
eine dritte elektrische Verbindungseinrichtung (75k) zum Verbinden eines ersten (67d) der Elektrodenflecken (67) auf dem zweiten Chip (66) und dem elektrisch leitenden Muster (81) auf der zweiten Schaltungsplatte (80);
eine vierte elektrische Verbindungseinrichtung (75j) zum Verbinden einer zweiten (74e) der inneren Zuführung (74) und dem elektrisch leitenden Muster (81) auf der zweiten Schaltungsplatte (80);
eine fünfte elektrische Verbindungseinrichtung (75a) zum Verbindung einer dritten (74a) der inneren Zuführungen (75) und eines zweiten (62a) der Elektrodenflecken (62) auf dem ersten Chip (61);
eine sechste elektrische Verbindungseinrichtung (75c) zum Verbinden einer vierten (74c) der inneren Zuführungen (74) und eines ersten (72a) der Elektrodenflecken (72) auf der vierten Schaltungsplatte (71);
eine siebente elektrische Verbindungseinrichtung (75d) zum Verbinden eines dritten (62b) der Elektrodenflecken (62) auf dem ersten Chip (61) und eines zweiten (72b) der Elektrodenflecken (72) auf der vierten Schaltungsplatte (71);
eine achte elektrische Verbindungseinrichtung (75e) zum Verbinden eines dritten (65d) der Elektrodenflecken (65) auf der ersten Schaltungsplatte (63) und eines dritten (72c) der Elektrodenflecken (72) auf der vierten Schaltungsplatte (71);
eine neunte elektrische Verbindungseinrichtung (75f) zum Verbinden eines vierten (72d) der Elektrodenflecken (92) auf der vierten Schaltungsplatte (71) und eines zweiten (67a) der Elektrodenflecken (67) auf dem zweiten Chip (66);
eine zehnte elektrische Verbindungseinrichtung (759) zum Verbinden eines fünften (72e) der Elektrodenflecken (72) auf der vierten Schaltungsplatte (71) und eines ersten (70a) der Elektrodenflecken (70a, 70b) auf der dritten Schaltungsplatte (68);
eine elfte elektrische Verbindungseinrichtung (75h) zum Verbinden eines zweiten (70b) der Elektrodenflecken (70a, 70b) auf der dritten Schaltungsplatte (68) und eines dritten (67b) der Elektrodenflecken (67) auf dem zweiten Chip (66); und
eine zwölfte elektrische Verbindungseinrichtung (75i) zum Verbinden eines vierten (67c) der Elektrodenflecken (69) auf dem zweiten Chip (66) und einer fünften (74d) der inneren Zuführungen (74).
8. Halbleitervorrichtung nach Anspruch 5 oder 7, wobei die erste, zweite und dritte Schaltungsplatte (63, 80, 68) koplanar verlaufen.
9. Halbleitervorrichtung nach Anspruch 5 oder 7, wobei die Halbleitervorrichtung weiterhin eine Einrichtung (110) aufweist, die unter der zweiten Schaltungsplatte (80) auf den inneren Zuführungen (74) zum elektrischen Verbinden der Elektrodenflecken auf dem ersten und zweiten Halbleiterchip (61, 66) und der inneren Zuführungen (74) verläuft.
10. Halbleitervorrichtung nach Anspruch 5 oder 7, wobei die Halbleitervorrichtung eine Einrichtung (150) aufweist, die über dem der zweiten Schaltungsplatte (80) auf den inneren Zuführungen (74) verläuft, zum elektrischen Verbinden der Elektrodenflecken (62, 87) auf dem ersten und zweiten Halbleiterchip (61, 66) und den inneren Zuführungen (74).
11. Verfahren zum Herstellen einer Halbleitervorrichtung, welche folgende Schritte aufweist:
Bilden einer Insel (131) und eines Leiterrahmens mit einer Vielzahl von inneren Zuführungen (130) aus leitfähigem Material;
Bilden einer unitären Verbindungs-Schaltungsplattenstruktur (43) mit einer ersten Schaltungsplatte (133a) und einer zweiten Schaltungsplatte (133b);
Bilden eines ersten elektrisch verbindenden Musters (134a) und einer Vielzahl von Elektrodenflecken (135) auf der ersten Schaltungsplatte (133a);
Bilden eines zweiten elektrisch verbindenden Musters (134b) auf der zweiten Schaltungsplatte (133b);
Anbringen der ersten Schaltungsplatte (133a) auf einem Halbleiterchip (136) mit einer erwünschten elektrischen Funktion und mit einer Vielzahl von darauf befindlichen Elektrodenflecken (137);
Anbringen des Chips (136) auf der Insel (131);
Anbringen der zweiten Schaltungsplatte (133b) auf den inneren Zuführungen (130);
Bilden einer elektrischen Verbindungseinrichtung (138) zwischen einer der inneren Zuführungen (130a) und einem der Elektrodenflecken (137a) auf dem Chip (136);
Bilden einer elektrischen Verbindungseinrichtung (139) zwischen einer weiteren der inneren Zuführungen (130b) und dem ersten elektrisch verbindenden Muster (134a);
Bilden einer elektrischen Verbindungseinrichtung (170) zwischen dem ersten elektrisch verbindenden Muster (134a) und einem weiteren der Elektrodenflecken (137b) auf dem Chip (136);
Bilden einer elektrischen Verbindungseinrichtung (140) zwischen einer weiteren der inneren Zuführungen (130c) und dem zweiten elektrisch verbindenden Muster (134b); und
Bilden einer elektrischen Verbindungseinrichtung (141) zwischen dem zweiten elektrisch verbindenden Muster (134b) und einem weiteren der Elektrodenflecken (137c) auf dem Chip (136).
DE69128140T 1990-12-20 1991-12-20 Halbleiteranordnung mit einer Schaltungsplatte zum Zusammenschalten und Verfahren zur Herstellung Expired - Lifetime DE69128140T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP40442990 1990-12-20
JP3326148A JP3011510B2 (ja) 1990-12-20 1991-12-10 相互連結回路基板を有する半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69128140D1 DE69128140D1 (de) 1997-12-11
DE69128140T2 true DE69128140T2 (de) 1998-03-19

Family

ID=26572087

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69128140T Expired - Lifetime DE69128140T2 (de) 1990-12-20 1991-12-20 Halbleiteranordnung mit einer Schaltungsplatte zum Zusammenschalten und Verfahren zur Herstellung

Country Status (4)

Country Link
US (5) US5473514A (de)
EP (1) EP0503201B1 (de)
JP (1) JP3011510B2 (de)
DE (1) DE69128140T2 (de)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
FR2720190B1 (fr) * 1994-05-20 1996-08-02 Matra Marconi Space France Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5946552A (en) * 1996-08-20 1999-08-31 International Business Machines Corporation Universal cost reduced substrate structure method and apparatus
JPH1092857A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体パッケージ
JPH1117100A (ja) * 1997-06-19 1999-01-22 Mitsubishi Electric Corp 半導体装置
US5905639A (en) * 1997-09-29 1999-05-18 Raytheon Company Three-dimensional component stacking using high density multichip interconnect decals and three-bond daisy-chained wedge bonds
US5903057A (en) * 1997-11-07 1999-05-11 Intel Corporation Semiconductor device that compensates for package induced delay
US6016256A (en) * 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
EP0930653B1 (de) * 1998-01-13 2008-06-11 Lucent Technologies Inc. Hochfrequenzhalbleiteranordnung
JPH11340415A (ja) * 1998-04-20 1999-12-10 Microchip Technol Inc フィ―ドスル―接続を有する複数デバイス集積回路パッケ―ジ
JP3077668B2 (ja) 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
US6429530B1 (en) 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) * 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
US6453547B1 (en) * 1999-11-10 2002-09-24 Micron Technology, Inc. Coupling spaced bond pads to a contact
JP2001077301A (ja) 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
KR20010064907A (ko) 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6424031B1 (en) 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6900540B1 (en) * 2000-12-07 2005-05-31 Cadence Design Systems, Inc. Simulating diagonal wiring directions using Manhattan directional wires
US6858928B1 (en) * 2000-12-07 2005-02-22 Cadence Design Systems, Inc. Multi-directional wiring on a single metal layer
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6437449B1 (en) 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces
US6895567B1 (en) 2001-06-03 2005-05-17 Cadence Design Systems, Inc. Method and arrangement for layout of gridless nonManhattan semiconductor integrated circuit designs
US20030006494A1 (en) * 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
JP3639226B2 (ja) * 2001-07-05 2005-04-20 松下電器産業株式会社 半導体集積回路装置、実装基板および実装体
US6680219B2 (en) * 2001-08-17 2004-01-20 Qualcomm Incorporated Method and apparatus for die stacking
US20050156322A1 (en) * 2001-08-31 2005-07-21 Smith Lee J. Thin semiconductor package including stacked dies
US6396130B1 (en) * 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
JP3886793B2 (ja) * 2001-12-03 2007-02-28 株式会社ルネサステクノロジ 半導体集積回路装置
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP2005516417A (ja) * 2002-01-31 2005-06-02 ミクロナス ゲーエムベーハー プログラム可能な電子処理装置用のマウント
US6982485B1 (en) * 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US8025873B2 (en) * 2002-06-20 2011-09-27 Paladin Labs, Inc. Chimeric antigens for eliciting an immune response
US8029803B2 (en) 2002-06-20 2011-10-04 Paladin Labs, Inc. Chimeric antigens for eliciting an immune response
US7326594B2 (en) * 2002-07-31 2008-02-05 Microchip Technology Incorporated Connecting a plurality of bond pads and/or inner leads with a single bond wire
US7157790B2 (en) * 2002-07-31 2007-01-02 Microchip Technology Inc. Single die stitch bonding
JP2004103703A (ja) * 2002-09-06 2004-04-02 Ricoh Co Ltd 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
KR100762873B1 (ko) * 2003-06-10 2007-10-08 주식회사 하이닉스반도체 내부 전압 발생기
US8007805B2 (en) * 2003-08-08 2011-08-30 Paladin Labs, Inc. Chimeric antigens for breaking host tolerance to foreign antigens
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US6867072B1 (en) * 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
US8095903B2 (en) 2004-06-01 2012-01-10 Pulsic Limited Automatically routing nets with variable spacing
US7373628B1 (en) 2004-06-01 2008-05-13 Pulsic Limited Method of automatically routing nets using a Steiner tree
US7784010B1 (en) 2004-06-01 2010-08-24 Pulsic Limited Automatic routing system with variable width interconnect
US7131096B1 (en) 2004-06-01 2006-10-31 Pulsic Limited Method of automatically routing nets according to current density rules
US7257797B1 (en) 2004-06-07 2007-08-14 Pulsic Limited Method of automatic shape-based routing of interconnects in spines for integrated circuit design
JP2006038599A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 接触抵抗測定方法，接触抵抗測定装置，及び半導体ウェハー
JP2006210410A (ja) * 2005-01-25 2006-08-10 Toshiba Corp 半導体装置
US7915744B2 (en) * 2005-04-18 2011-03-29 Mediatek Inc. Bond pad structures and semiconductor devices using the same
US9245082B2 (en) * 2005-06-21 2016-01-26 Pulsic Limited High-speed shape-based router
US7603644B2 (en) * 2005-06-24 2009-10-13 Pulsic Limited Integrated circuit routing and compaction
US7800205B2 (en) * 2005-09-01 2010-09-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Quad flat pack (QFP) package and flexible power distribution method therefor
JP4268607B2 (ja) * 2005-09-30 2009-05-27 富士通マイクロエレクトロニクス株式会社 半導体装置に配設される中継部材及び半導体装置
CN101300355A (zh) * 2005-10-13 2008-11-05 威瑞克斯医药公司 包含丙型肝炎病毒多肽和用于引起免疫应答的Fc片段的嵌合抗原
US7363607B2 (en) 2005-11-08 2008-04-22 Pulsic Limited Method of automatically routing nets according to parasitic constraint rules
JP4881620B2 (ja) 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7443011B2 (en) * 2006-02-10 2008-10-28 Marvell International Technology Ltd. System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (SIP) devices
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US8201128B2 (en) 2006-06-16 2012-06-12 Cadence Design Systems, Inc. Method and apparatus for approximating diagonal lines in placement
US8250514B1 (en) 2006-07-13 2012-08-21 Cadence Design Systems, Inc. Localized routing direction
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
TWI324817B (en) * 2006-12-20 2010-05-11 Advanced Semiconductor Eng Multiple chip package
US8922028B2 (en) * 2007-02-13 2014-12-30 Advanced Semiconductor Engineering, Inc. Semiconductor package
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7911053B2 (en) * 2007-04-19 2011-03-22 Marvell World Trade Ltd. Semiconductor packaging with internal wiring bus
TWI384610B (zh) * 2008-05-30 2013-02-01 Mediatek Inc 半導體裝置組合及用於在半導體裝置組合中建立電連接之方法
KR101170871B1 (ko) * 2008-08-08 2012-08-02 삼성전기주식회사 전자부품 실장용 전극 패드 및 전자부품의 실장 구조
US8458636B1 (en) 2009-03-18 2013-06-04 Pulsic Limited Filling vacant areas of an integrated circuit design
JP2010278466A (ja) * 2010-08-13 2010-12-09 Oki Semiconductor Co Ltd 半導体装置
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI481001B (zh) * 2011-09-09 2015-04-11 Dawning Leading Technology Inc 晶片封裝結構及其製造方法
JP2018107394A (ja) * 2016-12-28 2018-07-05 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法
TWI822504B (zh) * 2022-12-05 2023-11-11 勤誠興業股份有限公司 印刷電路板

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE252272C (de) *
DE252271C (de) *
JPS50114693A (de) * 1974-02-22 1975-09-08
JPS5339891A (en) * 1976-09-24 1978-04-12 Nec Corp Semiconductor integrated circuit device
JPS53124070A (en) * 1977-03-08 1978-10-30 Seiko Epson Corp Semiconductor device
JPS5687350A (en) * 1979-12-18 1981-07-15 Nec Corp Semiconductor device
JPS5735361A (en) * 1980-08-12 1982-02-25 Nec Corp Film carrier lead
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
JPS58154240A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 樹脂封止形半導体装置
JPS6014460A (ja) * 1983-07-04 1985-01-25 Mitsubishi Electric Corp 半導体集積回路
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
JPS6068639A (ja) * 1983-08-31 1985-04-19 Toshiba Corp 樹脂封止型半導体装置
JPS6079733A (ja) * 1983-10-07 1985-05-07 Hitachi Ltd 半導体装置
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
JPS6132534A (ja) * 1984-07-25 1986-02-15 Nec Corp 半導体記憶装置
JPS6164133A (ja) * 1984-09-06 1986-04-02 Nec Ic Microcomput Syst Ltd 集積回路装置
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPS61137334A (ja) * 1984-12-07 1986-06-25 Mitsubishi Electric Corp 半導体装置
JPS61137335A (ja) * 1984-12-10 1986-06-25 Toshiba Corp 半導体装置
JPS61241948A (ja) * 1985-04-18 1986-10-28 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6224634A (ja) * 1985-07-24 1987-02-02 Hitachi Vlsi Eng Corp 半導体装置
JPS6245159A (ja) * 1985-08-23 1987-02-27 Hitachi Vlsi Eng Corp 半導体装置
JPS62122159A (ja) * 1985-11-21 1987-06-03 Yamada Seisakusho:Kk 外部リ−ドの成形方法
JPS62196839A (ja) * 1986-02-24 1987-08-31 Toshiba Corp ハイブリツド型半導体装置
JPS62210661A (ja) * 1986-03-12 1987-09-16 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0810900B2 (ja) * 1986-04-25 1996-01-31 コニカ株式会社 カラー画像処理装置
JPS6352455A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd 封止型半導体装置用リ−ドフレ−ム
JPS6392047A (ja) * 1986-10-06 1988-04-22 Rohm Co Ltd 半導体用リ−ドフレ−ム
JPS63122159A (ja) * 1986-11-10 1988-05-26 Nec Corp 半導体装置
JPS63185035A (ja) * 1987-01-28 1988-07-30 Oki Electric Ind Co Ltd 半導体装置
JP2532039B2 (ja) * 1987-05-29 1996-09-11 新光電気工業株式会社 高周波用半導体装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
JPH01105551A (ja) * 1987-10-19 1989-04-24 Hitachi Ltd 電子装置
JP2587805B2 (ja) * 1987-10-19 1997-03-05 新光電気工業株式会社 半導体装置
JPH01123427A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 樹脂封止形の半導体装置
JPH01273343A (ja) * 1988-04-26 1989-11-01 Nec Corp リードフレーム
JPH01289276A (ja) * 1988-05-17 1989-11-21 Mitsubishi Electric Corp 半導体装置
JPH0231454A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置
JPH0274046A (ja) * 1988-09-09 1990-03-14 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH02150055A (ja) * 1988-11-30 1990-06-08 Nec Corp 半導体集積回路装置
JPH02168638A (ja) * 1988-12-21 1990-06-28 Nec Corp 半導体装置
US5021869A (en) * 1988-12-27 1991-06-04 Hewlett-Packard Company Monolithic semiconductor chip interconnection technique and arrangement
JPH02271548A (ja) * 1989-04-12 1990-11-06 Fujitsu Ltd 半導体装置
JP2785324B2 (ja) * 1989-05-08 1998-08-13 株式会社デンソー マルチチップパッケージ構造
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JP2982182B2 (ja) * 1989-08-02 1999-11-22 日本電気株式会社 樹脂封止型半導体装置
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
JPH03261153A (ja) * 1990-03-09 1991-11-21 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH0410644A (ja) * 1990-04-27 1992-01-14 Kyocera Corp ガラス封止型半導体素子収納用パッケージ
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
JPH04106974A (ja) * 1990-08-27 1992-04-08 Olympus Optical Co Ltd 固体撮像装置
JPH04123448A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 半導体実装装置
JPH04165689A (ja) * 1990-10-30 1992-06-11 Furukawa Electric Co Ltd:The アウターリード付き回路基板
JPH04179264A (ja) * 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
JPH05206371A (ja) * 1992-01-24 1993-08-13 Fujitsu Ltd 混成集積回路装置
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing

Also Published As

Publication number Publication date
US5646830A (en) 1997-07-08
EP0503201A3 (de) 1994-03-16
US5613295A (en) 1997-03-25
DE69128140D1 (de) 1997-12-11
US5715147A (en) 1998-02-03
JP3011510B2 (ja) 2000-02-21
EP0503201B1 (de) 1997-11-05
EP0503201A2 (de) 1992-09-16
US5552966A (en) 1996-09-03
US5473514A (en) 1995-12-05
JPH05283601A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
DE69128140T2 (de) Halbleiteranordnung mit einer Schaltungsplatte zum Zusammenschalten und Verfahren zur Herstellung
DE69013254T2 (de) Halbleiter-IC-Bauelement mit verbesserter Interkonnektionsstruktur.
DE3782406T2 (de) Plastikverpackung fuer hochfrequenz-halbleiteranordnungen.
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE69827687T2 (de) Träger für integrierte Schaltung und seine Herstellung
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE102008061068B4 (de) Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements
DE69732166T2 (de) In der mitte bestückte lötballgitter-packung
DE19747105B4 (de) Bauelement mit gestapelten Halbleiterchips
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE3913221A1 (de) Halbleiteranordnung
DE2542518A1 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE10147955A1 (de) Halbleitervorrichtung
DE69126115T2 (de) Direkte Entkupplung einer Mikroschaltung
DE69119938T2 (de) Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE10238781A1 (de) Halbleitervorrichtung
DE3889018T2 (de) Halbleiterpackung mit automatischer Bandmontage.
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE69034069T2 (de) Verfahren zur Verpackung einer Halbleitervorrichtung
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: MOSELPATENT TRIERPATENT, 54290 TRIER

8328 Change in the person/name/address of the agent

Representative=s name: PATENTANWAELTE SERWE & DR. WAGNER, 54290 TRIER