JPS62210661A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62210661A
JPS62210661A JP61052527A JP5252786A JPS62210661A JP S62210661 A JPS62210661 A JP S62210661A JP 61052527 A JP61052527 A JP 61052527A JP 5252786 A JP5252786 A JP 5252786A JP S62210661 A JPS62210661 A JP S62210661A
Authority
JP
Japan
Prior art keywords
semiconductor device
power supply
noise reduction
semiconductor chip
reduction member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61052527A
Other languages
English (en)
Inventor
Kumiko Okano
岡野　久美子
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61052527A priority Critical patent/JPS62210661A/ja
Publication of JPS62210661A publication Critical patent/JPS62210661A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体装置に係り、特に、電源ノイズ低減技
術に適用して有効な技術に関するものである。
［従来技術］ 多層配線基板にダイナミック型ランダムアクセスメモリ
（以下、ＤＲＡＭという）の半導体装置を複数個搭載し
て成る電子装置は、過渡現象による過渡的な電流（ノイ
ズ）等の影響による電源電位の変動で、ＤＲＡＭが誤動
作を発生しないようにするために、多層配線基板上部に
ノイズ吸収用コンデンサもしくはバイパス用コンデンサ
を搭載している。
バイパスコンデンサは、それぞれの半導体装置ごとに設
けることが望ましいが、高実装密度化による寸法上の制
約を受けるために、複数個の半導体装口に対して１つの
割合で設けることが考えられる。
しかしながら、その場合、前記バイパスコンデンサに加
わる過１１１１流も数倍になるためノイズも数倍になり
、またバイパスコンデンサから遠く離れた半導体装置で
は、それらを接続する配線のインダクタンスの影響が著
しいので、バイパスコンデンサによって充分に電源電位
の変動を緩和することができず、半導体装置の電気的信
頼性が低下する。
そこで、前記多層配線基板の内部に半導体装置に近接さ
せてバイパスコンデンサを設けることにより、多層配線
基板の実装面を有効に利用することができ、かつ、配線
のインダクタンスを低減することができるので、半導体
装置の実装密度を向上することができ、さらに、充分に
電源電位の変動を緩和することができ、半導体装置の電
気的信頼性を向上することができるようにしたものが提
案されている（特願昭５９−８１７６５）。
［発明が解決しようとする問題点〕 しかしながら、前記電源ノイズ低減技術は、特殊な基板
を使用するため、その基板の製造が複雑であり、コスト
高となるという問題があった。
また、バイパスコンデンサの配線が複雑となり。
その形成が困難であるという問題があった。
本発明の目的は、半導体装置の実装密度を向上すること
が可能な技術を提供することにある。
本発明の他の目的は、半導体装置の電気的信頼性を向上
することが可能な技術を提供することにある。
本発明の他の目的は、半導体装置の実装密度を向上し、
かつ、その電気的信頼性を向上することが可能な手段を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
［問題点を解決するための手段］ 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体チップ封止用パッケージ内に電源ノイ
ズ低減部材を設けたものである。
〔作用］ 電源ノイズ低減部材を半導体チップ封止用パッケージ内
に設けても、パッケージ自体は大きくならないことによ
り、前記目的を達成するものである９ また、パッケージ内でコンデンサ、抵抗等の電源ノイズ
低減部材への配線を行うことにより、前記目的を達成す
るものである。
以下、本発明の実施例について図面を用いて説明する。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付けて、その繰り返しの説明
は省略する。
［実施例１］ 第１図は、第２図の１−１切断線で切った模写図であり
、 第２図は１本発明の実施例Ｉの半導体装置の概略構成を
示す斜視図である。
本実施例Ｉの半導体装置は、第１図に示すように、リー
ドフレームを出発構成とするタブ１の上に半導体チップ
２が固定されているゆこの半導体チップ２の上に半田バ
ンプ等の突起電極３を介してバイパスコンデンサからな
る電源ノイズ低減部材４が設けられている。このｔａｇ
ノイズ低減部材４の一端子は、前記突起電極３により半
導体装置プ２の電源の一方の端子に電気的に接続されて
いる。また、電源ノイズ低減部材４の他の一端子は。
半導体チップ２の電源の他方の端子及びボンディングワ
イヤ５を介してリード６に電気的に接続されている。そ
して、第１図及び第２図に示すように、樹脂等の封止材
から成るパッケージ７で封止して半導体装置内部に水分
等が浸入しないように成っている。
このように、半導体チップ２の上に電源ノイズ低減部材
４を設けてもパッケージの寸法は変わらないので、実装
用配線基板にバイパスコンデンサ等の複雑な特殊構造の
電源ノイズ低減部材を設けた実装用配線基板を使用しな
くても、半導体装置の実装密度を向上することができる
。
また、パッケージ７内で電源ノイズ低減部材４の配線が
なされるので、電気的接続が容易にでき。
かつ、その電気的信頼性を向上することができる。
また、これにより、半導体装置全体の信頼性を向上する
ことができる。
なお、前記実施例Ｉの電源ノイズ低減部材４と半導体チ
ップ２との電気的接続を、第３図に示すように、ボンデ
ィングワイヤ３Ａで行ってもよい。
［実施例■］ 第４図は１本発明の実施例Ｈの半導体装置の要部の概略
構成を示す断面模写図である。
本実施例Ｈの半導体装置は、第４図に示すように、第１
図に示す前記実施例Ｉの半導体装置の電源ノイズ低減部
材４をタブ１の下部に設け、ボンデングワイヤ３Ａで前
記電源ノイズ低減部材４とリード６を電気的に接続した
ものである。
また、第５図に示すように、配線付テープ８をタブ１と
電源ノイズ低減部材４との間に設けて。
前記電源ノイズ低減部材４の端子をリード６に電気的に
接続するようにしてもよい。
このような構成にすることにより、前記実施例Ｉのもの
と同様の効果を得ることができる。
［実施例■コ 第６図は、本発明の実施例■の半導体装置の要部の概略
構成を示す断面模写図である。
本実施例■の半導体装置は、第６図に示すように、第１
図に示す前記実施例Ｉの半導体装置のタブ１に、電源ノ
イズ低減部材４の機能を持たせ。
電源ノイズ低減部材４の上に直接半導体チップ２を塔載
し、ボンディングワイヤ３Ａで前記電源ノイズ低減部材
４とリード６を電気的に接続したものである。この場合
、電源ノイズ低減部材４を成すバイパスコンデンサは、
例えば、リードフレームとしてリード６と一体的に形成
されるタブ部に、誘電体と電極としての導体を交互に印
刷もしくは波箔する厚膜形成技術もしくは薄膜形成技術
によって形成することができる。この場合、タブは。
コンデンサの一方の電極とされて良い。タブ部兼用の１
ｔＷＸノイズ低減部材４は、また、例えばセラミックコ
ンデンサから構成され、半導体装置の組立てに当りリー
ドフレームのフレーム部に固定された後、それに半導体
パレットが取り付けられて良い。
［実施例■コ 第７図は、本発明の実施例■の半導体装置の要部の概略
構成を示す断面模写図である。
本実施例■の半導体装置は、第４図に示すように、第１
図に示す前記実施例■の半導体装置の電源ノイズ低減部
材４をタブｌと半導体チップとの間に設け、ボンディン
グワイヤ３Ａで前記電源ノイズ低減部材４とリード６を
電気的に接続したものである。
このように構成することにより、前記実施例と同様の効
果を得ることができる。
［実施例■コ 第８図は、本発明の実施例■の半導体装置の要部の概略
構成を示す断面模写図である。
本実施例■の半導体装置は、第８図に示すように、抵抗
から成るようなノイズ低減部材４をり一部６の一部で構
成し、ボンディングワイヤ５で半導体チップ２と電気的
に接続したものである。
また、第９図に示すように、リード６の内部先端部にｆ
ｉｔ源ノイズ低減部材４を設けてもよい。
このような構成にすることにより、簡単な構造で前記実
施例■と同様の効果を得ることができる。
以上、本発明を実施例にもとずき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において、種々変形し得ることは
いうまでもない。
【発明の効果］ 半導体チップ封止用パッケージ内に電源ノイズ低減部材
を設けたことにより、半導体チップの上に電源ノイズ低
減部材を設けてもパッケージの寸法は変わらないので、
実装用配線基板にバイパスコンデンサ等の複雑な構造の
電源ノイズ低減部材を設けた特殊な実装用配線基板を使
用しなくても、半導体装置の実装密度を向上することが
できる。
また、パッケージ内でｉｔｉ源ノイズ低減部材の配線が
なされるので、電気的接続が容易にでき、かつ、その電
気的信頼性を向上することができる。
また、これにより、半導体装置全体の信頼性を向上する
ことができる。
【図面の簡単な説明】
第１図は、第２図の１−１切断線で切った断面模写図、 第２図は、本発明の実施例Ｉの半導体装置の概略構成を
示す斜視図。 第３図は、本発明の実施例Ｉの半導体装置の変形例を示
す断面模写図。 第４図は９本発明の実施例■の半導体装置の要部の概略
構成を示す断面模写図、 第５図は１本発明の実施例■の半導体装にの変形例を示
す断面模写図、 第６図は、本発明の実施例■の半導体装置の要部の概略
構成を示す断面模写図、 第７図は１本発明の実施例■の半導体装にの要部の概略
構成を示す断面模写図、 第８図は、本発明の実施例■の半導体装置の要部の概略
構成を示す断面模写図、 第９図は１本発明の実施例Ｖの半導体装置の変形例を示
す断面模写図である。 図中、１・・・タブ、２・・・半導体チップ、３・・・
突起電極、４・・・電源ノイズ低減部材、３Ａ、５・・
・ボンディングワイヤ、６・・・リード、７・・・パッ
ケージ、８・・・配線付テープである。

Claims (1)

  1. 【特許請求の範囲】 １、樹脂封止型半導体装置において、半導体チップ封止
    用パッケージ内に電源ノイズ低減部材を設けたことを特
    徴とする半導体装置。 ２、前記電源ノイズ低減部材は、バイパスコンデンサ又
    は抵抗から成っていることを特徴とする特許請求の範囲
    第１項記載の半導体装置。 ３、前記電源ノイズ低減部材は、半導体チップの上に設
    けられて成ることを特徴とする特許請求の範囲第１項又
    は第２項に記載の半導体装置。 ４、前記電源ノイズ低減部材は、半導体チップを塔載す
    るタブの下に設けられて成ることを特徴とする特許請求
    の範囲第１項又は第２項に記載の半導体装置。 ５、前記電源ノイズ低減部材は、半導体チップを塔載す
    るタブの下に設けられている配線付テープの下に設けら
    れて成ることを特徴とする特許請求の範囲第１項又は第
    ２項に記載の半導体装置。 ６、前記電源ノイズ低減部材は、半導体チップを載置す
    るタブそのものから成っていることを特徴とする特許請
    求の範囲第１項又は第２項に記載の半導体装置。 ７、前記電源ノイズ低減部材は、半導体チップを載置す
    るタブと半導体チップとの間に設けられて成ることを特
    徴とする特許請求の範囲第１項又は第２項に記載の半導
    体装置。 ８、前記電源ノイズ低減部材は、インナーリードの一部
    から成っていることを特徴とする特許請求の範囲第１項
    又は第２項に記載の半導体装置。 ９、前記電源ノイズ低減部材は、インナーリードの端部
    に設けられて成ることを特徴とする特許請求の範囲第１
    項又は第２項に記載の半導体装置。
JP61052527A 1986-03-12 1986-03-12 半導体装置 Pending JPS62210661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61052527A JPS62210661A (ja) 1986-03-12 1986-03-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61052527A JPS62210661A (ja) 1986-03-12 1986-03-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS62210661A true JPS62210661A (ja) 1987-09-16

Family

ID=12917219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61052527A Pending JPS62210661A (ja) 1986-03-12 1986-03-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS62210661A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252464A (ja) * 1988-08-15 1990-02-22 Nec Corp 半導体記憶装置
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
US5404265A (en) * 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252464A (ja) * 1988-08-15 1990-02-22 Nec Corp 半導体記憶装置
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5613295A (en) * 1990-12-20 1997-03-25 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5646830A (en) * 1990-12-20 1997-07-08 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5715147A (en) * 1990-12-20 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5404265A (en) * 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors

Similar Documents

Publication Publication Date Title
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US5818698A (en) Method and apparatus for a chip-on-board semiconductor module
US5200364A (en) Packaged integrated circuit with encapsulated electronic devices
JPH05109975A (ja) 樹脂封止型半導体装置
EP1143514A2 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JP2758993B2 (ja) カプセル封じされた電子装置をパッケージした集積回路
KR920001690A (ko) 수지봉지형 반도체장치
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
KR100287243B1 (ko) Loc구조를갖는반도체장치및그제조방법
US5327009A (en) Miniaturized integrated circuit package
US20050200007A1 (en) Semiconductor package
JPH11243175A (ja) 複合半導体装置
JPS62210661A (ja) 半導体装置
JPS6020524A (ja) 半導体集積回路装置
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
JP2541532B2 (ja) 半導体モジュ―ル
JPS59224152A (ja) 集積回路装置
JP3016049B2 (ja) 半導体装置
JPS60200559A (ja) メモリモジュール
JP2004228259A (ja) 半導体装置及びそれを用いた電子装置
KR20000040218A (ko) 멀티 칩 패키지
KR0129198B1 (ko) 반도체 패키지
JP2629461B2 (ja) 樹脂封止形半導体装置
KR940010298A (ko) 반도체 패키지 및 그의 제조방법