TWI553607B - 顯示裝置及具有顯示裝置之電子裝置 - Google Patents

顯示裝置及具有顯示裝置之電子裝置 Download PDF

Info

Publication number
TWI553607B
TWI553607B TW104126528A TW104126528A TWI553607B TW I553607 B TWI553607 B TW I553607B TW 104126528 A TW104126528 A TW 104126528A TW 104126528 A TW104126528 A TW 104126528A TW I553607 B TWI553607 B TW I553607B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
transistor
film
electrode
Prior art date
Application number
TW104126528A
Other languages
English (en)
Other versions
TW201543440A (zh
Inventor
山崎舜平
小山潤
三宅博之
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201543440A publication Critical patent/TW201543440A/zh
Application granted granted Critical
Publication of TWI553607B publication Critical patent/TWI553607B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

顯示裝置及具有顯示裝置之電子裝置
本發明係相關於顯示裝置以及各個包括顯示裝置之電子裝置。尤其是，本發明的一實施例係相關於顯示裝置，其包括使用氧化物半導體之場效電晶體和發光元件；以及電子裝置，其包括顯示裝置。
近年來，藉由使用形成在具有絕緣表面之基板上的半導體薄膜來形成薄膜電晶體(TFT)之技術已引起關注。薄膜電晶體已被用在以液晶電視為代表之顯示裝置中。已知矽基的半導體材料作為可用於薄膜電晶體之半導體薄膜的材料。此外，氧化物半導體作為另一材料已引起關注。
作為氧化物半導體的材料，已知氧化鋅或含氧化鋅的物質。專利文件1至3揭示各個係使用具有低於1018/cm3的電子載子濃度之非晶氧化物(氧化物半導體)所形成的薄膜電晶體。
使用氧化物半導體之場效電晶體被用於例如顯示裝置中。作為顯示裝置的例子，下面被建議：自發光顯示裝 置，用以藉由發光來顯示影像；透射式顯示裝置，用以藉由選擇性透射來自背光的部分光來顯示影像；以及反射式顯示裝置，用以藉由反射外來光線以顯示影像。
自發光顯示裝置和透射式顯示裝置對外來光線不敏感、發出明亮光線、及具有絕佳顯示影像能力。
反射式顯示裝置具有容易達成省電之特徵，因為其不需要結合光源。無須說，已顯示影像可被重寫。因此，反射式顯示裝置作為取代由目標在於節省自然資源的一群所製成的印刷媒體之電子紙已引起關注。
然而，在外來光線的量小之環境中，反射式顯示裝置的能見度減少；如此，使用反射式顯示裝置需要照明。使用照明破壞反射性顯示裝置之低電力消耗的特徵。因此，專利文件4及5揭示各個諸如光儲存螢光材料或光儲存材料等儲存外來光線之物質被用於反射式顯示裝置以在抑制電力消耗下於黑暗處增加能見度的發明。
[參考]
[專利文件1]日本公開專利申請案號2006-165527
[專利文件2]日本公開專利申請案號2006-165528
[專利文件3]日本公開專利申請案號2006-165529
[專利文件4]日本公開專利申請案號2006-3924
[專利文件5]日本公開專利申請案號2008-116855
當氧化物半導體被形成作為薄膜時，出現氧化物半導體的化學計量組成之偏離。例如，由於氧的過量或不足而導致氧化物半導體的電特性改變。此外，在薄膜形成期間混合到氧化物半導體內形成氧(O)-氫(H)鍵和OH鍵之氫充作電子施體，其為改變電特性的因素。而且，O-H為極性分子，如此充作用以改變諸如使用氧化物半導體所製造之薄膜電晶體等主動裝置的特性之因素。
甚至當電子載子濃度低於1018/cm3時，氧化物半導體大體上仍為n型，及上述專利文件所揭示之薄膜電晶體的開/關比只有103。薄膜電晶體的上述低開/關比係由於大的關閉狀態電流所導致。
在具有大量關閉狀態電流之薄膜電晶體被用於顯示裝置的像素部之例子中，需要額外設置電容器以保留施加到像素之信號電壓。在像素中設置電容器產生諸如像素的開口率減少及顯示裝置的電力消耗增加等問題。
另外，供應到包括在自發光顯示裝置或透射式顯示裝置中之發光元件的能量減少以降低顯示裝置的電力消耗已明顯影響諸如暗色顯示等顯示品質或顯示消失。
另外，甚至在外來光線的量小之環境中，上述專利文件所揭示之各個使用光儲存材料的反射式顯示裝置仍可以低電力消耗執行顯示；然而，光儲存材料需要事先以外來光線照射以儲存光。因此，此種反射式顯示裝置不適用於在黑暗處長期使用。
鑑於上述技術背景而進行本發明。因此，本發明的一 實施例之目的係用以設置抑制電力消耗之顯示裝置。另一目的係用以設置抑制電力消耗之自發光顯示裝置。另一目的係用以設置抑制電力消耗且能夠在黑暗處長期使用之自發光顯示裝置。
本發明的一實施例為自發光顯示裝置，其中使用具有穩定電特性(如、極少量的關閉狀態電流)之薄膜電晶體。尤其是，在自發光顯示裝置中，發光元件的驅動器電路包括使用氧化物半導體形成通道區之薄膜電晶體，氧化物半導體係為去除在氧化物半導體中形成作電子施體(施體)之雜質的本質半導體或大體上本質半導體，且具有比矽半導體大的能帶隙。
換言之，在本發明的一實施例中，發光元件的驅動器電路包括使用氧化物半導體形成通道形成區之薄膜電晶體，在氧化物半導體膜中，氧化物半導體所含有之氫或OH根被降至氫濃度5×1019/cm3或更低，5×1018/cm3或更低較佳，5×1017/cm3或更低更好，且載子濃度低於1×1014/cm3，1×1012/cm3或更低較佳。
能帶隙為2eV或更大，2.5eV或更大較佳，3eV或更大更好，諸如形成施體之氫等雜質被盡可能降低，及載子濃度低於1×1014/cm3，1×1012/cm3或更低較佳。
如上述高度純淨之氧化物半導體被用於薄膜電晶體的通道形成區，藉以薄膜電晶體起作用，使得甚至在通道寬度為10mm的例子中，當汲極電壓為1V及10V時，在閘極電壓為-5V至-20V的範圍中，汲極電流仍為1×10-13 A或更低。
另外，本發明的一實施例聚焦在包括在自發光顯示裝置中之驅動器電路所消耗的電力。換言之，顯示裝置所消耗的電力可藉由減少驅動器電路的操作頻率來降低。此外，顯示裝置所消耗的電力可以下面方式來降低：光儲存層設置在自發光顯示裝置的像素部中、從發光元件發出的光儲存在光儲存層，及在藉由使用從光儲存層所發出的光來顯示影像的同時抑制供應到發光元件之能量。
換言之，本發明的一實施例為顯示裝置，其在像素中包括供電線，供應脈衝式DC(直流)電力；發光元件，從供電線供應電力；第一薄膜電晶體，其控制連接供電線到發光元件之電路的交換；信號線，其供應視頻信號；以及第二薄膜電晶體，其控制連接信號線到第一薄膜電晶體的電路之交換。第二薄膜電晶體中之通道形成區係使用氧化物半導體所形成，氧化物半導體具有2eV或更大的能帶隙和5×1019/cm3或更低的氫濃度。每1μm通道寬度的關閉狀態電流被抑制到1×10-16A/μm或更低之第二薄膜電晶體保持第一薄膜電晶體在開啟狀態，和連接供電線到發光元件以顯示靜止影像。
本發明的一實施例為顯示裝置，其在氧化物半導體層中具有低於1×1014/cm3的載子濃度。
本發明的一實施例為顯示裝置，其具有停止掃描線信號的輸出之週期在顯示靜止影像的週期中。
本發明的一實施例為包括發光元件之顯示裝置，發光 元件包括一對電極和含有發光有機物質在成對電極之間的層。
本發明的一實施例為顯示裝置，其包括光儲存層在像素中。
本發明的一實施例為電子裝置，其包括顯示裝置。
需注意的是，在此說明書中，“光儲存材料”意指一般吸收諸如外來光線等外來能量相當穩定且產生長壽命的激發以及在光發射相當長一段時間之後激發被鈍化之材料。甚至當沒有外來能量時，儲存長壽命的激發之光儲存材料仍繼續發光。
需注意的是，在此說明書中，“像素”意指包括設置在顯示裝置的各個像素中之元件的元件群，例如，用以根據電信號來控制顯示之元件，諸如薄膜電晶體、充作像素電極之電極、或配線等。需注意的是，像素可包括濾色器等，及可對應於亮度可受一像素控制之一彩色成分。如此，例如，在包括顏色成分R、G、及B的彩色顯示裝置之例子中，影像的最小單位包括R、G、及B三像素，以及可藉由複數個像素獲得影像。
需注意的是，在此說明書中，當說明“A及B連接”時，A及B電連接時、A及B在功能上連接時、和A及B直接連接時包括在其內。此處，A及B的每一個對應於物件(如、裝置、元件、電路、配線、電極、終端、導電膜、或層)。
需注意的是，在此說明書中，“EL層”意指設置在發 光元件中的一對電極之間的層。如此，插入在電極之間的含發光物質之有機化合物的發光元件為EL層的實施例。
在此說明書中，在物質A分散在使用物質B所形成的矩陣中之例子中，形成矩陣的物質B被稱作主材料，而分散在矩陣中之物質A被稱作客材料。需注意的是，物質A和物質B各可以是單一物質或者兩或多種物質的混合物。
需注意的是，在此說明書中，“發光裝置”意指影像顯示裝置、發光裝置、或光源(包括照明裝置)。此外，發光裝置包括下面模組的任一個在其種類中：諸如FPC(撓性印刷電路)、TAB(捲帶式自動接合)型、或TCP(捲帶式載體封裝)等連接器裝附於發光裝置之模組；具有被設置有印刷配線板在其端部之TAB型或TCP的模組；以及具有以COG(玻璃上晶片)法直接安裝在顯示元件之基板上的IC(積體電路)之模組。
根據本發明的一實施例，使用使用高純淨的氧化物半導體之薄膜電晶體形成電路，藉以可使包括在顯示裝置中之電路的操作穩定。此外，被降至1×10-13A或更低的關閉狀態電流能夠省略保留施加到顯示裝置的像素之信號電壓的電容器。換言之，儲存電容器不需要設置在各個像素中，如此使開口率增加。當開口率增加時，發光元件的驅動電壓被抑制，如此使顯示裝置的電力消耗降低。
另外，使用根據本發明的一實施例之薄膜電晶體所形成的像素可維持恆定狀態(寫入影像信號之狀態)，如此 甚至在顯示靜止影像時仍可穩定操作。此外，可延長驅動器電路的操作間距，如此使顯示裝置的電力消耗降低。
另外，根據本發明的一實施例，可設置在外來光線微弱的環境中能夠使用之顯示裝置。此外，可設置能夠在電力消耗被抑制之下顯示影像的顯示裝置。
11‧‧‧配線
12‧‧‧配線
13‧‧‧配線
14‧‧‧配線
15‧‧‧配線
16‧‧‧配線
17‧‧‧配線
18‧‧‧配線
51‧‧‧供電線
52‧‧‧供電線
61‧‧‧週期
62‧‧‧週期
100‧‧‧像素
101‧‧‧配線
102‧‧‧配線
102A‧‧‧配線
102B‧‧‧配線
103‧‧‧氧化物半導體層
104‧‧‧電容器線
105‧‧‧像素電極
106‧‧‧薄膜電晶體
108‧‧‧基板溫度
111‧‧‧基板
112‧‧‧基膜
113‧‧‧閘極絕緣膜
114‧‧‧氧化物絕緣層
121‧‧‧絕緣層
200‧‧‧基板
201‧‧‧像素
202‧‧‧像素部
203‧‧‧掃描線驅動器電路
204‧‧‧信號線驅動器電路
251‧‧‧週期
252‧‧‧週期
261‧‧‧週期
300‧‧‧基板
302‧‧‧閘極絕緣層
303‧‧‧保護絕緣層
310‧‧‧薄膜電晶體
311‧‧‧閘極電極層
313‧‧‧通道形成區
314a‧‧‧高電阻源極區
314b‧‧‧高電阻汲極區
315a‧‧‧源極電極層
315b‧‧‧汲極電極層
316‧‧‧氧化物絕緣層
320‧‧‧基板
322‧‧‧閘極絕緣層
323‧‧‧氧化物絕緣層
330‧‧‧氧化物絕緣膜
331‧‧‧氧化物半導體層
332‧‧‧氧化物半導體層
340‧‧‧基板
342‧‧‧閘極絕緣層
343‧‧‧保護絕緣層
345‧‧‧氧化物半導體膜
346‧‧‧氧化物半導體層
350‧‧‧薄膜電晶體
351‧‧‧閘極電極層
352‧‧‧氧化物半導體層
355a‧‧‧源極電極層
355b‧‧‧汲極電極層
356‧‧‧氧化物絕緣層
360‧‧‧薄膜電晶體
361‧‧‧閘極電極層
362‧‧‧氧化物半導體層
363‧‧‧通道形成區
364a‧‧‧高電阻源極區
364b‧‧‧高電阻汲極區
365a‧‧‧源極電極層
365b‧‧‧汲極電極層
366‧‧‧氧化物絕緣層
370‧‧‧基板
372a‧‧‧閘極絕緣層
372b‧‧‧閘極絕緣層
373‧‧‧保護絕緣層
380‧‧‧薄膜電晶體
381‧‧‧閘極電極層
382‧‧‧氧化物半導體層
385a‧‧‧源極電極層
385b‧‧‧汲極電極層
386‧‧‧氧化物絕緣層
390‧‧‧薄膜電晶體
391‧‧‧閘極電極層
392‧‧‧氧化物半導體層
393‧‧‧氧化物半導體膜
394‧‧‧基板
395a‧‧‧源極電極層
395b‧‧‧汲極電極層
396‧‧‧氧化物絕緣層
397‧‧‧閘極絕緣層
398‧‧‧保護絕緣層
399‧‧‧氧化物半導體層
400‧‧‧基板
402‧‧‧閘極絕緣層
407‧‧‧絕緣層
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
412‧‧‧氧化物半導體層
414a‧‧‧配線層
414b‧‧‧配線層
415a‧‧‧汲極電極層
415b‧‧‧汲極電極層
420‧‧‧矽基板
422‧‧‧絕緣層
423‧‧‧開口
424‧‧‧導電層
425‧‧‧薄膜電晶體
427‧‧‧導電層
438‧‧‧配線層
450‧‧‧基板
452‧‧‧閘極絕緣層
457‧‧‧絕緣層
460‧‧‧薄膜電晶體
461‧‧‧閘極電極層
462‧‧‧氧化物半導體層
464‧‧‧配線層
465a‧‧‧汲極電極層
465a1‧‧‧汲極電極層
465a2‧‧‧汲極電極層
465b‧‧‧汲極電極層
468‧‧‧配線層
472a‧‧‧閘極絕緣層
1000‧‧‧顯示裝置
1001‧‧‧顯示面板
1002‧‧‧信號產生電路
1003‧‧‧記憶體電路
1004‧‧‧比較電路
1005‧‧‧選擇電路
1006‧‧‧顯示控制電路
1007‧‧‧驅動器電路部
1008‧‧‧像素部
1009A‧‧‧閘極線驅動器電路
1009B‧‧‧信號線驅動器電路
1010‧‧‧圖框記憶體
4501‧‧‧基板
4502‧‧‧像素部
4503a‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4505‧‧‧密封劑
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極層
4515‧‧‧連接終端電極
4516‧‧‧終端電極
4517‧‧‧電極層
4518a‧‧‧撓性印刷電路
4519‧‧‧各向異性導電膜
4520‧‧‧隔牆
4540‧‧‧導電層
4542‧‧‧絕緣層
6400‧‧‧像素
6401‧‧‧交換電晶體
6402‧‧‧驅動電晶體
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧供電線
6408‧‧‧共同電極
7001‧‧‧驅動薄膜電晶體
7002‧‧‧發光元件
7003‧‧‧電極
7004‧‧‧電致發光層
7005‧‧‧電極
7011‧‧‧驅動薄膜電晶體
7012‧‧‧發光元件
7013‧‧‧電極
7014‧‧‧電致發光層
7015‧‧‧電極
7016‧‧‧阻光膜
7017‧‧‧導電膜
7019‧‧‧隔牆
7021‧‧‧驅動薄膜電晶體
7022‧‧‧發光元件
7023‧‧‧電極
7024‧‧‧電致發光層
7025‧‧‧電極
7026‧‧‧電極
7027‧‧‧導電膜
7029‧‧‧隔牆
7030‧‧‧汲極電極層
7031‧‧‧絕緣層
7033‧‧‧濾色器
7034‧‧‧外罩層
7035‧‧‧絕緣層
7040‧‧‧汲極電極層
7041‧‧‧絕緣層
7043‧‧‧濾色器
7044‧‧‧外罩層
7045‧‧‧絕緣層
7051‧‧‧絕緣層
7053‧‧‧絕緣層
7055‧‧‧絕緣層
7211‧‧‧驅動薄膜電晶體
7212‧‧‧發光元件
7217‧‧‧導電膜
7230‧‧‧汲極電極
7231‧‧‧絕緣層
7233‧‧‧光儲存層
7234‧‧‧外罩層
7235‧‧‧絕緣層
9630‧‧‧底座
9631‧‧‧顯示部
9633‧‧‧揚聲器
9635‧‧‧操作鍵
9636‧‧‧連接終端
9638‧‧‧麥克風
9672‧‧‧記憶體媒體讀取部
9676‧‧‧快門按鈕
9677‧‧‧影像接收部
9680‧‧‧外部連接埠
9681‧‧‧定位裝置
在附圖中：圖1A為根據實施例之像素的俯視圖，而圖1B及1C為其橫剖面圖；圖2為根據實施例之顯示裝置的結構圖；圖3為根據實施例之寫到像素的週期和保留週期圖；圖4A為根據實施例之像素的俯視圖，而圖4B為其橫剖面圖；圖5A為根據實施例之薄膜電晶體的俯視圖，而圖5B為其橫剖面圖；圖6A至6E為根據實施例之薄膜電晶體的製造步驟圖；圖7A為根據實施例之薄膜電晶體的俯視圖，而圖7B為其橫剖面圖；圖8A至8E為根據實施例之薄膜電晶體的製造步驟圖；圖9A及9B為根據實施例之薄膜電晶體的橫剖面圖； 圖10A至10E為根據實施例之薄膜電晶體的製造步驟圖；圖11A至11E為根據實施例之薄膜電晶體的製造步驟圖；圖12A至12D為根據實施例之薄膜電晶體的製造步驟圖；圖13A至13D為根據實施例之薄膜電晶體的製造步驟圖；圖14為根據實施例之薄膜電晶體的橫剖面圖；圖15為根據實施例之像素的等效電路圖；圖16A至16C為根據實施例之像素的橫剖面圖；圖17A為根據實施例之發光裝置的俯視圖，而圖17B為其橫剖面圖；圖18為根據實施例之像素的橫剖面圖；圖19A至19C為根據實施例之電子裝置圖；圖20A至20C為根據實施例之電子裝置圖；圖21為使用氧化物半導體之反相交錯式薄膜電晶體的縱剖面圖；圖22A及22B為沿著圖21的線A-A’所取之橫剖面的能量帶圖(概要圖)；圖23A為正電位(+VG)施加到閘極(G1)之狀態圖，而圖23B為負電位(-VG)施加到閘極(G1)之狀態圖；圖24為金屬的真空位準和功函數()之間的關係 以及氧化物半導體的真空位準和電子親合性(χ)之間的關係圖；圖25為根據實施例之顯示裝置的結構之方塊圖；圖26A至26C為根據實施例之驅動器電路和移位暫存器之結構圖；圖27為移位暫存器的操作之時序圖；及圖28為移位暫存器的操作之時序圖。
下面，將參考附圖詳細說明本發明的實施例和例子。然而，本發明並不侷限於下面說明，精於本技藝之人士應容易明白，只要不違背本發明的精神和範疇，可以各種方式修改此處所揭示的模式和細節。因此，本發明不應被闡釋作侷限於實施例的說明。在下面所給定的結構中，相同部位或具有類似功能的部位在不同圖式中係以相同參考號碼來表示，及其說明將不重複。
(實施例1)
在此實施例中，將參考圖1A至1C、圖2、圖3、和圖4A及4B說明包括使用高度純淨的氧化物半導體之薄膜電晶體和像素電極的像素之例子。
首先，圖1A為像素的俯視圖。需注意的是，作為圖1A所示之TFT的結構之例子，圖解所謂的反相交錯型結構之底閘極結構，其中充作TFT的源極和汲極之配線層 設置在充作通道區的氧化物半導體層之一側上，及充作閘極之配線設置在氧化物半導體層的另一側上。圖1A所示之像素100包括掃描線之第一配線101，充作信號線之第二配線102A，氧化物半導體層103，電容器線104，及像素電極105，以及除了上述之外，還包括用以電連接氧化物半導體層103到像素電極之第三配線102B，藉以形成薄膜電晶體106。
第一配線101亦充作薄膜電晶體106的閘極。第二配線102A亦充作源極電極和汲極電極的其中之一和儲存電容器的一電極。第三配線102B亦充作源極電極和汲極電極的其中另一個。電容器線104充作儲存電容器的另一電極。需注意的是，第一配線101和電容器線104形成在同一層中，及第二配線102A和第三配線102B形成在同一層中。此外，第三配線102B和電容器線104彼此局部重疊，以形成發光元件的儲存電容器。需注意的是，包括在薄膜電晶體106中之氧化物半導體層103設置在從第一配線101分支出來的配線上，具有閘極絕緣膜(未圖示)在氧化物半導體層103和配線之間。
圖1B圖解沿著圖1A的鏈線A1-A2所取之橫剖面結構。在圖1B所示之橫剖面結構中，充作閘極之第一配線101和電容器線104設置在基板111上，具有基膜112在其間。閘極絕緣膜113被設置，以覆蓋第一配線101和電容器線104。氧化物半導體層103設置在閘極絕緣膜113上。第二配線102A和第三配線102B設置在氧化物半導 體層103上。充作鈍化膜之氧化物絕緣層114設置在氧化物半導體層103、第二配線102A、和第三配線102B上。開口形成在氧化物絕緣層114中，及像素電極105和第三配線102B在開口中彼此連接。電容器係由第三配線102B、電容器線104、和作為介電之閘極絕緣膜113所構成。
圖1C為沿著圖1A的鏈線B1-B2所取之橫剖面圖，及圖解絕緣層121設置在電容器線104和第二配線102A之間的結構。
在第二配線102A設置在第一配線101和電容器線104上之例子中，依據閘極絕緣膜113的厚度，寄生電容可產生在第一配線101和第二配線102A之間以及電容器線104和第二配線102A之間。為那理由，如圖1C所示一般設置絕緣層121，使得能夠降低諸如故障等缺陷。
需注意的是，圖1A至1C所示之像素對應於如圖2所示的基板200上排列成矩陣之複數個像素201的其中之一。圖2圖解像素部202、掃描線驅動器電路203、和信號線驅動器電路204設置在基板200上之結構。根據供應自連接到掃描線驅動器電路203之第一配線101的掃描信號，決定每一列之像素201是在選定狀態中或還是在非選定狀態中。由掃描信號選定的像素201被供應有來自連接到信號線驅動器電路204的第二配線102A之視頻電壓(亦稱作視頻信號、影像信號、或視頻資料)。
雖然在圖2中掃描線驅動器電路203和信號線驅動器 電路204設置在基板200上，但是掃描線驅動器電路203和信號線驅動器電路204的任一個可設置在基板200上。另一選擇是，只有像素部202設置在基板200上。
圖2圖解複數個像素201在像素部202中被排列成矩陣(條狀)之例子。需注意的是，像素201不一定排列成矩陣，亦可排列成三角(delta)圖案或貝爾(Bayer)圖案。作為顯示部202的顯示方法，可利用漸進法或交錯法。需注意的是，用於彩色顯示之以像素控制的彩色元件並不侷限於R(紅)、G(綠)、和B(藍)三顏色，及可利用多於三種顏色之彩色元件，例如，RGBW(W對應於白色)，或添加有黃色、青綠色、洋紅色等一或多個之RGB。需注意的是，顯示區的尺寸在彩色元件的各自點之間可以不同。
在圖2中，第一配線101和第二配線102A的數目對應於列和行方向中的像素數目。像素201係可由複數個像素所共享之第一配線101和第二配線102A所驅動。
需注意的是，雖然第二配線102A在圖1A中是矩形的，但是，第二配線102A可圍繞第三配線102B(尤其是，第二配線102A可以是U型或C型)，使得載子移動之區域的面積增加，以增加在薄膜電晶體在導電狀態時流動之電流量(電流亦稱作開啟狀態電流)。
需注意的是，此說明書所說明之“開啟狀態電流”意指當薄膜電晶體是開的時(當薄膜電晶體在導電狀態時)流動在源極和汲極之間的電流。在n通道薄膜電晶體之例子 中，“開啟狀態電流”意指當施加在閘極和源極之間的電壓高於臨界電壓(V th)時流動在源極和汲極之間的電流。
需注意的是，開口率意指每一像素透射光之區域的面積之比；隨著未透射光之組件所佔有的區域之面積增加，開口率減少，反之隨著透射光之組件所佔有的區域之面積增加，開口率增加。在顯示裝置中，藉由降低與像素電極重疊之配線和電容器線所佔有的面積以及縮減薄膜電晶體的尺寸來增加開口率。
尤其是，在自發光顯示裝置中，開口率意指在像素的面積中可由在顯示裝置的顯示器正面之觀察者觀察的發光元件之發射面積的比例。
需注意的是，薄膜電晶體為具有閘極、汲極、和源極的至少三終端之元件。薄膜電晶體具有通道區在汲極區和源極區之間，及電流可流經汲極區、通道區、和源極區。此處，因為電晶體的源極和汲極可依據電晶體的結構、操作條件等來改變，所以難以界定其為源極或汲極。因此，在一些例子中，充作源極和汲極之區域未被稱作源極或汲極。在此種例子中，例如，源極和汲極的其中之一可被稱作第一終端，而其另一個可被稱作第二終端。另一選擇是，源極和汲極的其中之一可被稱作第一電極，而其另一個可被稱作第二電極。而且另一選擇是，源極和汲極的其中之一可被稱作第一區，而其另一個可被稱作第二區。
接著，將說明氧化物半導體層103。
從此實施例所使用的氧化物半導體去除氫或OH根， 及氧化物半導體所含有之氫的濃度為5×1019/cm3或更低，5×1018/cm3或更低較佳，5×1017/cm3或更低更好。通道形成區形成在載子濃度低於1×1014/cm3，1×1012/cm3或更低較佳之氧化物半導體膜中，使得薄膜電晶體被形成。可以二次離子質譜儀(SIMS)來測量氧化物半導體膜中之氫的濃度。
氧化物半導體的能帶隙為2eV或更大，2.5eV或更大較佳，3eV或更大更好，諸如形成施體之氫等雜質被盡可能降低，使得載子濃度低於1×1014/cm3，1×1012/cm3或更低較佳。換言之，氧化物半導體層的載子濃度被降至盡可能接近零的位準。
藉由如上述徹底去除氧化物半導體層所含有的氫來高度淨化之氧化物半導體層被用於薄膜電晶體的通道形成區，藉以可設置具有極小量關閉狀態電流的薄膜電晶體。
例如，甚至在使用高度純淨的氧化物半導體層之薄膜電晶體具有通道長度3μm和通道寬度10mm之例子中，薄膜電晶體仍可起作用，使得當汲極電壓為1V及10V時，在閘極電壓為-5V至-20V的範圍中(薄膜電晶體是關的)，汲極電流仍為1×10-13A或更低。
參考圖21、圖22A及22B、圖23A及23B、和圖24說明使用高度純淨的氧化物半導體層之薄膜電晶體的特性。圖21為使用氧化物半導體之反相交錯式薄膜電晶體的縱向剖面圖。氧化物半導體層(OS)設置在閘極電極(GE1)上，具有絕緣膜(GI)在其間，以及源極電極 (S)和汲極電極(D)設置在其上。
圖22A及22B為沿著圖21的線A-A’之橫剖面的薄膜電晶體之能量帶圖(概要圖)。圖22A圖示源極和汲極具有相同電位(VD=0V)的電壓之例子。圖22B圖示正電位施加到汲極(VD>0V)而正電位未施加到源極之例子。
圖23A及23B為沿著圖21的線B-B’所取之橫剖面中的薄膜電晶體之能量帶圖(概要圖)。圖23A圖示正電位(+VG)施加到閘極(G1)的狀態，即、薄膜電晶體是在載子(電子)流動在源極和汲極之間的開啟狀態的情況。圖23B圖示負電位(-VG)施加到閘極(G1)的狀態，即、薄膜電晶體在關閉狀態的情況(其中少數載子不流動)。
圖24為金屬的真空位準和功函數()之間的關係以及氧化物半導體的真空位準和電子親合性(χ)之間的關係圖。
習知氧化物半導體通常是n型，及在那例子的費米能階(EF)被定位較接近導電帶，而遠離位在能帶隙的中間之本質費米能階(Ei)。需注意的是，已知氧化物半導體中的一些氫形成施體，及可以是使氧化物半導體成為n型氧化物半導體的因素。
反之，根據本發明的氧化物半導體為藉由以去除n型雜質之氫而高度淨化，使得含有盡可能少的雜質，非氧化物半導體的主要成分，使其為本質(i型)半導體或使其盡可能接近本質半導體之氧化物半導體。換言之，根據本 發明的氧化物半導體具有特徵如下：藉由盡可能去除諸如氫或水等雜質來高度淨化，使其為i型(本質)氧化物半導體或盡可能接近。結果，費米能階(EF)可以大體上與本質費米能階(Ei)相同位準。
在其能帶隙(Eg)為3.15eV的例子中，氧化物半導體的電子親合性(χ)為4.3eV。形成源極和汲極電極所使用之鈦(Ti)的功函數大體上等於氧化物半導體的電子親合性(χ)。在鈦被用於源極和汲極電極之例子中，在金屬和氧化物半導體之間的介面中未形成Schottky(肖特基)電子障壁。
換言之，在當金屬的功函數()和氧化物的電子親合性(χ)大體上相等時金屬和氧化物半導體彼此接觸之例子中，獲得如圖22A之能量帶圖(概要圖)。
在圖22B中，黑圈(˙)表示電子。當正電位施加到汲極時，電子橫越障壁(h)以注射到氧化物半導體及朝汲極流動。在那例子中，障壁(h)的高度依據閘極電壓和汲極電壓而改變。在正汲極電壓被施加的例子中，障壁(h)的高度小於未施加電壓時的圖22A之障壁(h)的高度；即、障壁(h)的高度小於能帶隙(Eg)的一半。
在那例子中，如圖23A所示，電子沿著閘極絕緣膜和高度純淨的氧化物半導體之間的介面中之能量上是穩定之氧化物半導體的最低部分移動。
在圖23B中，當負電位施加到閘極(G1)時，少數載子之電洞數目大體上為零；如此，電流值變成盡可能接 近零的值。
例如，甚至當薄膜電晶體具有通道寬度1×104μm及通道長度3μm時，仍可獲得關閉狀態電流10-13A或更低及次臨界值(S值)0.1V/dec(閘極絕緣膜的厚度：100nm)。
如上述，氧化物半導體被高度淨化，使得非氧化物半導體的主要成分之雜質量被最小化，藉以能夠獲得令人滿意的薄膜電晶體之操作。
在薄膜電晶體是關的時使用具有極小的電流值(極小的關閉狀態電流值)之此種薄膜電晶體所製造的記憶體電路(記憶體元件)等具有小的關閉狀態電流值和小的漏電流。如此，可增加用以保留諸如視頻信號等電信號之週期的長度。
尤其是，包括上述氧化物半導體層之薄膜電晶體每一通道寬度1μm可具有關閉狀態電流1×10-16A/μm或更低，而且1aA/μm(1×10-18A/μm)或更低。
用以保留諸如視頻信號等電信號之週期的長度係可藉由使用電晶體關著時具有極小的電流值(關閉狀態電流值)之電晶體作為像素部中的交換電晶體來增加(如、圖15之交換電晶體6401)。因為保留週期的長度可增加，所以例如寫入間距可長於或等於10秒，長於或等於30秒較佳，長於或等於1分鐘及短於10分鐘更好。寫入間距的增加能夠增加抑制電力消耗的效果。
需注意的是，抑制電晶體的關閉狀態電流可被稱作關 閉電阻率。關閉電阻率意指當電晶體是關的時之通道形成區的電阻率，及可從關閉狀態電流計算關閉電阻率。
尤其是，當已知關閉狀態電流和汲極電壓的值時，能夠根據歐姆定律來獲得當電晶體是關的時之電阻率(關閉電阻率R)。此外，若已知通道形成區的截面積A和通道形成區的長度L(長度對應於源極和汲極電極之間的距離)，可根據公式ρ=RA/L(R：關閉電阻率)獲得關閉電阻率ρ。
此處，可根據公式A=dW(d：通道形成區的厚度，W：通道寬度)獲得截面積A。此外，通道形成區的長度L為通道長度L。以此種方式，可從關閉狀態電流計算關閉電阻率。
包括此實施例的氧化物半導體層之電晶體的關閉電阻率大於或等於1×109Ω．cm較佳，大於或等於1×1010Ω．cm更好。
圖15所示之像素組態為此實施例的一實施例。例如，儲存電容器可設置在驅動電晶體6402的閘極和供電線6407之間。儲存電容器係可藉由一對電極和作為插入在此對電極之間的介電之絕緣層來構成。儲存電容器的尺寸亦被設定，使得可考慮交換電晶體6401等的關閉狀態電流之下儲存電荷達一段預定週期。
例如，在估計包括低溫多晶矽的薄膜電晶體之關閉狀態電流約1×10-12A的同時執行設計等。如此，當保留電容相等(約0.1pF)時，包括氧化物半導體的薄膜電晶體之 電壓保留週期可約為包括低溫多晶矽的薄膜電晶體之電壓保留週期的105倍一般長。另外，包括非晶矽之電晶體具有每一通道寬度1μm的關閉狀態電流1×10-13A/μm或更低。如此，當保留電容相等(約0.1pF)時，包括高度純淨的氧化物半導體之薄膜電晶體的電壓保留週期可約為包括非晶矽的薄膜電晶體之電壓保留週期104倍一般長。
例如，通常，在包括使用低溫多晶矽之電晶體的像素中，每秒以60圖框執行顯示(每一圖框16msec)。同樣亦適用於靜止影像，因為比率的減少(寫入間距的增加)使像素的電壓和顯示的缺陷減少。反之，在使用包括上述氧化物半導體層之電晶體的例子中，關閉狀態電流的量小；如此，一信號寫入的保留週期約可為1600秒，即、包括低溫多晶矽之電晶體的105倍一般長。
如上述，此實施例的顯示裝置能夠以少的寫入影像信號次數來執行靜止影像的顯示。長的保留週期使信號寫入的頻率能夠降低，尤其是在執行靜止影像的顯示時。如此，可達成電力消耗的降低。例如，在一靜止影像顯示週期期間寫入到像素內之次數可以是一或n。需注意的是，n大於或等於2及小於或等於103。如此，可達成顯示裝置的電力消耗降低。
而且，在此實施例中，驅動器電路部被操作，使得在執行靜止影像的顯示時停止供應到信號線或掃描線之信號的輸出，藉以驅動器電路所消耗的電力如像素部一樣被抑制。
圖3圖示寫入週期和保留週期(亦稱作一圖框週期)之間的關係。在圖3中，週期251及252對應於保留週期，而週期261及262對應於寫入週期。包括上述高度純淨的氧化物半導體層之薄膜電晶體可具有長的保留週期(週期251及週期252)；如此，信號寫入的頻率可大幅減少，尤其是在執行靜止影像的顯示時。如此，在需要少量顯示交換之靜止影像的顯示時，可降低寫入信號到像素之數目，如此能夠降低電力消耗。
需注意的是，在顯示靜止影像的同時施加到連接到EL元件之驅動電晶體的閘極衰減；如此，可在考慮施加到驅動電晶體的閘極之所儲存的電壓之比例下適當執行更新操作。例如，當電壓從緊接在信號寫入到驅動電晶體的閘極之後的電壓之值(最初值)下降到預定位準時，可執行更新操作。電壓的預定位準被設定成從最初值未偵測到閃爍的位準較佳。尤其是，在影像為欲顯示的物體之例子中，每次電壓到達低於最初值1.0%，0.3%較佳的值時執行更新操作(重寫)較佳。在字體為欲顯示的物體之例子中，每次電壓到達低於最初值10%，3%較佳的值時執行更新操作(重寫)較佳。
圖4A為未形成儲存電容器時之像素的組態之俯視圖，而圖4B為其橫剖面圖。圖4A及4B所示之組態對應於省略圖1A及1B的電容器線之圖。從圖4A的俯視圖和圖4B的橫剖面圖可清楚一般，像素電極105所佔有的面積可增加，即、藉由使用包括氧化物半導體層之薄膜電晶 體可增加開口率。此外，如從圖4B的橫剖面圖可清楚一般，藉由使用包括氧化物半導體層之薄膜電晶體，可減少電容器線，如此可增加像素電極105所佔有的面積，即、開口率增加。
如在此實施例一般，使用高度純淨的氧化物半導體層且具有極小的關閉狀態電流值之薄膜電晶體被用於像素部，藉以甚至未設置儲存電容器在像素部中之下，顯示裝置仍可顯示影像(尤其是移動影像)。此外，甚至在設置儲存電容器之例子中，仍可增加用以保留電壓在儲存電容器中之週期；如此，可設置顯示靜止影像等之電力消耗被降低之顯示裝置。而且，藉由增加開口率，可設置包括高解析度顯示部之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例2)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之例子。此實施例所說明之薄膜電晶體410可被使用作為實施例1之薄膜電晶體106。
將參考圖5A及5B和圖6A至6E說明此實施例的薄膜電晶體之實施例和製造薄膜電晶體的方法之實施例。
圖5A圖解薄膜電晶體的頂表面結構之例子，而圖5B圖解其橫剖面結構的例子。圖5A及5B所示之薄膜電晶體410為頂閘極薄膜電晶體。
圖5A為頂閘極薄膜電晶體410的俯視圖，而圖5B為沿著圖5A的線C1-C2所取之橫剖面圖。
薄膜電晶體410包括絕緣層407、氧化物半導體層412、源極或汲極電極層415a、源極或汲極電極層415b、閘極絕緣層402、和閘極電極層411在具有絕緣表面之基板400上。配線層414a和配線層414b被設置各自與源極或汲極電極層415a和源極或汲極電極層415b接觸，使得它們彼此電連接。
雖然薄膜電晶體410被說明作為單閘極薄膜電晶體，但是當需要時亦可形成包括複數個通道形成區之多閘極薄膜電晶體。
下面將參考圖6A至6E說明在基板400上製造薄膜電晶體410之處理。
雖然並未特別限制可被使用作為具有絕緣表面之基板400的基板，但是基板必須至少具有足夠承受稍後執行的熱處理之耐熱性。可使用由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等所形成之玻璃基板。
在使用玻璃基板且稍後執行的熱處理之溫度高的例子中，應變點高於或等於730℃之玻璃基板被使用作為玻璃基板較佳。作為玻璃基板，例如使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。需注意的是，在含有氧化鋇(BaO)的量大於氧化硼之例子中，可獲得更實用的耐熱玻璃基板。如此，使用含有BaO的量大於B2O3之玻璃基板較佳。
需注意的是，可使用諸如陶瓷基板、石英基板、或藍寶石基板等絕緣體所形成之基板來取代上述玻璃基板。可使用結晶玻璃等。可適當使用塑膠基板等。
首先，充作基膜之絕緣層407形成在具有絕緣表面之基板400上。作為欲與氧化物半導體層接觸之絕緣層407，使用諸如氧化矽層、氮氧化矽層、氧化鋁層、或氮氧化鋁層等氧化物絕緣層較佳。雖然可使用電漿CVD法、濺鍍法等作為絕緣層407的形成法，但是使用濺鍍法較佳，使得能夠防止大量的氫包含在絕緣層407中。
在此實施例中，作為絕緣層407，以基板400被轉移到處理室，去除氫和濕氣且含有高純度的氧之濺鍍氣體被引進至此，及使用矽半導體靶材之此種方法，藉由濺鍍法在基板400上形成氧化矽層。基板400的溫度可以是室溫或基板400可被加熱。
例如，在下面條件之下，在含氧和氬之大氣中(25sccm之氧的流率：25sccm之氬的流率=1：1)，藉由RF濺鍍法形成氧化矽膜：基板溫度為108℃、基板和靶材之間的距離(T-S距離)為60mm、壓力為0.4Pa、和高頻功率為1.5kW。厚度為100nm。需注意的是，作為用以形成氧化矽膜之靶材，可使用矽靶材來取代石英(合成石英較佳)。需注意的是，氧或氧和氬的混合氣體被使用作為濺鍍氣體。
在那例子中，在去除處理室中所剩餘的濕氣同時形成絕緣層407較佳，使得防止氫、氫氧根、或濕氣包含在絕 緣層407中。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物等等被去除，藉以可降低處理室所形成之絕緣層407中的雜質濃度。
作為用以形成絕緣層407之濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
濺鍍法的例子包括RF濺鍍法，其中高頻電源被用於濺鍍供電；DC濺鍍法，其中使用DC電源；及脈衝式DC濺鍍法，其中以脈衝方式施加偏壓。RF濺鍍法主要用於形成絕緣膜時，及DC濺鍍法主要用於形成金屬膜時。
此外，亦具有多源濺鍍設備，其中可設定不同材料的複數個靶材。利用多源濺鍍設備，不同材料的膜可被形成堆疊在同一室中，或可在同一室中同時藉由放電來形成複數種材料的膜。
此外，具有被設置有磁性系統在室內且被用於磁電管濺鍍法之濺鍍設備；或者用於ECR濺鍍法之濺鍍設備，其中在未使用輝光放電之下使用藉由使用微波所產生的電漿。
而且，作為使用濺鍍法之沈積法，亦具有反應性濺鍍法，其中在沈積期間靶材物質和濺鍍氣體成分彼此起化學 反應，以形成其薄的化合物膜；以及偏壓濺鍍法，其中在沈積期間亦施加電壓到基板。
絕緣層407可具有疊層結構。例如，絕緣層407可具有諸如氮化矽層、氧氮化矽層、氮化鋁層、或氧氮化鋁層等氮化物絕緣層和上述氧化物絕緣層堆疊在基板400上之結構。
例如，以去除氫和濕氣且含有高純度的氮之濺鍍氣體被引進在氧化矽層和基板之間並且使用矽靶材之此種方法來形成氮化矽層。同樣在那例子中，以類似於氧化矽層的方式之方式，在去除處理室所剩餘的濕氣同時形成氮化矽層較佳。
同樣在形成氮化矽層的例子中，可在膜形成時加熱基板。
在堆疊氮化矽層和氧化矽層作為絕緣層407之例子中，可使用同一矽靶材，在同一處理室中形成氮化矽層和氧化矽層。首先，以引進含氮之氣體並且使用處理室所提供的矽靶材之此種方式來形成氮化矽層。然後，以將氣體轉換成含氧之氣體並且使用用於氮化矽層的矽靶材之此種方式來形成氧化矽層。可在未暴露至空氣之下連續形成氮化矽層和氧化矽層；如此，可防止諸如氫或濕氣等雜質附著於氮化矽層的表面。
然後，在絕緣層407上，氧化物半導體膜被形成厚度大於或等於2nm及小於或等於200nm。
為了防止氫、氫氧根、和濕氣太多包含在氧化物半導 體膜中，作為膜形成的預處理，形成絕緣層407之基板400在濺鍍設備的預熱室中預熱，使得附著於基板400之諸如氫和濕氣等雜質可被消滅和去除較佳。作為設置給預熱式的抽空單元，使用低溫泵較佳。此預熱步驟可省略。可在尚未形成閘極絕緣層402的基板400上執行此預熱步驟。此預熱步驟可省略。可於在其上且包括源極或汲極電極層415a和源極或汲極電極層415b的組件被形成之基板400上以類似方式執行此預熱步驟。
需注意的是，在藉由濺鍍法形成氧化物半導體膜之前，附著於絕緣層407的表面之灰塵藉由以引進氬氣產生電漿的逆向濺鍍去除較佳。逆向濺鍍為在氬大氣中使用高頻電源將電壓施加到基板側而未到靶材側，及在基板附近產生電漿，使得基板表面被修改之方法。需注意的是，可使用氮大氣、氦大氣、氧大氣等取代氬大氣。
藉由濺鍍法形成氧化物半導體膜。可使用下面作為氧化物半導體膜：In-Ga-Zn-O基的非單晶膜、In-Sn-Zn-O基的氧化物半導體膜、In-Al-Zn-O基的氧化物半導體膜、Sn-Ga-Zn-O基的氧化物半導體膜、Al-Ga-Zn-O基的氧化物半導體膜、Sn-Al-Zn-O基的氧化物半導體膜、In-Zn-O基的氧化物半導體膜、In-Sn-O基的氧化物半導體膜、Sn-Zn-O基的氧化物半導體膜、Al-Zn-O基的氧化物半導體膜、In-O基的氧化物半導體膜、Sn-O基的氧化物半導體膜、或Zn-O基的氧化物半導體膜。在此實施例中，藉由濺鍍法使用In-Ga-Zn-O基的氧化物半導體靶材來形成用 於膜形成之氧化物半導體膜。可在稀有氣體(典型上為氬)大氣、氧大氣、或包括稀有氣體(典型上為氬)和氧之大氣中，藉由濺鍍法來形成氧化物半導體膜。在使用濺鍍法之例子中，可使用含大於或等於2wt%(重量百分比)及小於或等於10wt%的SiO2之靶材來形成氧化物半導體膜。
作為用以形成氧化物半導體膜之濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
作為用以藉由濺鍍法形成氧化物半導體膜之靶材，可使用含氧化鋅作為主要成分之金屬氧化物靶材。作為金屬氧化物靶材的另一例子，可使用含In、Ga、及Zn之膜形成用的氧化物半導體靶材(組成比：In2O3：Ga2O3：ZnO=1：1：1(莫耳比)或In：Ga：Zn=1：1：0.5(原子比))。作為含In、Ga、及Zn之膜形成用的氧化物半導體靶材，可使用具有組成比In：Ga：Zn=1：1：1(原子比)或In：Ga：Zn=1：1：2(原子比)之靶材。此外，膜形成用的氧化物半導體靶材之填充因子大於或等於90%及小於或等於100%，大於或等於95%及小於或等於99.9%較佳。使用具有高填充因子之膜形成用的氧化物半導體靶材所形成之氧化物半導體膜是濃密的。
以基板保持在維持降壓的處理室中，在去除處理室所剩餘的濕氣同時引進已去除氫和濕氣之濺鍍氣體，及使用金屬氧化物作為靶材的此種方式，將氧化物半導體膜形成 在基板400上。為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物(含碳原子之化合物亦佳)等等被去除，藉以可降低處理室所形成之氧化物半導體膜中的雜質濃度。可在形成氧化物半導體膜時加熱基板。
作為沈積條件的例子，基板溫度為室溫，基板和靶材之間的距離為110nm，壓力為0.4Pa、直流電(DC)功率為0.5kW、及大氣為含氧和氬之大氣(15sccm之氧的流率：30sccm之氬的流率)。需注意的是，使用脈衝式直流電(DC)電源較佳，在那例子中，沈積時所形成之粉末物質(亦稱作粒子或粉塵)可被降低，及可使膜厚度均勻。氧化物半導體膜具有厚度大於或等於5nm及小於或等於30nm較佳。需注意的是，適當厚度將依據氧化物半導體材料而有所不同，及可依據材料適當設定厚度。
接著，在第一光致微影步驟中，將氧化物半導體膜處理成島型氧化物半導體層412(見圖6A)。另外，用以形成島型氧化物半導體層412之抗蝕遮罩係可藉由噴墨法來形成。以噴墨法形成抗蝕遮罩不需要光遮罩，因此降低製造成本。
需注意的是，可藉由乾蝕刻、濕蝕刻、或乾蝕刻和濕蝕刻二者蝕刻此處的氧化物半導體膜。
作為用於乾蝕刻的蝕刻氣體，使用含氯的氣體(氯基 的氣體，諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)等)較佳。
另一選擇是，可使用含氟的氣體(氟基的氣體，諸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3)等)；溴化氫(HBr)；氧(O2)；添加諸如氦(He)或氬(Ar)等稀有氣體之這些氣體的任一個等等。
作為乾蝕刻方法，可使用平行板RIE(反應性離子蝕刻)法或ICP(電感式耦合電漿)蝕刻法。為了將膜蝕刻成想要的形狀，適當調整蝕刻條件(施加到線圈型電極之電力量，施加到基板側上之電極的電力量，基板側上的電極之溫度等)。
作為濕蝕刻所使用的蝕刻劑，可使用磷酸、乙酸、硝酸的混合溶液、過氧化氫氨(31weight%的過氧化氫溶液：28weight%的氨溶液：水=5：2：2)等等。另一選擇是，可使用ITO07N(由KANTO化學股份有限公司所製造)。
藉由清潔將濕蝕刻之後的蝕刻劑與被蝕刻材料一起被去除。含蝕刻劑和蝕刻掉的材料之廢棄液體可被淨化，及可再使用這些材料。當從廢棄液體收集諸如氧化物半導體膜所含有的銦等材料及再使用時，可有效使用資源及可降低成本。
可依據材料適當調整蝕刻條件(諸如蝕刻劑、蝕刻時間、及溫度)，使得氧化物半導體膜可被蝕刻成想要的形 狀。
在此實施例中，藉由使用磷酸、乙酸、硝酸的混合溶液作為蝕刻劑之濕蝕刻，將氧化物半導體膜處理成島型氧化物半導體層412。
在此實施例中，在氧化物半導體層412上執行第一熱處理。第一熱處理的溫度大於或等於400℃及小於或等於750℃，大於或等於400℃及小於基板的應變點較佳。此處，將基板置放在電爐中，其為熱處理設備的一種，及以450℃在氮大氣中，於氧化物半導體層上執行熱處理達一小時，然後在氧化物半導體層未暴露至空氣之下來防止水和氫進入氧化物半導體層。以上述方式，獲得氧化物半導體層。此第一熱處理能夠將氧化物半導體層412脫水或除氫。
熱處理設備並不侷限於電爐，及可被設置有藉由來自諸如電阻加熱器等加熱器等等之熱傳導或熱輻射來加熱欲待處理的物體之裝置。例如，可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)等RTA(快速熱退火)設備。LRTA設備為用以藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱欲處理的物體之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。作為氣體，使用不由於熱處理而與處理的物體起反應之鈍氣，諸如氮或諸如氬等稀有氣體等。
例如，作為第一熱處理，GRTA可被執行如下。基板 被轉移及置放在已被加熱至高溫650℃至700℃之鈍氣中，加熱幾分鐘，及從已被加熱至高溫的鈍氣轉移出來及取出。GRTA能夠在短時間高溫熱處理。
需注意的是，在第一熱處理中，水、氫等等未包含在氮或諸如氦、氖、或氬等鈍氣的大氣中較佳。引進到熱處理設備之氮或諸如氦、氖、或氬等鈍氣的純度被設定成6N(99.9999%)或更高，7N(99.99999%)或更高較佳(即、雜質濃度為1ppm或更低，0.1ppm或更低較佳)。
另外，依據第一熱處理的條件或氧化物半導體層的材料，可將氧化物半導體層結晶成微晶膜或複晶膜。例如，可將氧化物半導體層結晶成具有結晶程度90%或更大或者80%或更大之微晶半導體膜。另外，依據第一熱處理的條件或氧化物半導體層的材料，氧化物半導體層可以是未含有結晶成分之非晶氧化物半導體膜。氧化物半導體層可變成微晶部(具有晶粒直徑大於或等於1nm及大於或小於20nm，典型上大於或等於2nm及大於或小於4nm)被混合到非晶氧化物半導體內之氧化物半導體膜。
可在將氧化物半導體膜處理成島型氧化物半導體層之前執行用於氧化物半導體層的第一熱處理。在那例子中，在第一熱處理之後從加熱設備取出基板，然後執行光致微影步驟。
可在下面時序的任一個中執行具有將氧化物半導體層脫水或除氫的作用之熱處理：在形成氧化物半導體層之 後；在源極電極和汲極電極形成在氧化物半導體層上之後；及在閘極絕緣膜形成在源極電極和汲極電極上之後。
接著，導電膜形成在絕緣層407和氧化物半導體層412上。導電膜係可藉由濺鍍法或真空蒸發法來形成。作為金屬導電膜的材料之例子，可給定選自Al(鋁)、Cr(鉻)、Cu(銅)、Ta(鉭)、Ti(鈦)、Mo(鉬)、或W(鎢)之元素；含這些元素的任一個作為成分之合金；含元素的任一個的組合之合金膜等等。另一選擇是，可使用選自錳、鎂、鋯、鈹、釷的一或多個材料。另外，導電膜可具有單層結構或包括兩或多層之疊層結構。例如，可給定包括矽之鋁膜的單層結構；鈦膜堆疊在鋁膜上之兩層結構；鈦膜、鋁膜、和鈦膜以此順序堆疊之三層結構等。另一選擇是，可使用含鋁(Al)和選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的一或複數個元素之膜、合金膜、或氮化物膜。
在第二光致微影步驟中，抗蝕遮罩形成在導電膜上，及導電膜被選擇性蝕刻，使得源極或汲極電極層415a和源極或汲極電極層415b被形成，然後去除抗蝕遮罩(見圖6B)。需注意的是，所形成的源極電極層和汲極電極層之邊緣為錐形較佳，在此例中，堆疊在源極和汲極電極層上之閘極絕緣層可更充分覆蓋源極和汲極電極層。
在此實施例中，作為源極或汲極電極層415a和源極或汲極電極層415b，藉由濺鍍法形成具有厚度150nm之 鈦膜。
需注意的是，為了防止氧化物半導體層412被去除以及及在蝕刻導電膜時使在其下的絕緣層407被暴露出來，可適當調整導電膜和氧化物半導體層412的材料和蝕刻條件。
在此實施例中，Ti膜被使用作為導電膜，In-Ga-Zn-O基的氧化物半導體被用於氧化物半導體層412，及過氧化氫氨溶液(氨、水、及過氧化氫溶液的混合物)被使用作為蝕刻劑。
需注意的是，在第二光致微影步驟中，在一些例子中，只有氧化物半導體層412的部分被蝕刻，以形成具有溝槽(凹下部)之氧化物半導體層。此外，可藉由噴墨法形成用以形成源極或汲極電極層415a和源極或汲極電極層415b之抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，如此能夠降低製造成本。
紫外光、KrF雷射光、或ArF雷射光被用於形成第二光致微影步驟中之抗蝕遮罩用的曝光。稍後欲完成之薄膜電晶體的通道長度L係藉由氧化物半導體層412上的彼此鄰接之源極電極層和汲極電極層的底端之間的距離來決定。需注意的是，在執行曝光使得通道長度L變成小於25nm之例子中，使用具有幾奈米至幾十奈米的極短波長之極端紫外線來執行形成第二光致微影步驟中的抗蝕遮罩用之曝光。使用極端紫外線的曝光可有高解析度和深的聚焦深度。如此，稍後欲完成之薄膜電晶體的通道長度L可 大於或等於10nm及小於或等於1000nm，以及可增加電路的操作速度，而且關閉狀態電流的值極小，如此使電力消耗較低。
接著，閘極絕緣層402形成在絕緣層407、氧化物半導體層412、源極或汲極電極層415a、源極或汲極電極層415b上(見圖6C)。
此處，藉由去除雜質使其成為本質氧化物半導體或大體上本質氧化物半導體(被高度淨化之氧化物半導體)對介面能態和介面電荷極為靈敏；如此，氧化物半導體和閘極絕緣膜之間的介面很重要。因此，與高度純淨的氧化物半導體接觸之閘極絕緣膜(GI)需要具有較高品質。
例如，使用微波(2.45GHz)之高密度電漿CVD被使用較佳，在此例中，濃密、具有高耐壓、及具有高品質之絕緣膜被形成。高度純淨的氧化物半導體和高品質的閘極絕緣膜彼此緊密接觸，藉以介面能態密度可被降低，以獲得令人滿意的介面特性。
此外，因為使用高密度電漿CVD設備所形成之絕緣膜可具有均勻厚度，所以絕緣膜具有絕佳階梯覆蓋性。此外，關於使用高密度電漿CVD設備所形成之絕緣膜，可精確控制薄膜的厚度。
無須說，只要方法能夠形成高品質絕緣膜作為閘極絕緣膜，可利用諸如濺鍍法或電漿CVD法等另一膜形成方法。另外，可形成以形成絕緣膜之後所執行的熱處理提高膜品質和絕緣膜和氧化物半導體之間的特性之絕緣膜作為 閘極絕緣膜。在任一例子中，只要絕緣膜具有能夠降低絕緣膜和氧化物半導體之間的介面之介面能態密度以及形成令人滿意的介面並且具有令人滿意的膜品質作為閘極絕緣膜，可使用任何絕緣膜。
另外，當在溫度為85℃及施加到閘極的電壓為2×106V/cm的條件下將含雜質之氧化物半導體經過閘極偏壓溫度應力測試(BT測試)達12小時時，由高電場(B：偏壓)時，由高電場(B：偏壓)和高溫(T：溫度)劈開氧化物半導體的主要組件和雜質之間的接合，及所產生的懸鍵引起臨界電壓的飄移(V th)。反之，藉由盡可能多地去除氧化物半導體中的雜質，尤其是氫、水等，以獲得如上述氧化物半導體膜和閘極絕緣膜之間的介面之令人滿意的特性，本發明能夠獲得對BT測試穩定之薄膜電晶體。
閘極絕緣層可被形成具有包括氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、及/或氧化鋁層之單層結構或疊層結構。
以高密度電漿CVD設備形成閘極絕緣層。此處，高密度電漿CVD設備意指能夠實現高於或等於1×1011/cm3的電漿密度之設備。例如，藉由施加高於或等於3kW及低於或等於6kW之微波功率來產生電漿，使得絕緣膜被形成。
甲矽烷氣體(SiH4)、一氧化氮(N2O)、及稀有氣體被引進到室內作為來源氣體，以在高於或等於10Pa及小於或等於30Pa之壓力中產生高密度電漿，使得絕緣膜 被形成在諸如玻璃基板等有絕緣表面的基板上。之後，停止供應甲矽烷氣體，及在未暴露至空氣之下引進一氧化氮(N2O)和稀有氣體，使得可在絕緣膜的表面上執行電漿處理。至少在形成絕緣膜之後執行藉由引進一氧化氮(N2O)和稀有氣體在絕緣膜的表面上所執行之電漿處理。經由上述處理程序所形成的絕緣膜具有小的厚度，並且對應於即使例如其具有小於100nm的厚度仍可確保可靠性之絕緣膜。
引進到室內之甲矽烷氣體(SiH4)至一氧化氮(N2O)的流率是在1：10至1：200的範圍中。此外，作為引進到室內之稀有氣體，可使用氦、氬、氪、氙等。尤其是，使用不昂貴的氬較佳。
經由上述處理程序所形成之絕緣膜與使用習知平行板電漿CVD設備所形成之絕緣膜大不相同。在將使用相同蝕刻劑的蝕刻率彼此比較之例子中，經由上述處理程序所形成之絕緣膜的蝕刻率低於使用習知平行板電漿CVD設備所形成之絕緣膜的蝕刻率10%或更多或20%或更多。如此，可說是，使用高密度電漿CVD設備所形成之絕緣膜為濃密膜。
在此實施例中，具有厚度100nm之氮氧化矽膜(亦稱作SiOxNy，其中x>y>0)被使用作為閘極絕緣層402。以以下方式形成閘極絕緣層402：在高密度電漿CVD設備中，SiH4/N2O/Ar=250/2500/2500(sccm)之流率的甲矽烷(SiH4)、一氧化氮(N2O)、和氬(Ar)被使用作為 膜形成氣體，及在膜形成壓力30Pa和膜形成溫度325℃中，藉由施加微波功率5kW來產生電漿。
另一選擇是，可藉由濺鍍法形成閘極絕緣層402。在藉由濺鍍法形成氧化矽膜之例子中，使用矽靶材或石英靶材作為靶材，及氧或氧和氬的混合氣體被使用作為濺鍍氣體。使用濺鍍法能夠防止大量的氫被包含在閘極絕緣層402中。
閘極絕緣層402可具有氧化矽層和氮化矽層堆疊在源極或汲極電極層415a和源極或汲極電極層415b上之結構。例如，藉由濺鍍法，具有厚度大於或等於5nm及小於或等於300nm之氧化矽層(SiO x (x>0))可被形成作為第一閘極絕緣層，及在第一閘極絕緣層上可堆疊具有厚度大於或等於50nm及小於或等於200nm之氮化矽層(SiN y (y>0))作為第二閘極絕緣層。例如，可在壓力為0.4Pa和高頻功率為1.5kW之條件下，在含氧和氬的大氣中(25sccm之氧的流率：25sccm之氬的流率=1：1)，藉由RF濺鍍法形成具有厚度100nm之氧化矽層。
接著，在第三光致微影步驟中形成抗蝕遮罩，閘極絕緣層402被選擇性蝕刻，使得閘極絕緣層402的部分被去除，藉以分別到達源極或汲極電極層415a和源極或汲極電極層415b之開口421a及421b被形成(見圖6D)。
接著，導電膜形成在閘極絕緣層402上，並且在開口421a及421b中及其上，然後在第四光致微影步驟中形成閘極電極層411和配線層414a及414b。需注意的是，可 以噴墨法形成抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，因此能夠降低製造成本。
閘極電極層411和配線層414a及414b可被形成具有包括諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料，或含有這些材料的任一個作為其主要成分之合金材料的單層或疊層結構。
例如，作為閘極電極層411和配線層414a及414b的兩層結構，下面結構較佳：鋁層和堆疊在其上的鉬層之兩層結構；銅層和堆疊在其上的鉬層之兩層結構；銅層和堆疊在其上的氮化鈦層或氮化鉭層之兩層結構；及氮化鈦層和鉬層的兩層結構。作為三層結構，鎢層或氮化鎢層、鋁和矽的合金或鋁和鈦的合金之層、及氮化鈦層或鈦層的堆疊較佳。需注意的是，閘極電極層亦可使用透光導電膜來形成。作為透光導電膜的材料之例子，可給定透光導電氧化物等。
在此實施例中，藉由濺鍍法形成具有厚度150nm之鈦膜作為閘極電極層411和配線層414a及414b。
接著，在鈍氣大氣或氧氣大氣中執行第二熱處理(以高於或等於200℃及低於或等於400℃較佳，例如，高於或等於250℃及低於或等於350℃)。在此實施例中，在氮大氣中以250℃執行第二熱處理一小時。另一選擇是，可在將保護絕緣層或平面化絕緣層形成在薄膜電晶體410上之後執行第二熱處理。
而且，可在空氣大氣中以100℃至200℃執行熱處理 達1小時。可以固定加熱溫度執行此熱處理。另一選擇是，下面加熱溫度變化可被重複實施複數次：加熱溫度從室溫增加到100℃至200℃，然後降至室溫。另一選擇是，可在降壓之下在形成氧化物絕緣層之前執行此熱處理。當在降壓之下執行熱處理時，可縮短熱處理時間。
經由上述步驟，可製造含氫、濕氣、氫化物、氫氧化物的濃度被降低之氧化物半導體層412的薄膜電晶體410(見圖6E)。薄膜電晶體410可被使用作為實施例1中的薄膜電晶體106。
另外，保護絕緣層或平面化用的平面化絕緣層可設置在薄膜電晶體410上。例如，保護絕緣層可被形成具有包括氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、及/或氧化鋁層之單層結構或疊層結構。
平面化絕緣層係可使用具耐熱性的有機材料來形成，諸如聚醯亞胺、丙烯酸、苯環丁烯、或環氧等。除了此種有機材料之外，亦可以使用低介電常數材料(低k材料)、矽氧烷基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等。平面化絕緣層係可藉由堆疊由這些材料所形成的複數個絕緣膜來形成。
需注意的是，矽氧烷基的樹脂對應於包括使用矽氧烷基的材料作為起始材料所形成之Si-O-Si鍵的樹脂。矽氧烷基的樹脂可包括有機基(如、烷基或芳香族羥基)作為取代基。此外，有機基可包括氟基。
並未特別限制形成平面化絕緣層的方法。依據材料， 平面化絕緣層係可藉由諸如濺鍍法、SOG法、旋轉塗佈法、浸泡、噴灑塗佈、或微滴排放法(諸如噴墨法、絲網印刷、膠版印刷等)等方法，或者諸如刮刀、滾輪塗佈機、簾幕式塗佈機、或刀式塗佈機等工具(配備)來形成。
如上述，在形成氧化物半導體膜時，反應大氣中所剩餘的濕氣被去除，藉以可降低氧化物半導體膜中之氫和氫化物的濃度。如此，可達成氧化物半導體膜的穩定化。
如上述，高度純淨的氧化物半導體層被用於薄膜電晶體，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例3)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之例子。需注意的是，關於與實施例2的部位相同之部位以及類似於實施例2者之部位和步驟可參考實施例2，及不重複其說明。此外，省略相同部分的詳細說明。此實施例所說明之薄膜電晶體460可被使用作為實施例1中的薄膜電晶體106。
將參考圖7A及7B和圖8A至8E說明此實施例的薄膜電晶體之實施例和製造薄膜電晶體的方法之實施例。
圖7A圖解薄膜電晶體的頂表面結構之例子，而圖7B圖解其橫剖面結構之例子。圖7A及7B所示之薄膜電晶體460為頂閘極薄膜電晶體。
圖7A為頂閘極薄膜電晶體460的俯視圖，而圖7B為沿著圖7A的線D1-D2所取之橫剖面圖。
薄膜電晶體460包括絕緣層457、源極或汲極電極層465a(465a1及465a2)、氧化物半導體層462、源極或汲極電極層465b、配線層468、閘極絕緣層452、和閘極電極層461(461a1及461a2)在具有絕緣表面之基板450上。源極或汲極電極層465a(465a1及465a2)經由配線層468電連接到配線層464。此外，雖然未圖示，但是源極或汲極電極層465b亦經由設置在閘極絕緣層452中的開口電連接到配線層。
將參考圖8A至8E說明在基板450上製造薄膜電晶體460之處理。
首先，充作基膜之絕緣層457形成在具有絕緣表面之基板450上。
在此實施例中，作為絕緣層457，藉由濺鍍法形成氧化矽層。以基板450被轉移到處理室、氫和濕氣被去除且含有高純淨氧之濺鍍氣體被引進至此、及使用矽靶材或石英(合成石英較佳)的此種方式，將氧化矽層形成在基板450上。需注意的是，氧或氧和氬的混合氣體被使用作為 濺鍍氣體。
例如，在下面條件之下，在含氧和氬之大氣中(25sccm之氧的流率：25sccm之氬的流率=1：1)，藉由RF濺鍍法形成氧化矽膜：使用純度為6N之石英(合成石英較佳)、基板溫度為108℃、基板和靶材之間的距離(T-S距離)為60mm、壓力為0.4Pa、和高頻功率為1.5kW。厚度為100nm。需注意的是，作為用以形成氧化矽膜之靶材，可使用矽靶材來取代石英(合成石英較佳)。
在那例子中，在處理室所剩餘的濕氣被去除使得防止氫、氫氧根、或濕氣包含在絕緣層457的同時形成絕緣層457較佳。在以低溫泵抽空的處理室中，氫原子、諸如水(H2O)等含氫原子之化合物、含碳原子之化合物等等被去除，藉以可降低處理室所形成之絕緣層457中的雜質濃度。
作為形成絕緣層457所使用的濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
絕緣層457可具有疊層結構。例如，絕緣層457可具有諸如氮化矽層、氧氮化矽層、氮化鋁層、或氧氮化鋁層等氮化物絕緣層堆疊在基板400上之結構。
例如，以去除氫和濕氣且含有高純度的氮之濺鍍氣體被引進在氧化矽層和基板之間並且使用矽靶材之此種方法來形成氮化矽層。同樣在那例子中，以類似於氧化矽層的方式之方式，在去除處理室所剩餘的濕氣同時形成氮化矽 層較佳。
接著，導電膜形成在絕緣層457上，及在第一光致微影步驟中，抗蝕遮罩形成在導電膜上，及導電膜被選擇性蝕刻，使得源極和汲極電極層465a1及465a2被形成，然後抗蝕遮罩被去除(見圖8A)。雖然在橫剖面圖中源極和汲極電極層465a1及465a2是分開的，但是它們是連續膜。需注意的是，所形成之源極電極層和汲極電極層的邊緣為錐形的較佳，在此例中，堆疊在源極和汲極電極層上之閘極絕緣層可更充分覆蓋源極和汲極電極層。
作為源極及汲極電極層456a1及465a2的材料，可使用選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素；含這些元素的任一個作為成分之合金；含這些元素的任一個之組合的合金膜等等。另一選擇是，可使用選自錳、鎂、鋯、鈹、釷的一或多個材料。另外，導電膜可具有單層結構或包括兩或多層之疊層結構。例如，可給定包括矽之鋁膜的單層結構；鈦膜堆疊在鋁膜上之兩層結構；鈦膜、鋁膜、和鈦膜以此順序堆疊之三層結構等。另一選擇是，可使用含鋁(Al)和選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的一或複數個元素之膜、合金膜、或氮化物膜。
在此實施例中，作為源極及汲極電極層465a1及465ab，藉由濺鍍法形成具有厚度150nm之鈦膜。
接著，形成具有厚度大於或等於2nm及小於或等於200nm之氧化物半導體層462。
在第二光致微影步驟中，所形成的氧化物半導體膜被處理成島型氧化物半導體層462(見圖8B)。在此實施例中，氧化物半導體膜係藉由使用膜形成用的In-Ga-Zn-O基的氧化物半導體靶材之濺鍍法所形成。
以基板保留在維持於降壓的處理室中、在處理室所剩餘的濕氣被去除的同時引進氫和濕氣被去除之濺鍍氣體、及使用金屬氧化物作為靶材之此種方式，將氧化物半導體膜形成在基板450上。為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物(含碳原子之化合物亦佳)等等被去除，藉以可降低處理室所形成之氧化物半導體膜中的雜質濃度。可在氧化物半導體膜形成時加熱基板。
作為用於形成氧化物半導體膜之濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
作為沈積條件的例子，基板溫度為室溫、基板和靶材之間的距離為110nm、壓力為0.4Pa、直流電(DC)功率為0.5kW、及大氣為含有氧和氬的大氣(15sccm之氧的流率：30sccm之氬的流率)。需注意的是，使用脈衝式直流電(DC)電源較佳，在那例子中，膜形成時所產生的粉末物質(亦稱作粒子或粉塵)可被降低，及可使膜厚度均勻。氧化物半導體膜具有厚度大於或等於5nm及 小於或等於30nm較佳。需注意的是，適當厚度將依據氧化物半導體材料而有所不同，及可依據材料適當設定厚度。
在此實施例中，藉由使用磷酸、乙酸、硝酸的混合溶液作為蝕刻劑之濕蝕刻，將氧化物半導體膜處理成島型氧化物半導體層462。
在此實施例中，在氧化物半導體層462上執行第一熱處理。第一熱處理的溫度高於或等於400℃及低於或等於750℃，及高於或等於400℃及低於基板的應變點較佳。此處，將基板置放在電爐中，其為熱處理設備的一種，及以450℃在氮大氣中，於氧化物半導體層上執行熱處理達一小時，然後在氧化物半導體層未暴露至空氣之下來防止水和氫進入氧化物半導體層。以上述方式，獲得氧化物半導體層。此第一熱處理能夠將氧化物半導體層462脫水或除氫。
熱處理設備並不侷限於電爐，及可被設置有藉由來自諸如電阻加熱器等加熱器等等之熱傳導或熱輻射來加熱欲待處理的物體之裝置。例如，可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)等RTA(快速熱退火)設備。例如，如第一熱處理一般，GRTA可被執行如下。基板被轉移及置放在已被加熱至高溫650℃至700℃之鈍氣中，加熱幾分鐘，及從已被加熱至高溫的鈍氣轉移出來及取出。GRTA能夠在短時間高溫熱處理。
需注意的是，在第一熱處理中，水、氫等等未包含在 氮或諸如氦、氖、或氬等鈍氣的大氣中較佳。引進到熱處理設備之氮或諸如氦、氖、或氬等鈍氣的純度被設定成6N(99.9999%)或更高，7N(99.99999%)或更高較佳(即、雜質濃度為1ppm或更低，0.1ppm或更低較佳)。
另外，依據第一熱處理的條件或氧化物半導體層的材料，可將氧化物半導體層結晶成微晶膜或複晶膜。
可在將氧化物半導體膜處理成島型氧化物半導體層之前執行用於氧化物半導體層的第一熱處理。在那例子中，在第一熱處理之後從加熱設備取出基板，然後執行光致微影步驟。
可在下面時序的任一個中執行具有將氧化物半導體層脫水或除氫的作用之熱處理：在形成氧化物半導體層之後；在源極電極和汲極電極進一步形成在氧化物半導體層上之後；及在閘極絕緣膜形成在源極電極和汲極電極上之後。
接著，導電膜形成在絕緣層457和氧化物半導體層462上，及在第三光致微影步驟中，抗蝕遮罩形成在導電膜上，及導電膜被選擇性蝕刻，使得源極或汲極電極層465b和配線層468被形成，然後抗蝕遮罩被去除(見圖8C)。可使用類似於源極及汲極電極層465a1及465a2者之材料和步驟來形成源極或汲極電極層465b和配線層468。
在此實施例中，作為源極或汲極電極層465b和配線 層468，藉由濺鍍法形成具有厚度150nm之鈦膜。在此實施例中，因為說明相同鈦膜用於源極及汲極電極層465a1及465a2和源極或汲極電極層465b之例子，所以未獲得源極或汲極電極層465a1或465ab相對源極或汲極電極層465b之蝕刻選擇性。就那理由，配線層468設置在未覆蓋有氧化物半導體層462之源極或汲極電極層465a2的部分上，使得在蝕刻源極或汲極電極層465b時未蝕刻源極及汲極電極層465a1及465a2。在蝕刻步驟中具有高選擇性之不同材料被用於源極或汲極電極層465a1及465a2和源極或汲極電極層465b時，在蝕刻時保護源極或汲極電極層465a2之配線層468不一定被設置。
需注意的是，為了防止氧化物半導體層462在蝕刻導電膜時被去除，適當調整導電膜和氧化物半導體層462的材料和蝕刻條件。
在此實施例中，Ti膜被使用作為導電膜，In-Ga-Zn-O基的氧化物半導體被用於氧化物半導體層462，及過氧化氫氨溶液(氨、水、及過氧化氫的混合物)被使用作為蝕刻劑。
在第三光致微影步驟中，在一些例子中，只有氧化物半導體層462的部分被蝕刻，藉以形成具有溝槽(凹下部)之氧化物半導體層。可藉由噴墨法形成用以形成源極或汲極電極層465b和配線層468之抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，如此能夠降低製造成本。
接著，閘極絕緣層452形成在絕緣層457上、氧化物 半導體層462、源極及汲極電極層465a1及465a2、和源極或汲極電極層465b上。
可藉由電漿CVD法、濺鍍法等，將閘極絕緣層452形成具有包括氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、及/或氧化鋁層之單層結構或疊層結構。藉由濺鍍法形成閘極絕緣層452較佳，使得防止大量的氫包含在閘極絕緣層452中。在藉由濺鍍法形成氧化矽膜之例子中，使用矽靶材或石英靶材作為靶材，及使用氧或氧和氬的混合氣體作為濺鍍氣體。
閘極絕緣層452可具有氧化矽層和氮化矽層堆疊在源極及汲極電極層465a1及465a2和源極或汲極電極層465b上之結構。在此實施例中，可在壓力為0.4Pa和高頻功率為1.5kW之條件下，在含氧和氬的大氣中(25sccm之氧的流率：25sccm之氬的流率=1：1)，藉由濺鍍法形成具有厚度100nm之氧化矽層。
接著，在第四光致微影步驟中形成抗蝕遮罩，及閘極絕緣層452被選擇性蝕刻，使得閘極絕緣層452的部分被去除，藉以形成到達配線層468之開口423(見圖8D)。雖然未圖示，但是可在形成開口423時形成到達源極或汲極電極層465b之開口。在此實施例中，說明在進一步堆疊中間層絕緣層之後形成到達源極或汲極電極層465b之開口，及將用於電連接之配線層形成在開口中之例子。
接著，導電膜形成在閘極絕緣層452上以及在開口423中及在其上。然後，在第五光致微影步驟中形成閘極 電極層461(461a及461b)和配線層464。需注意的是，可以噴墨法形成抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，因此能夠降低製造成本。
閘極電極層461(461a及461b)和配線層464可被形成具有包括諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料，或含有這些材料的任一個作為其主要成分之合金材料的單層或疊層結構。
在此實施例中，作為閘極電極層461(461a及461b)和配線層464，藉由濺鍍法形成具有厚度150nm之鈦膜。
接著，在鈍氣大氣或氧氣大氣中執行第二熱處理(以高於或等於200℃及低於或等於400℃較佳，例如，高於或等於250℃及低於或等於350℃)。在此實施例中，在氮大氣中以250℃執行第二熱處理一小時。另一選擇是，可在將保護絕緣層或平面化絕緣層形成在薄膜電晶體410上之後執行第二熱處理。
而且，可在空氣大氣中以100℃至200℃執行熱處理達1小時。可以固定加熱溫度執行此熱處理。另一選擇是，下面加熱溫度變化可被重複實施複數次：加熱溫度從室溫增加到100℃至200℃，然後降至室溫。另一選擇是，可在降壓之下在形成氧化物絕緣層之前執行此熱處理。當在降壓之下執行熱處理時，可縮短熱處理時間。
經由上述步驟，可製造包括氫、濕氣、氫化物、氫氧化物的濃度被降低之氧化物半導體層462的薄膜電晶體 460(見圖8E)。薄膜電晶體460可被使用作為實施例1中用於像素部202中之各個像素的薄膜電晶體。
保護絕緣層或平面化用的平面化絕緣層可設置在薄膜電晶體460上。需注意的是，雖然未圖示，但是到達源極或汲極電極層465b之開口形成在閘極絕緣層452、保護絕緣層、或平面化絕緣層中，及欲電連接到源極或汲極電極層465b之配線層形成在開口中。
如上述，在形成氧化物半導體膜時，反應大氣中所剩餘的濕氣被去除，藉以可降低氧化物半導體膜中之氫和氫化物的濃度。如此，可達成氧化物半導體膜的穩定化。
如上述，高度純淨的氧化物半導體層被用於薄膜電晶體，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例4)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之另一例子。需注意的是，關於與實施例2的部位相同之部位以及類似於實施例2者之部位和步驟可參考實施例2，及不重複其說明。此外，省略相同 部分的詳細說明。此實施例所說明之薄膜電晶體425及426可被使用作為實施例1中的薄膜電晶體106。
將參考圖9A及9B說明此實施例的薄膜電晶體。
圖9A及9B圖解薄膜電晶體的橫剖面結構之例子。圖9A及9B所圖解之薄膜電晶體425及426的每一個為具有氧化物半導體層插入在導電層和閘極電極層之間的結構之薄膜電晶體。
在圖9A及9B中，使用矽基板作為基板，及薄膜電晶體425及426各個設置在設置於矽基板420上之絕緣層422上。
在圖9A中，導電層427設置在設置於矽基板420上之絕緣層422和絕緣層407之間，以與至少整個氧化物半導體層412重疊。
需注意的是，圖9B圖解藉由蝕刻將絕緣層422和絕緣層407之間的導電層處理成導電層424以及與包括至少通道區之氧化物半導體層412的部分重疊之例子。
導電層427及424係可由可承受稍後執行之處理的溫度之金屬材料所形成；作為此種金屬材料，可使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的元素；含上述元素的任一個作為成分之合金；含這些元素的任一個之組合的合金膜；含上述元素的任一個作為其成分之氮化物等等。此外，導電層427及424各個可具有單層結構或疊層結構。例如，可使用鎢層的單層結構，包括氮化鎢層和鎢層之疊層結構等 等。
另外，導電層427及424的電位可與薄膜電晶體425及426的閘極電極層411之電位相同或不同。導電層427及424亦可充作第二閘極電極層。此外，導電層427及424的電位可以是固定電位，諸如GND或0V等。
導電層427及424能夠分別控制薄膜電晶體425及426的電特性。
如上述，高純淨氧化物半導體被用在薄膜電晶體中，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例5)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之另一例子。可使用此實施例所說明之薄膜電晶體390作為實施例1中的薄膜電晶體106。
圖10A至10E圖解此實施例的薄膜電晶體之橫剖面結構的例子。圖10A至10E所示之薄膜電晶體390具有底閘極結構，並且被稱作反相交錯式薄膜電晶體。
雖然說明薄膜電晶體390作為單閘極薄膜電晶體，但 是當需要時，可製造包括複數個通道形成區之多閘極薄膜電晶體。
下面將參考圖10A至10E說明在基板394上製造薄膜電晶體390之處理。
首先，導電膜形成在具有絕緣表面之基板394上，然後在第一光致微影步驟中，閘極電極層391被形成。所形成之閘極電極層的邊緣為錐形較佳，在那例子中，欲堆疊在源極電極和汲極電極層上之閘極絕緣層可更充分覆蓋源極和汲極電極層。需注意的是，可以噴墨法形成抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，因此能夠降低製造成本。
雖然並未特別限制可被使用作為具有絕緣表面之基板394的基板，但是基板必須具有足夠至少承受稍後欲執行的熱處理之耐熱性。可使用由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等所形成之玻璃基板。
在使用玻璃基板且稍後執行的熱處理之溫度高的例子中，應變點高於或等於730℃之玻璃基板被使用作為玻璃基板較佳。關於玻璃基板，例如，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。需注意的是，在含有氧化鋇(BaO)的量大於氧化硼之例子中，可獲得更實用的耐熱玻璃基板。如此，使用含有BaO的量大於B2O3之玻璃基板較佳。
需注意的是，可使用諸如陶瓷基板、石英基板、或藍寶石基板等絕緣體所形成之基板來取代上述玻璃基板。另 一選擇是，可使用結晶玻璃等。另一選擇是，可適當使用塑膠基板等。
充作基膜之絕緣膜可設置在基板394和閘極電極層391之間。基膜具有防止來自基板394的雜質之擴散的功能，及可被形成具有氮化矽膜、氧化矽膜、氧氮化矽膜、及氮氧化矽膜的一或多個之單層結構或疊層結構。
閘極電極層391可被形成具有包括諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料，或含這些材料的任一個作為主要成分之合金材料的單層或疊層結構。
例如，作為閘極電極層391的兩層結構，下面結構較佳：鉬層堆疊在鋁層上之結構，鉬層堆疊在銅層上之結構，氮化鈦層或氮化鉭層堆疊在銅層上之結構，氮化鈦層和鉬層被堆疊之結構，或氮化鎢層和鎢層被堆疊之結構。作為三層結構，鎢層或氮化鎢、鋁和矽的合金或鋁和鈦的合金之層、及鈦層被堆疊之結構較佳。需注意的是，閘極電極層亦可使用透光導電膜來形成。作為透光導電膜的例子，可給定透光導電氧化物等。
接著，閘極絕緣層397形成在閘極電極層391上。
藉由電漿CVD法、濺鍍法等，可將閘極絕緣層397形成具有包括氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、及/或氧化鋁層之單層結構或疊層結構。藉由濺鍍法形成閘極絕緣層397，使得能夠防止大量的氫包含在絕緣層397中較佳。在藉由濺鍍法形成氧化矽膜之例子中，使用矽靶材或石英靶材作為靶材，及使用氧或氧和氬的混 合氣體作為濺鍍氣體。
閘極絕緣層397可具有氮化矽層和氧化矽層堆疊在閘極電極層391上之結構。例如，藉由濺鍍法，具有厚度大於或等於50nm及小於或等於200nm之氮化矽層(SiN y (y>0))可被形成作為第一閘極絕緣層，及可在第一閘極絕緣層上堆疊具有厚度大於或等於5nm及小於或等於300nm之氧化矽層(SiO x (x>0))作為第二閘極絕緣層，以形成具有厚度100nm之閘極絕緣層。
為了盡可能防止氫、氫氧根、和濕氣包含在閘極絕緣層397和氧化物半導體膜393中，作為膜形成的預處理，形成閘極電極層391之基板394在濺鍍設備的預熱室中預熱，或者預熱形成組件在上和包括閘極絕緣層397之基板394，使得附著至基板394之諸如氫和濕氣等雜質可被消滅和去除較佳。預熱的溫度高於或等於100℃及低於或等於400℃，高於或等於150℃及低於或等於300℃較佳。作為設置給預熱式的抽空單元，使用低溫泵較佳。可省略此預熱步驟。在形成氧化物絕緣層396之前，在形成組件在上和包括源極電極層395a和汲極電極層395b之基板394上同樣可執行此預熱步驟。
接著，在閘極絕緣層397上，將氧化物半導體膜393形成厚度大於或等於2nm及小於或等於200nm(見圖10A)。
需注意的是，在藉由濺鍍法形成氧化物半導體膜393之前，附著於絕緣層397的表面之灰塵藉由以引進氬氣產 生電漿的逆向濺鍍去除較佳。逆向濺鍍為在氬大氣中使用RF電源將電壓施加到基板側而未到靶材側，及在基板附近產生電漿，使得基板表面被修改之方法。需注意的是，可使用氮大氣、氦大氣、氧大氣等取代氬大氣。
藉由濺鍍法形成氧化物半導體膜393。可使用下面作為氧化物半導體膜393：In-Ga-Zn-O基的非單晶膜、In-Sn-Zn-O基的氧化物半導體膜、In-Al-Zn-O基的氧化物半導體膜、Sn-Ga-Zn-O基的氧化物半導體膜、Al-Ga-Zn-O基的氧化物半導體膜、Sn-Al-Zn-O基的氧化物半導體膜、In-Sn-O基的氧化物半導體膜、In-Zn-O基的氧化物半導體膜、Sn-Zn-O基的氧化物半導體膜、Al-Zn-O基的氧化物半導體膜、In-O基的氧化物半導體膜、Sn-O基的氧化物半導體膜、或Zn-O基的氧化物半導體膜。在此實施例中，藉由濺鍍法使用In-Ga-Zn-O基的氧化物半導體靶材形成用於膜形成之氧化物半導體膜393。可在稀有氣體(典型上為氬)大氣、氧大氣、或包括稀有氣體(典型上為氬)和氧之大氣中，藉由濺鍍法來形成氧化物半導體膜。在使用濺鍍法之例子中，可使用含大於或等於2wt%及小於或等於10wt%的SiO2之靶材來形成氧化物半導體膜。
作為用以藉由濺鍍法形成氧化物半導體膜393之靶材，可使用含氧化鋅作為主要成分之金屬氧化物靶材。作為金屬氧化物靶材的另一例子，可使用含In、Ga、及Zn之膜形成用的氧化物半導體靶材(組成比： In2O3：Ga2O3：ZnO=1：1：1(莫耳比)或In：Ga：Zn=1：1：0.5(原子比))。作為含In、Ga、及Zn之膜形成用的氧化物半導體靶材，可使用具有組成比In：Ga：Zn=1：1：1(原子比)或In：Ga：Zn=1：1：2(原子比)之靶材。此外，膜形成用的氧化物半導體靶材之填充因子大於或等於90%及小於或等於100%，大於或等於95%及小於或等於99.9%較佳。使用具有高填充因子之膜形成用的氧化物半導體靶材所形成之氧化物半導體膜是濃密的。
以基板保持在維持降壓的處理室中並且加熱至室溫或低於400℃，在去除處理室所剩餘的濕氣同時引進已去除氫和濕氣之濺鍍氣體，及使用金屬氧化物作為靶材的此種方式，將氧化物半導體膜393形成在基板394上。為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物(含碳原子之化合物亦佳)等等被去除，藉以可降低處理室所形成之氧化物半導體膜中的雜質濃度。在使用低溫泵去除處理室所剩餘的濕氣同時執行濺鍍膜形成，藉以形成氧化物半導體膜393時之基板溫度可以是室溫或低於400℃的溫度。
作為沈積條件的例子，基板和靶材之間的距離為110nm，壓力為0.6Pa、直流電(DC)功率為0.5kW、及大氣為氧大氣(氧流率的比例：100%)。需注意的是，使用脈衝式直流電(DC)電源較佳，在那例子中，膜形成 時所產生之粉末物質(亦稱作粒子或粉塵)可被降低，及可使膜厚度均勻。氧化物半導體膜具有厚度大於或等於5nm及小於或等於30nm較佳。需注意的是，適當厚度將依據氧化物半導體材料而有所不同，及可依據材料適當設定厚度。
濺鍍法的例子包括RF濺鍍法，其中高頻電源被用於濺鍍供電；DC濺鍍法，其中使用DC電源；及脈衝式DC濺鍍法，其中以脈衝方式施加偏壓。RF濺鍍法主要用於形成絕緣膜時，及DC濺鍍法主要用於形成金屬膜時。
此外，亦具有多源濺鍍設備，其中可設定不同材料的複數個靶材。利用多源濺鍍設備，不同材料的膜可被形成堆疊在同一室中，或可在同一室中同時藉由放電來形成複數種材料的膜。
此外，具有被設置有磁性系統在室內且被用於磁電管濺鍍法之濺鍍設備；或者用於ECR濺鍍法之濺鍍設備，其中在未使用輝光放電之下使用藉由使用微波所產生的電漿。
而且，作為使用濺鍍法之沈積法，亦具有反應性濺鍍法，其中在沈積期間靶材物質和濺鍍氣體成分彼此起化學反應，以形成其薄的化合物膜；以及偏壓濺鍍法，其中在沈積期間亦施加電壓到基板。
接著，在第二光致微影步驟中，氧化物半導體膜被處理成島型氧化物半導體層399(見圖10B)。需注意的是，可藉由噴墨法形成用以形成島型氧化物半導體層399 之抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，因此降低製造成本。
在將接觸孔形成於閘極絕緣層397之例子中，可在形成氧化物半導體層399時形成接觸孔。
需注意的是，可藉由乾蝕刻、濕蝕刻、或乾蝕刻和濕蝕刻二者蝕刻此處的氧化物半導體膜393。
作為用於乾蝕刻的蝕刻氣體，使用含氯的氣體(氯基的氣體，諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)等)較佳。
另一選擇是，可使用含氟的氣體(氟基的氣體，諸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3)等)；溴化氫(HBr)；氧(O2)；添加諸如氦(He)或氬(Ar)等稀有氣體之這些氣體的任一個等等。
作為乾蝕刻方法，可使用平行板RIE(反應性離子蝕刻)法或ICP(電感式耦合電漿)蝕刻法。為了將膜蝕刻成想要的形狀，適當調整蝕刻條件(施加到線圈型電極之電力量，施加到基板側上之電極的電力量，基板側上的電極之溫度等)。
作為濕蝕刻所使用的蝕刻劑，可使用磷酸、乙酸、硝酸的混合溶液、過氧化氫氨(31weight%的過氧化氫溶液：28weight%的氨溶液：水=5：2：2)等等。另一選擇是，可使用ITO07N(由KANTO化學股份有限公司所製造)。
藉由清潔將濕蝕刻之後的蝕刻劑與被蝕刻材料一起被去除。含蝕刻劑和蝕刻掉的材料之廢棄液體可被淨化，及可再使用這些材料。當從廢棄液體收集諸如氧化物半導體膜所含有的銦等材料及再使用時，可有效使用資源及可降低成本。
可依據材料適當調整蝕刻條件(諸如蝕刻劑、蝕刻時間、及溫度)，使得氧化物半導體膜可被蝕刻成想要的形狀。
需注意的是，在隨後步驟中形成導電膜之前，執行逆向濺鍍，使得附著於氧化物半導體層399和閘極絕緣層397的表面之抗蝕劑殘餘物等被去除較佳。
接著，導電膜形成在閘極絕緣層397和氧化物半導體層399上。導電膜係可藉由濺鍍法或真空蒸發法來形成。作為金屬導電膜的材料之例子，可給定選自Al(鋁)、Cr(鉻)、Cu(銅)、Ta(鉭)、Ti(鈦)、Mo(鉬)、或W(鎢)之元素；含這些元素的任一個作為成分之合金；含元素的任一個的組合之合金膜等等。另一選擇是，可使用選自錳、鎂、鋯、鈹、釷的一或多個材料。另外，導電膜可具有單層結構或包括兩或多層之疊層結構。例如，可給定包括矽之鋁膜的單層結構；鈦膜堆疊在鋁膜上之兩層結構；鈦膜、鋁膜、和鈦膜以此順序堆疊之三層結構等。另一選擇是，可使用含鋁(Al)和選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的一或複數個元素之膜、合金膜、或 氮化物膜。
在第三光致微影步驟中，抗蝕遮罩形成在導電膜上，及導電膜被選擇性蝕刻，使得源極電極層395a和汲極電極層395b被形成，然後去除抗蝕遮罩(見圖10C)。
紫外光、KrF雷射光、或ArF雷射光被用於形成第三光致微影步驟中之抗蝕遮罩用的曝光。稍後欲完成之薄膜電晶體的通道長度L係藉由氧化物半導體層412上的彼此鄰接之源極電極層和汲極電極層的底端之間的距離來決定。需注意的是，在執行曝光使得通道長度L變成小於25nm之例子中，使用具有幾奈米至幾十奈米的極短波長之極端紫外線來執行形成第二光致微影步驟中的抗蝕遮罩用之曝光。使用極端紫外線的曝光可有高解析度和深的聚焦深度。如此，稍後欲完成之薄膜電晶體的通道長度L可大於或等於10nm及小於或等於1000nm，以及可增加電路的操作速度，而且關閉狀態電流的值極小，如此使電力消耗較低。
需注意的是，為了防止氧化物半導體層399在蝕刻導電膜時被去除，適當調整導電膜和氧化物半導體層399的材料和蝕刻條件。
在此實施例中，Ti膜被使用作為導電膜，In-Ga-Zn-O基的氧化物半導體被用於氧化物半導體層399，及過氧化氫氨溶液(氨、水、及過氧化氫溶液的混合物)被使用作為蝕刻劑。
需注意的是，在第三光致微影步驟中，在一些例子 中，只有氧化物半導體層399的部分被蝕刻，以形成具有溝槽(凹下部)之氧化物半導體層。此外，可藉由噴墨法形成用以形成源極電極層395a和汲極電極層395b之抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，如此降低製造成本。
為了減少光致微影處理中之光遮罩數目和步驟數目，可藉由使用使用多色調遮罩所形成之抗蝕遮罩來執行蝕刻，多色調遮罩為經由此透射光以具有複數個強度之曝光遮罩。因為使用多色調遮罩所形成之抗蝕遮罩具有複數個厚度且可進一步藉由執行蝕刻來改變形狀，所以可將抗蝕遮罩用在複數個蝕刻步驟以提供不同圖案。因此，可藉由使用多色調遮罩來形成對應於至少兩種不同圖案之抗蝕遮罩。如此，可降低曝光遮罩的數目，亦可降低對應的光致微影步驟的數目，藉以可實現處理的簡化。
附著於露出的氧化物半導體層之表面的水等係可藉由使用諸如N2O、N2、或Ar等氣體的電漿處理來去除。可使用氧和氬的混合氣體來執行電漿處理。
在執行電漿處理的例子中，在未暴露至空氣之下，將氧化物絕緣層396形成作為與氧化物半導體層的部分接觸之充作保護絕緣膜的氧化物絕緣層(見圖10C)。在此實施例中，氧化物絕緣層396被形成，以與氧化物半導體層399未與源極電極層395a和汲極電極層395b重疊之區域中的氧化物半導體層399接觸。
在此實施例中，以將形成組件在上和包括島型氧化物 半導體層399、源極電極層395a、和汲極電極層395b之基板394加熱至室溫或低於100℃、引進含氫和濕氣被去除之高純度氧的濺鍍氣體、及使用矽半導體靶材之此種方式，含缺陷之氧化矽層被形成作為氧化物絕緣層396。
例如，在下面條件之下，在氧的大氣中(氧流率的比例為100%)，藉由使用具有純度6N(電阻率為0.01Ωcm)的摻硼矽靶材之脈衝式DC濺鍍法形成氧化矽膜：基板和靶材之間的距離(T-S距離)為89mm、壓力0.4Pa、及直流電(DC)功率為6kW。膜厚度為300nm。需注意的是，作為用以形成氧化矽膜之靶材，可使用石英(合成石英較佳)取代矽靶材。需注意的是，使用氧或氧和氬的混合氣體作為濺鍍氣體。
在那例子中，在去除處理室所剩餘的濕氣同時形成氧化物絕緣層396，使得防止氫、氫氧根、或濕氣包含在氧化物半導體層399及氧化物絕緣層396中。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物等等被去除，藉以可降低處理室所形成之氧化物絕緣層396中的雜質濃度。
需注意的是，作為氧化物絕緣層396，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層等來取代氧化矽層。
而且，可在氧化物絕緣層396和氧化物半導體層399 彼此接觸之下，可以100℃至400℃執行熱處理。此實施例的氧化物絕緣層396含有大量的缺陷；如此，藉由此熱處理，可將氧化物半導體層399所含有之諸如氫、濕氣、氫氧根、或氫化物等雜質擴散到氧化物絕緣層396，使得氧化物半導體層399所含有之雜質被降低。
經由上述步驟，可製造包括氫、濕氣、氫氧根、或氫化物的濃度被降低之氧化物半導體層392的薄膜電晶體390(見圖10E)。
如上述，在形成氧化物半導體膜時，反應大氣所剩餘的濕氣被去除，藉以可降低氧化物半導體膜中之氫和氫化物的濃度。如此，可達成氧化物半導體膜的穩定化。
保護絕緣層可設置在氧化物絕緣層上。在此實施例中，保護絕緣層398形成在氧化物絕緣層396上。使用氮化矽膜、氧氮化矽膜、氮化鋁膜、氧氮化鋁膜等作為保護絕緣層398。
作為保護絕緣層398，以形成組件在上且包括氧化物絕緣層396之基板被加熱至溫度100℃至400℃、及氫和濕氣被去除且含有高純度氮之濺鍍氣體被引進的此種方式，使用矽半導體靶材形成氮化矽膜。同樣在那例子中，以類似於氧化物絕緣層396之方式的方式，在去除處理室所剩餘的濕氣同時形成保護絕緣層398較佳。
在形成保護絕緣層398之例子中，在形成保護絕緣層398時，將基板394加熱至100℃至400℃，藉以氧化物半導體層所含有的氫或濕氣可被擴散到氧化物絕緣層內。在 那例子中，在形成氧化物絕緣層396之後，不一定要執行熱處理。
在形成氧化矽層作為氧化物絕緣層396以及作為保護絕緣層398之氮化矽層堆疊在其上之例子中，可使用相同矽靶材，在相同處理室中形成氧化矽層和氮化矽層。首先，以引進含氧之氣體和使用處理室所提供之矽靶材的此種方式來形成氧化矽層。然後，以將氣體轉換成含氮之氣體和使用用於氮化矽層之矽靶材的此種方式來形成氮化矽層。可在未暴露至空氣之下連續形成氧化矽層和氮化矽層；如此，可防止諸如氫或濕氣等雜質附著於氧化矽層的表面。在那例子中，執行熱處理(以溫度100℃至400℃較佳)，使得在氧化矽層被形成作為氧化物絕緣層396和作為保護絕緣層398之氮化矽層堆疊在其上之後，氧化物半導體層所含有的氫或濕氣被擴散到氧化物絕緣層內。
而且，可在形成保護絕緣層之後，在空氣大氣中，100℃至200℃執行熱處理達1小時至30小時。可以固定加熱溫度執行此熱處理。另一選擇是，下面加熱溫度變化可被重複實施複數次：加熱溫度從室溫增加到100℃至200℃，然後降至室溫。另一選擇是，可在降壓之下在形成氧化物絕緣層之前執行此熱處理。當在降壓之下執行熱處理時，可縮短熱處理時間。此熱處理能夠獲得正常關薄膜電晶體。如此，可增加顯示裝置的可靠性。
另外，在形成充作通道形成區之氧化物半導體層於閘極絕緣層上時去除反應大氣所剩餘的濕氣，藉以可降低氧 化物半導體層中之氫和氫化物的濃度。
因為以溫度400℃或更低來執行上述步驟，所以可將處理應用到使用具有側邊長於或等於1米和厚度小於或等於1毫米的玻璃基板之製造處理。此外，因為可以處理溫度400℃或更低來執行上述全部步驟，所以可在未消耗太多能量之下製造顯示面板。
如上述，高度純淨的氧化物半導體層被用於薄膜電晶體，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例6)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之另一例子。此實施例所說明之薄膜電晶體310可被使用作為實施例1中之薄膜電晶體106。
圖11A至11E圖解此實施例的薄膜電晶體之橫剖面結構的例子。圖11A至11E所示之薄膜電晶體310具有底閘極結構，並且亦被稱作反相交錯式薄膜電晶體。
雖然薄膜電晶體310被說明作單閘極薄膜電晶體，但是當需要時，可製造包括複數個通道形成區之多閘極薄膜 電晶體。
下面將參考圖11A至11E說明在基板300上製造薄膜電晶體310之處理。圖11E圖解保護絕緣層形成在薄膜電晶體310上之結構。
首先，導電膜形成在具有絕緣表面之基板300上，然後在其上執行第一光致微影步驟，以形成閘極電極層311。需注意的是，可以噴墨法形成抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，因此能夠降低製造成本。
雖然並未特別限制可被使用作為具有絕緣表面之基板300的基板，但是基板必須具有足夠至少承受稍後欲執行的熱處理之耐熱性。可使用由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等所形成之玻璃基板。
在使用玻璃基板且稍後執行的熱處理之溫度高的例子中，應變點高於或等於730℃之玻璃基板被使用作為玻璃基板較佳。關於玻璃基板，例如，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。需注意的是，在含有氧化鋇(BaO)的量大於氧化硼之例子中，可獲得更實用的耐熱玻璃基板。如此，使用含有BaO的量大於B2O3之玻璃基板較佳。
需注意的是，可使用諸如陶瓷基板、石英基板、或藍寶石基板等絕緣體所形成之基板來取代上述玻璃基板。另一選擇是，可使用結晶玻璃等。
充作基膜之絕緣膜可設置在基板300和閘極電極層311之間。基膜具有防止來自基板300的雜質元素之擴散 的功能，及可被形成具有氮化矽膜、氧化矽膜、氧氮化矽膜、及氮氧化矽膜的一或多個之單層結構或疊層結構。
閘極電極層311可被形成具有包括諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料，或含這些材料的任一個作為主要成分之合金材料的單層或疊層結構。
例如，作為閘極電極層311的兩層結構，下面結構較佳：鉬層堆疊在鋁層上之結構，鉬層堆疊在銅層上之結構，氮化鈦層或氮化鉭層堆疊在銅層上之結構，氮化鈦層和鉬層被堆疊之結構，或氮化鎢層和鎢層被堆疊之結構。作為三層結構，鎢層或氮化鎢、鋁和矽的合金或鋁和鈦的合金之層、及鈦層被堆疊之結構較佳。
接著，閘極絕緣層302形成在閘極電極層311上。
藉由電漿CVD法、濺鍍法等，可將閘極絕緣層302形成具有包括氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、及/或氧化鋁層之單層結構或疊層結構。例如，可藉由電漿CVD，使用含SiH4、氧、和氮之沈積氣體來形成氮氧化矽層。閘極絕緣層302的厚度大於或等於100nm及小於或等於500nm。在疊層結構的例子中，例如，具有厚度大於或等於50nm及小於或等於200nm之第一閘極絕緣層以及具有厚度大於或等於5nm及小於或等於300nm之第二閘極絕緣層以此順序堆疊。
在此實施例中，作為閘極絕緣層302，藉由電漿CVD法形成具有厚度小於或等於200nm之氮氧化矽層。
接著，在閘極絕緣層302上，將氧化物半導體膜330 形成厚度大於或等於2nm及小於或等於200nm。
需注意的是，在藉由濺鍍法形成氧化物半導體膜330之前，藉由引進氬氣產生電漿之逆向濺鍍去除第二閘極絕緣層302的表面上之塵土較佳。需注意的是，可使用氮大氣、氦大氣、氧大氣等來取代氬大氣。
氧化物半導體膜330係使用In-Ga-Zn-O基的非單晶膜；或In-Sn-Zn-O基的氧化物半導體膜、In-Al-Zn-O基的氧化物半導體膜、Sn-Ga-Zn-O基的氧化物半導體膜、Al-Ga-Zn-O基的氧化物半導體膜、Sn-Al-Zn-O基的氧化物半導體膜、In-Sn-O基的氧化物半導體膜、In-Zn-O基的氧化物半導體膜、Sn-Zn-O基的氧化物半導體膜、Al-Zn-O基的氧化物半導體膜、In-O基的氧化物半導體膜、Sn-O基的氧化物半導體膜、或Zn-O基的氧化物半導體膜所形成。在此實施例中，氧化物半導體膜330係藉由使用膜形成用之In-Ga-Zn-O基的氧化物半導體靶材之濺鍍法來形成。此階段的橫剖面圖對應於圖11A。此外，可在稀有氣體(典型上為氬)大氣、氧大氣、或含稀有氣體(典型上為氬)和氧之大氣中，藉由濺鍍法來形成氧化物半導體膜330。在藉由濺鍍法形成氧化物半導體膜330之例子中，可使用含2wt%至10wt%的SiO2之靶材來形成。
作為由濺鍍法來形成氧化物半導體膜330之靶材，可使用含氧化鋅作為主要成分之金屬氧化物靶材。作為金屬氧化物靶材的另一例子，可使用含In、Ga、及Zn之膜形成用的氧化物半導體靶材(組成比： In2O3：Ga2O3：ZnO=1：1：1(莫耳比)或In：Ga：Zn=1：1：0.5(原子比))。作為含In、Ga、及Zn之膜形成用的氧化物半導體靶材，可使用具有組成比In：Ga：Zn=1：1：1(原子比)或In：Ga：Zn=1：1：2(原子比)之靶材。此外，膜形成用的氧化物半導體靶材之填充因子大於或等於90%及小於或等於100%，大於或等於95%及小於或等於99.9%較佳。使用具有高填充因子之膜形成用的氧化物半導體靶材所形成之氧化物半導體膜是濃密的。
作為用以形成氧化物半導體膜330之濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
基板保持在維持降壓的處理室中，並且加熱至高於或等於100℃及低於或等於600℃，高於或等於200℃及低於或等於400℃較佳。在加熱基板的同時執行膜形成，藉以可降低所形成的氧化物半導體膜所含有之雜質的濃度。然後，在去除處理室所剩餘的氣體同時引進氫和濕氣被去除之濺鍍氣體，及使用金屬氧化物作為靶材將氧化物半導體膜330形成在閘極絕緣層302上。為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物(含碳原子之化合物亦佳)等等被去除，藉以可降低處理室所形成之氧化物半導體膜中的雜質濃度。
作為沈積條件的例子，基板和靶材之間的距離為100nm，壓力為0.6Pa、直流電(DC)功率為0.5kW、及大氣為氧大氣(氧流率的比例：100%)。需注意的是，使用脈衝式直流電(DC)電源較佳，在那例子中，膜形成時所產生之粉末物質(亦稱作粒子或粉塵)可被降低，及可使膜厚度均勻。氧化物半導體膜具有厚度大於或等於5nm及小於或等於30nm較佳。需注意的是，適當厚度將依據氧化物半導體材料而有所不同，及可依據材料適當設定厚度。
接著，在第二光致微影步驟中，將氧化物半導體膜330處理成島型氧化物半導體層。可以噴墨法形成用以形成島型氧化物半導體層之抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，如此能夠降低製造成本。
接著，在氧化物半導體層上執行第一熱處理。可藉由此第一熱處理將氧化物半導體層脫水或除氫。第一熱處理的溫度高於或等於400℃及低於或等於750℃，高於或等於400℃及低於或等於基板的應變點較佳。此處，將基板置放在電爐中，其為熱處理設備的一種，及以450℃在氮大氣中，於氧化物半導體層上執行熱處理達一小時，然後在氧化物半導體層未暴露至空氣之下來防止水和氫進入氧化物半導體層。以上述方式，獲得氧化物半導體層331(見圖11B)。
熱處理設備並不侷限於電爐，及可被設置有藉由來自諸如電阻加熱器等加熱器等等之熱傳導或熱輻射來加熱欲 待處理的物體之裝置。例如，可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)等RTA(快速熱退火)設備。LRTA設備為用以藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱欲處理的物體之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。作為氣體，使用不由於熱處理而與處理的物體起反應之鈍氣，諸如氮或諸如氬等稀有氣體等。
例如，作為第一熱處理，GRTA可被執行如下。基板被轉移及置放在已被加熱至高溫650℃至700℃之鈍氣中，加熱幾分鐘，及從已被加熱至高溫的鈍氣轉移出來及取出。GRTA能夠在短時間高溫熱處理。
需注意的是，在第一熱處理中，水、氫等等未包含在氮或諸如氦、氖、或氬等鈍氣的大氣中較佳。引進到熱處理設備之氮或諸如氦、氖、或氬等鈍氣的純度被設定成6N(99.9999%)或更高，7N(99.99999%)或更高較佳(即、雜質濃度為1ppm或更低，0.1ppm或更低較佳)。
另外，依據第一熱處理的條件或氧化物半導體層的材料，可將氧化物半導體層結晶成微晶膜或複晶膜。例如，可將氧化物半導體層結晶成具有結晶程度90%或更大或者80%或更大之微晶半導體膜。另外，依據第一熱處理的條件或氧化物半導體層的材料，氧化物半導體層可以是未含有結晶成分之非晶氧化物半導體膜。氧化物半導體層可變 成微晶部(具有晶粒直徑大於或等於1nm及大於或小於20nm，典型上大於或等於2nm及大於或小於4nm)被混合到非晶氧化物半導體內之氧化物半導體膜。
可在將氧化物半導體膜330處理成島型氧化物半導體層之前執行用於氧化物半導體層的第一熱處理。在那例子中，在第一熱處理之後從加熱設備取出基板，然後執行光致微影步驟。
可在下面時序的任一個中執行具有將氧化物半導體層脫水或除氫的作用之熱處理：在形成氧化物半導體層之後；在源極電極和汲極電極形成在氧化物半導體層上之後；及在保護絕緣膜形成在源極電極和汲極電極上之後。
在接觸孔形成在閘極絕緣層302之例子中，可在氧化物半導體膜330的脫水作用或除氫作用之前或之後執行接觸孔的形成。
需注意的是，氧化物半導體膜的蝕刻可以是乾蝕刻，並不侷限於濕蝕刻。
依據材料可適當調整蝕刻條件(諸如蝕刻劑、蝕刻時間、和溫度等)，使得氧化物半導體膜可被蝕刻成想要的形狀。
接著，導電膜形成在閘極絕緣層302和氧化物半導體層331上。導電膜係可藉由濺鍍法或真空蒸發法來形成。作為金屬導電膜的材料之例子，可給定選自Al(鋁)、Cr(鉻)、Cu(銅)、Ta(鉭)、Ti(鈦)、Mo(鉬)、或W(鎢)之元素；含這些元素的任一個作為成 分之合金；含元素的任一個的組合之合金膜等等。另一選擇是，可使用選自錳、鎂、鋯、鈹、釷的一或多個材料。另外，導電膜可具有單層結構或包括兩或多層之疊層結構。例如，可給定包括矽之鋁膜的單層結構；鈦膜堆疊在鋁膜上之兩層結構；鈦膜、鋁膜、和鈦膜以此順序堆疊之三層結構等。另一選擇是，可使用含鋁(Al)和選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的一或複數個元素之膜、合金膜、或氮化物膜。
在形成導電膜之後執行熱處理的例子中，導電膜具有高到足夠承受熱處理的耐熱性較佳。
在第三光致微影步驟中，抗蝕遮罩形成在導電膜上，及導電膜被選擇性蝕刻，以形成源極電極層315a和汲極電極層315b，然後去除抗蝕遮罩(見圖11C)。
紫外光、KrF雷射光、或ArF雷射光被用於形成第三光致微影步驟中之抗蝕遮罩用的曝光。稍後欲完成之薄膜電晶體的通道長度L係藉由氧化物半導體層331上的彼此鄰接之源極電極層和汲極電極層的底端之間的距離來決定。需注意的是，在執行曝光使得通道長度L變成小於25nm之例子中，使用具有幾奈米至幾十奈米的極短波長之極端紫外線來執行形成第二光致微影步驟中的抗蝕遮罩用之曝光。使用極端紫外線的曝光可有高解析度和深的聚焦深度。如此，稍後欲完成之薄膜電晶體的通道長度L可大於或等於10nm及小於或等於1000nm，以及可增加電 路的操作速度，而且關閉狀態電流的值極小，如此使電力消耗較低。
需注意的是，為了防止氧化物半導體層331在蝕刻導電膜時被去除，可適當調整導電膜和氧化物半導體層331的材料和蝕刻條件。
在此實施例中，Ti膜被使用作為導電膜，In-Ga-Zn-O基的氧化物半導體被用於氧化物半導體層331，及過氧化氫氨溶液(氨、水、及過氧化氫的混合物)被使用作為蝕刻劑。
需注意的是，在第三光致微影步驟中，在一些例子中，只有氧化物半導體層331的部分被蝕刻，以形成具有溝槽(凹下部)之氧化物半導體層。此外，可藉由噴墨法形成用以形成源極電極層315a和汲極電極層315b之抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，如此能夠降低製造成本。
另外，氧化物導電層可形成在氧化物半導體層和源極及汲極電極層之間。可連續形成氧化物導電層和用以形成源極和汲極電極層之金屬層。氧化物導電層可充作源極和汲極區。
設置氧化物導電層作為氧化物半導體層和源極及汲極電極層之間的源極和汲極區能夠減少源極和汲極區的電阻以及能夠以高速操作電晶體。
為了降低光致微影步驟的中之光遮罩和步驟數目，可藉由使用使用多色調遮罩所形成之抗蝕遮罩來執行蝕刻， 多色調遮罩為經由此透射光以具有複數個強度之曝光遮罩。因為使用多色調遮罩所形成之抗蝕遮罩具有複數個厚度且可進一步藉由執行蝕刻來改變形狀，所以可將抗蝕遮罩用在複數個蝕刻步驟以提供不同圖案。因此，可藉由使用多色調遮罩來形成對應於至少兩種不同圖案之抗蝕遮罩。如此，可降低曝光遮罩的數目，亦可降低對應的光致微影步驟的數目，藉以可實現處理的簡化。
接著，執行使用諸如N2O、N2、或Ar等氣體之電漿處理。此電漿處理去除吸附於露出的氧化物半導體層之表面上的水等。可使用氧和氬的混合氣體來執行電漿處理。
在電漿處理之後，在未暴露至空氣之下，形成充作保護絕緣膜及與氧化物半導體層的部分接觸之氧化物絕緣層316。
可適當藉由諸如濺鍍法等諸如水或氫等雜質不進入氧化物絕緣層316之方法，將氧化物絕緣層316形成厚度至少1nm。當氧化物絕緣層316含有氫時，氫進入氧化物半導體層或氧化物半導體層中的氧被氫析取，因此減少與形成通道的側邊相對之側邊上(所謂的背通道側)(使背通道側具有n導電性)的氧化物半導體層之電阻，如此會形成寄生通道。因此，為了形成盡可能含有越少的氫越好之氧化物絕緣層316，利用未使用氫之形成法較佳。
在此實施例中，作為氧化物絕緣層316，藉由濺鍍法形成厚度200nm之氧化矽膜。膜形成時之基板溫度可高於或等於室溫及低於或等於300℃，及在此實施例為 100℃。可在稀有氣體(典型上為氬)大氣、氧大氣、或包括稀有氣體(典型上為氬)和氧之大氣中，藉由濺鍍法形成氧化矽膜。作為靶材，可使用氧化矽靶材或矽靶材。例如，可在氧和氮的大氣中，藉由濺鍍法，使用矽靶材形成氧化矽。作為被形成與電阻被降低的氧化物半導體層接觸之氧化物絕緣層316，使用不包括諸如濕氣、氫離子、及OH-等雜質且阻隔這些雜質從外面進入之無機絕緣膜。典型上，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等。
在那例子中，在去除處理室所剩餘的濕氣同時形成氧化物絕緣層316較佳，使得防止氫、氫氧根、或濕氣包含在氧化物半導體層331和氧化物絕緣層316中。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物、含碳原子之化合物等等被去除，藉以可降低處理室所形成之氧化物絕緣層316中的雜質濃度。
作為形成氧化物絕緣層316所使用的濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
接著，在鈍氣大氣或氧氣大氣執行第二熱處理(高於或等於200℃及低於或等於400℃較佳，例如，高於或等於250℃及低於或等於350℃)。例如，在氮大氣中以 250℃執行第二熱處理一小時。藉由第二熱處理，在氧化物半導體層的部分(通道形成區)與氧化物絕緣層316接觸同時施加熱。
經由上述步驟，在所形成的氧化物半導體膜上執行用於脫水作用或除氫作用的熱處理以降低電阻之後，氧化物半導體膜的部分被選擇性在氧過量狀態中。結果，與閘極電極層311重疊之通道形成區313變成i型，及以自我對準方式形成與源極電極層315a重疊之高電阻源極區314a和與汲極電極層315b重疊之高電阻汲極區314b。經由上述步驟，製造薄膜電晶體310(見圖11D)。
而且，可在空氣大氣中以100℃至200℃執行熱處理達1小時。在此實施例中，以150℃執行熱處理達10小時。可以固定加熱溫度執行此熱處理。另一選擇是，下面加熱溫度變化可被重複實施複數次：加熱溫度從室溫增加到100℃至200℃，然後降至室溫。另一選擇是，可在降壓之下在形成氧化物絕緣層之前執行此熱處理。當在降壓之下執行熱處理時，可縮短熱處理時間。此熱處理能夠獲得正常關薄膜電晶體。如此，可增加顯示裝置的可靠性。
高電阻汲極區314b(或高電阻源極區314a)被形成在與汲極電極層315b(或源極電極層315a)重疊之氧化物半導體層的部位中，藉以可增加薄膜電晶體的可靠性。尤其是，形成高電阻汲極區314b能夠有導電性透過高電阻汲極區314b從汲極電極層315b到通道形成區313逐漸改變之結構。如此，在利用連接到用以供應高供電電位 Vdd之配線的汲極電極層315b操作電晶體之例子中，高電阻汲極區314b充作緩衝器，如此，即使高電壓施加在閘極電極層311和汲極電極層315b之間，電場的局部集中仍不太可能發生，如此增加電晶體的耐壓。
另外，在氧化物半導體層的厚度為15nm或更小之例子中，氧化物半導體層中之高電阻源極區或高電阻汲極區被形成在整個厚度方向上。在氧化物半導體層的厚度為30nm至50nm之例子中，在氧化物半導體層的部分中，在與源極電極層或汲極電極層及其附近接觸之氧化物半導體層的區域中，電阻被降低。然後，形成高電阻源極區或高電阻汲極區，同時可使接近閘極絕緣膜之氧化物半導體層中的區域變成i型區。
保護絕緣層可額外形成在氧化物絕緣層316上。例如，藉由RF濺鍍法形成氮化矽膜。因為RF濺鍍法具有高生產力，所以被使用作為保護絕緣層的膜形成法較佳。使用不包括諸如濕氣、氫離子、及OH-等雜質且阻隔這些雜質從外面進入之無機絕緣膜形成保護絕緣層；例如，使用氮化矽膜、氮化鋁膜、氧氮化矽膜、氧氮化鋁膜等。在此實施例中，作為保護絕緣層，使用氮化矽膜形成保護絕緣層303(見圖11E)。
在此實施例中，作為保護絕緣層303，以形成組件在上且包括氧化物絕緣層316之基板被加熱至溫度100℃至400℃、及氫和濕氣被去除且含有高純度氮之濺鍍氣體被引進的此種方式，使用矽半導體靶材形成氮化矽膜。同樣 在那例子中，以類似於氧化物絕緣層316之方式的方式，在去除處理室所剩餘的濕氣同時形成保護絕緣層303較佳。
平面化用的平面化絕緣層可設置在保護絕緣層303上。
如上述，高度純淨的氧化物半導體層被用於薄膜電晶體，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例7)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之另一例子。此實施例所說明之薄膜電晶體360可被使用作為實施例1中之薄膜電晶體106。
圖12A至12D圖解此實施例的薄膜電晶體之橫剖面結構的例子。圖12A至12D所示之薄膜電晶體360具有被稱作通道保護型(通道停止型)之底閘極結構，並且亦被稱作反相交錯式薄膜電晶體。
雖然薄膜電晶體360被說明作單閘極薄膜電晶體，但是當需要時，可製造包括複數個通道形成區之多閘極薄膜 電晶體。
下面將參考圖12A至12D說明在基板320上製造薄膜電晶體360之處理。
首先，導電膜形成在具有絕緣表面之基板320上，然後在其上執行第一光致微影步驟，以形成閘極電極層361。需注意的是，可以噴墨法形成抗蝕遮罩。以噴墨法形成抗蝕遮罩不需要光遮罩，因此能夠降低製造成本。
閘極電極層361被形成具有包括諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬元素；或者含這些材料的任一個作為主要成分之金屬材料的單層或疊層結構。
接著，閘極絕緣層322形成在閘極電極層361上。
在此實施例中，作為閘極絕緣層322，可藉由電漿CVD法，形成具有厚度小於或等於200nm之氮氧化矽層。
接著，在閘極絕緣層332上，將氧化物半導體膜332形成厚度大於或等於2nm及小於或等於200nm，及在第二光致微影步驟中，將氧化物半導體膜處理成島型氧化物半導體層。在此實施例中，氧化物半導體膜係藉由使用膜形成用之In-Ga-Zn-O基的氧化物半導體靶材之濺鍍法來形成。
在那例子中，在去除處理室所剩餘的濕氣同時形成氧化物半導體膜較佳，使得防止氫、氫氧根、或濕氣包含在氧化物半導體膜中。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較 佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物等被去除，藉以可降低處理室所形成之氧化物半導體膜中的雜質濃度。
作為形成氧化物半導體膜所使用的濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
接著，執行氧化物半導體層的脫水作用或除氫作用。用於脫水作用或除氫作用的第一熱處理之溫度高於或等於400℃及低於或等於750℃，高於或等於400℃及低於基板的應變點較佳。此處，將基板置放在電爐中，其為熱處理設備的一種，及以450℃在氮大氣中，於氧化物半導體層上執行熱處理達一小時，然後在氧化物半導體層未暴露至空氣之下來防止水和氫進入氧化物半導體層。以上述方式，獲得氧化物半導體層(見圖12A)。
接著，執行使用諸如N2O、N2、或Ar等氣體之電漿處理。此電漿處理去除吸附於露出的氧化物半導體層之表面上的水等。可使用氧和氬的混合氣體來執行電漿處理。
接著，氧化物絕緣層形成在閘極絕緣層322和氧化物半導體層332上。之後，在第三光致微影步驟中，形成抗蝕遮罩，及氧化物絕緣層被選擇性蝕刻以形成氧化物絕緣層366，然後去除抗蝕遮罩。
在此實施例中，作為氧化物絕緣層366，藉由濺鍍法 形成具有厚度200nm之氧化矽膜。膜形成時之基板溫度可高於或等於室溫及低於或等於300℃，及在此實施例為100℃。可在稀有氣體(典型上為氬)大氣、氧大氣、或包括稀有氣體(典型上為氬)和氧之大氣中，藉由濺鍍法形成氧化矽膜。作為靶材，可使用氧化矽靶材或矽靶材。例如，可在氧和氮的大氣中，藉由濺鍍法，使用矽靶材形成氧化矽。作為被形成與電阻被降低的氧化物半導體層接觸之氧化物絕緣層366，使用不包括諸如濕氣、氫離子、及OH-等雜質且阻隔這些雜質從外面進入之無機絕緣膜。典型上，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等。
在那例子中，在去除處理室所剩餘的濕氣同時形成氧化物絕緣層366較佳，使得防止氫、氫氧根、或濕氣包含在氧化物半導體層332和氧化物絕緣層366中。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物、含碳原子之化合物等等被去除，藉以可降低處理室所形成之氧化物絕緣層366中的雜質濃度。
作為形成氧化物絕緣層366所使用的濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
接著，在鈍氣大氣或氧氣大氣執行第二熱處理(高於 或等於200℃及低於或等於400℃較佳，例如，高於或等於250℃及低於或等於350℃)。例如，在氮大氣中以250℃執行第二熱處理一小時。藉由第二熱處理，在氧化物半導體層的部分(通道形成區)與氧化物絕緣層366接觸同時施加熱。
在此實施例中，被設置有氧化物絕緣層366且局部露出之氧化物半導體層332進一步在氮大氣或鈍氣大氣或降壓下經過熱處理。藉由在氮大氣或鈍氣大氣或降壓下經過熱處理，可降低未被氧化物絕緣層366覆蓋之氧化物半導體層441的露出區之電阻。例如，在氮大氣中以250℃執行熱處理一小時。
藉由在氮大氣中於設置有氧化物絕緣層366之氧化物半導體層332上所執行的熱處理，氧化物半導體層332的露出區之電阻被降低，藉以形成包括具有不同電阻的區域之氧化物半導體層362(在圖12B中被表示成陰影區和白色區)。
接著，導電膜形成在閘極絕緣層322、半導體層362、和氧化物絕緣層366上。之後，在第四光致微影步驟中，導電膜被選擇性蝕刻，以形成源極電極層365a和汲極電極層365b，然後去除抗蝕遮罩(見圖12C)。
作為源極電極層365a和汲極電極層365b的材料，具有選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素；含這些元素的任一個作為主要成分之合金；含這些元素的任一個之組合的合金等。另外，導電膜可具有單層結構或包括兩 或多層的疊層結構。
經由上述步驟，在所形成的氧化物半導體膜上執行用於脫水作用或除氫作用的熱處理以降低電阻之後，氧化物半導體膜的部分被選擇性在氧過量狀態中。結果，與閘極電極層366重疊之通道形成區363變成i型，及以自我對準方式形成與源極電極層365a重疊之高電阻源極區364a和與汲極電極層365b重疊之高電阻汲極區364b。經由上述步驟，製造薄膜電晶體360。
而且，可在空氣大氣中以100℃至200℃執行熱處理達1小時。在此實施例中，以150℃執行熱處理達10小時。可以固定加熱溫度執行此熱處理。另一選擇是，下面加熱溫度變化可被重複實施複數次：加熱溫度從室溫增加到100℃至200℃，然後降至室溫。另一選擇是，可在降壓之下在形成氧化物絕緣層之前執行此熱處理。當在降壓之下執行熱處理時，可縮短熱處理時間。此熱處理能夠獲得正常關薄膜電晶體。如此，可增加顯示裝置的可靠性。
高電阻汲極區364b(或高電阻源極區364a)被形成在與汲極電極層365b(或源極電極層365a)重疊之氧化物半導體層的部位中，藉以可增加薄膜電晶體的可靠性。尤其是，形成高電阻汲極區364b能夠有導電性透過高電阻汲極區364b從汲極電極層365b到通道形成區363逐漸改變之結構。如此，在利用連接到用以供應高供電電位Vdd之配線的汲極電極層365b操作電晶體之例子中，高電阻汲極區364b充作緩衝器，如此，即使高電壓施加在 閘極電極層361和汲極電極層365b之間，電場的局部集中仍不太可能發生，如此增加電晶體的耐壓。
接著，保護絕緣層323形成在源極電極層365a、汲極電極層365b、和氧化物絕緣層366上。在此實施例中，保護絕緣層323係使用氮化矽膜來形成(見圖12D)。
需注意的是，氧化物絕緣層可額外形成在源極電極層365a、汲極電極層365b、和氧化物絕緣層366上，及保護絕緣層323可堆疊在氧化物絕緣層上。
如上述，高度純淨的氧化物半導體層被用於薄膜電晶體，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例8)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之另一例子。此實施例所說明之薄膜電晶體350可被使用作為實施例1中之薄膜電晶體106。
圖13A至13D圖解此實施例的薄膜電晶體之橫剖面結構的例子。
雖然薄膜電晶體350被說明作單閘極薄膜電晶體，但是當需要時，可製造包括複數個通道形成區之多閘極薄膜電晶體。
下面將參考圖13A至13D說明在基板340上製造薄膜電晶體350之處理。
首先，導電膜形成在具有絕緣表面之基板340上，然後在其上執行第一光致微影步驟，以形成閘極電極層351。在此實施例中，作為閘極電極層351，藉由濺鍍法形成具有厚度150nm之鎢膜。
接著，閘極絕緣層342形成在閘極電極層351上。在此實施例中，作為閘極絕緣層342，可藉由電漿CVD法，形成具有厚度小於或等於100nm之氮氧化矽層。
接著，導電膜形成在閘極絕緣層342上。之後，在第二光致微影步驟中，抗蝕遮罩形成在導電膜上，及導電膜被選擇性蝕刻，以形成源極電極層355a和汲極電極層355b，然後去除抗蝕遮罩(見圖13A)。
接著，形成氧化物半導體膜345(見圖13B)。在此實施例中，氧化物半導體膜345係藉由使用膜形成用的In-Ga-Zn-O基的氧化物半導體靶材之濺鍍法所形成。在第三光致微影步驟中，氧化物半導體膜345被處理成島型氧化物半導體層。
在那例子中，在去除處理室所剩餘的濕氣同時形成氧化物半導體膜345，以防止氫、氫氧根、或濕氣包含在氧化物半導體膜345中較佳。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物(含碳原子之化合物亦佳)等等被去除，藉以可降低處理室所形成之氧化物半導體膜345中的雜質濃度。
作為用於形成氧化物半導體膜345之濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
接著，執行氧化物半導體層的脫水作用或除氫作用。用於脫水作用或除氫作用的第一熱處理之溫度高於或等於400℃及低於或等於750℃，高於或等於400℃及低於基板的應變點較佳。此處，將基板置放在電爐中，其為熱處理設備的一種，及以450℃在氮大氣中，於氧化物半導體層上執行熱處理達一小時，然後在氧化物半導體層未暴露至空氣之下來防止水和氫進入氧化物半導體層。以上述方式，獲得氧化物半導體層346(見圖13C)。
作為第一熱處理，GRTA可被執行如下。基板被轉移及置放在已被加熱至高溫650℃至700℃之鈍氣中，加熱幾分鐘，及從已被加熱至高溫的鈍氣轉移出來及取出。GRTA能夠在短時間高溫熱處理。
接著，充作保護絕緣膜之氧化物絕緣層356被形成與氧化物半導體層346接觸。
可適當藉由諸如濺鍍法等諸如水或氫等雜質不進入氧 化物絕緣層356之方法，將氧化物絕緣層356形成厚度至少1nm。當氧化物絕緣層356含有氫時，氫進入氧化物半導體層或氧化物半導體層中的氧被氫析取，因此減少與形成通道的側邊相對之側邊上(所謂的背通道側)(使背通道側具有n導電性)的氧化物半導體層之電阻，如此會形成寄生通道。因此，為了形成盡可能含有越少的氫越好之氧化物絕緣層356，利用未使用氫之形成法較佳。
在此實施例中，作為氧化物絕緣層356，藉由濺鍍法形成厚度200nm之氧化矽膜。膜形成時之基板溫度可高於或等於室溫及低於或等於300℃，及在此實施例為100℃。可在稀有氣體(典型上為氬)大氣、氧大氣、或包括稀有氣體(典型上為氬)和氧之大氣中，藉由濺鍍法形成氧化矽膜。作為靶材，可使用氧化矽靶材或矽靶材。例如，可在氧和氮的大氣中，藉由濺鍍法，使用矽靶材形成氧化矽。作為被形成與電阻被降低的氧化物半導體層接觸之氧化物絕緣層356，使用不包括諸如濕氣、氫離子、及OH-等雜質且阻隔這些雜質從外面進入之無機絕緣膜。典型上，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等。
在那例子中，在去除處理室所剩餘的濕氣同時形成氧化物絕緣層356較佳，使得防止氫、氫氧根、或濕氣包含在氧化物半導體層346和氧化物絕緣層356中。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空 單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物、含碳原子之化合物等等被去除，藉以可降低處理室所形成之氧化物絕緣層356中的雜質濃度。
作為形成氧化物絕緣層356所使用的濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
接著，在鈍氣大氣或氧氣大氣執行第二熱處理(高於或等於200℃及低於或等於400℃較佳，例如，高於或等於250℃及低於或等於350℃)。例如，在氮大氣中以250℃執行第二熱處理一小時。藉由第二熱處理，在氧化物半導體層與氧化物絕緣層356接觸同時施加熱。
經由上述步驟，在所形成的氧化物半導體膜上執行用於脫水作用或除氫作用的熱處理以降低電阻之後，氧化物半導體膜在氧過量狀態中。結果，形成i型氧化物半導體層352。經由上述步驟，製造薄膜電晶體350。
而且，可在空氣大氣中以100℃至200℃執行熱處理達1小時。在此實施例中，以150℃執行熱處理達10小時。可以固定加熱溫度執行此熱處理。另一選擇是，下面加熱溫度變化可被重複實施複數次：加熱溫度從室溫增加到100℃至200℃，然後降至室溫。另一選擇是，可在降壓之下在形成氧化物絕緣層之前執行此熱處理。當在降壓之下執行熱處理時，可縮短熱處理時間。此熱處理能夠獲得正常關薄膜電晶體。如此，可增加顯示裝置的可靠性。
保護絕緣層可額外形成在氧化物絕緣層356上。例如，藉由RF濺鍍法形成氮化矽膜。在此實施例中，作為保護絕緣層，使用氮化矽膜形成保護絕緣層343(見圖13D)。
平面化用的平面化絕緣層可設置在保護絕緣層343上。
如上述，高度純淨的氧化物半導體層被用於薄膜電晶體，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例9)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之另一例子。此實施例所說明之薄膜電晶體380可被使用作為實施例1中之薄膜電晶體106。
在此實施例中，將參考圖14說明部分不同於實施例6者之薄膜電晶體的製造處理之例子。因為除了一些步驟之外，圖14之薄膜電晶體的製造處理與圖11A至11E的薄膜電晶體之製造處理相同，所以相同參考號碼被用於相同部位，及不重複相同部位的詳細說明。
根據實施例6，閘極電極層381形成在基板370上，及第一閘極絕緣層372a和第二閘極絕緣層372b堆疊在其上。在此實施例中，閘極絕緣層具有兩層結構：氮化物絕緣層被使用作為第一閘極絕緣層372a，而氧化物絕緣層被使用作為第二閘極絕緣層372b。
作為氧化物絕緣層，可使用氧化矽層、氮氧化矽層、氧化鋁層、氮氧化鋁層等。作為氮化物絕緣層，可使用氮化矽層、氧氮化矽層、氮化鋁層、氧氮化鋁層。
在此實施例中，絕緣層具有氮化矽層和氧化矽層以此順序堆疊在閘極電極層381上之結構。藉由濺鍍法，具有厚度大於或等於50nm及小於或等於200nm之氮化矽層(SiN y (y>0))可被形成作為第一閘極絕緣層372a，及在第一閘極絕緣層372a上堆疊具有厚度大於或等於5nm及小於或等於300nm(此實施例為100nm)之氧化矽層(SiO x (x>0))作為第二閘極絕緣層372b，藉以形成具有厚度150nm之閘極絕緣層。
接著，氧化物半導體膜被形成，及在光致微影步驟中被處理成島型氧化物半導體層。在此實施例中，氧化物半導體膜係藉由使用膜形成用之In-Ga-Zn-O基的氧化物半導體靶材之濺鍍法來形成。
在那例子中，在去除處理室所剩餘的濕氣同時形成氧化物半導體膜較佳，使得防止氫、氫氧根、或濕氣包含在氧化物半導體膜中。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較 佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物等被去除，藉以可降低處理室所形成之氧化物半導體膜中的雜質濃度。
作為形成氧化物半導體膜所使用的濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
接著，執行氧化物半導體層的脫水作用或除氫作用。用於脫水作用或除氫作用的第一熱處理之溫度高於或等於400℃及低於或等於750℃，高於或等於425℃較佳。需注意的是，在溫度高於或等於425℃之例子中，熱處理時間可以是一小時或更少，反之在溫度低於425℃之例子中，熱處理時間長於一小時。此處，將基板引進到電爐內，其為熱處理設備的一種，及在氮大氣中，於氧化物半導體層上執行熱處理，然後在氧化物半導體層未暴露至空氣之下來防止水和氫進入氧化物半導體層。以上述方式，獲得氧化物半導體層。之後，藉由引進高純度氧氣、高純度N2O氣體、或超乾燥空氣(具有露點-40℃或更低，-60℃或更低較佳)到相同爐內來執行冷卻。氧氣和N2O氣體未包括水、氫等較佳。另一選擇是，引進到熱處理設備內之氧氣或N2O氣體的純度為6N(99.9999%)或更高較佳，7N(99.99999%)或更高更好(即、氧氣或N2O氣體的雜質濃度為1ppm或更低，0.1ppm或更低較佳)。
熱處理設備並不侷限於電爐，及例如可以是諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備等RTA(快速熱退火)設備。LRTA設備為用以藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱欲處理的物體之設備。此外，LRTA設備不僅可設置有燈，而且還可設置有藉由來自諸如電阻加熱器等加熱器之熱傳導或熱輻射來加熱欲待處理的物體之裝置。GRTA為使用高溫氣體的熱處理之方法。作為氣體，使用不由於熱處理而與處理的物體起反應之鈍氣，諸如氮或諸如氬等稀有氣體等。可使用RTA法，以600℃至750℃執行熱處理幾分鐘。
另外，在脫水作用或除氫作用的第一熱處理之後，可在氧氣或N2O氣體的大氣中，以高於或等於200℃及低於或等於400℃，高於或等於200℃及低於或等於300℃較佳，執行熱處理。
可在氧化物半導體膜被處理成島型氧化物半導體層之前執行用於氧化物半導體層的第一熱處理。在那例子中，在第一熱處理之後從加熱設備取出基板，然後執行光致微影步驟。
經由上述步驟，整個氧化物半導體膜是在氧過量狀態，藉以氧化物半導體膜具有高電阻，即、氧化物半導體膜具有i型導電性。如此，獲得整個區域具有i型導電性之氧化物半導體層382。
接著，導電膜形成在閘極絕緣層372b和氧化物半導體層382上。而且，在光致微影步驟中，抗蝕遮罩形成在導電膜上，及導電膜被選擇性蝕刻以形成源極電極層385a和汲極電極層385b，然後藉由濺鍍法形成氧化物絕緣層386。
在那例子中，在去除處理室所剩餘的濕氣同時形成氧化物絕緣層386，使得防止氫、氫氧根、或濕氣包含在氧化物半導體層382及氧化物絕緣層386中。
為了去除處理室所剩餘的濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。抽空單元可以是設置有冷凝阱之渦輪泵。在以低溫泵抽空之處理室中，氫原子、諸如水(H2O)等含氫原子之化合物等等被去除，藉以可降低處理室所形成之氧化物絕緣層386中的雜質濃度。
作為形成氧化物絕緣層386所使用的濺鍍氣體，使用諸如氫、水、氫氧根、或氫化物等雜質被降至雜質濃度以單位“ppm”或“ppb”來表示之此種位準的高純度氣體較佳。
經由上述步驟，可製造薄膜電晶體380。
接著，為了降低薄膜電晶體的電特性變化，可在鈍氣大氣或氮氣大氣中執行熱處理(以高於或等於150℃及低於350℃較佳)。例如，在氮大氣中以250℃執行第二熱處理一小時。
可在空氣大氣中以高於或等於100℃及低於或等於200℃執行熱處理1小時至30小時。在此實施例中，以 150℃執行熱處理達10小時。可以固定加熱溫度執行此熱處理。另一選擇是，下面加熱溫度變化可被重複實施複數次：加熱溫度從室溫增加到100℃至200℃，然後降至室溫。另一選擇是，可在降壓之下在形成氧化物絕緣層之前執行此熱處理。當在降壓之下執行熱處理時，可縮短熱處理時間。此熱處理能夠獲得正常關薄膜電晶體。如此，可增加顯示裝置的可靠性。
接著，保護絕緣層373形成在氧化物絕緣層386上。在此實施例中，作為保護絕緣層373，藉由濺鍍法形成具有厚度100nm之氮化矽膜。
由氮化物絕緣層形成之保護絕緣層373和第一閘極絕緣層372a未含有諸如濕氣、氫、氫化物、和氫氧化物等雜質，及具有阻隔雜質從外面進入之作用。
如此，可在形成保護絕緣層373之後的製造處理中防止諸如濕氣等雜質從外面進入。而且，甚至在裝置被完成作為半導體裝置之後，仍可長期防止濕氣從外面進入；如此，可達成裝置的長期可靠性。
另一選擇是，可利用設置在由氮化物絕緣層所形成的保護絕緣層373和第一閘極絕緣層372a之間的絕緣層被去除，使得保護絕緣層373與第一閘極絕緣層372a接觸之結構。
如此，諸如濕氣、氫、氫化物、和氫氧化物等雜質可被降至最小，可防止雜質再進入，及可維持氧化物半導體層中之雜質的濃度為低的。
需注意的是，平面化用的平面化絕緣層可設置在保護絕緣層373上。
如上述，高度純淨的氧化物半導體層被用於薄膜電晶體，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例10)
在此實施例中，將說明可應用到此說明書所揭示之顯示裝置的薄膜電晶體之另一例子。可使用此實施例所說明之薄膜電晶體作為實施例2至8的薄膜電晶體。
在此實施例中，將說明透光導電材料被用於閘極電極層、源極電極層、和汲極電極層之例子。除了上述，可以類似於上述實施例之方式的方式來製造薄膜電晶體，及不重複相同部分和具有類似於上述實施例者之功能和處理的部分之說明。此外，省略相同部分的詳細說明。
作為閘極電極層、源極電極層、和汲極電極層的材料，可使用透射可見光之導電材料。例如，可使用下面金屬氧化物的任一個：In-Sn-O基的金屬氧化物；In-Sn-Zn-O基的金屬氧化物；In-Al-Zn-O基的金屬氧化物；Sn-Ga- Zn-O基的金屬氧化物；Al-Ga-Zn-O基的金屬氧化物；Sn-Al-Zn-O基的金屬氧化物；In-Zn-O基的金屬氧化物；Sn-Zn-O基的金屬氧化物；Al-Zn-O基的金屬氧化物；In-O基的金屬氧化物；Sn-O基的金屬氧化物；及Zn-O基的金屬氧化物。其厚度被適當設定在大於或等於50nm及小於或等於300nm的範圍中。作為閘極電極層、源極電極層、和汲極電極層所使用之金屬氧化物的沈積方法，使用濺鍍法、真空蒸發法(電子束蒸發法等)、電弧放電離子電鍍法、或噴灑法。當利用濺鍍法時，使用含大於或等於2wt%及小於或等於10wt%之SiO2的靶材來執行沈積，以及禁止結晶之SiO x (x>0)包含在透光導電膜中，以防止稍後執行的熱處理時之氧化物導電膜的結晶較佳。
需注意的是，透光導電膜中之成分的百分比之單位為原子百分比，及藉由使用電子探針X射線微分析器(EPMA)之分析來估算成分的百分比。
在設置薄膜電晶體的像素中，當像素電極層、另一電極層(諸如電容器電極層等)、或配線層(諸如電容器配線層等)係使用透射可見光之導電膜所形成時，可實現具有高開口率之顯示裝置。無須說，像素中之閘極絕緣層、氧化物絕緣層、保護絕緣層、平面化絕緣層的每一個亦使用透射可見光之膜來形成較佳。
在此說明書中，透射可見光之膜意指具有有著75%至100%的可見光之透射比的此種厚度之膜。在膜具有導電性之例子中，膜亦被稱作透明導電膜。另外，半透射可見 光之導電膜可被用於應用到閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層、或另一配線層的金屬氧化物。半透射可見光之導電膜表示具有50%至75%的可見光之透射比的膜。
當薄膜電晶體具有如上述的透射光特性時可增加開口率。尤其是關於10英吋或更小的小液晶顯示面板，甚至當為了藉由例如增加閘極配線來實現較高的顯示影像解析度而減少像素尺寸時，仍可達成高開口率。另外，藉由將透光膜用於薄膜電晶體的組件，甚至當設置一群高密度薄膜電晶體時，可獲得高開口率和可確保足夠的顯示區面積。另外，可藉由與薄膜電晶體的組件相同步驟，使用相同材料來形成儲存電容器，使得儲存電容器可具有透光特性，因此可進一步提高開口率。
如上述，高度純淨的氧化物半導體層被用於薄膜電晶體，藉以可設置具有關閉狀態電流縮減之薄膜電晶體。此外，此實施例所說明的具有關閉狀態電流縮減之薄膜電晶體被應用到顯示裝置中的像素，藉以可增加設置在像素中之儲存電容器可保留電壓之週期。如此，可設置在顯示靜止影像等消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例11)
在此實施例中，將參考圖15、圖16A至16C、及圖 17A及17B說明可應用到此說明書所揭示之顯示裝置的發光元件之例子。
在此實施例中，作為包括在顯示裝置的像素中之顯示元件，將說明利用電致發光之發光元件作為例子。根據發光材料為有機化合物還是無機化合物來分類利用電致發光之發光元件。通常，前者被稱作有機EL元件，而後者被稱作無機EL元件。
有機EL元件包括陽極、陰極、以及陽極和陰極之間含有有機化合物的層。使陽極的電位高於陰極的電位，使得從陽極注射電洞以及從陰極注射電子到含有機化合物的層。當在含有機化合物的層中重組電子和電洞(載子)時，產生能量，具有透光特性的有機化合物被所產生的能量激發，及當所激發的有機化合物回到接地狀態時發出光。因為此種機制，所以有機EL元件為電流激發發光元件的例子。
根據其元件結構將無機EL元件分類成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料的粒子分散在結合劑中之發光層，及其光發射機制為利用施體位準和受體位準之施體-受體重組型光發射。薄膜無機EL具有發光層夾置在介電層之間，而介電層進一步夾置在電極之間的結構，及其光發射機制為利用金屬離子的內殼電子過渡之局部化型光發射。需注意的是，此處使用有機EL元件作為發光元件來進行說明。
圖15為像素組態的例子之等效電路圖。
將說明像素的組態和操作。此處，一像素包括兩n通道電晶體，其每一個在通道形成區中使用氧化物半導體層。
像素6400包括交換電晶體6401、驅動電晶體6402、和發光元件6404。交換電晶體6401的閘極連接到掃描線6406，交換電晶體6401的第一電極(源極電極和汲極電極的其中之一)連接到信號線6405，及交換電晶體6401的第二電極(源極電極和汲極電極的其中另一個)連接到驅動器電晶體6402的閘極。驅動電晶體6402的閘極連接到交換電晶體6401的第二電極(源極電極和汲極電極的其中另一個)，第一電極連接到供電線6407，及第二電極連接到發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接到設置在同一基板上之共同電位線。
發光元件6404的第二電極(共同電極6408)被設定成低供電電位。需注意的是，當設定給供電線6407之高供電電位為參考時，低供電電位為小於高供電電位的電位。做為低供電電位，例如可採用GND、0V等。高供電電位和低供電電位之間的電位差被應用到發光元件6404，及電流被供應到發光元件6404，使得發光元件6404發光。此處，為了使發光元件6404發光，各個電位被設定，使得高供電電位和低供電電位之間的電位差為正向臨界電壓或更高。
另外，DC電力被供應到供電線6407。尤其是，脈衝 式DC電力被供應到供電線6407，使得發光元件6404可發出脈衝光。藉由間距性顯示脈衝影像，可依序切換和顯示複數個靜止影像。此種顯示可被用於逐秒過去之時鐘或手錶的顯示。需注意的是，可供應沒有電壓變化的DC電力。
在此實施例中，包括高度純淨的氧化物半導體層和抑制關閉狀態電流之薄膜電晶體被用於像素部中；如此，在交換電晶體6401關著的同時，寫入到驅動電晶體6402的閘極之電位被保留。需注意的是，電容器可設置在驅動電晶體6402的閘極和供電線6407之間。
作為發光元件6404的驅動方法之例子，將說明執行類比灰階驅動的方法。高於或等於發光元件6404的正向電壓和驅動電晶體6402的V th之總和的電壓之電壓被施加到驅動電晶體6402的閘極。發光元件6404的正向電壓表示獲得想要的亮度之電壓，及包括至少正向臨界電壓。藉由輸入視頻信號以使驅動電晶體6402能夠在飽和區中操作，電流可被供應到發光元件6404。為了使驅動電晶體6402能夠在飽和區中操作，供電線6407的電位被設定高於驅動器電晶體6402的閘極電位。當使用類比視頻信號時，能夠根據視頻信號饋送電流到發光元件6404及執行類比灰階驅動。
需注意的是，設置在基板上之氧化物半導體層在其特性上具有較少變化。因此，各個包括配置在顯示區中的氧化物半導體層之複數個薄膜電晶體亦具有均勻特性。驅動 電晶體6402在特性上具有較少變化，及可根據寫入流動到發光元件6404之電流的閘極電壓來精確控制。結果，本發明的一實施例之顯示裝置在極小的顯示不均勻下能夠高品質顯示。
另外，電壓輸入電壓驅動法能夠使用複數個像素之區域灰階顯示，藉由組合具有不同發射顏色之複數個像素的彩色顯示(如、R+G、G+B、R+B、及R+G+B)等等。在電壓輸入電壓驅動法之例子中，信號被輸入到驅動電晶體6402的閘極，使得驅動電晶體6402完全打開或關掉。換言之，驅動電晶體6402在直線區操作。因為驅動電晶體6402在直線區操作，所以高於供電線6407的電壓之電壓被施加到驅動電晶體6402的閘極。需注意的是，高於供電線的電壓和驅動電晶體6402的V th之總和的電壓之電壓被施加到信號線6405。
需注意的是，同樣在藉由類比灰階驅動法或電壓輸入電壓驅動法驅動發光元件6404之例子中，驅動電晶體6402的閘極電位可保留一段長時間，因為每一通道寬度1μm的交換電晶體6401之關閉狀態電流被抑制到例如低於或等於1×10-16A/μm。如此，在甚至具有少量影像信號寫入之顯示部中仍可顯示靜止影像。可降低信號寫入的頻率，如此能夠降低電力消耗。需注意的是，像素組態並不侷限於圖15所示者。例如，圖15所示之像素可進一步包括開關、電阻器、電容器、電晶體、邏輯電路等。
接著，將參考圖16A至16C說明像素的橫剖面結 構。需注意的是，包括高度純淨的氧化物半導體層之薄膜電晶體可被分別使用作為圖16A、16B、及16C所示之驅動TFT 7011、7021、及7001。例如，可使用實施例2至10所說明之薄膜電晶體的任一個。
此實施例所圖解之發光元件各個具有EL層夾置在第一電極和第二電極之間的結構。
關於發光元件的第一電極和第二電極，當作充作陰極的電極，具有低功函數之下列材料較佳，其特定例子為諸如諸如Yb(鐿)或Er(鉺)等稀土金屬與Li(鋰)或Cs(銫)等鹼性金屬；諸如Mg(鎂)、Ca(鈣)、或Sr(鍶)等鹼性土金屬；含上述金屬的任一個之合金(如、Mg：Ag或Al：Li)；作為充作陽極的電極，具有高功函數的材料較佳，其例子為氮化鈦、ZrN、鈦、鎢、鎳、鉑、鉻、和諸如ITO、IZO(氧化銦鋅)、及ZnO等透明導電材料。需注意的是，在電子注射層被形成與陽極接觸之例子或者電洞注射層被形成與陽極接觸之例子中，電極材料的功函數之影響可降低。電子注射層和電洞注射層係可使用例如有機化合物和金屬氧化物、金屬氧化物的複合材料；或有機化合物和鹼性金屬、鹼性土金屬的複合材料；或其化合物來形成。另一選擇是，電子注射層或電洞注射層係可藉由適當組合那些材料來形成。
形成在第一電極上之EL層可包括單層或複數個層。在EL層包括複數個層之例子中，可給定陽極、電洞注射層、電洞運送層、發光層、電子運送層、電子注射層、和 陰極以此順序堆疊且彼此接觸之結構作為例子。需注意的是，不一定要設置所有這些層。另一選擇是，可利用由充作電荷產生層的中間層分開之複數個EL層設置在第一電極和第二電極之間的結構。
第一電極和第二電極的至少其中之一係使用具有透光特性的導電膜所形成，使得從發光元件析取光發射。根據依據析取從形成在基板上之發光元件所發出的光之方向的分類，具有三種發光元件的典型結構：頂發射結構，其中從形成發光元件的側邊析取光；底發射結構，其中從基板側析取光；以及雙發射結構，其中從基板側和形成發光元件的側邊二者發光。
在EL層堆疊在第一電極上之例子中，第一電極的周邊部被覆蓋有隔牆。隔牆係使用例如聚醯亞胺、丙烯酸、聚醯胺、或環氧的有機樹脂膜；無機絕緣膜；或有機聚矽氧烷所形成。因為下列理由，隔牆係使用光敏材料來形成較佳：若開口形成在覆蓋具有隔牆留在第一電極的周邊部中之第一電極的光敏樹脂材料中，從隔牆到開口的側表面被形成具有連續曲率的傾斜表面，及可省略形成抗蝕遮罩的步驟。
需注意的是，濾色器層形成在基板和發光元件之間。濾色器層係可藉由諸如噴墨法等微滴排放法、印刷法、使用光致微影技術蝕刻法等來形成。
另外，外罩層形成在濾色器上並且額外形成保護絕緣層較佳。設置外罩層能夠消除由於濾色器所導致的不均 勻。設置保護絕緣膜可防止雜質從濾色器分散到發光元件。
需注意的是，發光元件形成在形成於薄膜電晶體上之保護絕緣層、外罩層、和絕緣層上的例子中，穿過保護絕緣層、外罩層、和絕緣層並且到達薄膜電晶體的源極電極層或汲極電極層之接觸孔被形成。尤其是，接觸孔形成在與上述隔牆重疊的位置較佳，在那例子中，可防止開口率降低。
將說明包括具有底發射結構的發光元件之像素的結構。圖16A為設置在像素中之驅動TFT 7011和發光元件7012的橫剖面圖。
在驅動TFT 7011中，絕緣層、氧化物半導體層、源極和汲極電極層、閘極絕緣層、及閘極電極層被設置在基板上，及配線層被設置成電連接到源極和汲極電極層的每一個。
絕緣層7031被形成覆蓋驅動TFT 7011，及具有開口的濾色器7033被設置在絕緣層7031上。透光導電膜7017被形成在被形成覆蓋濾色器7033之外罩層7034和絕緣層7035上。需注意的是，經由形成在外罩層7034、絕緣層7035、和絕緣層7031中之開口，驅動TFT 7011的汲極電極和導電膜7017彼此電連接。需注意的是，發光元件7012的第一電極7013設置在導電膜7017上並且與其接觸。
在發光元件7012中，EL層7014夾置在第一電極 7013和第二電極7015之間。
作為透光導電膜7017，可使用諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫的膜等透光導電膜。
此處，將說明使用發光元件7012的第一電極7013作為陰極之例子。在第一電極7013被使用作為陰極之例子中，其使用具有低功函數的金屬來形成較佳。在圖16A中，第一電極7013被形成具有能夠光透射之厚度(約5nm至30nm較佳)。例如，具有厚度20nm之鋁膜或Mg-Ag合金膜被用於第一電極7013。
需注意的是，以透光導電膜和鋁膜被堆疊和選擇性蝕刻之此種方式來形成透光導電膜7017和第一電極7013較佳，在那例子中，透光導電膜7017和第一電極7013係可使用同一遮罩來蝕刻。
關於形成在EL層7014上之第二電極7015，使用具有高功函數的材料較佳。另外，阻光膜7016，例如阻隔光的金屬、反射光的金屬等，被設置在第二電極7015上。在此實施例中，ITO膜被使用作為第二電極7015，和Ti膜被使用作為阻光膜7016。
濾色器7033被覆蓋有外罩層7034，及額外被覆蓋有保護絕緣層7035。雖然圖16A圖解具有小厚度之外罩層7034，但是外罩層7034具有消除由於濾色器7033所導致的不均勻之功能。
另外，形成在外罩層7034和保護絕緣層7035中並且到達汲極電極層7030之接觸孔位在與隔牆7019重疊的位置中。
在圖16A所示之像素結構的例子中，從發光元件7012發出光到第一電極7013側，以通過濾色器7033到顯示裝置的外面，如箭頭所示。
需注意的是，圖16A圖解驅動TFT 7011包括閘極電極層、源極電極層、和作為汲極電極層的透光導電膜之例子。如此，從發光元件7012所發出之光的部分通過濾色器7033和驅動TFT 7011以將被吸取。
接著，將說明包括具有雙發射結構之發光元件的像素之結構。圖16B為設置在像素中之驅動TFT 7021和發光元件7022的橫剖面圖。
在驅動TFT 7021中，絕緣層、氧化物半導體層、源極和汲極電極層、閘極絕緣層、及閘極電極層被設置在基板上，及配線層被設置成電連接到源極和汲極電極層的每一個。
絕緣層7041被形成覆蓋驅動TFT 7021，及具有開口的濾色器7043被設置在絕緣層7041上。透光導電膜7027被形成在被形成覆蓋濾色器7043之外罩層7044和絕緣層7045上。需注意的是，經由形成在外罩層7044、絕緣層7045、和絕緣層7041中之開口，驅動TFT 7021的汲極電極和導電膜7027彼此電連接。需注意的是發光元件7022的第一電極7023設置在導電膜7027上並且與 其接觸。
在發光元件7022中，EL層7024夾置在第一電極7023和第二電極7025之間。
此處，將說明使用發光元件7022的第一電極7023作為陰極之例子。可以類似於圖16A所示之導電膜的方式之方式來形成透光導電膜7027。可以類似於圖16A所示之第一電極7013的方式之方式來形成第一電極7023。可以類似於圖16A所示之EL層7014的方式之方式來形成EL層7024。因此，此處不給予那些層的詳細說明。
形成在EL層7024上之第二電極7025在此處充作陽極，其係使用具有高功函數的材料來形成較佳，諸如透明導電材料(如、ITO、IZO、或ZnO)等。在此實施例中，ITO被形成作為第二電極7025。
可以類似於圖16A所示之像素所包括的濾色器7033、外罩層7034、和保護絕緣層7035之方式的方式來形成濾色器7043、外罩層7044、和保護絕緣層7045。
在圖16B所示之像素結構的例子中，從發光元件7022發出光到第一電極7023側和第二電極7025側二者，如箭頭所示，及第一電極7023側上的光通過濾色器7043到顯示裝置的外面。
需注意的是，圖16B圖解驅動TFT 7021包括閘極電極層、源極電極層、和作為汲極電極層之透光導電膜。如此，從發光元件7022所發出之光的部分通過濾色器7043和驅動TFT 7021以將被吸取。
另外，形成在外罩層7044和絕緣層7045中並且到達汲極電極層7040之接觸孔位在與隔牆729重疊的位置中。到達汲極電極層和的接觸孔和隔牆7029彼此重疊，藉以第二電極7025側上的開口率大體上與第一電極7023側上的開口率相同。
需注意的是，在具有雙發射結構之發光元件的顯示表面二者上執行全彩顯示之例子中，來自第二電極7025側的光未通過濾色器層7043；因此，設置有另一濾色器層的密封基板被設置在第二電極7025上較佳。
接著，將說明包括具有頂發射結構之發光元件的像素之結構。圖16C為設置在像素中之驅動TFT 7001和發光元件7002的橫剖面圖。
在驅動TFT 7001中，絕緣層、氧化物半導體層、源極和汲極電極層、閘極絕緣層、及閘極電極層被設置在基板上，及配線層被設置成電連接到源極和汲極電極層的每一個。
絕緣層7051被形成覆蓋驅動TFT 7001，及具有開口的濾色器7053被設置在絕緣層7051上。第一電極7003形成在被形成覆蓋絕緣層7053之絕緣層7055上。需注意的是，經由形成在絕緣層7055和絕緣層7051中之開口，驅動TFT 7001的汲極電極和第一電極7003彼此電連接。
需注意的是，絕緣層7053係可使用諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧等樹脂材料來形成。除了上面給予的樹脂材料之外，亦可使用低介電常數材料 (低k材料)、矽氧烷基的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。需注意的是，絕緣層7053係可藉由堆疊由這些材料所形成的複數個絕緣膜來形成。並未特別限制形成絕緣層7053的方法。依據材料，平面化絕緣層係可藉由諸如濺鍍法、SOG法、旋轉塗佈法、浸泡、噴灑塗佈、或微滴排放法(諸如噴墨法、絲網印刷、膠版印刷等)等方法，或者諸如刮刀、滾輪塗佈機、簾幕式塗佈機、或刀式塗佈機等工具(配備)來形成。例如，形成絕緣層7053能夠消除由於驅動TFT所導致的不均勻。
在發光元件7002中，EL層7004夾置在第一電極7003和第二電極7005之間。關於圖16C所示之發光元件7002，將說明使用第一電極7003作為陰極之例子。
類似於圖16A所示之第一電極7013的材料可被用於第一電極7013。然而，在圖16C所示之具有頂發射結構的發光元件中，第一電極7003未具有透光特性，但是為具有高反射係數的電極。使用具有高反射係數的電極能夠增加光析取效率。
作為第一電極7003，例如，使用鋁膜、含鋁作為主要成分之合金膜、或鈦膜堆疊在鋁膜上之層較佳。在圖16C中，Ti膜、鋁膜、及Ti膜以此順序堆疊之層被使用作為第一電極7003。
可以類似於圖16A所示之EL層7014的方式之方式來形成EL層7004。可以類似於圖16B所示之第二電極 7025的方式之方式來形成第二電極7005。因此，此處不給予那些層的詳細說明。
在圖16C所示之像素結構的例子中，從發光元件7002發出光到第二電極7005，如箭頭所示。
在使用圖16C所示之結構執行全彩顯示的例子中，例如，使用發光元件7002作為綠色發光元件，使用鄰接發光元件的其中之一作為紅色發光元件，及使用鄰接發光元件的其中另一個作為藍色發光元件。另一選擇是，能夠全彩顯示之發光顯示裝置係可使用除了三種發光元件之外還包括白色發光元件的四種發光元件來製造。
另一選擇是，可以配置在如圖16C所示之結構中的複數個發光元件全部都是白色發光元件，及具有濾色器等的密封基板配置在包括發光元件7002的發光元件上之此種方式來製造能夠全彩顯示之發光顯示裝置。展現諸如白色等單色的元件被形成和與濾色器或色彩轉換層組合，藉以能夠執行全彩顯示。
無須說，亦可執行單色光的顯示。例如，藉由使用白色光發射來形成照明裝置，或藉由使用單色光發射來形成區域色彩的發光裝置。
若需要的話，可設置諸如包括圓形極化板之極化膜等光學膜。
需注意的是，雖然有機EL元件在此處被說明作為發光元件，但是無機EL元件亦可被設置作為發光元件。
需注意的是，說明控制發光元件的驅動之薄膜電晶體 (驅動TFT)電連接到發光元件之例子；然而，可利用用於電流控制的TFT連接在驅動TFT和發光元件之間的結構。
接著，將參考圖17A及17B說明對應於顯示裝置的一實施例之發光顯示面板(亦稱作發光面板)的外觀和橫剖面。圖17A為利用密封劑將薄膜電晶體和形成在第一基板上之發光元件密封在第一基板和第二基板之間的面板之俯視圖。圖17B為沿著圖17A的線H-I所取之橫剖面圖。
密封劑4505被設置成圍繞設置在第一基板4501上之像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b。此外，第二基板4506係設置在像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b上。因此，藉由第一基板4501、密封劑4505、和第二基板4506，以填料4507將像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b密封在一起。以此方式，以保護膜(諸如疊層膜或紫外線可熟化樹脂膜)或者具有高氣密性和低除氣性的覆蓋材料來封裝(密封)面板，使得面板不暴露至外面空氣較佳。
形成在第一基板4501上之像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b各個包括複數個薄膜電晶體，包括在像素部4502中之薄膜電晶體4510和包括在信號線驅動器電路4503a 中之薄膜電晶體4509被圖解作為圖17B的例子。絕緣層4542被設置在薄膜電晶體4509及4510上。此外，經由形成在絕緣層4542中之接觸孔，薄膜電晶體4510的源極電極層或汲極電極層電連接到發光元件4511的第一電極層4517。
包括實施例1至10所說明之高度純淨的氧化物半導體層之薄膜電晶體的任一個被使用作為薄膜電晶體4509及4510。
導電層4540係設置在絕緣層4542一部分上，其與用於驅動器電路的薄膜電晶體4509中之氧化物半導體層的通道形成區重疊。在與氧化物半導體層的通道形成區重疊之位置中設置導電層4540能夠降低BT應力測試前後之薄膜電晶體4509的臨界電壓之變化量。在此說明書中，BT應力測試(偏壓-溫度應力測試)意指在高溫大氣中將高閘極電壓施加到薄膜電晶體之測試。另外，導電層4540的電位可與薄膜電晶體4509的閘極電極層之電位相同或不同。導電層4540亦可充作第二閘極電極層。另一選擇是，導電層4540的電位可以是GND或0V，或者導電層4540可在浮動狀態中。
需注意的是，發光元件4511的結構並不侷限於第一電極層4517、電致發光層4512、和第二電極層4513的疊層結構。依據從發光元件4511析取光之方向等，可適當改變發光元件4511的結構。
隔牆4520係使用有機樹脂膜、無機絕緣膜、或有機 聚矽氧烷來形成。隔牆4520係使用光敏樹脂材料來形成，以及開口係形成在第一電極層4517上，使得開口的側壁被形成作為具有連續曲率之傾斜表面尤其佳。
電致發光層4512可被形成單層或堆疊的複數個層。
為了防止氧、氫、濕氣、二氧化碳等進入發光元件4511，保護膜可被形成在第二電極層4513和隔牆4520上。作為保護膜，可形成氮化矽膜、氧氮化矽膜、DLC膜等。
另外，各種信號和電位從FPC 4518a及4518b被供應到信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、及像素部4502。
連接終端電極4515係使用與包括在發光元件4511中之第一電極層4517相同的導電膜所形成。終端電極4516係使用與包括在薄膜電晶體4509及4510中之源極電極層和汲極電極層相同的導電膜所形成。
連接終端電極4515經由各向異性導電膜4519電連接到包括在FPC 4518a中之終端。
位在從發光元件4511發出的光被析取之方向上的基板需要具有透光特性。在那例子中，諸如玻璃板、塑膠板、聚酯板、或丙烯酸膜等透光材料被用於第二基板4506。
作為填料4507，除了諸如氮或氬等鈍氣之外，還可使用紫外線可熟化樹脂或熱固性樹脂。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽氧樹 脂、PVB(聚乙烯縮丁醛)、或EVA(乙烯醋酸乙烯酯)。例如，氮被用於填料。
另外，若需要的話，可在發光元件的發光表面上適當設置諸如極化板、圓形極化板(包括橢圓形極化板)、減速板(四分之一波長板或半波長板)，或濾色器等等光學膜。另外，極化板或圓形極化板可被設置有防反射膜。例如，可執行防炫光處理，其中可由表面上的凸出和凹下擴散反射光，以降低炫光。
信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b可被安裝作為在分開備製的基板上使用單晶半導體或複晶半導體所形成的驅動器電路。另一選擇是，可只分開形成和安裝信號線驅動器電路或其部分，或者掃描線驅動器電路或其部分。此實施例並不侷限於圖17A及17B所示之結構。
上述結構能夠設置使用高度純淨的氧化物半導體層被包括且關閉狀態電流被降低之薄膜電晶體的顯示裝置。因為關閉狀態電流被降低的薄膜電晶體被用於像素中，所以設置在像素中之電容器可保留電壓一段長時間。結果，可設置顯示靜止影像時的操作等穩定及消耗較低電力之顯示裝置。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例12)
在此實施例中，將參考圖18說明光儲存層設置在像素部中之顯示裝置的一實施例。
圖18為具有底發射結構的像素部之橫剖面圖，及圖解設置在像素中之驅動TFT 7211和發光元件7212。
在驅動TFT 7211中，絕緣層、氧化物半導體層、源極和汲極電極層、閘極絕緣層、及閘極電極層被設置在基板上，及配線層被設置成電連接到源極和汲極電極層的每一個。
另外，絕緣層7231被形成覆蓋驅動TFT 7211，及具有開口的光儲存層7233設置在絕緣層7231上。透光導電膜7217被形成在被形成覆蓋光儲存層7233之外罩層7234和絕緣層7235上。需注意的是，經由形成在外罩層7234、絕緣層7235、及絕緣層7231中之開口，驅動TFT 7211的汲極電極7230和導電膜7217彼此電連接。需注意的是，發光元件7212的第一電極7213設置在導電膜7217上並且與其接觸。
驅動TFT 7211和發光元件7212係可藉由實施例11所說明之方法來形成。因此，此處不給予詳細說明。
光儲存層7233含有光儲存材料且儲存從鄰接至此之發光元件所發出的光。甚至在發光元件停止發光之後，包含在光儲存層7233中之光儲存材料仍繼續發光。在此實施例中，作為光儲存材料，使用銅活化的硫化鋅(ZnS：Cu)。另一選擇是，可使用諸如硫化鍶(SrS)等作為基材來添加活化劑之磷光體；添加稀土元素作為活化劑之鹼性 土鋁酸鹽，諸如CaAl2O4：Eu、CaAl2O4：Nd、Sr4Al14O25：Eu、Sr4Al14O25：Dy、SrAl2O4：Eu、或ArAl2O4：Dy等。
依據欲使用的光儲存材料之種類可改變光儲存層7233保持發光的週期。光儲存層7233保持發光的週期，即、光逗留週期，依據光儲存材料的種類；因此，根據想要的目的來選擇材料。例如，關於所顯示的內容不需要經常改變時所使用之顯示裝置，選擇具有長光逗留時間之光儲存材料。此外，在相當常改變顯示之例子中，可選擇具有短光逗留時間之光儲存材料。需注意的是，在光儲存材料為無機粒子之例子中，其具有晶粒直徑大於或等於1nm及小於或等於10μm，大於或等於10nm及小於或等於5μm較佳。上述給予的晶粒直徑範圍之理由如下：若晶粒尺寸小於或等於1nm，則光儲存特性喪失，及若晶粒尺寸大於或等於10μm，則光儲存層的平面性被破壞，如此難以製造發光元件。
此外，在此實施例中，光儲存層7233含有結合劑聚合物，及藉由適當選擇諸如噴墨法等微滴排放法、印刷法、旋轉塗佈法、使用光致微影技術之蝕刻法等，使用光儲存材料被分散之分散液體所形成。
另外，光儲存層7233被覆蓋有外罩層7234，及外罩層7234被覆蓋有絕緣層7235。需注意的是，雖然在圖18中外罩層7234被圖解成具有小厚度，但是外罩層7234具有消除光儲存層7233的不均勻之功能。
需注意的是，設置光儲存層的位置並不侷限於顯示裝 置的使用者和發光元件之間的位置。例如，具有EL層夾置在具有透光特性的一對電極之間的雙發射結構之發光元件具有透光特性。在發光元件如上述具有透光特性之例子中，光儲存層可從顯示裝置的使用者之側邊，配置在發光層的背表面側上。換言之，發光元件可設置在光儲存層和顯示裝置的使用者之間。當發光元件設置在顯示裝置的使用者和光儲存層之間時，光儲存層不一定需要具有透光特性。如此，可從範圍廣泛的材料選擇光儲存材料。尤其是，可使用具有晶粒尺寸小於或等於100μm之光儲存材料。
上述結構能夠設置光儲存層和包括高度純淨的氧化物半導體層之薄膜電晶體被用於像素部中的顯示裝置。因為關閉狀態電流被降低之薄膜電晶體被用於顯示裝置的像素中，所以設置在像素中之電容器可保留電壓一段長時間。結果，可設置顯示靜止影像時的操作穩定且消耗低電力之顯示裝置。
另外，根據本發明的一實施例，可設置能見度絕佳及即使在外來光線微弱的環境中仍可顯示影像之自發光顯示裝置。此外，可設置甚至當發光元件的發射間距長時閃爍仍不明顯之顯示裝置，因為使用光儲存材料之光儲存層包括在像素部中。而且，可設置可長時間保持使用之顯示裝置，因為甚至在外來光線微弱的環境中仍可藉由驅動發光元件來給予光儲存材料能量。
此實施例可與其他實施例之結構的任一個適當組合實 施。
(實施例13)
在此實施例中，將說明各個包括上述實施例所說明的顯示裝置之電子裝置的例子。
圖19A圖解可攜式遊戲機，其包括底座9630、顯示部9631、揚聲器9633、操作鍵9635、連接終端9636、記錄媒體讀取部9672等。圖19A所示之可攜式遊戲機可具有讀取儲存在記錄媒體中之程式或資料以顯示在顯示部上的功能；以無線通訊與另一可攜式遊戲機共享資訊之功能等等。需注意的是，圖19A所示之可攜式遊戲機可具有各種功能，並不侷限於上述功能。
圖19B圖解數位相機，其包括底座9630、顯示部9631、揚聲器9633、操作鍵9635、連接終端9636、快門按鈕9676、影像接收部9677等等。圖19B所示之具有電視接收功能的數位相機可具有拍攝靜止影像之功能；拍攝移動影像之功能；自動或手動校正所拍攝的影像之功能；從天線獲得各種資訊之功能；保留所拍攝的影像或從天線所獲得之資訊的功能；在顯示部上顯示所拍攝的影像或從天線所獲得之資訊的功能等等。需注意的是，圖19B所示之具有電視接收功能的數位相機可具有各種功能，並不侷限於上述功能。
圖19C圖解電視接收器，其包括底座9630、顯示部9631、揚聲器9633、操作鍵9635、連接終端9636等。圖 19C所示之電視接收器可具有處理電視用的電波且將電波轉換成像素信號之功能；處理像素信號及將像素信號轉換成適於顯示的信號之功能；轉換像素信號的圖框頻率之功能等等。需注意的是，圖19C所示之電視接收器可具有各種功能，並不侷限於上述功能。
圖20A圖解電腦，其包括底座9630、顯示部9631、揚聲器9633、操作鍵9635、連接終端9636、定位裝置9681、外部連接埠9680等等。圖20A所示之電腦可具有在顯示部上顯示各種資訊(如、靜止影像、移動影像、和文字影像)之功能；藉由各種軟體(程式)控制處理之功能；諸如無線通訊或有線通訊等通訊功能；藉由使用通訊功能與各種電腦網路連接之功能；藉由使用通訊功能傳送或接收各種資料之功能等等。需注意的是，圖20A所示之電腦可具有各種功能，並不侷限於上述功能。
圖20B圖解行動電話，其包括底座9630、顯示部9631、揚聲器9633、操作鍵9635、麥克風9638等。圖20B所示之行動電話可具有顯示各種資訊(如、靜止影像、移動影像、和文字影像)之功能；在顯示部上顯示日曆、日期、時間等之功能；操作或編輯顯示部上所顯示的資訊之功能；藉由各種軟體(程式)控制處理之功能等等。圖20B所示之行動電話可具有各種功能，並不侷限於上述功能。
圖20C圖解包括電子紙的電裝置(電裝置亦稱作電子書閱讀器)，其包括底座9630、顯示部9631、操作鍵 9635等。圖20C所示之電子紙可具有各種功能，諸如顯示各種資訊(如、靜止影像、移動影像、和文字影像)之功能；在顯示部上顯示日曆、日期、時間等之功能；操作或編輯顯示部上所顯示的資訊之功能；及藉由各種軟體(程式)控制處理之功能等。需注意的是，圖20C所示之電子紙可具有各種功能，並不侷限於上述功能。
關於此實施例所說明之電子裝置，可在包括顯示部的複數個像素中減低關閉狀態電流。如此，可將電壓保留在電容器一段長時間，結果是被設置有在顯示靜止影像時等消耗較低電力之顯示裝置的電子裝置。此外，達成開口率的增加，結果是包括高清晰度的顯示部之顯示裝置。
另外，根據本發明的一實施例，可設置能見度絕佳及即使在外來光線微弱的環境中仍可顯示影像之自發光顯示裝置。此外，在使用光儲存材料的光儲存層包括在像素部中之例子中，可設置甚至當發光元件的發射間距長時閃爍仍不明顯之顯示裝置。而且，可設置可長時間保持使用之顯示裝置，因為甚至在外來光線微弱的環境中仍可藉由驅動發光元件來給予光儲存材料能量。
此實施例可與其他實施例之結構的任一個適當組合實施。
(實施例14)
在此實施例中，將說明顯示裝置的方塊圖，及驅動電路中的操作之關閉程序和啟動程序。首先，將參考圖25 說明顯示裝置的方塊圖。
此實施例所說明之顯示裝置1000包括顯示面板1001、信號產生電路1002、記憶體電路1003、比較電路1004、選擇電路1005、和顯示控制電路1006。
顯示面板1001包括例如驅動器電路部1007和像素部1008。閘極線驅動器電路1009A和信號線驅動器電路1009B被包括。閘極線驅動器電路1009A和信號線驅動器電路1009B為用以驅動包括複數個像素之像素部1008的驅動電路。閘極線驅動器電路1009A、信號線驅動器電路1009B、及像素部1008係可使用形成在一基板上的薄膜電晶體來形成。
需注意的是，由氧化物半導體形成半導體層之n通道薄膜電晶體被使用作為包括在閘極線驅動器電路1009A、信號線驅動器電路1009B、及像素部1008中之薄膜電晶體的一些或全部。需注意的是，驅動器電路部1007中之閘極線驅動器電路1009A或信號線驅動器電路1009B係可形成在同一基板或不同基板上。
信號產生電路1002為產生用以輸出藉由閘極線驅動器電路1009A或信號線驅動器電路1009B來執行像素部1008中的顯示之信號的脈衝信號之電路。此外，信號產生電路1002為用以經由配線和電路輸出用以經由配線輸出影像信號(亦被稱作視頻電壓、視頻信號、和視頻資料)到記憶體電路1003的信號到驅動器電路部1007之電路。換言之，信號產生電路1002為用以產生和輸出用以 驅動驅動器電路部1007的控制信號以及欲供應到像素部的影像信號之電路。
尤其是，信號產生電路1002供應供電電壓之高供電電位Vdd作為控制信號到閘極線驅動器電路1009A和信號線驅動器電路1009B。此外，信號產生電路1002產生閘極線驅動器電路1009A用的起始脈衝SP和時脈信號CK，以輸出它們到閘極線驅動器電路1009A，及產生信號線驅動器電路1009B用的起始脈衝SP和時脈信號CK，以輸出它們到信號線驅動器電路1009B。而且，信號產生電路1002輸出用以顯示移動影像或靜止影像之影像信號資料到記憶體電路1003。
需注意的是，移動影像意指藉由高速切換被分時成複數個圖框之複數個影像讓人類眼睛辨識作移動影像的影像。尤其是，移動影像意指藉由每秒至少60次(60圖框)來切換影像讓人類眼睛辨識作閃爍較少的移動影像之一連串影像信號。相反地，靜止影像意指在例如，在第n圖框和第(n+1)圖框中的一連串圖框影像中未改變之影像信號，不像以高速切換被分時成複數個圖框之複數個影像的移動影像。
需注意的是，信號產生電路1002可產生諸如影像信號和鎖定信號等其他信號。信號產生電路1002可輸出用以停止脈衝信號輸出到各個驅動電路之重設信號Res到閘極線驅動器電路1009A及/或信號線驅動器電路1009B。需注意的是，各個信號係可由諸如第一時脈信號和第二時 脈信號等複數個信號所組成。
需注意的是，高供電電位Vdd意指高於參考電位之電位，及低供電電位意指低於或等於參考電位之電位。需注意的是，高供電電位及低供電電位二者為電位較佳，使得電晶體能夠操作。
需注意的是，在許多例子中，電壓意指給定電位和參考電位(如、接地電位)之間的電位差。因此，電壓、電位、及電位差可被分別意指電位、電壓、及電位差。
需注意的是，在從信號產生電路1002輸出到記憶體電路1003之影像信號為類比信號之例子中，可經由A/D轉換器等將信號轉換成數位信號，以輸出到記憶體電路1003。
記憶體電路1003包括複數個用以儲存用於複數個圖框之影像信號的圖框記憶體1010。並不特別限制包括在記憶體電路1003中之圖框記憶體的數目，及可以是能夠儲存複數個圖框上的影像信號之元件。需注意的是，圖框記憶體係可使用諸如動態隨機存取記憶體(DRAM)或靜態隨機存取記憶體(SRAM)等記憶體元件來形成。
需注意的是，只要可為各個圖框週期儲存影像信號，並不特別限制圖框記憶體1010的數目。此外，圖框記憶體1010的影像信號係由比較電路1004和選擇電路1005來選擇性讀取。
比較電路1004為在儲存於記憶體電路1003的一連串圖框週期中選擇性讀取影像信號，比較影像信號，及偵測 其差異之電路。在藉由以比較電路1004比較影像信號來偵測差異的例子中，在偵測到差異的一連串圖框週期中辨識移動影像，反之，在藉由以比較電路1004比較影像信號未偵測差異之例子中，在未偵測到差異的一連串圖框週期中辨識靜止影像。換言之，藉由比較電路1004偵測差異決定一連串圖框週期中的影像信號為用以顯示移動影像之影像信號還是用以顯示靜止影像之影像信號。需注意的是，當差異超過某種位準時，藉由比較所獲得的差異可被設定為被偵測到。
選擇電路1005包括諸如薄膜電晶體等複數個開關，及是選擇的電路，當藉由比較電路1004中的差異偵測決定用以顯示移動影像之影像信號時，來自儲存影像信號的圖框記憶體1010之影像信號被輸出到顯示控制電路1006。需注意的是，在未偵測到由比較電路所比較的圖框之間的影像信號之差異的例子中，圖框所顯示的影像為靜止影像。在那例子中，可利用圖框週期的影像信號未被輸出到顯示控制電路1006之結構。
顯示控制電路1006為切換諸如高供電電位Vdd、低供電電位Vss、起始脈衝SP、時脈脈衝CK、重設信號Res等影像信號和控制信號的供應和停止供應到驅動器電路部1007之電路。尤其是，當比較電路1004決定影像為移動影像時，即、偵測到一連串圖框中的影像信號之差異，從選擇電路1005經由顯示控制電路1006供應影像信號到驅動器電路部1007。另一選擇是，當比較電路1004 決定影像為靜止影像時，即、未偵測到一連串圖框中的影像信號之差異，未從選擇電路1005供應後一圖框的影像信號，使得影像信號未經由顯示控制電路1006供應到驅動器電路部1007，及顯示控制電路1006停止供應控制信號到驅動器電路部1007。
需注意的是，在決定靜止影像之例子中，當影像被假設成靜止影像的週期短時，不一定執行控制信號之中停止高供電電位Vdd和低供電電位Vss的供應。經常執行高供電電位Vdd和低供電電位Vss的供應之停止和再開始較佳，在那例子中，可降低電力消耗的增加。
在用以保留影像信號在像素部1008之各個像素的週期中全部執行影像信號和控制信號的供應之停止較佳，及再次供應顯示控制電路1005之前供應的影像信號和控制信號，使得在各個像素的保留週期之後再次供應影像信號。
任何信號的供應意指供應預定電位到配線。停止任何信號的供應意指停止供應預定電位到配線，及到供應預定固定電位之配線的連接，例如，供應低供電電位Vss之配線。停止任何信號的供應亦意指切斷到供應預定電位之配線的電連接，以成為浮動狀態。
如上述，在包括氧化物半導體層的薄膜電晶體中，每一通道寬度1μm的關閉狀態電流可被降至低於或等於1aA(1×10-18A/μm)(1aA/μm)，藉以可延長保留週期。如此，當此實施例顯示靜止影像時，可預期在降低電力消 耗時產生協同作用。
以此方式，比較影像信號，以決定其影像為移動影像還是靜止影像，及選擇性執行供應或停止供應諸如時脈信號或起始脈衝等控制信號，藉以可降低電力消耗。
接著，使用圖26A至26C說明包括在驅動器電路部1007之閘極線驅動器電路1009A和信號線驅動器電路1009B的每一個中之移位暫存器的結構之例子。
圖26A所示之移位暫存器包括第一至第N脈衝輸出電路10_1至10_N(N為大於或等於3之自然數)。來自第一配線11的第一時脈信號CK1、來自第二配線12的第二時脈信號CK2、來自第三配線13的第三時脈信號CK3、及來自第四配線14的第四時脈信號CK4被供應到圖26A所示之移位暫存器的第一至第N脈衝輸出電路10_1至10_N。來自第五配線15的起始脈衝SP1(第一起始脈衝)被輸入到第一脈衝輸出電路10_1。來自先前階段的脈衝輸出電路之信號(信號被稱作先前階段信號OUT(n-1))(n為大於或等於2及小於或等於N之自然數)被輸入到第二或隨後階段的第n脈衝輸出電路10_N。來自第一脈衝輸出電路10_1之後的兩階段之階段的第三脈衝輸出電路10_3之信號被輸入到第一脈衝輸出電路10_1。以類似方式，來自第n脈衝輸出電路10_n之後的兩階段之階段的第(n+2)脈衝輸出電路10_(n+2)之信號(信號被稱作隨後階段信號OUT(n+2))被輸入到第n脈衝輸出電路。如此，各自階段中之脈衝輸出電路輸出第 一輸出信號(OUT(1)(SR)至OUT(N)(SR))，其輸入到各自隨後階段的脈衝輸出電路及/或在先前階段之前的階段之脈衝輸出電路；以及第二輸出信號(OUT(1)至OUT(N))，其輸入到其他電路等。需注意的是，如圖26A所示，隨後階段信號OUT(n+2)未被輸入到移位暫存器的最後兩階段之脈衝輸出電路；因此，作為例子，來自第六配線17的第二起始脈衝SP2和來自第七配線18的第三起始脈衝SP3可被輸入到移位暫存器的最後兩階段之另一個的脈衝輸出電路。另一選擇是，可在移位暫存器內部產生信號。例如，可設置未有助於輸出脈衝到像素部之第(N+1)脈衝輸出電路10_(N+1)和第(N+2)脈衝輸出電路10_(N+2)(此種電路亦稱作虛擬階段)，及可在虛擬階段中產生對應於第二起始脈衝(SP2)和第三起始脈衝(SP3)之信號。
需注意的是，第一至第四時脈信號(CK1)至(CK4)各個為以恆定循環在H位準信號和L位準信號之間振盪的信號。連續以1/4循環來延遲第一至第四時脈信號(CK1)至(CK4)。在此實施例中，藉由使用第一至第四時脈信號(CK1)至(CK4)，執行脈衝輸出電路等的驅動之控制。需注意的是，依據輸入時脈信號的驅動器電路，時脈信號亦被稱作GCK或SCK；然而，在此實施例中藉由使用CK作為時脈信號來進行說明。
需注意的是，當明確說明“A及B被連接”時，A及B被電連接時，A及B在功能上被連接時，和A及B被直 接連接時包括在內。此處，A及B的每一個對應於物件(如、裝置、元件、電路、配線、電極、終端、導電膜、或層)。因此，包括圖式和正文所示之另一連接關係，並不侷限於預定的連接關係，例如，圖式和正文所示之連接關係。
第一至第N脈衝輸出電路10_1至10_N的每一個包括第一輸入終端21、第二輸入終端22、第三輸入終端23、第四輸入終端24、第五輸入終端25、第一輸出終端26、及第二輸出終端27(見圖26B)。
第一輸入終端21、第二輸入終端22、及第三輸入終端23電連接到第一至第四配線11至14的任一個。例如，在圖26A及26B中，第一脈衝輸出電路10_1的第一輸入終端電連接到第一配線11，第一脈衝輸出電路10_1的第二輸入終端22電連接到第二配線12，及第一脈衝輸出電路10_1的第三輸入終端23電連接到第三配線13。此外，第二脈衝輸出電路10_2的第一輸入終端21電連接到第二配線12，第二脈衝輸出電路10_2的第二輸入終端22電連接到第三配線13，及第二脈衝輸出電路10_2的第三輸入終端23電連接到第四配線14。
在圖26A及26B中，在第一脈衝輸出電路10_1中，第一起始脈衝SP1被輸入到第四輸入終端，從第一輸出終端26輸出第一輸出信號OUT(1)(SR)，及從第二輸出終端27輸出第二輸出信號OUT(1)。
接著，參考圖26C說明脈衝輸出電路的特定電路結構 之例子。
在圖26C中，第一電晶體31的第一終端電連接到供電線51，第一電晶體31的第二終端電連接到第九電晶體39的第一終端，及第一電晶體31的閘極電極電連接到第四輸入終端24。第二電晶體32的第一終端電連接到供電線53，第二電晶體32的第二終端電連接到第九電晶體39的第一終端，及第二電晶體32的閘極電極電連接到第四電晶體34的閘極電極。第三電晶體33的第一終端電連接到第一輸入終端21，及第三電晶體33的第二終端電連接到第一輸出終端26。第四電晶體34的第一終端電連接到供電線53，及第四電晶體34的第二終端電連接到第一輸出終端26。第五電晶體35的第一終端電連接到供電線53，第五電晶體35的第二終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第五電晶體35的閘極電極電連接到第四輸入終端24。第六電晶體36的第一終端電連接到供電線52，第六電晶體36的第二終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第六電晶體36的閘極電極電連接到第五輸入終端25。第七電晶體37的第一終端電連接到供電線52，第七電晶體37的第二終端電連接到第八電晶體38的第二終端，及第七電晶體37的閘極電極電連接到第三輸入終端23。第八電晶體38的第一終端電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極，及第八電晶體38的閘極電極電連接到第二輸入終端22。第九電晶體39 的第一終端電連接到第一電晶體31的第二終端和第二電晶體32的第二終端，第九電晶體39的第二終端電連接到第三電晶體33的閘極電極和第十電晶體40的閘極電極，及第九電晶體39的閘極電極電連接到電連接到供電線52。第十電晶體40的第一終端電連接到第一輸入終端21，第十電晶體40的第二終端電連接到第二輸出終端27，及第十電晶體40的閘極電極電連接到第九電晶體39的第二終端。第十一電晶體41的第一終端電連接到供電線53，第十一電晶體41的第二終端電連接到第二輸出終端27，及第十一電晶體41的閘極電極電連接到第二電晶體32的閘極電極和第四電晶體34的閘極電極。
在圖26C中，連接第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二終端之部位被稱作節點NA。而且，連接第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二終端、第六電晶體36的第二終端、第八電晶體38的第一終端、及第十一電晶體41的閘極電極之部位被稱作節點NB。
在圖26C的脈衝輸出電路為第一脈衝輸出電路10_1之例子中，第一時脈信號CK1被輸入到第一輸入終端21，第二時脈信號CK2被輸入到第二輸入終端22，第三時脈信號CK3被輸入到第三輸入終端，起始脈衝SP被輸入到第四輸入終端，隨後階段信號OUT(3)被輸入到第五輸入終端25，從第一輸出終端26輸出第一輸出信號 OUT(1)(SR)，及從第二輸出終端27輸出第二輸出信號OUT(1)。
圖27為包括圖26C所示之複數個脈衝輸出電路的移位暫存器之時序圖。在移位暫存器為閘極線驅動器電路之例子中，圖27之週期61為垂直折返週期，而週期62為閘極選擇週期。
將參考圖28說明，在被給定作為圖26A至26C及圖27的例子之使用複數個n通道電晶體所製造的驅動器電路中，在操作期間供應或停止供應電位到驅動器電路部的各個配線以顯示靜止影像和移動影像之程序，或者重寫欲施加到像素部中之EL元件的驅動TFT之電壓的操作(下面此操作亦被稱作更新操作)。圖28圖解用以供應高供電電位(Vdd)之配線、用以供應低供電電位(Vss)之配線、用以供應起始脈衝(SP)之配線、及用以供應第一至第四時脈信號(CK1至CK4)到移位暫存器之配線的週期T1之前和之後的電位變化。
根據此實施例之液晶顯示裝置可藉由更新操作來顯示靜止影像和機動影像和顯示靜止影像，不需要經常操作驅動器電路部。因此，如圖28B所示，具有諸如高供電電位(Vdd)、第一至第四時脈信號(CK1至CK4)、及起始脈衝等控制信號被供應到移位暫存器之週期；以及未供應控制信號之週期。需注意的是，圖28所示之週期T1對應於供應控制信號之週期，換言之，顯示移動影像的週期和執行更新操作的週期。圖27所示之週期T2對應於未供應 控制信號之週期，換言之，顯示靜止影像的週期。
在圖28中，不僅在週期T1也在週期T2的部分提供供應高供電電位(Vdd)之週期。此外，在圖28中，第一至第四時脈信號(CK1至CK4)被供應之週期設置在開始供應高供電電位(Vdd)和停止供應高供電電位(Vdd)之間。
而且，如圖28所示，第一至第四時脈信號(CK1至CK4)可被設定，以一旦在週期T1開始之前，在被設定成高電位之後開始以恆定頻率振盪，在週期T1結束之後，在被設定成低電位之後停止振盪。
如上述，在根據此實施例的顯示裝置中，在週期T2中停止供應諸如高供電電位(Vdd)、第一至第四時脈信號(CK1至CK4)、及起始脈衝等控制信號到移位暫存器。然後，在停止供應控制信號的週期中，控制打開還是關掉各個電晶體，及亦停止輸出來自移位暫存器的脈衝信號。因此，可降低移位暫存器的電力消耗和由移位暫存器所驅動之像素部的電力消耗。
需注意的是，上述更新操作需要被規律執行，因為可能使所顯示的靜止影像品質退化。在根據此實施例的顯示裝置中，包括氧化物半導體之上述電晶體被利用作為用以控制欲施加到各個像素中之EL元件的驅動TFT之電壓的交換元件。如此，可大幅減少關閉狀態電流，及可降低欲施加到各個像素中之EL元件的驅動TFT之電壓的變化。換言之，甚至當停止移位暫存器的操作之週期由於顯示靜 止影像而變長時，影像品質的退化仍可被抑制。例如，甚至當週期為3分鐘長時，仍可維持所顯示的靜止影像之品質。例如，若將每秒執行60次重寫之顯示裝置以及以3分鐘執行一次更新操作之顯示裝置彼此比較，則可將電力消耗降至約1/10000。
需注意的是，停止供應高供電電位(Vdd)係可設定電位等於低供電電位(Vss)，如圖28所示。需注意的是，停止供應高供電電位(Vdd)係可將供應高供電電位之配線的電位設定在浮動狀態。
需注意的是，當增加供應高供電電位(Vdd)之配線的電位時，其意指在週期T1之前將電位從低供電電位(Vss)增加到高供電電位(Vdd)時，配線的電位被控制以逐漸改變較佳。若配線的電位改變之梯度陡峭，則電位的改變可能變成雜訊，及不規律脈衝從移位暫存器輸出。在移位暫存器包括在閘極線驅動器電路之例子中，不規律脈衝充作用以打開電晶體的信號。如此，欲施加到EL元件的驅動器TFT之電壓可能被不規律脈衝改變，及靜止影像的品質會被改變。因此，如上述控制配線的電位變化較佳。鑑於上述內容，圖28圖解到高供電電位(Vdd)之信號的上升比下降和緩之例子。尤其是，在根據此實施例之顯示裝置中，當在像素部中顯示靜止影像時，適當執行停止供應和再供應高供電電位(Vdd)到移位暫存器。換言之，在用以供應高供電電位(Vdd)之配線的電位變化成為雜訊不利地影響像素部之例子中，雜訊直接導致顯示 影像的退化。因此，重要的是，控制根據此實施例的顯示裝置，以防止配線的電位變化(尤其是電位增加)進入像素部成為雜訊。
此申請案係依據日本專利局於2009、10、21所發表之日本專利申請案序號2009-242757以及日本專利局於2009、12、8所發表之日本專利申請案序號2009-278997，藉以併入其全文做為參考。
6400‧‧‧像素
6401‧‧‧交換電晶體
6402‧‧‧驅動電晶體
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧供電線
6408‧‧‧共同電極

Claims (13)

  1. 一種顯示裝置，包含：掃描線；信號線；配線；及像素區，包含：第一電晶體；第二電晶體；及發光元件，其中該第二電晶體包含第一閘極電極、第二閘極電極及氧化物半導體層，該第一閘極電極電連接至該掃描線，其中該第二電晶體之源極電極及汲極電極之其中一者電連接至該第一電晶體之閘極電極，其中該第二電晶體之該源極電極及該汲極電極之其中另一者電連接至該信號線，其中該第一電晶體之源極電極及汲極電極之其中一者電連接至該配線，其中該第一電晶體之該源極電極及該汲極電極之其中另一者電連接至該發光元件之第一電極，其中施加到該配線的第一電壓大於施加到該發光元件之第二電極的第二電壓，其中該氧化物半導體層包括通道形成區，其中當該第二電晶體在關閉狀態時，該第二電晶體每1μm通道寬度的汲極電流小於或等於1×10-16A/μm，且 其中該第一閘極電極及該第二閘極電極與該通道形成區重疊，且中間夾置有該氧化物半導體層。
  2. 根據申請專利範圍第1項之顯示裝置，其中該第二電晶體之該氧化物半導體層具有大於或等於2eV的能帶隙。
  3. 根據申請專利範圍第1項之顯示裝置，其中該第二電晶體之該氧化物半導體層具有小於或等於5×1019/cm3的氫濃度。
  4. 根據申請專利範圍第1項之顯示裝置，其中該氧化物半導體層的載子濃度小於1×1014/cm3。
  5. 一種顯示裝置，包含：掃描線；信號線；配線；及像素區，包含：第一電晶體；第二電晶體；及發光元件，其中該第二電晶體包含第一閘極電極、第二閘極電極及第一氧化物半導體層，該第一閘極電極電連接至該掃描線，其中該第二電晶體之源極電極及汲極電極之其中一者電連接至該第一電晶體之閘極電極，其中該第二電晶體之該源極電極及該汲極電極之其中 另一者電連接至該信號線，其中該第一電晶體包含第二氧化物半導體層，其中該第一電晶體之源極電極及汲極電極之其中一者電連接至該配線，其中該第一電晶體之該源極電極及該汲極電極之其中另一者電連接至該發光元件之第一電極，其中施加到該配線的第一電壓大於施加到該發光元件之第二電極的第二電壓，其中該第一氧化物半導體層包括通道形成區，其中當該第二電晶體在關閉狀態時，該第二電晶體每1μm通道寬度的汲極電流小於或等於1×10-16A/μm，且其中該第一閘極電極及該第二閘極電極與該通道形成區重疊，且中間夾置有該第一氧化物半導體層。
  6. 根據申請專利範圍第5項之顯示裝置，其中該第二電晶體之該第一氧化物半導體層具有大於或等於2eV的能帶隙。
  7. 根據申請專利範圍第5項之顯示裝置，其中該第二電晶體之該第一氧化物半導體層具有小於或等於5×1019/cm3的氫濃度。
  8. 根據申請專利範圍第5項之顯示裝置，其中該第一氧化物半導體層的載子濃度小於1×1014/cm3。
  9. 根據申請專利範圍第1或5項之顯示裝置，其中該第二電晶體被組配成保持該第一電晶體在開啟狀態，且連接該配線到該發光元件以顯示靜止影像。
  10. 根據申請專利範圍第1或5項之顯示裝置，其中該配線供應DC電流。
  11. 根據申請專利範圍第1或5項之顯示裝置，其中該發光元件包含：含有發光有機物質的層，在該第一及該第二電極之間。
  12. 一種電子裝置，包含根據申請專利範圍第1或5項之顯示裝置。
  13. 根據申請專利範圍第1或5項之顯示裝置，其中該顯示裝置為照明裝置。
TW104126528A 2009-10-21 2010-10-13 顯示裝置及具有顯示裝置之電子裝置 TWI553607B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009242757 2009-10-21
JP2009278997 2009-12-08

Publications (2)

Publication Number Publication Date
TW201543440A TW201543440A (zh) 2015-11-16
TWI553607B true TWI553607B (zh) 2016-10-11

Family

ID=43878933

Family Applications (4)

Application Number Title Priority Date Filing Date
TW105122428A TWI588802B (zh) 2009-10-21 2010-10-13 顯示裝置及具有顯示裝置之電子裝置
TW104126528A TWI553607B (zh) 2009-10-21 2010-10-13 顯示裝置及具有顯示裝置之電子裝置
TW099134890A TWI506611B (zh) 2009-10-21 2010-10-13 顯示裝置及具有顯示裝置之電子裝置
TW106111733A TWI621114B (zh) 2009-10-21 2010-10-13 顯示裝置及具有顯示裝置之電子裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105122428A TWI588802B (zh) 2009-10-21 2010-10-13 顯示裝置及具有顯示裝置之電子裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW099134890A TWI506611B (zh) 2009-10-21 2010-10-13 顯示裝置及具有顯示裝置之電子裝置
TW106111733A TWI621114B (zh) 2009-10-21 2010-10-13 顯示裝置及具有顯示裝置之電子裝置

Country Status (9)

Country Link
US (7) US8890781B2 (zh)
EP (1) EP2491594A4 (zh)
JP (11) JP5154627B2 (zh)
KR (4) KR101582636B1 (zh)
CN (4) CN102576734B (zh)
MY (1) MY166003A (zh)
SG (1) SG178058A1 (zh)
TW (4) TWI588802B (zh)
WO (1) WO2011048924A1 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
CN102576734B (zh) 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
CN105702688B (zh) 2009-10-21 2020-09-08 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
CN102640207A (zh) * 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
KR101950364B1 (ko) 2010-02-26 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US8446171B2 (en) * 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
KR20180118803A (ko) * 2011-10-07 2018-10-31 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
TWI485585B (zh) * 2012-02-17 2015-05-21 Innocom Tech Shenzhen Co Ltd 複合層結構及具有其之觸控顯示裝置
KR102082794B1 (ko) * 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
KR20140026257A (ko) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
JP6046592B2 (ja) * 2013-03-26 2016-12-21 株式会社ジャパンディスプレイ 表示装置及び電子機器
US9583063B2 (en) * 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JPWO2015097894A1 (ja) * 2013-12-27 2017-03-23 パイオニア株式会社 発光素子及び発光素子の製造方法
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
EP3144940B1 (en) * 2014-05-12 2019-08-07 LG Chem, Ltd. Conductive structure and preparation method therefor
US10141342B2 (en) * 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR102336004B1 (ko) * 2015-04-28 2021-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US10529743B2 (en) 2015-07-09 2020-01-07 Sharp Kabushiki Kaisha Active matrix substrate, display device, and manufacturing method
CN105390451B (zh) * 2015-12-03 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
KR20170090357A (ko) * 2016-01-28 2017-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 동작 방법
JP6677386B2 (ja) * 2016-02-16 2020-04-08 天馬微電子有限公司 表示装置および表示装置の製造方法
US10528165B2 (en) * 2016-04-04 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
JP2017219572A (ja) * 2016-06-03 2017-12-14 株式会社半導体エネルギー研究所 情報端末および学習支援システム
KR102365543B1 (ko) 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말
TWI709128B (zh) 2016-06-30 2020-11-01 日商半導體能源研究所股份有限公司 資訊終端
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
JP7044495B2 (ja) 2016-07-27 2022-03-30 株式会社半導体エネルギー研究所 半導体装置
JP6998690B2 (ja) 2016-07-28 2022-01-18 株式会社半導体エネルギー研究所 情報端末
WO2018037335A1 (en) 2016-08-26 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TW202429259A (zh) 2016-08-29 2024-07-16 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
DE112017004584T5 (de) 2016-09-12 2019-07-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
US10540944B2 (en) 2016-09-29 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising register
JP6864453B2 (ja) * 2016-10-03 2021-04-28 キヤノン株式会社 読取装置および制御方法
TW201817014A (zh) 2016-10-07 2018-05-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102393567B1 (ko) 2016-10-21 2022-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 동작 방법
JP2018072821A (ja) 2016-10-26 2018-05-10 株式会社半導体エネルギー研究所 表示装置およびその動作方法
TWI607425B (zh) * 2016-11-17 2017-12-01 元太科技工業股份有限公司 畫素結構與驅動方法
CN108074514B (zh) 2016-11-17 2020-11-13 元太科技工业股份有限公司 像素结构与驱动方法
CN108109592B (zh) 2016-11-25 2022-01-25 株式会社半导体能源研究所 显示装置及其工作方法
WO2018104831A1 (en) 2016-12-09 2018-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
CN106597715B (zh) * 2017-02-06 2019-08-06 京东方科技集团股份有限公司 一种亚像素单元、显示装置以及该显示装置的驱动方法
US10490130B2 (en) 2017-02-10 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Display system comprising controller which process data
US10461121B2 (en) 2017-10-17 2019-10-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Miniature led display panel and miniature led display
CN107871752B (zh) * 2017-10-17 2019-11-15 深圳市华星光电技术有限公司 微型led显示面板及微型led显示器
JP6872571B2 (ja) * 2018-02-20 2021-05-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US11744109B2 (en) * 2018-09-18 2023-08-29 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
JP2020053475A (ja) * 2018-09-25 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ及び表示装置
CN109742130B (zh) * 2019-01-30 2021-01-26 京东方科技集团股份有限公司 有机电致发光显示器件及控制方法
CN109669300A (zh) * 2019-02-19 2019-04-23 江西轩宜之家智能技术有限公司 一种发光ito玻璃基板及其制备方法
JP7284986B2 (ja) * 2019-04-08 2023-06-01 株式会社Joled 半導体装置および表示装置
CN118763123A (zh) * 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备
CN113889041B (zh) * 2021-09-30 2022-09-27 晟合微电子(肇庆)有限公司 像素电路及显示装置
WO2024033742A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 シフトレジスタ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035920A1 (en) * 2006-08-09 2008-02-14 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same
TW200828237A (en) * 2006-09-29 2008-07-01 Semiconductor Energy Lab Display device and electronic device
TW200901135A (en) * 2007-06-22 2009-01-01 Samsung Sdi Co Ltd Pixel, organic light emitting display and associated methods
TW200901128A (en) * 2007-03-13 2009-01-01 Sony Corp Display device and electronic apparatus

Family Cites Families (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154627U (zh) 1974-10-23 1976-04-26
JPS5154627A (ja) 1974-11-07 1976-05-13 Einosuke Hosaka Funtaioryoshitabutsutaino setsuchakuhoho
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60198865A (ja) 1984-03-23 1985-10-08 Nec Corp 薄膜トランジスタ
JPS60198864A (ja) 1984-03-23 1985-10-08 Nec Corp 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63205963A (ja) * 1987-02-23 1988-08-25 Mitsubishi Electric Corp 薄膜トランジスタ
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0384963A (ja) * 1989-08-29 1991-04-10 Casio Comput Co Ltd 薄膜トランジスタ
JP2638237B2 (ja) * 1989-12-28 1997-08-06 カシオ計算機株式会社 液晶素子
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268220A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 薄膜トランジスタ
JP2734962B2 (ja) 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP4293434B2 (ja) * 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US5847413A (en) * 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3286152B2 (ja) 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH1020304A (ja) 1996-07-01 1998-01-23 Mitsubishi Electric Corp 反射型液晶表示装置
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4712198B2 (ja) * 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
US7321353B2 (en) * 2000-04-28 2008-01-22 Sharp Kabushiki Kaisha Display device method of driving same and electronic device mounting same
JP3722677B2 (ja) 2000-08-18 2005-11-30 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002169499A (ja) * 2000-11-30 2002-06-14 Sanyo Electric Co Ltd 表示パネルの駆動方法及び表示パネルの駆動制御装置
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002319679A (ja) 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP5028723B2 (ja) 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
TW574529B (en) * 2001-09-28 2004-02-01 Tokyo Shibaura Electric Co Organic electro-luminescence display device
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004087682A (ja) 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TW594635B (en) 2003-03-06 2004-06-21 Toppoly Optoelectronics Corp Pixel driving circuit of display device
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4482790B2 (ja) 2003-07-23 2010-06-16 東芝ライテック株式会社 自発光装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4504645B2 (ja) 2003-08-27 2010-07-14 明義 三上 複合発光装置
WO2005048222A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
JP2005190797A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 有機ｅｌ装置および電子機器
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4036838B2 (ja) * 2004-03-12 2008-01-23 インターナショナル・ビジネス・マシーンズ・コーポレーション セキュリティ装置、情報処理装置、セキュリティ装置が実行する方法、情報処理装置が実行する方法、該方法を実行させるための装置実行可能なプログラムおよびチケット・システム
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
JP4628004B2 (ja) 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4245158B2 (ja) * 2004-04-19 2009-03-25 パナソニック株式会社 Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
KR101054341B1 (ko) * 2004-04-30 2011-08-04 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2005327966A (ja) 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006084758A (ja) * 2004-09-16 2006-03-30 Seiko Epson Corp 電気光学装置用駆動回路及び方法、電気光学装置、並びに電子機器
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
TWI278800B (en) * 2004-10-28 2007-04-11 Au Optronics Corp Current-driven OLED panel and related pixel structure
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
KR101142996B1 (ko) 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2006003924A (ja) 2005-08-31 2006-01-05 Kenji Sato 蛍光電子ペーパ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) * 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI311737B (en) * 2005-11-17 2009-07-01 Chi Mei El Corporatio Structure of display panel
EP1950177A4 (en) 2005-11-18 2009-02-25 Idemitsu Kosan Co SEMICONDUCTOR THIN FILM, MANUFACTURING METHOD AND THIN FILM TRANSISTOR
TWI328213B (en) * 2005-12-16 2010-08-01 Chi Mei El Corp Plate display and pixel circuitry
US8097877B2 (en) * 2005-12-20 2012-01-17 Northwestern University Inorganic-organic hybrid thin-film transistors using inorganic semiconducting films
US7314801B2 (en) 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
TWI404227B (zh) 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
JP2007194194A (ja) 2005-12-22 2007-08-02 Matsushita Electric Ind Co Ltd エレクトロルミネッセンス素子およびこれを用いた表示装置、露光装置、照明装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
WO2007086368A1 (ja) 2006-01-30 2007-08-02 Sharp Kabushiki Kaisha 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4946601B2 (ja) * 2006-05-15 2012-06-06 ソニー株式会社 撮像装置およびその駆動方法、表示装置、並びに、電子機器
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7586423B2 (en) * 2006-06-30 2009-09-08 Research In Motion Limited Handheld electronic device and method for dual-mode disambiguation of text input
KR20080002186A (ko) 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
JP2008033066A (ja) 2006-07-28 2008-02-14 Sony Corp 表示動作制御装置、表示装置、電子機器、表示動作制御方法及びコンピュータプログラム
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008116855A (ja) * 2006-11-08 2008-05-22 Nippon Kayaku Co Ltd 発光電気泳動セル、発光電子ペーパー及び発光表示装置
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US7782278B2 (en) 2006-12-14 2010-08-24 Himax Technologies Limited Intra-pixel convolution for AMOLED
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
TWI360088B (en) * 2007-04-20 2012-03-11 Chi Mei El Corp Pixel circuit and display device having the pixel
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5164427B2 (ja) * 2007-05-11 2013-03-21 株式会社ジャパンディスプレイウェスト 半導体装置およびその駆動方法、表示装置およびその駆動方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP5133616B2 (ja) * 2007-06-28 2013-01-30 本田技研工業株式会社 燃料電池
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009043748A (ja) 2007-08-06 2009-02-26 Seiko Epson Corp 半導体装置および電気光学装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US7982216B2 (en) * 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5489446B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI372379B (en) 2007-12-31 2012-09-11 Au Optronics Corp Liquid crystal display apparatus and bandgap reference circuit thereof
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5511139B2 (ja) 2008-01-10 2014-06-04 シチズンホールディングス株式会社 表示装置
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
US7786485B2 (en) 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
JP2009224357A (ja) 2008-03-13 2009-10-01 Rohm Co Ltd ＺｎＯ系トランジスタ
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101999970B1 (ko) * 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
KR101730347B1 (ko) * 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN110061144A (zh) 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
CN102576734B (zh) 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080035920A1 (en) * 2006-08-09 2008-02-14 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same
TW200828237A (en) * 2006-09-29 2008-07-01 Semiconductor Energy Lab Display device and electronic device
TW200901128A (en) * 2007-03-13 2009-01-01 Sony Corp Display device and electronic apparatus
TW200901135A (en) * 2007-06-22 2009-01-01 Samsung Sdi Co Ltd Pixel, organic light emitting display and associated methods

Also Published As

Publication number Publication date
US9165502B2 (en) 2015-10-20
EP2491594A4 (en) 2015-09-16
KR20170102395A (ko) 2017-09-08
JP6853338B2 (ja) 2021-03-31
TW201543440A (zh) 2015-11-16
CN107731931A (zh) 2018-02-23
CN102576734A (zh) 2012-07-11
US20190012960A1 (en) 2019-01-10
TW201727611A (zh) 2017-08-01
EP2491594A1 (en) 2012-08-29
JP7090193B2 (ja) 2022-06-23
JP2023174719A (ja) 2023-12-08
TW201638919A (zh) 2016-11-01
JP2013092783A (ja) 2013-05-16
JP6639568B2 (ja) 2020-02-05
SG178058A1 (en) 2012-03-29
KR20120096463A (ko) 2012-08-30
JP7337230B2 (ja) 2023-09-01
JP2020074410A (ja) 2020-05-14
CN104681568A (zh) 2015-06-03
US11107396B2 (en) 2021-08-31
JP5154627B2 (ja) 2013-02-27
WO2011048924A1 (en) 2011-04-28
US8890781B2 (en) 2014-11-18
TW201207815A (en) 2012-02-16
JP2016128913A (ja) 2016-07-14
US20240203337A1 (en) 2024-06-20
JP5947864B2 (ja) 2016-07-06
JP2018157226A (ja) 2018-10-04
JP2017017356A (ja) 2017-01-19
US20110090207A1 (en) 2011-04-21
CN112447130A (zh) 2021-03-05
US20200258449A1 (en) 2020-08-13
CN107731931B (zh) 2021-03-23
US12067934B2 (en) 2024-08-20
CN102576734B (zh) 2015-04-22
KR101875794B1 (ko) 2018-08-09
KR101582636B1 (ko) 2016-01-07
US20150070254A1 (en) 2015-03-12
JP2011141524A (ja) 2011-07-21
US10083651B2 (en) 2018-09-25
US10657882B2 (en) 2020-05-19
KR20120079830A (ko) 2012-07-13
MY166003A (en) 2018-05-21
JP2021106276A (ja) 2021-07-26
TWI588802B (zh) 2017-06-21
US20160035275A1 (en) 2016-02-04
KR101293261B1 (ko) 2013-08-09
TWI621114B (zh) 2018-04-11
JP2015092575A (ja) 2015-05-14
JP2022130464A (ja) 2022-09-06
JP2023164438A (ja) 2023-11-10
JP7519523B2 (ja) 2024-07-19
TWI506611B (zh) 2015-11-01
US20210383750A1 (en) 2021-12-09
KR20140026659A (ko) 2014-03-05
CN104681568B (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
JP7337230B2 (ja) 表示装置
TWI588796B (zh) 顯示裝置及包括顯示裝置之電子裝置