JP2009224357A - ＺｎＯ系トランジスタ - Google Patents

Abstract

【課題】基板上に積層された薄膜に影響を与えない絶縁性ＺｎＯ系基板を用いたＺｎＯ系トランジスタを提供する。
【解決手段】Ｍｇ_ＺＺｎＯ基板１上に、Ｍｇ_ＸＺｎＯ層２、Ｍｇ_ＹＺｎＯ層３が積層されている。Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスが発生する。４はゲート絶縁膜又は有機物電極であり、Ｍｇ_ＹＺｎＯ層３に接して形成されている。ゲート絶縁膜又は有機物電極４上にはゲート電極５が、ドナードープ部３ａ上には各々ソース電極６、ドレイン電極７が形成されている。Ｍｇ_ＺＺｎＯ基板１は、遷移金属を含み、かつ抵抗率が１×１０^５Ωｃｍ以上に絶縁化されている。
【選択図】 図１

Description

本発明は、絶縁性のＺｎＯ基板又はＭｇＺｎＯ基板を備えたＺｎＯ系トランジスタに関する。

近年、多機能物質として酸化物が注目されており、研究成果が次々と発表されているが、問題点もある。例えば、青色ＬＥＤに用いられる窒化物では、いくつか機能の違う薄膜を積層したりエッチングしたりすることにより、特異な機能を発現するデバイスを作製することができるが、酸化物は薄膜形成法がスパッタかＰＬＤ（パルスレーザーデポジション）などに限られており、半導体素子のような積層構造を作製しにくい。スパッタは通常結晶薄膜を得るのが難しく、ＰＬＤは基本的に点蒸発であるので、２インチ程度であっても大面積化が困難である。

酸化物で半導体素子のような構造が作れる手法としてプラズマを使った分子線エピタキシー法（Plasma assisted molecular beam epitaxy :PAMBE）が行われている。これを使った研究として最も注目されているものの一つがＺｎＯ（酸化亜鉛）系化合物である。

ＺｎＯやＭｇＺｎＯは、ウルツアイトという結晶構造で構成されているが、その結晶構造に起因して自発的な電気双極子モーメントを持っている。双極子モーメントは分極電荷を発生させるため、双極子モーメントが不連続になる界面では、分極電荷の差に相当するキャリア蓄積が発生する。この不連続面に同時にポテンシャルバリアが存在すると、電子は２次元ガスとなるため、ＨＥＭＴ（高電子移動度トランジスタ）が構成できる。これが、ＡｌＧａＮ／ＧａＮの界面を用いてＧａＮ系半導体でＨＥＭＴが盛んに研究されている理由である。

近年、ＺｎＯ／ＭｇＺｎＯの界面においても、非特許文献１に示すように、２次元電子ガスが存在することがわかった。上記文献では、２次元電子ガスの低温（絶対温度２ケルビン）における電子移動度は、６０００ｃｍ^２Ｖ^−１ｓ^−１程度であったが、最近我々の得た結果では、既出願の特願２００８−２１９５３に示したように、１４０００ｃｍ^２Ｖ^−１ｓ^−１を超える値を出すことがわかり、ＨＥＭＴ応用への展望が開けてきた。

ＨＥＭＴを構成するときには、積層薄膜の界面に発生する２次元電子ガスをチャネルに使うため、ＭＯＳ型又はＭＩＳ型のＦＥＴで一般的なソース電極、ドレイン電極を縦型に配置した構造ではなく、ゲート電極を挟んで横方向にソース電極、ドレイン電極を配置した横型に構成する必要がある。横型構造では、積層薄膜を形成する基板が導電性の場合、基板リークが発生してしまうので、絶縁性基板を用いるようにしている。

ところで、ＺｎＯ基板の通常の製造方法では、温度を上げると、ＺｎＯは融液にならず昇華してしまうため、ＬｉＯＨ（水酸化リチウム）とＫＯＨ（水酸化カリウム）の溶液に溶かして水熱合成法等による液相成長を行う。このために溶液を構成するアルカリ金属ＬｉがＺｎＯ基板中に入ってしまう。
A Tsukazaki et al., Science315(2007)1338

上記のように、ＺｎＯ基板中に不純物Ｌｉが含まれてしまうと、これが電子を吸い取るセンターとして働き、高抵抗化するため、通常作製されたＺｎＯ基板は絶縁性基板となる。しかし、不純物Ｌｉはイオン伝導を示すほどに簡単に、物質中を拡散して動き回るので、ＺｎＯ基板上に積層されたＺｎＯ系薄膜中にも侵入することにもなり、薄膜の結晶性を劣化させ、電子デバイスの性能に大きな影響を与えることが考えられ、電子デバイス用基板として用いることは問題である。

本発明は、上述した課題を解決するために創案されたものであり、基板上に積層された薄膜に影響を与えない絶縁性ＺｎＯ系基板を用いたＺｎＯ系トランジスタを提供することを目的としている。

上記目的を達成するために、請求項１記載の発明は、遷移金属を含み、かつ抵抗率が１×１０^５Ωｃｍ以上に絶縁化されたＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板上に、ＺｎＯ系半導体層が少なくとも１層は積層されていることを特徴とするＺｎＯ系トランジスタである。

また、請求項２記載の発明は、遷移金属を含み、かつ抵抗率が１×１０^７Ωｃｍ以上に絶縁化されたＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板上に、ＺｎＯ系半導体層が少なくとも１層は積層されていることを特徴とするＺｎＯ系トランジスタである。

また、請求項３記載の発明は、前記Ｍｇ_ＺＺｎＯ基板上にＭｇ_ＸＺｎＯ層とＭｇ_ＹＺｎＯ層の積層体を少なくとも備え、前記積層体の界面に発生する電子蓄積領域をチャネル領域とする請求項１又は請求項２のいずれか１項に記載のＺｎＯ系トランジスタである。

本発明によれば、遷移金属を含むようにし、かつ、抵抗率が１×１０^５Ωｃｍ以上に絶縁化されたＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板上にＺｎＯ系半導体層を少なくとも１層は積層してＺｎＯ系トランジスタを構成しているので、基板リークの発生を防止できるとともに、Ｍｇ_ＺＺｎＯ基板上に積層されたＺｎＯ系半導体層への不純物の拡散がなくなる。

以下、図面を参照して本発明の一実施形態を説明する。図１は本発明によるＺｎＯ系トランジスタの断面構造の一例を示す。

以下、ＺｎＯ系半導体やＺｎＯ系薄膜等のＺｎＯ系とは、特に断らないかぎり、ＺｎＯ又はＺｎＯを含む化合物から構成されるものであり、具体例としては、ＺｎＯの他、IIＡ族元素とＺｎ、IIＢ族元素とＺｎ、またはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物を含むものを意味する。

図１〜図４は、ＺｎＯ系トランジスタとして特にＨＥＭＴ構造が示されている。これらの実施例では、ＺｎＯ系基板とその上に形成されたＭｇ_ＸＺｎＯ（０≦Ｘ＜１）層、Ｍｇ_ＹＺｎＯ（０＜Ｙ＜１）層の積層構造（Ｘ＜Ｙ）を１組備え、ゲート構造が金属電極とＭｇ_ＹＺｎＯ層とで絶縁体を挟んで形成されたＨＥＭＴの構造を示す。または、有機物電極とＭｇ_ＹＺｎＯ層とをショットキー接触させたＨＥＭＴとすることもできる。以下、ゲート構造が金属電極とＭｇ_ＹＺｎＯ層とで絶縁体を挟んだＭＯＳ型として説明する。

１はＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板、２はＭｇ_ＸＺｎＯ（０≦Ｘ＜１）層、３はＭｇ_ＹＺｎＯ（０＜Ｙ＜１）層を示す。ここで、Ｘ＜Ｙと、上側のＭｇＺｎＯの方がＭｇ組成比率を高くしている。これは、Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスの発生が行われるようにするためである。

４はゲート絶縁膜であり、Ｍｇ_ＹＺｎＯ層３に接して形成され、例えば、Ｍｇ及びＣａ成分を含んだ酸化物であるＭｇＣａＯ膜で構成されている。５はゲート電極であり、ゲート絶縁膜４に接して形成されており、金属Ａｕ（金）で構成される。ここで、ＭＯＳ型ではなく、有機物電極と半導体とのショットキー接触構造とする場合には、４を有機物電極であるＰＥＤＯＴ：ＰＳＳで構成され、ゲート電極の一部として作用する。ここで、ＰＥＤＯＴ：ＰＳＳとは、ポリチオフェン誘導体（ＰＥＤＯＴ）に、ポリスチレンスルホン酸（ＰＳＳ）をドーピングしたものである。この場合、５はＭＯＳ型の場合と同様、Ａｕ膜で構成される。上記のように、有機物電極と半導体とのショットキー接触構造とする場合は、４の材料のみが変わるだけであり、図２〜図４の変形例に対しても同様に適用できる。

次に、６はソース電極、７はドレイン電極であり、いずれもＩｎＺｎ／Ｔｉ／Ａｕの金属多層膜で形成される。８は層間絶縁膜であり、ＳｉＯ_２等で構成される。また、Ｍｇ_ＹＺｎＯ層３の一部はＩｎ拡散が行われたドナードープ部３ａを形成している。２ＤＥＧは、２次元電子ガス領域（電子蓄積領域）を示し、Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面と図の点線で挟まれた領域を示している。ここで、ソース電極６と直下のドナードープ部３ａとでソース電極部を、ドレイン電極７と直下のドナードープ部３ａとでドレイン電極部を、ゲート電極５とゲート絶縁膜４とでゲート電極部を構成している。

また、ソース電極６、ドレイン電極７のいずれも、ＩｎＺｎ／Ｔｉ／Ａｕの他に、ＩｎＺｎ／Ｔｉ／Ａｌ、Ｔｉ／Ｐｔ／Ａｕ、Ｃｒ／Ａｕ、Ｃｒ／Ｐｄ／Ａｕの金属多層膜で構成することもできる。ゲート電極５についても、Ａｕの他に、Ａｌ、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ等で形成することができる。層間絶縁膜８についても、ＳｉＯ_２の他に、ＳｉＯＮ、Ａｌ_２Ｏ_３等で構成することができる。ドナードープ部３ａについては、Ｉｎ拡散の他に、Ｇａ拡散、III族元素のイオンインプランテーション等を用いることができる。以下、図２〜図４まで、変形された構造の実施例を示すが、上記構成材料等の事項は、同様に適用される。

ところで、ゲート絶縁膜４直下のＭｇ_ＹＺｎＯ層３の厚みは、ゲート絶縁膜４とＭｇ_ＹＺｎＯ層３との接触によって発生する空乏層幅よりも厚くするとノーマリーオンとなり、薄くするとノーマリーオフにすることができる。なお、ノーマリーとは、ゲート電圧が０Ｖの状態においてと言う意味である。空乏層の幅は、直下のＭｇ_ＹＺｎＯ層３のドナー濃度ＮＤによっておよそ決まる。

また、図１〜図４に記載されたＳはソース端子、Ｇはゲート端子、Ｄはドレイン端子を表わす。これらの端子は図示されていないが、層間絶縁膜８の一部が除去されて、ソース端子Ｓはソース電極６と、ドレイン端子Ｄはドレイン電極７と、ゲート端子Ｇはゲート電極５と接続されている。そして、ノーマリーオフの場合は、ゲート端子Ｇに正の電圧が印加されると、ゲート絶縁膜４の直下に反転分布領域（チャネル領域）が生まれ、ソース−ドレイン間が導通する。この反転分布領域が、２ＤＥＧで示される電子蓄積領域にまで達すると、電子蓄積領域に存在する２次元電子ガスの効果により、高速のゲート制御動作が行える。

ここで、特徴的なのは、第１に、Ｍｇ_ＺＺｎＯ（０≦Ｚ＜１）基板１に、遷移金属が含まれていることである。遷移金属は、遷移元素とも呼ばれるもので、周期表で第３族元素から第１１族元素の間に存在する元素の総称を意味する。遷移元素の単体は、知られているように、一般に高い融点と固さを有する金属である。第２に、Ｍｇ_ＺＺｎＯ基板１は、遷移金属を含んだ状態で、抵抗率（比抵抗）が１×１０^５Ωｃｍ以上に絶縁化されていることである。

例えば、通常良く見られるように、サファイア上にＺｎＯ薄膜を形成した場合、良く制御された状態であれば、おおよそ、電子濃度１ｘ１０^１７〜１０^１８ｃｍ^−３、電子移動度５０〜１５０ｃｍ^２Ｖ^−１ｓ^−１程度の半導体が得られる。抵抗率にすると大体０．１〜０．０１Ωｃｍの間ぐらいの値となる。この薄膜に、遷移金属の１つであるＮｉ（ニッケル）を、１ｘ１０^１７ｃｍ^−３程度ドープすると劇的な抵抗率の上昇が起こり、通常のＨａｌｌ測定装置では測定しにくくなる抵抗率（１０００Ωｃｍの単位）以上まで上昇する。

抵抗率ρは、一般的にρ＝１／（ｑ×Ｎ×μ）で表わされる。ここで、Ｎはキャリア密度（濃度）、μはキャリア移動度、ｑはキャリアの素電荷を表わす。したがって、キャリアが電子の場合、抵抗率は電子濃度と電子移動度の積に反比例するので、電子濃度と電子移動度を下げることができれば、抵抗率は急激に大きくなる。上記のように、Ｎｉをドープしてサファイア上のＺｎＯ薄膜を形成した場合、電子濃度１ｘ１０^１３ｃｍ^−３、電子移動度１ｃｍ^２Ｖ^−１ｓ^−１以下となり、抵抗率は、約６×１０^５Ωｃｍ以上の値が得られた。これは遷移金属ドープでは概ね見られる傾向で、遷移金属のＮｉ、Ｍｎ、Ｃｒ、Ｆｅでは少ないドープ量で抵抗率が上昇する傾向が見られた。ＺｎＯ系材料は通常、１×１０^１６ｃｍ^−３台のキャリア濃度を持つのが普通であるため、ドープする遷移金属も同じレベルのドープをされることが高抵抗化のためには望ましい。

第２に、Ｍｇ_ＺＺｎＯ基板１は、この基板上に積層されるＺｎＯ系半導体層に悪影響を及ぼさないようにするために、不純物Ｌｉが含まれないように形成されている。そのために、まず、通常用いられる水熱合成法で、遷移金属がドープされたＺｎＯ基板又はＭｇＺｎＯ基板を作製する。Ｌｉは、加熱すると簡単に動くため基板外に排出されるが、遷移金属は加熱しても動きにくいため基板中に留まる。この性質を利用し、作製された基板を１０００℃程度の温度でアニールしてＬｉのみを除去するようにしている。

したがって、遷移金属がドープされたＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板１を用い、ドープ量を調節して、抵抗率（比抵抗）が１×１０^５Ωｃｍ以上になるようにし、その上にＺｎＯ系薄膜を積層して、ＺｎＯ系トランジスタを作製すれば、リークのない程度に絶縁化された基板であるとともに、遷移金属は拡散を起こさないので基板上のＺｎＯ系薄膜、例えば、図１ではＭｇ_ＸＺｎＯ層２及びＭｇ_ＹＺｎＯ層３に不純物が拡散されることがなく、悪影響を及ぼさない。なお、トランジスタでは、様々な用途に対応するためには、オン時とオフ時の抵抗差を大きくとりたいという要求があり、その差は抵抗率で６桁〜９桁の差が必要である。トランジスタをオンしたときの抵抗率は、通常、１０^−１Ωｃｍ程度あるので、オフ時の抵抗率が１×１０^７Ωｃｍあると８桁の差になり、望ましい。したがって、Ｍｇ_ＺＺｎＯ基板１に対する遷移金属のドープ量を多くして、抵抗率が１×１０^７Ωｃｍ以上とすることが好ましい。

以下、図２〜図４で述べる変形例で示されるＭｇ_ＺＺｎＯ基板１は、上記のように遷移金属がドープされ、絶縁化されている基板を用いている。

図２は、ゲート絶縁膜４直下のＭｇ_ＹＺｎＯ層３の膜厚を薄くしたリセスゲート構造を示す。この構造ではゲート絶縁膜４直下部分の２次元電子ガスのキャリア濃度を薄くし、一方、抵抗を小さくすることが必要なソース電極部直下及びドレイン電極部直下の２次元電子ガスのキャリア濃度を濃くすることができ、電極の目的に応じた設計ができる。

トランジスタでは、ソース−ゲート間抵抗が高いと、ゲート電圧を高く設定しないと所望のドレイン−ソース間電流が得られなくなる。したがって、ソース−ゲート間抵抗を低くすることがトランジスタでは重要である。そこで、図３のように、ソース電極部とゲート電極部の間の距離を縮めた構造として、ソース−ゲート間抵抗を低くするように構成することもできる。

図４は耐圧を上げる構造としたものである。耐圧を上げる構造として用いられるフィールドプレート構造を使用した。層間絶縁膜８の一部にソース電極部と接続した電極６ａを配置し、この電極６ａとフィールドプレート４０とを接続し、フィールドプレート４０でゲート電極５の上部全体を覆うように層間絶縁膜８上に形成し、ドレイン側の電場をシールドして、ゲート電極５の端部分の破壊を防ぐ。

ＺｎＯ系トランジスタの構造としては、上記図１〜図４までの実施例の構造を目的に応じて適宜組み合わせた構造としても良い。

図１〜図４に示されるＨＥＭＴの製造方法を以下に説明する。Ｍｇ_ＺＺｎＯ基板１又は４１を薄い塩酸で処理し、加熱した後、Ｍｇ_ＸＺｎＯ層２として例えばキャリア濃度が１×１０^１７ｍ^−３以下のアンドープＭｇＺｎＯ層又はｎ型ＭｇＺｎＯ層を成長させる。次に、Ｍｇ_ＹＺｎＯ層３としてｐ型ＭｇＺｎＯ層を積層する。Ｍｇはバンドギャップを広げるために添加している。アンドープＭｇＺｎＯ層、ｎ型ＭｇＺｎＯ層及びｐ型ＭｇＺｎＯ層の薄膜形成方法として、ＭＢＥ（分子線エピタキシー法）を用いた。ＭＢＥ以外に、ＣＶＤ（化学気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＰＬＤ（パルスレーザー堆積法）なども適用可能である。

Ｍｇ_ＺＺｎＯ基板１として例えばＺｎＯ基板を用い、ＺｎＯ基板の＋Ｃ面を結晶成長に使用した。他にもＺｎＯ基板の酸素極性面、Ｍ面も使用可能である。また、遷移金属を含み、Ｌｉを除去するため、ＮｉがドープされたＺｎＯ基板を水熱合成法により作製し、この後、前述したように、１０００℃程度の温度でアニール処理を行った。薄膜成長時には、ＺｎＯ基板は予備加熱室で２５０℃に２０分間保持される。それから成長室に搬送され８００℃に加熱された後、成長温度に保たれる。成長温度は３００〜１０００℃である。主原料はＺｎ（純度９９．９９９９９％）と酸素ガス（純度９９．９９９９９％）を用いた。窒素ガスをｐ型のドーパントの原料として用いた。原料に用いるガスとして、他にオゾン（Ｏ_３）、二酸化窒素（ＮＯ_２）、一酸化二窒素（Ｎ_２Ｏ）、一酸化窒素（ＮＯ）なども適する。

ＺｎはＫセルのルツボ内で、２５０〜３５０℃に加熱され、成長用基板表面に供給される。Ｍｇを使用する場合は、Ｚｎと同様にＫセルのルツボ内で３００〜４００℃に加熱され、成長用基板表面に供給される。酸素ガスはそれぞれのラジカルセルを通って、成長用基板表面に到達する。ラジカルセル内では高周波が印加され、ガスはプラズマ状態になり化学活性の高い状態になる。高周波の周波数は１３．５６ＭＨｚ、出力は３００〜４００Ｗを適用したが、それ以外の周波数（２．４ＧＨｚ）や出力（５０Ｗ〜２ｋＷ）も適用可能である。酸素ガスは０．３〜３ｓｃｃｍ、窒素ガスの流量は０．２〜１ｓｃｃｍとした。以上のように、少なくとも１組のＭｇ_ＸＺｎＯ（０≦Ｘ＜１）とＭｇ_ＹＺｎＯ（０＜Ｙ＜１）の薄膜積層構造（Ｘ＜Ｙ）を形成する。

次に、ドナーを拡散又はインプランテーションしてドナードープ部３ａを作製する。その後、ソース電極及びドレイン電極のパターニングを行い、蒸着又はスパッタで各電極を形成する。なお、インプランテーションによりドナードープ部を形成する場合は、インプランテーションを行った後、４００〜８００℃で焼き鈍しアニールした後、ソース電極及びドレイン電極のパターニングを行い、蒸着又はスパッタで各電極を形成する。電極にＩｎＺｎ系の合金を用いる場合は、２００〜５００℃でアニールを行う。

次に、スパッタ、ＭＢＥ法を用いて、ゲート絶縁膜４を形成する。ゲート絶縁膜にＭｇＣａＯ膜を用いる場合は、続けてＳｉＮ、ＳｉＯ_２、Ａｌ_２Ｏ_３など絶縁特性に優れた絶縁膜を重ねて形成するとなお望ましい。パターニング後、イオンミリングなどを使ってパターンを切る。

次に、ゲート絶縁膜４上にゲート電極５を蒸着、もしくはスパッタで形成する。その後、層間絶縁膜８を形成する。次に、図４のように、フィールドプレートがある場合はフィールドプレート４０を形成する。

本発明のＺｎＯ系トランジスタの一構成例を示す図である。 本発明のＺｎＯ系トランジスタの一構成例を示す図である。 本発明のＺｎＯ系トランジスタの一構成例を示す図である。 本発明のＺｎＯ系トランジスタの一構成例を示す図である。

符号の説明

１ Ｍｇ_ＺＺｎＯ基板
２ Ｍｇ_ＸＺｎＯ層
３ Ｍｇ_ＹＺｎＯ層
３ａ ドナードープ部
４ ゲート絶縁膜
５ ゲート電極
６ ソース電極
７ ドレイン電極
８ 層間絶縁膜

Claims (3)

1. 遷移金属を含み、かつ抵抗率が１×１０^５Ωｃｍ以上に絶縁化されたＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板上に、ＺｎＯ系半導体層が少なくとも１層は積層されていることを特徴とするＺｎＯ系トランジスタ。
2. 遷移金属を含み、かつ抵抗率が１×１０^７Ωｃｍ以上に絶縁化されたＭｇ_ＺＺｎＯ（０≦Ｚ＜１）基板上に、ＺｎＯ系半導体層が少なくとも１層は積層されていることを特徴とするＺｎＯ系トランジスタ。
3. 前記Ｍｇ_ＺＺｎＯ基板上にＭｇ_ＸＺｎＯ層とＭｇ_ＹＺｎＯ層の積層体を少なくとも備え、前記積層体の界面に発生する電子蓄積領域をチャネル領域とする請求項１又は請求項２のいずれか１項に記載のＺｎＯ系トランジスタ。
   

Images