CN110600539A - 高电子迁移率晶体管及其应用 - Google Patents

高电子迁移率晶体管及其应用 Download PDF

Info

Publication number
CN110600539A
CN110600539A CN201910822510.XA CN201910822510A CN110600539A CN 110600539 A CN110600539 A CN 110600539A CN 201910822510 A CN201910822510 A CN 201910822510A CN 110600539 A CN110600539 A CN 110600539A
Authority
CN
China
Prior art keywords
layer
substrate
layers
barrier layer
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910822510.XA
Other languages
English (en)
Inventor
冯宇翔
刘利书
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
GD Midea Air Conditioning Equipment Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea Refrigeration Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea Refrigeration Equipment Co Ltd filed Critical Midea Group Co Ltd
Priority to CN201910822510.XA priority Critical patent/CN110600539A/zh
Publication of CN110600539A publication Critical patent/CN110600539A/zh
Pending legal-status Critical Current

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24HEATING; RANGES; VENTILATING
    • F24FAIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F11/00Control or safety arrangements
    • F24F11/88Electrical aspects, e.g. circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提出了高电子迁移率晶体管及其应用。该高电子迁移率晶体管包括:衬底;沟道层,设置在衬底的一侧;势垒层,设置在沟道层远离衬底的一侧;源极和漏极,分别设置在沟道层和势垒层的两端;栅极,设置在势垒层远离衬底的一侧;介电层,设置在势垒层、源极和漏极远离衬底的一侧;其中,势垒层由多个第一层和多个第二层依次交替层叠设置,且第一层由氧化镁形成,第二层由氧化锌形成。本发明所提出的高电子迁移率晶体管,其基于宽禁带ZnO材料的势垒层为MgO/ZnO的超晶格结构,如此,在制作过程中可以通过重复沉积MgO层和ZnO层,可避免合金材料容易出现的相分离问题,从而使高电子迁移率晶体管的器件性能更好。

Description

高电子迁移率晶体管及其应用
技术领域
本发明涉及半导体技术领域,具体的,本发明涉及高电子迁移率晶体管及其应用。更具体的,本发明涉及高电子迁移率晶体管、智能功率模块和空调器。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistor,HEMT),也称调制掺杂场效应管(Modulation-doped FET,MODFET),是一种基于宽禁带半导体材料的电力电子器件。具体的,利用两种具有不同能隙的材料形成异质结,界面处的极化电场有效地调制了宽禁带半导体的能带结构以及电荷分布,这导致了高电子迁移率晶体管在未故意掺杂的情况,能够形成高面密度的二维电子气(Two-dimensional electron gas,2DEG)。
作为直接带隙半导体材料,氧化锌(ZnO)和氧化镁(MgO)的带隙可从3.3eV到7.8eV连续变化,形成掺杂、可调制的MgZnO/ZnO的异质结结构;与此同时,MgXZn1-XO的相对介电常数、禁带宽度也可以随着Mg组分x连续可调。MgZnO和ZnO之间形成的异质结,由于两种材料的晶格常数不匹配导致的压电极化效应,禁带宽度不一样形成的界面带隙效应,在这两种效应的叠加下,使得在ZnO一侧形成高浓度的二维电子气。其中,电子气的浓度对器件性能有决定性影响,其浓度与MgXZn1-XO中Mg组分x有密切关系。一般而言,Mg组分x越高,极化效应会越明显,二维电子电气的浓度会越高。
目前,在MgZnO/ZnO异质结高电子迁移率晶体管中,普遍利用的是沉积合金MgZnO薄膜作为势垒层。由于MgO为岩盐矿(Rocksolt)结构,而ZnO为纤锌矿(Wurtzite)结构,生长合金材料的过程中极易发生相分离(Phase separation)现象。这极大地限制了合金材料中Mg组分的提高,进而阻碍了二维电子气浓度的提高。另外,合金MgZnO的组分不均匀分布也是限制HEMT性能提高的重要因素。
发明内容
本发明是基于发明人的下列发现而完成的:
本发明的发明人为解决目前高电子迁移率晶体管存在相分离现象,本发明提出了一种基于宽禁带ZnO材料的高电子迁移率晶体管,可解决制作过程中沉积的合金材料易相分离的现象,并能提高器件性能。
在本发明的第一方面,本发明提出了一种高电子迁移率晶体管。
根据本发明的实施例,所述高电子迁移率晶体管包括:衬底;沟道层,所述沟道层设置在所述衬底的一侧;势垒层,所述势垒层设置在所述沟道层远离所述衬底的一侧;源极和漏极,所述源极和所述漏极分别设置在所述沟道层和所述势垒层的两端;栅极,所述栅极设置在所述势垒层远离所述衬底的一侧;介电层,所述介电层设置在所述势垒层、所述源极和所述漏极远离所述衬底的一侧;其中,所述势垒层由多个第一层和多个第二层依次交替层叠设置,且所述第一层由氧化镁形成,所述第二层由氧化锌形成。
发明人经过研究发现,本发明实施例的高电子迁移率晶体管,其基于宽禁带ZnO材料的势垒层为MgO/ZnO的超晶格结构,如此,在制作过程中可以通过重复沉积MgO层和ZnO层,可以避免合金材料容易出现的相分离问题,从而使高电子迁移率晶体管的器件性能更好。
另外,根据本发明上述实施例的高电子迁移率晶体管,还可以具有如下附加的技术特征:
根据本发明的实施例,所述第一层的厚度为1~3微米。
根据本发明的实施例,所述第二层的厚度为1~3微米。
根据本发明的实施例,所述第一层和所述第二层的个数各自为3~10个。
根据本发明的实施例,所述势垒层的总厚度为10~50微米。
根据本发明的实施例,形成所述衬底的材料包括蓝宝石、碳化硅和硅。
根据本发明的实施例,形成所述介电层的材料包括氧化锌或氮化硅。
根据本发明的实施例,形成所述源极和漏极的材料包括钛、铝、镍和金,且形成所述栅极的材料包括铝、钛、金和铜。
在本发明的第二方面,本发明提出了一种智能功率模块。
根据本发明的实施例,所述智能功率模块包括:电路基板,所述电路基板上设置有电路布线,且所述电路布线包括焊接器件区;至少一个上述的高电子迁移率晶体管,所述高电子迁移率晶体管的底侧面焊接于所述焊接器件区,顶侧面通过金属连接桥接至所述电路布线。
发明人经过研究发现,本发明实施例的智能功率模块,其基于宽禁带ZnO材料的高电子迁移率晶体管的器件性能更高,从而可使智能功率模块更灵敏。本领域技术人员能够理解的是,前面针对高电子迁移率晶体管所描述的特征和优点,仍适用于该智能功率模块,在此不再赘述。
在本发明的第三方面,本发明提出了一种空调器。
根据本发明的实施例,所述空调器包括上述的智能功率模块。
发明人经过研究发现,本发明实施例的空调器,其智能功率模块的灵敏度更高,从而使空调器的使用控制更人性化。本领域技术人员能够理解的是,前面针对智能功率模块所描述的特征和优点,仍适用于该空调器,在此不再赘述。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述的方面结合下面附图对实施例的描述进行解释,其中:
图1是本发明一个实施例的高电子迁移率晶体管的结构示意图;
图2是本发明一个实施例的制备高电子迁移率晶体管的方法流程示意图。
附图标记
100 衬底
200 沟道层
300 势垒层
410 源极
420 漏极
500 栅极
600 介电层
具体实施方式
下面详细描述本发明的实施例,本技术领域人员会理解,下面实施例旨在用于解释本发明,而不应视为对本发明的限制。除非特别说明,在下面实施例中没有明确描述具体技术或条件的,本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。
在本发明的一个方面,本发明提出了一种高电子迁移率晶体管。
根据本发明的实施例,参考图1,高电子迁移率晶体管包括衬底100、沟道层200、势垒层300、源极410和漏极420、栅极500和介电层600;其中,沟道层200设置在衬底100的一侧;势垒层300置在沟道层200远离衬底100的一侧;源极410和漏极420分别设置在沟道层200和势垒层300的两端;栅极500设置在势垒层300远离衬底100的一侧;介电层600设置在势垒层300、源极410和漏极420远离衬底100的一侧;并且,势垒层300由多个第一层310和多个第二层320依次交替层叠设置,且第一层310由氧化镁形成,第二层320由氧化锌形成。
本发明的发明人通过研究发现,现阶段的势垒层采用MgZnO/ZnO异质结的高电子迁移率晶体管,一般利用沉积法制作MgZnO合金薄膜,但是,由于MgO为岩盐矿结构,而ZnO为纤锌矿结构,在生长合金材料的过程中极易发生相分离问题,从而限制了合金材料中Mg组分的提高,且相分离导致组分不均匀分布也是限制HEMT性能提高的重要因素。所以,发明人在制作基于宽禁带ZnO材料的势垒层的过程中,通过重复沉积MgO层和ZnO层,可以避免合金材料容易出现的相分离问题,从而使高电子迁移率晶体管的器件性能更好。
根据本发明的实施例,由MgO形成的第一层310和由ZnO形成的第二层320的具体厚度,本领域技术人员可根据势垒层300中MgO与ZnO所需比例进行相应地调节。在本发明的一些实施例中,第一层310和第二层320各自的厚度可以为1~3微米,具体例如2微米,如此,采用超薄厚度的MgO层和ZnO层,可使势垒层300中组分分布的更均匀,从而进一步使高电子迁移率晶体管的器件性能更好。
根据本发明的实施例,由MgO形成的第一层310和由ZnO形成的第二层320的具体个数,本领域技术人员可根据势垒层300所需的厚度进行相应地选择。在本发明的一些实施例中,第一层310和第二层320的个数各自可以为3~10个,具体例如4个或5个,如此,通过多层的MgO层和ZnO层交替层叠设置,可使势垒层300中组分分布的更均匀,从而进一步使高电子迁移率晶体管的器件性能更好。
在本发明的一些实施例中,势垒层300的总厚度,即多个MgO形成的第一层310和由ZnO形成的第二层320的总厚度,可以为10~50微米,如此,通过重复多次沉积第一层310和第二层320后,可获得组分分布均匀的较薄的势垒层300。
根据本发明的实施例,衬底100的具体材料,本领域技术人员可根据高电子迁移率晶体管的器件性能进行相应地选择。在本发明的一些实施例中,形成衬底100的材料可以包括蓝宝石、碳化硅或硅,如此,可在高硬度的衬底表面形成平整均匀的功能材料层。
根据本发明的实施例,沟道层200的具体材料,具体例如氧化锌等,本领域技术人员可根据高电子迁移率晶体管的器件性能选择合适的本征半导体材料。
根据本发明的实施例,源极410和漏极420的具体材料,本领域技术人员可根据沟道层200的实际材料和欧姆接触效果进行相应地选择。在本发明的一些实施例中,形成源极410和漏极420的材料可以包括钛(Ti)、铝(Al)、镍(Ni)和金(Au),如此,采用上述高导电性的一种金属材料,可使源极和漏极的电损耗更小。
根据本发明的实施例,栅极500的具体材料,本领域技术人员可根据高电子迁移率晶体管的栅控效果进行相应地选择。在本发明的一些实施例中,形成栅极500的材料可以包括铝(Al)、钛(Ti)、金(Au)和铜(Cu),如此,采用上述高导电性且可图案化处理的一种金属材料,可使栅极的栅控能力更高。
根据本发明的实施例,介电层600的具体材料,本领域技术人员可根据高电子迁移率晶体管的器件性能进行相应地选择,在此不再赘述。在本发明的一些实施例中,形成介电层600的材料可以包括氧化锌(ZnO)或氮化硅(Si3N4),如此,采用上述高介电常数的材料可充分将栅极与源极或漏极电绝缘。
综上所述,根据本发明的实施例,本发明提出了一种高电子迁移率晶体管,其基于宽禁带ZnO材料的势垒层为MgO/ZnO的超晶格结构,如此,在制作过程中可以通过重复沉积MgO层和ZnO层,可以避免合金材料容易出现的相分离问题,从而使高电子迁移率晶体管的器件性能更好。
在本发明的另一个方面,本发明提出了一种制备高电子迁移率晶体管的方法。根据本发明的实施例,参考图2,该制备方法包括:
S100:在衬底的一侧沉积沟道层。
在该步骤中,在衬底100的一侧沉积沟道层200。根据本发明的实施例,沉积沟道层的方法包括分子束外延法(Molecular Beam Epitaxy,MBE),如此,可沉积出100nm的较薄的沟道层200。在本发明的一些实施例中,可以先在衬底100的一个表面上通过MBE法沉积ZnO的成核层,再通过MBE法沉积出ZnO薄膜的沟道层200,如此,可获得更均匀的沟道层200。
S200:在沟道层远离衬底的一侧沉积势垒层。
在该步骤中,在沟道层200远离衬底100的一侧沉积势垒层300,且势垒层300由多个第一层310和多个第二层320依次交替层叠沉积形成。根据本发明的实施例,沉积第一层310和第二层320的方法包括分子束外延法(MBE),如此,可沉积出1~3nm的超薄MgO层或ZnO层。
S300:去除沟道层和势垒层的两端,并沉积源极和漏极,再退火处理。
在该步骤中,局部去除沟道层200和势垒层300的两端,并局部沉积源极410和漏极420,再退火处理,如此,形成源极410和漏极420分别与沟道层200之间的欧姆接触。根据本发明的实施例,去除沟道层200和势垒层300的两端的方法包括反应离子刻蚀方法(RIE),如此,可使刻蚀后的沟道层200和势垒层300的两端侧壁平整光滑,有利于与源极410和漏极420的欧姆接触。
S400:在势垒层、源极和漏极远离衬底的一侧沉积介电层。
在该步骤中,继续在势垒层300、源极410和漏极420远离衬底100的一侧,局部沉积1~10nm厚的介电层600。
S500:在势垒层远离衬底的一侧沉积栅极。
在该步骤中,最后在势垒层300远离衬底100的一侧,通过掩膜光刻的方法沉积栅极500,如此可获得结构和功能完善的高电子迁移率晶体管。
综上所述,根据本发明的实施例,本发明提出了一种制备方法,通过重复沉积MgO层和ZnO层,可沉积出MgO/ZnO超晶格结构的势垒层,如此,可避免合金材料容易出现的相分离问题,从而使高电子迁移率晶体管的器件性能更好。
在本发明的另一个方面,本发明提出了一种智能功率模块。
根据本发明的实施例,智能功率模块包括:电路基板,该电路基板上设置有电路布线,且所述电路布线包括焊接器件区;至少一个上述的高电子迁移率晶体管,该高电子迁移率晶体管的底侧面焊接于焊接器件区,顶侧面通过金属连接桥接至电路布线。
综上所述,根据本发明的实施例,本发明提出了一种智能功率模块,其基于宽禁带ZnO材料的高电子迁移率晶体管的器件性能更高,从而可使智能功率模块更灵敏。本领域技术人员能够理解的是,前面针对高电子迁移率晶体管所描述的特征和优点,仍适用于该智能功率模块,在此不再赘述。
在本发明的另一个方面,本发明提出了一种空调器。
根据本发明的实施例,空调器包括上述的智能功率模块。
综上所述,根据本发明的实施例,本发明提出了一种空调器,其智能功率模块的灵敏度更高,从而使空调器的使用控制更人性化。本领域技术人员能够理解的是,前面针对智能功率模块所描述的特征和优点,仍适用于该空调器,在此不再赘述。
下面参考具体实施例,对本发明进行描述,需要说明的是,这些实施例仅是描述性的,而不以任何方式限制本发明。
实施例1
在该实施例中,制备出高电子迁移率晶体管。具体步骤如下:
(1)先采用分子束外延(MBE)的方法在硅衬底上沉积薄膜厚度为100nm的ZnO成核层,其中,Zn束源炉的温度为330℃,氧等离子体的生成功率及流量分别为300W和2SCCM(Standard-state Cubic Centimeter per Minute,标况毫升每分钟),且衬底温度为400℃;再采用MBE的方法沉积ZnO沟道层,其中,Zn束源炉的温度为345℃,氧等离子体的生成功率及流量分别为300W和2SCCM,衬底温度为400℃,且沟道层的薄膜厚度为1微米;
(2)采用MBE方法,在沟道层上先外延超薄的MgO层(厚度为2nm),然后沉积超薄的ZnO层(厚度为2nm),如此重复5次;其中,Zn束源炉的温度为322℃,Mg源温度为320℃,氧等离子体的生成功率及流量分别为300W和2.0SCCM,且衬底温度为400℃,5层MgO层和5层ZnO层组成的势垒层的总厚度为20nm;
(3)通过掩膜光刻的方法,先采用反应离子刻蚀(RIE)方法去除两端的势垒层和沟道层,再沉积源极和漏极,最后快速退火,形成欧姆接触;源漏极材料可以是Ti、Al、Ni或Au;
(4)在势垒层上沉积未掺杂的ZnO介电层,实验条件为Zn束源炉的温度为320℃,氧等离子体的生成功率及流量分别为300W和2.0SCCM,衬底温度为400℃,且介电层的厚度为5nm;
(5)通过掩膜光刻的方法,再沉积金属栅极(G),金属源可选择Al、Ti、Au,或Cu。
实施例2
在该实施例中,按照与实施例1基本相同的方法和条件,制备出高电子迁移率晶体管。区别在于,在该实施例中:
(1)在蓝宝石(Sapphire)衬底为上沉积200nm的ZnO成核层;沟道层的薄膜厚度为2微米;
(2)在沟道层上先外延超薄的MgO层,然后沉积超薄的ZnO层,如此重复4次;其中,Zn束源炉的温度为324℃,Mg源温度为322℃,4层MgO层和4层ZnO层组成的势垒层的总厚度为16nm。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种高电子迁移率晶体管,其特征在于,包括:
衬底;
沟道层,所述沟道层设置在所述衬底的一侧;
势垒层,所述势垒层设置在所述沟道层远离所述衬底的一侧;
源极和漏极,所述源极和所述漏极分别设置在所述沟道层和所述势垒层的两端;
栅极,所述栅极设置在所述势垒层远离所述衬底的一侧;
介电层,所述介电层设置在所述势垒层、所述源极和所述漏极远离所述衬底的一侧;
其中,所述势垒层由多个第一层和多个第二层依次交替层叠设置,且所述第一层由氧化镁形成,所述第二层由氧化锌形成。
2.根据权利要求1所述的高电子迁移率晶体管,其特征在于,所述第一层的厚度为1~3微米。
3.根据权利要求1所述的高电子迁移率晶体管,其特征在于,所述第二层的厚度为1~3微米。
4.根据权利要求1所述的高电子迁移率晶体管,其特征在于,所述第一层和所述第二层的个数各自为3~10个。
5.根据权利要求1所述的高电子迁移率晶体管,其特征在于,所述势垒层的总厚度为10~50微米。
6.根据权利要求1所述的高电子迁移率晶体管,其特征在于,形成所述衬底的材料包括蓝宝石、碳化硅和硅。
7.根据权利要求1所述的高电子迁移率晶体管,其特征在于,形成所述介电层的材料包括氧化锌或氮化硅。
8.根据权利要求1所述的高电子迁移率晶体管,其特征在于,形成所述源极和漏极的材料包括钛、铝、镍和金,且形成所述栅极的材料包括铝、钛、金和铜。
9.一种智能功率模块,其特征在于,包括:
电路基板,所述电路基板上设置有电路布线,且所述电路布线包括焊接器件区;
至少一个权利要求1~8中任一项所述的高电子迁移率晶体管,所述高电子迁移率晶体管的底侧面焊接于所述焊接器件区,顶侧面通过金属连接桥接至所述电路布线。
10.一种空调器,其特征在于,包括权利要求9所述的智能功率模块。
CN201910822510.XA 2019-09-02 2019-09-02 高电子迁移率晶体管及其应用 Pending CN110600539A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910822510.XA CN110600539A (zh) 2019-09-02 2019-09-02 高电子迁移率晶体管及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910822510.XA CN110600539A (zh) 2019-09-02 2019-09-02 高电子迁移率晶体管及其应用

Publications (1)

Publication Number Publication Date
CN110600539A true CN110600539A (zh) 2019-12-20

Family

ID=68856863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910822510.XA Pending CN110600539A (zh) 2019-09-02 2019-09-02 高电子迁移率晶体管及其应用

Country Status (1)

Country Link
CN (1) CN110600539A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101235537A (zh) * 2007-11-12 2008-08-06 中国科学院长春光学精密机械与物理研究所 制备ZnMgO合金薄膜的方法
JP2008218801A (ja) * 2007-03-06 2008-09-18 National Institute Of Advanced Industrial & Technology 高電子移動度ZnOデバイス
TW200908394A (en) * 2007-06-13 2009-02-16 Rohm Co Ltd ZnO-based thin film and ZnO-based semiconductor element
JP2009224357A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd ZnO系トランジスタ
KR20180067194A (ko) * 2016-12-12 2018-06-20 대구가톨릭대학교산학협력단 고전자 이동도 트랜지스터(hemt)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218801A (ja) * 2007-03-06 2008-09-18 National Institute Of Advanced Industrial & Technology 高電子移動度ZnOデバイス
TW200908394A (en) * 2007-06-13 2009-02-16 Rohm Co Ltd ZnO-based thin film and ZnO-based semiconductor element
CN101235537A (zh) * 2007-11-12 2008-08-06 中国科学院长春光学精密机械与物理研究所 制备ZnMgO合金薄膜的方法
JP2009224357A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd ZnO系トランジスタ
KR20180067194A (ko) * 2016-12-12 2018-06-20 대구가톨릭대학교산학협력단 고전자 이동도 트랜지스터(hemt)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. STACHOWICZ 等: "Backscattering analysis of short period ZnO/MgO superlattices", 《SURFACE & COATINGS TECHNOLOGY》 *

Similar Documents

Publication Publication Date Title
US8525274B2 (en) Semiconductor device and method of manufacturing the same
TWI525827B (zh) 半導體結構及其形成方法、化合物半導體結構
US9419119B2 (en) Semiconductor device and manufacturing method thereof
TWI464876B (zh) 用於以氮為主之電晶體的帽蓋層和或鈍化層,電晶體結構與其製造方法
JP6543869B2 (ja) 半導体素子及びその製造方法
US20050059197A1 (en) Semiconductor device and method for manufacturing the same
JP5599089B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
WO2007108404A1 (ja) 半導体電界効果トランジスタ及びその製造方法
WO2008041277A1 (fr) Dispositif à semi-conducteur a base de composé et processus de fabrication correspondant
CN109524460B (zh) 高空穴移动率晶体管
US11769825B2 (en) Nitride semiconductor device and nitride semiconductor package
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
CN115472671A (zh) 高电子迁移率晶体管及其制备方法
JP5216184B2 (ja) 化合物半導体装置およびその製造方法
TWI415260B (zh) 半導體裝置
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
CN110600539A (zh) 高电子迁移率晶体管及其应用
CN109103264B (zh) 基于纳米带的晶体管及其制备方法
JP5978269B2 (ja) トランジスタ素子およびその製造方法
JP5370441B2 (ja) 窒化ガリウム系hemtの製造方法及び窒化ガリウム系hemt
CN110034171B (zh) 高电子移动率晶体管
CN103403883B (zh) 半导体基板、半导体装置以及半导体基板的制造方法
CN114823855A (zh) 半导体装置及其制造方法
JP2003197645A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
CN112368841A (zh) 半导体装置结构和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191220