TWI495092B - 半導體裝置和其製造方法，以及電子設備 - Google Patents

半導體裝置和其製造方法，以及電子設備 Download PDF

Info

Publication number
TWI495092B
TWI495092B TW099106623A TW99106623A TWI495092B TW I495092 B TWI495092 B TW I495092B TW 099106623 A TW099106623 A TW 099106623A TW 99106623 A TW99106623 A TW 99106623A TW I495092 B TWI495092 B TW I495092B
Authority
TW
Taiwan
Prior art keywords
semiconductor
state imaging
semiconductor wafer
solid
layer
Prior art date
Application number
TW099106623A
Other languages
English (en)
Other versions
TW201104853A (en
Inventor
Taku Umebayashi
Hiroshi Takahashi
Reijiroh Shohji
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201104853A publication Critical patent/TW201104853A/zh
Application granted granted Critical
Publication of TWI495092B publication Critical patent/TWI495092B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Description

半導體裝置和其製造方法，以及電子設備
本發明有關於半導體裝置，如固態成像裝置，及製造此種半導體裝置之方法。本發明亦有關於裝設有該半導體裝置之電子設備，如相機。
已普遍使用之固態成像裝置包括放大型固態成像裝置，其典型為如互補金屬氧化物半導體(CMOS)之MOS影像感測器，及電荷傳輸固態成像裝置，其典型為電荷耦合裝置(CCD)影像感測器。這些固態成像裝置泛用於數位靜止相機、數位視訊相機及諸如此類。此外，近年來，MOS影像感測器已用於安裝在行動裝置上之大部分的固態成像裝置，如相機手機及個人數位助理(PDA)，因其之低功率電壓、低耗電量等等之緣故。
MOS固態成像裝置包括畫素陣列(畫素區域)，其中複數個單位畫素配置成二維陣列，及周邊電路區域。單位畫素係由光二極體及複數個畫素電晶體所形成，作為光電轉換部。畫素電晶體可為三個MOS電晶體：傳輸電晶體、重設電晶體、及放大電晶體，或可為四個，其中進一步包括選擇電晶體。
一些MOS固態成像裝置為其中具有其上配置複數畫素之畫素區域的半導體晶片電性連接至其中形成有信號處理用之邏輯電路的半導體晶片以形成單一裝置者。已經提出此種裝置的各種種類。例如，日本末審查專利申請案公開第2006-49361號揭露一種半導體模組，其中針對每一畫素單元具有一微墊的背照明式影像感測器晶片及其上形成信號處理電路的信號處理晶片透過微凸塊互相連接。日本未審查專利申請案公開第2007-13089號揭露一種裝置，其上感測器晶片及信號處理晶片安裝在一中介層(中間基底)上。該感測器晶片為具有成像畫素區的背照明式MOS固態成像裝置，且信號處理晶片設有執行信號處理的周邊電路。在日本未審查專利申請案公開第2008-130603號中，一成像裝置包括影像感測器晶片、薄層電路板、及信號處理用之邏輯電路晶片。此外，其亦揭露裝置之組態，其中薄層電路板及邏輯電路晶片互相電性連接。在此情況中，薄層電路板係從影像感測器晶片的背側經由穿透通孔電性連接。
另外，日本專利案第4000507號揭露一種固態成像裝置，於透明基底所支撐的固態成像元件上設置有一貫穿電極，其中該固態成像元件電性連接至一撓性電路基底。此外，日本未審查專利申請案公開第2003-31785號揭露一種設置有穿過支撐基底之電極的背照明式固態成像裝置。
如在日本未審查專利申請案公開第2006-49361、2007-13089、2008-130603號中所述，已提出了將影像感測器晶片與如邏輯電路之不同的電路晶片結合之各種技術。在這些技術中，任何功能晶片幾乎係完全預先建立好並接著安裝於基底上，同時藉由連結通孔之形成而允許在晶片間做連結。
從任何上述固態成像裝置可知，有藉由使用通過基底之連結導體來在不同微晶片間做連結而建構半導體裝置的概念。然而，連結孔必須形成深入在基底中同時為絕緣。因此，從連結孔的處理觀點及嵌入連結導體之程序的成本效益來看實際上卻很困難。
另一方面，具有約1微米的小直徑之接觸孔的形成採用將上層晶片薄化至最小的方式。然而，在此情況中，可能需要某些複雜的步驟，如將上層晶片接合於支撐基底上，這導致成本增加。為了將連結導體嵌入具有高寬比的連結孔中，連結導體材料有限，因其必須使用具有良好塗覆性之CVD薄膜，如鎢(W)，來作為連結導體。
為了具有適用於量產之經濟效益，希望選擇一種技藝，其中大幅降低連接孔的高寬比以更容易形成孔，且在相關技藝晶圓製造程序內處理該孔而不使用特別的連接孔處理。
此外，希望提供具有高性能之固態成像裝置，藉由設計成像區域及信號處理用之邏輯電路以充分地發揮其個別性能。
除了固態成像裝置，亦希望提供具有高性能之半導體積體電路的任何其他半導體裝置，藉由設計電路以充分地發揮其個別性能。
有鑑於上述需求做出本發明，並冀望提供一種固態成像裝置，允許其之電路充分地發揮其個別能力以達成量產及成本降低。
並且，本發明冀望提供一種裝設有上述固態成像裝置的電子設備，如相機。
根據本發明之一實施例，一種半導體裝置為包括微晶片之背照明式固態成像裝置，微晶片係藉由將具有在半完成產品狀態中之畫素陣列(此後稱為半完成畫素陣列)的該第一半導體晶圓與具有在半完成產品狀態中之邏輯電路(此後稱為半完成邏輯電路)的該第二半導體晶圓接合在一起並接著完成電路以將其變成微晶片而加以備置。接合可包括接合半導體晶圓在一起、薄化第一半導體晶圓、並在畫素陣列及邏輯電路之間做出電性連結。
在根據本發明之實施例的半導體裝置中，在以第一半導體晶圓製成的微晶片部分上形成畫素陣列以及在以第二半導體晶圓製成的微晶片部分上形成邏輯電路。因此，在最佳情況下形成畫素陣列及邏輯電路。在最佳程序技術下，可形成發揮充分性能能力之畫素陣列及邏輯電路。
具有半完成邏輯電路之第二半導體晶圓亦可作為支撐將被薄化之第一半導體晶圓的基底。之後，將具有半完成畫素陣列之第一半導體晶圓及具有半完成邏輯電路之第二半導體晶圓接合在一起。最後，形成在完成產品狀態中之畫素陣列及在完成產品狀態中之邏輯電路。因此，可獲得適合量產及減少成本之背照明式固態成像裝置。
根據本發明之一實施例的製造半導體裝置之方法準備具有半完成畫素陣列之第一半導體晶圓及具有半完成邏輯電路之第二半導體晶圓。該方法包括下列步驟：接合第一半導體晶圓及第二半導體晶圓、薄化第一半導體晶圓、及電性連接畫素陣列及邏輯電路在一起。該方法進一步包括下列步驟：完成接合在一起之第一半導體晶圓及第二半導體晶圓並將之切割成個別微晶片的塊。因此可產生背照明式固態成像裝置。
在根據本發明之該實施例的製造半導體裝置之方法中，畫素陣列係形成在以第一半導體晶圓製成的微晶片部分上，且邏輯電路係形成在以第二半導體晶圓製成的微晶片部分上。可在最佳情況下形成畫素陣列及邏輯電路兩者。換言之，在最佳程序技術下，可形成發揮充分性能能力之畫素陣列及邏輯電路。此外，具有半完成邏輯電路之第二半導體晶圓亦可作為支撐將被薄化之第一半導體晶圓的基底。之後，將具有半完成畫素陣列之第一半導體晶圓及具有半完成邏輯電路之第二半導體晶圓接合在一起，並接著受到薄化及電性連結，接著完成晶圓並分成個別微晶片。故可量產背照明式固態成像裝置。因此，可以低成本生產該固態成像裝置。
根據本發明之一實施例的一種電子設備包括固態成像裝置、將入射光引進固態成像裝置之光二極體中之光學系統、以及處理來自固態成像裝置之輸出信號的信號處理電路。在電子設備中，該固態成像裝置為包括微晶片之背照明式固態成像裝置，微晶片係藉由將具有半完成畫素陣列的該第一半導體晶圓與具有半完成邏輯電路的該第二半導體晶圓接合在一起並接著完成電路以將其變成微晶片而加以備置。接合可包括接合半導體晶圓在一起、薄化第一半導體晶圓、並在畫素陣列及邏輯電路之間做出電性連結。作為包括本發明之實施例的固態成像裝置之本發明的電子設備，可形成發揮充分性能能力之畫素陣列及邏輯電路。此外，可以低成本生產該固態成像裝置。因此，可低成本生產該電子設備。
根據本發明之一實施例，一種半導體裝置為包括微晶片，其係藉由將具有半完成第一半導體積體電路的該第一半導體晶圓與具有半完成第二半導體積體電路的該第二半導體晶圓接合在一起並接著完成電路以將其變成微晶片而加以備置。接合可包括接合半導體晶圓在一起、薄化第一半導體晶圓、並在第一半導體積體電路及第二半導體積體電路之間做出電性連結。
在根據本發明之該實施例的半導體裝置中，第一半導體積體電路係形成在以第一半導體晶圓製成的微晶片部分上，且第二半導體積體電路係形成在以第二半導體晶圓製成的微晶片部分上。故可在最佳情況下形成第一半導體積體電路及第二半導體積體電路。在最佳程序技術下，可形成發揮充分性能能力之第一半導體積體電路及第二半導體積體電路。
具有半完成第二半導體積體電路之第二半導體晶圓亦可作為支撐將被薄化之第一半導體晶圓的基底。之後，將具有半完成第一半導體積體電路之第一半導體晶圓及具有半完成第二半導體積體電路之第二半導體晶圓接合在一起以最終完成晶圓。故可獲得適合量產及成本減少之半導體裝置。
根據本發明之一實施例的製造半導體裝置之方法準備具有半完成第一半導體積體電路之第一半導體晶圓及具有半完成第二半導體積體電路之第二半導體晶圓。該方法包括下列步驟：接合第一半導體晶圓及第二半導體晶圓、薄化第一半導體晶圓、及電性連接第一半導體積體電路及第二半導體積體電路在一起。該方法進一步包括下列步驟：完成接合在一起之第一半導體晶圓及第二半導體晶圓並將之切割成個別微晶片的塊。因此可產生背照明式固態成像裝置。
在根據本發明之該實施例的生產半導體裝置之方法中，第一半導體積體電路係形成在以第一半導體晶圓製成的微晶片部分上，且第二半導體積體電路係形成在以第二半導體晶圓製成的微晶片部分上。故可在最佳情況下形成第一半導體積體電路及第二半導體積體電路。因此，在最佳程序技術下，可形成發揮充分性能能力之第一半導體積體電路及第二半導體積體電路。
此外，具有半完成第二半導體積體電路之第二半導體晶圓亦可作為支撐將被薄化之第一半導體晶圓的基底。之後，將具有半完成第一半導體積體電路之第一半導體晶圓及具有半完成第二半導體積體電路之第二半導體晶圓接合在一起，並接著受到薄化及電性連結，接著完成晶圓並分成個別微晶片。故可量產背照明式固態成像裝置。因此，可以低成本生產該固態成像裝置。
在根據本發明之任何實施例的半導體裝置中，可在每一微晶片部分中形成發揮其個別充分性能能力之畫素陣列及邏輯電路。因此，可提供高性能半導體裝置，或背照明式固態成像裝置。此外，可提供具有優異量產能力及成本效益之高性能背照明式固態成像裝置。
在根據本發明之任何實施例的半導體裝置中，此外，可在每一微晶片部分中形成發揮其個別充分性能能力之第一半導體積體電路及第二半導體積體電路。因此，可提供高性能半導體裝置。此外，可提供具有優異量產能力及成本效益之高性能半導體裝置。
在根據本發明之任何實施例的製造半導體裝置之方法中，在最佳程序技術下，可製造出設置有發揮充分性能能力之畫素陣列及邏輯電路的高性能半導體裝置，或高性能背照明式固態成像裝置。此外，可提供具有優異量產能力及成本效益之高性能背照明式固態成像裝置。
在根據本發明之任何實施例的製造半導體裝置之方法中，在最佳程序技術下，可製造出設置有發揮充分性能能力之第一半導體積體電路及第二半導體積體電路的高性能半導體裝置。此外，可提供具有優異量產能力及成本效益之高性能半導體裝置。
根據本發明之實施例的電子設備包括具有較低生產成本之高性能背照明式固態成像裝置。故可提供不貴且可靠的電子設備。
此後，將以下列實施例說明實施本發明之最佳模式。將以下列順序說明實施例：
1. MOS固態成像裝置之示意組態範例；
2.　第一實施例(固態成像裝置之組態的範例及製造此固態成像裝置的方法)；
3.　第二實施例(固態成像裝置之組態的範例)；
4.　第三實施例(固態成像裝置之組態的範例)；
5.　第四實施例(固態成像裝置之組態的範例及製造此固態成像裝置的方法)；
6.　第五實施例(半導體裝置之組態的範例及製造此固態成像裝置的方法)；及
7.　第六實施例(電子設備之範例)。
<1. MOS固態成像裝置之示意組態範例>
第1圖為描繪MOS固態成像裝置之示範組態的示意圖，其可應用至本發明之任何實施例的半導體裝置。第1圖之MOS固態成像裝置的組態亦可應用至根據本發明之每一實施例的固態成像裝置。如第1圖中所示，固態成像裝置1包括半導體基底11、畫素區(所謂的畫素陣列)3，其中具有光電轉換部的複數畫素2規律設置於矽基底11上、及周邊電路區。每一畫素(亦即單位畫素)2包括如光二極體之光電轉換部及複數畫素電晶體(所謂的MOS電晶體)。複數畫素電晶體可包括，例如，三個電晶體：傳輸電晶體、重設電晶體、及放大電晶體。替代地，複數畫素電晶體可進一步包括選擇電晶體，故包括四個電晶體。單位畫素的等效電路與典型使用的相同，故於下列說明中省略其之細節。畫素2可為一單位畫素。替代地，畫素2可為共享的畫素結構。共享的畫素結構包括複數光二極體、複數傳輸電晶體、一共享浮置擴散、及共享的另一畫素電晶體之每一個。換言之，共享的畫素結構包括光二極體及傳輸電晶體，其構成複數個單位畫素，及共享的另一畫素電晶體之每一個。
周邊電路區包括垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7、控制電路8等等。
控制電路8接收一輸入時脈及操作模式之指令等等的資料並輸出如固態成像裝置之內部資訊的資訊。換言之，控制電路8產生信號，如時脈信號及控制信號，其將被參照以驅動垂直驅動電路4、行信號處理電路5、水平驅動電路6等等。接著，控制電路8將這些信號輸入到垂直驅動電路4、行信號處理電路5、水平驅動電路6等等。
垂直驅動電路4包括位移暫存器或類似者並藉由選擇畫素驅動線並供應將畫素驅動至當時之選定畫素線的脈衝來驅動畫素至線上。換言之，垂直驅動電路4以垂直方向依序執行畫素區3當時的線之畫素2的選擇性掃瞄。接著，垂直驅動電路4供應畫素信號至行信號處理電路5。在此，畫素信號係基於透過垂直信號線9根據各畫素2上之光電換能器(如光二極體)接收到的光量而產生之信號電荷。
在此實施例中，例如，可針對畫素2之每一行提供行信號處理電路5，並對一線上之每一畫素2的信號輸出進行信號處理，如雜訊移除。換言之，行信號處理電路5執行相關雙重取樣(CDS)以供畫素2特定之固定模式的雜訊之移除及信號處理，如信號放大及類比至數位(AD)轉換。行信號處理電路5之輸出級連接至一水平選擇切換器(未圖示)，其位在輸出級與水平信號線10之間。
水平驅動電路6，其以位移暫存器或類似者構成，依序輸出水平掃瞄脈衝，選擇個別的行信號處理電路5，以將其之畫素信號輸出至水平信號線10。
輸出電路7進行從個別行信號處理電路5經由水平信號線10所依序供應的信號之信號處理，並輸出處理過的信號。詳言之，例如，輸出電路7可僅執行緩衝或可執行黑階調整、行變動補償、各種數位信號處理等等。輸入/輸出端子12進行裝置與外側間的信號交換。
第2A至2C圖為描繪根據本發明之一實施例的MOS固態成像裝置之基礎組態的示意圖。首先，將參照第2A圖說明典型的MOS固態成像裝置151。典型的MOS固態成像裝置151包括畫素區域153、控制電路154、及信號處理用之邏輯電路155，其安裝在單一半導體晶片152上。一般而言，影像感測器156包括畫素區域153及控制電路154。如第2B圖中所示，另一方面，根據本發明之一實施例的MOS固態成像裝置21包括安裝在第一半導體晶片區22上之畫素區域23及控制電路(控制區)24，及安裝在第二半導體晶片區26上之信號處理用的邏輯電路25。第一半導體晶片區22及第二半導體晶片區26互相電性連接以形成單一半導體晶片以提供MOS固態成像裝置21。如第2C圖中所示，在根據本發明之另一實施例的MOS固態成像裝置27中，畫素區域23安裝在第一半導體晶片區22上。並且，控制電路24及包括信號處理電路之邏輯電路25安裝在第二半導體晶片區26上。第一半導體晶片區22及第二半導體晶片區26互相電性連接以形成單一半導體晶片以提供MOS固態成像裝置27。
根據上述實施例的MOS固態成像裝置之特徵在於其製造方法及基於此種方法其之組態，此容後詳述。
<2.　第一實施例> [固態成像裝置之組態的範例及製造此固態成像裝置的方法]
茲參照第3圖及第4至13圖，將說明一種半導體裝置(亦即MOS固態成像裝置)及製造此固態成像裝置的方法。
在第一實施例，首先，如第4圖中所示，一半完成影像感測器，或畫素陣列(此後亦稱為畫素區域)23及控制電路(控制區域)24係形成在一區域上，此區域提供作為第一半導體晶圓(此後亦稱為半導體基底)31之每一微晶片部分。換言之，光二極體(PD)，其作為各畫素之光電轉換部，係形成在將形成為半導體基底(如矽基底)31之每一微晶片部分的區域上。接著，每一畫素電晶體之源極/汲極區域33係形成在半導體基底31中的半導體井區域32上。藉由引進第一導電型(如p型)雜質形成半導體井區域32，且藉由引進第二導電型(如n型)雜質形成源極/汲極區域33。每一畫素電晶體之光二極體(PD)及源極/汲極區域33係藉由從基底31表面之離子佈植所形成。
光二極體(PD)包括n型半導體區域34及p型半導體區域35。在此，p型半導體區域35係在基底31的表面側上。在形成畫素之基底31的表面上，閘極電極36係形成在閘極絕緣層上。畫素電晶體Tr1及Tr2係藉由閘極電極36與成對之源極/汲極區域33所形成。在第4圖中，為了簡化說明，圖示兩畫素電晶體Tr1及Tr2來代表複數個畫素電晶體。在光二極體(PD)旁的畫素電晶體Tr1與傳輸電晶體等效，且其之源極/汲極區域與浮置擴散(FD)等效。單位畫素30分別藉由隔離區域38互相分離。隔離區域38係由矽區域氧化(LOCOS)、淺溝渠隔離(STI)、或使用具有與形成為節點的擴散層不同導電型之雜質擴散層所形成。LOCOS為其中氧化半導體基底31以形成氧化矽層的程序。STI為在半導體基底31中提供溝渠並以氧化矽層填補溝渠之程序。
另一方面，在控制電路(控制區)24上，具有控制電路之MOS電晶體係形成在半導體基底31上。第4圖描繪具有控制電路(控制區)24(如MOS電晶體Tr3及Tr4所表示)之MOS電晶體。MOS電晶體Tr3及Tr4的每一個包括n型源極/汲極區域33及在閘極絕緣層上的閘極電極36。
接著，第一絕緣間層39係形成在半導體基底31的表面上，且接著在絕緣間層39中形成連結孔，接著形成經由連結孔連接至希望的電晶體之連結導體44。可藉由在包括個別電晶體之上表面的半導體基底31的整個表面上堆疊第一絕緣薄層43a，如二氧化矽薄膜，及第二絕緣薄層43b，如氮化矽薄膜，來執行不同高度之連結導體44的形成。在此，第二絕緣薄層43b作為用於提供連接至閘極電極36及源極/汲極區域33且之後以連結導體44填充之接觸孔的蝕刻程序中的止蝕刻件。第一絕緣間層39係形成在第二絕緣薄層43b上。接著，在第一絕緣間層39中選擇性形成不同深度的接觸孔，到達提供為止蝕刻件之第二絕緣薄層43b。之後，藉由選擇性蝕刻在具有相同薄膜厚度之第一及第二絕緣薄層43a及43b的個別部分中形成額外連結孔，使這些額外連結孔可分別與上述連結孔連通。此後，連結導體44嵌入每一個產生的連結孔中。在提供接觸孔而不使用止蝕刻件的情況中，可不形成第二絕緣薄層43b。
接下來，在第一絕緣間層39中形成複數層，使這些層可連接至個別的連結導體44。在此範例中，但不限於此，藉由三層金屬線路層40之形成來形成多線路層41。以銅(CU)線路線形成金屬線路層40。一般而言，以防止Cu散布之阻障金屬層覆蓋每一銅線路線。因此，在多線路層41上形成銅線路線40之蓋層，即所謂的保護層42。在上述步驟中，形成具有半完成之畫素區域23及控制電路24的第一半導體基底31。
另一方面，如第5圖中所示，包括信號處理用之信號處理電路的半完成邏輯電路25係形成在將提供作為第二半導體基底(半導體晶圓)45上之每一微晶片部分的區域上。此外，在第二半導體基底(如矽晶圓)45表面側上之p型半導體井區域46上，形成複數個MOS電晶體，其形成邏輯電路，使得MOS電晶體可分別藉由隔離區域50互相隔離。在此，由MOS電晶體Tr6、Tr7、及Tr8表示複數MOS電晶體。使用一對n型源極/汲極區域47及形成在閘極絕緣層上之閘極電極48來形成MOS電晶體Tr6、Tr7、及Tr8的每一個。邏輯電路25可由CMOS電晶體構成。
之後，在半導體基底45的表面上形成第一絕緣間層49，並且接著在絕緣間層49中形成連結孔，接著形成經由個別的連結孔連接至希望的電晶體之連結導體54。可藉由在包括個別電晶體之上表面的半導體基底45的整個表面上堆疊第一絕緣薄層43a，如二氧化矽薄膜，及第二絕緣薄層43b，如氮化矽薄膜，來執行不同高度之連結導體54的形成。在此，第二絕緣薄層43b作為止蝕刻件。
第一絕緣間層49係形成在第二絕緣薄層43b上。接著，在第一絕緣間層49中選擇性形成不同深度的接觸孔，到達提供為止蝕刻件之第二絕緣薄層43b。之後，藉由選擇性蝕刻在具有相同薄膜厚度之第一及第二絕緣薄層43a及43b的個別部分中形成額外連結孔，使這些額外連結孔可分別與上述連結孔連通。此後，將連結導體54嵌入每一個產生的連結孔中。
另一方面，在將提供作為每一個微晶片部分的區域上之希望的位置，自第一絕緣間層49之表面形成連結孔至半導體基底45中的預定深度位置。接著，將擷取電極用之連結導體51嵌入產生的連結孔中。連結導體51可由銅(Cu)、鎢(W)、多晶矽或類似者所製成。在嵌入連結導體51之前，在連結孔的內壁表面上形成絕緣層52以將連結導體51自半導體基底45絕緣。
接下來，形成穿過絕緣間層49之複數層使之可連接至個別的連結導體54及擷取連結導體51。在此範例中，但不限於此，藉由三層金屬線路層53之形成來形成多線路層55。以銅(CU)線路線形成金屬線路層53。以與上述類似之方式中，在多線路層55上形成銅線路線53之蓋層，即所謂的保護層56。在上述步驟中，形成具有半完成之邏輯電路25的第一半導體基底45。
接下來，如第6圖中所示，將第一半導體基底31及第二半導體基底45接合在一起，使其個別的多線路層41及55互相面對。可使用電漿接合、黏劑、或類似者來執行接合。在電漿接合的情況中，如第7圖中所示，在第一及第二半導體基底31及45之各個的接合表面上形成層57，如電漿TEOS薄膜、電漿SiN薄膜、SiON薄膜(塊狀薄膜)、或SiC薄膜。與層57之接合表面受到電漿處理並接著互相堆疊放置，接著藉由退火處理而接合。較佳使用在400℃或更少之低溫程序執行此種接合處理。溫度之此一範圍不影響接合處理、線路、或類似者。在黏劑的情況中，如第8圖中所示，在第一及第二半導體基底31及45之接合表面之一上形成黏性層58，且透過黏性層58將兩晶圓互相堆疊放置。在此範例中，使用電漿接合來執行接合。
接下來，如第9圖中所示，從第一半導體基底31之背側31b執行研磨及拋光以將第一半導體基底31變成薄膜。執行薄膜處理以更接近光二極體(PD)。在薄膜處理後，在光二極體(PD)的背側上形成黑電流控制用之p型半導體層。例如，將具有約600μm厚度的半導體基底31薄化至約1至10μm，較佳約1至5μm。常使用另外準備的支撐基底來執行薄膜處理以將它們接合在一起。然而，在實施例中，其上形成邏輯電路25的第二半導體基底45亦用作支撐基底來將第一半導體基底31變成薄膜。在薄膜處理後，在基底31的背側上形成絕緣間層59，如二氧化矽薄膜。在背照明式固態成像裝置中，第一半導體基底31之背側31b作為光入射表面。
接下來，如第10圖中所示，在薄膜化第一半導體基底31中在將提供作為每一微晶片部分的區域之希望位置形成連結通孔61。連結通孔61從背側31b經由第一半導體基底31延伸至第二半導體基底45之線路53的最上層。同時，在第一半導體基底31中接近連結通孔61地形成連結孔62，從背側31b延伸至第一半導體基底31上的線路40的第一層。連結通孔61及連結孔62的各個可具有直徑為1至5μm的接觸面積。由於連結通孔61及連結孔62係在將第一半導體基底31變成薄膜之後形成，這些孔61及62可形成為具有較小高寬比的微孔。例如，連結通孔61及連結孔62的各個可具有約5至15μm的接觸深度。之後，在連結通孔61及連結孔62的各個之內壁表面上形成與半導體基底31絕緣用之絕緣層63。
此時，製造畫素陣列之程序並未完成，因為仍未進行晶片上濾色器及晶片上微透鏡的行程步驟。此外，可在典型晶圓處理之延伸中處理並形成連結孔61及62兩者。在邏輯電路的情況中，已完成多達適用於電路技術之線路53最上層的程序，但整個製造程序尚未完成。因此，可達成製造成本的減少。
接下來，如第11圖中所示，在連結通孔61及連結孔62中分別嵌入貫通連結導體64及連結導體65。貫通連結導體64及連結導體65的各個可由金屬製成，如銅(Cu)或鎢(W)。之後，在第一半導體基底31的整個背側上形成絕緣保護層66。絕緣保護層66可由例如SiCN薄膜、電漿氮化矽薄膜、或SiC薄膜所製成。
接下來，如第12圖中所示，在將遮蔽光線的區域上形成遮光層67。在此圖中，遮光層67係形成在控制電路24上方。替代地，其亦可形成在其他畫素電晶體上方。遮光層67可為金屬層，如鎢薄膜。遮光層67電性連接至具有接地電位之半導體井區域32並防止處於電性浮置狀態。此外，由於提供接地電位給電性連接至半導體井區域32的遮光層67，防止半導體井區域32處於電性浮置狀態。在遮光層67的整個表面上形成鈍化層68，使其完全覆蓋遮光層67。鈍化層68可例如為電漿氮化矽薄膜或CVD-SiV薄膜。之後，在鈍化層68及絕緣保護層66之部分中形成連結孔69，其分別對應至貫通連結導體64及連結導體65。接著，在連結孔69上的阻障金屬層71上形成連結線路72，鋁薄膜。藉由例如堆疊的Ti(下側)/TiN(上側)薄膜形成阻障金屬層71。連結線路72透過阻障金屬層71連接至貫通連結導體64及連結導體65。連結線路72用來連接畫素區域23及控制電路24至邏輯電路25，並作為自上側的擷取電極，或作為所謂的電極墊。此後，連結線路72亦稱為電極墊。
因此，以形成在第一半導體基底31上之畫素區域23及控制電路24所構成的影像感測器透過連結導體65、電極墊72、及貫通連結導體64電性連接至形成在第二半導體基底45上之邏輯電路25。之後，在這些結構組件上形成平面化層73。
接下來，如第13圖中所示，在平面化層73上形成對應至個別畫素之紅(R)、綠(G)、及藍(B)晶片上濾色器74，並接著在個別濾色器74上形成晶片上微透鏡75。換言之，形成晶片上濾色器74及晶片上微透鏡75兩者，使其每一個對應至畫素陣列之每一單位畫素。在此，為了助於了解本發明之實施例，第12圖微描繪基底之組態的放大剖面圖，但圖中未顯示晶片上濾色器74及晶片上微透鏡75。因此，相關於單位畫素之間距大小，晶片上濾色器74及晶片上微透鏡75的間距大小減少。
接下來，雖未圖示於第13圖中，藉由選擇性移除透鏡材料層75a及平面化層73來暴露出電極墊72。另一方面，在第二半導體基底45側上，研磨並拋光基底45的表面以暴露出作為擷取電極之連結導體51的表面。在於第二半導體基底45之連結導體51的暴露表面上形成鈍化層76後，在鈍化層76中形成對應至連結導體51之開口77。形成球形電極凸塊78使其可經由開口77電性連接至連結導體51(見第3圖)。在第一半導體基底31中，因此，將畫素區域23及控制電路24帶到成品狀態。在第二半導體基底45中，將邏輯電路25帶到成品狀態。
之後，將產生的產品分成個別微晶片，藉此獲得如第3圖中所示之希望的背照明式固態成像裝置79。
在第一實施例的固態成像裝置79中，若使用電極墊72，裝置79可藉由接合至電極墊72的電線電性連接至外部線路。若使用電極凸塊78，裝置79可藉由面朝下式之接合連接至外部線路。使用者可根據他的希望來選擇電極墊72和電極凸塊78之一。
在第一實施例中，可使用相較於半導體晶圓之電極墊72來檢驗固態成像裝置。此外，檢驗可包括兩個檢驗步驟，一在晶圓狀態中而另一在切割成晶片後的最終模組狀態中。
根據本發明之第一實施例的固態成像裝置79及其之製造方法，畫素區域23及控制電路24係形成於來自第一半導體基底31之微晶片部分上。此外，信號處理用之邏輯電路25係形成在來自第二半導體基底45之微晶片部分上。依此方式，畫素陣列之功能及邏輯電路之功能分配在不同微晶片部分上，使得可將適合的處理技術個別應用至畫素陣列及邏輯電路。因此，可充分發揮畫素陣列及邏輯電路的性能。故可提供高性能固態成像裝置。
在如第2C圖中所示之裝置的組態之情況中，僅可在半導體晶片區22的側上形成接收入射光的畫素區域23。因此，控制電路24及邏輯電路25可分別形成在半導體晶片區26上。因此，可獨立選擇適合個別功能微晶片之處理技術，同時亦可減少產品模組之表面面積。
由於可結合使用典型晶圓處理技術來安裝畫素陣列及邏輯電路，亦可促進裝置之生產。
將具有在半完成狀態中之畫素區域23及控制電路24之第一半導體基底31與具有在半完成狀態中之邏輯電路25的第二半導體基底45連在一起，接著將第一半導體基底31變成薄膜。換言之，第二半導體基底45可作為將第一半導體基底31變成薄膜用的支撐基底。因此，可減少結構件的數量並減少製造步驟的數量。此外，由於在薄膜形成期間形成貫通孔，可減少孔之高寬比並可以高準確度執行連結孔的形成。此外，貫通連結導體64及連結導體65係嵌入在具有小高寬比之連結通孔及連結孔中。因此，可使用之金屬材料可包括具有低塗覆性者，如銅(Cu)，還有具有高塗覆性者，如鎢(W)。換言之，連結導體材料不會對裝置加諸限制。因此，畫素陣列及控制電路可以高精準度電性連接至邏輯電路。因此，可製造出具有量產能力之高性能固態成像裝置，同時將生產成本保持為低。
<3.　第二實施例> [固態成像裝置之組態的範例]
茲參照第14圖，將說明根據本發明之第二實施例的固態成像裝置(亦即MOS固態成像裝置)。根據本發明之第二實施例的固態成像裝置81係以與第一實施例類似的方式構成，除了以下：在此實施例中，僅在第一半導體基底31的側上形成電極墊72，同時省略在第二半導體基底45側上之連結導體51、絕緣層52、及電極凸塊78。此外，在第二半導體基底45的背側上形成鈍化層76。其他結構組件與第一實施例中所述者相同。因此，對應的結構組件以如第3圖中所示者相同的參考符號標示以省略重複說明。此外，藉由與第4至13圖中所示之第一實施例相同的方法來執行固態成像裝置81的製造，除了以下：本實施例之方法不包括形成連結導體51、絕緣層52、及電極凸塊78之步驟，還有形成連結導體51所需之連結孔之步驟。
第二實施例的固態成像裝置發揮與第一實施例相同的有利效果，因為具有與第一實施例類似的組態，除了電極凸塊78外。在第二實施例中，連結孔、絕緣層62、及連結導體51不預先形成在邏輯電路之側上。因此可預期更低的成本。
<4.　第三實施例> [固態成像裝置之組態的範例]
茲參照第15圖，將說明根據本發明之第三實施例的固態成像裝置(亦即MOS固態成像裝置)。在第三實施例的固態成像裝置83中，形成在第一半導體基底31側上之畫素區域23及控制電路24透過形成在第一半導體基底31中之一貫通連結導體84電性連接至第二半導體基底45側上的邏輯電路25。
換言之，形成連結通孔85使其自第一半導體基底的背側31b經由第一半導體基底31延伸至第二半導體基底45之線路53的最上層。此外，連結通孔85的部份到達第一半導體基底31之線路40的最上層。在連結通孔85的內壁表面上形成絕緣層63後，將貫通連結導體84嵌入連結通孔85中以將在畫素區域23及控制電路24側上之線路40連接至在邏輯電路25側上的線路53。在上述第一實施例中，連結導體65係連接至線路40之第一層同時連結導體65作為連結端部。然而，在第二實施例中，貫通連結導體84連接至線路40之最上層。線路40的個別層互相連接，使得其連接至貫通連結導體84之最上層將作為連結端部。
在本實施例中，畫素區域23及控制電路24經由一貫通連結導體84連接至邏輯電路25。因此，不形成第一實施例中所述之作為連結線路的最上層之電極墊72。
其他結構組件與第一實施例中所述相同。因此，對應的結構組件以如第3圖中所示者相同的參考符號標示以省略重複說明。此外，藉由與第4至13圖中所示之第一實施例相同的方法來執行固態成像裝置83的製造，除了形成連結導體65及電極墊72的步驟及選擇性蝕刻透鏡材料層75a及平面化層73的步驟。
在第三實施例中，可使用來自連結導體51的電極凸塊來檢驗固態成像裝置。
根據第三實施例之固態成像裝置83，畫素區域23及控制電路24經由一貫通連結導體84連接至邏輯電路25。另外，省略電極墊72。因此，相較於第一實施例簡化裝置的組態。再者，可減少製造步驟的數量。故可達成製造成本之進一步下降。另外，可發揮與第一實施中所述相同的效果。
<5.　第四實施例> [固態成像裝置之組態的範例及製造此固態成像裝置的方法]
茲參照第16圖及第17至21圖，將說明根據本發明之第四實施例的固態成像裝置(亦即MOS固態成像裝置)。
在第四實施例中，首先，如第17圖中所示，在將提供作為第一半導體基底31之每一微晶片部分的區域上形成半完成影像感測器，或畫素區域23，及控制電路24。本實施例的製造步驟與上述第一實施例的第4圖中所圖解的相同。使用與第4圖中相同的參考符號來標示對應或類似之部分。故省略贅述。然而，在本實施例中，多線路層41係形成在第一半導體基底31上。然而，在形成線路40之最上層時完成程序。換言之，當暴露出線路40之最上層時程序完成。第4圖中所示之保護層42並不形成在暴露的層上。
另一方面，如第18圖中所示，在將提供作為第二半導體基底45之每一微晶片部分的區域上形成信號處理用之半完成邏輯電路25。本實施例的製造步驟與上述第一實施例的第5圖中所圖解的相同。使用與第5圖中相同的參考符號來標示對應或類似之部分。故省略冗餘說明。然而，在本實施例中，多線路層55係形成在第二半導體基底45上，且在形成線路53之最上層時完成程序。換言之，當暴露出線路53之最上層時程序完成。第5圖中所示之保護層56並不形成在暴露的層上。
接下來，如第19圖中所示，第一半導體基底31與第二半導體基底45接合在一起，使其個別的多線路層41及55互相面對面，同時其線路40及53互相連接且其絕緣間層39及49互相連接。在此接合程序中，線路40及53為銅(Cu)線路且絕緣間層39及49為二氧化矽薄膜。此外，互相堆疊放置並加熱半導體基底31及45兩者，同時在其個別Cu線路40及53直接互相接觸時承受一預定負載。同時，絕緣間層39及49可互相連接。此時之加熱溫度例如為約300℃，其防止Cu線路退化。
接下來，如第20圖中所示，從第一半導體基底31之背側31b執行研磨及拋光以薄化第一半導體基底31。執行薄膜處理以更接近光二極體(PD)。在薄膜處理後，在基底31的背側31b上形成絕緣間層59，如二氧化矽薄膜。之後，在薄膜化的第一半導體基底31中形成連結孔88。連結孔88位在將提供作為每一微晶片部分之區域中的希望之位置，並從基底31的背側31b延伸至線路40的第一層。在連結孔88的內壁表面上形成絕緣層63。接著，形成連結孔62及連結通孔61。連結通孔61到達第二半導體基底45側上之線路53的最上層。接下來，將貫穿連結導體64及連結導體65分別嵌入連結通孔61及連結孔62中。之後，在第一半導體基底31的背側31b的整個表面上形成絕緣保護層66。第20圖中所示之製造步驟與第9至11圖中所示的相同。使用與第9至11圖中相同的參考符號來標示對應之結構組件。故省略贅述。
接下來，如第21圖中所示，在第一半導體基底31側上形成電極墊72及遮光層67。在此，電極墊72連接至連結導體65及貫穿連結導體64。此外，平面化層73、晶片上濾色器74、及晶片上微透鏡74係形成在相同側上。另一方面，在第二半導體基底45的側上，研磨並拋光基底之背側以暴露出連結導體51。接著在連結導體51上形成鈍化層76及電極凸塊78(見第16圖)。第21圖中所示之製造步驟與第13圖中所示的相同。使用與第13圖中相同的參考符號來標示對應之結構組件。故省略贅述。
然後，將產生的產品分成個別微晶片，藉此獲得如第16圖中所示之希望的背照明式固態成像裝置91。在此實施例中，採用第2B圖中所示之裝置的組態。替代地，可採用第2C圖中所示之裝置的組態。
根據本發明之第四實施例的固態成像裝置91及其製造方法，在結合第一半導體基底31及第二半導體基底45的步驟中，同時地，線路40及線路53直接互相連接。因此，畫素區域23及控制電路24電性連接至邏輯電路25，完成其電性連結。故，可進一步減少製造步驟的數量並亦可達成製造成本的進一步下降。另外，可發揮與第一實施中所述相同的效果。
<6.　第五實施例> [半導體裝置之組態的範例及製造其之範例)；及
茲參照第22圖及第23至28圖，將說明根據本發明之第五實施例的半導體裝置。本實施例之半導體裝置為其上結合安裝第一半導體積體電路及第二半導體積體電路之半導體裝置。
在第五實施例中，首先，如第23圖中所示，在將提供作為第一半導體基底(半導體晶圓)101之每一微晶片部分的區域上形成半完成第一半導體積體電路(在此範例中邏輯電路102)。換言之，於形成在半導體基底(如矽基底)103中之半導體井區域104上的提供作為每一微晶片部分的區域上，形成複數個MOS電晶體Tr11、Tr12、及Tr13。電晶體Tr11至Tr13的每一個包括一對源極/汲極區域105及閘極電極106，其間設置有一閘極絕緣層。電晶體Tr11至Tr13分別藉由隔離區域107的存在互相隔離。在此，但不限於此，由MOS電晶體Tr11至Tr13表示MOS電晶體。邏輯電路102包括CMOS電晶體。因此，這些MOS電晶體可為n通道MOS電晶體或p通道MOS電晶體。因此，當形成n通道MOS電晶體時，在p型半導體井區域上形成n型源極/汲極區域。當形成p通道MOS電晶體時，在n型半導體井區域上形成p型源極/汲極區域。
此外，例如，第一半導體積體電路可為半導體記憶體電路而非邏輯電路102。在此情況中，將用做第二半導體積體電路之邏輯電路將受到半導體記憶體電路之信號處理。
接下來，在導電基底103上形成貫穿間層絕緣層108之複數層。在此，由層壓的三層金屬線路層109形成多線路層111。例如，金屬線路109可以銅或Cu線路製成。另外，個別的MOS電晶體Tr11至Tr13經由線路109之希望的第一層及連結導體112互相連接。此外，線路109之三層經由連結導體互相連接。在多線路層111上形成防止銅線路109散布之蓋層，即所謂的保護層114。
另一方面，如第24圖中所示，在將提供作為第二半導體基底(半導體晶圓)116之每一微晶片部分之區域中形成半完成第二半導體積體電路，邏輯電路117。換言之，如第20圖中所示，於形成在半導體基底(如矽基底)118中之半導體井區域119上的提供作為每一微晶片部分的區域上，形成複數個n通道MOS電晶體Tr21、Tr22、及Tr23。電晶體Tr21至Tr23的每一個包括一對源極/汲極區域121及閘極電極122，其間設置有一閘極絕緣層。電晶體Tr21至Tr23分別藉由隔離區域123的存在互相隔離。在此，但不限於此，由MOS電晶體Tr21至Tr23表示MOS電晶體。邏輯電路117包括CMOS電晶體。因此，這些MOS電晶體可為n通道MOS電晶體或p通道MOS電晶體。因此，當形成n通道MOS電晶體時，在p型半導體井區域上形成n型源極/汲極區域。當形成p通道MOS電晶體時，在n型半導體井區域上形成p型源極/汲極區域。
接下來，在導電基底118上形成貫穿間層絕緣層124之複數層。在此，由層壓的三層金屬線路層125形成多線路層126。例如，金屬線路125可以銅或Cu線路製成。另外，個別的MOS電晶體Tr21至Tr23經由線路125之希望的第一層及連結導體112互相連接。此外，線路125之三層經由連結導體互相連接。
此外，在半導體基底118上，在將提供作為微晶片部分之每一個的區域上之希望的位置，從第一絕緣間層124之表面形成至半導體基底118之預定深度位置的連結孔。接著，將擷取電極用之連結導體128嵌入產生的連結孔中。連結導體128可以銅(Cu)、鎢(W)、多晶矽或類似者所製成。在嵌入連結導體128之前，在連結孔的內壁表面上形成絕緣層129以將連結導體128自半導體基底118絕緣。接著，在多線路層126上形成防止銅線路125散布之蓋層，即所謂的保護層127。
接下來，如第25圖中所示，將第一半導體基底101及第二半導體基底116接合在一起，使其個別的多線路層111及126互相面對。如同在上述實施例的情況中般，可使用電漿接合、黏劑、或類似者來執行接合。在此範例中，在第一及第二半導體基底101及116之各個的接合表面上，形成層129並藉由電漿接合接合在一起，該層例如為電漿TEOS薄膜、電漿SiN薄膜、SiON薄膜(塊狀薄膜)、或SiC薄膜。
接下來，如第26圖中所示，從第一半導體基底101之背側執行研磨及拋光以薄化第一半導體基底101。例如，將具有約600μm厚度的半導體基底101薄化至約5至10μm。
接下來，如第27圖中所示，在薄膜化第一半導體基底101中在將提供作為每一微晶片部分的區域之希望位置形成連結通孔131。連結通孔131從背側101b經由第一半導體基底101延伸至第二半導體基底116之線路125的最上層。同時，在第一半導體基底101中接近連結通孔131地形成連結孔132，從背側101b延伸至第一半導體基底101上的線路109的第一層部分。由於連結通孔131及連結孔132係在將第一半導體基底101變成薄膜之後形成，這些孔131及132可形成為具有較小高寬比的微孔。之後，在連結通孔131及連結孔132的各個之內壁表面上形成與半導體基底101絕緣用之絕緣層133。
接下來，分別在連結通孔131及連結孔132中嵌入貫通連結導體134及連結導體135。可以金屬製造貫通連結導體134及連結導體135之各個，如銅(Cu)或鎢(W)。
接下來，如第28圖中所示，在第一半導體基底101之背側上形成連結線路136以在貫通連結導體134及連結導體135之間進行連結。第一半導體積體電路102經由連結導體135、貫通連結導體134、及連結線路136電性連接至第二半導體積體電路117。連結線路136作為擷取電極之電極墊。在除了連結線路136的表面上塗敷一絕緣層以形成外覆層139。外覆層139可例如為電漿氮化矽薄膜。另一方面，在第二半導體基底116的側上，研磨基底116的表面以暴露出連結導體128的表面，其作為擷取電極。在於第二半導體基底116的連結導體128之暴露表面上形成鈍化層137之後，形成球形電極凸塊138，使其可電性連接至連結導體128(參見第22圖)。
之後，將所得物分成每一晶片並獲得如第22圖中所示之半導體裝置140。
根據根據本發明之第五實施例的半導體裝置140及其製造方法，如同在上述實施例的情況般，第一半導體積體電路及第二半導體積體電路可分別藉由它們的最佳程序技術在不同晶片部分上獨立地加以形成。因此，可提供高性能半導體積體電路。此外，可藉由接合在一起並薄化在半完成產品狀態中的第一及第二半導體晶圓、互相電性連接第一及第二積體電路、及將在完成產品狀態中的所得之結合物分成微晶片來達成製造成本的減少。
在第五實施例中，如同在上述實施例的情況般，第一及第二半導體基底可接合在一起以直接互相連接多層線路之線路層。裝置的此一組態可造成製造步驟之數量的減少及製造成本的進一步減少。
雖根據上述任何實施例之固態成像裝置使用電子作為電荷、p型作為第一導電類型、及n型作為第二導電類型，其亦可應用至使用電洞作為信號電荷者。在此情況中，半導體基底、半導體井區域、或半導體區域之導電類型為相反。因此，提供n型作為第一導電類型並提供p型作為第二導電類型。
在根據上述任何實施例之固態成像裝置中，第一半導體晶片區22可具有小於第二半導體晶片區26之厚度的厚度。
<7.　第六實施例> [電子設備之組態的範例]
根據本發明之實施例固態成像裝置可應用至包括相機系統之電子設備，如數位相機及視訊相機、具有成像功能之手機、具有成像功能之其他設備等等。
第29圖描繪根據本發明之第六實施例的作為示範電子設備之相機的組態。根據本實施例之相機的範例為視訊相機，其可拍攝靜態圖片或錄影。本實施例之相機141包括固態成像裝置142、將入射光引入固態成像裝置142的受光器之光學系統143、及快門裝置144。此外，相機141包括用於驅動固態成像裝置142之驅動電路145及用於處理來自固態成像裝置142的輸出信號之信號處理電路146。
固態成像裝置142為任何上述實施例之固態成像裝置。光學系統(光學透鏡)143進行從拍攝物體到固態成像裝置之成像表面之影像光(入射光)的影像形成。因此，在固態成像裝置142累積信號電荷一段給定時間。光學系統143可為由複數光學透鏡構成之光學透鏡系統。快門裝置144控制照射在固態成像裝置142上之光線的時間長度以及遮光的時間長度。
驅動電路145供應用於控制固態成像裝置142之轉移操作及快門裝置144的快門操作之驅動信號。從驅動電路145所供應的驅動信號(時序信號)允許固態成像裝置142傳送信號。信號處理電路146執行各種信號處理。將受到信號處理之視頻訊號儲存在儲存媒體中，如記憶體，或輸出至監視器。
根據本發明之第六實施例的電子設備，如相機，包括具有低生產成本之高性能固態成像裝置142。因此，可提供不貴且可靠之電子設備。
本申請案含有揭露在於2009年3月19日向日本專利局申請之日本優先權專利申請案JP 2009-068582中之標的，其全部內容以引用方式包含於此。
熟悉此技藝人士應了解到可根據設計需求及其他因素產生各種變更、結合、子結合、及替換，其落入所附之申請專利範圍或其等效者之範圍內。
1．．．固態成像裝置
2．．．畫素
3．．．畫素區
4．．．垂直驅動電路
5．．．行信號處理電路
6．．．水平驅動電路
7．．．輸出電路
8．．．控制電路
9．．．垂直信號線
10．．．水平信號線
11．．．半導體基底
12．．．輸入/輸出端子
21．．．MOS固態成像裝置
22．．．第一半導體晶片區
23．．．畫素區域
24．．．控制電路
25．．．邏輯電路
26．．．第二半導體晶片區
27．．．MOS固態成像裝置
30．．．單位畫素
31．．．第一半導體晶圓
31b．．．背側
32．．．半導體井區域
33．．．源極/汲極區域
34．．．n型半導體區域
35．．．p型半導體區域
36．．．閘極電極
38．．．隔離區域
39．．．第一絕緣間層
40．．．金屬線路層
41．．．多線路層
42．．．保護層
43a．．．第一絕緣薄層
43b．．．第二絕緣薄層
44．．．連結導體
45．．．第二半導體基底
46．．．p型半導體井區域
47．．．源極/汲極區域
48．．．閘極電極
49．．．第一絕緣間層
50．．．隔離區域
51．．．連結導體
52．．．絕緣層
53．．．金屬線路層
54．．．連結導體
55．．．多線路層
56．．．保護層
57．．．層
58．．．黏性層
59．．．絕緣間層
61．．．連結通孔
62．．．連結孔
63．．．絕緣層
64．．．貫通連結導體
65．．．連結導體
66．．．絕緣保護層
67．．．遮光層
68．．．鈍化層
69．．．連結孔
71．．．阻障金屬層
72．．．連結線路
73．．．平面化層
74．．．晶片上濾色器
75．．．晶片上微透鏡
75a．．．透鏡材料層
76．．．鈍化層
77．．．開口
78．．．球形電極凸塊
79．．．背照明式固態成像裝置
81、83．．．固態成像裝置
84．．．貫通連結導體
85．．．連結通孔
88．．．連結孔
91．．．固態成像裝置
101．．．第一半導體基底
101b．．．背側
102．．．邏輯電路
103．．．半導體基底
104．．．半導體井區域
105．．．源極/汲極區域
106．．．閘極電極
107．．．隔離區域
108．．．間層絕緣層
109．．．金屬線路層
111．．．多線路層
112．．．連結導體
114．．．保護層
116．．．第二半導體基底
117．．．邏輯電路
118．．．半導體基底
119．．．半導體井區域
121．．．源極/汲極區域
122．．．閘極電極
123．．．隔離區域
124．．．間層絕緣層
126．．．多線路層
125．．．金屬線路層
128．．．連結導體
129．．．絕緣層
127．．．保護層
131．．．連結通孔
132．．．連結孔
133．．．絕緣層
136．．．連結線路
134．．．貫通連結導體
135．．．連結導體
139．．．外覆層
137．．．鈍化層
138．．．球形電極凸塊
140．．．半導體裝置
141．．．相機
142．．．固態成像裝置
143．．．光學系統
144．．．快門裝置
151．．．MOS固態成像裝置
152．．．半導體晶片
153．．．畫素區域
154．．．控制電路
155．．．邏輯電路
156．．．影像感測器
第1圖為描繪根據本發明之一實施例的MOS固態成像裝置之組態的示意圖；
第2A至2C圖為描繪根據本發明之實施例的固態成像裝置之示意圖；
第3圖為描繪根據本發明之第一實施例的固態成像裝置之主要部分的示意圖；
第4圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第一)；
第5圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第二)；
第6圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第三)；
第7圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第四)；
第8圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第五)；
第9圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第六)；
第10圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第七)；
第11圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第八)；
第12圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第九)；
第13圖為描繪根據本發明之第一實施例的製造固態成像裝置之方法的範例之圖(第十)；
第14圖為描繪根據本發明之第二實施例的固態成像裝置圖；
第15圖為描繪根據本發明之第三實施例的固態成像裝置圖；
第16圖為描繪根據本發明之第四實施例的固態成像裝置之主要部分的示意圖；
第17圖為描繪根據本發明之第四實施例的製造固態成像裝置之方法的範例之圖(第一)；
第18圖為描繪根據本發明之第四實施例的製造固態成像裝置之方法的範例之圖(第二)；
第19圖為描繪根據本發明之第四實施例的製造固態成像裝置之方法的範例之圖(第三)；
第20圖為描繪根據本發明之第四實施例的製造固態成像裝置之方法的範例之圖(第四)；
第21圖為描繪根據本發明之第四實施例的製造固態成像裝置之方法的範例之圖(第五)；
第22圖為描繪根據本發明之第五實施例的半導體裝置之主要部分的示意圖；
第23圖為描繪根據本發明之第五實施例的製造半導體裝置之方法的範例之圖(第一)；
第24圖為描繪根據本發明之第五實施例的製造半導體裝置之方法的範例之圖(第二)；
第25圖為描繪根據本發明之第五實施例的製造半導體裝置之方法的範例之圖(第三)；
第26圖為描繪根據本發明之第五實施例的製造半導體裝置之方法的範例之圖(第四)；
第27圖為描繪根據本發明之第五實施例的製造半導體裝置之方法的範例之圖(第五)；
第28圖為描繪根據本發明之第五實施例的製造半導體裝置之方法的範例之圖(第六)；以及
第29圖為描繪根據本發明之第六實施例的電子設備之組態的示意圖。
31．．．第一半導體晶圓
32．．．半導體井區域
33．．．源極/汲極區域
34．．．n型半導體區域
35．．．p型半導體區域
36．．．閘極電極
38．．．隔離區域
39．．．第一絕緣間層
40．．．金屬線路層
41．．．多線路層
42．．．保護層
43a．．．第一絕緣薄層
43b．．．第二絕緣薄層
44．．．連結導體
45．．．第二半導體基底
46．．．p型半導體井區域
47．．．源極/汲極區域
48．．．閘極電極
49．．．第一絕緣間層
50．．．隔離區域
51．．．連結導體
52．．．絕緣層
53．．．金屬線路層
54．．．連結導體
55．．．多線路層
56．．．保護層
57．．．層
59．．．絕緣間層
61．．．連結通孔
62．．．連結孔
63．．．絕緣層
64．．．貫通連結導體
65．．．連結導體
66．．．絕緣保護層
67．．．遮光層
69．．．連結孔
71．．．阻障金屬層
72．．．連結線路
73．．．平面化層
74．．．晶片上濾色器
75．．．晶片上微透鏡
75a．．．透鏡材料層
76．．．鈍化層
77．．．開口
78．．．球形電極凸塊
79．．．背照明式固態成像裝置
PD．．．光二極體
FD．．．浮置擴散
Tr1、Tr2．．．畫素電晶體
Tr3、Tr4、Tr6、Tr7、Tr8．．．MOS電晶體

Claims (18)

  1. 一種具有背照明式固態成像裝置之半導體裝置，該半導體裝置包含：包括畫素陣列之第一半導體晶圓；包括邏輯電路之第二半導體晶圓；以及電性連接該畫素陣列及該邏輯電路之第一連結導體，其中將該第一半導體晶圓與該第二半導體晶圓接合在一起，該畫素陣列及該邏輯電路為電性連接，以及該第一連結導體係連接該第一半導體晶圓之最下層及該第二半導體晶圓之最上層。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第一連結導體係通過該第一半導體晶圓。
  3. 如申請專利範圍第1項所述之半導體裝置，包含連接至該邏輯電路之第二連結導體。
  4. 如申請專利範圍第3項所述之半導體裝置，其中該第二連結導體之表面係暴露於該第二半導體晶圓之表面上。
  5. 如申請專利範圍第4項所述之半導體裝置，包含連接至該第二連結導體之電極凸塊。
  6. 如申請專利範圍第3項所述之半導體裝置，其中該第二連結導體係連接至該第二半導體晶圓之最下層。
  7. 如申請專利範圍第2項所述之半導體裝置，包含連 接至該第一半導體晶圓中之該第一連結導體的第二連結導體。
  8. 如申請專利範圍第7項所述之半導體裝置，其中該第一連結導體係連接至該第二半導體晶圓之最上層而該第二連結導體係連接至該第一半導體晶圓之最上層。
  9. 如申請專利範圍第7項所述之半導體裝置，其中該第一連結導體或該第二連結導體之表面係暴露於該第一半導體晶圓之上。
  10. 如申請專利範圍第9項所述之半導體裝置，包含連接至該第一連結導體及該第二連結導體之墊。
  11. 如申請專利範圍第7項所述之半導體裝置，包含連接至該邏輯電路之第三連結導體，該第三連結導體之表面係暴露於該第二半導體晶圓之表面上。
  12. 如申請專利範圍第11項所述之半導體裝置，包含連接至該第三連結導體之電極凸塊。
  13. 如申請專利範圍第11項所述之半導體裝置，其中該第三連結導體係連接至該第二半導體晶圓之最下層。
  14. 如申請專利範圍第2項所述之半導體裝置，其中該第一連結導體之表面係暴露於該第一半導體晶圓之上側上。
  15. 如申請專利範圍第14項所述之半導體裝置，包含連接至該第一連結導體之墊。
  16. 如申請專利範圍第1項所述之半導體裝置，其中該第一連結導體係位於其中該畫素陣列所在之畫素區域的 外部。
  17. 如申請專利範圍第1項所述之半導體裝置，其中該第一半導體晶圓具有小於該第二半導體晶圓之厚度的厚度。
  18. 一種背照明式半導體裝置，包含：具有畫素陣列之第一半導體晶圓；具有邏輯電路之第二半導體晶圓；以及電性連接該畫素陣列及該邏輯電路之第一連結導體，其中將該第一半導體晶圓與該第二半導體晶圓接合在一起，該畫素陣列及該邏輯電路係藉由一導體而被電性連接，以一表面暴露在該第一與第二晶圓之一的接合表面上，以及該第一連結導體係連接該第一半導體晶圓之最下層及該第二半導體晶圓之最上層。
TW099106623A 2009-03-19 2010-03-08 半導體裝置和其製造方法，以及電子設備 TWI495092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009068582 2009-03-19
JP2010012586A JP5985136B2 (ja) 2009-03-19 2010-01-22 半導体装置とその製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
TW201104853A TW201104853A (en) 2011-02-01
TWI495092B true TWI495092B (zh) 2015-08-01

Family

ID=42235257

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103110878A TWI527204B (zh) 2009-03-19 2010-03-08 半導體裝置和其製造方法，以及電子設備
TW099106623A TWI495092B (zh) 2009-03-19 2010-03-08 半導體裝置和其製造方法，以及電子設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103110878A TWI527204B (zh) 2009-03-19 2010-03-08 半導體裝置和其製造方法，以及電子設備

Country Status (7)

Country Link
US (11) US9451131B2 (zh)
EP (5) EP3118898B1 (zh)
JP (1) JP5985136B2 (zh)
KR (8) KR101679853B1 (zh)
CN (2) CN103247648B (zh)
DE (1) DE202010018528U1 (zh)
TW (2) TWI527204B (zh)

Families Citing this family (189)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP2010098219A (ja) * 2008-10-20 2010-04-30 Toshiba Corp 裏面照射型固体撮像装置
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
CN102668081B (zh) 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
IT1398204B1 (it) 2010-02-16 2013-02-14 St Microelectronics Srl Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias).
JP5709418B2 (ja) * 2010-06-30 2015-04-30 キヤノン株式会社 固体撮像装置
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5553693B2 (ja) * 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
JP6173410B2 (ja) * 2010-06-30 2017-08-02 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP2012015400A (ja) * 2010-07-02 2012-01-19 Canon Inc 固体撮像装置
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP5857399B2 (ja) * 2010-11-12 2016-02-10 ソニー株式会社 固体撮像装置及び電子機器
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
TWI467746B (zh) * 2010-12-15 2015-01-01 Sony Corp 半導體元件及其製造方法與電子裝置
US20120193744A1 (en) * 2011-01-31 2012-08-02 Swarnal Borthakur Imagers with buried metal trenches and though-silicon vias
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
JP2012174937A (ja) * 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器
JP2012195509A (ja) 2011-03-17 2012-10-11 Canon Inc 半導体装置及びその製造方法
JP5853389B2 (ja) 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
JP6019599B2 (ja) 2011-03-31 2016-11-02 ソニー株式会社 半導体装置、および、その製造方法
JP5729100B2 (ja) 2011-04-11 2015-06-03 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
JP5842368B2 (ja) * 2011-04-11 2016-01-13 ソニー株式会社 半導体装置
US8637800B2 (en) * 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
DE102011101835A1 (de) * 2011-05-16 2012-11-22 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5987275B2 (ja) * 2011-07-25 2016-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN106449676A (zh) 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP2013077711A (ja) 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
JP5760923B2 (ja) * 2011-10-04 2015-08-12 ソニー株式会社 固体撮像装置の製造方法
JP5957840B2 (ja) 2011-10-04 2016-07-27 ソニー株式会社 半導体装置の製造方法
TWI577001B (zh) 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2013090127A (ja) * 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP2013115289A (ja) 2011-11-30 2013-06-10 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
CN103959468B (zh) 2011-12-19 2016-09-21 索尼公司 固态成像装置、制造固态成像装置的方法和电子设备
JP5970826B2 (ja) 2012-01-18 2016-08-17 ソニー株式会社 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
JP6044847B2 (ja) 2012-02-03 2016-12-14 ソニー株式会社 半導体装置及び電子機器
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
KR20130099425A (ko) * 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
US8772899B2 (en) * 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
CN102569328B (zh) * 2012-03-16 2015-05-13 上海丽恒光微电子科技有限公司 感光成像装置、半导体器件的制作方法
US20130264688A1 (en) * 2012-04-06 2013-10-10 Omnivision Technologies, Inc. Method and apparatus providing integrated circuit system with interconnected stacked device wafers
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
JP6012262B2 (ja) * 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
US9406711B2 (en) 2012-06-15 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for backside illuminated image sensors
CN108091563A (zh) 2012-06-29 2018-05-29 索尼公司 半导体装置、半导体装置的制造方法和电子设备
US8710607B2 (en) 2012-07-12 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
JP2014022561A (ja) 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP6131952B2 (ja) 2012-07-20 2017-05-24 株式会社ニコン 撮像ユニット、撮像装置、および撮像ユニットの製造方法
JP6041607B2 (ja) * 2012-09-28 2016-12-14 キヤノン株式会社 半導体装置の製造方法
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP6376245B2 (ja) * 2012-10-18 2018-08-22 ソニー株式会社 固体撮像装置、および電子機器
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP5543567B2 (ja) 2012-10-22 2014-07-09 誠 雫石 半導体素子の製造方法
KR101334220B1 (ko) * 2012-11-16 2013-11-29 (주)실리콘화일 버팅 콘택 방식을 이용한 웨이퍼 간의 전기적 연결방법 및 이를 이용하여 구현한 반도체 장치
CN103123924B (zh) * 2013-01-28 2015-07-08 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
CN103066096B (zh) * 2013-01-28 2016-01-20 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9252180B2 (en) * 2013-02-08 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad on a back side illuminated image sensor
JP2014154812A (ja) * 2013-02-13 2014-08-25 Olympus Corp 固体撮像装置、撮像装置、および固体撮像装置の製造方法
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
JP2014187261A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
JP6308727B2 (ja) 2013-06-13 2018-04-11 キヤノン株式会社 電子デバイスの製造方法
JP2015026675A (ja) * 2013-07-25 2015-02-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP6184240B2 (ja) * 2013-08-08 2017-08-23 オリンパス株式会社 固体撮像装置および撮像装置
JP6116437B2 (ja) 2013-08-13 2017-04-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
KR102136845B1 (ko) 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
CN105531822A (zh) * 2013-11-06 2016-04-27 索尼公司 半导体装置、固态成像元件和电子设备
TWI706550B (zh) * 2013-11-06 2020-10-01 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
US9667900B2 (en) * 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
JP6658782B2 (ja) * 2013-12-19 2020-03-04 ソニー株式会社 半導体装置の製造方法
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9806119B2 (en) * 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9679936B2 (en) * 2014-02-27 2017-06-13 Semiconductor Components Industries, Llc Imaging systems with through-oxide via connections
JP2015195235A (ja) 2014-03-31 2015-11-05 ソニー株式会社 固体撮像素子、電子機器、および撮像方法
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
US9614000B2 (en) * 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
US9515111B2 (en) * 2014-10-20 2016-12-06 Semiconductor Components Industries, Llc Circuitry for biasing light shielding structures and deep trench isolation structures
GB2532728A (en) * 2014-11-25 2016-06-01 Nokia Technologies Oy A semiconductor chip, a method, an apparatus and a computer program product for image capturing
US9525001B2 (en) 2014-12-30 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9659985B2 (en) * 2015-02-17 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit and image sensing device having metal shielding layer and related fabricating method
JP6295983B2 (ja) 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
JP5994887B2 (ja) * 2015-04-06 2016-09-21 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US10217783B2 (en) * 2015-04-08 2019-02-26 Semiconductor Components Industries, Llc Methods for forming image sensors with integrated bond pad structures
US9848146B2 (en) * 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102513628B1 (ko) 2015-04-24 2023-03-24 소니그룹주식회사 고체 촬상 소자, 반도체 장치, 및, 전자 기기
WO2017057291A1 (ja) 2015-10-01 2017-04-06 オリンパス株式会社 撮像素子、内視鏡、及び内視鏡システム
JP6939568B2 (ja) 2016-01-15 2021-09-22 ソニーグループ株式会社 半導体装置および撮像装置
CN108370423B (zh) 2016-01-18 2021-04-20 索尼公司 固态摄像元件和电子设备
JP2017139431A (ja) * 2016-02-05 2017-08-10 キヤノン株式会社 固体撮像装置及びその製造方法
WO2017169822A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 固体撮像素子、撮像装置、内視鏡装置、および電子機器
WO2017187738A1 (ja) 2016-04-25 2017-11-02 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
EP3258493B1 (en) 2016-06-16 2021-01-27 ams AG System-on-chip camera with integrated light sensor(s) and method of producing a system-on-chip camera
JP6677594B2 (ja) * 2016-06-30 2020-04-08 キヤノン株式会社 光電変換装置
KR102544782B1 (ko) * 2016-08-04 2023-06-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102460077B1 (ko) 2016-08-05 2022-10-28 삼성전자주식회사 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
KR102576349B1 (ko) * 2016-08-24 2023-09-07 삼성전자주식회사 이미지 센서
KR102605618B1 (ko) * 2016-11-14 2023-11-23 삼성전자주식회사 이미지 센서 패키지
JP2018081945A (ja) * 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US9911780B1 (en) * 2016-12-22 2018-03-06 Omnivision Technologies, Inc. Backside metal grid and metal pad simplification
KR102621752B1 (ko) * 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
US9966318B1 (en) * 2017-01-31 2018-05-08 Stmicroelectronics S.R.L. System for electrical testing of through silicon vias (TSVs)
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
US11044411B2 (en) * 2017-02-10 2021-06-22 Canon Kabushiki Kaisha Imaging element and imaging apparatus
JP6580111B2 (ja) * 2017-02-10 2019-09-25 キヤノン株式会社 撮像素子および撮像装置
JP2018133392A (ja) * 2017-02-14 2018-08-23 キヤノン株式会社 光電変換装置
JP2018174246A (ja) * 2017-03-31 2018-11-08 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP2018190766A (ja) * 2017-04-28 2018-11-29 ソニーセミコンダクタソリューションズ株式会社 半導体デバイス、製造方法、撮像素子、および電子機器
JP6804395B2 (ja) * 2017-06-21 2020-12-23 ソニー株式会社 固体撮像装置
CN110741476B (zh) 2017-06-29 2023-12-15 索尼半导体解决方案公司 晶片接合的背照式成像器
JP2017216480A (ja) * 2017-09-01 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107564927A (zh) * 2017-09-19 2018-01-09 德淮半导体有限公司 图像传感器及其制作方法
US10727217B2 (en) 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device that uses bonding layer to join semiconductor substrates together
US11251157B2 (en) * 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US10535698B2 (en) * 2017-11-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
WO2019130702A1 (ja) 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
TW202408216A (zh) * 2018-01-23 2024-02-16 日商索尼半導體解決方案公司 光檢測裝置
JP2019140237A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置および撮像システム
US10950178B2 (en) * 2018-02-20 2021-03-16 Emagin Corporation Microdisplay with reduced pixel size and method of forming same
CN108538874B (zh) * 2018-05-07 2021-03-02 德淮半导体有限公司 图像传感器及其形成方法
US11355536B2 (en) 2018-07-12 2022-06-07 Sony Semiconductor Solutions Corporation Image sensor, signal processing device, signal processing method, and electronic device
WO2020035898A1 (ja) * 2018-08-13 2020-02-20 ウルトラメモリ株式会社 半導体モジュール及びその製造方法
SG11202012288PA (en) * 2018-08-24 2021-01-28 Kioxia Corp Semiconductor device and method of manufacturing same
KR102582669B1 (ko) 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
CN112771671A (zh) * 2018-10-16 2021-05-07 索尼半导体解决方案公司 半导体元件及其制造方法
TW202029487A (zh) 2018-10-17 2020-08-01 日商索尼半導體解決方案公司 攝像元件及電子機器
TW202029490A (zh) 2018-11-21 2020-08-01 日商索尼半導體解決方案公司 固體攝像元件
KR20210101212A (ko) 2018-12-13 2021-08-18 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 영상 기록 장치
WO2020129712A1 (ja) 2018-12-20 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2022043369A (ja) * 2018-12-26 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
KR20210083328A (ko) 2019-02-11 2021-07-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 확산 불가능한 전도성 재료로 제조된 본딩 컨택을 갖는 본딩된 반도체 구조 및 이를 형성하기 위한 방법
TW202044335A (zh) 2019-03-15 2020-12-01 日商索尼半導體解決方案公司 攝像元件及半導體元件
JP2020155711A (ja) * 2019-03-22 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置および固体撮像素子
US20220150431A1 (en) 2019-03-29 2022-05-12 Sony Semiconductor Solutions Corporation Imaging device
JP2020182112A (ja) 2019-04-25 2020-11-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN110085614A (zh) * 2019-04-30 2019-08-02 德淮半导体有限公司 背照式图像传感器及其制造方法
CN113812001A (zh) 2019-06-26 2021-12-17 索尼半导体解决方案公司 半导体装置和成像装置
JPWO2020262502A1 (zh) 2019-06-26 2020-12-30
TW202118028A (zh) 2019-06-26 2021-05-01 日商索尼半導體解決方案公司 攝像裝置
JPWO2020262643A1 (zh) 2019-06-26 2020-12-30
TW202109616A (zh) 2019-06-26 2021-03-01 日商索尼半導體解決方案公司 攝像裝置
TW202109615A (zh) 2019-06-26 2021-03-01 日商索尼半導體解決方案公司 攝像裝置
TW202107722A (zh) 2019-06-26 2021-02-16 日商索尼半導體解決方案公司 攝像裝置
DE112020003133T5 (de) 2019-06-26 2022-03-10 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung
CN110491890B (zh) * 2019-07-03 2022-03-15 芯盟科技有限公司 半导体结构及其形成方法
CN110379799B (zh) 2019-07-18 2020-04-03 武汉新芯集成电路制造有限公司 一种芯片结构、晶圆结构及其制造方法
WO2021106732A1 (ja) * 2019-11-29 2021-06-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
US20220115572A1 (en) * 2020-01-22 2022-04-14 Boe Technology Group Co., Ltd. Drive backplane and preparation method thereof, display panel, and display device
US11107775B1 (en) * 2020-03-31 2021-08-31 Nanya Technology Corporation Semiconductor device with electrically floating contacts between signal-transmitting contacts
US20210390233A1 (en) 2020-06-10 2021-12-16 Texas Instruments Incorporated Automated geometry optimization for analog, mixed-signal circuit design
KR20220052612A (ko) 2020-10-21 2022-04-28 삼성전자주식회사 반도체 패키지
US20230411926A1 (en) * 2020-11-23 2023-12-21 Sense Photonics, Inc. Multi-wafer integrated vcsel-electronics module
US11477368B1 (en) 2021-04-26 2022-10-18 Sony Semiconductor Solutions Corporation Imaging device, imaging method, and electronic apparatus
US20230029763A1 (en) * 2021-07-30 2023-02-02 Cree, Inc. Interconnect metal openings through dielectric films
US11758302B2 (en) 2021-09-03 2023-09-12 Sony Semiconductor Solutions Corporation Imaging device, imaging method, and electronic apparatus
TW202329256A (zh) * 2021-10-21 2023-07-16 日商東京威力科創股份有限公司 半導體裝置的製造方法及半導體裝置
DE102022124675A1 (de) 2022-09-26 2024-03-28 Ifm Electronic Gmbh PMD-Sensor mit mehreren Halbleiterebenen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200811430A (en) * 2006-07-12 2008-03-01 Micron Technology Inc Method and apparatus providing analytical device and operating method based on solid state image sensor
TW200834933A (en) * 2006-12-05 2008-08-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713189A (en) 1980-06-26 1982-01-23 Osaka Soda Co Ltd Cathode for electrolysis
JPS63120779A (ja) 1986-11-11 1988-05-25 Toray Ind Inc 水なし平版用インキ組成物
JP3166220B2 (ja) 1991-08-09 2001-05-14 ソニー株式会社 固体撮像装置
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
DE19516487C1 (de) 1995-05-05 1996-07-25 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration mikroelektronischer Systeme
JP3139339B2 (ja) 1995-09-13 2001-02-26 株式会社村田製作所 真空封止デバイスおよびその製造方法
KR100192576B1 (ko) 1995-11-17 1999-06-15 윤종용 콘택 이미지 센서
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6153524A (en) 1997-07-29 2000-11-28 Silicon Genesis Corporation Cluster tool method using plasma immersion ion implantation
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
US6355950B1 (en) * 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
US6228675B1 (en) 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
US6489241B1 (en) 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP2001189423A (ja) 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体集積回路
JP2002009193A (ja) 2000-04-18 2002-01-11 Matsushita Electric Ind Co Ltd 半導体装置
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100891269B1 (ko) * 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
US20030049925A1 (en) * 2001-09-10 2003-03-13 Layman Paul Arthur High-density inter-die interconnect structure
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
CN100487898C (zh) 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
JP4237966B2 (ja) 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
JP4123415B2 (ja) 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US7153757B2 (en) * 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
JP2004095876A (ja) 2002-08-30 2004-03-25 Aisin Seiki Co Ltd ウェーハレベルパッケージの構造および製造方法
JP4440554B2 (ja) 2002-09-24 2010-03-24 浜松ホトニクス株式会社 半導体装置
US6853046B2 (en) 2002-09-24 2005-02-08 Hamamatsu Photonics, K.K. Photodiode array and method of making the same
JP4819320B2 (ja) 2003-05-28 2011-11-24 株式会社オクテック 半導体装置の製造方法
JP2005019543A (ja) * 2003-06-24 2005-01-20 Shimadzu Corp 二次元半導体検出器および二次元撮像装置
JP2005044861A (ja) 2003-07-23 2005-02-17 Seiko Epson Corp 半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP3980539B2 (ja) 2003-08-29 2007-09-26 唯知 須賀 基板接合方法、照射方法、および基板接合装置
US6953990B2 (en) 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
JP4574153B2 (ja) 2003-09-30 2010-11-04 中川特殊鋼株式会社 磁性基材の製造方法
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
US7642642B2 (en) 2004-03-23 2010-01-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Microcap wafer bonding apparatus
JP4389626B2 (ja) 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
JP2007250561A (ja) 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
JP2005322745A (ja) 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2005347707A (ja) 2004-06-07 2005-12-15 Sony Corp 固体撮像素子及びその製造方法
JP4483442B2 (ja) 2004-07-13 2010-06-16 ソニー株式会社 固体撮像素子と固体撮像装置、固体撮像素子の製造方法
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
JP2006261638A (ja) 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP4667094B2 (ja) 2005-03-18 2011-04-06 富士通株式会社 電子装置の製造方法
JP4979893B2 (ja) 2005-03-23 2012-07-18 ソニー株式会社 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置
KR100782463B1 (ko) 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
US7253083B2 (en) 2005-06-17 2007-08-07 Northrop Grumman Corporation Method of thinning a semiconductor structure
KR100718878B1 (ko) 2005-06-28 2007-05-17 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
US20070004079A1 (en) 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US8217473B2 (en) * 2005-07-29 2012-07-10 Hewlett-Packard Development Company, L.P. Micro electro-mechanical system packaging and interconnect
JP4892886B2 (ja) 2005-08-04 2012-03-07 ソニー株式会社 固体撮像素子及び撮像装置
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP4997879B2 (ja) 2005-08-26 2012-08-08 ソニー株式会社 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
US7528494B2 (en) 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US7671460B2 (en) * 2006-01-25 2010-03-02 Teledyne Licensing, Llc Buried via technology for three dimensional integrated circuits
US7586139B2 (en) * 2006-02-17 2009-09-08 International Business Machines Corporation Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
JP4915107B2 (ja) 2006-02-28 2012-04-11 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法
US7378339B2 (en) 2006-03-30 2008-05-27 Freescale Semiconductor, Inc. Barrier for use in 3-D integration of circuits
JP2007294652A (ja) 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
US7866364B2 (en) 2006-04-28 2011-01-11 Hewlett-Packard Development Company, L.P. Fabrication tool for bonding
JP2007311385A (ja) 2006-05-16 2007-11-29 Sony Corp 半導体装置の製造方法および半導体装置
KR100801447B1 (ko) 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
KR100870109B1 (ko) 2006-06-19 2008-11-25 (주)실리콘화일 단위픽셀들 사이의 신호간섭을 방지하는 3차원 구조를 갖는픽셀어레이 및 이를 구비하는 이미지센서
JP5026025B2 (ja) 2006-08-24 2012-09-12 株式会社フジクラ 半導体装置
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US8049256B2 (en) 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
TW200818804A (en) 2006-10-06 2008-04-16 Interdigital Tech Corp Method and apparatus of control signaling
JP2008130603A (ja) 2006-11-16 2008-06-05 Toshiba Corp イメージセンサ用ウェハレベルパッケージ及びその製造方法
JP4403424B2 (ja) 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
FR2910707B1 (fr) * 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
KR100860467B1 (ko) 2006-12-27 2008-09-25 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그 제조방법
JP2008227253A (ja) 2007-03-14 2008-09-25 Fujifilm Corp 裏面照射型固体撮像素子
JP2008235478A (ja) * 2007-03-19 2008-10-02 Nikon Corp 撮像素子
TWI413240B (zh) 2007-05-07 2013-10-21 Sony Corp A solid-state imaging device, a manufacturing method thereof, and an image pickup device
WO2008146211A1 (en) * 2007-05-29 2008-12-04 Koninklijke Philips Electronics N.V. A tillable sensor device
JP5055026B2 (ja) 2007-05-31 2012-10-24 富士フイルム株式会社 撮像素子、撮像素子の製造方法、及び、撮像素子用の半導体基板
US7772054B2 (en) 2007-06-15 2010-08-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010530633A (ja) 2007-06-19 2010-09-09 シリコンファイル・テクノロジーズ・インコーポレイテッド 単位ピクセル間のクロストークを防止するピクセルアレイ及びこのピクセルを用いたイメージセンサー
JP5301129B2 (ja) 2007-09-12 2013-09-25 Ｎｔｎ株式会社 車輪用軸受装置
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5269425B2 (ja) * 2008-01-29 2013-08-21 株式会社東芝 固体撮像素子および固体撮像装置
US7897428B2 (en) * 2008-06-03 2011-03-01 International Business Machines Corporation Three-dimensional integrated circuits and techniques for fabrication thereof
KR20100101461A (ko) * 2009-03-09 2010-09-17 삼성전자주식회사 절연층들의 경계면이 길어진 반도체 소자
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5773379B2 (ja) 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5418044B2 (ja) * 2009-07-30 2014-02-19 ソニー株式会社 固体撮像装置およびその製造方法
US8841777B2 (en) * 2010-01-12 2014-09-23 International Business Machines Corporation Bonded structure employing metal semiconductor alloy bonding
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP6668838B2 (ja) 2016-03-10 2020-03-18 東洋インキＳｃホールディングス株式会社 感温性材料およびこれを用いた温度センサー
US9936153B1 (en) * 2016-10-04 2018-04-03 Omnivision Technologies, Inc. CMOS image sensor with dual floating diffusions per pixel for flicker-free detection of light emitting diodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200811430A (en) * 2006-07-12 2008-03-01 Micron Technology Inc Method and apparatus providing analytical device and operating method based on solid state image sensor
TW200834933A (en) * 2006-12-05 2008-08-16 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20170092681A1 (en) 2017-03-30
US10950647B2 (en) 2021-03-16
US20190214425A1 (en) 2019-07-11
EP2230691A3 (en) 2013-08-28
US20180076249A1 (en) 2018-03-15
TW201440209A (zh) 2014-10-16
KR20160110907A (ko) 2016-09-22
US20200152685A1 (en) 2020-05-14
TW201104853A (en) 2011-02-01
EP2230691A2 (en) 2010-09-22
EP4276906A2 (en) 2023-11-15
US9530812B2 (en) 2016-12-27
KR20210138539A (ko) 2021-11-19
EP3118898A1 (en) 2017-01-18
EP2230691B1 (en) 2023-10-11
US11764243B2 (en) 2023-09-19
KR101711347B1 (ko) 2017-02-28
CN101840925A (zh) 2010-09-22
US20150365567A1 (en) 2015-12-17
EP3937245A2 (en) 2022-01-12
KR20190137044A (ko) 2019-12-10
US20160218134A1 (en) 2016-07-28
KR102343428B1 (ko) 2021-12-28
US20200328244A1 (en) 2020-10-15
EP3937245A3 (en) 2022-05-11
US20180012924A1 (en) 2018-01-11
US9451131B2 (en) 2016-09-20
EP3595009B1 (en) 2023-06-28
KR20100105380A (ko) 2010-09-29
EP4276906A3 (en) 2024-02-21
TWI527204B (zh) 2016-03-21
EP3118898B1 (en) 2020-01-08
KR20180009054A (ko) 2018-01-25
KR101831555B1 (ko) 2018-02-22
KR20220002196A (ko) 2022-01-06
KR101942680B1 (ko) 2019-01-25
JP5985136B2 (ja) 2016-09-06
KR20190010689A (ko) 2019-01-30
CN103247648B (zh) 2016-08-17
US20210091133A1 (en) 2021-03-25
CN103247648A (zh) 2013-08-14
US9799695B2 (en) 2017-10-24
KR101679853B1 (ko) 2016-11-25
KR102396501B1 (ko) 2022-05-12
US10916577B2 (en) 2021-02-09
KR20200127941A (ko) 2020-11-11
JP2010245506A (ja) 2010-10-28
EP3595009A1 (en) 2020-01-15
US9319569B2 (en) 2016-04-19
US11094729B2 (en) 2021-08-17
US10403670B2 (en) 2019-09-03
US10141361B2 (en) 2018-11-27
DE202010018528U1 (de) 2017-06-01
KR102056021B1 (ko) 2019-12-13
US20100238331A1 (en) 2010-09-23
KR20170024594A (ko) 2017-03-07
US20230290800A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
TWI495092B (zh) 半導體裝置和其製造方法，以及電子設備
JP6774393B2 (ja) 固体撮像装置、及び、電子機器
KR102663337B1 (ko) 반도체 장치 및 전자 기기