TW457611B - Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package - Google Patents

Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package Download PDF

Info

Publication number
TW457611B
TW457611B TW88122641A TW88122641A TW457611B TW 457611 B TW457611 B TW 457611B TW 88122641 A TW88122641 A TW 88122641A TW 88122641 A TW88122641 A TW 88122641A TW 457611 B TW457611 B TW 457611B
Authority
TW
Taiwan
Prior art keywords
wafer
test
terminal
semiconductor
level package
Prior art date
Application number
TW88122641A
Other languages
English (en)
Inventor
Shigeyuki Maruyama
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW457611B publication Critical patent/TW457611B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1 ) 發明背景 1·發明領域 本發明係關於晶圓級封裝體、其製造方法以及由該晶 圓級封裝體來製造半導體元件的方法。本發明更特別地相 關於欲被初步測試（PT)與最終測試（FT)測試之經改良的晶 圓級封裝體、製造晶圓級封裝體之方法以及使用晶圓級封 裝體製造半導體元件之方法。 近來’對於更有效地製造與測試半導體之程序有需 求。為了達到此目的，一種全面測試（包括卩丁與FT)在一未 被切裁成個別半導體元件前之未切裁半導體元件上被執 行。如將在下文中所述者，全面測試具有數個優於相關技 藝的優點，在相關技藝中半導體晶圓被切裁成個別的半導 體元件，並且各個半導體元件被分別地測試。 該等優點包括良好的操縱效率、共用特定的設備與減 少空間之可能性。若晶圓尺寸相等，操縱設備可以被共用。 此外，可能節省空間，否則當在諸如托盤之容器中容納經 個別化的半導體元件時可能採取作為一儲存區塊與/或一 裝設區塊〇 為了較1¾的女裝租度，對於一 KGD(已知為良好的晶 粒）與真實晶片尺寸封裝體（具有半導體晶片相同尺寸之封 裝體）有逐漸增加的需求。然而，就相關技藝之半導體元 件的封裝體結構而言，其係未與KGD或真實晶片尺寸相 對應’封裝體的面積較半導體晶片大。所以，半導體晶圓 必須在封裝刖於某些點處被個別化。因此，就相關技藝之 C請先閱讀背面之注意事項再填寫本頁) X -------訂-----！！線—; n _
JL· Α7 五、發明說明（2) 封裝趙而言’即言之，從製造程序至測試程序之所有程序 在半導體晶圓上不能被實行β 然而，就KGD或真實晶片尺寸封裝體而言，因為最 終的封裝體組構狀態與半導體晶片的面積相符，因此所有 程序可以在半導體晶圓上被實行。所以，能夠達到上述之 優點。 2.相關技藝說明 近來，對於為一封裝體結構之晶圓級封裝體有逐漸增 加的興趣，以該封裝體結構所有從製造程序至測試程序的 程序可以在一半導體晶圓上被實行。晶圓級封裝體包括一 被設置有複數個帶有晶片端子之半導體晶片電路的半導體 晶圓、外部連接端子、連接晶片端子與外部連接端子之再 分配跡線、及一諸如密封樹脂之絕緣材料。絕緣材料為了 保護半導體晶片電路與再分配跡線而被設置。沒有絕緣材 料之結構亦為可能者。 a曰圓級封裝體可以被用在兩種不同的組構狀態中。一 者為晶圓之形式（即在被切裁前），而兩一者則為個別的半 導體元件（即在切裁成個別的半導體晶片電路之後）。 在下文中，上述結構之晶圓級封裝體將對其測試程序 而作說明。就晶圓級封裝體體而言，相似於其他組構狀態 之半導體元件的封裝體，製造程序包括一測試程序。測試 程序一般包括一初步測試（PT)與一最終測試（FT) β ΡΤ在設置絕緣材料前被實行^ ΡΤ為一般諸如互連傳 導測試之測試，因而不包括半導體晶片電路本身之操作測 - -------I--I 1 i — — — — — — — — — —-- {請先閱讀背面之注意事項再填寫本頁) • 經濟部智慧財產局員工消費合作社印製
i i A7 457 6 1 1 B7____ 五、發明說明（3 ) 試。因為PT在設置絕緣材料前被實行，因此PT可以使用 被設置在半導逋晶片電路上之晶片端子而被實行》PT特 別有助於相關技藝之半導體元件的封裝體結構（此後稱為 傳統封裝體），其係並不是對於KGD或是真實晶片尺寸封 裝體而設計。在傳統封裝體之製造程序中，PT繼之以用 於將半導體晶圓個別化成半導體元件之切裁程序（即切割 程序）。接著，僅有那些在PT被判定為良好之半導體元件 被設置有絕緣材料並進行FT。換言之，那些在PT中被判 定為不良之半導體元件未設置有絕緣材料，亦未進行FT。 因此，能夠改善製造效率。 FT在設置絕緣材料後被實行。FT為包括半導體晶片 電路之測試操作的總測試。因為FT在絕緣材料已被設置 後被實行’因此FT可以僅使用從絕緣材料被暴露出來之 外部連接端子而被實行。換言之，除了那些一般由使用者 使用之端子（諸如晶片端子）未被暴露β所以，密封在絕緣 材料中的晶片端子在FT中不能被使用。 所以，在相關技藝中，晶圓級封裝體首先藉由在設置 絕緣材料之前，使用未被以絕緣材料覆蓋之晶片端子來實 行PT而被測試。在PT之後，絕緣材料被設置’接著1?丁使 用從絕緣材料暴露出來之外部連接端子而被實行。 在相關技藝之測試裎序中，實行PT的目的在於藉由 避免絕緣材料被設置在不良的半導體元件上，因而避免於 其上實行FT來改善製造效率。相反地，就晶圓級封裝體 而言，所有包括不良半導體元件之電路的半導體晶片電 本紙張尺度適用中_家標準（CNSU4規格（2丨0 X 297公ίΠ---- i%先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 I U I - ^1 1»-*~r°JI 1« i I» I V ^ n i I n I i I 1 I K n t I— , •經if部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4) 被設置有絕緣材料並進行FT，使得不需要在FT之前實行尺 痴。 此外’如上所述，晶圓即封裝體藉由使用從製造程序 到測試程序之半導艘晶圓而簡化製造程序。為了進一步簡 化製造程序’在相關技藝中被以兩個分離測試被實行之ΡΤ 與FT可以被整合成一個單一的測試程序。 當PT與FT被整合成一個單一的測試程序時，經整合 的測試程序可以在設置絕緣材料前被進行（即當ρτ在相關 技藝中被實行時），或是在設置絕緣材料後（即當FT在相關 技藝中被實行時）被實行。當經整合的測試程序在設置絕 緣材料前被實行時’可能偵測到任何在半導體晶片電路中 產生的失效，即使設置有絕緣材料。因此，測試程序應該 在半導體元件的製造程序中隨後的步驟中被實行。 相反地，當經整合的測試程序在設置絕緣材料後被實 行時，僅有從絕緣材料暴露出來的外部連接端子可以與測 試設備（例如半導體測試器）速接。即言之，晶片端子包括 不作為外部連接端子但可用於測試半導體晶片電路之端子 (此後稱之為測試晶月端子）。有測試晶片端子將會被絕緣 材料覆蓋，使得使用測試晶片端子之測試在設置絕緣材料 後不能被實行的缺點。 為了避免此類缺點’測試端子可以在半導趙晶片電路 區域之一區域中被設置，該等端子係從絕緣材料被暴露出 來，並被與上述之測試晶片端子連接。因此，就此類的測 4¾子而δ，所有包括PT與FT(完全測試）之測試可以在設 本紙張尺度刺巾國國家標革（CNS)A4規格（21_0 X 297公g ) I! — — — — — III— --------^< — — — — — — — — (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A； B7 、發明說明（5 ) 置絕緣材料之後被實行。 然而’測試端子在測試程序後將不會被使用，因此對 於封裝體變成不必要的端子。由於因測試端子所佔據之一 面積造成此類設置在半導體晶片電路形成區域上之測試端 子會導致半導效晶片電路形成區域的尺寸增加。因此，不 可能符合半導體元件之微型化的需求。 此外’當測試端子在一個相鄰於用來操作半導體晶片 之外部連接端子的位置處被設置時，測試端子亦會錯誤地 在一安裝板上被安裝。在此情況下，會發生一錯誤操作。 所以，測試端子在絕緣材料已被設置之後不應該來在封裝 體上。 再者，PT可以被省略（即言之，所有的測試可以在卩丁 中被實行）’但如上所述，並非所有的測試晶片端子可以 在FT中被使用。所以’僅在PT中被實行之測試不能被實 行。例如，若RAM與邏輯電路以一混合的方式被安裝，ram 之單一測試不能被進行》同時近來，因為對於半導體元件 要求高可靠度’所以PT不能僅為了簡化半導體程序的緣 故而被省略。 由於上述之原因，PT與FT在相關技藝中未被整合在 一起。首先，PT被實行，接著絕緣材料被設置。最後，FT 被實行。所以會有晶圓級封裝體的製造程序被複雜化，因 而減少製造效率並增加製造成本的問題。 發明概要說明 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 . A7 _______B7_____ 五、發明說明（6 ) 因此，本發明之概要目的在於提供一晶園級封裝體、 其製造方法以及由該晶圓級封裝體來製造半導體元件之方 法，該晶®級封裝體係可以解決上述之問題。 本發明另一且更特定的目的為提供晶圓級封裝體、其 製造方法以及由該晶圓級封裝體來製造半導體元件之方 法，該晶圓級封裝體係可以改善製造效率並減少製造程 序。 為了根據本發明而達成上述目的，一晶圓級封裝趙包 括： 一半導體晶圓，係具有至少一個半導體晶片電路形成 區域’各半導體晶片電路形成區域係包括一半導體晶片電 路及複數個晶片端子，該等晶片端子係包括至少一個測試 晶片端子及至少一個非測試晶片端子； 至少一個外部連接端子，係電氣地連接至至少—個非 測試晶月端子上； 至少一個設置在半導體晶片上之再分配跡線，該再分 配跡線之一第一端係與測試晶片端子之其中一者連接而 该再分配跡線之_第二端被延伸出至一個從晶片端子之其 中一者偏移之位置處； 至少一個在半導體晶片電路形成區域之一外部區域中 被设置之測試構件，再分配跡線之第二端係被與至少一個 測試構件連接；以及 —至少覆蓋再分配跡線之絕緣材料，至少一個外部連 接端子與至少一個測試構件係從該絕緣材料被暴露出L。 ------ ^ · ] I------- - - ---1 (請先閱讀背面之注意事項再填寫本頁)
A7 經濟部智慧財產局員工消費合作社印製
4576 1 1 —___ 五、發明說明（7) 就上述之晶圓級封裝體而言，即使當測試構件被設置 時半導體晶片電路形成區域將不會變大。所以，與其中 測試構件在半導體晶片電路形成區域中被設置之結構的尺 寸相比*各個别化的半導體元件之尺寸為小者。 此外’測試構件在半導體晶片電路形成區域之外部區 域中被設置，該外部區域係在個別化成半導體元件之被移 除。所以’縱使測試構件在晶圓級封裝體上被設置，經個 別化半導體元件之操作條件將不會被改變e 為了達成上述目的，一晶圓級半導體元件被揭露’其 係包括： 一具有晶片電路形成區域之半導體晶圃； 至少一個設置在晶片電路形成區域中之一外部區域中 之測試構件；以及 一線，係被設置在半導體晶圆上並連接至少一個測試 構件與一被設置在其中一個晶片電路形成區域中之測試端 子0 本發明又一目的為提供一種較容易製造上述晶圓級封 裝體之方法。 為了達成上述目的，一種製造晶圓級封裝體之方法包 括下列步驟： a)製備一具有至少一個半導體晶片電路形成區域之半 導體晶圓’纟該半導體晶片t路形成區域係設置有一半導 體晶片電路以及複數個晶片端子，至少一個晶片端子為— 測試晶片端子，而至少一個為非測試晶片
本紙張尺度適用令國國家標準（CNS)A4規格（2〗〇 X 297公楚- A7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明說明（8 b)在半導趙晶ϋ上設置-包括—具有通孔之絕緣膜之 再分配層並設置一在絕緣膜上被形成之導電膜，該膜係被 形成為具有一預定囷案之再分配跡線； 0在再分配層上設置外部連接端子與至少一個測試構 件，至少-個測試構件係於至少一個半導艘晶片電路形成 區域之-外部區域處被設置’並經由至少_個再分配跡線 而舆測試晶片端子連接； d) 使用至少一個測試構件來測試至少一個半導體晶片 電路；以及 e) 以此類外部連接端子之頂部部分與至少一個測試構 件從密封樹脂被暴露出來之方式，於再分配層上設置一密 封樹脂。 就上述之方法而言，外部連接端子與測試構件可以被 同時地設置》此外，PT與FT可以被同時地實行。因此， 封裝體製造程序與測試程序可以被簡化。 本發明再一目的為提供一種使用上述晶圓級封裝體製 造至少一個半導體元件之方法。 為達成上述目的，一種半導體元件製造方法包括下列 步驟： a) 製造如上述之晶圓級封裝體； b) 藉由該至少一個測試構件來測試至少一個被設置在 至少一個半導體晶片電路形成區域中之半導體晶片電路； 以及 c) 在步驟b)之後’沿著外部區域割裁晶圓級封裝體， 本紙張尺度適用中画囤家標準（CNS)A4規格（210 X 297公楚） I —— — — — — — — — — — — — —-- (請先間讀背面之注意事項再填寫本頁) 4576 1 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9) 以便製造至少一個經個別化的半導體元件。 就上述之方法而言，外部連接端子與測試構件可以被 同時地設置。此外，PT與FT可以被同時地實行。因此， 封裝體製造程序與測試程序可以被簡化。 此外’當個別化半導體元件時測試構件將被移除，使 得經個別化的半導體元件之操作條件將被省略。 本發明之又一目的為提供一種可以根據本發明之方法 而被製造之半導體元件。 為了達成上述目的，一半導體元件包括： 一半導體晶片； 被設置於該半導體晶片上之一測試端子與一非測試端 子；以及 連接至測试端子上並從一電路形成區域伸出之線。 本發明之其他目的與進一步之特徵在連同附呈圖式一 起閱讀時將因下列詳細說明顯而易明。 J式之簡短雜Bq 第1圖為顯示本發明第一實施例之晶圓級封裝體之連 接狀態圖； 第2圖為顯示沿虛線I - I截取本發明第一實施例之晶 圓級封裝體的部分載面圖； 第3圖為顯示本發明第一實施例之晶圓級封裝體的平 面圖； 第4圖為顯示本發明第二實施例之晶圓級封裝體的部 本紙張尺度適用中_家標準（CNS)A4規格⑵0 x 297公髮） (請先閱讀背面之注意事項再填窵本頁) -.t乂 i ! E 1· I I ^ I 1 I i 1 i n I I n I I l 1 I ^ I *1 111 n —— — — — — - 經濟部智慧財產局員工消費合作社印製 A7 ----__ R7__ 五、發明說明（10) 分截面圓； 第5囷為顯示本發明第三實施例之晶圓級封裝趙的連 接狀態圖； 第6圈為顯示本發明第四實施例之晶圓級封裝體的連 接狀態囷； 第7圖為顯示本發明第五實施例之晶圓級封裝體的連 接狀態圖； 第8圖為顯示本發明第六實施例之晶圓級封裝艘的連 接狀態圖； 第9圖為顯示本發明第七實施例之晶圓、級封裝體的連 接狀態圖； 第10圖為顯示本發明第八實施例之晶圓級封裝體的連 接狀態圖； 第11圖為顯示本發明第九實施例之晶圓級封裝體的連 接狀態圖； 第12圖為顯示本發明第十實施例之晶圓級封裝體的連 接狀態圖； 第U圖為顯示本發明第十一實施例之晶圓級封裝體的 平面圖； 第14圖為顯示本發明第十二實施例之晶圓級封裝體的 連接狀態圖； 第15圖為顯示本發明第十三實施例之晶圓級封裝體的 連接狀態圖； 第16圖為顯示使用本發明之一實施例之晶囿級封體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） ----------丨I -裝！----訂---------線 (請先閱讀背面之注意事項再填寫本頁) -13- A7 4576 1 1 B7___ 五、發明說明（U) 製造半導體元件之方法的流程圖； 第17A至17D囷為顯示使用本發 明之一實施例之晶圓 級封裝體製造半導體元件方法之封裝體製造程序的橫裁面 圖； 第18圊為顯示使用本發明之一實施例之晶圓級封裝體 製造半導體元件方法之一測試程序的橫截面圖； 第19圖為顯示使用本發明之一實施例之晶圓級封裝體 製造半導體元件方法之一割裁程序的橫載面圖； 第20圖為顯示本發明第+四實施例之晶圓級封裝體的 部分截面圊； 較佳_實施例之詳細說明 在下文中，本發明之原理與實施例將參考附呈圖式而 作說明。 第1至3圖為顯示本發明第一實施例之晶圓級封裝體 10A之圖。第1圖為顯示晶圓級封裝體1〇A之連接狀態圖， 第2圖為顯示晶圓級封裝體1〇A之連接狀態圖，第3圖為顯 示晶圓級封裝體趙10A之連接狀態圖。 晶圓級封裝體10A可以被用作未割裁晶圓，或可以被 割裁成具有個別的半導體晶片電路之經個別化的半導體元 件40(顯示於第19圖中）。 如第2圖所示，晶圓級封裝體1〇A包括：一設置有外 部連接端子14之半導體晶圓1丨、再分配跡線丨5、測試端子 16、及一絕緣層17(絕緣材料）。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） (請先閱讀背®之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------訂---------線— 7 -----------------------
-H A7 B7 - 經濟部智慧財產局員工消費合作杜印製 五、發明說明（I2) 半導體晶圓π例如為一被設置有複數個半導體晶片形 成區域12之矽基材（其後稱之為電路區域）。電路區域12被 設置有一半導體晶片電路及複數個被形成其上之晶片端子 13。晶片端子13被連接至半導體晶片電路上。因此，半導 趙晶片電路當信號與電力被施加至晶片端子13上時將會運 作。 此外’複數個晶片端子13可以根據其功能而被分類成 兩個群組。第一群組包括直接促使半導體晶片電路之運作 的晶片端子，而另一群組包括僅用來測試半導體晶片電路 之晶片端子。在下列的說明中，在隨後群組中之晶片端子 (亦即作為測試半導體晶片電路之晶月端子）將會被稱為測 試晶片端子13A。除了測試晶片端子13A之外的晶片端子 將被稱為非測試晶片端子13B。 外部連接端子14為用於在一安裝板（未顯示）上安裝晶 圓級封裝體10A或經個別化的半導體元件40之端子。在本 實施例中，外部連接端子14被直接地設置在非測試晶片端 子13B上，而未被設置在測試晶片端子13A上。所以，在 本實施例中，外部連接端早14於對應非測試晶片端子13B 之位置處被設置》外部連接端子14被設置，以便從半導體 晶圓11之上部表面伸出預定的數量。外部連接端子14可以 藉由諸如濺鍍、沉積及金屬電鍍之技術被設置。 再分配跡線15由一導電層形成，並在半導體晶圓11之 上部表面上被形成為一預定圖案。再分配跡線15之一端被 連接至晶片端子13( 13A)上，而再分配跡線15之另一端被 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- --------------裝------—訂·--------線 <請先閱讀背面之注意事項再填寫本頁) 457 6 1 1 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（13) 連接至測試端子16上。在橫截面圈中，再分配跡線15似乎 延伸至外部連接端子14上，然而，如第1圖可見者，事實 上，外部連接端子14未被連接至再分配跡線15上。因此， 藉由在半導體晶圓11上設置再分配跡線15，晶片端子13可 以被延伸至半導體晶片11之所欲的位置上。接著，外部連 接端子14或測試端子16可以於所欲的位置處被形成。 因此，藉由設置再分配跡線15，在端子佈局中會有較 大的自由度》即言之，就再分配跡線15而言，個別端子13 可以被拉出到不僅是在電路區域12中之位置處，而且是在 電路區域12外側的位置處β此後，再電路區域12外側的區 域稱為一外部區域18。 在本實施例中，如上所述，外部連接端子14在非測試 晶片端子13Β上被直接地形成。所以，再分配跡線丨5僅從 測試晶片端子13 Α延伸。此外，雖未顯示，_絕緣膜在電 路區域12之上部部分上被設置，並且再分配跡線15在絕緣 膜上被形成。所以，縱使再分配跡線在電路區域丨2上形成， 再分配跡線15與半導體晶片電路將不會短路。 測試端子16被用來測試在電路區域12中被形成之半導 體晶片電路。測試端子16被設置，以便從半導體晶片1〗之 上部表面伸出一預定數量。在相似於外部連接端子14的情 況中’測試端子16可以藉由諸如濺鍵、沉積、及金屬電路 之技術被設置。 此外’如第2囷所示，測試端子16被組構，使得其突 出高度與形狀與外部連接端子14相等。測試端子16經由上 本紙張尺度適用令國國家標準（CNS>A4規格（210x297公釐） (請先M讀背面之注意事項再填寫本頁) -n n n 扣-.OJI n 1 n I I n ^ -ϋ n n I i _ -16· Β7 Β7 經濟部智慧財產局員工消費合作社印¥衣 五、發明說明（Η) 述再分配基線15而被連接至被設置在電路區域12中的測試 晶片端子13Α上。所以，測試端子16僅用作測試晶圓級封 裝體10Α之端子。 絕緣層17由一例如Si02&具有一預定厚度之絕緣材料 形成。絕緣層17保護被設置在電路區域12中之半導體晶片 電路、晶月端子13、及再分配跡線15。在本實施例中，絕 緣層17在半導體晶片11所有的表面上被設置，而上述之外 部連接端子14與測試端子16係從絕緣層17暴露出來（或突 出）。 所以，即使在半導體晶圓11上設置絕緣層17之後，一 與半導體晶片電路電氣連接可以藉由外部連接端子14與測 試端子16而連成。 目前’上述結構之晶圓級封裝體10A之測試端子16的 位置將會被說明。如上所示，測試端子16經由再分配跡線 15而被連接至測試晶片端子13a上。此外，再分配跡線15 可以被延伸至不僅是在電路區域12中之位置處，並且可以 被延伸至外部區域18上。 本實施例特徵在於：再分配跡線15從電路區域12被延 伸至外部區域18中’並且測試端子16在外部區域18中被設 置。此外，當晶圓級封裝體10A被作為經個別化的半導體 元件40時，—割裁（割劃）程序在晶圓級封裝體10A上被實 行。測試端子16在欲被割劃之位置（即割劃區域）上被設 置。在第3圖中’割劃區域被點劃線表示。 就本實施例之晶圓級封裝體1 〇 A而言，各測試晶片端 本紙張尺度滷用中國國家標準（CNS)A4規格（210 X 297公楚） -17- ------------裝-----1--訂.！---I !線 (請先閱讀背面之注意事項再填寫本頁) 4576 1 經濟部智慧財產局員工消費合作社印加农 Α7 Β7 五、發明說明（15) 子13A藉由再分配跡線15而從電路區域13中被延伸至外部 區域18。接著，於一在外部區域18中被延伸出之端部處， 再分配跡線15被設置有從絕緣層17被暴露出來的測試端子 16。因此，測試端子16可以被使用，即使是在絕緣層丨7已 經被設置之後。 所以’因為測試可以使用外部連接端子14與測試端子 16兩者而被實行，因此在設置絕緣層π前被實行之PT， 以及在設置絕緣層17之後被實行之FT現在可以同時地被 實行。因此，就一同時的完全測試而言，測試程序（製造 程序）可以被簡化，並且製造成本可以被減少〇 此外，藉由設置再分配跡線15，測試端子16在外部區 域18(電路區域12的外側）中被設置。因此，即使測試端子 16被設置時，電路區域12的面積也將不會增加。所以，經 個別化的半導體元件40的尺寸可以被減少。 此外，其中測試端子16被設置之外部區域18為一個在 將晶圓級封裝體個別化成半導體元件40時欲被移除之區 域。所以，當半導體元件40被個別化時，測試端子16將不 會留在半導體元件40上。因此，即使測試端子16被設置再 晶圓級封裝體10Α上時，經個別化的半導體元件40之操作 條件將不會被改變。 此外，在上述實施例中，測試端子16在割劃區域中被 設置（參見第3圖）。然而，測試端子16可以在不僅是在割 劃區域内，而且在割劃區域以外之外部區域18中的其他區 域中之位置處被設置（例如半導體晶圓11之周邊位置）。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18 - {請先閲讀背面之注意事項再填寫本頁)
A7
經濟部智慧財產局員工消費合作社印M 五、發明說明（I6) 在下文中’本發明第二實施例將會被說明。 第4圖為顯示本發明第二實施例之晶圓級封裝體1〇B 的部分截面圖。在第4圖中，與例示於第1至3圖中之第— 實施例之晶圓級封裝體相同的構件被以相同的標號表示， 且其詳細說明被省略。此亦被應用至各參考第5至2〇囷而 作說明之實施例上。 在第二實施例之晶圓級封裝體中，半導體晶圓丨丨被設 置有再分配層19 〇在分配層19被設置有外部連接端子14、 測試端子16及一密封樹脂22(絕緣材料）。 再分配層19包括再分配跡線15、一絕緣膜20、及通孔 21。絕緣膜20由例如Si02i絕緣材料製成，並且被設置有 具有一預定圖案之再分配跡線15。此外，絕緣膜20被設置 有通孔21。被設置在電路區域12中之晶片端子13與再分配 跡線15藉由通孔21被電氣地連接。 密封樹脂22可以是環氧型樹脂，並且可以藉由例如模 製方式被設置在半導艘晶圓11的整個表面上。此外，上數 外部連接端子14與測試端子16穿透此密封樹脂22並向上突 出’以便能夠與外部部分電氣連接。此外，外部連接端子 14藉由通孔21而與被設置在電路區域丨2中之晶片端子13連 接’但是此類的結構為了明晰的緣故未被顯示於圖式中。 上述結構之晶圓級封裝體10B亦達成與第—實施例之 晶圓級封裝艘10 A相同的功效。此外，在本實施例中，密 封樹脂22由環氧型樹脂製成’其係一般用作樹脂封裝材 料。所以’半導體晶圓11(半導體晶片電路、再分配跡線15 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -19- -------------裝---i I ----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 4576 1 A7 B7 經濟部智慧財產局員工消費合作社印初取 五、發明說明（17) 等）被確實地保護，因而改善晶圊級封裝體10B的可靠度。 此外’密封樹脂22不一定由環氧型樹脂製成，亦可由諸如 聚醯亞胺之其他樹脂製成。
在下文中，本發明之第三實施例將會被說明D 第5圖為顯示本發明第三實施例之晶圓級封裝體丨〇c 的連接狀態圖。參考第1至3圖作說明之第一實施例之晶圓 級封裝體關於其中外部連接端子14在非測試晶片端子13B 上被直接地形成之結構*相反地，本實施例之特徵在於晶 圓級封裝體於電路區域12内側中設置有内部再分配跡線 23，使得非測試晶片端子13B與外部連接端子14於共同偏 移位置處被設置。 因此’外部連接端子14之位置不需要對應非測試晶片 端子13B之位置。此外，因為非測試晶片端子丨3B與外部 連接端子14於共同偏移位置處被設置，因此在電路區域12 内之半導體晶片電路之電路結構以較大的自由度被設計。 在下文中’本發明之第四實施例將會被說明。 第6圖為顯示本發明第四實施例之晶圓級封裝體1 〇d 的連接狀態圖。本實施例之晶圓級封裝體10D之特徵在於 一熔絲24於向外延伸至外部區域18之再分配跡線15的其中 一者之一申間位置處被設置。該熔絲24避免在測試晶片端 子13Α與測試端子16之間的過度電力分佈。其中一個測試 晶片端子13 Α為一電力供應端子，而測試端子16被與一電 路供應線42連接。 例如，當在一晶圓級方裝體上實行熔灼測試時，通常 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） {請先閱讀背面之注意事項再填寫本頁) ^1 ^1 ·1 ^1 .1 ^1 I 1 ^ - H ϋ ϋ —I. n n d ϋ ϋ J i / u n If . 經濟.，部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（is) 難於將一電力供應線獨立地設置於半導體晶片電路上。如 在本實施例中，藉由在複數個半導體晶片電路之間共用電 力供應線42，熔灼測試能夠以一減少的成本被實行。 然而’當在複數個半導體晶片電路之間共用電力供應 線42時，若一半導體晶片電路具有不良的DC特性（電力供 應短路）時，會有燒毁其他半導體晶片電路的風險。藉由 攻置炼絲24 ’即使因為有不良半導體晶片電路存在的情況 下而發生過量的電力供應，熔絲24將會斷裂使得其他正常 的半導體晶片電路將免於受到損壞。 此外，炫絲24將不會留在半導體元件40上，因為熔絲 24在外部區域18中被設置，因此當個別化成半導體元件時 熔絲會被移除。所以，縱使溶絲24被設置，經個別化的半 導體元件40之操作條件將不會被改變。 在下文中，本發明之第五實施例將會被說明。 第7圖為顯示本發明第五實施例之晶圓級封裝體1〇E 的連接狀態圖。本實施例之晶圓級封裝體1〇]E之特徵在 於：為了複數個電路區域12之個別一者而設置之測試端子 16藉由被形成於外部區域18之共用線25連接。 就本結構而言’藉由供應測試信號至其申一個測試端 子16，測試信號可以經由共用線25而被同時地供應至複數 個測試端子16上。所以互連的數目可以被減少。此外，與 其中個別的#號被提供至各測試端子16中之結構相比，測 試效率被改善。 此外’共用線25在外部區域18中被設置，因此當個別 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公釐） - ------------裝 I —---- — 訂· I -----I (請先閱讀背面之注意事項再填寫本頁) -21 - 4576 1 A7 B7 五、發明說明（19) 化成半導體元件40時共用線被移除。所以，即使共用線25 在晶園級封裝體10E上被設置時，經個別化的半導體元件 40之操作條件將不會被改變。 在下文中’本發明之第六實施例將被說明β 第8圖為顯示本發明第六實施例之晶圓級封裝體1 〇F 的連接狀態圖》本實施例之晶圓級封裝體之特徵在於：複 數個在半導體晶圓11上被設置之半導體晶月電路之非測試 晶片端子13B被接合線26連接••詳細地，在第8圖所示之 實施例中’在電路區域12A中被設置之晶片端子13C與在 電路區域12B中被設置之晶片端子13D被接合線26連接。 某些非測試晶片端子13B將會被用來改善測試效率並 減少互連的數量，使得此類非測試晶片端子13B在測試期 間呈連接狀態。因此，藉由利用接合線26來連接此類的非 測試晶片端子13B(13C、13D)，可能改善測試效率並減少 互連的數目。 此外，接合線26在外部區域18中被設置，因而當個別 化成半導體元件40時接合線26會被移除》所以，縱使接合 線26在晶圓級封裝趙1 〇F上被設置，經個別化的半導體元 件40之操作條件將不會被改變。 在下文中，本發明第七實施例將會被說明。 第9圖為顯示本發明第七實施之晶圓級封裝體1〇G的 連接狀態囷。本實施例之晶圓級封裝體10G之特徵在於： 共用線25在外部區域18中被設置，並且在分配跡線15被連 接至這些共用線25上》此外，一測試墊27於一部分的共用 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製
-22- 經濟部智慧財產局員工消費合作社印製 A7 _ _______________B7 五、發明說明（2〇) 線25處被設置。測試墊27被設置，以便從絕緣層丨7(或密 封樹脂22)暴露出來。 就上述之結構而言，複數個對應複數個電路區域12之 再分配跡線15經由共用線25而被連接。因此，藉由共應測 試信號至測試塾27上’測試信號可以經由共用線25而被同 時地供應至複數個半導想晶片電路上。所以，互連的數量 可以被減少。此外’因為對於各半導體晶片端子不需要設 置測試端子16，可能簡化晶圓級封裝體1〇G之結構與製造 程序。 在下文中，本發明第八實施例將會被說明。 第1 〇圖為顧示本發明第八實施之晶圓級封裝體1〇H的 連接狀態圊。本實施例之晶圓級封裝體1〇H之特徵在於： 複數個具有不同功能之單元28、29在電路區域12中被設 置。此外，再分配跡線從複數個單元28、29之各一個或合 併單元向外延伸至外部區域18上。在定位於外部區域中之 端部上’再分配跡線15被設置有測試端子16。 詳細地，在本實施例中，電路區域12設置有一邏輯部 分（LOGIC)28與一隨機存取記憶體部分（RAm)28。LOGIC 28與RAM 29被内部接件30連接。此外，LOGIC 28被設置 有具有被連接於其上之外部連接端子14之晶片端子（未顯 示）。具有附有不同性質或功能之單元的混合結構之半導 體元件’諸如RAM與LOGIC ’被稱為一系統LSI元件。近 來’由於半導體元件之較高的密度與較高性能的結果，更 多的系統LSI元件被使用》然而’難於個別地測試被設置 本紙張尺度適用中國國家標準（CNS)A4.規格（210 x 297公釐） ------------ -裝------— —訂---- -----線 {請先M讀背面之注意事項再填寫本頁> -23- 4576 1 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（21) 在系統LSI元件中的單元。 這是因為這些單元在相同的電路區域12中被内部接件 30互連’使得會有一個不能直接被外部連接端子14存取之 單元β例如，就本實施例之結構而言，LOGIC 28與RAM 29 經由内部接件30而被連接，並且外部連接端子14作為至 LOGIC 28的存取端子。因此，ram 29不能經由外部連接 端子14而被直接地存取。 目前’系統LSI元件之功能將會被整體地說明e LOGIC 28經由内部接件3〇存取RAM 29，以便在RAM 29中獲得並 處理資料。接著，如此得到的資料從外部連接端子14輸出。 所以’就相關技藝之結構的系統LSI而言，不可能直接地 存取RAM 29。換言之，ram 29在相關技藝中不能被個別 地測試。 然而，就本實施例之結構而言，目前可能個別地測試 RAM 29。再分配跡線15從RAM 29被拉出至外部區域18 中，並且測試端子16被設置在再分配跡線15上。因此，為 一個未被直接地連接至外部連接端子14上之單元的RAM 29可以被測試。 因此，因為目前可能測試RAM 29，所以可以改善測 試的可靠度。此外，再分配跡線15與測試端子16在將晶圓 級封裝體10H切裁成經個別化的半導體元件40時將會被移 除。所以，將不會改變經個別化的半導體元件40之操作條 件。 在下文中，本發明之第九實施例將會被說明。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -24- (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 第11圊為顯不本發明第九實施例之晶圓級封裝想的連 接狀態圖。本實施例之晶圓級封裝㈣i包括―㈣測試 電路32(内接自我測試：BlST)e再分配跡線15從耶丁 32 向外延伸至外部區域1S。測試端子16被設置在外部區域is 中之再分配跡線15上。 BIST 32在主要的電路部分31上實行測試，使得可能 只從測試晶片端子13A中讀出測試結果。然而，作為BIST 32之輸入/輸出端子之測試晶片端子UA僅在卩丁中被使用 (或不被用在FT中），因為測試晶片端子丨3 Α在晶圓封裝後 不能留下作為外部連接端子。 相反地，就本實施例而言，在晶圓封裝之後作為BIST 32的輸入/輸出端子之測試晶片端子13A可以經由測試端子 16與再分配跡線15而被存取。因此，使用BIST 32之測試 可以在FT中被實行。所以，Ρτ將不會如往常般必須，使 得測試（完全測試）僅以FT實行而沒有ρτ。 在下文中’本發明之第十實施例將會被說明。 第12圖為顯示本發明第十實施例之晶圓級封裝體1 〇j 的連接狀態圖。本實施例之晶園級封裝體10j之特徵在於： 一專門用於熔灼測試之電路32Α(其後稱為一 ΒΙ電路32Α) 在外部區域18中被設置。 詳細地’再分配基線從在電路區域12中之測試晶片端 子被設置至外部區域18中。再分配跡線15被連接至ΒΙ電 路32Α。如上所述，ΒΙ電路32Α與再分配跡線15在外部區 域18中被設置。此外，測試端子16可以在ΒΙ電路32Α上被 本紙張又度適用中國國家標準（CNS)A4規格（210 χ 297公釐〉 -25- -----------丨-裝--------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 457611 A7 __B7 五、發明說明（23) 直接地設置。 目前’在晶圓級封裝體與正常晶圓(在此，晶圓級封 裝艘與正常晶圓將被稱為晶圓）上<完全測試將會被說 明。在相關技藝中，晶圓上之完全測試在將晶圓個別化成 半導體7C件前通常不會被實行。其中一個原因是難於在未 割裁的半導體晶圓上實行炫灼測試。換言之，就目前可用 之接觸件而言，難於接觸所有設置在各個被設置在晶圓上 之半導體晶片端子上之複數個端子（外部端子丨4與測試端 子16)。此亦因為有數萬個被設置在晶圓上的端子，因而 端子間距窄。 為了將此類的問題減到最小，已經進行一種嘗試來將 BI電路32A併到電路區域12中，接著接觸少數的端子（存 取燃灼電.路之炼灼端子^然而，就其中BI電路32A被合 併在電路區域12中之相關技藝的晶圓級封裝體而言，熔灼 電路將會與外部連接端子14一起留在半導體元件4〇中，因 此產生與上述相同之問題。 然而，就本實施例之結構而言，再分配跡線丨5從電 路32A被拉出至外部區域1 $ ^作為炼灼端子之測試端子被 設置在外部區域18中之再分配跡線15上，使得可能經由測 試端子存取BI電路32A。因此，BI電路在設置絕緣層17(密 封樹脂22)後可以被使用。 因此，可以在晶圓級封裝體101上實行熔灼測試，使 得具有增加之可靠度之測試為可能者〇此外，因為測試端 子16在個別化成半導體元件40時將會被移除，經個別化的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 一..1--------訂---------線.,! (請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（24) 半導體元件40之操作條件將不會被改變。 在下文中，本發明之第十一實施例將會被說明。 第13圖為顯示本發明第十一實施例之晶圓級封裝體的 平面圖。本實施例之晶圓級封裝體1〇K之特徵在於：一測 試歷史紀錄部件33(測試歷史儲存）被設置在半導體晶圓η 上之外部區域1 8中。 測試歷史紀錄部件33經由專門用來記錄並設置在外部 區域18中之再分配跡線35而被連接至所有在半導體晶圓^ 之晶片電路。此外’測試歷史紀錄部件33被設置有存取端 子34(輸入/輸出端子）。 存取端子34從被形成在半導體晶圓u上之絕緣層 Π(密封樹脂22)向上突出，使得可能在設置絕緣層〗7(密 封樹脂22)之後存取測試歷史紀錄部件33 ^藉由存取測試 歷史紀錄部件33，可能儲存/取回諸如測試歷史與不良半 導體晶片電路之位置的測試資料。 就設置有絕緣層17或密封樹脂22之晶圓級封裝體10K 而言’整個半導體晶圓U被以樹脂覆蓋（在許多情形下為 一黑色樹脂）。因此’難於實行一可見檢視。此外，因為 半導體晶片電路以高密度被設置在半導體晶圓η上，故難 於在晶圓級封裝體ιοκ周邊部分壓印大量表示測試歷史資 訊之字母或代碼。 然而，就測試歷史紀錄部件33而言*大量的晶圓級封 裝體10之測試歷史資訊可以輕易地被寫進或讀出。因此’ 能夠改善測試之效率與準確度。此外，因為測試歷史紀錄 本紙張尺度適用中國國家標準（CNS)A4規格（210X 297公釐） — — — — — — — I-----· I I - I--I "ml I — I. <請先閲讀背面之注意事項再填寫本頁) -27- 457611 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（25) 部件33被設置在外部區域18上，當個別化成半導體元件4〇 時測試歷史紀錄部件33將會被移除。所以，經個別化的半 導體元件40之操作條件將不會被改變。 在下文中，本發明之第十二實施例將會被說明。 第14圖為顯示本發明第十二實施例之晶圓級封裝體的 連接狀態圖。本實施例之晶圓級封裝體丨〇L設置有—用於 測試在半導體晶圓11之外部區域18上之半導體晶片電路的 測試支援構件36。此外’與被設置在電路區域丨2中之測試 晶片構件13A連接之再分配跡線15經由共用線25被連接至 測試支援構件36上。 測试支援構件36可以是諸如測試LSI或電阻之電子構 件。就测試支援構件36而言’晶圓級測試之效率可以被改 善。此外，實行一高頻測試時其為優點，因為在測試晶片 端子13 A與測試支援構件3 6之間的距離可以被縮短。 另外’因為測試支援構件36與共用線25被設置在外部 區域18中，當個別化成半導艘元件4〇時測試支援構件3 6與 共用線25將會被移除。所以，經個別化的半導體元件之操 作條件將不會被改變。 在下文中，本發明之第十三實施例將會被說明。 第15圖為顯示本發明第十三實施例之晶圓級封裝體 10M的連接狀態圈。本實施例之晶園級封裝體1〇Ivl之特徵 在於：測試端子16與虛設端子38以一預定的尺規被設置在 一識別區塊37中》 識別區塊37被設置在半導體晶圓11之外部區域18中， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28- — — — —1— — ! — — — ——^ ---- ----1111111· I (請先閱讀背面之注意事項再填寫本頁) A7 經濟.部智慧財產局員工消費合作社印製 B7_ —--—~~—_ 並且測試端子16藉由再分配跡線15而與對應的電路區域J 2 連接°此外’虛設端子38未與再分配跡線15連接，但具有 與測試端子16相同的形狀並從絕緣層17(密封樹脂22)中被 暴露出來。 如上所示，難於可見地檢視被設置有絕緣層17或密封 樹脂22之晶圓級封裝體10&。然而，測試端子16與虛設端 子38被以一表示半導體晶圓丨丨之特徵（例如檢索記號、形 式碼、批辨識符號）之預定尺規而被配置，並從絕緣層丨7(密 封樹脂22)中被暴露出來。所以，半導體晶圓丨丨可以藉由 觀視測試端子16與虛設端子3 8的位置而被辨識，使得辨識 程序可以在晶圓級封裝體1〇河上被實行，其係未特別適用 於可見檢視。 再者’具有辨識功能之測試端子16與虛設端子38亦在 個別化成半導體元件40時被移除。所以，經個別化的半導 體元件40之操作條件將不會被改變。此外，若可能藉由觀 視測試端子16的位置而進行辨識時，不會永遠需要設置虛 設端子38。 在下文中’本發明之第十四實施例將會被說明。 第20圖為顯示本發明第十四實施例之晶圓級封裝體 10Ν的截面圖。在晶圓級封裝體〗〇Α至丨〇Μ中，在再分配 跡線上設置有絕緣層17或密封樹脂22，而晶圓級封裝體 1 ON未被設置有絕緣材料（絕緣層丨7、密封樹脂22等）。註 明一絕緣膜被設置在半導體晶片電路與再分配跡線15之 間。 五、發明說明（2令 n n I* n 1.· I I ^ (請先閱讀背面之注意事項再填寫本頁) 訂： --線· 本紙張尺度適用中國國家標準(CNS)A4規格（210 x 297公爱) 29 4576 1 1 A7
經濟部智慧財產局員工消費合作社印製 -------B7_ 五、發明說明（27) 就上述結構而言，再分配跡線15總是被暴露在外側， 使得測試端子16可以在從電路12被暴露出來的再分配跡線 15上被形成。因此’各半導體晶月電路在晶圓級封裝體丨〇N 已被製造後被測試。 然而’如上所示’較佳的是’未被使用者使用的端子 未被設置在電路區域12中。因此，替代測試端子16，能夠 與測試接觸件41連接之平坦連接墊可以被設置在電路區域 12中（參見第18圖）。然而，為了達成與測試連接件適當的 連接狀態’連接墊必須具有一定的面積。接著，就此結構 而言，電路區域12的面積將變得太大。 相反地，就本實施例之晶圓級封裝體10N而言，在測 試期間被使用之晶片端子13藉由在分配跡線15從在電路區 域12外側之位置被向外延伸，而在如此延伸之再分配跡線 15上設置測試端子16。所以，電路區域12將不會變得太大， 即使測試端子16被設置'因此，與測試端子被設置在電路 區域12中之結構相比，電路區域12可以被有效地使用，因 而當個別化時，各半導體元件40將變得緊密。 此外，測試端子16於在個別化成半導體元件40時欲被 移除之位置處被設置，使得測試端子16將不會留在經個別 化的半導體元件40上。所以，縱使測試端子16被設置在晶 圓級封裝體10N上，經個別化的半導體元件40之操作條件 將不會被改變。 在下文中，一種使用本發明之一實施例之晶圓級封裝 體來製造半導體元件之方法（其後稱為半導體元件製造方 本紙張尺度適用中_家標率（CNS)A4規格(⑽χ 297公爱） 五 ΙΛ. 經濟部智慧財產局員工消費合作杜印製 A7 B7 發明說明（2号 法）將會被說明" 半導體元件製造方法將參考第16至19圖而作說明。第 16圖為顯示半導體製造方法之流程圖，而第nA至圖為 顯示半導體製造方法之詳細圖。 如第16圖所示，本實施例之半導體元件製造方法包 括..一封裝體製造程序（步驟1); 一測試程序（步驟2);以 及一割裁程序（步驟3)。 在封裝體製造程序（步驟1)中，第4圖所示之第二實施 例的晶圓級封裝體10B被製造。在測試程序（步驟2)中，在 晶圓級封裝體10B上被設置之半導體晶片電路藉由測試端 子〗6與外部連接端子14被測試。在割裁步驟（步称3)中， 晶圓級封裝體10B之外部區域18(割劃區域）被割裁，以便 製造經個別化的半導體元件40。在下文中，各程序將會被 詳細地說明。 第17A至17D圖為顯示用於製造晶圓級封裝體1〇B之 封裝體製造程序（步驟1)之圖》為了製造晶圓級封裝體 10B’首先如第17A圊所示’設置有電路區域12之半導體 晶圓11被製備。 接著，如第17B圖所示’具有一預定厚度之絕緣膜 20(Si〇2膜）被設置在半導想晶圓11上。此外，使用微影技 術，小孔在絕緣膜20中被形成。接著，一導電膜在絕緣膜 20上藉由電鍍（或藉其他諸如濺鍍與沉積之薄膜形成技術） 被形成。此外’具有一預定圖案之再分配跡線15藉由蝕刻 方式形成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--------訂---------線 <請先Μ讀背面之注意Ϋ項再填寫本頁) 31 經濟部智慧財產局員工消費合作社印製 457611 A7 __ B7 五、發明說明（2今 當設置導電材料時，某些導電材料將會被導入至上述 小孔中’使得通孔21被形成。此外，通孔21之下端部被電 氣地連接至在電路區.域中被設置晶片端子13(13A)上，而 上端部被電氣地連接至再分配跡線15上。因此，再分配層 19在半導體晶圓11上被形成。 接著，在如上述設置再分配層19·之後，外部連接端子 14與測試端子16被形成，如第17C圖所示。如上所述，外 部連接端子14與測試端子16可以被同時地形成，因其形狀 一致。所以’本實施例在外部連接端子14與測試端子丨6被 同時地形成之情況方面被說明。 詳細地，在對應於外部連接端子14與測試端子16之位 置處具有開口的罩幕被使用，並且外部連接端子14與測試 端子16藉由電鍍（或濺鍍或沉積）被生成。端子14、16的高 度可以藉由控制電路時間而作調整。因此，在本實施例中， 因為外部連接端子14與測試端子16被同時地形成，所以與 其中端子丨4、16在分離步驟中被形成之結構相比，製造程 序可以被簡化。 在本實施例中’外部連接端子14在被設置在半導體晶 片電路上之晶片端子13B上被直接地形成，並且測試端子 16於再分配跡線〗5上被形成。此外，測試端子16於在電路 區塊12外側之位置處，即在外部區域〗8中被形成。 在外部連接端子14與測試端子16以上述方式被形成之 後，半導體晶圓11被安裝在模具（未顯示）上，並且樹脂模 製程序被實行。因此，如第I 7D圖所示，密封樹脂22在半 11 -----ί八 A - ---- — 訂----1----線 — ^ (請先閲讀背面之注意事項再填寫本頁)
A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（邛 導體晶圓π上被形成。上述所述，密封樹脂可由環氧型樹 脂製成。 當形成密封樹脂22時，一模製程序被實行，使得外部 連接端14與測試端子丨6之預定頂部部分從密封樹脂22被暴 露出來。所以，即使在密封樹脂22(絕緣材料）已經被設置 之後’半導體晶片電路可經由外部連接端子14與測試端子 16存取。 因此，藉由實行上述之程序，晶圓級封裝體10B被製 造。 封裝體製造程序（步驟1)之後為測試程序（步驟2)β第18 圖為顯示測試程序之圖。 在測試程序中，被連接至半導體元件測試器（未顯示） 上之測試接觸件41與從密封樹脂22被暴露出來之外部連接 端子14及測試端子16產生接觸。接著，在相關技藝中以分 離步驟被進行之ΡΤ與FT被同時地實行。 即言之’在本實施例中’與測試晶片端子13a連接之 測試端子16在密封樹脂22(絕緣材料）已經被設置後可以被 使用。所以，測試可以使用外部連接端子14與測試端子j 6 兩者而被實行。因此，在相關技藝中在設置密封樹脂22前 被實行之PT，與在設置密封樹脂22後被實行之FT(即完全 測試）可以被同時地實行。因此，測試程序可以被簡化。 此外，外部連接端子14可以被設置有比供在晶圓上被實行 之PT用之更大的間距.所以，可能在測試期間減少被連 接至外部連接端子14上之接觸件的準確度β因此，較容易 ----— Ill-----^ ill —---------^ (請先Η讀背面之注意事項再填寫本頁) 33 4 5 7 6 1 1 Α7 Β7 五、發明說明（3) 進行接觸。 在第18圖所示之實施例中’被連接至外部連接端子14 與測試端子16上之接觸件被顯示成探針型接觸件，但一薄 膜型接觸件可以被使用。 當測試歷史紀錄部件3 3如第十一實施例之晶圓級封裝 體10K中般被設置時，示於第13囷，由上述測試所得到的 資訊被儲存在測試歷史紀錄部件33中。 此外’當晶圓級封裝體10B被用來作為一未經割裁之 半導體晶圓’稍後被說明之割裁程序（步驟3)被省略，並 且晶圓級封裝體10B在安裝板上被安裝β 上述封裝體製造程序（步驟1)與測試程序（步驟2)之後 為測试程序（步驟3)。如第19圓所示，在割裁程序中，外 部區域1 8被分割鋸機39割裁並移除。因此，經個別化的半 導體元件40被形成。分割鋸機39之割裁位置（分割線）為外 部區域18處，如第3圖之點劃線所示6此外，在藉由分割 鋸機39之割裁程序之後，從上觀看的半導體元件之尺寸將 約略等於電路區域I2的尺寸。即言之，如此製造的半導體 元件4〇為真實晶片尺寸封裝體β 經濟部智慧財產局員工消費合作社印製 因為分割鋸機39將沿著外部區域丨8中之割裁區域割 裁，並且設置在外部區域中之組件（在本實施例中再分 配跡線15、測試端子16)在割裁程序期間被移除。根據本 實施例之結構，與其中提供用於移除組件15、16之分離程 序的結構相比，製造程序可以被簡化。 此外，因為再分配跡線15與測試端子16將不會留經 34 (請先閱讀背面之注意事項再填寫本頁> 本紙張尺度舶巾關家標準（CNS)A4規格⑵〇 X 297公爱’) A7 B7 五、發明說明（3> 個別化的半導體元件40上，因此可以縮小半導體元件40尺 寸。再分配跡線15與測試端子16之存在將不會改變經個別 化的半導體元件40之操作條件。 本實施例之製造方法已對晶圓級封裝體10B作說明。 然而，第一與三至十三實施例之晶圓級封裝體l〇A、1〇C 至10M亦可以使用一般相同之製造方法被製造，且相同的 功效可以被達成6 此外，就各實施例之晶圓級封裝體10A ' 10C至10M 而言，被設置在外部區域1 8上之組件在割裁程序中將被移 除。所以，此類組件的存在將不會改變經個別化的半導體 元件40之操作條件。 此外，本發明未限制於該等實施例中，而變化與修正 可以被進行，而不會背離本發明之範圍。 本申請案申請案係根據申請日為1998年12月28曰之日 本優先權申請案第10-374804號，其所有的内容將合併於 此以作為參考。 --------—----裝-------J 訂--— — — — —--線 (請先閱讀背面之注意事項再填寫本頁) '經濟部智慧財產局員工消費合作社印製 元件標號對照表 10A晶圓級封裝體 10C晶圓級封裝趙 10E晶圓級封裝體 10B晶圓級封裝艘 100晶圓級封裝體 10F晶圓級封裝體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 35 4 57 6 1 1 A7 ______B7 五、發明說明（兮 經濟部智慧財產局員工消費合作社印製 10G晶圓級封裝體 101晶圓級封裝體 10K晶圓級封裝體 10M晶圓級封裝體 11半導體晶圓 13 晶片端子 13B非測試晶片端子 15 再分配跡線 17 絕緣層 19 再分配層 21 通孔 24 熔絲 26 接合線 28 單元 30 内部接件 32 熔灼測試電路 33 測試歷史紀錄部件 35 再分配跡線 37 識別區塊 39 分割鋸機 41 測試接觸件 10H晶圓級封裝體 10J 晶圓級封裝體 10L 晶圓級封裝體 10N晶圓級封裝體 12半導體晶片形成區域 13A 測試晶片端子 14外部連接端子 16 測試端子 外部區域 絕緣膜 密封樹脂 共用線 測試墊 VO 卓 電路部分 32A 電路 34 存取端子 測試支援構件 虛設端子 半導體元件 電路供應線 18 20 22 25 27 29 31 36 38 40 42 f靖先¾讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公g ) 36

Claims (1)

  1. 4576 888 ABCD 經濟部智慧財產局員工消費合作社印製 /、、申請專利範圍1· 一種晶圓級封裝體（10Λ、10B、IOC' 10D、10E、1()F、 10G、10H、ΙΟΙ、i〇j、ιοκ、l〇L、10M ' ION)，其特徵在於係包含： 半導體晶圓（11)，係具有至少一個半導體晶片 電路形成區域（12)，各該半導體晶片電路形成區域係 包括一半導體晶片電路及複數個晶片端子（13、13A、13B) ’該等晶片端子（13、ΠΑ、13B)係包括至少一個 測試晶片端子（13 A)及至少一個非測試晶片端子 (13B)； 至少一個外部連接端子（14)，其係電氣地連接至 該至少一個非測試晶片端子（13B)上； 至少一個設置在該半導體晶片上之再分配跡 線（15) ’該再分配跡線之一第一端係與該測試晶片端 子（13A)之其中一者連接，而該再分配跡線（15)之一第 二端被延伸出至一從該等晶片端子（！3、13A、13 B)之 其中一者偏移的位置處； 至少一個在該半導體晶片電路形成區域（12)之一 外部區域（18)中被設1之測試構件（16、27、33、36)， 該再分配跡線（1 5)之該第二端係與該至少一個測試構 件（16、27、33、36)連接；以及 一至少覆蓋該再分配跡線（15)之絕緣材料（17、 19、20) ’該至少一個外部連接端子（14)與該至少一個 測試構件（16、27、33、36)係從該絕緣材料（17、19、 20)被暴露出來。 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公笼） -37- ί請先閲讀背面之注意事項再填寫本頁) Ma__ •線. T 六、申請專利範圍 A8 B8 C8 DS i 經濟部智铎財產局員工消費合作社印製 2.如申請專利範圍第1項之晶圓級封裝體（10A、10B、 IOC、10D、10E、10F、10G、10H、101、10J、10K、10L、 10M、i〇N)，係進一步包含一被設置在該絕緣材料、 19、20)上之密封樹脂(22)，使得該等外部連接端子（14) 與該至少一個測試構件（16、27、33、36)之頂部部分從 該密封樹脂(22)暴露出來。 如申請專利範圍第1項之晶圓級封裝體（10A、10B、 l〇C、10D、10E、10F、10G、10H、101、10J、10K ' 10L、 l〇M、ion)，其特徵在於：該至少一個外部連接端子（14) 與該至少一個非測試端子以該至少一個外部連接端子（14) 於在該半導體晶片電路形成區域（12)内並從該至少一個 非測試晶片端子（13B)偏移之位置處被設置之方式，而接 由一内部再分配跡線〇 ^連%、 如申請專利範圍第1項之晶1^P_(10D)，其特徵在於 進—步包含一被設置在該外部區域（10)並在該測試晶片 端子（13A)與該至少一個測試構件（16、27、33、36)之間 的過量電力支援保護構件。 5. 如申請專利範圍第1項之晶圓級封裝體（10A、10B、 l〇C、l〇D、10E、I0F、10G、10H ' 101、10J、10K、10L、 l〇M、10N)，其特徵在於該至少一個測試構件（16、27、 33、36)分別包括對應該至少一個半導體晶片電路形成區 域（12)之至少一個測試端子（16)，該測試端子係被設置在 該外部區域（18)。 6. 如申請專利範圍第1項之晶圓級封裝體（10E)，其特徵在 3. 4. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 38 -------------裝--------訂--------線 <請先閱讀背面之;i意事項再填寫本頁) 4 5 7 6 1 1 A8 B8 C8
    經濟部智慧財產局員工消費合作社印制衣 六、申請專利範圍 於該至少一個測試構件（16、27、33 ' 36)分別包括複數 個對應複數個該等半導體晶片電路形成區域（12)之測試 端子（16) ’以及連接該等測試端子（16)之至少一條共用線 (25)，該等測試端子（16)及該共用線(25)係被設置在該外 部區域（18)中。 7. 如申請專利範圍第1項之晶圓級封裝體（10E、10G、 l〇L) ’係進一步包含至少一個被設置在該外部區域u 8) 中之共用線(25)，該等複數條從該等複數個半導體晶片 電路形成區域（12)向外延伸之再分配跡線（15)係與該共用 線(25)連接， 其特徵在於該至少一個測試構件（16、27、33、36) 包括一於一部分之該共用線（25)處被設置並從該絕緣 材料（17、19、20)被暴露出來之測試墊（27)。 8. 如申請專利範圍第1項之晶圓級封裝體（丨〇H)，其特徵 在於進一步包含複數個具有不同功能並被設置在該半 導體晶片電路形成區域（12)中之單元（28、29)，該至 少一條再分配跡線（15)之一第一端係與該等單元（28、 29)之一者或合併者逑接’而該至少—條再分配跡線 (15)之一第二端係與該至少一個測試構件（16、27、33、 36)連接。 9·如申請專利範圍第1項之晶圓級封裝髖（1 〇1)，其特徵 在於進一步包含一被合併在該半導體晶片電路形成區 域（12)中為測試目的之電路（32)，該至少一條再分配 跡線（15)之一第一端係被連接至該為測試目的之電路 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） ----------------I--I I --------^ I ^ <琦先閱讀背面之注意事項再填寫本頁) 39 * 經濟部智慧財產局員工消費合作社印制,f C8 _ D8 六、申請專利範圍 上，且該至少一條再分配跡線Π5)之一第二端係被連 接至該至少一測試構件（16、27、33 ' 36)上。 10,如申請專利範圍第i項之晶圓級封裝體（i〇j)，係進一 步包含一被設置在該外部區域（18)中為測試目的之電 路（32A)， 其特徵在於該至少一測試構件（16、27、33、36) 被〇又置在該為測试目的之電路上，或被設置在從該為 測試目的之電路（32A)延伸之該再分配跡線（15)上。 ϊ 1，如申請專利範圍第1項之晶圓級封裝體（丨〇κ)，其特徵 在於係進一步包含： 一測試歷史紀錄部件（33)，係被設置在該外部區 域（18)中並被連接至該等複數條再分配跡線（15)之該 第二端上；以及 用以寫入該測試歷史紀錄部件或從該測試歷史紀 錄部件讀出之輸入/輸出端子（34),該等輸入/輸出端 子（34)係從该絕緣材料（17 ' 1 9、20)被暴露出來。 12.如申請專利範圍第1項之晶圓級封裝體（丨〇L),係在該 外部區域中進一步包合一共用線（25)，從複數個該等 半導體晶片電路形成區域（12)延伸之該等複數條再分 配跡線（15)係被連接至該共用線（25)上， 其特徵在於該至少一個測試構件（〗6、27、33、36) 包含一被設置在一部分的該共用線（25)上並用測試該 半導體晶片電路之測試支援元件。 Ϊ3.如申請專利範圍第！項之晶圓級封裝體（1〇M)，其特徵 本紙張尺度適用中國國家標翠（CNS)A4規格（210 X 297公餐） 40 -------------------I I ^--I I 1 I — H (請先閲讀-t面之注意事項再填寫本頁) 4 5 7 6 1 ι A8 B8 C8 D8 六、申請專利範圍 在於該至少一個測試構件（16、27、33、36)包括複數 個以此類該半導體晶圓（11)可以從該等測試端子之該 (請先閱讀背面之注意事項再填寫本頁) 位置處被辨識之方式而被設置有一預定尺規之測試端 子（16)。 14· 一種製造晶圓級封裝體（l〇A、10B、i〇c、i〇D、10E、 10F ' 10G ' 10H、101、10J、10K、10L、10M、10N)之 方法’其特徵在於包含下列步驟： a) 製備一具有至少一個半導體晶片電路形成區域 (12)之半導體晶圃（11)，各該半導體晶片電路形成區 域（12)係設置有一半導體晶片電路以及複數個晶片端 子（13 ' 13A' 13B) ’至少一個該等晶片端子（13、13A、 13B)係為一測試晶片端子（13A)，而至少一個為非測 試晶片端子（13B); b) 在該半導體晶圓（11)上設置一包括一具有通孔 之絕緣膜（19、20)之再分配層，並設置一在絕緣膜（19、 20)上被形成之導電膜，該膜（19、20)係被形成為具有 一預定圖案之再分配跡線（15); 經濟部智慧財產局員工消費合作社印製 c) 在該再分配層上設置外部連接端子（14)與至少一 個測試構件（16、27、33、36)，至少一個測試構件（16、 27'33、36)係於該至少一個半導體晶片電路形成區域（12) 之一外部區域（18)處被設置，並經由至少一條該等再分 配跡線（15)而與該測試晶片端子（13A)連接； d) 使用至少一個該測試構件（16、27、33、36)來測 試至少一個該半導體晶片電路。 41 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） i...經濟部智慧財產局員工消費合作社印製 A8 B8 CS D8 六、申請專利範圍 15. 如申請專利範圍第14項之製造晶圓級封裝體（10A、 1〇B、1〇C、10D、10E、i〇F、i〇G、10H、101、10J、10K、 10L·、l〇M、ion)之方法，其特徵在於進一步包含下列步 驟： e)以此類該等外部連接端子（14)之頂部部分與該 至少一個測試構件（16、27、33、36)從該密封樹脂（22) 被暴露出來之方式，於該再分配層（19)上設置一密封 樹脂（22)。 16. —種使用晶圓級封裝體（1〇a、10B、i〇c、10D、10E、 10F、10G、10H、ΙΟΙ、10j、10K、10L、i〇M、10N)製 造半導體元件之方法，其特徵在於包含下列步驟： a)製造包括一具有至少一個半導體晶片電路形成 區域（12)之半導體晶圓（11)之晶圓級封裝體（1〇A、 10B、10C、10D、10E、10F、10G、10H、101、10J、10K ' 10L、10M、10N)，各半導體晶片電路形成區域係包括一 .半導體晶片電路以及複數個晶片端子（13、13A、13B)， 該等晶片端子（13、13A、13B)係包括至少一個測試晶片 端子（13A)與至少一個非測試晶片端子（13B); 至少一個外部連接端子（14)，係電氣地連接至該 至少一個非測試晶片端子（13B)上； 設置在該半導趙晶片（11)上之至少一條再分配跡 線（15)，該再分配跡線（1 5)之一第一端係被連接至其 中一個該專測試晶片端子（13A)上，而該再分配跡線 (15)之一第二端係向外延伸至_從該等晶片端子（Η、 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 ------------裝！----訂--I----I 線 <請先閱讀嘴面之注意事項再填寫本頁> 42 4 576 1 1 AS B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 13A、13B)之其中一者偏移之位置上；以及 至少一個被設置在該半導體晶片電路形成區域 (12)之一外部區域（18)上之測試構件（16、27、33、36)， 該再分配跡線（15)之該第二端係被連接至該至少一個 測試構件（16、27、33、36)上， b) 使用該至少一個測試構件（16、27、33、36)來 測試該至少一個被設置在該至少一個半導體晶片電路 形成區域（12)中之半導體晶片電路；以及 c) 在該步驟a)之後，沿著該外部區域（18)裁割該 晶圓級封裝體，以便製造至少一個經個別化之半導體 元件。 Π.如申請專利範圍第16項之使用晶圓級封裝體（1〇a、 10B、IOC、10D、10E、10F ' 10G、10H、101、1〇J、10K、 l〇L、l〇M、10N)製造半導體元件之方法，其特徵在於 在該步驟a)中’該外部連接端子（14)與該至少一個測試 構件（16、27、33、36)被同時地製造。 18_如申請專利範圍第16項之使用晶圓級封裝體製造半導體 元件之方法’其特徵在於在步驟c)中，被設置在該外部 區域（18)中之結構，特別為該至少一個測試構件（16、27、 33、36)被同時地移除。 19. 一種晶圓級半導體元件，其特徵在於包含： 一具有晶片電路形成區域（12)之半導體晶圓 (11); 至少一個測試構件（16、27、33、36)，係被設置 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 43 I ϋ I— I ϋ ϋ n n ί l I-t-< · IB n ϋ ϋ ϋ ϋ 一6JI - - I n - ta κ I n n Jr— (請先閲讀背面之ii意事項再填寫本頁) A8 B8 C8 六、申請專利範圍 在該等晶片電路形成區域（12)之—外部區域⑽中； 以及 一線（15)，係被設置在該半導體晶圓（11)上並連 接該至少一個測試構件（16、27 ' 33、36)與一被設置 在其中一個該晶片電路形成區域（12)中之測試端子。 20. —種半導體元件，其特徵在於包含： 一半導體晶片； 被設置於該半導體晶片上之一測試端子（13Α)與 一非測試端子（13Β);以及 —連接至該測試端子（13Α)上並從一電路形成區 域（12)伸出之線（15)。 -------------裝--------訂. (請先閱讀嘴面之注意事項再填寫本頁) -線 ·.*經.濟部智慧財產局員工消費合作社印製 44 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW88122641A 1998-12-28 1999-12-22 Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package TW457611B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37480498A JP4234244B2 (ja) 1998-12-28 1998-12-28 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW457611B true TW457611B (en) 2001-10-01

Family

ID=18504457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88122641A TW457611B (en) 1998-12-28 1999-12-22 Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package

Country Status (7)

Country Link
US (5) US6228684B1 (zh)
EP (1) EP1017094B1 (zh)
JP (1) JP4234244B2 (zh)
KR (2) KR100690512B1 (zh)
CN (1) CN100372109C (zh)
DE (1) DE69939150D1 (zh)
TW (1) TW457611B (zh)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930219B2 (en) * 1999-09-07 2005-08-16 Abb Lummus Global Inc. Mesoporous material with active metals
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP2001308061A (ja) * 2000-04-25 2001-11-02 Nec Corp 半導体装置の製造方法
US6730989B1 (en) 2000-06-16 2004-05-04 Infineon Technologies Ag Semiconductor package and method
US6815803B1 (en) * 2000-06-16 2004-11-09 Infineon Technologies Ag Multiple chip semiconductor arrangement having electrical components in separating regions
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
JP2002033361A (ja) * 2000-07-17 2002-01-31 Mitsumi Electric Co Ltd 半導体ウェハ
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6590225B2 (en) 2001-01-19 2003-07-08 Texas Instruments Incorporated Die testing using top surface test pads
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
JP2003068806A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
DE10146176B4 (de) * 2001-09-19 2009-04-02 Qimonda Ag Verfahren zur Umverdrahtung von Pads bei einem Waferlevel-Package, Waferlevel-Package und Halbleiterchip
DE10157008B4 (de) 2001-11-21 2004-03-04 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterplättchen
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6908791B2 (en) * 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
SG107595A1 (en) 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US6967348B2 (en) * 2002-06-20 2005-11-22 Micron Technology, Inc. Signal sharing circuit with microelectric die isolation features
US7026646B2 (en) * 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit
JP2004138391A (ja) * 2002-10-15 2004-05-13 Renesas Technology Corp 半導体装置の製造方法
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
US7435990B2 (en) * 2003-01-15 2008-10-14 International Business Machines Corporation Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer
JP4601910B2 (ja) * 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
JP3983205B2 (ja) 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
DE10343578B4 (de) * 2003-09-18 2007-01-18 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen und Verfahren zu seiner Herstellung
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
JP4462903B2 (ja) * 2003-11-18 2010-05-12 パナソニック株式会社 半導体ウェハ
DE102004001956B4 (de) * 2004-01-13 2007-02-01 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
GB0329516D0 (en) * 2003-12-19 2004-01-28 Univ Kent Canterbury Integrated circuit with debug support interface
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
DE102004020187B4 (de) * 2004-04-22 2006-07-13 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
JP4654598B2 (ja) * 2004-04-30 2011-03-23 ソニー株式会社 半導体装置およびその製造方法
US7061123B1 (en) * 2004-05-03 2006-06-13 National Semiconductor Corporation Wafer level ball grid array
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
KR100648260B1 (ko) * 2004-08-09 2006-11-23 삼성전자주식회사 자기 차폐 기능을 갖는 반도체 웨이퍼 및 그것의 테스트방법
FR2875623A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation d'un identifiant d'un circuit integre
US7471098B2 (en) * 2004-10-28 2008-12-30 Seagate Technology Llc Testing device and method for an integrated circuit
JP2006140338A (ja) * 2004-11-12 2006-06-01 Matsushita Electric Ind Co Ltd 半導体装置
CN101151544B (zh) 2005-03-28 2011-08-03 株式会社半导体能源研究所 半导体器件、其制造方法、及其测量方法
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
TWI251861B (en) * 2005-06-16 2006-03-21 Etron Technology Inc Re-entrant Routing method and circuit structure
JP2007034275A (ja) * 2005-06-21 2007-02-08 Canon Inc 電子部品およびその製造方法
JP4289335B2 (ja) * 2005-08-10 2009-07-01 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
KR100710185B1 (ko) * 2005-11-14 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 검사장치
US7405585B2 (en) * 2006-02-14 2008-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Versatile semiconductor test structure array
US20070263472A1 (en) * 2006-05-11 2007-11-15 Anderson Brent A Process environment variation evaluation
US20080057677A1 (en) * 2006-09-06 2008-03-06 International Business Machines Corporation Chip location identification
US7707380B2 (en) * 2006-09-29 2010-04-27 Qimonda Ag Memories, method of storing data in memory and method of determining memory cell sector quality
JP4274576B2 (ja) * 2007-01-12 2009-06-10 エルピーダメモリ株式会社 半導体装置
JP5254569B2 (ja) * 2007-05-22 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置のヒューズ溶断方法
US8106476B2 (en) * 2007-08-13 2012-01-31 Broadcom Corporation Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
SG156550A1 (en) * 2008-05-06 2009-11-26 Gautham Viswanadam Wafer level integration module with interconnects
EP2324499B1 (en) * 2008-08-07 2012-01-18 STMicroelectronics Srl Circuit for the parallel supplying of power during testing of a plurality of electronic devices integrated on a semiconductor wafer
WO2010032350A1 (ja) * 2008-09-17 2010-03-25 パナソニック株式会社 半導体装置及びその製造方法
US8022521B1 (en) * 2008-11-12 2011-09-20 Amkor Technology, Inc. Package failure prognostic structure and method
JP5697842B2 (ja) * 2008-11-18 2015-04-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法及びこれに用いるｓｏｑ基板
WO2010070964A1 (ja) * 2008-12-16 2010-06-24 株式会社村田製作所 回路モジュール及びその管理方法
US8093700B2 (en) * 2008-12-16 2012-01-10 Freescale Semiconductor, Inc. Packaging millimeter wave modules
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
JP5478133B2 (ja) * 2009-07-03 2014-04-23 株式会社日本マイクロニクス 集積回路の試験に用いるテストチップ
KR101143398B1 (ko) * 2009-07-30 2012-05-22 에스케이하이닉스 주식회사 반도체 집적회로
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
KR20110049067A (ko) * 2009-11-04 2011-05-12 삼성전자주식회사 패키지 기판, 패키지 기판을 갖는 반도체 패키지, 및 반도체 패키지의 제조 방법
JP5533063B2 (ja) 2010-03-15 2014-06-25 富士通セミコンダクター株式会社 半導体集積回路
US20120007211A1 (en) * 2010-07-06 2012-01-12 Aleksandar Aleksov In-street die-to-die interconnects
US8664540B2 (en) * 2011-05-27 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer testing using dummy connections
CN102891132A (zh) * 2011-07-22 2013-01-23 微创高科有限公司 一种电子设备
ITMI20111418A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Architettura di testing di circuiti integrati su un wafer
CN102543960A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 一种测试用集成电路
CN103377961A (zh) * 2012-04-25 2013-10-30 南亚科技股份有限公司 三维堆叠的随机存取存储器的测试与制造方法以及晶圆的测试方法
US20130299947A1 (en) * 2012-05-14 2013-11-14 Freescale Semiconductor, Inc. Passivated test structures to enable saw singulation of wafer
US8933448B2 (en) * 2012-07-27 2015-01-13 Infineon Technologies Ag Wafers and chips comprising test structures
US9099420B2 (en) * 2012-11-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for post-passivation interconnect
US8901739B2 (en) 2012-12-05 2014-12-02 Infineon Technologies Ag Embedded chip package, a chip package, and a method for manufacturing an embedded chip package
KR101984831B1 (ko) 2013-01-31 2019-05-31 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
CN103197227A (zh) * 2013-03-25 2013-07-10 西安华芯半导体有限公司 一种用于设计分析目的的晶圆测试方法
US10015916B1 (en) 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
US9960227B2 (en) * 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
WO2015103076A2 (en) * 2013-12-30 2015-07-09 Celerint, Llc. Method for testing semiconductor wafers using temporary sacrificial bond pads
TWI665771B (zh) * 2014-10-31 2019-07-11 矽品精密工業股份有限公司 不著檢出測試方法及其所用之基板
CN105137317A (zh) * 2015-08-10 2015-12-09 华进半导体封装先导技术研发中心有限公司 快速测试晶圆电性用的转接板工艺和转接板结构
CN105329850B (zh) * 2015-10-21 2017-03-08 美新半导体（无锡）有限公司 圆片级芯片尺寸封装的测试方法
CN105575845B (zh) * 2016-02-04 2018-12-21 北京锐洁机器人科技有限公司 伸缩型晶圆扫描装置及晶圆扫描系统
JP2019021777A (ja) * 2017-07-18 2019-02-07 浜松ホトニクス株式会社 半導体ウェハ
US10261123B2 (en) * 2017-08-24 2019-04-16 Micron Technology, Inc. Semiconductor device structures for burn-in testing and methods thereof
KR102497570B1 (ko) 2018-01-18 2023-02-10 삼성전자주식회사 반도체 장치
CN109300799B (zh) * 2018-11-19 2024-02-02 北京燕东微电子科技有限公司 半导体结构、测试系统、测试方法及半导体结构的制作方法
CN109449098B (zh) * 2018-11-19 2023-12-26 北京燕东微电子科技有限公司 半导体结构、测试系统、测试方法及半导体结构的制造方法
KR102648090B1 (ko) * 2019-05-17 2024-03-18 삼성전자주식회사 배선기판 및 이를 포함하는 반도체 패키지
JP7214758B2 (ja) 2019-11-15 2023-01-30 キオクシア株式会社 ストレージデバイスおよびストレージシステム
CN114624557A (zh) * 2020-12-11 2022-06-14 高端电子有限公司 半导体组件的测试方法
CN114646781A (zh) * 2020-12-21 2022-06-21 长鑫存储技术有限公司 测试机台及测试方法
US11892499B2 (en) 2020-12-21 2024-02-06 Changxin Memory Technologies, Inc. Testing machine and testing method
US20230298952A1 (en) * 2022-03-16 2023-09-21 Psemi Corporation Wafer fabrication process and devices with extended peripheral die area

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US158326A (en) * 1874-12-29 Improvement in beer-faucets
US24118A (en) * 1859-05-24 Machine fob filing saws
JPH0245339B2 (ja) * 1982-09-20 1990-10-09 Mitsubishi Electric Corp Handotaishusekikairosochi
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
JPS62219942A (ja) 1986-03-20 1987-09-28 Sharp Corp ウエハ−状態における半導体集積回路
EP0408586A1 (en) 1988-02-15 1991-01-23 TUTHILL, Roy Douglas Tool supports for shadow boards
JPH01215040A (ja) 1988-02-24 1989-08-29 Hitachi Ltd 半導体集積回路
JPH023948A (ja) 1988-06-20 1990-01-09 Mitsubishi Electric Corp 不揮発性メモリを有するｉｃのウエハテスト方法
JP2585799B2 (ja) * 1989-06-30 1997-02-26 株式会社東芝 半導体メモリ装置及びそのバーンイン方法
JPH03266446A (ja) 1990-03-15 1991-11-27 Nec Corp 半導体装置の製造方法
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
JPH065677A (ja) 1992-06-18 1994-01-14 Nec Corp 半導体装置
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
JPH0669298A (ja) 1992-08-19 1994-03-11 Nec Yamaguchi Ltd 集積回路の製造方法
US5489538A (en) * 1992-08-21 1996-02-06 Lsi Logic Corporation Method of die burn-in
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5654588A (en) * 1993-07-23 1997-08-05 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure
JPH07263508A (ja) 1994-03-25 1995-10-13 Kawasaki Steel Corp バーイン試験用回路を有するウエハーおよびバーイン試験方法
US5532174A (en) * 1994-04-22 1996-07-02 Lsi Logic Corporation Wafer level integrated circuit testing with a sacrificial metal layer
EP0702402B1 (en) * 1994-09-13 2003-01-15 STMicroelectronics S.r.l. Manufacturing method for integrated circuits and semiconductor wafer so obtained
TW396480B (en) * 1994-12-19 2000-07-01 Matsushita Electric Ind Co Ltd Semiconductor chip and semiconductor wafer with power pads used for probing test
JP3522426B2 (ja) 1994-12-19 2004-04-26 松下電器産業株式会社 プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ
US6204074B1 (en) * 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
JPH0955411A (ja) 1995-08-17 1997-02-25 Fujitsu Ltd 半導体ウェハの試験方法および半導体ウェハ
US5808947A (en) * 1995-08-21 1998-09-15 Sgs-Thomson Microelectronics, Inc. Integrated circuit that supports and method for wafer-level testing
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6121065A (en) * 1997-09-26 2000-09-19 Institute Of Microelectronics Wafer scale burn-in testing
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US6114878A (en) * 1998-02-13 2000-09-05 Micron Technology, Inc. Circuit for contact pad isolation
JPH11354721A (ja) * 1998-06-04 1999-12-24 Mitsubishi Electric Corp 半導体装置
JP2000021939A (ja) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
US6008523A (en) * 1998-08-26 1999-12-28 Siemens Aktiengesellschaft Electrical fuses with tight pitches and method of fabrication in semiconductors
US6373143B1 (en) * 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
KR100313185B1 (ko) * 1998-09-29 2001-11-07 포만 제프리 엘 집적 회로 소자의 전기적 액세스 및 상호 접속 방법과 그 장치
US6436802B1 (en) * 1998-11-30 2002-08-20 Adoamtest Corp. Method of producing contact structure
US6043109A (en) * 1999-02-09 2000-03-28 United Microelectronics Corp. Method of fabricating wafer-level package
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP3711341B2 (ja) * 2001-04-27 2005-11-02 沖電気工業株式会社 半導体装置
US6744067B1 (en) * 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method

Also Published As

Publication number Publication date
EP1017094A2 (en) 2000-07-05
KR20060088081A (ko) 2006-08-03
JP4234244B2 (ja) 2009-03-04
CN1259767A (zh) 2000-07-12
US20080251788A1 (en) 2008-10-16
CN100372109C (zh) 2008-02-27
US20010042901A1 (en) 2001-11-22
EP1017094B1 (en) 2008-07-23
US7071487B2 (en) 2006-07-04
US20040206954A1 (en) 2004-10-21
KR100690549B1 (ko) 2007-03-12
US6228684B1 (en) 2001-05-08
US6762431B2 (en) 2004-07-13
EP1017094A3 (en) 2002-08-21
KR100690512B1 (ko) 2007-03-09
KR20000047931A (ko) 2000-07-25
DE69939150D1 (de) 2008-09-04
JP2000196021A (ja) 2000-07-14
US7399990B2 (en) 2008-07-15
US7642551B2 (en) 2010-01-05
US20060202201A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
TW457611B (en) Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package
US7352199B2 (en) Memory card with enhanced testability and methods of making and using the same
US5391892A (en) Semiconductor wafers having test circuitry for individual dies
JP4359576B2 (ja) 第２の基板上に第１の基板のチップを配置する方法
KR960008514B1 (ko) 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
JP2005268611A (ja) 半導体装置の製造方法
JP4567020B2 (ja) ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
US6472892B2 (en) Configuration for testing chips using a printed circuit board
EP1284499B1 (en) Semiconductor wafer for in-process testing an integrated circuit and corresponding manufacturing method
KR100984682B1 (ko) 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
US6867479B2 (en) Method for rewiring pads in a wafer-level package
KR100868452B1 (ko) 유니버셜 패키지 테스트 보드 어셈블리
US7106084B2 (en) Method of screening semiconductor device
KR0125970B1 (ko) 노운 굳 다이 어레이용 테스트 소켓
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
KR0151827B1 (ko) 리드프레임을 이용한 노운 굳 다이 제조방법
KR0179094B1 (ko) 노운 굿 다이 검사용 장치
KR19980025882A (ko) 노운 굿 다이의 제조 방법
JPH04373131A (ja) 高密度実装用ｉｃペレット
JPH04103398A (ja) 半導体メモリカード
JPH08167637A (ja) 半導体ウエハーのバーンイン及びテスト方法およびそれに使用するバーンインボード

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees