DE10157008B4 - Halbleiterbauteil mit einem Halbleiterplättchen - Google Patents

Halbleiterbauteil mit einem Halbleiterplättchen Download PDF

Info

Publication number
DE10157008B4
DE10157008B4 DE10157008A DE10157008A DE10157008B4 DE 10157008 B4 DE10157008 B4 DE 10157008B4 DE 10157008 A DE10157008 A DE 10157008A DE 10157008 A DE10157008 A DE 10157008A DE 10157008 B4 DE10157008 B4 DE 10157008B4
Authority
DE
Germany
Prior art keywords
semiconductor
contact elements
insulating layer
contact points
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10157008A
Other languages
English (en)
Other versions
DE10157008A1 (de
Inventor
Gerd Dr. Frankowsky
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10157008A priority Critical patent/DE10157008B4/de
Priority to US10/301,368 priority patent/US6727586B2/en
Publication of DE10157008A1 publication Critical patent/DE10157008A1/de
Application granted granted Critical
Publication of DE10157008B4 publication Critical patent/DE10157008B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Halbleiterbauteil mit einem Halbleiterplättchen (1), wobei das Halbleiterplättchen (1) aufweist
– eine Hauptseite (2) mit einer Vielzahl von Kontaktstellen (3, 4), die mit im Halbleiterplättchen (1) integrierten elektronischen Bauteilen verbunden sind und die Betriebskontaktstellen (3) und Testkontaktstellen (4) umfassen,
– eine Vielzahl von auf der Hauptseite (2) angeordneten, bezüglich einer Oberfläche des Halbleiterplättchens (1) erhabenen Kontaktelementen (6, 7) zum elektrischen Kontaktieren des Halbleiterplättchens (1), wobei je eines der erhabenen Kontaktelemente (6, 7) je einer Kontaktstelle (3, 4) zugeordnet ist,
– eine auf dem Halbleiterplättchen (1) angeordnete Umverdrahtungsebene mit einer Vielzahl von Leiterbahnen (5) zum elektrischen Verbinden der Kontaktstellen (3, 4) mit den zugeordneten, bezüglich der Hauptseite (2) erhabenen Kontaktelementen (6, 7) und
– eine isolierende Schicht (10), welche auf der Hauptseite (2) des Halbleiterplättchens (1) aufgebracht ist, welche die den Testkontaktstellen (4) zugeordneten erhabenen Kontaktelemente (7) abdeckt und welche die den Betriebskontaktstellen (3) zugeordneten erhabenen Kontaktelemente...

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterplättchen.
  • Bei der Chipherstellung werden normalerweise auf einer Waferscheibe zahlreiche, in einem späteren Verfahrensschritt zu vereinzelnde integrierte Schaltungen hergestellt. Ein durch das Vereinzeln hergestelltes Halbleiterplättchen wird als sogenanntes Die bezeichnet.
  • Aufgrund von zahlreichen, bei der Halbleiterfertigung schwankenden Parametern, welche sich auf Bauteiltoleranzen et cetera auswirken können, sowie aufgrund anderer stochastischer-Einflüsse werden normalerweise die auf den einzelnen Dies integrierten Halbleiterschaltungen vor der Weiterverarbeitung, dem sogenannten Packaging, auf ihre Funktionalität hin überprüft. Lediglich diejenigen Halbleiterplättchen, die den gewünschten Anforderungen entsprechen, werden mit einem Gehäuse umgeben, beispielsweise in Form von TSOP, oder.in Form von Micro-PGA. Dabei werden nur diejenigen, auf dem Halbleiterplättchen befindlichen Kontaktstellen, sogenannte Pads, beispielsweise mittels einer Spiderkontaktierung nach außen durchverbunden, welche im Normalbetrieb zur Verfügung stehen sollen. Diejenigen Pads hingegen, welche lediglich für die beschriebenen Testschritte erforderlich sind, werden nicht nach außen am Gehäuse durchverbunden und sind somit vor unbeabsichtigten Kontaktieren geschützt.
  • Bei modernen Packaging-Verfahren, wie dem sogenannten Wafer-Level-Packaging, WLP, tritt jedoch das Problem auf, daß die für das Testen erforderlichen Pads auf dem Halbleiterplättchen beim Testen auf Scheibenebene, das heißt vor dem Vereinzeln der Siliziumscheibe, zur Verfügung stehen müssen, da das sogenannte Packaging auf Scheibenebene, noch vor dem Testen erfolgen muß. Bei derartigen Verfahren wird zunächst das Packaging dadurch bewerkstelligt, daß Umverdrahtungsebenen und Anschlußbeinchen, beispielsweise in Form von Lötkugeln, auf der Siliziumscheibe angebracht werden und anschließend die Funktionalität auf Scheibenebene getestet wird. Demnach müssen die für das Testen erforderlichen Anschlußkontakte mit nach außen geführt werden und sind damit auch nach dem Vereinzeln der Halbleiterplättchen ungeschützt der Gefahr eines unbeabsichtigten Kontaktierens ausgesetzt.
  • Um eine ungewollte Aktivierung von Testfunktionen oder Testroutinen der integrierten Schaltungen auf dem Halbleiterplättchen zu vermeiden, ist es jedoch gewünscht, die nach außen geführten und lediglich zum Testen vorgesehenen Anschlußkontakte zu deaktivieren.
  • In dem Dokument JP 2001-7275 A ist ein Halbleiterbauteil angegeben, welches auch nach dem sogenannten Packaging wie ein Wafer getestet werden kann. Über eine verschließbare Öffnung im Package sind Testanschlüsse zugänglich.
  • In der Druckschrift US 5,877,556 ist eine Struktur für Löthöcker angegeben, bei der ein Polymer-Höcker zwischen zwei Metall-Ebenen angeordnet ist.
  • In dem Dokument US 6,228,684 B1 ist ein Halbleiter-Wafer vorgesehen mit zumindest einem einen Halbleiterchip formenden Gebiet. Über eine Umverdrahtungsebene ist ein Test-Anschluss des Halbleiterchips mit einem Anschluss ausserhalb des Halbleiterchips verbunden um zu vermeiden, nicht benötigte Test-Anschlüsse mit einem Isoliermaterial abdecken zu müssen.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauteil anzugeben, bei dem die beschriebene Problematik vermieden ist.
  • Erfindungsgemäß wird die Aufgabe durch ein Halbleiterbauteil mit einem Halbleiterplättchen gelöst, wobei das Halbleiterplättchen aufweist
    • – eine Hauptseite mit einer Vielzahl von Kontaktstellen, die mit im Halbleiterplättchen integrierten elektronischen Bauteilen verbunden sind und die Betriebskontaktstellen und Testkontaktstellen umfassen,
    • – eine Vielzahl von auf der Hauptseite angeordneten, bezüglich einer Oberfläche des Halbleiterplättchens erhabenen Kontaktelementen zum elektrischen Kontaktieren des Halbleiterplättchens, wobei je eines der erhabenen Kontaktelemente je einer Kontaktstelle zugeordnet ist,
    • – eine auf dem Halbleiterplättchen angeordnete Umverdrahtungsebene mit einer Vielzahl von Leiterbahnen zum elektrischen Verbinden der Kontaktstellen mit den zugeordneten, bezüglich der Hauptseite erhabenen Kontaktelementen und
    • – eine isolierende Schicht, welche auf der Hauptseite des Halbleiterplättchens aufgebracht ist, welche die den Testkontaktstellen zugeordneten erhabenen Kontaktelemente ab deckt und welche die den Betriebskontaktstellen zugeordneten vertikalen Kontaktelemente freilässt.
  • Die vertikalen Kontaktelemente zeichnen sich gemäß vorliegendem Prinzip dadurch aus, daß sie bezüglich der Hauptseite des Halbleiterplättchens erhaben sind, das heißt, daß sie bezüglich der Hauptseite eine dazu orthogonale Ausdehnung haben. Dies führt dazu, daß bei Aufsetzen des Halbleiterplättchens auf ein Modul oder eine Platine lediglich die erhabenen Kontaktelemente das Modul oder die Platine berühren und ein elektrischer und/oder mechanischer Kontakt herstellbar ist.
  • Zur Herstellung eines dem vorgeschlagenen Prinzip entsprechenden Halbleiterplättchens ist lediglich ein zusätzlicher Fertigungsschritt einzufügen, nämlich das Aufbringen einer isolierenden Schicht auf der Hauptseite des Halbleiterplättchens. Dabei ist darauf zu achten, daß die lediglich für Testbetriebsarten oder Testfunktionen erforderlichen Kontaktstellen von der isolierenden Schicht abgedeckt und somit gegen ein unbeabsichtigtes Kontaktieren geschützt sind. Die für einen Normalbetrieb des Halbleiterplättchens erforderlichen Kontaktstellen hingegen sind freigelassen.
  • Das vorgeschlagene Prinzip verbindet damit die Vorteile des Wafer-Level-Packagings, nämlich Kostenersparnis, Zeitersparnis et cetera, welche besonders bei den angestrebten Massenherstellungsverfahren vorteilhafte Wirkungen haben, mit der zusätzlichen Möglichkeit, die Testkontaktstellen am Halbleiterplättchen nach dem Testen auf Scheibenebene und vor der Weiterverarbeitung vor einer unerwünschten, unbeabsichtigten Kontaktierung zu schützen. Eine Weiterverarbeitung des Halbleiterplättchens könnte beispielsweise durch das Aufbringen, beispielsweise Auflöten auf eine Platine, englisch: Printed Circuit Board, PCB, erfolgen.
  • Vorteilhafterweise kann gemäß dem vorgeschlagenen Prinzip das Testen spezieller Funktionen der auf dem Halbleiterplättchen integrierten Schaltungen auf Scheibenebene, das heißt auf Waferebene, noch vor dem Vereinzeln der Dies, jedoch nach dem Verfahrensschritt des sogenannten Packagings, erfolgen. Die beschriebenen Testkontaktstellen können dabei zum einen dazu dienen, die auf dem Halbleiterplättchen integrierte Schaltung mit bestimmten Signalen zu beaufschlagen, bestimmte Testfunktionen zu aktivieren oder beispielsweise Testsignale aus dem Chip auslesen zu können.
  • Das Aufbringen der isolierenden Schicht kann beispielsweise unter Verwendung einer Lötstopmaske mit besonders geringem zusätzlichen Aufwand erfolgen.
  • Um die isolierende Schicht aufzubringen, können sowohl Druckverfahren, englisch: Printing oder Stamping, oder beispielsweise Plasma-Beschichtungsverfahren eingesetzt werden. Die isolierende Schicht dient insbesondere der elektrischen Isolation der Testkontaktstellen, so daß diese nicht mehr extern kontaktierbar sind. Das Material, welches zum Herstellen der isolierenden Schicht verwendbar ist, kann beispielsweise auf einer Epoxy-, einer Silikon- oder einer ähnlichen, elektrisch nicht leitfähigen Verbindung beruhen.
  • In einer bevorzugten Ausführungsform der vorliegenden Erfindung sind die vertikalen Kontaktelemente höckerförmig ausgebildet.
  • Die vertikalen Kontaktelemente können beispielsweise als hökkerförmige Erhebungen ausgebildet sein. Die vertikalen Kontaktelemente können als Lotkugeln ausgebildet sein.
  • Gemäß einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung sind die vertikalen Kontaktelemente auf der Hauptseite des Halbleiterplättchens matrixförmig angeordnet. Das matrixförmige Anordnen vertikaler Kontaktelemente hat unter anderem den Vorteil, daß das von den Kontakten gebildete Raster (Pitch) verhältnismäßig grob sein kann; bei zugleich verhältnismäßig großer Anzahl von möglichen anzubringenden vertikalen Kontaktelementen bezüglich der Gesamtfläche des Halbleiterplättchens. Zudem benötigt das Halbleiterplättchen, beispielsweise bei Anbringen auf einer Platine, lediglich die ohnehin durch das Halbleiterplättchen eingenommene Chipfläche.
  • In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist das Halbleiterplättchen als Flip-Chip ausgebildet. Bei der Flip-Chip-Herstellung werden die Halbleiterplättchen mit der aktiven Vorderseite nach unten (Facedown) auf ein Modul oder eine Platine aufgebracht. Das Aufbringen kann beispielsweise in einem Lötverfahren, bevorzugt in einem Reflow-Lötverfahren erfolgen.
  • In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist die isolierende Schicht als Lötstop-Schicht ausgebildet. Besonders bei einer Weiterverarbeitung des Halbleiterplättchens in einem Reflow-Lötverfahren ermöglicht das Anbringen der derartigen, isolierenden Schicht das Anfertigen des erfindungsgemäßen Halbleiterplättchens mit besonders geringem zusätzlichen Aufwand.
  • In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist die isolierende Schicht in einem Siebdruck-Verfahren auf das Halbleiterplättchen aufgebracht.
  • In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist die isolierende Schicht als eine auf Epoxy-Material basierende Schicht ausgebildet.
  • In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist die isolierende Schicht als eine Silikon-Verbindung ausgebildet.
  • Weitere Einzelheiten der Erfindung sind Gegenstand der Unteransprüche.
  • Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 eine Draufsicht auf ein Halbleiterplättchen mit vertikalen Kontaktelementen,
  • 2 einen Querschnitt durch eine der Kontaktstellen gemäß 1,
  • 3 den Gegenstand gemäß 1, jedoch teilweise überzogen mit einer isolierenden Schicht,
  • 4 einen Querschnitt durch ein vertikales Kontaktelement für Normalbetrieb gemäß 3,
  • 5 einen Querschnitt durch ein zum Aktivieren von Testfunktionen vorgesehenes Kontaktelement gemäß 3 und
  • 6 einen Ausschnitt eines Gegenstands gemäß 3 in einem Querschnitt, aufgelötet auf eine Leiterplatte.
    •
  • 1 zeigt ein Halbleiterplättchen 1 in einer Draufsicht auf dessen aktive Vorderseite, das heißt auf diejenige Seite des Halbleiterplättchens, welche integrierte, elektronische Bauelemente und Verschaltungen derselben aufweist.
  • Die auf dem Halbleiterplättchen 1 integrierten elektronischen Bauelemente und Schaltungen sind mit einer Vielzahl von in einer Reihe angeordneten, sogenannten Bondpads auf die Vorderseite des Halbleiterplättchens durchverbunden. Diese Bondpads umfassen sowohl für einen Normalbetrieb der auf dem Halbleiterplättchen angeordneten elektronischen Schaltungen erforderliche Kontaktstellen 3, wie auch für die Aktivierung oder das Durchführen von Testbetriebsarten der integrierten Schaltungen vorgesehene Kontaktstellen oder Testpads 4.
  • Auf der Oberseite 2 des Halbleiterplättchens 1 ist eine Umverdrahtungsebene mit einer Vielzahl von Leiterbahnen 5 aufgebracht, welche die Bondpads 3, 4 mit vertikalen Kontaktelementen 6, 7 verbinden, welche ebenfalls auf der Vorderseite 2 des Halbleiterplättchens 1 angeordnet sind.
  • Die vertikalen Kontaktelemente 6, 7 sind als höckerförmige Erhebungen ausgebildet, welche gleichmäßig auf der Vorderseite 2 des Halbleiterplättchens 1 verteilt sind und welche matrixförmig, das heißt an Kreuzungspunkten von Zeilen und Spalten, die orthogonal zueinander stehen, angeordnet sind.
  • Die vertikalen Kontaktelemente auf der Vorderseite 2 umfassen Kontakte für den Normalbetrieb 6 und Testkontakte 7. Mittels der Leiterbahnen 5 der Umverdrahtungsebene sind zum einen diejenigen Bondpads 3, welche für den Normalbetrieb des Chips vorgesehen sind, mit den jeweilig zugeordneten, ebenfalls für Normalbetrieb vorgesehenen vertikalen Kontaktelementen 6 elektrisch verbunden, zum anderen sind mittels der Leiterbahnen 5 die Testpads 4 mit jeweils einem zugeordneten vertikalen Kontaktelement 7 verbunden.
  • 1 zeigt weiterhin eine Ausschnittvergrößerung eines der für den Normalbetrieb ausgelegten vertikalen Kontaktelemente 6 mit dem eigentlichen Kontaktgebiet 8, welches auf einer höckerförmigen Erhebung 9 aufgebracht ist und welches über eine Leiterbahn 5 mit einem zugeordneten Bondpad 3 verbunden ist.
  • 2 zeigt einen Querschnitt durch die Ausschnittvergrößerung des vertikalen Kontaktelements 6 von 1 mit der vom vertikalen Kontaktelement 6 umfaßten höckerförmigen Erhebung 9, welche auf der Vorderseite 2 des Halbleiterplätt chens 1 angeordnet ist. Die eigentliche Kontaktfläche 8 überzieht kappenförmig einen Teil, nämlich den oberen Teil der höckerförmigen Erhebung 9 und ist elektrisch leitend verbunden mit der dem Kontaktelement 6 zugeordneten Leiterbahn 5.
  • Das Halbleiterplättchen oder Die gemäß 1 mit dem Querschnitt gemäß 2 zeigt demnach ein bereits vereinzeltes Halbleiterplättchen, welches gemäß dem Verfahren des Wafer-Level-Packaging hergestellt ist. Eventuell durchzuführende Tests werden, unter Verwendung der durch das Packaging gebildeten, zum Testen vorgesehenen vertikalen Kontaktelemente 7, nach dem Packaging und vor dem Vereinzeln durchgeführt.
  • Das Testen auf Scheibenebene oder Waferebene vor dem Vereinzeln hat dabei den Vorteil, daß gegenüber einem Einzelkomponententest sowohl eine Kostenersparnis als auch eine Zeitersparnis erzielt sind. Die Testkontakte 4, 7 sind zum Auslösen oder Aktivieren spezieller Testfunktionen während der Produktion vorgesehen. Da die Tests bei Wafer-Level-Packaging erst nach demselben ausgeführt werden, müssen die Kontaktelemente, die zum Test vorgesehen sind, von außen zugänglich sein und sind daher als vertikale Kontaktelemente 7 ausgebildet.
  • 3 zeigt eine Weiterbildung des Gegenstands von 1 gemäß dem vorgeschlagenen Prinzip. Dabei ist auf der Vorderseite 2 des Halbleiterplättchens 1 eine isolierende Schicht 10 aufgebracht, welche insbesondere die elektrisch leitfähigen Teile 5, 8 der lediglich zum Testen vorgesehenen vertikalen Kontaktelemente 7 abdeckt und somit nach außen hin isoliert. Ein versehentliches oder absichtliches Kontaktieren der lediglich zum Testen von Schaltungen auf dem Chip 1 vorgesehenen vertikalen Kontaktelemente 7 ist dadurch bei dem Gegenstand gemäß 3 nicht mehr möglich. Um jedoch die korrekte Funktionalität des Halbleiterplättchens 1 im Normalbetrieb sicherzustellen, sind die Kontaktflächen 8 der für den Normalbetrieb vorgesehenen vertikalen Kontaktelemente 6 selbstverständlich nicht von der isolierenden Schicht 10 bedeckt.
  • Wie in 1 ist auch bei 3 eines der für den Normalbetrieb ausgelegten vertikalen Kontaktelemente 6 vergrößert herausgezeichnet, wobei bei der Weiterbildung gemäß 3 die höckerförmige Erhebung 9 des vertikalen Kontaktelementes 6 mit einer isolierenden Schicht 10 bedeckt ist. Die Kontaktfläche 8 ist bei dem vertikalen Kontaktelement 6 jedoch nicht von der isolierenden Schicht 10 bedeckt, sondern frei zugänglich und elektrisch kontaktierbar.
  • Ein Querschnitt durch das vertikale Kontaktelement 6 mit der isolierenden Schicht 10 ist in 4 gezeichnet. Dort ist deutlich erkennbar, daß die isolierende Schicht 10 zwar die höckerförmige Erhebung 9 einschließlich der Leiterbahn zur Umverdrahtung 5 des vertikalen Kontaktelements 6 bedeckt, nicht jedoch die eigentliche Kontaktstelle 8.
  • Zusätzlich ist bei der Darstellung gemäß 3 auch ein für eine Testfunktionalität vorgesehenes vertikales Kontaktelement 7 vergrößert herausgezeichnet, dabei ist ebenfalls die höckerförmige Erhebung 9 von einer isolierenden Schicht 10 überzogen, jedoch ist auch die Kontaktstelle 8 bei der Darstellung gemäß 3 des vertikalen Kontaktelementes 7 von der isolierenden Schicht 10 überzogen.
  • Dies ist anhand des Querschnitts durch das vertikale Kontaktelement 7, welcher in 5 dargestellt ist, deutlich erkennbar. Die isolierende Schicht 10 bedeckt vollständig das vertikale Kontaktelement 7 einschließlich der elektrischen Kontaktstelle 8 und der angeschlossenen Leiterbahn 5.
  • Das Beschichten mit der isolierenden Schicht 10, wie in 3 dargestellt, erfolgt nach dem Testen des Bauteils und vor der Montage, beispielsweise auf eine Platine. Lediglich die Kontaktflächen 8 der vertikalen Kontaktelemente 6, die für den Normalbetrieb vorgesehen sind, sind freigelassen. Die Testkontaktelemente 7 sind vollständig isolierend beschichtet. Mit der isolierenden Schicht 10 ist sichergestellt, daß die Testkontaktelemente 7 und damit die Testpads 4 nach dem Packaging und dem Testen nicht mehr von außen elektrisch zugänglich sind. Durch die derart erzielte Deaktivierung der Testpads 4, 7 ist sichergestellt, daß eine spätere Aktivierung von Testfunktionen oder Testroutinen nicht mehr erfolgen kann. Die isolierende Schicht 10 ist als eine auf einer Epoxy- oder Silikonverbindung basierende Schicht ausgebildet. Für das Aufbringen der isolierenden Schicht können Maskenverfahren angewendet werden. Da die vertikalen Kontaktelemente gemäß 1 und 3 in einem verhältnismäßig groben Raster angeordnet sind, sind entsprechende Prozeßschritte kostengünstig durchführbar.
  • In alternativen Ausführungen der isolierenden Schicht 10 auf dem Halbleiterplättchen 1 gemäß 3 bis 5 kann beispielsweise die isolierende Schicht 10 auch lediglich die zum Testen vorgesehenen vertikalen Kontaktelemente 7, und dort auch lediglich die Kontaktstellen 8 abdecken.
  • 6 schließlich zeigt in einer Querschnittsdarstellung einen Ausschnitt aus einem Halbleiterplättchen 1 gemäß 3, welches bereits auf eine Leiterplatte 11 (Printed Circuit Board) aufgelötet ist. Zur Verdeutlichung des vorliegenden Prinzips ist lediglich ein für den Normalbetrieb vorgesehenes vertikales Kontaktelement 6 und ein für den Testbetrieb vorgesehenes vertikales Kontaktelement 7 eingezeichnet. Beide sind, wie bereits anhand von 1 und 3 erläutert, auf der Vorderseite 2 des Halbleiterplättchens 1 angebracht. Die ebenfalls vorgesehene Umverdrahtungsebene mit den Leiterbahnen 5 ist bei der Darstellung gemäß 6 nicht eingezeichnet.
  • Wie bereits anhand der Querschnittszeichnungen gemäß 4 und 5 erläutert, weist das Normalbetriebs-Kontakt element 6 eine isolierende Schicht 10 auf, die zwar die hökkerförmige Erhebung 9, nicht aber die Kontaktstelle 8 bedeckt. Bei dem Test-Kontaktelement 7 hingegen bedeckt die isolierende Schicht 10 sowohl die höckerförmige Erhebung 9 als auch die Kontaktstelle 8 der höckerförmigen Erhebung. Mittels einer Lötverbindung 12 kann demnach lediglich das Normaletriebs-Kontaktelement 6 mit einem ihm auf einer Leiterplatine 11 zugeordneten Löt-Pad 13 verlötet und damit elektrisch fest verbunden sein, während die Kontaktstelle 8 des Test-Kontaktelements 7, selbst bei Vorhandensein einer Lotmenge auf der zugeordneten Lötkontaktstelle 13, nicht elektrisch kontaktierbar wäre und allenfalls eine mechanisch feste Verbindung eingeht. Das Zustandekommen einer elektrischen Lötverbindung 12 ist damit bei einem Gegenstand gemäß vorliegendem Prinzip unabhängig vom Vorhandensein von einer Lötpaste auf der Leiterplatine 11. Die Lötverbindung 12 kann beispielsweise in einem Reflow-Lötprozeß gebildet sein. Ein versehentliches Kontaktieren eines nur für Testzwecke vorgesehenen vertikalen Kontaktelements 7 eines Gegenstands gemäß 3 mit der beschriebenen isolierenden Schicht 10 ist damit sicher vermieden.
    • 1
    Halbleiterplättchen
    2
    Vorderseite
    3
    Kontaktstelle für Normalbetrieb
    4
    Kontaktstelle für Testbetrieb
    5
    Leiterbahn
    6
    vertikales Kontaktelement für Normalbetrieb
    7
    vertikales Kontaktelement für Testbetrieb
    8
    Kontaktfläche
    9
    höckerförmige Erhebung
    10
    isolierende Schicht
    11
    Platine
    12
    Lötverbindung
    13
    Löt-Pad

Claims (8)

  1. Halbleiterbauteil mit einem Halbleiterplättchen (1), wobei das Halbleiterplättchen (1) aufweist – eine Hauptseite (2) mit einer Vielzahl von Kontaktstellen (3, 4), die mit im Halbleiterplättchen (1) integrierten elektronischen Bauteilen verbunden sind und die Betriebskontaktstellen (3) und Testkontaktstellen (4) umfassen, – eine Vielzahl von auf der Hauptseite (2) angeordneten, bezüglich einer Oberfläche des Halbleiterplättchens (1) erhabenen Kontaktelementen (6, 7) zum elektrischen Kontaktieren des Halbleiterplättchens (1), wobei je eines der erhabenen Kontaktelemente (6, 7) je einer Kontaktstelle (3, 4) zugeordnet ist, – eine auf dem Halbleiterplättchen (1) angeordnete Umverdrahtungsebene mit einer Vielzahl von Leiterbahnen (5) zum elektrischen Verbinden der Kontaktstellen (3, 4) mit den zugeordneten, bezüglich der Hauptseite (2) erhabenen Kontaktelementen (6, 7) und – eine isolierende Schicht (10), welche auf der Hauptseite (2) des Halbleiterplättchens (1) aufgebracht ist, welche die den Testkontaktstellen (4) zugeordneten erhabenen Kontaktelemente (7) abdeckt und welche die den Betriebskontaktstellen (3) zugeordneten erhabenen Kontaktelemente (6) freilässt.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die erhabenen Kontaktelemente (6, 7) höckerförmig ausgebildet sind.
  3. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erhabenen Kontaktelemente (6, 7) auf der Hauptseite (2) des Halbleiterplättchens (1) matrixförmig angeordnet sind.
  4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Halbleiterbauteil (1) als Flip-Chip ausgebildet ist.
  5. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die isolierende Schicht (10) als Lötstop-Schicht ausgebildet ist.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die isolierende Schicht in einem Siebdruck-Verfahren auf das Halbleiterplättchen aufgebracht ist.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die isolierende Schicht (10) als eine auf Epoxy-Material basierende Schicht ausgebildet ist.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die isolierende Schicht (10) als eine Silikon-Verbindung ausgebildet ist.
DE10157008A 2001-11-21 2001-11-21 Halbleiterbauteil mit einem Halbleiterplättchen Expired - Fee Related DE10157008B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10157008A DE10157008B4 (de) 2001-11-21 2001-11-21 Halbleiterbauteil mit einem Halbleiterplättchen
US10/301,368 US6727586B2 (en) 2001-11-21 2002-11-21 Semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10157008A DE10157008B4 (de) 2001-11-21 2001-11-21 Halbleiterbauteil mit einem Halbleiterplättchen

Publications (2)

Publication Number Publication Date
DE10157008A1 DE10157008A1 (de) 2003-05-28
DE10157008B4 true DE10157008B4 (de) 2004-03-04

Family

ID=7706384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10157008A Expired - Fee Related DE10157008B4 (de) 2001-11-21 2001-11-21 Halbleiterbauteil mit einem Halbleiterplättchen

Country Status (2)

Country Link
US (1) US6727586B2 (de)
DE (1) DE10157008B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238582B4 (de) * 2002-08-22 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
US20110186989A1 (en) 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877556A (en) * 1996-12-13 1999-03-02 Industrial Technology Research Institute Structure for composite bumps
US6228684B1 (en) * 1998-12-28 2001-05-08 Fujitsu Limited Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JP2001007275A (ja) 1999-06-25 2001-01-12 Toshiba Corp 半導体装置及びそのテスト方法
US6388322B1 (en) * 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877556A (en) * 1996-12-13 1999-03-02 Industrial Technology Research Institute Structure for composite bumps
US6228684B1 (en) * 1998-12-28 2001-05-08 Fujitsu Limited Wafer-level package, a method of manufacturing thereof and a method of manufacturing semiconductor devices from such a wafer-level package

Also Published As

Publication number Publication date
US6727586B2 (en) 2004-04-27
US20030094701A1 (en) 2003-05-22
DE10157008A1 (de) 2003-05-28

Similar Documents

Publication Publication Date Title
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE10157280A1 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10352671A1 (de) Leistungsmodul
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
EP0152557A1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE10157008B4 (de) Halbleiterbauteil mit einem Halbleiterplättchen
DE102006017059B4 (de) Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE10349749B3 (de) Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
WO1999004453A1 (de) Kontakt sowie verfahren zur herstellung eines kontaktes
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE10258093B3 (de) Anordnung zum Schutz von 3-dimensionalen Kontaktstrukturen auf Wafern
WO2017207795A2 (de) Sensor, verfahren und sensoranordnung
DE19962628A1 (de) Halbleiterbautelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee