JP2007034275A - 電子部品およびその製造方法 - Google Patents

Abstract

【課題】 本発明は製造時のショートを確実に防ぎつつスクライブ回数の少ない生産性の高い電子部品の製造方法および電子部品を提供する。
【解決手段】電子素子と前記電子素子に接続されている外部取り出し電極とから構成される電子部品を少なくとも２以上有する大型基板を切断する切断工程を有することで少なくとも２以上の電子部品を売る電子部品製造工程において、前記切断工程は、前記一方の前記電子素子のショートリング残渣部が他方の電子素子を有する前記電子部品に残るように前記大型機材を切断する工程である事を特徴とする電子部品の製造方法。
【選択図】 図１

Description

本発明は基材上に配置される電子素子と電子素子と接続する外部取り出し電極とを有する電子部品およびその製造方法に関する。

電子素子と外部取り出し電極とを有する電子部品に関し特許文献１がある。

特許文献１は、薄膜トランジスタパネルに係り、トランジスタとトランジスタに接続するゲートラインとその端子が記載されている。ゲートラインは基材の側面に亘って配置されている導電部と接続されている状態でスクライブされることで導電部から分離する。薄膜トランジスタパネルは大型基材に配置されており、スクライブにより個々の液晶表示素子を得ることが記載されている。
特開平０７−１８１５１６号公報

特許文献１には大型基材から液晶表示素子を個々に分離することが記載されている。しかしこのような大型基材から小型基材を得るためには少なくとも１０回のスクライブが必要であり、そのうちの８回は小型基材をわざわざハンドリングしてスクライブしなければならい。本発明者はこの煩雑さに気づいた。

即ち特許文献１の図２に記載されているような大型基材から４つの領域Ａを得る場合、はじめに２回のスクライブを行う。このはじめの２回のスクライブは、各領域間をスクライブすることである。大型基材の側面に亘って配置されている導電部とゲートラインとが接続されていることからこの導電部はショートリングであると言うことが出来る。従ってこのはじめの２回のスクライブの前にショートリングを切断してしまうと後工程においてショート防止が保証されない。つまりそのような切断は行えない。

上記はじめの２回のスクライブを経て互いに分離された４つの部品は、それぞれ導電部をまだ有している。

導電部は４つの部品の基材それぞれの２辺に配置配置されているので１つの部品あたり２回の導電部除去目的のスクライブが必要になる。

この導電部除去目的のスクライブは基材が小型になった上で行われる。

そしてこのスクライブを４つの部品に対して行うので計８回のスクライブ（２ｘ４＝８）を行う。

したがって計１０（２＋２ｘ４＝１０）回のスクライブが必要になる。しかもそのうち８回ものスクライブを小型基材になった状態でそれぞれの基材ごとに行う。小型基材のハンドリングは煩雑であり、そのため生産性を向上させる余地があると本発明者は考えた。

よって本発明は製造時のショートを確実に防ぎつつスクライブ回数の少ない生産性の高い電子部品の製造方法および電子部品を提供することを目的とする。

よって本発明は、
基材上に配置されている電子素子と、
前記電子素子に接続されている外部取り出し電極と、を有する電子部品において、
前記基材の辺に、
前記電子素子と非接続のショートリング残渣部を有していることを特徴とする電子部品を提供する。

また本発明は、
電子素子と前記電子素子に接続されている外部取り出し電極とから構成される電子部品を少なくとも２以上有する大型基材を切断する切断工程を有することで少なくとも２以上の前記電子部品を得る電子部品の製造方法において、
前記切断工程は、前記一方の前記電子素子のショートリング残渣部が他方の電子素子を有する前記電子部品に残るように前記大型基材を切断する工程であることを特徴とする電子部品の製造方法を提供する。

本発明により以下の効果のうち少なくとも何れかが達成できる。
１）大型基材に設けられている複数の電子部品部間である離間領域を狭くすることが出来る。その結果大型基材に複数の大型の電子部品部を設けることが出来るかあるいは大型基材に多数の電子部品部を設けることが出来る。
２）大型基材の切断工程そのものがショートリング切断工程を兼ねる。その結果ダストの発生を低減出来る。
３）ショートを確実に防ぎつつスクライブ回数が少なくて済む。例えば大型基材から４つの電子部品を得る場合にスクライブ回数は１０回も必要なく最低３回で済む。

（第１の実施の形態）
本発明の第１の実施の形態に係る電子部品は、
基材上に配置されている電子素子と、
電子素子に接続されている外部取り出し電極と、を有する電子部品において、
基材の辺に、
電子素子と非接続のショートリング残渣部を有していることを特徴とする電子部品である。より具体的には外部取り出し電極が配置されている基材上の一辺とは別の一辺に、電子素子と非接続のショートリング残渣部を有している電子部品である。

図１は本実施形態に係る電子部品を示す模式図である。電子部品としての一例として、有機ＥＬ素子アレイを有する電子部品を挙げる。符号１はその電子部品、２は画素、２ａは表示画像、３は表示領域、４は外部取り出し電極、５は基材である。また６は封止部材、７は外部取り出し電極が配置されている一辺とは別の基材の一辺、そして８はショートリング残渣部である。封止部材６領域内には複数の画素２が配置されている。封止部材６は複数の画素２が外部環境（より具体的には酸素や水分）に曝されることを防ぐためのものであったり、あるいは外部からの衝撃から複数の画素２を保護するために設けられるものである。

本実施形態において画素２はそれぞれ一対の電極とその間に配置される有機材料とから少なくとも構成されている有機ＥＬ素子である。画像を表示した状態として本図では“１”という数字を示す（図中符号２ａ）。有機ＥＬ素子アレイとは同一基材に複数の有機ＥＬ素子が設けられている構成を指す。

画素２はそれぞれ個別に電子素子（不図示）である制御素子と接続しており発光非発光を行うことが出来る。電子素子は例えばＴＦＴ等のスイッチング素子である。電子素子は複数毎に外部取り出し電極４と接続している。外部取り出し電極４は図示するように基材５上に複数配置されている。また外部取り出し電極４は基材５の一辺に配置されている。

ショートリング残渣部８は上記一辺とは別の一辺上に配置されている。このショートリング残渣部８はこの基材１上に配置されている電子素子とは接続していない。

基材１は大型基材から切り出されたものである。そしてショートリング残渣部８はこの切り出しにより基材１に残った別の基材上の外部取り出し電極から切断されたショートリングの残渣部である。

そして本実施形態においてショートリング残渣部８は複数の分岐部とこれら分岐部と接続する共通部（上記一辺に沿った導電部）から少なくとも構成されている。分岐部は共通部に交差する方向に配置された導電部である。ショートリング残渣部８の形状はそれ以外に共通部のみであってもよい。その場合大型基材の切断工程時に複数の分岐部残渣が残らないようにショートリングが切断してもよく、あるいは少なくとも分岐部を切断するための切断工程をわざわざ増やしても良い。

より詳細にのべる。
大型基材は複数の電子部品部を配置した基材を指す。複数の電子部品部はそれぞれ互いに大型基材面内に離間領域を介して配置されている。そしてその離間領域を切断することで切断された基材ごとに電子部品部を有する。ここで電子部品部とは切断前の大型基材上に配置されている複数の電子素子からなる電子素子アレイである。

大型基材の切断前にそれぞれの電子部品はショートリングにより互いの電子素子が導通しており、ショートが防止されている。ショートリングはその離間領域に配置されている。

つまり切断された電子部品にショートリング残渣部８が設けられているということをさらに表現すると次のようになる。即ち大型基板の切断の際に一方の電子部品部に接続されていたショートリングが他方の電子部品部が設けられている基材上に残ると言うことである。

そして本実施形態に係る電子部品であれば、狭い離間領域内にショートリングを配置し且つ切断ライン上に配置することができる。

このようにして得られる電子部品は、外部取り出し電極が配置されている基材上の一辺とは別の一辺に、電子素子と非接続のショートリング残渣部を有している構成となる。

もちろん同時に外部取り出し電極が配置されている基材上の一辺とは別の全ての辺に、ショートリング残渣部が無い電子部品を得られる。

そしてこのような構成の電子部品を得る際に以下の少なくとも何れかの利点がある。
１）大型基材に設けられている複数の電子部品部間である離間領域を狭くすることが出来る。その結果大型基材に複数の大型の電子部品部を設けることが出来るかあるいは大型基材に多数の電子部品部を設けることが出来る。
２）大型基材の切断工程そのものがショートリング切断工程を兼ねる。その結果ダストの発生を低減出来る。
３）ショートを確実に防ぎつつスクライブ回数が少なくて済む。例えば大型基材から４つの電子部品を得る場合にスクライブ回数は１０回も必要なく最低３回で済む。

次に大型基板の切断について図２を用いて説明する。
図２は本実施例に係る電子部品が大型基材から切断される前の状態を示す模式図である。符号１５は大型基板とその上に配置される複数（より具体的には４つ）の電子部品部を示し、２０は切断ラインである。また図中１Ａ乃至６Ａは切断の順番を示す。また図中白丸はアライメントマークである。

本実施形態に係る電子部品は大型基材を分割する際に最低３つの切断ラインにそって切断すればよい。具体的にはショートリングが配置されていない領域且つ複数の電子部品部が互いに離間している離間領域における切断ライン１Ａとショートリングを切断するための切断ライン２Ａ、３Ａである。

本図ではその他の切断ラインも図示している。切断後の基材のサイズをそろえるため、あるいは切断後の基材を小型にするため、あるいはアライメントマークのような最終製品に搭載するためにこのその他の切断ラインを採用してもよい。本図では、残しておかなくてもよい個所を除去するため等の目的で切断順番４Ａ乃至６Ａに相当する切断ラインを更に図示している。

本実施形態に係る切断の順番は１Ａから６Ａまで適宜変えても良い。より好ましくはショートリングの切断順番（２Ａあるいは３Ａ）はショートリングが配置されていない領域且つ複数の電子部品部が互いに離間している離間領域における切断ライン１Ａの後である。

図３は本実施形態に係る電子部品の製造方法のさらなる効果を説明するための図である。
符号１５は本実施形態に係る大型基材、６０は本実施形態に係る別の大型基材、２５ａは大型基材の中心、２５は中心２５ａから大型基材１５の最離点を半径とする円領域を示す。また２６は中心２５ａから大型基材６０の最離点を半径とする円領域を示す。

図１乃至２と比べて図３は便宜的に画素部に相当するドットを省略している。図３下側の図においてそれぞれの大型基材１５、６０を重ね合わせて説明するためである。

図３において本実施形態に係る大型基材は同図上側左右図１５、６０の何れも当てはまる。両図の違いは大型基材寸法が異なる点である。より具体的には紙面上下方向の寸法において左図の大型基材１５の寸法の方が右図の大型基材６０の寸法よりもＳだけ短い。

この寸法Ｓはショートリングが配置されている離間領域を寸法Ｓ分狭めたからである。

その結果が同図下に図示してある。即ち各大型基材１５、６０の中心を揃えて各大型基材の最離点を半径とする円領域を比較すると、大型基材１５に基づく円領域の方がショートリングが配置されている離間領域を狭めた分小さい円領域となる。

このことは次の点でこのましい。

即ち大型基材の各電子部品部に同時に同じ処理を施す場合、円領域が狭い方が各電子部品部に均一な処理が行えるということである。

例えば中心点の軸上から処理するような場合、円領域が狭い方が各電子部品部に均一な処理が行える。

より具体的にはスパッタやＣＶＤや蒸着等の成膜処理、あるいはＵＶ照射やオゾン照射等の表面改質処理等において大型基材の円領域が狭い方が好ましい。

図４は蒸着における膜厚分布と蒸着源を中心とした離間距離を示すグラフである。図中符号２７は蒸着源を中心とて膜厚分布の距離依存を占めす線である。図示されるように蒸着により得られる膜厚は、蒸着源から離れるに従い膜厚分布が大きく変化する（減る）。この現象は蒸着に限らず処理源から等方的な拡散を利用する処理においてはおおむね共通する現象である。

したがって本実施形態の大型基材のうちショートリングが配置されている領域且つ複数の電子部品部が互いに離間している離間領域の距離が縮められた大型基材は、処理の均一を図る上で好ましい。つまりこの場合、より小面積であるために図中膜厚分布が大きく変化していない領域±ｂ更に好ましくは±ａ内に大型基材を配置して処理が出来るので処理の均一を図る上で好ましい。

そこでこのような大型基材に有機ＥＬ素子を構成する有機材料を蒸着する、あるいは有機ＥＬ素子を保護するための保護層を成膜することは好ましいことである。

以上本実施の形態に係る電子部品を有機ＥＬ素子アレイを有する電子部品を挙げて説明した。本実施の形態に係る有機ＥＬ素子アレイは画像を表示するディスプレイとして好ましく利用することが出来る。

本実施形態の電子部品は上述したように有機ＥＬ素子を発光あるいは駆動させるためのスイッチング素子を電子素子とするものである。

この場合有機ＥＬ素子を電子部品に設ける工程が更に加わる。その場合大型基材が切断される前の電子部品部に有機ＥＬ素子を形成する工程を有してもよい。あるいはその場合大型基材の形成工程の後に切断されて得られた電子部品に有機ＥＬ素子を形成する工程を有しても良い。

より好ましくは大型基材の切断工程前に電子部品部に有機ＥＬ素子を形成する工程を有することである。切断時に発生するダストによる素子の劣化を防ぐことが出来る。

封止部材を有機ＥＬ素子上に形成する工程は、大型基材の切断工程前且つ有機ＥＬ素子の形成工程後に行うことが好ましい。有機ＥＬ素子形成工程後且つ大型基材の切断工程後に行っても良い。

封止部材は図１に示したような構成、即ち大型基材が切断されることで得られる基材よりも小面積の部材でもよいし、あるいは大型基材において電子部品部離間領域を跨いで配置される部材でもよい。

封止部材は例えばガラス板のような透明基材や窒化物珪素（酸素水素の少なくとも何れか１種含んでいても良い）膜であってもよい。図１に一例として図示される封止部材は有機ＥＬ素子上に窒化物珪素膜であるパシベーション膜が配置されその上に配置されているカバーガラスである。本図に係る電子部品を得るにあたっては、大型基材に有機ＥＬ素子アレイを配置する工程が要る。そしてさらに有機ＥＬ素子アレイ上にパシベーション膜を形成する工程、各電子部品部毎にカバーガラスを配置する工程を準次行い、その後大型基材を切断する工程が要る。

なお本実施の形態に係る電子部品は有機ＥＬ素子アレイを有する電子部品として好ましく用いられる以外にも用いることが出来る。例えば本実施の形態に係る電子部品は有機ＦＥＴを有するディスプレイやメモリー等の電子デバイスに用いることが出来る。あるいは本実施の形態に係る電子部品は、電子部品の半導体部分の材料が無機有機に限らずスイッチング素子やメモリー素子や容量素子である各種電子デバイスにも用いることが出来る。この各種電子デバイスとは、例えば液晶ディスプレイ、プラズマディスプレイ、エリアセンサー等である。

そして有機ＥＬ素子アレイ以外のこれら電子部品にも上記封止部材を配置してもよい。
なお本発明の第１の実施の形態に係る電子部品は、上述のとおり外部取り出し電極が配置されている基材上の一辺とは別の一辺に、電子素子と非接続のショートリング残渣部を有している電子部品を挙げて説明した。

本発明の電子部品の形態は、外部取り出し電極が配置されている基材上の一辺と同じ一辺にショートリング残渣部を有していてもよい。図８は本実施形態に係る電子部品の別の形態を示す図である。

本図は４つの電子部品を示している。
本図において４つの電子部品はそれぞれ便宜的に画像１、２、３、４を示している。

このうち画像１と２を示す電子部品は、外部取り出し電極が配置されている基材上の一辺と同じ辺にショートリング残渣部を有している。

このような形態は例えば表示画面が５インチ以上更には１５インチ以上である場合特に好ましいい。

表示領域が正方形ではなく長方形である場合で更に外部取り出し電極が長方形の長い方の辺部に設けられている場合、その長い方の辺部のうち外部取り出し電極が設けられていない部分にショートリング残渣部を配置することが出来る。

その結果、その長い方の辺部のうち外部取り出し電極が設けられていない部分を有効に利用することが出来る。

そして外部取り出し電極とショートリング残渣部が設けられている辺以外の基材の辺部を表示領域に近づけることが出来るので基材の輪郭を表示領域に近づけることが出来るので電子部品としての小型化が可能となる。

なお本図では第２の実施の形態において後述するショートリング残渣部が外部取り出し電極が配置される１辺とは交差する方向の一辺に配置されている構成も示されている。そしてこのようにショートリング残渣部が外部取り出し電極が配置される１辺とは交差する方向の一辺に更に配置されていてもよい。

（第２の実施の形態）
本実施の形態に係る電子部品は、ショートリング残渣部が外部取り出し電極が配置される１辺とは交差する方向の一辺に配置されている電子部品である。それ以外は第１の実施の形態に係る電子部品と同じである。

図５は本実施の形態に係る電子部品を示す模式図である。図中には４つの電子部品を示してある。それぞれ有機ＥＬ素子アレイを有する場合を例に挙げたので画像としてそれぞれの電子部品の表示画面に１、２、３、４と記した。画像１、２を表示している電子部品はショートリング残渣８が基材の辺のうち外部取り出し電極４が配置されている一辺とは異なる辺に配置されている。より具体的にはこの１辺に交差する方向に沿った一辺に１つのショートリング残渣８が配置されている。

そして画像３、４を表示している電子部品はショートリング残渣部８を有していない。また画像１を表示している電子部品は、画像２を表示している電子部品と比べて更に別のショートリング残渣部８を有している。より具体的には基材の辺のうち外部取り出し電極４が配置されている一辺と同方向の対向辺にこの別のショートリング残渣部８が配置されている。

これら各電子部品は図６に示す大型基材を分割することにより得られる。本実施形態の場合最低３回の大型基板切断工程で４つの電子部品を得ることが出来る。そして図示するように各電子部品部間の離間領域且つ切断ライン上にショートリングを配置すれば３回の大型基板切断工程により各電子部品全てのショートリング切断が可能となる。

（第３の実施の形態）
本実施の形態に係る電子部品は大型基材を切断することで４以上得られた場合の電子部品である。それ以外は第１乃至第２の実施の形態の少なくとも何れか一方と同じである。

図７は本実施の形態に係る電子部品が切断される前の大型基材に配置された４以上の電子部品部を示す模式図である。本図において電子部品部は２５個図示されている。

このように本実施形態に係る電子部品は大型基材を切断することで４以上得られた場合の電子部品ということになる。

このことは即ちある縦横寸法の決まった大型基材に小さな面積の電子部品を多数配置させることが出来る。

たとえば縦横寸法が３７０ｍｍ×４７０ｍｍの大型基材において説明する。そして電子部品の面積が２．４インチ、ショートリングの短辺側距離が３ｍｍ、の場合、各電子部品部間の離間距離（ショートリングが配置されている領域の距離）を６ｍｍと仮定する。

本図のような配置関係即ち大型基材上で各電子部品に接続しているショートリングの配置方向が同方向に配置されている関係にある場合、本図紙面縦方向に６個の電子部品を配置することが出来る。

もちろん各電子部品部間の上記離間距離６ｍｍより長くても、本発明の電子部品、即ち外部取り出し電極が配置されている側とは異なる１辺にショートリング残渣部が設けられている電子部品、を得られる。

より好ましくは各電子部品間の離間距離をショートリングの短辺側距離と同等に近づけ、ショートリング上を切断ラインとすることでひとつの大型基材から多数の電子部品を得ることが出来る。

参考までにいうと一般の基材切断技術において基板を切断しその後ショートリングをさらに切断する場合には基材切断時の切断ラインとショートリング切断ラインとの距離は最低３ｍｍ必要である。そして電子部品の面積とショートリングの短辺側距離が上記数値と同じ場合電子部品部間はこの３ｍｍは更に確保しなければならない。その結果上記同一面積の大型基材から本図紙面縦方向には、基板額縁の大きさによっては６個よりすくない５個しか得ることが出来ない。

（実施例）
以下において、本発明の実施例について説明を行なうが、本発明は、これらの例によって限定されるものではない。

（実施例１）
図１に本発明の有機ＥＬパネル１を示す。
図１のパネルは、図２に示す基板１５を用いて得られたパネルである。これは真空蒸着装置を用いて、マスク蒸着により有機発光層の蒸着を行ない、その後不図示の透明電極を形成し、さらに封着工程を経て、基板１５を、パネル１枚の大きさに切断されたものである。
また、画像を表示した状態の例として、“１”という数字を示している。

図２は、上記パネル１を切り出す前の基板１５を示している。
図２において、基板１５は、ガラス基板に、４枚の有機ＥＬパネルを構成したものである。この基板にはＴＦＴ及び回路が形成されており、その回路の取り出し電極がそれぞれに配置されている。さらにその電極部４には、それぞれショートリング８が設けられ、上記ＴＦＴが保護されている。

また、蒸着装置内で、マスクとアライメント行なうためのアライメントマーク１５ａが対角上に配置されている。

アライメントマーク形状は、図からわかるように、円形を成していて、蒸着マスク（不図示）に設けられているアライメントマークと同形状となっている。

図１において、パネル１は、封着工程後に、図２のガラス基板１６から切り出されたものであることを示す。

パネル１は、ガラス５にて、上記各ＴＦＴ上に、画素部分２に有機層及び電極層を始めとする有機発光を行なうための薄膜が形成されている。また、表示例２ａで示すように、各画素によって、画像が表示可能になっていることを、例として示している。

封着ガラスは６は、上記封着工程にてＵＶ硬化樹脂を用いて、ガラス基板５へ接着されている。

また封着ガラス内面には、エッチングにより凹形状となっていて、そこに不図示の吸湿材が成膜されており、有機材料の吸湿による劣化を防止する構成になっている。

図からわかるように、パネル１は、取り出し電極部４の先端が、ガラス基板５の外形切り出しと同時に切り取られる位置関係に配置している。これによって、ショートリングが切断されて、パネルとして使用可能な状態であることが図示されている。

さらに図において、パネル１の取り出し電極部４と対向する辺７には、予め他のパネルの取り出し電極部４に設けられていたショートリング８が残留している。

上記残留したショートリング８は、パネル１の辺７の外形切り出し位置で、同時に切断出来る位置関係に配置していたことを示している。

次に、図２において、基板１５の切断方法について説明を行なう。
図において、基板１５を切断して、各有機ＥＬパネルを切り出すための切断ラインを切断線２０にて示す。切断線に付記してある数字１Ａ、２Ａ、３Ａ、４Ａ、５Ａ、６Ａが、切断線の本数を表すための表記になっている。

したがって、図からわかるように、切断線１Ａ、２Ａ、及び３Ａにて３回の切断を行なうことによって、有機ＥＬパネルを４枚切り出すことができる。また、残りの切断線４Ａ、５Ａ及び６Ａにて額縁を切断出来るようになっているため、６回の切断回数によって、切り出しが可能であることを示す。

上記の６回の切り出し回数は、ショートリングの一部が、他のパネルに残留しない構成よりも１回少ない回数で、パネルの切り出しが行えることであることがわかる。

上記切断にて、基板中央を切断する２回目の切断ライン３Ａでは、図からわかるように、ショートリングの切断と外形とが同時に切断される。その結果、ショートリングが、取り出し電極が接続されている基板に隣接した基板に残留することが理解できる。

これにより、基板を容易に分割できる。即ち切断に際し、レーザーあるいはスクライバーによる亀裂あるいはケガキ線を設けた後に、ハンドスクライブを行なう場合に基板を容易に分割できる。より詳しく言うと切断線に面するパネルをお互いに保持して、切断線回りにお互いに反対方向に曲げる動作を行なうだけで、基板を容易に分割することが出来る。これによれば、割り出しのための保持しろを特に設ける必要が無く、そのしろが無い分だけ、基板１５の大きさを小型化することが出来る。

上記しろは、最低でも３ｍｍは必要であり、実際の作業性を考慮すると１０ｍｍ程度は必要である。本実施例では、そのしろを設ける必要が無いため、基板全体の大きさを小さくすることができる。

次に図３において、本実施例の基板１５と比較例の基板６０とのサイズが異なることを示す。

本実施例の基板１５のサイズと、比較例の基板６０のサイズとのサイズを比較すると、その幅方向は同じであるが、長さ方向において、大きさＳだけ、実施例の基板の方が小さいことがわかる。

単一の蒸着源を用いた蒸着装置では、基板に蒸着する膜の膜厚分布を、均一に維持できる大きさに限界があることがよく知られている。

蒸着装置の単一蒸着源を、基板１５及び６０の基板中心２５ａの位置に配置した場合、蒸着源からは同心円状に蒸着物が蒸発することで蒸着が行われる。

この大きさＳの差によって、最低限必要な蒸着可能エリアが、図中にて、基板１５の場合は円２５となり、基板６０の場合は円２６となり、円２５の方が小さい円となっている。

次に、図４について説明を行なう。図は、上記の単一の蒸発源を用いた場合の、基板の幅と蒸着物の、膜厚分布の概念図である。

図において、横軸は基板幅で、その中央位置を０とし、縦軸に膜厚分布をしたグラフになっている。図からわかるように、基板の幅方向の中央部では、膜厚分布がほぼ０であって、問題は無いが、幅方向に広がるにつれて、膜厚分布が悪化する傾向にある。すなわち、基板幅が、−ａ〜＋ａまでの幅では、膜厚分布はほとんど０近傍であるのに対し、―ｂ〜＋ｂの範囲では、４％程度になっている。さらにーｃ〜＋ｃの範囲では、９％程度となっている。

本発明で使用したパネルでは、膜厚分布では５％程度が必要であったため、上記概念図では、基板の幅がーｂ〜＋ｂをわずかに超える幅までが許容範囲であった。

したがって、この様に、基板が大きくなると、それに伴って、蒸着に必要なエリアが、より大きな円となって必要となるため、その場合によっては、目的の膜厚分布を満足できない場合が懸念される。

本例では、パネルの外形切断時にショートリングを切断し、その切断されたショートリングがとなりのパネル内に残留する構成とした。これにより、最小の基板外形サイズが実現可能となり、これにより最小の蒸着可能エリアによって蒸着が可能であり、蒸着時の膜厚分布のバラツキが小さい領域で使用することができる。

また、基板外形サイズを小さくすることが出来る。そのため基板と蒸着源との距離も、より短い距離に設定することが出来、これにより、材料の使用効率が上がり、材料を節約することが出来、パネルのコストを低減させうる効果がある。

（実施例２）
図５に、本件の第２の実施例を示す。
図５は、実際に切断を行なった後のパネルの形状を示す。

図からわかるように、基板が切断され、パネル１が切り離された状態を示しており、各パネルには画像を表示した例として、画像１，２，３，４を示している。画像１、２を表示しているパネル１は、ショートリング残渣８が、図のように位置しており、外部取り出し電極４が配置されている一辺とに交差する方向の２辺のうちの一辺に配置している。

そして画像３、４を表示しているパネル１は、図からわかるようにショートリング残渣部８を有していない。また画像１を表示しているパネル１は、画像２を表示しているパネル１と比べて更に別のショートリング残渣部８を有している。すなわち基材の辺のうち外部取り出し電極４が配置されている一辺と同方向の対向辺に、この別のショートリング残渣部８が配置されている。図からわかるように、画像１及び２を表示したパネルと、画押３及び４を表示したパネルとの向きが異なり、さらにはその画素部分の大きさも異なるものであることがわかる。

これら各パネル１は図６に示す基板１５を、切り出して分割することによって得られた物である。本実施例の場合最低３回の切断工程すなわち、切断線１Ａ，２Ａ，３Ａによる切断にて、上記４枚のパネル１を得ることが出来る。さらに、切断線４Ａ，５Ａ，６Ａにて切断を行なうことで、パネルの最適サイズへの切り出しを行なっている。

以上の構成において、一枚の基板内に異なる大きさのパネルを配置し、かつその取出電極部の方向が異なる場合でも、外形切断位置とパネルの大きさとのバランスによって、３回の切断回数にて、分割を行える。

また、切断されたパネルに、２個以上のショートリングが残留しても、パネルの表示特性には特に問題は見いだされなかった。

以上、１枚の基板内に、大きさの異なる多品種のパネルを配置し、そのショートリングが、隣接するパネルに残留して用いることで、最小の大きさの基板サイズにて、複数枚のパネルを製造することができる。

（実施例３）
図７に第３の実施例を示す。図において、第１及び第２の実施例にて使用した基板よりも、比較的大きな基板１５を用いた例である。
図において、合計で２５個のパネルを搭載した構成になっている。

上記の多数個を配列した場合も、第１の実施例と同様に切断する。この場合ショートリングの切断と同時に外形切断ラインを兼ね、且つショートリングが、より上部に位置するパネルに残留する、と言う位置関係に配置されている。

このことによって、本実施例の様な、多数のパネルを面付けした場合でも、そのパネル数に対して最小サイズの基板を提供することが出来る。

本実施の形態に係る電子部品の模式図 本実施の形態に係る電子部品を得る際の大型基材と切断ラインを示す模式図 離間距離を縮めた場合大型基板の寸法がＳ分短くなることをしめす模式図 蒸着における膜厚分布と蒸着源を中心とした離間距離を示すグラフ 本実施の形態に係る電子部品の別の模式図 本実施の形態に係る電子部品を得る際の大型基材と切断ラインを示す別の模式図 本実施の形態に係る電子部品を得る際の大型基材と２５個の電子部品部が配置されている様子を示す模式図 本実施の形態に係る別の形態の電子部品の模式図

符号の説明

１ 電子部品またはパネル
２ 画素
２ａ 表示画像
３ 表示領域
４ 外部取り出し電極
５ 基材
６ 封止部材
７ 外部取り出し電極が配置されている一辺とは別の基材の一辺
８ ショートリング残渣部
１５ 大型基材
２０ 切断ライン
２５ 中心２５ａから大型基材１５の最離点を半径とする円領域
２５ａ 大型基材の中心
２６ 中心２５ａから大型基材６０の最離点を半径とする円領域
２７ 蒸着源を中心とて膜厚分布の距離依存を占めす線
６０ 別の大型基材

Claims (11)

1. 基材上に配置されている電子素子と、
   前記電子素子に接続されている外部取り出し電極と、を有する電子部品において、
   前記基材の辺に、
   前記電子素子と非接続のショートリング残渣部を有していることを特徴とする電子部品。
2. 前記ショートリング残渣部は複数の分岐部と前記複数の分岐部を接続する共通部から少なくとも構成される導電部材で構成されていることを特徴とする請求項１に記載の電子部品。
3. 前記電子素子はトランジスタであることを特徴とする請求項１に記載の電子部品。
4. 前記電子部品は、一対の電極と前記一対の電極の間に配置される発光層から構成される有機ＥＬ素子を複数有する有機ＥＬ素子アレイを更に有することを特徴とする請求項１に記載の電子部品。
5. 前記有機ＥＬ素子アレイはディスプレイの表示部であることを特徴とする請求項１に記載の電子部品。
6. 電子素子と前記電子素子に接続されている外部取り出し電極とから構成される電子部品を少なくとも２以上有する大型基材を切断する切断工程を有することで少なくとも２以上の前記電子部品を得る電子部品の製造方法において、
   前記切断工程は、前記一方の前記電子素子のショートリング残渣部が他方の電子素子を有する前記電子部品に残るように前記大型基材を切断する工程であることを特徴とする電子部品の製造方法。
7. 前記切断工程の前に前記電子素子と接続する有機ＥＬ素子アレイを形成する有機ＥＬアレイ製造工程を有し、前記切断工程の前且つ前記有機ＥＬ素子アレイ製造工程の後に封止部材を前記有機ＥＬ素子アレイ毎に配置する封止工程を更に有することを特徴とする請求項６に記載の電子部品の製造方法。
8. 前記有機ＥＬ素子アレイは、一対の電極と前記一対の電極の間に配置される発光層から少なくとも構成される複数の有機ＥＬ素子であることを特徴とする請求項７に記載の電子部品の製造方法。
9. 前記有機ＥＬ素子アレイはディスプレイの表示部であることを特徴とする請求項７に記載の電子部品の製造方法。
10. 前記電子素子はトランジスタであることを特徴とする請求項６に記載の電子部品の製造方法。
11. 前記切断工程によって得られる前記２以上の電子部品の基材の大きさは互いに異なることを特徴とする請求項６に記載の電子部品の製造方法。
    

Images