JP2007034275A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP2007034275A JP2007034275A JP2006135071A JP2006135071A JP2007034275A JP 2007034275 A JP2007034275 A JP 2007034275A JP 2006135071 A JP2006135071 A JP 2006135071A JP 2006135071 A JP2006135071 A JP 2006135071A JP 2007034275 A JP2007034275 A JP 2007034275A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electronic
- cutting
- base material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005520 cutting process Methods 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 82
- 238000000605 extraction Methods 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 14
- 238000007740 vapor deposition Methods 0.000 description 25
- 239000010408 film Substances 0.000 description 21
- 238000009826 distribution Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000000926 separation method Methods 0.000 description 13
- 239000011521 glass Substances 0.000 description 6
- 239000000428 dust Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000006059 cover glass Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000005394 sealing glass Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/901—Assemblies of multiple devices comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/851—Division of substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Dicing (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 本発明は製造時のショートを確実に防ぎつつスクライブ回数の少ない生産性の高い電子部品の製造方法および電子部品を提供する。
【解決手段】電子素子と前記電子素子に接続されている外部取り出し電極とから構成される電子部品を少なくとも2以上有する大型基板を切断する切断工程を有することで少なくとも2以上の電子部品を売る電子部品製造工程において、前記切断工程は、前記一方の前記電子素子のショートリング残渣部が他方の電子素子を有する前記電子部品に残るように前記大型機材を切断する工程である事を特徴とする電子部品の製造方法。
【選択図】 図1
【解決手段】電子素子と前記電子素子に接続されている外部取り出し電極とから構成される電子部品を少なくとも2以上有する大型基板を切断する切断工程を有することで少なくとも2以上の電子部品を売る電子部品製造工程において、前記切断工程は、前記一方の前記電子素子のショートリング残渣部が他方の電子素子を有する前記電子部品に残るように前記大型機材を切断する工程である事を特徴とする電子部品の製造方法。
【選択図】 図1
Description
本発明は基材上に配置される電子素子と電子素子と接続する外部取り出し電極とを有する電子部品およびその製造方法に関する。
電子素子と外部取り出し電極とを有する電子部品に関し特許文献1がある。
特許文献1は、薄膜トランジスタパネルに係り、トランジスタとトランジスタに接続するゲートラインとその端子が記載されている。ゲートラインは基材の側面に亘って配置されている導電部と接続されている状態でスクライブされることで導電部から分離する。薄膜トランジスタパネルは大型基材に配置されており、スクライブにより個々の液晶表示素子を得ることが記載されている。
特開平07−181516号公報
特許文献1には大型基材から液晶表示素子を個々に分離することが記載されている。しかしこのような大型基材から小型基材を得るためには少なくとも10回のスクライブが必要であり、そのうちの8回は小型基材をわざわざハンドリングしてスクライブしなければならい。本発明者はこの煩雑さに気づいた。
即ち特許文献1の図2に記載されているような大型基材から4つの領域Aを得る場合、はじめに2回のスクライブを行う。このはじめの2回のスクライブは、各領域間をスクライブすることである。大型基材の側面に亘って配置されている導電部とゲートラインとが接続されていることからこの導電部はショートリングであると言うことが出来る。従ってこのはじめの2回のスクライブの前にショートリングを切断してしまうと後工程においてショート防止が保証されない。つまりそのような切断は行えない。
上記はじめの2回のスクライブを経て互いに分離された4つの部品は、それぞれ導電部をまだ有している。
導電部は4つの部品の基材それぞれの2辺に配置配置されているので1つの部品あたり2回の導電部除去目的のスクライブが必要になる。
この導電部除去目的のスクライブは基材が小型になった上で行われる。
そしてこのスクライブを4つの部品に対して行うので計8回のスクライブ(2x4=8)を行う。
したがって計10(2+2x4=10)回のスクライブが必要になる。しかもそのうち8回ものスクライブを小型基材になった状態でそれぞれの基材ごとに行う。小型基材のハンドリングは煩雑であり、そのため生産性を向上させる余地があると本発明者は考えた。
よって本発明は製造時のショートを確実に防ぎつつスクライブ回数の少ない生産性の高い電子部品の製造方法および電子部品を提供することを目的とする。
よって本発明は、
基材上に配置されている電子素子と、
前記電子素子に接続されている外部取り出し電極と、を有する電子部品において、
前記基材の辺に、
前記電子素子と非接続のショートリング残渣部を有していることを特徴とする電子部品を提供する。
基材上に配置されている電子素子と、
前記電子素子に接続されている外部取り出し電極と、を有する電子部品において、
前記基材の辺に、
前記電子素子と非接続のショートリング残渣部を有していることを特徴とする電子部品を提供する。
また本発明は、
電子素子と前記電子素子に接続されている外部取り出し電極とから構成される電子部品を少なくとも2以上有する大型基材を切断する切断工程を有することで少なくとも2以上の前記電子部品を得る電子部品の製造方法において、
前記切断工程は、前記一方の前記電子素子のショートリング残渣部が他方の電子素子を有する前記電子部品に残るように前記大型基材を切断する工程であることを特徴とする電子部品の製造方法を提供する。
電子素子と前記電子素子に接続されている外部取り出し電極とから構成される電子部品を少なくとも2以上有する大型基材を切断する切断工程を有することで少なくとも2以上の前記電子部品を得る電子部品の製造方法において、
前記切断工程は、前記一方の前記電子素子のショートリング残渣部が他方の電子素子を有する前記電子部品に残るように前記大型基材を切断する工程であることを特徴とする電子部品の製造方法を提供する。
本発明により以下の効果のうち少なくとも何れかが達成できる。
1)大型基材に設けられている複数の電子部品部間である離間領域を狭くすることが出来る。その結果大型基材に複数の大型の電子部品部を設けることが出来るかあるいは大型基材に多数の電子部品部を設けることが出来る。
2)大型基材の切断工程そのものがショートリング切断工程を兼ねる。その結果ダストの発生を低減出来る。
3)ショートを確実に防ぎつつスクライブ回数が少なくて済む。例えば大型基材から4つの電子部品を得る場合にスクライブ回数は10回も必要なく最低3回で済む。
1)大型基材に設けられている複数の電子部品部間である離間領域を狭くすることが出来る。その結果大型基材に複数の大型の電子部品部を設けることが出来るかあるいは大型基材に多数の電子部品部を設けることが出来る。
2)大型基材の切断工程そのものがショートリング切断工程を兼ねる。その結果ダストの発生を低減出来る。
3)ショートを確実に防ぎつつスクライブ回数が少なくて済む。例えば大型基材から4つの電子部品を得る場合にスクライブ回数は10回も必要なく最低3回で済む。
(第1の実施の形態)
本発明の第1の実施の形態に係る電子部品は、
基材上に配置されている電子素子と、
電子素子に接続されている外部取り出し電極と、を有する電子部品において、
基材の辺に、
電子素子と非接続のショートリング残渣部を有していることを特徴とする電子部品である。より具体的には外部取り出し電極が配置されている基材上の一辺とは別の一辺に、電子素子と非接続のショートリング残渣部を有している電子部品である。
本発明の第1の実施の形態に係る電子部品は、
基材上に配置されている電子素子と、
電子素子に接続されている外部取り出し電極と、を有する電子部品において、
基材の辺に、
電子素子と非接続のショートリング残渣部を有していることを特徴とする電子部品である。より具体的には外部取り出し電極が配置されている基材上の一辺とは別の一辺に、電子素子と非接続のショートリング残渣部を有している電子部品である。
図1は本実施形態に係る電子部品を示す模式図である。電子部品としての一例として、有機EL素子アレイを有する電子部品を挙げる。符号1はその電子部品、2は画素、2aは表示画像、3は表示領域、4は外部取り出し電極、5は基材である。また6は封止部材、7は外部取り出し電極が配置されている一辺とは別の基材の一辺、そして8はショートリング残渣部である。封止部材6領域内には複数の画素2が配置されている。封止部材6は複数の画素2が外部環境(より具体的には酸素や水分)に曝されることを防ぐためのものであったり、あるいは外部からの衝撃から複数の画素2を保護するために設けられるものである。
本実施形態において画素2はそれぞれ一対の電極とその間に配置される有機材料とから少なくとも構成されている有機EL素子である。画像を表示した状態として本図では“1”という数字を示す(図中符号2a)。有機EL素子アレイとは同一基材に複数の有機EL素子が設けられている構成を指す。
画素2はそれぞれ個別に電子素子(不図示)である制御素子と接続しており発光非発光を行うことが出来る。電子素子は例えばTFT等のスイッチング素子である。電子素子は複数毎に外部取り出し電極4と接続している。外部取り出し電極4は図示するように基材5上に複数配置されている。また外部取り出し電極4は基材5の一辺に配置されている。
ショートリング残渣部8は上記一辺とは別の一辺上に配置されている。このショートリング残渣部8はこの基材1上に配置されている電子素子とは接続していない。
基材1は大型基材から切り出されたものである。そしてショートリング残渣部8はこの切り出しにより基材1に残った別の基材上の外部取り出し電極から切断されたショートリングの残渣部である。
そして本実施形態においてショートリング残渣部8は複数の分岐部とこれら分岐部と接続する共通部(上記一辺に沿った導電部)から少なくとも構成されている。分岐部は共通部に交差する方向に配置された導電部である。ショートリング残渣部8の形状はそれ以外に共通部のみであってもよい。その場合大型基材の切断工程時に複数の分岐部残渣が残らないようにショートリングが切断してもよく、あるいは少なくとも分岐部を切断するための切断工程をわざわざ増やしても良い。
より詳細にのべる。
大型基材は複数の電子部品部を配置した基材を指す。複数の電子部品部はそれぞれ互いに大型基材面内に離間領域を介して配置されている。そしてその離間領域を切断することで切断された基材ごとに電子部品部を有する。ここで電子部品部とは切断前の大型基材上に配置されている複数の電子素子からなる電子素子アレイである。
大型基材は複数の電子部品部を配置した基材を指す。複数の電子部品部はそれぞれ互いに大型基材面内に離間領域を介して配置されている。そしてその離間領域を切断することで切断された基材ごとに電子部品部を有する。ここで電子部品部とは切断前の大型基材上に配置されている複数の電子素子からなる電子素子アレイである。
大型基材の切断前にそれぞれの電子部品はショートリングにより互いの電子素子が導通しており、ショートが防止されている。ショートリングはその離間領域に配置されている。
つまり切断された電子部品にショートリング残渣部8が設けられているということをさらに表現すると次のようになる。即ち大型基板の切断の際に一方の電子部品部に接続されていたショートリングが他方の電子部品部が設けられている基材上に残ると言うことである。
そして本実施形態に係る電子部品であれば、狭い離間領域内にショートリングを配置し且つ切断ライン上に配置することができる。
このようにして得られる電子部品は、外部取り出し電極が配置されている基材上の一辺とは別の一辺に、電子素子と非接続のショートリング残渣部を有している構成となる。
もちろん同時に外部取り出し電極が配置されている基材上の一辺とは別の全ての辺に、ショートリング残渣部が無い電子部品を得られる。
そしてこのような構成の電子部品を得る際に以下の少なくとも何れかの利点がある。
1)大型基材に設けられている複数の電子部品部間である離間領域を狭くすることが出来る。その結果大型基材に複数の大型の電子部品部を設けることが出来るかあるいは大型基材に多数の電子部品部を設けることが出来る。
2)大型基材の切断工程そのものがショートリング切断工程を兼ねる。その結果ダストの発生を低減出来る。
3)ショートを確実に防ぎつつスクライブ回数が少なくて済む。例えば大型基材から4つの電子部品を得る場合にスクライブ回数は10回も必要なく最低3回で済む。
1)大型基材に設けられている複数の電子部品部間である離間領域を狭くすることが出来る。その結果大型基材に複数の大型の電子部品部を設けることが出来るかあるいは大型基材に多数の電子部品部を設けることが出来る。
2)大型基材の切断工程そのものがショートリング切断工程を兼ねる。その結果ダストの発生を低減出来る。
3)ショートを確実に防ぎつつスクライブ回数が少なくて済む。例えば大型基材から4つの電子部品を得る場合にスクライブ回数は10回も必要なく最低3回で済む。
次に大型基板の切断について図2を用いて説明する。
図2は本実施例に係る電子部品が大型基材から切断される前の状態を示す模式図である。符号15は大型基板とその上に配置される複数(より具体的には4つ)の電子部品部を示し、20は切断ラインである。また図中1A乃至6Aは切断の順番を示す。また図中白丸はアライメントマークである。
図2は本実施例に係る電子部品が大型基材から切断される前の状態を示す模式図である。符号15は大型基板とその上に配置される複数(より具体的には4つ)の電子部品部を示し、20は切断ラインである。また図中1A乃至6Aは切断の順番を示す。また図中白丸はアライメントマークである。
本実施形態に係る電子部品は大型基材を分割する際に最低3つの切断ラインにそって切断すればよい。具体的にはショートリングが配置されていない領域且つ複数の電子部品部が互いに離間している離間領域における切断ライン1Aとショートリングを切断するための切断ライン2A、3Aである。
本図ではその他の切断ラインも図示している。切断後の基材のサイズをそろえるため、あるいは切断後の基材を小型にするため、あるいはアライメントマークのような最終製品に搭載するためにこのその他の切断ラインを採用してもよい。本図では、残しておかなくてもよい個所を除去するため等の目的で切断順番4A乃至6Aに相当する切断ラインを更に図示している。
本実施形態に係る切断の順番は1Aから6Aまで適宜変えても良い。より好ましくはショートリングの切断順番(2Aあるいは3A)はショートリングが配置されていない領域且つ複数の電子部品部が互いに離間している離間領域における切断ライン1Aの後である。
図3は本実施形態に係る電子部品の製造方法のさらなる効果を説明するための図である。
符号15は本実施形態に係る大型基材、60は本実施形態に係る別の大型基材、25aは大型基材の中心、25は中心25aから大型基材15の最離点を半径とする円領域を示す。また26は中心25aから大型基材60の最離点を半径とする円領域を示す。
符号15は本実施形態に係る大型基材、60は本実施形態に係る別の大型基材、25aは大型基材の中心、25は中心25aから大型基材15の最離点を半径とする円領域を示す。また26は中心25aから大型基材60の最離点を半径とする円領域を示す。
図1乃至2と比べて図3は便宜的に画素部に相当するドットを省略している。図3下側の図においてそれぞれの大型基材15、60を重ね合わせて説明するためである。
図3において本実施形態に係る大型基材は同図上側左右図15、60の何れも当てはまる。両図の違いは大型基材寸法が異なる点である。より具体的には紙面上下方向の寸法において左図の大型基材15の寸法の方が右図の大型基材60の寸法よりもSだけ短い。
この寸法Sはショートリングが配置されている離間領域を寸法S分狭めたからである。
その結果が同図下に図示してある。即ち各大型基材15、60の中心を揃えて各大型基材の最離点を半径とする円領域を比較すると、大型基材15に基づく円領域の方がショートリングが配置されている離間領域を狭めた分小さい円領域となる。
このことは次の点でこのましい。
即ち大型基材の各電子部品部に同時に同じ処理を施す場合、円領域が狭い方が各電子部品部に均一な処理が行えるということである。
例えば中心点の軸上から処理するような場合、円領域が狭い方が各電子部品部に均一な処理が行える。
より具体的にはスパッタやCVDや蒸着等の成膜処理、あるいはUV照射やオゾン照射等の表面改質処理等において大型基材の円領域が狭い方が好ましい。
図4は蒸着における膜厚分布と蒸着源を中心とした離間距離を示すグラフである。図中符号27は蒸着源を中心とて膜厚分布の距離依存を占めす線である。図示されるように蒸着により得られる膜厚は、蒸着源から離れるに従い膜厚分布が大きく変化する(減る)。この現象は蒸着に限らず処理源から等方的な拡散を利用する処理においてはおおむね共通する現象である。
したがって本実施形態の大型基材のうちショートリングが配置されている領域且つ複数の電子部品部が互いに離間している離間領域の距離が縮められた大型基材は、処理の均一を図る上で好ましい。つまりこの場合、より小面積であるために図中膜厚分布が大きく変化していない領域±b更に好ましくは±a内に大型基材を配置して処理が出来るので処理の均一を図る上で好ましい。
そこでこのような大型基材に有機EL素子を構成する有機材料を蒸着する、あるいは有機EL素子を保護するための保護層を成膜することは好ましいことである。
以上本実施の形態に係る電子部品を有機EL素子アレイを有する電子部品を挙げて説明した。本実施の形態に係る有機EL素子アレイは画像を表示するディスプレイとして好ましく利用することが出来る。
本実施形態の電子部品は上述したように有機EL素子を発光あるいは駆動させるためのスイッチング素子を電子素子とするものである。
この場合有機EL素子を電子部品に設ける工程が更に加わる。その場合大型基材が切断される前の電子部品部に有機EL素子を形成する工程を有してもよい。あるいはその場合大型基材の形成工程の後に切断されて得られた電子部品に有機EL素子を形成する工程を有しても良い。
より好ましくは大型基材の切断工程前に電子部品部に有機EL素子を形成する工程を有することである。切断時に発生するダストによる素子の劣化を防ぐことが出来る。
封止部材を有機EL素子上に形成する工程は、大型基材の切断工程前且つ有機EL素子の形成工程後に行うことが好ましい。有機EL素子形成工程後且つ大型基材の切断工程後に行っても良い。
封止部材は図1に示したような構成、即ち大型基材が切断されることで得られる基材よりも小面積の部材でもよいし、あるいは大型基材において電子部品部離間領域を跨いで配置される部材でもよい。
封止部材は例えばガラス板のような透明基材や窒化物珪素(酸素水素の少なくとも何れか1種含んでいても良い)膜であってもよい。図1に一例として図示される封止部材は有機EL素子上に窒化物珪素膜であるパシベーション膜が配置されその上に配置されているカバーガラスである。本図に係る電子部品を得るにあたっては、大型基材に有機EL素子アレイを配置する工程が要る。そしてさらに有機EL素子アレイ上にパシベーション膜を形成する工程、各電子部品部毎にカバーガラスを配置する工程を準次行い、その後大型基材を切断する工程が要る。
なお本実施の形態に係る電子部品は有機EL素子アレイを有する電子部品として好ましく用いられる以外にも用いることが出来る。例えば本実施の形態に係る電子部品は有機FETを有するディスプレイやメモリー等の電子デバイスに用いることが出来る。あるいは本実施の形態に係る電子部品は、電子部品の半導体部分の材料が無機有機に限らずスイッチング素子やメモリー素子や容量素子である各種電子デバイスにも用いることが出来る。この各種電子デバイスとは、例えば液晶ディスプレイ、プラズマディスプレイ、エリアセンサー等である。
そして有機EL素子アレイ以外のこれら電子部品にも上記封止部材を配置してもよい。
なお本発明の第1の実施の形態に係る電子部品は、上述のとおり外部取り出し電極が配置されている基材上の一辺とは別の一辺に、電子素子と非接続のショートリング残渣部を有している電子部品を挙げて説明した。
なお本発明の第1の実施の形態に係る電子部品は、上述のとおり外部取り出し電極が配置されている基材上の一辺とは別の一辺に、電子素子と非接続のショートリング残渣部を有している電子部品を挙げて説明した。
本発明の電子部品の形態は、外部取り出し電極が配置されている基材上の一辺と同じ一辺にショートリング残渣部を有していてもよい。図8は本実施形態に係る電子部品の別の形態を示す図である。
本図は4つの電子部品を示している。
本図において4つの電子部品はそれぞれ便宜的に画像1、2、3、4を示している。
本図において4つの電子部品はそれぞれ便宜的に画像1、2、3、4を示している。
このうち画像1と2を示す電子部品は、外部取り出し電極が配置されている基材上の一辺と同じ辺にショートリング残渣部を有している。
このような形態は例えば表示画面が5インチ以上更には15インチ以上である場合特に好ましいい。
表示領域が正方形ではなく長方形である場合で更に外部取り出し電極が長方形の長い方の辺部に設けられている場合、その長い方の辺部のうち外部取り出し電極が設けられていない部分にショートリング残渣部を配置することが出来る。
その結果、その長い方の辺部のうち外部取り出し電極が設けられていない部分を有効に利用することが出来る。
そして外部取り出し電極とショートリング残渣部が設けられている辺以外の基材の辺部を表示領域に近づけることが出来るので基材の輪郭を表示領域に近づけることが出来るので電子部品としての小型化が可能となる。
なお本図では第2の実施の形態において後述するショートリング残渣部が外部取り出し電極が配置される1辺とは交差する方向の一辺に配置されている構成も示されている。そしてこのようにショートリング残渣部が外部取り出し電極が配置される1辺とは交差する方向の一辺に更に配置されていてもよい。
(第2の実施の形態)
本実施の形態に係る電子部品は、ショートリング残渣部が外部取り出し電極が配置される1辺とは交差する方向の一辺に配置されている電子部品である。それ以外は第1の実施の形態に係る電子部品と同じである。
本実施の形態に係る電子部品は、ショートリング残渣部が外部取り出し電極が配置される1辺とは交差する方向の一辺に配置されている電子部品である。それ以外は第1の実施の形態に係る電子部品と同じである。
図5は本実施の形態に係る電子部品を示す模式図である。図中には4つの電子部品を示してある。それぞれ有機EL素子アレイを有する場合を例に挙げたので画像としてそれぞれの電子部品の表示画面に1、2、3、4と記した。画像1、2を表示している電子部品はショートリング残渣8が基材の辺のうち外部取り出し電極4が配置されている一辺とは異なる辺に配置されている。より具体的にはこの1辺に交差する方向に沿った一辺に1つのショートリング残渣8が配置されている。
そして画像3、4を表示している電子部品はショートリング残渣部8を有していない。また画像1を表示している電子部品は、画像2を表示している電子部品と比べて更に別のショートリング残渣部8を有している。より具体的には基材の辺のうち外部取り出し電極4が配置されている一辺と同方向の対向辺にこの別のショートリング残渣部8が配置されている。
これら各電子部品は図6に示す大型基材を分割することにより得られる。本実施形態の場合最低3回の大型基板切断工程で4つの電子部品を得ることが出来る。そして図示するように各電子部品部間の離間領域且つ切断ライン上にショートリングを配置すれば3回の大型基板切断工程により各電子部品全てのショートリング切断が可能となる。
(第3の実施の形態)
本実施の形態に係る電子部品は大型基材を切断することで4以上得られた場合の電子部品である。それ以外は第1乃至第2の実施の形態の少なくとも何れか一方と同じである。
本実施の形態に係る電子部品は大型基材を切断することで4以上得られた場合の電子部品である。それ以外は第1乃至第2の実施の形態の少なくとも何れか一方と同じである。
図7は本実施の形態に係る電子部品が切断される前の大型基材に配置された4以上の電子部品部を示す模式図である。本図において電子部品部は25個図示されている。
このように本実施形態に係る電子部品は大型基材を切断することで4以上得られた場合の電子部品ということになる。
このことは即ちある縦横寸法の決まった大型基材に小さな面積の電子部品を多数配置させることが出来る。
たとえば縦横寸法が370mm×470mmの大型基材において説明する。そして電子部品の面積が2.4インチ、ショートリングの短辺側距離が3mm、の場合、各電子部品部間の離間距離(ショートリングが配置されている領域の距離)を6mmと仮定する。
本図のような配置関係即ち大型基材上で各電子部品に接続しているショートリングの配置方向が同方向に配置されている関係にある場合、本図紙面縦方向に6個の電子部品を配置することが出来る。
もちろん各電子部品部間の上記離間距離6mmより長くても、本発明の電子部品、即ち外部取り出し電極が配置されている側とは異なる1辺にショートリング残渣部が設けられている電子部品、を得られる。
より好ましくは各電子部品間の離間距離をショートリングの短辺側距離と同等に近づけ、ショートリング上を切断ラインとすることでひとつの大型基材から多数の電子部品を得ることが出来る。
参考までにいうと一般の基材切断技術において基板を切断しその後ショートリングをさらに切断する場合には基材切断時の切断ラインとショートリング切断ラインとの距離は最低3mm必要である。そして電子部品の面積とショートリングの短辺側距離が上記数値と同じ場合電子部品部間はこの3mmは更に確保しなければならない。その結果上記同一面積の大型基材から本図紙面縦方向には、基板額縁の大きさによっては6個よりすくない5個しか得ることが出来ない。
(実施例)
以下において、本発明の実施例について説明を行なうが、本発明は、これらの例によって限定されるものではない。
以下において、本発明の実施例について説明を行なうが、本発明は、これらの例によって限定されるものではない。
(実施例1)
図1に本発明の有機ELパネル1を示す。
図1のパネルは、図2に示す基板15を用いて得られたパネルである。これは真空蒸着装置を用いて、マスク蒸着により有機発光層の蒸着を行ない、その後不図示の透明電極を形成し、さらに封着工程を経て、基板15を、パネル1枚の大きさに切断されたものである。
また、画像を表示した状態の例として、“1”という数字を示している。
図1に本発明の有機ELパネル1を示す。
図1のパネルは、図2に示す基板15を用いて得られたパネルである。これは真空蒸着装置を用いて、マスク蒸着により有機発光層の蒸着を行ない、その後不図示の透明電極を形成し、さらに封着工程を経て、基板15を、パネル1枚の大きさに切断されたものである。
また、画像を表示した状態の例として、“1”という数字を示している。
図2は、上記パネル1を切り出す前の基板15を示している。
図2において、基板15は、ガラス基板に、4枚の有機ELパネルを構成したものである。この基板にはTFT及び回路が形成されており、その回路の取り出し電極がそれぞれに配置されている。さらにその電極部4には、それぞれショートリング8が設けられ、上記TFTが保護されている。
図2において、基板15は、ガラス基板に、4枚の有機ELパネルを構成したものである。この基板にはTFT及び回路が形成されており、その回路の取り出し電極がそれぞれに配置されている。さらにその電極部4には、それぞれショートリング8が設けられ、上記TFTが保護されている。
また、蒸着装置内で、マスクとアライメント行なうためのアライメントマーク15aが対角上に配置されている。
アライメントマーク形状は、図からわかるように、円形を成していて、蒸着マスク(不図示)に設けられているアライメントマークと同形状となっている。
図1において、パネル1は、封着工程後に、図2のガラス基板16から切り出されたものであることを示す。
パネル1は、ガラス5にて、上記各TFT上に、画素部分2に有機層及び電極層を始めとする有機発光を行なうための薄膜が形成されている。また、表示例2aで示すように、各画素によって、画像が表示可能になっていることを、例として示している。
封着ガラスは6は、上記封着工程にてUV硬化樹脂を用いて、ガラス基板5へ接着されている。
また封着ガラス内面には、エッチングにより凹形状となっていて、そこに不図示の吸湿材が成膜されており、有機材料の吸湿による劣化を防止する構成になっている。
図からわかるように、パネル1は、取り出し電極部4の先端が、ガラス基板5の外形切り出しと同時に切り取られる位置関係に配置している。これによって、ショートリングが切断されて、パネルとして使用可能な状態であることが図示されている。
さらに図において、パネル1の取り出し電極部4と対向する辺7には、予め他のパネルの取り出し電極部4に設けられていたショートリング8が残留している。
上記残留したショートリング8は、パネル1の辺7の外形切り出し位置で、同時に切断出来る位置関係に配置していたことを示している。
次に、図2において、基板15の切断方法について説明を行なう。
図において、基板15を切断して、各有機ELパネルを切り出すための切断ラインを切断線20にて示す。切断線に付記してある数字1A、2A、3A、4A、5A、6Aが、切断線の本数を表すための表記になっている。
図において、基板15を切断して、各有機ELパネルを切り出すための切断ラインを切断線20にて示す。切断線に付記してある数字1A、2A、3A、4A、5A、6Aが、切断線の本数を表すための表記になっている。
したがって、図からわかるように、切断線1A、2A、及び3Aにて3回の切断を行なうことによって、有機ELパネルを4枚切り出すことができる。また、残りの切断線4A、5A及び6Aにて額縁を切断出来るようになっているため、6回の切断回数によって、切り出しが可能であることを示す。
上記の6回の切り出し回数は、ショートリングの一部が、他のパネルに残留しない構成よりも1回少ない回数で、パネルの切り出しが行えることであることがわかる。
上記切断にて、基板中央を切断する2回目の切断ライン3Aでは、図からわかるように、ショートリングの切断と外形とが同時に切断される。その結果、ショートリングが、取り出し電極が接続されている基板に隣接した基板に残留することが理解できる。
これにより、基板を容易に分割できる。即ち切断に際し、レーザーあるいはスクライバーによる亀裂あるいはケガキ線を設けた後に、ハンドスクライブを行なう場合に基板を容易に分割できる。より詳しく言うと切断線に面するパネルをお互いに保持して、切断線回りにお互いに反対方向に曲げる動作を行なうだけで、基板を容易に分割することが出来る。これによれば、割り出しのための保持しろを特に設ける必要が無く、そのしろが無い分だけ、基板15の大きさを小型化することが出来る。
上記しろは、最低でも3mmは必要であり、実際の作業性を考慮すると10mm程度は必要である。本実施例では、そのしろを設ける必要が無いため、基板全体の大きさを小さくすることができる。
次に図3において、本実施例の基板15と比較例の基板60とのサイズが異なることを示す。
本実施例の基板15のサイズと、比較例の基板60のサイズとのサイズを比較すると、その幅方向は同じであるが、長さ方向において、大きさSだけ、実施例の基板の方が小さいことがわかる。
単一の蒸着源を用いた蒸着装置では、基板に蒸着する膜の膜厚分布を、均一に維持できる大きさに限界があることがよく知られている。
蒸着装置の単一蒸着源を、基板15及び60の基板中心25aの位置に配置した場合、蒸着源からは同心円状に蒸着物が蒸発することで蒸着が行われる。
この大きさSの差によって、最低限必要な蒸着可能エリアが、図中にて、基板15の場合は円25となり、基板60の場合は円26となり、円25の方が小さい円となっている。
次に、図4について説明を行なう。図は、上記の単一の蒸発源を用いた場合の、基板の幅と蒸着物の、膜厚分布の概念図である。
図において、横軸は基板幅で、その中央位置を0とし、縦軸に膜厚分布をしたグラフになっている。図からわかるように、基板の幅方向の中央部では、膜厚分布がほぼ0であって、問題は無いが、幅方向に広がるにつれて、膜厚分布が悪化する傾向にある。すなわち、基板幅が、−a〜+aまでの幅では、膜厚分布はほとんど0近傍であるのに対し、―b〜+bの範囲では、4%程度になっている。さらにーc〜+cの範囲では、9%程度となっている。
本発明で使用したパネルでは、膜厚分布では5%程度が必要であったため、上記概念図では、基板の幅がーb〜+bをわずかに超える幅までが許容範囲であった。
したがって、この様に、基板が大きくなると、それに伴って、蒸着に必要なエリアが、より大きな円となって必要となるため、その場合によっては、目的の膜厚分布を満足できない場合が懸念される。
本例では、パネルの外形切断時にショートリングを切断し、その切断されたショートリングがとなりのパネル内に残留する構成とした。これにより、最小の基板外形サイズが実現可能となり、これにより最小の蒸着可能エリアによって蒸着が可能であり、蒸着時の膜厚分布のバラツキが小さい領域で使用することができる。
また、基板外形サイズを小さくすることが出来る。そのため基板と蒸着源との距離も、より短い距離に設定することが出来、これにより、材料の使用効率が上がり、材料を節約することが出来、パネルのコストを低減させうる効果がある。
(実施例2)
図5に、本件の第2の実施例を示す。
図5は、実際に切断を行なった後のパネルの形状を示す。
図5に、本件の第2の実施例を示す。
図5は、実際に切断を行なった後のパネルの形状を示す。
図からわかるように、基板が切断され、パネル1が切り離された状態を示しており、各パネルには画像を表示した例として、画像1,2,3,4を示している。画像1、2を表示しているパネル1は、ショートリング残渣8が、図のように位置しており、外部取り出し電極4が配置されている一辺とに交差する方向の2辺のうちの一辺に配置している。
そして画像3、4を表示しているパネル1は、図からわかるようにショートリング残渣部8を有していない。また画像1を表示しているパネル1は、画像2を表示しているパネル1と比べて更に別のショートリング残渣部8を有している。すなわち基材の辺のうち外部取り出し電極4が配置されている一辺と同方向の対向辺に、この別のショートリング残渣部8が配置されている。図からわかるように、画像1及び2を表示したパネルと、画押3及び4を表示したパネルとの向きが異なり、さらにはその画素部分の大きさも異なるものであることがわかる。
これら各パネル1は図6に示す基板15を、切り出して分割することによって得られた物である。本実施例の場合最低3回の切断工程すなわち、切断線1A,2A,3Aによる切断にて、上記4枚のパネル1を得ることが出来る。さらに、切断線4A,5A,6Aにて切断を行なうことで、パネルの最適サイズへの切り出しを行なっている。
以上の構成において、一枚の基板内に異なる大きさのパネルを配置し、かつその取出電極部の方向が異なる場合でも、外形切断位置とパネルの大きさとのバランスによって、3回の切断回数にて、分割を行える。
また、切断されたパネルに、2個以上のショートリングが残留しても、パネルの表示特性には特に問題は見いだされなかった。
以上、1枚の基板内に、大きさの異なる多品種のパネルを配置し、そのショートリングが、隣接するパネルに残留して用いることで、最小の大きさの基板サイズにて、複数枚のパネルを製造することができる。
(実施例3)
図7に第3の実施例を示す。図において、第1及び第2の実施例にて使用した基板よりも、比較的大きな基板15を用いた例である。
図において、合計で25個のパネルを搭載した構成になっている。
図7に第3の実施例を示す。図において、第1及び第2の実施例にて使用した基板よりも、比較的大きな基板15を用いた例である。
図において、合計で25個のパネルを搭載した構成になっている。
上記の多数個を配列した場合も、第1の実施例と同様に切断する。この場合ショートリングの切断と同時に外形切断ラインを兼ね、且つショートリングが、より上部に位置するパネルに残留する、と言う位置関係に配置されている。
このことによって、本実施例の様な、多数のパネルを面付けした場合でも、そのパネル数に対して最小サイズの基板を提供することが出来る。
1 電子部品またはパネル
2 画素
2a 表示画像
3 表示領域
4 外部取り出し電極
5 基材
6 封止部材
7 外部取り出し電極が配置されている一辺とは別の基材の一辺
8 ショートリング残渣部
15 大型基材
20 切断ライン
25 中心25aから大型基材15の最離点を半径とする円領域
25a 大型基材の中心
26 中心25aから大型基材60の最離点を半径とする円領域
27 蒸着源を中心とて膜厚分布の距離依存を占めす線
60 別の大型基材
2 画素
2a 表示画像
3 表示領域
4 外部取り出し電極
5 基材
6 封止部材
7 外部取り出し電極が配置されている一辺とは別の基材の一辺
8 ショートリング残渣部
15 大型基材
20 切断ライン
25 中心25aから大型基材15の最離点を半径とする円領域
25a 大型基材の中心
26 中心25aから大型基材60の最離点を半径とする円領域
27 蒸着源を中心とて膜厚分布の距離依存を占めす線
60 別の大型基材
Claims (11)
- 基材上に配置されている電子素子と、
前記電子素子に接続されている外部取り出し電極と、を有する電子部品において、
前記基材の辺に、
前記電子素子と非接続のショートリング残渣部を有していることを特徴とする電子部品。 - 前記ショートリング残渣部は複数の分岐部と前記複数の分岐部を接続する共通部から少なくとも構成される導電部材で構成されていることを特徴とする請求項1に記載の電子部品。
- 前記電子素子はトランジスタであることを特徴とする請求項1に記載の電子部品。
- 前記電子部品は、一対の電極と前記一対の電極の間に配置される発光層から構成される有機EL素子を複数有する有機EL素子アレイを更に有することを特徴とする請求項1に記載の電子部品。
- 前記有機EL素子アレイはディスプレイの表示部であることを特徴とする請求項1に記載の電子部品。
- 電子素子と前記電子素子に接続されている外部取り出し電極とから構成される電子部品を少なくとも2以上有する大型基材を切断する切断工程を有することで少なくとも2以上の前記電子部品を得る電子部品の製造方法において、
前記切断工程は、前記一方の前記電子素子のショートリング残渣部が他方の電子素子を有する前記電子部品に残るように前記大型基材を切断する工程であることを特徴とする電子部品の製造方法。 - 前記切断工程の前に前記電子素子と接続する有機EL素子アレイを形成する有機ELアレイ製造工程を有し、前記切断工程の前且つ前記有機EL素子アレイ製造工程の後に封止部材を前記有機EL素子アレイ毎に配置する封止工程を更に有することを特徴とする請求項6に記載の電子部品の製造方法。
- 前記有機EL素子アレイは、一対の電極と前記一対の電極の間に配置される発光層から少なくとも構成される複数の有機EL素子であることを特徴とする請求項7に記載の電子部品の製造方法。
- 前記有機EL素子アレイはディスプレイの表示部であることを特徴とする請求項7に記載の電子部品の製造方法。
- 前記電子素子はトランジスタであることを特徴とする請求項6に記載の電子部品の製造方法。
- 前記切断工程によって得られる前記2以上の電子部品の基材の大きさは互いに異なることを特徴とする請求項6に記載の電子部品の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135071A JP2007034275A (ja) | 2005-06-21 | 2006-05-15 | 電子部品およびその製造方法 |
US11/443,192 US7692273B2 (en) | 2005-06-21 | 2006-05-31 | Electronic component comprising electrodes and ring residue |
KR1020060054147A KR20060133896A (ko) | 2005-06-21 | 2006-06-16 | 전자부품 및 그 제조방법 |
US12/121,427 US7709355B2 (en) | 2005-06-21 | 2008-05-15 | Method of producing electronic component comprising electrodes and ring residues |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005180554 | 2005-06-21 | ||
JP2006135071A JP2007034275A (ja) | 2005-06-21 | 2006-05-15 | 電子部品およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007034275A true JP2007034275A (ja) | 2007-02-08 |
Family
ID=37572537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006135071A Withdrawn JP2007034275A (ja) | 2005-06-21 | 2006-05-15 | 電子部品およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7692273B2 (ja) |
JP (1) | JP2007034275A (ja) |
KR (1) | KR20060133896A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010176962A (ja) * | 2009-01-28 | 2010-08-12 | Nippon Seiki Co Ltd | マザーパネル及び有機elパネルの製造方法 |
US11508799B2 (en) | 2018-03-28 | 2022-11-22 | Sharp Kabushiki Kaisha | Display device comprising frame region surrounding display region |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007034275A (ja) | 2005-06-21 | 2007-02-08 | Canon Inc | 電子部品およびその製造方法 |
JP5541872B2 (ja) * | 2009-02-26 | 2014-07-09 | パナソニック株式会社 | 面状発光装置および照明器具 |
TWI406207B (zh) * | 2009-11-05 | 2013-08-21 | Prime View Int Co Ltd | 可撓性顯示裝置的製造方法 |
JP2012208178A (ja) * | 2011-03-29 | 2012-10-25 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電気光学装置の製造方法、及び電子機器 |
EP3289614B1 (en) * | 2015-05-01 | 2021-06-23 | Emagin Corporation | Large area oled microdisplay and method of manufacturing same |
US11437451B2 (en) | 2016-09-22 | 2022-09-06 | Emagin Corporation | Large area display and method for making same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07181516A (ja) | 1993-12-22 | 1995-07-21 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
US5904611A (en) | 1996-05-10 | 1999-05-18 | Canon Kabushiki Kaisha | Precision polishing apparatus |
US6332835B1 (en) | 1997-11-20 | 2001-12-25 | Canon Kabushiki Kaisha | Polishing apparatus with transfer arm for moving polished object without drying it |
JP4234244B2 (ja) * | 1998-12-28 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
JP2002313864A (ja) * | 2001-04-12 | 2002-10-25 | Nec Corp | 半導体装置 |
KR100777724B1 (ko) | 2002-02-07 | 2007-11-19 | 삼성에스디아이 주식회사 | 유기전자 발광소자와, 이의 기판 및 그 절단방법 |
JP4071652B2 (ja) * | 2002-03-04 | 2008-04-02 | 株式会社 日立ディスプレイズ | 有機el発光表示装置 |
US7317324B2 (en) | 2003-11-04 | 2008-01-08 | Canon Kabushiki Kaisha | Semiconductor integrated circuit testing device and method |
US7075107B2 (en) * | 2004-05-06 | 2006-07-11 | Advanced Analog Technology, Inc | Semiconductor wafer and manufacturing process thereof |
JP2007034275A (ja) | 2005-06-21 | 2007-02-08 | Canon Inc | 電子部品およびその製造方法 |
-
2006
- 2006-05-15 JP JP2006135071A patent/JP2007034275A/ja not_active Withdrawn
- 2006-05-31 US US11/443,192 patent/US7692273B2/en not_active Expired - Fee Related
- 2006-06-16 KR KR1020060054147A patent/KR20060133896A/ko not_active Application Discontinuation
-
2008
- 2008-05-15 US US12/121,427 patent/US7709355B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010176962A (ja) * | 2009-01-28 | 2010-08-12 | Nippon Seiki Co Ltd | マザーパネル及び有機elパネルの製造方法 |
US11508799B2 (en) | 2018-03-28 | 2022-11-22 | Sharp Kabushiki Kaisha | Display device comprising frame region surrounding display region |
Also Published As
Publication number | Publication date |
---|---|
US7692273B2 (en) | 2010-04-06 |
US20060284202A1 (en) | 2006-12-21 |
US20080220684A1 (en) | 2008-09-11 |
KR20060133896A (ko) | 2006-12-27 |
US7709355B2 (en) | 2010-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11569487B2 (en) | Mask assembly, apparatus and method of manufacturing display device using the same, and display device | |
US11974453B2 (en) | Display device with block members having different heights | |
JP2007034275A (ja) | 電子部品およびその製造方法 | |
KR101965260B1 (ko) | 플렉서블 디스플레이 장치용 어레이 기판 | |
EP3168891B1 (en) | Oled display device, manufacturing method thereof, and display device | |
US10198974B2 (en) | Display device and method of manufacturing the same | |
KR101814775B1 (ko) | 유기발광다이오드 표시장치의 제조방법 | |
US20100279576A1 (en) | Method of manufacturing flexible display device | |
US8847213B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
KR101097343B1 (ko) | 유기 발광 표시 장치 | |
US9508867B2 (en) | Thin film transistor, array substrate, method of fabricating same, and display device | |
KR101810048B1 (ko) | 유기 발광 표시 장치 | |
KR20050030296A (ko) | 능동구동형 평판표시장치 | |
US20220310744A1 (en) | Display substrate and display device | |
JP2013127540A (ja) | 表示装置の製造方法 | |
JP2018049897A (ja) | レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法 | |
JP2007048474A (ja) | 平面表示装置の製造方法 | |
KR20170081052A (ko) | 패드부 전극 구조 및 이를 갖는 표시 장치 | |
KR101182228B1 (ko) | 지지 기판 및 이를 이용한 유기 발광 표시 장치의 제조방법 | |
JP2006190570A (ja) | 表示装置及び表示装置の製造方法 | |
WO2018198311A1 (ja) | 蒸着マスク、蒸着装置および表示装置の製造方法 | |
JP4820100B2 (ja) | 自発光パネル、自発光パネルの製造方法、照明および表示装置 | |
KR102008785B1 (ko) | 표시장치 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080317 |