TW201342623A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201342623A
TW201342623A TW102124906A TW102124906A TW201342623A TW 201342623 A TW201342623 A TW 201342623A TW 102124906 A TW102124906 A TW 102124906A TW 102124906 A TW102124906 A TW 102124906A TW 201342623 A TW201342623 A TW 201342623A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
insulating layer
gate electrode
transistor
Prior art date
Application number
TW102124906A
Other languages
English (en)
Other versions
TWI539601B (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201342623A publication Critical patent/TW201342623A/zh
Application granted granted Critical
Publication of TWI539601B publication Critical patent/TWI539601B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

提供一種更加方便及高度可靠的半導體裝置，其具有包括用於各種應用之具更高耐衝擊性之氧化物半導體的電晶體。半導體裝置具有：於基板上包括閘極電極層、閘極絕緣層及氧化物半導體層之底閘電晶體；該電晶體上之絕緣層；及該絕緣層上之導電層。該絕緣層覆蓋該氧化物半導體層及接觸該閘極絕緣層。沿該氧化物半導體層之通道寬度方向，該閘極絕緣層之端部及該絕緣層之端部於該閘極電極層之上彼此對齊，及該導電層覆蓋該氧化物半導體層之通道形成區、該閘極絕緣層之該端部及該絕緣層之該端部，並接觸該閘極電極層。

Description

半導體裝置及其製造方法
本發明關於半導體裝置及製造半導體裝置之方法。
在本說明書中，半導體裝置一般表示可藉由利用半導體特性而做動之裝置，且光電裝置、半導體電路、及電子裝置均為半導體裝置。
一種使用形成於具有絕緣表面之基板上之半導體薄膜而形成薄膜電晶體(TFT)之技術已引起注意。薄膜電晶體應用於廣泛的電子裝置，諸如積體電路(IC)或影像顯示裝置(顯示裝置)。
有關具有半導體特性適於薄膜電晶體之材料，金屬氧化物已引起注意，已知薄膜電晶體其中使用該等具有半導體特性之金屬氧化物形成通道形成區(詳專利文獻1及2)。
此外，使用薄膜電晶體之電子裝置已廣泛用於各種應用，因而需具有各種特性及形狀，諸如輕、薄及耐撞擊。因此，電子裝置具有用於服務其所欲之已開發目的的功 能。
例如，有關提供用於娛樂機器之半導體裝置，已揭發一種顯示器其顯示表面彎曲使得播放器可有立體效果(例如，詳專利文獻3)。
〔參考文獻〕 〔專利文獻〕
〔專利文獻1〕日本公開專利申請案No.2007-123861
〔專利文獻2〕日本公開專利申請案No.2007-096055
〔專利文獻3〕日本公開專利申請案No.H7-114347
當半導體裝置如上述具有各種形狀時，半導體裝置對於外部撞擊需具有高耐受性。
鑒於上述，本發明之實施例之目標為提供包括其中使用氧化物半導體之電晶體的更高度耐撞擊半導體裝置。
此外，本發明之實施例之目標為提供可用於各種應用之更加方便及高度可靠的半導體裝置。
依據本說明書中所揭露之本發明的實施例，半導體裝置包括底閘電晶體，其包括閘極電極層、閘極絕緣層及基板上之氧化物半導體層；底閘電晶體上之絕緣層；及絕緣層上之導電層。絕緣層經提供以便覆蓋氧化物半導體層並接觸閘極絕緣層。沿氧化物半導體層之通道寬度方向，閘極絕緣層之端部及絕緣層之端部於閘極電極層上彼此對齊，及提供導電層以便覆蓋氧化物半導體層之通道形成 區、閘極絕緣層之端部、及絕緣層之端部，並接觸閘極電極層。
依據本說明書中所揭露之本發明的實施例，半導體裝置包括驅動電路部，其包括用於驅動電路之底閘電晶體；及像素部，其包括用於一基板上之像素的電晶體。用於驅動電路之底閘電晶體包括閘極電極層、閘極絕緣層及氧化物半導體層，絕緣層係提供於氧化物半導體層之上，及導電層係提供於絕緣層之上。絕緣層經提供以便覆蓋氧化物半導體層及接觸閘極絕緣層。沿氧化物半導體層之通道寬度方向，閘極絕緣層之端部及絕緣層之端部於閘極電極層上彼此對齊，及導電層經提供以便覆蓋氧化物半導體層之通道形成區、閘極絕緣層之端部、及絕緣層之端部，並接觸閘極電極層。
在上述結構中，源極電極層及汲極電極層可提供於氧化物半導體層與絕緣層之間，或閘極絕緣層與氧化物半導體層之間。
在上述結構中，沿通道寬度方向，氧化物半導體層之通道形成區係藉由閘極絕緣層圍繞，及堆疊於氧化物半導體層以下或之上的絕緣層亦藉由閘極電極層及導電層圍繞；因而，半導體裝置高度耐撞及藉由使用軟性基板做為基板而可具有各種形狀。
當包括氧化物半導體層之電晶體提供於軟性基板之上時，可製造軟性半導體裝置。
包括氧化物半導體層之電晶體可直接形成於軟性基板 之上。另一方面，包括氧化物半導體層之電晶體可形成於製造基板之上，接著電晶體可分離並轉移至軟性基板。請注意，為使電晶體從製造基板分離並轉移至軟性基板，製造基板與包括氧化物半導體層之電晶體之間可提供分離層。
依據本說明書中所揭露之本發明的實施例，半導體裝置之製造方法包括：於軟性基板上形成閘極電極層、於閘極電極層上形成閘極絕緣層、於閘極絕緣層上形成氧化物半導體層、形成絕緣層以便覆蓋氧化物半導體層、於閘極絕緣層及絕緣層中形成開口以便暴露閘極電極層、及形成導電層以便覆蓋包括閘極絕緣層及絕緣層之堆疊的頂部及覆蓋包括閘極絕緣層及絕緣層之堆疊的端部並於開口接觸閘極電極層。
依據本說明書中所揭露之本發明的實施例，半導體裝置之製造方法包括：於製造基板之上形成分離層、於分離層之上形成閘極電極層、於閘極電極層之上形成閘極絕緣層、於閘極絕緣層之上形成氧化物半導體層、形成絕緣層以便覆蓋氧化物半導體層、於閘極絕緣層及絕緣層中形成開口以便暴露閘極電極層、形成導電層以便覆蓋包括閘極絕緣層及絕緣層之堆疊的頂部及覆蓋包括閘極絕緣層及絕緣層之堆疊的端部並於開口接觸閘極電極層以形成電晶體、藉由使用分離層將電晶體從製造基板轉移至支撐基板、及將轉移至支撐基板之電晶體轉移至軟性基板。
請注意，本說明書中諸如「第一」及「第二」之序數 係為方便而使用，並非標示步驟順序及層之堆疊順序。此外，在本說明書中，序數並非標示指明本發明之特定名稱。
依據本發明之實施例，沿通道寬度方向，氧化物半導體層之通道形成區係藉由堆疊之閘極絕緣層及絕緣層圍繞，亦藉由閘極電極層及導電層圍繞；因而半導體裝置可耐撞。
依據本發明之實施例，藉由形成為軟性，半導體裝置可用於各種應用，及可提供更方便及高度可靠之半導體裝置。
300、306‧‧‧製造基板
301、407、427、427a、427b、427c‧‧‧絕緣層
302‧‧‧分離層
304‧‧‧將分離之層
305‧‧‧黏合層
307‧‧‧樹脂層
400、4001、4006‧‧‧基板
401、421‧‧‧閘極電極層
402、422、422a、422b、422c‧‧‧閘極絕緣層
403、423a、423b、423c、441‧‧‧氧化物半導體層
405a、425a‧‧‧源極電極層
405b、425b‧‧‧汲極電極層
409‧‧‧保護絕緣層
410、420a、420b、420c、430、4010、4011‧‧‧電晶體
411、431‧‧‧導電層
412a、412b‧‧‧開口
440‧‧‧氧化物半導體膜
445‧‧‧箭頭
3000‧‧‧桌燈
3001‧‧‧室內發光裝置
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封劑
4008‧‧‧液晶層
4013‧‧‧液晶元件
4015‧‧‧連接終端電極
4016‧‧‧終端電極
4018‧‧‧軟性印刷電路(FPC)
4019‧‧‧非等向性導電膜
4020、4021‧‧‧絕緣層
4023、4032‧‧‧絕緣膜
4030、4031‧‧‧電極層
4301、4302、4307、4310‧‧‧顯示部
4304‧‧‧作業部
4305、4306‧‧‧外殼
4308‧‧‧結合部
4311、4312、4313‧‧‧顯示面板
4510‧‧‧分割壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514、4614‧‧‧填充劑
4612‧‧‧腔
4613‧‧‧球形粒子
4615a‧‧‧黑色區域
4615b‧‧‧白色區域
圖1A至1C描繪半導體裝置之實施例。
圖2A及2B描繪半導體裝置之實施例。
圖3A1至3E2描繪半導體裝置之製造方法實施例。
圖4A至4D描繪半導體裝置之製造方法實施例。
圖5A至5C描繪半導體裝置之實施例。
圖6A及6B各描繪半導體裝置之實施例。
圖7描繪半導體裝置之實施例。
圖8描繪半導體裝置之實施例。
圖9描繪半導體裝置之實施例。
圖10A及10B描繪電子裝置。
圖11描繪電子裝置。
以下，將參照所附圖式詳細說明本發明之實施例。然而，本發明並不侷限於以下說明，熟悉本技藝之人士輕易理解其模式及細節可以各種方式修改。因此，本發明並不解譯為侷限於以下實施例之說明。
(實施例1)
在本實施例中，將參照圖1A至1C及圖3A1至3E2說明半導體裝置及半導體裝置之製造方法實施例。在本實施例中，將以電晶體做為說明半導體裝置之範例。請注意，氧化物半導體層較佳地用做本說明書中所揭露之半導體裝置中半導體層。
如圖1A至1C中所描繪，電晶體410中氧化物半導體層403之通道形成區具有通道長度(L)方向及通道寬度(W)方向。
圖1A為電晶體410之平面圖，圖1B為沿通道長度(L)方向之線A1-A2的圖1A中所描繪之電晶體410的截面圖，及圖1C為沿通道寬度(W)方向之線B1-B2的截面圖。
如圖1A至1C中所描繪，於具有絕緣表面之基板400上，電晶體410包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、源極電極層405a、及汲極電極層405b。絕緣層407及導電層411依序堆疊於電晶體410上。
在圖1C之通道寬度方向的截面圖中，絕緣層407及閘極絕緣層402覆蓋氧化物半導體層403之頂部、底部及端部，以便圍繞氧化物半導體層403及彼此於氧化物半導體層403之相對端部接觸。閘極電極層401係提供於閘極絕緣層402以下，及導電層411係提供於絕緣層407之上以便覆蓋氧化物半導體層403、閘極絕緣層402、及絕緣層407之頂部，及閘極絕緣層402及絕緣層407之相對端部。再者，導電層411與閘極電極層401接觸。
以上述方式，沿通道寬度方向，氧化物半導體層403係藉由閘極絕緣層402及絕緣層407圍繞，及亦藉由閘極電極層401及導電層411圍繞。
基於上述結構其中氧化物半導體層403之周邊藉由包括閘極電極層、閘極絕緣層、絕緣層及導電層之堆疊保護，甚至當藉由圖1C中箭頭445表示之力(外力)沿通道寬度(W)方向施加時，厚堆疊結構不可能彎曲，使得施加於堆疊中心之氧化物半導體層403的力可減少。因此，氧化物半導體層403可避免因外部撞擊而破裂。
此外，使閘極電極層401廣泛暴露之開口係形成於閘極絕緣層402及絕緣層407中，且閘極電極層401及導電層411於開口彼此接觸。藉由使用對於每一閘極電極層401及導電層411具高黏著之導電膜，閘極電極層401、閘極絕緣層402、氧化物半導體層403、絕緣層407及導電層411可避免因藉由箭頭445所表示之力而於其介面剝落。
為增加閘極電極層401與導電層411之間的黏著，二層彼此接觸之區域較佳地大。如圖1A中所描繪，閘極電極層401及導電層411沿氧化物半導體層403之通道長度方向彼此接觸之區域的長度，較佳地長於氧化物半導體層403之通道長度。
氧化物半導體層403係提供於中心，閘極絕緣層402及絕緣層407藉由彼此於相對端部接觸而密封氧化物半導體層403，此外，閘極電極層401及導電層411藉由彼此於相對端部接觸而密封上述堆疊，藉此可獲得相對於線C1-C2對稱之結構。基於上述結構，藉由箭頭445表示之力可均勻地分散，藉此可避免對於氧化物半導體層403之大力的局部施加。
因此，在電晶體410中，沿氧化物半導體層403之通道寬度方向的耐彎性改進，因而電晶體410可耐撞。
在驅動電路中，較佳的是電晶體具有長通道寬度使得較大電流量可流動。然而，當電晶體具有長通道寬度時，沿通道寬度方向之外力的影響增加。因此，如本實施例中說明，將具有沿通道寬度方向耐彎性之電晶體應用於驅動電路以達成高度耐撞及高度可靠半導體裝置是有效的。
由電晶體耐撞，藉由將軟性基板用於基板400，而可應用於軟性半導體裝置，可提供可用於於各種應用之更方便及高度可靠的半導體裝置。
由於本說明書中所揭露之電晶體於沿氧化物半導體層之通道寬度方向的耐彎性特別卓越，於半導體裝置之製造 中，較佳的是形成電晶體使其通道寬度方向與半導體裝置可能彎曲之方向(半導體裝置頻繁彎曲之方向)匹配。
圖3A1至3E2描繪電晶體410之製造方法的範例。請注意，圖3A1、3B1、3C1、3D1及3E1相應於圖1B，反之，圖3A2、3B2、3C2、3D2及3E2相應於圖1C。
首先，導電膜係形成於具有絕緣表面之基板400上，接著藉由第一光刻步驟形成閘極電極層401。請注意，可藉由噴墨法形成抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而可降低製造成本。
對具有絕緣表面之基板400而言，可使用軟性基板。例如，較佳地使用諸如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)之聚酯樹脂、聚丙烯腈樹脂、聚醯亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯(PC)樹脂、聚醚碸(PES)樹脂、聚醯胺樹脂、環烯烴樹脂、聚苯乙烯樹脂、聚醯胺醯亞胺樹脂、或氯聚乙烯樹脂。亦可使用纖維體浸漬有機樹脂(所謂預浸材料)之結構體做為軟性基板。此外，在基板400上，可預先形成具有低滲透性之保護膜，其範例包括：包含氮及矽之膜，諸如氮化矽膜或氧氮化矽膜；及包含氮及鋁之膜，諸如氮化鋁膜等。
若纖維體包含於基板400之材料中，有機化合物或無機化合物之高強度纖維用做纖維體。高強度纖維具體地為具彈性之高張力模量的纖維或具高楊氏模量的纖維。有關高強度纖維之典型範例，可提供聚乙烯醇基纖維、聚酯基 纖維、聚醯胺基纖維、聚乙烯基纖維、醯胺基纖維、聚對苯撐苯並雙噁唑纖維、玻璃纖維、或碳纖維。有關玻璃纖維，存在使用E玻璃、S玻璃、D玻璃、Q玻璃等之玻璃纖維。該些纖維可用於無紡布或非無紡布之狀態，及其中該等纖維體以有機樹脂浸漬且有機樹脂固化之結構體可用做基板400。包括纖維體及有機樹脂之結構體較佳地用做基板400，因為對於因局部壓力之彎曲或損壞的可靠性可增加。
另一方面，可使用被薄化以便具有彈性之玻璃基板(諸如鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃之基板)或被處理為膜之金屬基板。用於形成金屬基板之材料並不侷限於特定材料，但較佳地使用鋁、銅、鎳、諸如鋁合金或不鏽鋼之金屬合金等。
為製造軟性半導體裝置，包括氧化物半導體層403之電晶體410可直接形成於軟性基板之上。另一方面，包括氧化物半導體層403之電晶體410可形成於製造基板之上，接著電晶體410可被分離及轉移至軟性基板。請注意，為將電晶體從製造基板分離並轉移至軟性基板，可於製造基板與包括氧化物半導體層之電晶體之間提供分離層。
做為基膜之絕緣膜可提供於基板400與閘極電極層401之間。基膜具有避免雜質元素從基板400擴散之功能，並可使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜之一或多項而形成具有單層結構或堆疊結構。
閘極電極層401可使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹、或鈧之金屬材料，或包含任一該些材料做為主要成分之合金材料而形成具有單層結構或堆疊結構。
其次，閘極絕緣層402係形成於閘極電極層401之上。閘極絕緣層402可使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、及氧化鉿層之一或多項，藉由電漿CVD法、濺鍍法等而形成具有單層結構或堆疊結構。
本實施例中氧化物半導體為雜質移除之本質(i型)或實質上本質(i型)氧化物半導體，且其高度純化以便包含盡可能少之做為載子供體及非氧化物半導體主要成分之物質的雜質。
高度純化氧化物半導體層包含極少載子(接近零)，其載子濃度為低於1×1014/cm3，較佳地為低於1×1012/cm3，更佳地為低於1×1011/cm3。
由於氧化物半導體層中存在極少載子，電晶體之關閉狀態電流可為小。較佳的是關閉狀態電流盡可能為小。
該等高度純化氧化物半導體對於介面狀態及介面電荷高度敏感；因而氧化物半導體層與閘極絕緣層之間的介面是重要的。為此原因，與高度純化氧化物半導體接觸之閘極絕緣層需具有高品質。
例如，較佳地採用使用微波(例如具2.45GHz頻率)之高密度電漿CVD，因為所形成之絕緣層可為密集及具有高耐受電壓及高品質。當高度純化氧化物半導體及 高品質閘極絕緣層彼此緊密接觸時，可降低介面狀態密度而獲得有利的介面特性。
不用說，可使用其他膜形成方法諸如濺鍍法或電漿CVD法，只要該方法可形成做為閘極絕緣層之良好品質絕緣層。再者，於可使用之形成之後，藉由執行熱處理，可改進做為閘極絕緣層之絕緣層的膜品質及與氧化物半導體之介面特性。在任何狀況下，可使用任一絕緣層，其具有降低的介面狀態密度及可形成與氧化物半導體之有利的介面，以及具有做為閘極絕緣層之良好膜品質。
此外，為使氫、烴基及濕氣盡可能少包含於閘極絕緣層402及氧化物半導體膜440中，較佳的是於氧化物半導體膜440形成之前之預處理，其上形成直至包括閘極電極層401之層的基板400及其上形成直至包括閘極絕緣層402之層的基板400於濺鍍設備之預熱室中預熱，使得吸附至基板400之諸如氫及濕氣的雜質被排除及移除。有關預熱室中所提供之排空單元，低溫泵較佳。請注意，本預熱處理可省略。此外，本預熱亦可於絕緣層407形成之前，於其上形成直至包括源極電極層405a及汲極電極層405b之層的基板400上執行。
其次，在閘極絕緣層402之上，形成氧化物半導體膜440具大於或等於2nm及小於或等於200nm之厚度，較佳地為大於或等於5nm及小於或等於30nm(詳圖3A1及3A2)。
請注意，在藉由濺鍍法形成氧化物半導體膜440之 前，附著於閘極絕緣層402表面之粉狀物質(亦稱為粒子或灰塵)較佳地藉由導入氬氣及產生電漿之反向濺鍍移除。反向濺鍍係指一種方法，其中未施加電壓至靶材側，RF電源於氬氣中用於施加電壓至基板側以於基板附近產生電漿及修改表面。請注意，除了氬氣以外，可使用氮氣、氦氣、氧氣等。
有關用於氧化物半導體膜440之氧化物半導體，可使用任一下列氧化物半導體：四成分金屬氧化物諸如In-Sn-Ga-Zn-O基氧化物半導體；三成分金屬氧化物諸如In-Ga-Zn-O基氧化物半導體、In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、或Sn-Al-Zn-O基氧化物半導體；二成分金屬氧化物諸如In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、Zn-Mg-O基氧化物半導體、Sn-Mg-O基氧化物半導體、或In-Mg-O基氧化物半導體；或In-O基氧化物半導體、Sn-O基氧化物半導體、或Zn-O基氧化物半導體等。SiO2可包含於上述氧化物半導體中。請注意，在本說明書中，例如，In-Ga-Zn-O基氧化物半導體膜表示包含銦(In)，鎵(Ga)，及鋅(Zn)之氧化物膜，且對於化學計量比例並無特別限制。In-Ga-Zn-O基氧化物半導體膜可包含In、Ga及Zn以外之元素。
此外，對於氧化物半導體膜440而言，可使用以化學式InMO3(ZnO)m(m>0)代表之材料的薄膜。此處，M 代表一或多項選自Ga、Al、Mn及Co之金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co等。
在本實施例中，使用In-Ga-Zn-O基氧化物半導體靶材及藉由濺鍍法形成氧化物半導體膜440。此外，可藉由濺鍍法於稀有氣體(典型為氬)、氧氣、或包含稀有氣體及氧氣之混合氣體中形成氧化物半導體膜440。
有關藉由濺鍍法形成氧化物半導體膜440之靶材，例如，使用包含1：1：1之組成比(摩爾比)的In2O3、Ga2O3及ZnO氧化物靶材，及使用該靶材形成In-Ga-Zn-O膜。對於上述靶材之材料及組成並無限制，例如，可使用包含1：1：2〔摩爾比〕之In2O3、Ga2O3及ZnO氧化物靶材。
氧化物靶材之填充率為高於或等於90%及低於或等於100%，較佳地為高於或等於95%及低於或等於99.9%。使用具高填充率之金屬氧化物靶材可形成密集氧化物半導體膜。
較佳的是諸如氫、水、烴基或氫化物之雜質被移除的高純度氣體用做用於形成氧化物半導體膜440之濺鍍氣體。
基板保持於減壓之沉積室中，基板溫度設定為高於或等於100℃及低於或等於600℃，較佳地為高於或等於200℃及低於或等於400℃。藉由以基板加熱之狀態形成氧化物半導體膜，可降低所形成之氧化物半導體膜中雜質之濃度。此外，可降低藉由濺鍍之損壞。接著，移除沉積 室中剩餘濕氣，導入氫及濕氣移除之濺鍍氣體，及使用上述靶材，使得於基板400之上形成氧化物半導體膜440。為從沉積室移除剩餘濕氣，較佳地使用截留真空泵，例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為具冷阱之渦輪泵(渦輪分子泵)。從例如以低溫泵排空之沉積室，移除氫原子、諸如水(H2O)之包含氫原子的化合物(更佳地連同包含碳原子之化合物)等，藉此可降低形成於沉積室中氧化物半導體膜之雜質濃度。
有關沉積狀況之一範例，基板與靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電源之電力為0.5kW，及氣體為氧氣(氧氣流率之比例為100%)。請注意，脈衝直流電源較佳，因為膜形成中所產生之粉狀物質(亦稱為粒子或灰塵)可降低，及膜厚度可均勻。
其次，藉由第二光刻步驟，氧化物半導體膜440被處理為島形氧化物半導體層。藉由噴墨法可形成用於形成島形氧化物半導體層之抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。
若於閘極絕緣層402中形成接觸孔，可與氧化物半導體膜440之處理同時執行形成接觸孔之步驟。
請注意，此處氧化物半導體膜440之蝕刻可藉由乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻二者執行。例如，有關用於氧化物半導體膜440之濕式蝕刻的蝕刻劑，可使用藉由混合磷酸、乙酸、及硝酸所獲得之溶液、過氧化氫氨(過氧化氫31重量%：氨水28重量%：水=5：2： 2)等。此外，可使用ITO07N(KANTO CHEMICAL CO.,INC.製造)。
其次，氧化物半導體層接受第一熱處理。氧化物半導體層可藉由此第一熱處理而脫水或脫氫。第一熱處理之溫度設定為高於或等於400℃及低於或等於750℃，或高於或等於400℃及低於基板之應變點。在本實施例中，基板被置入電熔爐，其為一種熱處理設備，且熱處理可於氮氣中以450℃在氧化物半導體層上執行達一小時，接著避免水及氫進入氧化物半導體層，且氧化物半導體層未暴露於空氣。以此方式，獲得氧化物半導體層441(詳圖3B1及3B2)。
熱處理設備並不侷限於電熔爐，可使用藉由來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱將處理之目標的裝置。例如，可使用快速熱降火(RTA)設備，諸如氣體快速熱降火(GRTA)設備或燈快速熱降火(LRTA)設備。LRTA設備為一種設備，用於藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為用於使用高溫氣體而熱處理之設備。對高溫氣體而言，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，諸如氮，或諸如氬之稀有氣體。
例如，有關第一熱處理，可執行GRTA如下：基板被轉移及置入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。
請注意，在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。另一方面，被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體具有高於或等於6N(99.9999%)之純度，較佳地為高於或等於7N(99.99999%)(即，雜質之濃度為低於或等於1ppm，較佳地為低於或等於0.1ppm)。
此外，在氧化物半導體層於第一熱處理中加熱之後，高純度氧氣、高純度N2O氣體或極乾燥空氣(露點為低於或等於-40℃，較佳地為低於或等於-60℃)可導入相同熔爐。較佳的是氧氣或N2O氣體不包含水、氫等。另一方面，導入熱處理設備之氧氣或N2O氣體具有高於或等於6N之純度，較佳地為高於或等於7N(即，氧氣或N2O氣體中雜質濃度為低於或等於1ppm，較佳地為低於或等於0.1ppm)。藉由氧氣或N2O氣體之動作而供應氧氣，其為氧化物半導體之主要成分並於藉由脫水或脫氫而移除雜質之步驟的同時降低，使得氧化物半導體層可高度純化及為電氣i型(本質)氧化物半導體層。
在被處理為島形氧化物半導體層之前，氧化物半導體層之第一熱處理可於氧化物半導體膜440上執行。在此狀況下，基板於第一熱處理之後被取出熱處理設備，接著執行光刻步驟。
請注意，除了上述以外，第一熱處理可於任一下列時機執行，只要是在氧化物半導體層形成之後即可；在源極電極層及汲極電極層形成於氧化物半導體層上之後；及在 絕緣層形成於源極電極層及汲極電極層上之後。
此外，可在第一熱處理於氧化物半導體膜440上執行之前或之後，執行於閘極絕緣層402中形成接觸孔之步驟。
此外，有關氧化物半導體層，具有大厚度之結晶區(單晶區)的氧化物半導體層，即，c軸對齊垂直於表面的結晶區可藉由執行沉積兩次及熱處理兩次而予形成，無關乎基底成分之材料諸如氧化物、氮化物或金屬。例如，沉積第一氧化物半導體膜具大於或等於3nm及小於或等於15nm之厚度，及以高於或等於450℃及低於或等於850℃，較佳地為高於或等於550℃及低於或等於750℃，於氮、氧、稀有氣體、或乾燥空氣中執行第一熱處理，使得於包括表面之區域中形成具有結晶區(包括板狀結晶)之第一氧化物半導體膜。接著，形成具有較第一氧化物半導體膜更大厚度的第二氧化物半導體膜，及以高於或等於450℃及低於或等於850℃，較佳地為高於或等於600℃及低於或等於700℃，執行第二熱處理，使得使用第一氧化物半導體膜做為晶體成長之晶種而晶體向上成長，整個第二氧化物半導體膜被結晶化。以該等方式，可形成具有大厚度之氧化物半導體層。
其次，將成為源極電極層及汲極電極層(包括形成於與源極電極層及汲極電極層相同層之佈線)之導電膜係形成於閘極絕緣層402及氧化物半導體層441之上。有關用於源極電極層及汲極電極層之導電膜，可使用例如包含選 自Al、Cr、Cu、Ta、Ti、Mo及W之元素的金屬膜、包含任一上述元素做為其成分之金屬氮化物膜(氮化鈦膜、氮化鉬膜、或氮化鎢膜)等。另一方面，高熔點金屬諸如Ti、Mo或W之膜，或任一該些元件之金屬氮化物膜(氮化鈦膜、氮化鉬膜、或氮化鎢膜)可堆疊於諸如Al或Cu之金屬膜的下側或上側之一或二者。另一方面，可使用導電金屬氧化物形成用於源極電極層及汲極電極層之導電膜。有關導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，有時縮寫為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或其中包含氧化矽之任一該些金屬氧化物材料。
藉由第三光刻步驟而於導電膜之上形成抗蝕罩。選擇性執行蝕刻，使得以形成源極電極層405a及汲極電極層405b。接著，移除抗蝕罩。
藉由第三光刻步驟形成抗蝕罩時之曝光，可使用紫外光、KrF雷射光、或ArF雷射光執行。之後完成之電晶體的通道長度L係藉由氧化物半導體層441上彼此相鄰的源極電極層底端與汲極電極層底端之間的距離決定。若執行短於25nm之通道長度L的曝光，第三光刻步驟中抗蝕罩形成時之曝光可使用具有數奈米至數十奈米之極短波長的遠紫外光執行。在使用遠紫外光之曝光中，解析度高且聚焦深度大。為該些原因，之後完成之電晶體的通道長度L亦可長於或等於10nm及短於或等於1000nm，並可以更 高速度操作電路。
為降低光罩數量及光刻步驟數量，可使用以多色調遮罩形成之抗蝕罩執行蝕刻步驟，多色調遮罩為曝光遮罩，經此光透射而具有複數強度。使用多色調遮罩形成之抗蝕罩具有複數厚度，進一步可藉由蝕刻而改變形狀；因此，抗蝕罩可用於複數蝕刻步驟而處理為不同型樣。因此，藉由使用一多色調遮罩可形成相應於至少兩種不同型樣之抗蝕罩。因而，可降低曝光遮罩之數量，亦可降低相應光刻步驟之數量，藉此可體現程序簡化。
請注意，較佳的是蝕刻狀況最佳化以便當蝕刻導電膜時不致蝕刻及劃分氧化物半導體層441。然而，難以獲得僅蝕刻導電膜而完全未蝕刻氧化物半導體層441之蝕刻狀況。有時當蝕刻導電膜時，僅部分氧化物半導體層441蝕刻為具有槽部(凹部)之氧化物半導體層。
在本實施例中，由於Ti膜用做導電膜及In-Ga-Zn-O基氧化物半導體用做氧化物半導體層441，過氧化氫氨(氨、水及過氧化氫之混合物)用做蝕刻劑。
其次，藉由使用諸如N2O、N2或Ar之氣體的電漿處理，可移除吸附於氧化物半導體層之暴露部分表面的水等。若執行電漿處理，形成接觸部分氧化物半導體層之絕緣層407而未暴露於空氣。
可適當使用一種方法，諸如濺鍍法，使諸如水或氫之雜質未進入絕緣層407而形成至少1nm厚度之絕緣層407。當絕緣層407中包含氫時，造成氫進入氧化物半導 體層或因氫而從氧化物半導體層提取氧氣，藉此使氧化物半導體層之反向通道的電阻低(使反向通道具有n型傳導性)，使得可形成寄生通道。因此，重要的是使用其中未使用氫之膜形成方法，以形成包含盡可能少之氫的絕緣層407。
有關絕緣層407，可典型地使用無機絕緣膜，諸如氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜。
在本實施例中，藉由濺鍍法形成200-nm-厚氧化矽膜之絕緣層407。膜形成中基板溫度可高於或等於室溫及低於或等於300℃，本實施例中為100℃。可藉由濺鍍法於稀有氣體(典型為氬)、氧氣、或包含稀有氣體及氧氣之混合氣體中形成氧化矽膜。有關靶材，可使用氧化矽靶材或矽靶材。例如，可使用矽靶材藉由濺鍍法於包含氧氣之氣體中形成氧化矽膜。有關經形成而接觸氧化物半導體層之絕緣層407，使用無機絕緣膜，其不包含諸如濕氣、氫離子、及OH-之雜質，並阻擋其從外部進入。典型地，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等。
為以類似於氧化物半導體膜440之沉積的方式從絕緣層407之沉積室移除剩餘濕氣，較佳地使用截留真空泵(諸如低溫泵)。當絕緣層407於使用低溫泵排空之沉積室中沉積時，可降低絕緣層407之雜質濃度。此外，有關用於從絕緣層407之沉積室移除剩餘濕氣之排空單元，可使用具冷阱之渦輪泵(渦輪分子泵)。
較佳的是當形成絕緣層407時，使用諸如氫、水、烴 基或氫化物之雜質移除的高純度氣體做為濺鍍氣體。
其次，於惰性氣體或氧氣(較佳地以高於或等於200℃及低於或等於400℃的溫度，例如，高於或等於250℃及低於或等於350℃)中執行第二熱處理。例如，於氮氣中以250℃執行第二熱處理達一小時。在第二熱處理中，部分氧化物半導體層(通道形成區)加熱同時接觸絕緣層407。
經由上述程序，於氧化物半導體膜上執行第一熱處理，使得諸如氫、濕氣、烴基或氫化物(亦稱為氫化合物)之雜質刻意從氧化物半導體層移除。此外，可供應氧氣，其為氧化物半導體之主要成分之一，並於移除雜質的步驟中同步降低。因此，氧化物半導體層被高度純化並製成電氣i型(本質)氧化物半導體層。
經由上述步驟，形成電晶體410(詳圖3C1及3C2)。
當具有大量缺陷之氧化矽層用做絕緣層407時，基於在氧化矽層形成之後執行之熱處理，氧化物半導體層中所包含之諸如氫、濕氣、烴基或氫化物之雜質可擴散進入氧化矽層，使得氧化物半導體層中雜質可進一步降低。
可於絕緣層407之上形成保護絕緣層。例如，藉由RF濺鍍法形成氮化矽膜。RF濺鍍法在大規模生產方面具有優勢，因而為形成保護絕緣層之較佳方法。有關保護絕緣層，使用諸如氮化矽膜或氮化鋁膜之無機絕緣膜，其不包含諸如濕氣之雜質，並阻擋其從外部進入。
在保護絕緣層形成之後，可進一步於空氣中以高於或等於100℃及低於或等於200℃執行熱處理，達長於或等於1小時及短於或等於30小時。此熱處理可以固定加熱溫度執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度從室、溫增加至高於或等於100℃及低於或等於200℃之溫度，接著降至室溫。
其次，選擇性移除閘極絕緣層402及絕緣層407，使得形成暴露閘極電極層401之開口412a及開口412b(詳圖3D1及3D2)。如圖3D2中所描繪，於閘極絕緣層402及絕緣層407中形成開口412a及開口412b，使得閘極絕緣層402及絕緣層407圍繞及密封沿氧化物半導體層403之通道寬度方向提供於中心的氧化物半導體層403。在本實施例中，使用相同遮罩蝕刻閘極絕緣層402及絕緣層407，因而其端部實質上彼此對齊。
接著，導電膜係形成於絕緣層407之上，並藉由光刻步驟蝕刻，藉此形成導電層411(圖3E1及3E2)。形成導電層411以便覆蓋至少氧化物半導體層403之通道形成區。
如圖3E2中所描繪，形成導電層411以便覆蓋閘極絕緣層402及絕緣層407之頂部及相對端部，閘極絕緣層402及絕緣層407圍繞提供於閘極電極層401上並於開口與暴露之閘極電極層401接觸的氧化物半導體層403。導電層411接觸閘極電極層401，因而具有與閘極電極層401相同電位。
藉由提供具有與閘極電極層401相同電位之導電層411，可避免於電晶體410之反向通道中形成因洩漏電流之寄生通道。
此外，導電層411用以阻擋外部電場(尤其是阻擋靜電)，即避免外部電場作用於內側(包括電晶體之電路部)。導電層411的該等阻擋功能可避免因諸如靜電之外部電場的影響造成電晶體410的電氣特性改變。
在依據本實施例形成之包括高度純化氧化物半導體層403的電晶體410中，關閉狀態之電流值(關閉狀態電流值)可降低為1μm通道寬度之低於10zA/μm之值(85℃下低於100zA/μm之值)。
此外，包括氧化物半導體層403之電晶體410可以高速操作，因為其可達成相對高之場效移動性。因此，藉由使用液晶顯示裝置之像素部中電晶體，可提供高品質影像。此外，藉由使用包括高度純化氧化物半導體層之電晶體，由於可於一基板上形成驅動電路部及像素部，可降低半導體裝置之組件數量。
如上述，氧化物半導體層之通道形成區係藉由堆疊之閘極絕緣層及絕緣層圍繞，亦藉由沿通道寬度方向之閘極電極層及導電層圍繞；因而，半導體裝置可耐撞。
此外，藉由形成為軟性，半導體裝置可用於各種應用，可提供更加方便及高度可靠之半導體裝置。
(實施例2)
在本實施例中，將參照圖2A及2B說明半導體裝置之另一實施例。在本實施例中，將說明電晶體做為半導體裝置之範例。與實施例1中相同部分，具有類似於實施例1中功能之部分，與實施例1中相同步驟，及類似於實施例1中步驟，可如實施例1中處理，且重複說明省略。此外，相同部分之詳細說明未重複。
圖2A及2B描繪並聯連接之電晶體420a、420b及420c。藉由複數電晶體420a、420b及420c之並聯連接，可獲得與寬通道寬度之實質上相同效果，及可流動較大量電流。當複數電晶體並聯配置以便共用通道寬度等之該等結構組合使用時，電路可更自由地設計。包括電晶體420a、420b及420c而更大量電流可流動之結構較佳地用於驅動電路部中驅動電路之電晶體。
電晶體420a、420b及420c之每一氧化物半導體層423a、423b及423c的通道形成區分別具有通道長度(L)方向及通道寬度(W)方向。
圖2A為電晶體420a、420b及420c之平面圖，及圖2B為沿圖2A中所描繪之電晶體420a、420b及420c之通道寬度(W)方向之線B3-B4的截面圖。
如圖2A及2B中所描繪，電晶體420a、420b及420c於具有絕緣表面之基板400上包括閘極電極層421、閘極絕緣層422(閘極絕緣層422a、422b及422c)、氧化物半導體層423a、423b及423c、源極電極層425a、及汲極電極層425b。絕緣層427(絕緣層427a、427b及427c) 及導電層431係依序堆疊於電晶體420a、420b及420c之上。
電晶體420a、420b及420c並聯連接及共同具有閘極電極層421、源極電極層425a及汲極電極層425b。
在圖2B沿通道寬度方向之截面圖中，閘極絕緣層422a、422b及422c及絕緣層427a、427b及427c覆蓋氧化物半導體層423a、423b及423c之頂部、底部及端部，以便分別圍繞氧化物半導體層423a、423b及423c，及分別於氧化物半導體層423a、423b及423c之相對端部彼此接觸。閘極電極層421係配置於閘極絕緣層422a、422b及422c以下，及導電層431係配置於絕緣層427a、427b及427c之上，以便覆蓋氧化物半導體層423a、423b及423c、閘極絕緣層422a、422b及422c、及絕緣層427a、427b及427c之頂部，及閘極絕緣層422a、422b及422c及絕緣層427a、427b及427c之相對端部。再者，導電層431接觸閘極電極層421。
以上述方式，氧化物半導體層423a、423b及423c分別藉由閘極絕緣層422a、422b及422c及絕緣層427a、427b及427c圍繞，及亦藉由沿通道寬度方向之閘極電極層421及導電層431圍繞。
基於上述結構，其中氧化物半導體層423a、423b及423c之周邊係藉由包括閘極電極層、閘極絕緣層、絕緣層及導電層之堆疊保護，甚至當沿通道寬度方向施加力時，厚堆疊結構仍不可能彎曲，使得施加於位於堆疊中心 之氧化物半導體層423a、423b及423c之力可降低。因此，氧化物半導體層423a、423b及423c可避免因外部撞擊而破裂。
此外，閘極電極層421廣泛暴露之開口係形成於閘極絕緣層422(閘極絕緣層422a、422b及422c)及絕緣層427(絕緣層427a、427b及427c)中，且閘極電極層421及導電層431於開口彼此接觸。藉由使用對每一閘極電極層421及導電層431具高黏著之導電膜，閘極電極層421、閘極絕緣層422a、422b及422c、氧化物半導體層423a、423b及423c、絕緣層427a、427b及427c、及導電層431可避免因外力而於其介面剝落。
為增加閘極電極層421與導電層431之間的黏著，各層彼此接觸之區域較佳地為大。如圖2A中所描繪，閘極電極層421及導電層431沿氧化物半導體層423a、423b及423c之通道長度方向彼此接觸之區域的長度，較佳地長於氧化物半導體層423a、423b及423c之通道長度。
在電晶體420a、420b及420c中，氧化物半導體層423a、423b及423c係配置於中心，閘極絕緣層422a、422b及422c及絕緣層427a、427b及427c藉由於相對端部彼此接觸而密封氧化物半導體層423a、423b及423c，及進一步閘極電極層421及導電層431藉由於相對端部彼此接觸而密封上述堆疊，藉此可獲得對稱之結構。基於上述結構，外部力可均勻地分散，藉此可避免大力局部施加於氧化物半導體層423a、423b及423c。
因此，在電晶體420a、420b及420c中，沿氧化物半導體層423a、423b及423c之通道寬度方向的耐彎性改進，因而電晶體420a、420b及420c可耐撞。
由於電晶體耐撞，藉由將軟性基板用於基板400而可應用於軟性半導體裝置，及可提供可用於各種應用之更方便及高度可靠之半導體裝置。
如上述，氧化物半導體層之通道形成區係藉由堆疊之閘極絕緣層及絕緣層圍繞，及亦藉由沿通道寬度方向之閘極電極層及導電層圍繞；因而，半導體裝置可耐撞。
此外，藉由經形成為軟性，半導體裝置可用於各種應用，及可提供更加方便及高度可靠之半導體裝置。
本實施例可藉由適當與任一其他實施例組合而予實施。
(實施例3)
在本實施例中，將參照圖5A至5C說明半導體裝置之另一實施例。在本實施例中，將說明電晶體做為半導體裝置之範例。將說明一範例其中源極電極層及汲極電極層之形成步驟及結構不同於實施例1中所說明之電晶體的。因此，與實施例1中相同部分，具有類似於實施例1中功能之部分，與實施例1中相同步驟，及類似於實施例1中步驟，可如實施例1中處理，且重複說明省略。此外，相同部分之詳細說明未重複。
在實施例1及2中，源極電極層405a及汲極電極層 405b係配置於氧化物半導體層403與絕緣層407之間。在本實施例中，源極電極層405a及汲極電極層405b係配置於閘極絕緣層402及氧化物半導體層403之間。
圖5A為電晶體430之平面圖，圖5B為沿圖5A中所描繪之電晶體430通道長度(L)方向之線A5-A6的截面圖，及圖5C為沿通道寬度(W)方向之線B5-B6的截面圖。
圖5A至5C中所描繪之電晶體430為底閘電晶體，於基板400之上包括閘極電極層401、閘極絕緣層402、源極電極層405a、汲極電極層405b、及氧化物半導體層403。此外，配置絕緣層407，其覆蓋電晶體430並與氧化物半導體層403接觸。
在電晶體430中，閘極絕緣層402係配置於基板400及閘極電極層401之上並與其接觸，及源極電極層405a及汲極電極層405b係配置於閘極絕緣層402之上並與其接觸。此外，氧化物半導體層403係配置於閘極絕緣層402、源極電極層405a及汲極電極層405b之上。
在圖5C沿通道寬度方向之截面圖中，閘極絕緣層402及絕緣層407覆蓋氧化物半導體層403之頂部、底部及端部，以便圍繞氧化物半導體層403，且於氧化物半導體層403之相對端部彼此接觸。閘極電極層401係配置於閘極絕緣層402以下，及導電層411係配置於絕緣層407之上，以便覆蓋氧化物半導體層403、閘極絕緣層402及絕緣層407之頂部，及閘極絕緣層402及絕緣層407之相 對端部。再者，導電層411接觸閘極電極層401。
以上述方式，氧化物半導體層403係藉由閘極絕緣層402及絕緣層407圍繞，及亦藉由閘極電極層401及導電層411沿通道寬度方向圍繞。
基於上述結構，其中氧化物半導體層403之周邊係藉由包括閘極電極層、閘極絕緣層、絕緣層及導電層之堆疊保護，甚至當沿通道寬度(W)方向之力(外力)施加時，厚堆疊結構不可能彎曲，使得施加於位於堆疊中心之氧化物半導體層403的力可降低。因此，氧化物半導體層403可避免因外部撞擊而破裂。
此外，使閘極電極層401廣泛暴露之開口形成於閘極絕緣層402及絕緣層407中，及閘極電極層401及導電層411於開口彼此接觸。藉由使用對每一閘極電極層401及導電層411具高黏著之導電膜，閘極電極層401、閘極絕緣層402、氧化物半導體層403、絕緣層407、及導電層411可避免因外力而於其介面剝落。
為增加閘極電極層401與導電層411之間的黏著，彼此接觸之層的區域較佳地為大。如圖5A中所描繪，閘極電極層401及導電層411沿氧化物半導體層403之通道長度方向彼此接觸之區域的長度，較佳地長於氧化物半導體層403之通道長度。
氧化物半導體層403係配置於中心，閘極絕緣層402及絕緣層407藉由於相對端部彼此接觸而密封氧化物半導體層403，及進一步閘極電極層401及導電層411藉由於 相對端部彼此接觸而密封上述堆疊，藉此可獲得對稱之結構。基於上述結構，外力可均勻地分散，藉此可避免大力局部施加於氧化物半導體層403。
因此，在電晶體430中，氧化物半導體層403之通道寬度方向的耐彎性改進，因而電晶體430可耐撞。
由於電晶體耐撞，藉由將軟性基板用於基板400而可應用於軟性半導體裝置，可提供可用於各種應用之更方便及高度可靠之半導體裝置。
本實施例可藉由適當與任一其他實施例組合而予實施。
(實施例4)
在本實施例中，將說明藉由將電晶體從製造基板分離及將電晶體轉移至軟性基板之半導體裝置的製造方法範例。將參照圖4A至4D說明依據本發明之實施例的半導體裝置。請注意，除了部分程序以外，本實施例與實施例1相同；因而，相同部分標示相同代號，及相同部分之詳細說明省略。
將參照圖4A至4D詳細說明半導體裝置之製造方法範例。
分離層302係形成於第一製造基板300之上，及第一絕緣層301係形成於分離層302之上。較佳地，第一絕緣層301係接續形成而未將所形成之分離層302暴露於空氣。此接續形成避免灰塵或雜質進入分離層302與第一絕 緣層301之間的介面。
有關第一製造基板300，可使用玻璃基板、石英基板、藍寶石基板、陶瓷基板、金屬基板等。有關玻璃基板，可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等。另一方面，可使用對於本實施例之處理溫度具有耐熱性的塑料基板。在半導體裝置之製造程序中，可依據程序而適當選擇製造基板。
請注意，在本程序中，分離層302係形成於第一製造基板300的整個表面上；然而，在分離層302形成於第一製造基板300的整個表面上之後，可視需要而選擇性移除分離層302，使得分離層可僅形成於所欲區域之上。此外，儘管圖4A及4B中分離層302經形成而接觸第一製造基板300，諸如氧化矽層、氧氮化矽層、氮化矽層、或氮氧化矽層之絕緣層可視需要而形成於第一製造基板300與分離層302之間。
分離層302可使用選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)及矽(Si)之元素；包含任一元素做為主要成分之合金材料；或包含任一元素做為主要成分之化合物材料，而具有單層結構或堆疊結構。包含矽之層的結晶結構可為非結晶、微晶或多晶。
分離層302可藉由濺鍍法、電漿CVD法、塗層法、印刷法等予以形成。請注意，塗層法包括旋塗法、液低釋 放法及滴塗法。
若分離層302具有單層結構，較佳的是形成鎢層、鉬層、或包含鎢及鉬的混合物之層。另一方面，形成包含鎢之氧化物或氧氮化物之層、包含鉬之氧化物或氧氮化物之層、或包含鎢及鉬的混合物之氧化物或氧氮化物之層。請注意，鎢及鉬的混合物相應於例如鎢及鉬之合金。
若分離層302具有堆疊結構，鎢層、鉬層、或包含鎢及鉬的混合物之層較佳地形成做為第一層。鎢、鉬、或鎢及鉬的混合物之氧化物；鎢、鉬、或鎢及鉬的混合物之氮化物；鎢、鉬、或鎢及鉬的混合物之氧氮化物；或鎢、鉬、或鎢及鉬的混合物之氮氧化物較佳地形成做為第二層。
若包含鎢之層及包含鎢之氧化物之層的堆疊結構經形成做為分離層302，首先可形成包含鎢之層，之後使用包含鎢之層上之氧化物而形成之絕緣層，使得於包含鎢之層與絕緣層之間的介面形成包含鎢之氧化物之層。
此外，若電晶體係形成於製造基板之上且分離層插於其間，分離層便藉由用於氧化物半導體層之脫水或脫氫的熱處理而加熱。因而，當於之後程序執行電晶體從製造基板分離並轉移至支撐基板時，可於分離層之介面輕易地執行分離。
另一方面，可藉由於包含鎢之層的表面上執行熱氧化處理、氧電漿處理、以諸如臭氧水之高度氧化溶液處理等，而形成包含鎢之氧化物之層。電漿處理及熱處理可於 氧、氮、或僅氧化亞氮或任何該些氣體及其他氣體之混合氣體之氣體中執行。相同的狀況可應用於形成包含鎢之氮化物、氧氮化物、或氮氧化物之層。在包含鎢之層形成之後，可於其上形成氮化矽層、氧氮化矽層、或氮氧化矽層。
將分離之層304係形成於分離層302之上(詳圖4A)。將分離之層304包括第一絕緣層301及電晶體410。
首先，第一絕緣層301係形成於分離層302之上。第一絕緣層301較佳地使用包含氮及矽之絕緣膜，諸如氮化矽、氧氮化矽或氮氧化矽，而形成具單層或多層。
此外，第一絕緣層301可藉由濺鍍法、電漿CVD法、塗層法、印刷法等予以形成。例如，第一絕緣層301係藉由電漿CVD法於250℃至400℃之溫度予以形成，藉此可獲得具有極低水滲透性之密集膜。請注意，第一絕緣層301經形成為大於或等於10nm及小於或等於1000nm之厚度，較佳地為大於或等於100nm及小於或等於700nm。
藉由形成第一絕緣層301，可輕易地於之後分離程序中執行將分離之層304與分離層302之間的介面之分離。此外，半導體元件或佈線可避免於之後分離程序中破裂或損壞。第一絕緣層301做為半導體裝置之保護層。
電晶體410係形成於第一絕緣層301之上，使得以形成將分離之層304。將分離之層304可使用實施例1中所 說明之方法予以形成；因此，其詳細說明此處省略。
在本實施例中，說明保護絕緣層409堆疊於絕緣層407之上的範例。在本實施例中，有關保護絕緣層409，氮化矽膜係以下列方式形成：其上形成直至包括絕緣層407之層的基板400加熱至100℃至400℃之溫度，導入氫及濕氣移除且包含高純度氮之濺鍍氣體，及使用矽半導體之靶材(詳圖4A)。在本狀況下，以類似於絕緣層407之方式，較佳地形成保護絕緣層409同時移除留在處理室中濕氣。
可於電晶體410之上形成平坦化絕緣膜，以便降低電晶體造成之表面粗糙度。有關平坦化絕緣膜，可使用有機材料諸如聚醯亞胺、丙烯酸、或苯並環丁烯。除了該等有機材料之外，亦可使用低k常數材料(低k材料)等。請注意，藉由堆疊從該些材料形成之複數絕緣膜，可形成平坦化絕緣膜。
其次，第二製造基板306使用可移除之黏合層305而暫時附著至將分離之層304。藉由將第二製造基板306附著至將分離之層304，將分離之層304可輕易地從分離層302分離。此外，可降低於分離程序中添加至將分離之層304的壓力，而可保護電晶體。此外，由於使用可移除之黏合層305，第二製造基板306可於不再需要時輕易移除。
有關可移除之黏合層305，例如可使用水溶性樹脂。藉由施加水溶性樹脂而降低將分離之層304的不平坦，使 得將分離之層304可輕易地附著至第二製造基板306。此外，有關可移除之黏合層305，可使用藉由光或熱而可分離之水溶性樹脂及黏合劑的堆疊。
其次，將分離之層304從第一製造基板300分離(詳圖4B)。有關分離方法，可使用各種方法。
例如，當金屬氧化物膜於接觸第一絕緣層301之側形成做為分離層302時，藉由結晶化而使金屬氧化物膜變弱，將分離之層304可從第一製造基板300分離。此外，在金屬氧化物膜藉由結晶化而變弱之後，藉由使用溶液或鹵素氟化物氣體蝕刻，諸如NF3、BrF3、或ClF3，可移除部分分離層302，及可於弱化金屬氧化物膜執行分離。
當包含氮、氧、氫等之膜(例如，包含氫之非結晶矽膜、包含氫之合金膜、或包含氧之合金膜)用做分離層302，及具有透光屬性之基板用做第一製造基板300時，可使用下列方法：以雷射光經由第一製造基板300輻照分離層302，及蒸發分離層中所包含之氮、氧或氫，使得可於第一製造基板300與分離層302之間發生分離。
此外，藉由蝕刻移除分離層302，將分離之層304可從第一製造基板300分離。
亦可使用藉由機械拋光之方法而移除第一製造基板300，藉由使用諸如NF3、BrF3、ClF3或HF之鹵素氟化物氣體蝕刻之方法而移除第一製造基板300等。在本狀況下，不一定使用分離層302。
再者，將分離之層304可以下列方式從第一製造基板 300分離：藉由雷射光輻照，藉由使用氣體、溶液等蝕刻，或以銳利刀片或小刀而形成槽以暴露分離層302，使得以槽做為觸發器而沿分離層302與做為保護層之第一絕緣層301之間的介面發生分離。
例如，有關分離方法，可使用機械力(以人手或以夾具分離處理、藉由滾子旋轉分離處理等)。另一方面，液體可滴入槽以允許液體滲入分離層302與第一絕緣層301之間的介面，之後將分離之層304從分離層302分離。再另一方面，可使用一種方法其中將諸如NF3、BrF3或ClF3之氟化物氣體導入槽，藉由使用氟化物氣體蝕刻使得將分離之層304從具有絕緣表面之第一製造基板300分離而移除分離層302。此外，執行分離同時於分離期間傾注諸如水之液體。
有關另一分離方法，若使用鎢形成分離層302，可執行分離同時藉由使用氨水及過氧化氫之混合溶液蝕刻分離層。
其次，使用樹脂層307使基板400附著至將分離之層304(詳圖4C)。
有關基板400，可使用實施例1中所說明之軟性基板。
有關樹脂層307，可使用各種可固化黏合劑，例如，諸如UV固化黏合劑之光固化黏合劑、反應性固化黏合劑、熱固化黏合劑、及厭氧黏合劑。有關黏合劑之材料，可使用環氧樹脂、丙烯酸樹脂、矽樹脂、苯酚樹脂等。
請注意，若預浸材料用做基板400，將分離之層304及基板400藉由壓力黏合而未使用黏合劑，彼此直接附著。此時，有關用於結構體之有機樹脂，較佳地使用反應性固化樹脂、熱固化樹脂、UV固化樹脂等，其藉由附加處理而較佳固化。
在配置基板400之後，移除第二製造基板306及可移除之黏合層305，藉此電晶體410暴露(詳圖4D)。
經由上述程序，電晶體410可藉由轉移程序而形成於基板400之上。
請注意，本實施例顯示一方法範例，其中配置直至包括電晶體之組件做為將分離之層；然而，本說明書中所揭露之本發明不侷限於此。在顯示元件(例如發光元件)形成之後可執行分離及轉移。
依據本實施例，使用具有高耐熱性之基板製造之電晶體可轉移至薄及輕之軟性基板。因此，可形成軟性半導體裝置而未受限於基板之耐熱性。
本實施例可藉由適當與任一其他實施例組合而予實施。
(實施例5)
可使用任一實施例1至4中所說明之範例的電晶體製造具顯示功能之半導體裝置(亦稱為顯示裝置)。任一實施例1至4中所說明之範例的電晶體更有效地用於驅動電路部。此外，藉由使用電晶體，部分或全部驅動電路可形 成於相同基板之上做為像素部，藉此可獲得面板系統。
在圖6A及6B中，配置密封劑4005以便圍繞配置於第一基板4001上之像素部4002及掃描線驅動電路4004。第二基板4006係配置於像素部4002及掃描線驅動電路4004之上。因此，像素部4002及掃描線驅動電路4004以及顯示元件係藉由第一基板4001、密封劑4005及第二基板4006密封。在圖6A及6B中，於使用單晶半導體膜或單晶半導體膜個別準備之基板上形成之信號線驅動電路4003，係安裝於與第一基板4001上密封劑4005所圍繞之區域不同的區域中。在圖6A及6B中，各種信號及電位供應至個別形成之信號線驅動電路4003、掃描線驅動電路4004、及來自FPC 4018之像素部4002。
儘管圖6A及6B各描繪個別形成信號線驅動電路4003並安裝於第一基板4001上之範例，本發明並不侷限於此結構。掃描線驅動電路可個別形成及接著安裝，或僅部分信號線驅動電路或部分掃描線驅動電路可個別形成及接著安裝。
請注意，個別形成之驅動電路的連接方法未侷限於特定方法，可使用將晶片安裝於玻璃(COG)法、線路黏合法、磁帶自動黏接(TAB)法等。圖6A描繪信號線驅動電路4003係藉由COG法安裝之範例。圖6B描繪信號線驅動電路4003係藉由TAB法安裝之範例。
此外，顯示裝置於其分類包括面板其中密封顯示元件，及模組其中包括控制器之IC等係安裝於面板上。
請注意，本說明書中顯示裝置表示影像顯示裝置、顯示裝置或光源(包括發光裝置)。此外，顯示裝置於其分類亦包括下列模組：附著諸如FPC、TAB磁帶或TCP之連接器的模組；於頂端配置印刷線路板之具有TAB磁帶或TCP的模組；積體電路(IC)藉由COG法而直接安裝於顯示元件上的模組。
此外，配置於第一基板上之像素部及掃描線驅動電路各包括複數電晶體，及任一實施例1至4中所說明之範例的電晶體可用做掃描線驅動電路4004之電晶體。
有關顯示裝置中所配置之顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件於其分類包括其亮度受電流或電壓控制之元件，及具體地於其分類包括無機電致發光(EL)元件、有機EL元件等。此外，可使用藉由電效應而改變對比之顯示媒體，諸如電子墨水。
將參照圖7、圖8及圖9說明半導體裝置之實施例。圖7、圖8及圖9各相應於沿圖6A中M-N之截面圖。
如圖7、圖8及圖9中所描繪，半導體裝置包括連接終端電極4015及終端電極4016，連接終端電極4015及終端電極4016經由非等向性導電膜4019而電性連接FPC4018中所包括之端子。
連接終端電極4015係使用與第一電極層4030相同導電膜形成，終端電極4016係使用與電晶體4010及4011之源極及汲極電極層的相同導電膜形成。
配置於第一基板4001上之每一像素部4002及掃描線驅動電路4004包括複數電晶體。在圖7、圖8及圖9中，描繪像素部4002中所包括之電晶體4010及掃描線驅動電路4004中所包括之電晶體4011做為範例。在圖7中，絕緣層4020係配置於電晶體4010及4011之上，及在圖8及圖9中，絕緣層4021係配置於絕緣層4020之上。請注意，絕緣膜4023為做為基膜之絕緣膜。
在本實施例中，對掃描線驅動電路4004中所包括之電晶體4011而言，使用實施例1中所說明之範例的電晶體。在電晶體4011中，氧化物半導體層之通道形成區係藉由閘極電極層、閘極絕緣層、絕緣層、及沿通道寬度方向配置於氧化物半導體層以下及之上的導電層圍繞。在驅動電路中，較佳的是電晶體具有長通道寬度使得可流動較大量電流。因此，使用電晶體其具有如任一實施例1至4中所說明之沿通道寬度方向的耐彎性，可獲得高度耐撞及高度可靠之半導體裝置。
像素部4002中所包括之電晶體4010電性連接顯示元件以形成顯示面板。只要可執行顯示，可使用各種顯示元件做為顯示元件。
圖7描繪使用用於顯示元件之液晶元件的液晶顯示裝置範例。在圖7中，為顯示元件之液晶元件4013包括第一電極層4030、第二電極層4031及液晶層4008。配置做為校準膜之絕緣膜4032及4033，使得液晶層4008插於其間。第二電極層4031係配置於第二基板4006側，及第 一電極層4030及第二電極層4031堆疊，且液晶層4008插於其間。
代號4035表示藉由選擇性蝕刻絕緣膜而形成之柱間隔器。配置柱間隔器4035以控制液晶層4008之厚度(格間隙)。另一方面，可使用球間隔器。
若液晶元件用做顯示元件，可使用熱致液晶、低分子液晶、高分子液晶、、聚合物分散型液晶、鐵電液晶、反鐵電液晶等。該等液晶材料依據狀況而展現膽固醇相位、近晶相位、立方相位、手徵向列相位、各向同性相位等。
另一方面，可使用不需校準膜之展現藍相的液晶。藍相為一種液晶相位，其係就在膽固醇相位改變為各向同性相位同時膽固醇液晶之溫度增加之前產生。由於藍相僅出現於窄溫度範圍，包含高於或等於5重量%之手性材料的液晶組成用於液晶層，以便改進溫度範圍。包含展現藍相及手性劑之液晶的液晶組成具有短於或等於1毫秒之短反應時間，具有光學各向同性而不需要校準程序，及具有小視角相依性。此外，由於不需配置校準膜，因而不必要研磨處理，本製造程序可避免藉由研磨處理造成之靜電放電損壞，及可降低液晶顯示裝置之缺陷及損壞。因而，可增加液晶顯示裝置之生產率。包括氧化物半導體層之電晶體尤其具有藉由靜電影響而電晶體之電氣特性顯著地波動並偏離設計範圍之可能性。因此，使用用於包括具氧化物半導體層之電晶體的液晶顯示裝置的藍相液晶材料更加有效。
液晶材料之具體電阻係數為高於或等於1×109Ω‧cm，較佳地為高於或等於1×1011Ω‧cm，更佳地為高於或等於1×1012Ω‧cm。請注意，本說明書中具體電阻係數係以20℃測量。
液晶顯示裝置中所形成之儲存電容器的尺寸係考量像素部等中所配置之電晶體的洩漏電流而予設定，使得電荷可保持達預定期間。儲存電容器之尺寸可考量電晶體等之關閉狀態電流而予設定。藉由使用包括高純度氧化物半導體層之電晶體，足以提供具有小於或等於每一像素之液晶電容的1/3之電容的儲存電容器，較佳地為小於或等於其1/5。
對液晶顯示裝置而言，可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式等。
此外，液晶顯示裝置可為正常黑液晶顯示裝置，諸如利用垂直調整(VA)模式之透射液晶顯示裝置。提供一些垂直調整模式之範例；例如，可使用多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、ASV模式等。此外，本實施例可應用於VA液晶顯示裝置。VA液晶顯示裝置具有一種形式，其中液晶顯示面板之液晶分子的調整受控制如下。在VA液晶顯示裝置中，當無電壓施加時，液晶分子係以垂直於面板表面之方向對齊。再者， 可使用稱為域倍增或多域設計之方法，其中像素被劃分為一些區域(子像素)，且分子係以不同區域中不同方向對齊。
此外，在顯示裝置中適當配置黑矩陣(阻光層)、諸如偏光構件、延遲構件或抗反射構件之光學構件(光學基板)等。例如，可使用藉由使用偏光基板及延遲基板而獲得的圓偏光。此外，背光、側燈等可用做光源。
有關像素部之顯示法，可使用前進法、交錯法等。此外，像素中所控制用於色彩顯示之色彩成分不侷限於三種顏色之組合：R、G及B(R、G及B分別相應於紅色、綠色及藍色)。例如，可使用R、G、B及W之組合(W相應於白色)；R、G、B及黃色、青色、紫紅色等等之一或更多種顏色之組合。此外，依據色彩成分之點，顯示區域的尺寸可為不同。本發明不侷限於彩色顯示裝置，並可為單色顯示裝置。
此外，顯示裝置中所包括之顯示元件，可使用利用電致發光之發光元件。利用電致發光之發光元件依據發光材料為有機化合物或無機化合物而予分類。通常，前者稱為有機EL元件，後者稱為無機EL元件。
有關有機EL元件，藉由施加電壓於發光元件，電子及電洞分別從一對電極注入包含發光有機化合物之層，及電流流動。載子(電子及電洞)重新組合，因而，激勵發光有機化合物。發光有機化合物從激勵狀態返回至接地狀態，藉此發光。由於該等機制，此發光元件稱為電流激勵 發光元件。
無機EL元件依據其元件結構而區分為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料之粒子分散於黏合劑中，且其發光機制為使用供體位準及受體位準之供體-受體重組型發光。薄膜無機EL元件具有一結構，其中發光層夾於電介質層之間，電介質層進一步夾於電極之間，且其發光機制為使用金屬離子之內殼層電子躍遷的侷限型發光。請注意，此處說明有機EL元件之範例做為發光元件。
為提取從發光元件發射之光，至少一對電極可為透光。電晶體及發光元件係形成於基板之上。發光元件可具有頂部發射結構，其中係經由相對於基板之表面提取發光；底部發射結構其中係經由基板側表面提取發光；或雙重發射結構其中係經由相對於基板之表面及基板側表面提取發光，並可使用具有任何該些發射結構之發光元件。
圖8描繪發光元件用做顯示元件之發光裝置的範例。發光元件4513為顯示元件，電性連接像素部4002中所配置之電晶體4010。請注意，發光元件4513之結構為但不侷限於堆疊結構，其包括第一電極層4030、電致發光層4511、及第二電極層4031。發光元件4513之結構可依據從發光元件4513提取光之方向等而適當改變。
分割壁4510可使用有機絕緣材料或無機絕緣材料予以形成。尤其較佳的是，分割壁4510係使用光敏樹脂材料形成而於第一電極層4030之上具有開口，使得開口之 側壁經形成為具連續曲率之傾斜表面。
電致發光層4511可使用單層或複數層堆疊予以形成。
保護膜可形成於第二電極層4031及分割壁4510之上，以避免氧、氫、濕氣、二氧化碳等進入發光元件4513。有關保護膜，可形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在經形成而具第一基板4001、第二基板4006及密封劑4005之空間中，配置填充劑4514進行密封。較佳的是發光裝置以保護膜(諸如層壓膜或紫外線固化樹脂膜)或具高氣密性及低漏氣之覆蓋材料分封(密封)，以此方式使得發光裝置不暴露於外部空氣。
有關填充劑4514，可使用紫外線固化樹脂或熱固性樹脂以及諸如氮或氬之惰性氣體。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯醇縮丁醛(PVB)或乙烯醋酸乙烯酯(EVA)。例如，氮用做填充劑。
此外，當需要時，諸如偏光板、圓偏光板(包括橢圓偏光板)、延遲板(四分之一波板或半波板)之光學膜或濾色器，可適當地配置於發光元件之發光表面。此外，偏光板或圓偏光板可配置具防反射膜。例如，可執行防眩光處理，藉此反射光可藉由投影而擴散及分散於表面以便降低反射。
此外，其中驅動電子墨水之電子紙可提供做為顯示裝置。電子紙亦稱為電泳顯示裝置(電泳顯示)，有利的是 其具有與普通紙相同的可讀性程度，具有較其他顯示裝置為低的電力消耗，並可製成形薄質輕。
電泳顯示裝置可具有各式模式。電泳顯示裝置包含分散於溶劑或溶解物的複數微膠囊，每一微膠囊包含正向充電的第一粒子及負向充電的第二粒子。藉由施加電場於微膠囊，微膠囊中第一及第二粒子便以相對方向彼此移動，且僅顯示聚集在一側之粒子顏色。請注意，第一粒子或第二粒子各包含色素，且無電場時不會移動。再者，第一粒子及第二粒子彼此具有不同顏色(可為無色)。
因而，電泳顯示裝置利用所謂介電泳效應，藉此具有高介電常數之物質移至高電場區。
其中上述微膠囊分散於溶劑中之溶液稱為電子墨水。電子墨水可印刷於玻璃、塑料、布料、紙等表面。此外，藉由使用濾色器或具有色素之粒子可達成顏色顯示。
請注意，微膠囊中第一粒子及第二粒子可各由單一下列材料形成：導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、磁泳材料，或其複合材料。
此外，有關電子紙，可使用其中使用扭球顯示系統之顯示裝置。扭球顯示系統係指一種方法，其中染成黑色及白色的每一球形粒子配置於用做顯示元件之電極層的第一電極層與第二電極層之間，並於第一電極層與第二電極層之間產生電位差，以控制球形粒子之方向，而執行顯示。
圖9描繪主動式矩陣電子紙，做為半導體裝置之實施 例。圖9中電子紙為使用扭球顯示系統之顯示裝置範例。
在連接配置於第二基板4006上之電晶體4010及第二電極層4031的第一電極層4030之間配置球形粒子4613，各包括黑色區域4615a、白色區域4615b、及填充液體環繞黑色區域4615a及白色區域4615b之腔4612。環繞球形粒子4613之空間填充填充劑4614，諸如樹脂。第二電極層4031相應於共同電極(相對電極)。第二電極層4031電性連接共同電位線。
在圖7、圖8及圖9中，有關第一基板4001及第二基板4006，可使用軟性基板，例如具有透光屬性等之塑料基板。有關塑料，可使用強化玻璃纖維塑料(FRP)板、聚氯乙烯(PVF)膜、聚脂膜或丙烯酸樹脂膜。此外，可使用薄片，其具一結構其中鋁箔夾於PVF膜或聚脂膜之間。
絕緣層4020做為電晶體之保護膜。
請注意，配置保護膜以避免諸如空氣中所包含之有機物質、金屬或水蒸汽之污染雜質進入，並較佳地為密集膜。保護膜可使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、及氮氧化鋁膜之一或多項藉由濺鍍法而形成單層或堆疊。
做為平坦化絕緣膜之絕緣層4021可使用具有耐熱性之有機材料予以形成，諸如丙烯酸、聚醯亞胺、苯並環丁烯、聚醯胺、或環氧樹脂。除了該等有機材料外，亦可使用低k常數材料(低k材料)、矽氧基樹脂、磷矽酸玻璃 (PSG)、摻雜硼磷的矽玻璃(BPSG)等。絕緣層可藉由堆疊以該些材料形成之複數絕緣膜予以形成。
對於形成絕緣層4020及4021之方法並無特別限制，依據材料，絕緣層4020及4021可藉由下列方法或裝置予以形成：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具(設備)諸如刮膠刀、擠膠滾筒、簾式塗料器、或刮刀塗布機。
顯示裝置藉由從光源或顯示元件傳送光而顯示影像。因此，基板及諸如配置用於傳送光之像素部的絕緣膜及導電膜之薄膜相對於可見光波長範圍內之光而具有透光屬性。
依據光提取之方向、電極層配置之位置、及電極層之型樣結構，用於施加電壓於顯示元件之第一電極層及第二電極層(亦稱為像素電極層、共同電極層、相對電極層等)可具有透光屬性或反射光屬性。
第一電極層4030及第二電極層4031可使用透光導電材料予以形成，諸如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含鈦氧化物之氧化銦、包含鈦氧化物之氧化銦錫、氧化銦錫(以下亦稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫。
可各使用選自下列金屬之一種或複數種材料形成第一電極層4030及第二電極層4031，諸如鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭 (Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)或銀(Ag)；其合金；及其金屬氮化物。
包含導電高分子(亦稱為導電聚合物)之導電成分可用於第一電極層4030及第二電極層4031。有關導電高分子，可使用所謂π-電子共軛導電聚合物。可提供例如聚苯胺及其衍生物，聚吡咯及其衍生物，聚噻吩及其衍生物，二或更多苯胺、吡咯及噻吩或其衍生物之共聚物等。
由於電晶體易因靜電等而破裂，較佳地配置用於保護驅動電路之保護電路。保護電路較佳地使用非線性元件形成。
藉由使用任一上述實施例1至4中所說明之電晶體，顯示裝置可具有各種功能。
本實施例可藉由適當與任一其他實施例組合而予實施。
(實施例6)
本說明書中所揭露之半導體裝置可應用於各種電子裝置(包括遊戲機)。電子裝置之範例包括電視機(亦稱為電視或電視接收器)、電腦等之螢幕、諸如數位相機或數位攝影機之相機、數位相框、行動電話手機(亦稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、及諸如彈珠台之大型遊戲機。
圖10A及10B描繪應用依據任一上述實施例所形成 之軟性半導體裝置的電子書閱讀器之範例。圖10A描繪開啟之電子書閱讀器，及圖10B描繪關閉之電子書閱讀器。依據任一上述實施例所形成之軟性半導體裝置可用於第一顯示面板4311、第二顯示面板4312及第三顯示面板4313。
第一外殼4305具有包括第一顯示部4301之第一顯示面板4311，第二外殼4306具有包括作業部4304及第二顯示部4307之第二顯示面板4312。第三顯示面板4313為雙重顯示面板，具有第三顯示部4302及第四顯示部4310。第三顯示面板4313插於第一顯示面板4311與第二顯示面板4312之間。第一外殼4305、第一顯示面板4311、第三顯示面板4313、第二顯示面板4312及第二外殼4306彼此相連具其中形成驅動電路之結合部4308。圖10A及10B之電子書閱讀器包括四個顯示螢幕：第一顯示部4301、第二顯示部4307、第三顯示部4302及第四顯示部4310。
第一外殼4305、第一顯示面板4311、第三顯示面板4313、第二顯示面板4312及第二外殼4306為軟性，及電子書閱讀器之彈性高。此外，當塑料基板用於每一第一外殼4305及第二外殼4306，及薄膜用於第三顯示面板4313時，可獲得薄電子書閱讀器。
第三顯示面板4313為包括第三顯示部4302及第四顯示部4310之雙重顯示面板。對第三顯示面板4313而言，可使用彼此附著之雙重發射型顯示面板或單側發射型顯示 面板。
圖11描繪依據任一上述實施例中所形成之半導體裝置用於室內發光裝置3001之範例。由於任一上述實施例中所說明之半導體裝置可增加面積，半導體裝置可用於具有大面積之發光裝置。此外，任一上述實施例中所說明之半導體裝置可用於桌燈3000。請注意，除了天花板燈及桌燈以外，發光裝置於其分類包括壁燈、車內燈、疏散燈等。
以該等方式，任一實施例1至5中所說明之半導體裝置可應用於上述各種電子裝置，及可提供高度可靠的電子裝置。
本申請案係依據2010年2月5日向日本專利局提出申請之序號2010-024385日本專利申請案，其整個內容係以提及方式併入本文。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧氧化物半導體層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣層
410‧‧‧電晶體
411‧‧‧導電層
445‧‧‧箭頭

Claims (9)

  1. 一種半導體裝置，包含電晶體，該電晶體包含：閘極電極；該閘極電極上之第一絕緣層；該閘極電極上之氧化物半導體層，該第一絕緣層設置於該閘極電極與該氧化物半導體層之間；該氧化物半導體層上之第二絕緣層；及該氧化物半導體層上之導電層，該第二絕緣層設置於該氧化物半導體層與該導電層之間，其中該導電層重疊該閘極電極及電性連接該閘極電極，其中該閘極電極及該導電層的每一個沿著該電晶體的通道寬度方向，延伸超過該氧化物半導體層的兩側邊緣，及其中在攝氏85度該電晶體的通道寬度的每1μm之關閉狀態電流值低於100zA/μm。
  2. 一種半導體裝置，包含電晶體，該電晶體包含：閘極電極；該閘極電極上之第一絕緣層；該閘極電極上之氧化物半導體層，該第一絕緣層設置於該閘極電極與該氧化物半導體層之間；該氧化物半導體層上之第二絕緣層；及該氧化物半導體層上之導電層，該第二絕緣層設置於該氧化物半導體層與該導電層之間，其中該導電層重疊該閘極電極及電性連接該閘極電極， 其中該閘極電極及該導電層的每一個沿著該電晶體的通道寬度方向，延伸超過該氧化物半導體層的兩側邊緣，使得該氧化物半導體層被該閘極電極、該第一絕緣層、該第二絕緣層及該導電層所圍繞，及其中在攝氏85度該電晶體的通道寬度的每1μm之關閉狀態電流值低於100zA/μm。
  3. 一種半導體裝置，包含電晶體，該電晶體包含：閘極電極；該閘極電極上之第一絕緣層；該閘極電極上之氧化物半導體層，該第一絕緣層設置於該閘極電極與該氧化物半導體層之間；該氧化物半導體層上之第二絕緣層；及該氧化物半導體層上之導電層，該第二絕緣層設置於該氧化物半導體層與該導電層之間，其中該導電層重疊該閘極電極及電性連接該閘極電極，其中該第二絕緣層包含第一開口及第二開口，該第一開口及該第二開口以該氧化物半導體層位在該第一開口及該第二開口之間的方式沿著該電晶體之通道寬度方向排列，其中該閘極電極及該導電層的每一個沿著該電晶體的該通道寬度方向，延伸超過該氧化物半導體層的兩側邊緣，使得該導電層之部份形成在該第一開口及該第二開口之中，及其中在攝氏85度該電晶體的通道寬度的每1μm之關 閉狀態電流值低於100zA/μm。
  4. 如申請專利範圍第1項到第3項中任一項之半導體裝置，其中該閘極電極與該導電層沿著該電晶體的該通道寬度方向於該氧化物半導體層之兩側彼此接觸。
  5. 如申請專利範圍第1項到第3項中任一項之半導體裝置，其中該氧化物半導體層包含銦、鋅、氧以及金屬元素。
  6. 如申請專利範圍第1項到第3項中任一項之半導體裝置，其中該半導體裝置是一顯示器裝置。
  7. 如申請專利範圍第1項到第3項中任一項之半導體裝置，其中該電晶體包含於驅動電路中。
  8. 如申請專利範圍第1項到第3項中任一項之半導體裝置，其中該電晶體通道形成區域之載子濃度係低於1×1011/cm3。
  9. 如申請專利範圍第1項到第3項中任一項之半導體裝置，另外包含：源極電極，在該氧化物半導體層上且電性連接於該氧化物半導體層；及汲極電極，在該氧化物半導體層上且電性連接於該氧化物半導體層。
TW102124906A 2010-02-05 2011-01-28 半導體裝置及其製造方法 TWI539601B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010024385 2010-02-05

Publications (2)

Publication Number Publication Date
TW201342623A true TW201342623A (zh) 2013-10-16
TWI539601B TWI539601B (zh) 2016-06-21

Family

ID=44352969

Family Applications (11)

Application Number Title Priority Date Filing Date
TW102124907A TWI524526B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW107124523A TWI669826B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW109144704A TWI773027B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW106137634A TWI644439B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW105119962A TWI612673B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW102124905A TWI552346B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW100103428A TWI521701B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW102124909A TWI517401B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW108117947A TWI742378B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW103143040A TWI559556B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW102124906A TWI539601B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法

Family Applications Before (10)

Application Number Title Priority Date Filing Date
TW102124907A TWI524526B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW107124523A TWI669826B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW109144704A TWI773027B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW106137634A TWI644439B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW105119962A TWI612673B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW102124905A TWI552346B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW100103428A TWI521701B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW102124909A TWI517401B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW108117947A TWI742378B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法
TW103143040A TWI559556B (zh) 2010-02-05 2011-01-28 半導體裝置及其製造方法

Country Status (5)

Country Link
US (11) US8274079B2 (zh)
JP (8) JP5859210B2 (zh)
KR (11) KR20230141883A (zh)
TW (11) TWI524526B (zh)
WO (1) WO2011096263A1 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
CN103972246B (zh) * 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CN112242173A (zh) 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
KR20230141883A (ko) * 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
WO2012155099A1 (en) * 2011-05-12 2012-11-15 Universal Display Corporation Flexible lighting devices
CN103503124B (zh) * 2011-06-21 2016-06-01 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件及其制造方法、以及有机el显示装置
CN103503153B (zh) 2011-06-21 2016-09-21 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件和有机el显示装置
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
WO2013073089A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JPWO2013073086A1 (ja) 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5935064B2 (ja) 2012-05-31 2016-06-15 イー インク コーポレイション 画像表示媒体の駆動装置、画像表示装置、及び駆動プログラム
TWI669835B (zh) * 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
DE112013003609B4 (de) * 2012-07-20 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät, das die Anzeigevorrichtung beinhaltet
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
KR20140109261A (ko) * 2013-03-05 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
TWI742574B (zh) * 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102358739B1 (ko) 2013-05-20 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
WO2014202678A1 (en) * 2013-06-20 2014-12-24 Eth Zurich Method for fabricating a flexible electronic membrane and flexible electronic membrane fabricated by such method
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
KR20150017193A (ko) * 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
KR102446991B1 (ko) * 2013-09-13 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
CN104576652A (zh) * 2013-10-23 2015-04-29 群创光电股份有限公司 薄膜晶体管基板、其制备方法、以及包含其的显示面板
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
CN110010625A (zh) 2013-12-02 2019-07-12 株式会社半导体能源研究所 显示装置及其制造方法
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102107008B1 (ko) * 2013-12-16 2020-05-29 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
CN111048509B (zh) * 2014-03-28 2023-12-01 株式会社半导体能源研究所 半导体装置
CN106256017B (zh) * 2014-04-18 2020-02-07 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
KR20170013240A (ko) * 2014-05-30 2017-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
JP6602585B2 (ja) * 2014-08-08 2019-11-06 株式会社半導体エネルギー研究所 表示装置および電子機器
TWI566388B (zh) * 2014-08-12 2017-01-11 群創光電股份有限公司 顯示面板
TWI533055B (zh) * 2014-09-30 2016-05-11 群創光電股份有限公司 顯示面板
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6506973B2 (ja) * 2015-01-21 2019-04-24 株式会社ジャパンディスプレイ 表示装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI695513B (zh) 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
JP7023114B2 (ja) 2015-11-20 2022-02-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、電子機器
US10411013B2 (en) 2016-01-22 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
JP2018022879A (ja) 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
KR102554183B1 (ko) 2016-07-29 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
FR3074960B1 (fr) * 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
CN108807423B (zh) * 2018-06-13 2020-11-10 京东方科技集团股份有限公司 柔性电子器件及其制造方法、柔性显示装置
CN109686794B (zh) * 2019-01-02 2021-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置
CN116544151B (zh) * 2023-07-05 2023-09-19 砺铸智能设备(天津)有限公司 一种用于芯片的检测、封装设备

Family Cites Families (228)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2727562B2 (ja) 1988-04-27 1998-03-11 ソニー株式会社 表示装置
JP3008485B2 (ja) 1990-11-16 2000-02-14 セイコーエプソン株式会社 薄膜トランジスタ
JPH0548087A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05326956A (ja) 1992-05-15 1993-12-10 Sony Corp ボトムゲート型薄膜トランジスタ、半導体装置、及びその製造方法
JPH0621455A (ja) * 1992-06-30 1994-01-28 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH07114347A (ja) 1993-10-14 1995-05-02 Alps Electric Co Ltd ディスプレイ装置およびその製造方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
FR2756104B1 (fr) 1996-11-19 1999-01-29 Sgs Thomson Microelectronics Fabrication de circuits integres bipolaires/cmos
JP3425851B2 (ja) 1997-06-30 2003-07-14 日本電気株式会社 液晶表示装置用薄膜トランジスタ
KR100243297B1 (ko) 1997-07-28 2000-02-01 윤종용 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100525044B1 (ko) * 1999-02-10 2005-10-31 엘지.필립스 엘시디 주식회사 박막 트랜지스터형 광 감지소자 제조방법
US7052350B1 (en) * 1999-08-26 2006-05-30 Micron Technology, Inc. Field emission device having insulated column lines and method manufacture
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2004507096A (ja) 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 有機電界効果トランジスタ（ｏｆｅｔ），該有機電界効果トランジスタの製造方法、前記有機電界効果トランジスタから形成される集積回路、及び該集積回路の使用
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6982194B2 (en) 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002368229A (ja) 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
US6794682B2 (en) 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP2003051599A (ja) 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR20030086168A (ko) 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7250930B2 (en) * 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004349583A (ja) 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005045017A (ja) 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US6931685B2 (en) * 2003-09-12 2005-08-23 Dreamwell, Ltd. One-sided mattress
JP2005166713A (ja) * 2003-11-28 2005-06-23 Sharp Corp 電界効果型トランジスタ
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060022897A1 (en) * 2004-07-27 2006-02-02 Windover Lisa A Method and system for transforming a display into a mirror
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4799842B2 (ja) 2004-10-08 2011-10-26 Ｊｕｋｉ株式会社 ミシンの中押え装置
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
JP4654675B2 (ja) 2004-12-14 2011-03-23 ソニー株式会社 液晶パネル
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5084169B2 (ja) 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100715228B1 (ko) * 2005-06-18 2007-05-04 삼성전자주식회사 곡면 구조를 갖는 소노스 메모리 소자 및 그 제조방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US8138502B2 (en) * 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
EP1920459A4 (en) * 2005-08-12 2012-07-25 Semiconductor Energy Lab PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
TWI411095B (zh) * 2005-09-29 2013-10-01 Semiconductor Energy Lab 記憶裝置
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123377A (ja) 2005-10-26 2007-05-17 Matsushita Electric Ind Co Ltd 有機半導体素子モジュール
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR100667090B1 (ko) 2005-11-16 2007-01-11 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 평판표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4458048B2 (ja) 2006-02-23 2010-04-28 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2007250804A (ja) 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP4755245B2 (ja) * 2006-03-29 2011-08-24 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007288078A (ja) * 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI299213B (en) 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5332091B2 (ja) 2006-08-29 2013-11-06 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR20080057415A (ko) 2006-12-20 2008-06-25 삼성전자주식회사 박막 트랜지스터, 이를 갖는 어레이 기판 및 이를 갖는표시패널
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP5064094B2 (ja) 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009059894A (ja) * 2007-08-31 2009-03-19 Oki Electric Ind Co Ltd 半導体装置
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009088239A (ja) * 2007-09-28 2009-04-23 Sharp Corp 半導体装置およびその製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8344390B2 (en) 2007-10-31 2013-01-01 Sumitomo Chemical Company, Limited Thin film active element group, thin film active element array, organic light emitting device, display apparatus, and thin film active element manufacturing method
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
US7812348B2 (en) * 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US8054071B2 (en) 2008-03-06 2011-11-08 Allegro Microsystems, Inc. Two-terminal linear sensor
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010003723A (ja) 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101488927B1 (ko) 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
TWI368299B (en) * 2008-08-15 2012-07-11 Nanya Technology Corp Vertical transistor and array of vertical transistor
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4364930B2 (ja) 2008-10-16 2009-11-18 株式会社半導体エネルギー研究所 半導体装置
KR20100054453A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
KR101593443B1 (ko) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110056127A (ko) * 2009-11-20 2011-05-26 삼성전자주식회사 트랜지스터용 반도체 제조 방법 및 트랜지스터의 제조 방법
KR101649732B1 (ko) * 2009-12-10 2016-08-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20230141883A (ko) 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR101465196B1 (ko) 2014-11-25
TW201840001A (zh) 2018-11-01
KR20130079670A (ko) 2013-07-10
US20130299821A1 (en) 2013-11-14
US20160071889A1 (en) 2016-03-10
US20170278875A1 (en) 2017-09-28
US9202923B2 (en) 2015-12-01
KR20180006507A (ko) 2018-01-17
US8274079B2 (en) 2012-09-25
JP2024040240A (ja) 2024-03-25
KR20120117914A (ko) 2012-10-24
TW201814908A (zh) 2018-04-16
TWI521701B (zh) 2016-02-11
JP2020080430A (ja) 2020-05-28
WO2011096263A1 (en) 2011-08-11
TW201342622A (zh) 2013-10-16
JP7431209B2 (ja) 2024-02-14
KR20150010776A (ko) 2015-01-28
KR101399609B1 (ko) 2014-05-27
KR20200035488A (ko) 2020-04-03
JP5859210B2 (ja) 2016-02-10
TW201342625A (zh) 2013-10-16
US20130001544A1 (en) 2013-01-03
JP2018201058A (ja) 2018-12-20
JP6415614B2 (ja) 2018-10-31
KR101399611B1 (ko) 2014-05-27
TW201943082A (zh) 2019-11-01
TWI539601B (zh) 2016-06-21
TWI773027B (zh) 2022-08-01
US20230022290A1 (en) 2023-01-26
TWI612673B (zh) 2018-01-21
KR20130077903A (ko) 2013-07-09
TWI644439B (zh) 2018-12-11
US9728555B2 (en) 2017-08-08
TW202131520A (zh) 2021-08-16
TW201635552A (zh) 2016-10-01
TWI517401B (zh) 2016-01-11
JP2011181913A (ja) 2011-09-15
US10615179B2 (en) 2020-04-07
TWI559556B (zh) 2016-11-21
JP2016054325A (ja) 2016-04-14
TWI552346B (zh) 2016-10-01
KR20200124335A (ko) 2020-11-02
TWI524526B (zh) 2016-03-01
KR102581069B1 (ko) 2023-09-20
TWI669826B (zh) 2019-08-21
KR101399610B1 (ko) 2014-05-27
US20130069059A1 (en) 2013-03-21
JP6101778B2 (ja) 2017-03-22
US8878180B2 (en) 2014-11-04
KR20190038687A (ko) 2019-04-08
JP5443640B2 (ja) 2014-03-19
TW201203544A (en) 2012-01-16
US20200194467A1 (en) 2020-06-18
US11101295B2 (en) 2021-08-24
US9991288B2 (en) 2018-06-05
TW201511292A (zh) 2015-03-16
US8674354B2 (en) 2014-03-18
JP6669832B2 (ja) 2020-03-18
US11749686B2 (en) 2023-09-05
US20210210520A1 (en) 2021-07-08
JP6979476B2 (ja) 2021-12-15
TWI742378B (zh) 2021-10-11
KR20130077904A (ko) 2013-07-09
KR101819197B1 (ko) 2018-02-28
US20110193077A1 (en) 2011-08-11
KR102172343B1 (ko) 2020-10-30
US20180211980A1 (en) 2018-07-26
US20230387135A1 (en) 2023-11-30
JP2022010293A (ja) 2022-01-14
US11469255B2 (en) 2022-10-11
JP2017103486A (ja) 2017-06-08
KR20230141883A (ko) 2023-10-10
JP2013232657A (ja) 2013-11-14
KR20130082175A (ko) 2013-07-18
TW201342624A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
TWI539601B (zh) 半導體裝置及其製造方法