JP5443640B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5443640B2
JP5443640B2 JP2013122551A JP2013122551A JP5443640B2 JP 5443640 B2 JP5443640 B2 JP 5443640B2 JP 2013122551 A JP2013122551 A JP 2013122551A JP 2013122551 A JP2013122551 A JP 2013122551A JP 5443640 B2 JP5443640 B2 JP 5443640B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
insulating layer
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013122551A
Other languages
English (en)
Other versions
JP2013232657A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013122551A priority Critical patent/JP5443640B2/ja
Publication of JP2013232657A publication Critical patent/JP2013232657A/ja
Application granted granted Critical
Publication of JP5443640B2 publication Critical patent/JP5443640B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ）を
構成する技術が注目されている。薄膜トランジスタは集積回路（ＩＣ）や画像表示装置（
表示装置）のような電子デバイスに広く応用されている。
薄膜トランジスタに適用可能な半導体特性を示す材料として金属酸化物が注目されており
、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが
知られている（特許文献１及び特許文献２参照。）。
また、薄膜トランジスタを用いた電子デバイスは、さまざまな場所や用途で用いられてお
り、それによって軽量化、薄型化、耐衝撃性など要求される特性や形状も多様化している
。よって目的にあった機能性を付与された電子デバイスの開発が進められている。
例えば、遊技機に設ける半導体装置として、より遊技者が立体感を得られるように表示面
を曲面状にしたディスプレイが報告されている（例えば、特許文献３参照。）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開平７−１１４３４７号公報
上記のように半導体装置を多様な形状で用いる場合、外部からの衝撃に対して半導体装置
に高い耐性を付与することが求められる。
そこで、本発明の一形態は、酸化物半導体を用いたトランジスタを有する半導体装置にお
いて、より高い耐衝撃性を付与することを目的の一とする。
また、本発明の一形態は、より多様化する用途に対応でき、利便性が向上した信頼性の高
い半導体装置を提供することを目的の一とする。
本明細書で開示する発明の構成の一形態は、基板上に、ゲート電極層と、ゲート絶縁層と
、酸化物半導体層とを含むボトムゲート構造のトランジスタと、トランジスタ上に絶縁層
と、絶縁層上に導電層とを有し、絶縁層は酸化物半導体層を覆い、かつゲート絶縁層と接
して設けられ、酸化物半導体層のチャネル幅方向において、ゲート電極層上でゲート絶縁
層と絶縁層とは端部が一致し、導電層は、酸化物半導体層のチャネル形成領域と、ゲート
絶縁層及び絶縁層の端部とを覆い、かつゲート電極層と接して設けられる半導体装置であ
る。
本明細書で開示する発明の構成の一形態は、同一基板上にボトムゲート構造の駆動回路用
トランジスタを含む駆動回路部と、画素用トランジスタを含む画素部とを有し、駆動回路
用トランジスタは、ゲート電極層と、ゲート絶縁層と、酸化物半導体層とを含み、酸化物
半導体層上に絶縁層と、絶縁層上に導電層とが設けられ、絶縁層は酸化物半導体層を覆い
、かつゲート絶縁層と接して設けられ、酸化物半導体層のチャネル幅方向において、ゲー
ト電極層上でゲート絶縁層と絶縁層とは端部が一致し、導電層は、酸化物半導体層のチャ
ネル形成領域と、ゲート絶縁層及び絶縁層の端部とを覆い、かつゲート電極層と接して設
けられる半導体装置である。
上記構成において、ソース電極層及びドレイン電極層は、酸化物半導体層と絶縁層との間
に設けてもよいし、ゲート絶縁層と酸化物半導体層の間に設けてもよい。
上記構成においては、酸化物半導体層のチャネル形成領域はチャネル幅方向において、上
下に積層するゲート絶縁層、及び絶縁層と、さらにゲート電極層及び導電層とによって囲
まれているため耐衝撃性に優れ、基板に可撓性基板を用いて自由に形状を加工することが
できる。
酸化物半導体層を含むトランジスタを可撓性基板上に設けると、可撓性を有する半導体装
置を作製することができる。
可撓性基板上に酸化物半導体層を含むトランジスタを直接作製してもよいし、他の作製基
板に酸化物半導体層を含むトランジスタを作製し、その後可撓性基板に剥離、転置しても
よい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体
層を含むトランジスタとの間に剥離層を設けるとよい。
本明細書で開示する発明の構成の一形態は、可撓性基板上に、ゲート電極層を形成し、ゲ
ート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化
物半導体層を覆って絶縁層を形成し、ゲート絶縁層及び絶縁層に開口を形成しゲート電極
層を露出させ、ゲート絶縁層と絶縁層との積層の上部、及び開口においてゲート絶縁層と
絶縁層との積層の端部を覆い、かつゲート電極層に接して導電層を形成する半導体装置の
作製方法である。
本明細書で開示する発明の構成の一形態は、作製基板上に剥離層を形成し、剥離層上にゲ
ート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物
半導体層を形成し、酸化物半導体層を覆って絶縁層を形成し、ゲート絶縁層及び絶縁層に
開口を形成しゲート電極層を露出させ、ゲート絶縁層と絶縁層との積層の上部、及び開口
においてゲート絶縁層と絶縁層との積層の端部を覆い、かつゲート電極層に接して導電層
を形成してトランジスタを作製し、トランジスタを剥離層を用いて作製基板から支持基板
へ転置し、支持基板に転置されたトランジスタを可撓性基板上に転置する半導体装置の作
製方法である。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
本発明の一形態は、酸化物半導体層のチャネル形成領域をチャネル幅方向において、積層
するゲート絶縁層、及び絶縁層と、さらにゲート電極層及び導電層とによって囲むことに
より、耐衝撃性を付加することができる。
本発明の一形態は、可撓性を付与することで、より多様化する用途に対応でき、利便性が
向上した信頼性の高い半導体装置を提供することができる。
半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１及び図３を用
いて説明する。本実施の形態では、半導体装置の一例としてトランジスタを示す。なお、
明細書に開示する半導体装置における半導体層は、酸化物半導体層を好適に用いることが
できる。
図１（Ａ）乃至（Ｃ）に示すように、トランジスタ４１０の酸化物半導体層４０３のチャ
ネル形成領域は、チャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向を有する。
図１（Ａ）はトランジスタ４１０の平面図であり、図１（Ｂ）は図１（Ａ）に示すトラン
ジスタ４１０のチャネル長（Ｌ）方向における線Ａ１−Ａ２の断面図、図１（Ｃ）はチャ
ネル幅（Ｗ）方向における線Ｂ１−Ｂ２の断面図である。
図１（Ａ）乃至（Ｃ）に示すように、トランジスタ４１０は、絶縁表面を有する基板４０
０上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極
層４０５ａ、ドレイン電極層４０５ｂを含む。トランジスタ４１０上には、絶縁層４０７
、及び導電層４１１が順に積層されている。
また、図１（Ｃ）のチャネル幅方向の断面図において酸化物半導体層４０３はゲート絶縁
層４０２と絶縁層４０７とで上下及び端部を囲まれており、ゲート絶縁層４０２及び絶縁
層４０７は両端部で接している。ゲート絶縁層４０２の下側にはゲート電極層４０１が設
けられ、絶縁層４０７上には、酸化物半導体層４０３、ゲート絶縁層４０２、及び絶縁層
４０７の上部及びゲート絶縁層４０２、及び絶縁層４０７の両端部を覆い、かつゲート電
極層４０１と接して導電層４１１が設けられている。
よって、チャネル幅方向において酸化物半導体層４０３はゲート絶縁層４０２と絶縁層４
０７、及びゲート電極層４０１と導電層４１１とによって囲まれている。
このように、酸化物半導体層４０３の周囲をゲート絶縁層、ゲート電極層、絶縁層、及び
導電層の積層によって保護する構成とすると、図１（Ｃ）の矢印４４５に示すようなチャ
ネル幅（Ｗ）方向における力（外部から与えられる力）が加えられても、膜厚の厚い積層
構造は曲がりにくいため、積層の中心に位置する酸化物半導体層４０３へかかる力を軽減
することができる。よって外部からの衝撃による酸化物半導体層４０３の破損を防止する
ことができる。
また、ゲート絶縁層４０２及び絶縁層４０７に、ゲート電極層４０１が広く露出する開口
を形成し、該開口においてゲート電極層４０１と導電層４１１とが接する構成としている
。ゲート電極層４０１と導電層４１１として密着性のよい導電膜を用いれば、矢印４４５
に示す力によるゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、絶縁
層４０７、又は導電層４１１の界面における膜剥がれを防止することができる。
ゲート電極層４０１と導電層４１１との密着力を高めるためには接する領域を広く設ける
ことが好ましく、図１（Ａ）に示すように、ゲート電極層４０１と導電層４１１とが接す
る領域の酸化物半導体層４０３のチャネル長方向における距離を、酸化物半導体層４０３
のチャネル長の距離より長くすることが好ましい。
また、酸化物半導体層４０３を中央に配置して、その両端をゲート絶縁層４０２と絶縁層
４０７とが接して封止し、さらにその両端をゲート電極層４０１と導電層４１１とが接し
て封止するため、線Ｃ１−Ｃ２に対して線対称な構造とすることができる。よって矢印４
４５に示す力が均等に分散し、酸化物半導体層４０３において局所的に大きな力がかかる
のを防止することができる。
従って、トランジスタ４１０において酸化物半導体層４０３のチャネル幅方向における曲
げ耐性を高め、耐衝撃性を付与することができる。
駆動回路においては、より多くの電流を流すためにトランジスタのチャネル幅を長く設け
ることが好ましい。しかしチャネル幅が長いトランジスタであるとチャネル幅方向におけ
る外部からの力の影響も大きくなる。よって、本実施の形態で示したようなチャネル幅方
向への曲げ耐性を有するトランジスタを駆動回路に用いるとより効果的であり、耐衝撃性
に優れ信頼性の高い半導体装置とすることができる。
耐衝撃性を有するため、基板４００に可撓性基板を用い、可撓性を有する半導体装置とし
ての適用にも対応が可能であり、より多様化する用途に対応でき、利便性が向上した信頼
性の高い半導体装置を提供することができる。
なお、本明細書に開示するトランジスタは特に酸化物半導体層のチャネル幅方向における
曲げ耐性に優れているので、半導体装置を作製する際に曲がりやすい方向（曲げる頻度が
高い方向）にチャネル幅方向をあわせてトランジスタを作製することが好ましい。
図３（Ａ１）（Ａ２）乃至（Ｅ１）（Ｅ２）にトランジスタ４１０の作製方法の一例を示
す。なお、図３（Ａ１）乃至（Ｅ１）は図１（Ｂ）に対応しており、図３（Ａ２）乃至（
Ｅ２）は図１（Ｃ）に対応している。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板４００は、可撓性基板を用いることができ、例えばポリエチレンテ
レフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、
ポリアクリルニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカー
ボネート樹脂（ＰＣ）、ポリエーテルスルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シク
ロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、な
どを好適に用いることができる。可撓性基板として繊維体に有機樹脂が含浸された構造体
（いわゆるプリプレグ）を用いてもよい。また、基板４００には予め窒化シリコンや酸化
窒化シリコン等の窒素とシリコンを含む膜や窒化アルミニウム等の窒素とアルミニウムを
含む膜のような透水性の低い保護膜を成膜しておいても良い。
基板４００の材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物
の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊
維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、
ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビ
スオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、
Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは
、織布または不織布の状態で用い、この繊維体に有機樹脂を含浸させ有機樹脂を硬化させ
た構造体を基板４００として用いても良い。基板４００として繊維体と有機樹脂からなる
構造体を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好まし
い構成である。
また、可撓性を有する程度に薄くしたガラス基板（例えばバリウムホウケイ酸ガラスやア
ルミノホウケイ酸ガラス）や、フィルム化した金属基板を用いてもよい。金属基板を構成
する材料としては特に限定はないが、アルミニウム、銅、ニッケルやアルミニウム合金若
しくはステンレスなどの金属の合金などを好適にもちいることができる。
可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体層４０３を含む
トランジスタ４１０を直接作製してもよいし、他の作製基板に酸化物半導体層４０３を含
むトランジスタ４１０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製
基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体層を含むトランジ
スタとの間に剥離層を設けるとよい。
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜は
、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、ア
ルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材
料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は
、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層
、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層
、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又
は積層して形成することができる。
本実施の形態の酸化物半導体は、不純物を除去され、酸化物半導体の主成分以外のキャリ
ア供与体となる不純物が極力含まれないように高純度化することにより真性（Ｉ型）化又
は実質的に真性（Ｉ型）型化された酸化物半導体を用いる。
高純度化された酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）、キャリア
濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好まし
くは１×１０１１／ｃｍ３未満である。
酸化物半導体層中にキャリアが極めて少ないため、トランジスタでは、オフ電流を少なく
することができる。オフ電流は少なければ少ないほど好ましい。
このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感である
ため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸
化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なも
のとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
また、ゲート絶縁層４０２、酸化物半導体膜４４０に水素、水酸基及び水分がなるべく含
まれないようにするために、酸化物半導体膜４４０の成膜の前処理として、スパッタリン
グ装置の予備加熱室でゲート電極層４０１が形成された基板４００、又はゲート絶縁層４
０２までが形成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの
不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオ
ポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加
熱は、絶縁層４０７の成膜前に、ソース電極層４０５ａ及びドレイン電極層４０５ｂまで
形成した基板４００にも同様に行ってもよい。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜４４０を形成する（図３（Ａ１）（Ａ２）参照。）。
なお、酸化物半導体膜４４０をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着してい
る粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは
、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧
を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰
囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜４４０に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、
Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用い
ることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜
鉛（Ｚｎ）を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。ま
た、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体膜４４０は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一
または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、ま
たはＧａ及びＣｏなどがある。
本実施の形態では、酸化物半導体膜４４０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲッ
トを用いてスパッタリング法により成膜する。また、酸化物半導体膜４４０は、希ガス（
代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下におい
てスパッタ法により形成することができる。
酸化物半導体膜４４０をスパッタリング法で作製するためのターゲットとしては、例えば
、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物
ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及
び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数
比］の酸化物ターゲットを用いてもよい。
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９
．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜４４０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体
膜４４０を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例
えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好
ましい。また、排気手段としては、ターボポンプ（ターボ分子ポンプ）にコールドトラッ
プを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水
素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物
も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度
を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜４４０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層４０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜４４０の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜４４０のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜４４０のウェットエッ
チングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水
（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いるこ
とができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃に
おいて１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水
素の再混入を防ぎ、酸化物半導体層４４１を得る（図３（Ｂ１）（Ｂ２）参照。）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導
入してもよい。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい
。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、
脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化
物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高
純度化及び電気的にＩ型（真性）化する。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４４０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びド
レイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
また、ゲート絶縁層４０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜４４０に第１の加熱処理を行う前でも行った後に行ってもよい。
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領
域）、即ち、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成しても
よい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、
希ガス、または乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以
上７５０℃以下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）
を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第
２の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７０
０℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に
結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領
域を有する酸化物半導体層を形成してもよい。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４４１上に、ソース電極層及びドレイ
ン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属
窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることがで
きる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗ
などの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒
化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン
電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸
化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ
）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化イ
ンジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリ
コンを含ませたものを用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジスト
マスクを除去する。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層４４１上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタの
チャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと
よい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、
回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層４４１がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層４４１を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層４４１は一部のみがエッチングされ、溝
部（凹部）を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層４４１にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチャントとしてアンモニア過水（アンモニア
、水、過酸化水素水の混合液）を用いる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、大気に触れることなく、酸化物半導体層の一部に接する絶縁層４０７を形成する。
絶縁層４０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層４０７に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層４０７
に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体
層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層４０７はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
絶縁層４０７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニ
ウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
本実施の形態では、絶縁層４０７として膜厚２００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下におい
て行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンタ
ーゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲
気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接し
て形成する絶縁層４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これ
らが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用い
る。
酸化物半導体膜４４０の成膜時と同様に、絶縁層４０７の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した絶縁層４０７に含まれる不純物の濃度を低減
できる。また、絶縁層４０７の成膜室内の残留水分を除去するための排気手段としては、
ターボポンプ（ターボ分子ポンプ）にコールドトラップを加えたものであってもよい。
絶縁層４０７を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が絶縁層４０７と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素、
水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意
図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成
する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高
純度化及び電気的にＩ型（真性）化する。
以上の工程でトランジスタ４１０が形成される（図３（Ｃ１）（Ｃ２））参照。）。
また、絶縁層４０７に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後
の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの
不純物を酸化物シリコン層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減
させる効果を奏する。
絶縁層４０７上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて
窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方
法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入す
ることをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用
いる。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。
次に、ゲート絶縁層４０２及び絶縁層４０７を選択的に除去して、ゲート電極層４０１が
露出する開口４１２ａ、４１２ｂを形成する（図３（Ｄ１）（Ｄ２）参照。）。図３（Ｄ
２）に示すように、酸化物半導体層４０３のチャネル幅方向において、ゲート絶縁層４０
２及び絶縁層４０７が酸化物半導体層４０３を中央に囲んで封止するように、ゲート絶縁
層４０２及び絶縁層４０７に開口４１２ａ、４１２ｂを形成する。本実施の形態では、ゲ
ート絶縁層４０２と絶縁層４０７とを同マスクを用いてエッチングしたので、ゲート絶縁
層４０２と絶縁層４０７の端部は概略一致している。
次に、絶縁層４０７上に導電膜を形成し、該導電膜をフォトリソグラフィ工程を用いてエ
ッチングして導電層４１１を形成する（図３（Ｅ１）（Ｅ２）参照。）。導電層４１１は
、酸化物半導体層４０３の少なくともチャネル形成領域を覆うように形成される。
図３（Ｅ２）に示すように、ゲート電極層４０１上に設けられた酸化物半導体層４０３を
囲うゲート絶縁層４０２、及び絶縁層４０７の上部及びゲート絶縁層４０２、及び絶縁層
４０７の両端部を覆い、かつ開口に露出するゲート電極層４０１と接して、導電層４１１
を形成する。導電層４１１はゲート電極層４０１と接するため、ゲート電極層４０１と同
電位となる。
ゲート電極層４０１と同電位の導電層４１１を設ける構造とすることで、トランジスタ４
１０のバックチャネルにリーク電流による寄生チャネルが形成することを防止することが
できる。
また、導電層４１１は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタ
を含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有す
る。導電層４１１の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタ
４１０の電気的な特性が変動することを防止することができる。
本実施の形態を用いて作製した、高純度化された酸化物半導体層４０３を用いたトランジ
スタ４１０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり１０
ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができる。
また、酸化物半導体層４０３を用いたトランジスタ４１０は、比較的高い電界効果移動度
が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジ
スタを用いることで、高画質な画像を提供することができる。また、高純度化された酸化
物半導体層を含むトランジスタによって、同一基板上に駆動回路部または画素部を作り分
けて作製することができるため、半導体装置の部品点数を削減することができる。
以上のように、酸化物半導体層のチャネル形成領域をチャネル幅方向において、積層する
ゲート絶縁層、及び絶縁層と、さらにゲート電極層及び導電層とによって囲むことにより
、耐衝撃性を付加することができる。
また、可撓性を付与することで、より多様化する用途に対応でき、利便性が向上した信頼
性の高い半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置の他の一形態を図２を用いて説明する。本実施の形態では
、半導体装置の一例としてトランジスタを示す。なお、上記実施の形態１と同一部分又は
同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返
しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図２（Ａ）（Ｂ）に並列に接続されたトランジスタ４２０ａ、４２０ｂ、４２０ｃを示す
。複数のトランジスタ４２０ａ、４２０ｂ、４２０ｃは並列に接続することによって、実
質チャネル幅を広くしたことと同じ効果があり、電流量を多く流すことができる。このよ
うにチャネル幅を分割するように複数のトランジスタを並列で設ける構成などを組み合わ
せて用いることで、回路設計の自由度を向上させることができる。トランジスタ４２０ａ
、４２０ｂ、４２０ｃのような電流量を多く流すことができる構成は、駆動回路部の駆動
回路用トランジスタとして好適に用いることができる。
トランジスタ４２０ａ、４２０ｂ、４２０ｃの酸化物半導体層４２３ａ、４２３ｂ、４２
３ｃのチャネル形成領域は、チャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向を有する
。
図２（Ａ）はトランジスタ４２０ａ、４２０ｂ、４２０ｃの平面図であり、図２（Ｂ）は
図２（Ａ）に示すトランジスタ４２０ａ、４２０ｂ、４２０ｃのチャネル幅（Ｗ）方向に
おける線Ｂ３−Ｂ４の断面図である。
図２（Ａ）（Ｂ）に示すように、トランジスタ４２０ａ、４２０ｂ、４２０ｃは、絶縁表
面を有する基板４００上に、ゲート電極層４２１、ゲート絶縁層４２２（ゲート絶縁層４
２２ａ、４２２ｂ、４２２ｃ）、酸化物半導体層４２３ａ、４２３ｂ、４２３ｃ、ソース
電極層４２５ａ、ドレイン電極層４２５ｂを含む。トランジスタ４２０ａ、４２０ｂ、４
２０ｃ上には、絶縁層４２７（絶縁層４２７ａ、４２７ｂ、４２７ｃ）、及び導電層４３
１が順に積層されている。
トランジスタ４２０ａ、４２０ｂ、４２０ｃは、並列に接続されており、ゲート電極層４
２１、ソース電極層４２５ａ、及びドレイン電極層４２５ｂは共通して設けられている。
また、図２（Ｂ）のチャネル幅方向の断面図において酸化物半導体層４２３ａ、４２３ｂ
、４２３ｃは、それぞれゲート絶縁層４２２ａ、４２２ｂ、４２２ｃと絶縁層４２７ａ、
４２７ｂ、４２７ｃとで上下及び端部を囲まれており、ゲート絶縁層４２２ａ、４２２ｂ
、４２２ｃ及び絶縁層４２７ａ、４２７ｂ、４２７ｃは両端部で接している。ゲート絶縁
層４２２ａ、４２２ｂ、４２２ｃの下側にはゲート電極層４２１が設けられ、絶縁層４２
７ａ、４２７ｂ、４２７ｃ上には、酸化物半導体層４２３ａ、４２３ｂ、４２３ｃ、ゲー
ト絶縁層４２２ａ、４２２ｂ、４２２ｃ、及び絶縁層４２７ａ、４２７ｂ、４２７ｃの上
部及びゲート絶縁層４２２ａ、４２２ｂ、４２２ｃ、及び絶縁層４２７ａ、４２７ｂ、４
２７ｃの両端部を覆い、かつゲート電極層４２１と接して導電層４３１が設けられている
。
よって、チャネル幅方向において酸化物半導体層４２３ａ、４２３ｂ、４２３ｃは、それ
ぞれゲート絶縁層４２２ａ、４２２ｂ、４２２ｃと絶縁層４２７ａ、４２７ｂ、４２７ｃ
、及びゲート電極層４２１と導電層４３１とによって囲まれている。
このように、酸化物半導体層４２３ａ、４２３ｂ、４２３ｃの周囲をゲート電極層、ゲー
ト絶縁層、絶縁層、及び導電層の積層によって保護する構成とすると、チャネル幅方向に
おける力が加えられても、膜厚の厚い積層構造は曲がりにくいため、積層の中心に位置す
る酸化物半導体層４２３ａ、４２３ｂ、４２３ｃへかかる力を軽減することができる。よ
って外部からの衝撃による酸化物半導体層４２３ａ、４２３ｂ、４２３ｃの破損を防止す
ることができる。
また、ゲート絶縁層４２２（ゲート絶縁層４２２ａ、４２２ｂ、４２２ｃ）及び絶縁層４
２７（絶縁層４２７ａ、４２７ｂ、４２７ｃ）に、ゲート電極層４２１が広く露出する開
口を形成し、該開口においてそれぞれゲート電極層４２１と導電層４３１とが接する構成
としている。ゲート電極層４２１と導電層４３１として密着性のよい導電膜を用いれば、
外部からの力によるゲート電極層４２１、ゲート絶縁層４２２ａ、４２２ｂ、４２２ｃ、
酸化物半導体層４２３ａ、４２３ｂ、４２３ｃ、絶縁層４２７ａ、４２７ｂ、４２７ｃ、
又は導電層４３１の界面における膜剥がれを防止することができる。
ゲート電極層４２１と導電層４３１との密着力を高めるためには接する領域を広く設ける
ことが好ましく、図２（Ａ）に示すように、ゲート電極層４２１と導電層４３１とが接す
る領域の酸化物半導体層４２３ａ、４２３ｂ、４２３ｃのチャネル長方向における距離を
、酸化物半導体層４２３ａ、４２３ｂ、４２３ｃのチャネル長の距離より長くすることが
好ましい。
また、トランジスタ４２０ａ、４２０ｂ、４２０ｃにおいて、それぞれ酸化物半導体層４
２３ａ、４２３ｂ、４２３ｃを中央に配置して、その両端をゲート絶縁層４２２ａ、４２
２ｂ、４２２ｃと絶縁層４２７ａ、４２７ｂ、４２７ｃとが接して封止し、さらにその両
端をゲート電極層４２１と導電層４３１とが接して封止するため、それぞれ線対称な構造
とすることができる。よって外部からかかる力が均等に分散し、酸化物半導体層４２３ａ
、４２３ｂ、４２３ｃにおいて局所的に大きな力がかかるのを防止することができる。
従って、トランジスタ４２０ａ、４２０ｂ、４２０ｃにおいて酸化物半導体層４２３ａ、
４２３ｂ、４２３ｃのチャネル幅方向における曲げ耐性を高め、耐衝撃性を付与すること
ができる。
耐衝撃性を有するため、基板４００に可撓性基板を用い、可撓性を有する半導体装置とし
ての適用にも対応が可能であり、より多様化する用途に対応でき、利便性が向上した信頼
性の高い半導体装置を提供することができる。
以上のように、酸化物半導体層のチャネル形成領域をチャネル幅方向において、積層する
ゲート絶縁層、及び絶縁層と、さらにゲート電極層及び導電層とによって囲むことにより
、耐衝撃性を付加することができる。
また、可撓性を付与することで、より多様化する用途に対応でき、利便性が向上した信頼
性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置の他の一形態を図５を用いて説明する。本実施の形態では
、半導体装置の一例としてトランジスタを示す。実施の形態１に示すトランジスタと、ソ
ース電極層及びドレイン電極層の形成工程及び構造が異なる例である。よって、上記実施
の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行
うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
実施の形態１及び実施の形態２では、ソース電極層４０５ａ及びドレイン電極層４０５ｂ
を酸化物半導体層４０３と絶縁層４０７との間に設ける例を示した。本実施の形態では、
ソース電極層４０５ａ及びドレイン電極層４０５ｂを、ゲート絶縁層４０２と酸化物半導
体層４０３との間に設ける例を示す。
図５（Ａ）はトランジスタ４３０の平面図であり、図５（Ｂ）は図５（Ａ）に示すトラン
ジスタ４３０のチャネル長（Ｌ）方向における線Ａ５−Ａ６の断面図、図５（Ｃ）はチャ
ネル幅（Ｗ）方向における線Ｂ５−Ｂ６の断面図である。
図５（Ａ）乃至（Ｃ）示すトランジスタ４３０はボトムゲート型のトランジスタであり、
基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、ソース電極層４０５ａ、ド
レイン電極層４０５ｂ、及び酸化物半導体層４０３を含む。また、トランジスタ４３０を
覆い、酸化物半導体層４０３に接する絶縁層４０７が設けられている。
トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４０
１上に接して設けられ、ゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極層
４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４０
５ａ、ドレイン電極層４０５ｂ上に酸化物半導体層４０３が設けられている。
また、図５（Ｃ）のチャネル幅方向の断面図において酸化物半導体層４０３はゲート絶縁
層４０２と絶縁層４０７とで上下及び端部を囲まれており、ゲート絶縁層４０２及び絶縁
層４０７は両端部で接している。ゲート絶縁層４０２の下側にはゲート電極層４０１が設
けられ、絶縁層４０７上には、酸化物半導体層４０３、ゲート絶縁層４０２、及び絶縁層
４０７の上部及びゲート絶縁層４０２、及び絶縁層４０７の両端部を覆い、かつゲート電
極層４０１と接して導電層４１１が設けられている。
よって、チャネル幅方向において酸化物半導体層４０３はゲート絶縁層４０２と絶縁層４
０７、及びゲート電極層４０１と導電層４１１とによって囲まれている。
このように、酸化物半導体層４０３の周囲をゲート絶縁層、ゲート電極層、絶縁層、及び
導電層の積層によって保護する構成とすると、チャネル幅（Ｗ）方向における力（外部か
ら与えられる力）が加えられても、膜厚の厚い積層構造は曲がりにくいため、積層の中心
に位置する酸化物半導体層４０３へかかる力を軽減することができる。よって外部からの
衝撃による酸化物半導体層４０３の破損を防止することができる。
また、ゲート絶縁層４０２及び絶縁層４０７に、ゲート電極層４０１が広く露出する開口
を形成し、該開口においてゲート電極層４０１と導電層４１１とが接する構成としている
。ゲート電極層４０１と導電層４１１として密着性のよい導電膜を用いれば、外部から与
えられる力によるゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、絶
縁層４０７、又は導電層４１１の界面における膜剥がれを防止することができる。
ゲート電極層４０１と導電層４１１との密着力を高めるためには接する領域を広く設ける
ことが好ましく、図５（Ａ）に示すように、ゲート電極層４０１と導電層４１１とが接す
る領域の酸化物半導体層４０３のチャネル長方向における距離を、酸化物半導体層４０３
のチャネル長の距離より長くすることが好ましい。
また、酸化物半導体層４０３を中央に配置して、その両端をゲート絶縁層４０２と絶縁層
４０７とが接して封止し、さらにその両端をゲート電極層４０１と導電層４１１とが接し
て封止するため、線対称な構造とすることができる。よって外部から与えられる力が均等
に分散し、酸化物半導体層４０３において局所的に大きな力がかかるのを防止することが
できる。
従って、トランジスタ４３０において酸化物半導体層４０３のチャネル幅方向における曲
げ耐性を高め、耐衝撃性を付与することができる。
耐衝撃性を有するため、基板４００に可撓性基板を用い、可撓性を有する半導体装置とし
ての適用にも対応が可能であり、より多様化する用途に対応でき、利便性が向上した信頼
性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、他の作製基板より剥離、転置工程を行って可撓性基板上にトランジス
タを設ける半導体装置の作製方法の例を示す。本発明の一態様の半導体装置について図４
を用いて説明する。なお、本実施の形態は、実施の形態１と工程が一部異なる点以外は同
じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
半導体装置の作製方法の一例を、図４を用いて詳細に説明する。
第１の作製基板３００上に剥離層３０２を形成し、剥離層３０２上に第１の絶縁層３０１
を形成する。好ましくは、形成された剥離層３０２を大気に曝すことなく、第１の絶縁層
３０１を連続して形成する。連続して形成することにより、剥離層３０２と第１の絶縁層
３０１の間にゴミや、不純物の混入を防ぐことができる。
第１の作製基板３００としては、ガラス基板、石英基板、サファイア基板、セラミック基
板、金属基板などを用いることができる。ガラス基板としては、バリウムホウケイ酸ガラ
スやアルミノホウケイ酸ガラスなどを用いることができる。また、本実施の形態の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。半導体装置の作製工程に
おいて、その行う工程に合わせて作製基板を適宜選択することができる。
なお、本工程では、剥離層３０２を第１の作製基板３００の全面に設ける場合を示してい
るが、必要に応じて第１の作製基板３００の全面に剥離層３０２を設けた後に当該剥離層
３０２を選択的に除去し、所望の領域にのみ剥離層を設けてもよい。また、図４では、第
１の作製基板３００に接して剥離層３０２を形成しているが、必要に応じて、第１の作製
基板３００と剥離層３０２の間に酸化シリコン層、酸化窒化シリコン層、窒化シリコン層
、窒化酸化シリコン層等の絶縁層を形成してもよい。
剥離層３０２は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル
（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ
）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）
、イリジウム（Ｉｒ）、シリコン（Ｓｉ）から選択された元素、又は元素を主成分とする
合金材料、又は前記元素を主成分とする化合物材料からなり、単層又は積層された層であ
る。シリコンを含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
剥離層３０２は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により形成で
きる。なお、塗布法はスピンコーティング法、液滴吐出法、ディスペンス法を含む。
剥離層３０２が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタン
グステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しく
は酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングス
テンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タン
グステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当す
る。
剥離層３０２が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン
層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングス
テン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物
又は窒化酸化物を形成する。
剥離層３０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造
を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層
を形成することで、タングステンを含む層と絶縁層との界面に、タングステンの酸化物を
含む層が形成されることを活用してもよい。
また、剥離層を形成して作製基板にトランジスタを形成する場合、酸化物半導体層の脱水
化、脱水素化の加熱処理によって剥離層も加熱され、後の工程で作製基板より支持基板に
剥離を行う際、剥離層界面での剥離が容易になる。
また、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸
化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。ま
たプラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素単体、あるいは前記ガスとその
他のガスとの混合気体雰囲気下で行ってもよい。これは、タングステンの窒化物、酸化窒
化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成
後、その上層に窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層を形成すると
よい。
剥離層３０２上に被剥離層３０４を形成する（図４（Ａ）参照。）。被剥離層３０４は、
第１の絶縁層３０１と、トランジスタ４１０を有する。
はじめに、第１の絶縁層３０１を剥離層３０２上に形成する。第１の絶縁層３０１は、窒
化シリコンや酸化窒化シリコン、窒化酸化シリコン等、窒素とシリコンを含む絶縁膜を単
層または多層で形成するのが好ましい。
第１の絶縁層３０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等を用い
て形成することが可能であり、例えば、プラズマＣＶＤ法によって成膜温度を２５０℃〜
４００℃として形成することで、緻密で非常に透水性の低い膜とすることができる。なお
、第１の絶縁層３０１の厚さは１０ｎｍ以上１０００ｎｍ以下、さらには１００ｎｍ以上
７００ｎｍ以下が好ましい。
第１の絶縁層３０１を設けることで、後の剥離工程において剥離層３０２との界面での剥
離が容易になる。さらに、後の剥離工程において半導体素子や配線に亀裂やダメージが入
るのを防ぐことができる。また、第１の絶縁層３０１は半導体装置の保護層として機能す
る。
第１の絶縁層３０１上にトランジスタ４１０を形成し、被剥離層３０４を形成する。被剥
離層３０４は、実施の形態１で説明する方法を適用して形成できるためここでは詳細な説
明を省く。
なお、本実施の形態では絶縁層４０７上に保護絶縁層４０９との積層構造とする例を示す
。本実施の形態では、保護絶縁層４０９として、絶縁層４０７まで形成された基板４００
を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパ
ッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する（図４
（Ａ）参照。）。この場合においても、絶縁層４０７と同様に、処理室内の残留水分を除
去しつつ保護絶縁層４０９を成膜することが好ましい。
また、トランジスタ４１０上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁
膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテ
ン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積
層させることで、平坦化絶縁膜を形成してもよい。
次に、除去可能な接着層３０５を用いて、第２の作製基板３０６を一時的に被剥離層３０
４に貼り合わせる。第２の作製基板３０６を被剥離層３０４に貼り合わせることにより、
被剥離層３０４を剥離層３０２から容易に剥離できる。また、剥離工程を通じて被剥離層
３０４に加わる応力が緩和され、トランジスタを保護できる。また、除去可能な接着層３
０５を用いるため、第２の作製基板３０６が不要になれば、容易に取り除くことができる
。
除去可能な接着層３０５としては、例えば水溶性樹脂をその例に挙げることができる。塗
布した水溶性樹脂は被剥離層３０４の凹凸を緩和し、第２の作製基板３０６との貼り合わ
せを容易にする。また、除去可能な接着層３０５として、光または熱により剥離可能な粘
着剤を水溶性樹脂に積層したものを用いてもよい。
次に、被剥離層３０４を第１の作製基板３００から剥離する（図４（Ｂ）参照。）。剥離
方法には様々な方法を用いることができる。
例えば剥離層３０２として、金属酸化膜を第１の絶縁層３０１に接する側に形成した場合
には、当該金属酸化膜を結晶化により脆弱化して、被剥離層３０４を第１の作製基板３０
０から剥離することができる。また、当該金属酸化膜を結晶化により脆弱化した後、さら
に剥離層３０２の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによ
りエッチングして除去し、脆弱化した金属酸化膜において剥離してもよい。
また剥離層３０２として、窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質シリ
コン膜、水素含有合金膜、酸素含有合金膜など）を用い、第１の作製基板３００として透
光性を有する基板を用いた場合には、第１の作製基板３００から剥離層３０２にレーザ光
を照射して、剥離層内に含有する窒素、酸素や水素を気化させて、第１の作製基板３００
と剥離層３０２との間で剥離する方法を用いることができる。
また剥離層３０２をエッチングにより除去することで、被剥離層３０４を第１の作製基板
３００から剥離しても良い。
また、第１の作製基板３００を機械的に研磨し除去する方法や、第１の作製基板３００を
ＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスまたはＨＦによるエッチングで除去
する方法等を用いることができる。この場合、剥離層３０２を用いなくともよい。
また、レーザ光の照射、ガスや溶液などによるエッチング、又は、鋭いナイフやメスなど
を用いて、剥離層３０２を露出させる溝を形成し、溝をきっかけとして剥離層３０２と保
護層として機能する第１の絶縁層３０１の界面において被剥離層３０４を第１の作製基板
３００から剥離することもできる。
剥離方法としては、例えば、機械的な力を加えること（人間の手や把治具で引き剥がす処
理や、ローラーを回転させながら分離する処理等）を用いて行えばよい。また、溝に液体
を滴下し、剥離層３０２及び第１の絶縁層３０１の界面に液体を浸透させて剥離層３０２
から被剥離層３０４を剥離してもよい。また、溝にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ
化ガスを導入し、剥離層３０２をフッ化ガスでエッチングし除去して、絶縁表面を有する
第１の作製基板３００から被剥離層３０４を剥離する方法を用いてもよい。また、剥離を
行う際に水などの液体をかけながら剥離してもよい。
その他の剥離方法としては、剥離層３０２をタングステンで形成した場合は、アンモニア
水と過酸化水素水の混合溶液により剥離層をエッチングしながら剥離を行うことができる
。
次に、被剥離層３０４に基板４００を、樹脂層３０７を用いて接着する（図４（Ｃ）参照
。）。
基板４００としては、実施の形態１で示したような可撓性を有する基板を用いることがで
きる。
樹脂層３０７としては、紫外線硬化型接着剤など光硬化型の接着剤、反応硬化型接着剤、
熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いることができる。これ
らの接着剤の材質としてはエポキシ樹脂やアクリル樹脂、シリコーン樹脂、フェノール樹
脂などを用いることができる。
なお、基板４００としてプリプレグを用いた場合には、接着剤を用いず直接被剥離層３０
４と基板４００とを圧着して貼り合わせる。この際、当該構造体の有機樹脂としては、反
応硬化型、熱硬化型、紫外線硬化型など追加処理を施すことによって硬化が進行するもの
を用いると良い。
基板４００を設けた後、第２の作製基板３０６及び除去可能な接着層３０５を除去して、
トランジスタ４１０を露出させる（図４（Ｄ）参照。）。
以上の工程により、転置工程を用いて、基板４００上にトランジスタ４１０を形成するこ
とができる。
なお、本実施の形態では、被剥離層にトランジスタまでを設ける方法を例示したが、本明
細書中で開示する発明はこれに限らず、他の表示素子まで形成してから（例えば発光素子
など）剥離及び転置を行ってもよい。
本実施の形態によれば、耐熱性の高い基板を利用して作製したトランジスタを、薄くかつ
軽量な可撓性基板に転置できる。従って、基板の耐熱性に縛られることなく、可撓性を有
する半導体装置を形成できる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
実施の形態１乃至４で一例を示したトランジスタを用いて表示機能を有する半導体装置（
表示装置ともいう）を作製することができる。実施の形態１乃至４で一例を示したトラン
ジスタは駆動回路部に用いるとより効果的である。また、トランジスタを用いて駆動回路
の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成する
ことができる。
図６（Ａ）（Ｂ）において、第１の基板４００１上に設けられた画素部４００２と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図６（Ａ）（
Ｂ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図６（Ａ）（Ｂ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図６（Ａ）（Ｂ）においては、信号線駆動回路４００３を別途形成し、第１の基板４
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｂ）は、ＴＡＢ方法
により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、走査線駆動回路４００４のトランジスタとして、実施の形態１乃至４で一例を示し
たトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図７乃至９を用いて説明する。図７乃至９は、図６（Ａ）
のＭ−Ｎにおける断面図に相当する。
図７乃至９で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有
しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と
異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７乃至９では、画素部４００２に含まれるトランジス
タ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示してい
る。図７では、トランジスタ４０１０、４０１１上には絶縁層４０２０が設けられ、図８
及び図９ではさらに、絶縁層４０２１が設けられている。なお、絶縁膜４０２３は下地膜
として機能する絶縁膜である。
本実施の形態では、走査線駆動回路４００４のトランジスタ４０１１として、実施の形態
１で一例を示したトランジスタを適用している。トランジスタ４０１１は酸化物半導体層
のチャネル幅方向においてチャネル形成領域が上下のゲート絶縁層、ゲート電極層、絶縁
層、及び導電層で囲まれた構造である。駆動回路においては、より多くの電流を流すため
にトランジスタのチャネル幅を長く設けることが好ましい。よって、実施の形態１乃至４
で示したようなチャネル幅方向への曲げ耐性を有するトランジスタであると、耐衝撃性に
優れ信頼性の高い半導体装置とすることができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を
用いることができる。
図７に表示素子として液晶素子用いた液晶表示装置の例を示す。図７において、表示素子
である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層
４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４
０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設
けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層
する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー
相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光
学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設け
なくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる
静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減すること
ができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層
を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動
して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有す
る液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の酸化物半導体層
を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下
、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用するこ
とができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方
式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（
サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイ
ン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図８に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４
５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。
なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電
極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取
り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
図９に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図９
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられて
おり、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極
層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と
電気的に接続される。
なお、図７乃至図９において、第１の基板４００１、第２の基板４００６としては、可撓
性を有する基板を用いることができ、例えば透光性を有するプラスチック基板などを用い
ることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏ
ｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエ
ステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウム
ホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもで
きる。
絶縁層４０２０はトランジスタの保護膜として機能する。
なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防
ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコ
ン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜
、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、
又は積層で形成すればよい。
また、平坦化絶縁膜として機能する絶縁層４０２１は、アクリル、ポリイミド、ベンゾシ
クロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる
。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳ
Ｇ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これ
らの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２０、絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパ
ッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェッ
ト法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテ
ンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導
体等が挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至４で示したトランジスタを適用することで、様々な機能を
有する表示装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。
図１０（Ａ）（Ｂ）は、上記実施の形態を適用して形成される可撓性を有する半導体装置
を電子ブックに適用した例である。図１０（Ａ）は、電子ブックを開いた状態であり、図
１０（Ｂ）は電子ブックを閉じた状態である。第１の表示パネル４３１１、第２の表示パ
ネル４３１２、第３の表示パネル４３１３に上記実施の形態を適用して形成される可撓性
を有する半導体装置を用いることができる。
第１の筐体４３０５は第１の表示部４３０１を有する第１の表示パネル４３１１を有し、
第２の筐体４３０６は操作部４３０４及び第２の表示部４３０７を有する第２の表示パネ
ル４３１２を有し、両面表示型パネルである第３の表示パネル４３１３は、第３の表示部
４３０２及び第４の表示部４３１０を有し、第３の表示パネル４３１３は、第１の表示パ
ネル４３１１と第２の表示パネル４３１２の間に挿入されている。第１の筐体４３０５、
第１の表示パネル４３１１、第３の表示パネル４３１３、第２の表示パネル４３１２、及
び第２の筐体４３０６は駆動回路が内部に設けられた綴じ部４３０８によって接続されて
いる。図１０の電子ブックは第１の表示部４３０１、第２の表示部４３０７、第３の表示
部４３０２、及び第４の表示部４３１０の４つの表示画面を有している。
第１の筐体４３０５、第１の表示パネル４３１１、第３の表示パネル４３１３、第２の表
示パネル４３１２、及び第２の筐体４３０６は可撓性を有しており、フレキシビリティが
高い。また、第１の筐体４３０５、第２の筐体４３０６にプラスチック基板を用い、第３
の表示パネル４３１３に薄いフィルムを用いると、薄型な電子ブックとすることができる
。
第３の表示パネル４３１３は第３の表示部４３０２及び第４の表示部４３１０を有する両
面表示型パネルである。第３の表示パネル４３１３は、両面射出型の表示パネルを用いて
もよいし、片面射出型の表示パネルを貼り合わせて用いてもよい。
図１１は、上記実施の形態を適用して形成される半導体装置を、室内の照明装置３００１
として用いた例である。上記実施の形態で示した半導体装置は大面積化も可能であるため
、大面積の照明装置として用いることができる。また、上記実施の形態で示した半導体装
置は、卓上照明器具３０００として用いることも可能である。なお、照明器具には天井固
定型の照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯など
も含まれる。
以上のように、実施の形態１乃至５で示した半導体装置は、上記のような様々な電子機器
に配置することができ、信頼性の高い電子機器を提供することができる。

Claims (5)

  1. トランジスタを有し、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極の上方に位置する第１の絶縁層と、
    前記第１の絶縁層を介して、前記ゲート電極の上方に位置する酸化物半導体層と、
    前記酸化物半導体層の上方に位置する第２の絶縁層と、
    前記第２の絶縁層を介して、前記酸化物半導体層の上方に位置する導電層と、
    前記酸化物半導体層と電気的に接続されたソース電極及びドレイン電極と、
    を有し、
    前記トランジスタのチャネル形成領域は、前記酸化物半導体層の表面に対して垂直にｃ軸配向した結晶領域を有し、
    前記導電層は、前記ゲート電極と重なる領域を有し、
    前記導電層は、前記ゲート電極と電気的に接続されており、
    前記ゲート電極及び前記導電層のそれぞれは、前記トランジスタのチャネル幅方向における前記酸化物半導体層の両端を越えて延びていることを特徴とする半導体装置。
  2. トランジスタを有し、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極の上方に位置する第１の絶縁層と、
    前記第１の絶縁層を介して、前記ゲート電極の上方に位置する酸化物半導体層と、
    前記酸化物半導体層の上方に位置する第２の絶縁層と、
    前記第２の絶縁層を介して、前記酸化物半導体層の上方に位置する導電層と、
    前記酸化物半導体層と電気的に接続されたソース電極及びドレイン電極と、
    を有し、
    前記トランジスタのチャネル形成領域は、前記酸化物半導体層の表面に対して垂直にｃ軸配向した結晶領域を有し、
    前記導電層は、前記ゲート電極と重なる領域を有し、
    前記導電層は、前記ゲート電極と電気的に接続されており、
    前記酸化物半導体層が、前記ゲート電極、前記第１の絶縁層、前記第２の絶縁層、及び前記導電層に囲まれるように、前記ゲート電極及び前記導電層のそれぞれは、前記トランジスタのチャネル幅方向における前記酸化物半導体層の両端を越えて延びていることを特徴とする半導体装置。
  3. トランジスタを有し、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極の上方に位置する第１の絶縁層と、
    前記第１の絶縁層を介して、前記ゲート電極の上方に位置する酸化物半導体層と、
    前記酸化物半導体層の上方に位置する第２の絶縁層と、
    前記第２の絶縁層を介して、前記酸化物半導体層の上方に位置する導電層と、
    前記酸化物半導体層と電気的に接続されたソース電極及びドレイン電極と、
    を有し、
    前記トランジスタのチャネル形成領域は、前記酸化物半導体層の表面に対して垂直にｃ軸配向した結晶領域を有し、
    前記導電層は、前記ゲート電極と重なる領域を有し、
    前記導電層は、前記ゲート電極と電気的に接続されており、
    前記第２の絶縁層は、第１の開口部及び第２の開口部を有し、
    前記第１の開口部及び前記第２の開口部の間に前記酸化物半導体層が配置されるように、前記第１の開口部及び前記第２の開口部は前記トランジスタのチャネル幅方向に配列しており、
    前記第１の開口部内及び前記第２の開口部内に前記導電層の一部が形成されるように、前記ゲート電極及び前記導電層のそれぞれは、前記トランジスタのチャネル幅方向における前記酸化物半導体層の両端を越えて延びていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記トランジスタのチャネル幅方向における前記酸化物半導体層の両端の外側において、前記導電層は前記ゲート電極と電気的に接続していることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記酸化物半導体層は、ＩｎとＺｎとを含むことを特徴とする半導体装置。
JP2013122551A 2010-02-05 2013-06-11 半導体装置 Expired - Fee Related JP5443640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013122551A JP5443640B2 (ja) 2010-02-05 2013-06-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010024385 2010-02-05
JP2010024385 2010-02-05
JP2013122551A JP5443640B2 (ja) 2010-02-05 2013-06-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011020373A Division JP5859210B2 (ja) 2010-02-05 2011-02-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2013232657A JP2013232657A (ja) 2013-11-14
JP5443640B2 true JP5443640B2 (ja) 2014-03-19

Family

ID=44352969

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011020373A Active JP5859210B2 (ja) 2010-02-05 2011-02-02 半導体装置
JP2013122551A Expired - Fee Related JP5443640B2 (ja) 2010-02-05 2013-06-11 半導体装置
JP2015244792A Active JP6101778B2 (ja) 2010-02-05 2015-12-16 半導体装置
JP2017034443A Active JP6415614B2 (ja) 2010-02-05 2017-02-27 半導体装置
JP2018187478A Active JP6669832B2 (ja) 2010-02-05 2018-10-02 半導体装置
JP2020032069A Active JP6979476B2 (ja) 2010-02-05 2020-02-27 表示装置および電子機器
JP2021185453A Active JP7431209B2 (ja) 2010-02-05 2021-11-15 半導体装置
JP2024013932A Pending JP2024040240A (ja) 2010-02-05 2024-02-01 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011020373A Active JP5859210B2 (ja) 2010-02-05 2011-02-02 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2015244792A Active JP6101778B2 (ja) 2010-02-05 2015-12-16 半導体装置
JP2017034443A Active JP6415614B2 (ja) 2010-02-05 2017-02-27 半導体装置
JP2018187478A Active JP6669832B2 (ja) 2010-02-05 2018-10-02 半導体装置
JP2020032069A Active JP6979476B2 (ja) 2010-02-05 2020-02-27 表示装置および電子機器
JP2021185453A Active JP7431209B2 (ja) 2010-02-05 2021-11-15 半導体装置
JP2024013932A Pending JP2024040240A (ja) 2010-02-05 2024-02-01 半導体装置

Country Status (5)

Country Link
US (11) US8274079B2 (ja)
JP (8) JP5859210B2 (ja)
KR (11) KR20230141883A (ja)
TW (11) TWI524526B (ja)
WO (1) WO2011096263A1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
CN103972246B (zh) * 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CN112242173A (zh) 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
KR20230141883A (ko) * 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
WO2012155099A1 (en) * 2011-05-12 2012-11-15 Universal Display Corporation Flexible lighting devices
CN103503124B (zh) * 2011-06-21 2016-06-01 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件及其制造方法、以及有机el显示装置
CN103503153B (zh) 2011-06-21 2016-09-21 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件和有机el显示装置
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
WO2013073089A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JPWO2013073086A1 (ja) 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5935064B2 (ja) 2012-05-31 2016-06-15 イー インク コーポレイション 画像表示媒体の駆動装置、画像表示装置、及び駆動プログラム
TWI669835B (zh) * 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
DE112013003609B4 (de) * 2012-07-20 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät, das die Anzeigevorrichtung beinhaltet
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
KR20140109261A (ko) * 2013-03-05 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
TWI742574B (zh) * 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102358739B1 (ko) 2013-05-20 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
WO2014202678A1 (en) * 2013-06-20 2014-12-24 Eth Zurich Method for fabricating a flexible electronic membrane and flexible electronic membrane fabricated by such method
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
KR20150017193A (ko) * 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
KR102446991B1 (ko) * 2013-09-13 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
CN104576652A (zh) * 2013-10-23 2015-04-29 群创光电股份有限公司 薄膜晶体管基板、其制备方法、以及包含其的显示面板
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
CN110010625A (zh) 2013-12-02 2019-07-12 株式会社半导体能源研究所 显示装置及其制造方法
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102107008B1 (ko) * 2013-12-16 2020-05-29 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
CN111048509B (zh) * 2014-03-28 2023-12-01 株式会社半导体能源研究所 半导体装置
CN106256017B (zh) * 2014-04-18 2020-02-07 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
KR20170013240A (ko) * 2014-05-30 2017-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
JP6602585B2 (ja) * 2014-08-08 2019-11-06 株式会社半導体エネルギー研究所 表示装置および電子機器
TWI566388B (zh) * 2014-08-12 2017-01-11 群創光電股份有限公司 顯示面板
TWI533055B (zh) * 2014-09-30 2016-05-11 群創光電股份有限公司 顯示面板
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6506973B2 (ja) * 2015-01-21 2019-04-24 株式会社ジャパンディスプレイ 表示装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI695513B (zh) 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
JP7023114B2 (ja) 2015-11-20 2022-02-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、電子機器
US10411013B2 (en) 2016-01-22 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
JP2018022879A (ja) 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
KR102554183B1 (ko) 2016-07-29 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
FR3074960B1 (fr) * 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
CN108807423B (zh) * 2018-06-13 2020-11-10 京东方科技集团股份有限公司 柔性电子器件及其制造方法、柔性显示装置
CN109686794B (zh) * 2019-01-02 2021-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置
CN116544151B (zh) * 2023-07-05 2023-09-19 砺铸智能设备(天津)有限公司 一种用于芯片的检测、封装设备

Family Cites Families (228)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2727562B2 (ja) 1988-04-27 1998-03-11 ソニー株式会社 表示装置
JP3008485B2 (ja) 1990-11-16 2000-02-14 セイコーエプソン株式会社 薄膜トランジスタ
JPH0548087A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05326956A (ja) 1992-05-15 1993-12-10 Sony Corp ボトムゲート型薄膜トランジスタ、半導体装置、及びその製造方法
JPH0621455A (ja) * 1992-06-30 1994-01-28 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH07114347A (ja) 1993-10-14 1995-05-02 Alps Electric Co Ltd ディスプレイ装置およびその製造方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
FR2756104B1 (fr) 1996-11-19 1999-01-29 Sgs Thomson Microelectronics Fabrication de circuits integres bipolaires/cmos
JP3425851B2 (ja) 1997-06-30 2003-07-14 日本電気株式会社 液晶表示装置用薄膜トランジスタ
KR100243297B1 (ko) 1997-07-28 2000-02-01 윤종용 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100525044B1 (ko) * 1999-02-10 2005-10-31 엘지.필립스 엘시디 주식회사 박막 트랜지스터형 광 감지소자 제조방법
US7052350B1 (en) * 1999-08-26 2006-05-30 Micron Technology, Inc. Field emission device having insulated column lines and method manufacture
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2004507096A (ja) 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 有機電界効果トランジスタ（ｏｆｅｔ），該有機電界効果トランジスタの製造方法、前記有機電界効果トランジスタから形成される集積回路、及び該集積回路の使用
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6982194B2 (en) 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002368229A (ja) 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
US6794682B2 (en) 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP2003051599A (ja) 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR20030086168A (ko) 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7250930B2 (en) * 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004349583A (ja) 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005045017A (ja) 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US6931685B2 (en) * 2003-09-12 2005-08-23 Dreamwell, Ltd. One-sided mattress
JP2005166713A (ja) * 2003-11-28 2005-06-23 Sharp Corp 電界効果型トランジスタ
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060022897A1 (en) * 2004-07-27 2006-02-02 Windover Lisa A Method and system for transforming a display into a mirror
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4799842B2 (ja) 2004-10-08 2011-10-26 Ｊｕｋｉ株式会社 ミシンの中押え装置
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
JP4654675B2 (ja) 2004-12-14 2011-03-23 ソニー株式会社 液晶パネル
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5084169B2 (ja) 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100715228B1 (ko) * 2005-06-18 2007-05-04 삼성전자주식회사 곡면 구조를 갖는 소노스 메모리 소자 및 그 제조방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US8138502B2 (en) * 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
EP1920459A4 (en) * 2005-08-12 2012-07-25 Semiconductor Energy Lab PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
TWI411095B (zh) * 2005-09-29 2013-10-01 Semiconductor Energy Lab 記憶裝置
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123377A (ja) 2005-10-26 2007-05-17 Matsushita Electric Ind Co Ltd 有機半導体素子モジュール
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR100667090B1 (ko) 2005-11-16 2007-01-11 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 평판표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4458048B2 (ja) 2006-02-23 2010-04-28 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2007250804A (ja) 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP4755245B2 (ja) * 2006-03-29 2011-08-24 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007288078A (ja) * 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI299213B (en) 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5332091B2 (ja) 2006-08-29 2013-11-06 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR20080057415A (ko) 2006-12-20 2008-06-25 삼성전자주식회사 박막 트랜지스터, 이를 갖는 어레이 기판 및 이를 갖는표시패널
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP5064094B2 (ja) 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009059894A (ja) * 2007-08-31 2009-03-19 Oki Electric Ind Co Ltd 半導体装置
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009088239A (ja) * 2007-09-28 2009-04-23 Sharp Corp 半導体装置およびその製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8344390B2 (en) 2007-10-31 2013-01-01 Sumitomo Chemical Company, Limited Thin film active element group, thin film active element array, organic light emitting device, display apparatus, and thin film active element manufacturing method
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
US7812348B2 (en) * 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US8054071B2 (en) 2008-03-06 2011-11-08 Allegro Microsystems, Inc. Two-terminal linear sensor
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010003723A (ja) 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101488927B1 (ko) 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
TWI368299B (en) * 2008-08-15 2012-07-11 Nanya Technology Corp Vertical transistor and array of vertical transistor
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4364930B2 (ja) 2008-10-16 2009-11-18 株式会社半導体エネルギー研究所 半導体装置
KR20100054453A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
KR101593443B1 (ko) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110056127A (ko) * 2009-11-20 2011-05-26 삼성전자주식회사 트랜지스터용 반도체 제조 방법 및 트랜지스터의 제조 방법
KR101649732B1 (ko) * 2009-12-10 2016-08-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20230141883A (ko) 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR101465196B1 (ko) 2014-11-25
TW201840001A (zh) 2018-11-01
KR20130079670A (ko) 2013-07-10
US20130299821A1 (en) 2013-11-14
US20160071889A1 (en) 2016-03-10
US20170278875A1 (en) 2017-09-28
US9202923B2 (en) 2015-12-01
KR20180006507A (ko) 2018-01-17
US8274079B2 (en) 2012-09-25
JP2024040240A (ja) 2024-03-25
KR20120117914A (ko) 2012-10-24
TW201814908A (zh) 2018-04-16
TWI521701B (zh) 2016-02-11
JP2020080430A (ja) 2020-05-28
WO2011096263A1 (en) 2011-08-11
TW201342622A (zh) 2013-10-16
JP7431209B2 (ja) 2024-02-14
KR20150010776A (ko) 2015-01-28
KR101399609B1 (ko) 2014-05-27
KR20200035488A (ko) 2020-04-03
JP5859210B2 (ja) 2016-02-10
TW201342625A (zh) 2013-10-16
US20130001544A1 (en) 2013-01-03
JP2018201058A (ja) 2018-12-20
JP6415614B2 (ja) 2018-10-31
KR101399611B1 (ko) 2014-05-27
TW201342623A (zh) 2013-10-16
TW201943082A (zh) 2019-11-01
TWI539601B (zh) 2016-06-21
TWI773027B (zh) 2022-08-01
US20230022290A1 (en) 2023-01-26
TWI612673B (zh) 2018-01-21
KR20130077903A (ko) 2013-07-09
TWI644439B (zh) 2018-12-11
US9728555B2 (en) 2017-08-08
TW202131520A (zh) 2021-08-16
TW201635552A (zh) 2016-10-01
TWI517401B (zh) 2016-01-11
JP2011181913A (ja) 2011-09-15
US10615179B2 (en) 2020-04-07
TWI559556B (zh) 2016-11-21
JP2016054325A (ja) 2016-04-14
TWI552346B (zh) 2016-10-01
KR20200124335A (ko) 2020-11-02
TWI524526B (zh) 2016-03-01
KR102581069B1 (ko) 2023-09-20
TWI669826B (zh) 2019-08-21
KR101399610B1 (ko) 2014-05-27
US20130069059A1 (en) 2013-03-21
JP6101778B2 (ja) 2017-03-22
US8878180B2 (en) 2014-11-04
KR20190038687A (ko) 2019-04-08
TW201203544A (en) 2012-01-16
US20200194467A1 (en) 2020-06-18
US11101295B2 (en) 2021-08-24
US9991288B2 (en) 2018-06-05
TW201511292A (zh) 2015-03-16
US8674354B2 (en) 2014-03-18
JP6669832B2 (ja) 2020-03-18
US11749686B2 (en) 2023-09-05
US20210210520A1 (en) 2021-07-08
JP6979476B2 (ja) 2021-12-15
TWI742378B (zh) 2021-10-11
KR20130077904A (ko) 2013-07-09
KR101819197B1 (ko) 2018-02-28
US20110193077A1 (en) 2011-08-11
KR102172343B1 (ko) 2020-10-30
US20180211980A1 (en) 2018-07-26
US20230387135A1 (en) 2023-11-30
JP2022010293A (ja) 2022-01-14
US11469255B2 (en) 2022-10-11
JP2017103486A (ja) 2017-06-08
KR20230141883A (ko) 2023-10-10
JP2013232657A (ja) 2013-11-14
KR20130082175A (ko) 2013-07-18
TW201342624A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
JP6415614B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Ref document number: 5443640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees