TW201216409A - Process for production of semiconductor device - Google Patents

Process for production of semiconductor device Download PDF

Info

Publication number
TW201216409A
TW201216409A TW100127630A TW100127630A TW201216409A TW 201216409 A TW201216409 A TW 201216409A TW 100127630 A TW100127630 A TW 100127630A TW 100127630 A TW100127630 A TW 100127630A TW 201216409 A TW201216409 A TW 201216409A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
type
trench
tantalum carbide
Prior art date
Application number
TW100127630A
Other languages
English (en)
Inventor
Takeyoshi Masuda
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201216409A publication Critical patent/TW201216409A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

201216409 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置之製造方法，更特定而言 係關於一種利用形成於碳化矽層且包含特定結晶面之傾斜 、 面之半導體裝置之製造方法。 【先前技術】 j 先前，提出有使用碳化矽（SiC)作為半導體裝置之材 料。例如，提出有使用碳化矽形成溝槽閘極型之MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor，金屬 氧化物半導體場效電晶體）（參照日本專利特開2008-235546 號公報（專利文獻1))。 於曰本專利特開2008-235546號公報中，提出有為提高 溝槽閘極型之MOSFET中之閘極絕緣膜之耐壓，而使内部 配置有閘極電極及閘極絕緣膜之溝槽（trench)之側壁為錐 形。具體而言，於使用具有開口圖案之蝕刻遮罩並藉由各 向異性蝕刻局部性地去除包含碳化矽之半導體層之後進行 各向同性蝕刻，藉此使形成於半導體層之溝槽之側壁為錐 形。 . [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2008-235546號公報 【發明内容】 [發明所欲解決之問題] 此處，關於例如結晶型為六方晶之碳化矽，先前報告有 157927.doc 201216409 若將面方位成為{03_3_8}之面等所謂之半極性面用作 MOSFET等半導體裝置之通道，則可實現較大之通道遷移 率。然而，將如上所述之半極性面形成為溝槽閘極型之 MOSFET之通道（即藉由半極性面構成溝槽之側壁）之内容 並未直接揭示於上述之專利文獻1，又，上述專利文獻1中 並未提及有關使溝槽之側壁成為半極性面之具體之方法。 即，如專利文獻1中所揭示般，若藉由各向同性蝕刻將溝 槽之侧壁僅加工成錐形，則所形成之側壁並未準確地成為 上述半極性面《於此情形時，存在所形成之半導體裝置之 特性（例如通道遷移率）未充分提高之問題。 本發明係為解決如上所述之課題而完成，本發明之目的 在於提供一種可獲得特性穩定之高品質之半導體裝置之半 導體裝置之製造方法β [解決問題之技術手段] 依據本發明之半導體裝置之製造方法包括如下步驟：準 備具有主表面之碳化矽層；藉由局部性地去除碳化矽層而 於主表面形成溝槽；及藉由熱蝕刻局部性地去除溝槽之側 壁。 若如此則藉由使用熱蝕刻局部性地去除溝槽之側壁而可 使溝槽之側壁自形成性地成為{03_3_8}面等半極性面。進 而，由於使用熱蝕刻局部性地去除溝槽之側壁，因此於加 工後之溝槽之側壁不會形成加工變質層等。因此，可製造 將成為該半極性面之溝槽之側壁用作通道之高品質之半導 體裝置。 157927.doc 201216409 又’於如上所述之藉由熱蝕刻局部性地去除溝槽之側壁 時’藉由使所去除之側壁表面之厚度變得充分厚（例如設 為〇. 1 μιη以上），而即便於該側壁產生加工變質層之情形 時，亦可去除該加工變質層。 又，發明者進行銳意研究之結果發現，藉由對碳化矽之 單晶以特定條件加工而可將所謂之半極性面形成為自形成 面，藉由將此種自形成之半極性面用作半導體裝置之主動 區域（例如通道區域）而可實現電氣特性優異（例如通道遷移 率較大）之半導體裝置^基於上述發明者之知識見解，依 據本發明之半導體裝S包括具有±表面之隸、及碳化石夕 層。碳化矽層形成於基板之主表面上。碳化矽層包含相對 於主表面而傾斜之端面。端面於碳化矽層之結晶型為六方 曰a時貫質上包含{03-3-8}面與{01-1-4}面中之任一者，於 碳化矽層之結晶型為立方晶時實質上包含（100}面。 再者，此處所謂端面實質上包含{03_3_8}面與{〇114} 面中之任一者係指構成端面之結晶面成為{03-3-8}面與 {01-1-4}面中之任一者之情形，及構成端面之結晶面成為 <M〇〇>方向±之相對於{()3_3_8}面或{()1小4}面之偏離角 為-3。以上且3。以下之面。再者，所謂向上之 相對於{03-3-8}面或{01小4}面之偏離角」係±述端面之 法線向於“-丨⑽〉方向及<0001>方向展開之平面之正投影 與㈣-8}面或面之法線所成之角度，其符= 上述正投影相對於 <〖]〇〇>方向接近於平行之情形時為 正’於上述正投影相對於侧卜方向接近於平行之情形時 157927.doc 201216409 為負。又’所謂端面實f上包含{1⑼}面係指構成端面之 結晶面成為{100}面之情形，及構成端面之結晶面成為自 {100}面向任意結晶方位具有_3。以上且3。以下之偏離角之 結晶面之情形。 如此，碳化矽層之端面實質上成為上述{03-3-8}面、 {01 1 4}面與{1GQ}面中之任—者，因此可將該等成為所謂 之半極性面之端面用作半導體裝置之主動區域。並且，由 於-亥等端面為穩定之結晶面’因此將該端面利用於通道區 或專動區域之障形，較將其他結晶面（例如（〇⑽1)面）利 用於主動區域之情形可穩定且充分降低漏電流，並且可獲 得較高之耐壓。 又’發明者獲得如下之知識見解，—面使碳化石夕層（碳 化矽之單晶層）與含有氧氣及氯氣之反應氣體接觸，一面 對該碳化石夕層進行加熱，藉此碳化石夕中敍刻速度最慢之結 曰曰面可自形成並且，發現藉由調節反應氣體之組成（例 如氧氣與氣氣之比例）或加熱溫度，而可自形成上述之 {03-3-8}®、{Gl]_4}面或{1()()}面。基於上述知識見解， 依據本發明之半導體裝置之製造方法包括士〇下步驟：準備 形成有碳化矽層之基板；形成相對於碳化矽層之主表面而 傾斜之端面；及利用該端面而形成半導體裝置中所包含之 構造》於形成端面之步驟中，一面使碳化矽層與含有氧氣 及氣氣之反應氣體接觸，—面對碳化矽層進行加熱，且藉 由局部㈣去除碳切層之主表面，藉此形成相對於碳化 矽層之主表面而傾斜之端面。端面於碳化矽層之結晶型為 157927.doc 201216409 六方晶時實質上包含{03_3-8}面與{〇1小4}面中之任一 者’於碳化矽層之結晶型為立方晶時實質上包含{100} 面。於此情形時，可容易製造本發明之半導體裝置。又， 如上所述藉由進行蝕刻（熱蝕刻）而可自形成{〇3_3_8}面、 • (〇1-1-4}面或{1〇〇}面’因此無需為形成此種結晶面而使用 , &相成長等。因此，該自形成步驟中上述結晶面上之雜質 濃度產生變動之可能性較低。因此，可藉由離子注入等方 法容易進行該結晶面上之雜質濃度之控制。 [發明之效果] 根據本發明，可穩定獲得漏電流降低且高耐壓之優異特 性之半導體裝置。 【實施方式】 以下，基於圖式對本發明之實施形態進行說明。再者， 於以下之圖式中，對相同或相當之部分附加相同之參照編 號且不重複其說明。又，於本說明書中，以[]表示個別方 位以◊表示集合方位，以（）表示個別面，以表示集合 面。又，關於負指數，於結晶學上將「_」（橫桿）附加於數 子之上，但於本說明書中，於數字之前附加負符號。 • (實施形態1) • 參照圖1，對本發明之半導體裝置之實施形態丨進行說 明。 參照圖1 ’本發明之半導體裝置為利用側面傾斜之溝槽 之立式元件即立式MOSFET。圖1所示之半導體裝置包括 包含碳化矽之基板1、包含碳化矽且導電型為η型之蟲晶層 157927.doc 201216409 之财壓料層2、包含碳化石夕且導電型為p型之_主體層 3(p型半導體層3)、包含碳化碎且導電型為n型之n型源極接 觸層4、&含碳化石夕且導電型為ρ型之接觸區域5、閘極絕 緣膜8、閘極電極9、層間絕緣膜1〇、源極電極12、源極配 線電極13、汲極電極14、及背面保護電極15。 基板1包含結晶型為六方晶之碳切或結晶型為立方晶 之碳化矽。耐壓保持層2形成於基板丨之一方之主表面上。 耐屋保持層2上形成有ρ型主體層3m體層3上形成“ 型源極接觸層4。以由該n型源極接觸層4包圍之方式形成 有Ρ型之接觸區域5。藉由局部性地去除_源極接觸層4、 Ρ型主體層3及㈣保持層2而形成有溝槽6。溝槽6之侧壁 成為相對於基板！之主表面而傾斜之端面。由傾斜之端面 包圍之凸部（上部表面上形成有源極電極12之凸形狀部）之 平面形狀於基板1之結晶型為六方晶時可為例如六邊形。 又，於基板工之結晶型為立方晶之情形時，上述凸部 面形狀亦可為例如四邊形狀。 該溝槽6之側壁及底壁上形成有閉極絕緣膜8。該閉極絕 緣膜8延伸至_源極接觸層4之 1 絕緣膜8上且填充溝槽6之内部之方式形成二於3亥開極 万式形成有閘極電極9。 閑極電極9之上部表面之高度成為與閘極絕緣❹中位於η =極接觸層4之上部表面上之部分之上表面大致相同之 以覆蓋間極絕緣膜8中延伸至η型源極接觸層4之上部矣 面上之部分與閉極電極9之方式形成有層間絕緣膜丨 157927.doc 201216409 由去除層間絕緣膜10與閘極絕緣膜8之一部分，而以露出 一部分η型源極接觸層4與p型之接觸區域5之方式形成有開 口部11。以填充該開口部丨丨之内部並且與ρ型之接觸區域5 及一部分η型源極接觸層4接觸之方式形成有源極電極丨2。 以與源極電極12之上部表面接觸並且延伸至層間絕緣膜1〇 之上部表面上之方式形成有源極配線電極13。又，於基板 1中與形成有耐壓保持層2之主表面為相反側之背面上形成 有汲極電極14。該汲極電極14為歐姆電極。於該汲極電極 14上，在與基板1對向之面之相反側之面上形成有背面保 護電極15。 於圖1所示之半導體裝置中，溝槽6之側壁傾斜，並且該 側壁於構成耐壓保持層2等之碳化矽之結晶型為六方晶時 貫質上成為{03-3-8}面與{〇1-1 _4}面中之任一者。又，於 構成耐壓保持層2等之碳化矽之結晶型為立方晶之情形 時，該溝槽6所傾斜之側壁實質上成為{1〇〇}面。由圖1可 知了將該等成為所謂之半極性面之側壁作為半導體裝置 之主動區域即通道區域利m，由於該等側壁為穩定 之結晶面，因此將該側壁利用於通道區域之情形，較將其 他結晶面（例如（0001)面）利用於通道區域之情形而言，可 充分降低漏電流，並且可獲得較高之耐壓。 繼而，對圖1所示之半導體裝置之動作進行簡單說明。 參照圖1 ’於對閘極電極9施加閾值以下之電屋之狀態、即 斷開（OFF)狀態下，_主體層3與導電型為n型之耐壓保持 層2之間形成逆向偏虔，且成為非導通狀態。另一方面， 157927.doc 201216409 若對閘極電極9施加正電壓，則於p型主體層3上與閘極絕 緣膜8接觸之區域附近之通道區域形成反轉層。其結果，打 型源極接觸層4與耐壓保持層2成為電性連接之狀態。其結 果，於源極電極12與汲極電極14之間流過電流。 繼而，參照圖2〜圖9,對圖1所示之本發明之半導體裝置 之製造方法進行說明。 首先，參照圖2，於包含碳化石夕之基板匕主表面上形成 導電型為η型之碳化⑦之蟲晶層日層成為耐壓保持 層2。用以形成耐壓保持層2之磊晶成長可藉由使用例如矽 烷（SiH4)與丙烷（c^8)之混合氣體作為原料氣體，使用例 如氫氣（h2)作為載氣之CVD法（Chemical Vap〇r叫〇训⑽， 化學氣相沈積法）而實施。又，此時較佳為導入例如氮 或磷（P)作為導電型為n型之雜質。該耐壓保持層2之〇型雜 質之節點可設為例如5x10” cm_3以上且5χ1〇丨6 以下。 繼而，藉由對耐壓保持層2之上部表面層進行離子注入 而形成pi主體層3及η型源極接觸層4。於用以形成p型主 體層3之離子注入中，將例如鋁（Α1)等導電型為ρ型之雜質 離子注入。此時，藉由調整所注入之離子之加速能量而可 調整形成Ρ型主體層3之區域之深度。 繼而，藉由將導電型為η型之雜質離子注入於形成有ρ型 主體層3之耐壓保持層2而形成η型源極接觸層4。作為η型 之雜質’可使用例如鱗_。如此，獲得圖3所示之構造。 繼而，如圖4所示，於η型源極接觸層4之上部表面上形 成遮罩層17。作為遮罩層17 ’可使用例如氧切膜等絕緣 I57927.doc 201216409 膜。作為遮罩層17之形成方法，可使用例如如上所述之步 驟。即，於η型源極接觸層4之上部表面上使用CVD法等形 成氧化矽膜。繼而，於該氧化矽膜上使用光微影法形成具 有特疋之開口圖案之抗钱膜（未圖示）。將該抗钮膜用作遮 罩並藉由蝕刻去除氧化矽膜。其後去除抗蝕膜。.其結果， 於圖4所示之應形成溝槽16之區域形成有具有開口圖案之 遮罩層17。再者，遮罩層17之開口圖案之寬度例如可設為 0.1 μπι以上且2 μιη以下。於使用此種微細之開口圖案之情 形時，因易於於該開口圖案内產生殘渣，由此本發明特別 有效。 繼而，將該遮罩層17用作遮罩並藉由蝕刻去除η型源極 接觸層4、ρ型主體層3及耐壓保持層2之一部分。作為姓刻 之方法，可使用例如反應性離子蝕刻（Reactive I〇n Etch， RIE)，特別可使用電感耦合電漿（Inductiveiy c〇upied Plasma，ICP)RIE。具體而言，可使用例如利用SFe或 與〇2之混合氣體之ICP-RIE作為反應氣體。藉由此種蝕刻 而可於圖1之應形成溝槽6之區域形成側壁相對於基板i之 主表面大致垂直之溝槽16。如此，獲得圖4所示之構造。 繼而，實施使特定結晶面露出於耐壓保持層2、p型主體 層3及η型源極接觸層4之熱蝕刻步驟。具體而言，藉由對 圖4所示之溝槽16之側壁進行使用氧氣與氯氣之混合氣體 作為反應氣體並將熱處理溫度設為例如7〇〇°c以上1 〇〇〇。〇 以下之#刻（熱敍刻），而可如圖5所示形成具有相對於基板 1之主表面傾斜之側面20之溝槽6 ^再者，於溝槽16之側壁 157927.doc -11 - 201216409 存在加工變質層之情形時，藉由使上述熱蝕刻步驟之時間 充分變長而去除該加工變質層。 此處，上述熱蝕刻步驟之條件可將例如氣氣相對於氧氣 之流量比率（（氯氣流量）/(氧氣流量））設為〇 5以上4 〇以下， 更佳設為1.G以上2.0以下。再者，反應氣體除上述氣氣與 氧氣以外’亦可含有載氣。作為載氣，可使用例如氣氣 (N2)、^氣、氦氣等。並且’於如上所述將熱處理溫度設 為期。C以hoon；以下之情形時，Sic之㈣速度成為例 如70 μιη/hr左右。又，於此情形時，若使用二氧化矽 (SiO2)作為遮罩層17，則可使Sic相對於Si〇2之選擇比變得 極大，因此於sic之蝕刻中包含si〇2之遮罩層17實質上未 再者，露出於該側面20之結晶面成為例如{〇3·3_8}面。 即，於上述條件之㈣巾，敍刻速度最慢之結晶面即 {03-3-8}面自形成為溝槽6之側面2〇。其結果，獲得如圖$ 所不之構&。再者，構成側面2〇之結晶面亦可成為{01-14} 面。又，於構成耐壓保持層2等之碳化矽之結晶型為立方 曰曰之凊形時，構成側面2 0之結晶面亦可為{ 1 〇 〇}面。 繼而，藉由蝕刻等任意方法去除遮罩層17。其後，以自 溝槽6之内部延伸至η型源極接觸層4之上部表面上之方 式，使用光微影法形成具有特定之圖案之抗蝕膜（未圖 不）。作為抗蝕膜，可使用於溝槽6之底部及η型源極接觸 上#表面之一部分形成有開口圖案者。繼而，藉由 抗姓膜用作遮罩並將導電型為Ρ型之雜質離子注入而 157927.doc -12- 201216409 於溝槽6之底部形成電場緩和區域7 ’ κη型源極接觸層4之 部分區域形成導電型為ρ型之接觸區域5。其後去除抗蝕 膜°其結果’獲得如圖6所示之構造。 扁而，實施用以使藉由上述離子注入而注入之雜質活性 化之活性化退火步驟。於該活性化退火步驟中，於包含碳 化矽之磊晶層之表面不特別形成覆蓋層而實施退火處理。 此處，發明者等人發現，關於上述{〇3_3_8}面，即便於表 面不形成覆蓋層等保護膜而進行活性化退火處理，表面性 狀亦不會劣化，可維持充分之表面平滑性。因此，省略先 前認為必要之活性化退火處理前之保護膜（覆蓋層）之形成 步驟’而直接實施活性化退火步驟。再纟，亦彳於形成上 述覆蓋層後實施活性化退火步驟。又，亦可構成為例如僅 於η型源極接觸層4&ρ型之接觸區域$之上部表面上設置覆 蓋層而實施活性化退火處理。 繼而，如圖7所示，以自溝槽6之内部延伸至η型源極接 觸層4及ρ型之接觸區域5之上部表面上之方式形成閘極絕 緣膜8。作為閘極絕緣膜8，可使用例如藉由將包含碳化矽 之磊層熱氧化而獲得之氧化膜（氧化矽膜）^如此，獲得 圖7所示之構造。 繼而如圖8所示，以填充溝槽6之内部之方式於閘極絕 緣膜8上形成閘極電極9 ^作為閘極電極9之形成方法，可 使用例如如下所述之方法。首先，於閘極絕緣膜8上，使 用濺鍍法等形成延伸至溝槽6之内部及ρ型之接觸區域5上 之區域之應成為閘極電極之導電體膜。作為導電體膜之材 157927.doc 13 201216409 料’八要為具有導電性之材料，則可使用金屬等任意材 料其後，使用回钱或CMP法(Chemical Mechanical Polishing， 化學機械研磨法）等任意方法去除形成於溝槽6之内部以外 之區域中的導電體膜之部分。其結果，如填充溝槽6之内 4之導電體膜殘留，並藉由該導電體膜而構成閘極電極 9。如此’獲得圖8所示之構造。 繼而，以覆蓋閘極電極9之上部表面、及於p型之接觸區 域5上路出之閘極絕緣膜8之上部表面上之方式形成層間絕 緣膜1〇(參照圖9)。作為層間絕緣膜，只要為具有絕緣性之 材料，則可使用任意材料。並且，於層間絕緣膜丨〇上使用 光微影法形成具有圖案之抗蝕膜。於該抗蝕膜（未圖示）中 位於p型之接觸區域5上之區域形成有開口圖案。 繼而，將該抗蝕膜用作遮罩，並藉由蝕刻將層間絕緣膜 10及閘極絕緣膜8局部性地去除。其結果，於層間絕緣膜 10及閘極絕緣膜8中形成開口部11(參照圖9) ^於該開口部 11之底部’成為ρ型之接觸區域5及η型源極接觸層4之一部 分路出之狀態。其後’以填充該開口部11之内部並且覆蓋 上述抗银膜之上部表面上之方式形成應成為源極電極12 (參照圖9)之導電體膜。其後，藉由使用藥液等去除抗蝕膜 而同時去除形成於抗蝕膜上之導電體膜之部分（剝離）。其 結果，可藉由填充於開口部11之内部之導電體膜而形成源 極電極12。該源極電極12為與ρ型之接觸區域5及η型源極 接觸層4歐姆接觸之歐姆電極。 又’於基板1之背面側（與形成有耐壓保持層2之主表面 157927.doc 14 201216409 相反側之表面側）形成汲極電極14(參照@9)n及極電 極14，只要為可與基板1歐姆接觸之材料，則可使用任意 材料。如此，獲得圖9所示之構造。 其後，分敎㈣錄法等任意方法形成與源極電極12之 上部表面接觸且延伸至層間絕緣膜1〇之上部表面上之源極 配線電極13(參照圖1}、及形成於沒極電極14之表面上之背 面保護電極15(參照圖丨）。其結果，可獲得圖丨所示之半導 體裝置。 繼而，參照圖10及圖u對圖丨所示之本發明之半導體裝 置之製造方法之參考例進行說明。 於本發明之半導體裝置之製造方法之參考例中，首先實 施圖2〜圖4所示之步驟。其後，去除圖4所示之遮罩層17。 繼而，以自溝槽16之内部延伸至n型源極接觸層4之上部表 面上之方式形成包含矽之Si覆膜21(參照圖1〇)。於該狀態 下，藉由進行熱處理而於與溝槽16之内周面及11型源極接 觸層4之上部表面之Si覆膜21接觸之區域產生碳化矽之再 構成。如此，如圖10所示，以溝槽之側壁成為特定結晶面 ({03-3-8}面）之方式形成碳化矽之再構成層22。其結果， 獲得如圖10所示之構造。 其後’去除所殘留之Si覆膜21 ^作為Si覆膜21之去除方 法，可使用例如利用HN〇3與HF等混合液（氣體）之蝕刻。 其後’進而藉由蝕刻去除上述再構成層22。作為用以去& 再構成層22之蝕刻’可使用ICP-RIE。其結果，如圖丨^斤 示可形成具有傾斜之側面之溝槽6。 157927.doc 201216409 其後，藉由實施先前所說明之圖6〜圖9所示之步驟而可 獲得圖1所示之半導體裝置。 繼而，參照圖12對圖1所示之半導體裝置之變形例進行 說明。圖12所示之半導體裝置包括基本上與圖示之半 導體裝置相同之構成’但溝槽6之形狀與圖1所示之半導體 裝置不同。具體而言，於圖12所示之半導體裝置中，溝槽 ό之剖面形狀成為V字狀。又，自不同之觀點而言，圖12所 示之半導體裝置之溝槽6成為相對於基板1之主表面傾斜且 彼此對向之側面於其下部直接連接之狀態。於溝槽6之底 部（對向之側壁之下部彼此連接之部分）形成有電場緩和區 域7。藉由此種構成之半導體裝置亦可獲得與圖1所示之半 導體裝置相同之效果。進而，於圖I2所示之半導體装置 中’由於溝槽6中未形成如圖1所示之平坦之底面，因此圖 12所示之溝槽ό之寬度比圖1所示之溝槽6之寬度窄β其社 果，於圖12所示之半導體裝置中，較圖1所示之半導體裝 置而s可縮小尺寸，對半導體裝置之微細化及高集成化有 利。 (實施形態2) 參照圖13對本發明之半導體裝置之實施形態2進行說 明。 參照圖丨3，本發明之半導體裝置為利用側面傾斜之溝槽 之立式元件即IGBTdnsulated Gate BiP〇lar Transist〇r ’絕 緣閘極雙極性電晶體p圖13所示之半導體裝置包括包含 碳化矽之導電型為P型之基板31、包含碳化矽且導電型為p 157927.doc 201216409 型之作為緩衝層之P型磊晶層36、包含碳化矽且導電型 型之作為耐壓保持層之η型磊晶層32、包含碳化石夕且導電 型為Ρ型之與井區域相對應之ρ型半導體層33、包含碳化石夕 且導電型為η型之與發射極區域相對應之η型源極接觸層 34、包含碳化矽且導電型為ρ型之接觸區域35、閘極絕緣 膜8、閘極電極9、層間絕緣膜1 〇、與發射極電極相對應之 源極電極12、源極配線電極13、與集電極相對應之汲極電 極14及背面保護電極15。 Ρ型蟲晶層36形成於基板31之一方之主表面上。於ρ型磊 s曰層36上形成有!!型蟲晶層32。於η型蟲晶層32上形成有ρ 型半導體層33。於ρ型半導體層33上形成有η型源極接觸層 34。以由該η型源極接觸層34包圍之方式形成有ρ型之接觸 區域3 5。藉由局部性地去除η型源極接觸層34、ρ型半導體 層33及η型磊晶層32而形成有溝槽6 β溝槽6之側壁成為相 對於基板31之主表面傾斜之端面。由傾斜之端面包圍之凸 部（上部表面上形成有源極電極12之凸形狀部）之平面形狀 成為例如六邊形。 於該溝槽6之侧壁及底壁上形成有閘極絕緣膜8。該閘極 絕緣膜8延伸至η型源極接觸層34之上部表面上。以於該閘 極絕緣膜8上且填充溝槽6之内部之方式形成有閘極電極 9。閘極電極9之上部表面之高度成為與閘極絕緣膜8中位 於η型源極接觸層34之上部表面上之部分之上表面大致相 同之高度。 以覆蓋閘極絕緣膜8中延伸至η型源極接觸層34之上部表 157927.doc -17- 201216409 面上之部分與間極電極9之方式形成有層間絕緣膜10。藉 由去除層間絕緣膜10與間極絕緣膜8之一部分，而以露出 一部分η型源極接觸層34與15型之接觸區域35之方式形成有 開口部U。以填充該開口部u之内部且與ρ型之接觸區域 35及-部分_源極接觸層34接觸之方式形成有源極電極 12。以與源極電極12之上部表面接觸且於層間絕緣膜之 上部表面上延伸 < 方式形成#源極酉己線電極13。 ，，於基板!中與形成有耐壓保持層2之主表面為相反側 之背面上’與圖！所示之半導體裝置同樣地形成有沒極電 極14及背面保護電極15。 於圖13所示之半導體裝置中，亦與圖1所示之半導體裝 置相同’㈣6之㈣傾斜’並且該側壁於構細型蟲晶層 32等之碳切之結晶型為六方晶時實質上成為pm)面 與{01-1-4}面中之任_者。又’於構成n型蟲晶層32等之碳 化矽之結晶型為立方晶之情形時，該溝槽6之傾斜之側壁 實質上成為{100}面。於此情形時，亦可獲得與圖丨所示之 半導體裝置相同之效果。 繼而，對圖U所示之半導體裝置之動作進行簡單說明。 參照圖13，對閘極電極9施加負電壓，若該負電壓超過閾 值，則於與閘極電極9側方之閘極絕緣膜8相接觸之p型半 導體層33之與溝槽6對向之端部區域（通道區域）形成反轉 層，發射極區域即n型源極接觸層3 4與耐壓保持層即η型磊 曰曰層32電性連接。藉此，自發射極區域即η型源極接觸層 34向耐壓保持層即11型磊晶層32注入電洞，與此對應自基 157927.doc 201216409 板31經由緩衝層即P型磊晶層36將電子供給至n型磊晶層 32。其結果’ IGBT成為導通（〇Ν)狀態，於η型磊晶層32中 產生傳導度調變而發射極電極即源極電極丨2 —集電極即没 極電極14間之電阻下降之狀態下流過電流。另一方面，於 施加至閘極電極9之上述負電壓為閾值以下之情形時，由 於上述通道£域内未形成反轉層，因此n型蟲晶層Μ與p型 半導體層33之間維持於逆向偏壓之狀態。其結果，IGBT 成為斷開狀態’電流未流通。 參照圖14〜圖21，對本發明之半導體裝置之實施形態2之 製造方法進行說明。 首先，參照圖14，於包含碳化矽之基板3〗之主表面上形 成導電型為p型且包含碳化矽之p型磊晶層36。並且，於p 型磊晶層36上形成導電型為n型之碳化矽之n型磊晶層32。 該η型磊晶層32成為耐壓保持層。用於ρ型磊晶層36及11型 磊晶層32之磊晶成長可藉由使用例如矽烷（SiH4)與丙烷 (〇3118)之/tCl合氣體作為原料氣體，使用例如氫氣（^)作為 載氣之CVD法而實施。又，此時，作為導電型為p型之雜 質，較佳為例如導入鋁（A1)等，作為導電型為η型之雜質， 較佳為例如導入氮（Ν)或磷（ρ)。 繼而，藉由對η型磊晶層32之上部表面層進行離子注入 而形成Ρ型半導體層33&η型源極接觸層34。於用以形成ρ 型半導體層33之離子注人中，將例如紹⑷）等導電型為ρ型 之雜質予以離子注入。此時，藉由調整所注入之離子之加 速能量而可調整形成ρ型半導體層33之區域之深度。 157927.doc •19- 201216409 繼而，藉由將導電型為η型之雜質離子注入於形成有卩型 半導體層33之η型磊晶層32而形成η型源極接觸層34。作為 η型之雜質，可使用例如磷等。如此，獲得圖丨5所示之構 造。 繼而，如圖16所示，於n型源極接觸層34之上部表面上 形成遮罩層17 »作為遮罩層π，可使用例如氧化矽膜等絕 緣膜。作為遮罩層17之形成方法，可使用與圖4中所說明 之遮罩層17之製造方法相同之方法。其結果，於圖4所示 之應形成溝槽16之區域形成具有開口圖案之遮罩層17。 並且，將該遮罩層17用作遮罩，並藉由蝕刻去除η型源 極接觸層34、ρ型半導體層33&ns磊晶層32之一部分。蝕 刻之方法等可使用與圖4所示之步驟相同之方法。如此， 獲得圖16所示之構造。 繼而，實施使於η型磊晶層32、p型半導體層33&n型源 極接觸層34中之特定結晶面露出之熱蝕刻步驟。該熱蝕刻 步驟之條件可使用與參照圖5進行說明之熱蝕刻步驟之條 件相同之條件。其結果，如圖17所示可形成具有相對於基 板31之主表面而傾斜之側面2〇之溝槽6。再者，露出於該 側面20之結晶面之面方位成為例如{〇3_3_8丨^如此，獲得 如圖17所示之構造。 繼而，藉由蝕刻等之任意方法去除遮罩層17。其後，與 圖6所示之步驟相同’以自溝槽6之内部延伸至n型源極接 觸層34之上部表面上之方式’使用光微影法形成具有特定 圖案之抗蝕膜(未圖示）。作為抗蝕膜，使用於溝槽6之底部 157927.doc 201216409 及η型源極接觸層34之上部表面之一部分形成有開口圖案 者。繼而’藉由將該抗蝕膜用作遮罩並將導電型為ρ型之 雜質離子注入，而於溝槽6之底部形成電場緩和區域7，於 η型源極接觸層34之部分區域形成導電型為ρ型之接觸區域 35。其後去除抗蝕膜。其結果，獲得如圖18所示之構造。 繼而’實施用以使藉由上述離子注入而注入之雜質活性 化之活性化退火步驟。於該活性化退火步驟中，與已說明 之本發明之實施形態丨之情形相同，於包含碳化矽之磊晶 層之表面（具體為溝槽6之侧面2〇上）不特別形成覆蓋層而實 施退火處理。再者，亦可於形成上述覆蓋層後實施活性化 退火步驟。又，亦可構成為例如僅於n型源極接觸層34及口 型之接觸區域35之上部表面上設置有覆蓋層而實施性化退 火處理。 繼而，如圖19所示，以自溝槽6之内部延伸至η型源極接 觸層4及ρ型之接觸區域5之上部表面上之方式形成閘極絕 緣膜8。閘極絕緣膜8之材質及形成方法與圖7中之閘極絕 緣膜8之材質及形成方法相同。如此，獲得圖19所示之構 造。 繼而’如圖20所示’以填充溝槽6之内部之方式於閘極 、、邑緣膜8上形成閘極電極9。作為閘極電極9之形成方法， 可使用與圖8所示之閉極電極9之形成方法相同之形成方 法如此，獲得圖2 0所示之構造。 繼而，以覆蓋閘極電極9之上部纟面、及於ρ型之接觸區 域35上露出之閘極絕緣膜8之上部表面上之方式形成層間 157927.doc -21- 201216409 絕緣膜10(參照圖21) ^作為層間絕緣膜10，只要為具有絕 緣性之材料，則可使用任意材料。並且，與圖9所示之步 驟相同’於層間絕緣膜10及閘極絕緣膜8上形成開口部J j (參照圖21)»該開口部11之形成方法與圖9中之開口部之形 成方法相同。於該開口部U之底部，成為p型之接觸區域 35及一部分n型源極接觸層34露出之狀態。 其後，使用與圖9中所說明之方法相同之方法，藉由填 充於開口部11之内部之導電體膜而形成源極電極12。該源 極電極12為與p型之接觸區域35及η型源極接觸層34歐姆接 觸之歐姆電極。 又’於基板31之背面側（與形成有η型磊晶層32之主表面 相反側之表面側）形成汲極電極14(參照圖21)。作為汲極電 極14 ’只要為可與基板1歐姆接觸之材料，則可使用任意 材料。如此’獲得圖21所示之構造》 其後’分別使用減链法等任意方法形成與源極電極丨2之 上部表面接觸且延伸至層間絕緣膜1 〇之上部表面上之源極 配線電極13(參照圖13)、及形成於汲極電極14之表面之背 面保護電極15(參照圖13)。其結果，可獲得圖13所示之半 導體裝置。 繼而，參照圖22對圖1 3所示之半導體裝置之變形例進行 說明。圖22所示之半導體裝置包括基本上與圖13所示之半 導體裝置相同之構成，但溝槽6之形狀與圖13所示之半導 體裝置不同。具體而言，於圖22所示之半導體裝置中，溝 槽6之剖面形狀與圖12所示之半導體裝置相同，成為乂字 157927.doc -22· 201216409 狀。於溝槽6之底部（對向之側壁之下部彼此連接之部分）形 成有電場緩和區域7。藉由此種構成之半導體裝置亦可獲 得與圖13所示之半導體裝置相同之效果。進而，於圖22所 示之半導體裝置中，由於溝槽6内未形成如圖13所示之平 坦之底面，因此圖22所示之溝槽6之寬度比圖13所示之溝 槽6之寬度窄。其結果’於圖22所示之半導體裝置中，較 圖13所示之半導體裝置而言可縮小尺寸，對半導體裝置之 微細化及商集成化有利。 (實施形態3) 參照圖23，對本發明之半導體裝置之實施形態3進行說 明。 參照圖23，本發明之半導體裝置為piN二極體且包括： 基板1，其包含碳化矽；n-磊晶層42，其導電型為η型，具 有比基板1中之導電性雜質之濃度低之導電性雜質濃度， 且表面具有隆脊構造；〆半導體層43，其形成於η·磊晶層 42之表面所形成之隆脊構造44中且與磊晶層a連接；及 護環45,其形成於隆脊構造44之周圍。基板丨包含碳化矽 且導電型為!!型。η-磊晶層42形成於基板丨之主表面上。於 η·蟲晶層42之表面形成有側面2()相對於基板t之主表面傾 斜之隆脊構造44。於包含隆脊構造44之上部表面之層上形 成有導電3L為p型之p半導體層43。以包圍該隆脊構造料 之周圍之方式形成有導電型為P型之區域即護環45。護環 45'包圍隆脊構造44之方式形成為環狀。隆脊構造44之側 面20精由特定結晶面（例如{()3_3_8…而構成。即，隆脊 157927.doc ii -23· 201216409 構造44藉由與上述特定結晶面⑽_3_8}面）等效之6個面而 構成。iU匕，隆脊構造44之上部纟面及底部之平面形狀成 為六邊形狀。 於此種構造之半導體裝置中，隆脊構造44之側面2〇亦與 圖1所示之溝槽6之側面2嶋地成為穩定之結晶面，因此 較其他結晶面成為該側面2〇之情形而言，可充分降低來自 該側面20之漏電流。 繼而’ S圖23所示之半導體裝置之製造方法進行說明。 作為圖23所示之半導體裝置之製造方法，首先準備包含碳 化矽之基板1。作為基板1 ’可使用例如結晶型為六方晶之 包含碳化石夕之基板。於該基板i之主表面上使用蠢晶成長 法形成η·磊晶層42。藉由在該n-磊晶層42之表面層上離子 注入導電型為ρ型之雜質而形成應成為p+半導體層43之口型 之半導體層。 其後，於應成為隆脊構造44(參照圖23)之區域形成包含 氧化矽膜之島狀之遮罩圖案。該遮罩圖案之平面形狀例如 可設為六邊形狀，亦可設為其他任意形狀（例如圓形或四 邊形等）。繼而，於形成有該遮罩圖案之狀態下，藉由局 部蝕刻去除p+半導體層43及n-磊晶層42。其結果，成為於 遮罩圖案下形成有應成為隆脊構造44之凸部之狀態。 繼而’藉由與上述本發明之實施形態1中之圖5所示之步 驟同樣地實施熱蝕刻步驟，並藉由蝕刻去除凸部之側面而 獲得圖23所示之傾斜之側面20。其後，去除遮罩圖案。進 而，以覆蓋整體之方式形成具有特定圖案之抗蝕膜。於該 157927.doc •24- 201216409 抗钮膜之應成為護環45之區域形成有開口圖案。藉由將該 抗蝕膜用作遮罩並對η-磊晶層42注入導電型為ρ型之雜質 而形成護環45。其後，去除抗蚀膜。繼而，於用以形成護 環45之上述離子注入後進行活性化退火處理，於該活性化 退火處理巾，可不形成至少覆蓋側面2G之覆蓋層而進行加 熱處理。其結果，可獲得圖23所示之半導體裝置。 繼而，參照圖24,對圖23所示之半導體裝置之變形例進 行說明。 圖24所不之半導體裝置包括基本上與圖23所示之半導體 裝置相同之構造，但不同之處在於，形成有JTE(Juncti〇n Termination Extension，接面終結延伸）區域46以代替護環 45(參照圖23)。JTE區域46係導電型為p型之區域。此種 JTE區域46亦可與圖23所示之護環45同樣地藉由實施離子 注入及活性化退火而形成。並且，與圖23所示之半導體裝 置之製造方法相同，於圖24所示之半導體裝置之製造方法 中，於用以形成JTE區域46之離子注入後之活性化退火處 理中，亦不形成至少覆蓋側面2〇之覆蓋層而實施活性化退 火處理。如此，側面20亦藉由穩定之結晶面（例如{〇3 3_8} 面）而構成，因此即便藉由該活性退火亦不會產生側面2〇 之表面粗糖之問題。 雖存在與上述實施形態部分重複之部分，但於以下列舉 本發明之具特徵性之構成。 依據本發明之半導體裝置之製造方法包括如下步驟：準 備具有主表面之碳化矽層（圖1之耐壓保持層2、半導體層 157927.doc -25- 201216409 3、η型源極接觸層4及p型之接觸區域5，或圖13之η型磊晶 層32、ρ型半導體層33、η型源極接觸層34、ρ型之接觸區 域35，或圖23及圖24之η·磊晶層42及ρ+半導體層43)，藉由 局部性地去除碳化矽層而於主表面形成溝槽16;及藉由熱 蝕刻而局部性地去除溝槽16之側壁。 如此’藉由熱蝕刻局部性地去除溝槽16之側壁，藉此可 使溝槽之側壁（侧面20)自形成性地成為{03-3-8}面等半極 性面。進而，由於使用熱蝕刻而局部性地去除溝槽丨6之側 壁，因此於加工後之溝槽6之側壁（側面20)不會形成加工變 質層等。因此，可製造將成為該半極性面之溝槽6之側壁 作為通道利用之高品質之半導體裝置。 又，藉由如上所述之熱蝕刻而局部性地去除溝槽16之側 壁時’藉由使所去除之側壁表面之厚度變得充分厚（例如 設為0· 1 μπι以上）而即便於該側壁產生加工變質層之情形 時，亦可去除該加工變質層。 於上述半導體裝置之製造方法中，形成上述溝槽16之步 驟可包含如下步驟：於碳化矽層之主表面上形成具有開口 圖案之遮罩層17 ;及以將遮罩層17用作遮罩並形成溝槽Μ 之方式’猎由触刻局部性地去除碳化矽層。作為触刻，可 使用例如反應性離子蝕刻。再者，為形成溝槽16，可使用 研磨等物理加工方法。 此時，即便於遮罩層丨7之開口圖案中產生殘渣之情形 時，亦可於形成溝槽16之步驟中形成溝槽16時將該殘渣與 一部分碳切層-併去除，因此當實施局部性地去除溝槽 157927.doc •26- 201216409 側』之Y驟時，該殘渔不存在。因此，可防止因該殘 :査存在而產生實施局部性地去除側壁之步驟後之溝槽6 之側壁之形狀與設計時之形狀偏離等問題。 再者，遮罩層之開口圖案之形狀可設為線狀（例如條紋 狀）或曲線狀等任意形狀。例如，作為遮罩層之形狀， 彳為平面形狀為正六邊形之複數個島狀圖案經由開口圖案 排列配置（例如以形成三角格子之方式配置）。進而，島狀 圖案之平面形狀亦可為正六邊形以外之任意形狀(例如多 邊形狀、圓形狀、橢圓形狀等）。 於上述半導體裝置之製造方法中’於去除步驟中，可於 遮罩層Π殘留於碳化石夕層之主表面上之狀態下進行熱姓 刻。於此情形時，當進行熱蝕刻時，成為遮罩層17覆蓋碳 化矽層之主表面且與溝槽16鄰接之區域之狀態，因此可防 止因該熱姓刻而使碳化石夕層之主表面受損。 於上述半導體裝置之製造方法中，遮罩層1>7中之開口圖 案之寬度可為2μπι以下。此處，若開口圖案之寬度為2叫 以下，則開口圖案之内部容易產生殘渣，即便將該遮罩層 17作為遮罩而僅實施熱蝕刻亦無法較佳地去除開口圖案下 之碳化矽層，結果存在未形成溝槽之情形。然而，藉由如 本發明般首先形成溝槽16，其後進行熱蝕刻而可於最初形 成溝槽16時去除該殘渣，因此可確實防止上述問題之產 生。 於上述半導體裝置之製造方法申，於去除步驟中，亦可 去除溝槽16之側壁上之加工變質層。此時，於將實施去除 157927.doc -27- 201216409 步驟後之溝槽6之側壁作為通道區域利用之半導體裝置 中’可防止該通道區域内之載體之遷移率因加工變質層之 存在而下降之問題之產生。因此，可獲得高性能之半導體 裝置。 於上述半導體裝置之製造方法中，於去除步驟中，亦可 藉由局部性地去除溝槽16之側壁而形成相對於碳化石夕層之 主表面傾斜之端面（側面20)。此時，於主表面成為§丨面或〇 面之碳化矽層中，可形成包含半極性面之端面。 於上述半導體裝置之製造方法中，端面（側面2〇)於碳化 矽層之結晶型為六方晶時實質上可包含{〇3·3_8}面與 {01-1-4}面中之任一者，於碳化矽層之結晶型為立方晶時 實質上亦可包含{100}面。 於此情形時’由於碳化矽層之端面（側面20)實質上成為 上述{03-3-8}面、{01-1-4}面與{100}面中之任一者，因此 "Τ將β亥荨成為所s胃之半極性面之端面作為半導體裝置之通 道區域等的主動區域利用。進而，由於該端面（側面2〇)成 為穩定之結晶面，因此將該端面利用於通道區域等之情 形，較將其他結晶面（例如（0001)面）利用於主動區域之情 I而s ’可貫現能夠穩定且充分降低漏電流並且可獲得較 高之耐壓之半導體裝置。 於上述半導體裝置之製造方法中，於去除步驟中，作為 熱蝕刻，一面使碳化矽層與含有氧氣及氣氣之反應氣體接 觸一面對碳化矽層進行加熱而亦可局部性地去除溝槽〖6之 側壁。於此情形時’可確實使碳化石夕層之端面實質上成為 157927.doc -28· 201216409 上述{03·3_8}面、{❶1·1-4}面與{100}面中之任一者β ，又’如圖1、圖13、圖23、圖24等所示，依據本發明之 半導體裝置包括：具有主*而 表面之基板1、31、及碳化矽層 (圖1之咐壓保持層2、半導體層3、η型源極接觸層…型 之接觸區域5 ’或圖13之η型磊晶層32、Ρ型半導體層33、η 型源極接觸層34、ρ型之接觸區域35，或圖23及圖24之口· 蟲晶層42及ρ+半導體層43)。碳化石夕層形成於基板卜”之 主表面上》碳化碎層包含相對於主表面傾斜之端面即側面 20。側面20於碳化矽層之結晶型為六方晶時實質上包含 {03-3-8}面與{G1-1-4}面中之任—者，於碳切層之結晶 型為立方晶時實質上包含u〇〇}面。 如此，由於形成於碳化矽層之側面2〇實質上成為上述 {03-3-8}面、{〇1-1_4}面與{100丨面中之任一者，因此可將 s亥等成為所謂之半極性面之側面2〇作為半導體裝置之主動 區域（例如通道區域）而利用。並且，由於該等側面2〇為穩 定之結晶面，因此將該側面2〇利用於通道區域等主動區域 之情形’較將其他結晶面（例如（〇〇〇1)面）利用於通道區域 之情形而言，可充分降低漏電流並且可獲得較高之耐壓。 再者，於本說明書中，於溝槽6之側面2〇成為上述{03-3-8} 面、{01-1-4}面與{1〇〇}面中之任一者之情形時，包含如下 情況·存在複數個構成該溝槽6之側面之結晶面，於該等 複數個結晶面中包含上述{03-3-8}面、{01-1-4}面與{1〇〇} 面中之任一者。以下’列舉溝槽6之側面成為{03-3-8}面之 情形為例進行具體說明。 I57927.doc -29- 201216409 本發明中所謂{03-3-8}面，如圖25所示，微觀而言亦包 含藉由例如於溝槽6之側面具有面方位{〇3_3 8}之面56&(第 1面）、及與面56a連接且具有與面56a之面方位不同之面方 位之面56b(第2面）交替設置而構成之化學上穩定之面。此 處所謂「微觀」係指於至少考慮原子間隔之2倍左右之尺 寸之程度詳細說明。面56b較佳為具有面方位。 又，圖25中之面56b之長度（寬度）例如可為8丨原子（或c原 子）之原子間隔之2倍。 又，若列舉溝槽之側面成為面之情形為例進行 說明，則本發明中所謂…卜^”面，如圖25所示，微觀而 吕亦包含藉由具有面方位之面56a(第i面）、及與 面56a連接且具有與面56a之面方位不同之面方位之面5讣 (第2面）交替設置而構成之化學上穩定之面。又，若列舉溝 槽之側面成為{100}面之情形為例進行說明，則本發明所 谓{100}面，如圖25所示，微觀而言亦包含藉由具有面方 位{100}之面56a(第1面）、及與面56a連接且具有與面56a之 面方位不同之面方位之面56b(第2面）交替設置而構成之化 學上穩定之面。 於上述半導體裝置中’側面20可如圖1或圖13所示包含 主動區域。又，於上述半導體裝置中’具體為主動區域包 含通道區域。於此情形時’可確實獲得上述漏電流之降低 及高耐壓等特性。 於上述半導體裝置中，碳化矽層於位於與基板1、31對 向之面之相反側之主表面上，如圖23及圖24所示，可包含 157927.doc •30· 201216409 上述側面20構成側面之台面（mesa)構造。台面構造中可形 成有PN接面部（圖23或圖24之η·蟲晶層42與p +半導體層43 之接面部）。於此情形時，台面構造之側壁即側面2〇成為 上述結晶面，因此可降低來自該側面20之漏電流。 於上述半導體裝置中’如圖24所示，側面20之至少一部 分可構成終結構造（JTE區域46)。於此情形時，可降低形 成於側面20之終結構造中之漏電流’並且可實現該終結構 造之向财壓化。 又’依據本發明之半導體裝置之製造方法包括如下步 驟：如圖3或圖15所示準備形成有碳化矽層之基板1、μ ; 如圖4及圖5、或圖16及圖17所示形成相對於碳化石夕層之主 表面傾斜之端面（侧面2〇);及如圖6〜圖η、或圖18〜圖21 所示利用該端面（側面20)而形成半導體裝置中所包含之構 造。於形成端面（側面20)之步驟中，一面使碳化矽層與含 有氧氣及氣氣之反應氣體接觸，一面對碳化矽層進行加 熱，且藉由局部蝕刻去除碳化矽層之主表面，藉此形成相 對於碳化矽層之主表面（例如圖5、圖17in型源極接觸層 4 34之上°卩表面）傾斜之端面（侧面20)。端面（側面20)於 碳化石夕層之結晶型為六方晶時實質上包含面與 {01-1-4}面中之任一者，於碳化矽層之結晶型為立方晶時 實質上包含{100}面。於此情形時，可容易製造本發明之 半導體裝置。 又，依據本發明之基板之加工方法包括如下步驟：如圖 3或圖15所示準備形成有碳化矽層之基板丨、31 ;及如圖 157927.doc 31 201216409 4、圖5或圖16及圖17所示形成相對於碳化矽層之主表面傾 斜之端面（側面20) »於形成端面（側面20)之步驟中，一面 使碳化矽層與含有氧氣及氣氣之反應氣體接觸，一面對碳 化矽層進行加熱，且藉由局部蝕刻去除碳化矽層之主表 面’藉此形成相對於碳化矽層之主表面傾斜之側面20。側 面20於碳化矽層之結晶型為六方晶時實質上包含{03-3-8} 面與{01-1-4}面中之任一者，於碳化矽層之結晶型為立方 晶時實質上包含{100}面。於此情形時，可容易獲得形成 有具有含有上述結晶面之側面20之碳化矽層之基板。 上述半導體裝置之製造方法或上述基板之加工方法可於 形成端面（側面20)之步驟之前更包括如下步驟：如圖4或圖 16所示，於碳化矽層之主表面上形成具有圖案之遮罩層 P。於形成端面（側面20)之步驟中，可將遮罩層17用作遮 罩而進行蝕刻。於此情形時，可藉由遮罩層17之圖案之位 置而控制所形成之側面20之位置。因此，可提高所形成之 半導體裝置之佈局之自由度。 又’較佳為’藉由將遮罩層17用作遮罩之上述蝕刻而預 先去除一部分碳化矽層，其後，如圖5或圖17所示，使其 與含有氧氣及氯氣之反應氣體接觸，並對上述碳化石夕層進 行加熱’並藉由局部姓刻（熱钮刻）去除上述碳化石夕層之主 表面。於此情形時’較未預先進行將遮罩層17作為遮罩之 上述蝕刻之情形而言，可進一步縮短用以形成側面2〇之熱 名虫刻所需要之時間。 於上述半導體裝置之製造方法或上述基板之加工方法 157927.doc •32· 201216409 中’就形成端面（側面20)之步驟中所使用之反應氣體而 言’氧氣之流量相對於氯氣之流量之比率可為〇 25以上2.0 以下。於此情形時’可確實形成包含上述{〇3_38}面、 {01-1-4}面或{1〇〇}面之端面。 於上述半導體裝置之製造方法或上述基板之加工方法 中’形成端面（側面20)之步驟中對碳化矽層進行加熱之溫 度可為700eC以上120CTC以下。又，進行上述加熱之溫度 之下限可設為800。(：，更佳設為900°C。又，進行上述加熱 之溫度之上限可更佳為1 l〇(TC，進而佳為1〇〇(rc。於此情 形時，可將形成包含上述{03_3_8}面、面或{1〇〇} 面之端面之熱蝕刻步驟中的蝕刻速度設為充分實用之值， 因此可充分縮短該步驟之處理時間。 又’碳化矽層之上部表面可為C面或Si面。又，上述溝 槽（6)之側面20可包含碳化矽之結晶中成6次對稱之等效之 面方位中之至少2面。 (實施例） 為確s忍本發明之效果而進行如下之實驗。 (試樣） 準備3片用以形成試樣1〜3之包含碳化矽之基板。再者， 該基板之主表面與（0001)面之偏離角成8。。並且，於該基 板之主表面上形成有碳化矽之磊晶層。該磊晶層之厚度設 為 10 μηι。 繼而，於該磊晶層之表面上使用CVD法形成有包含氧化 石夕膜之遮罩層。遮罩層之厚度設為〇〇5 μηι。繼而，於該 157927.doc -33· 201216409 遮罩層上使用光微影法形成有具有圖案之抗蝕臈。抗蝕膜 之圖案成為平面形狀為正六邊形之島狀圖案隔著開口部排 列之構成。正六邊形之-邊之長度設為4 g _。開口部之 寬度(相鄰接之島狀圖案之間的距離)於試樣… μηι(試樣1)，於試樣2、3中設為2_。 ’”、 (實驗内容） 實驗1 : 、針對試樣1及試樣2’實施熱蝕刻’以將遮罩層用作遮罩 並去除於島狀圖案之間露出之碳化砂層。具體而言，使用 氧氣與氯氣之混合氣體作為反應氣體，並將熱處理溫度設 為900 C 〇又’將氧氣之流量設為i 5 slm，將t氣之流量 設為1.5 slm。又’處理時間設為丨5分鐘。 實驗2 : 針對試樣3，為將遮罩層用作遮罩並去除於島狀圖案之 間露出之碳化矽而形成溝槽，實施有反應性離子蝕刻 (RIE)。RIE之製程條件為功率：800 W、偏壓：1〇 w，且 將SF6之流量設為20 seem。 進而’於上述RIE後實施有熱蝕刻。熱蝕刻之條件基本 與上述實驗1之條件相同，但處理時間不同。具體而言， 對試樣3進行之熱蝕刻之時間為1〇分鐘。 (結果） 實驗1之結果： 參照圖26及圖27，對實驗1之結果進行說明。如圖26所 不’已知針對試樣1於遮罩層17之間藉由蝕刻去除碳化矽 157927.doc .34· 201216409 層，較佳地形成有溝槽。於遮罩層丨7之間的距離即開口部 之寬度L為4 μιη之試樣丨中，藉由蝕刻去除因熱蝕刻而於遮 罩層17之間露出之碳化矽層，形成具有傾斜之側面之溝 槽。 另一方面，如圖27所示，於遮罩層17之間的開口部之寬 度L為2 μιη之試樣2t，僅藉由熱蝕刻無法充分去除自該開 口部露出之碳化矽層’殘留有未形成溝槽之部分。 實驗2之結果： 關於實驗2中所加工之試樣3，與圖％所示之試樣i相 同，大致去除於遮罩層17之間露出之碳化矽層，溝槽遍及 遮罩層17之間形成。如此，即便於遮罩層17之開口部之寬 度為2 μηι之相對狹窄之條件下，亦可根據本發明而確實形 成溝槽。 應認為本次所揭示之實施形態全部内容均為例示，而非 對本發明進行限制。本發明之範圍並非由上述說明所表示 而由申請專利範圍所表示，且意欲包含與申請專利範圍均 等之含義及範圍内之全部變更。 [產業上之可利用性] 本發明特別有利地適用於利用碳化矽層之半導體裝 中。 、 【圖式簡單說明】 圖1係表示本發明之半導體裝置之實施形態丨之剖面模式 圖。 圖2係用以說明圖1所示之半導體裝置之製造方法之刊面 157927.doc -35- 201216409 模式圖 圖3係用以說明圖1所示之半導體裝置之製造方法之剖 模式圖 面 圖4係用以說明圖1所示之半藤辦壯取 面 面 千導體裝置之製造方法之判 模式圖。 圖5係用以說明圖1所示之丰藤辨壯 牛導體裝置之製造方法之剖 模式圖》 ^ 之剖面 圖6係用以說明圖1所示之半導體 导體裝置之製造方法 模式圖。 圖7係用以說明圖1所示之半導 模式圖》 圖8係用以說明圖1所示之半導 模式圖。 圖9係用以說明圖1所示之半導 模式圖。 體叢置之製造方法之剖 體裝置之製造方法之剖 體農置之製造方法之剖 面 面 面 圖10係用以說明圖1所示之丰邕鹏壯 义牛導體裝置之製造方法之參 考例之剖面模式圖。 圖11係用以說明圖1所示之半導辦壯 千導體裝置之製造方法之參 考例之剖面模式圖。 圖 圖12係表示圖1所示之半導體裝置之變形例之剖面模式 圖1 3係表示本發明之半導體之實施形態2之剖面模式 圖 圖14係用以說明圖13所示之半導體裝置之製造方法之剖 157927.doc -36- 201216409 面模式圖。 圖15係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 ° 圖16係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 圖17係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 圖18係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 圖19係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 圖20係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 圖21係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 圖22係表示圖13所示之半導體裝置之變形例之剖面模式 圖。 、 圖23係表示本發明之半導體裝置之實施形態3之剖面模 式圖。 圖24係表示圖23所示之半導體裝置之變形例之剖面模式 圖。 圖25係碳化矽層之側面之局部放大剖面模式圖。 圖26係表示關於試樣1之實驗結果之掃描型電子顯微鏡 照片。 〃 I57927.doc -37- 201216409 圖27係表示關於試樣2之實驗結果之掃描型電子顯微鏡 照片。 【主要元件符號說明】 1、31 基板 2 耐壓保持層 3 p型主體層（p型半導體層） 4、34 η型源極接觸層 5 ' 35 接觸區域 6、16 溝槽 7 電場緩和區域 8 閘極絕緣膜 9 閘極電極 10 層間絕緣膜 11 開口部 12 源極電極 13 源極配線電極 14 汲極電極 15 背面保護電極 17 遮罩層 20 側面 21 Si覆膜 22 SiC再構成層 3 2 η型蟲晶層 33 ρ型半導體層 157927.doc -38- 201216409 36 p型蟲晶層 42 n蟲晶層 43 ρ+半導體層 44 隆脊構造 45 護環 46 JTE區域 56a 第1面 56b 第2面 L 寬度 157927.doc

Claims (1)

  1. 201216409 七、申請專利範圍： ι_ 一種半導體裝置之製造方法，其包括如下步驟： 準備具有主表面之碳化矽層（2〜5、32〜35、42、4：3> ; 藉由局部性地去除上述碳化矽層（2〜5、32〜35、42、 . 43)而於上述主表面形成溝槽（16);及 藉由熱蝕刻而局部性地去除上述溝槽（丨6)之側壁。 2. 如請求項丨之半導體裝置之製造方法，其中形成上述溝 槽（16)之步驟包括如下步驟： 於上述碳化矽層（2〜5、32〜3 5、42、43)之上述主表面 上形成具有開口圖案之遮罩層（17);及 以將上述遮罩層（17)用作遮罩而形成上述溝槽（16)之 方式藉由钱刻局部性地去除上述碳化矽層（2〜5、3 2〜3 5、 42 、 43)。 3. 如請求項2之半導體裝置之製造方法，其中於上述去除 步驟中’於上述遮罩層（17)殘留於上述碳化矽層（2〜5、 32〜35、42、43)之上述主表面上之狀態下進行上述熱蝕 刻。 4·如請求項2之半導體裝置之製造方法，其中上述遮罩層 • (17)中之上述開口圖案之寬度為2 μηι以下。 . 5.如請求項1之半導體裝置之製造方法，其中於上述去除 步驟中，去除上述溝槽（16)之側壁上之加工變質層。 6.如請求項1之半導體裝置之製造方法，其中於上述去除 步驟中，藉由局部性地去除上述溝槽（16)之側壁而形成 相對於上述碳化矽層（2〜5、32〜35、42、43)之上述主表 157927.doc 201216409 面而傾斜之端面（20)。 7·如請求項6之半導體裝置之製造方法，其中上述端面（2〇) 於上述碳化石夕層（2〜5、32〜35、42、43)之結晶型為六方 晶時實質上包含{03-3-8}面與{01-1·4}面中之任一者，於 上述碳化矽層（2〜5、32〜35、42、43)之結晶型為立方晶 時實質上包含{100}面。 8.如請求項1之半導體裝置之製造方法，其中於上述去除 步驟中，作為熱飯刻，一面使上述碳化砂層（2〜5、 32〜35、42、43)與含有氧氣及氯氣之反應氣體接觸一面 對上述碳化矽層（2〜5、32〜35、42、43)進行加熱，藉此 局部性地去除上述溝槽（16)之側壁。 157927.doc
TW100127630A 2010-08-03 2011-08-03 Process for production of semiconductor device TW201216409A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010174664 2010-08-03

Publications (1)

Publication Number Publication Date
TW201216409A true TW201216409A (en) 2012-04-16

Family

ID=45559305

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100127628A TW201216460A (en) 2010-08-03 2011-08-03 Semiconductor device and manufacturing method thereof
TW100127630A TW201216409A (en) 2010-08-03 2011-08-03 Process for production of semiconductor device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100127628A TW201216460A (en) 2010-08-03 2011-08-03 Semiconductor device and manufacturing method thereof

Country Status (8)

Country Link
US (2) US8981384B2 (zh)
EP (2) EP2602823B1 (zh)
JP (2) JP5741583B2 (zh)
KR (2) KR20130118215A (zh)
CN (2) CN102971853B (zh)
CA (1) CA2790741A1 (zh)
TW (2) TW201216460A (zh)
WO (2) WO2012017798A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012017798A1 (ja) 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013165197A (ja) * 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5867134B2 (ja) * 2012-02-13 2016-02-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013219293A (ja) * 2012-04-12 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
EP2850660A1 (en) * 2012-05-17 2015-03-25 General Electric Company Semiconductor device with junction termination extension
JP5920010B2 (ja) * 2012-05-18 2016-05-18 住友電気工業株式会社 半導体装置
JP2013243179A (ja) * 2012-05-18 2013-12-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6064366B2 (ja) * 2012-05-18 2017-01-25 住友電気工業株式会社 半導体装置
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5900243B2 (ja) 2012-08-23 2016-04-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6070155B2 (ja) * 2012-12-18 2017-02-01 住友電気工業株式会社 炭化珪素半導体装置
JP5803979B2 (ja) 2013-05-29 2015-11-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP6098447B2 (ja) * 2013-09-06 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015072944A (ja) * 2013-10-01 2015-04-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP2016048747A (ja) * 2014-08-28 2016-04-07 株式会社豊田中央研究所 トレンチゲート電極を備えている半導体装置
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JP6233436B2 (ja) * 2016-03-22 2017-11-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6658257B2 (ja) 2016-04-22 2020-03-04 住友電気工業株式会社 炭化珪素半導体装置
US20190198622A1 (en) * 2016-08-31 2019-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP2018082114A (ja) * 2016-11-18 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR3085369B1 (fr) * 2018-08-31 2021-01-08 St Microelectronics Crolles 2 Sas Modulateur electro-optique
CN110957214A (zh) * 2018-09-26 2020-04-03 株洲中车时代电气股份有限公司 一种沟槽及其蚀刻方法
JP7230477B2 (ja) * 2018-12-12 2023-03-01 株式会社デンソー トレンチゲート型のスイッチング素子の製造方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471473B2 (ja) 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
JP3531291B2 (ja) 1994-06-23 2004-05-24 株式会社デンソー 炭化珪素半導体装置の製造方法
JP3307184B2 (ja) * 1995-09-06 2002-07-24 株式会社デンソー 炭化珪素半導体装置
JP3419163B2 (ja) 1995-09-06 2003-06-23 株式会社デンソー 炭化珪素半導体装置の製造方法
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US5882786A (en) 1996-11-15 1999-03-16 C3, Inc. Gemstones formed of silicon carbide with diamond coating
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP2000021849A (ja) 1998-07-06 2000-01-21 Shin Etsu Handotai Co Ltd ドライエッチング方法
JP4457432B2 (ja) 1999-06-17 2010-04-28 株式会社デンソー 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
ATE341836T1 (de) 2000-05-31 2006-10-15 Matsushita Electric Ind Co Ltd Misfet
US20020177321A1 (en) 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
JP2005056868A (ja) 2001-06-04 2005-03-03 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置の製造方法
US20030012925A1 (en) 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
JP2003133434A (ja) 2001-10-23 2003-05-09 Mitsubishi Electric Corp 半導体集積回路
JP2003218350A (ja) 2002-01-22 2003-07-31 Hitachi Ltd 半導体装置及びその製造方法
US20060249073A1 (en) 2003-03-10 2006-11-09 The New Industry Research Organization Method of heat treatment and heat treatment apparatus
JP4593099B2 (ja) 2003-03-10 2010-12-08 学校法人関西学院 単結晶炭化ケイ素の液相エピタキシャル成長法及びそれに用いられる熱処理装置
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP4500558B2 (ja) 2004-02-09 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法
JP4487655B2 (ja) 2004-04-14 2010-06-23 株式会社デンソー 半導体装置の製造方法
WO2005116307A1 (ja) 2004-05-27 2005-12-08 Bridgestone Corporation 炭化ケイ素単結晶ウェハの製造方法
JP5017768B2 (ja) 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
DE602004025798D1 (de) 2004-06-30 2010-04-15 Xycarb Ceramics Bv Verfahren zur Oberflächenbehandlung eines Metallcarbid-Substrates zur Verwendung in Halbleiterherstech
JP2007182330A (ja) 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP4872217B2 (ja) 2005-02-16 2012-02-08 富士電機株式会社 炭化珪素半導体素子の製造方法
JP2006303469A (ja) 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置
US20060214268A1 (en) 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
JP4986420B2 (ja) 2005-07-05 2012-07-25 三菱電機株式会社 トランジスタ
JP2007035823A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc トレンチ形成方法、半導体装置の製造方法および半導体装置
JP2007053227A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP5017823B2 (ja) 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5017855B2 (ja) * 2005-12-14 2012-09-05 富士電機株式会社 半導体装置の製造方法
EP2264741B1 (en) 2006-01-10 2021-03-10 Cree, Inc. Silicon carbide dimpled substrate
JP2007243080A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP5034315B2 (ja) 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2008098593A (ja) * 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法
JPWO2008062729A1 (ja) 2006-11-21 2010-03-04 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2008135534A (ja) 2006-11-28 2008-06-12 Toyota Motor Corp 有底の溝を有する半導体基板の製造方法
JP4046140B1 (ja) 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5307381B2 (ja) * 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP2009170456A (ja) 2008-01-10 2009-07-30 Sumitomo Electric Ind Ltd 半導体装置の製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5589263B2 (ja) 2008-05-29 2014-09-17 富士電機株式会社 炭化珪素半導体基板のトレンチ形成方法
JP5298691B2 (ja) * 2008-07-31 2013-09-25 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5442229B2 (ja) * 2008-09-04 2014-03-12 ローム株式会社 窒化物半導体素子の製造方法
JP4544360B2 (ja) 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
EP2413365A4 (en) 2009-03-27 2013-05-08 Sumitomo Electric Industries MOSFET AND MOSFET MANUFACTURING METHOD
JP2011044513A (ja) 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
JP5075280B2 (ja) 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
WO2011115294A1 (ja) 2010-03-16 2011-09-22 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP5707770B2 (ja) 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
WO2012017798A1 (ja) 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
JP5510309B2 (ja) 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5668576B2 (ja) 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
WO2013031172A1 (ja) 2011-08-26 2013-03-07 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその製造方法

Also Published As

Publication number Publication date
US20120309195A1 (en) 2012-12-06
CN102844868A (zh) 2012-12-26
KR20130118215A (ko) 2013-10-29
JPWO2012017798A1 (ja) 2013-10-03
EP2602823B1 (en) 2020-03-11
WO2012017958A1 (ja) 2012-02-09
EP2602824B1 (en) 2016-06-01
US8981384B2 (en) 2015-03-17
CN102971853A (zh) 2013-03-13
CA2790741A1 (en) 2012-02-09
KR20130098138A (ko) 2013-09-04
EP2602823A4 (en) 2017-08-16
US20130112996A1 (en) 2013-05-09
EP2602824A4 (en) 2015-02-18
EP2602823A1 (en) 2013-06-12
CN102971853B (zh) 2016-06-29
WO2012017798A9 (ja) 2013-01-10
WO2012017958A9 (ja) 2013-01-03
US9054022B2 (en) 2015-06-09
TW201216460A (en) 2012-04-16
WO2012017798A1 (ja) 2012-02-09
CN102844868B (zh) 2015-12-16
JP5741583B2 (ja) 2015-07-01
JPWO2012017958A1 (ja) 2013-10-03
JP5741584B2 (ja) 2015-07-01
EP2602824A1 (en) 2013-06-12

Similar Documents

Publication Publication Date Title
TW201216409A (en) Process for production of semiconductor device
JP5671779B2 (ja) エピタキシャルウエハの製造方法および半導体装置の製造方法
JP5759393B2 (ja) 炭化珪素半導体装置の製造方法
TW201214707A (en) Semiconductor device and process for production thereof
JP5699878B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2013038862A1 (ja) 炭化珪素半導体装置の製造方法
US9269781B2 (en) Semiconductor device and method for manufacturing the same
JP5806600B2 (ja) 炭化珪素半導体装置の製造方法
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
JP2013069964A (ja) 炭化珪素半導体装置
JP2013110238A5 (zh)
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
JP5870672B2 (ja) 半導体装置
JP6500628B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015135862A (ja) 炭化珪素半導体装置およびその製造方法
JP6070790B2 (ja) 半導体装置の製造方法および半導体装置
JP6672962B2 (ja) 炭化珪素半導体基板および半導体装置の製造方法