CN110957214A - 一种沟槽及其蚀刻方法 - Google Patents

一种沟槽及其蚀刻方法 Download PDF

Info

Publication number
CN110957214A
CN110957214A CN201811121879.XA CN201811121879A CN110957214A CN 110957214 A CN110957214 A CN 110957214A CN 201811121879 A CN201811121879 A CN 201811121879A CN 110957214 A CN110957214 A CN 110957214A
Authority
CN
China
Prior art keywords
etching
substrate
hard mask
mask layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811121879.XA
Other languages
English (en)
Inventor
刘坤
赵艳黎
陈喜明
周正东
郑昌伟
龚芷玉
张文杰
刘锐鸣
李诚瞻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201811121879.XA priority Critical patent/CN110957214A/zh
Publication of CN110957214A publication Critical patent/CN110957214A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Abstract

本发明提供了一种沟槽及其蚀刻方法，上述沟槽形成在SiC衬底中，上述刻蚀方法包括：提供SiC材质衬底，在衬底表面形成硬掩膜层；在硬掩膜层表面形成光刻胶；图案化光刻胶，干法刻蚀硬掩膜层以在硬掩膜层上形成沟槽图案；以及去除光刻胶，经由硬掩膜层上的沟槽图案干法刻蚀衬底，以在衬底中形成沟槽；其中，采用特殊的刻蚀气体组合，化学腐蚀与物理轰击相结合的方法刻蚀SiC衬底材料，且刻蚀衬底所采用的组合气体的气体流量大于刻蚀硬掩膜层所采用的气体流量，刻蚀衬底所设定的射频源功率和偏压功率均大于刻蚀硬掩膜层所设定的射频源功率和偏压功率。根据本发明所提供的蚀刻方法所刻蚀的沟槽底部和顶角圆滑，侧壁陡直，能够满足后续器件的电学特性要求。

Description

一种沟槽及其蚀刻方法
技术领域
本发明涉及半导体领域，尤其涉及形成在半导体器件中的沟槽及其蚀刻方法。
背景技术
通过在硅片上制作电子器件，然后淀积介质层和导电材料把器件连接起来，可以把硅片制成许多有功能的微芯片，这是半导体制造早期使用的硅片制造平面工艺的概念。
一般来说，互连材料淀积在硅片表面，然后有选择地去除它，就形成了由光刻技术定义的电路图形。这一有选择性地去除材料的工艺过程即为刻蚀的过程，其基本目标是在涂胶的硅片上正确地复制掩膜图形。刻蚀工艺的正确进行十分关键，否则芯片将不能工作。更重要的是，一旦材料被蚀刻去掉，在刻蚀过程中所犯的错误将难以纠正。不正确刻蚀的硅片就只能报废，给硅片制造公司带来损失。
随着半导体工艺的发展，IC结构的复杂度日益上升，具有大量需要不同刻蚀参数的材料。并且随着特征尺寸的缩小使刻蚀工艺对尺寸的控制要求更为严格，也更难以检测。这使得对蚀刻工艺的要求更为严苛。
在半导体制造中有两种基本的刻蚀工艺：干法刻蚀和湿法腐蚀。干法刻蚀是把硅片表面暴露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应(或者两种反应)，从而去掉暴露的表面材料，干法刻蚀是在亚微米尺寸下刻蚀器件的最主要方法。而在湿法腐蚀中，液体化学试剂(如酸、碱和溶剂等)以化学方式去除硅片表面的材料，湿法腐蚀一般用在尺寸较大的场景(大于3微米)。
对于干法刻蚀，可以根据被刻蚀的材料类型来分类，按材料来分，干法刻蚀主要分成三种：金属刻蚀、介质刻蚀和硅刻蚀。金属刻蚀主要是在金属层上去掉铝合金复合层，制作出互连线。介质刻蚀是用于介质材料的刻蚀，如二氧化硅，接触孔和通孔结构的制作需要刻蚀介质。硅刻蚀(包括多晶硅)应用于需要去除硅的场合，如刻蚀CMOS晶体管的多晶硅栅极和STI隔离。
在干法刻蚀工艺中，尤其是对于SiC刻蚀工艺，由于SiC晶格结构中化学键强度较大，相比于单晶硅、多晶硅或氧化硅等材料来说难以刻蚀，现有的刻蚀工艺在刻蚀SiC时的刻蚀速率较慢，并且，刻蚀形成的沟槽的底部边缘容易出现微沟槽现象。当作为沟槽栅器件使用时，沟槽的底部边缘通常为电场集中区域，微沟槽的存在使得这个区域的栅氧容易击穿，从而影响器件性能，因此，亟需一种刻蚀工艺，能够优化SiC材质的刻蚀，并且使得刻蚀所形成的沟槽的刻蚀截面形貌较优。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
如上所述，为了提供一种刻蚀方法，能够优化SiC材质的刻蚀，并且使得刻蚀所形成的沟槽截面形貌较优，本发明提供了一种沟槽蚀刻方法，用以在SiC衬底中形成沟槽，包括：提供衬底，上述衬底为SiC材质；在上述衬底表面形成硬掩膜层；在上述硬掩膜层表面形成光刻胶；图案化上述光刻胶，干法刻蚀上述硬掩膜层以在上述硬掩膜层上形成沟槽图案；以及去除上述光刻胶，经由上述硬掩膜层上的沟槽图案干法刻蚀上述衬底，以在上述衬底中形成沟槽；其中，采用组合气体，以物理轰击和化学腐蚀相结合的方式刻蚀上述衬底，且刻蚀上述衬底所采用的上述组合气体的气体流量大于刻蚀上述硬掩膜层所采用的气体流量，刻蚀上述衬底所设定的射频源功率和偏压功率均大于刻蚀上述硬掩膜层所设定的射频源功率和偏压功率。
如上述的沟槽蚀刻方法，可选的，刻蚀上述衬底所采用的上述组合气体为O2、HBr和SF6的组合，且控制O2的气体流量为15-30sccm，控制HBr的气体流量为90-120sccm，控制SF6的气体流量为15-25sccm。
如上述的沟槽蚀刻方法，可选的，刻蚀上述衬底所设定的射频源功率为1-2KW，刻蚀上述衬底所设定的偏压功率为300-400W。
如上述的沟槽蚀刻方法，可选的，刻蚀上述衬底进一步包括：在8-10mT的刻蚀腔体真空度下进行上述衬底刻蚀。
如上述的沟槽蚀刻方法，可选的，形成上述8-10mT的刻蚀腔体真空度进一步包括：对刻蚀腔体抽真空至5mT的本底真空度，通入刻蚀上述衬底所需要的组合气体，并调节上述组合气体的气体流量和气体抽速，使上述刻蚀腔体真空度动态平衡在上述8-10mT。
如上述的沟槽蚀刻方法，可选的，刻蚀上述衬底还包括设定磁场以调整刻蚀腔体中等离子体的状态，其中，所设定的磁场偏角为40-60度。
如上述的沟槽蚀刻方法，可选的，上述硬掩膜层为SiO2。
本发明还提供了一种采用如上任一项所述的沟槽蚀刻方法所形成的位于SiC衬底中的沟槽。
根据本发明所提供的刻蚀方法，有效增大带电粒子的轰击能量，突出物理轰击和化学刻蚀的结合效果，并且为化学反应提供了足够的反应物和生成物交换速率，提高了刻蚀速率。本发明所提供的刻蚀方法解决了SiC难以刻蚀并且所刻蚀的沟槽形貌不佳，出现微沟槽的问题。
附图说明
图1示出了SiC衬底中根据现有技术所刻蚀的沟槽结构示意图。
图2示出了本发明所提供的沟槽蚀刻方法的流程简图。
图3A-3G示出了根据本发明所提供的沟槽蚀刻方法刻蚀沟槽过程中的结构示意图。
图3H示出了SiC衬底中根据本发明所提供的沟槽蚀刻方法所刻蚀的沟槽结构示意图。
附图标记
100 SiC衬底
101 沟槽
200 SiC衬底
210 硬掩膜层
220 光刻胶
221 光刻胶图案沟槽部分
211 硬掩膜层沟槽
201 沟槽
具体实施方式
本发明涉及半导体工艺与器件。更具体地，本发明的实施例提供一种沟槽蚀刻方法，用于在SiC衬底中形成沟槽，该沟槽蚀刻方法采用组合气体干法刻蚀SiC衬底，且采用较大的气体流量、较大的射频源功率和较大的偏压功率。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
如上所述，在硅刻蚀工艺中，尤其是对于SiC刻蚀工艺，由于SiC晶格结构中化学键强度较大，相比于单晶硅、多晶硅或氧化硅等材料来说难以刻蚀，现有的刻蚀工艺在刻蚀SiC时的刻蚀速率较慢，并且，刻蚀形成的沟槽的底部边缘容易出现微沟槽现象，沟槽底部边缘形貌容易出现不理想因素。当作为沟槽栅器件使用时，沟槽的底部边缘通常为电场集中区域，微沟槽的存在使得这个区域的栅氧容易击穿，从而影响器件性能，尤其是影响器件的反向耐压特性。
图1示出了SiC衬底中根据现有技术所刻蚀的沟槽结构示意图。从图1中可以看出，形成在SiC衬底100中的沟槽101，其侧壁不够陡直，底部粗糙，并且在沟槽底部两侧边缘有微沟槽结构，上述微沟槽的存在大大影响以该SiC衬底100为基础的器件的性能。
因此，本发明提供了一种沟槽蚀刻方法，能够优化SiC材质的刻蚀，并且使得刻蚀所形成的沟槽刻蚀截面形貌较优。
图2示出了本发明所提供的沟槽蚀刻方法的流程简图。如图2所示，本发明提供的沟槽蚀刻方法具体包括：
S101、提供衬底。其中，具体的，本发明所提供的衬底，也是后续需要进行刻蚀以形成沟槽的衬底材质为SiC。本领域技术人员应当知道，虽称之为衬底，但上述形成沟槽的SiC亦可以是形成在绝缘层上的硅材质，例如在绝缘层上的硅(silicon on insulator，简称SOI)，或者可以是具有多层结构的衬底，其上部为SiC材质等，并不为限。SiC材质的晶格结构中化学键强度较大，相比于单晶硅、多晶硅或氧化硅等材料来说难以刻蚀，现有的常规工艺无法保证SiC材质的刻蚀速率和刻蚀均匀性。
请参考图3A，图3A示出了在执行步骤S101后的结构示意图，即已经提供了上述SiC衬底200。
S102、在上述衬底表面形成硬掩膜层，具体的，在一实施例中，上述硬掩膜层可以是二氧化硅材质，本领域技术人员应当知道，上述硬掩膜层还可以为其他介电材质，可以包含例如氧化物、氮化物、氮氧化物、低介电常数(low-k)介电材料、超低介电常数(ultralow-k)介电材料、极低介电常数(extreme low-k)介电材料、其他介电材料，和/或前述的组合，而不以二氧化硅为限。可以通过沉积工艺形成上述硬掩膜层，上述沉积工艺包括但不限于，通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)、金属有机CVD(MOCVD)或等离子体增强CVD(PECVD)形成上述硬掩膜层。
请参考图3B，图3B示出了在执行步骤S102后的结构示意图，即已经在上述SiC衬底200表面形成了硬掩膜层210。
S103、在硬掩膜层表面形成光刻胶。具体的，在一实施例中，上述形成光刻胶的步骤至少进一步包括：气相成底膜处理、旋转涂胶和软烘。更具体的，气相成底膜处理可以包括清洗、脱水和硬掩膜层表面成底膜处理，上述步骤的操作目的是为了增强硬掩膜层和光刻胶之间的粘附性。成底膜处理后，上述硬掩膜层要立即采用旋转涂胶的方法涂上液相光刻胶材料，并且，光刻胶在被涂到硬掩膜层表面后必须要经过软烘，以去除光刻胶中的溶剂，进一步提高粘附性，提升硬掩膜层上光刻胶的均匀性，以获得更好的线宽控制。
请参考图3C，图3C示出了在执行步骤S103后的结构示意图，即已经在上述硬掩膜层210表面形成了光刻胶220。
S104、图案化上述光刻胶。具体的，在一实施例中，上述图案化上述光刻胶的步骤至少进一步包括：对准和曝光、曝光后烘焙、显影、坚膜烘焙和显影后检查。更具体的，在对准中，系将掩膜版与涂了胶的硬掩膜层进行对准，一旦对准，通过掩膜版将光刻胶层曝光，可以把掩膜版图形转移到光刻胶上。随后进行曝光后烘焙，在曝光后烘焙后，对光刻胶进行显影，光刻胶上的可溶解区域被显影剂溶解，将可见的岛或者窗口图形留在硬掩膜层表面。随后进行坚膜烘焙挥发掉存留的光刻胶溶剂提高光刻胶对硬掩膜层表面的粘附性，稳固光刻胶，并进行显影后检查，以纠正错误形成图形的情况，避免因为光刻胶图案的错误造成后续硬掩膜层的缺陷。
请参考图3D，图3D示出了在执行步骤S104后的结构示意图，即已经图案化上述光刻胶220，在上述光刻胶220上形成了光刻胶图案221。并且，所形成的光刻胶图案定义了后续复制到硬掩膜层上的沟槽图案，以及定义了后续实际形成在衬底中的沟槽图案，光刻胶图案中的沟槽宽度与形成在衬底中的沟槽宽度一致。
S105、干法刻蚀硬掩膜层以在硬掩膜层上形成沟槽图案。具体的，在上述硬掩膜层为二氧化硅材质的实施例中，本领域技术人员可以采用现有常见的干法刻蚀工艺刻蚀上述二氧化硅层。目前现有的二氧化硅的刻蚀工艺较为成熟，通过干法刻蚀，能够在二氧化硅层中形成形貌较佳、能够用以在后续复制到衬底中的沟槽图案。
请参考图3E，图3E示出了在执行步骤S105后的结构示意图，即已经干法刻蚀了上述硬掩膜层210，在上述硬掩膜层210上形成了硬掩膜层沟槽211。如上所述，上述硬掩膜层沟槽211系从光刻胶220中的光刻胶图案沟槽部分复制而来，并且定义了后续实际形成在衬底中的沟槽，其宽度与形成在衬底中的沟槽宽度一致。
S106、去除光刻胶。光刻胶用来作为从光刻掩膜版到硬掩膜层表面的图形转移媒介以及被蚀刻区域的阻挡层，一旦刻蚀完成，光刻胶在硬掩膜版表面就不再有用，必须完全去除。可以通过去胶液去除光刻胶，或者采用等离子体去胶用氧气来干法去胶。本领域技术人员可以根据现有或将有的去胶工艺实现上述去除光刻胶的步骤。
请参考图3F，图3F示出了在执行步骤S106后的结构示意图，即已经去除了硬掩膜层210表面的光刻胶。而硬掩膜层210中已经形成了硬掩膜层沟槽211。
S107、经由硬掩膜层上的沟槽图案干法刻蚀衬底，以形成沟槽。具体的，采用组合气体，物理轰击和化学腐蚀相结合的方法，干法刻蚀衬底，且刻蚀衬底所采用的组合气体的气体流量大于刻蚀硬掩膜层所采用的气体流量，刻蚀衬底所设定的射频源功率和偏压功率均大于刻蚀硬掩膜层所设定的射频源功率和偏压功率。
具体的，在上述的实施例中，刻蚀衬底所采用的组合气体为O2、HBr和SF6的组合，且控制O2的气体流量为15-30sccm，控制HBr的气体流量为90-120sccm，控制SF6的气体流量为15-25sccm。并且，更进一步地，在8-10mT的刻蚀腔体真空度下进行衬底的物理干法和化学干法刻蚀。
在上述的实施例中，形成8-10mT的刻蚀腔体真空度进一步包括：对刻蚀腔体抽真空至5mT的本底真空度，通入刻蚀衬底所需要的组合气体，并调节组合气体的气体流量和气体抽速，使刻蚀腔体真空度动态平衡在8-10mT。
本领域技术人员应当知道，上述刻蚀所采用的O2(15-30sccm)+HBr(90-120sccm)+SF6(15-25sccm)的气体组合，其气体流量大于通常刻蚀工艺中所采用的气体流量。上述较大的气体流量和气体抽速能够为化学反应提供足够的反应物和生成物交换速率，从而提高刻蚀速率。
并且，本领域技术人员应当知道，上述刻蚀腔体的真空度小于通常刻蚀工艺中所采用的刻蚀腔体真空度。较低的真空度会增大气体分子运动的平均自由程，从而增大刻蚀等离子体密度，从而改善刻蚀效果。
进一步的，在以O2(15-30sccm)、HBr(90-120sccm)、SF6(15-25sccm)的气体组合以及气体流速通入真空度动态平衡在8-10mT的刻蚀腔体后，对刻蚀腔体中的气体加上电场和磁场，以使上述气体发生电离，并且调整带电粒子的形态。进一步的，通过设定射频源功率为1-2KW、设定偏压功率为300-400W、设定磁场偏角为40-60度。
本领域技术人员应当知道，上述刻蚀所设定的射频源功率和偏压功率均大于通常刻蚀工艺中所采用的射频源功率和偏压功率。较大的射频源功率和偏压功率会增大带电粒子的轰击能量，有效的结合物理轰击和化学刻蚀的效果。
根据本发明所提供的在步骤S107中对SiC衬底进行刻蚀所采用的各种工艺菜单参数组合，能够达到同时兼顾刻蚀速率、刻蚀均匀性与沟槽底部形貌的效果。采用如本发明步骤S107所采用的工艺菜单参数组合，SiC衬底的预期刻蚀速率可以达到400nm/min以上，片内的刻蚀均匀性在3％以内，同时能够有效抑制底部边缘的微沟槽现象。
请参考图3G，图3G示出了在执行步骤S107后的结构示意图，即已经经由硬掩膜层210上的沟槽图案干法刻蚀SiC衬底200形成了沟槽201。本发明所提供的沟槽蚀刻方法所形成的沟槽201底部和顶角圆滑，侧壁陡直，并且表面损伤较小，缓解了底部边缘的微沟槽现象。
本领域技术人员应当知道，上述步骤S107所采用的工艺菜单参数组合可以适用于干法刻蚀系统。例如，在进行等离子体刻蚀反应时，可以采用现有或将有的等离子体干法刻蚀设备，包括但不限于圆桶式等离子体刻蚀设备、平板(平面)式刻蚀设备、顺流式刻蚀系统、三级平面式刻蚀设备、离子铣刻蚀设备、反应离子刻蚀(RIE)设备、高密度等离子体刻蚀机、电子回旋加速振荡(ECR)设备、电感耦合等离子体刻蚀设备(ICP)、双等离子体源(DPS)或磁增强反应离子刻蚀(MERIE)设备中的一个或多个的组合来实现上述SiC衬底的蚀刻。
本领域技术人员应当知道，虽然上述步骤S107所采用的工艺菜单参数组合系为了刻蚀SiC以形成沟槽，上述步骤S107所采用的工艺菜单参数组合还可以用于其他刻蚀SiC的场景，而不限于形成沟槽的场景。
请进一步参考图3H，图3H示出了SiC衬底中根据本发明所提供的沟槽蚀刻方法所刻蚀的沟槽结构示意图。在上述步骤S107后，还可以包括去除上述硬掩膜层的步骤，上述去除硬掩膜层的方法可以根据现有或将有的工艺方法实现，在此不再赘述。如图3H所示，本发明所提供的沟槽蚀刻方法所形成的沟槽201底部和顶角圆滑，侧壁陡直，并且表面损伤较小，缓解了底部边缘的微沟槽现象。
本发明还提供了采用上述沟槽蚀刻方法所形成的位于SiC衬底中的沟槽。上述沟槽底部和顶角圆滑，侧壁陡直，并且表面损伤较小，缓解了底部边缘的微沟槽现象。
至此，已经描述了在SiC衬底中制造沟槽的方法。尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (8)

1.一种沟槽蚀刻方法，用以在SiC衬底中形成沟槽，包括：
提供衬底，所述衬底为SiC材质；
在所述衬底表面形成硬掩膜层；
在所述硬掩膜层表面形成光刻胶；
图案化所述光刻胶，干法刻蚀所述硬掩膜层以在所述硬掩膜层上形成沟槽图案；以及
去除所述光刻胶，经由所述硬掩膜层上的沟槽图案干法刻蚀所述衬底，以在所述衬底中形成沟槽；
其中，采用刻蚀气体组合，以物理轰击和化学腐蚀相结合的方法，刻蚀所述衬底，且刻蚀所述衬底所采用的所述组合气体的气体流量大于刻蚀所述硬掩膜层所采用的气体流量，刻蚀所述衬底所设定的射频源功率和偏压功率均大于刻蚀所述硬掩膜层所设定的射频源功率和偏压功率。
2.如权利要求1所述的沟槽蚀刻方法，其特征在于，刻蚀所述衬底所采用的所述组合气体为O2、HBr和SF6的组合，且控制O2的气体流量为15-30sccm，控制HBr的气体流量为90-120sccm，控制SF6的气体流量为15-25sccm。
3.如权利要求1所述的沟槽蚀刻方法，其特征在于，刻蚀所述衬底所设定的射频源功率为1-2KW，刻蚀所述衬底所设定的偏压功率为300-400W。
4.如权利要求1所述的沟槽蚀刻方法，其特征在于，刻蚀所述衬底进一步包括：在8-10mT的刻蚀腔体真空度下进行所述衬底的刻蚀。
5.如权利要求4所述的沟槽蚀刻方法，其特征在于，形成所述8-10mT的刻蚀腔体真空度进一步包括：对刻蚀腔体抽真空至5mT的本底真空度，通入刻蚀所述衬底所需要的组合气体，并调节所述组合气体的气体流量和气体抽速，使所述刻蚀腔体真空度动态平衡在所述8-10mT。
6.如权利要求1所述的沟槽蚀刻方法，其特征在于，刻蚀所述衬底还包括设定磁场以调整刻蚀腔体中等离子体的状态，其中，所设定的磁场偏角为40-60度。
7.如权利要求1所述的沟槽蚀刻方法，其特征在于，所述硬掩膜层为SiO2。
8.一种采用如权利要求1-7中任一项所述的沟槽蚀刻方法所形成的位于SiC衬底中的沟槽。
CN201811121879.XA 2018-09-26 2018-09-26 一种沟槽及其蚀刻方法 Withdrawn CN110957214A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811121879.XA CN110957214A (zh) 2018-09-26 2018-09-26 一种沟槽及其蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811121879.XA CN110957214A (zh) 2018-09-26 2018-09-26 一种沟槽及其蚀刻方法

Publications (1)

Publication Number Publication Date
CN110957214A true CN110957214A (zh) 2020-04-03

Family

ID=69962192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811121879.XA Withdrawn CN110957214A (zh) 2018-09-26 2018-09-26 一种沟槽及其蚀刻方法

Country Status (1)

Country Link
CN (1) CN110957214A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410136A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种碳化硅沟槽刻蚀方法
GB2601404A (en) * 2020-09-18 2022-06-01 Oxford Instruments Nanotechnology Tools Ltd Method of preparing a silicon carbide wafer

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497682A (zh) * 2002-10-15 2004-05-19 ���������ƴ���ʽ���� 等离子体处理方法
US20050001276A1 (en) * 2003-07-03 2005-01-06 The Regents Of The University Of California Selective etching of silicon carbide films
CN101556919A (zh) * 2009-05-21 2009-10-14 中国电子科技集团公司第十三研究所 控制SiC基体刻蚀的台阶形貌的方法
JP2010003988A (ja) * 2008-06-23 2010-01-07 Rohm Co Ltd ＳｉＣ膜の加工方法および半導体装置の製造方法
CN102844868A (zh) * 2010-08-03 2012-12-26 住友电气工业株式会社 用于制造半导体器件的方法
CN102915911A (zh) * 2012-09-24 2013-02-06 中国电子科技集团公司第五十五研究所 一种改善碳化硅台面底部的刻蚀方法
CN103715065A (zh) * 2013-12-30 2014-04-09 国家电网公司 一种平缓光滑侧壁形貌的SiC刻蚀方法
CN106128942A (zh) * 2016-08-26 2016-11-16 株洲中车时代电气股份有限公司 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN106816372A (zh) * 2015-11-30 2017-06-09 北京北方微电子基地设备工艺研究中心有限责任公司 一种碳化硅衬底的刻蚀方法
CN107644812A (zh) * 2016-07-21 2018-01-30 北京北方华创微电子装备有限公司 基片刻蚀方法
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497682A (zh) * 2002-10-15 2004-05-19 ���������ƴ���ʽ���� 等离子体处理方法
US20050001276A1 (en) * 2003-07-03 2005-01-06 The Regents Of The University Of California Selective etching of silicon carbide films
JP2010003988A (ja) * 2008-06-23 2010-01-07 Rohm Co Ltd ＳｉＣ膜の加工方法および半導体装置の製造方法
CN101556919A (zh) * 2009-05-21 2009-10-14 中国电子科技集团公司第十三研究所 控制SiC基体刻蚀的台阶形貌的方法
CN102844868A (zh) * 2010-08-03 2012-12-26 住友电气工业株式会社 用于制造半导体器件的方法
CN102915911A (zh) * 2012-09-24 2013-02-06 中国电子科技集团公司第五十五研究所 一种改善碳化硅台面底部的刻蚀方法
CN103715065A (zh) * 2013-12-30 2014-04-09 国家电网公司 一种平缓光滑侧壁形貌的SiC刻蚀方法
CN106816372A (zh) * 2015-11-30 2017-06-09 北京北方微电子基地设备工艺研究中心有限责任公司 一种碳化硅衬底的刻蚀方法
CN107644812A (zh) * 2016-07-21 2018-01-30 北京北方华创微电子装备有限公司 基片刻蚀方法
CN106128942A (zh) * 2016-08-26 2016-11-16 株洲中车时代电气股份有限公司 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2601404A (en) * 2020-09-18 2022-06-01 Oxford Instruments Nanotechnology Tools Ltd Method of preparing a silicon carbide wafer
GB2601404B (en) * 2020-09-18 2023-02-15 Oxford Instruments Nanotechnology Tools Ltd Method of preparing a silicon carbide wafer
CN113410136A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种碳化硅沟槽刻蚀方法

Similar Documents

Publication Publication Date Title
US6165881A (en) Method of forming salicide poly gate with thin gate oxide and ultra narrow gate width
KR100887911B1 (ko) 암모니아를 이용한 저유전율 유기 유전체 에칭 방법
TWI458014B (zh) 用以控制多層遮罩之圖案臨界尺寸與完整性的蝕刻製程
TWI323487B (en) Plasma etching method
US7910438B2 (en) Method for fabricating semiconductor device including recess gate
US9947548B2 (en) Self-aligned single dummy fin cut with tight pitch
US7514312B2 (en) Method of manufacturing semiconductor device
JP2009076661A (ja) 半導体装置の製造方法
US6867084B1 (en) Gate structure and method of forming the gate dielectric with mini-spacer
CN110957214A (zh) 一种沟槽及其蚀刻方法
KR20090008240A (ko) Ｍｒａｍ 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
JP2003511857A (ja) 一様な浅いトレンチ・エッチング・プロファイルのための方法
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
JP5297615B2 (ja) ドライエッチング方法
US6921723B1 (en) Etching method having high silicon-to-photoresist selectivity
US5968278A (en) High aspect ratio contact
US7541255B2 (en) Method for manufacturing semiconductor device
CN106024622B (zh) 自对准硅化物阻挡层的制造方法
KR20080081581A (ko) 비휘발성 메모리 소자의 제조 방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US20090104776A1 (en) Methods for forming nested and isolated lines in semiconductor devices
CN107665856B (zh) 用于形成接触孔的方法与等离子体刻蚀方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
CN108417526B (zh) 一种半导体器件的制造方法
KR20070040596A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200903

Address after: Room 309, semiconductor third line office building, Tianxin high tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200403