CN1497682A - 等离子体处理方法 - Google Patents

等离子体处理方法 Download PDF

Info

Publication number
CN1497682A
CN1497682A CNA2003101019365A CN200310101936A CN1497682A CN 1497682 A CN1497682 A CN 1497682A CN A2003101019365 A CNA2003101019365 A CN A2003101019365A CN 200310101936 A CN200310101936 A CN 200310101936A CN 1497682 A CN1497682 A CN 1497682A
Authority
CN
China
Prior art keywords
layer
plasma processing
processing according
flow
chf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101019365A
Other languages
English (en)
Other versions
CN1257536C (zh
Inventor
ɽ���Ǵ�
山口智代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1497682A publication Critical patent/CN1497682A/zh
Application granted granted Critical
Publication of CN1257536C publication Critical patent/CN1257536C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种蚀刻速率、相对于SiO2的选择比及相对于有机物的选择比均高的SiC的等离子体蚀刻方法。对含有CHF3的蚀刻气体、含有CHF3和N2的气体、例如CHF3、N2和Ar的混合气体、或包含具有C、H与F的物质和具有N的物质、而不包含具有O的物质的蚀刻气体进行等离子体化，对SiC进行蚀刻。

Description

等离子体处理方法
技术领域
本发明涉及在半导体装置的制造工序中进行蚀刻的等离子体处理方法。
背景技术
作为对SiC(碳化硅)进行等离子体蚀刻的蚀刻气体，目前一直使用CF4(四氟化碳)与O2(氧气)的混合气体(专利文献1)、CHF3(三氟甲烷)与O2的混合气体(专利文献2)。
【专利文献1】
特开昭57-124438号公报
【专利文献2】
特开昭62-216335号公报
但是，使用这些蚀刻气体，存在这样的问题，即SiC的蚀刻速率、SiC相对于SiO2(二氧化硅)的蚀刻选择比(SiC的蚀刻速率/SiO2的蚀刻速率)、SiC相对于有机掩模的蚀刻选择比(SiC的蚀刻速率/有机掩模的蚀刻速率)不是很高。
发明内容
本发明的目的是提供一种等离子体处理方法，它解决了上述存在的问题，该方法包含SiC(碳化硅)的蚀刻速率、SiC相对于SiO2(二氧化硅)的蚀刻选择比、SiC相对于有机物的蚀刻选择比均高的SiC的等离子体蚀刻。
用于解决上述课题的第一发明是一种等离子体处理方法，该方法包括：在处理容器内配置具有SiC层和SiO2层的被处理体的工序；对导入上述处理容器内的含有CHF3(三氟甲烷)的蚀刻气体进行等离子体化、相对于上述SiO2层而有选择性地对上述SiC层进行蚀刻的工序。
通过使用含有CHF3的蚀刻气体，可以提高SiC层相对于SiO2层的蚀刻选择比(SiC层的蚀刻速率/SiO2层的蚀刻速率)。此外，与使用CH2F2(二氟甲烷)或CH3F(一氟甲烷)相比，使用CHF3时，在进行蚀刻时，不易出现蚀刻速率为零的所谓蚀刻停止的情况。
此外，由于SiC层相对于SiO2层的蚀刻选择比高，被处理体中的SiO2层露出，换言之，即使暴露在蚀刻气体中，仍可以相对于SiO2层而有选择性地对SiC层进行蚀刻。这与SiO2层是SiC层的掩模层或SiO2层是SiC层的底层的情况相同。
优选蚀刻气体包含具有N(氮)的物质。这是由于SiC层的蚀刻速率或SiC层相对于有机掩模层的蚀刻选择比变高的缘故。作为具有N物质的N2(氮气)，它在安全性和操作性等方面都很好。此时，蚀刻气体中CHF3的流量与N2的流量的比(CHF3的流量/N2的流量)优选是0.2～0.6，更优选是0.4～0.6。这是因为SiC层相对于SiO2层的蚀刻选择比明显增加的缘故。
第二发明是一种等离子体处理方法，该方法包括：在处理容器内配置具有SiC层的被处理体的工序；对导入上述处理容器内的包含CHF3和N2的蚀刻气体进行等离子体化、对上述SiC层进行蚀刻的工序。
于是，通过使用含有CHF3和N2的蚀刻气体，可以提高SiC层的蚀刻速率。蚀刻气体中CHF3的流量与N2的流量的比优选是0.2～0.8，更优选是0.4～0.8，最优选是0.4～0.6。这是因为，在此范围内SiC层的蚀刻速率明显增加的缘故。
此外，如果使用含有CHF3和N2的蚀刻气体，由于SiC层相对于有机层的蚀刻选择比也高，所以可以相对于有机层而有选择地对SiC层进行蚀刻。具体地讲，当被处理体中有机层露出的情况下，有机层是SiC层的掩模层时及有机层是上述SiC层的底层时，可以适用于被处理体。蚀刻气体中CHF3的流量与N2的流量的比优选是0.2～0.8，更优选是0.4～0.6。这是因为，在此范围内SiC层相对于有机层的蚀刻选择比明显增加的缘故。而且，如果使用低介质层作为有机层，有利于提高设备的性能。
如果使用含有CHF3和N2的蚀刻气体，由于SiC层相对于SiO2层的蚀刻选择比也高，所以可以相对于SiO2层而有选择地对SiC层进行蚀刻。具体地讲，当被处理体中SiO2层露出的情况下，SiO2层是SiC层的掩模层时及SiO2层是上述SiC层的底层时，可以适用于被处理体。蚀刻气体中CHF3的流量与N2的流量的比优选是0.2～0.6，更优选是0.4～0.6。这是因为，在此范围内SiC层相对于SiO2层的蚀刻选择比明显增加的缘故。
第三发明是一种等离子体处理方法，该方法包括：在处理容器内配置具有SiC层的被处理体的工序；对导入上述处理容器内的包含具有C(碳)、H(氢)与F(氟)的物质和具有N的物质、而不包含具有O(氧)的物质的蚀刻气体进行等离子体化、对上述SiC层进行蚀刻的工序。
通过使用包含具有C、H与F的物质和具有N的物质、而不包含具有O的物质的蚀刻气体，可以提高SiC层的蚀刻速率。作为具有C、H与F的物质优选是CHF3，而作为具有N的物质，优选是N2。此时，蚀刻气体中CHF3的流量与N2的流量的比优选是0.2～0.8，更理想的是0.4～0.8，最优选是0.4～0.6。这是因为，在此范围内SiC层的蚀刻速率明显增加的缘故。
通过使用包含具有C、H与F的物质和具有N的物质、而不包含具有O的物质的蚀刻气体，可以相对于有机层而有选择地对SiC层进行蚀刻。具体地讲，当被处理体中有机层露出的情况下，有机层是SiC层的掩模层时及有机层是上述SiC层的底层时，可以适用于被处理体。作为具有C、H与F的物质来说，优选是CHF3，而作为具有N的物质来说，优选是N2。此时，蚀刻气体中CHF3的流量与N2的流量的比优选是0.2～0.8，更优选是0.4～0.6。这是因为，在此范围内SiC层相对于有机层的蚀刻选择比明显增加的缘故。如果使用低介质层作为有机层，则有利于提高设备的性能。
通过使用包含具有C、H与F的物质和具有N的物质、而不包含具有O的物质的蚀刻气体，可以相对于SiO2层而有选择地对SiC层进行蚀刻。具体地讲，当被处理体中SiO2层露出的情况下，SiO2层是SiC层的掩模层时及SiO2层是上述SiC层的底层时，可以适用于被处理体。作为具有C、H与F的物质来说，优选是CHF3，而作为具有N的物质来说，优选是N2。此时，蚀刻气体中CHF3的流量与N2的流量的比优选是0.2～0.6，更优选是0.4～0.6。这是因为，在此范围内SiC层相对于SiO2层的蚀刻选择比明显增加的缘故。
这样，由于蚀刻气体中不包含具有O2(氧气)或CO(一氧化碳)等的O的物质，当SiC层的底层是铜Cu层时，可以防止蚀刻工序中铜Cu发生氧化。
附图说明
图1是表示实施本发明所使用的等离子体蚀刻装置的剖面示意图。
图2是表示被处理体的蚀刻对象部的剖面示意图。
图3是表示CHF3的流量/N2的流量的值与SiC的蚀刻速率的关系的图表。
图4是表示CHF3的流量/N2的流量的值与SiC层相对于SiO2层的蚀刻选择比的关系的图表。
图5是表示CHF3的流量/N2的流量的值与SiC层相对于光刻胶(PR)层的蚀刻选择比的关系的图表。
符号说明：1等离子体蚀刻装置，8基座，10静电卡盘，16聚焦环，18上部电极板，30蚀刻气体供应源，52高频电源，60偶极化磁体，61 SiO2层，63 SiC层，65光刻胶层，W被处理体。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
图1是表示实施本发明所用的等离子体蚀刻装置1的剖面图。处理容器2用金属制造，例如使用表面经过氧化处理的铝制造而成。该处理容器2被接地。在处理容器2内的底部，通过被导体的波纹管4包围的升降机6，自下而上依次设置着导体11、绝缘体9及基座8。基座8用作平行平板电极的下部电极。导体11通过波纹管4接地，而基座8与导体11通过绝缘体9而电气绝缘。高频电源52通过匹配器50与作为下部电极的基座8连接。
在该基座8之上设置静电卡盘10，在静电卡盘10的上面装载着半导体晶片等被处理体W。静电卡盘10的结构是电极12介于绝缘体之间，通过施加来自与电极12连接的直流电源14的直流电压，在库仑力作用下静电吸附被处理体W。以围绕被处理体W的方式配置着聚焦环16。该聚焦环16由Si(硅)或SiO2制成，以提高蚀刻的均匀性。
此外，在该基座8的上方，与基座8相对向设置着上部电极板18。该上部电极板18被固定在处理容器2的顶部2a上。即，在该装置中，处理容器2的顶部2a用作平行平板电极的上部电极。
在处理容器2的顶部2a的上部设置着气体导入口20，该气体导入口20与供气管22连接，而该供气管22上连接着阀24、质量流量控制器28、蚀刻气体供应源30。从该蚀刻气体供应源30供应例如CHF3、N2、Ar(氩)等。供给处理容器2内的蚀刻气体，通过上部电极板18的孔而均匀地喷向被处理体W。
另一方面，处理容器2的底部与排气管40连接，该排气管40与排气装置42连接。此外，处理容器2的侧壁上设置着闸阀46，该闸阀46处于开启状态下，在与其邻接的装载室(图中未示)之间搬运被处理体W。
在等离子体处理区域的周围，处理容器2的外侧设置着偶极化磁体60。该偶极化磁体60是以环形配置若干各向异性瓦块式柱状的磁体而形成的，并一点点地移动这些若干各向异性瓦块式柱状的磁体的磁化方向以作为一整体，从而形成相同的水平磁场。通过该偶极化磁体60在等离子体处理区域形成正交电磁场，同时，通过电子的漂移运动产生高能量的磁控管放电，从而生成高密度的等离子体。通过旋转偶极化磁体60可以形成均匀的磁场。
接下来，使用上述的等离子体蚀刻装置1，在图2所示的被处理体W中，对通过光刻胶层65的开口图案对SiC层63进行蚀刻的工序进行说明。该被处理体W具有SiO2层61和覆盖该SiO2层的SiC层63、以及覆盖该层的光刻胶层65。
通过升降机6使基座8处于下降的状态时，打开闸阀46，把被处理体W搬运至处理容器2内，并配置在静电卡盘10上。接着，关闭闸阀46，使基座8上升至处理位置，通过排气装置42对处理容器2内进行减压，之后，打开阀24，从蚀刻气体供应源30供应包含CHF3的蚀刻气体、优选除了CHF3之外还包含具有N物质的气体、例如CHF3、N2和Ar的混合气体，使处理容器2内的压力处于规定值，例如，6.66Pa(50mTorr)。从为获得高蚀刻速率的观点出发，此时，蚀刻气体中CHF3的流量与N2的流量的比优选是0.2～0.8，更优选是0.4～0.8，最优选为0.4～0.6。
在此状态下，使偶极化磁体60旋转，向作为下部电极的基座8施加高频电力，等离子化蚀刻气体，对被处理体W中的SiC层63进行蚀刻。另一方面，在定时施加高频电力前后，通过直流电源14向静电卡盘10内的电极12施加直流电压，把被处理体W吸附在静电卡盘10上。蚀刻过程中，用终点检测器(图中未示)检测出规定的发光强度，并根据此结果结束蚀刻。
这样，通过使用包含CHF3的蚀刻气体对SiC层63进行蚀刻，可以提高SiC层相对于SiO2层的蚀刻选择比，也不易发生蚀刻停止。此外，使用含有CHF3和具有N的物质例如N2作为蚀刻气体，就可以提高SiC层63的蚀刻速率。此时，并非局限于含有CHF3和N2的气体，如果使用包含具有C、H与F的物质和具有N的物质、而不包含具有O的物质的气体，则可以提高SiC层63的蚀刻速率。
另外，被处理体并不局限于图2的构造。它也适用于以下情况，SiC层的掩模层是SiO2层的情况，SiC层的底层是有机层或铜Cu层的情况，SiC层与有机层在分开的部分同时露出的情况，SiC层与SiO2层在分开的部分同时露出的情况。此外，相对于有机层而有选择性地对SiC层进行蚀刻时，蚀刻气体中CHF3的流量与N2的流量比优选是0.2～0.8，更优选是0.4～0.6。
(实施例)
在如下条件下对图2所示的被处理体进行蚀刻。即，使处理容器内的压力为6.66Pa(50mTorr)，同时，向处理容器内供应作为蚀刻气体的CHF3、N2与Ar的混合气体，从13.56MHz频率的高频电源向下部电极施加500W的高频电力。
蚀刻气体中CHF3的流量与N2的流量的比(CHF3的流量/N2的流量)变化为0.2、0.4、0.6、0.8、2.0。Ar的流量固定在100mL/min(sccm)。
图3表示上述的各种流量比中SiC层的蚀刻速率，图4表示SiC层相对于SiO2层的蚀刻选择比，图5表示SiC层相对于光刻胶(PR)层的蚀刻选择比。
根据图3可知，上述流量比为0.2～0.8时，SiC的蚀刻速率高，其中，0.4～0.8时更高，0.4～0.6时最高。
根据图4可知，上述流量比为0.2～0.6时，SiC相对于SiO2的蚀刻选择比高，其中，0.4～0.6时最高。
根据图5可知，上述流量比为0.2～0.8时，SiC相对于光刻胶的蚀刻选择比高，其中，0.4～0.6时最高。
作为比较例，使处理容器内的压力为6.66Pa(50mTorr)，并供应CF4(流量为5mL/min(sccm))、CH2F2(流量为20mL/min(sccm))、O2(流量为15mL/min(sccm))与Ar(流量为100mL/min(sccm))的混合气体作为蚀刻气体，施加300W的高频电力，对图2的被处理体进行蚀刻。其结果，SiC层的蚀刻速率为35nm/min、SiC层相对于SiO2层的蚀刻选择比为1.0、SiC层相对于光刻胶层的蚀刻选择比为0.4。
发明效果
如上说明，本发明使用含有CHF3的蚀刻气体对SiC进行等离子体蚀刻，这样就可以有选择地相对于SiO2而进行蚀刻。此外，如果使用含有CHF3和N2的蚀刻气体或包含具有C、H与F的物质和具有N的物质、而不包含具有O的物质的蚀刻气体，则可以高速率地对SiC进行等离子体蚀刻。

Claims (28)

1.一种等离子体处理方法，其特征在于：包括：
在处理容器内配置具有SiC层和SiO2层的被处理体的工序；
对导入所述处理容器内的含有CHF3的蚀刻气体进行等离子体化、相对于所述SiO2层有选择性地对所述SiC层进行蚀刻的工序。
2.根据权利要求1所述的等离子体处理方法，其特征在于：所述SiO2层是形成开口图案的所述SiC层的掩模层。
3.根据权利要求1所述的等离子体处理方法，其特征在于：所述SiO2层是所述SiC层的底层。
4.根据权利要求1所述的等离子体处理方法，其特征在于：所述蚀刻气体包含具有N的物质。
5.根据权利要求4所述的等离子体处理方法，其特征在于：所述具有N的物质是N2。
6.根据权利要求5所述的等离子体处理方法，其特征在于：所述蚀刻气体中CHF3的流量与N2的流量之比是0.2～0.6。
7.根据权利要求5所述的等离子体处理方法，其特征在于：所述蚀刻气体中CHF3的流量与N2的流量之比是0.4～0.6。
8.一种等离子体处理方法，其特征在于：包括：
在处理容器内配置具有SiC层的被处理体的工序；
对导入所述处理容器内的含有CHF3和N2的蚀刻气体进行等离子体化、对所述SiC层进行蚀刻的工序。
9.根据权利要求8所述的等离子体处理方法，其特征在于：所述蚀刻气体中CHF3的流量与N2的流量之比是0.2～0.8。
10.根据权利要求8所述的等离子体处理方法，其特征在于：所述蚀刻气体中CHF3的流量与N2的流量之比是0.4～0.8。
11.根据权利要求8所述的等离子体处理方法，其特征在于：所述蚀刻气体中CHF3的流量与N2的流量之比是0.4～0.6。
12.根据权利要求8所述的等离子体处理方法，其特征在于：所述被处理体具有有机层，相对于该有机层有选择地对所述SiC层进行蚀刻。
13.根据权利要求12所述的等离子体处理方法，其特征在于：所述有机层是形成有开口图案的SiC层的掩模层。
14.根据权利要求12所述的等离子体处理方法，其特征在于：所述有机层是所述SiC层的底层。
15.根据权利要求12所述的等离子体处理方法，其特征在于：所述蚀刻气体中CHF3的流量与N2的流量之比是0.2～0.8。
16.根据权利要求12所述的等离子体处理方法，其特征在于：所述蚀刻气体中CHF3的流量与N2的流量之比是0.4～0.6。
17.根据权利要求12所述的等离子体处理方法，其特征在于：所述有机层是低介质层。
18.一种等离子体处理方法，其特征在于：包括：
在处理容器内配置具有SiC层的被处理体的工序；
对导入所述处理容器内的包含具有C、H与F的物质和具有N的物质、不包含具有O的物质的蚀刻气体进行等离子体化、对所述SiC层进行蚀刻的工序。
19.根据权利要求18所述的等离子体处理方法，其特征在于：所述具有C、H和F的物质是CHF3。
20.根据权利要求1 8所述的等离子体处理方法，其特征在于：所述具有N的物质是N2。
21.根据权利要求18所述的等离子体处理方法，其特征在于：所述被处理体具有有机层，相对于该有机层有选择地对所述SiC层进行蚀刻。
22.根据权利要求21所述的等离子体处理方法，其特征在于：所述具有C、H和F的物质是CHF3。
23.根据权利要求21所述的等离子体处理方法，其特征在于：所述具有N的物质是N2。
24.根据权利要求21所述的等离子体处理方法，其特征在于：所述有机层是低介质层。
25.根据权利要求18所述的等离子体处理方法，其特征在于：所述被处理体具有SiO2层，相对于该SiO2层有选择地对所述SiC层进行蚀刻。
26.根据权利要求25所述的等离子体处理方法，其特征在于：所述具有C、H和F的物质是CHF3。
27.根据权利要求25所述的等离子体处理方法，其特征在于：所述具有N的物质是N2。
28.根据权利要求18所述的等离子体处理方法，其特征在于：所述SiC层的底层是Cu层。
CN200310101936.5A 2002-10-15 2003-10-15 等离子体处理方法 Expired - Fee Related CN1257536C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002300817 2002-10-15
JP2002300817A JP4119726B2 (ja) 2002-10-15 2002-10-15 プラズマ処理方法

Publications (2)

Publication Number Publication Date
CN1497682A true CN1497682A (zh) 2004-05-19
CN1257536C CN1257536C (zh) 2006-05-24

Family

ID=32104998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310101936.5A Expired - Fee Related CN1257536C (zh) 2002-10-15 2003-10-15 等离子体处理方法

Country Status (3)

Country Link
US (1) US7115519B2 (zh)
JP (1) JP4119726B2 (zh)
CN (1) CN1257536C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957214A (zh) * 2018-09-26 2020-04-03 株洲中车时代电气股份有限公司 一种沟槽及其蚀刻方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492947B2 (ja) 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4615290B2 (ja) * 2004-11-16 2011-01-19 東京エレクトロン株式会社 プラズマエッチング方法
US7456111B2 (en) 2004-11-16 2008-11-25 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US20070211402A1 (en) * 2006-03-08 2007-09-13 Tokyo Electron Limited Substrate processing apparatus, substrate attracting method, and storage medium
US20070218699A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method and computer-readable storage medium

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340754A (en) * 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region
US6009830A (en) * 1997-11-21 2000-01-04 Applied Materials Inc. Independent gas feeds in a plasma reactor
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
US5958793A (en) * 1997-12-24 1999-09-28 Sarnoff Corporation Patterning silicon carbide films
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
US6472231B1 (en) * 2001-01-29 2002-10-29 Advanced Micro Devices, Inc. Dielectric layer with treated top surface forming an etch stop layer and method of making the same
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957214A (zh) * 2018-09-26 2020-04-03 株洲中车时代电气股份有限公司 一种沟槽及其蚀刻方法

Also Published As

Publication number Publication date
US7115519B2 (en) 2006-10-03
CN1257536C (zh) 2006-05-24
JP4119726B2 (ja) 2008-07-16
JP2004140025A (ja) 2004-05-13
US20040082185A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
US10157750B2 (en) Plasma processing method and plasma processing apparatus
KR100748477B1 (ko) 반도체장치의 제조방법
CN1132232C (zh) 半导体器件制造工艺中的等离子体蚀刻法
CN101515542B (zh) 用硫基蚀刻剂等离子体蚀刻含碳层
TWI600083B (zh) Plasma etching method
Tsai et al. High selectivity plasma etching of silicon dioxide with a dual frequency 27/2 MHz capacitive radio frequency discharge
CN1815697A (zh) 等离子体蚀刻方法
KR20030022361A (ko) 티타늄 질화물 에칭방법
CN1257536C (zh) 等离子体处理方法
EP0945896B1 (en) Plasma etching method
JP3253215B2 (ja) エッチング方法及びエッチング装置
CN1643665A (zh) 等离子体蚀刻方法
JPWO2003056617A1 (ja) エッチング方法及びプラズマエッチング処理装置
JP2007123399A (ja) ドライエッチング方法
TWI786101B (zh) 蝕刻後處理以預防圖案崩塌
JP2004006575A (ja) エッチング方法
CN1650405A (zh) 被处理体的蚀刻方法
TW201729286A (zh) 蝕刻方法
EP0504758B1 (en) Plasma etching method for silicon containing layer
JP4128365B2 (ja) エッチング方法及びエッチング装置
TWI497586B (zh) Plasma etching method
KR100271763B1 (ko) 폴리실리콘식각방법및그식각장치
JP7202489B2 (ja) プラズマ処理方法
EP1016116A2 (en) Apparatus for improving etch uniformity and methods therefor
JP2003243361A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060524

Termination date: 20211015