CN1650405A - 被处理体的蚀刻方法 - Google Patents

被处理体的蚀刻方法 Download PDF

Info

Publication number
CN1650405A
CN1650405A CNA028162927A CN02816292A CN1650405A CN 1650405 A CN1650405 A CN 1650405A CN A028162927 A CNA028162927 A CN A028162927A CN 02816292 A CN02816292 A CN 02816292A CN 1650405 A CN1650405 A CN 1650405A
Authority
CN
China
Prior art keywords
etching
handled object
etching gas
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028162927A
Other languages
English (en)
Other versions
CN100559554C (zh
Inventor
布濑晓志
藤本究
山口智代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001264500A external-priority patent/JP2003077896A/ja
Priority claimed from JP2001264501A external-priority patent/JP2003077889A/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1650405A publication Critical patent/CN1650405A/zh
Application granted granted Critical
Publication of CN100559554C publication Critical patent/CN100559554C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在具有SiC膜(61)和在其上形成的有机Si类低介电常数膜(62)的构造中，将有机Si类低介电常数膜(62)作为掩膜，通过蚀刻气体的等离子体来蚀刻SiC膜(61)，此时，作为蚀刻气体，使用包含CH2F2的气体或者包含CH3F的气体。

Description

被处理体的蚀刻方法
技术领域
本发明涉及一种蚀刻方法，其将具有SiC部分或SiN部分的被处理体，例如将具有作为屏蔽层的SiC膜或者SiN膜和在其上形成的层间绝缘膜的半导体晶片收容到处理容器中，利用蚀刻气体的等离子体来蚀刻被处理体的SiC部分或者SiN部分。
背景技术
在半导体元件的布线工序中，在布线层间形成层间绝缘膜，为了导通布线层蚀刻层间绝缘膜。这种情况下，在层间绝缘膜层之下形成作为屏蔽层的SiC膜或SiN膜。然后，为了形成布线图案，在层间绝缘膜上连续蚀刻SiC膜或SiN膜的情况下，将层间绝缘膜作为掩膜来蚀刻它们。
另一方面，作为半导体元件，由于有高速化的要求，使用低介电常数的材料作为层间绝缘膜。作为这种低介电常数材料，知道有机硅系列物质。
但是，作为蚀刻SiC膜的技术，在特开昭57-124438号公报中公开了使用CF4和O2的技术，在特开昭62-216335号公报中公开了使用CF4、CHF3和O2的技术，在特开平4-293234号公报中公开了使用CHF3和Ar的技术，但是这些技术中，无论哪个蚀刻速率都必须在10nm/min左右。另外，在这些技术中，在将有机Si类低介电常数膜作为掩膜来蚀刻SiC膜的情况下，具有蚀刻速率低，而且对上层有机Si类低介电常数膜选择比不充分的问题。
另外，没有出现对SiN膜也维持足够的蚀刻速率，且对有机Si类低介电常数膜有高的蚀刻选择比的蚀刻技术。
发明内容
本发明是鉴于上述问题做出的，其目的是提供一种蚀刻方法，其能够以足够的蚀刻速率来蚀刻被处理体的SiC部分。另外，其目的是提供一种蚀刻方法，其能够在将有机Si类低介电常数膜作为掩膜来蚀刻被处理体的SiC部分的情况下，提高蚀刻速率和对有机Si类低介电常数膜的蚀刻选择比来进行蚀刻。此外，其目的是提供一种蚀刻方法，其能够在将有机Si类低介电常数膜作为掩膜来蚀刻被处理体的SiN部分的情况下，提高蚀刻速率和对有机Si类低介电常数膜的蚀刻选择比来进行蚀刻。
本发明提供一种被处理体的蚀刻方法，包括：将包含SiC部分的被处理体收容到处理容器中的步骤；和向处理容器中提供蚀刻气体，同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被处理体的SiC部分的步骤，其特征在于：提供给处理容器中的蚀刻气体包含CH2F2。
本发明提供一种被处理体的蚀刻方法，包括：将包含SiC部分的被处理体收容到处理容器中的步骤；和向处理容器中提供蚀刻气体，同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被处理体的SiC部分的步骤，其特征在于：提供给处理容器中的蚀刻气体包含CH3F。
本发明提供一种被处理体的蚀刻方法，包括：将包含SiN部分的被处理体收容到处理容器中的步骤；和向处理容器中提供蚀刻气体，同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被处理体的SiN部分的步骤，其特征在于：提供给处理容器中的蚀刻气体包含CH2F2和O2。
附图说明
图1是表示用于实施本发明的蚀刻方法的干蚀刻装置的一个例子的概略截面图。
图2是表示在布线层上形成SiC膜，此外，在其上形成有机Si类低介电常数膜的构造体，以及对该构造体在有机Si类低介电常数膜连续蚀刻SiC膜的状态的截面图。
图3是表示在布线层上形成SiN膜，此外，在其上形成有机Si类低介电常数膜的构造体，以及对该构造体在有机Si类低介电常数膜连续蚀刻SiN膜的状态的截面图。
图4是SiN膜的蚀刻中，Ar量和气体压力，与SiN膜的蚀刻速率和SiN膜的对有机Si类低介电常数膜的蚀刻选择比的关系的图。
图5是表示用于实施本发明的蚀刻方法的磁控管等离子体蚀刻装置的概略截面图。
图6是表示在通过向CH3F-O2类列蚀刻气体加入N2气体的蚀刻气体，将SiO2膜作为掩膜来蚀刻SiC膜的情况下，N2气体流量与SiC和SiO2的蚀刻速率之间的关系的图。
具体实施方式
下面，参照附图，来详细说明本发明的实施形式。
图1是表示用于实施本发明的干蚀刻装置的概略截面图。
该蚀刻装置1构成为，电极板上下平行相对，等离子体形成用电源连接于一方的电容耦合型平行平板蚀刻装置。
该蚀刻处理装置1具有腔室2，该腔室2例如是表面由陶瓷喷镀处理的铝构成的，以圆筒状形成，该腔室2安全接地。在上述腔室2中，设置为，水平载置由例如硅构成的、其上形成规定膜的半导体晶片W(下面仅称为“晶片”)，具有作为下部电极功能的基座3支持在支持部件4上。该支持部件4利用陶瓷等的绝缘板5，通过未图示的升降装置的支持台6支持，通过该升降机构该基座3能够升降。支持台6的下方中央的大气部分利用波纹管7覆盖，分离为腔室2内和大气部分。
在上述支持部件4的内部，设置冷却介质室8，在该冷却介质室8中，通过冷却介质导入管8a循环导入冷却介质，通过上述基座3对上述晶片W导热，由此将晶片W的处理面控制到希望的温度。另外，在作为被处理体的晶片W的背面，设置用于提供传热介质，例如He气体等的气体通路9，通过该传热介质，将基座3的冷热传到晶片W，维持晶片W到规定的温度。
上述基座3，其上面中央部形成凸状的圆板状，其上面设置由电极12介于绝缘材料之间而形成构成的静电卡盘11，通过从与电极12连接的直流电源13施加直流电压，静电吸附晶片W。在上述基座3的上端周缘部，配置为了提高蚀刻的均匀性的环状的聚焦环15，包围载置在静电卡盘11上的晶片W。
在上述基座3的上方，设置与该基座3平行相对、具有作为上部电极功能的喷淋头21。该喷淋头21通过绝缘件22支持在腔室2的上部，在与基座3相对的面24上具有多个排出孔23。而且，基座3与喷淋头21的距离通过上述升降机构可以调节。
在上述喷淋头21的中央设置气体导入口26，此外在该气体导入口26，连接气体供给管27，此外该气体供给管27通过阀门28与蚀刻气体供给源30连接。然后，由蚀刻气体供给源30提供规定的蚀刻气体。
该蚀刻气体供给源30构成为提供CH3F、CH2F2、CF4、O2和Ar。
上述腔室2的侧壁底部附近连接排气管31，该排气管31连接排气装置35。排气装置35具有涡轮分子泵等的真空泵，构成为可通过它将腔室2中抽真空到规定的压力。另外，在腔室2的侧壁上设置闸门阀32，在打开该闸门阀32的状态，可在与相邻的装载锁定室(未图示)之间传送晶片W。
在具有作为上部电极功能的喷淋头21上，连接高频电源40，匹配器41连接在供电线中。该高频电源40提供例如60MHz频率的高频。另外，喷淋头21连接低通滤波器(LPF)42。
具有作为下部电极功能的基座3连接高频电源50，匹配器51连接在该供电线中。该高频电源50提供例如2MHz频率的高频。另外，该基座3连接高通滤波器(HPF)16。
下面，说明使用上述蚀刻装置来蚀刻SiC膜的方法。这里，如图2(a)所示，在例如由Cu构成的布线层60上形成作为屏蔽层的SiC膜61，在其上形成由有机Si类低介电常数膜构成的层间绝缘膜62的构造体中，将抗蚀层63作为掩膜来蚀刻层间绝缘膜62，形成如图2(b)所示的构造，之后，将层间绝缘膜62作为掩膜来蚀刻SiC膜。
这里，作为构成有机Si类低介电常数膜之材料的典型例子，能够举出具有下面所示的化学式的聚硅氧烷。
Figure A0281629200091
但是，在化学式中，R是甲基、乙基、丙基等的烷基或它们的衍生物，或者是苯基等的芳基，或它们的衍生物。
在蚀刻时，打开闸门阀32，将具有布线层60、SiC膜61、由在SiC膜61上蚀刻规定图案的有机Si类低介电常数膜构成的层间绝缘膜62的晶片W传送到腔室2中，载置到基座3上。然后，从直流电源13向晶片W施加直流电压，将晶片W通过静电卡盘11静电吸附。接着，关闭闸门阀32，通过排气装置35，将腔室2中抽真空到规定的真空度。
在这种状态下，从蚀刻气体供给源30向腔室2中提供规定的蚀刻气体。然后，从高频电源40向喷淋头21施加规定频率的高频电力，通过这样，在作为上部电极的喷淋头21和作为下部电极的基座3之间产生高频电场，等离子体化蚀刻气体，如图2(c)所示，将它们对SiC膜61作用，进行SiC膜61的蚀刻。此时，从高频电源50向作为下部电极的基座3施加规定频率的高频电力，等离子体中的离子吸向基座3一侧。
来说明将以聚甲基硅氧烷为主要成分的有机Si类低介电常数膜作为掩膜来蚀刻SiC膜的结果。首先，使用图1所示的装置，将腔室中的压力设为6.65Pa，向喷淋头提供等离子体形成用的60MHz的高频电力，向基座提供离子吸引用的2MHz的高频电力，蚀刻气体的组成和流量以及高频电力如表1那样变化，来进行蚀刻。而且，基座和喷淋头之间的间隔是35mm。
                                         表1
号码 气体流量(×10-3L/min) 功率(W) 蚀刻速率(nm/min)
CH2F2  CH3F     O2     Ar   CF4  上部  下部  中央  边缘
    1     10     0     10     100     0  1500  100  24.1  21.8
    2     0     10     10     100     0  1500  100  20.8  25.0
    3     0     20     10     100     0  1500  100  47.8  43.7
    4     0     30     10     100     0  1500  100  52.0  58.7
    5     0     20     10     0     0  1500  100  54.2  54.2
    6     0     20     10     200     0  1500  100  43.4  45.6
    7     0     20     10     100     0  1500  300  84.8  89.0
    8     0     30     10     100     0  1500  300  95.7  112.3
    9     0     20     10     100     0  1500  100  85.3  83.2
    10     10     0     10     100     5  1500  100  93.8  83.3
    11     0     10     10     100     5  1500  100  72.8  64.5
结果，如表1所示，通过使用包含CH2F2或CH3F之气体作为蚀刻气体，确认蚀刻速率为20nm/min之上。另外，对于任一种有机Si类低介电常数膜，蚀刻选择比在有机Si类低介电常数膜的台肩部分为10以上。
另外，使用如图5所示那样形成磁场的等离子体蚀刻装置100来作为蚀刻装置，将腔室中的压力设为9.98Pa，向基座提供13.56MHz的高频电力，与表1中的5号同样蚀刻气体仅为CH3F和O2气体，这些气体的流量和高频电力如表2变化，来进行蚀刻。而且，基座和喷淋头的间距是27mm。
                           表2
号码     气体流量(×10-3L/min)   功率(W)     蚀刻速率(nm/min) 选择比
  CH3F     O2
    12     20     30   200     130±12％     13.5
    13     20     30   300     141±12％     13.3
    14     30     30   300     181±12％     11.0
    15     30     60   300     165±12％     10.7
结果，如表2所示，得到蚀刻速率是130nm/min之上，蚀刻选择比是10.7之上的值。
下面，通过图5详细描述磁控管等离子体蚀刻装置100。
图5所示的磁控管等离子体蚀刻装置100具有腔室2，该腔室2例如表面是由陶瓷喷镀处理的铝构成、以圆筒状形成，该腔室2接地。在上述腔室2中，设置状态为，水平载置由例如硅构成的、其上形成规定膜的半导体晶片W，具有作为下部电极功能的基座3支持在支持部件4上。该支持部件4利用陶瓷等的绝缘板5，通过未图示的升降装置的支持台6来支持，通过该升降机构该基座3能够升降。支持台6的下方中央的大气部分利用波纹管7覆盖，分离为腔室2内部和大气部分。
在上述支持部件4的内部，设置冷却介质室8，在该冷却介质室8中，通过冷却介质导入管8a循环导入冷却介质，其冷热通过上述基座3对上述晶片W传热，由此将晶片W的处理面控制到希望的温度。另外，在作为被处理体的晶片W的背面，设置用于提供传热介质例如He气体等的气体通路9，通过该传热介质，将基座3的冷热传到晶片W，维持晶片W到规定的温度。
上述基座3，其上面中央部形成凸状的圆板状，其上面设置由电极12介于绝缘件之间而构成的静电卡盘11，通过从与电极12连接的直流电源13施加直流电压，静电吸附晶片W。在上述基座3的上端周缘部，配置为了提高蚀刻的均匀性的环状的聚焦环15，包围载置在静电卡盘11上的晶片W。
在上述腔室2的上部，设置喷淋头21。在该喷淋头21的下面24上形成多个排出孔23。而且，基座3与喷淋头21的距离通过上述升降机构可以调节。
在上述喷淋头21的中央设置气体导入口26，此外在该气体导入口26，连接气体供给管27，此外该气体供给管27通过阀门28与蚀刻气体供给源30连接。然后，由蚀刻气体供给源30提供规定的蚀刻气体。
在蚀刻SiC膜的情况下，该蚀刻气体供给源30构成为提供CH3F、CH2F2、CF4、O2和Ar。
上述腔室2的侧壁底部附近连接排气管31，该排气管31连接排气装置35。排气装置35具有涡轮分子泵等的真空泵，构成为可通过它将腔室2中抽真空到规定的压力。另外，在腔室2的侧壁上设置闸门阀32，在打开该闸门阀32的状态，可在与相邻的装载锁定室(未图示)之间传送晶片W。
另外，基座3通过匹配器51连接高频电源50。
另一方面，在腔室2的上部周围配置偶极环磁铁40。偶极环磁铁40是将多个各向异性的部分柱状磁铁在由形成环状的磁体构成的壳套的内侧环状地配置，将这些多个各向异性的部分柱状磁铁的磁化方向每个错开一点，作为整体就形成同样的水平磁场。
但是，如图5所示，通过该偶极环磁铁40在基座3和喷淋头21之间的空间中形成水平磁场，通过电源50在垂直方向形成电场，所以随着正交电磁场的形成，由电子的漂移运动产生高能量的磁控管放电。因此，通过由此产生的高能量状态的处理气体的等离子体，能够高效率地蚀刻晶片W上的膜。
构成偶极环磁铁40的各向异性的扇形柱状磁铁的形状不限于特定的形状，可采用例如圆柱状或者棱柱状。另外，构成各向异性的扇形柱状磁铁的磁铁材料也不限于特定的材料，例如，可使用稀土类磁铁、铁氧体磁铁、铝镍钴合金磁铁等各种磁铁材料。
下面，说明使用图1所示的蚀刻装置来蚀刻SiN膜的方法。这里，在图2的构造中，使用SiN膜作为上述SiC膜的替代品。
在图1中，使用CH2F2和O2和Ar作为蚀刻气体。通过对应于Ar量调整腔室2中的气体压力，能够维持高的蚀刻速率，提高SiN膜的对有机Si类低介电常数膜的蚀刻选择比。
具体地说，得到图4所示的关系。图4表示了将CH2F2固定到0.01L/min的流量，将O2固定到0.01L/min的流量，Ar流量是在对应于Ar/(CH2F2+O2)为0～15的0～0.3L/min的范围，腔室中的气体压力是在优选范围的1.3～12.0Pa之间变化，来蚀刻SiN膜的结果的图。这里，对喷淋头施加60MHz、1500W的高频电力，对基座施加2MHz、100W的高频电力。如图所示，在图4的斜线区域，SiN膜的蚀刻速率在100nm/min之上，对有机Si类低介电常数膜的蚀刻选择比在10之上。即，可理解，Ar流量是0～0.3L/min，腔室中气体压力在1.3～12.0Pa的范围，对应于Ar流量可得到适当的气体压力。另外，Ar流量是0.1L/min，腔室中压力是6.65Pa时，蚀刻速率在中央是232.5nm/min，蚀刻速率在边缘是250.0nm/min，在有机Si类低介电常数膜的台肩部分蚀刻选择比是10之上。
另外，上部电极的喷淋头21的高频电压的峰到峰(peak to peak)的值Vpp优选是300V之下。通过这样规定Vpp，能够提高对有机Si类低介电常数膜的蚀刻选择比。
而且，本发明不限于上述实施形式，可有各种变形。例如在上述实施形式中，对SiC膜的蚀刻，表示了在有机Si类低介电常数膜的下层形成之情况的蚀刻，但不限于此，也能够适用于对有机Si类低介电常数膜有选择地进行SiC膜的蚀刻的构造。
如上述说明，按照本发明，通过利用包含CH2F2的气体或者包含CH3F的气体来蚀刻SiC，能够得到高蚀刻速率。另外，如果利用包含CH2F2的气体或者包含CH3F的气体，将有机Si类低介电常数膜作为掩膜来蚀刻SiC，能够提高蚀刻速率和对有机Si类低介电常数膜的蚀刻选择比来进行蚀刻。另外，通过利用包含CH2F2和O2的气体，将有机Si类低介电常数膜作为掩膜来蚀刻SiN，能够提高蚀刻速率和对有机Si类低介电常数膜的蚀刻选择比来进行蚀刻。
下面，详细说明使用图5所示的磁控管等离子体蚀刻装置来蚀刻SiC膜的方法。这里，在图2中，使用SiO2膜来代替有机Si类低介电常数膜。
作为图5中的蚀刻气体，使用CH3F和O2和N2的混合气体来进行讨论。这种情况下，将腔室中的气体压力是10Pa、RF功率是300W、CH3F气体和O2气体流量都是0.03L/min的条件作为基准条件。结果，如图6所示，随着增加N2气体，SiC膜的蚀刻速率快速提高，另一方面，即使N2气体增加，SiO2的蚀刻速率基本上不增加。即，可明确，增加N2气体量，SiC膜对SiO2的蚀刻选择比上升。另外，使用有机Si类低介电常数膜作为层间绝缘膜的情况下，对上述基准条件增加N2气体是0.01L/min的流量来蚀刻100nm厚的SiC膜，那么蚀刻速率是77nm/min，对有机Si类低介电常数膜的蚀刻选择比是10之上。这样，通过将向CH3F-O2类增加N2气体的气体用作蚀刻气体，可看到，能够以极高的蚀刻速率来蚀刻SiC膜，同时，能够提高对用作层间绝缘膜的SiO2膜和有机Si类低介电常数膜的蚀刻选择比。而且，由于图1所示装置和图5所示装置的构成不同，蚀刻速率和选择比的数值也不同。

Claims (15)

1.一种被处理体的蚀刻方法，包括：
将包含SiC部分的被处理体收容到处理容器中的步骤；
向处理容器中提供蚀刻气体，同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被处理体的SiC部分的步骤，
其特征在于：
提供给处理容器中的蚀刻气体包含CH2F2。
2.根据权利要求1所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体还包括O2。
3.根据权利要求1或2所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体还包括Ar。
4.一种被处理体的蚀刻方法，包括：
将包含SiC部分的被处理体收容到处理容器中的步骤；
向处理容器中提供蚀刻气体，同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被处理体的SiC部分的步骤，
其特征在于：
提供给处理容器中的蚀刻气体包含CH3F。
5.根据权利要求4所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体还包括O2。
6.根据权利要求5所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体还包括N2。
7.根据权利要求6所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体中(CH3F+O2)的流量/N2的流量的比例是2～12。
8.根据权利要求1～7中任一个所述的被处理体的蚀刻方法，其特征在于，
被处理体具有在SiC部分上设置的作为绝缘膜的SiO2膜，
将该SiO2膜作为掩膜来蚀刻被处理体的SiC部分。
9.根据权利要求4～8中任一个所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体还包括CF4。
10.根据权利要求4～9中任一个所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体还包括Ar。
11.根据权利要求1或4所述的被处理体的蚀刻方法，其特征在于，
被处理体具有在SiC部分上设置的作为绝缘膜的有机Si类低介电常数膜，
将该有机Si类低介电常数膜作为掩膜来蚀刻被处理体的SiC部分。
12.一种被处理体的蚀刻方法，包括：
将包含SiN部分的被处理体收容到处理容器中的步骤；和
向处理容器中提供蚀刻气体，同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被处理体的SiN部分的步骤，
其特征在于：
提供给处理容器中的蚀刻气体包含CH2F2和O2。
13.根据权利要求12所述的被处理体的蚀刻方法，其特征在于，
被处理体具有在SiN部分上设置的作为绝缘膜的有机Si类低介电常数膜，
将该有机Si类低介电常数膜作为掩膜来蚀刻被处理体的SiN部分。
14.根据权利要求12所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体还包括Ar。
15.根据权利要求14所述的被处理体的蚀刻方法，其特征在于，
蚀刻气体中Ar的流量/(CH2F2+O2)的流量的比例是0～15。
CNB028162927A 2001-08-31 2002-06-10 被处理体的蚀刻方法 Expired - Fee Related CN100559554C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP264500/2001 2001-08-31
JP2001264500A JP2003077896A (ja) 2001-08-31 2001-08-31 エッチング方法
JP264501/2001 2001-08-31
JP2001264501A JP2003077889A (ja) 2001-08-31 2001-08-31 エッチング方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2009101705371A Division CN101667536B (zh) 2001-08-31 2002-06-10 被处理体的蚀刻方法
CN2009101386215A Division CN101593677B (zh) 2001-08-31 2002-06-10 被处理体的蚀刻方法

Publications (2)

Publication Number Publication Date
CN1650405A true CN1650405A (zh) 2005-08-03
CN100559554C CN100559554C (zh) 2009-11-11

Family

ID=26621462

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB028162927A Expired - Fee Related CN100559554C (zh) 2001-08-31 2002-06-10 被处理体的蚀刻方法
CN2009101705371A Expired - Fee Related CN101667536B (zh) 2001-08-31 2002-06-10 被处理体的蚀刻方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009101705371A Expired - Fee Related CN101667536B (zh) 2001-08-31 2002-06-10 被处理体的蚀刻方法

Country Status (4)

Country Link
US (2) US7432207B2 (zh)
CN (2) CN100559554C (zh)
TW (1) TW578221B (zh)
WO (1) WO2003021652A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903978A (zh) * 2012-12-27 2014-07-02 南亚科技股份有限公司 蚀刻方法
CN110938434A (zh) * 2019-12-05 2020-03-31 中国科学院微电子研究所 内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214336A (ja) * 2002-12-27 2004-07-29 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US7977245B2 (en) * 2006-03-22 2011-07-12 Applied Materials, Inc. Methods for etching a dielectric barrier layer with high selectivity
GB201217712D0 (en) * 2012-10-03 2012-11-14 Spts Technologies Ltd methods of plasma etching
US9318696B2 (en) 2014-03-03 2016-04-19 Qualcomm Incorporated Self-aligned top contact for MRAM fabrication
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
CN112921403A (zh) * 2021-02-09 2021-06-08 北京北方华创微电子装备有限公司 碳化硅晶片的刻蚀方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3603725C2 (de) * 1986-02-06 1994-08-18 Siemens Ag Verfahren zur Strukturierung von Siliciumcarbid
CA2008464A1 (en) * 1990-01-24 1991-07-24 Jacobus N. Hanemaayer Window operator for use with awning window assembly
US5232184A (en) * 1992-09-24 1993-08-03 Pioneer Aerospace Corporation Self-staging parachute apparatus
US5741396A (en) * 1994-04-29 1998-04-21 Texas Instruments Incorporated Isotropic nitride stripping
JPH0855835A (ja) 1994-08-15 1996-02-27 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
DE19503447A1 (de) * 1995-02-03 1996-08-08 Hoechst Trevira Gmbh & Co Kg Massenträger und Elektroden für galvanische Primär- und Sekundärelemente
JP3530676B2 (ja) * 1995-04-26 2004-05-24 キヤノン株式会社 光受容部材の製造方法、該光受容部材、該光受容部材を有する電子写真装置及び該光受容部材を用いた電子写真プロセス
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
US6051504A (en) * 1997-08-15 2000-04-18 International Business Machines Corporation Anisotropic and selective nitride etch process for high aspect ratio features in high density plasma
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
US5958793A (en) * 1997-12-24 1999-09-28 Sarnoff Corporation Patterning silicon carbide films
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6207544B1 (en) * 1998-12-09 2001-03-27 Advanced Micro Devices, Inc. Method of fabricating ultra thin nitride spacers and device incorporating same
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
TW429445B (en) * 1999-08-02 2001-04-11 Taiwan Semiconductor Mfg Fabricating method of floating gate for stacked-gate nonvolatile memory
JP2001068455A (ja) 1999-08-30 2001-03-16 Hitachi Ltd 半導体装置の製造方法
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
US6329290B1 (en) * 2000-02-24 2001-12-11 Conexant Systems, Inc. Method for fabrication and structure for high aspect ratio vias
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6337277B1 (en) * 2000-06-28 2002-01-08 Lam Research Corporation Clean chemistry low-k organic polymer etch
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
JP2002110644A (ja) 2000-09-28 2002-04-12 Nec Corp エッチング方法
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US6962879B2 (en) * 2001-03-30 2005-11-08 Lam Research Corporation Method of plasma etching silicon nitride
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
US20060166416A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Addition of ballast hydrocarbon gas to doped polysilicon etch masked by resist
JP4906278B2 (ja) * 2005-06-06 2012-03-28 エルピーダメモリ株式会社 半導体装置の製造方法
JP4293234B2 (ja) * 2006-12-05 2009-07-08 日本電気株式会社 シンクライアントにおける接続管理方法及び接続管理サーバ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903978A (zh) * 2012-12-27 2014-07-02 南亚科技股份有限公司 蚀刻方法
CN103903978B (zh) * 2012-12-27 2016-12-28 南亚科技股份有限公司 蚀刻方法
CN110938434A (zh) * 2019-12-05 2020-03-31 中国科学院微电子研究所 内侧墙的刻蚀方法、刻蚀气体及纳米线器件的制备方法

Also Published As

Publication number Publication date
CN100559554C (zh) 2009-11-11
US20040206725A1 (en) 2004-10-21
TW578221B (en) 2004-03-01
WO2003021652A1 (en) 2003-03-13
CN101667536A (zh) 2010-03-10
US7507673B2 (en) 2009-03-24
US20070111530A1 (en) 2007-05-17
CN101667536B (zh) 2012-07-04
US7432207B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
CN1294636C (zh) 基板台及其制造方法以及等离子体处理装置
CN1261995C (zh) 被处理体的保持装置
CN1309000C (zh) 可控制等离子体容积的蚀刻室
CN1125531C (zh) 静电卡盘组件
CN101031181A (zh) 现场基板处理的方法和装置
KR920005633B1 (ko) 알미늄 드라이 에칭법
CN1529905A (zh) 有机绝缘膜的蚀刻方法和双波纹处理方法
CN1814857A (zh) 在半导体衬底上溅射保护涂层的方法
CN1624881A (zh) 选择性蚀刻掺杂碳的低介电常数材料的方法
CN1885492A (zh) 等离子体蚀刻方法、控制程序、计算机存储介质和装置
CN1868034A (zh) 在衬底上沉积材料的方法
CN1732558A (zh) 用于对有机类材料膜进行等离子体蚀刻的方法和装置
CN101047112A (zh) 等离子体处理方法及等离子体处理装置
US7507673B2 (en) Method for etching an object to be processed
CN101030527A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
CN100352014C (zh) 蚀刻方法
CN1490849A (zh) Si蚀刻方法及蚀刻装置
JP3253215B2 (ja) エッチング方法及びエッチング装置
CN101593677B (zh) 被处理体的蚀刻方法
CN1208832C (zh) 半导体器件及其制造方法
JP2012114463A (ja) エッチング方法
JP2021028968A (ja) 基板および基板処理方法
JP4381526B2 (ja) プラズマエッチング方法
CN1967786A (zh) 等离子体蚀刻方法
CN1257536C (zh) 等离子体处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111

Termination date: 20200610

CF01 Termination of patent right due to non-payment of annual fee