CN1309000C - 可控制等离子体容积的蚀刻室 - Google Patents

可控制等离子体容积的蚀刻室 Download PDF

Info

Publication number
CN1309000C
CN1309000C CNB028170962A CN02817096A CN1309000C CN 1309000 C CN1309000 C CN 1309000C CN B028170962 A CNB028170962 A CN B028170962A CN 02817096 A CN02817096 A CN 02817096A CN 1309000 C CN1309000 C CN 1309000C
Authority
CN
China
Prior art keywords
plasma
chamber
volume
semiconductor wafer
limiter assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028170962A
Other languages
English (en)
Other versions
CN1550027A (zh
Inventor
B·-M·殷
T·倪
L·李
D·赫姆克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1550027A publication Critical patent/CN1550027A/zh
Application granted granted Critical
Publication of CN1309000C publication Critical patent/CN1309000C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32568Relative arrangement or disposition of electrodes; moving means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Medicines Containing Plant Substances (AREA)

Abstract

本发明提供一种等离子体处理室。该等离子体处理室包括:一下部电极(144),其配置成支撑一衬底(146);一上部电极(142),位于下部电极的上方。该等离子体处理室还包括:一等离子体限制组件(173),其设计成在关闭方位与开启方位之间转变。在关闭方位时,该等离子体限制组件在处理中限定出等离子体的第一容积,在开启方位时,该等离子体限制组件在处理中限定出等离子体的第二容积,该第二容积大于该第一容积。

Description

可控制等离子体容积的蚀刻室
技术领域
本发明总体涉及半导体制造,尤其涉及使用多个限制结构来控制等离子体容积的等离子体蚀刻室。
背景技术
在半导体的制造中,等离子体蚀刻一般是用来蚀刻导电与介电材料。等离子体蚀刻室通常可用于对淀积在衬底上由光致抗蚀剂掩模限定的所选择的层进行蚀刻。一般而言,该处理室被配置成可接收处理气体,以及在该处理室中,射频(RF)功率被施加于一个或多个电极上。该腔室中的压力是依据一特殊期望的处理而控制。在施加该期望的射频(RF)功率于一个或多个电极上时,于腔室中的该处理气体被激活,从而产生等离子体。该等离子体被配置用以执行对于半导体晶片上选择的层进行期望的蚀刻。
为了执行对于半导体晶片上特定选择的层进行期望的蚀刻,典型的是通过对例如压力、电子密度、流动速率,及其他类似的参数进行改变来对该等离子体进行配置。为了在单一处理环境中达到期望的等离子体参数变化,可更改的范例参数包括该气体的化学性质、该腔室中的压力,以及于腔室中施加在一个或多个射频(RF)电极上的射频(RF)功率。然而,于已知技术中在一单一腔室之内并不设置有可变化的等离子体容积。在一单一处理室中并不具有变化等离子体容积的能力,为了要达到对于特定蚀刻用途的最佳化等离子体特性,通常需要使用多个不同配置的处理室。该多个处理室需要共处于蚀刻室的处理系统中,或能被安置及操作在邻近于其他处理室,以确保在蚀刻过程中不同阶段的处理室之间,经济的与有效率的晶片传递。
双金属镶嵌工艺包括一般的多阶段蚀刻过程,其显示通过为实现最佳特征制造所需的处理环境范围。图1A为流程图100,显示通过第一双金属镶嵌工艺的蚀刻制造过程的一种典型的操作方法。该流程图100起始于在该衬底已淀积了将限定出制造特征的不同层之后,以及该第一光刻过程已执行而限定该第一蚀刻操作。该第一蚀刻过程于操作102中执行,在其中孔结构被蚀刻而形成。在一典型的孔蚀刻操作,至少两介电层被蚀刻而形成孔结构。图1B显示一示范的衬底120,其上已淀积了一阻障层126a、第一介电层122、一可任意选择的蚀刻中止层126b,及第二介电层124。一光致抗蚀剂层128a已被图形化,以使孔130的蚀刻通过该第二介电层124、蚀刻中止层126b,及该第一介电层122。在一个例子中,该第一介电层122以及该第二介电层124的材料性质并不相同,需要两个分离的蚀刻操作,及使用两种不同的蚀刻化学反应以执行孔130结构的制作。回到图1A,该第一蚀刻过程102需要包括一个或多个蚀刻操作以完整限定出孔结构130。
此方法接着操作104,其中残留的光致抗蚀剂层128a(图1B)被移除。如已知的,光刻在半导体制造中是用来限定出特征的。在本例中,首先限定出该孔的位置然后蚀刻出该孔结构。该残留的光致抗蚀剂在操作104中移除以使下一个特征可被限定并蚀刻出来。
此方法接着操作106,其中在处理操作中的下一个特征被图形化。举例来说,涂布下一个光致抗蚀剂层,然后成象以限定下一特征即槽结构。使用光刻,接着通过已知的特征处理限定出该槽。
此方法进一步进行操作108,于其中执行第二蚀刻过程。在本例中该第二蚀刻过程是槽结构的蚀刻。图1C显示图1B的示范结构,其中孔130是如之前叙述于操作102中所蚀刻的。该光致抗蚀剂128b被移除以限定出槽结构132,其被蚀刻通过该第二介电层124并且到达蚀刻中止层126b。
再一次回到图1A,该方法进一步到操作110,其中残留的光致抗蚀剂128b(图1C)被移除。一旦该第二蚀刻过程完成,且该槽结构被制造出来,该用来限定出槽结构的残留光致抗蚀剂被移除。
该方法接着是操作112,其中该氮化硅(SiN)层被蚀刻出来,即完成此方法。图1D显示在此双金属镶嵌结构的制作实例中,通过蚀刻过程以限定完成的特征。在孔特征130中的该阻障层126a被蚀刻而暴露该衬底120。该蚀刻中止层126b是位于该槽结构132中并介于该第一介电层122及该第二介电层124之间,而且同样被蚀刻。作为依靠特定的结构及过程所任选的层的中止层126b以及该阻障层126a两者通常是氮化硅层,,在此双金属镶嵌结构制造实例中,移除此层程是最后蚀刻步骤。如已知的,通常蚀刻过程之后是接着淀积阻障层或金属化,用以制造该双金属镶嵌结构的槽以及孔。
如图1A中的流程图100所显示,在一典型的双金属镶嵌操作的蚀刻过程中,至少进行三个分开的蚀刻操作、以及两个移除光致抗蚀剂操作。如以下更详细的说明,该第一蚀刻过程最适合于大容积的等离子体蚀刻环境。典型的是,在一大容积环境中,高离子能量以及已知的高偏压已经在衬底的表面实现。在大容积的环境中,在低压力时,高的等离子体流动速率已经被实现。因为该第一蚀刻过程,除了任选的SiN蚀刻中止层之外,包括蚀刻通过两介电层,在高流动速率中具有较高的偏压也是被期望的等离子体特征。一个高等离子体容积封闭环境,对于最有效果及有效率的等离子体,提供了最理想环境。
该光致抗蚀剂的移除过程最好在小容积氧气等离子体环境之下执行。在小容积环境中,等离子体维持非常接近晶片表面。一般而言等离子体可达到非常高的密度,并且获得非常高的光致抗蚀剂移除速率。此外,在小容积环境中,到达晶片表面的离子能量较低,通过尽可能减低介电材料的溅镀。一般而言,一个低等离子体容积封闭环境是光致抗蚀剂移除过程所期望的。
该第二蚀刻过程可以是大等离子体容积环境或是小等离子体容积环境,须针对于不同的使用材料做最优化。举例来说,该蚀刻中止层126b(图1B、1C、1D)是一任选的层。又,该第一介电层122及第二介电层124可以是各种相似的或是相异的介电材料,而它们特定的材料特性,要求该蚀刻化学反应向下蚀刻该第二介质层124至该选择的蚀刻中止层126b或第一介电层122。若使用蚀刻中止层126b,一般会使用小等离子体容积封闭环境来实现高蚀刻速率。一般而言,依材料及结构选择小容积或是大容积,这样可在晶片上提供最好的蚀刻均匀度。
最后,该SiN蚀刻是典型的适合于小等离子体容积封闭环境以实现高等离子体密度,其向晶片产生高的蚀刻速率及低的离子能量。朝向晶片上的低离子能量可尽量减低位于SiN层之下的介电材料的溅镀。
图2A是蚀刻室140中,典型的小等离子体封闭容积环境的方块图。一晶片146被安置于下部电极144上,以及一上部电极被安置于该晶片146之上并且在上部电极142与晶片146之间限定出一等离子体封闭区域145。在一位于蚀刻室140中的一小等离子体容积封闭环境的实施例中,多个封闭环148被配置于晶片146的外边缘及腔室140的内壁之间,并限定出该等离子体封闭区域145的侧边界。该封闭环148是该蚀刻室140的圆柱状结构内的环,室140有期望的宽度及空间以限定一等离子体封闭区域145于其中,并允许该使用过的等离子体气体向外流出以及由该蚀刻室140排气。该封闭环148作为一有沟槽的限制挡板,而每一个环均含有例如硅石或石英等电介质。对一个小等离子体容积封闭腔的详细叙述,参见第5534751号美国专利,该专利于1996年7月9日授权给与申请相同的受让人。
图2B是一在蚀刻室140中典型的大等离子体容积封闭环境的方块图。一晶片146被安置于一下部电极144之上,及一上部电极被配置于该晶片146的上方并且限定出介于上部电极142与该晶片146之间的等离子体封闭区域145。在大等离子体容积封闭环境中,一等离子体限制构造150被安置于离该晶片146足够远的距离,用以对等离子体流提供一较大的容积。该等离子体限制构造150可由物理上具有孔隙的材料构成,例如石英或硅石,以容许该等离子体的中性成分流出并从蚀刻室140中排气,以确保排气之前的离子能量消散。该等离子体限制构造150也可利用磁性能量产生磁性,将离子及电子、或带电粒子通过该蚀刻室140的限制构造排出。对一个配置有大等离子体容积封闭结构的蚀刻室的详细叙述,参见第6170429号美国专利,其于2001年1月9日授权。
如上所述,一示范性的多阶段半导体制造过程的该等离子体蚀刻操作,需要多个等离子体容积环境以使该需要的蚀刻过程最佳化。一单一等离子体蚀刻室可视需要配置成小等离子体容积封闭结构或是大等离子体容积封闭结构。该单一腔室应要具有构成一蚀刻系统的能力,组合多个可这样配置的腔室以增加效率及生产量,同时减少停工期及操作成本。
发明内容
大致来说,本发明提供一种可配置成用于多个等离子体容积应用的等离子体处理室以满足各种需要。
依据本发明的其中一个方面,设置一等离子体处理室。该等离子体处理室包括一下部电极,用来支撑用于处理的衬底,以及一上部电极,位于下部电极上方。该等离子体处理室也包括一等离子体限制组件,设计成用来在关闭方位与开启方位之间转变。在关闭方位时,该等离子体限制组件于处理中限定出等离子体的第一容积,以及在开启方位时,该等离子体限制组件于处理中限定出等离子体的第二容积,而第二容积大于第一容积。
依据本发明的另一个方面,提供一具有可配置的等离子体容积的等离子体蚀刻处理室。该等离子体蚀刻处理室包括,可配置的等离子体限制环,其限定出多个分离平行通道以使气体流通过该环。该可配置的等离子体限制环是环绕着一对平行电极而配置,该平行电极限定出第一等离子体限制区域,而等离子体产生于其中,并被平行通道限制于其中,同时当等离子体通过该平行通道时,平行通道将等离子体中的离子粒子中性化。该可配置的等离子体限制环可配置于一延伸的位置以限定出该第一等离子体限制区域,而在缩回的位置时则限定出第二等离子体限制区域。该等离子体蚀刻处理室进一步包括一上部腔室衬垫,其配置成沿着该等离子体蚀刻处理室的上部区域,以及包含有多个孔隙的外部等离子体限制结构。
依据另一个方面,提供一具有可配置的等离子体容积的半导体晶片的处理室。该腔室包含有一上部电极以及一下部电极,该下部电极平行于上部电极且配置成用以在处理中接收半导体晶片。该腔室进一步包括一第一等离子体限制区域。该第一等离子体限制区域具有一上部电极,当作上边界,以及一下部电极,当作下边界。一第二等离子体限制区域被限定出来,其具有一上部电极,当作上边界,以及一下部电极,当作下边界,以及一上部腔室衬垫,当作侧边界。该上部腔室衬垫沿着半导体晶片处理室的上部区域,并配置有外部等离子体限制结构。该腔室进一步包括一等离子体限制组件,其具有至少一个等离子体限制环、多个间隔件以及多个轴。该等离子体限制组件被安置于半导体晶片处理室之中,并且配置成环绕着第一等离子体限制区域,以限定出多个平行的周围通道。该等离子体限制组件被配置于延伸位置上,以限定出该第一等离子体限制区域,而在缩回的位置时则限定出第二等离子体限制区域。
本发明的优点众多。本发明的其中一个显著的利益及优点是单一腔室,可配置成用于多个等离子体蚀刻过程。典型的是,为了达到本发明所提供的单一腔室的好处,必须随便组合经常来自不同制造的多个腔室。由于系统工具的尺寸与费用,以及取得与营运制造空间的成本,工具的复制并不是一个经济的或有效的选择。本发明提供一单一腔室,其可配置成多个精确的等离子体蚀刻过程,用以将效率及经济效益最大化。
另一个显著的优点是能够在一个单一系统或腔室中,将等离子体蚀刻过程最佳化。在一多步骤的等离子体蚀刻过程中,中间的蚀刻操作过程通常需要特定的配置,以实现每一个具体过程的最佳化蚀刻。典型的是,在一已知技术中,对于多个蚀刻过程为实现最佳蚀刻结果,由以下两者选择:在一组配置中使用单一工具,或是对于不同腔室的具体过程,结合分离的机器与系统以实现期望的配置。单一工具配置,典型的结果是得到较低最佳化程度的过程,而结合分离的机器与系统,典型的结果是增加费用、增加传送及搬运时间,并增加污染的可能性。要操作及维持通常来自不同的制造者的整个系统,对于不同的处理步骤,除了单个的设备成本之外,也意味着诸如操作、维修、工厂空间及配置等方面运作的成本的明显增加。
本发明的另一个优点是以降低的操作成本来增加生产量。本发明提供清洁操作以及沉积操作。通过在单一腔室中执行两个操作,可增长消耗品的使用周期,例如腔室衬垫,当范围跨越过多个蚀刻过程,可减少湿式清洗以及其它种类清洗及/或维修操作所需的时间,并且通过更有效率的利用生产装备而增加其生产量。
本发明的其他优点通过以下的详细叙述将更加明白,通过结合附图,举例说明本发明的原理。
附图说明
本发明通过以下的详细说明及结合附图可容易的了解,其中类似的参考数字标出类似的结构元件。
图1A显示一典型的利用第一双金属镶嵌工艺的蚀刻过程的操作方法的流程图;
图1B显示一范例性的衬底,其上已配置有阻障层、第一介电层、蚀刻中止层,以及第二介电层;
图1C显示图1B中的范例性的结构,其中孔130已被蚀刻;
图1D显示在双金属镶嵌结构的制造中,通过使用蚀刻过程所限定出的完整特征。
图2A为位于蚀刻室中,一典型小等离子体容积封闭环境的方块图;
图2B为位于蚀刻室中,一典型大等离子体容积封闭环境的方块图;
图3A显示依据本发明的一个实施例,具有一可配置等离子体容积封闭区域的蚀刻室的方块图;
图3B显示依据本发明的另一个实施例,具有一可配置等离子体容积封闭区域的蚀刻室的方块图;
图4显示依据本发明的一个实施例的可配置等离子体容积封闭蚀刻室;
图5显示依据本发明的另一个实施例的可配置等离子体容积封闭蚀刻室。
优选实施方式
公开了一种关于蚀刻室的发明,通过使用多个封闭结构来控制等离子体容积。在以下的叙述中,数个特定的细节被提出来,从而提供对本发明彻底了解。然而,对于熟悉本技术者在没有其中一些或全部的特定细节时,也可能可以实践本发明。在其他实例中,熟知的处理操作并不详述,以免对本发明产生不必要的混淆。
图3A显示依据本发明一个实施例的蚀刻室140的方块图,蚀刻室具有可配置等离子体容积限制区域145。该蚀刻室140,包括:一上部电极142、一下部电极144,及限定于该上部电极142与该下部电极144之间的小等离子体容积限制区域145。待要蚀刻的一晶片146置于该下部电极144之上。
如图3A所描绘的该蚀刻室140,显示配置成一小等离子体容积限制区域。等离子体限制环160限定出一小等离子体容积限制区域145,具有一靠近晶片146周围的侧边界。本发明的该等离子体限制环160限定出一限制组件并且配置于如图3A中的位置从而限定出一小等离子体容积限制区域145,而且在该等离子体蚀刻室140中其缩回后打开该小等离子体容积限制区域145而形成大容积。在该小等离子体容积限制区域145之中,如图3A所配置,该等离子体限制环160是环绕着该上部142与该下部144平行电极周围而配置,并通过该等离子体限制环160及该上部电极142与该下部电极144的限制限定出该小等离子体容积限制区域145。
在一实施例中,该等离子体限制环160是由如石英或硅石等材料所制成,且具有多个且层叠的等离子体限制环160,并且在其间有间隔。该间隔创造出不同的平行周围狭缝或通道,使用过的气体由该小等离子体容积147排出该小等离子体容积限制区域145,并经由该蚀刻室140排气。该沟槽或通道沿着垂直于排气的流动方向而分开配置,通过该等离子体限制环160,并进一步将任何残留的离子粒子中性化,以能使基本上只有中性的等离子体物质经由该蚀刻室140排出。
图3B显示蚀刻室140的方块图,依据本发明的另一个实施例,其具有一大等离子体容积限制区域145’,并为可配置的。该蚀刻室140,包括:一上部电极142、一下部电极144,及一限定于该上部电极142与该下部电极144之间的大等离子体容积限制区域145’。一待要蚀刻的晶片146置于该下部电极144之上。如图3B所示的该蚀刻室140以及如图3A所示的该蚀刻室140,一般而言其结构是相同的。
于图3B所描述的该蚀刻室140配置成大等离子体容积限制区域。如附图所示,等离子体限制环160a被撤开或缩回以打开该等离子体容积限制区域,以限定出该大等离子体容积限制区域145’。该大等离子体容积限制区域145’的侧边界是该蚀刻室140的内壁,并以一外侧等离子体限制结构162限定出该大等离子体容积限制区域145’的外边界,并允许等离子体中的中性成分流过其中而排出。在本发明的一个实施例中,该外部等离子体限制结构162是由石英或硅石等材料所构成的物理结构,并于其中限定出孔隙,此允许由该大容积等离子体147流出的等离子体中性物质通过排气装置及涡轮泵(没有图示出来),同时清除任何残留的离子粒子。在另一个实施例中该外侧等离子体限制结构162是有磁性的,并配置成在从该蚀刻室140中排出使用过的气体之前,由磁力排出任何残留的离子粒子。
图4显示依据本发明的一个实施例的一可配置等离子体容积限制蚀刻室200。该蚀刻室200,包括一上部电极142以及配置有一半导体晶片146于其上的一下部电极144。示出的该蚀刻室200配置成用于一小等离子体蚀刻容积限制区域,配置有等离子体限制环160,从而限定出该小等离子体容积限制区域145的侧边界。该上部电极142以及具有一半导体晶片146安置于其上的下部电极144,分别限定出该小等离子体容积限制区域145的上及下边界。
该可配置等离子体容积限制蚀刻室200,包括一外部等离子体限制结构162,当蚀刻室200被配置成大等离子体容积时,该外部等离子体限制结构162就具有等离子体限制结构162的功能。当蚀刻室200被配置成小容积时,该外部等离子体限制结构162仍然处于该位置上,提供一多余的挡板,而当等离子体的中性物质经由该蚀刻室140通过涡轮泵202而排出时,需通过其中。
在一实施例中,等离子体限制环160被配置延伸于该上部电极142的周边与该下部电极146的周边之间,从而通过施加射频(RF)能量将反应气体离子化而创造出的等离子体被限制在该限制环160及该电极142、144所限定出的该小等离子体容积限制区域145之间,且恰好位于该晶片146表面之上。该等离子体限制环160限定出多个圆形环160构成的具有沟槽的限制挡板结构。该圆形环160是由例如硅石及石英等电介质所构成,而相邻的环是由间隔件170所分隔,并在该圆形环160之间创造出周围沟槽及通道,该等离子体的中性成分经其中而排出。借助该周围沟槽而形成的平行通道在垂直于通过平行通道的等离子体或气体的流动方向上被分隔开来。
该间隔件170同样的是由硅石或石英等电介质,或是由碳化硅或掺杂硅等导电材料所构成,而且该沟槽或通道被配置成使残存在排出气体中的离子粒子消失,该排出气体流过该限制环160以及蚀刻室200并通过涡轮泵202排出。在一实施例中,该外部等离子体限制结构162提供多余的挡板,并使由等离子体形成的排出气体通过此挡板流至该涡轮泵202。此外,由该蚀刻室200到达涡轮泵202的排气装置建构了多个挡板(没有图示出来),以避免在排出气体中任何的残余离子或聚合物残余物质流入涡轮泵202中。
在一实施例中,该等离子体限制环160通过轴172联结在一起。该轴172可由重量轻、低微粒产生量的物质例如尼龙而构成,并配置成支撑该限制环160及间隔件170。该间隔件被配置成套于轴172周围并位于该限制环160之间,以创造出介于限制环160之间的期望的空间,并将通过该沟槽或通道的来自等离子体中的离子粒子或电子中性化,此时的该等离子体限制环160是延伸状态以限定出小等离子体容积限制区域145。该等离子体限制环160、该间隔件170以及该轴172一起形成一限制组件173。在一实施例中,该限制组件173包括至少一个等离子体限制环160。在另一实施例中,该限制组件173包括一个由六个等离子体限制环160所堆叠起来的层叠结构。当该限制组件173缩回以形成一大等离子体容积限制区域145(见图5),该轴172由该限制区域145移开、在相邻的环160间折叠该间隔件170以及压缩该等离子体限制环160的层叠结构。
当该等离子体限制环160缩回后,产生的大等离子体容积的边界延伸至配置于该蚀刻室200内的腔室衬垫164,以及外部等离子体限制结构162。如已知的,等离子体蚀刻操作会产生聚合物沉积及导致粒子污染,同样还有射频(RF)信号的干扰及温度的波动。该聚合物沉积问题在小等离子体容积限制结构中并不是问题。在小等离子体容积限制结构的聚合物沉积可使用氧气等离子体迅速清除。然而,在大等离子体容积限制结构仍然受聚合物沉积所影响,以及,在本发明的一实施例中,腔室衬垫164、166被结合以提供热稳定性、适当的射频(RF)接地端返回路径,以及具有最短维修停工期的耐用性。上部腔室衬垫164配置于该外部等离子体限制结构162,以及下部腔室衬垫166沿着该蚀刻室200的下部区域的腔壁而配置,从外部等离子体限制结构162至蚀刻室200的底部到涡轮泵202排气装置。
图5显示依据本发明另一个实施例的可配置等离子体容积限制蚀刻室200。图5中示的该蚀刻室200配置成用于大等离子体容积限制。等离子体限制环160a由该蚀刻室200上撤回或缩回,并创造出大等离子体容积限制区域145’,该形成的大容积是通过该上腔室衬垫164、外部等离子体限制结构162、该上部电极142以及该下部电极144限定而成。在该实施例图示中,该等离子体限制环160a经由顶端或腔室的盖结构而撤回或缩回。在备选的实施例中,该等离子体限制环160a撤回或缩回进入吸盘及/或电极144结构中。
在如图5所示的大等离子体容积限制结构中,等离子体充满该容积限制区域145中的大容积,在低压下产生高偏压及高等离子体流。一般而言在大等离子体容积限制区域145’中等离子体会于腔室表面上产生较多的聚合物沉积,以及因此该上部腔室衬垫164是需要的。此外,由于流过外部等离子体限制结构162且具有中性物质的等离子体流经该蚀刻室200排至该涡轮泵202,使聚合物残余物的累积扩大,故下部腔室衬垫166也是必要的。
外部等离子体限制结构162被配置成限定出该大等离子体容积限制区域145’的边界,并从等离子体的基本上中性成分促进任何残留离子及电子或带电物质的中性化。用过的等离子体气体流过外部等离子体限制结构,同时等离子体外层被限制于大等离子体容积限制区域145’。在本发明的另一个实施例中,为了要达到期望的等离子体外层密度范围及流量范围,该外部等离子体限制结构162沿着垂直轴180配置。该外部等离子体限制结构162如此的配置,可使由该等离子体限制环160延伸的小等离子体容积限制区域145(图4)以及图5所示的大等离子体容积限制区域145’之间有一些变动。需要确认的是,该外部等离子体限制结构162的变动位置,其需要配置该下部腔室衬垫162以保证适当且连续的内部腔壁覆盖。该外部等离子体限制结构162的变动位置典型的分布范围从该外部等离子体限制结构162处在靠近该蚀刻室200内部中间区域且邻近与该下部电极144的表面齐平的位置的大等离子体容积162a,到该外部等离子体限制结构162处于靠近该蚀刻室200内侧下部区域的位置的最大等离子体容积162b。在另一个实施例中,通过多个腔室衬垫164、166结构配置成可变动的限制区域。腔室衬垫164、166含有组合于该上部腔室衬垫164上的外部等离子体限制结构162,并根据期望的等离子体容积而选定。在此方法中,任何多个腔室衬垫164、166其中之一结构被利用以配置蚀刻室200形成期望的等离子体容积。
这样配置,该可配置等离子体容积限制蚀刻室200可依据期望的蚀刻过程实现最佳的等离子体容积。本发明的相同实施例可为小等离子体容积配置使延伸的等离子体容积限制组件以及等离子体容积限制环限定的小等离子体容积限制区域,然后该等离子体限制环可由延伸的位置转变到缩回的位置以限定出大等离子体限制区域。该等离子体限制组件的位置转变,即由延伸或关闭的位置转变为缩回或开放的位置,或由缩回的位置到延伸的位置,不论大等离子体容积限制处理室或小等离子体容积限制处理室均由同一处理室配置。此外,当该腔室配置成大等离子体容积限制区域时,该外部等离子体限制结构可配置成用以调整该大等离子体容积限制区域的尺寸。
回到图1所示的双金属镶嵌范例,通过使用如图5所示的大等离子体容积限制结构而最佳化实行该操作102的第一蚀刻过程。该大容积等离子体限制结构在低压下获得高偏压、高流量等离子体并得到均匀且受控制的蚀刻。
接着,通过使用如图4所示的小容积氧气等离子体限制结构而最佳化实行该第一移除光致抗蚀剂104。该小容积氧气等离子体限制结构最适于执行氧气等离子体蚀刻并获得高密度等离子体,而且高密度等离子体以低离子能量到达晶片以及对光致抗蚀剂移除操作来说具有最期望的高蚀刻速率。
在下一个特征的图形化之后,执行该第二蚀刻过程108。如参照图1的以上叙述,该第二蚀刻过程108通过小等离子体容积或大等离子体容积限制结构而最佳化,要依据其特定的结构及期望蚀刻的程度而定。一般而言,若该结构包括一选择的蚀刻中止层,该最佳的结构为如图5所示的大等离子体容积限制结构。该蚀刻中止层典型的是用作一阻障层,凭借此层使得对蚀刻介电层很有效率的特定化学反应不致过快开始进行。该大等离子体容积限制结构的高流量与高偏压是对于特定蚀刻过程通常期望。此外,参见图5中所述的该外部等离子体限制结构162的可变动位置,伴随在蚀刻室200中较高的位置而减小等离子体容积区域145,可提供最适当的蚀刻等离子体容积。
若没有利用任选的蚀刻中止层,则最佳的结构应为小等离子体容积限制结构。小等离子体容积限制结构实现的高密度及高蚀刻速率对于精确的蚀刻通过上介电层,而停止于该第二介电层是期望的。
该第二移除光致抗蚀剂110以及氮化硅蚀刻112,一般而言,两者均通过小等离子体容积限制结构而最佳化。高密度蚀刻通常对于该过程是优选的。如上所述的低偏压及到达晶片的低离子能量都是优选的,当考虑到将下面的介电材料上的溅镀情形最小化时,对于氮化硅蚀刻的特殊应用也是优选的。
在一实施例中,该可配置等离子体容积限制蚀刻室适合于所有的蚀刻操作。在一配置中,该腔室适合于清洁模式操作,以及在另一配置中,该腔室适合于沉积模式操作。因此,一单一可配置等离子体容积限制蚀刻室适合于剥离、氮化、氧化蚀刻过程。因此,相容的腔室可结合于单一系统中以实现最佳半导体晶片制造,实现具备最少传递时间以及停工时间的生产力,并同时通过使用多种功能、单一系统工具而将成本最小化。
虽然前述的发明基于更加清楚了解的目的已被详细的描述,在随附的权利要求范围内显然可进行一些变化及修改。因此,本实施例应被视为举例性而非限制性的,本发明并非由上述给出的细节限制,而是可以在随附的权利要求及其等效物范围内进行改变。

Claims (21)

1.一种等离子体处理室,包括:
一下部电极,用于支撑一用于处理的衬底;
一上部电极,位于该下部电极的上方;及
一等离子体限制组件,设计成用以在延伸位置和缩回位置之间转变,该延伸位置限定出处理期间等离子体的第一容积,该缩回位置限定出处理期间等离子体的第二容积,其中该第一容积小于第二容积。
2.如权利要求1所述的等离子体处理室,其中该限制组件包括多个等离子体限制环。
3.如权利要求2所述的等离子体处理室,其中该多个等离子体限制环一起转变。
4.如权利要求2所述的等离子体处理室,其中该多个等离子体限制环通过间隔件分隔开,以及该等离子体限制环与间隔件连附到轴上。
5.如权利要求4所述的等离子体处理室,其中所述轴设计成可移动,从而将该等离子体限制组件在该延伸位置和该缩回位置之间转变。
6.如权利要求1所述的等离子体处理室,其中在该缩回位置的等离子体处理能使等离子体流动速率增加以及偏压增加。
7.如权利要求1所述的等离子体处理室,其中在该延伸位置的等离子体处理相对于在该缩回位置的等离子体处理能使较高密度等离子体产生。
8.如权利要求7所述的等离子体处理室,其中在该延伸位置时,相对于在该缩回位置的等离子体处理能实现较高压力的等离子体处理。
9.如权利要求1所述的等离子体处理室,还包括一限制结构,其配置成围绕下部电极的周围,并处在低于该下部电极的高度位置。
10.如权利要求9所述的等离子体处理室,其中该限制结构被连附到该等离子体处理室的衬垫上。
11.如权利要求9所述的等离子体处理室,其中该限制结构的位置是可调整的,该位置可被调整离该下部电极的高度位置较近或较远,其中位置的调整改变该第二容积。
12.一种半导体晶片处理室,具有一可配置的等离子体容积,该半导体晶片处理室包括:
一上部电极;
一下部电极,其平行于该上部电极并且配置成在制程中接收一用于处理的半导体晶片;
一第一等离子体限制区域,其以该上部电极当作上部边界并以该下部电极当作下部边界;
一第二等离子体限制区域,其以该上部电极当作上部边界,以该下部电极当作下部边界,以一上部腔室衬垫当作侧边界,其中该上部腔室衬垫配置有一外部等离子体限制结构并且配置成沿着该半导体晶片处理室的上部区域;及
一等离子体限制组件,具有至少一个等离子体限制环,多个间隔件,及多个轴,该等离子体限制组件被置于半导体晶片处理室之中并配置在第一等离子体限制区域周围,并且确定出多个平行的周围通道;
其中该等离子体限制组件被配置成位于延伸位置和缩回位置之一,延伸位置用于限定该第一等离子体限制区域,及缩回位置用于限定该第二等离子体限制区域。
13.如权利要求12所述的半导体晶片处理室,其中所述多个轴被设计用以将该等离子体限制组件在该延伸位置与缩回位置之间转变。
14.如权利要求12所述的半导体晶片处理室,其中位于缩回位置时该具有该等离子体限制组件的等离子体处理能增加等离子体流动速率以及增加偏压。
15.如权利要求12所述的半导体晶片处理室,其中等离子体限制组件位于延伸位置时的等离子体处理相对于等离子体限制组件位于缩回位置时的等离子体处理能产生更高密度的等离子体。
16.如权利要求15所述的半导体晶片处理室,其中等离子体限制组件位于延伸位置时的等离子体处理相对于等离子体限制组件位于缩回位置时的等离子体处理能实现更高压力的等离子体处理。
17.如权利要求12所述的半导体晶片处理室,其中该外部等离子体限制结构包括多个孔隙,该孔隙正比于基本上受限于该第二等离子体限制区域中的等离子体。
18.如权利要求17所述的半导体晶片处理室,其中该外部等离子体限制结构的位置是可调整的,该位置可调整为离该下部电极的高度位置较近或较远,其中位置的调整改变该第二等离子体限制区域的容积。
19.如权利要求18所述的半导体晶片处理室,其中该外部等离子体限制结构是由电介质构成的。
20.如权利要求12所述的半导体晶片处理室,其中至少一等离子体限制环是由电介质构成的。
21.如权利要求12所述的半导体晶片处理室,其中该等离子体限制组件具有六个等离子体限制环。
CNB028170962A 2001-06-29 2002-06-21 可控制等离子体容积的蚀刻室 Expired - Fee Related CN1309000C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/895,537 US6527911B1 (en) 2001-06-29 2001-06-29 Configurable plasma volume etch chamber
US09/895,537 2001-06-29

Publications (2)

Publication Number Publication Date
CN1550027A CN1550027A (zh) 2004-11-24
CN1309000C true CN1309000C (zh) 2007-04-04

Family

ID=25404649

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028170962A Expired - Fee Related CN1309000C (zh) 2001-06-29 2002-06-21 可控制等离子体容积的蚀刻室

Country Status (9)

Country Link
US (1) US6527911B1 (zh)
EP (1) EP1402560B1 (zh)
JP (1) JP4475946B2 (zh)
KR (1) KR100883948B1 (zh)
CN (1) CN1309000C (zh)
AT (1) ATE425547T1 (zh)
DE (1) DE60231498D1 (zh)
TW (1) TW550645B (zh)
WO (1) WO2003003403A1 (zh)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062209A (ko) * 1999-12-10 2001-07-07 히가시 데쓰로 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치
KR100431660B1 (ko) * 2001-07-24 2004-05-17 삼성전자주식회사 반도체 장치의 제조를 위한 건식 식각 장치
US6984288B2 (en) * 2001-08-08 2006-01-10 Lam Research Corporation Plasma processor in plasma confinement region within a vacuum chamber
WO2003062490A2 (en) * 2002-01-17 2003-07-31 Sundew Technologies, Llc Ald apparatus and method
US6914005B2 (en) * 2002-03-01 2005-07-05 Hitachi High-Technologies Corporation Plasma etching method
US6936135B2 (en) * 2002-04-17 2005-08-30 Lam Research Corporation Twist-N-Lock wafer area pressure ring and assembly for reducing particulate contaminant in a plasma processing chamber
US6926803B2 (en) * 2002-04-17 2005-08-09 Lam Research Corporation Confinement ring support assembly
US7204912B2 (en) * 2002-09-30 2007-04-17 Tokyo Electron Limited Method and apparatus for an improved bellows shield in a plasma processing system
US6837966B2 (en) 2002-09-30 2005-01-04 Tokyo Electron Limeted Method and apparatus for an improved baffle plate in a plasma processing system
US7147749B2 (en) * 2002-09-30 2006-12-12 Tokyo Electron Limited Method and apparatus for an improved upper electrode plate with deposition shield in a plasma processing system
US7137353B2 (en) * 2002-09-30 2006-11-21 Tokyo Electron Limited Method and apparatus for an improved deposition shield in a plasma processing system
US7166166B2 (en) * 2002-09-30 2007-01-23 Tokyo Electron Limited Method and apparatus for an improved baffle plate in a plasma processing system
US7166200B2 (en) * 2002-09-30 2007-01-23 Tokyo Electron Limited Method and apparatus for an improved upper electrode plate in a plasma processing system
US6798519B2 (en) 2002-09-30 2004-09-28 Tokyo Electron Limited Method and apparatus for an improved optical window deposition shield in a plasma processing system
US7780786B2 (en) * 2002-11-28 2010-08-24 Tokyo Electron Limited Internal member of a plasma processing vessel
US6844260B2 (en) * 2003-01-30 2005-01-18 Micron Technology, Inc. Insitu post atomic layer deposition destruction of active species
US7009281B2 (en) * 2003-03-14 2006-03-07 Lam Corporation Small volume process chamber with hot inner surfaces
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
US7217649B2 (en) * 2003-03-14 2007-05-15 Lam Research Corporation System and method for stress free conductor removal
US7232766B2 (en) * 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
WO2004095530A2 (en) 2003-03-31 2004-11-04 Tokyo Electron Limited Adjoining adjacent coatings on an element
WO2004095532A2 (en) * 2003-03-31 2004-11-04 Tokyo Electron Limited A barrier layer for a processing element and a method of forming the same
WO2004088710A2 (en) * 2003-04-02 2004-10-14 Nkt Research & Innovation A/S Method and apparatus for gas plasma treatment with controlled extent of gas plasma, and use thereof
US7455748B2 (en) * 2003-06-20 2008-11-25 Lam Research Corporation Magnetic enhancement for mechanical confinement of plasma
US20050103267A1 (en) * 2003-11-14 2005-05-19 Hur Gwang H. Flat panel display manufacturing apparatus
KR100850424B1 (ko) 2003-12-31 2008-08-04 동부일렉트로닉스 주식회사 반도체용 한정 링 유닛
US7226869B2 (en) * 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
KR100790392B1 (ko) * 2004-11-12 2008-01-02 삼성전자주식회사 반도체 제조장치
US7552521B2 (en) * 2004-12-08 2009-06-30 Tokyo Electron Limited Method and apparatus for improved baffle plate
US7291286B2 (en) * 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
US7601242B2 (en) * 2005-01-11 2009-10-13 Tokyo Electron Limited Plasma processing system and baffle assembly for use in plasma processing system
US7364623B2 (en) * 2005-01-27 2008-04-29 Lam Research Corporation Confinement ring drive
US7480974B2 (en) * 2005-02-15 2009-01-27 Lam Research Corporation Methods of making gas distribution members for plasma processing apparatuses
US7198677B2 (en) * 2005-03-09 2007-04-03 Wafermasters, Inc. Low temperature wafer backside cleaning
US7430986B2 (en) * 2005-03-18 2008-10-07 Lam Research Corporation Plasma confinement ring assemblies having reduced polymer deposition characteristics
US20060225654A1 (en) * 2005-03-29 2006-10-12 Fink Steven T Disposable plasma reactor materials and methods
US20060246727A1 (en) * 2005-04-27 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated dual damascene clean apparatus and process
US7837825B2 (en) * 2005-06-13 2010-11-23 Lam Research Corporation Confined plasma with adjustable electrode area ratio
US20060278339A1 (en) * 2005-06-13 2006-12-14 Lam Research Corporation, A Delaware Corporation Etch rate uniformity using the independent movement of electrode pieces
KR100621778B1 (ko) * 2005-06-17 2006-09-11 삼성전자주식회사 플라즈마 처리 장치
US7713379B2 (en) * 2005-06-20 2010-05-11 Lam Research Corporation Plasma confinement rings including RF absorbing material for reducing polymer deposition
US20070021935A1 (en) 2005-07-12 2007-01-25 Larson Dean J Methods for verifying gas flow rates from a gas supply system into a plasma processing chamber
US7632377B2 (en) * 2006-01-24 2009-12-15 United Microelectronics Corp. Dry etching apparatus capable of monitoring motion of WAP ring thereof
US7578258B2 (en) * 2006-03-03 2009-08-25 Lam Research Corporation Methods and apparatus for selective pre-coating of a plasma processing chamber
KR101346081B1 (ko) * 2006-06-20 2013-12-31 참엔지니어링(주) 플라스마 에칭 챔버
US7879184B2 (en) * 2006-06-20 2011-02-01 Lam Research Corporation Apparatuses, systems and methods for rapid cleaning of plasma confinement rings with minimal erosion of other chamber parts
US7824519B2 (en) * 2007-05-18 2010-11-02 Lam Research Corporation Variable volume plasma processing chamber and associated methods
JP2011503349A (ja) * 2007-11-08 2011-01-27 アプライド マテリアルズ インコーポレイテッド 可動性シールドを備えた電極構成
US8522715B2 (en) * 2008-01-08 2013-09-03 Lam Research Corporation Methods and apparatus for a wide conductance kit
US20090188625A1 (en) * 2008-01-28 2009-07-30 Carducci James D Etching chamber having flow equalizer and lower liner
US7987814B2 (en) 2008-04-07 2011-08-02 Applied Materials, Inc. Lower liner with integrated flow equalizer and improved conductance
JP5102706B2 (ja) * 2008-06-23 2012-12-19 東京エレクトロン株式会社 バッフル板及び基板処理装置
US8382941B2 (en) * 2008-09-15 2013-02-26 Micron Technology, Inc. Plasma reactor with adjustable plasma electrodes and associated methods
US8540844B2 (en) * 2008-12-19 2013-09-24 Lam Research Corporation Plasma confinement structures in plasma processing systems
US8869741B2 (en) * 2008-12-19 2014-10-28 Lam Research Corporation Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber
JP2010245145A (ja) * 2009-04-02 2010-10-28 Shibaura Mechatronics Corp プラズマ処理装置
US8101510B2 (en) * 2009-04-03 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US8623171B2 (en) * 2009-04-03 2014-01-07 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
KR102240849B1 (ko) * 2009-08-31 2021-04-14 램 리써치 코포레이션 무선 주파수 (rf) 접지 복귀 장치들
US9111729B2 (en) 2009-12-03 2015-08-18 Lam Research Corporation Small plasma chamber systems and methods
US8249900B2 (en) * 2010-02-10 2012-08-21 Morgan Stanley & Co. Llc System and method for termination of pension plan through mutual annuitization
US20110207332A1 (en) * 2010-02-25 2011-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film coated process kits for semiconductor manufacturing tools
US9190289B2 (en) 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
JP5781808B2 (ja) * 2010-03-31 2015-09-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR20110113066A (ko) 2010-04-08 2011-10-14 삼성전자주식회사 반도체 제조 장치의 플라즈마 처리 방법
US8597462B2 (en) * 2010-05-21 2013-12-03 Lam Research Corporation Movable chamber liner plasma confinement screen combination for plasma processing apparatuses
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
US9449793B2 (en) 2010-08-06 2016-09-20 Lam Research Corporation Systems, methods and apparatus for choked flow element extraction
US9155181B2 (en) 2010-08-06 2015-10-06 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US8999104B2 (en) 2010-08-06 2015-04-07 Lam Research Corporation Systems, methods and apparatus for separate plasma source control
US9967965B2 (en) 2010-08-06 2018-05-08 Lam Research Corporation Distributed, concentric multi-zone plasma source systems, methods and apparatus
US9076826B2 (en) 2010-09-24 2015-07-07 Lam Research Corporation Plasma confinement ring assembly for plasma processing chambers
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
US8974683B2 (en) * 2011-09-09 2015-03-10 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying resist openings using multiple angled ions
TWI646869B (zh) * 2011-10-05 2019-01-01 美商應用材料股份有限公司 對稱電漿處理腔室
US9267605B2 (en) 2011-11-07 2016-02-23 Lam Research Corporation Pressure control valve assembly of plasma processing chamber and rapid alternating process
US9177762B2 (en) 2011-11-16 2015-11-03 Lam Research Corporation System, method and apparatus of a wedge-shaped parallel plate plasma reactor for substrate processing
US10283325B2 (en) 2012-10-10 2019-05-07 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US9083182B2 (en) 2011-11-21 2015-07-14 Lam Research Corporation Bypass capacitors for high voltage bias power in the mid frequency RF range
US8872525B2 (en) 2011-11-21 2014-10-28 Lam Research Corporation System, method and apparatus for detecting DC bias in a plasma processing chamber
US9396908B2 (en) 2011-11-22 2016-07-19 Lam Research Corporation Systems and methods for controlling a plasma edge region
US8898889B2 (en) 2011-11-22 2014-12-02 Lam Research Corporation Chuck assembly for plasma processing
US10586686B2 (en) 2011-11-22 2020-03-10 Law Research Corporation Peripheral RF feed and symmetric RF return for symmetric RF delivery
US9263240B2 (en) 2011-11-22 2016-02-16 Lam Research Corporation Dual zone temperature control of upper electrodes
SG11201402447TA (en) * 2011-11-24 2014-06-27 Lam Res Corp Plasma processing chamber with flexible symmetric rf return strap
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
CN103295867B (zh) 2012-02-29 2016-12-28 细美事有限公司 等离子体边界限制器单元和用于处理基板的设备
KR101440124B1 (ko) * 2012-02-29 2014-09-15 세메스 주식회사 플라즈마 경계 제한 유닛, 그리고 기판 처리 장치
US9679751B2 (en) * 2012-03-15 2017-06-13 Lam Research Corporation Chamber filler kit for plasma etch chamber useful for fast gas switching
US9449794B2 (en) 2012-07-20 2016-09-20 Applied Materials, Inc. Symmetrical inductively coupled plasma source with side RF feeds and spiral coil antenna
US9928987B2 (en) 2012-07-20 2018-03-27 Applied Materials, Inc. Inductively coupled plasma source with symmetrical RF feed
US10170279B2 (en) 2012-07-20 2019-01-01 Applied Materials, Inc. Multiple coil inductively coupled plasma source with offset frequencies and double-walled shielding
US10131994B2 (en) * 2012-07-20 2018-11-20 Applied Materials, Inc. Inductively coupled plasma source with top coil over a ceiling and an independent side coil and independent air flow
US9082590B2 (en) 2012-07-20 2015-07-14 Applied Materials, Inc. Symmetrical inductively coupled plasma source with side RF feeds and RF distribution plates
US10249470B2 (en) 2012-07-20 2019-04-02 Applied Materials, Inc. Symmetrical inductively coupled plasma source with coaxial RF feed and coaxial shielding
US10714436B2 (en) 2012-12-12 2020-07-14 Lam Research Corporation Systems and methods for achieving uniformity across a redistribution layer
US9373551B2 (en) 2013-03-12 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Moveable and adjustable gas injectors for an etching chamber
US10163606B2 (en) 2013-03-15 2018-12-25 Applied Materials, Inc. Plasma reactor with highly symmetrical four-fold gas injection
KR101598465B1 (ko) * 2014-09-30 2016-03-02 세메스 주식회사 기판 처리 장치 및 방법
JP6523714B2 (ja) 2015-03-05 2019-06-05 東京エレクトロン株式会社 プラズマ処理装置
KR101792941B1 (ko) * 2015-04-30 2017-11-02 어드밴스드 마이크로 패브리케이션 이큅먼트 인코퍼레이티드, 상하이 화학기상증착장치 및 그 세정방법
JP6054470B2 (ja) 2015-05-26 2016-12-27 株式会社日本製鋼所 原子層成長装置
JP6054471B2 (ja) 2015-05-26 2016-12-27 株式会社日本製鋼所 原子層成長装置および原子層成長装置排気部
JP6050860B1 (ja) * 2015-05-26 2016-12-21 株式会社日本製鋼所 プラズマ原子層成長装置
KR101909478B1 (ko) * 2016-10-31 2018-10-18 세메스 주식회사 기판 처리 장치
US11127572B2 (en) * 2018-08-07 2021-09-21 Silfex, Inc. L-shaped plasma confinement ring for plasma chambers
CN113130284B (zh) * 2019-12-31 2023-01-24 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备
US20210391146A1 (en) * 2020-06-11 2021-12-16 Applied Materials, Inc. Rf frequency control and ground path return in semiconductor process chambers
CN115881506B (zh) * 2023-03-02 2023-06-27 深圳市新凯来技术有限公司 等离子体调节装置及半导体刻蚀设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832417A (ja) * 1981-08-21 1983-02-25 Matsushita Electric Ind Co Ltd プラズマエツチング装置及びプラズマエツチング方法
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
EP0814495A2 (en) * 1996-06-20 1997-12-29 Applied Materials, Inc. Adjusting DC bias voltage in plasma chamber
CN1221460A (zh) * 1996-06-05 1999-06-30 兰姆研究公司 等离子加工室的温控方法及设备
US6008130A (en) * 1997-08-14 1999-12-28 Vlsi Technology, Inc. Polymer adhesive plasma confinement ring
WO2000039837A1 (en) * 1998-12-28 2000-07-06 Lam Research Corporation Perforated plasma confinement ring in plasma reactors
US6143125A (en) * 1996-09-20 2000-11-07 Nec Corporation Apparatus and method for dry etching

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834205B2 (ja) 1986-11-21 1996-03-29 株式会社東芝 ドライエツチング装置
JP3536585B2 (ja) 1997-04-25 2004-06-14 松下電器産業株式会社 ワークのプラズマ処理装置およびプラズマ処理方法
JP3468446B2 (ja) 1997-05-20 2003-11-17 東京エレクトロン株式会社 プラズマ処理装置
JP3002448B1 (ja) * 1998-07-31 2000-01-24 国際電気株式会社 基板処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832417A (ja) * 1981-08-21 1983-02-25 Matsushita Electric Ind Co Ltd プラズマエツチング装置及びプラズマエツチング方法
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
CN1221460A (zh) * 1996-06-05 1999-06-30 兰姆研究公司 等离子加工室的温控方法及设备
EP0814495A2 (en) * 1996-06-20 1997-12-29 Applied Materials, Inc. Adjusting DC bias voltage in plasma chamber
US6143125A (en) * 1996-09-20 2000-11-07 Nec Corporation Apparatus and method for dry etching
US6008130A (en) * 1997-08-14 1999-12-28 Vlsi Technology, Inc. Polymer adhesive plasma confinement ring
WO2000039837A1 (en) * 1998-12-28 2000-07-06 Lam Research Corporation Perforated plasma confinement ring in plasma reactors

Also Published As

Publication number Publication date
JP2005521229A (ja) 2005-07-14
EP1402560A1 (en) 2004-03-31
JP4475946B2 (ja) 2010-06-09
US6527911B1 (en) 2003-03-04
WO2003003403A1 (en) 2003-01-09
DE60231498D1 (de) 2009-04-23
KR100883948B1 (ko) 2009-02-18
TW550645B (en) 2003-09-01
EP1402560B1 (en) 2009-03-11
CN1550027A (zh) 2004-11-24
KR20040021620A (ko) 2004-03-10
ATE425547T1 (de) 2009-03-15

Similar Documents

Publication Publication Date Title
CN1309000C (zh) 可控制等离子体容积的蚀刻室
US5298720A (en) Method and apparatus for contamination control in processing apparatus containing voltage driven electrode
US20190185996A1 (en) Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3d nand memory devices
EP1573795B1 (en) A system and method for controlling plasma with an adjustable coupling to ground circuit
CN100543179C (zh) 用于沉积室的处理套件设计
JP5028430B2 (ja) プラズマ処理チャンバの選択的プレコーティングのための方法及び装置
US8465620B2 (en) Hollow anode plasma reactor and method
CN1675737A (zh) 电极同时响应于多频的等离子体处理器
CN103597113A (zh) 用于电感耦合等离子体蚀刻反应器的气体分配喷头
CN1539156A (zh) 带有独立的等离子体密度/化学性质和离子能量控制的双频等离子体蚀刻反应器
CN1432189A (zh) 改变磁场以控制等离子体体积的方法和设备
US20190252239A1 (en) Airgap formation processes
KR100888807B1 (ko) 플라즈마 발생장치
CN101048842A (zh) 改善等离子体蚀刻均匀性的方法和设备
KR100873923B1 (ko) 플라즈마 발생장치
CN1298198C (zh) 低纵横比电感耦合等离子发生器
KR100907438B1 (ko) 플라즈마 발생장치
Yang et al. Effect of structure and material variation of focus ring for enhanced etch resistance
CN1650405A (zh) 被处理体的蚀刻方法
US20040261714A1 (en) Plasma processing apparatus
CN101627461A (zh) 具有可变功率的边缘电极
CN101593677B (zh) 被处理体的蚀刻方法
US20230386830A1 (en) Highly conformal metal etch in high aspect ratio semiconductor features
JP2002343771A (ja) ドライエッチング方法
KR20170061791A (ko) 균일한 직경을 갖는 콘택홀을 구비하는 반도체 집적 회로 장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404

Termination date: 20210621