KR100271763B1 - 폴리실리콘식각방법및그식각장치 - Google Patents

폴리실리콘식각방법및그식각장치 Download PDF

Info

Publication number
KR100271763B1
KR100271763B1 KR1019970066289A KR19970066289A KR100271763B1 KR 100271763 B1 KR100271763 B1 KR 100271763B1 KR 1019970066289 A KR1019970066289 A KR 1019970066289A KR 19970066289 A KR19970066289 A KR 19970066289A KR 100271763 B1 KR100271763 B1 KR 100271763B1
Authority
KR
South Korea
Prior art keywords
gas
etching
process chamber
polysilicon
temperature
Prior art date
Application number
KR1019970066289A
Other languages
English (en)
Other versions
KR19990047772A (ko
Inventor
이휘건
전상문
곽규환
최백순
김진성
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970066289A priority Critical patent/KR100271763B1/ko
Priority to GB9817395A priority patent/GB2332302A/en
Priority to JP10226846A priority patent/JPH11176817A/ja
Priority to CN98117482A priority patent/CN1218986A/zh
Priority to DE19840437A priority patent/DE19840437A1/de
Publication of KR19990047772A publication Critical patent/KR19990047772A/ko
Application granted granted Critical
Publication of KR100271763B1 publication Critical patent/KR100271763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

본 발명은 반응가스를 열분해하여 특정막 상에 형성된 폴리실리콘막을 등방성 식각할 수 있는 폴리실리콘 식각방법 및 그 식각장치에 관한 것이다.
본 발명은, 특정막 상에 폴리실리콘막이 형성된 웨이퍼를 공정챔버 내부에 투입하는 단계, 상기 공정챔버의 압력 및 온도조건을 설정범위 내로 조정하는 단계 및 할로겐 화합물로 이루어진 식각가스를 상기 공정챔버 내부에 공급하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 결합에너지가 낮은 할로겐 화합물 가스 및 NF3가스 등의 식각가스를 열분해하여 특정막 상에 형성된 폴리실리콘막을 용이하게 식각할 수 있는 효과가 있다.

Description

폴리실리콘 식각방법 및 그 식각장치
본 발명은 폴리실리콘 식각방법 및 그 식각장치에 관한 것으로서, 보다 상세하게는 반응가스를 열분해하여 특정막 상에 형성된 폴리실리콘막을 등방성 식각할 수 있는 폴리실리콘 식각방법 및 그 식각장치에 관한 것이다.
최근에 반도체산업이 발달됨에 따라 반도체장치는 고집적화, 고용량화 및 고기능화를 추구하고 있으며, 그에 따라 한정된 영역에 보다 많은 소자의 집적이 필요하게 되었다.
이에 따라서, 웨이퍼 가공기술은 패턴의 크기가 수 ㎛ 이하로 제작될 수 있도록 연구 및 개발되고 있으며, 극미세화되고 고집적화된 반도체장치를 구현하기 위한 웨이퍼 제조공정에서는 건식식각 기술이 많이 이용되고 있으며, 건식식각 기술로서 가장 일반화된 것이 플라즈마(Plasma)를 이용한 건식식각방법이다.
상기 플라즈마를 이용한 건식식각 방법은 매우 중요하고도 어려운 기술이며, 플라즈마 식각공정에서 우선적으로 고려되어야 할 사항은 식각 프로화일(Profile), 하부 막질과의 선택성(Selectivity), 식각비(Etching rate) 및 균일도(Uniformity) 등이다. 이들은 식각장비 또는 공급가스의 특성에 의하여 주로 좌우된다.
그리고, 플라즈마를 이용한 건식식각 방법으로 실리콘 함유 막질(Layer of a Silicon-bearing Material)을 식각할 때에는 그 막질의 성질에 따라 불소(Fluorine, F)와 염소(Chlorine, Cl)를 함유하는 할로겐(Halogen) 화합물이 식각가스로 공급되고, 그 외에 막질의 식각 프로화일 및 하부 막질과의 선택성의 개선 용도 또는 캐리어(Carrier) 용도로 다른 가스를 식각가스에 혼합하여 공급한다.
상기 혼합되는 가스는 각각 정해진 역할을 수행하며, 헬륨(Helium, He)과 아르곤(Argon, Ar)과 같은 불활성가스는 비교적 무거운 질량을 가짐에 따라 식각가스의 운반 역할을 수행하면서 충돌(Physical Sputtering)에 의하여 막질을 식각하는 역할을 수행하고, 산소(Oxygen, O2)와 질소(Nitrogen, N2)는 플라즈마 방전에 의하여 라디칼(Radical) 상태인 O, N, 혹은 이온상태인 O2 +, N2 +등으로 존재하며 식각되는 부분에 발생되는 폴리머(Polymer)를 증가 혹은 감소시켜 프로화일을 제어하는 역할을 수행한다.
그리고, 전술한 플라즈마를 이용한 건식식각 방법은 플라즈마의 발생방법에 따라 플라즈마 식각공정이 진행되는 석영 튜브 주위에 고전압이 인가되는 코일을 감아서 플라즈마를 자기적으로 유도생성시키는 CCP(Capacitively Coupled Plasma)형태와 고주파가 인가되는 애노드 전극(Anode electrode) 및 캐소드 전극(Cathode electrode)이 구비되는 ICP(Inductively Coupled Plasma)형태로 나눌수 있다. 상기 CCP 형태 및 ICP 형태는 공통적으로 공급되는 반응가스를 원자, 라디칼, 이온 등이 공존하는 플라즈마 상태를 형성하기 위한 여러 가지 부대 장치들이 필요하다.
따라서, 최근에 반도체장치 제조기술의 다변화에 따라 플라즈마를 이용하지 않고 반응가스를 이용한 건식식각공정을 수행할 수 있는 방법이 모색되고 있다.
본 발명의 목적은, 건식식각공정이 진행되는 공정챔버의 압력, 온도 등을 적절히 조절함으로서 반응가스를 열분해하여 특정막 상에 형성된 폴리실리콘막을 등방성 식각할 수 있는 폴리실리콘 식각방법 및 그 식각장치를 제공하는 데 있다.
도1은 본 발명에 따른 폴리실리콘 식각장치의 일 실시예를 나타내는 구성도이다.
도2는 본 발명에 따른 폴리실리콘 식각방법의 일 실시예를 설명하기 위한 단면도이다.
도3은 도2의 본 발명에 따른 폴리실리콘 식각방법을 설명하기 위한 그래프이다.
※도면의 주요부분에 대한 부호의 설명
10 : 식각가스 공급원 12 : 운반가스 공급원
14 : 디퓨저 16 : 히팅블록
18 : 공정챔버 20 : 보트
22 : 웨이퍼 24 : 고진공펌프
32 : 산화막 34 : 폴리실리콘막
상기 목적을 달성하기 위한 본 발명에 따른 폴리실리콘 식각방법은, 특정막 상에 폴리실리콘막이 형성된 웨이퍼를 공정챔버 내부에 투입하는 단계, 상기 공정챔버의 압력 및 온도조건을 설정범위 내로 조정하는 단계 및 할로겐 화합물로 이루어진 식각가스를 상기 공정챔버 내부에 공급하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
상기 특정막은 산화막일 수 있다.
그리고, 상기 공정챔버의 압력은 0.5 내지 3 Torr 로 유지되고, 상기 공정챔버의 온도는 상기 식각가스의 끓는점의 온도이상 800 ℃ 이하를 유지하도록 함이 바람직하다.
또한, 상기 할로겐 화합물로 이루어진 식각가스는 주기율표 상의 서로 상이한 주기 원소들의 결합에 의해 형성된 ClF3가스, BrF5가스, ClF 가스, BrF3가스, IF5가스 및 BrF 가스 가운데 선택된 가스일 수 있다.
그리고, 상기 식각가스는 NF3가스일 수 있다.
또한, 상기 공정챔버 내부로 상기 식각가스를 운반하는 역할을 수행하는 질소가스, 아르곤가스 등의 운반가스가 공급됨이 바람직하다.
그리고, 상기 공정챔버 내부로 100 내지 1,000 SCCM 의 식각가스와 300 내지 4,000 SCCM의 운반가스가 공급됨이 바람직하다.
또한, 본 발명에 따른 폴리실리콘 식각장치는, 주기율표 상의 서로 상이한 주기 원소들의 결합에 의해 형성된 할로겐 화합물로 이루어진 식각가스 또는 NF3식각가스를 공급하는 식각가스 공급원, 상기 식각가스 공급원과 연결되고, 온도조절수단이 구비되는 공정챔버 및 상기 공정챔버와 연결되어 상기 공정챔버의 압력상태를 조절하는 고진공라인을 구비하여 이루어지는 것을 특징으로 한다.
상기 공정챔버와 운반가스를 공급하는 운반가스 공급원이 연결됨이 바람직하다.
그리고, 상기 식각가스 공급원 및 운반가스 공급원이 디퓨저(Diffuser)와 연결되고, 상기 디퓨저와 상기 공정챔버가 연결될 수 있다.
또한, 상기 온도조절수단은 상기 공정챔버 외부에 구비되는 히팅블록일 수 있다. 상기 히팅블록 내부에는 열선 또는 램프가 구비될 수 있다.
그리고, 상기 고진공라인과 드라이펌프가 연결될 수 있다.
또한, 상기 공정챔버의 내벽은 식각가스에 의해서 식각되는 것을 방지하기 위하여 알루미늄 화합물로 형성될 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 따른 폴리실리콘막 식각장치에는 도1에 도시된 바와 같이 주기율표 상의 서로 상이한 주기(周期) 원소들의 이온결합에 의해서 형성됨으로서 결합에너지가 상당히 낮은 할로겐 화합물 가스와 낮은 끓는점을 가지며, N-F 사이의 결합에너지(Bonding energy)가 63 Kcal/mol로 반응성이 높은 NF3가스를 공급하는 식각가스 공급원(10)이 설치되어 있다. 상기 식각가스로 Cl2가스 등과 같이 주기율표 상의 동일 주기 원소들의 공유결합에 의해서 형성됨으로서 결합에너지가 상당히 높은 할로겐 화합물 가스는 제외된다.
다시 말하면, 상기 식각가스로 이온결합에 의해서 형성됨으로 결합에너지가 낮은 ClF3가스, BrF5가스, IF3가스, ClF 가스, BrF3가스, IF5가스 및 BrF 가스 등의 할로겐 화합물 가스가 사용될 수 있다. 특히, 상기 ClF3가스는 녹는점(Melting point)이 약 -76.3 ℃이고, 끓는점(Boiling point)이 약 11.7 ℃ 이고, 평상온도(Room temperature : 약 18 ℃)에서 낮은 증기압을 나타내고, Cl-F 사이의 결합에너지가 61.4 Kcal/mol 로서 반도체 식각공정에 사용되는 CF4가스 등의 다른 식각가스와 비교하여 결합에너지가 낮아 불안정하므로 소정온도에서 열분해될 수 있고, 웨이퍼와의 반응성이 높은 것으로 알려져 있다.
그리고, 상기 ClF3가스를 사용하여 공정튜브(Process tube) 및 보트(Boat)를 세정하는 방법이 미합중국 특허 제 5,294.262 호에 게재되어 있고, 상기 ClF3가스의 다른 사용례가 미합중국 특허 제 5,421,957 호 및 제 5,254,176 호에 게재되어 있다.
그리고, 상기 식각가스를 운반하는 역할을 수행하는 질소(N2)가스 또는 아르곤(Ar)가스 등의 운반가스를 공급하는 운반가스 공급원(12)이 설치되어 있다.
또한, 상기 식각가스 공급원(10) 및 운반가스 공급원(12)은 공급되는 기체를 용이하게 서로 혼합할 수 있는 디퓨저(Diffuser : 14)와 각각 연결되어 있다.
그리고, 상기 디퓨저(14)는 도2에 도시된 바와 같이 상부에 산화막(32) 및 폴리실리콘막(34)이 순차적으로 형성되고, 도면에는 도시되지 않았으나 상기 폴리실리콘막(34) 상에 포토레지스트 패턴(Photoresist pattern)이 형성된 다수의 웨이퍼(22)가 적재된 보트(20)가 위치되어 있는 공정챔버(18)와 연결되어 있다. 상기 공정챔버(18)의 내벽은 알루미늄(Al) 화합물 재질로 형성되어 있다.
그리고, 상기 공정챔버(18) 외부에는 공정챔버(18)의 온도를 고온으로 상승시킬 수 있는 열선(Coil) 또는 램프(Lamp) 등이 내부에 설치된 히팅블록(Heating block : 16)이 구비되어 있다.
또한, 상기 공정챔버(18)와 드라이 펌프(Dry pump) 등의 고진공펌프(24)가 연결되어 있다.
따라서, 드라이 펌프 등의 고진공펌프(24)가 가동됨에 따라 공정챔버(18)의 압력상태는 0.5 내지 3 Torr 정도로 유지되고, 히팅블록(16) 내부에 설치된 열선에 특정전압이 인가되거나 램프가 동작됨에 따라 공정챔버(18)의 내부온도는 상기 식각가스의 끊는점의 온도 이상 800 ℃ 이하로 유지된다.
그리고, ClF3가스, IF3가스, BrF5가스, IF3가스, ClF 가스, BrF3가스, IF5가스 및 BrF 가스, NF3가스 등의 할로겐 화합물 가스 가운데 선택된 식각가스는 식각가스 공급원(10)에서 방출되어 디퓨저(14) 내부로 공급되고, 질소가스 또는 운반가스 등의 운반가스는 운반가스 공급원(12)에서 방출되어 디퓨저(14) 내부로 공급된다.
그리고, 상기 디퓨저(14) 내부로 공급된 식각가스 및 운반가스는 디퓨저(14) 내부에서 서로 혼합되어 공정챔버(18) 내부로 공급된다. 이때, 상기 식각가스는 100 내지 1,000 SCCM(Standard Cubic Centimeter Minute)정도의 속도(Flow rate)로 상기 공정챔버(18) 내부로 공급되고, 상기 운반가스는 300 내지 4,000 SCCM 정도의 속도로 상기 공정챔버(18) 내부로 공급된다.
이에 따라, 상기 식각가스는 공정챔버(18) 내부의 온도 및 압력에 의해서 열분해되어 라디칼(Radical) 상태로 변형되고, 상기 라디칼 상태의 식각가스는 웨이퍼(22)의 소정영역을 등방성 건식식각하게 된다. 통상, 라디칼 상태의 식각가스는 등방성 식각특성이 있고 이온상태의 식각가스는 이방성 식각특성이 있는 것으로 알려져 있다.
또한, 상기 열분해된 식각가스를 사용한 등방성 식각공정이 진행될 때, 상기 공정챔버(18)의 내벽은 알루미늄 화합물로 형성되어 있으므로 열분해된 식각가스에 의해서 공정챔버(18)의 내벽이 식각되는 것이 방지된다.
이후, 공급되는 가스를 이온화시켜 이온화된 각 성분의 질량에 대응하는 상대적 전하의 세기를 나타내는 스펙트럼(Spectrum)을 얻을 수 있는 잔류가스 분석기(Residual Gas Analyzer)를 사용하여 공정챔버(18)에 잔류하는 가스를 분석하면, 도3에 도시된 바와 같은 그래프를 얻을 수 있다.
이에 따라, 상기 그래프 상에 SiF3 +및 SiF+가 존재함으로 웨이퍼(22) 상에 형성된 폴리실리콘막(34)의 실리콘(Si)성분과 ClF3식각가스의 불소(F)성분이 화학반응하여 SiFx, SiClx등의 반응물을 형성함을 알 수 있고, N+및 N2 +가 존재함으로서 운반가스로 질소가스가 사용됨을 알 수 있다.
그리고, 다른 실시예로서 공정챔버의 내부온도는 변화시키고, 다른 공정조건은 전술한 바와 같은 상태를 유지하며 상기 도2에 도시된 바와 같이 웨이퍼(22) 상에 산화막(32) 및 폴리실리콘막(34)이 순차적으로 적층되고, 도면에는 도시되지 않았으나 상기 폴리실리콘막(34) 상에 포토레지스트 패턴이 형성된 웨이퍼(22)를 소정시간 식각하면, 하기 표1에 도시된 바와 같은 결과를 얻을 수 있다.
온도 400℃ 500℃ 600℃ 700℃ 800℃
폴리실리콘막 1,000Å／min 1,800Å／min 3,000Å／min 5,700Å／min 9,500Å／min
산화막 - 20Å／min 30Å／min 60Å／min 140Å／min
상기 표1을 참조하면, 공정챔버의 내부온도가 400 ℃ 로 유지될 때, 폴리실리콘막은 분당 1,000 Å 정도 식각되고 산화막은 전혀 식각되지 않았다.
그리고, 공정챔버의 내부온도가 500 ℃ 로 유지될 때, 폴리실리콘막은 분당1,800 Å 정도 식각되고 산화막은 분당 20 Å 정도 식각되었다.
또한, 공정챔버의 내부온도가 600 ℃로 유지될 때, 폴리실리콘막은 분당 3,000 Å 정도 식각되고 산화막은 분당 30 Å 정도 식각되었다.
그리고, 공정챔버의 내부온도가 700 ℃로 유지될 때, 폴리실리콘막은 분당5,700 Å 정도 식각되고 산화막은 분당 60 Å 정도 식각되었다.
또한, 공정챔버의 온도가 800 ℃로 유지될 때, 폴리실리콘막은 분당 9,500 Å 정도 식각되고 산화막은 분당 140 Å 정도 식각되었다.
따라서, 공정챔버의 내부온도가 400 내지 800 ℃로 유지될 때, 산화막에 대한 폴리실리콘막의 선택비가 일반적인 반도체 식각공정에서 요구되는 20 : 1 이상을 유지하고 있음을 알 수 있다.
따라서, 본 발명에 의하면 결합에너지가 낮은 주기율표 상의 다른 주기 원소들의 결합에 의해서 형성된 할로겐 화합물 가스 및 NF3가스 등의 식각가스를 열분해하여 특정막 상에 형성된 폴리실리콘막을 등방성 식각할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (8)

  1. 특정막 상에 폴리실리콘막이 형성된 웨이퍼를 공정챔버 내부에 투입하는 단계;
    상기 공정챔버의 내부압력을 0.5 내지 3 Torr로 조정하고, 상기 공정챔버의 내부온도를 할로겐 화합물로 이루어지는 공정용 식각가스의 끓는 점 온도이상 800℃ 이하로 조정하는 단계; 및
    상기 할로겐 화합물로 이루어진 공정용 식각가스와 운반가스를 상기 공정챔버 내부에 공급하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 폴리실리콘 식각방법.
  2. 제 1 항에 있어서,
    상기 특정막은 산화막인 것을 특징으로 하는 상기 폴리실리콘 식각방법.
  3. 제 1 항에 있어서,
    상기 할로겐 화합물로 이루어진 식각가스는 주기율표 상의 할로겐족으로써 주기는 서로 상이한 주기 원소들의 결합에 의해 형성된 것임을 특징으로 하는 상기 폴리실리콘 식각방법.
  4. 제 3 항에 있어서,
    상기 식각가스는 ClF3가스인 것을 특징으로 하는 상기 폴리실리콘 식각방법.
  5. 제 3 항에 있어서,
    상기 식각가스는 BrF5가스, IF3가스, ClF 가스, BrF3가스, IF5가스 및 BrF 가스 가운데 선택된 가스인 것을 특징으로 하는 상기 폴리실리콘 식각방법.
  6. 제 1 항에 있어서,
    상기 식각가스는 NF3가스인 것을 특징으로 하는 상기 폴리실리콘 식각방법.
  7. 제 1 항에 있어서,
    상기 운반가스는 질소가스 또는 아르곤가스인 것을 특징으로 하는 상기 폴리실리콘 식각방법.
  8. 제 1 항에 있어서,
    상기 공정챔버 내부로 100 내지 1,000 SCCM 의 식각가스와 300 내지 4,000 SCCM의 운반가스가 공급되는 것을 특징으로 하는 상기 폴리실리콘 분석방법.
KR1019970066289A 1997-12-05 1997-12-05 폴리실리콘식각방법및그식각장치 KR100271763B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970066289A KR100271763B1 (ko) 1997-12-05 1997-12-05 폴리실리콘식각방법및그식각장치
GB9817395A GB2332302A (en) 1997-12-05 1998-08-10 Etching polysilicon films
JP10226846A JPH11176817A (ja) 1997-12-05 1998-08-11 ポリシリコンエッチング方法及びそのエッチング装置
CN98117482A CN1218986A (zh) 1997-12-05 1998-09-04 多晶硅的腐蚀方法和腐蚀装置
DE19840437A DE19840437A1 (de) 1997-12-05 1998-09-04 Ätzverfahren für Polysilizium und Ätzvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066289A KR100271763B1 (ko) 1997-12-05 1997-12-05 폴리실리콘식각방법및그식각장치

Publications (2)

Publication Number Publication Date
KR19990047772A KR19990047772A (ko) 1999-07-05
KR100271763B1 true KR100271763B1 (ko) 2001-02-01

Family

ID=19526550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066289A KR100271763B1 (ko) 1997-12-05 1997-12-05 폴리실리콘식각방법및그식각장치

Country Status (5)

Country Link
JP (1) JPH11176817A (ko)
KR (1) KR100271763B1 (ko)
CN (1) CN1218986A (ko)
DE (1) DE19840437A1 (ko)
GB (1) GB2332302A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804853B1 (ko) * 1999-03-04 2008-02-20 서페이스 테크놀로지 시스템스 피엘씨 삼불화염소가스발생기시스템
DE10214620B4 (de) * 2002-04-03 2010-02-04 Robert Bosch Gmbh Verfahren zur plasmalosen Gasphasenätzung eines Siliziumwafers und Vorrichtung zu deren Durchführung
DE10229037A1 (de) * 2002-06-28 2004-01-29 Robert Bosch Gmbh Vorrichtung und Verfahren zur Erzeugung von Chlortrifluorid und Anlage zur Ätzung von Halbleitersubstraten mit dieser Vorrichtung
DE102016200506B4 (de) 2016-01-17 2024-05-02 Robert Bosch Gmbh Ätzvorrichtung und Ätzverfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250642A (ja) * 1986-04-24 1987-10-31 Victor Co Of Japan Ltd リアクテイブイオンエツチング法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479680A (en) * 1967-05-08 1969-11-25 Stewart Warner Corp Caster seal
US4731158A (en) * 1986-09-12 1988-03-15 International Business Machines Corporation High rate laser etching technique
EP0565212A2 (en) * 1986-12-19 1993-10-13 Applied Materials, Inc. Iodine etch process for silicon and silicides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250642A (ja) * 1986-04-24 1987-10-31 Victor Co Of Japan Ltd リアクテイブイオンエツチング法

Also Published As

Publication number Publication date
CN1218986A (zh) 1999-06-09
DE19840437A1 (de) 1999-06-17
GB2332302A (en) 1999-06-16
GB9817395D0 (en) 1998-10-07
JPH11176817A (ja) 1999-07-02
KR19990047772A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
EP3038142A1 (en) Selective nitride etch
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
KR101494469B1 (ko) 반도체 기판을 균일하게 에칭하기 위한 가스 주입
US6806095B2 (en) Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
KR100738699B1 (ko) 도핑에 독립적인 폴리실리콘용 자기세정 에칭 방법
US7838434B2 (en) Method of plasma etching of high-K dielectric materials
US7186661B2 (en) Method to improve profile control and N/P loading in dual doped gate applications
US6902681B2 (en) Method for plasma etching of high-K dielectric materials
KR20010032912A (ko) 실리콘 산화 질화물과 무기 반사 방지 코팅막 에칭 방법
US20040058517A1 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US20040007561A1 (en) Method for plasma etching of high-K dielectric materials
KR20050042018A (ko) 높은 어스펙트비의 반도체장치 에칭방법
US6855643B2 (en) Method for fabricating a gate structure
KR102280572B1 (ko) 플라즈마 처리 방법
KR101155841B1 (ko) 이중 도핑된 게이트 애플리케이션에서 프로파일 제어 및ｎ／ｐ 로딩을 개선하는 방법
US20030235993A1 (en) Selective etching of low-k dielectrics
KR100271763B1 (ko) 폴리실리콘식각방법및그식각장치
KR101197070B1 (ko) 유기실리케이트 유리용 아산화질소 스트립 프로세스
US7217665B2 (en) Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
US6492279B1 (en) Plasma etching methods
US20030153193A1 (en) Etching method
KR20030049086A (ko) 기판 건식 세정 장치 및 방법
US20040018741A1 (en) Method For Enhancing Critical Dimension Uniformity After Etch
US20180122651A1 (en) Plasma etching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee