TW200400782A - Printed circuit board and manufacturing method of printed circuit board - Google Patents

Printed circuit board and manufacturing method of printed circuit board Download PDF

Info

Publication number
TW200400782A
TW200400782A TW92122343A TW92122343A TW200400782A TW 200400782 A TW200400782 A TW 200400782A TW 92122343 A TW92122343 A TW 92122343A TW 92122343 A TW92122343 A TW 92122343A TW 200400782 A TW200400782 A TW 200400782A
Authority
TW
Taiwan
Prior art keywords
layer
ridge
circuit board
printed circuit
conductor
Prior art date
Application number
TW92122343A
Other languages
English (en)
Inventor
Yoji Mori
Naohiro Hirose
Takashi Kariya
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15532998A external-priority patent/JPH11330698A/ja
Priority claimed from JP10140695A external-priority patent/JPH11340591A/ja
Priority claimed from JP10140694A external-priority patent/JPH11340590A/ja
Priority claimed from JP9472599A external-priority patent/JP4197070B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW200400782A publication Critical patent/TW200400782A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09272Layout details of angles or corners
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49194Assembling elongated conductors, e.g., splicing, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Description

200400782
【發明所屬之技術領域] 本發明係有關於一種形 刷電路板,且特別是有關於 (bui Id up )電路板之印刷 方法。 【先前技術】 成電路圖案(pattern)之印 種可適用於多層疊合 電路板及該印刷電路板的製造 在: 刷電路板的高密度化,多採用 f拉心(c〇re)基板上進行絕緣層及導體層交互疊合的力 法。在此處,該層疊之方法,有全加層法 (fully-additive process)及半加層法
夕(二"1/二tdlUve Pr〇cess)2類。先就利用該半加層法於 二曰P 4 %路板的層間樹脂絕緣層上進行導體電路 製程,參照第32圖說明之。 f先,在模芯基板230的兩面,形成具有介層孔(via hole)開口25〇3之絕緣層25G,再於該層間樹脂絕緣層咖 表面上均一地形成無電解電鍍銅膜252 (第32圖(A) )。然後,在無電解電鍍銅膜252之上接著用以形成光阻 ^reS1St )之光阻膜(resist film )(未圖示)後,將 阻膜進行曝光•顯影而形成電鍍用光阻託4 (第“圖 。之後,將模芯基板2 3 0浸潰在電解電鍍液中,葬 ,無電解電鍵銅膜252進行通電,使在光阻2 54的未形^ =出電解電鑛銅膜256 (第32圖(c))。接著,剝離該 $ 再將該光阻254下之無電解電鍍銅膜252以蝕刻 式剝膜’而形成電路圖案258a、258b及介層孔260。反
200400782 五、發明說明(2) 覆進行同樣的製程,以更進一步形成層間樹脂絕緣層 350、電路圖案358以及介層孔360 (第32圖(E))。 第33圖(β)所示為第32圖(E)的B-B剖面。現今, 在多層印刷電路板中為了防止斷路,多採用從一個主電路 拉出分支電路之設計。因此,產生了如第33圖(A )及第 33圖(B)所示般的T字型交叉部X。 不過’在上述的交又部X中,電路圖案會有斷路的情 形。亦即,參照第32圖(C)並如上所述般,將該電路圖 案2 5 8形成於光阻2 5 4的非形成部上,但如第3 3圖(a )所 不之父叉部X,在該交又部之電路圖案258的壁面258冷及 與258万以90。以下交又(圖示為直角)之角部c中,電鍵· 液的回入、交#困難,電路圖案因之變細。因此而發生斷路 士第33圖(B)所示般,於該交叉部X中 又 ^斤人印 .....,,「从,成父又却入γ ,囚钩w ::Ξ所構成之電路圖案258b大幅-曲,所以在反覆進 匕應力會集中於該交叉部之角部c上,而在 、田木產生裂開部C L並因此發生斷路。 荦258^ 5 μ t ’參照第32圖(E )並如上述般於該電路圖 所示的交又部樹;旨絕么層3 5 0時’在如第3… 與層間樹脂絕緣層3 5 0之間:二:”殘留:電路圖案_丨 脂絕緣層350之下声,#卢p匕處,軋泡B殘留於層間樹 該氣泡Β會膨脹二# t卩刷電路板進行熱收縮之時, 作為本發明之更\ &障的原因。 乂月景技術之多層疊合電路板,
200400782
i在3二基,之ΐ形成交互層積的層間樹脂絕緣層及電路 :二見…合電路板為使用以加層 為主之方式製造’而使上述之雷狄展π 電解電鍍法在層間樹脂絕緣層上;‘丨1用電解或無 後,上下的電路層,則藉=的光阻開口部。然 進行導Φ μ ϋ # j t者貝通層間樹脂絕緣層之介層孔 進仃V電的連接。該電路層,係由作為介層孔 槽脊、電路圖案以及可達到相當於 :磁2的效…部等所構成。在此處電==之 :】、、電路圖案之寬度以及上述者等之絕緣間距 阻的像解析度及電鑛的附著情形等來決定最 ^由先 該最小,大之值來製造介層孔槽脊及電路圖案。再以比 層疊(package )用之多層疊合雷政 木 與位於上面實際安裝IC晶片等之電 ’可達到作為
置的母板(mother board)等之印刷電位於下面位 之連接者之效果。在此處,4 了對應該電氣接續 路板之間接續部份之高密度化,必須要卞,件與印刷電 的電路寬度、絕緣間距及槽脊(丨and )更乍之電路圖案 各項值之最小值更小之值,只要因一點ς ^但是該比上述 差,就不能形成期望之電路,同時產生畲,程條件的偏 短路等情形的機率很高,產率也會降低€路斷路、電路間 另一方面,在不能縮小電路圖案之 * I ,之情形下,為了對應上述之高密度化,士,及絕緣間 疊合電路板之疊合層的層數來達成。但e °,藉著增加多層 層數的話,就必須在製造製程中增加^如果增加疊合 勺繁雜階段及步
200400782 五、發明說明(4) 驟’因此而同時降低了信賴度及產率。 在此處,用於本發明之更進一步的習知技術,於習知 技術之多層疊合電路板中,電路圖案的厚度會產生厚的部 份及薄的部份,因而使得阻抗變得不均一,導致對電氣訊 號的傳遞造成不良影響。更進一步,在電路圖案(厚度平 均為1 5 # m )之上層所形成的層間樹脂絕緣層(3 〇 β m )的 厚度也會變得不均一 很難提高性能。 + ^原因經本發明者研究後,發現藉由電路圖案之配置 使層間樹脂絕緣層的厚度產生偏差。例如,在電路 ί ί :::仏厚度較薄,而在密度低的地t (在周圍沒有 的部份厚度較i t !較厚。又相反地,在電路密度高 從該事實;砉,ΐ达度低的地方厚度就變薄。 導致偏差之產峰。介弟一個理由被認為是因為電鍍厚度而 因電場集中而厚度變密度低的地方在電解電鍍時 因為Πί;而,;的=較!路密度高的地方則 ,電,圖案:厚f:生理:上?,為姓刻液的回入而 月匕,夕以使用半加層法 為了得到更高的性 半加層法中,&曰”、、“形成多層疊合電路板。| 尨,、# > ,於層間樹脂絕緣声絲早仏 电纷敗在该讀 麦進仃光阻圖案之形成,再句一的無電解電鍍膜 成。在此處,電解電鑛: = 導體層於是形 战之後將光阻剝離,光阻下之 2160 第7頁 200400782
200400782 限制了 ’在習 行某程 表側的 電路層 層數相 接,會 相同。 目受到 時又必 合電路 之印刷 但降低 也產生 之問題 的即為 案產生 在多層 知技術 度之電 疊合電 中電路 同。但 因非對 亦即, 限制, 須於表 層的層 電路板 了上下 了層疊 〇 用以解 斷路之 模芯基 之層疊 路統合 路層相 之密度 是,若 稱性而 因為在 因ifcb必 側的疊 數相等 (層疊 層接續 基板的 而得之 會在裏 多層模 即,為 需要與 合電路 ,所以 基板上 側的疊 上形成 因為疊 ’提向 量最後 五、發明說明(6) 是,若如上述般則會 貫穿孔的數目。因此 側的疊合電路層中進 芯基板的貫穿孔而與 了降低在表側的疊合 裏側的疊合電路層之 層的層數以不同來連 需將表義的層數作成 所形成之貫穿孔的數 合電路層之層數,同 與該裏側所增加之疊 即’在習知技術 合層層數之增加,不 了層豐基板之成本, 必會達到一定程度大 本發明之主要目 了一種不會在電路圖 路板之製造方法。 板上形成 基板中, 後,通過 接續。亦 ,本來不 表裏之疊 產生彎曲 多層模芯 須增加裏 合電路層 之層數。 基板)中 之信賴度 厚度及重 決上述之課題,而提供 印刷電路板及該印刷電 本發明之另一目的,為提供一種可以高產率進行掣 之高密度印刷電路板。 本發明之又一目的,為提供一種在電路圖案及層間樹 脂絕緣層厚度之均質性上優異之印刷電路板。 本發明之再一目的’為提供一種利用使模芯基板上所 形成之貫穿孔高密度化來減少疊合層之層數而得到之印刷
2160-2583A-PF(Nl).ptd
200400782 五、發明說明(7) 電路板及該印刷電路板之製造方法。 【發明内容】 τ #开们〜间矛i峭係一種為了達成上述目的之印刷 電路板,由層間樹脂絕緣層及導體層交互層壓所構成,該 印刷電路板中之技術特徵為於構成上述導體層之電路圖案 的周圍配設擋片(dummy )導體。 ” 與又’申請專利範圍第2項係一種印刷電路板,由層間 =緣層及導體層交互層壓所構成,該印刷電路板中之 於構成上述導體層之複數條電路圖案的周= 在申請專利範圍第i及2項的 的周圍配設了擋片導體,所 =電路圖案 規定的厚度。因此=匕而可以使電路圖案形成 路圖案皆形成均-的厚度 ^圖案及密集部份之電 層之層間樹脂絕緣層的厚度也可::地因:該電路圖案上 印刷電路板之電氣特性。另外, 成,所以可提高 ί及f片導體’也可以指非在所謂桓::::言之電路圖 吕,在此附記以為注意。 、心基板上形成者而 在申請專利範圍第3項的發明中π ^ 度為電路圖案之最小寬度的卜中:因為擋片導體之寬 中之情形’而可使電路圖案及擔° =不會產生電場集 在申請專利範圍第4項的發田明中,W成規定的厚度。 路圖案之間的間隔為 因為擋片導體盥電 為上述電路圖案之最小寬度的卜3倍電 2160-2583A-PF(N1) pid 第10頁 200400782 五、發明說明(8) 所以不會產 體形成規定 申請專 絕緣層及導 特徵為在構 擋片導體。 在申請 周圍配設擋 時’不會產 疋的厚度。 均一的厚度 在申請 圍被以擋片 外部之雜訊 在申請 度為獨立槽 情形,而可 在申請 立槽脊之間 不會產生電 定的厚度。 申請專 絕緣層及導 特徵為配設 而可使電路圖案及擋片導 生電場集中之情形 的厚度。 =範圍第6項係一種印刷電路板,由層間樹脂 體層交互層壓所構成,該印刷電路板中之曰 成上述導體層之獨立槽脊(丨and )的周圍配= 專利範圍第6項的發明中,因為於獨立槽脊的 片’導體’所以在導電層藉由電解電鍍形成之 生電場集中之情形,而可以使獨立槽脊形 因此,獨立之槽脊及密集部份之槽脊皆可形成 ’並可提南印刷電路板之電氣特性。 專利範圍第7項的發明中,因為獨立槽脊 命餵·匕圍住,所以可以減輕獨立槽脊受到來 (noise)等的影響。 ,利範圍第8項的發明中,因為擋片導體之办 脊之杈的I / 6〜3倍,所以不會產生電場集中= 使槽脊及擒片導體形成規定的厚度。 專,範圍第9項的發明中,因為擋片導體與獨 $最小間隔為獨立槽脊之徑的丨/ 6〜3倍,所以 場集中之情形,而可使槽脊及擋片導體形成規《 利範圍第1 4項係一種印刷電路板,由層間樹脂 =層乂互層壓所構成,該印刷電路板中之技術 指片導體於上述導體層之同時,在該擋片導體
2160-2583A-PF(N1) ptd 第11頁 200400782 五、發明說明(9) 與擋片導體 在申請 撞片導體之 互適當地接 申請專 絕緣層及導 特徵為配設 與擋片導體 在申請 擋片導體之 以可使非直 中而產生裂 在申請 板的兩面上 導體層間以 上述模芯基 槽脊與介層 在申請 孔的槽脊上 續用之墊片 貫穿孔之數 專=ί交叉部形成嵌條(fiUet )。 靶圍第1 4項的發明中,因為/掩H道 曰的交又部形成嵌條,所 、、δ導體與 續。 7战甘入惊所Μ可以使擋片導體相 範圍苐1 5項係一種印刷電路 .^ 體層交互層壓所構成,該間樹脂 片ν體於上述導體層之同時,在該 : 專=交又部之直角或銳角部份形成嵌條。-乾圍第15項的發明中,因為在擋片導體盥 交叉部之直角或銳角部份形成了嵌條,所 隙。叙角的部份不會因為起因於角部之應力集 專利範圍第1 6項中之印刷電路板,為在模芯美 形成由層間樹脂絕緣層及導體層交互層壓I二 介層孔相接續之疊合電路層,其技術^徵為在 板所形成的貫穿孔上形成圓形之槽脊,並使兮 孔相接續。 μ 專利範圍第1 6項之印刷電路板中,因為在貫穿 設置介層孔,而沒有在該槽脊上附加介層孔^ (pad) ’所以可增加在模芯基板上所配設之丨 在申請專利範圍第1 7項之印刷電路板中,貫穿孔的半 徑為1 7 5 // m以下、;[2 5 // m以上。超過1 7 5 // m的話,對應模 心基板之貫穿孔配設數會變少;若不滿1 2 5 // m的話,則
200400782 五、發明說明(ίο) ----- 難以利用鑽頭來形成。另一方面,槽脊之半徑亦以較貫穿 孔之半徑大7 5 m〜1 7 5 // m。該結果係根據以下各項在技術 上所可以得到之最小值之合計值而得來:介層孔後為25 ^ m,對應於槽脊之介層孔用開口之誤差為± i 2. 5 (人_ 2 5 )// m,對應於通孔之槽脊之誤差為2 5 // m,故上述"之1合計 值為7 5 // m。另外,就經濟上量產所能得到之最小值而 言,介層孔徑為3 5 v m,對應於槽脊之介層孔用開口之誤 差為±20 (合計40) “in,對應於通孔之槽脊之誤差為1〇〇 // m,故上述之合計值為1 75 // m。亦即,形成較貫穿孔之 半徑大75 //m〜175 之槽脊並在槽脊上配設介層孔之事, 在技術上及經濟上皆變得可行。 ® 在申請專利範圍第1 8項中之印刷電路板之製造方法, 包含: (a) 在多面取用之基板上利用鑽頭穿設貫穿孔用之 通孔之製程; (b) 在上述通孔内形成金屬膜之製程; (c )在上述通孔之開口部形成槽脊之製程; (d )在上述基板上塗佈層間樹脂絕緣層形成樹脂之 製程; (e )對應於上述槽脊之位置進行接合,而在上述槽籲 脊上形成3 5 // m以下開口之前述樹脂之製程; (ί )在上述開口形成金屬膜以成為介層孔之製層; 其技術特徵在於: 上述槽脊之半徑,設定為由上述通孔之半徑、對應於
第13頁 200400782 五、發明說明(11) 上述通孔之槽脊的誤差範圍、開口徑以及對應於上述槽脊 之開口的誤差範圍所加總之合計值以上,7 〇 〇 # m以下。 在申請專利範圍第1 8項之發明中,藉著將槽脊之半徑 設定為由通孔之徑、對應於通孔之槽脊的誤差範圍、開口 徑以及對應於上述槽脊之開口的誤差範圍所加總之合計值 以上’使得在槽脊之上形成介層孔之事變成可行。在此 處’槽脊杈形成在7 0 〇 # m以下,與習知技術的在槽脊上附 加”層孔配設用之槽脊的構成相比較,可提高貫穿孔之配 設密度。 '
在申請專利範圍第1 9項之發明中,槽脊之半徑設定在 2 0 0 // 3 5 0 v m。該結果係根據以下各項在技術上所可以 得到^最小值之合計值而得來:貫穿孔半徑為1 25 // m,介 層孔徑為2 5 // m,對應於槽脊之介層孔用開口之誤差為土 1 2 · 5、(合計2 5 ) # m,對應於通孔之槽脊之誤差為2 5 g爪, ,上述=合計值為2 0 0 // m。另一方面,就經濟上量產所能 得到之Λ小值而言,貫穿孔半徑為175_,介層孔徑為^ ,"層孔用開口之誤差為±20 (合計40) 350 _。# ί t _,故上述之合計值(半徑)為 性5的範ΪΪ 之值進行設定,可於技術上可行且經濟
另夕圍内’在槽脊之上配設介層孔。 鍍光ί外再J3印刷電路板中’可採用在基板上形成電 層法,或J採°用;:部析出金屬層以作為電路圖案之全加 並在該開口邻$ = f上設置金屬層後再形成電鍍光阻, ^進一步析出金屬層,接著除去電鍍光阻之
第14頁 200400782 五、發明說明(12) 後’再除去電鍵光阻下之令凰 法。 金屬層以作為電路㈣之半加層 在本發明中,以使用無電解 層間樹脂絕緣層較佳。該無電解電二著劑作為上述 化處理後在酸或氧化劑中且可 :,用接者劑,為經硬 時以在酸或氧化劑中可分散於難性樹脂杈子,同 中者最適合。 、 的未硬化耐熱性樹脂 在上述無電解電鍍法用接著 處理之上述耐熱性樹脂粒子, f別是所謂經硬化 佳: 更用具有下列條件者較 ① 平均粒徑在1 〇 V m以下之 參| ② 使平均粒徑在“m以下6二:曰以; 91 子; 乂下的耐熱性樹脂粉末凝集之凝集粒 ③ 平均粒I為2〜1 0以m的耐熱性樹脂粉末與 ― m以下的耐熱性樹脂粉末之混合物; 一句粒徑在2 // ④ 在平均粒徑為2〜1 Q # m的耐埶 均粒徑在2㈣下的耐轨性樹脂’=表^ 種成分而形成之疑似粒;;;㈣末或無機粉末中至少1 2:8均二;!=〜°.8广的耐熱性樹脂粉末與输 • # m仁未滿2 // m的耐熱性樹脂粉末之混人 ⑥平均粒徑為〇 · ;1〜丨· 〇 # m的耐熱性樹脂粉末。 ,此,使用上述者等,可形成更複雜的增魅劑(― 因為可確 粗化面的深度,以Rmax = 〇· 〇1〜2〇 _較佳, 第15頁 2160-2583A-PF(N1).ptd 200400782 五、發明說明(13) ------- 保密著性0特別是在米士思 此,-方面可確保资著奸曰〆一以0.卜5 #m較佳。據 在上述酸或氣一:面可除去無電解電鑛膜。 「& #彳hW: # 1 蜊中為難溶性之耐熱性樹脂,以為 「成土 Ώ…J塑14树月日構成之樹脂複合體」或 感光性彳对月日及妖可勉地抖 卷 祕a义土 _,"、、塑性樹知構成之樹脂複合體」較佳。 據此,刖者可提高耐埶Μ # i / u ,., 门7熱性,後者可利用微影成像法 (photolithography )形成介層孔用的開口。 上述熱硬化性樹脂,可使用環氧(ep〇xy )樹脂、苯 酚pheno1 )、聚亞氨(polyimido )樹脂等。又,進行 感光化之時,使其與曱基丙烯酸Uethacrylic acid)或 丙烯酸(acrylic acid)等熱硬化基進行丙烯化反應。其 中特別以環氧樹脂之丙烯酸酯為最適合。 所謂環氧樹脂,可使用苯酚酚醛固形物(phen〇1 novalak)型、曱酚酚醛固形物(cres〇i n〇valak)型等 之紛酸固形物型環氧樹脂以及二環戊二烯 (dicyclopentadiene )改性之脂環式環氧樹脂等。 所謂熱可塑性樹脂,可使用聚醚珮 (polyethersulfone) (PES)、聚珮(p〇iySUifone) (PSF)、聚苯樓珮(p〇lyphenylenesulf〇ne) (pps)、 聚苯撐硫化物(p〇lyphenyienesuifide) (PPES)、聚苯彳 醚(polyphenylether) (PPE)、聚醚亞胺 (polyether i mi de )等。據此,可在不損及耐熱性的情形 下,確保高韌性度。 上述耐熱性樹脂粒子之混合重量比,相對於耐熱性樹
2160-2583A-PF(N1) ptd 第16頁 200400782 五、發明說明(14) 脂基材(matrix)的固报公品a Π)〜40請較佳 ……5〜5。請’特別是 r f ’ j 子’也可使用氨(am i no )樹脂[三聚氛 胺(melannne )樹脂、尿素樹 '虱 樹脂]及環氧樹脂等。 鳥糞胺Uuanannne) 此外,#著劑也可由組成相異的2層而構成。 :外’附加於多層疊合電路板表面之銲錫光阻 用雙盼a⑴SPhenol A)型環用氧m的=如使 之丙烯酸酯、酚醛固形物型環氧丨%氧樹脂 土衣乳树脂及齡搭固形物 知 „丙稀酸s旨等能以胺(amine)系 h彳 dnudazole)硬化劑等進行硬化之樹脂。 另 方面 上述之鮮錫光阻層由於县士、 成’所以會產生剝離的現象 扠置補強層的方式來防止銲錫光阻層的剝離。 利用 在此處,上述所謂盼酸固形物型環氧樹脂 酯’ T使用能讓苯齡盼路固形物或甲盼盼 ::乂 丙醚(glycidyl ether)與丙烯酸或甲芙 ;;,之裱虱 應之環氧樹脂等等。 / 土内細^等進行反 上述咪唑硬化劑以在25 t為液狀者較佳。 話就可以均一混合。 右為液狀的 上述所謂液狀咪唑硬化劑,可使用卜苄美— 唑(卜benzyl—2iethyl imidaz〇1 土 〜甲基咪
)、卜氰基乙基-2—乙基—4—甲基味唾1產口口名:1B2MZ 第17頁 2160-2583A-PF(N1) ptd 200400782 五、發明說明(15) 〜 (1 - cyanoethy 卜 2-ethyl〜4iethyl imidazole) 名·· 2E4MZ-CN )以及4-甲基—2-乙基味唑(4— ^產品 methyl-2-ethyl imidaZ〇ie)(產品名:2E4MZ)。 上述味唾硬化劑之添加量,相對於上述銲錫光 物的總固形分而言,以1〜1〇重量%較佳。理由為添成 果在上述範圍内的話較容易均一混合。 ϋ量如 上述銲錫光阻之硬化前組成物,以使用乙二醇轉 (glycol ether )系溶劑作為溶劑較佳。 ' 使用上述組成物之銲錫光阻層不會產生游離酸,墊片 (pad )表面也不會氧化。另外,對人體的危害性也报 小 〇 上述所謂乙二醇醚系溶劑,為如下述構造式所示者, 特別佳的是使用選自二乙烯乙二醇二曱醚 (diethyleneglycol dimethyl ether) (DMDG)及三乙 烯乙二醇二甲醚(triethyleneglycol dimethyl ether) (DMTG )中至少1種成分者。據此,上述的溶劑藉著3 〇〜5 〇 °C程度的加溫,可使反應起始劑之二苯曱酮 (benzophenone )及米黄酮(Michler’s ketone )完全地 溶解。 CH30 - (CH2CH20)n - CH3 (n=l-5 ) 該乙二醇醚系溶劑,相對於銲錫光阻組成物的總重量 以1 0〜7 0重量%較佳。 在以上說明之銲錫光阻組成物中,也可添加其他物 質’例如各種消泡劑或平坦劑(1 e v e 1 i n g )、用以改善而才
2160-2583A-PF(N1) ptd 第18頁 200400782 五、發明說明(16) 熱性或耐鹼性及賦予可#祕+為成& 像解析度之感光性單體$。 ”、'硬化性樹脂以及用以改善 例如所謂平坦劑以由内稀酸 另外’所謂起始齊“乂 ^力,…:所構成者杈佳。 1 90 7、感光劑以曰本化藥製之DET[;較佳:力牛:/ 料。藏阻;ίΠΓ以添加色素及顏 , · 口木该色素以使用酞菁綠 (Phthal〇cyanine Green )較佳。 作為添加成刀之上述熱石化, 氧樹脂。該雙酚型環氣谢& 士 — & j曰J使用雙酚型% π # & 祕脂中包括雙酚A型環氧樹脂及雙 ,衣广树脂,在注重耐鹼性之情形下以使用前者較丨 佳,而在要求低粘度化之情形下(重視塗佈性 用後者較佳。 了 ^只〗Μ便 ασ作為添加成份之上述感光性單體,可使用多價丙烯系 單體。使用多價丙烯系單體可使像解析度向上提昇。例如 可使用日本化藥製的DpE-6Α及共榮社化學製的R —604作為 多價丙烯系單體。 又’上述之銲錫光阻組成物,以在2 5 °C時〇 · 5〜1 〇 P a · s杈佳’ 1〜1 〇Pa · s更佳。據此,可用輥式塗佈機(r〇i i coater )進行低粘度塗佈。 ^ 【實施方式] 以下’就本發明之實施例的多層印刷電路板製造方法 參照附圖進行說明。 在此處,針對第1實施例中之多層印刷電路板製造方
2160-2583A.PF(Nl).Ptd 第19頁
200400782 五、發明說明(17) 法所使用的A.無電解電鍍用接著劑、B •層間樹脂絕緣劑、 C ·樹脂填充劑之組合進行說明。
A.無電解電鑛用接著劑調製用之原料組合物(上層用接著 劑) S
[樹脂組合物①] 為將曱酚酚醛固形物型環氧樹脂(日本化藥製,分子 量2 50 0 )之25%丙烯化合物以8〇”%之濃度溶解於別1^的樹 脂液中之3 5重量部、感光性單體(東亞合成製, r 口二v夕7 M315 ) 3· 15重量部、消泡劑(廿> / y〕 製,S—65) 0·5重量部以及ΝΜΡ3·6ί量部攪拌混合而得。 [樹脂組合物②] w 將聚醚珮(PES ) 1 2重量部、環氧樹脂粒子(三洋化 成製,聚合物極(p〇lymer p〇le))之平均粒徑為l 〇#m 者7 · 2重罝部及平均粒徑為〇 · 5 v m者3 · 〇 9重量部混合之 . 後,再進一步添加NMP30重量部,並以顆粒研磨機(beads m i 1 1 )攪拌混合而得。 ~ [硬化劑組合物③] 將咪唑硬化劑(四國化成製,2E4mz — cn ) 2重量部、 光起始劑(^力,製,〇力,牛^卜⑽?)2重量 部、感光劑(日本化藥製,DETX_S) 0.2重量部以及νμρ _ 1 · 5重量部授拌混合而得。 Β.層間樹脂絕緣劑調製用之原料組合物(下層用接 [樹脂組合物①] 為將甲盼盼搭固形物型環氧樹脂(日本化藥t,分子
200400782 五、發明說明(18) 量2500 )之25%丙烯化合物以80wt%之濃度溶解於的樹 脂液中之35重量部、感光性單體(東亞合成製, 7 口二少夕2 M3 1 5 ) 4重量部、消泡劑(^ 〕製,s 一 65 ) 0· 5重量部以及NMP3· 6重量部攪拌混合而得。 [樹脂組合物②] 將聚驗珮(PES) 12重量部及環氧樹脂粒子(三洋化 成製,聚合物極(polymer pole))之平均粒徑為〇 5^m 者14. 49重量部混合之後,再進_步添加·ρ3〇重量部,並 以顆粒研磨機攪拌混合而得。 [硬化劑組合物③] 將味唑硬化劑(四國化成製,2E4MZ —CN)2重 光起始劑(^力,^一製,^力.牛_ ι 一二里2二旦 部、感光劑(日本化藥製,DETX_S 里
1.5重量部授拌混合而得。 )〇.2重里相及NMP C·樹脂填充劑調製用之原料組合物 樹脂i i l明型中:氧γ二填充々,以由擇自雙射型環氧 及⑽化劑、無=所至= 無機粒子的粒徑以〇卜 調配量以為環氧樹脂重量比的!二0佳二,無機粒子的 所謂無機粒子,以二2.0倍較佳。 (_inte)及碳化石夕等一^圭化石夕、氧化紹、模來石 填充劑為用來填充 以使粗化層的形成較佳,、盆二thT = h hole)的内壁, ”凹凸的鬲度以Rmax:0. 〇卜5 2160-2583A-PF(N1) ptd 第21頁 200400782
較佳。 [樹脂組合物①] 將雙酚A型環氧樹脂單體(油化〉二儿製,工匕。3 —卜 2 曰重里。卜在表面上平均粒徑L 5 _之Al2〇3球狀粒 子150重罝部以及平坦劑(製,—儿s4) 1. 5重量部攪拌混合,並將該混合物之黏度調整成在23工 °C 時為 45 0 0 0 〜49 0 0 0cps。 [硬化劑組合物②] 味,硬化劑(四國化成製,2E4MZ —CN ) 6· 5重量部。 接著,就印刷電路板之製造參照第丨圖至第9圖進行說 明。 。 (1 )如第1圖(A )所示,以在厚度丨mm且為由玻璃環 氧(glass epoxy)樹脂或BT (雙馬來酸酐縮亞胺三卩丫嗦 )(bismaleimide triazine)樹脂所構成之基板3〇的兩 面上層壓(laminate) 12//m的銅箔32所成的鍍銅層壓板 3 0 A作為起始材料。首先,將該鍍銅層壓板3 〇 a以鑽頭 (drill)鑽洞,在通孔内析出無電解電鍍膜33以形成貫 穿孔3 6 (第1圖(B ))。然後,藉著於銅箔3 2上進行圖案 狀之I虫刻,而形成如第1圖(C )中所示之位於模芯基板3 〇 上之導電層34。 (2 )將該基板3 0水洗並乾燥後,藉著在氧化浴(黑 化浴)上使用 NaOH(10g/l)、NaC 1 02 ( 40g/l)、
Na3P04(6g/l),在還原浴上使用 NaOH(10g/l)、NaBH4(6g/l) 之氧化一還原處理,於如第1圖(D)中所示之導體層34及
2160-2583A-PF(N1) ptd 第22頁 200400782 五、發明說明(20) 貫穿孔36的表面設立粗化層μ。 (3 )將上述C的樹脂填充劑調製用之原料組合物進行 混合混煉而得到樹脂填充劑。 (4 )在該模芯基板3〇之貫穿孔36上使用熱硬化樹脂 所構成之填充劑4 0進行填充。在此同時,於模芯基板3 〇之 表面塗佈填充劑4 0 (參照第2圖(E ))。 (5 )使填充劑熱硬化,藉由使用# 4〇 〇帶狀(be 11 ) 研磨紙(三共理化學製)的帶狀打磨器(belt sander ) 研磨’將貫穿孔槽脊(through hole land) 36a及導體層 3 4的表面研磨至不殘存樹脂填充劑,接著利用s丨c微粒進 行用以去除因該帶狀打磨器研磨所引起的傷痕之拋光 (buff )研磨f。 然後,:進行在1 0 0。〇下1小時及在1 5 0 °C下1小時之加熱 處理以使樹脂填充劑4 0硬化。 根據上述之處理方法,可除去在貫穿孔3 6等所填充之 樹脂填充劑40之表層部以及貫穿孔槽脊36a等上面之袓& 層’而使基板3 0的兩面平滑化。 (6 )在利用上述(5 )之處理所露出之貫穿孔槽脊 36a及導體層34上面,形成如第2圖(G)所示的厚度為2 5 且由Cu-Ni-P合金所構成之粗化層(凹凸層)42,更進 一步,可在粗化層42的表面設置厚度為0 · 3 # m之sn層(未 圖示)。 其形成方法如以下所述。基板3 0進行酸性脫脂之軟钱 刻(soft etching ),接著使用由氣化鈀及有機酸構成之
200400782 五、發明說明(21) 觸媒溶液進行處理’再賦予Pd觸媒,將該觸媒活性化之 後’於硫酸網8g/1、硫酸錄0.6 g/1、檸檬酸…"、次亞 磷酸鈉29g/i、爛酸31g/i、界面活性劑等條 件所構成之無電解電鍍液施行電鍍,而在導體層34上面及 貫穿孔的槽脊36a上面形成Cu-Ni-P合金之粗化層42。其 次,在硼氟化錫〇· lmole/Ι、硫代(thi〇 )尿素i ^ ㈣le/丨、溫度5(KC及ρΗ=1·2的條件下進行CuZn置換反 應’可在粗化層42的表面設置厚度為〇3//m之“層。另 外,也可藉著使用由第二銅配位化合物與有機酸調配成之 蝕刻液或利用氧化還原處理而在貫穿孔槽脊36a及導體層 34之表面進行粗化,來替代該Cu — Ni_p合金之粗化層42。 (7 )將上述組合物B的層間樹脂絕緣劑調製用之原料 組合物進行攪拌混合,而調整得到粘度為丨· 5pa . s之層間 樹脂絕緣劑(下層用)。 接著,將上述組合物A的無電解電鍍用接著劑調製用 之原料組合物進行攪拌混合,而調整得到粘度為7pa · s之 無電解電鍍用接著劑溶液(上層用)。 (8)於上述(6)之基板30的兩面上,如第2圖(η) 所示般將在上述(7 )所得之粘度為1 · 5Pa · s的層間樹脂 絕緣劑(下層用)44於調製後的24小時以内,使用輥式塗彳 佈為(r ο 1 1 c 〇 a t e r )進行塗佈,並以水平狀態放置2 〇分 鐘之後,在60 °C下進行30分鐘的乾燥(前烘烤)。接著, 將在上述(7 )所得之粘度為7Pa · s的感光性接著劑溶液 (上層用)4 6於調製後的2 4小時以内進行塗佈,並以水平
2160-2583A-PF(N1) ptd 第24頁 200400782 五、發明說明(22) 狀態放置20分鐘之後,在6(rc下進行3〇分鐘的乾燥(前洪 烤),而形成厚度3 5 /z m的接著劑層5 〇。 (9 )在上述(8 )中已形成接著劑層5 〇之基板3 〇的兩 面上,集岔貼附8 5 // m Φ印刷有黑圓之光罩膜 (photomaskfilm)(未圖示),使用超高壓水銀燈以 5 0 0mJ/Cm2進行曝光。接著wDMTG溶液進行喷洗(spray ) 顯像’更進一步’將該基板使用超高壓水銀燈以 300 0mJ/cm2進行曝光,再進行1〇〇它下丨小時、12〇它小 時以及之後的1 5 0 X:下3小時之加熱處理(後烘烤),以藉 此形成如第3圖(I)中所示與光罩膜相當且尺寸精準度優 良之具有85#πιΦ開口 (介層孔形成用開口)48而厚度為 3 5 // m之層間樹脂絕緣層(2層構造)5 〇。另外,也可在成 為介層孔之開口 4 8處使錫電鍍層部份地露出。 (1 0 )將已形成開口 4 8之基板3 0浸潰於鉻酸中1 9分 鐘’藉以將存在於層間樹脂絕緣層50表面之環氧樹脂粒子 溶解除去,並如第3圖(J )所示般在該層間樹脂絕緣層5 〇 的表面形成粗化面5 1,然後將其浸潰於中和溶液 (シr b < 社製)後再水洗。 更進一步,在經粗面化處理(粗化深度3 # m )之該基 板30的表面上,藉著鈀觸媒製)之賦予,將< 觸媒核附於層間樹脂絕緣層5 〇的表面上以及介層孔用開口 48的内壁面上。 (1 1 )將基板浸潰於如以下所示組成之無電解銅電鑛 水溶液中,並如第3圖(κ )所示般在粗化面全體上形成厚
2160-2583A-PF(N1) ptd 第25頁 200400782 五、發明說明(23) 度0.6 之無電解鋼電鍍膜52 [無電解電鍍液] 150 g/l 20 g/1 30 m 1 / 1 40 g/l 80 mg/ 1 〇· 1 g/l
EDTA 硫酸銅 HCH0 NaOH α,α ’ -聯二ti比啶 (α,α ’ -bipyr idy 1 ) PEG … (12 )於第3圖(L )所示之模芯基板3〇之無電解銅電 鍍膜52上貼上市售的感光性乾膜(dry f丨lm ) 54,再於苴 上載置電路圖案形成用之圖案53b以及描繪有介層孔·槽' 脊形成用黑圓圖案53a之光罩53,接著以100mJ/cm2曝光, 以0· 8%碳酸納進行顯影處理,而設立如第4圖(μ )所示之 厚度15 之電鍍光阻54。 第4圖(Μ )之C箭頭俯視圖,即為在第9圖中所示之形 成電鍍光阻54之模芯基板3〇平面圖。第9圖中之D — D線,相 當於第4圖(Μ )剖面端之線。在電鍍光阻54上形成用以形 成槽脊或介層孔之圓形開口部5 4 a及用以形成電路圖案之 線狀開口部54b。然後,在形成該電路圖案之開口部54b之丨 交叉部X’ ,使該開口部之側壁54/?之交叉角度成為9〇。以 下斜角之角部c。同樣地,在形成電路圖案之開口部54b之 彎曲部位,使該部位之側壁54冷之交叉角度也成為9〇。以 下斜角之角部L。
2160-2583A-PF(N1) ptd 第26頁 / οζ 發明說明(24) 口54a ,54b)依 第4圖(N )所示 、(3 )接著,在光阻未形成 照以下之條件施予電解銅電鍍,二(開 之厚度1 5 // m之雷龃初喷 形成如 ^ <冤解銅電鍍膜56。 [電解電鍍水溶液] 硫酸 硫酸銅 添加劑(r卜亍 180 g/1 80 g/1
Japan 製,力, 力巧^シP GL ) 1 ml/1 [電解電錢條件] 電流密度 時間 1 A/dm2 溫度 3 Q > (1 4 )如第4圖(ο )所示身 二 離除去後,再將電鑛光a54_^m光阻^以·Η剝 盥過氣化It之、、e人y ^ 下之”、、電解銅電鍍膜52以硫酸 無電解銅電鍍膜52與電解銅電銥膜5 ^去而形成由 ^ w Fi yv a 冤鍍膜56所構成之厚度18//m 之冤路圖案58b、介層孔6〇以及槽脊61。 八#將上述之模芯基板在7〇t下浸潰於8 00以1之鉻酸中3 刀、里以對無電解電鑛用接著劑層5 〇之未形成電路圖案 b、介層孔60及槽脊61的表面進行} 蝕刻處理,而除 去表面之纪觸媒。 ^第4圖(0 ) 箭頭俯視圖,即為在第1 0圖中所示之 板芯基板30之平面圖。第1〇圖中之F-F線,相當於第4圖
第27頁 200400782 五、發明說明(25) (0 )剖面端之線。在模芯基板30上形成電路圖案58a、 58b、58c、58d、58e、58f、58g、介層孔60 以及槽脊61。 在電路圖案58b之交又部χ,附加嵌條(finet)F於該電 路圖案的側壁58 /3之交又角度為90。以下之角部c。進一 步,在電路圖案(信號線)58c與電路圖案(信號線)58d 之交叉部X,附加嵌條F於該電路圖案58c的側壁58冷與電 路圖案58d的側壁58 /5兩者交叉角度為90。以下之角部c。 更進一步,在電路圖案(信號線)58d與電路圖案(信號 線)5 8 e以及電路圖案(信號線)5 8 f之交叉部X,附加嵌 條F於該電路圖案的側壁58/3之交叉角度為9〇。以下之^ 部C。在此處’於该電路圖案(信號線)58e以及電路圖案 (信號線)5 8 f所附加之相鄰接的嵌條ρ有一部份互相重 疊。再進一步,在電路圖案58g之彎曲部位,也附加嵌條F 於該部位的側壁54 /5之交叉角度為9〇。以下(此處為直角 )之角部L。 … 在該第1貫施例中,因為有附加嵌條F於電路圖案μ之 交又部X,且參照第9圖將上述之光阻54的角部取斜角而使 得電翁液之回入優良,因此可防止如第3 3圖(a )中上述 習知技術所發生之交又部X中細的電路圖案產生斷路之情 形。更進一步,因為在電路圖案58之交叉部乂附加了嵌:丨 F,所以可防止印刷電路板在反覆進行熱收縮之際因產生 應力集中而導致之斷路現象。在此處,所形成之電路圖案 之線為5 0 // m以下,並以1 &〜5 〇 // m較佳,而嵌條ρ之寬^ 則為7 5〜1 0 0 // m。甘欠條ρ之寬度若在7 〇 v m以上,可防止印
2160-2583A-PF(N1) ptd 第28頁 200400782
刷電路板在反覆進行熱收縮 斷路現象。也因為如此,在 下,就不需要再附加嵌條。 (1 5 )接著繼續就印刷 將形成電路圖案58之基板30 6 g/Ι、檸檬酸15g/i、次亞 面活性劑0· 1 g/ 1所構成的pH 第5圖(P)所示之位於該電 厚度為3 // m之銅-鎳—叾粦粗化 5 8及介層孔6 〇之表面利用蝕 來取代該粗化層6 2。 之際因產生應力集中而導致之 線見δ又疋為7 〇 β U1以上之情形 電路板之製造製程進行說明。 浸潰於硫酸、硫酸鎳〇· 石4酸鈉2 9 g / 1、蝴酸3 1 g / 1及界 之無電解電鍍液,而形成如 路圖案58及介層孔60之表面、 層62。另外,也可於導體電路 刻液或氧化還原處理進行粗化
其次’在哪氟化錫〇 · 1 m 〇 1 e / 1、硫代尿素1 〇 mole/1、溫度50t:及ρΗ=1·2的條件下進行cu —zn置換反 應,可在粗化層62的表面設置厚度為〇· 3 v m之以層。(以 層未圖示) (16)藉著反覆進行(2)〜(14)之製程,以更進一 步形成上層之層間樹脂絕緣層及導體電路。亦即,在基板 3 0之兩面上’利用輥式塗佈機來塗佈層間樹脂絕緣劑(下 層用)而形成絕緣材料層1 4 4 (第5圖(Q ))。此時,因 在如上述般之電路圖案5 8之交叉部附加了嵌條f,而與如_ 第3 3圖(B )所示之上述習知技術之印刷電路板不同,在 電路圖案5 8之交叉部X與層間樹脂絕緣層(絕緣材料層) 1 4 4之間不會殘存氣泡,所以可使印刷電路板的信賴度提 高。更進一步,使用輥式塗佈機於該絕緣劑層丨4 4上塗佈
2160-2583A-PF(N1) ptd 第29頁 200400782 五、發明說明(27) 無電解電鍍用接著劑(上層用),而形成接著劑6。 在已形成絕緣劑層144及接著劑層146之基板3〇的兩面 上,使光罩膜緊密貼附而進行曝光.顯像,形成且 (介層孔形成關口)148之層間樹脂絕緣層15〇後,使該 層間樹脂絕緣層1 50之表面形成粗面(參照第5圖 )。之後,在該粗面化處理後之該基板3〇 電解電鑛膜⑸(參照第6圖(S))。接著,在解成電、 f膜152上設置錢光阻154後,於光阻未形 ^解 解銅電鑛膜156 (參照第6圖(τ))。錢, = 光阻154剝離除去後,形成溶解除去的下之無 電解電鍍膜152導體電路(未圖示)、槽脊161及介層孔 160。更進一步,在該導體電路、槽脊161及介層孔“^之 表面形成粗化層162,多層印刷電路板於是完成(參昭第? 圖〇〇)。另外,在該上層導體電路之形成製程中 進行Sn置換。 (1 7 )然後,在上述之多層印刷電路板形成銲錫凸塊 (solder bump )首先,將銲錫光阻組成物以20 的厚 度塗佈在基板30上,並進行在讪它下“分鐘、在7()χ:τ3〇 分鐘之乾燥處理後,以1 0 0 0mJ/cm2的紫外線曝光,再進行 DMTG顯影處理。 < 更進一步,在8 0 C下1小時、i 〇 〇它下i小時、丨2 〇它下 1小時、1 50 C下3小時之條件下進行加熱處理,#成如第7 圖(V)所示的對應塾片(pad)部份開口部71 (開口徑 200//m)所設置之鮮錫光阻層(厚度2〇_)7〇。
2160-2583A-PF(Nl).ptd 第30頁 200400782
=)t,將該基板30浸潰於由氣化鎳2 3ΐχ ^二Γ酸納2.8Xl(rlmGl/1及檸檬酸納1.85Χ 斤構成之pH = 4. 5之無電解鎳電鍍液中2〇分鐘, 於開口部71形成厚度5#m之鎳電鍍層72。更進一 + :將唁 基ϊ 牛下浸潰於由氰化金鉀4.1 x 1 °-2二"厂 ϊ ϊί .〗 "、檸樣酸納1·16Χ 1〇、。l/1及次亞 Γ = /1所構成之無電解金電鑛液"分20 私’以在錄電鑛層上形成厚度〇 〇3心之金電鐘層Μ,接 著於介層孔160上進行銲錫凸塊之形成。之後,進行銲錫 光阻7 0的補強層7 8之被覆。 (20 )然後,在銲錫光阻層7〇之開口仰上印刷焊錫 嘗材(solder Paste),並於2〇(rc下利用迴銲(refi〇w )形成銲錫凸塊76,而製造出具有銲錫凸塊之印刷電路 板。 接著,就第1實施例之改變例之印刷電路板電路圖案 參照第11圖進行說明。參照第1〇圖,在上述第1實施例之 印刷電路板中所附加的是三角形嵌條?,但是在此第2實施 例中所附加之肷條則為曲線狀地。亦即,在電路圖案5 8 b 之交叉部X,附加嵌條F於該電路圖案的側壁58万之交叉角 度為90。以下之角部c。進一步,在電路圖案(信號線) 58c與電路圖案(信號線)58d之交又部χ,附加嵌條F於側 壁58/5之父叉角度為90以下之角部C。更進一步,在電 路圖案(信號線)58d與電路圖案(信號線)58e以及電路 圖案(信號線)58f之交叉部χ,附加嵌條F於該電路圖案
200400782
五、發明說明(29) 的側壁 的側壁58冷之交叉角度為90。以下之角部C。再進— 在電路圖案58g之彎曲部位,也附加嵌條F於該部位· 54召之交叉角度為90°以下之角部L。 ,如 光罩 改變例之嵌條具有應力難集中之優點,另—方面 第1 0圖所示形狀般之嵌條,則具有嵌條之附加處理 圖案之形成處理)容易之優點。 上述第1實施例之印刷電路板中,在印刷電路板“ 圖案之交叉部X,因為附加了嵌條F於90。以下之角部^路 使該交叉部不會發生因應力集中而斷路之現象。又,。 路圖案之交又部中所產生之該應力,也不會在層間樹^ ^ 緣層50及150產生裂隙。更進一步,因為在該電路圖案 之父叉部X與層間樹脂絕緣層1 5 〇之間不會殘存氣泡,所r 可使印刷電路板的信賴度提高。 以
更進一步,電路圖案58在如第12圖(A)、第12圖(B )所不之X字形、Y字形交叉的情形下也可以在交又部上 加嵌條F。 、 以下’就本發明之第2實施例之多層疊合電路板參照 圖式進行說明。 / ' ' 第1 3圖係關於本發明的第2實施例之多層疊合電路板 之剖面示意圖。在多層模芯基板3 〇的表面及裏面形成疊合善 電路層90A及90B。該疊合層9〇a及9〇B,係由形成有介層孔 6〇、介層孔槽脊61及電路圖案58之層間樹脂絕緣層5〇以及 形成有介層孔160、介層孔槽脊16ι及電路圖案(未圖示) 之層間樹脂絕緣層1 5 0所構成。該介層孔槽脊6丨與上層之
200400782 五、發明說明(30) 介層孔1 6 0相接續。 在表面(上面)側形成用以接 )之銲錫凸塊76U ,而在裏面「丁心、、0曰片凸塊(未圖示 母板(mother board )凸塊(夫同—側則形成用以接續 在多層疊合電路板内,從接續之鲜錫凸塊76D。 開始之電路圖案,往基板的外圍=f銲錫凸塊7611 母板側之銲錫凸塊76D相連接。/本° 4電^路,而與接續 裏面側之疊合層90B則藉由形成模及在 來相互連接。 战、模心基板30之貫穿孔36 第14圖(A)中所示之圖為繁 板之a]剖面。第14圖多層疊合電路 品各山产结〇一“ T之乂一x線相當於第1 3圖之剖 面知。在弟2貫施例之多層叠合電路板上形成直徑為 140安2〇〇_之介層孔槽脊61及介層孔6〇。另一方面,電路 圖案58為由對應於與鄰接導俨 等距離之寬3〇"m之狹窄上體广(介層孔、介層孔槽脊) ,Λ M &狄乍σίΜ刀(以下稱為狹寬部)58b及寬 # m之身又線見部份(以下稱為-般寬部)58a所形 成。 亦即在;|層孔槽脊6 1,6 1之間所夾2條之電路圖案 58 ’夾於该介層孔槽脊61,61之部份為狹寬部58b,在確 保能得到維持與該2條電路圖案5 8的介層孔槽脊之絕緣距 離(此處為40/zm)之部位,形成4〇〜5〇#m之一般寬部。 在此處二該2條之電路圖案58,各別在與介層孔槽脊61相 反之側縮小寬度’以確保與兩介層孔槽脊6丨之絕緣距離。 另一方面’在介層孔6 〇與介層孔槽脊6丨之間所配設之電路
2160-2583A-PF(N1) ptd 第33頁 200400782 五、發明說明(31) 圖案58,為了在最接近之部份確保得到與介層孔6〇及介屏 孔槽脊61之絕緣距離,所以全體皆形成一般寬部58&。曰 在第2實施例之多層疊合電路板中,電路圖案58藉著 將在導體部(介層孔槽脊61 )所失部位(狹寬部)58a之 ,,變窄,可保持電路圖案58與導體部之間的絕緣距離而 高密度1。因此,可實現不增加疊合層之層數而達高密度 化之目標。在此處,確保得到與導體部之絕緣距離的部X 位,亦即,未夾於介層孔槽脊6丨之間部位(一般寬部) 58a則因為寬度未縮小,所以可降低在後述之製造製程中、 產生斷路的可能性,並防止產率降低。 、 )更及進望iff,參照第14圖(β)、第15圖(C)、第15圖 ^ 一)及弟16圖,繼續就第2實施例之電路圖案58的形狀 IT田二η,第14圖(B)中’於導體部(介層孔槽脊或實 片(pad)(以下稱墊片)61 )間所夾之1條的電路 圖木58 ’在電路圖案的中心側設置寬度變窄之狹寬部 兩著在電路圖案58的中心側縮小寬度’來確 ” ” ^ 4 (介層孔槽脊或墊片6 1 )之絕緣距離。 fil Η杰右圖((:)中,於導體部(介層孔槽脊或墊片) ί夾有條電路圖案時,其形成係中 度,兩側之電路咖 2:電=:塾片)61相反r則縮小寬度。亦即,“ 在與導體部r案在中心側細小見度,兩側之電路圖案各別 距離以及^=反之側縮小寬度,來確保與兩導體部之絕緣 電路圖案相互之間的絕緣距離。 200400782 五、發明說明(32) 在第1 5圖(D )中,與第1 5圖(c )同樣地在3條之電 路圖案58皆設置狹寬部58a,而在導體部(介層孔槽脊或 墊片6 1 )之電路圖案側有缺口。亦即,藉著在介層孔槽脊 或墊片61之電路圖案側的缺口,來確保電路圖案與介層孔 槽脊或墊片6 1之絕緣距離。在該第丨5圖(D )之示例,僅 限於在如第1 5圖(C )所示般縮小電路圖案之寬度後還得 不到可確保40 // m之絕緣距離之情形下使用。亦即,介層 孔槽脊或墊片6 1之徑,在如第丨3圖中所示之上層介層孔 160的下端面直徑為140,時,以比該直徑大5〇_而形成
為190//m。該值係因為對於介層孔槽脊或墊片6丨而古,上 層介層孔16〇的位置誤差有±25„的程度,為了就^是在 最偏位時也可在介層孔槽脊或墊片61上形成該介層孔16〇 而得出。S此,在如第15獨(D)所示之例的情形下,若 介層孔槽脊或墊片61的一部份成為缺口,也會有盥上層介 層孔160無法進行㉟當之接續的情形發生,"也會因曰而 降低。 曰 又,在如第16圖所示之4條以上的電路圖案⑼夾 祖部61之間時’除了兩側外之中央電路圖案的 一'
中心側寬度變f ’兩側之電路圖案在與各 ;J 之側寬度變窄,如此可確保與兩導體部6 = 電路圖案58相互之間的絕緣距離。 巴、水距離以及^
200400782 五、發明說明(33) 形第:電:二 電路板中,僅使電路圖荦八第2貫施例之多層疊合 ^ ^ 58b Λ Λ ;? ^ ^/61 ^ <見度細小。亦即,未夾於介® $ 槽_=部位(-般寬部)心因為寬度未縮小二= Ϊ:Ϊ:產生斷路的可能性變低,產率也提高。 y, 乂 ,在上述例中,若舉電路圖案以盔電解雷护 :ί ί例為!卜則在電路圖案藉著銅落蝕刻形成、之時,Z 可應用上述弟2實施例之電路圖案的形狀。更進—+ 上述第2實施例中,若舉在介層孔槽脊 (雷$ 圖案之-部份變細之例為片1所夾電路 …或是接近電路圖案之一;;==在介層孔、 以下,就本發明之第3實施例之路 方法參照圖式進行說明。 冤路板及其製造 首先,就本發明之第3實施例之 參照第Π圖及第18圖進行說明。第 電路板10之構成 電路板10上載置1C晶片90,並將電路板=係在多層印刷 (dot board ) 94之狀態。 反女衣於點陣板 第;:圖所示之印刷電路板1。中,於模㈣由 成貫穿孔36,再於該模过基板30的兩面上ί:^30内形 34。又,在該模芯基板3〇之上方配嗖/成V肢電路< 層50 ’再於下層側層間樹脂絕緣層5:上;::間樹脂絕緣 電路圖案58S、槽脊58R以及^ ΰ ^ 形成由介層孔60、 之導體層,= 丄^配置上廣層間
200400782
H緣’再於層間樹脂絕緣層〗50上形成由貫穿孔 160、彳5唬線158s以及擋片導體158D所構成之導體層。 ⑽二:電路板1〇的上面側配設用以接續1C晶片9〇之枰 舍的杯錫凸塊76U。銲錫凸塊則藉由介層孔160及介/ ^〇而^貫穿孔36相接續。另—*面,在下面側配設“ 接、谓點陣板94之槽脊96的銲錫凸塊。銲錫凸塊76" 介層孔160及介層孔6〇而與貫穿孔36相接續。 第1 7圖之χ-χ橫剖面圖,即在第丨8圖中所示的形成於 下層層間樹脂絕緣層5 〇的表面上之導體層平面圖。第丨8圖 之E-E剖面相當於第17圖。在第18圖所示之層間樹脂絕緣回 層50上,形成由電路圖案58S、槽脊58R、獨立槽脊“以、鲁 擋片導體58D以及擋片導體58 DS所構成之導體層。 在圖中,將A所圍之部位放大即為第丨9圖(A )所示之 圖。在第3實施例中有於獨立之電路圖案58S周圍配設擋片 導體58D。另一方面,將第18圖中B所圍之部位放大即為第 19圖(B)所示之圖。在此處,於3條之電路圖案ms周圍 -配设擋片導體5 8 D。在第3實施例的印刷電路板中,因為於 電路圖案58S的周圍配設了擋片導體58D,所以在如後述之 導體層以電解電鍍形成時,不會產生電場集中之現象, 又,在後述之輕蝕刻(1 i gh t e tch i ng )中也不會發生過_ 度钱刻(over etching )的情形,因而可以形成具有規定 厚度及寬度(37//m)之電路圖案58S。此外, 因為獨立之信號線及密集部份之信號線可形成均一的厚 度,所以該信號線上層之層間樹脂絕緣層1 5 0的厚度也可
r
2160-2583A-PF(N1) ptd 第37頁 200400782 五、發明說明(35) 變得均一,因而可以提高印刷電路板之電氣特性。 另外,擋片導體58D之寬度,依電路圖案58S之最小寬 度(37 //m)的1〜3倍(37 〜111 /zm)來形成。如果依照 上述之寬度的話,在電路圖案58S及擋片導體5 8D處就不會 產生電場集中的現象,因此可以規定之厚度來形成該信號 線及擋片導體。另一方面,擋片導體58D與電路圖案58S之 間的最小間隔D1則依信號線3 8的1〜3倍(3 7 // m〜1 1 1 // m ) 來形成。據此’不會產生電場集中的現象,且可以規定之 厚度來形成電路圖案及擋片導體。 將第18圖中C所圍之部位放大即為第20圖(c)所示之 圖。獨立槽脊58RS被擋片導體58DS所包圍。在第3實施例 的印刷電路板中,因為將擋片導體58DS包圍式地配設在獨 立槽脊58RS周圍’所以在如後述之導體層以電解電鑛形成 日t ’不會產生電場集中之現象,又,在後述之輕钱刻中也 不會發生過度蝕刻的情形,因而可以形成具有規定厚度 (15 //m )及徑(133 )之獨立槽脊58Rs。此外,因為 獨立之槽脊58RS及密集部份之槽脊58R可形成均一的厚 度’所以更進一步該電路圖案上層之層間樹脂絕緣層丨5 〇 的厚度也可變得均一,因而可以提高印刷電路板之電氣特 性。 〜另外’因為獨立槽脊58RS周圍的擋片導體58DS之最小 見度係依照槽脊徑(l33#m)的1/6〜3倍〜3 9 9 #m )來t成’所以不會產生電場集中的現象,因此可以規定 之厚度來形成槽脊及擋片導體。另外,擋片導體58DS與獨
II m 2160-2583A-PF(Nl).ptd
200400782
立槽脊58RS之間的最小間_2亦因為依槽脊徑的ι/6 3倍 (22心399⑽)來形成’所以不會產生電場集中的現 象’且可以規定之厚度來形成槽脊及擋片導體。更進_ 步,因為獨立槽脊58RS的周圍被以播片導體5_所包圍, 所以可以減輕獨立槽脊58RS受到來自外部之雜訊等的影 響。 第20圖(C’)所示者為與第2〇圖(c )所示之獨立槽 脊相異之獨立槽脊。在第2〇圖(c,)所示之例中,擋片導 體58DS與介層孔60相接續,並連接於模芯基板3〇側(參照 第17圖)之接地線(earth Une )上。在該例中,因為擋 片導體58DS與地面相連接,所以可以防止獨立槽脊58Rs受_ 到來自外部之雜訊等的影響。 將第1 8圖中D所圍之部位放大即為第2丨圖所示之圖。 在第3貫施例的印刷電路板} 〇中,位於擋片導體58D與擋片 導體58D之間的交叉部處,在直角部形成嵌條F2,在銳角 部伤形成肷條F 1 °據此,可以使擋片導體相互適當地接 續。又’非直角及銳角的部份也不會因為起因於角部之應 力集中而產生裂隙。即導體層一部份之角部在熱循環中產 生熱應力集中而導致層間樹脂絕緣層裏產生了以角部為起 點之裂隙的情形’在第3實施例的印刷電路板中可防止裂_ 隙的產生。 第22圖(E)所示係電路圖案58S與獨立槽脊58RS鄰近 時之情形。在該情形下,電路圖案58S及獨立槽脊58RS可 一起被以擋片導體58D包圍。另一方面,第22圖(F)所示
2160-2583A-PF(N1) ptd 第39頁 200400782 五、發明說明(37) 係在電路圖案58S的附近存在有電源層用之平坦(plain) 層58H之情形。在該情形下’特別是在電路圖案卿及平坦 層58H之間’並不需要配置擔片導體。 關於上述第3實施例的印刷電路板之製造方法,因為 與上述第1實施例相同,故省略其說明。 —在第3實施例=印刷電路板中,參照第4圖並與上述第 1貝轭例同樣地,藉由在無電解銅電鍍膜5 2之上形成電解 銅電鑛膜56 ’而形成導體層及介層孔6〇。該導體層,可參 照第18圖並如上述般,係由電路圖案58S、槽脊58R、獨立 槽脊58^S、擋片導體58D以及擋片導體58DS所構成。此處 之第3實施例中,因為在獨立之電路圖案58S及獨立槽脊 _ 5 8RS的周圍配置了擋片導體581)及58£^,所以在上述電解 電鍍中不會產生電場集中的現象,因而可以形成厚度均一 的電路圖案58S、槽脊58R以及獨立槽脊58RS。 . 在利用輕飿刻除去無電解電鍍膜52之時,於第3實施 例中,因為在獨立之電路圖案58S的周圍配置了擋片導體· 58D,所以蝕刻液的回入變得均一,因而可以形成均一厚 度(15/zm)及寬度(37//m)之電路圖案58S。 以下就本發明之第4實施例之印刷電路板參胛圖式進 行說明。 第30圖所示係關於本發明的第4實施例之印刷電路板 之剖面圖。在多層模芯基板3〇的表面及裏面形成疊合電路 層90A及90B。該疊合層9〇A及90B,係由形成有介層孔⑽及 導體電路58之層間樹脂絕緣層50以及形成有介層孔16〇及
200400782
導體電路1 58之層間樹脂絕緣層15〇所構成。 在表面側形成用以接續j c晶片凸 凸塊,而在裏面側則形成用以接續母板 塊(未圖示)之録錫凸塊76D。在印刷電路板 ,仗接π C晶片之銲錫凸塊76U開始之導體電路會與接 f母板側之,錫凸塊76D㈣接。纟表面側之疊合層90A及 ^面側之豐合層9〇β則藉由形成於模芯基板3〇之貫穿孔 3 6來相互連接。 穿孔36之開π上形成槽脊36a ’並在該槽脊心 上接績上層側之介層孔60,再於該介層孔6〇所接續之導體 電路58上接續上層之介層孔16〇 ’最後在接續於介層孔丨6〇馨 之導體電路158上形成銲錫凸塊76U及76D。 第31圖所示係在第30圖中之印刷電路板模芯基板3〇之 B-B剖面圖。在此處,於貫穿孔36之開口上形成圓形的槽· 脊36a,參照第30圖並如上述般使介層孔6〇直接接續於該 槽脊36a。利用上述之接續方式,可將槽脊36a正上方之區 域作為習知技術之内層墊片(pad )之接合機構而使無接 合隙縫(dead space),且因為未附加始至槽脊並用 以接續介層孔60之内層板226b,所以可使貫穿孔36之槽脊 36a之形狀成為圓形。結果,由於在多層模芯基板3〇中所_ 6又置之貫穿孔3 6的配置岔度向上提昇,所以可藉此輕易增 加貫穿孔之數目。 i « 又’在上述之印刷電路板中,一邊統合從裏面側之複 數凸塊延伸出之電路’ 一邊使其與表面側之凸塊相接續,
200400782
並以必要的密度形成貫穿孔 之疊合電路層90A及90B以相 合。藉此’可減少在表側及 及90B的層數。
’同時對在表側及裏側所形成 同步調(pace)進行電路之統 裏側所形成之疊合電路層9 0 A 在弟4貫施例之印刷雷故把+ 'S ?[ 1R ^ 冤路板中,槽脊36a之半徑係根據 通孔1 b之從T W、相對於對庫_卷q 誤差範圍、開σ (介層/Lf6a〇i36a的通孔16之槽脊36a的 圍2 α等的合併值以上來机定^BW以及開口 60之誤差範 ,lRn . 士;5又疋,而在槽脊36a之上形成介層 :知穴使槽脊36a之直細在以下而 行比較:=配設用之槽脊的構成進 若以具體的;之結果。 175 /zm以下、m _以上較佳 用通孔16之半技以在 芯基板之貫穿孔配設數會變少;^過175 的話,對應模 難以利用鑽頭來形成。另一,右不滿1 2 5 " 111的話,則會 貫穿孔用通孔16之半徑大7卩面,槽脊36a之半徑亦以較 來:介層孔60之徑為25//„,卞對!虛之最小值之合計值而得 口之誤差為± 12· 5 (合計25 )…於槽脊36a之介層孔用開 3 6a之誤差為25 ,故上述,對應於通孔16之槽脊 經濟上量產所能得到之最:::值為75,。另外,就丨 m,介層孔用開口 60之誤差 5 ’介層孔6〇之徑為35# 通孔16之槽脊36a之爷 —u ( a汁40 ) //m,對應於 、 半L大75 //m〜175 //m之槽脊
200400782 五、發明說明(40) 並在槽脊上配設介層孔之事,在技術上及經濟上皆變得可 行。 接著,就第4實施例的印刷電路板之製造方法參照 23圖至第30圖進行說明。 在第4實施例的印刷電路板之製造方法中所使用的α· 無電解電錄用接著劑、Β.層間樹脂絕緣劑、c.樹脂填充 之組合,由於與第丨實施例相同,故省略其說明。 丹1 ⑴,在如第23圖(Α)所示之基板3〇的兩面上 以"1的銅泊32以形成作為起始材料之鍍銅層壓板30Α。首 先,將該鍍銅層壓板3〇Α以鑽頭鑽洞 =孔16(第U圖⑴卜貫穿孔U二 Ξ模下、250㈣以上較佳。若超過35〇_, 難以利二擔-百=牙孔之配设數會變少;若不滿250 # m,則 難以利用鑽頭來形成。其次,在通孔16的内壁析出 j ”銅膜18以形成貫穿孔36 (第23圖(C))。接著’、,, 圖,狀所進行之蝕刻而形成貫穿孔槽‘ Λ適當之記號(―)(參照第31圖”3(第 " 在此處,形成之槽脊36a其直徑(RW )為 6 0 0 // m 〇 7 王?,將^基板30水洗並乾燥後’藉著氧化—還原處· 0 圖)所示般在導體電路34、貫穿孔36及栌 脊36a的表面設立粗化層38。 貝牙孔36及才曰 p ,、i y而將/$述c的樹脂填充劑調製用之原料組合物進行 匕口此深而侍到樹脂填充劑。
200400782 五、發明說明(41) (4 )在模芯基板3 〇上使用光罩進行印刷,並在將填 充劑40填充入貫穿孔36内的同時,也一起塗佈於模芯基板 3 0之表面(參照第2 4圖(F ))。之後使填充劑4 0熱硬 化0 (5 )將經上述(4 )處理完之基板3 〇,利用帶狀打磨 為將貫穿孔36之槽脊36a以及導體電路34的表面研磨至不 殘存樹脂填充劑。接著,進行加熱處理以使樹脂填充劑4 〇 硬化:除去上面之粗化層,將基板3〇的兩面如第24圖(G )所示般進行平滑化。 (6 )在利用上述(5 )之處理所露出之貫穿孔槽脊 36a及導體電路34上面,形成如第24圖(H )所示之粗化 (凹凸層)。 、Y 7 )將組合物B的層間樹脂絕緣劑調製用之原料組合 物進灯攪拌混合,而調整得到粘度為丨· 5pa · s之層間樹脂 絕緣劑(下層用)。 ,者、’將組合物A的無電解電鍍用接著劑調製用之原 ^組口物進仃攪拌混合,而調整得到粘度為“a · $之無電 解電鍍用接著劑溶液(上層用)。 ,於上述(6 )之基板3〇 (第24圖(H ))的兩面 ’ '425圖(1 )所^般利用在上述⑴所得之枯度為 :a :的層間樹脂絕緣齊丨(下|用“4進行塗佈、乾 燥,而形成厚度35以m的接著劑層5〇。 $ μ ( ^) a在上述(8 )中已形成接著劑層50之基板30的兩 面上’緊密貼附光I肢r 土闽—、 尤皁胰C未圖不)並進行曝光。接著進行
2160-2583A-PF(N1) ptd 第44頁 200400782 五、發明說明(42) ------- 喷洗顯像,更進一步,藉著將該基板曝光及加熱處理,而 形成如第25圖(J)中所示與光罩膜相當且尺寸精準度優 良之^有直徑㈤)30,Φ開口(介層孔形成用開:) 48而厚度為35 之層間樹脂絕緣層(2層構造)5〇。 另外’該開口 48形成時之光罩膜的位置接合,為以第 31 ί I所示之位置接合標記(mark ) 33為基準進行。上述 之貫穿孔用,孔1 6之形成,因為係以鑽頭機械式地形成, 所=ί達到向位置精確度很困難。為此,在該通孔所形成 之槽脊36a ’為對應於該通孔以90//m (±45/zm)之位置 精確度而形成。該槽脊36a因為係如上所述以光學式而形 成,所以位置精確度比較高。因此,對應於該槽脊3 6 a之® 開口 48之位置精確度,以2倍以上之設定標準設定為± # m °在此處,於第3 1圖中所示之位置決定標記33,係為 了與槽脊36a同時得到對應於多面取用之模芯基板3〇之上 述必要精確度所設置,以該位置決定標記33為基準而進行 光罩膜之位置接合,則位置精確度可提高。例如,在槽脊 形成之際相對於對應1片之多面取用基板(例如36基板曰分 )的四角之位置接合基準(位置決定標記)之位置接合 者’於開口 48形成時對應於分割數塊之基板(例如8基板 分)的四角所配設之位置接合之基準(位置決定標記"), 可達成位置接合之必要的精確度。 ^ 在此處,因槽脊36a的半徑以較貫穿孔用通孔16之半 徑大1 4 0 /z m以上而形成,所以可在槽脊3 6 ^上形成開口 48。該結果係根據以下各項在技術上所可以得到之最小值
2160-2583A-PF(Nl).ptd
200400782
五、發明說明(43) 之合計值而得來:介層孔60之徑為25em,對應於槽脊之 介層孔用開口之誤差為±12.5 (合計25) ,對應於通 孔16之槽脊36a之誤差為25 //m,上述之合計值為75 。 另一方面,因槽脊36a以大於175/zm之程度形成,所以多 層印刷電路板可以高產率形成。亦即,經濟上量產所能得 到之最小值係根據以下各項之最小值之合計值而得來:介 層孔60之徑為35//m,介層孔用開口6〇之誤差為±2〇 (合 計40)//111,對應於通孔16之槽脊3 6&之誤差為100//111,上 述之合計值為1 7 5 // m。在第4實施例之印刷電路板中形成 車父貫穿孔之半徑大140 //m〜175 //m之槽脊並在槽脊上配設 介層孔之事,在技術上及經濟上皆變得可行。 另外,在此處雖然是利用蝕刻來形成開口 4 8,但是使 用雷射光也可以形成同樣的開口。 將已形成開口 4 8之基板3 〇浸潰於鉻酸中 一 •八^ ^ /又/貝々;-赠a义丫 , rtn yy 第2 5圖(K )所示般在該層間樹脂维 μ 例丨日粑緣層5 0的表面形成粗 化面51、,然後將其浸潰於中和溶液後再水洗。 更進一步,將觸媒核附於屛 LV月八展3丨m 0日 _ 、層間樹脂絕緣層50的表面上 以及;丨層孔用開口 4 8的内壁面上。 (11 )將基板浸潰於無電解鉑 、、 2RfSI ( ] ) - 6η, 4-) 鋼電鑛水溶液中’並如第 Z b η Q )所不般在粗化面全體上 解銅電鍍膜52。 >成厚度0.6//Π1之無電 再於其上載置光罩,進 圖(M)所示之厚度15 (1 2 )貼上市售的光阻膜後, 行曝光·顯影處理,而設立如第2 6 //in之電錢光阻54。
2160-2583A-PF(N1) ptd 第46頁 200400782
V m之電解銅電
(13)施予電解銅電鍍,形成厚度l5 鍍膜56 (第27圖(N ) ) 。 X 一 (14 )將電鍍光阻54以5 % K〇H剝離除去後,再將該電 鍍光阻5 4下之無電解銅電鑛膜5 2以硫酸與過氧化氫之混合 液進行蝕刻處理之溶解除去,而形成如第27圖(〇)所示ΰ 之由無電解銅電鍍膜52與電解銅電鍍膜56所構成之厚度Μ //m之導體電路58以及介層孔60。更進一步,對導體電路 58及介層孔60間之無電解電鍍用接著劑層表面進行} #爪蝕 刻處理,而除去表面之鈀觸媒。 (15 )將形成導體電路58之基板3〇浸潰於無電解電鍍 液中,而形成如第28圖(P )所示之位於該導體電路58及又_ η層孔60之表面、厚度為3 #πι之銅-錄-麟粗化層a。另 外’也可於導體電路5 8及介層孔6 0之表面利用飯刻液或氧 化還原處理進行粗,化來取代該粗化層6 2。 、 其次,進行C u - Ζ η置換反應,可在粗化層6 2的表面設 置尽度為〇·3//πι之Sn層。(Sn層未圖示) (1 6 )藉著反覆進行(2 )〜(1 5 )之製程,以更進一 步形成上層之層間樹脂絕緣層丨5 〇、介層孔丨6 〇以及導體電 路 158 (第 28 圖(Q))。 (1 7 )在上述(1 6 )中所得之電路板的兩面上,塗佈馨 2 〇 // m厚度之市售銲錫光阻組成物。接著,經乾燥處理 後,進行曝光·顯影處理。然後更進一步進行加熱處理, 形成墊片(pad )部份71為開口 (開口徑20 0 //m )之銲錫 光阻層(厚度20 ) 70 (參照第29圖(R ))。
2160-2583A-PF(N1) ptd 第47頁 200400782 五、發明說明(45) 在銲錫°光二:!群=光阻層補強用之樹脂組成物塗佈 78。 鮮周圍’而形成厚度40 之補強層 無電二中將銲f光阻層7°之基板30浸潰於 声72。更逸-ί仿 開口部71形成厚度5 ^之錄電鍍 曰 V ,將该基板3 0浸潰於盔電解全雷梦液中, 而在鎳電鍍層72上形成厚η μ …、尾解至電鍵液中, 圖(s))。 成尽度0· 03 之金電鍍層74 (第29 (20 )然後,在銲錫光阻層7〇之 膏材,並於2默下利用迴銲(reflQW)形成銲錫== 及76D,而製造出具有銲錫凸塊之印刷電路板(第30圖 )〇 °
2160-2583A-PF(N1) ptd
200400782 圖式簡單說明 第1圖係關於本發明的第1實施例之多層印刷電路板之 製造方法製程圖。 第2圖係關於在第1實施例中之多層印刷電路板之製造 方法製程圖。 第3圖係關於在第1實施例中之多層印刷電路板之製造 方法製程圖。 第4圖係關於在第1實施例中之多層印刷電路板之製造 方法製程圖。 第5圖係關於在第1實施例中之多層印刷電路板之製造 方法製程圖。 第6圖係關於在第1實施例中之多層印刷電路板之製造 方法製程圖。 第7圖係關於在第1實施例中之多層印刷電路板之製造 方法製程圖。 第8圖係關於在第1實施例中之多層印刷電路板之製造 方法製程圖。 第9圖係在第4圖的(Μ )中所示製程之模芯基板的C箭 頭俯視圖。 第1 0圖係在第4圖的(0 )中所示製程之模芯基板的Ε 箭頭俯視圖。 第1 1圖係關於在第1實施例的改變例中形成電路圖案 之模芯基板的平面圖。 第1 2圖係第1實施例之電路圖案示意說明圖 第1 3圖係關於本發明的第2實施例之多層疊合電路板
2160-2583A-PF(N1) ptd 第49頁 200400782 圖式簡單說明 之剖面示意圖。 第14圖(A)係在第13圖中所示之多層疊合電路板之 A-A橫剖面圖,第14圖(B )係電路圖案之例的示意平面 圖。 ^ 第1 5圖係電路圖案之例的示意平面圖。 第1 6圖係第2貫施例的電路圖案之例的示咅平面圖。 第1 7圖係關於本發明的第3實施例之多層^合電ς板 之剖面圖。 第18圖係第17圖之Χ-Χ橫剖面圖。 係第1 8圖中之Β部擴大圖 第20圖(C )係第18圖中 18圖中之Β部楯女圖-C〇M廣大圖’第 第19圖(Α)係第18圖中之人部擴大圖 20 圖(C,) 係第1 8 部擴大圖 第21圖係第18圖中之D 第22圖係信號線及擋°丨擴大圖。 第23圖係關於本發^ )導體的擴大圖。 造製程圖。 、第4實施例之印刷電路板之製 第24圖係關於第4實 圖。 &例之印刷電路板之製造製程 第2 5圖係關於第4余 程圖。 例之多層印刷電路板之製造製 第2 6圖係關於第4眘 圖 〜例之印刷電路板之製造製程 弟2 7圖係關於第4余 貝、例之印刷電路板之製造製程
2160-2583A-PF(N1) ptd 第50頁 200400782 圖式簡單說明 圖0 第28圖係關於第4實施例之印刷電路板之製造製程 圖。 第2 9圖係關於第4實施例之印刷電路板之製造製程 圖0 第3 〇圖係關於本發明的第4實施例之印刷電路板之製 造方法剖面圖。 第31圖係在第30圖中所示之模芯基板之B-B剖面圖。 第3 2圖係關於習知技術之多層印刷電路板之製造方法 製程圖。 第3 3圖(a )係習知技術之多層印刷電路板之電路圖 案示意圖,第33圖(B)係第32圖(E)之B-B剖面圖。 【圖式符號說明】 基板 3 2鋼箔 34導電層 30A鍍銅層壓板 33無電解電鍍膜 3 6貫穿孔 36 貫穿孔槽脊(through hole land) 3 8 粗化層 4 2 粗化層 5 0 接著劑層 52無電解鋼電鍍膜 53a、53b圖案又胰 54a '54b =部 56電解鋼電鍍膜 40填充劑 48 開口 51 粗化面 53光罩 5 4電鍍光阻 5 4冷側壁
200400782
58a、58b、5 8c、58d、58e、58f、58g 電路圖 58S電路圖案 58R槽脊 ” 58D播片(dummy )導體 5 8RS獨立槽脊 58H 平坦(plain)層 6 0 介層孔 6 2粗化層 71開口部 74金電鍍層 7 8補強層 90A、90B 疊合層 9 4接續點陣板 1 4 4 絕緣材料層 1 5 0層間樹脂絕緣層 1 5 4 電鍍光阻 158S信號線 1 6 1 槽脊 1 6 〇介層孔 2 3 0模芯基板 250a 介層孔(vU h〇l 2 5 0 絕緣層 254 電鍍用光阻 258a、2 58b電路圖案 350層間樹脂絕緣層、 58DS擋片導體 58冷側壁 61槽脊 7 0銲錫光阻層 7 2鎳電鍍層 76、76U、7fiD左曰力日 (bL>蚌錫凸塊 90晶片 92槽脊 9 6 槽脊 1 4 6接著劑層 152無電解電鍍膜 156電解銅電鍍膜 158D擋片導體 16通孔 1 6 2表面形成粗化層
)開口 252無電解電鍍銅膜 256電解電鍍銅膜 2 6 0介層孔 . 358 電路圖案
2160-2583A-PF(N1) ptd
200400782 圖式簡單說明 3 6 0 介層孔 258 β 壁面
1圓_1 2160-2583A-PF(N1) ptd 第53頁

Claims (1)

  1. 200400782 六、申請專利範圍 1 · 一種印刷電路板,由層 之導體層交5#間Μ月曰絕緣層及銅電鍍構成 之等體層乂互層壓所構成,其特徵在於·· 傅成 在構成上述導體層之電路、· 案同-層上配設擋片(dummy)導體、。周圍’於與該電路圖 之導姊声? J 路板’由層間樹脂絕緣層及銅電錢構成 之¥體層父互層壓所構成’其特徵在於: 鸡構成 在構成上述導體層之族叙^ 電路圖案同一層上:==電路圖案的周圍,於與該 上範圍第1或2項所述之印刷電路板,且中 土述控片導體之寬度為上述電路圖案之最小寬度的Μ中 上述範圍第1或2項所述之印刷電路板,其中 上述“片‘脰與上述電路圖一 ^ ^ ” < 之最小寬度的卜3倍。 木之間的間隔為上述電路圖案 …5.如申請專利範圍第3項所述之印刷電路板 - 最小寬度的卜3倍 圖案之間的間隔為上述電路圖案之 道JB ?印刷電路板’由層間樹脂絕緣層及銅電铲構成 之” 互層壓所構成,其特徵在於: 錢構成 安Π述導體層之獨立槽脊的周圍,於與該電路圖H 案同一層上配設擋片導體。 电路圖響 7 ·如申晴專利範圍楚ρ 述獨立槽脊的周圍被^6/所述之印刷電路板,其中上 8·如申請專利範圍。導體包圍住。 固弟6項所述之印刷電路板,其中上
    第54頁 200400782
    六、申請專利範圍 述擋片導體之最小寬度為上述獨爻槽脊之徑的1/6〜3倍。 9 ·如申請專利範圍第7項所述之印刷電路板,其中上 述擋片導體之最小寬度為上述獨爻槽脊之徑的1/6〜3倍。 1 0 ·如申請專利範圍第6項所述之印刷電路板,其中上 述擋片導體與上述獨立槽脊之間的最小間隔為上述獨立样 脊之徑的1 / 6〜3倍。 9 1 1 ·如申請專利範圍第7項所述之印刷電路板,其中上 述擋片導體與上述獨立槽脊之間的最小間隔為上述獨立梓 脊之徑的1 / 6〜3倍。 q
    1 2 ·如申請專利範圍第8項所述之印刷電路板,其中上 述擋片V體與上述獨立槽脊之間的最小間隔為上述獨立样 脊之徑的1 / 6〜3倍。 曰 、、,1 3 ·如申请專利範圍第9項所述之印刷電路板,其中」 述擋片導體與上述獨立槽脊之間的最小間隔為上述獨立才 脊之徑的1 / 6〜3倍。 1 4 · 一種印刷電路板,由層間樹脂絕緣層及利用電鍍 所形成之導體層交互層壓所構成,其特徵在於: 配設擋片導體於上述導體層之同時,在該擋片導體姜 擋片導體之間的交叉部形成嵌條(fiUet )。 ’
    1 5. —種印刷電路板,由層間樹脂絕緣層及利用電鍍 所形成之導體層交互層壓所構成,其特徵在於: 配設擋片導體於上述導體層之同時,在該擋片導體與 擋片導體之間的交叉部之直角或銳角部份形成嵌條。〃 16·種印刷電路板,為在模芯基板的兩面上形成由
    2160-2583A-PF(N1) ptd
    200400782 六、申請專利範圍 層間樹脂絕緣層及導體層交互層壓且各導體層間以介層孔 相接續之疊合電路層,其特徵在於: 在上述模芯基板所形成的貫穿孔上形成圓形之槽脊, 並使該槽脊與介層孔相接續。 1 7 ·如申請專利範圍第1 6項所述之印刷電路板,其中 上述貫穿孔的半徑為175//m以下、125//m以上,而上述槽 脊的半徑較上述貫穿孔的半徑大75 //m〜175 //m。 1 8 · —種印刷電路板之製造方法,包含: (a)在多面取用之基板上利用鑽頭穿設貫穿孔用之 通孔之製程; (b )在上述通孔内形成金屬膜之製程; _ (c )在上述通孔之開口部形成槽脊之製程; (d )在上述基板上塗佈層間樹脂絕緣層形成樹脂之 製程; . (e )對應於上述槽脊之位置進行接合,而在上述槽 脊上形成3 5 // m以下開口之前述樹脂之製程; (ί )在上述開口形成金屬膜以成為介層孔之製層; 其特徵在於: 上述槽脊之半徑,設定為由上述通孔之半徑、對應於 上述通孔之槽脊的誤差範圍、開口徑以及對應於上述槽脊鲁 之開口的誤差範圍所加總之合計值以上,7 〇 〇 ν m以下。 1 9·如申請專利範圍第丨8項所述之印刷電路板之製造 方法,其中上述槽脊之半徑設定在20 0 /zrn〜350 /zm。、
TW92122343A 1998-05-19 1999-05-18 Printed circuit board and manufacturing method of printed circuit board TW200400782A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15532998A JPH11330698A (ja) 1998-05-19 1998-05-19 多層プリント配線板及び多層プリント配線板の製造方法
JP10140695A JPH11340591A (ja) 1998-05-22 1998-05-22 プリント配線板及びプリント配線板の製造方法
JP10140694A JPH11340590A (ja) 1998-05-22 1998-05-22 プリント配線板
JP9472599A JP4197070B2 (ja) 1999-04-01 1999-04-01 多層ビルドアップ配線板

Publications (1)

Publication Number Publication Date
TW200400782A true TW200400782A (en) 2004-01-01

Family

ID=27468248

Family Applications (2)

Application Number Title Priority Date Filing Date
TW92122343A TW200400782A (en) 1998-05-19 1999-05-18 Printed circuit board and manufacturing method of printed circuit board
TW95102580A TWI287414B (en) 1998-05-19 1999-05-18 Printed wiring board and manufacturing method of printed wiring board

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW95102580A TWI287414B (en) 1998-05-19 1999-05-18 Printed wiring board and manufacturing method of printed wiring board

Country Status (7)

Country Link
US (5) US6407345B1 (zh)
EP (2) EP1083779B1 (zh)
KR (2) KR20070073984A (zh)
CN (1) CN1245061C (zh)
DE (1) DE69934981T2 (zh)
TW (2) TW200400782A (zh)
WO (1) WO1999060831A1 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999060831A1 (en) * 1998-05-19 1999-11-25 Ibiden Co., Ltd. Printed circuit board and method of production thereof
JP3438704B2 (ja) * 2000-07-14 2003-08-18 株式会社村田製作所 導体パターンおよび該導体パターンを備えた電子部品
JP4039035B2 (ja) * 2001-10-31 2008-01-30 セイコーエプソン株式会社 線パターンの形成方法、線パターン、電気光学装置、電子機器、非接触型カード媒体
JP4496516B2 (ja) * 2002-01-31 2010-07-07 ルネサスエレクトロニクス株式会社 高周波用配線
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
TW573327B (en) * 2002-12-27 2004-01-21 Ultratera Corp Plasma etching method
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
TW200541423A (en) * 2004-03-05 2005-12-16 Ngk Spark Plug Co Wiring substrate and process for manufacturing the same
US7275316B2 (en) * 2004-03-31 2007-10-02 Intel Corporation Method of embedding passive component within via
DE102004021062A1 (de) * 2004-04-29 2005-11-24 Siemens Ag Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten
FI117234B (fi) * 2004-05-17 2006-07-31 Aspocomp Technology Oy Piirilevy, valmistusmenetelmä ja elektroninen laite
JP4605378B2 (ja) * 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US8736081B2 (en) 2005-08-26 2014-05-27 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
US20070048887A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy
US7960208B2 (en) * 2005-08-26 2011-06-14 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
JP2007207826A (ja) * 2006-01-31 2007-08-16 Orion Denki Kk プリント基板
US7452217B2 (en) * 2006-06-22 2008-11-18 Sankyo Kasei Co., Ltd. Connecting member for surface mounting circuit
US20080006850A1 (en) * 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
US7675162B2 (en) * 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Tdk株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Tdk株式会社 配線構造及びその形成方法並びにプリント配線板
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8274307B1 (en) * 2007-06-18 2012-09-25 Marvell Israel (M.I.S.L.) Ltd. Impedance discontinuity compensator for electronic packages
US7948094B2 (en) 2007-10-22 2011-05-24 Rohm Co., Ltd. Semiconductor device
US7872346B1 (en) * 2007-12-03 2011-01-18 Xilinx, Inc. Power plane and land pad feature to prevent human metal electrostatic discharge damage
US7909977B2 (en) * 2008-03-27 2011-03-22 Intel Corporation Method of manufacturing a substrate for a microelectronic device, and substrate formed thereby
KR20090108954A (ko) * 2008-04-14 2009-10-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2009259357A (ja) * 2008-04-18 2009-11-05 Nitto Denko Corp 回路付サスペンション基板の製造方法
CN101594729B (zh) * 2008-05-27 2012-06-20 鸿富锦精密工业(深圳)有限公司 一种可补偿过孔残端电容特性的电路板
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
TWI405312B (zh) * 2009-07-17 2013-08-11 Advanced Semiconductor Eng 半導體封裝構造、半導體封裝構造用載板及其製造方法
JP5190433B2 (ja) * 2009-10-27 2013-04-24 日東電工株式会社 配線回路基板の検査方法、配線回路基板の製造方法および配線回路基板の検査装置
US8325459B2 (en) * 2009-12-08 2012-12-04 International Business Machines Corporation Channel performance of electrical lines
US8654538B2 (en) 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011211072A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd プリント配線板およびプリント配線板の作製方法
JP5566771B2 (ja) * 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
JP2012169457A (ja) * 2011-02-14 2012-09-06 Ngk Spark Plug Co Ltd 配線基板の製造方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9162878B2 (en) 2012-08-30 2015-10-20 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature and wetting layer
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9509092B2 (en) * 2013-11-06 2016-11-29 Cisco Technology, Inc. System and apparatus for network device heat management
US10201080B2 (en) 2014-12-18 2019-02-05 Flextronics Ap, Llc Integrated system of an electronic module and conductive fabric and method of making the same
FR3031274B1 (fr) * 2014-12-30 2018-02-02 Airbus Group Sas Structure comportant des lignes electriquement conductrices en surface et procede pour la realisation de lignes electriquement conductrices sur une face d'une structure
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
CN105163481A (zh) * 2015-08-31 2015-12-16 广东欧珀移动通信有限公司 一种印刷电路板
CN105977260B (zh) * 2016-05-20 2019-02-12 京东方科技集团股份有限公司 电源线结构、阵列基板及显示面板
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN110169214A (zh) * 2017-01-05 2019-08-23 住友电工印刷电路株式会社 用于制造印刷电路板的方法
US10468340B2 (en) * 2017-06-16 2019-11-05 Advanced Semiconductor Engineering, Inc. Wiring structure and semiconductor package having the same
CN107708292B (zh) * 2017-10-27 2019-12-17 广东生益科技股份有限公司 能有效减少埋孔裂纹的pcb及其制造方法
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
KR20220064117A (ko) 2020-11-11 2022-05-18 삼성전기주식회사 플렉서블 인쇄회로기판 및 이를 포함하는 전자장치
WO2023101770A1 (en) * 2021-11-30 2023-06-08 Coventya, Inc. Electroless antipathogenic coating
TWI799173B (zh) * 2022-03-07 2023-04-11 力晶積成電子製造股份有限公司 金屬層的布局設計方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654583A (en) * 1970-06-22 1972-04-04 Berg Electronics Inc Circuit board eyelet
JPS5174274A (en) * 1974-12-24 1976-06-28 Fujitsu Ltd Patsukeejino seizohoho
JPS53135585A (en) 1977-05-02 1978-11-27 Hitachi Ltd Wiring for electronic components
JPS5756935A (en) 1980-09-22 1982-04-05 Nec Corp Semiconductor device
EP0082216B1 (de) * 1981-12-23 1985-10-09 Ibm Deutschland Gmbh Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
JPS60164389A (ja) * 1984-02-06 1985-08-27 松下電器産業株式会社 プリント基板
JPS61255039A (ja) 1985-05-07 1986-11-12 Rohm Co Ltd 半導体素子
US4657595A (en) 1985-09-16 1987-04-14 The Procter & Gamble Company Quick setting anionic bituminous emulsions
JPS62230092A (ja) * 1986-03-31 1987-10-08 日立化成工業株式会社 必要な配線パタ−ンに絶縁電線を使用した高密度配線板の製造法
US4710593A (en) * 1986-07-14 1987-12-01 Oyo Corporation Geophone cable splice and method
JPS6426873A (en) * 1987-07-23 1989-01-30 Fuji Xerox Co Ltd Color image forming device
JPS6426873U (zh) * 1987-08-07 1989-02-15
JPH072741B2 (ja) 1987-11-19 1995-01-18 川研ファインケミカル株式会社 (−)−16−ブロモビンカジホルミンおよびその製造方法
JPH01300590A (ja) * 1988-05-30 1989-12-05 Fujitsu Ltd 多層プリント基板のパターン布線方法
JPH02117196A (ja) 1988-10-26 1990-05-01 Canon Inc プリント基板
US4927983A (en) * 1988-12-16 1990-05-22 International Business Machines Corporation Circuit board
JPH02203587A (ja) * 1989-02-01 1990-08-13 Ibiden Co Ltd プリント配線板
JP2806971B2 (ja) 1989-05-29 1998-09-30 株式会社トプコン レンズ研削装置
JPH0340482A (ja) 1989-07-06 1991-02-21 Fujitsu Ltd プリント配線基板
JPH0373438A (ja) 1989-08-14 1991-03-28 Asahi Chem Ind Co Ltd 光記録媒体の製造方法
JPH0373438U (zh) 1989-11-21 1991-07-24
US5056216A (en) * 1990-01-26 1991-10-15 Sri International Method of forming a plurality of solder connections
JPH03228393A (ja) 1990-02-01 1991-10-09 Toshiba Corp プリント配線板
JPH03233991A (ja) * 1990-02-08 1991-10-17 Toshiba Corp プリント配線板
JPH03244181A (ja) * 1990-02-21 1991-10-30 Fujitsu Ltd プリント配線板の導体パターン形成方法
US5278727A (en) * 1990-05-29 1994-01-11 Digital Equipment Corporation High density electrical interconnection device and method therefor
JP3244181B2 (ja) 1991-03-11 2002-01-07 大日本印刷株式会社 微細パターンの形成方法
US5227588A (en) * 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5184095A (en) * 1991-07-31 1993-02-02 Hughes Aircraft Company Constant impedance transition between transmission structures of different dimensions
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
JPH05206591A (ja) * 1992-01-28 1993-08-13 Hitachi Ltd プリント配線板およびその製造方法
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
JPH05335780A (ja) * 1992-05-29 1993-12-17 Sony Corp プリント配線板
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JPH0637201A (ja) * 1992-07-16 1994-02-10 Hitachi Ltd 配線基板およびそれを用いた半導体集積回路装置
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH07154039A (ja) 1993-11-30 1995-06-16 Ibiden Co Ltd プリント配線板
JP3234374B2 (ja) * 1993-12-01 2001-12-04 三菱電機株式会社 半導体パッケージ及びこのパッケージを備えた半導体装置
US5510580A (en) * 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
JPH08130361A (ja) 1994-11-01 1996-05-21 Sankyo Seiki Mfg Co Ltd プリント配線基板
JPH08213763A (ja) * 1995-02-03 1996-08-20 Kawasaki Steel Corp 多層配線基板及びその製造方法
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JPH08321681A (ja) * 1995-05-26 1996-12-03 Hitachi Chem Co Ltd マルチワイヤ配線板およびその製造法
JP3181194B2 (ja) 1995-06-19 2001-07-03 イビデン株式会社 電子部品搭載用基板
JPH0918097A (ja) 1995-06-29 1997-01-17 Ibiden Co Ltd 電子部品搭載用基板
WO1998011605A1 (fr) * 1995-06-19 1998-03-19 Ibiden Co., Ltd. Carte de circuit permettant le montage de pieces electroniques
JP3202936B2 (ja) 1996-03-04 2001-08-27 イビデン株式会社 多層プリント配線板
US5675299A (en) * 1996-03-25 1997-10-07 Ast Research, Inc. Bidirectional non-solid impedance controlled reference plane requiring no conductor to grid alignment
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
JPH09289380A (ja) * 1996-04-22 1997-11-04 Kyocera Corp 多層配線基板
JPH09312471A (ja) * 1996-05-23 1997-12-02 Toppan Printing Co Ltd 多層配線板及びその製造方法
JPH1041610A (ja) 1996-07-25 1998-02-13 Ibiden Co Ltd プリント配線板の製造方法
JPH10233578A (ja) 1997-02-21 1998-09-02 Ibiden Co Ltd 絶縁層の形成方法
EP1746871B1 (en) 1997-12-11 2011-01-05 Ibiden Co., Ltd. Method of manufacturing multilayer printed wiring board
WO1999060831A1 (en) * 1998-05-19 1999-11-25 Ibiden Co., Ltd. Printed circuit board and method of production thereof
KR20070086863A (ko) 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
EP1868423A1 (en) 1998-09-17 2007-12-19 Ibiden Co., Ltd. Multilayer build-up wiring board
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
TW411737B (en) * 1999-03-09 2000-11-11 Unimicron Technology Corp A 2-stage process to form micro via
US6518663B1 (en) * 1999-08-30 2003-02-11 Texas Instruments Incorporated Constant impedance routing for high performance integrated circuit packaging
US6759921B1 (en) * 2001-08-17 2004-07-06 Lsi Logic Corporation Characteristic impedance equalizer and an integrated circuit package employing the same

Also Published As

Publication number Publication date
EP1670300A2 (en) 2006-06-14
KR20010043723A (ko) 2001-05-25
KR100791281B1 (ko) 2008-01-04
EP1083779A1 (en) 2001-03-14
KR20070073984A (ko) 2007-07-10
TW200623976A (en) 2006-07-01
DE69934981D1 (de) 2007-03-15
US7332816B2 (en) 2008-02-19
US7525190B2 (en) 2009-04-28
CN1301480A (zh) 2001-06-27
EP1083779B1 (en) 2007-01-24
WO1999060831A1 (en) 1999-11-25
DE69934981T2 (de) 2007-11-15
TWI287414B (en) 2007-09-21
CN1245061C (zh) 2006-03-08
US20110290544A1 (en) 2011-12-01
US20050158553A1 (en) 2005-07-21
US8018046B2 (en) 2011-09-13
EP1670300A3 (en) 2008-12-03
EP1083779A4 (en) 2004-08-25
US20090159327A1 (en) 2009-06-25
US8629550B2 (en) 2014-01-14
US20020189849A1 (en) 2002-12-19
US6407345B1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
TW200400782A (en) Printed circuit board and manufacturing method of printed circuit board
TW453146B (en) Multi-layer built-up wiring board
TWI252723B (en) Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
TW471244B (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
TW200410606A (en) Multi-layer printed circuit board
US8409982B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
KR20010006375A (ko) 무전해 도금용 접착제, 무전해 도금용 접착제 조제용의 원료조성물 및 프린트 배선판
JP2003023252A (ja) 多層プリント配線板
JP2003023253A (ja) 多層プリント配線板
JP2008205331A (ja) 多層配線基板の製造方法および多層配線基板
US6739048B2 (en) Process of fabricating a circuitized structure
JP2003023251A (ja) 多層プリント配線板
JP4291469B2 (ja) 多層プリント配線板およびその製造方法
JP4817516B2 (ja) 多層プリント配線板
JPH10247783A (ja) 多層プリント配線板およびその製造方法
JPH10247784A (ja) 多層プリント配線板およびその製造方法
JPH11251754A (ja) 多層プリント配線板
JP2000133941A (ja) 多層ビルドアップ配線板
JP4916524B2 (ja) 多層プリント配線板の製造方法
JPH11261232A (ja) 多層プリント配線板
JP3222097B2 (ja) プリント配線板の製造方法
JPH05308194A (ja) 多層印刷配線板の製造方法
JPH11307938A (ja) コア基板、コア基板の製造方法及び多層プリント配線板
JP4291470B2 (ja) 多層プリント配線板およびその製造方法
JPH0766560A (ja) ブラインドホールを有する多層プリント配線板の製造方法