JPH0637201A - 配線基板およびそれを用いた半導体集積回路装置 - Google Patents
配線基板およびそれを用いた半導体集積回路装置Info
- Publication number
- JPH0637201A JPH0637201A JP18903292A JP18903292A JPH0637201A JP H0637201 A JPH0637201 A JP H0637201A JP 18903292 A JP18903292 A JP 18903292A JP 18903292 A JP18903292 A JP 18903292A JP H0637201 A JPH0637201 A JP H0637201A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- pattern
- wiring pattern
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 配線基板に形成された配線パターンの特性イ
ンピーダンスを一定にする。 【構成】 パッケージ基板２を構成する絶縁層２ｃにお
いて、他の部分よりも幅の細い配線パターン６ａのパタ
ーン部６ａ1 が配置されている領域のみに、絶縁層２ｃ
よりも誘電率の高い絶縁体１２を埋設した。
ンピーダンスを一定にする。 【構成】 パッケージ基板２を構成する絶縁層２ｃにお
いて、他の部分よりも幅の細い配線パターン６ａのパタ
ーン部６ａ1 が配置されている領域のみに、絶縁層２ｃ
よりも誘電率の高い絶縁体１２を埋設した。
Description
【０００１】
【産業上の利用分野】本発明は、配線基板およびそれを
用いた半導体集積回路装置技術に関し、例えば多層プリ
ント配線基板およびそれをパッケージ基板として用いた
半導体集積回路装置に適用して有効な技術に関するもの
である。
用いた半導体集積回路装置技術に関し、例えば多層プリ
ント配線基板およびそれをパッケージ基板として用いた
半導体集積回路装置に適用して有効な技術に関するもの
である。
【０００２】
【従来の技術】従来の多層プリント配線基板は、絶縁基
板を多数枚積み重ねて構成されている。各絶縁基板の上
下面には、特性インピーダンスを整合させるために適当
な幅に形成された配線パターンが配置されている。異層
間の配線接続は、絶縁基板の上下面を貫通する孔内に導
体の形成されたスルーホールを通じて行われている。
板を多数枚積み重ねて構成されている。各絶縁基板の上
下面には、特性インピーダンスを整合させるために適当
な幅に形成された配線パターンが配置されている。異層
間の配線接続は、絶縁基板の上下面を貫通する孔内に導
体の形成されたスルーホールを通じて行われている。
【０００３】ところで、近年は、例えば配線パターンの
配置密度の向上に伴い、他の領域よりも間隔の狭い領域
に配線パターンの一部を敷設しなければならない場合が
ある。
配置密度の向上に伴い、他の領域よりも間隔の狭い領域
に配線パターンの一部を敷設しなければならない場合が
ある。
【０００４】この場合、配線パターンの全体の幅を細く
することが考えられるが、そのようにすると、配線パ
ターンの実際の幅が設計値の幅よりも大きくずれる箇所
が生じ、特性インピーダンスが劣化する、配線パター
ンの抵抗が大きくなり、信号の伝送波形が減衰する、
配線パターンに断線不良が発生し易くなり、製造歩留り
の低下や配線基板の寿命の短縮等、種々の問題が発生す
る。
することが考えられるが、そのようにすると、配線パ
ターンの実際の幅が設計値の幅よりも大きくずれる箇所
が生じ、特性インピーダンスが劣化する、配線パター
ンの抵抗が大きくなり、信号の伝送波形が減衰する、
配線パターンに断線不良が発生し易くなり、製造歩留り
の低下や配線基板の寿命の短縮等、種々の問題が発生す
る。
【０００５】そこで、従来は、例えば配線パターンにお
いて、他の領域よりも間隔が狭い領域に敷設される部分
の幅（あるいはそれ以降のパターン幅）を他の部分より
も細くするようにしていた。
いて、他の領域よりも間隔が狭い領域に敷設される部分
の幅（あるいはそれ以降のパターン幅）を他の部分より
も細くするようにしていた。
【０００６】なお、プリント配線基板については、例え
ば株式会社プレスジャーナル社、昭和６２年９月２８日
発行、月刊 セミコンダクタワールド（Semiconductor
World)臨時増刊号「 '８７〜 '８８ ハイブリッドテク
ノロジー」Ｐ４２〜Ｐ５４に記載があり、プリント配線
基板の構成材料や製造方法等について説明されている。
ば株式会社プレスジャーナル社、昭和６２年９月２８日
発行、月刊 セミコンダクタワールド（Semiconductor
World)臨時増刊号「 '８７〜 '８８ ハイブリッドテク
ノロジー」Ｐ４２〜Ｐ５４に記載があり、プリント配線
基板の構成材料や製造方法等について説明されている。
【０００７】
【発明が解決しようとする課題】ところが、配線パター
ンを部分的に細くする上記従来の技術においては、配線
パターンのインピーダンス整合について充分な考慮がな
されておらず、以下の問題があることを本発明者は見い
出した。
ンを部分的に細くする上記従来の技術においては、配線
パターンのインピーダンス整合について充分な考慮がな
されておらず、以下の問題があることを本発明者は見い
出した。
【０００８】すなわち、配線パターンを部分的に細くす
ると、配線パターンの特性インピーダンスが不均一とな
り、高速パルス信号の伝送の際に、特性インピーダンス
のミスマッチにより、反射波が発生し、信号波形に歪が
生じる結果、信号伝送速度が遅延する、システム自
体の動作マージンが狭くなる、製品の電気的特性を正
確に測定することができない、動作マージンを精度良
く測定することができない等、種々の問題があった。
ると、配線パターンの特性インピーダンスが不均一とな
り、高速パルス信号の伝送の際に、特性インピーダンス
のミスマッチにより、反射波が発生し、信号波形に歪が
生じる結果、信号伝送速度が遅延する、システム自
体の動作マージンが狭くなる、製品の電気的特性を正
確に測定することができない、動作マージンを精度良
く測定することができない等、種々の問題があった。
【０００９】本発明は上記課題に着目してなされたもの
であり、その目的は、配線基板に形成された配線パター
ンの特性インピーダンスを一定にすることのできる技術
を提供することにある。
であり、その目的は、配線基板に形成された配線パター
ンの特性インピーダンスを一定にすることのできる技術
を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、請求項１記載の発明は、絶縁基
板上に配線パターンを有する配線基板であって、前記絶
縁基板の構成材料とは電気的特性の異なる絶縁体を前記
絶縁基板に埋設した配線基板構造とするものである。
板上に配線パターンを有する配線基板であって、前記絶
縁基板の構成材料とは電気的特性の異なる絶縁体を前記
絶縁基板に埋設した配線基板構造とするものである。
【００１３】
【作用】上記した手段によれば、例えば絶縁基板におい
て、他の部分よりも幅の細い配線パターン部が配置され
ている領域に、絶縁基板の構成材料よりも誘電率の高い
絶縁体を埋設することにより、配線パターンにおいて幅
の細い部分では、通常、リアクタンス成分が増大する
が、その配線パターンでの容量が絶縁体により増大する
ので、配線パターンの特性インピーダンス（Ｌ／Ｃの平
方根で近似）を一定にすることができる。
て、他の部分よりも幅の細い配線パターン部が配置され
ている領域に、絶縁基板の構成材料よりも誘電率の高い
絶縁体を埋設することにより、配線パターンにおいて幅
の細い部分では、通常、リアクタンス成分が増大する
が、その配線パターンでの容量が絶縁体により増大する
ので、配線パターンの特性インピーダンス（Ｌ／Ｃの平
方根で近似）を一定にすることができる。
【００１４】
【実施例】図１は本発明の一実施例である配線基板の要
部断面図、図２は図１の配線基板を用いた半導体集積回
路装置の断面図、図３は図１の配線基板の全体平面図、
図４は図３の配線基板の要部平面図、図５〜図１２は図
１の配線基板の製造工程中における要部断面図である。
部断面図、図２は図１の配線基板を用いた半導体集積回
路装置の断面図、図３は図１の配線基板の全体平面図、
図４は図３の配線基板の要部平面図、図５〜図１２は図
１の配線基板の製造工程中における要部断面図である。
【００１５】図２に示す本実施例の半導体集積回路装置
はＰＧＡ（Pin Grid Array）１である。ＰＧＡ１を構成
するパッケージ基板（配線基板）２は、例えば後述する
複数の絶縁層が積層されてなる。
はＰＧＡ（Pin Grid Array）１である。ＰＧＡ１を構成
するパッケージ基板（配線基板）２は、例えば後述する
複数の絶縁層が積層されてなる。
【００１６】パッケージ基板２の上面中央部には、チッ
プ実装部３が形成されている。チップ実装部３は、例え
ば銅（Ｃｕ）からなり、その表面には、例えばニッケル
（Ｎｉ）−金（Ａｕ）メッキ処理が施されている。
プ実装部３が形成されている。チップ実装部３は、例え
ば銅（Ｃｕ）からなり、その表面には、例えばニッケル
（Ｎｉ）−金（Ａｕ）メッキ処理が施されている。
【００１７】チップ実装部３上には、半導体チップ４が
その主面を上に向けた状態で実装されている。半導体チ
ップ４は、例えばフィラー入り低応力樹脂からなる接着
剤によってチップ実装部３と接合されている。
その主面を上に向けた状態で実装されている。半導体チ
ップ４は、例えばフィラー入り低応力樹脂からなる接着
剤によってチップ実装部３と接合されている。
【００１８】半導体チップ４は、例えば単結晶シリコン
（Ｓｉ）からなり、その主面側には、例えばＣＭＯＳゲ
ートアレイ等のような半導体集積回路（図示せず）が形
成されている。その半導体集積回路は、ボンディングワ
イヤ５を介してパッケージ基板２上に形成された配線パ
ターン６ａの一端と電気的に接続されている。また、配
線パターン６ａの他端には、ランドパターン６ｂが形成
されている。
（Ｓｉ）からなり、その主面側には、例えばＣＭＯＳゲ
ートアレイ等のような半導体集積回路（図示せず）が形
成されている。その半導体集積回路は、ボンディングワ
イヤ５を介してパッケージ基板２上に形成された配線パ
ターン６ａの一端と電気的に接続されている。また、配
線パターン６ａの他端には、ランドパターン６ｂが形成
されている。
【００１９】パッケージ基板２においてランドパターン
６ｂが形成された位置には、パッケージ基板２の上下面
を貫通するスルーホール７が穿孔されている。スルーホ
ール７の内壁面には、例えばＣｕ等のような導体メッキ
が施されている。スルーホール７内には、リードピン８
が嵌合されている。リードピン８は、例えば４２アロイ
またはコバールからなり、その表面には所定の導体メッ
キが施されている。
６ｂが形成された位置には、パッケージ基板２の上下面
を貫通するスルーホール７が穿孔されている。スルーホ
ール７の内壁面には、例えばＣｕ等のような導体メッキ
が施されている。スルーホール７内には、リードピン８
が嵌合されている。リードピン８は、例えば４２アロイ
またはコバールからなり、その表面には所定の導体メッ
キが施されている。
【００２０】また、パッケージ基板２の上面において、
半導体チップ４の外周には、半導体チップ４を取り囲む
ダム９が、例えばシリコン系の接着剤によりパッケージ
基板２上に接合された状態で設置されている。ダム９
は、例えばアルミニウム（Ａｌ）からなり、その表面に
は、絶縁性および耐腐食性等の観点からアルマイト処理
が施されている。
半導体チップ４の外周には、半導体チップ４を取り囲む
ダム９が、例えばシリコン系の接着剤によりパッケージ
基板２上に接合された状態で設置されている。ダム９
は、例えばアルミニウム（Ａｌ）からなり、その表面に
は、絶縁性および耐腐食性等の観点からアルマイト処理
が施されている。
【００２１】ダム９によって囲まれた領域内には、半導
体チップ４およびボンディングワイヤ５を充分に被覆す
る量のシリコーンゲル１０が充填されている。これによ
り、半導体チップ４の耐湿性が確保され、また、応力に
よるボンディングワイヤ５の変形等が抑制されている。
体チップ４およびボンディングワイヤ５を充分に被覆す
る量のシリコーンゲル１０が充填されている。これによ
り、半導体チップ４の耐湿性が確保され、また、応力に
よるボンディングワイヤ５の変形等が抑制されている。
【００２２】ダム９の上面には、半導体チップ４を封止
するためのキャップ１１がシリコン系の接着剤等により
接合されている。キャップ１１は、Ａｌからなり、その
表面には、絶縁性および耐腐食性等の観点からアルマイ
ト処理が施されている。なお、図示はしないが、キャッ
プ１１の上面に放熱フィンを接合しても良い。
するためのキャップ１１がシリコン系の接着剤等により
接合されている。キャップ１１は、Ａｌからなり、その
表面には、絶縁性および耐腐食性等の観点からアルマイ
ト処理が施されている。なお、図示はしないが、キャッ
プ１１の上面に放熱フィンを接合しても良い。
【００２３】次に、上記した本実施例のパッケージ基板
２を図１、図３および図４によって詳細に説明する。
２を図１、図３および図４によって詳細に説明する。
【００２４】上述したようにパッケージ基板２の上面に
は、図３に示すように、複数の配線パターン６ａおよび
ランドパターン６ｂが形成されている。
は、図３に示すように、複数の配線パターン６ａおよび
ランドパターン６ｂが形成されている。
【００２５】配線パターン６ａは、パッケージ基板２の
中心からパッケージ基板２の外周方向に沿って延在され
て形成されている。ランドパターン６ｂは、配線パター
ン６ａと一体的に円形状にパターニングされている。
中心からパッケージ基板２の外周方向に沿って延在され
て形成されている。ランドパターン６ｂは、配線パター
ン６ａと一体的に円形状にパターニングされている。
【００２６】配線パターン６ａおよびランドパターン６
ｂは、例えばＣｕからなり、チップ実装部３をパターン
ニングする際に同時に形成される。なお、配線パターン
６ａにおいてボンディングワイヤ５（図２参照）が接合
される部分およびランドパターン６ｂの表面には、例え
ばＮｉ−Ａｕメッキが施されている。
ｂは、例えばＣｕからなり、チップ実装部３をパターン
ニングする際に同時に形成される。なお、配線パターン
６ａにおいてボンディングワイヤ５（図２参照）が接合
される部分およびランドパターン６ｂの表面には、例え
ばＮｉ−Ａｕメッキが施されている。
【００２７】図３の要部平面図を図４に示す。図４に示
すように、同一の配線パターン６ａにおいても位置によ
って他の部分より幅の細いパターン部６ａ1 が形成され
ている。これは、配置される領域の間隔、図４では、ラ
ンドパターン６ｂ，６ｂの間隔が狭いためである。
すように、同一の配線パターン６ａにおいても位置によ
って他の部分より幅の細いパターン部６ａ1 が形成され
ている。これは、配置される領域の間隔、図４では、ラ
ンドパターン６ｂ，６ｂの間隔が狭いためである。
【００２８】ここで、図４のＩ−Ｉ線の断面図、すなわ
ち、配線パターン６ａの幅の細いパターン部６ａ1 の配
置された箇所におけるパッケージ基板２の断面図を図１
に示す。
ち、配線パターン６ａの幅の細いパターン部６ａ1 の配
置された箇所におけるパッケージ基板２の断面図を図１
に示す。
【００２９】パッケージ基板２は、複数の絶縁層（絶縁
基板）２ａ〜２ｃが積層されて形成されている。絶縁層
２ａ〜２ｃは、例えばポリイミド樹脂またはガラスエポ
キシ樹脂からなる。なお、絶縁層２ａ〜２ｃ間にも配線
パターン６ａが形成されている。
基板）２ａ〜２ｃが積層されて形成されている。絶縁層
２ａ〜２ｃは、例えばポリイミド樹脂またはガラスエポ
キシ樹脂からなる。なお、絶縁層２ａ〜２ｃ間にも配線
パターン６ａが形成されている。
【００３０】ただし、本実施例においては、配線パター
ン６ａの幅の細いパターン部６ａ1の下方に、絶縁層２
ｃよりも誘電率の高い絶縁材料、例えばオルソクレゾー
ルノボラック型エポキシ樹脂、ビフェニール骨格型エポ
キシ樹脂（２官能）またはビフェニール骨格型エポキシ
樹脂（３官能）等からなる絶縁体１２が埋め込まれてい
る。
ン６ａの幅の細いパターン部６ａ1の下方に、絶縁層２
ｃよりも誘電率の高い絶縁材料、例えばオルソクレゾー
ルノボラック型エポキシ樹脂、ビフェニール骨格型エポ
キシ樹脂（２官能）またはビフェニール骨格型エポキシ
樹脂（３官能）等からなる絶縁体１２が埋め込まれてい
る。
【００３１】通常、配線パターン６ａの幅の細いパター
ン部６ａ1 においてはリアクタンスが増大し特性インピ
ーダンスが不均一となるが、本実施例においては、その
パターン部６ａ1 の下方に絶縁層２ｃよりも誘電率の高
い絶縁体１２を埋設することにより、そのパターン部６
ａ1 での容量が増大するので、配線パターン６ａの特性
インピーダンス（Ｌ／Ｃの平方根で近似）を一定にする
ことが可能な構造となっている。
ン部６ａ1 においてはリアクタンスが増大し特性インピ
ーダンスが不均一となるが、本実施例においては、その
パターン部６ａ1 の下方に絶縁層２ｃよりも誘電率の高
い絶縁体１２を埋設することにより、そのパターン部６
ａ1 での容量が増大するので、配線パターン６ａの特性
インピーダンス（Ｌ／Ｃの平方根で近似）を一定にする
ことが可能な構造となっている。
【００３２】次に、パッケージ基板２の製造方法例を図
５〜図１２によって説明する。
５〜図１２によって説明する。
【００３３】まず、図５に示すように、絶縁層２ｃを用
意する。絶縁層２ｃの一方の面には、例えばＣｕからな
る金属膜６が被着されている。また、その他方の面に
は、フォトレジスト膜１３が堆積されている。
意する。絶縁層２ｃの一方の面には、例えばＣｕからな
る金属膜６が被着されている。また、その他方の面に
は、フォトレジスト膜１３が堆積されている。
【００３４】続いて、図６に示すように、フォトレジス
ト膜１３をパターニングする。これにより、配線パター
ン６ａのパターン部６ａ1 （図１参照）が配置される領
域の絶縁層２ｃを露出させる。
ト膜１３をパターニングする。これにより、配線パター
ン６ａのパターン部６ａ1 （図１参照）が配置される領
域の絶縁層２ｃを露出させる。
【００３５】その後、図７に示すように、フォトレジス
ト膜１３をエッチングマスクとして、フォトレジスト膜
１３から露出する絶縁層２ｃの一部分をエッチング除去
して穴１４を穿孔する。
ト膜１３をエッチングマスクとして、フォトレジスト膜
１３から露出する絶縁層２ｃの一部分をエッチング除去
して穴１４を穿孔する。
【００３６】次いで、絶縁層２ｃに穿孔された穴１４
に、図８に示すように、絶縁層２ｃよりも誘電率の高い
材料、例えばオルソクレゾールノボラック型エポキシ樹
脂、ビフェニール骨格型エポキシ樹脂（２官能）または
ビフェニール骨格型エポキシ樹脂（３官能）等からなる
絶縁体１２を充填する。
に、図８に示すように、絶縁層２ｃよりも誘電率の高い
材料、例えばオルソクレゾールノボラック型エポキシ樹
脂、ビフェニール骨格型エポキシ樹脂（２官能）または
ビフェニール骨格型エポキシ樹脂（３官能）等からなる
絶縁体１２を充填する。
【００３７】続いて、フォトレジスト膜１３を除去した
後、金属膜６をフォトリソグラフィ技術によってパター
ンニングして、図９に示すように、配線パターン６ａを
形成する。
後、金属膜６をフォトリソグラフィ技術によってパター
ンニングして、図９に示すように、配線パターン６ａを
形成する。
【００３８】その後、絶縁層２ｃおよび通常の方法で製
造された絶縁層２ａ，２ｂを接着剤等を挟んで積み重ね
た後、それら絶縁層２ａ〜２ｃを圧着し、図１０に示す
パッケージ基板２を製造する。
造された絶縁層２ａ，２ｂを接着剤等を挟んで積み重ね
た後、それら絶縁層２ａ〜２ｃを圧着し、図１０に示す
パッケージ基板２を製造する。
【００３９】最後に、図１１に示すように、パッケージ
基板２の所定位置に、図示しないドリル等によってスル
ーホール７を穿孔した後、図１２に示すように、スルー
ホール７およびパッケージ基板２の上下面においてスル
ーホール７の口部近傍に所定のメッキ法によってそれぞ
れ導体１５およびランドパターン６ｂを形成する。
基板２の所定位置に、図示しないドリル等によってスル
ーホール７を穿孔した後、図１２に示すように、スルー
ホール７およびパッケージ基板２の上下面においてスル
ーホール７の口部近傍に所定のメッキ法によってそれぞ
れ導体１５およびランドパターン６ｂを形成する。
【００４０】このように本実施例によれば、以下の効果
を得ることが可能となる。
を得ることが可能となる。
【００４１】(1).パッケージ基板２上の配線パターン６
ａにおいて幅の細いパターン部６ａ1が配置されている
領域におけるパッケージ基板２の絶縁層２ｃに、絶縁層
２ｃの構成材料よりも誘電率の高い絶縁体１２を埋設す
ることにより、そのパターン部６ａ1 での容量が増大す
るので、配線パターン６ａの特性インピーダンス（Ｌ／
Ｃの平方根で近似）を一定にすることができ、配線パタ
ーン６ａに高速パルス信号を伝送する際に、反射波およ
びそれに起因する信号波形の歪が発生するのを抑制する
ことが可能となる。
ａにおいて幅の細いパターン部６ａ1が配置されている
領域におけるパッケージ基板２の絶縁層２ｃに、絶縁層
２ｃの構成材料よりも誘電率の高い絶縁体１２を埋設す
ることにより、そのパターン部６ａ1 での容量が増大す
るので、配線パターン６ａの特性インピーダンス（Ｌ／
Ｃの平方根で近似）を一定にすることができ、配線パタ
ーン６ａに高速パルス信号を伝送する際に、反射波およ
びそれに起因する信号波形の歪が発生するのを抑制する
ことが可能となる。
【００４２】(2).上記(1) により、信号伝送速度の遅延
を抑制することが可能となる。
を抑制することが可能となる。
【００４３】(3).上記(1) により、システム自体の動作
マージンを確保することが可能となる。
マージンを確保することが可能となる。
【００４４】(4).上記(1) により、製品の電気的特性の
測定精度を向上させることが可能となる。
測定精度を向上させることが可能となる。
【００４５】(5).上記(1) により、動作マージンの測定
精度を向上させることが可能となる。
精度を向上させることが可能となる。
【００４６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４７】例えば前記実施例においては、パッケージ
基板に埋設した絶縁体をオルソクレゾールノボラック型
エポキシ樹脂、ビフェニール骨格型エポキシ樹脂（２官
能）またはビフェニール骨格型エポキシ樹脂（３官能）
等とした場合について説明したが、これに限定されるも
のではなく種々変更可能であり、例えば上記樹脂にＡｌ
等からなる金属粉を混ぜて構成しても良い。これによ
り、誘電率を調節することが可能となる。
基板に埋設した絶縁体をオルソクレゾールノボラック型
エポキシ樹脂、ビフェニール骨格型エポキシ樹脂（２官
能）またはビフェニール骨格型エポキシ樹脂（３官能）
等とした場合について説明したが、これに限定されるも
のではなく種々変更可能であり、例えば上記樹脂にＡｌ
等からなる金属粉を混ぜて構成しても良い。これによ
り、誘電率を調節することが可能となる。
【００４８】また、絶縁体に変えて金属体を配線パター
ン等と電気的に接続されない状態でパッケージ基板に埋
設するようにしても良い。
ン等と電気的に接続されない状態でパッケージ基板に埋
設するようにしても良い。
【００４９】また、前記実施例においては、絶縁体を埋
め込む穴をエッチングによって形成した場合について説
明したが、これに限定されるものではなく種々変更可能
であり、例えば機械的に穴開けしても良い。
め込む穴をエッチングによって形成した場合について説
明したが、これに限定されるものではなく種々変更可能
であり、例えば機械的に穴開けしても良い。
【００５０】また、前記実施例においては、ポリイミド
樹脂またはガラスエポキシ樹脂等からなるパッケージ基
板に本発明を適用した場合について説明したが、これに
限定されるものではなく、例えばセラミック等からなる
パッケージ基板にも適用可能である。
樹脂またはガラスエポキシ樹脂等からなるパッケージ基
板に本発明を適用した場合について説明したが、これに
限定されるものではなく、例えばセラミック等からなる
パッケージ基板にも適用可能である。
【００５１】また、前記実施例においては、半導体チッ
プの主面を上方に向けた状態でパッケージ基板に実装す
る、フェイスアップ型のＰＧＡに本発明を適用した場合
について説明したが、これに限定されるものではなく、
例えば半導体チップを熱拡散板の下面に実装し、半導体
チップの主面が下方に向く状態となるフェイスダウン型
のＰＧＡに適用することも可能である。また、ＰＧＡに
限定されるものではなく種々変更可能であり、例えば樹
脂からなるパッケージ基板を有するフラットパッケージ
型の半導体集積回路装置に適用することも可能である。
プの主面を上方に向けた状態でパッケージ基板に実装す
る、フェイスアップ型のＰＧＡに本発明を適用した場合
について説明したが、これに限定されるものではなく、
例えば半導体チップを熱拡散板の下面に実装し、半導体
チップの主面が下方に向く状態となるフェイスダウン型
のＰＧＡに適用することも可能である。また、ＰＧＡに
限定されるものではなく種々変更可能であり、例えば樹
脂からなるパッケージ基板を有するフラットパッケージ
型の半導体集積回路装置に適用することも可能である。
【００５２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置の樹脂のパッケージ基板に適用した場合に
ついて説明したが、これに限定されず種々適用可能であ
り、例えば単体の電子部品やＬＳＩを実装する大形のプ
リント配線基板（配線基板）または図１３に示すような
モジュール基板（配線基板）１６等、他の配線基板に適
用することも可能である。
なされた発明をその背景となった利用分野である半導体
集積回路装置の樹脂のパッケージ基板に適用した場合に
ついて説明したが、これに限定されず種々適用可能であ
り、例えば単体の電子部品やＬＳＩを実装する大形のプ
リント配線基板（配線基板）または図１３に示すような
モジュール基板（配線基板）１６等、他の配線基板に適
用することも可能である。
【００５３】なお、図１３において、モジュール基板１
６の右端に配置された複数のパターン１７は、モジュー
ル基板１６の配線と外部装置とを電気的に接続するため
の外部端子である。
６の右端に配置された複数のパターン１７は、モジュー
ル基板１６の配線と外部装置とを電気的に接続するため
の外部端子である。
【００５４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００５５】すなわち、上記した手段によれば、例えば
絶縁基板において、他の部分よりも幅の細い配線パター
ン部分が配置されている領域に、絶縁基板の構成材料よ
りも誘電率の高い絶縁体を埋設することにより、配線パ
ターンにおいて幅の細い部分では、通常、リアクタンス
成分が増大するが、その配線パターン間での容量が絶縁
体により増大するので、配線パターンの特性インピーダ
ンス（Ｌ／Ｃの平方根で近似）を一定にすることが可能
となる。
絶縁基板において、他の部分よりも幅の細い配線パター
ン部分が配置されている領域に、絶縁基板の構成材料よ
りも誘電率の高い絶縁体を埋設することにより、配線パ
ターンにおいて幅の細い部分では、通常、リアクタンス
成分が増大するが、その配線パターン間での容量が絶縁
体により増大するので、配線パターンの特性インピーダ
ンス（Ｌ／Ｃの平方根で近似）を一定にすることが可能
となる。
【００５６】このため、配線パターンに高速パルス信号
を伝送する際に反射波およびそれに起因する信号波形の
歪が発生するのを抑制することができるので、信号伝
送速度の遅延を抑制することが可能となる、システム
自体の動作マージンを確保することが可能となる、製
品の電気的特性の測定精度を向上させることが可能とな
る、動作マージンの測定精度を向上させることが可能
となる。
を伝送する際に反射波およびそれに起因する信号波形の
歪が発生するのを抑制することができるので、信号伝
送速度の遅延を抑制することが可能となる、システム
自体の動作マージンを確保することが可能となる、製
品の電気的特性の測定精度を向上させることが可能とな
る、動作マージンの測定精度を向上させることが可能
となる。
【図１】本発明の一実施例である配線基板の要部断面図
である。
である。
【図２】図１の配線基板を用いた半導体集積回路装置の
断面図である。
断面図である。
【図３】図１の配線基板の全体平面図である。
【図４】図３の配線基板の要部平面図である。
【図５】図１の配線基板の製造工程中における要部断面
図である。
図である。
【図６】図１の配線基板の製造工程中における要部断面
図である。
図である。
【図７】図１の配線基板の製造工程中における要部断面
図である。
図である。
【図８】図１の配線基板の製造工程中における要部断面
図である。
図である。
【図９】図１の配線基板の製造工程中における要部断面
図である。
図である。
【図１０】図１の配線基板の製造工程中における要部断
面図である。
面図である。
【図１１】図１の配線基板の製造工程中における要部断
面図である。
面図である。
【図１２】図１の配線基板の製造工程中における要部断
面図である。
面図である。
【図１３】本発明の他の実施例である配線基板の全体平
面図である。
面図である。
１ ＰＧＡ（半導体集積回路装置） ２ パッケージ基板（配線基板） ２ａ 絶縁層（絶縁基板） ２ｂ 絶縁層（絶縁基板） ２ｃ 絶縁層（絶縁基板） ３ チップ実装部 ４ 半導体チップ ５ ボンディングワイヤ ６ 金属膜 ６ａ 配線パターン ６ａ1 パターン部 ６ｂ ランドパターン ７ スルーホール ８ リードピン ９ ダム １０ シリコーンゲル １１ キャップ １２ 絶縁体 １３ フォトレジスト膜 １４ 穴 １５ 導体 １６ モジュール基板（配線基板） １７ パターン
Claims (5)
- 【請求項１】 絶縁基板上に配線パターンを有する配線
基板であって、前記絶縁基板の構成材料とは電気的特性
の異なる絶縁体を前記絶縁基板に埋設したことを特徴と
する配線基板。 - 【請求項２】 前記絶縁基板において、他の部分よりも
幅の細い配線パターン部が配置されている領域に、前記
絶縁体として、前記絶縁基板の構成材料よりも誘電率の
高い絶縁体を埋設したことを特徴とする請求項１記載の
配線基板。 - 【請求項３】 前記絶縁体は、所定の絶縁材料に金属粉
を混ぜて構成したことを特徴とする請求項２記載の配線
基板。 - 【請求項４】 前記絶縁基板を多数積層してなることを
特徴とする請求項１、２または３記載の配線基板。 - 【請求項５】 前記配線基板上に実装された半導体チッ
プをキャップによって気密封止してなる請求項１、２、
３または４記載の配線基板を用いた半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18903292A JPH0637201A (ja) | 1992-07-16 | 1992-07-16 | 配線基板およびそれを用いた半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18903292A JPH0637201A (ja) | 1992-07-16 | 1992-07-16 | 配線基板およびそれを用いた半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637201A true JPH0637201A (ja) | 1994-02-10 |
Family
ID=16234159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18903292A Pending JPH0637201A (ja) | 1992-07-16 | 1992-07-16 | 配線基板およびそれを用いた半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637201A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1083779A1 (en) * | 1998-05-19 | 2001-03-14 | Ibiden Co., Ltd. | Printed circuit board and method of production thereof |
-
1992
- 1992-07-16 JP JP18903292A patent/JPH0637201A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1083779A1 (en) * | 1998-05-19 | 2001-03-14 | Ibiden Co., Ltd. | Printed circuit board and method of production thereof |
| EP1083779A4 (en) * | 1998-05-19 | 2004-08-25 | Ibiden Co Ltd | PRINTED CIRCUIT AND METHOD FOR MANUFACTURING THE SAME |
| US7332816B2 (en) | 1998-05-19 | 2008-02-19 | Ibiden Co., Ltd. | Method of fabricating crossing wiring pattern on a printed circuit board |
| EP1670300A3 (en) * | 1998-05-19 | 2008-12-03 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method of printed wiring board |
| US7525190B2 (en) | 1998-05-19 | 2009-04-28 | Ibiden Co., Ltd. | Printed wiring board with wiring pattern having narrow width portion |
| US8018046B2 (en) | 1998-05-19 | 2011-09-13 | Ibiden Co., Ltd. | Printed wiring board with notched conductive traces |
| US8629550B2 (en) | 1998-05-19 | 2014-01-14 | Ibiden Co., Ltd. | Printed wiring board with crossing wiring pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| JP3108716B2 (ja) | 半導体チップスケール半導体パッケージ及びその製造方法 | |
| US6037665A (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US5886415A (en) | Anisotropic conductive sheet and printed circuit board | |
| KR100820531B1 (ko) | Ｌｇａ형 반도체장치용 배선기판, ｌｇａ형 반도체장치 및ｌｇａ형 반도체장치용 배선기판의 제조방법 | |
| KR100309957B1 (ko) | 반도체장치 | |
| US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JP2002158312A (ja) | ３次元実装用半導体パッケージ、その製造方法、および半導体装置 | |
| KR20020043188A (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20000035210A (ko) | 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법 | |
| US20200279814A1 (en) | Wiring structure and method for manufacturing the same | |
| JP3877095B2 (ja) | 半導体装置 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| US6320250B1 (en) | Semiconductor package and process for manufacturing the same | |
| JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
| US20200279804A1 (en) | Wiring structure and method for manufacturing the same | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP3105437B2 (ja) | 半導体素子パッケージ及びその製造方法 | |
| JPH0637201A (ja) | 配線基板およびそれを用いた半導体集積回路装置 | |
| TW200939442A (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips | |
| JPH11163217A (ja) | 半導体装置 | |
| JPH10125721A (ja) | 半導体装置 |