KR20160143740A - 메모리 셀들, 반도체 구조들, 반도체 디바이스들, 및 제조의 방법들 - Google Patents

메모리 셀들, 반도체 구조들, 반도체 디바이스들, 및 제조의 방법들 Download PDF

Info

Publication number
KR20160143740A
KR20160143740A KR1020167030845A KR20167030845A KR20160143740A KR 20160143740 A KR20160143740 A KR 20160143740A KR 1020167030845 A KR1020167030845 A KR 1020167030845A KR 20167030845 A KR20167030845 A KR 20167030845A KR 20160143740 A KR20160143740 A KR 20160143740A
Authority
KR
South Korea
Prior art keywords
species
magnetic
region
trap
precursor
Prior art date
Application number
KR1020167030845A
Other languages
English (en)
Other versions
KR101960148B1 (ko
Inventor
거티 에스. 샌더
수미트 씨. 팬데이
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20160143740A publication Critical patent/KR20160143740A/ko
Application granted granted Critical
Publication of KR101960148B1 publication Critical patent/KR101960148B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • H01L43/02—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

자기 셀들은 확산성 종들 및 적어도 하나의 다른 종들을 포함하는 전조 자기 재료로 형성된 자기 영역을 포함한다. 아몰퍼스 영역은 자기 영역에 근접하고 확산성 종들에 대하여 화학적 친화도 및 적어도 하나의 트랩 사이트를 갖는 적어도 하나의 어트랙터 종들을 포함하는 전조 트랩 재료로 형성된다. 확산성 종들은 전조 자기 재료로부터 확산성 종들이 트랩 사이트들사이에서 적어도 하나의 어트랙터 종들에 결합하는 전조 트랩 재료로 전달된다. 강화된 트랩 재료의 종들은 강화된 트랩 재료가 아몰퍼스가 되거나 또는 아몰퍼스에 머물러 있도록 혼합될 수 있다. 공핍된 자기 재료는 그런다음 아몰퍼스, 강화된 트랩 재료로부터 간섭없이 이웃하는 결정질 재료로부터의 진행을 통하여 결정화될 수 있다. 이것이 고 터널 자기저항 및 고 자기 이방성 세기를 가능하게 한다. 제조 방법들 및 반도체 디바이스들이 또한 개시된다.

Description

메모리 셀들, 반도체 구조들, 반도체 디바이스들, 및 제조의 방법들 {MEMORY CELLS, SEMICONDUCTOR STRUCTURES, SEMICONDUCTOR DEVICES, AND METHODS OF FABRICATION}
우선권 주장
본 출원은 “메모리 셀들, 반도체 구조들, 반도체 디바이스들, 및 제조의 방법들”에 대하여, 2014년 4월 9일에 출원된, 미국 특허 출원 일련 번호 제14/249,183호의 출원일의 이익을 주장한다.
기술분야
본 개시는, 다양한 실시예들에서, 전반적으로 메모리 디바이스 설계 및 제조의 분야에 관한 것이다. 보다 상세하게는, 본 개시는 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀들로 특성화된 메모리 셀들의 설계 및 제조, 이런 메모리 셀들에 사용되는 반도체 구조들 및 이런 메모리 셀들을 통합한 반도체 디바이스들에 관한 것이다.
자기 랜덤 액세스 메모리(MRAM)는 자기저항에 기초한 비-휘발성 컴퓨터 메모리 기술이다. 일 유형의 MRAM 셀은 기판에 의해 지지되는 자기 셀 코어(magnetic cell core)를 포함하는 스핀 토크 전달 MRAM(STT-MRAM) 셀이다. 자기 셀 코어는 적어도 두 개의 자기 영역들, 예를 들어, 그 사이에 비-자기 영역을 갖는 “고정 영역(fixed region)" 및 “자유 영역(free region)"을 포함한다. 자유 영역 및 고정 영역은 영역들의 폭(width)과 수평으로 방위되거나 (“평면내 (in plane)") 또는 수직으로 방위된 (“평면외 (out-of-plane)") 자기 방위(magnetic orientation)를 나타낼 수 있다. 고정 영역은 실질적으로 고정된 (예를 들어, 스위칭 가능하지 않은) 자기 방위를 갖는 자기 재료를 포함한다. 반면에, 자유 영역은 셀의 동작 동안, “평행(parallel)" 구성과 “비-평행(anti-parallel)" 구성간에 스위치 될 수 있는 자기 방위를 갖는 자기 재료를 포함한다. 평행 구성에서, 고정 영역 및 자유 영역의 자기 방위들은 동일한 방향 (예를 들어, 개별적으로, 북쪽 및 북쪽, 동쪽 및 동쪽, 남쪽 및 남쪽, 또는 서쪽 및 서쪽)으로 향한다. “비-평행” 구성에서, 고정 영역 및 자유 영역의 자기 방위들은 반대 방향들 (예를 들어, 개별적으로, 북쪽 및 남쪽, 동쪽 및 서쪽, 남쪽 및 북쪽, 또는 서쪽 및 동쪽)로 향한다. 평행 구성에서는, STT-MRAM 셀은 자기저항 엘리먼트들 (예를 들어, 고정 영역 및 자유 영역)을 가로질러 더 낮은 전기 저항을 나타낸다. 더 낮은 전기 저항의 이러한 상태는 MRAM 셀의 “0” 로직 상태(logic state)로서 정의될 수 있다. 비-평행 구성에서는, STT-MRAM 셀은 자기저항 엘리먼트들을 가로질러 더 높은 전기 저항을 나타낸다. 높은 전기 저항의 이러한 상태는 STT-MRAM 셀의 “1” 로직 상태로서 정의될 수 있다.
자유 영역의 자기 방위의 스위칭은 프로그래밍 전류(programming current)를 자기 셀 코어 그리고 그 내부에 고정 및 자유 영역들에 통과시킴으로써 성취될 수 있다. 고정 영역은 프로그래밍 전류의 전자 스핀을 극성화(polarize)시키며, 토크는 스핀-극성화 전류가 코어를 통과할 때 생성된다. 스핀-극성화된(spin-polarized) 전자 전류는 자유 영역 상에 토크를 발휘한다. 코어를 통과하는 스핀-극성화된 전자 전류의 토크가 자유 영역의 임계 스위칭 전류 밀도 (Jc)보다 더 클 때, 자유 영역의 자기 방위의 방향이 스위치된다. 따라서, 자기 영역들을 가로질러 전기 저항을 바꾸기 하기 위해 프로그래밍 전류가 사용될 수 있다. 자기저항 엘리먼트들을 가로지른 결과 고 또는 저 저항 상태들이 MRAM 셀의 기록 및 판독 동작들을 가능하게 한다. 희망하는 로직 상태와 관련하여 평행 구성 및 비-평행 구성 중 하나를 달성하기 위한 자유 영역의 자기 방위의 스위칭 후에, MRAM 셀이 상이한 구성으로 (즉, 상이한 로직 상태로) 재 기록될 때 까지 자유 영역의 자기 방위는 “저장(storage)" 스테이지 동안에, 일반적으로 유지되는 것이 희망된다.
자기 영역의 자기 이방성 (“MA : magnetic anisotropy)"은 재료의 자기 특성들의 방향 의존성의 표시이다. 따라서, MA는 또한 그것의 방위의 변경 대 그것의 저항 및 재료의 자기 방위의 세기의 표시이다. 임의 비자기 재료 (예를 들어, 옥사이드(oxide) 재료)와 자기 재료사이의 상호작용은 MRAM 셀 및 자기 재료의 전체 MA 세기에 추가하여, 자기 재료의 표면을 따라서 MA (예를 들어, MA 세기 증가)를 유도할 수 있다. 고 MA 세기로 자기 방위를 나타내는 자기 재료는 저 MA 세기로 자기 방위를 나타내는 자기 재료보다 그것의 자기 방위의 변경을 하기가 쉽지 않을 수 있다. 따라서, 고 MA 세기를 갖는 자유 영역은 저 MA 세기를 갖는 자유 영역보다 저장 동안에 더 안정적일 수 있다.
자유 영역들의 다른 유익한 특성들은 자유 영역들의 마이크로구조와 종종 관련된다. 이들 특성들은 예를 들어, 셀의 터널 자기저항 (“TMR : tunnel magnetoresistance)"을 포함한다. TMR는 비-평행 구성에서의 셀의 전기 저항(Rap)과 평행 구성에서의 그것의 저항(Rp )의 차이 대 Rp의 비율이다 (즉, TMR = (Rap - Rp)/Rp). 일반적으로, 그것의 자기 재료의 마이크로구조에서 더 적은 구조상의 결함(defect)들을 갖는 일관된 결정 구조(예를 들어, bcc(001) 결정 구조)를 갖는 자유 영역은 구조상의 결함들을 갖는 얇은 자유 영역보다 더 큰 TMR을 갖는다. 고 TMR를 갖는 셀은 고 판독(read-out)신호를 가질 수 있고, 이는 동작 동안 MRAM 셀의 판독을 가속화할 수 있다. 고 TMR은 또한 낮은 프로그래밍 전류의 사용을 가능하게 한다.
고 MA 세기를 갖고 고 TMR에 도움이 되는 마이크로구조들을 갖는 자유 영역들을 형성하기 위한 노력들이 이루어져왔다. 그러나, 바람직한 특성 - 예컨대 고 MA, 고 TMR, 또는 둘 모두를 가능하게 하는 특성 - 을 촉진시키는 조성물들 및 제조 조건들은 종종 MRAM 셀의 다른 특성들 또는 성능을 억제시키기 때문에, 고 MA 세기 및 고 TMR 양쪽 모두를 갖는 MRAM 셀들을 형성하는 것은 난제들을 제시하여왔다.
예를 들어, 희망하는 결정 구조에서 자기 재료를 형성하기 위한 노력들은 희망하는 결정 구조를 이웃한 재료 (본 출원에서 “시드 재료(seed material)"로 언급되는)로부터 자기 재료 (본 출원에서 “타겟 자기 재료(targeted magnetic material)"로 언급되는)까지 진행시키는 단계를 포함한다. 그러나, 결정 구조 진행은 시드 재료가 그것의 결정 구조내에 결함들을 가지는 경우, 타겟 자기 재료가 결정 재료의 결정 구조에 대한 경쟁 결정 구조(competing crystal structure)를 가지는 경우, 또는 경쟁 결정 구조들이 또한 시드 재료 외에 재료들로부터 타겟 자기 재료로 진행하는 경우에 타겟 자기 재료내 마이크로구조상 결함들로 이어질 수 있거나 또는 억제될 수 있다.
시드 재료가 타겟 자기 재료까지 성공적으로 진행될 수 있는 일관된, 결함 없는 결정 구조를 갖는 것을 보장하기 위한 노력들은 시드 재료 어닐링(annealing)을 포함해왔다. 그러나, 시드 재료 및 타겟 자기 재료 둘 모두 동시에 어닐링 온도에 종종 노출되기 때문에, 어닐링이 시드 재료의 결정 구조를 개선시키는 동안, 어닐링은 또한 타겟 자기 재료 및 다른 인접한 재료들을 포함하여 다른 재료들의 결정화를 시작할 수 있다. 이 다른 결정화는 시드 재료로부터의 희망하는 결정 구조의 진행을 억제하고 그리고 희망하는 결정 구조와 경쟁할 수 있다.
시드 재료가 희망하는 결정 구조로 결정화된 후까지 타겟 자기 재료의 결정화를 지연시키는 노력들은, 처음에 형성된 때 타겟 자기 재료가 처음에 아몰퍼스 이도록 타겟 자기 재료에 첨가제를 넣는 것을 포함시켜 왔다. 예를 들어, 타겟 자기 재료가 코발트-철 (CoFe) 자기 재료인 경우, 코발트-철-붕소 (CoFeB) 자기 재료가 전조 재료(precursor material)로서 사용될 수 있고 초기-아몰퍼스 상태로 형성될 수 있도록 붕소 (B)가 첨가될 수 있다. 첨가제는 어닐링 동안에 타겟 자기 재료로부터 확산될 수 있고, 시드 재료가 희망하는 결정 구조로 결정화된 후에 시드 재료로부터의 진행동안에 타겟 자기 재료가 결정화되는 것을 가능하게 한다. 이들 노력들은 시드 재료로부터 진행될 결정 구조와 경쟁할 마이크로구조로 타겟 자기 재료가 처음에 형성될 가능성을 줄일 수 있지만, 해당 노력들은 시드 재료 외에 인접한 재료들로부터의 경쟁 결정 구조들의 진행을 억제하지 못한다. 게다가, 타겟 자기 재료로부터 확산되는 첨가제는 첨가제가 구조의 다른 특성들, 예를 들어, MA 세기와 간섭하는 경우 구조내의 영역들로 확산될 수 있다. 따라서, 자기 재료의 다른 특성들 또는 결과적인 구조, 예컨대 MA 세기를 훼손하지 않으면서, 자기 재료를 예를 들어, 고 TMR을 가능하게 하는 희망하는 마이크로구조로 형성하는 것은 난제들을 제시할 수 있다.
메모리 셀이 개시된다. 상기 메모리 셀은 자기 영역 및 다른 자기 영역, 옥사이드 영역(oxide region) 및 아몰퍼스 영역(amorphous region)을 포함하는 자기 셀 코어를 포함한다. 상기 자기 영역은 적어도 하나의 확산성 종들 및 적어도 하나의 다른 종들을 포함하는 전조 자기 재료로 형성된 공핍된 자기 재료(depleted magnetic material)를 포함한다. 상기 공핍된 자기 재료는 상기 적어도 하나의 다른 종들을 포함한다. 상기 옥사이드 영역은 상기 자기 영역과 다른 자기 영역 사이에 있다. 상기 아몰퍼스 영역은 상기 자기 영역에 근접하고 그리고 상기 적어도 하나의 확산성 종들에 대한 적어도 하나의 다른 종들의 화학적 친화도보다 높은 상기 적어도 하나의 확산성 종들에 대한 화학적 친화도 및 적어도 하나의 트랩 사이트를 갖는 적어도 하나의 어트랙터 종들을 포함하는 전조 트랩 재료로 형성된다. 상기 아몰퍼스 영역은 상기 전조 자기 재료로부터 상기 적어도 하나의 확산성 종들에 결합된 상기 적어도 하나의 어트랙터 종들을 포함한다.
또한 자기 영역 및 트랩 영역을 포함하는 반도체 구조가 개시된다. 상기 자기 영역은 기판위에 있고, 확산성 종들을 포함하는 전조 자기 재료를 포함한다. 상기 트랩 영역은 적어도 하나의 트랩 사이트를 포함하는 적어도 하나의 어트랙터 종(attracter specie)들을 포함한다. 상기 적어도 하나의 어트랙터 종들은 상기 확산성 종들과 상기 전조 자기 재료의 다른 종들 사이의 화학적 친화도 보다 상기 전조 재료의 확산성 종들에 대하여 더 높은 화학적 친화도를 갖도록 제형된다.
자기 메모리 셀을 형성하는 방법이 개시된다. 방법은 전조 구조를 형성하는 단계를 포함한다. 상기 전조 구조를 형성하는 단계는 기판 위에 트랩 사이트들을 포함하는 전조 트랩 재료를 형성하는 단계를 포함한다. 확산성 종들을 포함하는 전조 자기 재료는 상기 전조 트랩 재료에 인접하여 형성된다. 상기 확산성 종들은 적어도 일부의 상기 전조 자기 재료를 공핍된 자기 재료로 변환하기위해, 그리고 적어도 일부의 상기 전조 트랩 재료를 강화된 트랩 재료로 변환하기 위해 상기 전조 재료로부터 상기 전조 트랩 재료 전달된다. 전달이후에, 자기 셀 코어 구조는 상기 전조 구조로 형성된다.
또한, 반도체 구조를 형성하는 방법이 개시된다. 상기 방법은 기판 위에 적어도 하나의 확산성 종들을 포함하는 아몰퍼스 전조 자기 재료를 형성하는 단계를 포함한다. 전조 트랩 재료는 상기 아몰퍼스 전조 자기 재료에 근접하여 형성된다. 상기 전조 트랩 재료는 적어도 하나의 트랩 사이트를 갖는 어트랙터 종들을 포함한다. 상기 아몰퍼스 전조 자기 재료 및 상기 전조 트랩 재료는 상기 확산성 종들을 상기 어트랙터 종들의 적어도 하나의 트랩 사이트와 반응시키기 위해 어닐링된다.
반도체 디바이스가 또한 개시된다. 상기 반도체 디바이스는 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 어레이를 포함한다. 상기 STT-MRAM 어레이는 STT-MRAM 셀들을 포함한다. STT-MRAM 셀들 중 적어도 하나의 STT-MRAM 셀은 기판 위에 결정질 자기 영역을 포함한다. 상기 결정질 자기 영역은 스위칭가능한 자기 방위를 나타낸다. 결정질 옥사이드 영역은 상기 결정질 자기 영역에 인접한다. 자기 영역은 실질적으로 고정된 자기 방위를 나타내고, 상기 결정질 옥사이드 영역에 의해 상기 결정질 자기 영역로부터 이격된다. 아몰퍼스 트랩 영역은 상기 결정질 자기 영역 위에 인접한다. 상기 아몰퍼스 트랩 영역은 상기 결정질 자기 영역의 전조 자기 재료로부터 확산되고 상기 아몰퍼스 트랩 영역의 전조 트랩 재료의 어트랙터 종들에 결합되는 종들을 포함한다. 상기 전조 자기 재료는 상기 전조 자기 재료로부터 확산된 종들이 상기 아몰퍼스 트랩 영역내 상기 어트랙터 종들에 결합되는 트랩 사이트들을 가진다.
도 1 은 본 발명의 실시예에 따른 자기 셀 구조의 단면도의, 정면도의, 개략적인 예시이며, 자기 셀 구조는 자유 영역 위에 놓인 고정 영역, 단일 옥사이드 영역, 및 자유 영역에 근접한 트랩 영역(trap region)을 포함한다.
도 1a는 본 발명의 대안적인 실시예에 따른 도 1의 박스 1AB의 확대도이고, 고정 영역은 옥사이드-인접 부분, 매개 부분, 및 전극-인접 부분을 포함한다.
도 1b는 본 발명의 다른 대안적인 실시예에 따른 도 1의 박스 1AB의 확대도이고, 고정 영역은 옥사이드-인접 부분, 매개 트랩 부분, 및 전극-인접 부분을 포함한다.
도 2는 본 발명의 실시예에 따른 자기 셀 구조의 단면도의, 정면도의, 개략적인 예시이며, 자기 셀 구조는 자유 영역 위에 놓인 고정 영역, 자유 영역에 근접한 듀얼 옥사이드 영역들, 및 또한 자유 영역에 근접한 트랩 영역을 포함한다.
도 2c는 본 발명의 대안적인 실시예에 따른 도 2의 박스 2C의 확대도이고, 트랩 영역은 매개 영역에 의해 자기 영역으로부터 이격된다.
도 3 은 본 발명의 실시예에 따른 자기 셀 구조의 섹션의 단면도의, 정면도의 개략적인 예시이고, 자유 영역 및 고정 영역은 평면내 자기 방위들을 나타낸다.
도 4a는 본 발명의 실시예에 따른 자기 셀 구조의 단면도의, 정면도의, 개략적인 예시이며, 자기 셀 구조는 자유 영역 아래에 놓인 고정 영역, 자유 영역에 근접한 단일 옥사이드 영역, 및 또한 자유 영역에 근접한 트랩 영역을 포함한다.
도 4b는 본 발명의 실시예에 따른 자기 셀 구조의 단면도의, 정면도의, 개략적인 예시이며, 자기 셀 구조는 자유 영역 아래에 놓인 고정 영역, 자유 영역에 근접한 단일 옥사이드 영역, 또한 자유 영역에 근접한 트랩 영역 및 고정 영역에 근접한 다른 트랩 영역을 포함한다.
도 5는 본 발명의 실시예에 따른 자기 셀 구조의 단면도의, 정면도의, 개략적인 예시이며, 자기 셀 구조는 자유 영역 아래에 놓인 고정 영역, 듀얼 옥사이드 영역들, 듀얼 옥사이드 영역들 중 하나에 근접하고 또한 자유 영역에 근접한 트랩 영역 및 고정 영역에 근접한 다른 트랩 영역을 포함한다.
도 5a는 본 발명의 대안적인 실시예에 따른 도 5의 박스 5A의 확대도이고, 이산의 트랩 서브-영역들은 이산의 제 2 옥사이드 서브-영역들과 교번한다.
도면들 6 내지 9c는 본 발명의 실시예들에 따른 도면들 1, 1a, 및 1b의 자기 셀 구조들을 제조하기 위한 다양한 프로세싱 스테이지들 동안에 단면도의, 정면도의 개략적인 예시들이다:
도 6 은 프로세싱 스테이지 동안에 구조의 단면도의, 정면도의, 개략적인 예시이고, 구조는 전조 트랩 재료를 포함한다;
도 6a는 본 발명의 실시예에 따른 보다 상세하게 예시된 전조 트랩 재료를 갖는 도 6의 구조의 단면도의, 정면도의, 개략적인 예시이고, 전조 트랩 재료는 교번하는 어트랙터 (attracter) 종들의 구조를 갖도록 형성된다;
도 6b는 도 6의 스테이지에 선행하는 프로세싱 스테이지의 단면도의, 정면도의, 개략적인 예시이고, 도 6의 전조 트랩 재료를 형성하기 위해 어트랙터 재료가 충돌(bombard)된다;
도 6c는 도 6의 스테이지에 선행하고 도 6a의 스테이지에 이어지는 프로세싱 스테이지의 단면도의, 정면도의, 개략적인 예시이고, 교번하는 어트랙터 종들의 구조는 도 6의 전조 트랩 재료를 형성하기 위해 충돌된다;
도 6d는 도 6의 전조 트랩 재료의 트랩 사이트들의 간략화된 예시를 갖는 도면들 6a 또는 6c의 실시예에 따른 도 6의 박스 6D의 확대도이다;
도 6e는 도 6d의 스테이지에 이어지는 프로세싱 스테이지 동안에 도 6의 박스 6D의 확대도이고, 확산된 종들은 강화된(enriched) 매개 트랩 재료를 형성하기 위해 도 6d의 트랩 사이트들과 반응된다;
도 6f는 도 6e의 스테이지에 이어지는 프로세싱 스테이지 동안에 도 6의 박스 6D의 확대도이고, 도 6e의 강화 매개 트랩 재료내 어트랙터 종들 및 확산된 종들은 아몰퍼스 트랩 재료를 형성하기 위해 혼합된다;
도 6g는 전조 트랩 재료가 코발트 (Co), 철 (Fe), 및 텅스텐 (W)를 포함하는 일 실시예에 따른 도 6의 프로세싱 스테이지 동안에 박스 6D의 확대도이다;
도 6h는 전조 트랩 재료가 루테늄 (Ru) 및 텅스텐 (W)를 포함하는 다른 실시예에 따른 도 6의 프로세싱 스테이지 동안에 박스 6D의 확대도이다;
도 7 은 도 6e의 스테이지에 선행하고 도면들 6 및 6d의 스테이지에 이어지는 프로세싱 스테이지 동안에 구조의 단면도의, 정면도의, 개략적인 예시이다;
도 7a는 도 6 및 도 6d의 전조 트랩 재료에 이웃한 전조 자기 재료내 확산성 종들의 간략화된 예시를 갖는 도 7의 박스 7A의 확대도이다;
도 8 은 도 6f의 스테이지와 병행하고 도면들 7 및 7a의 스테이지에 이어지는 프로세싱 스테이지 동안에 어닐링된 구조의 단면도의, 정면도의, 개략적인 예시이다;
도 8a는 도 7a의 전조 자기 재료로부터의 확산성 종들, 이제 도 6f의 아몰퍼스 트랩 재료내 확산된 종들의 간략화된 예시를 갖는 도 8의 박스 8A의 확대도이다;
도 9a는 본 발명의 실시예에 따른 도 8의 스테이지에 이어지는 프로세싱 스테이지 동안에 전조 구조의 단면도의, 정면도의, 개략적인 예시이다;
도 9b는 본 발명의 대안적인 실시예에 따른 도 8의 스테이지에 이어지는 프로세싱 스테이지 동안에 전조 구조의 단면도의, 정면도의, 개략적인 예시이다; 및
도 9c는 도 9b의 스테이지에 이어지는 프로세싱 스테이지를 예시하는 도 9b의 박스 9C의 확대도이다.
도 10은 본 개시의 실시예에 따른 자기 셀 구조를 갖는 메모리 셀을 포함하는 STT-MRAM 시스템의 개략도이다.
도 11는 본 개시의 실시예에 따른 자기 셀 구조들을 갖는 메모리 셀들을 포함하는 반도체 디바이스 구조의 간략화된 블록도이다.
도 12는 본 개시의 하나 이상의 실시예들에 따른 구현된 시스템의 간략화된 블록도이다.
메모리 셀들, 반도체 구조들, 반도체 디바이스들, 메모리 시스템들, 전자 시스템들, 메모리 셀들을 형성하는 방법들, 및 반도체 구조들을 형성하는 방법들이 개시된다. 메모리 셀의 제조 동안에, “확산성 종들(diffusive species)"은 적어도 하나의 어트랙터 종(attractor specie)들을 포함하는 “전조 트랩 재료(precursor trap material)”로의 전조 자기 재료의 접근 때문에, “전조 자기 재료(precursor magnetic material)"로서 또한 특성화될 수 있는 자기 재료로부터 적어도 부분적으로 제거된다. 적어도 하나의 어트랙터 종들은 적어도 하나의 트랩 사이트(trap site)를 가지며 전조 자기 재료내 다른 종들 및 확산성 종들 사이의 화학적 친화도에 비하여 확산성 종들에 대하여 더 높은 화학적 친화도를 가진다. 확산성 종들은 전조 자기 재료로부터 전조 트랩 재료로 확산될 수 있다. 그 내부에, 확산된 종들은 트랩 사이트였던 어트랙터 종들과 결합할 수 있다. “공핍된 자기 재료(공핍된 magnetic material)"로서 특성화될 수 있는 것을 형성하는 전조 자기 재료로부터 확산성 종들의 제거는 공핍된 자기 재료의 결정화를 희망하는 결정 구조로 (예를 들어, bcc (001) 구조) 촉진시킨다. 게다가, 강화된 전조 트랩 재료의 종들의 혼합 및 “강화된 전조 트랩 재료(enriched precursor trap material)" 로서 특성화될 수 있는 것을 형성하는 전조 트랩 재료내 확산된 종들의 존재는 희망하는 결정 구조로 결정화하기 위해 자기 재료의 능력에 불리하게 영향을 미치지 않는 마이크로구조, 예를 들어, 아몰퍼스 마이크로구조를 갖는 강화된 트랩 재료를 형성할 수 있다. 따라서, 공핍된 자기 재료는 하나 이상의 인접한 옥사이드 재료들에 의해 자기 재료 (예를 들어, 공핍된 자기 재료)의 인터페이스들을 따라 유도된 자기 이방성 (“MA(magnetic anisotropy)")를 갖고, 높은 터널 자기저항 (“TMR(tunnel magnetoresistance)")을 나타내는 공핍된 자기 재료를 포함하는 메모리 셀을 가능하게 하는 마이크로 구조로 결정화될 수 있다.
본원에서 사용된, 용어 “기판(substrate)"은 그 위에 메모리 셀들 내에서의 것들과 같은, 컴포넌트들이 형성되는 베이스 재료(base material) 또는 다른 구조를 포함하고 의미한다. 기판은 반도체 기판, 지지 구조상의 베이스 반도체 재료, 금속 전극, 또는 하나 이상의 재료들, 구조들, 또는 그것 위에 형성된 영역들을 가진 반도체 기판일 수 있다. 기판은 반도체 재료를 포함하는 통상의 실리콘 기판 또는 다른 벌크 기판일 수 있다. 본원에서 사용된, 용어 "벌크 기판(bulk substrate )"은 다른 것들 중에서, 실리콘 웨이퍼들 뿐만 아니라, 실리콘-온-사파이어("SOS : silicon-on-sapphire ") 기판들 또는 실리콘-온-글래스("SOG : silicon-on-glass ") 기판들과 같은 절연체-온-실리콘("SOI : silicon-on-insulator ") 기판들, 베이스 반도체 파운데이션(base semiconductor 파운데이션), 또는 실리콘-게르마늄(Si1 - xGex, x는 예를 들면, 0.2 과 0.8 사이의 몰분율이다), 게르마늄(Ge), 갈륨 비소(GaAs), 갈륨 질화물(GaN), 또는 인화 인듐(InP)과 같은 다른 반도체 또는 광전자 재료들 상의 실리콘 에피택셜 층(epitaxial layer)들을 포함하며 의미한다. 더욱이, 이하의 설명에서 “기판”에 대한 언급이 이루어질 때, 이전 프로세스 단계들은 베이스 반도체 구조 또는 파운데이션내 재료들, 영역들, 또는 접합들을 형성하기 위해 사용되었을 수 있다.
본 출원에서 사용되는, 용어 “STT-MRAM 셀”은 자유 영역과 고정 영역사이에 배치된 비 자기 영역을 포함하는 자기 셀 코어를 포함하는 자기 셀 구조를 포함하고 의미한다. 비 자기 영역은 자기 터널 접합 (“MTJ:magnetic tunnel junction)" 구성 내 전기적으로 절연 (예를 들어, 유전체) 영역일 수 있다. 예를 들어, 자유 영역과 고정 영역 사이의 비 자기 영역은 옥사이드 영역 (본 출원에서 “매개 옥사이드 영역(intermediate oxide region)"으로 언급된)일 수 있다.
본 출원에서 사용되는, 용어 “제 2 옥사이드 영역(secondary oxide region)"은 매개 옥사이드 영역외에 STT-MRAM 셀의 옥사이드 영역을 지칭한다. 제 2 옥사이드 영역은 인접한 자기 재료와 자기 이방성 (“MA)"을 유도하기 위해 위치되고 제형될 수 있다.
본 출원에서 사용되는, 용어들 “자기 셀 코어(magnetic cell core)"는 자유 영역 및 고정 영역을 포함하는 메모리 셀 구조를 포함하고 의미하고 메모리 셀의 사용 및 동작 동안에, 전류가 자유 영역 및 고정 영역의 자기 방위들의 평행 또는 비-평행 구성을 달성하기 위해서 거기를 통과하여 지나가게 될 수 있다 (즉, 흐르게 된다).
본원에서 사용된, 용어 “자기-영역(magnetic region)"은 자성(magnetism)을 나타내는 영역을 의미한다. 자기 영역은 자기 재료를 포함하고 하나 이상의 비-자기 재료들을 또한 포함할 수 있다.
본원에서 사용된, 용어 “자기 재료(magnetic material)"는 강자성 재료들 및 페리 자성(ferrimagnetic) 재료들, 반강자성 및 상자성의 재료들을 포함하고 의미한다.
본 출원에서 사용되는, 용어 “CoFeB 재료” 및 "CoFeB 전조 재료" 는 코발트 (Co), 철 (Fe), 및 붕소 (B)를 포함하는 재료를 의미하고 포함한다 (예를 들어, CoxFeyBz, 여기서 x = 10 내지 80, y = 10 내지 80, 및 z = 0 내지 50). CoFeB 재료 또는 CoFeB 전조 재료는 그것의 구성 (예를 들어, 그것의 두께)에 의존하여 자성을 나타내거나 또는 나타내지 않을 수 있다.
본원에서 사용된, 용어 “종들(species)"은 재료를 포함하는 주기율표로부터의 하나의 원소(element) 또는 원소들을 포함하고 의미한다. 예를 들어, 제한없이, CoFeB 재료내, 각각의 Co, Fe, 및 B는 CoFeB 재료의 종들로 지칭될 수 있다.
본 출원에서 사용되는, 용어 “확산성 종들(diffusive species)"은 재료의 화학적 종들을 포함하고 의미하며, 해당 재료내 확산성 종들의 존재는 필요하지 않거나 적어도 하나의 경우에 재료의 기능을 위해 원해질 수 있다. 예를 들어, 제한없이, 자기 영역의 CoFeB 재료내, Co 및 Fe와 결합한 B의 존재가 자기 재료로서 (즉, 자성을 나타내기 위해서) 기능하기 위해서 Co 및 Fe에 대하여 필요로 하지 않은 범위에서 B (붕소)는 확산성 종들로 지칭될 수 있다. 확산 이후에, “확산성 종들”은 “확산된 종들(diffused species)"로 지칭될 수 있다.
본 출원에서 사용되는, 재료를 설명하기 위해 사용될 때 용어 “공핍된(depleted)"는, 전조 재료로부터 확산성 종들이 전체적으로 또는 부분적으로 제거된 결과의 재료를 설명한다.
본 출원에서 사용되는, 재료를 설명하기 위해 사용될 때 용어 “강화된 (enriched)”은, 확산된 종들이 추가된(예를 들어, 전달된) 재료를 설명한다.
본 출원에서 사용된, 재료, 영역, 또는 구조를 지칭할 때 용어 “전조(precursor)")는 결과 재료, 영역 또는 구조로 변환될 재료, 영역, 또는 구조를 의미하고 지칭한다. 예를 들어, 제한없이, “전조 재료(precursor material)"는 전조 재료를 공핍된 재료로 변환하기 위해 그 재료로부터 종들이 확산되는 재료를 지칭할 수 있고; “전조 재료”는 전조 재료를 강화된 재료로 변환하기 위해 그 재료 안으로 종들이 확산되는 재료를 지칭할 수 있고; “전조 재료”는 “전조 재료”를 한번-이용 가능한 트랩 사이트들이 종들에 의해 이제 점유된 재료로 변환하기 위해 종들이 화학적으로 결합되는 트랩 사이트들을 갖는 불포화 재료를 지칭할 수 있고; 및 “전조 구조”는 전조 구조를 결과적인, 패터닝된 구조로 변화하기 위해 패터닝될 재료들 또는 영역들의 구조를 지칭할 수 있다.
본 출원에서 사용되는, 문맥상 다른식으로 표현되지 않으면, 재료 또는 영역을 설명할 때, 용어 “로부터 형성된(formed from)"는 전조 재료 또는 전조 영역의 변환을 생성한 활동으로부터 결과된 재료 또는 영역을 지칭한다.
본 출원에서 사용되는, 용어 “화학적 친화도(chemical affinity)"는 비유사한 화학적 종들이 전자 특성에 의해 화학 화합물들을 형성하려고는 하는 경향이 있는데 이런 전자 특성을 의미하고 지칭한다. 화학적 친화도는 화학 화합물의 생성열(heat of formation)에 의해 표시될 수 있다. 예를 들어, 제 2 재료의 다른 종들과 확산성 종들 사이의 화학적 친화도에 비하여 제 2 재료의 확산성 종들에 대하여 더 높은 화학적 친화도를 갖는 것으로 설명된 제 1 재료는 제 1 재료로부터의 확산성 종들 및 적어도 하나의 종들을 포함하는 화학 화합물의 생성열이 제 2 재료의 확산성 종들 및 다른 종들을 포함하는 화학 화합물의 생성열 보다 낮은 것을 의미하고 포함한다.
본 출원에서 사용되는, 용어 “불포화된 재료(unsaturated material)"는 적어도 하나의 트랩 사이트를 갖는 원자들을 포함하는 재료를 의미하고 지칭한다.
본 출원에서 사용되는, 용어 “트랩 사이트(trap site)"는 트랩 사이트를 포함하는 재료의 구조 또는 원자의 배열중인(under-coordinated), 불만족된(frustrated), 또는 댕글링 결합(dangling bond) 또는 포인트 결함(point defect)중 적어도 하나를 의미하고 지칭한다. 예를 들어, 제한없이, “트랩 사이트”는 원자 상에 미충족 원자가(valence)를 포함한다. 미충족된 배열 또는 원자가 때문에, 트랩 사이트는 높은 반응성이 있고, 공유 결합의 경우에, 댕글링 결합의 쌍을 이루지 않은 전자들은 해당 원자의 원자가 껍질(valence shell)을 채우기 위해 다른 원자들내 전자들과 반응한다. 트랩 사이트를 갖는 원자는 고정화(immobilized) 재료, 예를 들어, 솔리드(solid)내 자유 라디칼일 수 있다.
본 출원에서 사용되는, 재료를 지칭할 때 용어 “아몰퍼스(amorphous)"는 비결정질 구조를 갖는 재료를 의미하고 지칭한다. 예를 들어, 제한없이, “아몰퍼스” 재료는 유리를 포함한다.
본원에서 사용된, 용어 “고정 영역(fixed region)"은 셀 코어의 하나의 자기 영역, (예로서, 자유 영역)의 자화 방향에서의 변화를 가져오는 전류 또는 인가된 필드(field)가 고정 영역의 자화 방향에서의 변화를 가져올 수 없다는 점에서 STT-MRAM 셀의 사용 및 동작 동안 고정된 자기 방위를 갖고 자기 재료를 포함하는 STT-MRAM 셀 내에서의 자기 영역을 의미하며 포함한다. 고정 영역은 하나 이상의 자기 재료들 및, 선택적으로, 하나 이상의 비-자기 재료들을 포함할 수 있다. 예를 들어, 고정 영역은 자기 서브-영역들에 인접된 루테늄 (Ru)의 서브-영역을 포함하는 인조 반강자성체 (SAF : synthetic antiferromagnet)로 구성될 수 있다. 대안적으로, 고정 영역은 자기 재료 및 커플러 재료의 교번하는 서브-영역들의 구조들로 구성될 수 있다. 각각의 자기 서브-영역들은 그 내부에 하나 이상의 재료들 및 하나 이상의 영역들을 포함할 수 있다. 다른 예로서, 고정 영역은 단일(single), 균질(homogeneous)의 자기 재료로 구성될 수 있다. 따라서, 고정 영역은 STT-MRAM 셀의 동작 및 사용동안에 고정된 자기 방위를 갖는 고정영역을 전체적으로 초래하는 상이한 자화의 서브-영역들 또는 균일한 자화를 가질 수 있다.
본 출원에서 사용된, 용어 “커플러(coupler)"는, 자기 재료, 영역, 또는 서브-영역을 지칭할때, 이웃한 자기 재료들, 영역들, 또는 서브-영역들을 반강자성체적으로(antiferromagnetically) 커플링하도록 제형되거나 또는 다른식으로 구성된 재료, 영역 또는 서브-영역을 의미하고 포함한다.
본 출원에 사용된, 용어 “자유 영역(free region)"은 STT-MRAM 셀의 사용 및 동작 동안 스위칭 가능한 자기 방위를 갖는 자기 재료를 포함하는 STT-MRAM 셀 내의 자기 영역을 의미하고 포함한다. 자기 방위는 전류의 인가 또는 인가된 필드에 의해 평행 구성과 비-평행 구성 사이에서 스위치 될 수 있다.
본 출원에서 사용되는, “스위칭(switching)"은 메모리 셀의 사용 및 동작 동안에 프로그래밍 전류가 STT-MRAM 셀의 자기 셀 코어를 통과하여 자유 영역 및 고정 영역의 자기 방위들의 평행 또는 비-평행 구성을 초래하는 메모리 셀의 사용 및 동작의 스테이지를 의미하고 포함한다.
본 출원에서 사용되는, “저장(storage)"은 메모리 셀의 사용 및 동작 동안에 프로그래밍 전류가 STT-MRAM 셀의 자기 셀 코어를 통과하지 않고 그리고 자유 영역 및 고정 영역의 자기 방위들의 평행 또는 비-평행 구성이 의도적으로 변경되지 않는 메모리 셀의 사용 및 동작의 스테이지를 의미하고 포함한다.
본원에서 사용된, 용어 “수직(vertical)"는 각각의 영역의 폭과 길이에 직교하는 방향을 의미하며 포함한다. “수직(vertical)"은 또한 STT-MRAM 셀이 위치되는 기판의 주 표면(primary surface)에 직교하는 방향을 의미하며 포함한다.
본원에서 사용된, 용어 “수평(horizontal)"은 각각의 영역의 폭과 길이 중 적어도 하나에 평행한 방향을 의미하며 포함한다. “수평(Horizontal)"은 또한 STT-MRAM 셀이 위치되는 기판의 주 표면(primary surface)에 평행한 방향을 의미하며 포함한다.
본원에서 사용된, 용어 “서브-영역(sub-region)"은 다른 영역에 포함된 영역을 의미하고 포함한다. 따라서, 하나의 자기 영역은 하나 이상의 자기 서브-영역들, 즉, 자기 재료의 서브-영역들, 뿐만 아니라 비-자기 서브-영역들, 즉, 비-자기 재료의 서브-영역들을 포함할 수 있다.
본 출원에서 사용되는, 용어 “사이(between)" 는 적어도 두개의 다른 재료들, 영역들, 또는 서브-영역들에 관하여 하나의 재료, 영역, 또는 서브-영역의 상대적 배치를 설명하기 위해 사용되는 공간적으로 상대적 용어이다. 용어 “사이”는 다른 재료들, 영역들, 또는 서브-영역들에 직접 인접한 하나의 재료, 영역, 또는 서브-영역의 배치 및 다른 재료들, 영역들, 또는 서브-영역들에 간접적으로 인접한 하나의 재료, 영역, 또는 서브-영역의 배치를 아우를 수 있다.
본 출원에서 사용되는, 용어 “에 근접한(proximate to)" 는 다른 재료, 영역, 또는 서브-영역에 근처에 하나의 재료, 영역, 또는 서브-영역의 배치를 설명하기 위해 사용되는 공간적으로 상대적 용어이다. 용어 “근접한(proximate)"은 간접적으로 인접하고, 직접 인접하고, 및 내부에 있는 배치들을 포함한다.
본원에서 사용된, 다른 엘리먼트 “위에(on)" 또는 “위에(over)" 있는 엘리먼트에 대한 언급은 다른 엘리먼트의 바로 상단 위에 있거나, 거기에 인접하거나, 그것의 밑에 있거나, 또는 그것과 직접 접촉하는 엘리먼트를 의미하며 이를 포함한다. 그 사이에 존재하는 다른 엘리먼트과 함께 다른 엘리먼트 가까이 또는 그 아래에, 그 근처에 또는 그것의 간접적으로 상단 위에 있는 엘리먼트를 또한 포함한다. 반대로, 엘리먼트가 다른 엘리먼트 “위에 바로(directly on)" 또는 “에 바로 인접하여(directly adjacent to)" 있는 것으로서 언급될 때는, 중간에 존재하는 엘리먼트들이 없다.
본원에서 사용된, “밑에(below)", “하위(lower)", “바닥(bottom)", “위에(above)", “상위(upper)", “상단(top)" 등과 같은, 공간적으로 상대적 용어들은 도면들에 예시된 바와 같이 다른 엘리먼트(들) 또는 특징부(들)에 대하여 하나의 엘리먼트의 또는 특징부의 관계를 설명하는 설명의 용이를 위해 사용될 수 있다. 달리 특정되지 않는다면, 공간적으로 상대적인 용어들은 도면들에 도시된 바와 같이 방위에 추가하여 재료들의 상이한 방위들을 아우르도록 의도된다. 예를 들면, 도면들에서의 재료들이 반전된다면, 다른 엘리먼트들 또는 특징부들의 “밑에(below)" 또는 “아래에(under)" 또는 “의 바닥 위에(on bottom of)"로서 설명된 엘리먼트들은 그러면 다른 엘리먼트들 또는 특징부들 “위에(above)" 또는 “의 상단 위에(on top of)" 방위될 것이다. 따라서, 용어 “밑에(below)"는 용어가 사용되는 문맥에 따라, 위에 및 아래의 방위 양쪽 모두를 포함할 수 있으며, 이는 당해 기술분야의 숙련자에게 명확할 것이다. 재료들은 다른 식으로 방위될 수 있고 (90 도 회전된, 역전된(inverted), 등.) 본 출원에서 사용된 공간적으로 상대적 설명들은 이에 따라서 해석한다.
본원에서 사용된, 용어들 “포함하다(comprises)", “포함하는(comprising)", “포함시키다(includes)", 및/또는 “포함시키는(including)" 은 서술된 특징들, 영역들, 단계들, 동작들, 엘리먼트들, 재료들, 컴포넌트들, 및/또는 그룹들의 존재를 특정하지만, 하나 이상의 다른 특징들, 영역들, 단계들, 동작들, 엘리먼트들, 재료들, 컴포넌트들, 및/또는 그것의 그룹들의 존재 또는 부가를 배제하지 않는다.
본원에서 사용된, “및/또는(and/or)"은 연관되어 나열된 아이템들의 하나 이상의 임의의 것 그리고 모든 조합들을 포함한다.
본원에서 사용된, 단수 형태들("a", "an", 및 "the")은, 문맥이 명확하게 다른식으로 표현되지 않는다면, 또한 복수 형태들을 포함하도록 의도된다.
본원에 제공된 예시들은 임의의 특정 재료, 종들, 구조, 디바이스, 또는 시스템의 실제 도면들인 것으로 의도되지 않으며, 단순히 본 개시의 실시예들을 설명하기 위해 사용되는 이상적인 표현들이다.
개략적인 예시들인 단면 예시들을 참조하여 실시예들이 본원에서 설명된다. 따라서, 예를 들어, 제조 기술들 및/또는 허용오차들의 결과로서 예시들의 형상들로부터의 변형들이 예상될 것이다. 따라서, 본원에서 설명된 실시예들은 예시된 특정한 형태들 또는 영역들에 제한된 것으로서 해석되지 않고 예를 들면, 제조 기술들로부터 기인한 형태들에서의 변이(deviation)들을 포함할 수 있다. 예를 들면, 박스-형상으로 예시되거나 또는 설명된 영역은 러프(rough)하고 및/또는 비선형 특징들을 가질 수 있다. 게다가, 예시된 예각들(sharp angle)은 둥글 수 있다. 따라서, 도면들에 예시된 재료들, 특징부들 및 영역들은 사실상 개략적이며 그것들의 형태들은 재료, 특징부, 또는 영역의 정확한 형태를 예시하도록 의도되지 않으며 본 청구항들의 범위를 제한하지 않는다.
이하의 설명은 개시된 디바이스들 및 방법들의 실시예들의 철저한 설명을 제공하기 위해, 재료 유형들 및 프로세싱 조건들과 같은, 특정 세부사항들을 제공한다. 그러나, 당해 기술분야의 숙련자는 디바이스들 및 방법들의 실시예들이 이들 특정 세부사항들을 이용하지 않고 실시될 수 있다는 것을 이해할 것이다. 실제로, 디바이스들 및 방법들의 실시예들은 해당 산업에 이용되는 통상의 반도체 제조 기술들과 함께 실시될 수 있다.
본원에 설명된 제조 프로세스들은 반도체 디바이스 구조들을 프로세싱하기 위한 완전한 프로세스 플로우를 형성하지 않는다. 프로세스 플로우의 나머지는 당해 기술분야의 숙련자들에게 알려져 있다. 따라서, 본원의 디바이스들 및 방법들의 실시예들을 이해하기 위해 필요한 방법들 및 반도체 디바이스 구조들만 본 출원에서 설명된다.
문맥이 다른식으로 표시되지 않는다면, 본원에 설명된 재료들은 스핀 코팅(spin coating), 블랭킷 코팅(blanket coating), 화학적 기상 증착(“CVD:chemical vapor deposition)", 원자 층 증착(“ALD:atomic layer deposition)", 플라즈마 강화 ALD(plasma enhanced ALD), 또는 물리적 기상 증착(“PVD:physical vapor deposition)"(예를 들어, 스퍼터링) 또는 에픽택셜 성장(epitaxial growth)을 포함하는 임의의 적절한 기술에 의해 형성될 수 있지만, 이에 한정되지는 않는다. 형성될 특정 재료에 의존하여, 재료를 증착 시키거나 또는 성장시키기 위한 기술이 해당 기술분야의 통상의 기술자에 의해 선택될 수 있다.
문맥상 다른식으로 표현되지 않는 한, 본 출원에서 설명된 재료들의 제거는 에칭, 이온 밀링, 연마 평탄화, 또는 다른 알려진 방법들을 포함하는 임의의 적절한 기술에 의해 성취될 수 있지만 이에 한정되는 것은 아니다.
도면번호가 도면들에 이제 제공될 것이며, 같은 번호들은 명세서 전체에 걸쳐 같은 컴포넌트들을 나타낸다. 도면들은 반드시 축척에 맞춰 도시되지는 않는다.
메모리 셀이 개시된다. 메모리 셀은 자기 영역에 근접한 아몰퍼스 영역을 포함하는 자기 셀 코어(magnetic cell core)를 포함한다. 아몰퍼스 영역은 적어도 하나의 트랩 사이트를 갖는 적어도 하나의 어트랙터 종들을 포함하는 전조 트랩 재료로 형성된다. 어트랙터 종들은 자기 영역이 형성된 전조 자기 재료의 확산성 종들에 대하여 화학적 친화도를 갖는다. 따라서, 전조 자기 재료로부터 확산성 종들을 끌어당기기 위한 어트랙터 종들이 선택되고, 그것의 트랩 사이트들을 갖는 전조 트랩 재료는 확산된 종들이 어트랙터 종들과 반응하고 결합할 수 있는 사이트들을 제공하도록 구성된다.
전조 트랩 재료내 트랩 사이트들의 존재를 촉진시키기 위해, 전조 트랩 재료는 복수개의 어트랙터 종들의 교번하는 서브-영역들을 포함하도록 구성될 수 있고, 트랩 사이트들은 서브-영역들 사이에 다수의 인터페이스들에서 유포될 수 있다. 대안적으로 또는 추가적으로, 트랩 사이트들의 존재는 재료내 추가 트랩 사이트들을 형성하기 위해 전조 트랩 재료를, 예를 들어, “충돌 종들(bombarding species)"로 충돌함으로써 촉진될 수 있다. 전조 트랩 재료내 하나 이상의 어트랙터 종들의 증가된 트랩 사이트들의 농도는 전조 자기 재료로부터 확산성 종들을 끌어당기고 강화된 트랩 재료내 확산된 종들을 적어도 실질적으로 유지하는 전조 트랩 재료를 구성한다.
전조 자기 재료로부터 확산성 종들의 제거는 공핍된 자기 재료의 결정화를 개선시키고 가능하게 할 수 있다. 예를 들어, 확산성 종들이 전조 자기 재료로부터 제거된 후에, 결정질 구조는 이웃하는 결정질 재료, 예를 들어, 결정질 옥사이드 재료로부터 공핍된 자기 재료로 진행할 수 있다. 게다가, 강화된 트랩 재료는 확산된 종들이 적어도 하나의 어트랙터 종들 및 만약 존재한다면 강화된 트랩 재료의 임의의 다른 종들과 혼합된 후에 아몰퍼스로 있거나 또는 아몰퍼스가 될 수 있다. 강화된 트랩 재료의 아몰퍼스 성질은 인접한 결정질 재료로부터 공핍된 자기 재료로 결정 구조의 진행(propagation)에 경쟁하지 않거나 또는 그렇지 않으면 부정적으로 영향을 미칠 수 있다. 일부 실시예들에서, 강화된 트랩 재료는 심지어 고온들 (예를 들어, 약 300℃ 보다 더 큰, 예를 들어, 약 500℃ 보다 더 큰)에서 아몰퍼스일 수 있다. 따라서, 고온 어닐링은 강화된 트랩 재료의 결정화 없이 공핍된 자기 재료의 결정화를 촉진시키기 위해 사용될 수 있다. 공핍된 자기 재료의 결정화(crystallization)는 고 TMR (예를 들어, 약 100% 보다 더 큰, 예를 들어, 약 200%보다 더 큰 )를 가능하게 할 수 있다. 게다가, 한번-이용 가능한(once-available) 트랩 사이트들을 통한 강화된 트랩 재료내 확산된 종들의 보유는 확산된 종들이 자기 영역과 인접한 매개 옥사이드 영역(intermediate oxide region) 사이의 인터페이스를 따라서의 MA-유도체(inducement)와의 간섭을 방지할 수 있다. 임의의 하나의 이론에 제한되지 않고서, 비자기 및 자기 재료들사이의 결합들은 (예를 들어, 자기 영역내 철 (Fe)과 비자기 영역내 산소 (O) 사이, 즉, 철-산소 (Fe─O) 결합들), MA 세기에 기여할 수 있다는 는 것이 고려된다. 인터페이스에서의 더 적은 또는 전무한 확산성 종들은 더 많은 MA-유도 결합들이 형성되는 것을 가능하게 할 수 있다. 따라서, MA-유도 결합들과 확산된 종들에 의한 간섭의 결여는 고 MA 세기를 가능하게 할 수 있다. 따라서, 트랩 사이트들을 갖는 전조 트랩 재료로 형성된 아몰퍼스, 강화된 트랩 영역을 갖는 자기 메모리 셀은 고 TMR 및 고 MA 세기 둘 모두를 갖도록 형성될 수 있다.
도 1는 본 개시에 따른 자기 셀 구조 (100)의 일 실시예를 도시한다. 자기 셀 구조 (100)는 기판 (102) 위에 자기 셀 코어(101)를 포함한다. 자기 셀 코어 (101)는 상단 전극 (104)과 하단 전극 (105)사이에 배치될 수 있다. 자기 셀 코어 (101)는 자기 영역 및 다른 자기 영역, 예를 들어, 각각 “고정 영역” (110) 및 “자유 영역” (120), 그 사이에 옥사이드 영역 (예를 들어, “매개 옥사이드 영역” (130)을 포함한다. 매개 옥사이드 영역 (130)은 터널 영역(tunnel region)으로 구성될 수 있고 인터페이스 (131)을 따라서 고정 영역 (110)을 접할 수 있고 인터페이스 (132)을 따라서 자유 영역 (120)을 접할 수 있다.
고정 영역 (110) 및 자유 영역 (120)의 하나 또는 둘 모두는 균질로(homogeneously) 형성될 수 있거나 또는, 선택적으로, 하나 초과의 서브-영역을 포함하도록 형성될 수 있다. 예를 들어, 도 1a를 참고로 하여, 일부 실시예들에서, 자기 셀 코어 (101) (도 1)의 고정 영역 (110')은 다수의 부분들을 포함할 수 있다. 예를 들어, 고정 영역 (110')은 옥사이드-인접 부분 (113)로서 자기 서브-영역을 포함할 수 있다. 매개 부분 (115), 예컨대 전도성 서브-영역은, 전극-인접 부분 (117)으로부터 옥사이드-인접 부분 (113)을 분리시킬 수 있다. 전극-인접 부분(117)은 자기 서브-영역들(118) 및 커플러 서브-영역들(119)의 교번 구조를 포함할 수 있다.
도 1을 계속 참조하여, 하나 이상의 하단 매개 영역(intermediary region)들 (140)이 선택적으로, 자기 영역들 (예를 들어, 고정 영역 (110) 및 자유 영역 (120))의 아래에 배치될 수 있고, 하나 이상의 상단 매개 영역들 (150)이 선택적으로, 자기 셀 구조 (100)의 자기 영역들 위에 배치될 수 있다. 만약 포함된다면 하단 매개 영역들 (140) 및 상단 매개 영역들 (150)은 메모리 셀의 동작 동안 개별적으로, 하단 전극 (105)과 위에 놓인(overlying) 재료들 사이에서 그리고 상단 전극 (104)과 아래에 놓인(underlying) 재료들 사이에서 종들의 확산을 억제하도록 구성될 수 있다.
자유 영역 (120)은 트랩 영역 (180)에 근접하여 형성된다. 트랩 영역 (180)은 트랩 사이트들을 가졌던 적어도 하나의 어트랙터 종들을 포함하는 전조 트랩 재료로 형성된다. 전조 트랩 재료는 또한 “불포화 어트랙터 재료”로 본 출원에서 지칭된다. 트랩 사이트들은 예를 들어 제한없이, 어트랙터 종들의 교번하는 서브-영역들의 일치되지 않은 격자 구조, 트랩 사이트들을 형성하기 위해 충돌 종들 (예를 들어, 이온 및 플라즈마)로 어트랙터 재료를 충돌하는 것 (즉, 현존하는 결합들을 깨뜨림으로써), 또는 둘 모두의 결과로서 형성될 수 있다.
어트랙터 종들은 확산성 종들과 이웃한 전조 자기 재료의 다른 종들 사이의 화학적 친화도 보다 이웃한 전조 자기 재료로부터의 확산성 종들에 대하여 더 높은 화학적 친화도를 갖도록 제형된다. 전조 자기 재료내 확산성 종들의 최초 존재는 전조 자기 재료의 결정화를 억제할 수 있지만, 트랩 영역 (180)의 전조 자기 재료로의 접근은 전조 자기 재료로부터 트랩 영역 (180)의 재료로 확산성 종들의 확산을 가능하게 할 수 있다. 확산된 후에, 확산된 종들은 트랩 사이트들 였던 어트랙터 종들과 화학적으로 반응할 수 있다.
전조 자기 재료로부터 확산성 종들의 제거는 희망하는 결정 구조로 (예를 들어, bcc (001)) 결정화할 수 있는 공핍된 자기 재료 (즉, 확산전 농도에 비하여 확산성 종들의 더 낮은 농도를 갖는 자기 재료)를 남긴다. 희망하는 결정 구조는 하나 이상의 이웃하는 재료들, 예를 들어, 매개 옥사이드 영역 (130)의 옥사이드로부터 진행될 수 있다. 희망하는 결정 구조를 갖는 결정화된, 공핍된 자기 재료는 고 TMR (예를 들어, 약 100% (약 1.00) 보다 더 큰, 예를 들어, 약 200% (약 2.00) 보다 더 큰 )를 나타낼 수 있다.
일부 실시예들에서, 트랩 영역 (180)은 이웃하는 공핍된 자기 재료가 결정화되는 동안 아몰퍼스이도록 그리고 아몰퍼스에 있도록 제형될 수 있다. 일부 이런 실시예들에서, 트랩 영역 (180)의 전조 재료는 처음에 형성될 때 비-아몰퍼스, 즉, 결정질일 수 있으나, 그러나 예를 들어, 어닐링 동안에 전조 자기 재료로부터 확산된 종들이 수용되어 트랩 영역 (180)의 전조 재료와 혼합된 후에는 전조 재료는 아몰퍼스 구조로 변화될 수 있다. 다른 실시예들에서, 트랩 영역 (180)의 전조 재료는 처음에 형성될 때 아몰퍼스일 수 있고 심지어 고온들에서, 예를 들어, 어닐링 동안에, 그리고 심지어 확산된 종들로 강화된 후에도 아몰퍼스로 있을 수 있다. 따라서, 트랩 영역 (180)의 재료는 이웃하는 공핍된 자기 재료의 결정화를 억제할 수 없다.
트랩 영역 (180)의 두께, 조성물, 및 구조는 이웃한 전조 자기 재료로부터 확산된 종들을 수용하고 결합하기 위한 희망하는 용량을 갖기 위해 트랩 영역 (180) 내 충분한 양의 불포화의 어트랙터 재료 (즉, 충분한 수의 트랩 사이트들)를 제공하도록 선택될 수 있다. 더 두꺼운 트랩 영역은 더 얇은 트랩 영역에 비하여 확산된 종들에 대하여 상대적으로 더 높은 용량을 가질 수 있다. 도 1에 예시된 것과 같은 일 실시예에 따라, 트랩 영역 (180)은 약 10 Å (약 1.0 nm) 내지 약 100 Å (약 10.0 nm) 두께 사이일 수 있다.
도 1b를 참고로 하여, 일부 실시예들에서, 추가의 트랩 영역들이 제공될 수 있다. 예를 들어, 다른 트랩 영역 (182)이 자기 셀 코어 (101) (도 1)내에 포함될 수 있다. 다른 트랩 영역 (182)은 고정 영역 (110")의 자기 재료 (예를 들어, 처음에는 전조 자기 재료이고, 이어서는, 공핍된 자기 재료)에 근접할 수 있다. 일부 실시예들에서, 다른 트랩 영역 (182)은 옥사이드-인접 부분 (114)과 전극-인접 부분 (117) 사이의 고정 영역 (110")의 매개 부분을 형성할 수 있다.
다른 트랩 영역 (182)은 자유 영역 (120)에 인접한 트랩 영역 (180)의 어트랙터 종들과 동일하거나 상이할 수 있는 적어도 하나의 어트랙터 종들을 또한 포함한다. 다른 트랩 영역 (182)의 적어도 하나의 어트랙터 종들은 또한 확산된 종들, 트랩 사이트들의 수용에 앞서서 포함된다. 따라서, 다른 트랩 영역 (182)은 공핍된 자기 재료의 결정화를 촉진시키기 위해 확산된 종들과 반응하도록 그리고 이웃한 전조 자기 재료 (예를 들어, 옥사이드-인접 부분 (114)의)로부터 확산성 종들을 끌어당기도록 제형되고, 구조화되고, 배치될 수 있다. 다른 트랩 영역 (182)은 예를 들어, 확산된 종들이 어트랙터 종들에 결합되고 어트랙터 및 확산된 종들이 혼합된 후에 아몰퍼스일 수 있다. 결정화부분과 인터페이스하지 않도록 인접한 공핍된 자기 재료가 결정화할 때 다른 트랩 영역 (182)은, 이어 확산된 종들로 강화되고, 아몰퍼스로 있을 수 있다.
도 1을 계속 참조하여, 트랩 영역(180)이 자유 영역(120)에 인접한 실시예들에서, 트랩 영역(180)은 하나이상의 다른 영역들 예를 들어, 자유 영역(120) 및 매개 옥사이드 영역(130)에 의해 고정 영역(110)으로부터 물리적으로 격리될 수 있다. 따라서, 트랩 영역 (180)의 종들은 고정 영역 (110)의 종들과 화학적으로 반응하지 않을 수 있다.
도 1b의 실시예와 같은 실시예들에서, 고정 영역(110")에 근접한 다른 트랩 영역 (182)은 하나 이상의 다른 영역들에 의해, 예를 들어, 고정 영역 (110")의 옥사이드-인접 부분 (114)에 의해 및 매개 옥사이드 영역 (130)에 의해 자유 영역 (120)으로부터 물리적으로 격리될 수 있다. 따라서, 다른 트랩 영역 (182)의 종들은 자유 영역 (120)의 종들과 화학적으로 반응하지 않을 수 있다.
도 1의 자기 셀 구조 (100)는 “상부-핀 고정된(top-pinned)" 메모리 셀, 즉, 고정 영역 (110)이 자유 영역 (120) 위에 배치된 메모리 셀로서 구성된다. 자기 셀 구조 (100)은 자유 영역 (120), 매개 옥사이드 영역 (130), 및 고정 영역 (110)의 상호작용에 의해 초래되는 자기 터널 접합 (MTJ : magnetic tunnel junction)의 터널 영역으로서 기능하고 자유 영역 (120)에 MA를 유도하도록 구성될 수 있는 단일 옥사이드 영역, 즉, 매개 옥사이드 영역 (130)을 또한 포함한다.
대안적으로, 도 2를 참고 하여, 본 발명의 실시예에 따른, 자기 셀 구조 (200)는 자기 셀 코어 (201)가 듀얼 MA-유도 옥사이드 영역들 (예를 들어, 매개 옥사이드 영역 (130) 및 제 2 옥사이드 영역 (270)을 갖는 상부-핀 고정된 메모리 셀로서 구성될 수 있다. 일부 실시예들에서, 예컨대 도 2에 예시된, 제 2 옥사이드 영역 (270)이 파운데이션 영역 (260)위에 (예를 들어, 바로 위에) 형성될 수 있어서, 파운데이션 영역 (260)의 상단 표면 및 제 2 옥사이드 영역 (270)의 하단 표면은 서로 접할 수 있다.
파운데이션 영역 (260)은 위에 놓인 재료들, 예컨대, 제 2 옥사이드 영역 (270)이 형성되는 매끈한 템플레이트(template)를 제공할 수 있다. 일부 실시예들에서, 파운데이션 영역 (260)은 희망하는 결정 구조 (예를 들어, bcc (001) 결정 구조)를 갖는 제 2 옥사이드 영역 (270) 위에 자유 영역 (120)의 형성을 가능하게 하는 결정 구조를 갖도록 제 2 옥사이드 영역 (270)의 형성을 가능하도록 구성되고 형성된다. 예를 들어, 제한없이, 파운데이션 영역 (260)은 제 2 옥사이드 영역 (270)이 그 위에 bcc (001) 결정 구조를 가지고 형성되거나 또는 나중에 bcc (001) 결정 구조로 결정화되는 것을 가능하게 하고, 해당 결정 구조는 자유 영역 (120)이 형성될 공핍된 자기 재료로 진행될 수 있다.
일부 실시예들에서, 파운데이션 영역 (260)은 하단 전극 (105)위에 바로 형성될 수 있다. 다른 실시예들에서, 예컨대 도 2에 예시된, 파운데이션 영역 (260)은 하나 이상의 하단 매개 영역들 (140) 위에 형성될 수 있다.
자기 셀 코어(201)안에서, 듀얼 옥사이드 영역들 중 제 2 옥사이드 영역 즉, 제 2 옥사이드 영역(270)은 자유 영역 (120)에 근접하여, 예를 들어, 매개 옥사이드 영역 (130)에 근접한 자유 영역 (120)의 표면에 반대쪽인 자유 영역 (120)의 표면에 인접하여 배치될 수 있다. 따라서, 제 2 옥사이드 영역 (270)은 자유 영역 (120)에 의해 매개 옥사이드 영역 (130)으로부터 이격 될 수 있다.
트랩 영역 (280)은 제 2 옥사이드 영역 (270)으로부터 자유 영역 (120)을 분리시킬 수 있다. 그럼에도 불구하고, 트랩 영역 (280)이 실제로 자유 영역 (120)과 제 2 옥사이드 영역 (270)가 직접 물리적 접촉이 없게 하면서 자유 영역 (120)과 제 2 옥사이드 영역 (270) 사이에 MA 유도를 가능하게 하는 두께로 형성될 수 있다는 것이 고려된다. 예를 들어, 트랩 영역(280)은 두께에서 얇을 수(예를 들어, 약 6 Å보다 작은 (약 0.6 nm보다 작은) (예를 들어, 높이에서 약 2.5 Å보다 작은 (약 0.25 nm보다 작은)와 약 5 Å (약 0.5nm) 사이) 있다. 따라서, 트랩 영역 (280)은 옥사이드 영역 (예를 들어, 제 2 옥사이드 영역 (270)과 자기 영역 (예를 들어, 자유 영역 (120))사이의 MA-유도를 실질적으로 저하시키지 않을 수 있다. 따라서, 인접한 옥사이드 영역이 고 MA 세기를 촉진시키는 동안 자기 영역은 고 TMR을 촉진시키는 구조로 결정화될 수 있다.
도 2의 상부-핀 고정된, 듀얼 옥사이드 영역 구성에서, 고정 영역 (110)은 대안적으로, 상기에서 논의된 바와 같이 도 1a의 고정 영역 (110') 또는 도 1b의 고정 영역 (110")으로 구성될 수 있다. 따라서, 도 1b의 고정 영역 (110")을 가질 때, 자기 셀 구조 (200)는 하나 초과의 트랩 영역 (예를 들어, 트랩 영역 (280) (도 2) 및 다른 트랩 영역 (182) (도 1b))을 포함할 수 있다.
도 2c에 대하여, 본 출원에 개시된 이것 또는 임의의 다른 자기 셀 구조 실시예에서, 트랩 영역 (280)은 하나 이상의 매개 영역들 (290)에 의해 이웃하는 자기 영역 (예를 들어, 자유 영역 (120))로부터 이격될 수 있다. 이런 매개 영역 (290)은 자기 영역 (예를 들어, 자유 영역 (120))으로부터 트랩 영역 (280)으로 확산성 종들의 확산을 허용하도록 제형되고 구성될 수 있다.
본 발명의 메모리 셀들의 실시예들은 도면들 1 및 2에서의 평면외(out-of-plane) STT-MRAM 셀들, 또는 도 3에 예시된 평면내(in-plane) STT-MRAM 셀들로 구성될 수 있다. “평면내(in-plane)" STT-MRAM 셀들은 지배적으로 수평 방향으로 방위된 자기 방위를 나타내는 자기 영역들을 포함하지만, “평면외(out-of-plane)" STT-MRAM 셀들은 지배적으로 수직 방향으로 방위된 자기 방위를 나타내는 자기 영역들을 포함한다. 예를 들어, 도 1에 예시된 바와 같이, STT-MRAM 셀은 자기 영역들 (예를 들어, 고정 영역 (110) 및 자유 영역 (120)) 중 적어도 하나에서 수직 자기 방위를 나타내도록 구성될 수 있다. 표시된 수직 자기 방위는 직교하는 자기 이방성 (“PMA:perpendicular magnetic anisotropy)" 세기에 의해 특성화될 수 있다. 화살표들 (112) 및 양끝(double-pointed) 화살표들 (122)에 의해 도 1에 표시된 바와 같이, 일부 실시예들에서, 각각의 고정 영역 (110) 및 자유 영역 (120)은 수직의 자기 방위를 나타낼 수 있다. 고정 영역 (110)의 자기 방위는 본질적으로 STT-MRAM 셀의 동작 내내 동일한 방향으로, 예를 들어, 도 1의 화살표들 (112)에 의해 표시된 방향으로 지향될 수 있다. 반면에, 자유 영역(120)의 자기 방위는 셀의 동작 동안, 도 1의 양끝 화살표들 (122)에 의해 표시된 것처럼 평행 구성과 비-평행 구성 사이에서 스위치될 수 있다. 다른 예로서, 도 3에 예시된 바와 같이, 평면내 STT-MRAM 셀은 고정 영역 (310)내 화살표 (312) 및 자유 영역 (320)내 양끝 화살표 (322)로 표시된 것 처럼 자기 영역들 (예를 들어, 고정 영역 (310) 및 자유 영역 (320)) 중 적어도 하나에 수평 자기 방위를 나타내도록 구성될 수 있다. 비록 도 3 은 단지 고정 영역 (310), 매개 옥사이드 영역 (130), 및 자유 영역 (320)만을 예시하지만, 위에 놓인 영역들은 도면들 1 및 2의 고정 영역 (110)의 위에 놓인 영역들일 수 있고 아래에 놓인 영역들은 도면들 1 및 2에 자유 영역 (120) 아래에 놓인 영역들일 수 있다.
일부 실시예들에서, 예컨대 도면들 1 및 2의 실시예들에서, 고정 영역 (110)이 자유 영역 (120) 위에 놓일 수 있지만, 다른 실시예들에서, 예컨대 도면들 4a, 4b, 및 5의 실시예들에서, 고정 영역 (110)은 자유 영역 (120) 아래에 놓일 수 있다. 예를 들어, 제한없이, 도의 어에서, 고정 영역 (410)이 하단 전극 (105) 및, 만약 존재한다면, 하단 매개 영역들 (140) 위에 놓인 자기 셀 코어 (401)를 갖는 자기 셀 구조 (400)가 예시된다. 파운데이션 영역 (260)(도 2) (도 4a에 예시되지 않은)은 선택적으로, 예를 들어, 하단 전극 (105) (또는 하단 매개 영역들 (140), 만약 존재한다면)과 고정 영역 (410)사이에 포함될 수 있다. 고정 영역 (410)은 예를 들어 제한없이, 도면들 1a 및 1b의 전극-인접 부분 (117)에서처럼 교번 구조로 구성될 수 있는 전극-인접 부분 (417)를 갖는 멀티-서브-영역 고정 영역 (410)로서 구성될 수 있다. 예를 들어, 균질의 자기 재료의 옥사이드-인접 부분 (113)이 전극-인접 부분 (417) 위에 놓일 수 있다. 도 1a의 서브-영역, 예컨대 매개 부분 (115) 이 전극-인접 부분 (417) 및 옥사이드-인접 부분 (113)사이에 배치될 수 있다. 매개 옥사이드 영역 (130)이 고정 영역 (410) 위에 놓일 수 있고, 자유 영역 (420)이 매개 옥사이드 영역 (130) 위에 놓일 수 있다.
트랩 영역 (480)은 고정 영역 (410) 및 자유 영역 (420) 중 적어도 하나에 근접할 수 있다. 예를 들어, 도 4a에 예시된 바와 같이, 트랩 영역 (480)은 자유 영역 (420) 위에 놓일 수 있다. 다른 실시예들에서 (도 4a에 예시되지 않은), 트랩 영역 (480) 또는 다른 트랩 영역이 대안적으로 또는 추가적으로 자유 영역 (420) 아래에 놓일 수 있거나 또는 자유 영역 (420) 내부에 배치될 수 있다.
그럼에도 불구하고, 트랩 영역 (480)은 전조 자기 재료 (예를 들어, 자유 영역 (420)이 형성될)에 유사한 전조 트랩 재료로 형성된다. 전조 트랩 재료는 전조 자기 재료로부터 확산된 종들을 끌어 당기고 반응하도록 구조화되고 제형된 트랩 사이트들을 갖는 적어도 하나의 어트랙터 종들을 포함하여 공핍된 자기 재료의 결정화를 고 TMR을 가능하게 하는 희망하는 결정 구조로 촉진시킨다.
상단 전극 (104) 및, 만약 존재한다면, 상단 매개 영역들 (150)은 트랩 영역(480) 및 자유 영역(420) 위에 놓일 수 있다. 따라서, 자기 셀 구조 (400)는 단일 MA-유도 옥사이드 영역 (예를 들어, 매개 옥사이드 영역 (130))를 갖는 “바닥-핀 고정된(bottom-pinned)" 메모리 셀로 구성된다.
도 4b를 참고하여, 단일 MA-유도 옥사이드 영역을 갖는 바닥-핀 고정된 메모리 셀로 구성된 자기 셀 구조 (400')의 대안 실시예는 도 4a의 자기 셀 구조 (400)와 실질적으로 동일한 구조이지만, 도 4a의 고정 영역 (410)의 매개 부분 (115) 대신에 다른 트랩 영역 (482)을 포함하는 자기 셀 코어 (401')의 고정 영역 (410')을 포함할 수 있다. 따라서, 자기 셀 코어 (401')는 도 4a의 비-공핍된, 옥사이드-인접 부분 (113) 대신에 공핍된 옥사이드-인접 부분 (414)을 또한 포함할 수 있다.
도 5를 참고로 하여, 바닥-핀 고정된 메모리 셀로서 또한 구성된 자기 셀 구조 (500)가 예시된다. 예시된 메모리 셀 구조 (500)는 듀얼 옥사이드 영역들, 예를 들어, 매개 옥사이드 영역 (130) 및 제 2 옥사이드 영역 (570)을 갖는 자기 셀 코어 (501)를 포함한다. 제 2 옥사이드 영역 (570)은 상단 전극 (104) 아래에 그리고 자유 영역 (420) 및 트랩 영역 (480) 양쪽의 위에 있을 수 있다.
본 출원에서 설명된 이 또는 임의의 다른 실시예에서, 트랩 영역 (480)은 예를 들어, 제 2 옥사이드 영역 (570)의 하나 이상의 서브-영역들로서 제 2 옥사이드 영역 (570)과 통합될 수 있다. 이런 트랩-및-옥사이드-통합된 영역은 본 출원에서 “트랩 옥사이드 영역(trap oxide region)"으로 지칭될 수 있다. 예를 들어, 도 5a에 예시된 바와 같이, 트랩 옥사이드 영역 (578)은 이산의 제 2 옥사이드 영역들 (570')과 상호-배열된(inter-disposed) 이산의 트랩 서브-영역들 (480')을 포함할 수 있다. 이산의 트랩 서브-영역들 (480')은 그럼에도 불구하고 전조 자기 재료로부터 확산된 확산된 종들이 결합할 수 있는 트랩 사이트들을 갖는 어트랙터 종들을 갖는 전조 트랩 재료로 형성될 수 있다.
본 출원에서 개시된 임의의 실시예들의 트랩 영역 (예를 들어, 트랩 영역 (180) (도 1))은 실질적으로 연속적 (즉, 영역의 재료내 갭들이 없이)일 수 있다. 다른 실시예들에서, 그러나, 본 출원에 개시된 임의의 실시예들에 따른 트랩 영역은 불연속적 (즉, 영역의 재료 사이에 갭들을 가질 수 있다)일 수 있다.
본 출원에서 설명된 임의의 실시예들에서, 고정 영역 (110) (도면들 1 및 2), (110') (도 1a), (110") (도 1b), (310) (도 3), (410) (도 4a), (410') (도면들 4b 및 5), 매개 옥사이드 영역 (130) (도면들 1 내지 2 및 3 내지 5), 자유 영역 (120) (도 1 및 2), (320) (도 3), (420) (도면들 4a, 4b, 및 5), 트랩 영역 또는 영역들 (180) (도 1), (182) (도 1b), (280) (도 2), (480) (도면들 4a, 4b, 및 5, (482) (도면들 4b 및 5), 제 2 옥사이드 영역 (270) (도 2), (570) (도 5) (만약 존재한다면), 트랩 옥사이드 영역 (578) (도 5a) (만약 존재한다면), 및 임의의 서브-영역들 (만약 존재한다면)의 상대적 배치들은 각각 역으로 될 수 있다. 설사 거꾸로 된다 하더라도, 매개 옥사이드 영역 (130)은 자유 영역 (120) (도면들 1 및 2), (320) (도 3), (420) (도면들 4a, 4b, 및 5)과 고정 영역 (110) (도면들 1 및 2), (110') (도 1a), (110") (도 1b), (310) (도 3), (410) (도 4a), (410') (도면들 4b 및 5) 사이에 배치되고 적어도 하나의 트랩 영역 (예를 들어, 트랩 영역 (180) (도 1), 다른 트랩 영역 (182) (도 1b), 트랩 영역 (280) (도 2), 트랩 영역 (480) (도면들 4a, 4b, 및 5), 다른 트랩 영역 (482) (도면들 4b 및 5), 트랩 옥사이드 영역 (578) (도 5a))은 자기 영역들 (예를 들어, 자유 영역 (120) (도면들 1 및 2), (320) (도 3), (420) (도면들 4a, 4b, 및 5) 및 고정 영역 (110) (도면들 1 및 2), (110') (도 1a), (110") (도 1b), (310) (도 3), (410) (도 4a), (410') (도면들 4b 및 5)중 적어도 하나) 중 적어도 하나의 전조 자기 재료에 근접한다.
다른 실시예들에서 (예시되지 않은), 트랩 영역은 자기 영역 (예를 들어, 자유 영역 (120))에 측면으로-인접한(laterally-adjacent) 부분을 포함할 수 있다. 측면으로-인접한 부분은 수직으로-인접한 부분(vertically-adjacent portion)에 추가하여, 또는 대안일 수 있다.
따라서, 자기 셀 코어를 포함하는 메모리 셀이 개시된다. 자기 셀 코어는 적어도 하나의 확산성 종들 및 적어도 하나의 다른 종들을 포함하는 전조 자기 재료로 형성된 공핍된 자기 재료(depleted magnetic material)을 포함하는 자기 영역을 포함한다. 공핍된 자기 재료는 적어도 하나의 다른 종들을 포함한다. 자기 셀 코어는 또한 자기 영역과 다른 자기 영역 사이에 매개 옥사이드 영역 및 다른 자기 영역을 포함한다. 아몰퍼스 영역은 자기 영역에 근접한다. 아몰퍼스 영역은 적어도 하나의 확산성 종들에 대한 적어도 하나의 다른 종들의 화학적 친화도보다 높은 적어도 하나의 확산성 종들에 대한 화학적 친화도 및 적어도 하나의 트랩 사이트를 갖는 적어도 하나의 어트랙터 종들을 포함하는 전조 트랩 재료로 형성된다. 아몰퍼스 영역은 전조 자기 재료로부터 적어도 하나의 확산성 종들에 결합된 적어도 하나의 어트랙터 종들을 포함한다.
도면들 6 내지 9c를 참고로 하여, 자기 셀 구조들, 예컨대 도면들 1a 및 1b의 실시예들에 따라 도 1의 자기 셀 구조 (100)을 제조하는 방법에 스테이지들이 예시된다. 도 6에 예시된 바와 같이, 기판 (102) 위에 형성된 전도성 재료 (605), 및 전도성 재료 (605) 위의 전조 트랩 재료 (680)를 갖는 매개 구조(intermediate structure) (600)가 형성될 수 있다. 선택적으로, 전도성 재료 위에 전조 트랩 재료 (680)가 형성되기 전에 전도성 재료 (605)위에 하나 이상의 하단 매개 재료들 (640)이 형성될 수 있다.
다른 실시예들에서, 예컨대 기저(base) 제 2 옥사이드 영역 (예를 들어, 제 2 옥사이드 영역 (270) (도 2)를 포함하는 다른 구조 또는 도 2의 자기 셀 구조 (200)를 형성하기 위해 이용될 수 있는, 파운데이션 재료 (미도시)가 만약 존재한다면 하단 매개 재료들 (640) 및 전도성 재료 (605) 위에 형성될 수 있다. 옥사이드 재료 (미도시)가 파운데이션 재료 위에 전조 트랩 재료 (680)를 형성하기 전에 파운데이션 재료 위에 형성될 수 있다.
하단 전극 (105) (도면들 1, 2, 4a, 4b, 및 5)이 형성되는 전도성 재료 (605) 는 예를 들어 및 제한없이, 금속 (예를 들어, 구리, 텅스텐, 티타늄, 탄탈륨), 금속 합금, 또는 그것의 조합으로 구성되거나 또는 필수적으로 이들로 구성되거나 또는 이들을 포함할 수 있다.
실시예들에서, 옵션의 하단 매개 영역 (140) (도면들 1, 2, 4a, 4b, 및 5)은 하단 전극 (105) 위에 형성되고, 하단 매개 영역 (140)이 형성되는 하단 매개 재료 (640)는 예를 들어 및 제한없이, 탄탈륨 (Ta), 티타늄 (Ti), 탄탈륨 나이트라이드 (TaN), 티타늄 나이트라이드 (TiN), 루테늄 (Ru), 텅스텐 (W), 또는 그것의 조합으로 구성되거나 또는 필수적으로 이들로 구성되거나 또는 이들을 포함할 수 있다. 일부 실시예들에서, 만약 포함된다면, 하단 매개 재료 (640)는 하단 전극 (105) (도면들 1, 2, 4a, 4b, 및 5)이 형성될 전도성 재료 (605)와 통합될 수 있다. 예를 들어, 하단 매개 재료 (640)는 전도성 재료 (605)의 최상단 서브-영역일 수 있다.
도 2의 자기 셀 구조(200) 형성에서 처럼 전도성 재료 위에 파운데이션 재료가 형성되는 실시예들에서, 파운데이션 재료는 예를 들어 및 제한없이, 코발트 (Co) 및 철 (Fe) (예를 들어, CoFeB 재료) 중 적어도 하나를 포함하는 재료, 비자기 재료 (예를 들어, 비자기 전도성 재료 (예를 들어, 니켈계의 재료))를 포함하는 재료, 또는 그것의 조합으로 구성되거나 또는 필수적으로 이들로 구성되거나 또는 이들을 포함할 수 있다. 파운데이션 재료는 희망하는 결정 구조 (예를 들어, bcc (001) 결정 구조)에서 그 위에 재료(예를 들어, 옥사이드 재료)를 형성하는 것을 가능하게 하는 템플레이트(template)을 제공하도록 구성되고 형성될 수 있다.
또한, 도 2의 자기 셀 구조(200)를 형성하는 실시예들에서, 제 2 옥사이드 영역 (270) (도 2)가 형성될 옥사이드 재료는 예를 들어 및 제한없이, 비자기 옥사이드 재료 (예를 들어, 마그네슘 옥사이드 (MgO), 알루미늄 옥사이드 (Al2O3), 티타늄 옥사이드 (TiO2), 또는 통상의 MTJ 영역들의 다른 옥사이드 재료들)으로 구성되거나 또는 필수적으로 이들로 구성되거나 또는 이들을 포함할 수 있다. 옥사이드 재료는 존재한다면 파운데이션 재료 위에 바로 형성될 수 있다 (예를 들어, 성장된, 증착된). 파운데이션 재료가 처음에 형성될 때 아몰퍼스인 실시예들에서, 결과 옥사이드 재료는 파운데이션 재료 위에 처음에 형성될 때 결정질 (예를 들어, bcc (001) 결정 구조를 가짐)일 수 있다.
전조 트랩 재료 (680)는 예를 들어 제한없이, 앞에서-형성된 재료들 위에 적어도 하나의 어트랙터 종들을 스퍼터링함으로써 형성될 수 있다. 전조 트랩 재료 (680)는 확산성 종들과 전조 자기 재료의 다른 종들 사이의 화학적 친화도에 비하여 인접 전조 트랩 재료 (680)를 형성되도록 하기 위해 전조 자기 재료로부터의 확산성 종들에 대하여 더 높은 화학적 친화도를 갖도록 제형된다(즉, 적어도 하나의 어트랙터 종들이 선택된다). 따라서, 전조 트랩 재료 (680)는 전조 자기 재료로부터 확산성 종들을 끌어당기도록 제형된다.
일부 실시예들에서, 전조 트랩 재료 (680)의 각각의 종들은 전조 자기 재료로부터의 확산된 종들에 대하여 (즉, 전조 자기 재료와 화학적으로 결합하기 위해 융화가능한(compatible)) 화학적 친화도를 갖도록 제형될 수 있다. 다른 실시예들에서, 전조 트랩 재료 (680)의 모든 종들보다 더 적은 종들이 확산성 종들에 대하여 희망하는 화학적 친화도를 갖도록 제형될 수 있다. 따라서, 전조 트랩 재료 (680)는 확산된 종들과 비-반응성인 종들을 포함할 수 있거나 또는 확산된 종들과 반응하는 종들로 구성되거나 또는 필연적으로 구성될 수 있다.
도면들 6 내지 6f를 참고로 하여, 전조 트랩 재료 (680)는 적어도 하나의 어트랙터 종들 (684,686) (도면들 6a 및 6c 내지 6f)의 적어도 하나의 트랩 사이트 (687) (도 6d)를 제공하도록 제형되고 구조화된다. 트랩 사이트들 (687) (도 6d)은 확산성 종들이 전조 자기 재료로부터 확산된 후에, 본 출원에서 “강화된 전조 트랩 재료(enriched precursor trap material)" (681) (도 6e)로 지칭된 것으로 확산된 종들이 유지될 수 있도록 적어도 하나의 어트랙터 종들 (684,686) 중 적어도 하나와 결합하는 것을 가능하게 한다.
트랩 사이트들 (687) (도 6d)를 포함하도록 전조 트랩 재료 (680)를 구조화하는 것은 어트랙터 종들 (684,686)의 이웃하는 서브-영역들사이에 일치되지 않은 결정 격자들의 구조를 갖는 전조 트랩 재료 (680)를 형성하는 것을 포함할 수 있다. 본 출원에서 사용되는, 용어 “일치되지 않은 결정 격자들(mis-matched crystal lattices)"은 종들을 완전히 포화시키는 종들간에 1:1 결합이 쉽게 성취될 수 없도록 서로간에 정렬되지 않은 이웃하는 종들의 결정 격자 구조들을 지칭한다. 예를 들어, 도 6a 및 6d를 참고로 하여, 복수개의 어트랙터 종들 (684,686)은 두개의 어, 매터 종들 (684,686)이 서로 인접하여 형성된 인터페이스들 (685)을 갖는 교번하는 구조를 형성하기 위해 다른 것 위에 하나가 형성될 수 있다. 도 6d를 참고로 하여, 이런 일치되지 않은 결정 격자 구조는 어트랙터 종들 (684,686)의 원자들 (684', 686', 686") 위에 트랩 사이트들 (687)을 남길 수 있다. 트랩 사이트들 (687)은 특별히 적어도 부분적으로, 어트랙터 종들 (684,686)의 결정 격자 구조들 사이에서 일치되지 않기 때문에 종들 사이의 인터페이스들 (685)을 점유할 수 있다.
임의의 특정 이론에 제한됨이 없이, 더 큰 수의 인터페이스들 (685), 및, 따라서, 어트랙터 종들 (684,686)의 더 큰 수의 교번하는 서브-영역들 , 더 큰 수 트랩 사이트들 (687)이 전조 트랩 재료(680)내 포함될 수 있다는 것이 고려된다. 각각의 개별적인 서브-영역의 두께는 최소(예를 들어, 대략 하나의 원자 두께 또는 몇 개의 원자들 두께)일 수 있고, 이런 매개 구조 (600')의 총 두께는 형성될 셀의 다른 특성들 (예를 들어, 전기 저항률)의 저하없이 최대 수의 트랩 사이트들 (687) (즉, 후속 프로세싱 동작들 동안에 확산된 종들에 대하여 잠재적인 결합 사이트들 )을 제공하도록 가공된다.
일부 실시예들에서, 전조 트랩 재료 (680)는 어트랙터 종들 (684,686) (예를 들어, 도면들 6a 및 6c 내지 6f의 어트랙터 종들 (684)) 중 적어도 하나로서 전이 금속 (예를 들어, 텅스텐 (W), 하프늄 (Hf), 몰리브덴 (Mo), 및 지르코늄 (Zr)) 및 어트랙터 화학 재료 (예를 들어, 도면들 6a 및 6c 내지 6f의 어트랙터 종들 (686)) 중 적어도 하나의 다른 것으로 철 (Fe), 코발트 (Co), 루테늄 (Ru), 및 니켈 (Ni) 중 적어도 하나를 포함할 수 있다.
일 특정 예에서, 제한없이, 전조 트랩 재료 (680)는 일 유형의 어트랙터 종들 (예를 들어, 어트랙터 종들 (686))로서 코발트 및 철 및 다른 어트랙터 종들 (예를 들어, 어트랙터 종들 (684))로서 텅스텐 (W)으로 구성되거나 또는 본질적으로 이들로 구성되거나, 이들을 포함할 수 있다. 코발트-철 및 텅스텐의 각각은 CoFeB 자기 재료로 제형된 이웃한 전조 자기 재료의 확산성 종들, 예컨대 붕소 (B)에 대하여 화학적 친화도를 가질 수 있다. 적어도 붕소에 대한 텅스텐의 화학적 친화도는 붕소와 전조 자기 재료의 다른 종들 (예를 들어, 코발트 및 철) 사이의 화학적 친화도보다 더 클 수 있다.
다른 특정 예에서, 제한없이, 전조 트랩 재료 (680)는 하나의 어트랙터 종들로서 루테늄 (Ru) 및 다른 어트랙터 종들로서 텅스텐 (W)으로 구성되거나 또는 본질적으로 이들로 구성되거나, 이들을 포함할 수 있다. 다시, 루테늄 및 텅스텐의 각각은 확산성 종들 (예를 들어, 붕소 (B))에 대하여 화학적 친화도를 가질 수 있다.
도 6b를 참고로 하여, 트랩 사이트들 (687) (도 6d)를 포함하는 전조 트랩 재료 (680)를 구조화하기 위한 다른 방법은 기판 (102) 위에, 어트랙터 재료 (680")를 형성하되, 어트랙터 재료는 처음에 형성될 때 반드시 불포화일 필요는 없고, 이어 충돌 어트랙터 재료 (680")의 마이크로구조 내 점 결함들, 미충족 결합들, 배열중인 사이트들, 또는 댕글링 결합들 (즉, 트랩 사이트들)을 유도하기 위해 충돌 종(bombarding species)들로서 플라즈마로부터 예를 들어, 하나 이상의 이온들 또는 라디칼들로 어트랙터 재료 (680")를 충돌한다. 예를 들어, 트랩 사이트들 (687) (도 6d)을 생성하고 점유된 결합들을 깨기 위하여 화살표들 (688)에 의해 표시된 것처럼 충돌 종들 예컨대 아르곤 (Ar), 질소 (N), 헬륨(He), 제논(Xe)은 매개 구조 (600")의 어트랙터 재료(680")내로 드라이브(drive)될 수 있다. 이런 실시예들에서, 충돌 종들은 전조 트랩 재료 (680) (도면들 6 및 6d)내에 유지될 수 있다.
도 6c를 참고로 하여, 기술들의 조합이 트랩 사이트들 (687) (도 6d)을 포함하는 전조 트랩 재료 (680)를 구조화하기 위해 이용될 수 있다. 예를 들어, 일치되지 않은 결정 격자 구조를 갖는 도 6a의 매개 구조 (600')는 도 6b의 충돌 (688) 프로세스에 종속될 수 있다. 충돌된 일치되지 않은 결정 격자 매개 구조 (600''')는 도 6a 및 6b의 기술들만으로 발생할 수 있는 것 보다 더 많은 트랩 사이트들 (687) (도 6d)을 포함할 수 있다.
후속 프로세싱 동안에, 예컨대 어닐링 스테이지 동안에, 확산성 종들 (621') (도 7a)은 이웃한 전조 자기 재료로부터 전조 트랩 재료 (680)로 전달될 수 있다 (예를 들어, 확산). 이것이 일어나기 때문에, 도 6e에 예시된 바와 같이, 트랩 사이트들 (687) (도 6d)은 강화된 전조 트랩 재료 (681)를 형성하기 위해 확산된 종들 (621)을 수용하고 그것과 반응할 수 있다. 확산된 종들 (621)의 원자들은 어트랙터 종들 (684,686) (도 6e참조)의 하나 이상의 원자들 (684'), (686'), (686'')에 결합할 수 있다.
일부 실시예들에서, 예컨대 도 6a 및 도 6c 및, 선택적으로, 또한 도 6b의 실시예들에서, 전조 트랩 재료 (680)는 기판 (102) 위에 처음에 형성될 때 결정질일 수 있다. 전조 트랩 재료 (680)는 적어도 처음에, 확산된 종들 (621)은 트랩 사이트들 (687) (도 6d)로 확산하고 트랩 사이트들과 반응하기 시작할 때는 결정질로 있을 수 있다. 그러나, 강화된 전조 트랩 재료 (681)의 조성물이 변화할 때, 즉, 더 많은 확산된 종들 (621)이 트랩 사이트들 (687) (도 6d)에 의해 트랩될 때, 및 고온들의 어닐링이 재료 움직임을 조장할 때, 강화된 전조 트랩 재료 (681)의 종들 (예를 들어, 확산된 종들 (621) 및 어트랙터 종들 (684,686))은 혼합될 수 있고 도 6f에 예시된 바와 같이 강화된 전조 트랩 재료 (681)를 아몰퍼스 트랩 재료 (682) (또한 “강화된 트랩 재료 (682)" 및 “강화된 아몰퍼스 트랩 재료 (682)"로서 본 출원에서 언급된)로 변환할 수 있다.
다른 실시예들에서, 예컨대 도면들 6g 및 6h의 실시예들에서, 전조 트랩 재료 (680) (도 6)는 기판 (102) 위에 처음에 형성될 때 아몰퍼스로 있고, 예를 들어, 어닐링 내내 아몰퍼스로 있도록 제형될 수 있다. 예를 들어, 도 6g를 참고로 하여, 전조 트랩 재료 (680IV)는 철 (Fe), 코발트 (Co), 및 텅스텐 (W)으로 구성되거나 또는 본질적으로 이들로 구성되거나, 이들을 포함할 수 있고 기판 (102) (도 6) 위에 처음에 형성될 때 아몰퍼스일 수 있다. 원자들이 트랩 사이트들 (687) (도 6d 참조) (도 6g에 예시되지 않은)을 포함하도록 Fe, Co, 및 W의 원자들 중 적어도 하나는 배열중인, 미충족(frustrate)될 수 있거나, 또는 댕글링 결합(dangling bond)들 또는 점 결함들을 가질 수 있다. 다른 예로서, 도 6h를 참고로 하여, 전조 트랩 재료 (680V)는 루테늄 (Ru) 및 텅스텐 (W)으로 구성되거나 또는 본질적으로 이들로 구성되거나, 이들을 포함할 수 있고 기판 (102) (도 6) 위에 처음에 형성될 때 아몰퍼스 일 수 있다. 원자들이 트랩 사이트들 (687) (도 6d 참조) (도 6h에 예시되지 않은)을 포함하도록 Ru 및 W의 원자들 중 적어도 하나는 배열중인, 미충족될 수 있거나, 또는 댕글링 결합들 또는 점 결함들을 가질 수 있다. 어느 하나의 이런 실시예에서, 트랩 사이트들 (687) (도 6d 참조)은 정의된 인터페이스들을 따라서 정렬되지 않을 수 있고, 오히려, 전조 트랩 재료 (680IV) (도 6g), (680V) (도 6h) 전체에 걸쳐 분포될 수 있다. 게다가, 강화된 전조 트랩 재료 (681)도 또한 아몰퍼스일 수 있다. 이런 실시예들에서, 전조 트랩 재료 (680IV) (도 6g), (680V) (도 6h)의 종들의 원자 비율은 전조 트랩 재료 (680IV) (도 6g), (680V) (도 6h)가 아몰퍼스이도록, 심지어 높은 어닐링 온도 (예를 들어, 약 500℃보다 더 큰)에서도 아몰퍼스에서 유지도록 선택될 수 있다.
임의의 경우에서, 전조 트랩 재료(680)내 어트랙터 종들 (684,686)의 원자 비율은 높은 어닐링 온도에서 아몰퍼스이고 아몰퍼스에서 유지되는 조성물로 최종, 강화된 트랩 재료 (682)내 원자 비율을 조정하도록 선택될 수 있다. 예를 들어, 전조 트랩 재료 (680)가 철 (Fe), 코발트 (Co), 및 텅스텐 (W)으로 구성되거나 또는 본질적으로 구성되거나 포함하고 붕소 (B)가 확산성 종들 (621)인 실시예들에서, 확산된 종들 (621) 및, 선택적으로, 충돌 종들을 포함하는 강화된 트랩 재료 (682)의 조성물이 약 700℃의 온도까지 아몰퍼스에서 유지될 수 있는 적어도 약 35 at.% 텅스텐 (W)을 포함하도록 전조 트랩 재료 (680)의 조성물이 선택될 수 있다.
게다가, 전조 트랩 재료 (680)가 공핍된 자기 재료를 결정화하기 위해 어닐링 동안에 사용되는 고온들에서 안정 (예를 들어, 종들이 아웃-확산(out-diffuse)되지 않을 것이다)하도록 전조 트랩 재료 (680)는 제형될 수 있다. 따라서, 결정화를 억제하는 전조 트랩 재료 (680)없이 희망하는 결정 구조 (예를 들어, bcc (001) 구조)로 전조 자기 재료로부터 유도된 공핍된 자기 재료의 결정화를 촉진시키는 고온들이 이용될 수 있다. 임의의 하나의 이론에 제한되지 않고, 강화된 트랩 재료 (682)의 아몰퍼스 성질이 결정 구조가 인접한 재료로부터 공핍된 자기 재료로 진행할 때 강화된 트랩 재료 (682)가 희망하는 결정 구조 (예를 들어, bcc (001) 구조)의 마이크로 구조와 상이하고 그것과 경쟁하는 마이크로 구조를 가지면 다르게 형성될 수 있는 공핍된 자기 재료내 마이크로구조 결함들을 회피한다는 것이 고려된다.
따라서, 기판 위에 자기 영역을 포함하는 반도체 구조가 개시된다. 자기 영역은 확산성 종들을 포함하는 전조 자기 재료를 포함한다. 트랩 영역은 적어도 하나의 트랩 사이트를 포함하는 적어도 하나의 어트랙터 종(attracter specie)들을 포함한다. 적어도 하나의 어트랙터 종들은 확산성 종들과 전조 자기 재료의 다른 종들 사이의 화학적 친화도 보다 자기 전조 재료의 확산성 종들에 대해 더 높은 화학적 친화도를 나타내도록 제형된다.
도 7를 참고로 하여, 도 6의 전조 트랩 재료 (680)가 형성된 후에, 그리고 트랩 사이트들 (687) (도면들 6d 및 6e)과 반응하는 확산성 종들(621')의 확산 전에, 도 7에 예시된 바와 같이 적어도 하나의 전조 자기 재료 (720)가 전조 트랩 재료 (680) 위에 형성될 수 있다. 최종적으로는 자유 영역 (120) (도면 1)이 형성되는 전조 자기 재료 (720)는 예를 들어 제한없이, 코발트 (Co) 및 철 (Fe) (예를 들어, CoxFey, 여기서 x = 10 내지 80 및 y = 10 내지 80) 그리고, 일부 실시예들에서, 또한 붕소 (B) (예를 들어, CoxFeyBz, 여기서 x = 10 내지 80, y = 10 내지 80, 및 z = 0 내지 50)를 포함하는 강자성의 재료로 구성되거나 또는 필수적으로 이들로 구성되거나 또는 이들을 포함할 수 있다. 따라서, 전조 자기 재료 (720)는 Co, Fe, 및 B 중 적어도 하나를 포함할 수 있다(예를 들어, CoFeB 재료, FeB 재료, CoB 재료). 다른 실시예들에서, 전조 자기 재료 (720)는 대안적으로 또는 추가적으로 니켈 (Ni)를 포함할 수 있다 (예를 들어, NiB 재료). 일부 실시예들에서, 전조 자기 재료 (720)는 만약 기판(102) 위 전도성 재료(605) 위에 포함된다면 파운데이션 재료와 동일한 재료 또는 원소들이 상이한 원자 비율들을 가질 수 있지만 파운데이션 재료와 동일한 원소들을 갖는 재료를 포함할 수 있다. 전조 자기 재료(720)는 균질 영역으로 형성될 수 있다. 다른 실시예들에서, 전조 자기 재료 (720)는 예를 들어, CoFeB 재료의 하나 이상의 서브-영역들을 포함할 수 있으며, 서브-영역들은 Co, Fe, 및 B의 상이한 상대적 원자 비율들을 갖는다.
도 7a를 참고로 하여, 전조 자기 재료 (720)는 적어도 하나의 확산성 종들 (621') 및 적어도 하나의 다른 종들을 포함한다. 자성을 나타내기 위해 전조 자기 재료 (720), 또는 전조 자기 재료로부터 형성된 공핍된 자기 재료에 대하여 확산성 종들 (621')의 존재가 필수적이지는 않다. 그러나, 전조 자기 재료 (720)내 확산성 종들 (621')의 존재가 전조 자기 재료 (720)를 (예를 들어, 스퍼터링에 의해) 아몰퍼스 상태로 형성되는 것을 가능하게 할 수 있다.
전조 트랩 재료 (680) 대 전조 자기 재료 (720)의 근접함(proximity) 및 전조 트랩 재료 (680)의 전조 자기 재료 (720)의 다른 종들에 비교하여 확산성 종들 (621') (도 7a)에 대한 더 높은 화학적 친화도는 전조 자기 재료(720)로부터 확산성 종들 (621') (도 7a)의 제거를 가능하게 할 수 있다. 도면들 8 및 8a를 참고로 하여, 도 8에 예시된 바와 같이 제거는 공핍된 자기 재료 (820) 및 강화된 트랩 재료 (682)를 형성한다. 예를 들어, 도 8b를 참고로 하여, 확산된 종들 (621)이 전조 트랩 재료 (680)의 어트랙터 종들 (684,686)에 화학적으로 결합할 수 있는 전조 트랩 재료 (680)로 확산성 종들 (621') (도 7a)은 확산될 수 있다. 전조 트랩 재료 (680)에 의한 전조 자기 재료(720)로부터 확산된 종들 (621)의 이 제거는 도 8에 예시된 어닐링된 매개 구조 (800)를 형성하기 위한 매개 구조 (700) (도 7)의 어닐링 동안에 일어날 수 있다.
어닐링된 매개 구조 (800)에서, 공핍된 자기 재료 (820)는 확산된 종들 (621) (도 8a)의 낮은 농도를 가지지만, 강화된 트랩 재료 (682)는 도 8a에 예시된 바와 같이 확산된 종들 (621)을 포함한다. 자기 셀 구조들 (100) (도 1), (200) (도 2), (400) (도 4a), (400') (도 4b), 및 (500) (도 5)은 따라서 공핍된 자기 재료 (820) (예를 들어, 자유 영역 (120) (도면들 1 및 2),(320) (도 3), (420) (도면들 4a, 4b, 및 5))내; 고정 영역 (110") (도 1b)의 옥사이드-인접 부분 (114)내; 및 고정 영역 (410') (도면들 4 및 5)의 옥사이드-인접 부분 (414)내) 및 확산된-종들-포함 강화된 트랩 재료 (682) (예를 들어, 트랩 영역 (180) (도 1), (280) (도 2 및 2c); (480) (도면들 4a, 4b, 및 5)내, 다른 트랩 영역 (182) (도 1b), (482) (도면들 4b 및 5)내; 트랩 옥사이드 영역 (578) (도 5a)의 이산의 트랩 서브-영역들 (480')내)를 포함할 수 있다.
예를 들어, 제한없이, 전조 자기 재료 (720) (도 7)가 CoFeB 재료인 실시예들에서, 공핍된 자기 재료 (820)는 CoFe 재료 (즉, 자기 재료는 코발트 및 철을 포함)일 수 있다. 전조 트랩 재료 (680) (도 7)가 코발트-철 (CoFe) 어트랙터 종들의 서브-영역들 및 텅스텐 (W) 어트랙터 종들의 서브-영역들의 교번하는 구조인 이런 실시예들에서, 강화된 트랩 재료 (682)는 코발트, 철, 텅스텐, 및 붕소 (B)의 아몰퍼스 혼합물 (즉, CoFeWB 혼합물 또는 합금)일 수 있다.
임의의 하나의 이론에 제한되지 않고, 붕소에 대하여 친화도를 갖는 어트랙터 종들의 트랩 사이트들 (687) (도 6d)을 갖는 전조 트랩 재료 (680)와 CoFeB 전조 자기 재료 (720)로부터 붕소의 확산성 종들 (621') (도 7a)의 제거는 확산성 종들 (621')을 포함하는 전조 자기 재료 (720) (도 7)의 결정화 온도보다 낮은 온도에서 공핍된 자기 재료(820)의 결정화를 가능하게 할 수 있다는 것이 고려된다. 따라서, 사용되는 어닐링 온도 (예를 들어, 약 500℃보다 더 큰)는 이웃하는 재료들 (예를 들어, 강화된 트랩 재료 (682)로부터 텅스텐 (W) 확산 아웃(out-diffuse)없이)을 저하시킬 정도로 그렇게 높게 하지 않으면서 공핍된 자기 재료 (820)의 결정화 (예를 들어, 이웃하는 재료, 예를 들어, 매개 옥사이드 영역 (130)의 재료 (도 1)로부터 희망하는 결정 구조를 진행시킴으로써)를 가능하게 할 수 있다. 공핍된 자기 재료 (820)는 따라서, 실질적 구조상의 결함들을 겪지 않으면서 자기 셀 구조(예를 들어, 자기 셀 구조 (100) (도 1), (200) (도 2), (400) (도 4a), (400') (도 4b), (500) (도 5))의 형성을 가능하게 하는 희망하는 결정 구조(예를 들어, bcc (001) 결정 구조)로 결정화될 수 있다. 실질적 구조상의 결함들의 부존재는 고 TMR을 가능하게 할 수 있다.
임의의 하나의 이론에 제한되지 않고, 전조 자기 재료 (720)로부터 (및/또는 다른 전조 자기 재료 (713') (도 9b)로부터) 확산성 종들 (621') (도 7a)의 제거는 공핍된 자기 재료 (820)와 이웃하는 옥사이드 재료 (예를 들어, 제 2 옥사이드 영역 (270) (도 2) 또는 매개 옥사이드 영역 (130) (도 1)의 옥사이드 재료) 사이의 인터페이스를 따라서 MA의 유도를 또한 촉진시킬 수 있다는 것이 추가로 고려된다. 예를 들어, 확산성 종들 (621') (도 7a)의 부존재시에, 공핍된 자기 재료 (820)의 다른 종들은 만약 확산성 종들 (621')이 전조 자기 재료 (720)내 계속 통합되어 있었다면 다른 종들이 하였을 것보다 옥사이드 재료와 더 많은 상호작용을 가질 수 있다. 게다가, 강화된 트랩 재료 (682)내 한번-이용(once-available) 가능한 트랩 사이트들 (687) (도 6d)에서의 화학적 결합들을 통한 확산된 종들 (621) (도 8a)의 보유는 확산된 종들 (621)이 자기 영역 (예를 들어, 자유 영역 (120))과 그것의 이웃하는 MA-유도 옥사이드 영역 (예를 들어, 매개 옥사이드 영역 (130) (도 1)) 사이의 인터페이스 (예를 들어, 인터페이스 (132) (도 1))로 확산되는 것을 회피할 수 있다. 이것이 그렇지 않으면, 달성될 수 있는 것보다 인터페이스 (예를 들어, 인터페이스 (132) (도 1))를 따라서 더 많은 MA-유도 상호작용을 가능하게 할 수 있다. 따라서, 심지어 단지 단일 MA-유도 옥사이드 영역 (예를 들어, 매개 옥사이드 영역 (130))만이 포함된 실시예들에서도, 전조 트랩 재료 (680) (또는, 더 정확히 말하면, 강화된 트랩 재료 (682))의 존재 때문에 MA 세기는 전조 트랩 재료 (680) (또는, 더 정확히 말하면, 강화된 트랩 재료 (682))없는 동일한 구조의 MA 세기보다 더 클 수 있다.
자유 영역 (120) (예를 들어, 도 1)은 확산성 종들 (621') (도 7a)을 포함하는 전조 자기 재료 (720) (예를 들어, CoFeB 재료) "으로부터 형성되는" 것으로 설명되었지만, 제조된, 자기 셀 코어 (101) (도 1) (또는 본 발명의 임의의 셀 코어)의 자유 영역 (120)은 전조 자기 재료 (720)가 처음에 형성되었을 때 보다 실질적으로 더 적은 확산성 종들 (621') (예를 들어, 붕소 (B))을 포함할 수 있다. 마찬가지로, 고정 영역 (110) (도 1)의 자기 재료가 이웃하는 영역의 트랩 재료에 의해 영향을 받을 수 있는 실시예들에서, 고정 영역 (110)은 그것이 이웃한 트랩 재료가 없을 때보다 실질적으로 더 적은 확산성 종들 (621')을 포함할 수 있다. 오히려, 제조된 자기 셀 코어 (101)의 트랩 영역 (180) (도 1)은 전조 트랩 재료 (680)의 종들 및 전조 자기 재료 (720)로부터 확산된 종들 (621) (예를 들어, 붕소 (B)) 둘 모두를 포함할 수 있다.
계속 도면들 7 및 8을 참조하여, 매개 옥사이드 영역 (130) (도 1)가 형성되는 옥사이드 재료 (730)는 예를 들어, 공핍된 자기 재료 (820)를 결정화하는 어닐링 전에 전조 자기 재료 (720) 위에 형성될 수 있다. 옥사이드 재료 (730)는 예를 들어 제한없이, 비자기 옥사이드 재료 (예를 들어, 마그네슘 옥사이드 (MgO), 알루미늄 옥사이드 (Al2O3), 티타늄 옥사이드 (TiO2), 또는 통상의 MTJ 영역들의 다른 옥사이드 재료들)으로 구성되거나 또는 필수적으로 이들로 구성되거나 또는 이들을 포함할 수 있다. 전조 트랩 재료(680) 전에 다른 옥사이드 재료가 형성된 실시예들에서, 다른 옥사이드 재료는 옥사이드 재료(730)와 동일한 재료 또는 상이한 원자 비율들을 가지지만 옥사이드 재료 (730)와 동일한 원소들을 포함하는 재료일 수 있다. 예를 들어, 제한없이, 듀얼-옥사이드 실시예에서 옥사이드 재료 (730) 및 다른 옥사이드 재료는, MgO으로 구성되거나 또는 본질적으로 이들로 구성되거나, 이들을 포함할 수 있다.
옥사이드 재료 (730)는 전조 자기 재료 (720) 위에 바로 형성될 수 있다 (예를 들어, 성장된, 증착된). 옥사이드 재료 (730)는 처음에 형성될 때 결정질 (예를 들어, bcc (001) 구조로) 일 수 있거나 또는 나중에 어닐링 동안에 결정화될 수 있다. 옥사이드 재료 (730)는 어닐링 동안에, 자기 재료 (예를 들어, 공핍된 자기 재료 (820) (도 8))가 동일한 결정 구조 (예를 들어, bcc (001) 구조)로 결정화되는 것을 가능하게 하기 위해 희망하는 결정 구조가 이웃한 자기 재료 (예를 들어, 공핍된 자기 재료 (820) (도 8))로 진행할 수 있도록 위치될 수 있다.
어닐링된 매개 구조 (800)의 다른 재료들도 또한 어닐링 때문에 결정화될 수 있다. 어닐링 프로세스는 약 300℃ 내지 약 700℃ (예를 들어, 약 500℃)의 어닐링 온도에서 수행될 수 있고 약 일분 (약 1 min.) 내지 약 한 시간 (약 1 hr.) 동안 어닐링 온도에서 유지될 수 있다. 어닐링 온도 및 시간은 매개 구조 (700)의 재료들, 예를 들어, 공핍된 자기 재료 (820)의 희망하는 결정 구조, 및 전조 자기 재료 (720)로부터 확산된 종(621)들의 희망하는 공핍의 양에 기초하여 조정될 수 있다.
예컨대 도면들 7 및 8에 예시된 일부 실시예들에서, 고정 영역 (110') (도 1a)의 옥사이드-인접 부분(113)이 형성되는 다른 자기 재료 (713)는 예를 들어, 공핍된 자기 재료(820)를 결정질화하는 어닐링 스테이지 전에 또는 그 후에 옥사이드 재료 (730) 바로 위에 형성될 수 있다 (예를 들어, 성장된, 증착된). 다른 자기 재료 (713)는 예를 들어 제한없이, 코발트 (Co) 및 철 (Fe) (예를 들어, CoxFey, 여기서 x = 10 내지 80 및 y = 10 내지 80) 및, 일부 실시예들에서, 또한 붕소 (B) (예를 들어, CoxFeyBz, 여기서 x = 10 내지 80, y = 10 내지 80, 및 z = 0 내지 50)를 포함하는 강자성의 재료로 구성되거나 또는 필수적으로 이들로 구성되거나 또는 이들을 포함할 수 있다. 따라서, 다른 자기 재료 (713)는 CoFeB 재료를 포함할 수 있다. 일부 실시예들에서, 다른 자기 재료 (713)는 전구체 자기 재료 (720) 및 만약 매개 구조(800)내에 포함된다면 파운데이션 재료 중 어느 하나 또는 둘 모두와 동일한 재료 또는 비록 상이한 원자 비율들이지만 동일한 원소들을 갖는 재료일 수 있다.
도 9a를 참고로 하여, 도면들 1 및 1a에 따른 자기 셀 구조 (100)를 형성하는 일 실시예에 따라, 비-트랩, 매개 재료 (915)가 어닐링된 매개 구조 (800) (도 8)가 형성된 후에 다른 자기 재료 (713) 위에 형성될 수 있다. 매개 재료 (915)는 따라서, 전도성 재료 (예를 들어, 탄탈륨 (Ta))으로 구성되거나 또는 본질적으로 이들로 구성되거나, 이들을 포함할 수 있다.
대안적으로, 도 9b를 참고로 하여, 도면들 1 및 1b에 따른 자기 셀 구조 (100)를 형성하는 일 실시예에 따라, 다른 전조 트랩 재료 (680')가 도 9a의 매개 재료 (915) 대신에 형성될 수 있다. 이런 실시예들에서, 다른 자기 재료 (713)는 다른 전조 트랩 재료 (680')에 의해 다른 전조 자기 재료 (713')로부터 제거될 수 있는 확산성 종들 (621') (도 7a) (예를 들어, 붕소 (B))를 포함하는 다른 전조 자기 재료 (713')로서 특징지어질 수 있다. 다른 전조 트랩 재료 (680')는 어닐링전에 다른 전조 자기 재료 (713') 위에 형성될 수 있어서, 어닐링된 구조 세그먼트 (900") (도 9c)는 다른 전조 자기 재료 (713')로 형성된 다른 공핍된 자기 재료 (820') (도 9c)를 포함할 수 있다. 어닐링된 구조 세그먼트 (900")는 다른 공핍된 자기 재료 (820')에 근접한 다른 아몰퍼스 강화된 트랩 재료 (682')를 또한 포함한다.
재료들 자기 셀 구조 (예를 들어, 자기 셀 구조 (100) (도면들 1, 1a, 1b))의 남은 재료들은 개별적으로 전조 구조 (900) (도 9a) 또는 (900') (도 9b)를 형성하기 위해 도 9a의 실시예에 따라 매개 재료 (915) 위에, 또는도면들 9b 및 9c의 실시예에 따라 다른 강화된 트랩 재료 (682') 위에 제조될 수 있다. 예를 들어, 재료들 (917), 예컨대 교번하는 자기 재료 (918) 및 커플러 재료 (919)는 매개 재료 (915) (도 9a) 위에 또는 다른 강화된 트랩 재료 (682') (도 9c) 위에 형성될 수 있다. 예를 들어, 제한없이, 재료들 (917)은 코발트/팔라듐 (Co/Pd) 멀티-서브-영역들; 코발트/백금 (Co/Pt) 멀티-서브-영역들; 코발트/니켈 (Co/Ni) 멀티-서브-영역들; 코발트/철/터븀 (Co/Fe/Tb)계 재료들, L10 재료들, 커플러 재료들, 또는 통상의 고정 영역들의 다른 자기 재료들로 구성되거나 또는 본질적으로 이들로 구성되거나 또는 이들을 포함할 수 있다. 따라서, 고정 영역 (110') (도 1a) 또는 (110") (도 1b)는, 개별적으로, 재료들 (917)로 형성된 전극-인접 부분 (117) (도면들 1a 및 1b)를 포함할 수 있다. 고정 영역 (110') (도 1a) 또는 (110") (도 1b)는 개별적으로, 매개 재료 (915) 또는 다른 강화된 트랩 재료 (682')로 형성된 매개 부분 (115) (도 1a) 또는 다른 트랩 영역 (182) (도 1b) 및 개별적으로 다른 전조 자기 재료 (713) (도 9a) 또는 다른 공핍된 자기 재료 (820') (도 9c)로 형성된 옥사이드-인접 부분 (113) (도 1a) 또는 (114) (도 1b)를 또한 포함할 수 있다.
일부 실시예들에서, 선택적으로, 하나 이상의 상단 매개 재료들 (950)은 고정 영역 (110') (도 1a),(110") (도 1b)의 전극-인접 부분 (117)를 위한 재료들 (917) 위에 형성될 수 있다. 만약 포함된다면, 옵션의 상단 매개 영역들 (150) (도면 1)을 형성하는 상단 매개 재료들 (950)은 이웃하는 재료들에서 희망하는 결정 구조를 보장하도록 구성된 재료들로 구성되거나 또는 본질적으로 이들로 구성되거나 또는 이들을 포함할 수 있다. 상단 매개 재료들 (950)은 자기 셀의 제조동안에 패터닝 프로세스들에서 도움이 되도록 구성된 금속 재료들, 장벽 재료들, 또는 통상의 STT-MRAM 셀 코어 구조들의 다른 재료들을 대안적으로 또는 추가적으로 포함할 수 있다. 일부 실시예들에서, 상단 매개 재료 (950)는 전도성 캡핑(conductive capping) 영역내에 형성되는 전도성 재료 (예를 들어, 하나 이상의 재료들 예컨대 구리, 탄탈륨, 티타늄, 텅스텐, 루테늄, 탄탈륨 나이트라이드, 또는 티타늄 나이트라이드)을 포함할 수 있다.
상단 전극 (104) (도 1)이 형성될 수 있는 다른 전도성 재료 (904)는 고정 영역 (110') (도 1a),(110") (도 1b)의 전극-인접 부분 (117)를 위한 재료들 (917) 및 만약 존재한다면, 상단 매개 재료들 (950) 위에 형성될 수 있다. 일부 실시예들에서, 전도성 재료 (904) 및 상단 매개 재료들 (950), 만약 존재한다면 서로 통합될 수 있고, 예를 들어, 상단 매개 재료들 (950)이 전도성 재료 (904)의 하단 서브-영역들이 된다.
전조 구조 (900) (도 9a), (900') (도 9b)는 그런다음 개별적으로 도면들 1 및 1a에 또는 도 1 및 1b에 예시된 실시예에 따라 자기 셀 구조 (100)를 형성하기 위해 하나 이상의 스테이지들에서 패터닝될 수 있다. 구조들 예컨대 자기 셀 구조 (100)(도면들 1, 1a, 및 1b)을 형성하기 위해 구조들 예컨대 전조 구조 (900) (도 9a), (900')(도 9b)를 패터닝하기 위한 기술들은 관련 기술 분야에서 알려져 있는바, 따라서 상세하게 본 출원에서 설명되지 않는다.
패터닝 후에, 자기 셀 구조 (100)는 자유 영역 (120)에 근접한 트랩 영역 (180) 및, 도 1b의 실시예에서, 고정 영역 (110")에 근접한 다른 트랩 영역 (182)을 포함하는 자기 셀 코어 (101)를 포함한다. 자유 영역 (120)은 전조 자기 재료 (720) (도 7)로 형성된 공핍된 자기 재료 (820) (도 8)을 포함하고 전조 자기 재료에 근접한 트랩 영역 (180)이 없는 전조 자기 재료 (720) (도 7)로 형성된 자유 영역보다 확산성 종(621')(도 7a)들의 더 낮은 농도를 포함한다. 게다가, 도 1b의 실시예에 따라, 다른 전조 자기 재료 (713') (도 9b)로 형성된 옥사이드-인접 부분 (114)내 다른 공핍된 자기 재료 (820') (도 9c)를 포함하는 고정 영역 (110")은 다른 전조 자기 재료에 근접한 다른 트랩 영역 (182)없이 다른 전조 자기 재료 (713') (도 9b)로 형성된 고정 영역보다 확산성 종들 (621') (도 7a)의 더 낮은 농도를 포함한다.
일부 실시예들에서, 트랩 영역 또는 영역들 (예를 들어, 트랩 영역 (180), 다른 트랩 영역 (182) (도 1b))에 근접한 자기 영역 또는 영역들 (예를 들어, 자유 영역 (120), 고정 영역 (110") (도 1b))은 확산성 종들 (621')이 실질적으로 또는 완전히 공핍될 수 있다. 다른 실시예들에서, 자기 영역 또는 영역들은 확산성 종들(621')이 부분적으로 공핍될 수 있다. 이런 실시예들에서, 자기 영역 또는 영역들은 서로에 관하여 트랩 영역 (180)에 인접한 확산성 종들(621')의 저 농도 및 트랩 영역 (180)의 반대쪽에 확산성 종들(621')의 고 농도를 갖는 그것을 통과하는 확산성 종들(621') (예를 들어, 붕소)의 구배(gradient)를 가질 수 있다. 확산성 종들(621')의 농도는 일부 실시예들에서, 어닐링동안에 또는 그 후에 평형을 유지(equilibrate)할 수 있다.
결정질, 공핍된 자기 재료 (820) (도 8), 또는 다른 공핍된 자기 재료로 형성된 자유 영역 (120), 또는 다른 자기 영역 (예를 들어, 고정 영역 (110") (도 1b)의 옥사이드-인접 부분 (114))은 적어도 부분적으로, 확산성 종들 (621')의 제거 및 트랩 사이트들 (687) (도 6d)이었던 것에 확산된 종들 (621)의 결합 때문에 및, 적어도 부분적으로, 트랩 영역 (180) (또는 다른 트랩 영역 (182))의 아몰퍼스 마이크로구조 때문에 실질적으로 결함들이 없을 수 있는 희망하는 결정 구조를 가질 수 있다.
자유 영역 (120)의 결정화도(crystallinity)는 자기 셀 구조 (100)가 사용 및 동작 동안에 고 TMR를 나타내는 것을 가능하게 할 수 있다. 더욱이, 자유 영역 (120)의 공핍된 자기 재료 (820)는 인접한 옥사이드 영역 (예를 들어, 제 2 옥사이드 영역 (270) 및 매개 옥사이드 영역 (130))과 함께 MA-유도를 촉진시킬 수 있다.
게다가, 자유 영역 (120)이 듀얼 옥사이드 영역들 (예를 들어, 매개 옥사이드 영역 (130) 및 도 2의 제 2 옥사이드 영역 (270)) 사이에 배치된 실시예들에서, 듀얼 옥사이드 영역들의 양쪽으로부터의 MA-유도 때문에 고 MA 세기는 더 촉진될 수 있다. 이런 실시예들에서, MA는 심지어 자유 영역 (120)과 제 2 옥사이드 영역 (270) 사이에 배치된 트랩 영역 (180)과 제 2 옥사이드 영역 (270)에 근접한 자유 영역 (120)의 표면을 따라서 유도될 수 있다. 트랩 영역 (180)을 형성하기 위해 사용되는 전조 트랩 재료 (680) (도 7)의 양은 전구제 자기 재료 (720) (도 7a)으로부터 적어도 확산성 종들(621')(도 7a)의 일부를 제거 달성하기에 실질적으로 충분한 양이면서 동시에 또한 제 2 옥사이드 영역 (270)과 자유 영역 (120) 사이에서의 MA 유도를 실질적으로 억제하지 않도록 하는 양을 갖도록 조정될 수 있다.
따라서, 자기 메모리 셀을 형성하는 방법이 또한 개시된다. 방법은 전조 구조를 형성하는 단계를 포함한다. 전조 구조를 형성하는 단계는 기판 위에 트랩 사이트들을 포함하는 전조 트랩 재료를 형성하는 단계를 포함한다. 전조 구조를 형성하는 단계는 또한 전조 트랩 재료에 인접한 확산성 종들을 포함하는 전조 자기 재료를 형성하는 단계를 포함한다. 적어도 일부의 전조 자기 재료를 공핍된 자기 재료로 변환하기 위해, 적어도 일부의 전조 트랩 재료를 강화된 트랩 재료로 변환하기 위해 확산성 종들은 전조 자기 재료로부터 전조 트랩 재료 전달된다. 전달이후에, 자기 셀 코어 구조는 전조 구조로 형성된다.
도 4a의 자기 셀 구조 (400)는 도면들 1 및 1a의 자기 셀 코어 (101)의 역전(inversion)로서 특징될 수 있는 자기 셀 코어 (401)를 포함한다. 도 4a의 자기 셀 구조 (400)는 기판 (102)으로부터 위쪽으로 자기 셀 구조(400)의 재료들을 형성하고 패터닝함으로써, 그리고 자유 영역 (420)위에 놓인 트랩 영역 (480)을 위해 전조 트랩 재료 (680) (도 6)를 형성하는 단계 후에 적어도 하나의 어닐링으로 제조될 수 있다.
도 4b의 자기 셀 구조 (400')는 도면들 1 및 1b의 자기 셀 코어 (101)의 역전으로서 특징될 수 있는 자기 셀 코어 (401')를 포함한다. 도 4b의 자기 셀 구조 (400')는 기판 (102)으로부터 위쪽으로 자기 셀 구조(400')의 재료들을 형성하고 패터닝함으로써, 그리고 자유 영역 (420)위에 놓인 트랩 영역 (480)을 위해 전조 트랩 재료 (680) (도 6)를 형성하는 단계 후에 적어도 하나의 어닐링으로 제조될 수 있다. 선택적으로, 고정 영역 (410')의 옥사이드-인접 부분 (414)을 위해 다른 전조 자기 재료 (713') (도 9b)형성하는 단계 후에 중간 어닐링이 수행될 수 있다.
도 5의 자기 셀 구조 (500)는 도 2의 자기 셀 코어 (201)의 역전으로서 특징될 수 있는 자기 셀 코어 (501)를 포함한다. 도 5 자기 셀 구조 (500)는 기판 (102)으로부터 위쪽으로 자기 셀 구조(500)의 재료들을 형성하고 패터닝함으로써, 그리고 트랩 영역 (480)을 위해 전조 트랩 재료 (680) (도 6)를 형성하는 단계 후에 적어도 하나의 어닐링으로 제조될 수 있다. 선택적으로, 고정 영역 (410')의 옥사이드-인접 부분 (414)의 다른 전조 자기 재료 (713') (도 9b) 형성하는 단계 후에 중간 어닐링이 수행될 수 있다.
따라서, 반도체 구조를 형성하는 방법이 개시된다. 방법은 기판 위에 적어도 하나의 확산성 종들을 포함하는 아몰퍼스 전조 자기 재료를 형성하는 단계를 포함한다. 적어도 하나의 트랩 사이트를 갖는 어트랙터 종들을 포함하는 전조 트랩 재료가 근접한 아몰퍼스 전조 자기 재료에 근접하여 형성된다. 아몰퍼스 전조 자기 재료 및 전조 트랩 재료는 확산성 종들을 어트랙터 종들의 적어도 하나의 트랩 사이트와 반응시키기 위해 어닐링된다.
도 10을 참조하여, 시스템 요건들 및 제조 기술에 의존하여, 다수의 로우들 및 컬럼들을 포함한 그리드 패턴(grid pattern)으로, 또는 다양한 다른 배열들로 메모리 셀들의 어레이를 형성하기 위해 제조될 수 있는 STT-MRAM 셀(1014) 또는 이들의 그룹과 동작 가능하게 통신하는 주변 디바이스들(1012)을 포함하는 STT-MRAM 시스템(1000)이 예시된다. STT-MRAM 셀(1014)은 자기 셀 코어(1002), 액세스 트랜지스터(1003), 데이터/감지 라인(1004) (예로서, 비트 라인)으로서 기능할 수 있는 전도성 재료, 액세스 라인(1005)(예로서, 워드 라인)으로서 기능할 수 있는 전도성 재료, 및 소스 라인(1006)으로서 기능할 수 있는 전도성 재료를 포함한다. STT-MRAM 시스템 (1000)의 주변 디바이스들 (1012)은 판독/기록 회로부 (1007), 비트 라인 기준 (1008), 및 감지 증폭기 (1009)를 포함할 수 있다. 셀 코어 (1002)는 상기에서 설명된 자기 셀 코어들 (예를 들어, 자기 셀 코어들 (101) (도 1), (201) (도 2), (401) (도 4a), (401') (도 4b), (501) (도 5)) 중 임의의 하나일 수 있다. 셀 코어 (1002)의 구조, 제조 방법, 또는 둘모두 때문에, STT-MRAM 셀 (1014)은 고 TMR 및 고 MA 세기를 가질 수 있다.
사용 및 동작에 있어서, STT-MRAM 셀(1014)이 프로그래밍되도록 선택될 때, 프로그래밍 전류는 STT-MRAM 셀(1014)에 인가되며, 전류는 셀 코어(1002)의 고정 영역에 의해 스핀-편광되고, 셀 코어(1002)의 자유 영역 위에 토크를 가하며, 이것은 STT-MRAM 셀(1014)”에 기록”하거나 또는 이를 “프로그램”하기 위해 자유 영역의 자기화를 스위칭한다. STT-MRAM 셀(1014)의 판독 동작에서, 전류는 셀 코어(1002)의 저항 상태를 검출하기 위해 사용된다.
STT-MRAM 셀 (1014)의 프로그래밍을 시작하기 위해, 판독/기록 회로부 (1007)는 데이터/감지 라인 (1004) 및 소스 라인 (1006)에 기록 전류 (즉, 프로그래밍 전류)를 발생시킬 수 있다. 데이터/감지 라인 (1004)과 소스 라인 (1006)사이의 전압의 극성이 셀 코어 (1002)내 자유 영역의 자기 방위에서 스위치를 결정한다. 자유 영역의 자기 방위를 스핀 극성(spin polarity)로 변화시킴으로써, 자유 영역은 프로그래밍 전류의 스핀 극성에 따라 자화되고, 프로그래밍된 로직 상태는 STT-MRAM 셀 (1014)에 기록된다.
STT-MRAM 셀(1014)을 판독하기 위해, 판독/기록 회로(1007)가 셀 코어(1002) 및 액세스 트랜지스터(1003)를 통해 데이터/감지 라인(1004) 및 소스 라인(1006)에 대한 판독 전압을 생성한다. STT-MRAM 셀(1014)의 프로그램된 상태는 셀 코어(1002)에 걸친 전기 저항과 관련되며, 이것은 데이터/감지 라인(1004) 및 소스 라인(1006) 사이에서의 전압 차에 의해 결정될 수 있다. 일부 실시예들에서, 전압 차이는 비트 라인 기준 (1008)에 비교될 수 있고 감지 증폭기 (1009)에 의해 증폭될 수 있다.
도 10는 동작가능한 STT-MRAM 시스템 (1000)의 일 예를 예시한다. 자기 셀 코어들 (101) (도 1), (201) (도 2), (401) (도 4a), (401') (도 4b), (501) (도 5))은 자기 영역들을 갖는 자기 셀 코어를 통합하도록 구성된 임의의 STT-MRAM 시스템내에 활용되고 통합될 수 있다는 것이 고려된다.
이어서, STT-MRAM 셀들을 포함하는 스핀 토크 전달 자기 랜덤 메모리(STT-MRAM) 어레이를 포함하는 반도체 디바이스가 개시된다. STT-MRAM 셀들 중 적어도 하나의 STT-MRAM 셀은 기판 위에 결정질 자기 영역을 포함한다. 결정질 자기 영역은 스위칭가능한 자기 방위를 나타낸다. 결정질 옥사이드 영역은 결정질 자기 영역에 인접한다. 실질적으로 고정된 자기 방위를 나타내는 자기 영역은, 결정질 옥사이드 영역에 의해 결정질 자기 영역로부터 이격된다. 아몰퍼스 트랩 영역은 결정질 자기 영역 위에 인접한다. 아몰퍼스 트랩 영역은 결정질 자기 영역의 전조 자기 재료로부터 확산되고 아몰퍼스 트랩 영역의 전조 트랩 재료의 어트랙터 종들에 결합된 종들을 포함한다. 전조 자기 재료는 전조 자기 재료로부터 확산된 종들이, 아몰퍼스 트랩 영역내 어트랙터 종들에 결합되는 트랩 사이트들을 가졌다.
도 11를 참조하면, 본원에 설명된 하나 이상의 실시예들에 따라 구현된 반도체 디바이스(1100)의 간략화된 블록도가 예시된다. 반도체 디바이스 (1100)는 메모리 어레이 (1102) 및 제어 로직 컴포넌트 (1104)를 포함한다. 메모리 어레이 (1102)는 상기에서 논의된 임의의 자기 셀 코어들 (101) (도 1), (201) (도 2), (401) (도 4a), (401') (도 4b), (501) (도 5)을 포함하는 복수개의 STT-MRAM 셀들 (1014) (도 10)를 포함할 수 있고 , 자기 셀 코어들 (101) (도 1), (201) (도 2), (401) (도 4a),(401') (도 4b),(501) (도 5)은 상기에서 설명된 방법에 따라 형성될 수 있고, 상기에서 설명된 방법에 따라 동작될 수 있다. 제어 로직 컴포넌트(1104)는 메모리 어레이(1102) 내 임의의 또는 모든 메모리 셀들(예로서, STT-MRAM 셀(1014)(도 10))로부터 판독하거나 또는 그것에 기록하기 위해 메모리 어레이(1102)와 동작가능하게 상호작용하도록 구성될 수 있다.
도 12를 참조하면, 프로세서-기반 시스템(1200)이 묘사된다. 프로세서-기반 시스템(1200)은 본 개시의 실시예들에 따라 제조된 다양한 전자 디바이스들을 포함할 수 있다. 프로세서-기반 시스템(1200)은 컴퓨터, 페이저, 셀룰러 전화기, 개인용 수첩(personal organizer), 제어 회로, 또는 다른 전자 디바이스와 같은, 다양한 유형들 중 임의의 것일 수 있다. 프로세서-기반 시스템(1200)은 프로세서-기반 시스템(1200)에서의 시스템 기능들 및 요청들의 프로세싱을 제어하기 위해, 마이크로프로세서와 같은, 하나 이상의 프로세서들(1202)을 포함할 수 있다. 프로세서(1202) 및 프로세서-기반 시스템(1200)의 다른 서브컴포넌트들은 본 개시의 실시예들에 따라 제조된 자기 메모리 디바이스들을 포함할 수 있다.
프로세서-기반 시스템 (1200)은 프로세서(1202)와 동작가능한 통신상태에 있는 전원 공급 장치(power supply)(1204)을 포함할 수 있다. 예를 들면, 프로세서-기반 시스템(1200)이 휴대용 시스템이면, 전원 공급 장치(1204)는 연료 전지, 전력 포집 디바이스, 영구 배터리들, 교체 가능한 배터리들, 및 재충전 가능한 배터리들 중 하나 이상을 포함할 수 있다. 전원 공급 장치(1204)는 또한 AC 어댑터를 포함할 수 있으며; 그러므로, 프로세서-기반 시스템(1200)은 예를 들면, 콘센트(wall outlet)로 플러깅될 수 있다. 전원 공급 장치(1204)는 프로세서-기반 시스템(1200)이 예를 들면, 차량용 담배 라이터 또는 차량용 파워 포트(power port)로 플러깅될 수 있도록 DC 어댑터를 또한 포함할 수 있다.
다양한 다른 디바이스들은 프로세서-기반 시스템(1200)이 수행하는 기능들에 의존하여 프로세서(1202)에 결합될 수 있다. 예를 들면, 사용자 인터페이스(1206)가 프로세서(1202)에 결합될 수 있다. 사용자 인터페이스(1206)는 버튼들, 스위치들, 키보드, 광 펜, 마우스, 디지타이저(digitizer) 및 스타일러스, 터치 스크린, 음성 인식 시스템, 마이크로폰, 또는 그것의 조합과 같은 입력 디바이스들을 포함할 수 있다. 디스플레이(1208)가 또한 프로세서(1202)에 결합될 수 있다. 디스플레이(1208)는 LCD 디스플레이, SED 디스플레이, CRT 디스플레이, DLP 디스플레이, 플라즈마 디스플레이, OLED 디스플레이, LED 디스플레이, 3-차원 프로젝션, 오디오 디스플레이, 또는 그것의 조합을 포함할 수 있다. 더욱이, RF 서브-시스템/기저대역 프로세서(1210)가 또한 프로세서(1202)에 결합될 수 있다. RF 서브-시스템/기저대역 프로세서(1210)는 RF 수용기에 및 RF 송신기에(도시되지 않음) 결합되는 안테나를 포함할 수 있다. 통신 포트(1212), 또는 하나 이상의 통신 포트(1212)가 또한 프로세서(1202)에 결합될 수 있다. 통신 포트(1212)는 모뎀, 프린터, 컴퓨터, 스캐너, 또는 카메라와 같은 하나 이상의 주변 디바이스들(1214)에, 또는 예를 들면, 근거리 네트워크, 원격 네트워크, 인트라넷, 또는 인터넷과 같은 네트워크에 결합되도록 적응될 수 있다.
프로세서(1202)는 메모리에 저장된 소프트웨어 프로그램들을 구현함으로써 프로세서-기반 시스템(1200)을 제어할 수 있다. 소프트웨어 프로그램들은 예를 들면, 운영 시스템, 데이터베이스 소프트웨어, 드래프팅 소프트웨어(drafting software), 워드 프로세싱 소프트웨어, 미디어 편집 소프트웨어, 또는 미디어 재생 소프트웨어(media playing software)를 포함할 수 있다. 메모리는 다양한 프로그램들의 실행을 저장하고 가능하게 하기 위해 프로세서(1202)에 동작 가능하게 결합된다. 예를 들면, 프로세서(1202)는 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM), 자기 랜덤 액세스 메모리(MRAM), 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 레이스트랙 메모리, 및 다른 알려진 메모리 유형들 중 하나 이상을 포함할 수 있는, 시스템 메모리(1216)에 결합될 수 있다. 시스템 메모리(1216)는 휘발성 메모리, 비-휘발성 메모리, 또는 그것의 조합을 포함할 수 있다. 시스템 메모리(1216)는 그것이 동적으로 로딩된 애플리케이션들 및 데이터를 저장할 수 있도록 통상적으로 크다. 일부 실시예들에서, 시스템 메모리 (1216)은 반도체 디바이스들, 예컨대 도 11의 반도체 디바이스 (1100) , 상기에서 설명된 임의의 자기 셀 코어들 (101) (도 1) ,(201) (도 2), (401) (도 4a), (401') (도 4b), (501) (도 5) , 또는 그것의 조합을 포함하는 메모리 셀들을 포함할 수 있다.
프로세서(1202)는 또한 비-휘발성 메모리(1218)에 결합될 수 있으며, 이것은 시스템 메모리(1216)가 반드시 휘발성일 것을 제안하지는 않는다. 비-휘발성 메모리(1218)는 STT-MRAM, MRAM, EPROM, 저항성 판독-전용 메모리(RROM), 및 시스템 메모리(1216)와 함께 사용될 플래시 메모리와 같은 판독-전용 메모리(ROM) 중 하나 이상을 포함할 수 있다. 비-휘발성 메모리(1218)의 크기는 통상적으로 임의의 필요한 운영 시스템, 애플리케이션 프로그램들, 및 고정 데이터를 저장하기에 충분히 크도록 선택된다. 부가적으로, 비-휘발성 메모리(1218)는 예를 들면, 저항성 메모리 또는 다른 유형들의 비-휘발성 고체-상태 메모리를 포함한 하이브리드-드라이브와 같은, 디스크 드라이브 메모리와 같은 고 용량 메모리를 포함할 수 있다. 비 휘발성 메모리 (1218)는 반도체 디바이스들, 예컨대 도 11의 반도체 디바이스 (1100) , 상기에서 설명된 임의의 자기 셀 코어들 (101) (도 1) ,(201) (도 2), (401) (도 4a), (401') (도 4b), (501) (도 5) , 또는 그것의 조합을 포함하는 메모리 셀들을 포함할 수 있다.
본 개시는 그것의 구현에서 다양한 수정들 및 대안적인 형태들에 영향을 받기 쉽지만, 특정 실시예들이 도면들에서 예로서 도시되며 여기에 상세히 설명되었다. 그러나, 본 개시는 개시된 특정한 형태들로 제한되도록 의도되지 않는다. 오히려, 본 개시는 다음의 첨부된 청구항들 및 그것들의 합법적인 등가물들에 의해 정의된 바와 같이 본 개시의 범위 내에 속하는 모든 수정들, 조합들, 등가물들, 변형들, 및 대안들을 포함한다.

Claims (20)

  1. 메모리 셀에 있어서,
    자기 셀 코어를 포함하되, 상기 자기 셀 코어는:
    적어도 하나의 확산성 종들 및 적어도 하나의 다른 종들을 포함하는 전조 자기 재료(precursor magnetic material)로 형성된 공핍된 자기 재료를 포함하는 자기 영역으로서, 상기 공핍된 자기 재료는 적어도 하나의 다른 종들을 포함하는, 상기 자기 영역;
    다른 자기 영역;
    상기 자기 영역과 상기 다른 자기 영역 사이의 옥사이드 영역;
    상기 자기 영역에 근접한 아몰퍼스 영역으로서, 전조 트랩 재료로 형성된 상기 아몰퍼스 영역은 적어도 하나의 확산성 종들에 대한 적어도 하나의 다른 종들의 화학적 친화도보다 높은 적어도 하나의 확산성 종들에 대한 화학적 친화도 및 적어도 하나의 트랩 사이트를 갖는 적어도 하나의 어트랙터 종(attracter specie)들을 포함하고, 상기 아몰퍼스 영역은 상기 전조 자기 재료로부터의 상기 적어도 하나의 확산성 종들에 결합된 상기 적어도 하나의 어트랙터 종들을 포함하는, 상기 아몰퍼스영역을 포함하는, 메모리 셀.
  2. 청구항 1에 있어서, 상기 자기 영역은 상기 옥사이드 영역의 결정 구조에 실질적으로 일치하는 결정구조를 갖는, 메모리 셀.
  3. 청구항 1에 있어서, 상기 자기 영역 및 상기 다른 자기 영역은 수직 자기 방위들을 나타내는, 메모리 셀.
  4. 청구항 1에 있어서,
    상기 적어도 하나의 확산성 종들은 붕소를 포함하고; 및
    상기 적어도 하나의 다른 종들은 코발트 및 철을 포함하는, 메모리 셀.
  5. 청구항 1에 있어서, 상기 적어도 하나의 어트랙터 종들은 코발트, 철, 및 텅스텐을 포함하고, 상기 아몰퍼스 영역은 약 35 원자 퍼센트 더 큰 (35 at.%) 텅스텐을 포함하는, 메모리 셀.
  6. 청구항 1에 있어서, 상기 메모리 셀은 1.00(100%)보다 더 큰 터널 자기저항(tunnel magnetoresistance)를 나타내는, 메모리 셀.
  7. 청구항 1에 있어서, 상기 아몰퍼스 영역에 의해 상기 자기 영역으로부터 이격된 제 2 옥사이드 영역을 더 포함하는, 메모리 셀.
  8. 청구항 1에 있어서, 상기 전조 자기 재료는 아몰퍼스인, 메모리 셀.
  9. 청구항 1에 있어서, 상기 적어도 하나의 어트랙터 종들은 어트랙터 종들 및 다른 어트랙터 종들을 포함하는, 메모리 셀.
  10. 청구항 9에 있어서, 상기 전조 트랩 재료(precursor trap material)는 상기 다른 어트랙터 종들의 서브-영역들과 교번하는 상기 어트랙터 종들의 서브-영역들을 포함하는, 메모리 셀.
  11. 자기 메모리 셀을 형성하는 방법에 있어서,
    전조 구조(precursor structure)를 형성단계를 포함하되, 상기 전조 구조를 형성하는 단계는
    기판 위에 트랩 사이트들을 포함하는 전조 트랩 재료를 형성하는 단계;
    상기 전조 트랩 재료에 인접한 확산성 종들을 포함하는 전조 자기 재료를 형성하는 단계; 및
    적어도 일부의 상기 전조 자기 재료(precursor magnetic material)를 공핍된 자기 재료(depleted magnetic material)로 변환하기 위해, 그리고 적어도 일부의 상기 전조 트랩 재료를 강화된 트랩 재료(enriched trap material)로 변환하기 위해 상기 확산성 종들은 상기 전조 자기 재료로부터 상기 전조 트랩 재료 전달하는 단계; 및
    상기 전달하는 단계 이후에, 상기 전조 구조로부터 자기 셀 코어 구조를 형성하는 단계를 포함하는, 자기 메모리 셀을 형성하는 방법.
  12. 청구항 11에 있어서,
    기판 위에 트랩 사이트들을 포함하는 전조 트랩 재료를 형성하는 단계는 적어도 하나의 다른 어트랙터 종들의 서브-영역들과 교번하는 어트랙터 종들의 서브-영역들을 포함하는 재료 구조를 형성하는 단계를 포함하고, 상기 재료 구조는 상기 어트랙터 종들 및 상기 적어도 하나의 다른 어트랙터 종들의 하나 이상의 상기 트랩 사이트들을 포함하고, 상기 트랩 사이트들은 적어도 상기 어트랙터 종들의 서브-영역들과 상기 적어도 하나의 다른 어트랙터 종들의 서브-영역들 사이의 인터페이스들을 따라서 배치되고; 및
    상기 확산성 종들을 상기 전조 자기 재료로부터 상기 전조 트랩 재료로 전달하는 단계는 상기 어트랙터 종들 및 상기 적어도 하나의 다른 어트랙터 종들의 적어도 하나의 트랩 사이트들과 상기 확산성 종들을 반응시키는 단계를 포함하는, 자기 메모리 셀을 형성하는 방법.
  13. 청구항 12에 있어서, 추가 트랩 사이트들을 형성하고, 부착된 상기 재료 구조의 결함들을 붕괴시키기 위해 상기 재료 구조를 충돌시키는 단계(bombarding)를 더 포함하는, 자기 메모리 셀을 형성하는 방법.
  14. 청구항 11에 있어서,
    기판 위에 트랩 사이트들을 포함하는 전조 트랩 재료를 형성하는 단계는:
    상기 기판 위에 어트랙터 종들을 형성하는 단계; 및
    상기 트랩 사이트들을 형성하고, 부착된 상기 어트랙터 종들의 결함들을 붕괴시키기 위해 상기 어트랙터 종들을 충돌시키는 단계; 및
    상기 전조 자기 재료로부터 상기 전조 트랩 재료로 상기 확산성 종들을 전달하는 단계는 상기 확산성 종들을 상기 전조 트랩 재료내로 확산시키고 상기 확산성 종들을 상기 트랩 사이트들과 반응시키는 단계를 포함하는, 자기 메모리 셀을 형성하는 방법.
  15. 청구항 11에 있어서,
    기판 위에 전조 트랩 재료를 형성하는 단계는 상기 기판 위 전도성 재료 위에 상기 전조 트랩 재료를 형성하는 단계를 포함하고; 및
    상기 전조 트랩 재료에 인접하여 전조 자기 재료를 형성하는 단계는 상기 전조 트랩 재료 위에 상기 전조 자기 재료를 형성하는 단계를 포함하는, 자기 메모리 셀을 형성하는 방법.
  16. 청구항 11에 있어서, 상기 전달하는 단계 이전에, 옥사이드 재료를 상기 전조 자기 재료 위에 형성하는 단계를 더 포함하는, 자기 메모리 셀을 형성하는 방법.
  17. 청구항 16에 있어서, 상기 옥사이드 재료를 형성하는 단계 후에, 다른 자기 재료를 상기 옥사이드 재료 위에 형성하는 단계를 더 포함하는, 자기 메모리 셀을 형성하는 방법.
  18. 청구항 11에 있어서, 상기 확산성 종들을 전달하는 단계는 500℃보다 더 큰 온도에서 상기 전조 자기 재료 및 상기 전조 트랩 재료를 어닐링하는 단계를 포함하는, 자기 메모리 셀을 형성하는 방법.
  19. 청구항 18에 있어서, 상기 전조 자기 재료 및 상기 전조 트랩 재료를 어닐링하는 단계는 상기 전조 트랩 재료의 마이크로 구조를 결정질 마이크로구조로부터 아몰퍼스 마이크로구조로 변환시키는 단계를 포함하는, 자기 메모리 셀을 형성하는 방법.
  20. 청구항 11에 있어서, 기판 위에 트랩 사이트들을 포함하는 전조 트랩 재료를 형성하는 단계는 복수개의 어트랙터 종들의 교번하는 서브-영역들을 형성하는 단계를 포함하고, 상기 복수개의 어트랙터 종들은 상기 트랩 사이트들을 포함하는, 자기 메모리 셀을 형성하는 방법.

KR1020167030845A 2014-04-09 2015-04-02 메모리 셀들, 반도체 구조들, 반도체 디바이스들, 및 제조의 방법들 KR101960148B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/249,183 US9281466B2 (en) 2014-04-09 2014-04-09 Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US14/249,183 2014-04-09
PCT/US2015/024031 WO2015157080A1 (en) 2014-04-09 2015-04-02 Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication

Publications (2)

Publication Number Publication Date
KR20160143740A true KR20160143740A (ko) 2016-12-14
KR101960148B1 KR101960148B1 (ko) 2019-07-04

Family

ID=54265785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167030845A KR101960148B1 (ko) 2014-04-09 2015-04-02 메모리 셀들, 반도체 구조들, 반도체 디바이스들, 및 제조의 방법들

Country Status (7)

Country Link
US (5) US9281466B2 (ko)
EP (1) EP3130014B1 (ko)
JP (1) JP6400118B2 (ko)
KR (1) KR101960148B1 (ko)
CN (1) CN106415868B (ko)
TW (1) TWI559584B (ko)
WO (1) WO2015157080A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) * 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
KR102376480B1 (ko) * 2014-12-17 2022-03-21 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9461240B2 (en) * 2015-02-26 2016-10-04 Kabushiki Kaisha Toshiba Magnetoresistive memory device
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9590010B1 (en) * 2016-03-24 2017-03-07 Qualcomm Incorporated Perpendicular magnetic tunnel junction (pMTJ) devices employing a thin pinned layer stack and providing a transitioning start to a body-centered cubic (BCC) crystalline / amorphous structure below an upper anti-parallel (AP) layer
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
KR102567975B1 (ko) 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자
JP2018032805A (ja) * 2016-08-26 2018-03-01 ソニー株式会社 磁気抵抗素子及び電子デバイス
KR102181121B1 (ko) 2016-09-20 2020-11-20 주식회사 원익아이피에스 기판 이송 장치 및 기판 이송 장치의 제어 방법
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
US11770979B2 (en) * 2018-06-29 2023-09-26 Intel Corporation Conductive alloy layer in magnetic memory devices and methods of fabrication
US20200052191A1 (en) * 2018-08-12 2020-02-13 HeFeChip Corporation Limited Magnetic tunnel junction element with a robust reference layer
US11763972B2 (en) 2018-08-12 2023-09-19 HeFeChip Corporation Limited Magnetic tunnel junction element with a robust reference layer
US11018229B2 (en) 2018-09-05 2021-05-25 Micron Technology, Inc. Methods of forming semiconductor structures
US10790145B2 (en) 2018-09-05 2020-09-29 Micron Technology, Inc. Methods of forming crystallized materials from amorphous materials
US10707298B2 (en) * 2018-09-05 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor structures
JP2021044369A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064776A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2012064624A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP2012204432A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US20130236639A1 (en) * 2012-03-08 2013-09-12 Matthew J. Carey Method for making a current-perpendicular-to-the-plane (cpp) magnetoresistive sensor containing a ferromagnetic alloy requiring post-deposition annealing

Family Cites Families (337)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
DE69117350T2 (de) 1990-05-29 1996-10-10 Oki Electric Ind Co Ltd Verfahren zur Herstellung magnetischer Aufzeichnungsträger
US5565266A (en) 1993-06-14 1996-10-15 Eastman Kodak Company Multilayer magnetooptic recording media
JP3260921B2 (ja) 1993-08-25 2002-02-25 株式会社デンソー 可動体変位検出装置
US5563000A (en) 1994-03-11 1996-10-08 Eastman Kodak Company Multilayer magnetooptic recording media
US5583725A (en) 1994-06-15 1996-12-10 International Business Machines Corporation Spin valve magnetoresistive sensor with self-pinned laminated layer and magnetic recording system using the sensor
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6468856B2 (en) 1997-07-24 2002-10-22 Texas Instruments Incorporated High charge storage density integrated circuit capacitor
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
JP2000020937A (ja) 1998-07-03 2000-01-21 Hitachi Ltd 磁気記録媒体およびこれを用いた磁気記憶装置
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
US6710987B2 (en) 2000-11-17 2004-03-23 Tdk Corporation Magnetic tunnel junction read head devices having a tunneling barrier formed by multi-layer, multi-oxidation processes
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6955857B2 (en) 2000-12-29 2005-10-18 Seagate Technology Llc Exchange decoupled cobalt/noble metal perpendicular recording media
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314164A (ja) 2001-02-06 2002-10-25 Sony Corp 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
JP2004179668A (ja) 2001-05-15 2004-06-24 Matsushita Electric Ind Co Ltd 磁気抵抗素子
EP1391942A4 (en) 2001-05-31 2007-08-15 Nat Inst Of Advanced Ind Scien TUNNEL MAGNETIC RESISTANCE ELEMENT
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
JP4189146B2 (ja) 2001-07-19 2008-12-03 アルプス電気株式会社 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP4198900B2 (ja) 2001-07-19 2008-12-17 アルプス電気株式会社 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP2003031870A (ja) 2001-07-19 2003-01-31 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
US6347049B1 (en) 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6805710B2 (en) 2001-11-13 2004-10-19 Edwards Lifesciences Corporation Mitral valve annuloplasty ring for molding left ventricle geometry
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
DE10202903B4 (de) 2002-01-25 2009-01-22 Qimonda Ag Magnetoresistive Speicherzelle mit polaritätsabhängigem Widerstand und Speicherzelle
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
JP2003332649A (ja) 2002-05-14 2003-11-21 Alps Electric Co Ltd 磁気検出素子
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
US6653704B1 (en) 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US6964819B1 (en) 2003-05-06 2005-11-15 Seagate Technology Llc Anti-ferromagnetically coupled recording media with enhanced RKKY coupling
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6865109B2 (en) 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
JP4169663B2 (ja) 2003-07-25 2008-10-22 Ｈｏｙａ株式会社 垂直磁気記録媒体
US7092220B2 (en) 2003-07-29 2006-08-15 Hitachi Global Storage Technologies Apparatus for enhancing thermal stability, improving biasing and reducing damage from electrostatic discharge in self-pinned abutted junction heads having a first self-pinned layer extending under the hard bias layers
US7282277B2 (en) 2004-04-20 2007-10-16 Seagate Technology Llc Magnetic recording media with Cu-containing magnetic layers
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
JP2005251990A (ja) 2004-03-04 2005-09-15 Nec Electronics Corp 不揮発性半導体記憶装置
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
WO2005101373A1 (en) 2004-04-02 2005-10-27 Tdk Corporation Laminated free layer for stabilizing magnetoresistive head having low magnetostriction
US7190557B2 (en) 2004-04-14 2007-03-13 Hitachi Global Storage Technologies Netherlands B.V. Current-in-the-plane spin valve magnetoresistive sensor with dual metal oxide capping layers
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
JP2006005286A (ja) 2004-06-21 2006-01-05 Alps Electric Co Ltd 磁気検出素子
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7351483B2 (en) 2004-11-10 2008-04-01 International Business Machines Corporation Magnetic tunnel junctions using amorphous materials as reference and free layers
WO2006054588A1 (ja) 2004-11-16 2006-05-26 Nec Corporation 磁気メモリ及び，その製造方法
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165059A (ja) 2004-12-02 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
JP5077802B2 (ja) 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
JP2007035139A (ja) 2005-07-26 2007-02-08 Hitachi Global Storage Technologies Netherlands Bv 垂直磁気記録媒体及び磁気記録再生装置
US7862914B2 (en) 2005-07-26 2011-01-04 Seagate Technology Llc Heatsink films for magnetic recording media
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
FR2892231B1 (fr) 2005-10-14 2008-06-27 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP4768427B2 (ja) 2005-12-12 2011-09-07 株式会社東芝 半導体記憶装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
US7479394B2 (en) 2005-12-22 2009-01-20 Magic Technologies, Inc. MgO/NiFe MTJ for high performance MRAM application
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
CN101395732A (zh) 2006-03-03 2009-03-25 佳能安内华股份有限公司 磁阻效应元件的制造方法以及制造设备
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
TWI309411B (en) 2006-04-21 2009-05-01 Nat Univ Tsing Hua Perpendicular magnetic recording media
US8120949B2 (en) 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
JP4731393B2 (ja) * 2006-04-28 2011-07-20 株式会社日立製作所 磁気再生ヘッド
US7486550B2 (en) 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP2008010590A (ja) 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US20080168548A1 (en) 2007-01-04 2008-07-10 O'brien Amanda Jean Method For Automatically Controlling Access To Internet Chat Rooms
US20080170329A1 (en) 2007-01-11 2008-07-17 Seagate Technology Llc Granular perpendicular magnetic recording media with improved corrosion resistance by SUL post-deposition heating
JP4751344B2 (ja) 2007-01-26 2011-08-17 株式会社東芝 垂直磁気記録媒体、及び磁気記録再生装置
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
WO2008097450A1 (en) 2007-02-03 2008-08-14 Wd Media, Inc. Perpendicular magnetic recording medium with improved magnetic anisotropy field
JP2008192926A (ja) 2007-02-06 2008-08-21 Tdk Corp トンネル型磁気検出素子及びその製造方法
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US20090218645A1 (en) 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8593862B2 (en) 2007-02-12 2013-11-26 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JP2008204539A (ja) 2007-02-20 2008-09-04 Fujitsu Ltd 垂直磁気記録媒体およびその製造方法、磁気記録装置
US20080205130A1 (en) 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US20080242088A1 (en) 2007-03-29 2008-10-02 Tokyo Electron Limited Method of forming low resistivity copper film structures
JP2008263031A (ja) 2007-04-11 2008-10-30 Toshiba Corp 磁気抵抗効果素子とその製造方法、磁気抵抗効果素子を備えた磁気記憶装置とその製造方法
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP5397926B2 (ja) 2007-08-31 2014-01-22 昭和電工株式会社 垂直磁気記録媒体、その製造方法および磁気記録再生装置
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
JP2009116930A (ja) 2007-11-02 2009-05-28 Hitachi Global Storage Technologies Netherlands Bv 垂直磁気記録媒体およびそれを用いた磁気記録再生装置
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
KR20090074396A (ko) 2008-01-02 2009-07-07 삼성전자주식회사 강유전체를 이용한 정보저장매체, 그 제조방법, 및 이를채용한 정보저장장치
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP4703660B2 (ja) * 2008-01-11 2011-06-15 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US8545999B1 (en) 2008-02-21 2013-10-01 Western Digital (Fremont), Llc Method and system for providing a magnetoresistive structure
KR101298817B1 (ko) 2008-03-07 2013-08-23 캐논 아네르바 가부시키가이샤 자기 저항 소자의 제조 방법 및 자기 저항 소자의 제조 장치
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US8164862B2 (en) 2008-04-02 2012-04-24 Headway Technologies, Inc. Seed layer for TMR or CPP-GMR sensor
JP2009252878A (ja) 2008-04-03 2009-10-29 Renesas Technology Corp 磁気記憶装置
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
FR2931011B1 (fr) 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
JP4774082B2 (ja) 2008-06-23 2011-09-14 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
KR101435590B1 (ko) 2008-08-18 2014-08-29 삼성전자주식회사 자기 기억 소자 및 그 형성방법
JP5182631B2 (ja) 2008-09-02 2013-04-17 富士電機株式会社 垂直磁気記録媒体
WO2010026831A1 (ja) 2008-09-03 2010-03-11 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
JP2010087355A (ja) 2008-10-01 2010-04-15 Fujitsu Ltd トンネル磁気抵抗効果膜の製造方法及びトンネル磁気抵抗効果膜
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
JP2010093157A (ja) 2008-10-10 2010-04-22 Fujitsu Ltd 磁気抵抗効果素子、磁気再生ヘッド、磁気抵抗デバイスおよび情報記憶装置
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
US8378438B2 (en) 2008-12-04 2013-02-19 Grandis, Inc. Method and system for providing magnetic elements having enhanced magnetic anisotropy and memories using such magnetic elements
CN102246327B (zh) 2008-12-10 2013-11-27 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
US8120126B2 (en) 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
EP2249350B1 (en) 2009-05-08 2012-02-01 Crocus Technology Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
KR101687845B1 (ko) 2009-05-19 2016-12-19 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그것을 이용한 기억장치
TW201123569A (en) 2009-05-28 2011-07-01 Hitachi Ltd Magneto-resistance effect element and random access memory using same
US8381391B2 (en) 2009-06-26 2013-02-26 Western Digital (Fremont), Llc Method for providing a magnetic recording transducer
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
JP5321991B2 (ja) 2009-07-03 2013-10-23 富士電機株式会社 磁気メモリー素子及びその駆動方法
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US9082534B2 (en) 2009-09-15 2015-07-14 Samsung Electronics Co., Ltd. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8766341B2 (en) 2009-10-20 2014-07-01 The Regents Of The University Of California Epitaxial growth of single crystalline MgO on germanium
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2011123923A (ja) 2009-12-08 2011-06-23 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗効果ヘッド、磁気記録再生装置
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
SG175482A1 (en) 2010-05-04 2011-11-28 Agency Science Tech & Res Multi-bit cell magnetic memory with perpendicular magnetization and spin torque switching
US9287321B2 (en) 2010-05-26 2016-03-15 Samsung Electronics Co., Ltd. Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8922956B2 (en) 2010-06-04 2014-12-30 Seagate Technology Llc Tunneling magneto-resistive sensors with buffer layers
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
KR101652006B1 (ko) 2010-07-20 2016-08-30 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
JP5652075B2 (ja) * 2010-09-13 2015-01-14 ソニー株式会社 記憶素子及びメモリ
US9024398B2 (en) 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US20120104522A1 (en) 2010-11-01 2012-05-03 Seagate Technology Llc Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer
JP2012099741A (ja) 2010-11-04 2012-05-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US8675317B2 (en) 2010-12-22 2014-03-18 HGST Netherlands B.V. Current-perpendicular-to-plane (CPP) read sensor with dual seed and cap layers
CN103250263B (zh) 2010-12-22 2015-07-01 株式会社爱发科 穿隧磁阻元件的制造方法
JP5609652B2 (ja) * 2011-01-05 2014-10-22 富士通株式会社 磁気トンネル接合素子、その製造方法、及びｍｒａｍ
JP2012151213A (ja) 2011-01-18 2012-08-09 Sony Corp 記憶素子、メモリ装置
US8786036B2 (en) 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
JP5367739B2 (ja) 2011-02-03 2013-12-11 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US8790798B2 (en) * 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
CN103534757B (zh) 2011-05-17 2016-08-17 昭和电工株式会社 磁记录介质及其制造方法以及磁记录再生装置
WO2012160937A1 (ja) 2011-05-20 2012-11-29 日本電気株式会社 磁気メモリ素子および磁気メモリ
JP5768498B2 (ja) 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
JP5177256B2 (ja) 2011-06-03 2013-04-03 富士電機株式会社 垂直磁気記録媒体およびその製造方法
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR20130008929A (ko) * 2011-07-13 2013-01-23 에스케이하이닉스 주식회사 개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스
KR20130015929A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US8878318B2 (en) 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer
JP5971927B2 (ja) 2011-11-29 2016-08-17 デクセリアルズ株式会社 光学体、窓材、建具、日射遮蔽装置および建築物
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US9058885B2 (en) 2011-12-07 2015-06-16 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
JP5999543B2 (ja) 2012-01-16 2016-09-28 株式会社アルバック トンネル磁気抵抗素子の製造方法
JP5923999B2 (ja) 2012-01-30 2016-05-25 富士通株式会社 ストレージ管理方法およびストレージ管理装置
US9679664B2 (en) 2012-02-11 2017-06-13 Samsung Electronics Co., Ltd. Method and system for providing a smart memory architecture
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8710603B2 (en) 2012-02-29 2014-04-29 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
JP5956793B2 (ja) 2012-03-16 2016-07-27 株式会社東芝 磁気抵抗効果素子、磁気ヘッドアセンブリ、磁気記録再生装置及び磁気メモリ
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
KR101287370B1 (ko) 2012-05-22 2013-07-19 고려대학교 산학협력단 반전구조를 갖는 코발트(Ｃｏ) 및 플래티늄(Ｐｔ) 기반의 다층박막 및 이의 제조방법
US8941950B2 (en) 2012-05-23 2015-01-27 WD Media, LLC Underlayers for heat assisted magnetic recording (HAMR) media
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
KR101446338B1 (ko) 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
JP5961490B2 (ja) 2012-08-29 2016-08-02 昭和電工株式会社 磁気記録媒体及び磁気記録再生装置
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US8836056B2 (en) 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
US8865008B2 (en) 2012-10-25 2014-10-21 Headway Technologies, Inc. Two step method to fabricate small dimension devices for magnetic recording applications
JP6016946B2 (ja) 2012-12-20 2016-10-26 キヤノンアネルバ株式会社 酸化処理装置、酸化方法、および電子デバイスの製造方法
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element
US9287323B2 (en) 2013-01-08 2016-03-15 Yimin Guo Perpendicular magnetoresistive elements
US20140242419A1 (en) 2013-02-28 2014-08-28 Showa Denko Hd Singapore Pte Ltd. Perpendicular recording medium for hard disk drives
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9206078B2 (en) 2013-03-13 2015-12-08 Intermolecular, Inc. Barrier layers for silver reflective coatings and HPC workflows for rapid screening of materials for such barrier layers
KR102131812B1 (ko) 2013-03-13 2020-08-05 삼성전자주식회사 소스라인 플로팅 회로, 이를 포함하는 메모리 장치 및 메모리 장치의 독출 방법
US9499899B2 (en) 2013-03-13 2016-11-22 Intermolecular, Inc. Systems, methods, and apparatus for production coatings of low-emissivity glass including a ternary alloy
JP6199618B2 (ja) 2013-04-12 2017-09-20 昭和電工株式会社 磁気記録媒体、磁気記憶装置
KR102099879B1 (ko) 2013-05-03 2020-04-10 삼성전자 주식회사 자기 소자
US9341685B2 (en) 2013-05-13 2016-05-17 HGST Netherlands B.V. Antiferromagnetic (AFM) grain growth controlled random telegraph noise (RTN) suppressed magnetic head
KR20140135002A (ko) 2013-05-15 2014-11-25 삼성전자주식회사 자기 기억 소자 및 그 제조방법
JP6182993B2 (ja) 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
JP5689932B2 (ja) 2013-08-06 2015-03-25 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造方法
US20150041933A1 (en) * 2013-08-08 2015-02-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions using bcc cobalt and suitable for use in spin transfer torque memories
US20150069556A1 (en) 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9082927B1 (en) 2013-12-20 2015-07-14 Intermolecular, Inc. Catalytic growth of Josephson junction tunnel barrier
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9214625B2 (en) 2014-03-18 2015-12-15 International Business Machines Corporation Thermally assisted MRAM with increased breakdown voltage using a double tunnel barrier
US9269893B2 (en) 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9496489B2 (en) 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US9559296B2 (en) 2014-07-03 2017-01-31 Samsung Electronics Co., Ltd. Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer
US9799382B2 (en) 2014-09-21 2017-10-24 Samsung Electronics Co., Ltd. Method for providing a magnetic junction on a substrate and usable in a magnetic device
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064624A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP2012064776A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2012204432A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US20130236639A1 (en) * 2012-03-08 2013-09-12 Matthew J. Carey Method for making a current-perpendicular-to-the-plane (cpp) magnetoresistive sensor containing a ferromagnetic alloy requiring post-deposition annealing

Also Published As

Publication number Publication date
US20220158086A1 (en) 2022-05-19
US20160181513A1 (en) 2016-06-23
US10505104B2 (en) 2019-12-10
JP2017513232A (ja) 2017-05-25
CN106415868A (zh) 2017-02-15
US9281466B2 (en) 2016-03-08
TW201543725A (zh) 2015-11-16
WO2015157080A1 (en) 2015-10-15
TWI559584B (zh) 2016-11-21
EP3130014A4 (en) 2017-11-29
CN106415868B (zh) 2019-05-28
US20180226570A1 (en) 2018-08-09
EP3130014A1 (en) 2017-02-15
US10026889B2 (en) 2018-07-17
EP3130014B1 (en) 2020-12-02
KR101960148B1 (ko) 2019-07-04
US11251363B2 (en) 2022-02-15
JP6400118B2 (ja) 2018-10-03
US20200119260A1 (en) 2020-04-16
US20150295164A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
KR101960148B1 (ko) 메모리 셀들, 반도체 구조들, 반도체 디바이스들, 및 제조의 방법들
US10680036B2 (en) Magnetic devices with magnetic and getter regions
US11393872B2 (en) Electronic devices with seed and magnetic regions and methods of fabrication
EP3044816B1 (en) Memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US10454024B2 (en) Memory cells, methods of fabrication, and memory devices
JP2016537825A (ja) メモリセル、製造方法、及び、半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant