KR20130008929A - 개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스 - Google Patents
개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스 Download PDFInfo
- Publication number
- KR20130008929A KR20130008929A KR1020110069625A KR20110069625A KR20130008929A KR 20130008929 A KR20130008929 A KR 20130008929A KR 1020110069625 A KR1020110069625 A KR 1020110069625A KR 20110069625 A KR20110069625 A KR 20110069625A KR 20130008929 A KR20130008929 A KR 20130008929A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- magnetic
- magnetization
- tunnel barrier
- magnetic layer
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 135
- 230000005415 magnetization Effects 0.000 claims abstract description 72
- 230000004888 barrier function Effects 0.000 claims abstract description 50
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910015136 FeMn Inorganic materials 0.000 claims description 4
- 229910019041 PtMn Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 4
- 230000002787 reinforcement Effects 0.000 claims description 4
- 230000003014 reinforcing effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910019236 CoFeB Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910000914 Mn alloy Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000003575 carbonaceous material Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 230000002708 enhancing effect Effects 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- TZHYBRCGYCPGBQ-UHFFFAOYSA-N [B].[N] Chemical compound [B].[N] TZHYBRCGYCPGBQ-UHFFFAOYSA-N 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
MTJ를 구성하는 자성층의 두께 마진이 작더라도 일정한 TMR 차이를 확보할 수 있는 자기 메모리 디바이스를 제공하는 것이다. 본 발명의 일 실시예에 따른 자기 메모리 디바이스는 고정된 자화 방향을 갖는 제 1 자성층; 상기 제 1 자성층 상부에 형성되는 자화 고정층; 상기 자화 고정층 상부에 형성되는 터널 베리어층; 및 상기 터널 베리어층 상부에 형성되는 반전 가능한 자화 방향을 갖는 제 2 자성층을 포함한다.
Description
본 발명은 반도체 집적 회로 장치에 관한 것으로, 보다 구체적으로는 개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스에 관한 것이다.
전자 기기의 고속화, 저소비전력화에 따라 이에 내장되는 메모리 디바이스 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 메모리 디바이스로 자기 메모리 디바이스가 연구되고 있다. 자기 메모리 디바이스는 고속동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
일반적으로 알려진 자기 메모리 디바이스는 자기터널접합(Magnetic Tunnel Junction: 이하, MTJ)을 포함할 수 있다. MTJ는 한 쌍의 자성층 및 한 쌍의 자성층 사이에 개재된 절연 물질로 구성되는 절연막으로 구성될 수 있다. 이러한 MTJ는 한 쌍의 자성층의 자화 방향에 따라 저항값이 가변된다.
예를 들어, 두 자성층의 자화 방향이 반평행(anti-parrallel)하는 경우, MTJ의 저항은 "하이"를 나타내고, 두 자성층의 자화 방향이 평행(parallel)하는 경우, 상기 MTJ의 저항값은 "로우"를 나타낸다. 이와 같은 저항값의 차이에 따라, 데이터를 기입/판독할 수 있다.
TMR(Tunnel magnetroresistance)는 MTJ의 특성을 결정하는 변수로, 안정적인 TMR을 확보하려면, MTJ를 구성하는 두 자성층간의 어느 정도의 두께 차가 확보되어야 한다.
그런데, 자기 메모리 디바이스 역시, 반도체 메모리 디바이스의 집적 밀도 역시 감소되고 있는 실정이어서, MTJ를 구성하는 두 자성층의 두께 마진을 10Å 이상 확보하기 어렵다.
또한, 상기와 같은 마진을 두고 MTJ를 제작한다 하더라도, 공정 진행중, 오차로 인해 상기 마진이 제거될 수 있고, 이로 인해, 두 자성층간의 TMR차가 발생되지 않아, MTJ로서의 동작 자체가 어려워진다.
[참고 선행 기술 :US 2006/0018057]
따라서, 본 발명은 MTJ를 구성하는 자성층의 두께 마진이 작더라도 일정한 TMR 차이를 확보할 수 있는 자기 메모리 디바이스를 제공하는 것이다.
본 발명의 일 실시예에 따른 자기 메모리 디바이스는 고정된 자화 방향을 갖는 제 1 자성층; 상기 제 1 자성층 상부에 형성되는 자화 고정층; 상기 자화 고정층 상부에 형성되는 터널 베리어층; 및 상기 터널 베리어층 상부에 형성되는 반전 가능한 자화 방향을 갖는 제 2 자성층을 포함한다.
또한, 본 발명의 다른 실시예에 따른 자기 메모리 디바이스는, 반도체 기판; 상기 반도체 기판 상부에 형성되는 제 1 전극 라인; 상기 제 1 전극 라인 상부에 형성되는 하부 버퍼층; 상기 하부 버퍼층 상부에 형성되는 자화 방향이 고정된 제 1 자성층; 상기 제 1 자성층 상부에 형성되고 상기 제 1 자성층의 자화력을 증대시키는 자화 강화층; 상기 자화 강화층 상부에 형성되고 상기 자화 강화층의 성분의 확산을 차단하는 확산 방지막; 상기 확산 방지막 상부에 형성되는 터널 베리어층; 상기 터널 베리어층 상부에 형성되는 제 2 자성층; 상기 제 2 자성층 상부에 형성되는 상부 버퍼층; 및 상기 상부 버퍼층 상부에 형성되는 제 2 전극 라인을 포함한다.
또한, 본 발명의 또 다른 실시예에 따른 자기 메모리 디바이스는, 고정층, 고정 강화층, 확산 방지막, 터널 베리어층 및 자유층이 적층되어 구성되는 제 1 MTJ; 상기 제 1 MTJ 상부에 형성되는 절연막; 및 상기 절연막 상부에 형성되는 제 2 MTJ를 포함한다.
본 발명에 따르면, 자유 자성층과 마주하는 강자성층 표면에 자성층의 자화 방향을 고정시키는 자화 고정층, 다시 말해 자화 강화층을 형성한다. 이에 따라, 자유 자성층과 강자성층의 두께 마진이 적은 경우, 자유 자성층의 자화 방향이 변화되더라도, 강자성층은 자화 방향을 고정시킬 수 있다.
또한, 본 발명에서는 이러한 자화 고정층과 터널 베리어층 사이에 확산 방지막을 개재하여, 자화 고정층 성분이 터널 베리어층으로 추가로 확산됨을 방지할 수 있다.
이에 따라, MTJ가 박막화 및 소형화되어, 자유 자성층 및 고정 자성층간의 두께 차이가 발생되지 않더라도, 충분한 자기장 마진이 존재하여, MTJ 특성을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 자기 메모리 디바이스의 사시도.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 자기 메모리 디바이스의 단면도,
도 3 내지 도 8은 본 발명의 또 다른 실시예들에 따른 자기 메모리 디바이스의 단면도,
도 9는 본 발명의 실시예에 따른 자화 고정층의 개재시 자기장에 따른 자화도를 보여주는 스핀 거동 특성 그래프이다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 자기 메모리 디바이스의 단면도,
도 3 내지 도 8은 본 발명의 또 다른 실시예들에 따른 자기 메모리 디바이스의 단면도,
도 9는 본 발명의 실시예에 따른 자화 고정층의 개재시 자기장에 따른 자화도를 보여주는 스핀 거동 특성 그래프이다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 설명하도록 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 자기 메모리 어레이를 보여주는 사시도이고, 도 2a는 본 발명의 실시예에 따른 MTJ를 개략적으로 보여주는 단면도이다.
도 1을 참조하면, MTJ(10)는 교차로 배열되는 복수의 워드 라인(20) 및 복수의 비트 라인(30) 사이에 연결된다. 복수의 워드 라인(20)은 도면의 X 방향을 따라 연장될 수 있고, 복수의 비트 라인(30)은 도면의 Y 방향을 따라 연장될 수 있다. MTJ(10)는 복수의 워드 라인(20) 및 복수의 비트 라인(30)의 교차점마다 각각 배치된다.
MTJ(10)는 도 2a에 도시된 바와 같이, 제 1 자성층(120), 자화 고정층(130), 터널 베리어층(150) 및 제 2 자성층(160)을 포함할 수 있다.
제 1 자성층(120)은 자화 방향이 고정된 자성층으로, 수직 자기 이방성을 가질 수 있고, 제 2 자성층(160)과 터널 베리어층(150)에 의해 분리되어 있다. 다시 말해, 제 1 자성층(120)의 자화 방향은 제 1 자성층(120)의 표면에 대해 수직을 이룬다. 이와 같은 제 1 자성층(120)은 예를 들어 CoFeB 물질을 사용하였지만, 여기에 한정되지 않고 다양한 자성체가 이용될 수 있다.
자화 고정층(130)은 제 1 자성층(120)과 터널 베리어층(150) 사이에 개재되어, 제 1 자성층(120)의 스핀 거동을 제어한다. 자화 고정층(130)은 제 1 자성층(120)의 자화 방향을 역전시키는 범위를 연장시키는 역할을 한다. 예를 들어, 상기 자화 고정층(130)은 그 하부에 위치하는 제 1 자성층(120)과의 커플링에 의해, 상기 제 1 자성층(120)의 자화가 역전되기 시작하는 임계 자기장 값을 증대시킨다. 그러므로, 자화 역전을 위한 자화 전류의 세기를 증대시키지 않아도 무방하 다. 이에 따라, 제 1 자성층(130)은 일정 자기 저항을 유지하게 되어, 제 1 자성층 (130)의 두께가 감소된다 하더라도, 제 1 자성층(130)은 상기 자화 고정층(130)에 의해 일정 보자력을 유지할 수 있다. 이에 이러한 자화 고정층(130)을 자화 강화층으로 일컬을 수 있다. 이와 같은 자화 고정층(130)은 Mn 합금 물질, 예를 들어, PtMn 또는 FeMn층이 이용될 수 있다.
이러한 자화 고정층(130)은 제 1 자성층(120)의 상부면, 즉, 제 2 자성층(160)과 인접하는 표면에 형성될 때, 그 특성이 탁월해진다. 즉, MTJ(10)로 구동되려면, 제 1 자성층(120)과 제 2 자성층(160)간의 보자력 차이가 현격해야 한다. 이때, 제 2 자성층(160)과 실질적으로 마주하는 제 1 자성층(120) 표면에 자화 고정층(130)이 설치되면, 제 2 자성층(160)의 자화 방향이 변경되더라도, 제 1 자성층(120)의 자화 방향을 고정시킬 수 있기 때문에, 더불어 자화 방향의 역전되는 현상을 줄일 수 있어, 제 1 자성층(120)의 하부면에 위치될 때보다 그 특성이 우수해진다.
터널 베리어층(150)은 자화 고정층(130)과 제 2 자성층(160) 사이에 위치된다. 이와 같은 터널 베리어층(150)은 절연층 또는 반도체층으로 구성될 수 있다. 이때, 절연층으로는 MgO, Al2O3, HfO2, TiO2, Y2O3 및 Yb2O3 중 적어도 하나로 구성될 수 있다.
제 2 자성층(160)은 터널 베리어층(150) 상부에 형성되며, 자기장 인가에 따라 자화 방향의 역전이 가능하다. 이에, 제 2 자성층(160)을 자유 자성층으로 일컬을 수도 있다.
한편, 도 2b에 도시된 바와 같이, 제 1 자성층(120a) 및 제 2 자성층(160a)이 각각 수평 자기 이방성을 갖도록 형성될 수도 있다. 수평 자기 이방성은 자화 방향이 상기 제 1 및 제 2 자성층(120a,160a)의 표면에 대해 평행인 방향을 말한다.
또한, 도 2c에 도시된 바와 같이, 제 2 자성층(160), 터널 베리어층(150), 자화 고정층(130) 및 제 1 자성층(120)의 순으로 적층하여도 무방하다.
이때, 도 3에 도시된 바와 같이, 터널 베리어층(150)과 자화 고정층(130)사이에 원자 포획층(140)이 더 개재될 수 있다. 원자 포획층(140)은 B 및 N중 적어도 하나의 포획기를 포함하는 화합물로서, 상기 자화 고정층(130)의 주 성분, 예컨대, Mn 성분이 터널 베리어층(150)쪽으로 확산됨을 차단한다. 이에 본 실시예에서는 Mn의 확산을 차단하기 위해, Mn 포획기를 갖는 B 및/또는 N을 포함하는 화합물 또는 합금 물질을 확산 방지막으로서 개재한다. 또한, 원자 포획층(140)은 터널 베리어층(150) 하부에 위치되어, Mn 성분이 터널 베리어층(150)으로 진입함을 차단한다. 원자 포획층(140)으로는 CoPtB, CoPdB, FePtB, FePdB, CoFePtB, CoFePdB, CoPtN, CoPdN, FePtN, FePdN, CoFePtN, CoFePdN, CoPtBN, CoPdBN, FePtBN, FePdBN, CoFePtBN 및 CoFePdB 중 선CoFeN층 또는 CoFeBN층이 이용될 수 있다.
알려진 바와 같이, Mn 금속 화합물은 자성층과의 교환 결합에 의해 자성층의 극성을 개선하는 특성을 지니고 있으나, 고온의 열처리시, Mn 성분의 큰 확산 특성으로 인해, 터널 베리어층(150)과 인접하여 형성되는 것이 꺼려져 왔다. 하지만, 본 실시예에서는 자화 고정층(130) 상부에 원자 포획층(140)을 추가로 형성함으로써, Mn 성분이 터널 베리어(150) 및 제 2 자성층(160)쪽으로 확산됨을 차단할 수 있다.
아울러, 상기 원자 포획층(140)에 포함되어 있는 N 포획기는 터널 베리어층(150)을 형성하는 물질의 결정 배향성을 향상시키고, 나아가 터널 베리어층(150)의 씨드층으로서 작용할 수 있다.
또한, 원자
포획층(140)으로
CoFeBN
층이 이용되는 경우, 열처리
공정시
B 성분이 이탈될 수 있는데, 상기 이탈되는 B 성분과 자화
고정층(130)의
Mn
성분이 상기 원자
포획층
(140) 내에서
추가적으로
재결합이 가능하여, 결정 구조의 변형을 방지할 수 있다.
이와 같이 원자 포획층(140)은 상기 도 2a는 물론, 도 2b 및 도 2c의 구조에 모두 적용 가능하다.
도 4는 워드 라인(20) 및 비트 라인(30) 사이에 MTJ(10)가 개재된 단면도이다. 이때, 본 실시예에서는 하부의 전극 라인을 워드 라인(20)이라 칭하고, 상부의 전극 라인을 비트 라인(30)으로 칭하였으나, 하부의 전극 라인이 비트 라인이 되고, 상부의 전극 라인이 워드 라인이 될 수 있다. 또한 상기 하부의 전극 라인은 하부 전극, 상기 상부의 전극 라인을 상부 전극으로 칭할 수 있음은 물론이다.
또한, 도 5에 도시된 바와 같이, 워드 라인(20)과 제 1 자성층(120) 사이, 또는 상기 비트 라인(30)과 제 2 자성층(160) 사이에 버퍼층(110a,110b)이 더 개재될 수 있다. 버퍼층(110)으로는 Au, Ru, Ta, Cu, CuN, Pd, Pt 또는 다이아몬드상 탄소 물질이 이용될 수 있다. 버퍼층(110)은 자성층(120,160)의 외부에 형성되어, MTJ(10)를 다른 소자에 접합시키는 경우 완충의 역할을 한다.
도 6을 참조하면, 하부 버퍼층(110a)과 제 1 자성층(120) 사이에 반강자성층(115)이 더 개재될 수 있다. 반강자성층(115)은 제 1 자성층(120)제 1 자성층(120)의 하부에 추가적으로 위치되어, 그것의 자성을 견고히 할 수 있다. 하지만,
한편, 도 7은 본 발명의 다른 실시예에 따른 적층 MTJ(MM)를 보여준다. 도 7에 따르면, 적층 MTJ(MM)는 하부 버퍼층(110a), 제 1 자성층(120), 자화 고정층(130), 원자 포획층(140), 터널 베리어층(150), 제 2 자성층(160) 및 상부 버퍼층(110b)의 순으로 적층되어 구성된 제 1 MTJ(10a) 상부에, 상기 제 1 MTJ(10a)와 동일한 적층 구조물로 구성된 제 2 MTJ(10b)를 적층시켜 구성된다. 이때, 제 1 MTJ(10a) 및 제 2 MTJ(10b) 사이에는 절연막(200)이 개재되어 있고, 상기 제 1 MTJ(10a) 및 제 2 MTJ(10b)는 동일 보자력을 가질 수 있거나 혹은 상이한 보자력을 가질 수 있다.
이때, 도 8에 도시된 바와 같이, 제 1 및 제 2 MTJ(10a,10b)는 상기 절연막(200)을 사이에 두고 대칭을 이루는 형태로 배치될 수도 있다.
이와 같은 본 발명의 실시예에 따르면, 강자성을 갖는 제 1 자성층(120)의 상부에 자화 고정층(130)을 설치한다. 이에 따라, 제 1 자성층(120)과 자화 고정층(130)과의 접촉 계면에서 교환 전압(exchange bias)이 발생되어, 제 1 자성층(120)의 일 표면에서의 자화 능력이 상대적으로 강해진다.
도 9는 자기장에 따른 자화도를 보여주는 스핀 거동 특성 그래프로서, (a)는 자화 고정층을 개재한 경우를 나타내고, (b)는 자화 고정층이 개재되지 않은 종래의 경우를 나타낸다.
도 9에 따르면, 자화 고정층(130)을 개재한 경우(a), 그렇지 않은 경우(b)에 비해 자성이 증대되어, 보다 큰 자기장을 인가하여야만 자화가 이루어짐을 알 수 있다.
이에 따라, 제 1 자성층(120)의 표면에 자화 고정층(130)의 형성으로, 제 1 자성층(120)의 자성 즉, 보자력이 증대된다. 그러므로, 제 1 및 제 2 자성층(120,160)의 두께 마진이 거의 존재하지 않더라도, 고정층으로 이용되는 제 1 자성층(120)의 자화 역전 구간의 증대로, MTJ의 전기적 특성을 개선할 수 있다.
또한, 본 실시예에 따르면, 자화 고정층(130) 상부의 원자 포획층(140)의 형성으로, 자화 고정층(130)을 구성하는 물질들의 확산을 방지할 수 있어, 터널 베리어층(150)의 전기적 특성 및 결정 배향성을 개선할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
120 : 제 1 자성층 130 : 자화 고정층
140 : 원자 포획층 150 : 터널 베리어층
160 : 제 2 자성층
140 : 원자 포획층 150 : 터널 베리어층
160 : 제 2 자성층
Claims (27)
- 고정된 자화 방향을 갖는 제 1 자성층;
상기 제 1 자성층 상부에 형성되는 자화 고정층;
상기 자화 고정층 상부에 형성되는 터널 베리어층; 및
상기 터널 베리어층 상부에 형성되는 반전 가능한 자화 방향을 갖는 제 2 자성층을 포함하는 자기 메모리 디바이스. - 제 1 항에 있어서,
상기 자화 고정층은 Mn 합금 물질인 자기 메모리 디바이스. - 제 2 항에 있어서,
상기 자화 고정층은 PtMn 또는 FeMn인 자기 메모리 디바이스. - 제 2 항에 있어서,
상기 자화 고정층 및 상기 터널 베리어층 사이에, 상기 자화 고정층의 성분의 확산을 차단하는 원자 포획층을 더 포함하는 자기 메모리 디바이스. - 제 4 항에 있어서,
상기 원자 포획층은 B(보론), N(질소) 또는 BN(보로화 질소) 성분을 포함하는 합금층인 자기 메모리 디바이스. - 제 5 항에 있어서,
상기 원자 포획층은 CoPtB, CoPdB, FePtB, FePdB, CoFePtB, CoFePdB, CoPtN, CoPdN, FePtN, FePdN, CoFePtN, CoFePdN, CoPtBN, CoPdBN, FePtBN, FePdBN, CoFePtBN 및 CoFePdB 중 선택되는 하나인 자기 메모리 디바이스. - 제 1 항에 있어서,
상기 터널 베리어는 MgO, Al2O3, HfO2, TiO2, Y2O3 및 Yb2O3 중 적어도 하나로 구성되는 자기 메모리 디바이스. - 제 1 항에 있어서,
상기 제 1 및 제 2 자성층은 상기 제 1 자성층의 표면에 대해 수직 자기 이방성을 갖는 물질인 자기 메모리 디바이스. - 제 8 항에 있어서,
상기 제 1 및 제 2 자성층은 CoFeB 물질인 자기 메모리 디바이스. - 제 1 항에 있어서,
상기 제 1 및 제 2 자성층은 상기 제 1 자성층의 표면에 대해 수평 자기 이방성을 갖는 물질인 자기 메모리 디바이스. - 제 1 항에 있어서,
상기 제 1 자성층의 하부와 전기적으로 연결되는 제 1 전극 라인, 및 상기 제 2 자성층의 상부와 전기적으로 연결되는 제 2 전극 라인을 더 포함하는 자기 메모리 디바이스. - 제 11 항에 있어서,
상기 제 1 전극 라인과 상기 제 1 자성층 사이에 개재되는 하부 버퍼층; 및
상기 제 2 전극 라인과 상기 제 2 자성층 사이에 개재되는 상부 버퍼층을 더 포함하는 자기 메모리 디바이스. - 제 12 항에 있어서,
상기 하부 및 상부 버퍼층은 Au, Ru, Ta, Cu, CuN, Pd, Pt 또는 다이아몬드상 탄소 물질 중 선택되는 하나인 자기 메모리 디바이스. - 제 12 항에 있어서,
상기 하부 버퍼층 및 상기 제 1 자성층 사이에 반강자성층이 더 개재되는 자기 메모리 디바이스. - 반도체 기판;
상기 반도체 기판 상부에 형성되는 제 1 전극 라인;
상기 제 1 전극 라인 상부에 형성되는 하부 버퍼층;
상기 하부 버퍼층 상부에 형성되는 자화 방향이 고정된 제 1 자성층;
상기 제 1 자성층 상부에 형성되고 상기 제 1 자성층의 자화력을 증대시키는 자화 강화층;
상기 자화 강화층 상부에 형성되고 상기 자화 강화층의 성분의 확산을 차단하는 확산 방지막;
상기 확산 방지막 상부에 형성되는 터널 베리어층;
상기 터널 베리어층 상부에 형성되는 제 2 자성층;
상기 제 2 자성층 상부에 형성되는 상부 버퍼층; 및
상기 상부 버퍼층 상부에 형성되는 제 2 전극 라인을 포함하는 자기 메모리 디바이스. - 제 15 항에 있어서,
상기 제 1 전극 라인 및 제 2 전극 라인은 상호 교차하도록 배치되는 자기 메모리 디바이스. - 제 15 항에 있어서,
상기 자화 강화층은 PtMn 또는 FeMn인 자기 메모리 디바이스. - 제 17 항에 있어서,
상기 확산 방지막은 CoPtB, CoPdB, FePtB, FePdB, CoFePtB, CoFePdB, CoPtN, CoPdN, FePtN, FePdN, CoFePtN, CoFePdN, CoPtBN, CoPdBN, FePtBN, FePdBN, CoFePtBN 및 CoFePdB 중 선택되는 하나인 자기 메모리 디바이스. - 제 18 항에 있어서,
상기 확산 방지막 중 N(질소) 포함 물질은 상기 터널 베리어층의 씨드층으로 작용되어, 상기 터널 베리어층의 배향성을 개선시키도록 구성되는 자기 메모리 디바이스. - 제 15 항에 있어서,
상기 제 1 및 제 2 자성층은 상기 제 1 자성층의 표면에 대해 수직 자기 이방성을 갖는 물질인 자기 메모리 디바이스. - 제 20 항에 있어서,
상기 제 1 및 제 2 자성층은 CoFeB 물질인 자기 메모리 디바이스. - 제 15 항에 있어서,
상기 하부 버퍼층 및 상기 제 1 자성층 사이에 반강자성층이 더 개재되는 자기 메모리 디바이스. - 고정층, 고정 강화층, 확산 방지막, 터널 베리어층 및 자유층이 적층되어 구성되는 제 1 MTJ;
상기 제 1 MTJ 상부에 형성되는 절연막; 및
상기 절연막 상부에 형성되는 제 2 MTJ를 포함하는 자기 메모리 디바이스. - 제 23 항에 있어서,
상기 제 2 MTJ는 상기 제 1 MTJ와 동일한 구조로 구성되는 자기 메모리 디바이스. - 제 23 항에 있어서,
상기 제 1 및 제 2 MTJ는 상기 자유층을 기준으로 대칭적으로 배치되는 자기 메모리 디바이스. - 제 25 항에 있어서,
상기 자화 강화층은 PtMn 또는 FeMn인 자기 메모리 디바이스. - 제 26 항에 있어서,
상기 확산 방지막은 CoPtB, CoPdB, FePtB, FePdB, CoFePtB, CoFePdB, CoPtN, CoPdN, FePtN, FePdN, CoFePtN, CoFePdN, CoPtBN, CoPdBN, FePtBN, FePdBN, CoFePtBN 및 CoFePdB 중 선택되는 하나인 자기 메모리 디바이스.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110069625A KR20130008929A (ko) | 2011-07-13 | 2011-07-13 | 개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스 |
| US13/240,689 US20130015539A1 (en) | 2011-07-13 | 2011-09-22 | Magnetic memory device having increased margin in thickness of magnetic layers |
| CN2011104320005A CN102881819A (zh) | 2011-07-13 | 2011-12-21 | 具有提高的磁性层厚度余量的磁存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110069625A KR20130008929A (ko) | 2011-07-13 | 2011-07-13 | 개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130008929A true KR20130008929A (ko) | 2013-01-23 |
Family
ID=47483072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110069625A KR20130008929A (ko) | 2011-07-13 | 2011-07-13 | 개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130015539A1 (ko) |
| KR (1) | KR20130008929A (ko) |
| CN (1) | CN102881819A (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101476932B1 (ko) * | 2013-11-20 | 2014-12-26 | 한양대학교 산학협력단 | 수직 자기 이방성을 갖는 mtj 구조, 이의 제조방법 및 이를 포함하는 자성소자 |
| KR20150012511A (ko) * | 2013-07-25 | 2015-02-04 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR20150089220A (ko) * | 2014-01-27 | 2015-08-05 | 한양대학교 산학협력단 | 수직자기이방성을 갖는 mtj 구조 |
| WO2017099702A1 (en) * | 2015-12-07 | 2017-06-15 | Intel Corporation | Thermal budget enhancement of a magnetic tunnel junction |
| WO2023038680A1 (en) * | 2021-09-10 | 2023-03-16 | Western Digital Technologies, Inc. | Tunneling magnetoresistive (tmr) device with improved seed layer |
| US12040114B2 (en) | 2022-09-14 | 2024-07-16 | Western Digital Technologies, Inc. | Magnetoresistive device comprising a synthetic antiferromagnetic coupling layer of RuAl having a (001) texture |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9209386B2 (en) * | 2013-09-06 | 2015-12-08 | Makoto Nagamine | Magneto-resistive element having a ferromagnetic layer containing boron |
| US9142756B2 (en) * | 2013-09-06 | 2015-09-22 | Makoto Nagamine | Tunneling magnetoresistive element having a high MR ratio |
| US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
| US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
| US9099124B1 (en) * | 2014-09-28 | 2015-08-04 | HGST Netherlands B.V. | Tunneling magnetoresistive (TMR) device with MgO tunneling barrier layer and nitrogen-containing layer for minimization of boron diffusion |
| US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
| US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
| US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
| CN104701453B (zh) * | 2015-02-13 | 2017-08-08 | 北京航空航天大学 | 一种通过缓冲层调控的多比特单元磁存储器件 |
| KR102465539B1 (ko) | 2015-09-18 | 2022-11-11 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
| KR102451098B1 (ko) | 2015-09-23 | 2022-10-05 | 삼성전자주식회사 | 자기 메모리 장치 및 이의 제조 방법 |
| US10559744B2 (en) * | 2016-04-01 | 2020-02-11 | Intel Corporation | Texture breaking layer to decouple bottom electrode from PMTJ device |
| US9825217B1 (en) * | 2016-05-18 | 2017-11-21 | Samsung Electronics Co., Ltd. | Magnetic memory device having cobalt-iron-beryllium magnetic layers |
| JP2020047703A (ja) * | 2018-09-18 | 2020-03-26 | キオクシア株式会社 | 磁気記憶装置 |
| JP7211273B2 (ja) * | 2019-06-17 | 2023-01-24 | 株式会社アイシン | 半導体記憶装置 |
| JP2021044444A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 磁気記憶装置 |
| CN112993151A (zh) * | 2019-12-02 | 2021-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| TWI764313B (zh) * | 2020-10-12 | 2022-05-11 | 素國 霍 | 垂直和面內混合自旋轉移矩磁性隨機存取存儲器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6878980B2 (en) * | 2001-11-23 | 2005-04-12 | Hans Gude Gudesen | Ferroelectric or electret memory circuit |
| US7764471B2 (en) * | 2007-03-12 | 2010-07-27 | Tdk Corporation | Magneto-resistance effect element having diffusion blocking layer and thin-film magnetic head |
| KR101525497B1 (ko) * | 2008-09-18 | 2015-06-04 | 삼성전자주식회사 | 이온 트랩막을 포함하는 포토마스크 및 이를 이용하는 반도체 소자의 제조 방법 |
| KR101623882B1 (ko) * | 2009-04-29 | 2016-05-25 | 삼성전자주식회사 | 자기 메모리 소자 |
-
2011
- 2011-07-13 KR KR1020110069625A patent/KR20130008929A/ko not_active Application Discontinuation
- 2011-09-22 US US13/240,689 patent/US20130015539A1/en not_active Abandoned
- 2011-12-21 CN CN2011104320005A patent/CN102881819A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150012511A (ko) * | 2013-07-25 | 2015-02-04 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR101476932B1 (ko) * | 2013-11-20 | 2014-12-26 | 한양대학교 산학협력단 | 수직 자기 이방성을 갖는 mtj 구조, 이의 제조방법 및 이를 포함하는 자성소자 |
| KR20150089220A (ko) * | 2014-01-27 | 2015-08-05 | 한양대학교 산학협력단 | 수직자기이방성을 갖는 mtj 구조 |
| WO2017099702A1 (en) * | 2015-12-07 | 2017-06-15 | Intel Corporation | Thermal budget enhancement of a magnetic tunnel junction |
| WO2023038680A1 (en) * | 2021-09-10 | 2023-03-16 | Western Digital Technologies, Inc. | Tunneling magnetoresistive (tmr) device with improved seed layer |
| US12035634B2 (en) | 2021-09-10 | 2024-07-09 | Western Digital Technologies, Inc. | Tunneling magnetoresistive (TMR) device with improved seed layer |
| US12040114B2 (en) | 2022-09-14 | 2024-07-16 | Western Digital Technologies, Inc. | Magnetoresistive device comprising a synthetic antiferromagnetic coupling layer of RuAl having a (001) texture |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130015539A1 (en) | 2013-01-17 |
| CN102881819A (zh) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130008929A (ko) | 개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스 | |
| JP6290487B1 (ja) | 磁気メモリ | |
| US9830966B2 (en) | Three terminal SOT memory cell with anomalous Hall effect | |
| JP6200471B2 (ja) | 磁気メモリ | |
| US8362580B2 (en) | Spin-transfer switching magnetic element utilizing a composite free layer comprising a superparamagnetic layer | |
| JP4575136B2 (ja) | 磁気記録素子、磁気記録装置、および情報の記録方法 | |
| KR101623882B1 (ko) | 자기 메모리 소자 | |
| JP5360596B2 (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| US7613036B2 (en) | Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element | |
| JP2016225633A (ja) | 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置 | |
| GB2422735A (en) | Magnetoresistive tunnelling junction memory with reference layer sandwiched between two antiferromagnetically coupled ferromagnetic free layers | |
| JP5370907B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
| US10170694B1 (en) | Magnetic memory | |
| JPWO2004006335A1 (ja) | 磁気ランダムアクセスメモリ | |
| US8848435B2 (en) | Magnetic resistance memory apparatus having multi levels and method of driving the same | |
| JP2014072392A (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| KR20180022870A (ko) | 낮은 표류 필드 자기 메모리 | |
| WO2016080273A1 (ja) | 磁気抵抗素子及び磁気メモリ | |
| US20100309713A1 (en) | Magnetic random access memory | |
| JP2008187048A (ja) | 磁気抵抗効果素子 | |
| JP2010098259A (ja) | メモリセル、ならびに、磁気メモリ素子 | |
| JP2009200123A (ja) | 磁気ランダムアクセスメモリ | |
| CN111490155B (zh) | 磁性隧道结 | |
| KR102661844B1 (ko) | 자기터널접합 소자 및 자기저항 메모리 장치 | |
| KR100465600B1 (ko) | 엠.티.제이. 셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |