KR20150032389A - 불휘발성 메모리 및 그것의 프로그램 방법 - Google Patents

불휘발성 메모리 및 그것의 프로그램 방법 Download PDF

Info

Publication number
KR20150032389A
KR20150032389A KR20130111389A KR20130111389A KR20150032389A KR 20150032389 A KR20150032389 A KR 20150032389A KR 20130111389 A KR20130111389 A KR 20130111389A KR 20130111389 A KR20130111389 A KR 20130111389A KR 20150032389 A KR20150032389 A KR 20150032389A
Authority
KR
South Korea
Prior art keywords
precharge
program
cell strings
condition
memory
Prior art date
Application number
KR20130111389A
Other languages
English (en)
Other versions
KR102242022B1 (ko
Inventor
곽동훈
박기태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130111389A priority Critical patent/KR102242022B1/ko
Priority to US14/302,087 priority patent/US20150078098A1/en
Publication of KR20150032389A publication Critical patent/KR20150032389A/ko
Priority to US14/965,293 priority patent/US9741438B2/en
Application granted granted Critical
Publication of KR102242022B1 publication Critical patent/KR102242022B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 불휘발성 메모리 및 그것의 프로그램 방법에 관한 것이다. 본 발명에 의한 불휘발성 메모리 장치의 프로그램 방법은 상기 불휘발성 메모리 장치는 수직으로 적층되며 하나의 비트 라인을 공유하는 적어도 두 개의 셀 스트링들을 포함하며, 상기 셀 스트링들 사이의 디스터브 환경을 기초로 프리차지 조건을 설정하는 단계, 상기 셀 스트링들 중 선택되지 않은 셀 스트링들을 상기 프리차지 조건에 응답하여 프리차지하는 단계 및 상기 셀 스트링들 중 선택된 셀 스트링에 포함된 메모리 셀들을 프로그램하는 단계를 포함한다. 본 발명의 불휘발성 메모리 및 그것의 프로그램 방법에 의하면, 비선택 비트라인에 대한 프리차지 동작이 디스터브 환경 적응적으로 수행될 수 있으므로 프로그램 디스터브가 방지되면서도 프로그램 속도가 빨라질 수 있다.

Description

불휘발성 메모리 및 그것의 프로그램 방법{NONVOLATILE MEMORY DEVICE AND PROGRAM METHOD USING THEREOF}
본 발명은 불휘발성 메모리 및 그것의 프로그램 방법에 관한 것이다. 특히, 본 발명은 3차원 불휘발성 메모리 및 그것의 프로그램 방법에 관한 것이다.
반도체 메모리(semiconductor memory)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비소 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리는 크게 휘발성 메모리(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.
휘발성 메모리는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.
근래에, 집적도를 향상시키기 위하여, 메모리 셀들이 기판 위에 적층된 구조를 갖는 3차원 메모리가 연구되고 있다. 3차원 메모리는 집적도 및 단가 측면에서 기존의 평면형 메모리보다 장점을 가지나, 신뢰성 측면에서 해결되어야할 과제들이 남아 있다.
본 발명의 불휘발성 메모리 및 그것의 프로그램 방법의 목적은 프로그램 디스터브를 방지하고 프로그램 속도를 빠르게 하는 것이다.
본 발명에 의한 불휘발성 메모리 장치의 프로그램 방법은 상기 불휘발성 메모리 장치는 수직으로 적층되며 하나의 비트 라인을 공유하는 적어도 두 개의 셀 스트링들을 포함하며, 상기 셀 스트링들 사이의 디스터브 환경을 기초로 프리차지 조건을 설정하는 단계, 상기 셀 스트링들 중 선택되지 않은 셀 스트링들을 상기 프리차지 조건에 응답하여 프리차지하는 단계 및 상기 셀 스트링들 중 선택된 셀 스트링에 포함된 메모리 셀들을 프로그램하는 단계를 포함한다.
실시 예에 있어서, 상기 프리차지 조건은 상기 셀 스트링들 중 선택되지 않은 셀 스트링들을 상기 프리차지 조건에 응답하여 프리차지하는 단계의 수행 여부, 상기 선택되지 않은 셀 스트링들에 제공되는 프리차지 전압의 크기, 혹은 상기 프리차지 전압의 인가 시간을 포함한다.
실시 예에 있어서, 상기 프리차지 조건은 상기 셀 스트링들 중 선택된 셀 스트링에 포함된 메모리 셀들을 프로그램하는 단계에서 상기 메모리 셀들에 제공되는 프로그램 전압의 레벨에 응답하여 설정된다.
실시 예에 있어서, 상기 프리차지 조건은 상기 프로그램 전압의 레벨이 소정의 기준값 이상이면 상기 셀 스트링들 중 선택되지 않은 셀 스트링들이 프리차지되도록 설정된다.
실시 예에 있어서, 상기 프리차지 조건은 상기 프로그램 전압의 레벨이 클수록 상기 셀 스트링들 중 선택되지 않은 셀 스트링들에 제공되는 프리차지 전압의 크기가 증가되도록 설정된다.
실시 예에 있어서, 상기 프리차지 조건은 상기 셀 스트링들 중 선택된 셀 스트링에 포함된 메모리 셀들을 프로그램하는 단계의 프로그램 루프 수에 응답하여 설정된다.
실시 예에 있어서, 상기 프리차지 조건은 상기 프로그램 루프 수가 소정의 기준값 이상이면 상기 셀 스트링들 중 선택되지 않은 셀 스트링들이 프리차지되도록 설정된다.
실시 예에 있어서, 상기 프리차지 조건은 상기 프로그램 루프 수가 클수록 상기 셀 스트링들 중 선택되지 않은 셀 스트링들에 제공된다.
실시 예에 있어서, 상기 프리차지 조건은 최근 프로그램된 데이터의 프로그램 상태에 응답하여 설정된다.
실시 예에 있어서, 상기 프리차지 조건은 소정의 프로그램 상태에 대한 프로그램이 완료되면 상기 셀 스트링들 중 선택되지 않은 셀 스트링들이 프리차지되도록 설정된다.
실시 예에 있어서, 상기 프로그램 방법은 상기 불휘발성 메모리의 마모 환경을 참조하여 상기 프리차지 조건을 보정하는 단계를 더 포함한다.
실시 예에 있어서, 상기 마모 환경은 웨어 레벨 인덱스, 소거 셀들 중 소정의 문턱 전압 이상의 문턱 전압을 가지는 셀들의 수, 혹은 프로그램/소거 사이클 수를 참조하여 판별된다.
실시 예에 있어서, 상기 프로그램 방법은 상기 불휘발성 메모리의 프로그램 모드를 참조하여 상기 프리차지 조건을 보정하는 단계를 더 포함한다.
본 발명에 의한 불휘발성 메모리 장치는
실시 예에 있어서, 하나의 비트 라인을 공유하는 적어도 두개의 셀 스트링들을 포함하며, 상기 셀 스트링들은 각각 스트링 선택 트랜지스터, 접지 선택 트랜지스터 및 상기 스트링 및 접지 선택 트랜지스터 사이에 직렬로 연결된 복수의 메모리 셀들을 포함하는 메모리 셀 어레이 및 상기 셀 스트링들 사이의 디스터브 환경을 기초로 프리차지 조건을 설정하고, 상기 셀 스트링들 중 선택된 셀 스트링에 포함된 메모리 셀들을 프로그램하기 전 상기 셀 스트링들 중 비선택된 셀 스트링이 상기 프리차지 조건에 응답하여 프리차지 되도록 상기 메모리 셀 어레이를 제어하는 제어 로직을 포함한다.
실시 예에 있어서, 상기 프리차지 조건은 상기 셀 스트링들 중 선택되지 않은 셀 스트링들을 상기 프리차지 조건에 응답하여 프리차지하는 단계의 수행 여부, 상기 선택되지 않은 셀 스트링들에 제공되는 프리차지 전압의 크기, 혹은 상기 프리차지 전압의 인가 시간을 포함한다.
본 발명의 불휘발성 메모리 및 그것의 프로그램 방법에 의하면, 비선택 비트라인에 대한 프리차지 동작이 디스터브 환경 적응적으로 수행될 수 있으므로 프로그램 디스터브가 방지되면서도 프로그램 속도가 빨라질 수 있다.
도 1은 본 발명의 실시예에 의한 불휘발성 메모리를 도시하는 블록도이다.
도 2는 도 1의 메모리 셀 어레이의 메모리 블록들 중 하나의 메모리 블록의 실시 예를 도시하는 도면이다.
도 3은 도 1의 불휘발성 메모리에 대한 프로그램 방법의 실시예를 도시하는 순서도이다.
도 4는 도 3의 프로그램 동작에 따라 도 2의 메모리 블록에 전압이 인가되는 일실시예를 도시하는 타이밍도이다.
도 5는 도 3의 프리차지 조건 설정 동작의 일실시예를 도시하는 순서도이다.
도 6은 도 3의 프리차지 조건 설정 동작의 다른 실시예를 도시하는 순서도이다.
도 7은 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다.
도 8은 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다.
도 9는 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다.
도 10은 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다.
도 11은 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다.
도 12는 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다.
도 13은 본 발명의 실시 예에 따른 불휘발성 메모리를 메모리 카드 시스템에 적용한 예를 보여주는 블록도이다.
도 14는 본 발명의 실시 예에 따른 메모리 장치를 솔리드 스테이트 드라이브(SSD) 시스템에 적용한 예를 보여주는 블록도이다.
도 15는 도 14에 도시된 SSD 컨트롤러의 구성을 예시적으로 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 메모리 장치를 전자 장치로 구현한 예를 보여주는 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예가 첨부된 도면을 참조하여 설명한다. 또한 이하에서 사용되는 용어들은 오직 본 발명을 설명하기 위하여 사용된 것이며 본 발명의 범위를 한정하기 위해 사용된 것은 아니다. 앞의 일반적인 설명 및 다음의 상세한 설명은 모두 예시적인 것으로 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
예시적으로, 낸드 플래시 메모리를 참조하여 본 발명의 실시 예들이 설명될 수 있다. 그러나, 본 발명의 기술적 사상은 낸드 플래시 메모리에 한정되지 않는다. 본 발명의 기술적 사상은 EEPROM (Electrically Erasable and Programmable ROM), 노어 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 다양한 불휘발성 메모리 장치들에 적용될 수 있다.
더하여, 본 발명의 불휘발성 메모리는 예를 들면, Si3N4, Al2O3, HfAlO, HfSiO 등과 같은 절연막을 전하 저장층으로 이용하는 차지 트랩형 플래시(CTF) 메모리일 수 있다. 차지 트랩형 플래시(CTF) 메모리는 프로그램 또는 소거 동작을 위하여 프로그램 또는 소거 전압이 인가된 후, 전하 저장층으로/로부터의 전자(또는 홀)의 주입/방출 없이 전하 저장층 내의 전자/홀이 에너지적으로 안정화되는 천이 특성(transient characteristic)을 가진다. 하지만 이는 예시적인 것으로 여기에 개시된 본 발명의 특징은 차지 트랩형 플래시(CTF) 메모리에만 국한되지 않는다.
도 1은 본 발명의 실시예에 의한 불휘발성 메모리(100)를 도시하는 블록도이다. 도 1을 참조하면, 불휘발성 메모리(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130) 및 제어 로직 및 전압 생성기(140)를 포함한다.
메모리 셀 어레이(110)는 스트링 선택 라인들(SSL), 워드 라인들(WL), 그리고 접지 선택 라인들(GSL)을 통해 어드레스 디코더(120)에 연결되고, 비트 라인들(BL)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 복수의 메모리 셀들 및 복수의 선택 트랜지스터들을 포함할 수 있다. 메모리 셀들은 워드 라인들(WL)에 연결되고, 선택 트랜지스터들은 스트링 선택 라인들(SSL) 또는 접지 선택 라인들(GSL)에 연결될 수 있다. 각 메모리 블록의 메모리 셀들은 기판과 수직한 방향으로 적층되어 3차원 구조를 형성할 수 있다. 각 메모리 블록의 메모리 셀들은 하나 또는 그 이상의 비트를 저장할 수 있다.
어드레스 디코더(120)는 스트링 선택 라인들(SSL), 워드 라인들(WL) 및 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직 및 전압 생성기(140)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 외부 장치로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(120)는 스트링 선택 라인들(SSL), 워드 라인들(WL) 및 접지 선택 라인들(GSL)을 선택한다. 어드레스 디코더(120)는 제어 로직 및 전압 생성기(140)로부터 다양한 전압들을 수신하고, 수신된 전압들을 선택 및 비선택된 스트링 선택 라인들(SSL), 워드 라인들(WL) 및 접지 선택 라인들(GSL)에 각각 전달할 수 있다.
어드레스 디코더(120)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스(DCA)는 읽기 및 쓰기 회로(130)에 전달된다. 예시적으로, 어드레스 디코더(120)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함한다.
읽기 및 쓰기 회로(130)는 비트 라인들(BL)을 통해 메모리 셀 어레이(110)에 연결되고, 외부와 데이터(Data)를 교환한다. 읽기 및 쓰기 회로(130)는 제어 로직 및 전압 생성기(140)의 제어에 응답하여 동작한다. 읽기 및 쓰기 회로(130)는 어드레스 디코더(120)로부터 디코딩된 열 어드레스(DCA)를 수신하도록 구성된다. 디코딩된 열 어드레스(DCA)를 이용하여, 읽기 및 쓰기 회로(130)는 비트 라인들(BL)을 선택한다.
예시적으로, 읽기 및 쓰기 회로(130)는 외부로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(110)에 기입한다. 읽기 및 쓰기 회로(130)는 메모리 셀 어레이(110)로부터 데이터를 읽고, 읽어진 데이터를 외부에 전달한다. 혹은 읽기 및 쓰기 회로(130)는 메모리 셀 어레이(110)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(110)의 제 2 저장 영역에 기입할 수 있다. 예를 들면, 읽기 및 쓰기 회로(130)는 카피-백(copy-back) 동작을 수행하도록 구성된다.
예시적으로, 읽기 및 쓰기 회로(130)는 페이지 버퍼(또는 페이지 레지스터), 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함한다. 다른 예로서, 읽기 및 쓰기 회로(130)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함한다.
제어 로직 및 전압 생성기(140)는 어드레스 디코더(120)와 읽기 및 쓰기 회로(130)에 연결된다. 제어 로직 및 전압 생성기(140)는 불휘발성 메모리(100)의 제반 동작을 제어하도록 구성된다. 제어 로직 및 전압 생성기(140)는 불휘발성 메모리(100)에서 요구되는 다양한 전압들을 생성하도록 구성된다. 제어 로직 및 전압 생성기(140)는 외부로부터 전달되는 제어 신호(CTRL) 및 커맨드(CMD)에 응답하여 동작한다.
본 발명의 제어 로직 및 전압 생성기(140)는 프로그램 금지된 메모리 셀들에 대한 프로그램 디스터브를 보상하기 위하여, 프로그램 금지된 비선택 셀 스트링을 프리차지 할 수 있다.
제어 로직 및 전압 생성기(140)는 비선택 셀 스트링에 대한 프리차지 조건, 예를 들어 프리차지 여부 혹은 프리차지 전압의 레벨, 을 디스터브 조건에 따라 달리 설정할 수 있다. 본 발명의 실시예에 따른 비선택 셀 스트링 프리차지 동작은 도 5 내지 도 10을 참조하여 더 자세히 설명될 것이다.
상술된 비선택 셀 스트링 프리차지 동작을 이용하여, 불휘발성 메모리(100)는 비선택 셀 스트링에 대한 프리차지 동작을 디스터브 환경 적응적으로 수행할 수 있다. 불휘발성 메모리(100)는 비선택 셀 스트링 프리차지 동작을 이용하여 프로그램 디스터브를 방지하면서도 향상된 속도로 프로그램 동작을 수행할 수 있다.
도 2는 도 1의 메모리 셀 어레이(110)의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록(BLKa)의 실시 예를 도시하는 도면이다. 도 2를 참조하면, 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11, CS12, CS21, CS22)을 포함한다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST), 그리고 메모리 셀들(MC1~MC6)을 포함한다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각에서, 메모리 셀들(MC1~MC6)은 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 직렬로 연결된다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22)의 접지 선택 트랜지스터들(GST)의 제어 게이트들은 접지 선택 라인(GSL)에 공통으로 연결될 수 있다. 접지 선택 트랜지스터들(GST)의 일 단들은 메모리 셀들(MC1)에 연결되고, 타 단들은 공통 소스 라인(CSL)에 공통으로 연결될 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22)의 메모리 셀들(MC1)은 워드 라인(WL1)에 공통으로 연결될 수 있다. 마찬가지로, 메모리 셀들(MC2)은 워드 라인(WL2)에 공통으로 연결되고, 메모리 셀들(MC3)은 워드 라인(WL3)에 공통으로 연결되고, 메모리 셀들(MC4)은 워드 라인(WL4)에 공통으로 연결되고, 메모리 셀들(MC5)은 워드 라인(WL5)에 공통으로 연결되고, 그리고 메모리 셀들(MC6)은 워드 라인(WL6)에 공통으로 연결될 수 있다.
셀 스트링들(CS11, CS12)의 제어 게이트들은 스트링 선택 라인(SSL1)에 연결될 수 있다. 마찬가지로, 셀 스트링들(CS21, CS22)의 제어 게이트들은 스트링 선택 라인(SSL2)에 연결될 수 있다.
셀 스트링들(CS11, CS21)의 스트링 선택 트랜지스터들(SST)의 일 단들은 비트 라인(BL1)에 연결되고, 타 단들은 메모리 셀들(MC6)에 연결된다. 셀 스트링들(CS21, CS22)의 스트링 선택 트랜지스터들(SST)의 일 단들은 비트 라인(BL2)에 연결되고, 타 단들은 메모리 셀들(MC6)에 연결된다.
이하에서, 간결한 설명을 위하여, 행, 열 및 높이가 정의된다. 스트링 선택 라인들(SSL1, SSL2)이 신장되는 방향은 행 방향일 수 있다. 셀 스트링들(CS11, CS12)은 행 방향을 따라 배열되어 제 1 행을 형성할 수 있다. 셀 스트링들(CS21, CS22)은 행 방향을 따라 배열되어 제 2 행을 형성할 수 있다.
비트 라인들(BL1, BL2)이 신장되는 방향은 열 방향일 수 있다. 셀 스트링들(CS11, CS21)은 열 방향을 따라 배열되어 제 1 열을 형성할 수 있다. 셀 스트링들(CS12, CS22)은 열 방향을 따라 배열되어 제 2 열을 형성할 수 있다.
접지 선택 트랜지스터들(GST)로부터 스트링 선택 트랜지스터들(SST)로 향하는 방향은 높이일 수 있다.
메모리 셀들(MC1~MC6)은 행 및 열 방향을 따라 배열되고, 높이 방향을 따라 적층된 3차원 구조를 형성할 수 있다. 동일한 높이의 메모리 셀들(MC)은 하나의 워드 라인(WL)에 공통으로 연결되고, 서로 다른 높이의 메모리 셀들(MC)은 서로 다른 워드 라인들(WL)에 각각 연결될 수 있다. 동일행 행의 스트링 선택 트랜지스터들(SST)은 하나의 스트링 선택 라인(SSL1 또는 SSL2)에 공통으로 연결되고, 서로 다른 행의 스트링 선택 트랜지스터들(SST)은 서로 다른 스트링 선택 라인들(SSL1, SSL2)에 각각 연결될 수 있다. 동일한 열의 스트링 선택 트랜지스터들(SST)은 동일한 비트 라인(BL1 또는 BL2)에 연결되고, 서로 다른 열의 스트링 선택 트랜지스터들(SST)은 서로 다른 비트 라인들(BL1, BL2)에 각각 연결될 수 있다.
메모리 셀들(MC1~MC6) 각각은 둘 이상의 비트들을 저장할 수 있다. 즉, 메모리 셀들(MC1~MC6)은 멀티 레벨 셀들(Multi Level Cells, MLC)일 수 있다.
예시적으로, 도 4에서, 메모리 블록(BLKa)은 네 개의 셀 스트링들(CS11, CS12, CS21, CS22)을 포함하는 것으로 도시되어 있다. 그러나, 메모리 블록(BLKa)의 셀 스트링들의 수는 한정되지 않는다. 셀 스트링들은 행 방향 또는 열 방향을 따라 둘 이상 제공될 수 있다. 도 2에서, 각 셀 스트링은 여섯 개의 메모리 셀들(MC1~MC6)을 포함하는 것으로 도시되어 있다. 그러나, 각 셀 스트링의 메모리 셀들의 수는 한정되지 않는다. 각 셀 스트링에서 높이 방향을 따라 둘 이상의 메모리 셀들이 제공될 수 있다.
예시적으로, 도 2에서, 접지 선택 트랜지스터들(GST)은 하나의 접지 선택 라인(GSL)에 공통으로 연결되는 것으로 도시되어 있다. 그러나, 스트링 선택 트랜지스터들(SST)과 마찬가지로, 동일한 행의 접지 선택 트랜지스터들(GST)은 하나의 접지 선택 라인에 공통으로 연결되고, 서로 다른 행의 접지 선택 트랜지스터들(GST)은 서로 다른 접지 선택 라인들에 연결되도록 메모리 블록(BLKa)의 구조가 변경 및 응용될 수 있다.
예시적으로, 도 2에서, 각 셀 스트링에 하나의 스트링 선택 트랜지스터(SST) 및 하나의 접지 선택 트랜지스터(GST)가 제공되는 것으로 도시되어 있다. 그러나, 각 셀 스트링에 둘 이상의 스트링 선택 트랜지스터들 또는 둘 이상의 접지 선택 트랜지스터들이 제공될 수 있다.
예시적으로, 각 셀 스트링의 메모리 셀들(MC1~MC6) 중 적어도 하나는 더미 메모리 셀로 사용될 수 있다.
도 3은 도 1의 불휘발성 메모리에 대한 프로그램 방법의 실시예를 도시하는 순서도이다. 도 3을 참조하면, 본 발명의 불휘발성 메모리 장치 프로그램 방법에 의하면 비선택 셀 스트링에 대한 프리차지 동작이 디스터브 환경 적응적으로 수행될 수 있으므로 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
S110 단계에서, 디스터브 환경이 판별된다. 디스터브 환경은 현재 프로그램 동작시, 선택된 셀 스트링의 메모리 셀들에 대한 프로그램 동작에 의하여 비선택된 셀 스트링의 메모리 셀들이 디스터브되는 정도를 지시한다.
본 발명에서 디스터브 환경은 다양한 방법으로 판별될 수 있다. 예를 들어, 디스터브 환경은 프로그램될 메모리 셀들에 제공될 프로그램 전압의 크기에 응답하여 판별될 수 있다. 혹은 디스터브 환경은 현재 프로그램 루프수, 프로그램 패스 정도, 웨어 레벨 인덱스(Wear Level Index) 혹은 소거 셀 문턱 전압에 응답하여 판별될 수 있다. 디스터브 환경 판별 방법은 이후 도 5 내지 도 10을 참조하여 보다 상세히 설명될 것이다.
판별된 디스터브 환경에 응답하여 프리차지 조건이 설정된다. 프리차지 조건은 비선택된 셀 스트링들의 채널들에 대한 프리차지 조건을 지시한다. 프리차지 조건은, 예를 들어, 프리차지 동작 수행 유무, 인가되는 프리차지 전압의 크기 등을 포함할 수 있다.
S120 단계에서, 설정된 프리차지 조건으로 비선택된 셀 스트링들의 채널이 프리차지된다.
본 실시예에서, 프리차지 조건에 의하여 프리차지될 비선택된 셀 스트링은 선택된 셀 스트링과 비트 라인을 공유하며 서로 다른 스트링 선택 라인에 연결된 셀 스트링일 수 있다. 즉, 셀 스트링(도 3 참조, CS22)이 선택된 경우 프리차지 조건에 의하여 프리차지될 비선택된 셀 스트링은 셀 스트링(도 3 참조, CS12)일 수 있다. 그러나 이는 예시적인 것으로 본 발명의 기술적 특징은 이에 한정되지 않는다.
불휘발성 메모리는 설정된 프리차지 조건에 응답하여, 비선택된 셀 스트링에 연결된 비선택 비트 라인에 인가되는 프리차지 전압의 크기 및 인가 시간을 조절하거나, 혹은 프리차지 동작을 생략하여 비선택된 셀 스트링들의 채널에 대한 프리차지를 조절할 수 있다.
보다 상세히 설명하면, 프리차지 조건에 따라, 비선택 셀 스트링에 대한 프리차지 동작은 선택적으로 수행될 수 있다.
불휘발성 메모리는 S110 단계에서, 디스터브 환경을 판별하여, 프로그램 디스터브의 영향이 크지 않은 환경에서는 비선택 셀 스트링 프리차지 동작이 수행되지 않도록 설정한다. 예를 들어, 불휘발성 메모리는 낮은 프로그램 전압이 인가되는 환경에서, 혹은 메모리 셀들의 마모도가 낮은 환경에서는 프리차지 동작이 수행되지 않도록 S110 단계의 프리차지 조건을 설정할 수 있다. 불휘발성 메모리는 선택적 비선택 셀 스트링 비트라인 프리차지 동작을 이용하여 프리차지 동작에 소요되는 시간 및 자원을 감소시킬 수 있다.
또한 프리차지 조건에 따라, 비선택 비트 라인들에 인가되는 프리차지 전압의 크기 혹은 인가 시간은 가변될 수 있다. 일실시예로, 불휘발성 메모리는 프로그램 디스터브의 영향이 큰 높은 프로그램 전압이 인가되는 환경에서는 높은 프리차지 전압이 제공되도록 S110 단계의 프리차지 조건을 설정할 수 있다. 혹은 불휘발성 메모리는 소정 횟수 이상의 루프에서는 소정 이상의 프리차지 전압이 제공되도록 S110 단계의 프리차지 조건을 설정할 수 있다.
불휘발성 메모리는 비선택 셀 스트링 프리차지 동작에 제공되는 프리차지 전압을 조절하여 프리차지 동작에 소요되는 시간 및 자원을 감소시킬 수 있다.
S130 단계에서, 선택된 셀 스트링에 포함된 선택된 메모리 셀들에 대한 프로그램 동작이 수행된다.
상술된 프로그램 동작에 의하면, 비선택 셀 스트링에 대한 프리차지 동작이 디스터브 환경 적응적으로 수행될 수 있으므로 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 4는 도 3의 프로그램 동작에 따라 도 2의 메모리 블록에 전압이 인가되는 일실시예를 도시하는 타이밍도이다. 예시적으로, 셀 스트링(CS22)이 선택되어 프로그램된다고 가정한다. 셀 스트링(CS22)에 대한 프로그램 동작이 수행되는 동안, 셀 스트링(CS22)과 선택 비트 라인(BL2)을 공유하나 서로 다른 스트링 라인에 연결된 셀 스트링(CS12)이 프리차지 되는 것으로 가정한다.
우선적으로, 스트링 라인들(SSL1, SSL2)에 전원 전압(VDD)이 제공된다. 또한, 접지 선택 라인(GSL)에는 접지 전압(GND)이 인가된다.
비선택 셀 스트링(CS12)에 대한 프리차지 동작을 수행하기 위하여 비트 라인(BL2)에 프리차지 전압(VPre)이 제공된다. 프리차지 전압(Vpre)은 디스터브 환경을 기초로 미리 판별된 프리차지 조건에 응답하여 제공된다.
예를 들어, 도 3을 통해 설명된 바와 같이 프리차지 전압(Vpre)의 크기 혹은 인가 시간은 프리차지 조건에 응답하여 가변될 수 있다. 혹은 프리차지 전압(Vpre)은 프리차지 조건에 응답하여 선택적으로 제공될 수 있다. 예를 들어, 비선택 셀 스트링(CS12)에 대한 디스터브 정도가 높지 않은 환경에서, 프리차지 전압(Vpre) 인가 동작은 생략될 수 있다.
제공된 프리차지 전압에 응답하여 비선택 셀 스트링(CS12)의 채널이 프리차지된다. 비선택 셀 스트링(CS12)이 프리차지 된 후, 부스팅을 위하여 스트링 선택 라인(SSL2)에 접지 전압(GND)이 제공된다.
한편, 스트링 선택 라인(SSL2)에 접지 전압(GND)이 제공된 뒤, 선택된 셀 스트링(CS22)을 프로그램하기 위하여, 선택된 비트 라인(BL2)에 접지 전압(GND)이 제공된다. 선택된 워드 라인에는 프로그램 전압(Vpgm)이, 비선택된 워드 라인들에는 패스 전압(Vpass)이 제공된다.
상술된 프로그램 동작에 의하면, 비선택 셀 스트링이 프리차지되므로 비선택 셀 스트링의 메모리 셀들에 대한 프로그램 디스터브가 방지될 수 있다. 또한, 본 발명에 의한 비선택 셀 스트링 프리차지 동작은 디스터브 환경 적응적으로 수행될 수 있으므로, 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 5는 도 3의 프리차지 조건 설정 동작의 일실시예를 도시하는 순서도이다. 도 5의 프리차지 조건 설정 동작(S110)에 의하면, 프로그램 동작에서 인가될 프로그램 전압의 레벨에 따라 프리차지 동작이 선택적으로 수행되도록 프리차지 조건이 설정될 수 있다.
S111 단계에서, 프로그램 동작에서 인가될 프로그램 전압의 레벨이 판별된다. 프로그램 전압의 레벨은 프로그램 루프수, 프로그램될 데이터 등에 따라 다양하게 판별될 수 있다. 선택된 셀 스트링에 큰 프로그램 전압이 인가될수록 비선택 셀 스트링에 대한 프로그램 디스터브 정도는 높아질 것이다.
S112 단계에서, S111 단계에서 판별된 프로그램 전압과 소정의 기준값이 비교된다. 기준값은 레지스터에 저장된 미리 지정된 값일 수 있다. 혹은 기준값은 사용자에 의하여 설정될 수 있다.
프로그램 전압의 레벨이 기준값 이상이면, S113 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 수행되도록 프리차지 조건이 설정된다. 프로그램 전압의 레벨이 기준값보다 작으면, S114 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 생략되도록 프리차지 조건이 설정된다.
상술된 프리차지 조건 설정 동작(S110)에 의하면, 프로그램 동작에서 인가될 프로그램 전압의 레벨에 따라 프리차지 동작이 선택적으로 수행되도록 프리차지 조건이 설정되므로 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 6은 도 3의 프리차지 조건 설정 동작의 다른 실시예를 도시하는 순서도이다. 도 6의 프리차지 조건 설정 동작(S210)에 의하면, 프로그램 동작에서 인가될 프로그램 전압의 레벨에 따라 프리차지 전압 레벨이 가변되도록 프리차지 조건이 설정될 수 있다.
S211 단계에서, 프로그램 동작에서 인가될 프로그램 전압의 레벨이 판별된다. 프로그램 전압의 레벨은 프로그램 루프수, 프로그램될 데이터 등에 따라 다양하게 판별될 수 있다. 선택된 셀 스트링에 큰 프로그램 전압이 인가될수록 비선택 셀 스트링에 대한 프로그램 디스터브 정도는 높아질 것이다.
S212 단계에서, S211 단계에서 판별된 프로그램 전압의 크기에 응답하여 프리차지 전압의 크기가 결정되도록 프리차지 조건이 설정된다.
예를 들어, 프로그램 전압은 그 크기에 따라 소정의 구간으로 분류될 수 있다. 프리차지 전압은 프로그램 전압이 속한 구간에 응답하여 이산적(discretely)으로 제공될 수 있다.
상술된 프리차지 조건 설정 동작(S210)에 의하면, 프로그램 동작에서 인가될 프로그램 전압의 레벨에 따라 프리차지 전압이 가변되도록 프리차지 조건이 설정된다. 프리차지 조건 설정 동작(S210)에 의하면 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 7은 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다. 도 7의 프리차지 조건 설정 동작(S310)에 의하면, 프로그램 동작에서 인가될 프로그램 전압의 레벨에 따라 프리차지 동작이 선택적으로 제공되며, 또한 프리차지 동작이 수행될 때 그 프리차지 전압 레벨은 프로그램 전압의 레벨에 따라 가변되도록 프리차지 조건이 설정될 수 있다.
S311 단계에서, 프로그램 동작에서 인가될 프로그램 전압의 레벨이 판별된다.
S312 단계에서, S311 단계에서 판별된 프로그램 전압과 소정의 기준값이 비교된다. S111 단계(도 5 참조)와 유사하게, 기준값은 레지스터에 저장된 미리 지정된 값일 수 있다. 혹은 기준값은 사용자에 의하여 설정될 수 있다.
프로그램 전압의 레벨이 기준값 이상이면, S313 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 수행되도록 프리차지 조건이 설정된다. 프로그램 전압의 레벨이 기준값보다 작으면, S314 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 생략되도록 프리차지 조건이 설정된다.
S315 단계에서, S311 단계에서 판별된 프로그램 전압의 크기에 응답하여 프리차지 전압의 크기가 결정되도록 프리차지 조건이 설정된다.
상술된 프리차지 조건 설정 동작(S310)에 의하면, 프로그램 동작에서 인가될 프로그램 전압의 레벨에 따라 프리차지 동작이 선택적으로 수행되도록 프리차지 조건이 설정된다. 더하여, 프리차지 동작이 수행될 때 그 프리차지 전압 레벨은 프로그램 전압의 레벨에 따라 가변되도록 프리차지 조건이 설정될 수 있다. 프리차지 조건 설정 동작(S310)에 의하면 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 8은 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다. 도 8의 프리차지 조건 설정 동작(S410)에 의하면, 프로그램 루프수에 따라 프리차지 동작이 선택적으로 제공되며, 또한 프리차지 동작이 수행될 때 그 프리차지 전압 레벨은 프로그램 루프수에 따라 가변되도록 프리차지 조건이 설정될 수 있다.
S411 단계에서, 현재 프로그램 루프수가 판별된다. 현재 프로그램의 루프수가 클수록 선택된 셀 스트링에 인가되는 프로그램 전압의 크기는 클 것이다. 즉, 루프수가 클수록 비선택 셀 스트링에 대한 프로그램 디스터브 정도는 높아질 것이다.
S412 단계에서, S411 단계에서 판별된 루프수와 소정의 기준값이 비교된다. 기준값은 레지스터에 저장된 미리 지정된 값일 수 있다. 혹은 기준값은 사용자에 의하여 설정될 수 있다.
루프수가 기준값 이상이면, S413 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 수행되도록 프리차지 조건이 설정된다. 루프수가 기준값보다 작으면, S414 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 생략되도록 프리차지 조건이 설정된다.
S415 단계에서, S411 단계에서 판별된 루프수에 응답하여 프리차지 전압의 크기가 결정되도록 프리차지 조건이 설정된다. 예를 들어, 프리차지 조건은 루프수가 클수록 프리차지 전압의 크기가 증가되도록 설정될 수 있다.
상술된 프리차지 조건 설정 동작(S410)에 의하면, 프로그램 루프수에 따라 프리차지 동작이 선택적으로 수행되도록 프리차지 조건이 설정된다. 더하여, 프리차지 동작이 수행될 때 그 프리차지 전압 레벨은 루프수에 따라 가변되도록 프리차지 조건이 설정될 수 있다. 프리차지 조건 설정 동작(S410)에 의하면 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 9는 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다. 도 9의 프리차지 조건 설정 동작(S510)에 의하면, 소정의 프로그램 상태가 패스되었는지 여부에 따라 프리차지 동작이 선택적으로 제공되며, 또한 프리차지 동작이 수행될 때 그 프리차지 전압 레벨은 현재 프로그램될 프로그램 상태에 따라 가변되도록 프리차지 조건이 설정될 수 있다.
S511 단계에서, 최근 프로그램된 프로그램 상태가 판별된다. 프로그램된 프로그램 상태를 지시하는 문턱 전압이 높을수록 선택된 셀 스트링에 인가되는 프로그램 전압의 크기는 클 것이다. 즉, 최근 프로그램될 프로그램 상태는 비선택 셀 스트링에 대한 프로그램 디스터브 정도를 판별하는 기준이 될 수 있다.
S512 단계에서, 소정의 프로그램 상태가 패스되었는지, 즉 소정의 프로그램 상태에 대한 프로그램이 완료되었는지 여부가 판별된다.
소정의 프로그램 상태에 대한 프로그램이 완료되었다면, S513 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 수행되도록 프리차지 조건이 설정된다. 소정의 프로그램 상태에 대한 프로그램이 완료되지 않았다면, S514 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 생략되도록 프리차지 조건이 설정된다.
S515 단계에서, S511 단계에서 판별된 프로그램 상태에 응답하여 프리차지 전압의 크기가 결정되도록 프리차지 조건이 설정된다. 예를 들어, 프리차지 조건은 프로그램 상태를 지시하는 문턱 전압이 높을 수록 프리차지 전압의 크기가 증가되도록 설정될 수 있다.
상술된 프리차지 조건 설정 동작(S510)에 의하면, 소정의 프로그램 상태가 패스되었는지 여부에 따라 프리차지 동작이 선택적으로 제공된다. 또한 프리차지 동작이 수행될 때 그 프리차지 전압 레벨은 현재 프로그램될 프로그램 상태에 따라 가변되도록 프리차지 조건이 설정될 수 있다. 프리차지 조건 설정 동작(S510)에 의하면 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 10은 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다. 도 10의 프리차지 조건 설정 동작(S610)에 의하면, 소거 어퍼 셀(Erase Upper Cell)의 개수에 따라 프리차지 동작이 선택적으로 제공되며, 또한 프리차지 동작이 수행될 때 그 프리차지 전압 레벨은 소거 어퍼 셀의 개수에 따라 가변되도록 프리차지 조건이 설정될 수 있다.
S611 단계에서, 소거 어퍼 셀의 수가 판별된다. 소거 어퍼 셀은 소거 셀들 중 소정의 전압 이상의 문턱 전압을 가지는 셀이다. 소거 어퍼 셀의 개수는 셀 스트링의 마모도를 판별하는 기준이 될 수 있다. 셀 스트링이 마모될수록 셀 스트링에 대한 디스터브의 정도가 높아지므로, 소거 어퍼 셀의 개수는 디스터브 환경을 판단하는 기준이 될 수 있다.
S612 단계에서, S611 단계에서 판별된 소거 어퍼 셀의 개수와 소정의 기준값이 비교된다.
소거 어퍼 셀의 개수가 기준값 이상이면, S613단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 수행되도록 프리차지 조건이 설정된다. 소거 어퍼 셀의 개수가 기준값에 도달하지 못했으면, S614 단계에서, 비선택 셀 스트링에 대한 프리차지 동작이 생략되도록 프리차지 조건이 설정된다.
S615 단계에서, S611 단계에서 판별된 소거 셀 개수에 응답하여 프리차지 전압의 크기가 결정되도록 프리차지 조건이 설정된다. 예를 들어, 프리차지 조건은 소거 셀 개수가 많을수록 프리차지 전압의 크기가 증가되도록 설정될 수 있다.
상술된 프리차지 조건 설정 동작(S610)에 의하면, 소거 어퍼 셀(Erase Upper Cell)의 개수에 따라 프리차지 동작이 선택적으로 제공된다. 또한 프리차지 동작이 수행될 때 그 프리차지 전압 레벨은 소거 어퍼 셀의 개수에 따라 가변되도록 프리차지 조건이 설정될 수 있다. 프리차지 조건 설정 동작(S610)에 의하면 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 5 내지 도 10을 참조하여 프리차지 조건 설정 동작이 설명되었으나, 이는 예시적인 것으로 본 발명의 프리차지 조건 설정 동작이 이에 한정되지 않음을 충분히 이해될 것이다. 예를 들어, 프리차지 조건 설정 동작은 도 5 내지 도 10에서 제시된 기준들을 조합하여 수행될 수 있다. 일례로, 프리차지 조건은 소정의 프로그램 상태가 패스된 때 프리차지 동작이 수행되도록, 그리고 그 프리차지 전압은 현재 루프수에 응답하여 결정되도록 설정될 수 있다. 혹은 프리차지 조건은 프로그램 전압이 소정이 전압 이상일 때 프리차지 동작이 수행되도록, 그리고 그 프리차지 전압은 프로그램 전압 및 소거 어퍼 셀의 개수에 응답하여 결정되도록 설정될 수 있다.
도 11은 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다. 도 11의 프리차지 조건 설정 동작(S710)에 의하면, 프리차지 조건 설정 동작(S710)은 설정된 프리차지 조건을 마모 환경을 참조하여 보정하는 단계를 더 포함한다.
S711 단계에서, 디스터브 환경에 응답하여 프리차지 조건이 설정된다. 프리차지 조건은 도 5 내지 도 10에서 설명된 프리차지 조건 설정 방법을 포함하여 다양한 방법으로 설정될 수 있다.
S712 단계에서, 설정된 프리차지 조건이 마모 환경을 참조하여 보정된다. 마모 환경은 셀 스트링의 마모도를 지시한다. 마모 환경은, 예를 들어, 웨어 레벨 인덱스(Wear Level Index)를 참조하여 판별될 수 있다. 혹은 마모 환경은 수행된 프로그램/소거 사이클의 횟수를 참조하여 판별될 수 있다.
프리차지 동작이 수행되는 구간 및 인가되는 프리차지 전압은 마모 환경을 참조하여 보정될 수 있다. 예를 들어, 마모도가 심한 환경에서는 기준보다 낮은 디스터브 환경에서도 프리차지 동작이 수행되도록 프리차지 조건이 보정될 수 있다.
도 11에서, S712 단계는 S711 단계와 분리되어 도시되었으나, 이는 일실시예로 S712 단계가 반드시 S711 단계에 순차적으로 수행되어야 하는 것은 아니다. 예를 들어, S711 단계에서, 디스터브 환경에 응답하여 프리차지 조건이 설정될 때, 그 프리차지 조건은 마모 환경을 참조하여 보정되어 설정될 수 있다.
상술된 프리차지 조건 설정 동작(S710)에 의하면, 마모 환경에 응답하여 프리차지 조건이 보정될 수 있다. 프리차지 조건 설정 동작(S710)에 의하면 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 12는 도 3의 프리차지 조건 설정 동작의 또 다른 실시예를 도시하는 순서도이다. 도 12의 프리차지 조건 설정 동작(S810)에 의하면, 프리차지 조건 설정 동작(S810)은 설정된 프리차지 조건을 프로그램 모드에 응답하여 보정하는 단계를 더 포함한다.
S811 단계에서, 디스터브 환경에 응답하여 프리차지 조건이 설정된다. 프리차지 조건은 도 5 내지 도 10에서 설명된 프리차지 조건 설정 방법을 포함하여 다양한 방법으로 설정될 수 있다.
S812 단계에서, 설정된 프리차지 조건이 프로그램 모드에 응답하여 보정된다. 프로그램 모드는 메모리 셀들에 데이터를 저장하는 모드를 지시한다. 예를 들어, 프로그램 모드는 메모리 셀들을 싱글 레벨 메모리 셀(SLC)로 이용하는 싱글 레벨 프로그램 모드, 혹은 멀티 레벨 메모리 셀(MLC)로 이용하는 멀티 레벨 프로그램 모드를 포함할 수 있다.
프리차지 동작이 수행되는 구간 및 인가되는 프리차지 전압은 프로그램 모드를 참조하여 보정될 수 있다. 예를 들어, 멀티 레벨 메모리 셀은 싱글 레벨 메모리 셀에 비하여 디스터브에 민감하므로, 멀티 레벨 프로그램 모드에서는 기준보다 낮은 디스터브 환경에서도 프리차지 동작이 수행되도록 프리차지 조건이 보정될 수 있다.
도 12에서, S812 단계는 S811 단계와 분리되어 도시되었으나, 이는 일실시예로 S812 단계가 반드시 S811 단계에 순차적으로 수행되어야 하는 것은 아니다. 예를 들어, S811 단계에서, 디스터브 환경에 응답하여 프리차지 조건이 설정될 때, 그 프리차지 조건은 프로그램 모드를 참조하여 보정되어 설정될 수 있다.
상술된 프리차지 조건 설정 동작(S810)에 의하면, 프로그램 모드에 응답하여 프리차지 조건이 보정될 수 있다. 프리차지 조건 설정 동작(S810)에 의하면 프로그램 디스터브가 방지되면서도 향상된 속도로 프로그램 동작이 수행될 수 있다.
도 13은 본 발명의 실시 예에 따른 불휘발성 메모리를 메모리 카드 시스템에 적용한 예를 보여주는 블록도이다. 메모리 카드 시스템(1000)은 호스트(1100)와 메모리 카드(1200)를 포함한다. 호스트(1100)는 호스트 컨트롤러(1110), 호스트 접속 유닛(1120), 그리고 디램(1130)을 포함한다.
호스트(1100)는 메모리 카드(1200)에 데이터를 쓰거나, 메모리 카드(1200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(1110)는 커맨드(예를 들면, 쓰기 커맨드), 호스트(1100) 내의 클록 발생기(도시되지 않음)에서 발생한 클록 신호(CLK), 그리고 데이터(DAT)를 호스트 접속 유닛(1120)을 통해 메모리 카드(1200)로 전송한다. 디램(1130)은 호스트(1100)의 메인 메모리이다.
메모리 카드(1200)는 카드 접속 유닛(1210), 카드 컨트롤러(1220), 그리고 플래시 메모리(1230)를 포함한다. 카드 컨트롤러(1220)는 카드 접속 유닛(1210)을 통해 수신된 커맨드에 응답하여, 카드 컨트롤러(1220) 내에 있는 클록 발생기(도시되지 않음)에서 발생한 클록 신호에 동기하여 데이터를 플래시 메모리(1230)에 저장한다. 플래시 메모리(1230)는 호스트(1100)로부터 전송된 데이터를 저장한다. 예를 들어, 호스트(1100)가 디지털 카메라인 경우에는 영상 데이터를 저장한다.
도 13에 도시된 메모리 카드 시스템(1000)은 플래시 메모리(1230)의 프로그램 금지된 메모리 셀들에 대한 프로그램 디스터브를 보상하기 위하여, 프로그램 금지된 비선택 셀 스트링을 프리차지 할 수 있다. 메모리 카드 시스템(1000)은 비선택 셀 스트링에 대한 프리차지 동작을 디스터브 환경 적응적으로 수행하여, 프로그램 디스터브를 방지하면서도 향상된 속도로 프로그램 동작을 수행할 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 장치를 솔리드 스테이트 드라이브(SSD) 시스템에 적용한 예를 보여주는 블록도이다. 도 14를 참조하면, SSD 시스템(2000)은 호스트(2100)와 SSD(2200)를 포함한다. 호스트(2100)는 호스트 인터페이스(2111), 호스트 컨트롤러(2120), 그리고 디램(2130)을 포함한다.
호스트(2100)는 SSD(2200)에 데이터를 쓰거나, SSD(2200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(2120)는 커맨드, 어드레스, 제어 신호 등의 신호(SGL)를 호스트 인터페이스(2111)를 통해 SSD(2200)로 전송한다. 디램(2130)은 호스트(2100)의 메인 메모리이다.
SSD(2200)는 호스트 인터페이스(2211)를 통해 호스트(2100)와 신호(SGL)를 주고 받으며, 전원 커넥터(power connector, 2221)를 통해 전원을 입력받는다. SSD(2200)는 복수의 불휘발성 메모리(2201~220n), SSD 컨트롤러(2210), 그리고 보조 전원 장치(2220)를 포함할 수 있다. 여기에서, 복수의 불휘발성 메모리(2201~220n)는 낸드 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등으로 구현될 수 있다.
복수의 불휘발성 메모리(2201~220n)는 SSD(2200)의 저장 매체로서 사용된다. 복수의 불휘발성 메모리(2201~220n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리는 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(3210)는 호스트 인터페이스(2211)를 통해 호스트(2100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(2210)는 호스트(2100)의 커맨드에 따라 해당 불휘발성 메모리에 데이터를 쓰거나 해당 불휘발성 메모리로부터 데이터를 읽어낸다. SSD 컨트롤러(2210)의 내부 구성은 도 13을 참조하여 상세하게 설명된다.
보조 전원 장치(2220)는 전원 커넥터(2221)를 통해 호스트(2100)와 연결된다. 보조 전원 장치(2220)는 호스트(2100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 한편, 보조 전원 장치(2220)는 SSD(2200) 내에 위치할 수도 있고, SSD(2200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(2220)는 메인 보드에 위치하며, SSD(2200)에 보조 전원을 제공할 수도 있다.
도 15는 도 14에 도시된 SSD 컨트롤러(2210)의 구성을 예시적으로 보여주는 블록도이다. 도 15를 참조하면, SSD 컨트롤러(2210)는 NVM 인터페이스(2211), 호스트 인터페이스(2212), 제어 유닛(2213) 및 에스램(2214)을 포함한다.
NVM 인터페이스(2211)는 호스트(2100)의 메인 메모리로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)한다. 그리고 NVM 인터페이스(2211)는 불휘발성 메모리(2201~220n)로부터 읽은 데이터를 호스트 인터페이스(2212)를 경유하여 호스트(2100)로 전달한다.
호스트 인터페이스(2212)는 호스트(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공한다. 호스트 인터페이스(2212)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 이용하여 호스트(2100)와 통신할 수 있다. 또한, 호스트 인터페이스(2212)는 호스트(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
제어 유닛(2213)은 호스트(2100)로부터 입력된 신호(SGL)를 분석하고 처리한다. 제어 유닛(2213)은 호스트 인터페이스(2212)나 NVM 인터페이스(2211)를 통해 호스트(2100)나 불휘발성 메모리(2201~220n)를 제어한다. 제어 유닛(2213)은 SSD(2200)을 구동하기 위한 펌웨어에 따라서 불휘발성 메모리(2201~220n)의 동작을 제어한다.
에스램(2214)은 불휘발성 메모리(2201~220n)의 효율적 관리를 위해 사용되는 소프트웨어(S/W)를 구동하는 데 사용될 수 있다. 또한, 에스램(2214)은 호스트(2100)의 메인 메모리로부터 입력받은 메타 데이터를 저장하거나, 캐시 데이터를 저장할 수 있다. 서든 파워 오프 동작 시에, 에스램(2214)에 저장된 메타 데이터나 캐시 데이터는 보조 전원 장치(2220)를 이용하여 불휘발성 메모리(2201~220n)에 저장될 수 있다.
다시 도 14를 참조하면, 본 실시예의 SSD 시스템(2000)은 불휘발성 메모리(2201~220n)의 프로그램 금지된 메모리 셀들에 대한 프로그램 디스터번스를 보상하기 위하여, 프로그램 금지된 비선택 셀 스트링을 프리차지 할 수 있다. SSD 시스템(2000)은 비선택 셀 스트링에 대한 프리차지 동작을 디스터브 환경 적응적으로 수행하여, 프로그램 디스터브를 방지하면서도 향상된 속도로 프로그램 동작을 수행할 수 있다.다.
도 14 및 도 15에서 SRAM(2214)은 불휘발성 메모리로 대체될 수도 있다. 즉, 본 발명의 다른 실시 예에 따른 SSD 시스템(2000)은 SRAM(2214)의 역할을 플래시 메모리, PRAM, RRAM, MRAM 등의 불휘발성 메모리가 수행하도록 구현될 수도 있다.
도 16은 본 발명의 실시 예에 따른 메모리 장치를 전자 장치로 구현한 예를 보여주는 블록도이다. 여기에서, 전자 장치(3000)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
도 16을 참조하면, 전자 장치(3000)는 메모리 장치(3100), 전원 장치(3200), 보조 전원 장치(3250), 중앙처리장치(3300), 디램(3400), 그리고 사용자 인터페이스(3500)를 포함한다. 메모리 장치(3100)는 플래시 메모리(3110) 및 메모리 컨트롤러(3120)를 포함한다. 메모리 장치(3100)는 전자 장치(3000)에 내장될 수 있다.
앞에서 설명한 바와 같이, 본 발명에 따른 전자 장치(3000)는 플래시 메모리(3110)의 프로그램 금지된 메모리 셀들에 대한 프로그램 디스터번스를 보상하기 위하여, 프로그램 금지된 비선택 셀 스트링을 프리차지 할 수 있다. 전자 장치(3000)는 비선택 셀 스트링에 대한 프리차지 동작을 디스터브 환경 적응적으로 수행하여, 프로그램 디스터브를 방지하면서도 향상된 속도로 프로그램 동작을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형될 수 있다. 예를 들어, 메모리 셀 어레이, 어드레스 디코더, 읽기 및 쓰기 회로 및 제어 로직 및 전압 생성기의 세부적 구성은 사용 환경이나 용도에 따라 다양하게 변화 또는 변경될 수 있을 것이다. 본 발명에서 사용된 특정한 용어들은 본 발명을 설명하기 위한 목적에서 사용된 것이며 그 의미를 한정하거나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어서는 안되며 후술하는 특허 청구범위 뿐만 아니라 이 발명의 특허 청구범위와 균등한 범위에 대하여도 적용되어야 한다.
100: 불휘발성 메모리
110: 메모리 셀 어레이
120: 어드레스 디코더
130: 읽기 및 쓰기 회로
140: 제어 로직 및 전압 생성기

Claims (10)

  1. 불휘발성 메모리 장치의 프로그램 방법에 있어서:
    상기 불휘발성 메모리 장치는 수직으로 적층되며 하나의 비트 라인을 공유하는 적어도 두 개의 셀 스트링들을 포함하며,
    상기 셀 스트링들 사이의 디스터브 환경을 기초로 프리차지 조건을 설정하는 단계;
    상기 셀 스트링들 중 선택되지 않은 셀 스트링들을 상기 프리차지 조건에 응답하여 프리차지하는 단계; 및
    상기 셀 스트링들 중 선택된 셀 스트링에 포함된 메모리 셀들을 프로그램하는 단계를 포함하는 프로그램 방법.
  2. 제 1항에 있어서,
    상기 프리차지 조건은 상기 셀 스트링들 중 선택되지 않은 셀 스트링들을 상기 프리차지 조건에 응답하여 프리차지하는 단계의 수행 여부, 상기 선택되지 않은 셀 스트링들에 제공되는 프리차지 전압의 크기, 혹은 상기 프리차지 전압의 인가 시간을 포함하는 프로그램 방법.
  3. 제 1항에 있어서,
    상기 프리차지 조건은 상기 셀 스트링들 중 선택된 셀 스트링에 포함된 메모리 셀들을 프로그램하는 단계에서 상기 메모리 셀들에 제공되는 프로그램 전압의 레벨에 응답하여 설정되는 프로그램 방법.
  4. 제 3항에 있어서,
    상기 프리차지 조건은 상기 프로그램 전압의 레벨이 소정의 기준값 이상이면 상기 셀 스트링들 중 선택되지 않은 셀 스트링들이 프리차지되도록 설정되는 프로그램 방법.
  5. 제 4항에 있어서,
    상기 프리차지 조건은 상기 프로그램 전압의 레벨이 클수록 상기 셀 스트링들 중 선택되지 않은 셀 스트링들에 제공되는 프리차지 전압의 크기가 증가되도록 설정되는 프로그램 방법.
  6. 제 1항에 있어서,
    상기 프리차지 조건은 상기 셀 스트링들 중 선택된 셀 스트링에 포함된 메모리 셀들을 프로그램하는 단계의 프로그램 루프 수에 응답하여 설정되는 프로그램 방법.
  7. 제 6항에 있어서,
    상기 프리차지 조건은 상기 프로그램 루프 수가 소정의 기준값 이상이면 상기 셀 스트링들 중 선택되지 않은 셀 스트링들이 프리차지되도록 설정되는 프로그램 방법.
  8. 제 7항에 있어서,
    상기 프리차지 조건은 상기 프로그램 루프 수가 클수록 상기 셀 스트링들 중 선택되지 않은 셀 스트링들에 제공되는 프리차지 전압의 크기가 증가되도록 설정되는 프로그램 방법.
  9. 제 1항에 있어서,
    상기 프리차지 조건은 최근 프로그램된 데이터의 프로그램 상태에 응답하여 설정되는 프로그램 방법.
  10. 제 9항에 있어서,
    상기 프리차지 조건은 소정의 프로그램 상태에 대한 프로그램이 완료되면 상기 셀 스트링들 중 선택되지 않은 셀 스트링들이 프리차지되도록 설정되는 프로그램 방법.
KR1020130111389A 2013-09-16 2013-09-16 불휘발성 메모리 및 그것의 프로그램 방법 KR102242022B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130111389A KR102242022B1 (ko) 2013-09-16 2013-09-16 불휘발성 메모리 및 그것의 프로그램 방법
US14/302,087 US20150078098A1 (en) 2013-09-16 2014-06-11 Nonvolatile memory device and program method thereof
US14/965,293 US9741438B2 (en) 2013-09-16 2015-12-10 Nonvolatile memory device and program method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130111389A KR102242022B1 (ko) 2013-09-16 2013-09-16 불휘발성 메모리 및 그것의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20150032389A true KR20150032389A (ko) 2015-03-26
KR102242022B1 KR102242022B1 (ko) 2021-04-21

Family

ID=52667864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130111389A KR102242022B1 (ko) 2013-09-16 2013-09-16 불휘발성 메모리 및 그것의 프로그램 방법

Country Status (2)

Country Link
US (2) US20150078098A1 (ko)
KR (1) KR102242022B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659658B2 (en) 2014-05-13 2017-05-23 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage device including the nonvolatile memory device, and operating method of the storage device
KR20180009580A (ko) * 2016-07-19 2018-01-29 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20190009143A (ko) 2017-07-18 2019-01-28 연세대학교 산학협력단 로컬 비트 라인의 전압을 공유하는 정적 랜덤 액세스 메모리 장치 및 그 제어 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102293078B1 (ko) 2015-07-06 2021-08-26 삼성전자주식회사 불휘발성 메모리 장치
KR102565913B1 (ko) * 2018-06-12 2023-08-11 에스케이하이닉스 주식회사 저장 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 이의 동작 방법
US10777286B2 (en) * 2018-12-28 2020-09-15 Micron Technology, Inc. Apparatus and methods for determining data states of memory cells
US10978160B2 (en) 2018-12-31 2021-04-13 Sandisk Technologies Llc Mitigating grown bad blocks
US10770144B1 (en) * 2019-02-15 2020-09-08 Macronix International Co., Ltd. Non-volatile memory and program method thereof
EP3918599B1 (en) 2019-04-30 2023-07-05 Yangtze Memory Technologies Co., Ltd. Memory system capable of reducing the reading time
WO2021232223A1 (en) * 2020-05-19 2021-11-25 Yangtze Memory Technologies Co., Ltd. 3d nand flash and operation method thereof
KR20220013158A (ko) * 2020-07-24 2022-02-04 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
JP2022135172A (ja) * 2021-03-04 2022-09-15 キオクシア株式会社 不揮発性半導体記憶装置
US11456042B1 (en) * 2021-04-13 2022-09-27 Sandisk Technologies Llc Multi-level program pulse for programming single level memory cells to reduce damage
KR20230064783A (ko) * 2021-11-04 2023-05-11 삼성전자주식회사 비휘발성 메모리 장치
US20230386586A1 (en) * 2022-05-27 2023-11-30 Sandisk Technologies Llc Temperature dependent programming techniques in a memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090052507A (ko) * 2007-11-21 2009-05-26 주식회사 하이닉스반도체 플래시 메모리 소자의 동작 방법
KR20100043935A (ko) * 2008-10-21 2010-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20110009503A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
KR20120015179A (ko) * 2010-08-11 2012-02-21 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20130050589A (ko) * 2011-11-08 2013-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980861A (en) 1987-01-16 1990-12-25 Microchip Technology Incorporated NAND stack ROM
JPH0293083A (ja) 1988-09-28 1990-04-03 Mitsubishi Heavy Ind Ltd 銅合金管内面の防食方法
KR910007434B1 (ko) 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
KR100204721B1 (ko) 1989-08-18 1999-06-15 가나이 쓰도무 메모리블럭으로 분활된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치
JP3176019B2 (ja) 1995-04-05 2001-06-11 株式会社東芝 不揮発性半導体記憶部を含む記憶システム
KR0145224B1 (ko) 1995-05-27 1998-08-17 김광호 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로
KR0157342B1 (ko) 1995-06-09 1998-12-01 김광호 불휘발성 반도체 메모리의 전압 센싱 방법
KR0172437B1 (ko) 1995-12-26 1999-03-30 김광호 칼럼불량 구제 및 고속 소거검증 기능을 가지는 불휘발성 반도체 메모리 장치
US5715193A (en) 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
JPH1032269A (ja) 1996-07-17 1998-02-03 Toshiba Microelectron Corp 半導体装置
KR100190089B1 (ko) 1996-08-30 1999-06-01 윤종용 플래쉬 메모리장치 및 그 구동방법
JPH1093083A (ja) 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
KR100206709B1 (ko) 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
US6009014A (en) 1998-06-03 1999-12-28 Advanced Micro Devices, Inc. Erase verify scheme for NAND flash
JP2000048581A (ja) 1998-07-28 2000-02-18 Sony Corp 不揮発性半導体記憶装置
JP3866460B2 (ja) 1998-11-26 2007-01-10 株式会社東芝 不揮発性半導体記憶装置
JP2000269364A (ja) 1999-03-17 2000-09-29 Hitachi Ltd 半導体記憶装置
KR100305030B1 (ko) 1999-06-24 2001-11-14 윤종용 플래시 메모리 장치
JP4044755B2 (ja) 2000-12-12 2008-02-06 三星電子株式会社 不揮発性半導体メモリ装置及びそれのプログラム方法
KR100390145B1 (ko) 2000-12-12 2003-07-04 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
KR100454117B1 (ko) 2001-10-22 2004-10-26 삼성전자주식회사 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법
US7233522B2 (en) 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US6975542B2 (en) 2003-05-08 2005-12-13 Micron Technology, Inc. NAND flash memory with improved read and verification threshold uniformity
JP4248928B2 (ja) 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
KR100688494B1 (ko) 2003-07-10 2007-03-02 삼성전자주식회사 플래시 메모리 장치
JP4203372B2 (ja) 2003-08-26 2008-12-24 富士雄 舛岡 不揮発性半導体記憶装置及びそれを備えてなる液晶表示装置
US6977842B2 (en) 2003-09-16 2005-12-20 Micron Technology, Inc. Boosted substrate/tub programming for flash memories
US7064980B2 (en) 2003-09-17 2006-06-20 Sandisk Corporation Non-volatile memory and method with bit line coupled compensation
JP2005116119A (ja) 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置
KR100542701B1 (ko) 2003-11-18 2006-01-11 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 문턱전압 측정 방법
US20050128807A1 (en) 2003-12-05 2005-06-16 En-Hsing Chen Nand memory array incorporating multiple series selection devices and method for operation of same
KR100541819B1 (ko) 2003-12-30 2006-01-10 삼성전자주식회사 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
KR100634172B1 (ko) 2004-05-04 2006-10-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US7110301B2 (en) 2004-05-07 2006-09-19 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and multi-block erase method thereof
US7064981B2 (en) 2004-08-04 2006-06-20 Micron Technology, Inc. NAND string wordline delay reduction
KR100705221B1 (ko) 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
KR100635924B1 (ko) 2004-11-17 2006-10-18 삼성전자주식회사 플래시 메모리 장치의 동작 방법
US7450433B2 (en) 2004-12-29 2008-11-11 Sandisk Corporation Word line compensation in non-volatile memory erase operations
KR100632953B1 (ko) 2005-03-07 2006-10-12 삼성전자주식회사 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법
KR100672151B1 (ko) 2005-03-22 2007-01-19 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR100754894B1 (ko) 2005-04-20 2007-09-04 삼성전자주식회사 더미 메모리 셀을 가지는 낸드 플래시 메모리 장치
KR100749736B1 (ko) 2005-06-13 2007-08-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
JP3876914B2 (ja) 2005-07-12 2007-02-07 ダイキン工業株式会社 多相インバータ及びその制御方法、並びに送風機及び多相電流出力システム
CA2554383C (en) 2005-08-01 2012-03-20 Matsushita Electric Industrial Co. Ltd. Optical disk drive and method for driving the optical disk drive
KR100706797B1 (ko) 2005-08-23 2007-04-12 삼성전자주식회사 각각의 워드 라인에 다른 레벨의 소거 전압을 인가하는낸드 플래시 메모리 장치
US7292476B2 (en) 2005-08-31 2007-11-06 Micron Technology, Inc. Programming method for NAND EEPROM
KR100729359B1 (ko) 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100704021B1 (ko) 2005-11-08 2007-04-04 삼성전자주식회사 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법
JP4822841B2 (ja) 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
KR100784862B1 (ko) 2006-01-09 2007-12-14 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치
KR20070078355A (ko) 2006-01-26 2007-07-31 삼성전자주식회사 공통 비트 라인을 갖는 낸드 구조의 비휘발성 메모리 소자의 동작 방법
EP1814123A1 (en) 2006-01-26 2007-08-01 Samsung Electronics Co.,Ltd. Nand-type nonvolatile memory device having common bit lines and methods of operating the same
JP5203225B2 (ja) 2006-02-20 2013-06-05 エックストラリス・テクノロジーズ・リミテッド インライン煙減衰器
KR101178122B1 (ko) 2006-02-22 2012-08-29 삼성전자주식회사 플래시 메모리 장치, 플래시 메모리 장치를 소거하는 방법,그리고 그 장치를 포함한 메모리 시스템
KR100706816B1 (ko) 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7551492B2 (en) 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
JP2007272952A (ja) 2006-03-30 2007-10-18 Renesas Technology Corp 半導体記憶装置
JP2007293986A (ja) 2006-04-24 2007-11-08 Toshiba Corp 半導体記憶装置
US7489556B2 (en) 2006-05-12 2009-02-10 Micron Technology, Inc. Method and apparatus for generating read and verify operations in non-volatile memories
JP2007323716A (ja) 2006-05-31 2007-12-13 Renesas Technology Corp 半導体集積回路
KR101297283B1 (ko) 2006-07-10 2013-08-19 삼성전자주식회사 낸드형 셀 스트링을 가지는 비휘발성 기억 장치
KR100777348B1 (ko) 2006-07-11 2007-11-20 삼성전자주식회사 비휘발성 기억 장치의 셀 어레이 구조 및 그 형성방법
KR100764053B1 (ko) * 2006-08-10 2007-10-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100830575B1 (ko) 2006-09-26 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
US7495954B2 (en) 2006-10-13 2009-02-24 Sandisk Corporation Method for partitioned erase and erase verification to compensate for capacitive coupling effects in non-volatile memory
JP5100080B2 (ja) 2006-10-17 2012-12-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7417904B2 (en) 2006-10-31 2008-08-26 Atmel Corporation Adaptive gate voltage regulation
US7511996B2 (en) 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
JP4772656B2 (ja) 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
US7433241B2 (en) 2006-12-29 2008-10-07 Sandisk Corporation Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
US7450430B2 (en) 2006-12-29 2008-11-11 Sandisk Corporation Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
JP2008172164A (ja) 2007-01-15 2008-07-24 Toshiba Corp 半導体装置
JP2008181380A (ja) 2007-01-25 2008-08-07 Toshiba Corp メモリシステムおよびその制御方法
US7778086B2 (en) 2007-01-25 2010-08-17 Micron Technology, Inc. Erase operation control sequencing apparatus, systems, and methods
KR20080071297A (ko) 2007-01-30 2008-08-04 주식회사 온누리에어테크 공해물질 배출 방지용 소각장치
US7675783B2 (en) 2007-02-27 2010-03-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and driving method thereof
KR100875538B1 (ko) 2007-02-27 2008-12-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 및 소거 방법
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
JP4445514B2 (ja) 2007-04-11 2010-04-07 株式会社東芝 半導体記憶装置
KR100889780B1 (ko) 2007-04-24 2009-03-20 삼성전자주식회사 패스 전압 윈도우를 향상시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
KR100890016B1 (ko) 2007-05-10 2009-03-25 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US7916540B2 (en) 2007-05-17 2011-03-29 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including bad blocks address re-mapped and methods of operating the same
KR101091844B1 (ko) 2007-05-17 2011-12-12 삼성전자주식회사 고속으로 배드 블록을 검색하는 플래시 메모리 시스템 및그것의 배드 블록 관리 방법
KR100895855B1 (ko) 2007-05-18 2009-05-06 삼성전자주식회사 메모리 셀들의 소거 속도 편차를 줄이는 플래시 메모리장치 및 그것의 소거 방법
KR100909968B1 (ko) 2007-06-12 2009-07-29 삼성전자주식회사 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법
KR101274207B1 (ko) 2007-06-14 2013-06-14 삼성전자주식회사 비휘발성 메모리 소자의 동작 방법
KR100888844B1 (ko) 2007-06-28 2009-03-17 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR20090002471A (ko) 2007-06-29 2009-01-09 주식회사 하이닉스반도체 낸드형 플래쉬 메모리소자의 프로그램 방법
KR100869849B1 (ko) 2007-06-29 2008-11-21 주식회사 하이닉스반도체 플래시 메모리소자의 구동방법
JP2009026369A (ja) 2007-07-18 2009-02-05 Toshiba Corp 半導体記憶装置
KR20090014036A (ko) 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법
KR100859258B1 (ko) 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
US7551477B2 (en) 2007-09-26 2009-06-23 Sandisk Corporation Multiple bit line voltages based on distance
JP2009087509A (ja) 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP5376789B2 (ja) * 2007-10-03 2013-12-25 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
KR20090048877A (ko) 2007-11-12 2009-05-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
US7936617B2 (en) 2007-12-26 2011-05-03 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device
EP2077559B1 (en) 2007-12-27 2012-11-07 Hagiwara Solutions Co., Ltd. Refresh method of a flash memory
KR101422702B1 (ko) 2007-12-28 2014-07-25 삼성전자주식회사 3차원 메모리 장치 및 그것의 프로그램 방법
KR101448169B1 (ko) 2008-01-02 2014-10-13 삼성전자주식회사 멀티-플레인 구조의 3차원 메모리 장치
US7940572B2 (en) 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
KR101344347B1 (ko) 2008-01-16 2013-12-24 삼성전자주식회사 프로그램 시작 전압을 조절하는 불휘발성 메모리 장치,그것의 프로그램 방법, 그리고 그것을 포함하는 메모리시스템
KR101420352B1 (ko) 2008-04-07 2014-07-16 삼성전자주식회사 메모리 소자 및 그 동작방법
JP2009266946A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5259242B2 (ja) 2008-04-23 2013-08-07 株式会社東芝 三次元積層不揮発性半導体メモリ
JP5072696B2 (ja) 2008-04-23 2012-11-14 株式会社東芝 三次元積層不揮発性半導体メモリ
US7724577B2 (en) 2008-05-08 2010-05-25 Micron Technology, Inc. NAND with back biased operation
KR20090120205A (ko) 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
US8120959B2 (en) 2008-05-30 2012-02-21 Aplus Flash Technology, Inc. NAND string based NAND/NOR flash memory cell, array, and memory device having parallel bit lines and source lines, having a programmable select gating transistor, and circuits and methods for operating same
US7949821B2 (en) 2008-06-12 2011-05-24 Micron Technology, Inc. Method of storing data on a flash memory device
KR101468098B1 (ko) 2008-06-23 2014-12-04 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101434399B1 (ko) 2008-07-04 2014-08-29 삼성전자주식회사 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
US8044448B2 (en) 2008-07-25 2011-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP5288936B2 (ja) 2008-08-12 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP5193796B2 (ja) 2008-10-21 2013-05-08 株式会社東芝 ３次元積層型不揮発性半導体メモリ
JP4399021B1 (ja) 2008-10-29 2010-01-13 株式会社東芝 ディスクアレイ制御装置および記憶装置
KR20100049809A (ko) 2008-11-04 2010-05-13 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법
US8013389B2 (en) 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
JP2010118580A (ja) 2008-11-14 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
US8238161B2 (en) 2008-11-17 2012-08-07 Samsung Electronics Co., Ltd. Nonvolatile memory device
JP5275052B2 (ja) 2009-01-08 2013-08-28 株式会社東芝 不揮発性半導体記憶装置
KR20100083566A (ko) 2009-01-14 2010-07-22 삼성전자주식회사 적층 구조의 비휘발성 메모리 소자, 메모리 카드 및 전자 시스템
US7920419B2 (en) 2009-01-30 2011-04-05 Intel Corporation Isolated P-well architecture for a memory device
KR101527195B1 (ko) 2009-02-02 2015-06-10 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
JP5383241B2 (ja) 2009-02-16 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101575851B1 (ko) 2009-03-13 2015-12-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
JP4856203B2 (ja) 2009-03-23 2012-01-18 株式会社東芝 不揮発性半導体記憶装置
JP2011040706A (ja) 2009-07-15 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
KR20110032797A (ko) 2009-09-24 2011-03-30 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US8169822B2 (en) 2009-11-11 2012-05-01 Sandisk Technologies Inc. Data state-dependent channel boosting to reduce channel-to-floating gate coupling in memory
US8208305B2 (en) 2009-12-23 2012-06-26 Intel Corporation Arrangement of pairs of NAND strings that share bitline contacts while utilizing distinct sources lines
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
JP2012014816A (ja) 2010-07-05 2012-01-19 Toshiba Corp 不揮発性半導体記憶装置
KR101710089B1 (ko) 2010-08-26 2017-02-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9136005B2 (en) 2010-11-16 2015-09-15 Samsung Electronics Co., Ltd. Erasing methods of three-dimensional nonvolatile memory devices with cell strings and dummy word lines
KR101213729B1 (ko) 2011-01-05 2012-12-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법
US8441855B2 (en) 2011-01-14 2013-05-14 Micron Technology, Inc. Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
JP5542737B2 (ja) 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
KR20130027686A (ko) 2011-09-08 2013-03-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR101811035B1 (ko) 2011-09-30 2017-12-21 삼성전자주식회사 불휘발성 메모리 및 그것의 소거 방법
KR20130091909A (ko) * 2012-02-09 2013-08-20 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
KR101868377B1 (ko) 2012-03-06 2018-06-19 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8638608B2 (en) 2012-03-26 2014-01-28 Sandisk Technologies Inc. Selected word line dependent select gate voltage during program
KR20140026115A (ko) * 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9589644B2 (en) * 2012-10-08 2017-03-07 Micron Technology, Inc. Reducing programming disturbance in memory devices
US9378826B2 (en) * 2014-07-23 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory device, program method thereof, and storage device including the same
US9257191B1 (en) 2014-08-29 2016-02-09 Sandisk Technologies Inc. Charge redistribution during erase in charge trapping memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090052507A (ko) * 2007-11-21 2009-05-26 주식회사 하이닉스반도체 플래시 메모리 소자의 동작 방법
KR20100043935A (ko) * 2008-10-21 2010-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20110009503A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
KR20120015179A (ko) * 2010-08-11 2012-02-21 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20130050589A (ko) * 2011-11-08 2013-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659658B2 (en) 2014-05-13 2017-05-23 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage device including the nonvolatile memory device, and operating method of the storage device
KR20180009580A (ko) * 2016-07-19 2018-01-29 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20190009143A (ko) 2017-07-18 2019-01-28 연세대학교 산학협력단 로컬 비트 라인의 전압을 공유하는 정적 랜덤 액세스 메모리 장치 및 그 제어 방법

Also Published As

Publication number Publication date
US20150078098A1 (en) 2015-03-19
KR102242022B1 (ko) 2021-04-21
US20160099068A1 (en) 2016-04-07
US9741438B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
KR102242022B1 (ko) 불휘발성 메모리 및 그것의 프로그램 방법
KR102435027B1 (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102598735B1 (ko) 메모리 장치 및 그 동작 방법
KR101616097B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR102118979B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN108305658B (zh) 半导体存储装置及其操作方法
US8976592B2 (en) Nonvolatile memory device with flag cells and user device including the same
KR20140025164A (ko) 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
KR102441551B1 (ko) 메모리 장치 및 그것의 동작 방법
KR20190123981A (ko) 메모리 장치 및 이의 동작 방법
KR20150136197A (ko) 스토리지 장치의 동작 방법
KR20170005917A (ko) 불휘발성 메모리 장치
KR102154499B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
US20200202947A1 (en) Flash memory device for protecting data by programing selection transistor of cell string, and data storage device comprising same
KR20160087431A (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법
KR20100112389A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR102345597B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치
US9293211B2 (en) Semiconductor device and method of operating the same
KR20170021413A (ko) 스토리지 장치
KR20160090436A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR20120056113A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법, 그리고 불휘발성 메모리 장치를 포함하는 메모리 시스템
US8958251B2 (en) Nonvolatile memory device and method of improving a program efficiency thereof
US9251901B2 (en) Semiconductor memory device with high threshold voltage distribution reliability method
KR102131060B1 (ko) 불휘발성 메모리 장치의 읽기 및 쓰기 동작 방법
KR20210062502A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant