KR20110032797A - 불휘발성 메모리 소자의 프로그램 방법 - Google Patents

불휘발성 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR20110032797A
KR20110032797A KR1020090090469A KR20090090469A KR20110032797A KR 20110032797 A KR20110032797 A KR 20110032797A KR 1020090090469 A KR1020090090469 A KR 1020090090469A KR 20090090469 A KR20090090469 A KR 20090090469A KR 20110032797 A KR20110032797 A KR 20110032797A
Authority
KR
South Korea
Prior art keywords
voltage
line
word
word line
word lines
Prior art date
Application number
KR1020090090469A
Other languages
English (en)
Inventor
김도영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090090469A priority Critical patent/KR20110032797A/ko
Publication of KR20110032797A publication Critical patent/KR20110032797A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Abstract

본 발명은 복수개의 워드라인들을 포함하는 메모리 블록들이 포함되는 불휘발성 메모리 소자가 제공되는 단계; 상기 복수개의 워드라인들 중 프로그램 동작을 위해서 선택되지 않은 워드라인 들을 두개 이상의 워드라인 그룹으로 나누는 단계; 상기 두개 이상의 워드라인 그룹 각각에 채널 프리차지 동작시 인가하기 위한 전압을 설정하는 단계; 및 프로그램을 위해, 비트라인을 프리차지하는 동안 상기 설정된 전압을 각각의 그룹에 인가하고, 드레인 선택 라인의 전압을 전원전압으로 인가하여 상기 비트라인을 프리차지 하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법을 제공한다.
프로그램, 디스터브, 채널 프리차지

Description

불휘발성 메모리 소자의 프로그램 방법{Method of programming a non volatile memory device}
본 발명은 불휘발성 메모리 소자의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성 해야 하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
전기적으로 프로그램(program)과 소거(erase)가 가능하며, 전원(Power)이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 불휘발성 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터(data)를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 셀의 고집적화 기술이 개발되고 있다. 불휘발성 메모리 소자는 복수개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(string)으로 구성되고, 복수개의 스트링들이 하나의 메모리 셀 어레이(memory cell array)를 포함한다.
불휘발성 메모리 소자의 스트링은 비트라인과 소오스 라인 사이에 복수개의 메모리 셀들이 직렬로 연결되는 구조이다. 이러한 스트링 구조로 인해서 비트라인 과 소오스 라인의 컨텍트(Contact) 개수가 줄어들면서 메모리 셀의 크기를 작게하여 고용량의 메모리를 구현할 수 있다. 그러나 메모리 셀의 크기가 작아지면서 메모리 셀의 전류(Cell Current)가 매우 작기 때문에 액세스(Access) 속도가 느린 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 프로그램 동작시의 비트라인을 프리차지할 때, 워드라인별로 서로 다른 패스전압을 인가함으로써 비트라인에 프리차지 전압이 채널 전체에 고르게 프리차지되도록 하여 프로그램 금지 동작에 셀프 부스팅 레벨을 정상적으로 제어하여 디스터브를 줄일 수 있는 불휘발성 메모리 소자의 프로그램 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
복수개의 워드라인들을 포함하는 메모리 블록들이 포함되는 불휘발성 메모리 소자가 제공되는 단계; 상기 복수개의 워드라인들 중 프로그램 동작을 위해서 선택되지 않은 워드라인 들을 두개 이상의 워드라인 그룹으로 나누는 단계; 상기 두개 이상의 워드라인 그룹 각각에 채널 프리차지 동작시 인가하기 위한 전압을 설정하는 단계; 및 프로그램을 위해, 비트라인을 프리차지하는 동안 상기 설정된 전압을 각각의 그룹에 인가하고, 드레인 선택 라인의 전압을 전원전압으로 인가하여 상기 비트라인을 프리차지 하는 단계를 포함한다.
상기 복수개의 워드라인들을 두개 이상의 워드라인 그룹으로 나눌 때, 상기 드레인 선택 라인과 소오스 선택 라인에 인접한 워드라인들을 하나 이상 빼고, 상기 워드라인 그룹에 포함되는 워드라인의 개수가 균등하게 나누는 것을 특징으로 한다.
상기 비트라인 프리차지시에, 상기 워드라인 그룹에서 제외된 상기 드레인 선택 라인 및 상기 소오스 선택라인에 인접한 워드라인들은 0V를 인가하는 것을 특징으로 한다.
상기 두개 이상의 워드라인 그룹에 설정되는 채널 프리차지시의 전압은, 드레인 선택 라인에 인접한 워드라인 그룹일수록 작은 전압 레벨로 설정되는 것을 특징으로 한다.
상기 비트라인을 프리차지한 후, 프로그램을 위해 선택된 비트라인을 프로그램할 데이터 상태에 따라서 디스차지하거나, 프리차지 상태로 유지시킨 후, 프로그램을 진행하는 단계를 포함한다.
상기 채널 프리차지시의 전압을 설정하는 것은, 상기 메모리 블록에 포함되는 워드라인의 개수에 따라 상기 채널 프리차지시에 인가할 수 있는 최고 전압레벨을 결정하는 단계; 및 상기 워드라인 그룹들에 대해 워드라인에 인가할 전압을 상기 드레인 선택 라인에서 멀수록 크게 설정하는 단계를 포함하는 것을 특징으로 한다.
상기 워드라인 그룹의 워드라인에 인가할 전압은, 상기 최고 전압 레벨을 상기 워드라인 그룹의 개수로 나눈 제 1 값을 상기 드레인 선택 라인에 가장 가까운 워드라인 그룹에 인가하는 워드라인 전압으로 설정하고, 이후의 워드라인 그룹들에 대해 상기 드레인 선택 라인에서 멀어질수록 순차적으로 제 1 값씩 상승시켜 워드라인 전압을 설정하는 것을 특징으로 한다.
상기 비트라인을 프리차지할 때, 프로그램을 위해 선택되는 워드라인에는 워 드라인 그룹에 상관없이 0V를 인가하는 것을 특징으로 한다.
상기 최고 전압 레벨은, 프로그램 금지 메모리 셀의 문턱전압이 프로그램 동작에 의해 변경될 수 있는 전압레벨과 상기 모든 워드라인들의 개수와 곱한 값으로 정하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 프로그램 방법은, 프로그램 동작에서 비트라인을 프리차지하는 동안 워드라인들에 패스전압을 다양하게 인가함으로써 셀 스트링 전체에 프리차지 전압이 고르게 전달되게 함으로써 프로그램 금지 셀 스트링의 부스팅 동작이 정상적으로 이루어지게 하여 디스터브를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 불휘발성 메모리 소자를 나타낸다.
도 1을 참조하면, 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120), X 디코더(130), 전압 제공부(140) 및 제어부(150)를 포함한다.
메모리 셀 어레이(110)는 복수개의 메모리 블록(BK)들을 포함한다.
각각의 메모리 블록(BK)은 복수개의 셀 스트링들을 포함한다. 각각의 셀 스트링은 소오스 선택 트랜지스터(Source Select Transistor; SST)와 드레인 선택 트랜지스터(Drain Select Transistor; DST)의 사이에 제 1 내지 제 64 메모리 셀(C0 내지 C63)이 직렬로 연결된다.
상기한 셀 스트링들이 드레인 선택 트랜지스터(DST)들의 게이트에는 드레인 선택 라인(Drain Select Line; DSL)이 연결되고, 소오스 선택 트랜지스터(SST)들이 게이트에는 소오스 선택 라인(Source Select Line; SSL)이 연결된다.
제 1 내지 제 64 메모리 셀(C0 내지 C63)의 게이트에는 각각 제 1 내지 제 64 워드라인(WL0 내지 WL63)이 연결된다.
그리고 소오스 선택 트랜지스터(SST)의 소오스단은 공통적으로 소오스 라인(Source Line; SL)에 연결되고, 드레인 선택 트랜지스터(DST)의 드레인단에는 비트라인(Bit Line; BL)이 각각 연결된다.
페이지 버퍼부(120)는 하나 이상의 비트라인에 연결되는 페이지 버퍼들을 포함한다. 페이지 버퍼들은 비트라인과 워드라인에 의해서 선택되는 메모리 셀에 프로그램하기 위한 데이터를 임시 저장하고, 데이터 프로그램 동작을 수행한다.
또한 페이지 버퍼는 데이터 독출 동작에서 워드라인과 비트라인에 의해서 선택되는 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
X 디코더(130)는 제어부(150)의 제어신호에 따라서 메모리 블록(BK)들 중 하나를 인에이블시키고, 제 1 내지 제 64 워드라인(WL0 내지 WL63)과 드레인 선택 라인(DSL) 및 소오스 선택 라인(SSL)에 동작 전압을 제공하기 위한 글로벌 라인(GL) 들에 연결한다.
전압 제공부(140)는 동작 전압을 생성하여 글로벌 라인(GL)들에 제공한다.
제어부(150)는 페이지 버퍼부(120), X 디코더(130) 및 전압 제공부(140)의 동작 제어를 위한 제어신호를 출력한다.
제어부(150)는 프로그램 동작에서 채널 프리차지를 할 때 워드라인 그룹을 구분하여 전압을 제어함으로써 금지(inhibit) 시켜야 하는 셀 스트링 전체에 프리차지 전압을 전달할 수 있게 한다.
도 2는 일실시예에 따른 프로그램 동작시의 워드라인 전압 인가를 설명하기 위한 타이밍도이다.
도 2를 참조하면, 프로그램 동작을 위해서는 먼저 셀 스트링들을 프리차지한다. 이를 위해서 드레인 선택 라인(DSL)에 전원전압을 인가하고 비트라인에도 전원전압을 인가하여 셀 스트링의 채널을 프리차지한다.
이때 모든 워드라인들은 0V를 인가하고 있다. 따라서 소거 상태인 메모리 셀은 턴온되고, 프로그램 상태인 메모리 셀은 턴 오프 된다. 따라서 채널에 고르게 프리차지 전압이 전달되지 못할 수 있다.
따라서 프로그램 금지(inhibit)를 해야 하는 셀 스트링의 경우에는 채널의 프리차지 전압이 충분하지 않으면 채널 부스팅이 제대로 일어나지 않기 때문에 프로그램 금지가 되지 않고 프로그램이 될 수 있다.
셀 스트링의 프리차지 전압은 드레인 선택 라인(DSL), 비트라인에 인가되는 전압, 드레인 선택 트랜지스터(DST)의 문턱전압, 펄스의 길이 등에 영향을 받는다.
따라서 셀 스트링의 프리차지 전압을 조절하기 위해서 다양한 요인의 제어를 수행할 수 있다.
도 3a 내지 도 3f는 셀 스트링의 프리차지 전압을 다양한 방법으로 제어한 경우의 효과를 측정한 도면이다.
도 3a는 드레인 선택 라인(DSL)의 전압을 0V로 하고, 소오스 선택 라인(SSL)의 전압을 전원전압으로 인가한 상태에서, 소오스 라인(SL)을 통해서 전압을 입력하여 채널 프리차지를 하고, 프로그램을 진행한 경우의 메모리 셀의 문턱전압 변경 정도를 나타낸다.
도 3b는 드레인 선택 라인(DSL)에 전원전압을 인가하고, 소오스 선택 라인(SSL)의 전압을 0V로 한 상태에서, 비트라인(BL)을 통해 전압을 입력하여 채널 트리차지를 하고, 프로그램을 진행한 경우의 메모리 셀의 문턱전압 변경 정도를 나타낸다.
특히, 도 3a 및 도 3b는 메모리 블록(BK)의 워드라인이 제 1 내지 제 32 워드라인(WL0 내지 WL31)까지만 있는 경우에 측정한 경우이다.
채널 프리차지를 위해 인가되는 소오스 라인 전압(SL) 또는 비트라인 전압(BL)이 2.4 V인 경우를 비교하면, 소오스 라인을 통해서 채널 프리차지를 한 경우에는 소오스 선택 라인에 가장 인접한 제 1 워드라인(WL0)에 연결된 메모리 셀의 문턱전압 변경이 가장 크다. 그리고 비트라인을 통해서 채널을 프리차지한 경우에는 제 32 워드라인(WL31)에 연결된 메모리 셀의 문턱전압 변경이 가장 크다.
한편, 도 3b 내지 도 3e는 메모리 블록(BK)에 워드라인이 32개인 경우와 64 개인 경우에 패스전압 윈도우(Pass Window)와, 4.5V로 패스전압을 인가했을 때의 프로그램 디스터브 정도를 나타낸다.
도 3c는 32개의 워드라인들과 드레인 선택 라인(DSL) 및 소오스 선택 라인(SSL)을 포함하는 34개의 라인이 있는 메모리 블록의 경우이고, 도 3d는 64개의 워드라인들과 드레인 선택라인(DSL) 및 소오스 선택 라인(SSL)을 포함한 66개의 라인이 있는 메모리 블록의 경우이다.
패스전압을 변경하면서 프로그램을 했을 때 제 1 워드라인(WL0)에 연결되는 메모리 셀의 문턱전압 변화를 비교하면, 패스전압이 높을수록 셀 스트링 채널의 프리차지 전압이 높아지는 것이다. 따라서 스트링 채널의 프리차지 전압이 높아질수록 디스터브가 줄어드는 것을 확인할 수 있다.
도 3e는 34개와 66개 라인에 대해서 각각 패스전압을 4.5V 로 인가한 경우에 드레인 선택 라인(DSL) 전압에 따른 프로그램 디스터브를 측정한 것이다. 평균적으로 66라인의 경우가 34 라인보다 0.5V 정도 디스터브가 증가한 것을 확인할 수 있다.
즉, 라인의 개수가 증가할수록 채널 프리차지의 감소와, 낮은 패스전압에서의 부스팅 레벨이 감소한다.
그리고 도 3f는 라인의 개수가 증가함에 따라 프로그램 디스터브가 일어나는 정도를 나타낸다. 제 1 워드라인(WL0)에 연결된 메모리 셀의 디스터브 정도를 측정한 것으로 패스전압은 4.5V일 때이다.
이상의 도 3a 내지 도 3f에 나타난 바와 같이, 채널의 프리차지 전압을 제어 하는 것은 셀프 부스팅 레벨에 중요한 역할을 하여 셀의 디스터브를 제어한다.
도 4는 본 발명의 실시 예에 따른 프로그램 동작의 워드라인 제어를 설명하기 위한 타이밍도이다.
본 발명의 실시 예에서는 먼저 메모리 블록(BK)들의 제 3 내지 제 62 워드라인(WL2 내지 WL61)들을 여러 개의 그룹으로 나눈다. 제 1, 제 2, 제 63 및 제 64 워드라인(WL0, WL1, WL62, WL53)은 그룹화 하는 워드라인 들에서 제외한다. 그리고 0V를 인가한다.
Figure 112009058731883-PAT00001
표 1은 제 1 내지 제 64 워드라인(WL0 내지 WL63)을 포함하는 메모리 블록의 프로그램 동작에서의 채널 프리차지를 위해 워드라인 그룹을 나누고, 각각의 그룹에 패스전압으로 인가하는 전압을 나타낸다. 표 1에서는 6개의 그룹에서 2개의 그룹으로 나누는 경우에 각 그룹에 인가하는 전압 레벨을 나타낸 것으로 소오스 선택 라인(SSL)에 근접한 제 1 그룹에서 드레인 선택 라인(DSL)에 근접한 제 6 그룹으로 나눈다.
워드라인 그룹을 나누는 조건으로는, 소오스 선택 라인(SSL)과 드레인 선택 라인(DSL)에 인접한 워드라인들 제외한 나머지 워드라인들을 동일한 개수를 갖도록 그룹을 나눈다. 이때 드레인 선택 라인(DSL)에 가까운 그룹으로부터 순차적으로 그룹 번호를 설정한다. 예를 들어 6개의 그룹으로 할 때 제 6 그룹의 그룹 번호는 '1'이고, 제 5 그룹의 그룹 번호는 '2'이다. 이러한 그룹 번호는 드레인 선택 라인(DSL)에서 멀어질수록 커지는 것으로, 채널 프리차지시에 전압을 인가하기 위해 결정되는 가중치에 해당한다. 즉 소오스 선택 라인(SSL)에 가까울수록 가중치를 크게 하고, 드레인 선택 라인(DSL)에 가까울수록 가중치를 작게한다.
상기 워드라인 그룹은 최소한의 워드라인을 포함하도록 나눈다면, 각각의 워드라인마다 다른 패스전압을 인가하는 것도 가능하다. 이때는 각각의 워드라인마다 드레인 선택 라인 쪽에 적은 가중치를 두고, 소오스 선택 라인(SSL)쪽으로 큰 가중치를 줄 수 있다.
이때 최고 전압 레벨은 메모리 블록 전체의 라인의 개수에 0.1을 곱한 값으로 정한다. '0.1'디스터브로 인해서 메모리 셀의 문턱전압이 변동되는 평균치를 실험을 통해서 구한 수치로써, 불휘발성 메모리 소자의 특성에 따라서 다르게 적용할 수 있다. 본 발명의 실시 예에 따른 즉 워드라인이 64개와 드레인 선택 라인(DSL) 및 소오스 선택 라인(SSL)을 포함한 66개의 라인이 있을 때는 0.66V가 최고 전압 레벨이 된다.
그리고 기준 전압레벨은 최고 전압 레벨을 그룹의 개수로 나누어 설정한다. 그리고 기준 전압 레벨에 그룹번호를 곱한 값을 각 그룹에 인가하는 전압레벨로 결정한다.
소오스 선택 라인(SSL)과 드레인 선택 라인(DSL)에 근접한 워드라인에는 0V를 인가하여 너무 높게 채널 부스팅이 일어날 때 발생되는 HCI(Hot Carrier Injection)을 방지하기 위해 0V를 인가한다.
상기한 그룹을 나눈 상태에서 도 4에 나타난 타이밍도 처럼 전압 인가를 한다.
즉, 선택된 워드라인(Sel WL)은 0V를 인가한 상태에서, 선택되지 않은 워드라인들(Unsel WL)들은 그룹별로 각각 설정된 전압을 인가한다. 이때 드레인 선택 라인(DSL)에는 전원전압을 인가한 후, 비트라인(BL)을 통해서 채널 프리차지 전압이 인가된다.
Figure 112009058731883-PAT00002
표 2는 워드라인 그룹을 3개로 한 경우에 각 그룹에 워드라인을 나타내고, 또한 도 4에서 제 1 시간(t0)에서 제 2 시간(t1) 사이에 인가하는 전압 레벨을 나타낸다.
aV는 bV 보다 크고, bV는 cV 보다 큰 전압이다. 전압설정은 앞서 언급한 바와 같이 설정된다.
그리고 나머지 워드라인들, 즉 드레인 선택 라인(DSL)과 소오스 선택 라인(SSL)에 인접한 제 1, 제 2, 제 63 및 제 64 워드라인(WL0, WL1, WL62, WL63)에는 0V를 인가한다.
상기한 방식으로 전압을 인가하면, 소오스 선택 라인(SSL)쪽에 인접한 워드라인에 전압을 드레인 선택 라인(DSL)에 인접한 워드라인보다 높은 전압을 인가하면 메모리 셀의 턴온 정도가 커진다. 따라서 소오스 선택 라인(SSL)까지 고르게 채널 프리차지 전압이 전달될 수 있다.
셀 스트링의 채널 전체에 고르게 프리차지 전압이 전달되면, 이후에 프로그램 금지(inhibit)되는 셀 스트링의 부스팅 전압 레벨이 조절되어 디스터브를 줄일 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 불휘발성 메모리 소자를 나타낸다.
도 2는 일실시예에 따른 프로그램 동작시의 워드라인 전압 인가를 설명하기 위한 타이밍도이다.
도 3a 내지 도 3f는 셀 스트링의 프리차지 전압을 다양한 방법으로 제어한 경우의 효과를 측정한 도면이다.
도 4는 본 발명의 실시 예에 따른 프로그램 동작의 워드라인 제어를 설명하기 위한 타이밍도이다.

Claims (9)

  1. 복수개의 워드라인들을 포함하는 메모리 블록들이 포함되는 불휘발성 메모리 소자가 제공되는 단계;
    상기 복수개의 워드라인들 중 프로그램 동작을 위해서 선택되지 않은 워드라인 들을 두개 이상의 워드라인 그룹으로 나누는 단계;
    상기 두개 이상의 워드라인 그룹 각각에 채널 프리차지 동작시 인가하기 위한 전압을 설정하는 단계; 및
    프로그램을 위해, 비트라인을 프리차지하는 동안 상기 설정된 전압을 각각의 그룹에 인가하고, 드레인 선택 라인의 전압을 전원전압으로 인가하여 상기 비트라인을 프리차지 하는 단계
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 복수개의 워드라인들을 두개 이상의 워드라인 그룹으로 나눌 때,
    상기 드레인 선택 라인과 소오스 선택 라인에 인접한 워드라인들을 하나 이상 빼고, 상기 워드라인 그룹에 포함되는 워드라인의 개수가 균등하게 나누는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  3. 제 2항에 있어서,
    상기 비트라인 프리차지시에,
    상기 워드라인 그룹에서 제외된 상기 드레인 선택 라인 및 상기 소오스 선택라인에 인접한 워드라인들은 0V를 인가하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  4. 제 3항에 있어서,
    상기 두개 이상의 워드라인 그룹에 설정되는 채널 프리차지시의 전압은, 드레인 선택 라인에 인접한 워드라인 그룹일수록 작은 전압 레벨로 설정되는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  5. 제 1항에 있어서,
    상기 비트라인을 프리차지한 후, 프로그램을 위해 선택된 비트라인을 프로그램할 데이터 상태에 따라서 디스차지하거나, 프리차지 상태로 유지시킨 후, 프로그램을 진행하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  6. 제 3항에 있어서,
    상기 채널 프리차지시의 전압을 설정하는 것은,
    상기 메모리 블록에 포함되는 워드라인의 개수에 따라 상기 채널 프리차지시에 인가할 수 있는 최고 전압레벨을 결정하는 단계; 및
    상기 워드라인 그룹들에 대해 워드라인에 인가할 전압을 상기 드레인 선택 라인에서 멀수록 크게 설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  7. 제 6항에 있어서,
    상기 워드라인 그룹의 워드라인에 인가할 전압은,
    상기 최고 전압 레벨을 상기 워드라인 그룹의 개수로 나눈 제 1 값을 상기 드레인 선택 라인에 가장 가까운 워드라인 그룹에 인가하는 워드라인 전압으로 설정하고,
    이후의 워드라인 그룹들에 대해 상기 드레인 선택 라인에서 멀어질수록 순차적으로 제 1 값씩 상승시켜 워드라인 전압을 설정하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  8. 제 1항에 있어서,
    상기 비트라인을 프리차지할 때, 프로그램을 위해 선택되는 워드라인에는 워드라인 그룹에 상관없이 0V를 인가하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  9. 제 5항에 있어서,
    상기 최고 전압 레벨은,
    프로그램 금지 메모리 셀의 문턱전압이 프로그램 동작에 의해 변경될 수 있는 전압레벨과 상기 모든 워드라인들의 개수와 곱한 값으로 정하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
KR1020090090469A 2009-09-24 2009-09-24 불휘발성 메모리 소자의 프로그램 방법 KR20110032797A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090469A KR20110032797A (ko) 2009-09-24 2009-09-24 불휘발성 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090469A KR20110032797A (ko) 2009-09-24 2009-09-24 불휘발성 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20110032797A true KR20110032797A (ko) 2011-03-30

Family

ID=43937494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090469A KR20110032797A (ko) 2009-09-24 2009-09-24 불휘발성 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20110032797A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8964476B2 (en) 2010-02-17 2015-02-24 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9147492B2 (en) 2010-02-17 2015-09-29 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US9236130B2 (en) 2013-12-02 2016-01-12 SK Hynix Inc. Semiconductor memory device being capable of reducing program disturbance and program method thereof
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9330769B2 (en) 2010-02-09 2016-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9741438B2 (en) 2013-09-16 2017-08-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
US9881685B2 (en) 2010-08-26 2018-01-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
KR20180032427A (ko) * 2016-09-22 2018-03-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN113555053A (zh) * 2019-10-22 2021-10-26 长江存储科技有限责任公司 非易失性存储器件和控制方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217516B2 (en) 2010-02-09 2019-02-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9330769B2 (en) 2010-02-09 2016-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378833B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US10650903B2 (en) 2010-02-17 2020-05-12 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US8964476B2 (en) 2010-02-17 2015-02-24 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9747995B2 (en) 2010-02-17 2017-08-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US11062784B2 (en) 2010-02-17 2021-07-13 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9147492B2 (en) 2010-02-17 2015-09-29 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US9330770B2 (en) 2010-02-17 2016-05-03 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US11715537B2 (en) 2010-02-17 2023-08-01 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9390803B2 (en) 2010-02-17 2016-07-12 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US10199116B2 (en) 2010-02-17 2019-02-05 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9947416B2 (en) 2010-08-26 2018-04-17 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US9881685B2 (en) 2010-08-26 2018-01-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US9741438B2 (en) 2013-09-16 2017-08-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
US9236130B2 (en) 2013-12-02 2016-01-12 SK Hynix Inc. Semiconductor memory device being capable of reducing program disturbance and program method thereof
KR20180032427A (ko) * 2016-09-22 2018-03-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11862230B2 (en) 2019-10-22 2024-01-02 Yangtze Memory Technologies Co., Ltd. Non-volatile memory device and control method
CN113555053B (zh) * 2019-10-22 2022-09-13 长江存储科技有限责任公司 非易失性存储器件和控制方法
CN113555053A (zh) * 2019-10-22 2021-10-26 长江存储科技有限责任公司 非易失性存储器件和控制方法

Similar Documents

Publication Publication Date Title
KR20110032797A (ko) 불휘발성 메모리 소자의 프로그램 방법
US8422297B2 (en) Multi level inhibit scheme
KR101134240B1 (ko) 반도체 메모리 장치의 동작 방법
US8737140B2 (en) Semiconductor memory device and method of operating the same
KR100908959B1 (ko) 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 데이터 기입 방법
KR101039917B1 (ko) 불휘발성 메모리 장치 및 이를 이용한 리드 동작 방법
KR20120119322A (ko) 반도체 메모리 장치
US9202574B2 (en) Memory device having a different source line coupled to each of a plurality of layers of memory cell arrays
CN101866694A (zh) 用于对非易失性存储设备执行读取操作的方法
US9466339B2 (en) Semiconductor memory device and method of operating the same
KR20110001591A (ko) 불휘발성 메모리 소자의 동작 방법
CN101388251A (zh) 快闪存储设备的编程方法
KR20130072666A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20100040995A (ko) 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법
US7957191B2 (en) Method of programming non-volatile memory device
KR20130115554A (ko) 반도체 메모리 장치의 동작 방법
KR20150035223A (ko) 반도체 메모리 장치 및 이의 동작방법
KR100842758B1 (ko) 낸드 플래시 메모리 소자의 프로그램 방법 및 이를구현하기 위한 프로그램 바이어스 전압 발생장치
KR20130063255A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR101179463B1 (ko) 플래시 메모리 장치 및 그의 동작 방법
KR20090049373A (ko) 불휘발성 메모리 소자의 동작 방법
KR20120013539A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20090016945A (ko) 읽기동작타임을 줄일 수 있는 플래시 메모리 시스템 및그것의 읽기 동작 방법
KR102064514B1 (ko) 반도체 메모리 장치의 동작 방법
KR20120043514A (ko) 메모리 장치 및 그의 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination