KR20100040995A - 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법 - Google Patents

비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법 Download PDF

Info

Publication number
KR20100040995A
KR20100040995A KR1020080099943A KR20080099943A KR20100040995A KR 20100040995 A KR20100040995 A KR 20100040995A KR 1020080099943 A KR1020080099943 A KR 1020080099943A KR 20080099943 A KR20080099943 A KR 20080099943A KR 20100040995 A KR20100040995 A KR 20100040995A
Authority
KR
South Korea
Prior art keywords
voltage
word line
memory device
nonvolatile memory
line
Prior art date
Application number
KR1020080099943A
Other languages
English (en)
Other versions
KR101462489B1 (ko
Inventor
김형곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080099943A priority Critical patent/KR101462489B1/ko
Priority to US12/567,819 priority patent/US8085601B2/en
Publication of KR20100040995A publication Critical patent/KR20100040995A/ko
Application granted granted Critical
Publication of KR101462489B1 publication Critical patent/KR101462489B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법은, 로딩된 데이터에 따라 비트라인들을 프리차지하는 단계, 선택된 워드라인에 인접한 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인들 각각에 대응하는 채널들을 부스팅하는 단계, 및 상기 채널들이 부스팅된 후에 프로그램하기 위한 워드라인 전압을 인가하는 단계를 포함한다.
워드라인, 비트라인 셋업, 이니셜 차지

Description

비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법{PROGRAMMING METHOD AND INITIAL CHARGING METHOD OF NONVOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법에 관한 것이다.
비휘발성 메모리 장치의 경우, 전원이 공급되지 않아도 셀에 기록된 데이터가 소멸되지 않고 남아있다. 비휘발성 메모리들 중 플래시 메모리는 전기적으로 셀들의 데이터를 일괄적으로 소거하는 기능을 갖기 때문에, 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어 플래시 메모리와 낸드 플래시 메모리로 구분된다. 일반적으로, 노어 플래시 메모리는 전류 소모가 크기 때문에 고집적화에 불리하지만, 고속화에 용이하게 대처할 수 있는 장점을 갖는다. 그리고, 낸드 플래시 메모리는 노어 플래시 메모리에 비해 적은 셀 전류를 소모하기 때문에 고집적화에 유리한 장점을 갖는다.
본 발명의 목적은 채널의 부스팅 효율을 증대시키는 프로그램 방법을 제공하는데 있다.
또한, 본 발명의 목적은 프로그램 동작시 프로그램 디스터번스 영향을 줄이는데 있다.
본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법은: 로딩된 데이터에 따라 비트라인들을 프리차지하는 단계; 선택된 워드라인에 인접한 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인들 각각에 대응하는 채널들을 부스팅하는 단계; 및 상기 채널들이 부스팅된 후에 프로그램하기 위한 워드라인 전압을 인가하는 단계를 포함한다.
실시 예에 있어서, 상기 초기화 전압은 0V 보다 큰 전압인 것을 특징으로 한다.
실시 예에 있어서, 상기 초기화 전압은 프로그램된 셀을 턴온시키는데 충분한 전압인 것을 특징으로 한다.
실시 예에 있어서, 상기 인접한 워드라인들은 상기 선택된 워드라인의 위쪽에 위치한 적어도 하나 이상의 상부 워드라인들 혹은 상기 선택된 워드라인의 아래쪽에 위치한 적어도 하나의 이상의 하부 워드라인들인 것을 특징으로 한다.
실시 예에 있어서, 상기 채널들을 부스팅하는 단계에서, 상기 선택된 워드라인으로 상기 초기화 전압이 인가되는 것을 특징으로 한다.
실시 예에 있어서, 상기 채널들을 부스팅하는 단계에서, 상기 프리차지된 비 트라인들이 상기 채널들로 전기적으로 연결됨으로써 상기 채널들이 부스팅되는 것을 특징으로 한다.
실시 예에 있어서, 상기 프로그램하는 단계는, 상기 선택된 워드라인으로 프로그램 전압을 인가하는 단계; 및 상기 비선택된 워드라인들로 패스 전압을 인가하는 단계를 포함한다.
본 발명에 따른 또 다른 비휘발성 메모리 장치의 프로그램 방법은: 로딩된 데이터에 따라 비트라인들을 프리차지하는 단계; 선택된 워드라인의 위쪽의 워드라인에서부터 스트링 선택라인 아래의 워드라인까지의 상부 워드라인들로 혹은 상기 선택된 워드라인의 아래의 워드라인부터 그라운드 선택라인 아래의 워드라인까지의 하부 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인들 각각에 대응하는 채널들을 부스팅하는 단계; 및 프로그램하는 단계를 포함한다.
본 발명에 따른 비휘발성 메모리 장치의 채널 이니셜 차징 방법은: 비트라인로 프리차지 전압을 인가하는 단계; 및 선택된 워드라인에 인접한 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인의 전압에 대응하는 이니셜 차지를 채널에 차지하는 단계를 포함한다.
실시 예에 있어서, 상기 이니셜 차지를 상기 채널에 차지하는 단계에서, 상기 비트라인을 상기 채널에 전기적으로 연결하기 위하여 스트링 선택 라인으로 스트링 선택 트랜지스터를 턴온하기 위한 선택 전압이 인가되는 것을 특징으로 한다.
실시 예에 있어서, 상기 이니셜 차지를 상기 채널에 차지하는 단계에서, 상기 스트링 선택 라인으로 상기 선택 전압을 인가하면서 동시에 상기 인접한 워드라 인들로 상기 초기화 전압이 인가되는 것을 특징으로 한다.
본 발명에 따른 메모리 시스템은, 비휘발성 메모리 장치; 및 상기 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하되, 상기 비휘발성 메모리 장치는, 로딩된 데이터에 따라 비트라인들을 프리차지하고, 선택된 워드라인에 인접한 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인들 각각에 대응하는 채널들을 부스팅하고, 상기 채널들이 부스팅된 후에 프로그램하기 위한 워드라인 전압을 인가하는 것을 특징으로 한다.
본 발명에 따른 비휘발성 메모리 장치는 비트라인 셋업 구간에서 선택된 워드라인에 인접한 워드라인들로 초기화 전압을 인가하면서 채널의 이니셜 차지 동작을 수행함으로써 채널을 부스팅한다. 이로써 본 발명은 프로그램 디스터번스 영향이 감소된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 비휘발성 메모리 장치는 프로그램 동작시 비트라인 셋업 구간에서 선택된 워드라인에 인접한 비선택된 워드라인들로 초기화 전압을 인가하면서 이니셜 차지 동작을 수행한다. 이로써, 본 발명은 채널의 부스팅이 증대되고, 그 결과로써 프로그램 디스터번스의 영향이 감소된다.
도 1은 본 발명에 따른 비휘발성 메모리 장치(100)를 보여주는 도면이다. 도 1을 참조하면, 비휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 로우 디코더(120), 입출력 버퍼회로(130), 및 고전압 발생기 및 제어로직(140)을 포함한다. 본 발명의 고전압 발생기 및 제어로직(140)은 프로그램 동작시 채널의 이니셜 차지 동작(initial charging)을 수행하기 위하여 로우 디코더(120) 및 입출력 버퍼회로(130)를 제어한다. 여기서 이니셜 차지 동작은 비트라인 셋업 구간에서 채널을 이니셜 차지(initial charge)로 충전시키는 것을 말한다. 이러한 이니셜 차지 동작은 프로그램 디스터번스 영향을 줄인다. 자세한 설명은 도 2에서 하도록 하겠다.
도 1에 도시된 비휘발성 메모리 장치(100)는 낸드 플래시 메모리이다. 그러나 본 발명의 비휘발성 메모리 장치는 낸드 플래시 메모리에 국한될 필요가 없다. 본 발명의 비휘발성 메모리 장치는 노아 플래시 메모리 장치, MRAM, PRAM, FRAM 등 다양한 종류의 비휘발성 메모리에 적용가능하다. 또한 본 발명의 비휘발성 메모리 장치는 3차원 어레이 구조(Three-Dimentional Array Structure)로 구현될 수 있다.
메모리 셀 어레이(110)는 복수의 비트라인들(BL0~BLn-1) 및 복수의 워드라인들(WL0~WLm-1)과, 비트라인들 및 워드라인들이 교차하는 영역에 배치된 복수의 메모리 셀들을 포함한다. 여기서 메모리 셀들 각각에는 멀티 비트 데이터(multi bit dat)가 저장될 수 있다. 메모리 셀 어레이(110)는 복수의 메모리 블록들로 구성될 것이다. 도 1에는 단지 하나의 메모리 블록만이 도시되어 있다. 메모리 셀 어레이(110)의 각각의 메모리 블록들은 복수의 셀 스트링들을 포함하고 있다. 각 스트링은, 도 1에 도시된 바와 같이, 스트링 선택 트랜지스터(SST), 그라운드 선택 트 랜지스터(GST), 및 스트링 선택 트랜지스터(SST) 및 그라운드 선택 트랜지스터(GST) 사이에 직렬 연결된 m개의 메모리 셀들(MC0~MCm-1)로 구성된다.
각 스트링의 스트링 선택 트랜지스터(SST)의 드레인은 대응하는 비트라인에 연결되고, 그라운드 선택 트랜지스터(GST)의 소스는 공통 소스 라인(CSL)에 연결된다. 스트링에 교차되도록 복수의 워드라인들(WL0~WLm-1)이 배열된다. 워드라인들(WL0~WLm-1)은 각 스트링의 대응하는 메모리 셀들(MC0~MCm-1)에 각각 연결된다. 프로그램/읽기 전압을 선택된 워드라인에 인가함으로써 선택된 메모리 셀들로/로부터 데이터를 프로그램/읽기하는 것이 가능하다. 비트라인들(BL0~BLn-1)은 입출력 버퍼회로(130)의 페이지 버퍼들(도시되지 않음)에 전기적으로 연결된다.
로우 디코더(120)는 입력된 어드레스(ADDR)에 따라 메모리 블록을 선택하고, 선택된 메모리 블록의 구동될 워드라인을 선택한다. 예를 들어, 로우 디코더(120)는 프로그램 동작시 입력된 어드레스(ADDR)를 디코딩하여 선택된 메모리 블록에서 구동될 워드라인을 선택한다. 여기서 선택된 워드라인으로 고전압 발생기 및 제어로직(140)로부터의 프로그램 전압이 인가된다.
입출력 버퍼회로(130)는 프로그램 동작시 메모리 셀 어레이(110)에 로딩된 데이터를 임시로 저장하거나 읽기 동작시 메모리 셀 어레이(110)로부터 읽혀진 데이터를 임시로 저장하는 복수의 페이지 버퍼들(도시되지 않음)을 포함한다. 페이지 버퍼들 각각은 대응하는 비트라인들(BL0~BLn-1)을 통해 메모리 셀 어레이(110)와 연결된다.
페이지 버퍼들은 프로그램 동작시 로딩된 데이터에 따라 비트라인으로 접지 전압(예를 들어, 0V) 혹은 전원전압(Vcc)을 인가한다. 예를 들어, '0'의 데이터가 로딩된 페이지 버퍼와 연결된 비트라인(즉, 프로그램 셀과 연결된 비트라인)에는 접지전압(0V)이 인가된다. 그리고, '1'의 데이터가 로딩된 페이지 버퍼와 연결된 비트라인(즉,프로그램 금지 셀과 연결된 비트라인)에는 전원전압(Vcc)이 인가된다.
고전압 발생기 및 제어로직(140)은 입력된 제어신호들(CTRL,예를 들어,/CE,/RE,/WE,CLE, ALE,/WP)에 응답하여 각 동작에 필요한 고전압들을 발생하여 로우 디코더(120)로 인가하고, 비휘발성 메모리 장치(100)의 내부 블록들의 모든 동작을 제어한다.
고전압 발생기 및 제어로직(140)은 비트라인 셋업 구간에서 이니셜 차지 동작이 수행되도록 스트링 선택 트랜지스터를 턴온시키고, 선택된 워드라인에 인접한 워드라인들로 초기화 전압이 인가되도록 구성된다. 여기서 인접한 워드라인들로 인가된 초기화 전압은 프로그램된 셀을 턴온시키기에 충분한 전압이다. 이러한 초기화 전압은 이니셜 차지가 선택된 워드라인에 연결된 메모리 셀까지 전달되도록 하기 위한 채널을 형성하는데 이용된다. 자세한 설명은 도 2에서 하도록 하겠다.
본 발명의 비휘발성 메모리 장치(100)는 비트라인 셋업 구간에서 비선택된 워드라인들로 초기화 전압이 인가되도록 구성된다. 이로써, 비휘발성 메모리 장치(100)의 프로그램 동작시 이니셜 차지 동작으로 인한 채널의 부스팅 효율이 증대된다.
도 2는 본 발명에 따른 비휘발성 메모리 장치(100)의 프로그램 동작시 이니셜 차지 동작을 설명하기 위한 도면이다. 도 2를 참조하면, 'P'는 프로그램된 셀이 고 'E'는 소거된 셀이다. 설명의 편의를 위하여, 프로그램 동작이 수행되기 위하여 워드라인(WLi)이 선택되고, 워드라인(WLi+1)에 연결된 메모리 셀(B)이 프로그램된 상태라고 가정하겠다.
채널의 이니셜 차지 동작은 프로그램 실행 전 즉, 비트라인 셋업 구간에서 이니셜 차지가 채널로 차지되는 것을 말한다. 여기서 이니셜 차지는 스트링 선택라인(SSL)에 인가되는 선택 전압(VSSL)에서 스트링 선택 트랜지스터(SST)의 문턱전압보다 낮은 전압 만큼에 대응하거나, 혹은 비트라인의 프리차지 전압 만큼에 대응하는 것이다.
일반적인 비휘발성 메모리 장치에서는 이니셜 차지가 프로그램된 셀(B)까지만 전달된다. 따라서, 프로그램 동작시 프로그램 금지 셀이 포함된 스트링의 채널 부스팅이 실패한다. 만약, 메모리 셀(A)이 프로그램 금지 셀이라면, 메모리 셀(A)는 프로그램 디스터번스 영향을 받아 프로그램될 가능성이 높다.
반면에 본 발명의 비휘발성 메모리 장치(100)는 비트라인 셋업 구간에서 인접한 워드라으로(WLi+1)으로 초기화 전압(Vi)을 인가하여 이니셜 차지가 적어도 메모리 셀(A)까지 전달되도록 한다. 여기서 초기화 전압(Vi)은 0V보다 크고 패스 전압보다 작은 전압으로써, 프로그램된 셀을 턴온시키는데 충분한 전압이다.
본 발명의 비휘발성 메모리 장치(100)는 선택된 워드라인(WLi)에 인접한 워드라인들로 초기화 전압(Vi)을 인가한다. 이로써, 이니셜 차지가 적어도 선택된 워드라인(WLi)에 연결된 메모리 셀까지 전달되도록 한다. 그 결과로써 프로그램 금지된 셀이 포함된 스트링의 채널이 부스팅된다. 또한 채널이 부스팅된 만큼 프로그램 디스터번스도 줄어든다.
도 3은 본 발명의 비휘발성 메모리 장치(100)에 있어서 채널의 이니셜 차지 동작을 위하여 초기화 전압(Vi)이 인가되는 인접 워드라인들에 대한 실시 예를 보여주는 도면이다. 도 3을 참조하면, 비휘발성 메모리 장치(100)에서는 LSB(Least Significant Bits) 프로그램 동작이 워드라인(WLi-2) → 워드라인(WLi-1) → 워드라인(WLi) → 워드라인(WLi+1) → 워드라인(WLi+2) 순서로 진행되고, MSB(Most Significant Bits) 프로그램 동작이 워드라인(WLi-2) → 워드라인(WLi-1) → 워드라인(WLi) → 워드라인(WLi+1) → 워드라인(WLi+2) 순서로 진행된다. 설명의 편의를 위하여 MSB 프로그램 동작을 수행하기 위하여 워드라인(WLi)이 선택된다고 가정하겠다. 이때, 선택된 워드라인(WLi)의 상부 워드라인들(WLi+1, WLi+2)에 연결된 메모리 셀들은 프로그램된 상태에 놓여 있을 가능성이 높다.
본 발명의 비휘발성 메모리 장치(100)는 채널 부스팅의 효율을 증대하기 위하여 인접한 워드라인들로 초기화 전압(Vi)을 인가한다. 여기서 인접한 워드라인들은 적어도 선택된 워드라인(WLi)의 상부(upper) 워드라인들(WLi+1,WLi+2)이 포함될 것이다. 또한 인접한 워드라인들은 선택된 워드라인(WLi)의 하부 워드라인(WLi-1)에서부터 로컬 워드라인(local WL)까지 더 포함될 수 있다. 여기서 로컬 워드라인(local WL)은 프로그램 실행 구간에서 프로그램된 하부 워드라인에 연결된 메모리 셀들과 전하 공유를 차단하기 위하여 로컬 전압(예를 들어, 2V, 패스전압보다 낮음)이 인가된다. 프로그램 실행 구간에서 로컬 워드라인(local WL)에 로컬 전압을 인가하는 이유는 전하 공유 경로를 차단함으로, 프로그램 디스터번스 현상을 방 지하기 위함이다. 로컬 워드라인(local WL)의 위치는 사용자에 의해 임의로 지정 가능하다. 예를 들어, 3비트 저장 메모리 셀의 경우에 있어서 로컬 워드라인(local WL)의 위치는 선택된 워드라인으로부터 아래쪽으로 3번째 위치한 워드라인이 될 수 있다.
도 4는 본 발명에 따른 비휘발성 메모리 장치(100)의 프로그램 방법을 보여주는 흐름도이다. 도 1 내지 도 4를 참조하면, 비휘발성 메모리 장치(100)의 프로그램 방법은 아래와 같다.
프로그램될 데이터가 입출력 버퍼(130)의 각 페이지 버퍼들에 로딩된다(S110). 로딩된 데이터에 따라 비트라인들(BL0~BLn-1)로 프리차지 전압들이 인가된다. 예를 들어, 페이지 버퍼에 로딩된 데이터가 '1'이면, 페이지 버퍼에 대응하는 비트라인으로 전원전압(Vcc)이 인가된다. 또한 페이지 버퍼에 로딩된 데이터가 '0'이면, 페이지 버퍼에 대응하는 비트라인으로 접지전압(0V)이 인가된다(S120).
이후, 각 채널의 이니셜 차지 동작이 수행된다. 여기서 채널의 이니셜 차지 동작은 스트링 선택 라인(SSL)으로 선택 전압(VSSL)을 인가하고, 선택된 워드라인에 인접한 워드라인들로 초기화 전압(Vi)을 인가함으로 수행된다(S130).
이후, 선택된 워드라인으로 프로그램 전압이 인가되고, 비선택된 워드라인들로 패스 전압이 인가됨으로 프로그램 동작이 수행된다(S140). 본 발명의 프로그램 방법은 ISPP(Increamental Step Pulse Programming)에 적용가능하다.
본 발명의 프로그램 방법에서는 채널의 이니셜 프리차지 동작에서 인접한 워드라인들로 초기화 전압이 인가된다. 이로써, 채널의 부스팅 효율이 증대된다.
도 5는 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 1 타이밍도이다. 아래에서는 본 발명에 따른 프로그램 동작에 대하여 도 5의 타이밍도를 이용하여 자세히 설명하도록 하겠다.
프로그램 동작은 크게 비트라인 셋업 구간, 프로그램 실행 구간, 및 프로그램 리커버리 구간으로 구분된다.
비트라인 셋업 구간 이전에 데이터 로딩이 수행된다. 외부로부터 비휘발성 메모리 장치(100)는 프로그램 명령, 어드레스, 및 데이터를 입력받는다. 입력된 데이터는 입출력 버퍼회로(130)의 페이지 버퍼들(도시되지 않음)에 로딩된다. 이때 데이터 로딩과 동시에 비휘발성 메모리 장치(100)는 프로그램 동작을 수행하기 위한 고전압들을 발생시킨다. 여기서 이러한 고전압들은 고전압 발생기 및 제어로직(140) 내의 고전압 발생기(도시되지 않음)에서 발생된다.
데이터 로딩이 완료되면, 비트라인 셋업 구간이 진행된다. 비트라인 셋업 구간에서는 페이지 버퍼들에 로딩된 데이터에 따라 비트라인들(BL0~BLn-1)이 셋업된다. 즉, 프로그램될 셀들과 연결된 비트라인들로 데이터 '0'에 대응하는 프로그램 전압(예를 들어, 0V)이 인가되고, 프로그램 금지될 셀들과 연결된 비트라인들로 데이터 '1'에 대응하는 프로그램 금지 전압(예를 들어, 전원전압(Vcc))이 인가된다. 프로그램 동작시 비트라인들(BL0~BLn-1)은 프로그램 리커버리 동작이 수행될 때까지 각각의 데이터를 유지한다. 또한 프로그램 동작시 그라운드 접지 라인(GSL)으로는 0V이 인가된다.
또한, 본 발명의 비트라인 셋업 구간에서는 프로그램 동작시 셀프 부스팅 효 율을 높이기 위하여 선택된 메모리 블록의 채널들이 프리챠지된다. 즉 선택도니 메모리 블록의 채널들로 이니셜 차지가 차지된다. 이를 채널의 이니셜 차지 동작이라 부른다. 여기서 선택된 메모리 블록이란, 입력된 어드레스(ADDR)에 따라 선택된 메모리 블록을 의미한다. 도 5을 다시 참조하면, 비트라인 셋업 구간에서 프로그램 동작이 수행될 선택된 메모리 블록의 스트링 선택 라인(SSL)으로 선택 전압(VSSL)이 인가되고, 동시에 선택된 워드라인에 인접한 워드라인들(Adjacent Unsel. WLs)로 초기화 전압(Vi)이 인가된다. 여기서 선택 전압(VSSL)은 스트링 선택 트랜지스터(SST)을 턴온시키기 위한 문턱전압 혹은 그 이상의 전압이고, 초기화 전압(Vi)은 프로그램된 메모리 셀들을 턴온시키기 위한 전압 혹은 그 이상의 전압이다. 본 발명의 초기화 전압(Vi)이 반드시 프로그램된 메모리 셀들을 턴온시키기 위한 전압 혹은 그 이상의 전압으로 국한될 필요는 없다. 본 발명의 초기화 전압(Vi)은 0V 이상인 전압이 될 수 있다.
또한, 비트라인 셋업 구간에서 선택된 워드라인(Sel. WL) 및 인접한 워드라인들(adjacent unsel. WLs)을 제외한 비선택된 워드라인들로는 0V의 전압이 인가된다.
비트라인 셋업 구간 이후에는, 프로그램 실행 구간이 진행된다. 여기서 프로그램 실행 구간은 크게 패스 전압 활성화 구간 및 프로그램 전압 활성화 구간으로 구분된다.
패스 전압 활성화 구간에서는 입력된 어드레스(ADDR)에 따라 선택된 메모리 블록의 워드라인들(WL0~WLm-1)로 패스 전압(Vpass)이 인가되고, 스트링 선택 라 인(SSL)으로 전원 전압(Vcc)가 인가되고, 그라운드 선택 라인(GSL)의 접지 전압(0V)은 계속 유지된다. 여기서 패스 전압(Vpass)은 프로그램 금지 셀들에 F-N 터널링을 유발하지 못하도록 인가되는 전압으로서, 프로그램 전압(Vpgm)보다는 낮은 레벨이다.
프로그램 전압 활성화 구간에서는 입력된 어드레스(ADDR)에 따라 선택된 워드라인(Sel WL), 즉, 프로그램될 메모리 셀들이 연결된 워드라인으로 프로그램 전압(Vpgm)이 인가된다. 비선택된 워드라인들(Unsel WLs)의 패스 전압(Vpass), 스트링 선택 라인(SSL)의 전원 전압(Vcc) 및 그라운드 선택 라인(GSL)의 접지 전압(0V)은 계속 유지된다. 이로써, 데이터 '0'에 대응하는 접지 전압(0V)이 인가된 비트라인들에 연결된 프로그램될 셀들에는 F-N 터널링에 의해 프로그램 동작이 수행된다.
프로그램이 실행된 후에는 프로그램 리커버리 구간이 진행된다. 프로그램 리커버리 구간에서는 워드라인들(WL0~WLm-1)의 전압들 및 스트링 선택 라인(SSL)의 전압이 디스챠지 되고, 소정 시간 이후에 비트라인들(BL0~BLn-1)의 전압들이 디스챠지 된다. 이후, 프로그램이 제대로 수행되었는지를 판별하기 위한 프로그램 검증 읽기 동작이 수행될 것이다.
도 5에 도시된 프로그램 방법에서는 비트라인 셋업 구간에서 선택된 워드라인으로 0V가 인가되었으나, 본 발명은 반드시 여기에 국한될 필요는 없다. 도 6은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 2 타이밍도이다. 도 6을 참조하면, 비트라인 셋업 구간에서 선택된 워드라인(Sel. WL)으로 초기화 전압(Vi)이 인가된다.
도 1 내지 도 6에서는 비트라인 셋업 구간에서 인접한 워드라인들로 초기화 전압(Vi)이 인가되었으나 본 발명은 반드시 여기에 국한될 필요가 없다.
도 7은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 3 타이밍도이다. 도 7을 참조하면, 비트라인 셋업 구간에서 선택된 워드라인(Sel. WL)의 비선택된 상부 워드라인들(Upper unsel. WLs)로 초기화 전압(Vi)이 인가된다. 여기서 비선택된 상부 워드라인들은 선택된 워드라인(Sel. WL) 위에 바로 인접한 워드라인부터 스트링 선택 라인(SSL)의 아래의 워드라인(WLm-1)까지의 워드라인들을 의미한다.
도 8은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 4 타이밍도이다. 도 8을 참조하면, 비트라인 셋업 구간에서 선택된 워드라인(Sel. WL) 및 비선택된 상부 워드라인들(Upper unsel. WLs)로 초기화 전압(Vi)이 인가된다.
도 9은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 5 타이밍도이다. 도 9을 참조하면, 비트라인 셋업 구간에서 선택된 워드라인(Sel. WL)의 비선택된 하부 워드라인들(Lower unsel. WLs)로 초기화 전압(Vi)이 인가된다. 여기서 비선택된 하부 워드라인들은 선택된 워드라인(Sel. WL) 아래에 바로 인접한 워드라인부터 그라운드 선택라인(GSL)의 위쪽의 워드라인(WL0)까지의의 워드라인들을 의미한다.
도 10은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 6 타이밍도이다. 도 10을 참조하면, 비트라인 셋업 구간에서 선택된 워드라 인(Sel. WL) 및 비선택된 하부 워드라인들(Lower unsel. WLs)로 초기화 전압(Vi)이 인가된다.
도 11은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 7 타이밍도이다. 도 11을 참조하면, 비트라인 셋업 구간에서 비선택된 상부 워드라인(Upper unsel. WLs) 및 비선택된 하부 워드라인들(Lower unsel. WLs)로 초기화 전압(Vi)이 인가된다.
도 12은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 8 타이밍도이다. 도 12을 참조하면, 비트라인 셋업 구간에서 선택된 워드라인(Sel. WL), 비선택된 상부 워드라인(Upper unsel. WLs) 및 비선택된 하부 워드라인들(Lower unsel. WLs)로 초기화 전압(Vi)이 인가된다.
도 13은 본 발명에 따른 비휘발성 메모리 장치와 일반적인 비휘발성 메모리 장치와의 패스 전압 윈도우를 보여주는 도면이다. 도 13을 참조하면, 본 발명에 따른 비휘발성 메모리 장치가 일반적인 비휘발성 메모리 장치보다 패스 전압 윈도우가 확장된 것을 볼 수 있다. 이는 본 발명의 비휘발성 메모리 장치의 프로그램 디스터번스의 영향이 그만큼 줄어들었다는 의미이다.
도 14은 본 발명에 따른 비휘발성 메모리 장치(100)를 갖는 메모리 카드(10)를 보여주는 도면이다. 도 14을 참조하면, 메모리 카드(10)는 도 1에 도시된 구성과 실질적으로 동일하게 구성된 비휘발성 메모리 장치(12) 및 비휘발성 메모리 장치(12)를 제어하는 메모리 제어기(14)를 포함한다. 이러한 메모리 카드(10)는 디지털 카메라, PDA, 휴대용 오디오 장치, 휴대폰, 그리고 개인 컴퓨터와 같은 디지털 장치들과 더불어 정보를 저장하기/읽기 위해 사용된다.
도 15는 본 발명에 따른 비휘발성 메모리 장치를 갖는 메모리 시스템(20)을 보여주는 블록도이다. 도 11을 참조하면, 메모리 시스템(20)은 버스(21)에 전기적으로 연결된 중앙처리장치(22), 에스램(24), 메모리 제어기(26) 및 플래시 메모리 장치(28)를 포함한다. 여기서 플래시 메모리 장치(28)는 도 1 에 도시된 것들과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 장치(28)에는 중앙처리장치(22)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그보다 큰 정수)가 메모리 제어기(26)를 통해 저장될 것이다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(20)에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 인가될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 제어기와 플래시 메모리 장치는, 예를 들면, 데이터를 저장하는 데 비휘발성 메모리 장치를 사용하는 SSD(Solid State Drive/Disk)로 구성될 수도 있다.
본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 제어기는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 제어기는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명에 따른 비휘발성 메모리 장치를 보여주는 도면이다.
도 2는 본 발명에 따른 비휘발성 메모리 장치의 프로그램 동작시 프로그램 금지 셀을 포함한 스트링의 초기화 차지를 설명하기 위한 도면이다.
도 3은 본 발명의 초기화 차지를 수행하기 위하여 초기화 전압이 제공되는 인접 워드라인들에 대한 실시 예를 보여주는 도면이다.
도 4는 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 흐름도이다.
도 5는 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 1 타이밍도이다.
도 6은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 2 타이밍도이다.
도 7은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 3 타이밍도이다.
도 8은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 4 타이밍도이다.
도 9은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 5 타이밍도이다.
도 10은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 6 타이밍도이다.
도 11은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 7 타이밍도이다.
도 12은 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법을 보여주는 제 8 타이밍도이다.
도 13은 본 발명에 따른 비휘발성 메모리 장치와 일반적인 비휘발성 메모리 장치와의 패스 전압 윈도우를 보여주는 도면이다.
도 14는 본 발명에 따른 비휘발성 메모리 장치를 포함한 메모리 카드를 보여주는 도면이다.
도 15는 본 발명에 따른 비휘발성 메모리 장치를 포함한 메모리 시스템을 보여주는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
100: 비휘발성 메모리 장치 110: 메모리 셀 어레이
120: 로우 디코더 130: 입출력 버퍼회로
140: 고전압 발생기 및 제어로직

Claims (12)

  1. 비휘발성 메모리 장치의 프로그램 방법에 있어서:
    로딩된 데이터에 따라 비트라인들을 프리차지하는 단계;
    선택된 워드라인에 인접한 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인들 각각에 대응하는 채널들을 부스팅하는 단계; 및
    상기 채널들이 부스팅된 후에 프로그램하기 위한 워드라인 전압을 인가하는 단계를 포함하는 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 초기화 전압은 0V 보다 큰 전압인 것을 특징으로 하는 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 초기화 전압은 프로그램된 셀을 턴온시키는데 충분한 전압인 것을 특징으로 하는 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 인접한 워드라인들은 상기 선택된 워드라인의 위쪽에 위치한 적어도 하나 이상의 상부 워드라인들 혹은 상기 선택된 워드라인의 아래쪽에 위치한 적어도 하나의 이상의 하부 워드라인들인 것을 특징으로 하는 프로그램 방법.
  5. 제 1 항에 있어서,
    상기 채널들을 부스팅하는 단계에서, 상기 선택된 워드라인으로 상기 초기화 전압이 인가되는 것을 특징으로 하는 프로그램 방법.
  6. 제 1 항에 있어서,
    상기 채널들을 부스팅하는 단계에서, 상기 프리차지된 비트라인들이 상기 채널들로 전기적으로 연결됨으로써 상기 채널들이 부스팅되는 것을 특징으로 하는 프로그램 방법.
  7. 제 1 항에 있어서,
    상기 워드라인 전압을 인가하는 단계는,
    상기 선택된 워드라인으로 프로그램 전압을 인가하는 단계; 및
    상기 비선택된 워드라인들로 패스 전압을 인가하는 단계를 포함하는 프로그램 방법.
  8. 비휘발성 메모리 장치의 프로그램 방법에 있어서:
    로딩된 데이터에 따라 비트라인들을 프리차지하는 단계;
    선택된 워드라인의 위쪽의 워드라인에서부터 스트링 선택라인 아래의 워드라인까지의 상부 워드라인들로 혹은 상기 선택된 워드라인의 아래의 워드라인부터 그 라운드 선택라인 아래의 워드라인까지의 하부 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인들 각각에 대응하는 채널들을 부스팅하는 단계; 및
    프로그램하는 단계를 포함하는 프로그램 방법.
  9. 비휘발성 메모리 장치의 채널 이니셜 차징 방법에 있어서:
    비트라인로 프리차지 전압을 인가하는 단계; 및
    선택된 워드라인에 인접한 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인의 전압에 대응하는 이니셜 차지를 채널에 차지하는 단계를 포함하는 차지 방법.
  10. 제 9 항에 있어서,
    상기 이니셜 차지를 상기 채널에 차지하는 단계에서, 상기 비트라인을 상기 채널에 전기적으로 연결하기 위하여 스트링 선택 라인으로 스트링 선택 트랜지스터를 턴온하기 위한 선택 전압이 인가되는 것을 특징으로 하는 차지 방법.
  11. 제 10 항에 있어서,
    상기 이니셜 차지를 상기 채널에 차지하는 단계에서, 상기 스트링 선택 라인으로 상기 선택 전압을 인가하면서 동시에 상기 인접한 워드라인들로 상기 초기화 전압이 인가되는 것을 특징으로 하는 차지 방법.
  12. 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하되,
    상기 비휘발성 메모리 장치는, 로딩된 데이터에 따라 비트라인들을 프리차지하고, 선택된 워드라인에 인접한 워드라인들로 초기화 전압을 인가한 상태에서 상기 프리차지된 비트라인들 각각에 대응하는 채널들을 부스팅하고, 상기 채널들이 부스팅된 후에 프로그램하기 위한 워드라인 전압을 인가하는 것을 특징으로 하는 메모리 시스템.
KR1020080099943A 2008-10-13 2008-10-13 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법 KR101462489B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080099943A KR101462489B1 (ko) 2008-10-13 2008-10-13 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법
US12/567,819 US8085601B2 (en) 2008-10-13 2009-09-28 Programming method and initial charging method of nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080099943A KR101462489B1 (ko) 2008-10-13 2008-10-13 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법

Publications (2)

Publication Number Publication Date
KR20100040995A true KR20100040995A (ko) 2010-04-22
KR101462489B1 KR101462489B1 (ko) 2014-11-18

Family

ID=42098713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099943A KR101462489B1 (ko) 2008-10-13 2008-10-13 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법

Country Status (2)

Country Link
US (1) US8085601B2 (ko)
KR (1) KR101462489B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160012888A (ko) * 2014-07-23 2016-02-03 삼성전자주식회사 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024134B1 (ko) * 2009-06-12 2011-03-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 이의 프로그램 방법
US8369149B2 (en) 2010-09-30 2013-02-05 Sandisk Technologies Inc. Multi-step channel boosting to reduce channel to floating gate coupling in memory
KR20120119779A (ko) * 2011-04-22 2012-10-31 삼성전자주식회사 불휘발성 메모리 장치
KR102064514B1 (ko) 2012-12-14 2020-01-10 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법
KR102272238B1 (ko) * 2014-09-02 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102670996B1 (ko) 2016-12-29 2024-05-30 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
KR102336660B1 (ko) 2017-09-12 2021-12-07 삼성전자 주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
CN110648712A (zh) * 2018-06-26 2020-01-03 北京兆易创新科技股份有限公司 字线电压的施加方法、装置、电子设备和存储介质
CN110648710A (zh) * 2018-06-26 2020-01-03 北京兆易创新科技股份有限公司 字线电压的施加方法、装置、电子设备和存储介质
KR20210089385A (ko) * 2020-01-08 2021-07-16 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20220010212A (ko) 2020-07-17 2022-01-25 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385229B1 (ko) * 2000-12-14 2003-05-27 삼성전자주식회사 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
KR100406548B1 (ko) * 2001-12-31 2003-11-20 주식회사 하이닉스반도체 반도체메모리장치의 비트라인프리차지 회로 및 방법
JP4156986B2 (ja) 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
US7099193B2 (en) 2003-09-08 2006-08-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, electronic card and electronic apparatus
JP4034769B2 (ja) 2003-09-08 2008-01-16 株式会社東芝 不揮発性半導体記憶装置
JP4012211B2 (ja) 2005-04-20 2007-11-21 株式会社東芝 半導体集積回路装置およびその書き込み方法
KR100770754B1 (ko) 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
KR101213729B1 (ko) * 2011-01-05 2012-12-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160012888A (ko) * 2014-07-23 2016-02-03 삼성전자주식회사 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치

Also Published As

Publication number Publication date
KR101462489B1 (ko) 2014-11-18
US20100091575A1 (en) 2010-04-15
US8085601B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
KR101463584B1 (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR101532755B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 프로그램 방법, 및 그것의 프리차지 전압 부스팅 방법
KR101462489B1 (ko) 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법
KR101487524B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP5112180B2 (ja) 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法
US9818477B2 (en) Methods of programming memory cells in non-volatile memory devices
KR101308014B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법
KR20110034068A (ko) 비휘발성 메모리 장치, 이를 구비하는 비휘발성 메모리 시스템
KR20100043935A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102345597B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치
US9135968B2 (en) Method of operating a semiconductor memory device
KR101642015B1 (ko) 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 방법
US8233327B2 (en) Method of programming nonvolatile memory device
KR101422705B1 (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR101681738B1 (ko) 더미 메모리 셀을 포함하는 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20130044693A (ko) 반도체 메모리 장치 및 그 동작 방법
KR102416047B1 (ko) 더미 셀의 제어 방법 및 반도체 장치
US20100202211A1 (en) Nonvolatile memory device and method for programming the same
US7495959B2 (en) Nonvolatile memory device and method of reading information from the same
JP2013069392A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のデータ書き込み方法
KR102375365B1 (ko) 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치
KR20090016945A (ko) 읽기동작타임을 줄일 수 있는 플래시 메모리 시스템 및그것의 읽기 동작 방법
KR102064514B1 (ko) 반도체 메모리 장치의 동작 방법
KR20100119165A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR101523678B1 (ko) 불휘발성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 5