CN101388251A - 快闪存储设备的编程方法 - Google Patents

快闪存储设备的编程方法 Download PDF

Info

Publication number
CN101388251A
CN101388251A CNA2008100835049A CN200810083504A CN101388251A CN 101388251 A CN101388251 A CN 101388251A CN A2008100835049 A CNA2008100835049 A CN A2008100835049A CN 200810083504 A CN200810083504 A CN 200810083504A CN 101388251 A CN101388251 A CN 101388251A
Authority
CN
China
Prior art keywords
word line
programmed
selected word
storage unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100835049A
Other languages
English (en)
Other versions
CN101388251B (zh
Inventor
全裕男
沈根守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101388251A publication Critical patent/CN101388251A/zh
Application granted granted Critical
Publication of CN101388251B publication Critical patent/CN101388251B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Abstract

一种存储设备，包括漏极选择线、源极选择线、字线和连接在位线和公共源极线之间的串。向该位线施加禁止编程电压，并向该漏极选择线施加正电势的第一电压。向被编程的存储单元所连接到的字线施加用于激活该被编程的存储单元的第二电压。通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。

Description

快闪存储设备的编程方法
技术领域
本发明涉及一种快闪存储设备的编程方法，更具体地，涉及其中在一个存储单元中存储有2位或多位数据的快闪存储设备的编程方法。
背景技术
快闪存储设备可以是NOR(或非)型和NAND(与非)型设备。由于NAND型快闪存储设备比NOR型快闪存储设备支持更高的集成水平，因此NAND型快闪存储设备具有优势。NAND型快闪存储设备的存储单元阵列包括多个存储单元块。下面将对此做更详细的描述。
图1是示出NAND型快闪存储设备的存储单元块的电路图。
参照图1，存储单元块包括多个单元串ST。单元串连接到位线BL1到BL3(这里仅示出三条位线以简化说明)上。
每个位串具有如下结构：将漏极选择晶体管DST、多个存储单元C0-1到Cn以及源极选择晶体管SST串联连接。包括在每个单元串中的漏极选择晶体管DST的漏极连接到相应的位线，而源极选择晶体管SST的源极连接到公共源极线CSL。包括在各个单元串中的漏极选择晶体管DST的栅极互相连接从而形成漏极选择线DSL，源极选择晶体管SST的栅极互相连接从而形成源极选择线SSL。存储单元的栅极互相连接从而形成字线WL0到WLn。
为了在如上所述的快闪存储单元中存储数据，执行编程操作。在编程操作期间，向被选字线(如，WL0)施加15V或者更高的高编程电压，向未被选择的字线施加通过(pass)电压而不考虑擦除状态或编程状态，以使得存储单元被激活。向位线施加接地电压0V。
在编程操作期间，共享字线WL0的多个存储单元C0-1到C0-3的存储单元处于擦除状态(下文中称为“禁止编程单元”)。向连接到包含禁止编程单元(如，C0-2)的串ST的位线BL2施加禁止编程电压(例如，Vcc)，其中该禁止编程单元处于如上所述的擦除状态。禁止编程单元C0-2的沟道区被预充电到禁止编程电压。如果向字线施加编程电压，则通过沟道升压而抬高了沟道区的电压，以致不执行编程操作。
近来已开发了在一个存储单元中存储2位数据的编程方法。在执行编程操作之前，执行存储单元块的擦除操作，以使得存储单元处于擦除状态。通常，所有存储单元在擦除状态时存储数据11。通过几个编程操作来执行存储2位数据的编程方法，并且其包括将2位数据从11变为10的LSB编程操作和将2位数据从11变为01或者从10变为00的MSB编程操作。
一般来说，在被选字线上依次执行LSB编程操作和MSB编程操作之后，再对下一字线上执行上述编程操作。然而，在编程操作期间，由于存储单元之间的干扰现象，可能会改变连接到与被选字线相邻的字线的存储单元的阈值电压。为了最小化阈值电压的改变，可以改变LSB编程操作和MSB编程操作的顺序以及字线的顺序。
如果如上所述地改变顺序，则在编程操作期间，可以首先对位于漏极选择晶体管DST和连接到被选字线的存储单元(例如，C1-2)之间的存储单元C2-2进行编程。在这种情况下，位于源极选择晶体管SST和连接到被选字线的存储单元C1-2之间的存储单元C0-2的沟道区被预充电到低电平，以使得沟道电压不会升高到目标电压。这样，在字线WL0和存储单元C0-2的沟道区之间的电压差被降低，导致即使在不应当对存储单元C0-2执行编程操作时也执行了编程操作。因此，阈值电压可能升高。
发明内容
本发明针对快闪存储设备的编程方法，其中可以在如下状态中执行编程操作：即通过在施加编程电压之前，向位于漏极选择晶体管和连接到被选字线的第一存储单元之间的第二存储单元的字线施加用于激活被编程的第二存储单元的激活电压，而使得串内的整个沟道区被预充电到相同的电平。
根据本发明的第一实施例的快闪存储设备的编程方法包括：提供存储设备，该存储设备包括漏极选择线、源极选择线、字线、以及连接在位线和公共源极线之间的串；向位线施加禁止编程电压；向漏极选择线施加正电势的第一电压；向被编程的存储单元所连接到的字线施加用于激活该被编程的存储单元的第二电压；以及通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
根据本发明的第二实施例的快闪存储设备的编程方法包括：提供存储设备，该存储设备包括漏极选择线、源极选择线、字线、以及连接在位线和公共源极线之间的多个串；向连接到第一串的第一位线施加接地电压，该第一串包括要被编程的存储单元；向连接到第二串的第二位线施加禁止编程电压，该第二串包括禁止编程单元；向该漏极选择线施加正电势的第一电压；向被编程的存储单元所连接到的字线施加用于激活该被编程的存储单元的第二电压；以及通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
该第一电压的电平可以基本上等于该禁止编程电压的电平。
该被编程的存储单元所连接到的字线可以位于该被选字线和该漏极选择线之间。该被编程的存储单元所连接到的字线可以与该被选字线相邻并且在该被选字线和该漏极选择线之间。
可以由该第二电压来激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。可以由该第二电压来激活共享与该被选字线相邻并且在该被选字线和该漏极选择线之间的字线的被编程的存储单元。
在执行该编程操作之前，可以去掉该第二电压的供应。
根据本发明的第三实施例的快闪存储设备的编程方法包括：提供存储设备，该存储设备包括漏极选择线、源极选择线、字线、以及连接在位线和公共源极线之间的串；对与该串对应的沟道区进行预充电，以对直到该被选字线之下的沟道区进行预充电；激活被编程的存储单元；以及通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
根据本发明的第四实施例的快闪存储设备的编程方法包括：提供存储设备，该存储设备包括漏极选择线、源极选择线、字线、以及连接在位线和公共源极线之间的多个串；向与第一串对应的沟道区施加接地电压，该第一串包括分别连接到该字线的存储单元中的要被编程的存储单元；对与包括禁止编程单元的第二串对应的沟道区进行预充电，以对直到该第二串中的被选字线之下的沟道区进行预充电；以及通过向被选字线施加编程电压并向未被中的字线施加通过电压来执行编程操作。
该沟道区可以被预充电为通过位线施加的禁止编程电压。
该被编程的存储单元可以位于连接到该被选字线的存储单元和连接到该漏极选择线的漏极选择晶体管之间。该被编程的存储单元的位置可以紧挨着连接到该被选字线和该漏极选择线的存储单元。可以激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。可以激活共享与该被选字线相邻并且靠近(towards)该漏极选择线的字线的被编程的存储单元。
可以激活该被编程的存储单元，直到执行该编程操作为止。
根据本发明的第五实施例的快闪存储设备的编程方法包括：提供存储设备，该存储设备包括位于漏极选择线和源极选择线之间的多条字线，以及连接在位线和公共源极线之间的串；对位于该漏极选择线和被选字线之间的第一沟道区进行预充电；将位于该源极选择线和该被选字线之间的第二沟道区电连接到第一沟道区，以对该第二沟道区进行预充电；以及通过向所述字线的被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
根据本发明的第六实施例的快闪存储设备的编程方法包括：提供存储设备，该存储设备包括位于漏极选择线和源极选择线之间的多条字线，以及连接在位线和公共源极线之间的多个串；向与第一串对应的沟道区施加接地电压，该第一串包括连接到该字线的存储单元的要被编程的存储单元；对在第二串中的、位于该漏极选择线和被选字线之间的第一沟道区进行预充电；将位于该源极选择线和该被选字线之间的第二沟道区电连接到所述第二串中的第一沟道区，以对该第二沟道区进行预充电；以及通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
可以将该第一和第二沟道区预充电到向该位线施加的禁止编程电压。可以激活被编程的存储单元，以将该第二沟道区电连接到该第一沟道区。该被编程的存储单元可以连接到位于该被选字线和该漏极选择线之间的字线上。该被编程的存储单元可以连接到该被选字线以及位于该被选字线和该漏极选择线之间的字线上。可以激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。可以激活共享与该被选字线相邻并且在该被选字线和该漏极选择线之间的字线的被编程的存储单元。
该第一和第二沟道区可以被电连接，直到执行该编程操作为止。
当执行该编程操作时，可以将该通过电压施加到该未被选择的字线上，并且可以将该编程电压施加到该被选字线上。
根据本发明，尽管改变了LSB编程操作和MSB编程操作的顺序以及被编程的字线的顺序，但是可以在串内的沟道区被预充电到相同的电平的状态下执行编程操作(具体地，MSB编程操作)。因而，可以防止在相同串内的、位于源极晶体管和对其执行编程操作的第一存储单元之间的第三存储单元的沟道被预充电到低电压电平的现象。从而，在字线和第三存储单元的沟道区之间的电压差可以保持在低电平。因而，可以防止在不应当对第三存储单元执行编程操作时对其进行编程。
附图说明
图1是示出NAND型快闪存储设备的存储单元块的电路图；
图2是示出根据本发明的实施例的快闪存储设备的编程方法的示意图；
图3是示出在编程操作期间的沟道升压现象的串结构的截面图；以及
图4是示出在编程操作期间施加的操作电压的图。
具体实施方式
下面将参照附图描述根据本发明的实施例。
本发明不限于所公开的实施例，而是可以被实现为各种方式。提供这些实施例是为了完全公开本发明并使得本领域普通技术人员理解本发明的范围。本发明由权利要求书的范围来限定。
图2是示出根据本发明的实施例的快闪存储设备的编程方法的示意图。在方块内示出的数字指定了LSB编程操作和MSB编程操作的顺序。
参照图2，在根据本发明的实施例的编程方法中，为了在一个存储单元中存储2位数据，在每个编程单元中执行LSB编程操作和MSB编程操作。应当注意，根据存储在存储单元中的数据，可以执行LSB编程操作或MSB编程操作，或者不执行操作。例如，在数据11被存储在存储单元中的情况下(也即，当存储单元处于擦除状态时)，不执行编程操作。另一方面，当数据10、数据00或数据01被存储在存储单元时，可以执行LSB编程操作或MSB编程操作，或者可以执行这两个操作。下文中，为了描述简明，描述执行LSB编程操作和MSB编程操作二者的示例。下述编程操作描述了这样一种编程方法：在对存储单元进行编程时，可以将由于干扰现象而导致改变的周围存储单元的阈值电压最小化。
首先对共享第一字线WL0且电连接到奇数位线BLo的存储单元C0o执行LSB编程操作。然后对共享第一字线WL0且电连接到偶数位线BLe的存储单元C0e执行LSB编程操作。此后，对共享第二字线WL1且电连接到奇数位线BLo的存储单元C1o执行LSB编程操作。然后对共享第二字线WL1且电连接到偶数位线BLe的存储单元C1e执行LSB编程操作。
在如上所述地对共享第一和第二字线WL0和WL1的存储单元执行了LSB编程操作后，根据下述规则执行LSB编程操作和MSB编程操作。在对共享字线WLk(其中，k为整数)的存储单元执行了LSB编程操作后，对共享字线WLk-1的存储单元执行MSB编程操作。
在对共享字线WLk+1的存储单元执行了LSB编程操作后，对共享字线WLk的存储单元执行MSB编程操作。这样，完成了共享字线WLk的存储单元的LSB编程操作和MSB编程操作。以类似的方式，完成LSB编程操作和MSB编程操作，直到最后一个字线WLn。
如果使用上述方法执行编程操作，则在包括禁止编程单元的串中可能发生下述现象。
图3是示出在编程操作期间的沟道升压现象的串结构的截面图。图4是示出在编程操作期间施加的操作电压的图。
参照图3，N阱302形成于半导体衬底300的单元区中，P阱304形成于N阱302中。多条字线WLk-1到WLk+2(其中，k为整数，这里仅示出了四条字线以简化说明)以及贯穿绝缘层(未示出)的选择线DSL和SSL形成于P阱304上。
在对共享被选字线(例如，WLk)的存储单元编程的情况下，向该被选字线WLk施加编程电压Vpgm，并向未被选择的字线WLk-1、WLk+1和WLk+2(仅示出了三条字线以简化说明)施加通过电压Vpass。向漏极选择线DSL施加用于激活漏极晶体管的电压(例如，3V)，并向源极选择线SSL施加接地电压(例如，0V)。向连接到串的源极306s的公共源极线CSL施加接地电压或正电压(例如，3V)。当该串内共享被选字线WLk且不应当对其执行编程的存储单元包括禁止编程单元时，向位线BL施加禁止编程电压(例如，3V)。该禁止编程电压通过该串的漏极306d而被传送到第二沟道区308b，从而被预充电给该串内的第二沟道区308b。由于该第二沟道区308b被预充电，因此由于漏极选择晶体管的栅极和源极的电压差而使得该漏极选择晶体管被去激活。
在执行LSB编程操作和MSB编程操作以将2位数据存储在一个存储单元的过程期间，改变LSB编程操作和MSB编程操作的顺序和编程的字线的顺序(参照图2)，以将由于干扰现象而导致的相邻存储单元的阈值电压的改变最小化。在执行对被选字线WLk的编程操作之前，可以对共享位于该字线和漏极选择线DSL之间的字线(例如，WLk+1)的存储单元执行编程操作。在预充电操作期间，共享相邻字线WLk+1的存储单元被去激活，因此在字线WLk+1下未形成沟道区308c。这样，位于源极选择线SSL和字线WLk+1之间的第一沟道区308a与位于漏极选择线DSL和字线WLk+1之间的第二沟道区308b绝缘。换句话说，预充电电压未被传送到共享被选字线WLk和位于源极选择线SSL与被选字线WLk之间的字线WLk-1的存储单元的第一沟道区308a。
为了防止共享被选字线WLk的禁止编程单元被编程，对第一沟道区308a预充电，并且由于升压现象，第一沟道区308a的电压被编程电压Vpgm或通过电压Vpass升高。然而，由于在预充电操作期间第一沟道区308a与第二沟道区308b绝缘，因此仅对第二沟道区308b进行预充电，以致第一和第二沟道区308a和308b之间的预充电电平不同。由于在第一沟道区308a中产生了弱的沟道升压，因此在字线WLk和沟道区308a之间的电压差增加。此外，由于共享被选字线WLk的禁止编程单元被较弱地编程，因此阈值电压发生了改变。
下面描述防止这些问题的方法。
参照图3和图4，对于编程操作，向位线BL施加接地电压或预充电电压(如，禁止编程电压Vb1)。例如，可以根据地址信号选择一条字线WLk。多个存储单元连接到该被选字线WLk，且这些存储单元包括在不同的串中。根据要被存储的数据，可以将共享该被选字线WLk的存储单元分成要被编程的存储单元和禁止编程的单元。向连接到包括该要被编程的存储单元的串的位线施加接地电压，向连接到包括该禁止编程的单元的串的位线施加预充电电压Vb1。下面将描述在施加有预充电电压Vb1的串结构内的编程操作。
在预充电时段T1内，向位线BL施加接地电压或预充电电压Vb1。向位线BL施加正电势(例如3V)的预充电电压Vb1，向漏极选择线DSL施加用于激活漏极选择晶体管的正电压Vdsl(例如，3V)。向源极选择线SSL和字线施加接地电压。在编程操作期间，共享将施加编程电压Vpgm的字线WLk和位于字线WLk和漏极选择线DSL之间的字线WLk+1的存储单元处于编程状态。由于在字线WLk+1下的沟道区308c中未形成沟道，因此第一和第二沟道区308a和308b彼此绝缘，因而第一沟道区308a未被预充电。共享位于字线WLk+1和漏极选择线DSL之间的字线WLk+2的存储单元处于擦除状态，从而在字线WLk+2之下形成沟道区，且第二沟道区308b被预充电。
在电荷传送时段T2内，对第一沟道区308a进行预充电，使得第一沟道区308a的电压电平基本上等于第二沟道区308b的电压电平。更详细地，向已执行了编程操作的字线WLk+1施加足以激活存储单元的电压。字线WLk+1位于将被施加编程电压Vpgm的字线WLk和漏极选择线DSL之间。足以激活存储单元的电压可以被施加到已执行了编程操作的字线上，这些字线包括字线WLk+1。由于在字线WLk+1之下的沟道区308c中形成了沟道，所以第一沟道区308a和第二沟道区308b相连接。因此，通过位线BL施加的预充电电压Vb1被传送到第一沟道区308a，使得第一沟道区308a被预充电到与第二沟道区308b的电平基本上相同的电平。
在沟道电压升压时段T3内，向未被选择的字线施加通过电压Vpass，但不包括被选字线WLk。在由于共享漏极选择线DSL的漏极选择晶体管的Vgs低于阈值电压而使得该漏极选择晶体管被去激活的情况下，施加通过电压Vpass。如果该漏极选择晶体管被去激活，则沟道区308a和308b处于浮置状态。因此，如果向字线施加通过电压Vpass，则由于电容耦合现象而产生升压现象，因此沟道区308a和308b的电压升高。由于第一和第二沟道区308a和308b被预充电到基本上相同的电平，因此沟道区308a和308b的电压升高到相同的电平。
在编程时段T4内，向在第一沟道区308a之上的被选字线WLk施加编程电压Vpgm。这样，在第一沟道区308a中可以另外产生升压现象。第一沟道区308a的电压变得高于第二沟道区308b的电压。此外，字线WLk和第一沟道区308a之间的电压差进一步减小。因而，可以进一步防止在共享字线WLk的禁止编程单元中发生编程现象。
在施加了编程电压Vpgm预定时间段之后，去掉编程电压Vpgm的供应并去掉通过电压Vpass的供应。去掉向位线施加的电压Vb1和向漏极选择线DSL施加的电压Vdsl。因而，沟道区308a和308b的电压也可以被降低。
如果使用上述方法执行编程操作，则可以防止编程干扰现象。
在根据上述方法执行了编程操作之后，执行编程验证操作。作为编程验证操作的结果，如果存储单元未被正常编程，则改变编程电压的电平，然后再次执行编程操作。这种方法被称为增量步长脉冲编程(Incremental steppulse program，ISPP)方法的编程方法。
本发明不限于所公开的实施例，而是可以被实施为各种形式。提供这些实施例是为了完全公开本发明并使得本领域普通技术人员理解本发明的范围。本发明由权利要求书的范围来限定。
对相关申请的交叉引用
本申请要求于2007年9月10日提交的韩国专利申请号10-2007-091541的优先权，其全部内容通过参照而被合并与此。

Claims (50)

1、一种快闪存储设备的编程方法，该方法包括：
提供存储设备，该存储设备包括漏极选择线、源极选择线、字线、以及连接在位线和公共源极线之间的串；
向该位线施加禁止编程电压并向该漏极选择线施加正电势的第一电压；
向被编程的存储单元所连接到的字线施加用于激活该被编程的存储单元的第二电压；以及
通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
2、如权利要求1所述的编程方法，其中，该第一电压的电平基本上等于该禁止编程电压的电平。
3、如权利要求1所述的编程方法，其中，该被编程的存储单元所连接到的字线位于该被选字线和该漏极选择线之间。
4、如权利要求1所述的编程方法，其中，该被编程的存储单元所连接到的字线与该被选字线相邻并且在该被选字线和该漏极选择线之间。
5、如权利要求1所述的编程方法，其中，由该第二电压来激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。
6、如权利要求1所述的编程方法，其中，由该第二电压来激活共享与该被选字线相邻并且在该被选字线和该漏极选择线之间的字线的被编程的存储单元。
7、如权利要求1所述的编程方法，其中，在执行该编程操作之前，去掉该第二电压的供应。
8、如权利要求1所述的编程方法，其中，在执行该编程操作期间，向该未被选择的字线施加通过电压，并向该被选字线施加编程电压。
9、一种快闪存储设备的编程方法，该方法包括：
提供存储设备，该存储设备包括漏极选择线、源极选择线、字线、以及连接在位线和公共源极线之间的多个串；
向连接到第一串的第一位线施加接地电压，该第一串包括要被编程的存储单元；
向连接到第二串的第二位线施加禁止编程电压，该第二串包括禁止编程单元；
向该漏极选择线施加正电势的第一电压；
向被编程的存储单元所连接到的字线施加用于激活该被编程的存储单元的第二电压；以及
通过向该字线中的被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
10、如权利要求9所述的编程方法，其中，该第一电压的电平基本上等于该禁止编程电压的电平。
11、如权利要求9所述的编程方法，其中，该被编程的存储单元所连接到的字线位于该被选字线和该漏极选择线之间。
12、如权利要求9所述的编程方法，其中，该被编程的存储单元所连接到的字线与该被选字线相邻并且在该被选字线和该漏极选择线之间。
13、如权利要求9所述的编程方法，其中，由该第二电压来激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。
14、如权利要求9所述的编程方法，其中，由该第二电压来激活共享与该被选字线相邻并且在该被选字线和该漏极选择线之间的字线的被编程的存储单元。
15、如权利要求9所述的编程方法，其中，在执行该编程操作之前，去掉该第二电压的供应。
16、如权利要求9所述的编程方法，其中，在执行该编程操作期间，向该未被选择的字线施加通过电压，并向该被选字线施加编程电压。
17、一种快闪存储设备的编程方法，该方法包括：
提供存储设备，该存储设备包括漏极选择线、源极选择线、字线、以及连接在位线和公共源极线之间的串；
对与该串对应的沟道区进行预充电；
激活被编程的存储单元，以对直到被选字线之下的沟道区进行预充电；以及
通过向该被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
18、如权利要求17所述的编程方法，其中，该沟道区被预充电为向该位线施加的禁止编程电压。
19、如权利要求17所述的编程方法，其中，该被编程的存储单元位于连接到该被选字线的存储单元和连接到该漏极选择线的漏极选择晶体管之间。
20、如权利要求17所述的编程方法，其中，该被编程的存储单元的位置紧挨着连接到该被选字线和该漏极选择线的存储单元。
21、如权利要求17所述的编程方法，其中，激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。
22、如权利要求17所述的编程方法，其中，激活共享与该被选字线相邻并且在该被选字线和该漏极选择线之间的字线的被编程的存储单元。
23、如权利要求17所述的编程方法，其中，激活该被编程的存储单元，直到执行该编程操作为止。
24、如权利要求17所述的编程方法，其中，在执行该编程操作期间，向该未被选择的字线施加通过电压，并向该被选字线施加编程电压。
25、一种快闪存储设备的编程方法，该方法包括：
提供存储设备，该存储设备包括漏极选择线、源极选择线、字线、以及连接在位线和公共源极线之间的多个串；
向与第一串对应的沟道区施加接地电压，该第一串包括分别连接到该字线的存储单元中的要被编程的存储单元；
对与包括禁止编程单元的第二串对应的沟道区进行预充电；
激活被编程的存储单元，以对直到该第二串中的被选字线之下的沟道区进行预充电；以及
通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
26、如权利要求25所述的编程方法，其中，该沟道区被预充电为向该位线施加的禁止编程电压。
27、如权利要求25所述的编程方法，其中，该被编程的存储单元位于连接到该被选字线的存储单元和连接到该漏极选择线的漏极选择晶体管之间。
28、如权利要求25所述的编程方法，其中，该被编程的存储单元的位置紧挨着连接到该被选字线和该漏极选择线的存储单元。
29、如权利要求25所述的编程方法，其中，激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。
30、如权利要求25所述的编程方法，其中，激活共享与该被选字线相邻并且在该被选字线和该漏极选择线之间的字线的被编程的存储单元。
31、如权利要求25所述的编程方法，其中，激活该被编程的存储单元，直到执行该编程操作为止。
32、如权利要求25所述的编程方法，其中，在执行该编程操作期间，向该未被选择的字线施加通过电压，并向该被选字线施加编程电压。
33、一种快闪存储设备的编程方法，该方法包括：
提供存储设备，该存储设备包括位于漏极选择线和源极选择线之间的多条字线以及连接在位线和公共源极线之间的串；
对位于该漏极选择线和被选字线之间的第一沟道区进行预充电；
将位于该源极选择线和该被选字线之间的第二沟道区电连接到所述第一沟道区，以对该第二沟道区进行预充电；以及
通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
34、如权利要求33所述的编程方法，其中，该第一和第二沟道区被预充电为向所述位线施加的禁止编程电压。
35、如权利要求33所述的编程方法，其中，该存储单元中的被编程的存储单元被激活，以将该第二沟道区电连接到该第一沟道区。
36、如权利要求35所述的编程方法，其中，该被编程的存储单元连接到位于该被选字线和该漏极选择线之间的字线上。
37、如权利要求35所述的编程方法，其中，该被编程的存储单元连接到该被选字线以及位于该被选字线和该漏极选择线之间的字线上。
38、如权利要求35所述的编程方法，其中，激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。
39、如权利要求35所述的编程方法，其中，激活共享与该被选字线相邻并且在该被选字线和该漏极选择线之间的字线的被编程的存储单元。
40、如权利要求33所述的编程方法，其中，电连接该第一和第二沟道区，直到执行该编程操作为止。
41、如权利要求33所述的编程方法，其中，在执行该编程操作期间，向该未被选择的字线施加通过电压，并且向该被选字线施加编程电压。
42、一种快闪存储设备的编程方法，该方法包括：
提供存储设备，该存储设备包括位于漏极选择线和源极选择线之间的多条字线以及连接在位线和公共源极线之间的多个串；
向与第一串对应的沟道区施加接地电压，该第一串包括连接到该字线的存储单元中的要被编程的存储单元；
对第二串的、位于该漏极选择线和被选字线之间的第一沟道区进行预充电；
将位于该源极选择线和该被选字线之间的第二沟道区电连接到在该第二串中的第一沟道区，以对该第二沟道区进行预充电；以及
通过向被选字线施加编程电压并向未被选择的字线施加通过电压来执行编程操作。
43、如权利要求42所述的编程方法，其中，该第一和第二沟道区被预充电为向该位线施加的禁止编程电压。
44、如权利要求42所述的编程方法，其中，该被编程的存储单元被激活，以将该第二沟道区电连接到该第一沟道区。
45、如权利要求44所述的编程方法，其中，该被编程的存储单元连接到位于该被选字线和该漏极选择线之间的字线上。
46、如权利要求44所述的编程方法，其中，该被编程的存储单元连接到该被选字线以及位于该被选字线和该漏极选择线之间的字线上。
47、如权利要求44所述的编程方法，其中，激活共享位于该被选字线和该漏极选择线之间的字线的被编程的存储单元。
48、如权利要求44所述的编程方法，其中，激活共享与该被选字线相邻并且在该被选字线和该漏极选择线之间的字线的被编程的存储单元。
49、如权利要求42所述的编程方法，其中，电连接该第一和第二沟道区，直到执行该编程操作为止。
50、如权利要求42所述的编程方法，其中，在执行该编程操作期间，向该未被选择的字线施加通过电压，并且向该被选字线施加编程电压。
CN200810083504.9A 2007-09-10 2008-03-06 快闪存储设备的编程方法 Expired - Fee Related CN101388251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR91541/07 2007-09-10
KR1020070091541A KR100894784B1 (ko) 2007-09-10 2007-09-10 플래시 메모리 소자의 프로그램 방법

Publications (2)

Publication Number Publication Date
CN101388251A true CN101388251A (zh) 2009-03-18
CN101388251B CN101388251B (zh) 2014-04-09

Family

ID=40431659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810083504.9A Expired - Fee Related CN101388251B (zh) 2007-09-10 2008-03-06 快闪存储设备的编程方法

Country Status (3)

Country Link
US (1) US8625359B2 (zh)
KR (1) KR100894784B1 (zh)
CN (1) CN101388251B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269598A (zh) * 2017-01-03 2018-07-10 爱思开海力士有限公司 半导体器件、半导体器件的操作方法和存储系统
CN112820329A (zh) * 2021-01-19 2021-05-18 长江存储科技有限责任公司 存储器的编程操作方法及装置
WO2022170480A1 (en) * 2021-02-09 2022-08-18 Yangtze Memory Technologies Co., Ltd. Improving read time of three-dimensional memory device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090120205A (ko) * 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
US9183940B2 (en) 2013-05-21 2015-11-10 Aplus Flash Technology, Inc. Low disturbance, power-consumption, and latency in NAND read and program-verify operations
WO2014210424A2 (en) 2013-06-27 2014-12-31 Aplus Flash Technology, Inc. Novel nand array architecture for multiple simultaneous program and read
WO2015013689A2 (en) 2013-07-25 2015-01-29 Aplus Flash Technology, Inc. Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations
US9293205B2 (en) 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes
US9613704B2 (en) 2013-12-25 2017-04-04 Aplus Flash Technology, Inc 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify
WO2016014731A1 (en) 2014-07-22 2016-01-28 Aplus Flash Technology, Inc. Yukai vsl-based vt-compensation for nand memory
JP2016170834A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体記憶装置
KR102469684B1 (ko) * 2016-06-30 2022-11-22 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715194A (en) * 1996-07-24 1998-02-03 Advanced Micro Devices, Inc. Bias scheme of program inhibit for random programming in a nand flash memory
US20020118569A1 (en) * 2000-12-28 2002-08-29 Samsung Electronics Co., Ltd. Method of programming non-volatile semiconductor memory device
US20040080980A1 (en) * 2002-10-23 2004-04-29 Chang-Hyun Lee Methods of programming non-volatile semiconductor memory devices including coupling voltages and related devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145475B1 (ko) * 1995-03-31 1998-08-17 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR100297602B1 (ko) * 1997-12-31 2001-08-07 윤종용 비휘발성메모리장치의프로그램방법
KR100303780B1 (ko) 1998-12-30 2001-09-24 박종섭 디디알 에스디램에서의 데이터 우선 순위 결정 장치
JP3863330B2 (ja) 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP4005000B2 (ja) 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
KR100630535B1 (ko) 2004-03-23 2006-09-29 에스티마이크로일렉트로닉스 엔.브이. 멀티 레벨 낸드 플래시 메모리 셀의 독출 방법 및 회로
US7170793B2 (en) * 2004-04-13 2007-01-30 Sandisk Corporation Programming inhibit for non-volatile memory
KR20060064152A (ko) * 2004-12-08 2006-06-13 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR100739946B1 (ko) * 2004-12-27 2007-07-16 주식회사 하이닉스반도체 더미 워드라인을 구비한 낸드 플래시 메모리 장치
JP2006240655A (ja) 2005-03-02 2006-09-14 Tatsuno Corp 地下タンク管理システム
KR100861647B1 (ko) * 2006-04-06 2008-10-02 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 채널 부스팅 전압 측정 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715194A (en) * 1996-07-24 1998-02-03 Advanced Micro Devices, Inc. Bias scheme of program inhibit for random programming in a nand flash memory
US20020118569A1 (en) * 2000-12-28 2002-08-29 Samsung Electronics Co., Ltd. Method of programming non-volatile semiconductor memory device
US20040080980A1 (en) * 2002-10-23 2004-04-29 Chang-Hyun Lee Methods of programming non-volatile semiconductor memory devices including coupling voltages and related devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269598A (zh) * 2017-01-03 2018-07-10 爱思开海力士有限公司 半导体器件、半导体器件的操作方法和存储系统
CN108269598B (zh) * 2017-01-03 2021-06-22 爱思开海力士有限公司 半导体器件、半导体器件的操作方法和存储系统
CN112820329A (zh) * 2021-01-19 2021-05-18 长江存储科技有限责任公司 存储器的编程操作方法及装置
WO2022170480A1 (en) * 2021-02-09 2022-08-18 Yangtze Memory Technologies Co., Ltd. Improving read time of three-dimensional memory device
US11594284B2 (en) 2021-02-09 2023-02-28 Yangtze Memory Technologies Co., Ltd. Read time of three-dimensional memory device

Also Published As

Publication number Publication date
US8625359B2 (en) 2014-01-07
US20090067242A1 (en) 2009-03-12
CN101388251B (zh) 2014-04-09
KR20090026509A (ko) 2009-03-13
KR100894784B1 (ko) 2009-04-24

Similar Documents

Publication Publication Date Title
CN101388251B (zh) 快闪存储设备的编程方法
JP6400547B2 (ja) メモリデバイス
US7733702B2 (en) Semiconductor memory device and method of erasing data therein
KR101001449B1 (ko) 불휘발성 소자의 독출 동작 방법
KR100885785B1 (ko) 플래시 메모리 소자의 프로그램 방법
KR101119343B1 (ko) 반도체 메모리 장치의 프로그램 방법
US8971109B2 (en) Semiconductor memory device and method of operating the same
US8891314B2 (en) Semiconductor memory device and operating method thereof
JP2016062623A (ja) 半導体記憶装置
KR20130044693A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20120079737A (ko) 반도체 메모리 장치 및 그 구동 방법
US7768833B2 (en) Method of programming non-volatile memory device
JPWO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
KR20110002243A (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20100098145A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR20130101858A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
KR20160012888A (ko) 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치
KR102064514B1 (ko) 반도체 메모리 장치의 동작 방법
KR20090052507A (ko) 플래시 메모리 소자의 동작 방법
JP5081755B2 (ja) 不揮発性半導体記憶装置とその読み出し方法
KR20100013956A (ko) 플래시 메모리 소자 및 이의 프로그램 방법
KR100905868B1 (ko) 플래시 메모리 소자의 동작 방법
KR20130070929A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20100028191A (ko) 불휘발성 메모리 소자 및 그 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409

Termination date: 20170306