JP6222919B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6222919B2
JP6222919B2 JP2012259580A JP2012259580A JP6222919B2 JP 6222919 B2 JP6222919 B2 JP 6222919B2 JP 2012259580 A JP2012259580 A JP 2012259580A JP 2012259580 A JP2012259580 A JP 2012259580A JP 6222919 B2 JP6222919 B2 JP 6222919B2
Authority
JP
Japan
Prior art keywords
film
conductive film
insulating film
transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012259580A
Other languages
English (en)
Other versions
JP2013138191A (ja
JP2013138191A5 (ja
Inventor
誠一 米田
誠一 米田
拓郎 王丸
拓郎 王丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012259580A priority Critical patent/JP6222919B2/ja
Publication of JP2013138191A publication Critical patent/JP2013138191A/ja
Publication of JP2013138191A5 publication Critical patent/JP2013138191A5/ja
Application granted granted Critical
Publication of JP6222919B2 publication Critical patent/JP6222919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導体装置およびその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン系半導体膜が知られているが、近年では酸化物半導体膜が注目されている。
例えば、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム、ガリウムおよび亜鉛を含む非晶質酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照。）。
酸化物半導体膜中の電子移動度が高いため、酸化物半導体膜を用いたトランジスタは、非晶質シリコン膜を用いたトランジスタと比べて動作速度が大幅に向上する。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
また、酸化物半導体膜を用いたトランジスタの特性を応用したメモリが提案されている（特許文献２参照。）。なお、酸化物半導体膜は、スパッタリング法などの薄膜形成技術によって成膜することが可能である。また、酸化物半導体膜を用いたトランジスタは、３５０℃以下程度の低温工程にて作製可能である。そのため、酸化物半導体膜を用いたトランジスタは、他のトランジスタに重畳して作製するための制約が少なく、セル面積を縮小することができる。
酸化物半導体膜を用いたトランジスタは、水素などの不純物および酸素欠損に起因してキャリアが生成され、トランジスタのしきい値電圧（Ｖｔｈ）を負方向へシフトさせてしまうことがある。そこで、フロントゲート電極に対してバックゲート電極を設けた酸化物半導体層の上下にゲート電極を有するトランジスタの構造とすることで、酸化物半導体膜を用いたトランジスタのＶｔｈを制御することが検討されている（特許文献３参照。）。
特開２００６−１６５５２８号公報 特開２０１１−１５１３８３号公報 特開２０１０−２８３３３８号公報
酸化物半導体層の上下にゲート電極を有するトランジスタは、フロントゲート電極（第１のゲート電極ともいう。）およびバックゲート電極（第２のゲート電極ともいう。）を形成するために工程数が増大してしまう。
また、半導体装置において、酸化物半導体膜を用いたトランジスタを複数重畳して設けることでトランジスタ一つ当たりの面積を縮小することが可能であるが、酸化物半導体層の上下にゲート電極を有するトランジスタを、他の酸化物半導体層の上下にゲート電極を有するトランジスタと少なくとも一部を重畳して設ける場合、各トランジスタごとに第２のゲート電極を設けることになる。
そこで、本発明の一態様は、酸化物半導体層の上下にゲート電極を有するトランジスタを、酸化物半導体層の上下にゲート電極を有するトランジスタと重畳する半導体装置において、当該半導体装置の歩留まりを高めることを課題の一とする。また、当該半導体装置を作製するにあたり、工程数の増大を抑制することを課題の一とする。
本発明の一態様は、酸化物半導体層の上下にゲート電極を有する第１のトランジスタと、当該第１のトランジスタに少なくとも一部を重畳して設けられた酸化物半導体層の上下にゲート電極を有する第２のトランジスタと、を有し、第１のトランジスタおよび第２のトランジスタの第２のゲート電極として機能する導電膜を共通化した半導体装置である。
なお、第２のゲート電極は、第１のトランジスタおよび第２のトランジスタのＶｔｈを制御するだけではなく、第１のトランジスタおよび第２のトランジスタそれぞれの第１のゲート電極から印加される電界の干渉を低減する効果も奏する。
また、本発明の一態様は、第２のトランジスタ上に上面が平坦である絶縁膜が設けられ、当該絶縁膜上に第１のトランジスタと同様の構造を有する第３のトランジスタが設けられ、第３のトランジスタに少なくとも一部を重畳して第２のトランジスタと同様の構造を有する第４のトランジスタが設けられ、第３のトランジスタおよび第４のトランジスタの第２のゲート電極として機能する導電膜を共通化した半導体装置である。
前述したように、第１のトランジスタ、第２のトランジスタを一つの構造として、当該構造を複数積層して設けることができる。具体的には、この構造を２段以上１０段以下、好ましくは３段以上２０段以下、さらに好ましくは５段以上５０段以下の範囲で重畳して設けてもよい。もちろん、この範囲を超えて当該構造を積層して設けても構わない。
以上のような構造を複数積層する場合、トランジスタ２個ごとに、第２のゲート電極として機能する導電膜を設けることになる。そのため、第２のゲート電極を設けるための工程数を低減することができる。また、１段につき、第２のゲート電極として機能する導電膜を１層省くことができる。従って、構造を複数積層して設ける場合、半導体装置の作製途中での応力による破損を抑制でき、より多くのトランジスタを有する半導体装置を作製することができる。即ち、半導体装置の高集積化および歩留まりの向上が可能となる。そして、このように構造を複数積層しても、第２のゲート電極の効果で電界の干渉を低減できる。
なお、本発明の一態様である半導体装置は、メモリに好適である。これは、メモリセルを複数重畳して設けることにより、セル面積を縮小できるためである。
または、本発明の一態様は、絶縁表面上に設けられた第１のトランジスタと、第１のトランジスタと少なくとも一部が重畳して設けられた第２のトランジスタと、を有し、第１のトランジスタは、第１の導電膜と、第１の導電膜上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた第１の酸化物半導体膜と、第１の酸化物半導体膜と少なくとも一部が接して設けられた第２の導電膜および第３の導電膜と、第２の導電膜、第３の導電膜および第１の酸化物半導体膜上に設けられた第２の絶縁膜と、第２の絶縁膜上に設けられた第４の導電膜と、を有し、第２のトランジスタは、第４の導電膜と、第４の導電膜上に設けられた第３の絶縁膜と、第３の絶縁膜上に設けられた第２の酸化物半導体膜と、第２の酸化物半導体膜と少なくとも一部を接して設けられた第５の導電膜および第６の導電膜と、第５の導電膜、第６の導電膜および第２の酸化物半導体膜上に設けられた第４の絶縁膜と、第４の絶縁膜上に設けられた第７の導電膜と、を有し、第１の酸化物半導体膜は、少なくとも一部が第１の導電膜および第４の導電膜と重畳し、第２の酸化物半導体膜は、少なくとも一部が第４の導電膜および第７の導電膜と重畳する半導体装置である。なお、第２のトランジスタの第７の導電膜および第４の絶縁膜上に、上面の平坦である第５の絶縁膜が設けられると好ましい。
または、本発明の一態様は、第１のトランジスタおよび第２のトランジスタを有する第１の構造上に、第１の構造と同様の構造である第２の構造を有する半導体装置である。
ここで、第１の導電膜の少なくとも一部が第１のトランジスタの第１のゲート電極として機能し、第７の導電膜の少なくとも一部が第２のトランジスタの第１のゲート電極として機能し、第４の導電膜の少なくとも一部が第１のトランジスタの第２のゲート電極として機能し、第４の導電膜の少なくとも一部が第２のトランジスタの第２のゲート電極として機能する。
または、本発明の一態様は、絶縁表面上に設けられた第１の導電膜と、第１の導電膜上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられ、第１の導電膜と少なくとも一部が重畳する第１の酸化物半導体膜と、第１の酸化物半導体膜上に設けられた第２の導電膜および第３の導電膜と、第２の導電膜、第３の導電膜および第１の酸化物半導体膜上に設けられた第２の絶縁膜と、第２の絶縁膜上に設けられ、第２の導電膜と少なくとも一部が重畳する第４の導電膜と、第２の絶縁膜上に設けられ、第１の酸化物半導体膜と少なくとも一部が重畳する第５の導電膜と、第２の絶縁膜、第４の導電膜および第５の導電膜上に設けられた第３の絶縁膜と、第３の絶縁膜上に設けられ、第５の導電膜と少なくとも一部が重畳する第２の酸化物半導体膜と、第２の酸化物半導体膜上に設けられた第６の導電膜および第７の導電膜と、第６の導電膜、第７の導電膜および第２の酸化物半導体膜上に設けられた第４の絶縁膜と、第４の絶縁膜上に設けられ、第６の導電膜と少なくとも一部が重畳する第８の導電膜と、第４の絶縁膜上に設けられ、第２の酸化物半導体膜と少なくとも一部が重畳する第９の導電膜と、第４の絶縁膜、第８の導電膜および第９の導電膜上に設けられた第５の絶縁膜と、第５の絶縁膜上に設けられた第１０の導電膜と、を有する半導体装置である。なお、第２の絶縁膜、第３の絶縁膜、第２の酸化物半導体膜、第７の導電膜、第４の絶縁膜および第５の絶縁膜は、第３の導電膜に達する開口部を有し、該開口部を介して、第１０の導電膜が第３の導電膜と接する。なお、第１０の導電膜上に、上面の平坦である第６の絶縁膜が設けられると好ましい。
または、本発明の一態様は、絶縁表面上に設けられた第１の導電膜と、第１の導電膜上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられ、第１の導電膜と少なくとも一部が重畳する第１の酸化物半導体膜と、第１の酸化物半導体膜上に設けられた第２の導電膜および第３の導電膜と、第２の導電膜、第３の導電膜および第１の酸化物半導体膜上に設けられた第２の絶縁膜と、第２の絶縁膜上に設けられ、第２の導電膜と少なくとも一部が重畳する第４の導電膜と、第２の絶縁膜上に設けられ、第１の酸化物半導体膜と少なくとも一部が重畳する第５の導電膜と、第２の絶縁膜、第４の導電膜および第５の導電膜上に設けられた第３の絶縁膜と、第３の絶縁膜上に設けられ、第４の導電膜と少なくとも一部が重畳する第６の導電膜と、第３の絶縁膜上に設けられた第７の導電膜と、第３の絶縁膜、第６の導電膜および第７の導電膜上に設けられ、第５の導電膜と少なくとも一部が重畳する第２の酸化物半導体膜と、第６の導電膜、第７の導電膜および第２の酸化物半導体膜上に設けられた第４の絶縁膜と、第４の絶縁膜上に設けられ、第２の酸化物半導体膜と少なくとも一部が重畳する第８の導電膜と、第８の導電膜上に設けられた第５の絶縁膜と、第５の絶縁膜上に設けられた第９の導電膜と、を有する半導体装置である。なお、第２の絶縁膜、第３の絶縁膜、第２の酸化物半導体膜、第７の導電膜、第４の絶縁膜および第５の絶縁膜は、第３の導電膜に達する開口部を有し、該開口部を介して、第９の導電膜が第３の導電膜と接する。なお、第９の導電膜上に、上面の平坦である第６の絶縁膜が設けられると好ましい。
異なる２個の酸化物半導体層の上下にゲート電極を有するトランジスタ間で第２のゲート電極として機能する導電膜を共通化することで、半導体装置の高集積化および歩留まりの向上が可能となる。また、当該半導体装置を作製するにあたり、工程数の増大を抑制することができる。
本発明の一態様に係る半導体装置の例を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の例を示す上面図および断面図。 本発明の一態様に係る半導体装置に対応する回路図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の例を示す断面図。 本発明の一態様に係る半導体装置の例を示す上面図および断面図。 本発明の一態様に係る半導体装置の例を示す断面図。 本発明の一態様に係る電子機器を示す斜視図。 トランジスタの構造を説明する上面図および断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書において、トランジスタのソースとドレインは、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によってそれらを区別しない。したがって、ソースとされている部分をドレインと読み替えることもできる。
また、電圧は、ある電位と、基準の電位（例えばグラウンド電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。また、電位ＶＨ、電位ＶＤＤ、電位ＧＮＤなどのように電位を表記したとしても、厳密に電位ＶＨ、電位ＶＤＤ、電位ＧＮＤとなっていないことがある。よって、電位ＶＨ、電位ＶＤＤ、電位ＧＮＤは、電位ＶＨ近傍、電位ＶＤＤ近傍、電位ＧＮＤ近傍と置き換えることができる。なお、「接地する」と「ＧＮＤに接続する」は同義である。
本明細書においては「接続する」と表現される場合であっても、現実の回路においては物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置について、図１乃至図６を用いて説明する。
図１（Ａ）は、本発明の一態様に係る半導体装置の上面図である。なお、図１（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂが図１（Ｂ）である。図１（Ａ）では、簡単のため、重畳して隠れている膜および絶縁膜などを省略して示す。
図１（Ｂ）に示す半導体装置は、基板１０１上に設けられた第１の絶縁膜１０２上に設けられた第１の導電膜１０４ａと、第１の導電膜１０４ａおよび第１の絶縁膜１０２上に設けられた第２の絶縁膜１１２ａと、第２の絶縁膜１１２ａ上に設けられ、第１の導電膜１０４ａと少なくとも一部が重畳する第１の酸化物半導体膜１０６ａと、第１の酸化物半導体膜１０６ａ上に設けられた第２の導電膜１１６ａおよび第３の導電膜１２６ａと、第２の導電膜１１６ａ、第３の導電膜１２６ａおよび第１の酸化物半導体膜１０６ａ上に設けられた第３の絶縁膜１１０ａと、第３の絶縁膜１１０ａ上に設けられ、第１の酸化物半導体膜１０６ａおよび第１の導電膜１０４ａと少なくとも一部が重畳する第４の導電膜１１４と、第３の絶縁膜１１０ａ上に設けられ、第４の導電膜１１４と上面の高さが揃っている第４の絶縁膜１２０ａと、第４の導電膜１１４および第４の絶縁膜１２０ａ上に設けられた第５の絶縁膜１１０ｂと、第５の絶縁膜１１０ｂ上に設けられ、第４の導電膜１１４と少なくとも一部が重畳する第２の酸化物半導体膜１０６ｂと、第２の酸化物半導体膜１０６ｂ上に設けられ、第２の導電膜１１６ａの少なくとも一部、および第３の導電膜１２６ａの少なくとも一部とそれぞれ重畳する第５の導電膜１１６ｂおよび第６の導電膜１２６ｂと、第５の導電膜１１６ｂ、第６の導電膜１２６ｂおよび第２の酸化物半導体膜１０６ｂ上に設けられた第６の絶縁膜１１２ｂと、第６の絶縁膜１１２ｂ上に設けられ、第２の酸化物半導体膜１０６ｂおよび第４の導電膜１１４と少なくとも一部が重畳する第７の導電膜１０４ｂと、を有する。なお、第７の導電膜１０４ｂおよび第６の絶縁膜１１２ｂ上に上面が平坦である第７の絶縁膜１２０ｂを設けると好ましい。
なお、図１（Ｂ）では、第１の導電膜１０４ａ、第４の導電膜１１４および第７の導電膜１０４ｂと、第２の導電膜１１６ａ、第３の導電膜１２６ａ、第５の導電膜１１６ｂおよび第６の導電膜１２６ｂとが重畳していないが、これに限定されない。例えば、第１の導電膜１０４ａ、第４の導電膜１１４および第７の導電膜１０４ｂと、第２の導電膜１１６ａ、第３の導電膜１２６ａ、第５の導電膜１１６ｂおよび第６の導電膜１２６ｂとが少なくとも一部において重畳していてもよい。
基板１０１に大きな制限はないが、少なくとも、後の熱処理に耐え得る程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。
また、基板１０１として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１０１の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１０１として用いる場合、縮みの小さいものを用いることが好ましい。例えば、基板１０１として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
また、基板１０１として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１０１に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
第１の絶縁膜１０２は、基板１０１に起因する不純物が、第１の酸化物半導体膜１０６ａに影響しないようにするために設ける。ただし、基板１０１が不純物を含まない場合は、第１の絶縁膜１０２を設けなくても構わない。
第１の絶縁膜１０２としては、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層で積層で用いればよい。
酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。ただし、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の組成は、その合計が１００原子％を超えない値をとる。
第１の導電膜１０４ａの少なくとも一部は、第１の酸化物半導体膜１０６ａを用いたトランジスタにおいて第１のゲート電極として機能する。例えば、第１の導電膜１０４ａとしては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で積層で用いればよい。または、少なくともＩｎおよびＺｎを含む酸化物または酸窒化物を用いても構わない。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ化合物などを用いればよい。
第２の絶縁膜１１２ａの少なくとも一部は、ゲート絶縁膜として機能する。例えば、第２の絶縁膜１１２ａとしては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層で積層で用いればよい。
第１の酸化物半導体膜１０６ａは、第１の導電膜１０４ａと重畳する領域にチャネル領域を有する。なお、チャネル領域とは、ゲート電極の電界によりチャネルが形成される領域をいう。チャネルが形成されると、ソースおよびドレイン間に電圧を印加することで電流が流れる。
第１の酸化物半導体膜１０６ａとして、例えば、Ｉｎ−Ｍ−Ｚｎ−Ｏ化合物を用いればよい。ここで、金属元素Ｍは酸素との結合エネルギーがＩｎおよびＺｎよりも高い元素である。または、Ｉｎ−Ｍ−Ｚｎ−Ｏ化合物から酸素が脱離することを抑制する機能を有する元素である。金属元素Ｍの作用によって、酸化物半導体膜の酸素欠損の生成が抑制される。そのため、酸素欠損に起因するトランジスタの特性の変動を低減することができ、信頼性の高いトランジスタを得ることができる。
金属元素Ｍは、具体的にはＡｌ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｓｎ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、ＴａまたはＷとすればよく、好ましくはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、ＣｅまたはＨｆとする。金属元素Ｍは、前述の元素から一種または二種以上選択すればよい。また、金属元素Ｍの代わりにＳｉまたはＧｅを用いても構わない。
第１の酸化物半導体膜１０６ａは、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、第１の酸化物半導体膜１０６ａは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に非晶質部および結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因するキャリア移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または表面に垂直な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、第１の酸化物半導体膜１０６ａの表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜（ここでは第１の酸化物半導体膜１０６ａおよび第２の酸化物半導体膜１０６ｂ）は、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが好ましい。トランジスタの作製工程において、これらの不純物が混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましく、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理（Ｎ２Ｏプラズマ処理など）を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜の銅濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜のアルミニウム濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜の塩素濃度は、２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素雰囲気で成膜すると、例えば成膜温度を３００℃以上としても、膜中からＺｎ放出がすることが抑制される。
酸化物半導体膜は水素などの不純物が十分に除去されることにより、高純度化されたものであることが好ましい。または、十分な酸素が供給されて酸素が過飽和の状態とされたものであることが好ましい。具体的には、酸化物半導体膜の水素濃度は５×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこむように余剰酸素を含む絶縁膜（ＳｉＯｘなど）を接して設ける。
また、余剰酸素を含む絶縁膜の水素濃度もトランジスタの特性に影響を与えるため重要である。
以下に、トランジスタの特性に与える、余剰酸素を含む絶縁膜中の水素濃度の影響について説明する。
まずは、余剰酸素を含む絶縁膜中に意図的に水素を添加し、その水素濃度をＳＩＭＳにより測定した。
以下に試料の作製方法を示す。
まず、ガラス基板を準備し、当該ガラス基板上に酸化シリコン膜をスパッタリング法にて厚さ３００ｎｍ成膜した。
酸化シリコン膜は、石英ターゲットを用い、圧力を０．４Ｐａ、電力を１．５ｋＷ（１３．５６ＭＨｚ）、成膜時の基板温度を１００℃として成膜した。
試料は４種類用意した。なお、各試料は、酸化シリコン膜の成膜に用いる成膜ガスである酸素ガス（Ｏ２）、重水素ガス（Ｄ２）およびアルゴンガス（Ａｒ）の流量が異なる以外は同様とした。
表１に、試料名と、酸化シリコン膜の成膜に用いた各成膜ガスの流量と、酸化シリコン膜中の３０ｎｍの深さにおけるＤ（重水素原子）濃度およびＨ（水素原子）濃度を示す。なお、各試料の成膜ガス中のＤ２割合（Ｄ２／（Ｏ２＋Ａｒ＋Ｄ２））は、試料１が０体積％、試料２が０．００５体積％、試料３が０．５０体積％、試料４が２．５０体積％とした。
Figure 0006222919
表１より、成膜ガス中のＤ２割合が高いほど酸化シリコン膜中に含まれるＤ濃度が高いことがわかった。
次に、表１で示した試料１乃至試料４を用いて、トランジスタを作製した。
図１９（Ａ）は測定に用いたトランジスタの上面図である。図１９（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図を図１９（Ｂ）に示す。なお、簡単のため、図１９（Ａ）においては、保護絶縁膜２１１８、ゲート絶縁膜２１１２、絶縁膜２１０２などを省略して示す。
図１９（Ｂ）に示すトランジスタは、基板２１００と、基板２１００上に設けられた余剰酸素を含む絶縁膜２１０２と、絶縁膜２１０２上に設けられた酸化物半導体膜２１０６と、酸化物半導体膜２１０６上に設けられた一対の電極２１１６と、酸化物半導体膜２１０６および一対の電極２１１６を覆って設けられたゲート絶縁膜２１１２と、ゲート絶縁膜２１１２を介して酸化物半導体膜２１０６と重畳して設けられたゲート電極２１０４と、ゲート電極２１０４およびゲート絶縁膜２１１２上に設けられた保護絶縁膜２１１８と、を有する。
ここで、絶縁膜２１０２は、表１で示した試料１乃至試料４のいずれかを用いた。なお、絶縁膜２１０２の厚さは３００ｎｍとした。
そのほか、基板２１００はガラス、酸化物半導体膜２１０６はＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］ターゲットを用いて成膜したもの）を厚さ２０ｎｍ、一対の電極２１１６はタングステン膜を厚さ１００ｎｍ、ゲート絶縁膜２１１２は酸化窒化シリコン膜を厚さ３０ｎｍ、ゲート電極２１０４は、ゲート絶縁膜２１１２側から窒化タンタル膜を厚さ１５ｎｍおよびタングステン膜を厚さ１３５ｎｍ、保護絶縁膜２１１８は酸化窒化シリコン膜を厚さ３００ｎｍとした。
以上のような構造を有するトランジスタに対し、ＢＴストレス試験を行った。なお、測定には、チャネル長（Ｌ）が１０μｍ、チャネル幅（Ｗ）が１０μｍ、ゲート電極２１０４と一対の電極２１１６のチャネル長方向の重なり（Ｌｏｖ）がそれぞれ１μｍ（合計２μｍ）であるトランジスタを用いた。実施したＢＴストレス試験の方法を以下に示す。
まず、基板温度２５℃において、トランジスタのドレイン電圧（Ｖｄ）を３Ｖとし、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖに掃引したときのドレイン電流（Ｉｄ）を測定した。このときのトランジスタの特性を、ＢＴ試験前のトランジスタの特性と呼ぶ。ここでは、ソース電位を基準とした電圧を示す。
次に、Ｖｄを０．１Ｖとし、Ｖｇを−６Ｖとし、基板温度１５０℃にて１時間保持した。
次に、基板温度２５℃において、Ｖｄを３Ｖとし、Ｖｇを−６Ｖから６Ｖに掃引したときのＩｄを測定した。このときのトランジスタの特性を、ＢＴストレス試験後のトランジスタの特性と呼ぶ。
ＢＴストレス試験前およびＢＴストレス試験後における、しきい値電圧（Ｖｔｈ）および電界効果移動度（μＦＥ）を表２に示す。なお、表２に示す試料名は、表１に示す試料名と対応しており、絶縁膜２１０２の条件は表１の記載を参照する。
Figure 0006222919
表２より、試料４は、ＢＴストレス試験後にμＦＥが大幅に低下していることがわかった。
また、さらにＬが小さいトランジスタについて、トランジスタの特性を測定したところ、試料４は他の試料と比べ、Ｖｔｈのマイナス方向のばらつきが大きくなった。
以上に示すように、酸化シリコン膜が酸化物半導体膜と接する構造のトランジスタにおいて、酸化シリコン膜中のＤ濃度が７．２×１０２０ａｔｏｍｓ／ｃｍ３であるとき、トランジスタに特性異常が生じることがわかった。
このように、余剰酸素を含む絶縁膜の水素濃度が、７．４×１０２０ａｔｏｍｓ／ｃｍ３以上（Ｄ濃度が７．２×１０２０ａｔｏｍｓ／ｃｍ３＋Ｈ濃度１．９×１０１９ａｔｏｍｓ／ｃｍ３以上）である場合には、トランジスタの特性は、バラツキの増大、Ｌ長依存性の増大が見られることがわかる。さらにＢＴストレス試験において、トランジスタの特性が大きく劣化するため、余剰酸素を含む絶縁膜の水素濃度は、７．４×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。具体的には、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、かつ、余剰酸素を含む絶縁膜の水素濃度は、７．４×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
さらに酸化物半導体膜を包み、かつ、余剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング層（ＡｌＯｘなど）を設けると好ましい。
余剰酸素を含む絶縁膜またはブロッキング層で酸化物半導体膜を包み込むことで、酸化物半導体膜において化学量論的組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜が化学量論的組成がＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であるＩＧＺＯの場合、ＩＧＺＯに含まれる酸素の原子数比は４より多い状態となる。
酸素を十分含み、高純度化された酸化物半導体膜は、バンドギャップが２．８ｅＶ〜３．２ｅＶ程度であり、少数キャリアが１×１０−９個／ｃｍ３程度と極めて少なく、多数キャリアはトランジスタのソースから来るのみである。そのため、当該酸化物半導体膜を用いたトランジスタはアバランシェブレークダウンがない。
また、当該酸化物半導体膜を用いたトランジスタは、ゲート電極の電界がＦＥＴのチャネル領域を完全空乏化するため、例えばチャネル長が３μｍ、チャネル幅が１μｍのときのオフ電流は、８５℃〜９５℃において１×１０−２３Ａ以下とすることができ、かつ室温では１×１０−２５Ａ以下とすることができる。
第２の導電膜１１６ａの少なくとも一部、および第３の導電膜１２６ａの少なくとも一部は、それぞれ第１の酸化物半導体膜１０６ａを用いたトランジスタのソース電極およびドレイン電極として機能する。第２の導電膜１１６ａおよび第３の導電膜１２６ａは、第１の導電膜１０４ａとして示した導電膜から選択して用いればよい。
第３の絶縁膜１１０ａの少なくとも一部は、ゲート絶縁膜として機能する。第３の絶縁膜１１０ａは、第２の絶縁膜１１２ａとして示した絶縁膜から選択して用いればよい。
第４の導電膜１１４は、第１の酸化物半導体膜１０６ａを用いたトランジスタにおいて第２のゲート電極として機能する。第４の導電膜１１４は、第１の導電膜１０４ａとして示した導電膜から選択して用いればよい。
なお、第４の導電膜１１４および第１の導電膜１０４ａに印加される電圧のバランスによって、第１の酸化物半導体膜１０６ａにチャネルが形成される場合もあり、形成されない場合もある。例えば、第４の導電膜１１４に負の電圧を印加した場合、第１の導電膜１０４ａにトランジスタのＶｔｈに相当する電圧を印加しても第１の酸化物半導体膜１０６ａにチャネルは形成されない。この場合、第１の導電膜１０４ａに、トランジスタのＶｔｈよりも第４の導電膜１１４に印加した負の電圧に相当する分だけ高い電圧を印加するとチャネルが形成される。これは、第４の導電膜１１４と第１の導電膜１０４ａを置き換えても同様である。なお、述べるまでもないが、第１のゲート電極および第２のゲート電極に印加する電圧のバランスは、ゲート絶縁膜の厚さや誘電率によって変化する。
従って、トランジスタがノーマリーオン（Ｖｔｈが負）の特性を有する場合、第１の導電膜１０４ａまたは第４の導電膜１１４に、Ｖｔｈを正にするために十分な負の電圧を印加することでノーマリーオフ（Ｖｔｈが正）の特性を得ることができる。好ましくは、第４の導電膜１１４によって、トランジスタのＶｔｈを制御する。
第４の絶縁膜１２０ａは、平坦化膜として機能する。従って、第４の絶縁膜１２０ａよりも上に設けられる膜が、第４の絶縁膜１２０ａよりも下に設けられる膜によって生じる凹凸の影響を受けにくくなる。そのため、凹凸の影響による耐圧の低下、段切れなどを防止することができる。即ち、第４の絶縁膜１２０ａは、半導体装置の凹凸を軽減する機能を有する絶縁膜である。ただし、第４の絶縁膜１２０ａよりも下に設けられる膜によって生じる凹凸が軽微な場合、第４の絶縁膜１２０ａを設けなくてもよい。
第４の絶縁膜１２０ａは、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁膜から一種以上選択して、単層で積層で用いればよい。
また、第４の絶縁膜１２０ａとして、アクリル、エポキシ、ポリイミドなどの有機樹脂を用いてもよい。有機樹脂はスピンコート法などで形成可能であるため、比較的平坦な上面を得やすい。
第５の絶縁膜１１０ｂの少なくとも一部は、ゲート絶縁膜として機能する。第５の絶縁膜１１０ｂは、第２の絶縁膜１１２ａとして示した絶縁膜から選択して用いればよい。
第２の酸化物半導体膜１０６ｂは、第７の導電膜１０４ｂと重畳する領域にチャネル領域を有する。第２の酸化物半導体膜１０６ｂは、第１の酸化物半導体膜１０６ａとして示した化合物膜から選択して用いればよい。
第５の導電膜１１６ｂの少なくとも一部、および第６の導電膜１２６ｂの少なくとも一部は、それぞれ第２の酸化物半導体膜１０６ｂを用いたトランジスタにおいてソース電極およびドレイン電極として機能する。第５の導電膜１１６ｂおよび第６の導電膜１２６ｂは、第１の導電膜１０４ａとして示した導電膜から選択して用いればよい。
第６の絶縁膜１１２ｂは、ゲート絶縁膜として機能する。第６の絶縁膜１１２ｂは、第２の絶縁膜１１２ａとして示した絶縁膜から選択して用いればよい。
第７の導電膜１０４ｂの少なくとも一部は、第２の酸化物半導体膜１０６ｂを用いたトランジスタにおいて第１のゲート電極として機能する。第７の導電膜１０４ｂは、第１の導電膜１０４ａとして示した導電膜から選択して用いればよい。
なお、第４の導電膜１１４および第７の導電膜１０４ｂに印加される電圧のバランスによって、第２の酸化物半導体膜１０６ｂにチャネルが形成される場合もあり、形成されない場合もある。例えば、第４の導電膜１１４に負の電圧を印加した場合、第７の導電膜１０４ｂにトランジスタのＶｔｈに相当する電圧を印加しても第２の酸化物半導体膜１０６ｂにチャネルは形成されない。この場合、第７の導電膜１０４ｂに、トランジスタのＶｔｈよりも第４の導電膜１１４に印加した負の電圧に相当する分だけ高い電圧を印加するとチャネルが形成される。これは、第４の導電膜１１４と第７の導電膜１０４ｂを置き換えても同様である。
従って、トランジスタがノーマリーオンの特性を有する場合、第７の導電膜１０４ｂまたは第４の導電膜１１４に、Ｖｔｈを正にするために十分な負の電圧を印加することでノーマリーオフの特性を得ることができる。
このように、第４の導電膜１１４によって、第１の酸化物半導体膜１０６ａおよび第２の酸化物半導体膜１０６ｂのＶｔｈを制御することができる。即ち、一つの第２のゲート電極（ここでは第４の導電膜１１４）によって、第１の酸化物半導体膜１０６ａを用いたトランジスタ、第２の酸化物半導体膜１０６ｂを用いたトランジスタごとに第２のゲート電極を設けたことになる。従って、半導体装置において、酸化物半導体層の上下にゲート電極を有するトランジスタの第２のゲート電極を共通化することができる。
第７の絶縁膜１２０ｂは、平坦化膜として機能する。従って、第７の絶縁膜１２０ｂよりも上に設けられる膜が、第７の絶縁膜１２０ｂよりも下に設けられる膜によって生じる凹凸の影響を受けにくくなる。そのため、凹凸の影響による耐圧の低下、段切れなどを防止することができる。即ち、第７の絶縁膜１２０ｂは、半導体装置の凹凸を軽減する機能を有する絶縁膜である。
第７の絶縁膜１２０ｂを有することで、本実施の形態で示した半導体装置の構造（ここでは、第１の絶縁膜１０２から第７の絶縁膜１２０ｂまで）を複数積層して設けることができる。具体的には、この構造を２段以上１０段以下、好ましくは３段以上２０段以下、さらに好ましくは５段以上５０段以下の範囲で積層して設けてもよい。もちろん、この範囲を超えて当該構造を積層して設けても構わない。
本実施の形態で示した半導体装置の構造を複数積層する場合、トランジスタ２個ごとに、第２のゲート電極として機能する導電膜を設けることになる。そのため、第２のゲート電極を設けるための工程を低減することができる。また、１段につき、第２のゲート電極として機能する導電膜を１層省くことができる。従って、構造を複数積層して設ける場合、半導体装置の作製途中での応力による破損を抑制でき、より多くのトランジスタを有する半導体装置を作製することができる。即ち、半導体装置の高集積化および歩留まりの向上が可能となる。
次に、図１（Ｂ）に示した半導体装置の作製方法について、図２乃至図６を用いて説明する。
まず、基板１０１を準備する。
次に、基板１０１上に第１の絶縁膜１０２を成膜する（図２（Ａ）参照。）。第１の絶縁膜１０２は、例えば、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して第１の導電膜１０４ａ形成する（図２（Ｂ）参照。）導電膜は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
なお、本明細書において、単に「加工する」と記載する場合、例えば、フォトリソグラフィ工程により形成したレジストマスクを用いて、膜を所望の形状にすることを示す。
次に、第２の絶縁膜１１２ａを成膜する（図２（Ｃ）参照。）。第２の絶縁膜１１２ａは、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して第１の酸化物半導体膜１０６ａを形成する（図２（Ｄ）参照。）。酸化物半導体膜は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して第２の導電膜１１６ａおよび第３の導電膜１２６ａを形成する（図３（Ａ）参照。）。導電膜は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第３の絶縁膜１１０ａを成膜する（図３（Ｂ）参照。）。第３の絶縁膜１１０ａは、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して導電膜１２４を形成する（図３（Ｃ）参照。）。導電膜は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、絶縁膜１３０ａを成膜する（図４（Ａ）参照。）。絶縁膜１３０ａは、例えば、スピンコート法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、絶縁膜１３０ａおよび導電膜１２４を平坦になるように上面から除去していき、上面の揃った第４の絶縁膜１２０ａおよび第４の導電膜１１４を形成する（図４（Ｂ）参照。）。なお、絶縁膜１３０ａおよび導電膜１２４をあらかじめ十分な厚さで設けることにより、上面の揃った第４の絶縁膜１２０ａおよび第４の導電膜１１４の形成が容易になる。
なお、平坦になるよう上面から除去していく方法としては、例えば、化学的機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いればよい。
次に、第５の絶縁膜１１０ｂを成膜する（図４（Ｃ）参照。）。第５の絶縁膜１１０ｂは、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して第２の酸化物半導体膜１０６ｂを形成する（図５（Ａ）参照。）。酸化物半導体膜は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して第５の導電膜１１６ｂおよび第６の導電膜１２６ｂを形成する（図５（Ｂ）参照。）。導電膜は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第６の絶縁膜１１２ｂを成膜する（図６（Ａ）参照。）。第６の絶縁膜１１２ｂは、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、導電膜を成膜し、当該導電膜を加工して第７の導電膜１０４ｂを形成する（図６（Ｂ）参照。）。導電膜は、例えば、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第７の絶縁膜１２０ｂを成膜し、図１（Ｂ）に示す半導体装置を作製する。第７の絶縁膜１２０ｂは、例えば、スピンコート法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
なお、第７の絶縁膜１２０ｂの表面を平坦にするために、ＣＭＰなどで平坦化してもよい。
なお、第１の酸化物半導体膜１０６ａおよび第２の酸化物半導体膜１０６ｂを形成するための加工前後の工程において、１００℃以上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好ましくは２００℃以上３５０℃以下の温度で加熱処理を行ってもよい。また、第１の酸化物半導体膜１０６ａまたは第２の酸化物半導体膜１０６ｂとなる酸化物半導体膜を成膜する際、基板温度を１００℃以上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好ましくは２００℃以上３５０℃以下としてもよい。当該加熱処理または／および成膜方法によって、第１の酸化物半導体膜１０６ａおよび第２の酸化物半導体膜１０６ｂ中に含まれる水素、ハロゲン、主成分ではない金属元素、酸素欠損などを低減することができ、特性および信頼性の優れた半導体装置を作製することができる。
以上のようにして作製された半導体装置は、上面が平坦であるため、同様の構造を複数積層して設けることができる。例えば、図１７（Ａ）に示す第１の絶縁膜１０２から第７の絶縁膜１２０ｂまでをＡ構造（図１（Ｂ）に相当）としたとき、図１７（Ｂ）に示すように、Ａ構造を複数積層すればよい。従って、半導体装置の集積度を高めることができる。また、酸化物半導体層の上下にゲート電極を有するトランジスタの第２のゲート電極の層を少なくできるため、同様の構造を複数積層しても応力が高まることを抑制できる。即ち、集積度を高めても半導体装置の歩留まりが低下しない。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造の半導体装置について図７乃至図１５を用いて説明する。
図７（Ａ）は、本発明の一態様に係る半導体装置の上面図である。なお、図７（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂが図７（Ｂ）である。図７（Ａ）では、簡単のため、重畳して隠れている膜および絶縁膜などを省略して示す。
図７（Ｂ）に示す半導体装置は、基板２０１上に設けられた第１の絶縁膜２０２上に設けられた第１の導電膜２０４ａと、第１の導電膜２０４ａおよび第１の絶縁膜２０２上に設けられた第２の絶縁膜２１２ａと、第２の絶縁膜２１２ａ上に設けられ、第１の導電膜２０４ａと少なくとも一部が重畳する第１の酸化物半導体膜２０６ａと、第１の酸化物半導体膜２０６ａ上に設けられた第２の導電膜２１６ａおよび第３の導電膜２２６ａと、第２の導電膜２１６ａ、第３の導電膜２２６ａおよび第１の酸化物半導体膜２０６ａ上に設けられた第３の絶縁膜２１０ａと、第３の絶縁膜２１０ａ上に設けられ、第２の導電膜２１６ａと少なくとも一部が重畳する第４の導電膜２３４ａと、第３の絶縁膜２１０ａ上に設けられ、第１の酸化物半導体膜２０６ａおよび第１の導電膜２０４ａと少なくとも一部が重畳する第５の導電膜２１４と、第３の絶縁膜２１０ａ上に設けられ、第４の導電膜２３４ａおよび第５の導電膜２１４と上面の高さが揃っている第４の絶縁膜２２０ａと、第４の導電膜２３４ａ、第５の導電膜２１４および第４の絶縁膜２２０ａ上に設けられた第５の絶縁膜２１０ｂと、第５の絶縁膜２１０ｂ上に設けられ、第５の導電膜２１４と少なくとも一部が重畳する第２の酸化物半導体膜２０６ｂと、第２の酸化物半導体膜２０６ｂ上に設けられ、第２の導電膜２１６ａの少なくとも一部および第３の導電膜２２６ａの少なくとも一部とそれぞれ重畳する第６の導電膜２１６ｂおよび第７の導電膜２２６ｂと、第６の導電膜２１６ｂ、第７の導電膜２２６ｂおよび第２の酸化物半導体膜２０６ｂ上に設けられた第６の絶縁膜２１２ｂと、第６の絶縁膜２１２ｂ上に設けられ、第６の導電膜２１６ｂと少なくとも一部が重畳する第８の導電膜２３４ｂと、第６の絶縁膜２１２ｂ上に設けられ、第２の酸化物半導体膜２０６ｂおよび第５の導電膜２１４と少なくとも一部が重畳する第９の導電膜２０４ｂと、第８の導電膜２３４ｂ、第９の導電膜２０４ｂおよび第６の絶縁膜２１２ｂ上に設けられた第７の絶縁膜２２０ｂと、第７の絶縁膜２２０ｂ上に設けられた第１０の導電膜２６０と、を有する。なお、第７の絶縁膜２２０ｂ、第６の絶縁膜２１２ｂ、第７の導電膜２２６ｂ、第２の酸化物半導体膜２０６ｂ、第５の絶縁膜２１０ｂ、第４の絶縁膜２２０ａおよび第３の絶縁膜２１０ａには、第３の導電膜２２６ａに達する開口部が設けられており、該開口部を介して第１０の導電膜２６０と第３の導電膜２２６ａとが接する。なお、第１０の導電膜２６０および第７の絶縁膜２２０ｂ上に上面が平坦である第８の絶縁膜２２５を設けると好ましい。
ここで、基板２０１は基板１０１の記載を参照する。また、第１の絶縁膜２０２は第１の絶縁膜１０２の記載を参照する。第１の導電膜２０４ａは第１の導電膜１０４ａの記載を参照する。第２の絶縁膜２１２ａは第２の絶縁膜１１２ａの記載を参照する。第１の酸化物半導体膜２０６ａは第１の酸化物半導体膜１０６ａの記載を参照する。第２の導電膜２１６ａは第２の導電膜１１６ａの記載を参照する。第３の導電膜２２６ａは第３の導電膜１２６ａの記載を参照する。第３の絶縁膜２１０ａは第３の絶縁膜１１０ａの記載を参照する。第５の導電膜２１４は第４の導電膜１１４の記載を参照する。第４の絶縁膜２２０ａは第４の絶縁膜１２０ａの記載を参照する。第５の絶縁膜２１０ｂは第５の絶縁膜１１０ｂの記載を参照する。第２の酸化物半導体膜２０６ｂは第２の酸化物半導体膜１０６ｂの記載を参照する。第６の導電膜２１６ｂは第５の導電膜１１６ｂの記載を参照する。第７の導電膜２２６ｂは第６の導電膜１２６ｂの記載を参照する。第６の絶縁膜２１２ｂは第６の絶縁膜１１２ｂの記載を参照する。第９の導電膜２０４ｂは第７の導電膜１０４ｂの記載を参照する。第７の絶縁膜２２０ｂは第７の絶縁膜１２０ｂの記載を参照する。
第４の導電膜２３４ａは、第５の導電膜２１４と同一層として設けられる。
第８の導電膜２３４ｂは、第９の導電膜２０４ｂと同一層として設けられる。
第１０の導電膜２６０は、メモリのビット線として機能する。第１０の導電膜２６０は第７の導電膜２２６ｂと、側面で接する。第１０の導電膜２６０は、第２の導電膜２１６ａとして示した導電膜から選択して用いればよい。
また、第１の導電膜２０４ａおよび第９の導電膜２０４ｂはメモリのワード線として機能する。
また、第５の導電膜２１４は、第１の酸化物半導体膜２０６ａを用いたトランジスタおよび第２の酸化物半導体膜２０６ｂを用いたトランジスタにおいて第２のゲート電極として機能する。
上記のようにして形成される半導体装置の回路図を図８に示す。図８は、１個のキャパシタにつき１個のトランジスタが設けられるメモリの回路図である。
図７（Ｂ）と図８とを比較すると、第１の導電膜２０４ａの少なくとも一部は第１のワード線ＷＬ１として機能し、第４の導電膜２３４ａの少なくとも一部は第１の容量線ＣＬ１として機能し、第５の導電膜２１４の少なくとも一部はバックゲート線ＢＧとして機能し、第８の導電膜２３４ｂの少なくとも一部は第２の容量線ＣＬ２として機能し、第９の導電膜２０４ｂの少なくとも一部は第２のワード線ＷＬ２として機能し、第１０の導電膜２６０の少なくとも一部はビット線ＢＬとして機能する。
また、図８に示すキャパシタＣ１は、図７（Ｂ）に示すキャパシタ２７０ａに相当する。キャパシタ２７０ａは、第２の導電膜２１６ａの少なくとも一部、第３の絶縁膜２１０ａの少なくとも一部および第４の導電膜２３４ａの少なくとも一部から構成される。また、図８に示すキャパシタＣ２は、図７（Ｂ）に示すキャパシタ２７０ｂに相当する。キャパシタ２７０ｂは、第６の導電膜２１６ｂの少なくとも一部、第６の絶縁膜２１２ｂの少なくとも一部および第８の導電膜２３４ｂの少なくとも一部から構成される。
また、図８に示すトランジスタＴｒ１は、図７（Ｂ）に示すトランジスタ２７１ａに相当する。トランジスタ２７１ａは、第１の導電膜２０４ａの少なくとも一部、第１の酸化物半導体膜２０６ａの少なくとも一部、第２の導電膜２１６ａの少なくとも一部および第３の導電膜２２６ａの少なくとも一部、第５の導電膜２１４の少なくとも一部から構成される。また、図８に示すトランジスタＴｒ２は、図７（Ｂ）に示すトランジスタ２７１ｂに相当する。トランジスタ２７１ｂは、第９の導電膜２０４ｂの少なくとも一部、第２の酸化物半導体膜２０６ｂの少なくとも一部、第６の導電膜２１６ｂの少なくとも一部および第７の導電膜２２６ｂの少なくとも一部、第５の導電膜２１４の少なくとも一部から構成される。
ここで、メモリセルＭＣ１は、トランジスタＴｒ１およびキャパシタＣ１を有する。また、メモリセルＭＣ２は、トランジスタＴｒ２およびキャパシタＣ２を有する。
なお、メモリセルＭＣ１とメモリセルＭＣ２とは少なくとも一部を重畳して設けられる。ここで、図７（Ａ）では、メモリセル２８０のセル面積が２Ｆ×４Ｆであるため８Ｆ２となるが、これはメモリセルＭＣ１およびメモリセルＭＣ２を含む面積である。従って、メモリセルＭＣ１とメモリセルＭＣ２とが完全に重なって設けられる場合、メモリセル１個あたりのセル面積は、８Ｆ２の半分である４Ｆ２と見なせる。
なお、図７（Ｂ）に示す半導体装置は、最上層が上面が平坦な第８の絶縁膜２２５を有する。そのため、図７（Ｂ）に示す半導体装置の構造と同様の構造を複数積層して設けることができる。即ち、図７（Ｂ）に示す半導体装置の構造を２段積層する場合、面積８Ｆ２に対しメモリセルが完全に重なって４個設けられることで、メモリセル１個あたりのセル面積は４分の１である２Ｆ２と見なせる。
このように、図７（Ｂ）に示す半導体装置の構造を複数積層して設けることで、メモリセル１個あたりのセル面積を縮小することができ、単位面積あたりの記憶容量の大きいメモリを作製することができる。また、集積度を高めても半導体装置の歩留まりが低下しない。
なお、図８はメモリの一部を示した回路図であるが、これを拡張し、メモリセルＭＣ１およびメモリセルＭＣ２を同一平面に複数並べたメモリセルアレイを構成することができる。
以下に、メモリセルアレイへのデータの書き込み方法および読み出し方法について説明する。
メモリセルアレイへのデータの書き込み方法について説明する。データの書き込みはメモリセルごとに行う。具体的には、任意に選択した行のワード線の電位をＶＨ（トランジスタのしきい値電圧（Ｖｔｈ）にＶＤＤ（電源電位）を加えたよりも高い電位）とし、それ以外の行のワード線の電位をＧＮＤ（またはＧＮＤ以下）とする。次に、任意に選択した列のビット線をＶＤＤとし、それ以外の列のビット線を浮遊電位（フロート）とする。こうすることで、選択した列のビット線と接続する選択した行のメモリセルにあるキャパシタにＶＤＤが充電される。次に、選択した行のワード線の電位をＧＮＤ（またはＧＮＤ以下）とすることで、該当するメモリセルにデータが保持される。その後、メモリセルを変えて、順番にデータを書き込む。以上がメモリセルアレイへのデータの書き込み方法である。
または、データの書き込みは行ごとに行う。例えば、１行目のメモリセルにデータを書き込む場合、１行目のワード線に電位ＶＨを印加した後、データ１を書き込みたいメモリセルのある列のビット線の電位をＶＤＤとし、データ０を書き込みたいメモリセルのある列のビット線の電位をＧＮＤとする。次に、ワード線の電位をＧＮＤ（またはＧＮＤ以下）にすることで、キャパシタにデータが保持される。この動作を行ごとに行えば、全てのメモリセルに対してデータを書き込むことができる。以上がメモリセルアレイへのデータの書き込み方法である。
このようにして書き込まれたデータは、本発明の一態様に係る酸化物半導体膜を用いたトランジスタのオフ電流が小さいため、長い期間に渡って保持することが可能となる。
次に、データの読み出し方法について説明する。データの読み出しはメモリセルごとに行う。まずは、任意に選択した列のビット線を所定の電位（定電位）とする。次に、任意に選択した行のワード線をＶＨとすることで、キャパシタに書き込まれたデータに対応する電位を選択したビット線に与える。その後、与えられた電位をセンスアンプ（図示せず）にて読み出す。なお、データは読み出されると同時に失われる。しかし、センスアンプの動作により増幅されて再度メモリセルにデータが書き込まれる。その後、メモリセルを変えて、順番にデータを読み出す。
または、データの読み出しは行ごとに行う。例えば、１行目のメモリセルのデータを読み出す場合、全ビット線を所定の電位（定電位）とする。次に、１行目のワード線の電位をＶＨとすると、各ビット線の電位がデータに応じて変動する。この動作を行ごとに行うことで、全てのメモリセルのデータを読み出すことができる。以上がメモリセルアレイのデータの読み出し方法である。
次に、図７（Ｂ）に示す半導体装置の作製方法を図９乃至図１５を用いて説明する。
まず、基板２０１を準備する。
次に、基板２０１上に第１の絶縁膜２０２を成膜する（図９（Ａ）参照。）。
次に、導電膜を成膜し、当該導電膜を加工して第１の導電膜２０４ａを形成する（図９（Ｂ）参照。）。
次に、第２の絶縁膜２１２ａを成膜する（図９（Ｃ）参照。）。
次に、酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して第１の酸化物半導体膜２０６ａを形成する（図９（Ｄ）参照。）。
次に、導電膜を成膜し、当該導電膜を加工して第２の導電膜２１６ａおよび第３の導電膜２２６ａを形成する（図１０（Ａ）参照。）。
次に、第３の絶縁膜２１０ａを成膜する（図１０（Ｂ）参照。）。
次に、導電膜を成膜し、当該導電膜を加工して導電膜２４４ａおよび導電膜２５４を形成する（図１０（Ｃ）参照。）。
次に、絶縁膜２５０ａを成膜する（図１１（Ａ）参照。）。
次に、絶縁膜２５０ａ、導電膜２４４ａおよび導電膜２５４を平坦になるように、ＣＭＰなどで上面からエッチングし、上面の揃った第４の絶縁膜２２０ａ、第４の導電膜２３４ａおよび第５の導電膜２１４を形成する（図１１（Ｂ）参照。）。なお、絶縁膜２５０ａ、導電膜２４４ａおよび導電膜２５４をあらかじめ十分な厚さで設けることにより、上面の揃った第４の絶縁膜２２０ａ、第４の導電膜２３４ａおよび第５の導電膜２１４の形成が容易になる。
次に、第５の絶縁膜２１０ｂを成膜する（図１１（Ｃ）参照。）。
次に、酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して第２の酸化物半導体膜２０６ｂを形成する（図１２（Ａ）参照。）。
次に、導電膜を成膜し、当該導電膜を加工して第６の導電膜２１６ｂおよび第７の導電膜２２６ｂを形成する（図１２（Ｂ）参照。）。
次に、第６の絶縁膜２１２ｂを成膜する（図１３（Ａ）参照。）。
次に、導電膜を成膜し、当該導電膜を加工して第８の導電膜２３４ｂおよび第９の導電膜２０４ｂを形成する（図１３（Ｂ）参照。）。
次に、第７の絶縁膜２２０ｂを成膜する（図１４（Ａ）参照。）。
次に、第７の絶縁膜２２０ｂ、第６の絶縁膜２１２ｂ、第７の導電膜２２６ｂ、第２の酸化物半導体膜２０６ｂ、第５の絶縁膜２１０ｂ、第４の絶縁膜２２０ａおよび第３の絶縁膜２１０ａの一部をエッチングし、第３の導電膜２２６ａを露出する開口部を設ける（図１４（Ｂ）参照。）。
次に、導電膜を成膜し、当該導電膜を加工して、第１０の導電膜２６０を形成する（図１５参照。）。
次に、第８の絶縁膜２２５を形成し、図７（Ｂ）に示す半導体装置を作製する。
なお、第８の絶縁膜２２５の表面を平坦にするために、ＣＭＰなどで平坦化してもよい。
以上のようにして作製された半導体装置は、上面が平坦であるため、図１７（Ｂ）に例示したように同様の構造を複数積層して設けることができるため、集積度を高めることができる。また、第２のゲート電極の層を少なくできるため、同様の構造を複数積層しても応力が高まることを抑制できる。即ち、集積度を高めても半導体装置の歩留まりが低下しない。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２と異なる構造の半導体装置について図１６を用いて説明する。
図１６（Ａ）は、本発明の一態様に係る半導体装置の上面図である。なお、図１６（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂが図１６（Ｂ）である。図１６（Ａ）では、簡単のため、重畳して隠れている膜および絶縁膜などを省略して示す。
なお、図１６（Ｂ）に示すトランジスタは、図７（Ｂ）に示すトランジスタと、第５の絶縁膜２１０ｂを含めて、第５の絶縁膜２１０ｂから下の構造が共通している。そのため、基板２０１から第５の絶縁膜２１０ｂまでの説明は実施の形態２を参照する。
図１６（Ｂ）に示す半導体装置は、基板２０１上に設けられた第１の絶縁膜２０２上に設けられた第１の導電膜２０４ａと、第１の導電膜２０４ａおよび第１の絶縁膜２０２上に設けられた第２の絶縁膜２１２ａと、第２の絶縁膜２１２ａ上に設けられ、第１の導電膜２０４ａと少なくとも一部が重畳する第１の酸化物半導体膜２０６ａと、第１の酸化物半導体膜２０６ａ上に設けられた第２の導電膜２１６ａおよび第３の導電膜２２６ａと、第２の導電膜２１６ａ、第３の導電膜２２６ａおよび第１の酸化物半導体膜２０６ａ上に設けられた第３の絶縁膜２１０ａと、第３の絶縁膜２１０ａ上に設けられ、第２の導電膜２１６ａと少なくとも一部が重畳する第４の導電膜２３４ａと、第３の絶縁膜２１０ａ上に設けられ、第１の酸化物半導体膜２０６ａの少なくとも一部および第１の導電膜２０４ａの少なくとも一部と重畳する第５の導電膜２１４と、第３の絶縁膜２１０ａ上に設けられ、第４の導電膜２３４ａおよび第５の導電膜２１４と上面の高さが揃っている第４の絶縁膜２２０ａと、第４の導電膜２３４ａ、第５の導電膜２１４および第４の絶縁膜２２０ａ上に設けられた第５の絶縁膜２１０ｂと、第５の絶縁膜２１０ｂ上に設けられ、第２の導電膜２１６ａの少なくとも一部および第３の導電膜２２６ａの少なくとも一部とそれぞれ重畳する第６の導電膜２１６ｃおよび第７の導電膜２２６ｃと、第６の導電膜２１６ｃ、第７の導電膜２２６ｃおよび第５の絶縁膜２１０ｂ上に設けられ、第５の導電膜２１４と少なくとも一部が重畳する第２の酸化物半導体膜２０６ｃと、第２の酸化物半導体膜２０６ｃ上に設けられた第６の絶縁膜２１２ｃと、第６の絶縁膜２１２ｃ上に設けられ、第２の酸化物半導体膜２０６ｃの少なくとも一部および第５の導電膜２１４の少なくとも一部と重畳する第８の導電膜２０４ｃと、第８の導電膜２０４ｃおよび第６の絶縁膜２１２ｃ上に設けられた第７の絶縁膜２２０ｃと、第７の絶縁膜２２０ｃ上に設けられた第９の導電膜２６１と、を有する。なお、第７の絶縁膜２２０ｃ、第６の絶縁膜２１２ｃ、第７の導電膜２２６ｃ、第２の酸化物半導体膜２０６ｃ、第５の絶縁膜２１０ｂ、第４の絶縁膜２２０ａおよび第３の絶縁膜２１０ａには、第３の導電膜２２６ａに達する開口部が設けられており、該開口部を介して第９の導電膜２６１と第３の導電膜２２６ａとが接する。なお、第９の導電膜２６１および第７の絶縁膜２２０ｃ上に上面が平坦である第８の絶縁膜２２６を設けると好ましい。
ここで、第６の導電膜２１６ｃは第６の導電膜２１６ｂの記載を参照する。また、第７の導電膜２２６ｃは第７の導電膜２２６ｂの記載を参照する。また、第２の酸化物半導体膜２０６ｃは第２の酸化物半導体膜２０６ｂの記載を参照する。また、第６の絶縁膜２１２ｃは第６の絶縁膜２１２ｂの記載を参照する。また、第８の導電膜２０４ｃは第９の導電膜２０４ｂの記載を参照する。また、第７の絶縁膜２２０ｃは第７の絶縁膜２２０ｂの記載を参照する。また、第９の導電膜２６１は第１０の導電膜２６０の記載を参照する。また、第８の絶縁膜２２６は第８の絶縁膜２２５の記載を参照する。
また、図８に示すキャパシタＣ１は、図１６（Ｂ）に示すキャパシタ２７０ａに相当する。キャパシタ２７０ａは、第２の導電膜２１６ａの少なくとも一部、第３の絶縁膜２１０ａの少なくとも一部および第４の導電膜２３４ａの少なくとも一部から構成される。また、図８に示すキャパシタＣ２は、図１６（Ｂ）に示すキャパシタ２７０ｃに相当する。キャパシタ２７０ｃは、第６の導電膜２１６ｃの少なくとも一部、第５の絶縁膜２１０ｂの少なくとも一部および第４の導電膜２３４ａの少なくとも一部から構成される。即ち、図８において、容量線ＣＬ２が設けられず、キャパシタＣ２が容量線ＣＬ１に接続される構成となる。
また、図８に示すトランジスタＴｒ１は、図１６（Ｂ）に示すトランジスタ２７１ａに相当する。トランジスタ２７１ａは、第１の導電膜２０４ａの少なくとも一部、第１の酸化物半導体膜２０６ａの少なくとも一部、第２の導電膜２１６ａの少なくとも一部および第３の導電膜２２６ａの少なくとも一部、第５の導電膜２１４の少なくとも一部から構成される。また、図８に示すトランジスタＴｒ２は、図１６（Ｂ）に示すトランジスタ２７１ｃに相当する。トランジスタ２７１ｃは、第８の導電膜２０４ｃの少なくとも一部、第２の酸化物半導体膜２０６ｃの少なくとも一部、第６の導電膜２１６ｃの少なくとも一部および第７の導電膜２２６ｃの少なくとも一部、第５の導電膜２１４の少なくとも一部から構成される。
即ち、本実施の形態で示す半導体装置の構造では、実施の形態２で示す半導体装置の構造と比べ、導電膜を１層少なくできる。なお、セル面積はメモリセル２８０とメモリセル２８１で同様である。
メモリセルの書き込み方法および読み出し方法については、実施の形態２の記載を参照すればよい。
以上のようにして作製された半導体装置は、上面が平坦であるため、図１７（Ｂ）に例示したように同様の構造を複数積層して設けることができる。従って、半導体装置の集積度を高めることができる。また、酸化物半導体層の上下にゲート電極を有するトランジスタの第２のゲート電極の層を少なくできるため、同様の構造を複数積層しても応力が高まることを抑制できる。即ち、集積度を高めても半導体装置の歩留まりが低下しない。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３の少なくともいずれかを適用した電子機器の例について説明する。
図１８（Ａ）は携帯型情報端末である。図１８（Ａ）に示す携帯型情報端末は、筐体９３００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部９３０３およびカメラ９３０５に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用することもできる。
図１８（Ｂ）は、デジタルスチルカメラである。図１８（Ｂ）に示すデジタルスチルカメラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と、を具備する。本発明の一態様は、デジタルスチルカメラ内部に設けられた記憶回路に適用することができる。
図１８（Ｃ）は２つ折り可能な携帯情報端末である。図１８（Ｃ）に示す２つ折り可能な携帯情報端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、留め具９６３３、操作スイッチ９６３８、を有する。
なお、表示部９６３１ａまたは／および表示部９６３１ｂは、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
本発明の一態様に係る半導体装置を用いることで、電子機器の性能を高め、かつ信頼性を高めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
１０１ 基板
１０２ 第１の絶縁膜
１０４ａ 第１の導電膜
１０４ｂ 第７の導電膜
１０６ａ 第１の酸化物半導体膜
１０６ｂ 第２の酸化物半導体膜
１１０ａ 第３の絶縁膜
１１０ｂ 第５の絶縁膜
１１２ａ 第２の絶縁膜
１１２ｂ 第６の絶縁膜
１１４ 第４の導電膜
１１６ａ 第２の導電膜
１１６ｂ 第５の導電膜
１２０ａ 第４の絶縁膜
１２０ｂ 第７の絶縁膜
１２４ 導電膜
１２６ａ 第３の導電膜
１２６ｂ 第６の導電膜
１３０ａ 絶縁膜
２０１ 基板
２０２ 第１の絶縁膜
２０４ａ 第１の導電膜
２０４ｂ 第９の導電膜
２０４ｃ 第８の導電膜
２０６ａ 第１の酸化物半導体膜
２０６ｂ 第２の酸化物半導体膜
２０６ｃ 第２の酸化物半導体膜
２１０ａ 第３の絶縁膜
２１０ｂ 第５の絶縁膜
２１２ａ 第２の絶縁膜
２１２ｂ 第６の絶縁膜
２１２ｃ 第６の絶縁膜
２１４ 第５の導電膜
２１６ａ 第２の導電膜
２１６ｂ 第６の導電膜
２１６ｃ 第６の導電膜
２２０ａ 第４の絶縁膜
２２０ｂ 第７の絶縁膜
２２０ｃ 第７の絶縁膜
２２５ 第８の絶縁膜
２２６ 第８の絶縁膜
２２６ａ 第３の導電膜
２２６ｂ 第７の導電膜
２２６ｃ 第７の導電膜
２３４ａ 第４の導電膜
２３４ｂ 第８の導電膜
２４４ａ 導電膜
２５０ａ 絶縁膜
２５４ 導電膜
２６０ 第１０の導電膜
２６１ 第９の導電膜
２７０ａ キャパシタ
２７０ｂ キャパシタ
２７０ｃ キャパシタ
２７１ａ トランジスタ
２７１ｂ トランジスタ
２７１ｃ トランジスタ
２８０ メモリセル
２８１ メモリセル
２１００ 基板
２１０２ 絶縁膜
２１０４ ゲート電極
２１０６ 酸化物半導体膜
２１１２ ゲート絶縁膜
２１１６ 一対の電極
２１１８ 保護絶縁膜
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部
９６３０ 筐体
９６３１ａ 表示部
９６３１ｂ 表示部
９６３３ 留め具
９６３８ 操作スイッチ

Claims (1)

  1. 第１のトランジスタと、
    前記第１のトランジスタ上の第２のトランジスタと、
    前記第１のトランジスタと前記第２のトランジスタの間に位置する絶縁膜とを有し、
    前記第１のトランジスタは、第１の導電膜と、第２の導電膜と、第１の酸化物半導体膜とを有し、
    前記第２のトランジスタは、前記第２の導電膜と、第３の導電膜と、第２の酸化物半導体膜とを有し、
    前記第１の導電膜は、第１のトランジスタの第１のゲート電極となる機能を有し、
    前記第２の導電膜は、前記第１のトランジスタの第２のゲート電極となる機能と、前記第２のトランジスタの第１のゲート電極となる機能と、を有し、
    前記第３の導電膜は、前記第２のトランジスタの第２のゲート電極となる機能を有し、
    前記絶縁膜は、平坦な上面を有し、且つ前記上面は、前記第２の導電膜の上面と高さが揃っており、
    前記第１の酸化物半導体膜は、前記第１のトランジスタのチャネル形成領域を有し、
    前記第２の酸化物半導体膜は、前記第２のトランジスタのチャネル形成領域を有し、
    前記第２の導電膜と同一層に設けられた第４の導電膜と、
    前記第３の導電膜と同一層に設けられた第５の導電膜とを有し、
    前記第１のトランジスタは、第１のソース電極及び第１のドレイン電極を有し、
    前記第２のトランジスタは、第２のソース電極及び第２のドレイン電極を有し、
    前記第１のソース電極及び前記第１のドレイン電極の一方は、第１の容量の一方の電極となる機能を有し、
    前記第４の導電膜は、前記第１の容量の他方の電極となる機能を有し、
    前記第２のソース電極及び前記第２のドレイン電極の一方は、第２の容量の一方の電極となる機能を有し、
    前記第５の導電膜は、前記第２の容量の他方の電極となる機能を有することを特徴とする半導体装置。
JP2012259580A 2011-12-01 2012-11-28 半導体装置 Expired - Fee Related JP6222919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012259580A JP6222919B2 (ja) 2011-12-01 2012-11-28 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011263867 2011-12-01
JP2011263867 2011-12-01
JP2012259580A JP6222919B2 (ja) 2011-12-01 2012-11-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017193257A Division JP6377228B2 (ja) 2011-12-01 2017-10-03 半導体装置

Publications (3)

Publication Number Publication Date
JP2013138191A JP2013138191A (ja) 2013-07-11
JP2013138191A5 JP2013138191A5 (ja) 2015-12-03
JP6222919B2 true JP6222919B2 (ja) 2017-11-01

Family

ID=48523364

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012259580A Expired - Fee Related JP6222919B2 (ja) 2011-12-01 2012-11-28 半導体装置
JP2017193257A Expired - Fee Related JP6377228B2 (ja) 2011-12-01 2017-10-03 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017193257A Expired - Fee Related JP6377228B2 (ja) 2011-12-01 2017-10-03 半導体装置

Country Status (3)

Country Link
US (3) US8981367B2 (ja)
JP (2) JP6222919B2 (ja)
KR (2) KR102062402B1 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
TWI618058B (zh) 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102529174B1 (ko) * 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6607681B2 (ja) 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
TWI735206B (zh) 2014-04-10 2021-08-01 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
CN105097793B (zh) * 2014-04-22 2018-03-16 中芯国际集成电路制造(北京)有限公司 一种集成电路的设计方法和集成电路
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
TWI595669B (zh) * 2014-05-19 2017-08-11 群創光電股份有限公司 半導體結構、顯示面板及其控制方法
CN105097805B (zh) * 2014-05-19 2018-04-27 群创光电股份有限公司 半导体结构及显示面板
WO2015182000A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
US9455337B2 (en) * 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
TWI732383B (zh) 2015-02-06 2021-07-01 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
JP6583812B2 (ja) * 2015-06-24 2019-10-02 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタの製造方法
US10985278B2 (en) * 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
JP6645160B2 (ja) * 2015-12-11 2020-02-12 三菱電機株式会社 表示装置用基板およびその製造方法ならびに表示装置およびその製造方法
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
WO2017115214A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9887010B2 (en) 2016-01-21 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and driving method thereof
US9905579B2 (en) 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
CN105633101A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
US10043858B2 (en) 2016-04-27 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US9847428B1 (en) 2016-08-08 2017-12-19 United Microelectronics Corp. Oxide semiconductor device
US10475869B2 (en) 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
WO2018056117A1 (ja) * 2016-09-20 2018-03-29 シャープ株式会社 半導体装置および表示装置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102827790B1 (ko) * 2016-10-14 2025-07-01 삼성디스플레이 주식회사 유기 발광 표시 장치
TW201836020A (zh) 2017-02-17 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101905717B1 (ko) 2017-03-02 2018-11-21 포항공과대학교 산학협력단 삼차원 적층구조의 듀얼 게이트 박막 트랜지스터 논리 회로
KR102447148B1 (ko) * 2017-03-13 2022-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10008614B1 (en) 2017-03-21 2018-06-26 United Microelectronics Corp. Dual channel transistor
GB2561004B (en) * 2017-03-31 2022-06-01 Pragmatic Printing Ltd Electronic structures and their methods of manufacture
KR102434199B1 (ko) 2017-10-13 2022-08-19 삼성디스플레이 주식회사 표시장치
KR102586225B1 (ko) * 2017-12-28 2023-10-06 엘지디스플레이 주식회사 유기발광 표시 장치 및 이의 제조방법
CN110890428B (zh) * 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
JP7433250B2 (ja) 2019-01-29 2024-02-19 株式会社半導体エネルギー研究所 記憶装置
CN110581142A (zh) * 2019-08-23 2019-12-17 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
KR102875826B1 (ko) * 2022-11-09 2025-10-24 한양대학교 산학협력단 적층형 트랜지스터 및 원자증 증착법을 이용한 이의 제조 방법
CN120476683A (zh) * 2023-01-19 2025-08-12 株式会社半导体能源研究所 半导体装置
KR20260025949A (ko) * 2024-08-16 2026-02-25 삼성디스플레이 주식회사 표시 장치

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555721A (en) 1981-05-19 1985-11-26 International Business Machines Corporation Structure of stacked, complementary MOS field effect transistor circuits
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS63102264A (ja) 1986-10-20 1988-05-07 Nissan Motor Co Ltd 薄膜半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01246863A (ja) 1988-03-29 1989-10-02 Seiko Epson Corp 半導体装置及び製造方法
EP0469217B1 (en) 1990-07-31 1996-04-10 International Business Machines Corporation Method of forming stacked self-aligned polysilicon PFET devices and structures resulting therefrom
US5095347A (en) 1990-08-01 1992-03-10 Motorola, Inc. Plural transistor silicon on insulator structure with shared electrodes
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JP3015186B2 (ja) 1991-03-28 2000-03-06 三菱電機株式会社 半導体記憶装置とそのデータの読み出しおよび書き込み方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0613606A (ja) 1992-06-25 1994-01-21 Victor Co Of Japan Ltd 半導体装置
JPH06291269A (ja) 1993-04-06 1994-10-18 Sony Corp 電界効果トランジスタ
JPH0794743A (ja) 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
JP2734962B2 (ja) 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
KR0128826B1 (ko) 1993-12-31 1998-04-08 김주용 디램셀 제조방법
JP3126630B2 (ja) 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
JPH08148693A (ja) 1994-09-22 1996-06-07 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR0179799B1 (ko) 1995-12-29 1999-03-20 문정환 반도체 소자 구조 및 그 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5770483A (en) 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
JPH1140772A (ja) 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5949092A (en) 1997-08-01 1999-09-07 Advanced Micro Devices, Inc. Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator
JPH11145431A (ja) * 1997-11-12 1999-05-28 Hitachi Ltd 半導体装置及びその製造方法
JP4085459B2 (ja) 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000124418A (ja) 1998-10-16 2000-04-28 Sony Corp 半導体記憶装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP2002050704A (ja) * 2000-08-01 2002-02-15 Sony Corp メモリ素子およびその製造方法並びに集積回路
US6429484B1 (en) 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002184993A (ja) 2000-12-11 2002-06-28 Sony Corp 半導体装置
JP2002280558A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 相補型スイッチ回路
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6882010B2 (en) 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR100704784B1 (ko) 2005-03-07 2007-04-10 삼성전자주식회사 적층된 반도체 장치 및 그 제조방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100714401B1 (ko) 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8008137B2 (en) 2006-03-15 2011-08-30 Marvell World Trade Ltd. Method for fabricating 1T-DRAM on bulk silicon
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
WO2008023776A1 (en) 2006-08-23 2008-02-28 Nec Corporation Semiconductor device and method for manufacturing the same
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
FR2932005B1 (fr) * 2008-06-02 2011-04-01 Commissariat Energie Atomique Circuit a transistor integres dans trois dimensions et ayant une tension de seuil vt ajustable dynamiquement
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN102422426B (zh) 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
CN104485336B (zh) 2009-10-21 2018-01-02 株式会社半导体能源研究所 半导体器件
CN105070715B (zh) 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN102612741B (zh) * 2009-11-06 2014-11-12 株式会社半导体能源研究所 半导体装置
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011062075A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR102682982B1 (ko) 2009-11-20 2024-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065258A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101803553B1 (ko) * 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101481399B1 (ko) 2009-12-18 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2519969A4 (en) 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20130214279A1 (en) 2010-04-30 2013-08-22 Jun Nishimura Circuit board and display device
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5676945B2 (ja) * 2010-07-08 2015-02-25 キヤノン株式会社 電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
US8785923B2 (en) 2011-04-29 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20190143443A (ko) 2019-12-30
KR20130061637A (ko) 2013-06-11
KR102171235B1 (ko) 2020-10-28
JP2013138191A (ja) 2013-07-11
US10043833B2 (en) 2018-08-07
US20150179806A1 (en) 2015-06-25
US9472680B2 (en) 2016-10-18
US8981367B2 (en) 2015-03-17
US20130140569A1 (en) 2013-06-06
JP6377228B2 (ja) 2018-08-22
KR102062402B1 (ko) 2020-01-03
JP2017224870A (ja) 2017-12-21
US20170033130A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6377228B2 (ja) 半導体装置
JP7291821B2 (ja) 半導体装置
KR102655144B1 (ko) 반도체 장치 및 그 제작 방법
KR102112872B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
US8841664B2 (en) Semiconductor device
JP2020123741A (ja) 半導体装置
TWI641130B (zh) 氧化物材料及半導體裝置
US20150014685A1 (en) Semiconductor device
JP6427211B2 (ja) 半導体装置
JP6013676B2 (ja) 半導体装置及び半導体装置の作製方法
JP2013089875A (ja) 半導体装置およびその作製方法
JP5881388B2 (ja) 半導体装置及び半導体装置の作製方法
JP2013105763A (ja) 半導体装置および半導体装置の作製方法
JP6268248B2 (ja) トランジスタの作製方法
JP6194147B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171003

R150 Certificate of patent or registration of utility model

Ref document number: 6222919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees