JP6122985B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6122985B2
JP6122985B2 JP2016054137A JP2016054137A JP6122985B2 JP 6122985 B2 JP6122985 B2 JP 6122985B2 JP 2016054137 A JP2016054137 A JP 2016054137A JP 2016054137 A JP2016054137 A JP 2016054137A JP 6122985 B2 JP6122985 B2 JP 6122985B2
Authority
JP
Japan
Prior art keywords
wiring
electrode
conductive layer
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016054137A
Other languages
English (en)
Other versions
JP2016153900A (ja
Inventor
木村　肇
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016153900A publication Critical patent/JP2016153900A/ja
Application granted granted Critical
Publication of JP6122985B2 publication Critical patent/JP6122985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Description

本発明は、半導体装置、表示装置、発光装置又はそれらの製造方法に関する。特に、チャ
ネル形成領域に酸化物半導体膜を用いた薄膜トランジスタで構成された回路を有する半導
体装置およびその作製方法に関する。
現在、液晶表示装置に代表される表示装置のスイッチング素子として、アモルファスシリ
コン等のシリコン層をチャネル層として用いた薄膜トランジスタ（ＴＦＴ）が広く用いら
れている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いも
ののガラス基板の大面積化に対応することができるという利点を有している。
また、近年、半導体特性を示す金属酸化物を用いて薄膜トランジスタを作製し、電子デバ
イスや光デバイスに応用する技術が注目されている。例えば、金属酸化物の中で、酸化タ
ングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られて
いる。このような金属酸化物で構成される透明半導体層をチャネル形成領域とする薄膜ト
ランジスタが開示されている（特許文献１）。
また、トランジスタのチャネル層は透光性を有する酸化物半導体層で形成すると共に、ゲ
ート電極、ソース電極、ドレイン電極も透光性を有する透明導電膜で形成することによっ
て、開口率を向上させる技術が検討されている（特許文献２）。
開口率を向上することにより、光利用効率が向上し、表示装置の省電力化及び小型化を達
成することが可能となる。その一方で、表示装置の大型化や、携帯機器への応用化の観点
からは、開口率の向上と共にさらなる消費電力の低減が求められている。
なお、電気光学素子の透明電極に対する金属補助配線の配線方法として、透明電極の上下
どちらかで、透明電極と導通がとれるように金属補助配線と透明電極が重なるように配線
されるものが知られている（例えば、特許文献３参照）。
なお、アクティブマトリクス基板に設けられる付加容量電極をＩＴＯ、ＳｎＯ２等の透明
導電膜からなるものとし、付加容量用電極の電気抵抗を小さくするため、金属膜から成る
補助配線を付加容量用電極に接して設ける構成が知られている（例えば、特許文献４参照
）。
なお、非晶質酸化物半導体膜を用いた電界効果型トランジスタにおいて、ゲート電極、ソ
−ス電極及びドレイン電極の各電極として、インジウム錫酸化物（ＩＴＯ），インジウム
亜鉛酸化物，ＺｎＯ，ＳｎＯ２などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ
，Ｔｉ，Ｔａなどの金属電極、又はこれらを含む合金の金属電極などを用いることができ
、それらを２層以上積層して接触抵抗を低減することや、界面強度を向上させることは知
られている（例えば、特許文献５参照）。
なお、アモルファス酸化物半導体を用いるトランジスタのソース電極、ドレイン電極およ
びゲート電極、補助容量電極の材料として、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（
Ａｕ）、銀（Ａｇ）等の金属や、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）
、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩ
ｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）
等の酸化物材料を用いることができ、ゲート電極、ソース電極及びドレイン電極の材料は
、全て同じでもよく、異なっても良いことが知られている（例えば、特許文献６、７参照
）。
特開２００４−１０３９５７号公報 特開２００７−８１３６２号公報 特開平２−８２２２１号公報 特開平２−３１０５３６号公報 特開２００８−２４３９２８号公報 特開２００７−１０９９１８号公報 特開２００７−１１５８０７号公報
本発明の一態様は、配線抵抗の低い半導体装置を提供することを課題とする。または、本
発明の一態様は、透過率の高い半導体装置を提供することを課題とする。または、本発明
の一態様は、開口率の高い半導体装置を提供することを課題とする。または、本発明の一
態様は、消費電力の低い半導体装置を提供することを課題とする。または、本発明の一態
様は、正確な電圧を供給する半導体装置を提供することを課題とする。または、本発明の
一態様は、電圧降下が低減された半導体装置を提供することを課題とする。または、本発
明の一態様は、表示品位が向上した半導体装置を提供することを課題とする。または、本
発明の一態様は、コンタクト抵抗の低減した半導体装置を提供することを課題とする。ま
たは、本発明の一態様は、ちらつきの低減した半導体装置を提供することを課題とする。
または、本発明の一態様は、オフ電流が小さい半導体装置を提供することを課題とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、上記の課題の全てを解決する必要はないものとする。
上記課題を解決するために、本発明の一態様は、ゲート電極、半導体層、ソース電極又は
ドレイン電極は、透光性を有する材料を用いて形成し、ゲート配線又はソース配線等の配
線は、透光性を有する材料より抵抗率が低い材料で設ける。
また、本発明の一態様は、透光性を有する第１の導電層で設けられた第１の電極と、第１
の電極に電気的に接続され、第１の導電層と第１の導電層より抵抗が低い第２の導電層と
の積層構造で設けられた第１の配線と、第１の電極及び第１の配線上に設けられた絶縁層
と、絶縁層上に設けられ、透光性を有する第３の導電層で設けられた第２の電極と、第２
の電極に電気的に接続され、第３の導電層と第３の導電層より抵抗が低い第４の導電層と
の積層構造で設けられた第２の配線と、透光性を有する第５の導電層で設けられた第３の
電極と、絶縁層上に第１の電極と重なるように設けられると共に、第２の電極及び第３の
電極上に設けられた半導体層を有する半導体装置を提供する。
また、本発明の一態様は、透光性を有する第１の導電層で設けられた第１の電極と、第１
の電極と電気的に接続され、第１の導電層と第１の導電層より抵抗が低い第２の導電層と
の積層構造で設けられた第１の配線と、透光性を有する第３の導電層で設けられた第２の
配線と、第１の電極、第１の配線及び第２の配線上に設けられた絶縁層と、絶縁層上に設
けられ、透光性を有する第４の導電層で設けられた第２の電極と、第２の電極と電気的に
接続され、第４の導電層と第４の導電層より抵抗が低い第５の導電層との積層構造で設け
られた第３の配線と、透光性を有する第６の導電層で設けられた第３の電極と、第２の配
線上に絶縁層を介して設けられ、透光性を有する第７の導電層と、絶縁層上に第１の電極
と重なるように設けられると共に、第２の電極及び第３の電極上に設けられた半導体層を
有する半導体装置を提供する。
なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッ
チや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、
特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポー
ラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、Ｐ
ＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ
Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）などを用いることが出来
る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。
機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある
。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによっ
て、導通と非導通とを制御して動作する。
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして
動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を
抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ
電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート構
造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソ
ース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い値で動作す
る場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位
が、高電位側電源（Ｖｄｄなど）の電位に近い値で動作する場合はＰチャネル型トランジ
スタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が低
電位側電源の電位に近い値で動作するとき、Ｐチャネル型トランジスタではソース端子が
高電位側電源の電位に近い値で動作するとき、ゲートとソースの間の電圧の絶対値を大き
くできるため、スイッチとして、より正確な動作を行うことができるからである。さらに
、トランジスタがソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさ
が小さくなってしまうことが少ないからである。
なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ
型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネ
ル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導通
すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力
信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さら
に、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来る
ので、消費電力を小さくすることも出来る。
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子ま
たはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導
通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用
いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トラ
ンジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少
なくすることが出来る。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続
されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続され
ている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路
、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、
例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関
係以外のものも含むものとする。
例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オードなど）が、ＡとＢとの間に１個以上接続されていてもよい。あるいは、ＡとＢとが
機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例えば
、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回
路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、
降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、
切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、
差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制
御回路など）が、ＡとＢとの間に１個以上接続されていてもよい。例えば、ＡとＢとの間
に別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＡとＢとは
機能的に接続されているものとする。
なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電気
的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続され
ている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の
回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つ
まり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むもの
とする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続され
ている、とのみ明示的に記載されている場合と同じであるとする。
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装
置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば
、表示素子、表示装置、発光素子または発光装置としては、ＥＬ（エレクトロルミネッセ
ンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ
（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じ
て発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレ
ーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイク
ロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、な
ど、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒
体を有することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、
電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）
やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅ
ｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置とし
ては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液
晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電
気泳動素子を用いた表示装置としては電子ペーパーがある。
なお、ＥＬ素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層とを有する素
子である。なお、ＥＬ層としては、１重項励起子からの発光（蛍光）を利用するもの、３
重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍光）を利用
するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有機物によっ
て形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無
機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料
と低分子の材料とを含むものなどを有することができる。ただし、これに限定されず、Ｅ
Ｌ素子として様々なものを有することができる。
なお、電子放出素子とは、陰極に高電界を集中して電子を引き出す素子である。例えば、
電子放出素子として、スピント型、カーボンナノチューブ（ＣＮＴ）型、金属―絶縁体―
金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型、金属―絶縁
体―半導体を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）型、ＭＯＳ型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面伝導エミ
ッタＳＣＤ型、金属―絶縁体―半導体−金属型等の薄膜型、ＨＥＥＤ型、ＥＬ型、ポーラ
スシリコン型、表面伝導（ＳＣＥ）型などを有することができる。ただし、これに限定さ
れず、電子放出素子として様々なものを有することができる。
なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素
子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液
晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御
される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック
液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、
高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、
側鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶、ＴＮ（Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉ
ｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉ
ｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅ
ｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒ
ｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆ
ｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ
Ｐｈａｓｅ）モードなどを用いることができる。ただし、これに限定されず、液晶素子と
して様々なものを用いることができる。
なお、電子ペーパーとしては、分子により表示されるもの（光学異方性、染料分子配向な
ど）、粒子により表示されるもの（電気泳動、粒子移動、粒子回転、相変化など）、フィ
ルムの一端が移動することにより表示されるもの、分子の発色／相変化により表示される
もの、分子の光吸収により表示されるもの、電子とホールが結合して自発光により表示さ
れるものなどのことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動
、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール
、円柱ツイストボール方式、帯電トナー、電子粉流体（株式会社ブリヂストンの登録商標
）、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明白濁）、コレス
テリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶
、２色性色素・液晶分散型、可動フィルム、ロイコ染料発消色、フォトクロミック、エレ
クトロクロミック、エレクトロデポジション、フレキシブル有機ＥＬなどを用いることが
できる。ただし、これに限定されず、電子ペーパーとして様々なものを用いることができ
る。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点で
ある泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射
率、広視野角、低消費電力、メモリ性などのメリットを有する。
なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表面
に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入し
た構造を有する。あるいは、プラズマディスプレイは、プラズマチューブを上下からフィ
ルム状の電極で挟み込んだ構造とすることも可能である。プラズマチューブとは、ガラス
チューブ内に、放電ガス、ＲＧＢそれぞれの蛍光体などを封止したものである。なお、電
極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表示を行
うことができる。なお、プラズマディスプレイとしては、ＤＣ型ＰＤＰ、ＡＣ型ＰＤＰで
もよい。ここで、プラズマディスプレイパネルとしては、ＡＳＷ（Ａｄｄｒｅｓｓ Ｗｈ
ｉｌｅ Ｓｕｓｔａｉｎ）駆動、サブフレームをリセット期間、アドレス期間、維持期間
に分割するＡＤＳ（Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ Ｓｅｐａｒａｔｅｄ）駆動、ＣＬ
ＥＡＲ（ＨＩＧＨ‐ＣＯＮＴＲＡＳＴ＆ＬＯＷ ＥＮＥＲＧＹ ＡＤＤＲＥＳＳ＆ＲＥＤ
ＵＣＴＩＯＮ ＯＦ ＦＡＬＳＥ ＣＯＮＴＯＵＲ ＳＥＱＵＥＮＣＥ）駆動、ＡＬＩＳ
（Ａｌｔｅｒｎａｔｅ Ｌｉｇｈｔｉｎｇ ｏｆ Ｓｕｒｆａｃｅｓ）方式、ＴＥＲＥＳ
（Ｔｅｃｈｂｏｌｏｇｙ ｏｆ Ｒｅｃｉｐｒｏｃａｌ Ｓｕｓｆａｉｎｅｒ）駆動など
を用いることができる。ただし、これに限定されず、プラズマディスプレイとして様々な
ものを用いることができる。
なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射
型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジ
タルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源としては、エレクト
ロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなどを用い
ることができる。ただし、これに限定されず、光源して様々なものを用いることができる
。
なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、
用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微
結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンなど
に代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが
出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よ
りも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることが
できる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多く
の個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いた
め、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトラン
ジスタを製造できる。そして、透光性を有する基板上のトランジスタを用いて表示素子で
の光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トラン
ジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上さ
せることができる。
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その
結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）
、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形
成することが出来る。
なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。この
とき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることも
可能である。その結果、ソースドライバ回路の一部（アナログスイッチなど）およびゲー
トドライバ回路（走査線駆動回路）を基板上に一体形成することが出来る。さらに、結晶
化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができ
る。そのため、画質の向上した画像を表示することが出来る。
ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造する
ことは可能である。
なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体
で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリ
コンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選
択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域
にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回
路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部
（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果、
回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることがで
きる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問
題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため
、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させること
が出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減さ
せることが出来る。
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。こ
れらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズ
の小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路
の低消費電力化、又は回路の高集積化を図ることができる。
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ、
ＴｉＯ、ＡｌＺｎＳｎＯ（ＡＺＴＯ）などの化合物半導体または酸化物半導体を有するト
ランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トラ
ンジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温
でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラ
スチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これら
の化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく
、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半
導体を抵抗素子、画素電極、透光性を有する電極として用いることができる。さらに、そ
れらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来
る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができ
る。マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタの
レイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、
材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全
面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストに
できる。
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができ
る。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。
このような基板を用いた半導体装置は、衝撃に強くすることができる。
さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジス
タ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いること
が出来る。ＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さくす
ることが出来る。よって、複数のトランジスタを搭載することができる。バイポーラトラ
ンジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動
作させることができる。
なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形
成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る
。
その他、様々なトランジスタを用いることができる。
なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特定
のものに限定されることはない。その基板としては、例えば、単結晶基板（例えばシリコ
ン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレ
ス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タング
ステン・ホイルを有する基板、可撓性基板などを用いることが出来る。ガラス基板の一例
としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどがある。可撓性基
板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート
（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリ
ル等の可撓性を有する合成樹脂などがある。他にも、貼り合わせフィルム（ポリプロピレ
ン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなど）、繊維状な材料を含む
紙、基材フィルム（ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、紙類等
）などがある。または、ある基板を用いてトランジスタを形成し、その後、別の基板にト
ランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置
される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基
板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、
合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キ
ュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス
・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あ
るいは、人などの動物の皮膚（表皮、真皮）又は皮下組織を基板として用いてもよい。ま
たは、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。研
磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック
基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いる
ことができる。これらの基板を用いることにより、特性のよいトランジスタの形成、消費
電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は
薄型化を図ることができる。
なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない
。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチゲ
ート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に
接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧
向上（信頼性の向上）を図ることができる。あるいは、マルチゲート構造により、飽和領
域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があ
まり変化せず、電圧・電流特性の傾きをフラットにすることができる。電圧・電流特性の
傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をも
つ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー回
路を実現することが出来る。
別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができ
る。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域
が増えるため、電流値の増加を図ることができる。または、チャネルの上下にゲート電極
が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図
ることができる。なお、チャネルの上下にゲート電極が配置される構成にすることにより
、複数のトランジスタが並列に接続されたような構成となる。
チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が
配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた
構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も
適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が
重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やドレ
イン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることによ
り動作が不安定になることを防ぐことができる。あるいは、ＬＤＤ領域を設けた構造を適
用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向
上（信頼性の向上）を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽
和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流
があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。
なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させ
ることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一
の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回路
の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板などの様々な
基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の全
てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、
又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、所
定の機能を実現させるために必要な回路の一部が、ある基板に形成され、所定の機能を実
現させるために必要な回路の別の一部が、別の基板に形成されていることも可能である。
つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されて
いなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基
板上にトランジスタにより形成され、所定の機能を実現させるために必要な回路の別の一
部は、単結晶基板に形成され、単結晶基板を用いて形成されたトランジスタで構成された
ＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス基
板上にそのＩＣチップを配置することも可能である。あるいは、そのＩＣチップをＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板
と接続することも可能である。このように、回路の一部が同じ基板に形成されていること
により、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信
頼性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い部
分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形
成せず、そのかわりに、例えば、単結晶基板にその部分の回路を形成して、その回路で構
成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。
なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例とし
ては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。
従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合
には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるもの
とする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の
色を用いても良い。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）としても可能である。あ
るいは、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色な
どを一色以上追加することも可能である。あるいは、例えば、ＲＧＢの中の少なくとも一
色に類似した色を、ＲＧＢに追加することも可能である。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２と
してもよい。Ｂ１とＢ２とは、どちらも青色であるが、少し波長が異なっている。同様に
、Ｒ１、Ｒ２、Ｇ、Ｂとすることも可能である。このような色要素を用いることにより、
より実物に近い表示を行うことができる。このような色要素を用いることにより、消費電
力を低減することが出来る。別の例としては、一つの色要素について、複数の領域を用い
て明るさを制御する場合は、その領域一つ分を一画素とすることも可能である。よって、
一例として、面積階調を行う場合または副画素（サブ画素）を有している場合、一つの色
要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、明るさを
制御する領域の一つ分を一画素とすることも可能である。よって、その場合は、一つの色
要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が一つの
色要素の中に複数あっても、それらをまとめて、一つの色要素を１画素としてもよい。よ
って、その場合は、一つの色要素は、一つの画素で構成されることとなる。あるいは、一
つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に
寄与する領域の大きさが異なっている場合がある。あるいは、一つの色要素につき複数あ
る、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして
、視野角を広げるようにしてもよい。つまり、一つの色要素について、複数個ある領域が
各々有する画素電極の電位が、各々異なっていることも可能である。その結果、液晶分子
に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることが出来る
。
なお、一画素（三色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考
える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につ
き、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
なお、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマト
リクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に
並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって、
例えば三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、ストライプ配置さ
れている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに、
ベイヤー配置されている場合も含む。なお、色要素のドット毎にその表示領域の大きさが
異なっていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることが
できる。
なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有
しないパッシブマトリクス方式を用いることが出来る。
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トラ
ンジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いること
が出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）やＴＦＤ（
Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製
造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さら
に、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度
化をはかることが出来る。
なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形
素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティ
ブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩留
まりの向上を図ることができる。能動素子（アクティブ素子、非線形素子）を用いないた
め、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子
を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレ
イン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソー
スとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインと
して機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例と
しては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを第
１電極、第２電極と表記する場合がある。あるいは、第１領域、第２領域と表記する場合
がある。
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有
する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２
端子などと表記する場合がある。
なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信
号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極と
は、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部
分の導電膜のことを言う。なお、ゲート電極の一部は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐ
ｅｄ Ｄｒａｉｎ）領域またはソース領域（またはドレイン領域）と、ゲート絶縁膜を介
してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極
の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又は
ゲート電極と別の配線とを接続するための配線のことを言う。
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分（領域、導
電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート電
極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが
、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配
線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配線
など）はゲート配線として機能しているが、ゲート電極としても機能していることになる
。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし
、ゲート配線と呼んでも良い。
なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成して
つながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでも良い。同様に
、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつな
がっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでも良い。このような
部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップし
ていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし
、製造時の仕様などの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲー
ト電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、
導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もゲー
ト電極またはゲート配線と呼んでも良い。
なお、例えば、マルチゲートのトランジスタにおいて、１つのゲート電極と、別のゲート
電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのよう
な部分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための部
分（領域、導電膜、配線など）であるため、ゲート配線と呼んでも良いが、マルチゲート
のトランジスタを１つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも
良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲ
ート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線な
ど）は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート
配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる
材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
なお、ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート電
極と電気的に接続されている部分（領域、導電膜、配線など）について、その一部分のこ
とを言う。
なお、ある配線を、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼
ぶ場合、その配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲ
ート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同
じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトラン
ジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容
量用配線、電源線、基準電位供給配線などがある。
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、デ
ータ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言
う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素な
ど）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物
が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は
、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソ
ース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソー
ス電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トラン
ジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続す
るための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（領
域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソ
ース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配
線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソ
ース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電膜
、配線など）はソース配線として機能しているが、ソース電極としても機能していること
になる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも
良いし、ソース配線と呼んでも良い。
なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成して
つながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続す
る部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領域
とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同
じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も
、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意
味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の
仕様などの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極また
はソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、そのよ
うな部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。
なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソー
ス電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良
いし、ソース配線と呼んでも良い。
なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続
されている部分（領域、導電膜、配線など）について、その一部分のことを言う。
なお、ある配線を、ソース配線、ソース線、ソース信号線、データ線、データ信号線など
と呼ぶ場合、その配線にトランジスタのソース（ドレイン）が接続されていない場合もあ
る。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トラ
ンジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレ
イン）と同じ材料で形成された配線またはトランジスタのソース（ドレイン）と同時に成
膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電
位供給配線などがある。
なお、ドレインについては、ソースと同様である。
なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む
回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全
般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と
言う。
なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子
を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺
駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画
素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプな
どによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で
接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良い
。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなど
が取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表
示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチッ
プ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線
基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光
学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光
センサなどを含んでいても良い。
なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射
シート、光源（ＬＥＤ、冷陰極管など）、冷却装置（水冷式、空冷式）などを有していて
も良い。
なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光
素子を有している場合は、発光装置は、表示装置の具体例の一つである。
なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のこと
をいう。
なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直
視型、投写型、透過型、反射型、半透過型などがある。
なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例え
ば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジス
タ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を
供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動
装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲー
ト線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドラ
イバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。
なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置など
は、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光
装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有し
ている場合がある。
なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に
記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接し
てはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。こ
こで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、
など）であるとする。
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記
載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直
接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが
形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単
層でもよいし、複層でもよい。
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様
であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介
在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、と
いう場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して
別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成され
ている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよ
いし、複層でもよい。
なお、Ａの上にＢが形成されている、Ａ上にＢが形成されている、又はＡの上方にＢが形
成されている、と明示的に記載する場合、斜め上にＢが形成される場合も含むこととする
。
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。
なお、明示的に単数として記載されているものについては、単数であることが望ましい。
ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として
記載されているものについては、複数であることが望ましい。ただし、これに限定されず
、単数であることも可能である。
なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。
なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
なお、専門用語は、特定の実施の形態、又は実施例などを述べる目的で用いられる場合が
多く、これに限定されない。
なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通
常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等
により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されること
が好ましい。
なお、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区域を他のものと
区別して記述するために用いられる。よって、第１、第２、第３などの語句は、要素、部
材、領域、層、区域などの数を限定するものではない。さらに、例えば、「第１の」を「
第２の」又は「第３の」などと置き換えることが可能である。
なお、「上に」、「上方に」、「下に」、「下方に」、「横に」、「右に」、「左に」、
「斜めに」、「奥に」、又は、「手前に」、などの空間的配置を示す語句は、ある要素又
は特徴と、他の要素又は特徴との関連を、図によって簡単に示すために用いられる場合が
多い。ただし、これに限定されず、これらの空間的配置を示す語句は、図に描く方向に加
えて、他の方向を含むことが可能である。例えば、Ａの上にＢ、と明示的に示される場合
は、ＢがＡの上にあることに限定されない。図中のデバイスは反転、又は１８０°回転す
ることが可能なので、ＢがＡの下にあることを含むことが可能である。このように、「上
に」という語句は、「上に」の方向に加え、「下に」の方向を含むことが可能である。た
だし、これに限定されず、図中のデバイスは様々な方向に回転することが可能なので、「
上に」という語句は、「上に」、及び「下に」の方向に加え、「横に」、「右に」、「左
に」、「斜めに」、「奥に」、又は、「手前に」などの他の方向を含むことが可能である
。
開示する発明において、透光性を有するトランジスタ又は透光性を有する容量素子を形成
することができる。そのため、画素内にトランジスタや容量素子を配置する場合であって
も、トランジスタや容量素子が形成された部分においても光を透過させることができるた
め、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトラ
ンジスタ）とを接続する配線、または容量素子と素子（例えば、別の容量素子）とを接続
する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の
波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
半導体装置を説明する上面図。 半導体装置を説明する断面図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 多階調マスクを説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する上面図。 半導体装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図。 半導体装置を説明する上面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する上面図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。 半導体装置を説明する断面図。 半導体装置の作製方法を説明する図。 半導体装置を説明する上面図。 半導体装置を説明する上面図。 半導体装置を説明する上面図。 半導体装置を説明する上面図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形
態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更
し得ることは当業者にとって自明である。なお、以下に説明する発明の構成において、同
一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略す
る。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施
の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換え
などを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることが出来る。
なお、ある一つの実施の形態において述べる図または文章において、その一部分を取り出
して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図また
は文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能であるものと
する。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子
（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、
基板、モジュール、装置、固体、液体、気体、動作方法、製造方法などが単数又は複数記
載された図面（断面図、平面図、回路図、ブロック図、フローチャート、工程図、斜視図
、立面図、配置図、タイミングチャート、構造図、模式図、グラフ、表、光路図、ベクト
ル図、状態図、波形図、写真、化学式など）または文章において、その一部分を取り出し
て、発明の一態様を構成することが可能であるものとする。
（実施の形態１）
本実施の形態では、半導体装置及びその作製方法について、図面を参照して説明する。
図１、図２に本実施の形態で示す半導体装置の一構成例を示す。なお、図１は上面図であ
り、図２（Ａ）は図１におけるＡ−Ｂ間の断面に対応し、図２（Ｂ）は図１におけるＣ−
Ｄ間の断面に対応している。
図１に示す半導体装置は、トランジスタ１５２及び保持容量部１５４が設けられた画素部
１５０と、配線１２２と、配線１２４と、配線１２６とを有している。なお、図１におい
て、画素部１５０は、複数の配線１２２及び複数の配線１２６に囲まれた領域を指す。
なお、配線１２２は、ゲート配線として機能させることができる。配線１２４は、容量配
線又は共通配線として機能させることができる。配線１２６は、ソース配線として機能さ
せることができる。但し、これらに限定されない。
トランジスタ１５２は、基板１００上に設けられた電極１３２と、電極１３２上に設けら
れた絶縁層１０６と、絶縁層１０６上に設けられた電極１３６及び電極１３８と、絶縁層
１０６上に電極１３２と重なるように設けられ且つ電極１３６及び電極１３８上に設けら
れた半導体層１１２ａを有している（図２（Ａ）参照）。
なお、電極１３２は、ゲート電極として機能させることができる。絶縁層１０６は、ゲー
ト絶縁層として機能させることができる。電極１３６又は電極１３８は、ソース電極又は
ドレイン電極として機能させることができる。半導体層１１２ａは、酸化物半導体で設け
ることができる。但し、これらに限定されない。
電極１３２は、透光性を有する導電層１０２ａで設けられており、且つ配線１２２と電気
的に接続されている。配線１２２は、導電層１０２ａと導電層１０４ａとの積層構造で設
けられている。また、電極１３２を構成する導電層１０２ａと、配線１２２を構成する導
電層１０２ａは、同じ島（アイランド）で形成されている。電極１３２と配線１２２を同
じ島状の導電層１０２ａで設けることにより、電極１３２と配線１２２との電気的な接続
を良好に行うことができる。また、電極１３２と配線１２２を同じ島状の導電層１０２ａ
で設けることにより、作製工程においてマスク数を減らし低コスト化を図ることができる
。なお、基板１００と電極１３２の間に下地絶縁層を設けてもよい。
導電層１０２ａは、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）
等の透光性を有する材料で設けることができる。また、導電層１０４ａは、導電層１０２
ａより抵抗率が低い材料で設ければよく、例えば、アルミニウム（Ａｌ）、タングステン
（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、
白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎ
ｄ）、ニオブ（Ｎｂ）、セリウム（Ｃｅ）、クロム（Ｃｒ）などの金属材料、またはこれ
らの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用
いて、単層又は積層で形成することができる。一般的に、これらの金属材料は遮光性を有
するため、図１に示した構造では、電極１３２が形成された部分は透光性を示し、配線１
２２が形成された部分は電極１３２が形成された部分と比較して遮光性を示すこととなる
。
なお、上記において透光性を有するとは、少なくとも、導電層１０４ａや導電層１１０ａ
と比較して、可視域（４００ｎｍ〜８００ｎｍ程度）における光の透過率が高いことを意
味する。
また、導電層１０４ａを導電層１０２ａより厚く形成することが好ましい。導電層１０４
ａを厚く形成した場合には、配線抵抗を低減することができる。また、導電層１０２ａを
薄く形成した場合には、光の透過率を向上させることができる。ただし、これに限定され
ない。
なお、図１、図２では、配線１２２として、導電層１０２ａ上に導電層１０４ａを積層さ
せる場合を示しているが、導電層１０４ａ上に導電層１０２ａを積層してもよい。
電極１３６は、透光性を有する導電層１０８ａで設けられており、且つ配線１２６と電気
的に接続されている。配線１２６は、導電層１０８ａと導電層１１０ａとの積層構造で設
けられている。また、電極１３６を構成する導電層１０８ａと、配線１２６を構成する導
電層１０８ａは、同じ島（アイランド）で形成されている。電極１３６と配線１２６を同
じ島状の導電層１０８ａで設けることにより、電極１３６と配線１２６との電気的な接続
を良好に行うことができる。
また、電極１３８は、透光性を有する導電層１０８ｂで設けられている。電極１３６と電
極１３８は、同じ材料を用いて形成することができる。
導電層１０８ａ、１０８ｂは、インジウム錫酸化物等の透光性を有する材料で設けること
ができる。また、導電層１１０ａは、導電層１０８ａより抵抗率が低い材料で設ければよ
く、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（
Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ
）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、ニオブ（Ｎｂ）、セリウム（Ｃ
ｅ）、クロム（Ｃｒ）などの金属材料、またはこれらの金属材料を主成分とする合金材料
、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することが
できる。一般的に、金属材料は遮光性を有するため、図１に示した構造では、電極１３６
が形成された部分は透光性を示し、配線１２６が形成された部分は電極１３６が形成され
た部分と比較して遮光性を示すこととなる。
また、導電層１１０ａを導電層１０８ａ、１０８ｂより厚く形成することが好ましい。導
電層１１０ａを厚く形成した場合には、配線抵抗を低減することができる。また、導電層
１０８ａ、１０８ｂを薄く形成した場合には、透過率を向上させることができる。ただし
、これに限定されない。
配線１２４は、透光性を有する導電層１０２ｂを用いて形成することが好ましい。また、
図１、図２に示すように、配線１２４と配線１２６とが重なる領域（及びその近傍領域）
において、導電層１０２ｂと当該導電層１０２ｂより抵抗が低い導電層１０４ｂの積層構
造で設けることができる。図１、図２に示すように配線１２４を形成することにより、画
素部１５０の開口率を向上させると共に、配線１２４の配線抵抗を低減し、低消費電力化
を図ることができる。もちろん、配線１２４として、透光性を有する導電層１０２ｂだけ
又は導電層１０４ｂだけで設けることも可能である。
保持容量部１５４は、絶縁層１０６を誘電体とし、透光性を有する導電層１０２ｂと透光
性を有する導電層１０８ｃを電極として構成されている。また、導電層１０８ｃは、導電
層１１６と電気的に接続されている。導電層１０８ｃと導電層１１６との電気的な接続は
、層間膜として機能する絶縁層１１４に形成されたコンタクトホールを介して行うことが
できる。なお、導電層１１６は、画素電極として機能させることができる。
また、保持容量部１５４として、絶縁層１０６及び絶縁層１１４を誘電体とし、導電層１
０２ｂと導電層１１６を電極として用いる構成としてもよい（図３５（Ａ）参照）。他に
も、図３５（Ａ）において、絶縁層１１４として無機材料（窒化シリコン等）からなる絶
縁層１１４ａと有機材料からなる絶縁層１１４ｂを順に積層させた構造を用い、保持容量
部１５４において有機材料からなる絶縁層１１４ｂを除去し、保持容量部１５４として、
絶縁層１０６及び絶縁層１１４ａを誘電体とし、導電層１０２ｂと導電層１１６を電極と
して用いる構成としてもよい（図３５（Ｂ）参照）。
図１、図２に示すように、保持容量部１５４を、透光性を有する材料を用いて設けること
により、保持容量部１５４が形成される領域においても光を透過させることができるため
、画素部１５０の開口率を向上させることができる。
また、保持容量部１５４に用いる電極として透光性を有する導電層で構成することにより
、開口率を下げることなく保持容量部１５４を大きくすることができる。保持容量部１５
４を大きく形成することによって、トランジスタ１５２がオフになったときでも、導電層
１１６の電位保持特性が向上し、表示品質を向上させることができる。また、フィードス
ルー電位を小さくすることができる。フィールドスルー電位を小さくすることにより、正
確な電圧を加えることができ、ちらつきを低減することができる。また、ノイズ耐性を向
上することにより、クロストークを低減することができる。
導電層１１６は、電極１３８及び導電層１０８ｃと電気的に接続されている。
以上のように、電極１３２、半導体層１１２ａ、電極１３６、電極１３８、保持容量部１
５４を、透光性を有する材料で形成することにより、トランジスタ１５２が形成された領
域及び保持容量部１５４が形成された領域において光を透過させることができるため、画
素部１５０の開口率を向上させることができる。また、配線１２２、配線１２６、配線１
２４の一部を、抵抗率が低い金属材料からなる導電層で設けることにより、配線抵抗を低
減することができる。その結果、波形なまりを小さくすることができる。また、消費電力
を低減することができる。
通常、ゲート配線とゲート電極、ソース配線とソース電極は、同じ島（アイランド）で形
成される。そのため、ゲート電極やソース電極及びドレイン電極を、透光性を有する材料
で設ける場合には、ゲート配線及びソース配線等の配線も透光性を有する材料で形成され
ることとなる。しかし、透光性を有する材料、例えば、インジウムスズ酸化物、インジウ
ム亜鉛酸化物、インジウムスズ亜鉛酸化物等は、遮光性及び反射性を有する材料、例えば
、アルミニウム、モリブデン、チタン、タングステン、ネオジム、銅、銀等の金属材料と
比較して導電率が低いため、配線抵抗を十分に低減することが困難となる。例えば、大型
の表示装置を製造する場合、配線が長くなるため、配線抵抗が非常に高くなりやすい。そ
こで、上述したように、電極１３２、半導体層１１２ａ、電極１３６、電極１３８、保持
容量部１５４を、透光性を有する材料で形成し、配線１２２、配線１２６、配線１２４の
一部を、抵抗率が低い金属材料からなる導電層で設けることによって、このような問題を
解決することができる。
また、ゲート配線を構成する導電層１０４ａ及びソース配線を構成する導電層１１０ａを
、遮光性を有する金属材料を用いて形成することにより、配線抵抗を低減すると共に隣接
する画素部同士の間の領域を遮光することができる。つまり、行方向に配置されたゲート
配線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることな
く画素間の領域を遮光することが可能となる。もちろん、ブラックマトリクスを別途設け
てより効果的に遮光を行ってもよい。
なお、図１、図２に示した構造において、保持容量部１５４を設けない構成としてもよい
。この場合、配線１２４も不要となる。
次に、上記図１、図２に示した半導体装置の作製方法の一例について、図３〜図５を参照
して説明する。
まず、基板１００上に導電膜１０２を形成する（図３（Ａ）参照）。基板１００と導電膜
１０２の間に下地絶縁膜を形成してもよい。
基板１００としては、例えば、ガラス基板を用いることができる。他にも、基板１００と
して、セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコ
ン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス
等の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。ま
た、作製工程の熱処理に耐えられるのであれば、プラスチック基板を用いることもできる
。
導電膜１０２としては、透光性を有する材料を用いて形成することができる。透光性を有
する材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：
ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ
、酸化亜鉛（ＺｎＯ）等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛酸
化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）、酸化亜鉛にガリウム（Ｇａ）を
ドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物等を用いてもよい。これらの材料をスパッタリング法に
より、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合には
、積層構造における光透過率を十分に高くすることが望ましい。
次に、導電膜１０２上にレジストマスク１６１を形成し、当該レジストマスク１６１を用
いて導電膜１０２をエッチングすることにより、島状の導電層１０２ａ及び導電層１０２
ｂを形成する（図３（Ｂ）参照）。
導電層１０２ａは、配線１２２の一部及び電極１３２として機能する。また、導電層１０
２ｂは、配線１２４の一部として機能する。
次に、基板１００、導電層１０２ａ及び導電層１０２ｂ上に導電膜１０４を形成する（図
３（Ｃ）参照）。
導電膜１０４としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、
タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）
、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、ニオブ（Ｎｂ）、セ
リウム（Ｃｅ）、クロム（Ｃｒ）などの金属材料、またはこれらの金属材料を主成分とす
る合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成
することができる。特に、アルミニウムなどの低抵抗導電性材料で形成することが望まし
い。
導電層１０２ａ、１０２ｂ上に導電膜１０４を形成した場合、両者の膜が反応を起こして
しまう場合がある。例えば、導電層１０２ａ、１０２ｂとしてＩＴＯを用い、導電膜１０
４としてアルミニウムを用いた場合、化学反応が起きてしまう場合がある。したがって、
化学反応が起きることを避けるために、導電層１０２ａ、１０２ｂと導電膜１０４との間
に、高融点材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン
、チタン、タングステン、タンタル、クロムなどがあげられる。そして、高融点材料を用
いた膜の上に、導電率の高い材料を用いて、導電膜１０４を多層膜とすることが好適であ
る。導電率の高い材料としては、アルミニウム、銅、銀などがあげられる。例えば、導電
膜１０４を積層構造で形成する場合には、１層目をモリブデン、２層目をアルミニウム、
３層目をモリブデンの積層、若しくは、１層目をモリブデン、２層目にネオジムを微量に
含むアルミニウム、３層目をモリブデンの積層で形成することができる。このような構成
とすることによりヒロックを防止することができる。
次に、導電膜１０４上にレジストマスク１６２を形成し、当該レジストマスク１６２を用
いて導電膜１０４をエッチングすることにより、島状の導電層１０４ａ及び導電層１０４
ｂを形成する（図３（Ｄ）参照）。
この際、電極１３２として機能する導電層１０２ａ上に形成された導電膜１０４と、配線
１２４において画素部に配置される領域に設けられた導電膜１０４を除去する。
導電層１０４ａは、配線１２２の一部として機能する。また、導電層１０４ｂは、配線１
２４の一部として機能する。
また、図３（Ｄ）では、導電層１０４ａの幅を導電層１０２ａの幅より小さくなるように
形成し、導電層１０４ｂの幅を導電層１０２ｂの幅より小さくなるように形成する場合を
示しているが、これに限られない。導電層１０４ａの幅を導電層１０２ａの幅より大きく
して、導電層１０２ａを覆うように導電層１０４ａを形成してもよいし、導電層１０４ｂ
の幅を導電層１０２ｂの幅より大きくして、導電層１０２ｂの覆うように導電層１０４ｂ
を形成してもよい。
次に、導電層１０２ａ、１０２ｂ、導電層１０４ａ、１０４ｂを覆うように絶縁層１０６
を形成し、その後、絶縁層１０６上に導電膜１０８を形成する（図３（Ｅ）参照）。
絶縁層１０６としては、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸
化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒
化酸化アルミニウム膜、又は酸化タンタル膜の単層または積層で設けることができる。絶
縁層１０６は、スパッタ法等を用いて膜厚を５０ｎｍ以上２５０ｎｍ以下で形成すること
ができる。例えば、絶縁層１０６として、スパッタ法又はＣＶＤ法により酸化シリコン膜
を１００ｎｍの厚さで形成することができる。または、スパッタ法により酸化アルミニウ
ム膜を１００ｎｍの厚さで形成することができる。
導電膜１０８としては、透光性を有する材料を用いて形成することができる。透光性を有
する材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：
ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ
、酸化亜鉛（ＺｎＯ）等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛酸
化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）、酸化亜鉛にガリウム（Ｇａ）を
ドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物等を用いてもよい。これらの材料をスパッタリング法に
より、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合には
、複数の膜の全ての光透過率を十分に高くすることが望ましい。
次に、導電膜１０８上にレジストマスク１６３を形成し、当該レジストマスク１６３を用
いて導電膜１０８をエッチングすることにより、島状の導電層１０８ａ、導電層１０８ｂ
、導電層１０８ｃを形成する（図４（Ａ）参照）。
導電層１０８ａは、配線１２６の一部及び電極１３６として機能する。また、導電層１０
８ｂは、電極１３８として機能する。また、導電層１０８ｃは、保持容量部１５４の一方
の電極として機能する。
また、導電層１０８ｂの端部をテーパー状に形成することが好ましい。後に導電層１０８
ｂ上に形成される半導体層の段切れを防止することができるからである。
次に、導電層１０８ａ〜１０８ｃを覆うように導電膜１１０を形成する（図４（Ｂ）参照
）。
導電膜１１０としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、
タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）
、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）などの金属材料、また
はこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化
物を用いて、単層又は積層で形成することができる。アルミニウムなどの低抵抗導電性材
料で形成することが望ましい。
導電層１０８ａ〜１０８ｃ上に導電膜１１０を形成した場合、両者の膜が反応を起こして
しまう場合がある。例えば、導電層１０８ａ〜１０８ｃとしてＩＴＯを用い、導電膜１１
０としてアルミニウムを用いた場合、化学反応が起きてしまう場合がある。したがって、
化学反応が起きることを避けるために、導電層１０８ａ〜１０８ｃと導電膜１１０との間
に、高融点材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン
、チタン、タングステン、タンタル、クロムなどがあげられる。そして、高融点材料を用
いた膜の上に、導電率の高い材料を用いて、導電膜１１０を多層膜とすることが好適であ
る。導電率の高い材料としては、アルミニウム、銅、銀などがあげられる。例えば、導電
膜１１０を積層構造で形成する場合には、１層目をモリブデン、２層目をアルミニウム、
３層目をモリブデンの積層、若しくは、１層目をモリブデン、２層目にネオジムを微量に
含むアルミニウム、３層目をモリブデンの積層で形成することができる。このような構成
とすることによりヒロックを防止することができる。
次に、導電膜１１０上にレジストマスク１６４を形成し、当該レジストマスク１６４を用
いて導電膜１１０をエッチングすることにより、島状の導電層１１０ａを形成する（図４
（Ｃ）参照）。
具体的には、導電層１０８ａ上に導電膜１１０を残存させるようにエッチングを行う。こ
の場合、電極１３６として機能する導電層１０８ａ上に形成された導電膜１１０は除去す
る。つまり、導電層１１０ａは、配線１２６の一部として機能する。
次に、導電層１０８ａ、１０８ｂ、絶縁層１０６等を覆うように透光性を有する半導体膜
１１２を形成する（図４（Ｄ）参照）。
半導体膜１１２として、例えば、Ｉｎ、Ｍ、またはＺｎを含む酸化物半導体を用いること
ができる。ここで、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、またはＣｏなどから選ばれた一の金
属元素又は複数の金属元素を示す。また、ＭとしてＧａを用いる場合は、この薄膜をＩｎ
−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。また、上記酸化物半導体において、Ｍとして含
まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移
金属の酸化物が含まれているものがある。また、半導体膜１１２には絶縁性の不純物を含
ませても良い。当該不純物として、酸化シリコン、酸化ゲルマニウム、酸化アルミニウム
などに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁
性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物が適用さ
れる。これらの絶縁性酸化物若しくは絶縁性窒化物は、酸化物半導体の電気伝導性を損な
わない濃度で添加される。酸化物半導体に絶縁性の不純物を含ませることにより、該酸化
物半導体の結晶化を抑制することができる。酸化物半導体の結晶化を抑制することにより
、薄膜トランジスタの特性を安定化することが可能となる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体に酸化シリコンなどの不純物を含ませておくことで
、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生
成を防ぐことができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層をチャネル形成領域とす
る薄膜トランジスタの製造過程では、熱処理を行うことでＳ値（ｓｕｂｔｈｒｅｓｈｏｌ
ｄ ｓｗｉｎｇ ｖａｌｕｅ）や電界効果移動度を向上させることが可能であるが、その
ような場合でも薄膜トランジスタがノーマリーオンになってしまうのを防ぐことができる
。また、当該薄膜トランジスタに熱ストレス、バイアスストレスが加わった場合でもしき
い値電圧の変動を防ぐことができる。
薄膜トランジスタのチャネル形成領域に適用する酸化物半導体として上記の他にも、Ｉｎ
−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−
Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる
。すなわち、これらの酸化物半導体に結晶化を抑制し非晶質状態を保持させる不純物を加
えることによって、薄膜トランジスタの特性を安定化させることができる。当該不純物は
、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、
窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコ
ン、酸窒化アルミニウムなどの絶縁性酸窒化物などである。
一例として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、半導体膜１１２を形成することがで
きる。スパッタの条件としては、例えば、基板１００とターゲットとの距離を３０ｍｍ〜
５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０
ｋＷ（直径８インチのターゲット使用時）、雰囲気をアルゴン雰囲気、酸素雰囲気、又は
アルゴンと酸素との混合雰囲気とすることができる。半導体膜１１２の膜厚は、５ｎｍ〜
２００ｎｍ程度とすればよい。
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、Ｄ
Ｃスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いること
ができる。ＲＦスパッタ法は主に、絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は
主に、金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元
スパッタ装置では、同一チャンバーで異なる膜を積層形成することも、同一チャンバーで
複数種類の材料を同時にスパッタして一の膜を形成することもできる。さらに、チャンバ
ー内部に磁界発生機構を備えたマグネトロンスパッタ装置を用いる方法（マグネトロンス
パッタ法）や、マイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法等を用
いてもよい。また、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれ
らの化合物を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイア
ススパッタ法等を用いてもよい。
なお、トランジスタ１５２のチャネル層として用いる半導体材料としては、酸化物半導体
に限られない。例えば、シリコン層（アモルファスシリコン層、微結晶シリコン層、多結
晶シリコン層又は単結晶シリコン層）をトランジスタ１５２のチャネル層として用いても
よい。他にも、トランジスタ１５２のチャネル層として、透光性を有する有機半導体材料
、カーボンナノチューブ、ガリウムヒ素やインジウムリン等の化合物半導体を用いてもよ
い。なお、半導体層が透光性を有するとは、少なくとも、配線１２２を構成する導電層１
０４ａ、配線１２６を構成する導電層１１０ａより透光性を有していればよい。
本実施の形態では、導電層（導電層１０８ａ、導電層１０８ｂ、導電層１１０ａ）の形成
後に半導体膜１１２を設けるため、これらの導電層のエッチングの際に半導体膜１１２が
エッチングされることがない。そのため、半導体膜１１２を薄く形成することが可能とな
る。半導体膜１１２を薄く設けることにより、透光性を向上させると共に、空乏層を形成
しやすくなる。その結果、トランジスタのＳ値を小さくし、トランジスタのスイッチング
特性を向上することが可能となる。また、オフ電流も低くすることができる。
なお、半導体膜１１２の厚さは、導電層１０８ａ及び導電層１０８ｂより薄く形成するこ
とが好ましい。但し、これに限定されない。
次に、半導体膜１１２上にレジストマスク１６５を形成し、当該レジストマスク１６５を
用いて半導体膜１１２をエッチングすることにより、島状の半導体層１１２ａを形成する
（図５（Ａ）参照）。
また、半導体層１１２ａは、導電膜１１０を形成する前（図４（Ａ）の後）に形成しても
よい。この場合、図４（Ａ）の工程を行った後に、半導体膜１１２を形成してエッチング
することにより島状の半導体層１１２ａを形成し、続けて導電膜１１０を形成すればよい
。
また、半導体層１１２ａを形成した後、窒素雰囲気下又は大気雰囲気下において、１００
℃〜６００℃、代表的には２００℃〜４００℃の熱処理を行うことが好ましい。例えば、
窒素雰囲気下で３５０℃、１時間の熱処理を行うことができる。この熱処理により島状の
半導体層１１２ａの原子レベルの再配列が行われる。この熱処理（光アニール等も含む）
は、島状の半導体層１１２ａ中におけるキャリアの移動を阻害する歪みを解放できる点で
重要である。なお、上記の熱処理を行うタイミングは、半導体膜１１２の形成後であれば
特に限定されない。
次に、半導体層１１２ａ、配線１２６、電極１３６、電極１３８、導電層１０８ｃを覆う
ように絶縁層１１４を形成する（図５（Ｂ）参照）。
絶縁層１１４は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の酸素又は窒素を
有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜や、エポキシ、
ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有
機材料またはシロキサン樹脂等のシロキサン材料からなる膜を単層又は積層構造で設ける
ことができる。
また、絶縁層１１４は、カラーフィルタとしての機能を有することが可能である。基板１
００側にカラーフィルタを設けることにより、対向基板側にカラーフィルタを設ける必要
がなくなり、２つの基板の位置を調整するためのマージンが必要なくなるため、パネルの
製造を容易にすることができる。
次に、絶縁層１１４上に、導電層１１６を形成する（図５（Ｃ）参照）。導電層１１６は
、画素電極として機能させることができ、導電層１０８ｃと電気的に接続するように形成
する。
導電層１１６としては、透光性を有する材料を用いて形成することができる。透光性を有
する材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：
ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ
、酸化亜鉛（ＺｎＯ）等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛酸
化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）、酸化亜鉛にガリウム（Ｇａ）を
ドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物等を用いてもよい。これらの材料をスパッタリング法に
より、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合には
、複数の膜の全ての光透過率を十分に高くすることが望ましい。具体的には、画素部にお
ける透光性を高めるために導電層１１６を、導電層１０２ａ、導電層１０８ａより薄く形
成することが好ましい。但し、これに限定されない。
以上の工程により、半導体装置を作製することができる。本実施の形態で示す作製方法に
より、透光性を有するトランジスタ１５２及び透光性を有する保持容量部１５４を形成す
ることができる。そのため、画素内に、トランジスタや容量素子を配置する場合であって
も、トランジスタや容量素子が形成された部分においても光を透過させることができるた
め、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトラ
ンジスタ）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することが
できるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができ
る。
また、本実施の形態では、電極１３６及び電極１３８上に半導体層１１２ａを設ける構造
（ボトムコンタクト型）について示したが、これに限られない。例えば、半導体層１１２
ａ上に電極１３６及び電極１３８を設けた構造（チャネルエッチ型）としてもよい（図４
５参照）。なお、図４５（Ａ）は上面図であり、図４５（Ｂ）は図４５（Ａ）におけるＡ
−Ｂ間の断面に対応している。
図４５に示す構造は、上記図３（Ｅ）において、絶縁層１０６上に半導体膜１１２を形成
してパターニングした後に、導電膜１０８を形成することにより得られる。
また、図４５に示す構造において、半導体層１１２ａ上にチャネル保護膜として機能する
絶縁層１２７を設けた構造（チャネル保護型）としてもよい（図４６（Ａ）参照）。絶縁
層１２７を設けることにより、導電膜１０８をパターニングする際に半導体層１１２ａを
保護することができる。
（実施の形態２）
本実施の形態では、上記実施の形態１と異なる半導体装置の作製方法について、図面を参
照して説明する。具体的には、多階調マスクを用いて半導体装置を作製する場合について
説明する。なお、本実施の形態における半導体装置の作製工程は、多くの部分で実施の形
態１と共通している。したがって、以下においては、重複する部分は省略し、異なる点に
ついて詳細に説明する。
まず、基板１００上に導電膜１０２を形成し、続いて導電膜１０２上に導電膜１０４を形
成する（図７（Ａ）参照）。基板１００と導電膜１０２の間に下地絶縁膜を設けてもよい
。
次に、導電膜１０４上にレジストマスク１７１ａ〜１７１ｃを形成する（図７（Ｂ）参照
）。
レジストマスク１７１ａ〜１７１ｃは、多階調マスクを用いることにより、厚さの異なる
レジストマスクを選択的に形成することができる。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、
露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用い
ることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有する
レジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォ
トマスクの枚数を削減することができる。以下に、図６を参照して多階調マスクを用いた
場合の光の透過率について説明する。
図６に、代表的な多階調マスクの断面を示す。図６（Ａ−１）はグレートーンマスク４０
３を用いる場合を示し、図６（Ｂ−１）はハーフトーンマスク４１４を用いる場合を示し
ている。
図６（Ａ−１）に示すグレートーンマスク４０３は、透光性を有する基板４００に遮光層
により形成された遮光部４０１、及び遮光層のパターンにより設けられた回折格子４０２
で構成されている。
回折格子４０２は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドッ
ト又はメッシュ等を有することで、光の透過率を制御する。なお、回折格子４０２に設け
られるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なもの
であってもよい。
透光性を有する基板４００としては、石英等を用いることができる。遮光部４０１及び回
折格子４０２を構成する遮光層は、金属膜を用いて形成すればよく、好ましくはクロム又
は酸化クロム等により設けられる。
グレートーンマスク４０３に露光するための光を照射した場合、図６（Ａ−２）に示すよ
うに、遮光部４０１に重畳する領域における透光率は０％となり、遮光部４０１又は回折
格子４０２が設けられていない領域における透光率は１００％とすることができる。また
、回折格子４０２における透光率は、概ね１０％〜７０％の範囲であり、回折格子のスリ
ット、ドット又はメッシュの間隔等により調節可能である。
図６（Ｂ−１）に示すハーフトーンマスク４１４は、透光性を有する基板４１１上に半透
光層により形成された半透光部４１２及び遮光層により形成された遮光部４１３で構成さ
れている。
半透光部４１２は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層
を用いて形成することができる。遮光部４１３は、グレートーンマスクの遮光層と同様の
金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
ハーフトーンマスク４１４に露光するための光を照射した場合、図６（Ｂ−２）に示すよ
うに、遮光部４１３に重畳する領域における透光率は０％となり、遮光部４１３又は半透
光部４１２が設けられていない領域における透光率は１００％とすることができる。また
、半透光部４１２における透光率は、概ね１０％〜７０％の範囲であり、形成する材料の
種類又は形成する膜厚等により調整可能である。
以上のように、多階調マスクを用いることにより、露光部分、中間露光部分、及び未露光
部分の３つの露光レベルのマスクを形成することができ、一度の露光及び現像工程により
、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することができ
る。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することができ
る。
図７（Ｂ）では、多階調マスクとしてハーフトーンマスクを用いる場合を示しており、当
該ハーフトーンマスクは光を透過する基板１８０と当該基板１８０上に設けられた遮光層
１８１ａ、１８１ｃと半透過層１８１ｂ、１８１ｄとで構成されている。そのため、導電
膜１０４上には厚いレジストマスク１７１ａ、薄いレジストマスク１７１ｂ、厚い部分と
薄い部分を有するレジストマスク１７１ｃが形成される。
次に、レジストマスク１７１ａ〜１７１ｃを用いて、導電膜１０２及び導電膜１０４の不
要な部分をエッチングし、導電層１０２ａ、導電層１０２ｂ、導電層１０４ａ’、導電層
１０４ｂ’を形成する（図７（Ｃ）参照）。
次に、レジストマスク１７１ａ〜１７１ｃに対して、酸素プラズマによるアッシングを行
う。レジストマスク１７１ａ〜１７１ｃに対して酸素プラズマによるアッシングを行うこ
とにより、レジストマスク１７１ｂは除去され、導電層１０２ａ上に形成された導電層１
０４ａ’の一部が露出する。また、レジストマスク１７１ａ、１７１ｃは縮小し、レジス
トマスク１７１ａ’、１７１ｃ’として残存する（図８（Ａ）参照）。このように、レジ
ストマスクとして多階調マスクを用いることにより、追加のレジストマスクを用いること
がなくなるため、工程を簡略化することができる。
次に、レジストマスク１７１ａ’、１７１ｃ’を用いて、露出した導電層１０４ａ’及び
導電層１０４ｂ’をエッチングすることにより、導電層１０４ａ及び導電層１０４ｂを形
成する（図８（Ｂ）参照）。この場合、電極１３２として機能する導電層１０２ａ上に形
成された導電層１０４ａ’と、配線１２４において画素部に配置される領域に設けられた
導電層１０４ｂ’を除去する。
その結果、電極１３２は透光性を有する導電層１０２ａで形成され、配線１２２は透光性
を有する導電層１０２ａと当該導電層１０２ａより抵抗が低い導電層１０４ａとの積層構
造で形成される。
このように、電極１３２として機能する導電層１０２ａを透光性を有する材料で形成する
ことにより、画素部の開口率を向上させることができる。また、配線１２２として機能す
る導電層として、電極１３２を構成する導電層（ここでは、導電層１０２ａ）と、当該導
電層１０２ａより抵抗率が低い金属材料を用いた導電層１０４ａで形成することにより、
配線抵抗を低減すると共に、波形なまりを低減することができる。その結果、低消費電力
化を図ることができる。また、配線１２２として、遮光性を有する導電層（ここでは、導
電層１０４ａ）を用いることにより、互いに隣接する画素間の領域を遮光することができ
る。そのため、ブラックマトリクスを省略することができる。但し、これに限定されない
。
また、多階調マスクを用いることにより、配線１２２となる導電層１０２ａと導電層１０
４ａとは、それぞれの層が有する表面積が異なる。つまり、導電層１０２ａが有する表面
積が、導電層１０４ａが有する表面積よりも大きくなる。同様に、導電層１０２ｂが有す
る表面積が、導電層１０４ｂが有する表面積よりも大きくなる。
次に、導電層１０２ａ、導電層１０２ｂ、導電層１０４ａ、導電層１０４ｂを覆うように
絶縁層１０６を形成した後、当該絶縁層１０６上に、導電膜１０８と導電膜１１０を順に
積層して形成する（図８（Ｃ）参照）。
次に、導電膜１１０上にレジストマスク１７２ａ〜１７２ｄを形成する（図９（Ａ）参照
）。
レジストマスク１７２ａ〜１７２ｄは、多階調マスクを用いることにより、厚さの異なる
レジストマスクを形成することができる。
図９（Ａ）では、多階調マスクとしてハーフトーンマスクを用いる場合を示しており、当
該ハーフトーンマスクは光を透過する基板１８２と当該基板１８２上に設けられた半透過
層１８３ａ、１８３ｄと遮光層１８３ｂ、１８３ｃ、１８３ｅとで構成されている。その
ため、導電膜１１０上には厚いレジストマスク１７２ｃ、薄いレジストマスク１７２ｂ、
１７２ｄ、厚い部分と薄い部分を有するレジストマスク１７２ａが形成される。
次に、レジストマスク１７２ａ〜１７２ｄを用いて、導電膜１０８及び導電膜１１０の不
要な部分をエッチングし、導電層１０８ａ〜導電層１０８ｃ、導電層１１０ａ’〜導電層
１１０ｃ’を形成する（図９（Ｂ）参照）。
次に、レジストマスク１７２ａ〜１７２ｄに対して、酸素プラズマによるアッシングを行
う。レジストマスク１７２ａ〜１７２ｄに対して酸素プラズマによるアッシングを行うこ
とにより、レジストマスク１７２ｂ、１７２ｄは除去され、導電層１１０ｂ’、１１０ｃ
’が露出する。また、レジストマスク１７２ａ、１７２ｃは縮小し、レジストマスク１７
２ａ’、１７２ｃ’として残存する（図９（Ｃ）参照）。このように、レジストマスクと
して多階調マスクを用いることにより、追加のレジストマスクを用いることがなくなるた
め、工程を簡略化することができる。
次に、レジストマスク１７２ａ’、１７２ｃ’を用いて、導電層１１０ａ’の一部、導電
層１１０ｂ’及び導電層１１０ｃ’をエッチングすることにより、導電層１１０ａを形成
する（図１０（Ａ）参照）。この場合、導電層１０８ａ上に形成された導電層１１０ａ’
の一部、導電層１０８ｂ上に形成された導電層１１０ｂ’及び導電層１０８ｃ上に形成さ
れた導電層１１０ｃ’を除去する。
その結果、電極１３６は透光性を有する導電層１０８ａで形成され、配線１２６は透光性
を有する導電層１０８ａと当該導電層１０８ａより抵抗が低い導電層１１０ａとの積層構
造で形成される。また、電極１３８は透光性を有する導電層１０８ｂで形成される。
このように、電極１３６として機能する導電層１０８ａ及び電極１３８として機能する導
電層１０８ｂを透光性を有する材料で形成することにより、画素部の開口率を向上させる
ことができる。また、配線１２６として機能する導電層として、電極１３６を構成する導
電層（ここでは、導電層１０８ａ）と、当該導電層１０８ａより抵抗率が低い金属材料を
用いた導電層１１０ａで形成することにより、配線抵抗を低減すると共に、波形なまりを
低減することができる。その結果、低消費電力化を図ることができる。また、配線１２６
として、遮光性を有する導電層（ここでは、導電層１１０ａ）を用いることにより、互い
に隣接する画素間の領域を遮光することができる。
次に、導電層１０８ａ、１０８ｂ、絶縁層１０６等を覆うように酸化物半導体膜を形成し
た後、当該酸化物半導体膜をエッチングすることにより、島状の半導体層１１２ａを形成
する（図１０（Ｂ）参照）。
次に、半導体層１１２ａ、配線１２６、電極１３６、電極１３８、導電層１０８ｃを覆う
ように絶縁層１１４を形成した後、当該絶縁層１１４上に、導電層１１６を形成する（図
１０（Ｃ）参照）。導電層１１６は、導電層１０８ｃと電気的に接続するように形成する
。
以上の工程により、半導体装置を作製することができる。多階調マスクを用いることによ
って、露光部分、中間露光部分、及び未露光部分の３つの露光レベルのマスクを形成する
ことができ、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を
有するレジストマスクを形成することができる。このため、多階調マスクを用いることで
、フォトマスクの枚数を削減することができる。
なお、本実施の形態では、ゲート配線を形成する工程と、ソース配線を形成する工程の両
方の工程で多階調マスクを用いる場合について説明したが、ゲート配線を形成する工程と
、ソース配線を形成する工程のどちらか一方に多階調マスクを用いてもよい。
（実施の形態３）
本実施の形態では、上記実施の形態１と異なる半導体装置について、図面を参照して説明
する。なお、以下に示す半導体装置の構成は、多くの部分で上記図１、図２と共通してい
る。したがって、以下においては、重複する部分は省略し、異なる点について説明する。
上記実施の形態１で示した半導体装置の他の構成例を、図１１、図１２に示す。図１１、
図１２において、図１１は上面図を示し、図１２（Ａ）は図１１におけるＡ−Ｂ間の断面
に対応し、図１２（Ｂ）は図１１におけるＣ−Ｄ間の断面に対応している。
図１１、図１２に示す半導体装置は、図１、図２に示した半導体装置において、ゲート配
線１２０として導電層１０４ａ上に透光性を有する導電層１０２ａを積層して設け、配線
１２６として導電膜１１０上に透光性を有する導電層１０８ａを積層して設ける場合を示
している。つまり、図１、図２で示した構造において、ゲート配線１２０及び配線１２６
における導電層の積層構造を逆にした構成となっている。
図１１、図１２に示す構成において、ゲート配線１２０と電気的に接続される電極１３２
を透光性を有する導電層１０２ａで形成し、配線１２６と電気的に接続される電極１３６
を透光性を有する導電層１０８ａで形成する。
なお、図１１、図１２に示す構成の他にも、図１、図２で示した構造において、配線１２
２と配線１２６のうちいずれか一方における導電層の積層構造を逆にした構成としてもよ
い。
また、図１１、図１２では、電極１３６及び電極１３８上に半導体層１１２ａを設ける構
造（ボトムコンタクト型）について示したが、これに限られない。例えば、半導体層１１
２ａ上に電極１３６及び電極１３８を設けた構造（チャネルエッチ型）としてもよい（図
４７参照）。なお、図４７（Ａ）は上面図であり、図４７（Ｂ）は図４７（Ａ）における
Ａ−Ｂ間の断面に対応している。
また、図４７に示す構造において、半導体層１１２ａ上にチャネル保護膜として機能する
絶縁層１２７を設けた構造（チャネル保護型）としてもよい（図４６（Ｂ）参照）。
続いて、上記実施の形態１で示した半導体装置の他の構成例を、図１３に示す。図１３に
おいて、図１３（Ａ）は上面図を示し、図１３（Ｂ）は図１３（Ａ）におけるＡ−Ｂ間の
断面に対応している。
図１３に示す半導体装置は、図１、図２に示した半導体装置において、半導体層１１２ａ
を配線１２６となる導電層１０８ａと導電層１１０ａ間に設けた構成となっている。つま
り、導電層１０８ａを形成した後、導電層１１０ａを形成する前に半導体層１１２ａを形
成する。
図１３に示すように、導電層１０８ａと導電層１１０ａ間に半導体層１１２ａを設けるこ
とにより、電極１３６及び配線１２６と、半導体層１１２ａとの接触面積を増加させ、コ
ンタクト抵抗を低減することができる。
続いて、上記実施の形態１で示した半導体装置の他の構成例を、図１４に示す。図１４に
おいて、図１４（Ａ）は上面図を示し、図１４（Ｂ）は図１４（Ａ）におけるＣ−Ｄ間の
断面に対応している。
図１４に示す半導体装置は、配線１２４において、保持容量部１５４の電極となる導電層
１０８ｃと導電層１１６とを接続する場合に形成されるコンタクトホール１２５の下方に
位置する領域に、遮光性を有する導電層（ここでは、導電層１０４ｂ）を設けた構成とな
っている。つまり、図１４に示す構成は、図１、図２に示す構成において、画素部１５０
が設けられる領域にも、配線１２４として、透光性を有する導電層１０２ｂと当該導電層
１０２ｂより抵抗が低く且つ遮光性を有する導電層１０４ｂの積層構造で設けた構造とな
っている。
通常、コンタクトホール１２５を介して導電層１０８ｃと導電層１１６を電気的に接続さ
せた場合には、コンタクトホール１２５に起因して導電層１１６の表面に凹部が形成され
る。その結果、当該導電層１１６の凹部上に設けられた液晶分子の配向が乱れることによ
って、光漏れが生じる場合がある。
そこで、図１４に示すように、コンタクトホール１２５の下方に遮光性を有する膜を選択
的に形成することによって、導電層１１６の表面の凹部による光漏れを低減することがで
きる。また、遮光性を有する膜として、導電層１０２ｂより抵抗が低い導電層１０４ｂを
用いることにより配線１２４の抵抗を低減することができる。さらに、図１４に示すよう
に、コンタクトホール１２５を形成する位置を配線１２４の一方の端部に集約して設け、
導電層１０４ｂも配線１２４の一方の端部側に設けることにより、画素部１５０の開口率
を向上することができる。
なお、導電層１０４ｂの形状は、コンタクトホール１２５の下方に配置されるのであれば
図１４（Ａ）に示した形状に限られない。光漏れを低減すると共に、配線１２４の配線抵
抗を低減させたい場合には、図１４に示すように配線１２４と平行な方向において、導電
層１０４ｂを延伸して設ければよい。この場合、上述したように、コンタクトホール１２
５を配線１２４の一方の端部側に集約して設け、導電層１０４ｂも配線１２４の一方の端
部側に設けることによって、画素部１５０の開口率を向上することができる。
また、光漏れを低減すると共に、画素部１５０の開口率をより向上させたい場合には、配
線１２４と平行な方向において、導電層１０４ｂを電気的に接続するのではなく、コンタ
クトホール１２５と重畳する領域に島状の導電層１０４ｂをそれぞれ設ければよい（図１
５（Ａ）、（Ｂ）参照）。なお、図１５において、図１５（Ａ）は上面図を示し、図１５
（Ｂ）は図１５（Ａ）におけるＣ−Ｄ間の断面に対応している。
また、図１５に示すように、配線１２４において形成されるコンタクトホール１２５の下
方に遮光膜を設けると共に、配線１２４以外の領域（導電層１０８ｂと導電層１１６の接
続する領域）に形成されるコンタクトホールの下方に遮光膜を設けてもよい。
続いて、上記実施の形態１で示した半導体装置の他の構成例を、図１６に示す。図１６に
おいて、図１６（Ａ）は上面図を示し、図１６（Ｂ）は図１６（Ａ）におけるＡ−Ｂ間の
断面に対応している。
図１６に示す半導体装置は、半導体層１１２ａの一部に導電率が高い領域（ｎ＋領域１１
３ａ、１１３ｂ）を設けると共に、電極１３６及び電極１３８と、電極１３２とを重畳さ
せないように設けた構成を示している。ｎ＋領域１１３ａ、１１３ｂは、半導体層１１２
ａにおいて、電極１３６と接続する領域及び電極１３８と接続する領域に設けることがで
きる。なお、ｎ＋領域１１３ａ、１１３ｂは、電極１３２と重畳させるように設けてもよ
いし、重畳させないように設けてもよい。
ｎ＋領域１１３ａ、１１３ｂは、半導体層１１２ａに水素を選択的に添加することにより
形成することができる。水素は、半導体層１１２ａにおいて、導電率を高くしたい部分に
添加すればよい。
例えば、Ｉｎ、Ｍ、またはＺｎを含む酸化物半導体等を用いて半導体層１１２ａを形成し
た後、半導体層１１２ａ上の一部にレジストマスク１６８を形成し（図３６（Ａ）参照）
、水素イオンを添加することにより、半導体層１１２ａにｎ＋領域１１３ａ、１１３ｂを
形成することができる（図３６（Ｂ）参照）。
このように、電極１３６及び電極１３８と、電極１３２とが重畳しないように設けること
によって、電極１３６及び電極１３８と電極１３２との間に生じる寄生容量を抑制するこ
とができる。
なお、上述した構成においては、トランジスタ１５２の構造としてソースとドレインの間
に形成されるチャネル形成領域の上面形状が平行型である場合を示したが、これに限られ
ない。他にも、図１７に示すように、チャネル形成領域の上面図がＣ字（Ｕ字）状のトラ
ンジスタとしてもよい。この場合、電極１３６として機能する導電層１０８ａをＣ字又は
Ｕ字になるように形成し、電極１３８として機能する導電層１０８ｂを囲むように導電層
１０８ａを配置することができる。このような構成とすることにより、トランジスタ１５
２のチャネル幅を大きくすることができる。
また、上述した構成においては、配線１２２と電気的に接続された電極１３２上に半導体
層１１２ａを設ける場合を示したが、これに限られない。他にも、図２１に示すように、
配線１２２上に半導体層１１２ａを設けた構成としてもよい。この場合、配線１２２はゲ
ート電極としても機能する。また、配線１２２は、抵抗が低い導電層１０４ａで設けるこ
とができる。もちろん、配線１２２を透光性を有する導電層１０２ａと導電層１０４ａの
積層構造で設けてもよい。また、導電層１０４ａとして遮光性を有する導電層とすること
により、チャネル形成領域となる半導体層１１２ａに光が照射されることを抑制すること
ができる。この構成は、チャネルを形成する半導体層として光により特性に影響が出る材
料を用いる場合に有効となる。
また、図３７に示すように、配線１２２を導電層１０４ａでのみ形成してもよい。また、
配線１２６を導電層１１０ａでのみ形成してもよい。また、配線１２４を導電層１０４ｂ
でのみ形成してもよい。
また、図３８に示すように、配線１２２において、導電層１０８ａを一部（トランジスタ
１５２の電極１３２として用いる部分）に選択的に設けた構成としてもよい。また、同様
に、配線１２６において、導電層１１０ａを一部（トランジスタ１５２の電極１３６とし
て用いる部分）に選択的に設けた構成としてもよい。
なお、図３８では、導電層１０２ａを導電層１０４ａの下方に設ける場合を示したが、導
電層１０２ａを導電層１０４ａ上に設けた構成としてもよい（図３９参照）。また、同様
に、導電層１０８ａを導電層１１０ａ上に設けた構成としてもよい（図３９参照）。
また、上述した構成では、配線１２４を用いて保持容量部１５４を設けた場合を示したが
、これに限られない。図４０に示すように、配線１２４を設けず、導電層１０８ｃと、隣
接する画素の配線１２２を構成する導電層１０２ａを保持容量部１５４の電極として用い
た構成としてもよい。
なお、上記図１３〜図１７、図３７〜図４０では、電極１３６及び電極１３８上に半導体
層１１２ａを設ける構造（ボトムコンタクト型）について示したが、これに限られない。
上記図４５〜図４７に示したように、半導体層１１２ａ上に電極１３６及び電極１３８を
設けた構造（チャネルエッチ型）としてもよいし、半導体層１１２ａ上にチャネル保護膜
として機能する絶縁層１２７を設けた構造（チャネル保護型）としてもよい。
（実施の形態４）
本実施の形態では、上記実施の形態１、２と異なる半導体装置について、図面を参照して
説明する。具体的には、一つの画素部に複数のトランジスタを設ける場合に関して説明す
る。なお、以下に示す半導体装置の構成は、多くの部分で上記図１、図２と共通している
。したがって、以下においては、重複する部分は省略し、異なる点について説明する。
本実施の形態で示す半導体装置の一構成例を、図１８、１９に示す。図１８、図１９にお
いて、図１８は上面図を示し、図１９（Ａ）は図１８におけるＡ−Ｂ間の断面に対応し、
図１９（Ｂ）は図１８におけるＣ−Ｄ間の断面に対応している。
図１８、図１９に示す半導体装置は、スイッチング用のトランジスタ１５２、駆動用のト
ランジスタ１５６及び保持容量部１５８が設けられた画素部１５０と、配線１２２と、配
線１２６と、配線１２８とを有している。図１８、図１９に示す構成は、例えば、ＥＬ表
示装置の画素部に適用することができる。
トランジスタ１５６は、基板１００上に設けられた電極２３２と、電極２３２上に設けら
れた絶縁層１０６と、絶縁層１０６上に設けられた電極２３６及び電極２３８と、絶縁層
１０６上に電極２３２と重なるように設けられ且つ電極２３６及び電極２３８上に設けら
れた半導体層１１２ｂを有している。
なお、電極２３２は、ゲート電極として機能させることができる。電極２３６又は電極２
３８は、ソース電極又はドレイン電極として機能させることができる。半導体層１１２ｂ
は、酸化物半導体で設けることができる。配線１２８は、電源供給線として機能させるこ
とができる。但し、これらに限定されない。
電極２３２は、透光性を有する導電層１０２ｃで設けられており、且つトランジスタ１５
２の電極１３８（導電層１０８ｂ）と電気的に接続されている。導電層１０８ｂと導電層
１０２ｃの電気的な接続は、導電層１１７を介して行うことができる。
また、導電層１１７は、導電層１１６と同一工程で形成することができる。つまり、絶縁
層１１４を形成した後、導電層１０８ｂに達するコンタクトホール１１８ａと、導電層１
０２ｃに達するコンタクトホール１１８ｂを形成した後、絶縁層１１４上に導電層１１６
及び導電層１１７を形成する。コンタクトホール１１８ａとコンタクトホール１１８ｂは
同一工程（同じエッチングプロセス）で形成することができる。
導電層１０２ｃは、導電層１０２ａと同一プロセスで形成することができる。
半導体層１１２ｂは、半導体層１１２ａと同一プロセスで形成することができる。
電極２３６は、透光性を有する導電層１０８ｄで設けられており、且つ配線１２８と電気
的に接続されている。配線１２８は、導電層１０８ｄと導電層１１０ｂとの積層構造で設
けられている。また、電極２３６を構成する導電層１０８ｄと、配線１２８を構成する導
電層１０８ｄは、同じ島（アイランド）で形成されている。
なお、図１８、図１９では、配線１２８として、導電層１０８ｄ上に導電層１１０ｂを積
層させる場合を示しているが、導電層１１０ｂ上に導電層１０８ｄを積層してもよい。
また、電極２３８は、透光性を有する導電層１０８ｅで設けられており、導電層１１６と
電気的に接続している。
導電層１０８ｄ、導電層１０８ｅは、導電層１０８ａ及び導電層１０８ｂと同一の工程で
形成することができる。また、導電層１１０ｂは、導電層１１０ａと同一の工程で形成す
ることができる。
保持容量部１５８は、絶縁層１０６を誘電体とし、透光性を有する導電層１０２ｃと透光
性を有する導電層１０８ｄを電極として構成されている。また、導電層１０２ｃは、トラ
ンジスタ１５２の電極１３８に電気的に接続されている。
以上のように、トランジスタ１５２、トランジスタ１５６及び保持容量部１５８を、透光
性を有する材料で形成することにより、トランジスタ１５２、１５６が形成された領域及
び保持容量部１５８が形成された領域において光を透過させることができるため、画素部
１５０の開口率を向上させることができる。また、配線１２２、配線１２６、配線１２８
の一部を、抵抗率が低い金属材料からなる導電層で設けることにより、配線抵抗を低減し
、消費電力を低減することができる。
また、ゲート配線を構成する導電層１０４ａ、ソース配線を構成する導電層１１０ａ及び
配線１２８を構成する導電層１１０ｂを、遮光性を有する金属材料を用いて形成すること
により、配線抵抗を低減すると共に隣接する画素部同士の間を遮光することができる。つ
まり、行方向に配置されたゲート配線と、列方向に配置されたソース配線及び配線１２８
とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる
。
なお、図１８、図１９では、導電層１０８ｂと導電層１０２ｃの電気的な接続を導電層１
１７を介して行う場合を示したがこれに限られない。例えば、図２０に示すように、絶縁
層１０６に形成されたコンタクトホール１１９を介して導電層１０２ｃと導電層１０８ｂ
を電気的に接続してもよい。この場合、絶縁層１０６にコンタクトホール１１９を形成し
た後、導電層１０８ｂを形成すればよい。図２０に示す構造では、導電層１０８ｂと導電
層１０２ｃの接続領域の上方にも導電層１１６を配置することができる。
また、本実施の形態では、画素部１５０に２つのトランジスタを設ける場合を示したが、
これに限られない。３つ以上のトランジスタを並列又は直列にして配置することもできる
。
本実施の形態では、トランジスタの構造をボトムコンタクト型とする場合について示した
が、これに限られない。トランジスタの構造をチャネルエッチ型としてもよいし、チャネ
ル保護型としてもよい。
（実施の形態５）
本実施の形態では、半導体装置の一形態である表示装置において、同一基板上に薄膜トラ
ンジスタを用いて少なくとも駆動回路の一部と画素部を設ける場合について以下に説明す
る。
表示装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図２２
（Ａ）に示す。図２２（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素
を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択され
た画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
図２２（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図２２（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に
分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光
または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレー
ム期間中に画素が発光する期間の合計の長さを、ビデオ信号により制御することができ、
階調を表示することができる。
なお、図２２（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴ
を配置する場合であって、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線
に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴ
のゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生
成する例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される
信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つ
の画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御する
ために用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の
走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走
査線駆動回路で生成しても良い。
液晶表示装置の画素部に配置する薄膜トランジスタは、実施の形態１〜４に従って形成す
ることができる。また、実施の形態１〜４に示す薄膜トランジスタはｎチャネル型ＴＦＴ
であるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一
部を画素部の薄膜トランジスタと同一基板上に形成する。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態１〜４に示すｎチャネル型ＴＦ
Ｔのみで作製することも可能である。
なお、保護回路やゲートドライバやソースドライバなどの周辺駆動回路部分では、トラン
ジスタにおいて、光を透過させる必要がない。よって、画素部分はトランジスタや容量素
子において光を透過させて、周辺駆動回路部分では、トランジスタにおいて光を透過させ
なくてもよい。
図２３（Ａ）は、多階調マスクを用いずに薄膜トランジスタを形成した場合の駆動部及び
画素部の薄膜トランジスタを示し、図２３（Ｂ）は、多階調マスクを用いて形成した場合
の駆動部及び画素部の薄膜トランジスタを示している。
多階調マスクを用いずに薄膜トランジスタを形成する場合は、駆動部のトランジスタにお
いて、ゲート電極として導電層１０２ａより導電率が高い導電層１０４ａで設け、ソース
電極及びドレイン電極として、導電層１０８ａより導電率が高い導電層１１０ａで設ける
ことができる。また、駆動部においては、ゲート配線を導電層１０４ａで設け、ソース配
線を導電層１１０ａで設けることができる。
多階調マスクを用いて薄膜トランジスタを形成する場合は、駆動部のトランジスタにおい
て、ゲート電極として導電層１０２ａと導電層１０４ａの積層構造で設け、ソース電極と
して導電層１０８ａと導電層１１０ａの積層構造で設け、ドレイン電極として導電層１０
８ｂと導電層１１０ａの積層構造で設けることができる。
なお、図２３において、画素部のトランジスタは、上記実施の形態で示した構成とするこ
とができる。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同
じ読みやすさを実現し、他の表示装置に比べ消費電力を抑え、且つ、薄型、軽量とするこ
とが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有
する半導体装置（表示装置ともいう）を作製する場合について説明する。また、薄膜トラ
ンジスタを、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置
を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該
素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は
、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極と
なる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であって
も良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、半導体装置として液晶表示装置の例を示す。まず、半導体装置の一形
態に相当する液晶表示パネルの外観及び断面について、図２４を用いて説明する。図２４
は、第１の基板４００１上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層と
して含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、
第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり
、図２４（Ｂ）は、図２４（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２４（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２４（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、薄膜トランジスタを複数有しており、図２４（Ｂ）では、画素部４００２に含まれる薄
膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１
１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０
２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層
として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態におい
て、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルム
またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦ
フィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３
１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続さ
れる。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４
０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４
００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装
置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリク
スとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、薄膜トランジスタを保護膜や平坦化絶縁膜として機能
する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜
は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのもの
であり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シ
リコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミ
ニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形
成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定さ
れず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シ
リコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒ
ロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用い
ると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化さ
せることを抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよ
い。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。
また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが
好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図２５は、半導体装置の一形態に相当する液晶表示モジュールにＴＦＴ基板２６００を用
いて構成する一例を示している。
図２５は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む素子層２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、半導体装置の一例として電子ペーパーを示す。
図２６は、半導体装置の一例としてアクティブマトリクス型の電子ペーパーを示す。半導
体装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態１〜３で示す薄膜
トランジスタと同様に作製できる。
図２６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせることによって、球形粒子の向きを制御し、表示を行う方法である。
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、ソース電極層又はドレイン電極層が第１の電極層５８７と、絶縁層５８３、５
８４、５８５に形成されたコンタクトホールを介して電気的に接続している。第１の電極
層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有
し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられてお
り、球形粒子５８９の周囲は樹脂等の充填材５９５が設けられている（図２６参照）。図
２６においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電
極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられ
る共通電位線と電気的に接続される。上記実施の形態に示す共通接続部を用いて、一対の
基板間に配置される導電性粒子を介して、基板５９６に設けられた第２の電極層５８８と
共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。その場合、
透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０
μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間
に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えら
れると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することがで
きる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーと
よばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライ
トは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能で
ある。また、表示部に電源が供給されない場合であっても、一度表示した像を保持するこ
とが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示
装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存し
ておくことが可能となる。
以上のように、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本実施の形態では、半導体装置として発光表示装置の例を示す。表示装置の有する表示素
子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレ
クトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合
物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼
ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２７は、半導体装置の一例としてデジタル時間階調駆動を適用可能な画素構成の一例を
示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎ
チャネル型のトランジスタを１つの画素に２つ用いる例を示す。
図２７（Ａ）に示す画素６４００は、スイッチング用トランジスタ６４０１、駆動用トラ
ンジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング
用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及
びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイ
ン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トラン
ジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１
電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）
に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
但し、これに限られず、第２の電極に高電源電位を設定し、電源線６４０７に低電源電位
を設定してもよい。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２７と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、本実施の形態で示す画素構成は、これに限定されない。図２７（Ａ）に示す画素に
新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい
。例えば、図２７（Ｂ）に示す構成としてもよい。図２７（Ｂ）に示す画素６４２０は、
スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４
及び容量素子６４２３を有している。スイッチング用トランジスタ６４０１はゲートが走
査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４
０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ
６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子
６４２３を介して発光素子６４０４の第１の電極（画素電極）に接続され、第１電極がパ
ルス電圧を印加する配線６４２６に接続され、第２電極が発光素子６４０４の第１電極に
接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。もちろん
、この構成に対して、新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路
などを追加してもよい。
次に、発光素子の構成について、図２８を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２８（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、上
記実施の形態で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜を半導体層として含む信頼性の高い薄膜トランジスタである。
発光素子は発光を取り出すために陽極又は陰極の少なくとも一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図２８（Ａ）を用いて説明する。
図２８（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２８（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして
発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を
全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて
形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２８（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
また、上記構成において、発光層７００４の膜厚を調整することによりマイクロキャビテ
ィ構造としてもよい。マイクロキャビティ構造を採用することにより色純度を向上するこ
とができる。また、複数の発光層７００４がそれぞれ異なる色（例えば、ＲＧＢ）を発光
する場合には、色毎に発光層７００４の膜厚を調整してマイクロキャビティ構造とするこ
とが好ましい。
また、上記構成において、陽極７００５上に酸化シリコン、窒化シリコン等の絶縁膜を設
けてもよい。これにより、発光層の劣化を抑制することができる。
次に、下面射出構造の発光素子について図２８（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２８（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図２８（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図２８（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
２８（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２８（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２８（Ｃ）を用いて説明する。図２８（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２８（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２８（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２８（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２８（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図２８に示した構成に限定されるものではなく、
各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図２９を用いて説明する。図２９（Ａ）は、第１の基板４０５１上に形成
されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トラン
ジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６との間にシール
材４５０５によって封止した、パネルの上面図であり、図２９（Ｂ）は、図２９（Ａ）の
Ｈ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２９（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、上記実施の形態で示した構成とすることができ
る。ここでは、薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜を半導体層として含む信頼性の高い薄膜トランジスタを適用することができる。本実
施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジス
タである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９や４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板は透光性でなければならない。
その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィル
ムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２９の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示
するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペー
パーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレ
ジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を
図３０、図３１に示す。
図３０（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図３０（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。
また、図３１は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図３１では表示部２７０５）に文章を表示し、左側の表示部
（図３１では表示部２７０７）に画像を表示することができる。
また、図３１では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１０）
本実施の形態においては、液晶表示装置に適用できる画素の構成及び画素の動作について
説明する。なお、本実施の形態における液晶素子の動作モードとして、ＴＮ（Ｔｗｉｓｔ
ｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モー
ド、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌ
ｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔ
ｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓ
ｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉ
ｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅ
ｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（Ａｎｔｉ
Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができ
る。
図４１（Ａ）は、液晶表示装置に適用できる画素構成の一例を示す図である。画素５０８
０は、トランジスタ５０８１、液晶素子５０８２及び容量素子５０８３を有している。ト
ランジスタ５０８１のゲートは配線５０８５と電気的に接続される。トランジスタ５０８
１の第１端子は配線５０８４と電気的に接続される。トランジスタ５０８１の第２端子は
液晶素子５０８２の第１端子と電気的に接続される。液晶素子５０８２の第２端子は配線
５０８７と電気的に接続される。容量素子５０８３の第１端子は液晶素子５０８２の第１
端子と電気的に接続される。容量素子５０８３の第２端子は配線５０８６と電気的に接続
される。なお、トランジスタの第１端子とは、ソースまたはドレインのいずれか一方であ
り、トランジスタの第２端子とは、ソースまたはドレインの他方のことである。つまり、
トランジスタの第１端子がソースである場合は、トランジスタの第２端子はドレインとな
る。同様に、トランジスタの第１端子がドレインである場合は、トランジスタの第２端子
はソースとなる。
配線５０８４は信号線として機能させることができる。信号線は、画素の外部から入力さ
れた信号電圧を画素５０８０に伝達するための配線である。配線５０８５は走査線として
機能させることができる。走査線は、トランジスタ５０８１のオンオフを制御するための
配線である。配線５０８６は容量線として機能させることができる。容量線は、容量素子
５０８３の第２端子に所定の電圧を加えるための配線である。トランジスタ５０８１は、
スイッチとして機能させることができる。容量素子５０８３は、保持容量として機能させ
ることができる。保持容量は、スイッチがオフの状態においても、信号電圧が液晶素子５
０８２に加わり続けるようにするための容量素子である。配線５０８７は、対向電極とし
て機能させることができる。対向電極は、液晶素子５０８２の第２端子に所定の電圧を加
えるための配線である。なお、それぞれの配線が持つことのできる機能はこれに限定され
ず、様々な機能を有することが出来る。例えば、容量線に加える電圧を変化させることで
、液晶素子に加えられる電圧を調整することもできる。なお、トランジスタ５０８１はス
イッチとして機能すればよいため、トランジスタ５０８１の極性はＰチャネル型でもよい
し、Ｎチャネル型でもよい。
図４１（Ｂ）は、液晶表示装置に適用できる画素構成の一例を示す図である。図４１（Ｂ
）に示す画素構成例は、図４１（Ａ）に示す画素構成例と比較して、配線５０８７が省略
され、かつ、液晶素子５０８２の第２端子と容量素子５０８３の第２端子とが電気的に接
続されている点が異なっている以外は、図４１（Ａ）に示す画素構成例と同様な構成であ
るとしている。図４１（Ｂ）に示す画素構成例は、特に、液晶素子が横電界モード（ＩＰ
Ｓモード、ＦＦＳモードを含む）である場合に適用できる。なぜならば、液晶素子が横電
界モードである場合、液晶素子５０８２の第２端子および容量素子５０８３の第２端子を
同一な基板上に形成させることができるため、液晶素子５０８２の第２端子と容量素子５
０８３の第２端子とを電気的に接続させることが容易であるからである。図４１（Ｂ）に
示すような画素構成とすることで、配線５０８７を省略できるので、製造工程を簡略なも
のとすることができ、製造コストを低減できる。
図４１（Ａ）または図４１（Ｂ）に示す画素構成は、マトリクス状に複数配置されること
ができる。こうすることで、液晶表示装置の表示部が形成され、様々な画像を表示するこ
とができる。図４１（Ｃ）は、図４１（Ａ）に示す画素構成がマトリクス状に複数配置さ
れている場合の回路構成を示す図である。図４１（Ｃ）に示す回路構成は、表示部が有す
る複数の画素のうち、４つの画素を抜き出して示した図である。そして、ｉ列ｊ行（ｉ，
ｊは自然数）に位置する画素を、画素５０８０＿ｉ，ｊと表記し、画素５０８０＿ｉ，ｊ
には、配線５０８４＿ｉ、配線５０８５＿ｊ、配線５０８６＿ｊが、それぞれ電気的に接
続される。同様に、画素５０８０＿ｉ＋１，ｊについては、配線５０８４＿ｉ＋１、配線
５０８５＿ｊ、配線５０８６＿ｊと電気的に接続される。同様に、画素５０８０＿ｉ，ｊ
＋１については、配線５０８４＿ｉ、配線５０８５＿ｊ＋１、配線５０８６＿ｊ＋１と電
気的に接続される。同様に、画素５０８０＿ｉ＋１，ｊ＋１については、配線５０８４＿
ｉ＋１、配線５０８５＿ｊ＋１、配線５０８６＿ｊ＋１と電気的に接続される。なお、各
配線は、同じ列または行に属する複数の画素によって共有されることができる。なお、図
４１（Ｃ）に示す画素構成において配線５０８７は対向電極であり、対向電極は全ての画
素において共通であることから、配線５０８７については自然数ｉまたはｊによる表記は
行なわないこととする。なお、図４１（Ｂ）に示す画素構成を用いることも可能であるた
め、配線５０８７が記載されている構成であっても配線５０８７は必須ではなく、他の配
線と共有されること等によって省略されることができる。
図４１（Ｃ）に示す画素構成は、様々な方法によって駆動されることができる。特に、交
流駆動と呼ばれる方法によって駆動されることによって、液晶素子の劣化（焼き付き）を
抑制することができる。図４１（Ｄ）は、交流駆動の１つである、ドット反転駆動が行な
われる場合の、図４１（Ｃ）に示す画素構成における各配線に加えられる電圧のタイミン
グチャートを表す図である。ドット反転駆動が行なわれることによって、交流駆動が行な
われる場合に視認されるフリッカ（ちらつき）を抑制することができる。
図４１（Ｃ）に示す画素構成において、配線５０８５＿ｊと電気的に接続されている画素
におけるスイッチは、１フレーム期間中の第ｊゲート選択期間において選択状態（オン状
態）となり、それ以外の期間では非選択状態（オフ状態）となる。そして、第ｊゲート選
択期間の後に、第ｊ＋１ゲート選択期間が設けられる。このように順次走査が行なわれる
ことで、１フレーム期間内に全ての画素が順番に選択状態となる。図４１（Ｄ）に示すタ
イミングチャートでは、電圧が高い状態（ハイレベル）となることで、当該画素における
スイッチが選択状態となり、電圧が低い状態（ローレベル）となることで非選択状態とな
る。なお、これは各画素におけるトランジスタがＮチャネル型の場合であり、Ｐチャネル
型のトランジスタが用いられる場合、電圧と選択状態の関係は、Ｎチャネル型の場合とは
逆となる。
図４１（Ｄ）に示すタイミングチャートでは、第ｋフレーム（ｋは自然数）における第ｊ
ゲート選択期間において、信号線として用いる配線５０８４＿ｉに正の信号電圧が加えら
れ、配線５０８４＿ｉ＋１に負の信号電圧が加えられる。そして、第ｋフレームにおける
第ｊ＋１ゲート選択期間において、配線５０８４＿ｉに負の信号電圧が加えられ、配線５
０８４＿ｉ＋１に正の信号電圧が加えられる。その後も、それぞれの信号線は、ゲート選
択期間ごとに極性が反転した信号が交互に加えられる。その結果、第ｋフレームにおいて
は、画素５０８０＿ｉ，ｊには正の信号電圧、画素５０８０＿ｉ＋１，ｊには負の信号電
圧、画素５０８０＿ｉ，ｊ＋１には負の信号電圧、画素５０８０＿ｉ＋１，ｊ＋１には正
の信号電圧が、それぞれ加えられることとなる。そして、第ｋ＋１フレームにおいては、
それぞれの画素において、第ｋフレームにおいて書き込まれた信号電圧とは逆の極性の信
号電圧が書き込まれる。その結果、第ｋ＋１フレームにおいては、画素５０８０＿ｉ，ｊ
には負の信号電圧、画素５０８０＿ｉ＋１，ｊには正の信号電圧、画素５０８０＿ｉ，ｊ
＋１には正の信号電圧、画素５０８０＿ｉ＋１，ｊ＋１には負の信号電圧が、それぞれ加
えられることとなる。このように、同じフレームにおいては隣接する画素同士で異なる極
性の信号電圧が加えられ、さらに、それぞれの画素においては１フレームごとに信号電圧
の極性が反転される駆動方法が、ドット反転駆動である。ドット反転駆動によって、液晶
素子の劣化を抑制しつつ、表示される画像全体または一部が均一である場合に視認される
フリッカを低減することができる。なお、配線５０８６＿ｊ、配線５０８６＿ｊ＋１を含
む全ての配線５０８６に加えられる電圧は、一定の電圧とされることができる。なお、配
線５０８４のタイミングチャートにおける信号電圧の表記は極性のみとなっているが、実
際は、表示された極性において様々な信号電圧の値をとり得る。なお、ここでは１ドット
（１画素）毎に極性を反転させる場合について述べたが、これに限定されず、複数の画素
毎に極性を反転させることもできる。例えば、２ゲート選択期間毎に書き込む信号電圧の
極性を反転させることで、信号電圧の書き込みにかかる消費電力を低減させることができ
る。他にも、１列毎に極性を反転させること（ソースライン反転）もできるし、１行ごと
に極性を反転させること（ゲートライン反転）もできる。
なお、画素５０８０における容量素子５０８３の第２端子には、１フレーム期間において
一定の電圧が加えられていれば良い。ここで、走査線として用いる配線５０８５に加えら
れる電圧は１フレーム期間の大半においてローレベルであり、ほぼ一定の電圧が加えられ
ていることから、画素５０８０における容量素子５０８３の第２端子の接続先は、配線５
０８５でも良い。図４１（Ｅ）は、液晶表示装置に適用できる画素構成の一例を示す図で
ある。図４１（Ｅ）に示す画素構成は、図４１（Ｃ）に示す画素構成と比較すると、配線
５０８６が省略され、かつ、画素５０８０内の容量素子５０８３の第２端子と、一つ前の
行における配線５０８５とが電気的に接続されていることを特徴としている。具体的には
、図４１（Ｅ）に表記されている範囲においては、画素５０８０＿ｉ，ｊ＋１および画素
５０８０＿ｉ＋１，ｊ＋１における容量素子５０８３の第２端子は、配線５０８５＿ｊと
電気的に接続される。このように、画素５０８０内の容量素子５０８３の第２端子と、一
つ前の行における配線５０８５とを電気的に接続させることで、配線５０８６を省略する
ことができるので、画素の開口率を向上できる。なお、容量素子５０８３の第２端子の接
続先は、一つ前の行における配線５０８５ではなく、他の行における配線５０８５でも良
い。なお、図４１（Ｅ）に示す画素構成の駆動方法は、図４１（Ｃ）に示す画素構成の駆
動方法と同様のものを用いることができる。
なお、容量素子５０８３および容量素子５０８３の第２端子に電気的に接続される配線を
用いて、信号線として用いる配線５０８４に加える電圧を小さくすることができる。この
ときの画素構成および駆動方法について、図４１（Ｆ）および図４１（Ｇ）を用いて説明
する。図４１（Ｆ）に示す画素構成は、図４１（Ａ）に示す画素構成と比較して、配線５
０８６を１画素列あたり２本とし、かつ、画素５０８０における容量素子５０８３の第２
端子との電気的な接続を、隣接する画素で交互に行なうことを特徴としている。なお、２
本とした配線５０８６は、それぞれ配線５０８６−１および配線５０８６−２と呼ぶこと
とする。具体的には、図４１（Ｆ）に表記されている範囲においては、画素５０８０＿ｉ
，ｊにおける容量素子５０８３の第２端子は、配線５０８６−１＿ｊと電気的に接続され
、画素５０８０＿ｉ＋１，ｊにおける容量素子５０８３の第２端子は、配線５０８６−２
＿ｊと電気的に接続され、画素５０８０＿ｉ，ｊ＋１における容量素子５０８３の第２端
子は、配線５０８６−２＿ｊ＋１と電気的に接続され、画素５０８０＿ｉ＋１，ｊ＋１に
おける容量素子５０８３の第２端子は、配線５０８６−１＿ｊ＋１と電気的に接続される
。
そして、例えば、図４１（Ｇ）に示すように、第ｋフレームにおいて画素５０８０＿ｉ，
ｊに正の極性の信号電圧が書き込まれる場合、配線５０８６−１＿ｊは、第ｊゲート選択
期間においてはローレベルとさせ、第ｊゲート選択期間の終了後、ハイレベルに変化させ
る。そして、１フレーム期間中はそのままハイレベルを維持し、第ｋ＋１フレームにおけ
る第ｊゲート選択期間に負の極性の信号電圧が書き込まれた後、ローレベルに変化させる
。このように、正の極性の信号電圧が画素に書き込まれた後に、容量素子５０８３の第２
端子に電気的に接続される配線の電圧を正の方向に変化させることで、液晶素子に加えら
れる電圧を正の方向に所定の量だけ変化させることができる。すなわち、その分画素に書
き込む信号電圧を小さくすることができるため、信号書き込みにかかる消費電力を低減さ
せることができる。なお、第ｊゲート選択期間に負の極性の信号電圧が書き込まれる場合
は、負の極性の信号電圧が画素に書き込まれた後に、容量素子５０８３の第２端子に電気
的に接続される配線の電圧を負の方向に変化させることで、液晶素子に加えられる電圧を
負の方向に所定の量だけ変化させることができるので、正の極性の場合と同様に、画素に
書き込む信号電圧を小さくすることができる。つまり、容量素子５０８３の第２端子に電
気的に接続される配線は、同じフレームの同じ行において、正の極性の信号電圧が加えら
れる画素と、負の極性の信号電圧が加えられる画素とで、それぞれ異なる配線であること
が好ましい。図４１（Ｆ）は、第ｋフレームにおいて正の極性の信号電圧が書き込まれる
画素には配線５０８６−１が電気的に接続され、第ｋフレームにおいて負の極性の信号電
圧が書き込まれる画素には配線５０８６−２が電気的に接続される例である。ただし、こ
れは一例であり、例えば、正の極性の信号電圧が書き込まれる画素と負の極性の信号電圧
が書き込まれる画素が２画素毎に現れるような駆動方法の場合は、配線５０８６−１およ
び配線５０８６−２の電気的接続もそれに合わせて、２画素毎に交互に行なわれることが
好ましい。さらに言えば、１行全ての画素で同じ極性の信号電圧が書き込まれる場合（ゲ
ートライン反転）も考えられるが、その場合は、配線５０８６は１行あたり１本でよい。
つまり、図４１（Ｃ）に示す画素構成においても、図４１（Ｆ）および図４１（Ｇ）を用
いて説明したような、画素に書き込む信号電圧を小さくする駆動方法を用いることができ
る。
次に、液晶素子が、ＭＶＡモードまたはＰＶＡモード等に代表される、垂直配向（ＶＡ）
モードである場合に特に好ましい画素構成およびその駆動方法について述べる。ＶＡモー
ドは、製造時にラビング工程が不要、黒表示時の光漏れが少ない、駆動電圧が低い等の優
れた特徴を有するが、画面を斜めから見たときに画質が劣化してしまう（視野角が狭い）
という問題点も有する。ＶＡモードの視野角を広くするには、図４２（Ａ）および図４２
（Ｂ）に示すように、１画素に複数の副画素（サブピクセル）を有する画素構成とするこ
とが有効である。図４２（Ａ）および図４２（Ｂ）に示す画素構成は、画素５０８０が２
つの副画素（副画素５０８０−１，副画素５０８０−２）を含む場合の一例を表すもので
ある。なお、１つの画素における副画素の数は２つに限定されず、様々な数の副画素を用
いることができる。副画素の数が大きいほど、より視野角を広くすることができる。複数
の副画素は互いに同一の回路構成とすることができ、ここでは、全ての副画素が図４１（
Ａ）に示す回路構成と同様であるとして説明する。なお、第１の副画素５０８０−１は、
トランジスタ５０８１−１、液晶素子５０８２−１、容量素子５０８３−１を有するもの
とし、それぞれの接続関係は図４１（Ａ）に示す回路構成に準じることとする。同様に、
第２の副画素５０８０−２は、トランジスタ５０８１−２、液晶素子５０８２−２、容量
素子５０８３−２を有するものとし、それぞれの接続関係は図４１（Ａ）に示す回路構成
に準じることとする。
図４２（Ａ）に示す画素構成は、１画素を構成する２つの副画素に対し、走査線として用
いる配線５０８５を２本（配線５０８５−１，配線５０８５−２）有し、信号線として用
いる配線５０８４を１本有し、容量線として用いる配線５０８６を１本有する構成を表す
ものである。このように、信号線および容量線を２つの副画素で共用することにより、開
口率を向上させることができ、さらに、信号線駆動回路を簡単なものとすることができる
ので製造コストが低減でき、かつ、液晶パネルと駆動回路ＩＣの接続点数を低減できるの
で、歩留まりを向上できる。図４２（Ｂ）に示す画素構成は、１画素を構成する２つの副
画素に対し、走査線として用いる配線５０８５を１本有し、信号線として用いる配線５０
８４を２本（配線５０８４−１，配線５０８４−２）有し、容量線として用いる配線５０
８６を１本有する構成を表すものである。このように、走査線および容量線を２つの副画
素で共用することにより、開口率を向上させることができ、さらに、全体の走査線本数を
低減できるので、高精細な液晶パネルにおいても１つあたりのゲート線選択期間を十分に
長くすることができ、それぞれの画素に適切な信号電圧を書き込むことができる。
図４２（Ｃ）および図４２（Ｄ）は、図４２（Ｂ）に示す画素構成において、液晶素子を
画素電極の形状に置き換えた上で、各素子の電気的接続状態を模式的に表した例である。
図４２（Ｃ）および図４２（Ｄ）において、電極５０８８−１は第１の画素電極を表し、
電極５０８８−２は第２の画素電極を表すものとする。図４２（Ｃ）において、第１画素
電極５０８８−１は、図４２（Ｂ）における液晶素子５０８２−１の第１端子に相当し、
第２画素電極５０８８−２は、図４２（Ｂ）における液晶素子５０８２−２の第１端子に
相当する。すなわち、第１画素電極５０８８−１は、トランジスタ５０８１−１のソース
またはドレインの一方と電気的に接続され、第２画素電極５０８８−２は、トランジスタ
５０８１−２のソースまたはドレインの一方と電気的に接続される。一方、図４２（Ｄ）
においては、画素電極とトランジスタの接続関係を逆にする。すなわち、第１画素電極５
０８８−１は、トランジスタ５０８１−２のソースまたはドレインの一方と電気的に接続
され、第２画素電極５０８８−２は、トランジスタ５０８１−１のソースまたはドレイン
の一方と電気的に接続されるものとする。
図４２（Ｃ）および図４２（Ｄ）で示したような画素構成を、マトリクス状に交互に配置
することで、特別な効果を得ることができる。このような画素構成およびその駆動方法の
一例を、図４８（Ａ）および図４８（Ｂ）に示す。図４８（Ａ）に示す画素構成は、画素
５０８０＿ｉ，ｊおよび画素５０８０＿ｉ＋１，ｊ＋１に相当する部分を図４２（Ｃ）に
示す構成とし、画素５０８０＿ｉ＋１，ｊおよび画素５０８０＿ｉ，ｊ＋１に相当する部
分を図４２（Ｄ）に示す構成としたものである。この構成において、図４８（Ｂ）に示す
タイミングチャートのように駆動すると、第ｋフレームの第ｊゲート選択期間において、
画素５０８０＿ｉ，ｊの第１画素電極および画素５０８０＿ｉ＋１，ｊの第２画素電極に
正の極性の信号電圧が書き込まれ、画素５０８０＿ｉ，ｊの第２画素電極および画素５０
８０＿ｉ＋１，ｊの第１画素電極に負の極性の信号電圧が書き込まれる。さらに、第ｋフ
レームの第ｊ＋１ゲート選択期間において、画素５０８０＿ｉ，ｊ＋１の第２画素電極お
よび画素５０８０＿ｉ＋１，ｊ＋１の第１画素電極に正の極性の信号電圧が書き込まれ、
画素５０８０＿ｉ，ｊ＋１の第１画素電極および画素５０８０＿ｉ＋１，ｊ＋１の第２画
素電極に負の極性の信号電圧が書き込まれる。第ｋ＋１フレームにおいては、各画素にお
いて信号電圧の極性が反転される。こうすることによって、副画素を含む画素構成におい
てドット反転駆動に相当する駆動を実現しつつ、信号線に加えられる電圧の極性を１フレ
ーム期間内で同一なものとすることができるので、画素の信号電圧書込みにかかる消費電
力を大幅に低減することができる。なお、配線５０８６＿ｊ、配線５０８６＿ｊ＋１を含
む全ての配線５０８６に加えられる電圧は、一定の電圧とされることができる。
さらに、図４８（Ｃ）および図４８（Ｄ）に示す画素構成およびその駆動方法によって、
画素に書き込まれる信号電圧の大きさを小さくすることができる。これは、それぞれの画
素が有する複数の副画素に電気的に接続される容量線を、副画素毎に異ならせるものであ
る。すなわち、図４８（Ａ）および図４８（Ｂ）に示す画素構成およびその駆動方法によ
って、同一のフレーム内で同一の極性が書き込まれる副画素については、同一行内で容量
線を共通とし、同一のフレーム内で異なる極性が書き込まれる副画素については、同一行
内で容量線を異ならせる。そして、各行の書き込みが終了した時点で、それぞれの容量線
の電圧を、正の極性の信号電圧が書き込まれた副画素では正の方向、負の極性の信号電圧
が書き込まれた副画素では負の方向に変化させることで、画素に書き込まれる信号電圧の
大きさを小さくすることができる。具体的には、容量線として用いる配線５０８６を各行
で２本（配線５０８６−１，配線５０８６−２）とし、画素５０８０＿ｉ，ｊの第１画素
電極と、配線５０８６−１＿ｊとが、容量素子を介して電気的に接続され、画素５０８０
＿ｉ，ｊの第２画素電極と、配線５０８６−２＿ｊとが、容量素子を介して電気的に接続
され、画素５０８０＿ｉ＋１，ｊの第１画素電極と、配線５０８６−２＿ｊとが、容量素
子を介して電気的に接続され、画素５０８０＿ｉ＋１，ｊの第２画素電極と、配線５０８
６−１＿ｊとが、容量素子を介して電気的に接続され、画素５０８０＿ｉ，ｊ＋１の第１
画素電極と、配線５０８６−２＿ｊ＋１とが、容量素子を介して電気的に接続され、画素
５０８０＿ｉ，ｊ＋１の第２画素電極と、配線５０８６−１＿ｊ＋１とが、容量素子を介
して電気的に接続され、画素５０８０＿ｉ＋１，ｊ＋１の第１画素電極と、配線５０８６
−１＿ｊ＋１とが、容量素子を介して電気的に接続され、画素５０８０＿ｉ＋１，ｊ＋１
の第２画素電極と、配線５０８６−２＿ｊ＋１とが、容量素子を介して電気的に接続され
る。ただし、これは一例であり、例えば、正の極性の信号電圧が書き込まれる画素と負の
極性の信号電圧が書き込まれる画素が２画素毎に現れるような駆動方法の場合は、配線５
０８６−１および配線５０８６−２の電気的接続もそれに合わせて、２画素毎に交互に行
なわれることが好ましい。さらに言えば、１行全ての画素で同じ極性の信号電圧が書き込
まれる場合（ゲートライン反転）も考えられるが、その場合は、配線５０８６は１行あた
り１本でよい。つまり、図４８（Ａ）に示す画素構成においても、図４８（Ｃ）および図
４８（Ｄ）を用いて説明したような、画素に書き込む信号電圧を小さくする駆動方法を用
いることができる。
（実施の形態１１）
次に、表示装置の別の構成例およびその駆動方法について説明する。本実施の形態におい
ては、信号書込みに対する輝度の応答が遅い（応答時間が長い）表示素子を用いた表示装
置の場合について述べる。本実施の形態においては、応答時間が長い表示素子として液晶
素子を例として説明するが、本実施の形態における表示素子はこれに限定されず、信号書
込みに対する輝度の応答が遅い様々な表示素子を用いることができる。
一般的な液晶表示装置の場合、信号書込みに対する輝度の応答が遅く、液晶素子に信号電
圧を加え続けた場合でも、応答が完了するまで１フレーム期間以上の時間がかかることが
ある。このような表示素子で動画を表示しても、動画を忠実に再現することはできない。
さらに、アクティブマトリクス駆動の場合、一つの液晶素子に対する信号書込みの時間は
、通常、信号書込み周期（１フレーム期間または１サブフレーム期間）を走査線数で割っ
た時間（１走査線選択期間）に過ぎず、液晶素子はこのわずかな時間内に応答しきれない
ことが多い。したがって、液晶素子の応答の大半は、信号書込みが行われない期間で行わ
れることになる。ここで、液晶素子の誘電率は、当該液晶素子の透過率に従って変化する
が、信号書込みが行われない期間において液晶素子が応答するということは、液晶素子の
外部と電荷のやり取りが行われない状態（定電荷状態）で液晶素子の誘電率が変化するこ
とを意味する。つまり、（電荷）＝（容量）・（電圧）の式において、電荷が一定の状態
で容量が変化することになるため、液晶素子に加わる電圧は、液晶素子の応答にしたがっ
て、信号書込み時の電圧から変化してしまうことになる。したがって、信号書込みに対す
る輝度の応答が遅い液晶素子をアクティブマトリクスで駆動する場合、液晶素子に加わる
電圧は、信号書込み時の電圧に原理的に到達し得ない。
本実施の形態における表示装置は、表示素子を信号書込み周期内に所望の輝度まで応答さ
せるために、信号書込み時の信号レベルを予め補正されたもの（補正信号）とすることで
、上記の問題点を解決することができる。さらに、液晶素子の応答時間は信号レベルが大
きいほど短くなるので、補正信号を書き込むことによって、液晶素子の応答時間を短くす
ることもできる。このような補正信号を加える駆動方法は、オーバードライブとも呼ばれ
る。本実施の形態におけるオーバードライブは、信号書込み周期が、表示装置に入力され
る画像信号の周期（入力画像信号周期Ｔｉｎ）よりも短い場合であっても、信号書込み周
期に合わせて信号レベルが補正されることで、信号書込み周期内に表示素子を所望の輝度
まで応答させることができる。信号書込み周期が、入力画像信号周期Ｔｉｎよりも短い場
合とは、例えば、１つの元画像を複数のサブ画像に分割し、当該複数のサブ画像を１フレ
ーム期間内に順次表示させる場合が挙げられる。
次に、アクティブマトリクス駆動の表示装置において信号書込み時の信号レベルを補正す
る方法の例について、図４３（Ａ）および（Ｂ）を参照して説明する。図４３（Ａ）は、
横軸を時間、縦軸を信号書込み時の信号レベルとし、ある１つの表示素子における信号書
込み時の信号レベルの輝度の時間変化を模式的に表したグラフである。図４３（Ｂ）は、
横軸を時間、縦軸を表示レベルとし、ある１つの表示素子における表示レベルの時間変化
を模式的に表したグラフである。なお、表示素子が液晶素子の場合は、信号書込み時の信
号レベルは電圧、表示レベルは液晶素子の透過率とすることができる。これ以降は、図４
３（Ａ）の縦軸は電圧、図４３（Ｂ）の縦軸は透過率であるとして説明する。なお、本実
施の形態におけるオーバードライブは、信号レベルが電圧以外（デューティー比、電流等
）である場合も含む。なお、本実施の形態におけるオーバードライブは、表示レベルが透
過率以外（輝度、電流等）である場合も含む。なお、液晶素子には、電圧が０である時に
黒表示となるノーマリーブラック型（例：ＶＡモード、ＩＰＳモード等）と、電圧が０で
ある時に白表示となるノーマリーホワイト型（例：ＴＮモード、ＯＣＢモード等）がある
が、図４３（Ｂ）に示すグラフはどちらにも対応しており、ノーマリーブラック型の場合
はグラフの上方へ行くほど透過率が大きいものとし、ノーマリーホワイト型の場合はグラ
フの下方へ行くほど透過率が大きいものとすればよい。すなわち、本実施の形態における
液晶モードは、ノーマリーブラック型でも良いし、ノーマリーホワイト型でも良い。なお
、時間軸には信号書込みタイミングが点線で示されており、信号書込みが行われてから次
の信号書込みが行われるまでの期間を、保持期間Ｆｉと呼ぶこととする。本実施形態にお
いては、ｉは整数であり、それぞれの保持期間を表すインデックスであるとする。図４３
（Ａ）および（Ｂ）においては、ｉは０から２までとして示しているが、ｉはこれ以外の
整数も取り得る（０から２以外については図示しない）。なお、保持期間Ｆｉにおいて、
画像信号に対応する輝度を実現する透過率をＴｉとし、定常状態において透過率Ｔｉを与
える電圧をＶｉとする。なお、図４３（Ａ）中の破線５１０１は、オーバードライブを行
わない場合の液晶素子にかかる電圧の時間変化を表し、実線５１０２は、本実施の形態に
おけるオーバードライブを行う場合の液晶素子にかかる電圧の時間変化を表している。同
様に、図４３（Ｂ）中の破線５１０３は、オーバードライブを行わない場合の液晶素子の
透過率の時間変化を表し、実線５１０４は、本実施の形態におけるオーバードライブを行
う場合の液晶素子の透過率の時間変化を表している。なお、保持期間Ｆｉの末尾における
、所望の透過率Ｔｉと実際の透過率との差を、誤差αｉと表記することとする。
図４３（Ａ）に示すグラフにおいて、保持期間Ｆ０においては破線５１０１と実線５１０
２ともに所望の電圧Ｖ０が加えられており、図４３（Ｂ）に示すグラフにおいても、破線
５１０３と実線５１０４ともに所望の透過率Ｔ０が得られているものとする。そして、オ
ーバードライブが行われない場合、破線５１０１に示すように、保持期間Ｆ１の初頭にお
いて所望の電圧Ｖ１が液晶素子に加えられるが、既に述べたように信号が書込まれる期間
は保持期間に比べて極めて短く、保持期間のうちの大半の期間は定電荷状態となるため、
保持期間において液晶素子にかかる電圧は透過率の変化とともに変化していき、保持期間
Ｆ１の末尾においては所望の電圧Ｖ１と大きく異なった電圧となってしまう。このとき、
図４３（Ｂ）に示すグラフにおける破線５１０３も、所望の透過率Ｔ１と大きく異なった
ものとなってしまう。そのため、画像信号に忠実な表示を行うことができず、画質が低下
してしまう。一方、本実施の形態におけるオーバードライブが行われる場合、実線５１０
２に示すように、保持期間Ｆ１の初頭において、所望の電圧Ｖ１よりも大きな電圧Ｖ１´
が液晶素子に加えられるようにする。つまり、保持期間Ｆ１において徐々に液晶素子にか
かる電圧が変化することを見越して、保持期間Ｆ１の末尾において液晶素子にかかる電圧
が所望の電圧Ｖ１近傍の電圧となるように、保持期間Ｆ１の初頭において所望の電圧Ｖ１
から補正された電圧Ｖ１´を液晶素子に加えることで、正確に所望の電圧Ｖ１を液晶素子
にかけることが可能となる。このとき、図４３（Ｂ）に示すグラフにおける実線５１０４
に示すように、保持期間Ｆ１の末尾において所望の透過率Ｔ１が得られる。すなわち、保
持期間うちの大半の期間において定電荷状態となるにも関わらず、信号書込み周期内での
液晶素子の応答を実現できる。次に、保持期間Ｆ２においては、所望の電圧Ｖ２がＶ１よ
りも小さい場合を示しているが、この場合も保持期間Ｆ１と同様に、保持期間Ｆ２におい
て徐々に液晶素子にかかる電圧が変化することを見越して、保持期間Ｆ２の末尾において
液晶素子にかかる電圧が所望の電圧Ｖ２近傍の電圧となるように、保持期間Ｆ２の初頭に
おいて所望の電圧Ｖ２から補正された電圧Ｖ２´を液晶素子に加えればよい。こうするこ
とで、図４３（Ｂ）に示すグラフにおける実線５１０４に示すように、保持期間Ｆ２の末
尾において所望の透過率Ｔ２が得られる。なお、保持期間Ｆ１のように、ＶｉがＶｉ−１
と比べて大きくなる場合は、補正された電圧Ｖｉ´は所望の電圧Ｖｉよりも大きくなるよ
うに補正されることが好ましい。さらに、保持期間Ｆ２のように、ＶｉがＶｉ−１と比べ
て小さくなる場合は、補正された電圧Ｖｉ´は所望の電圧Ｖｉよりも小さくなるように補
正されることが好ましい。なお、具体的な補正値については、予め液晶素子の応答特性を
測定することで導出することができる。装置に実装する方法としては、補正式を定式化し
て論理回路に組み込む方法、補正値をルックアップテーブルとしてメモリに保存しておき
、必要に応じて補正値を読み出す方法、等を用いることができる。
なお、本実施の形態におけるオーバードライブを、実際に装置として実現する場合には、
様々な制約が存在する。例えば、電圧の補正は、ソースドライバの定格電圧の範囲内で行
われなければならない。すなわち、所望の電圧が元々大きな値であって、理想的な補正電
圧がソースドライバの定格電圧を超えてしまう場合は、補正しきれないこととなる。この
ような場合の問題点について、図４３（Ｃ）および（Ｄ）を参照して説明する。図４３（
Ｃ）は、図４３（Ａ）と同じく、横軸を時間、縦軸を電圧とし、ある１つの液晶素子にお
ける電圧の時間変化を実線５１０５として模式的に表したグラフである。図４３（Ｄ）は
、図４３（Ｂ）と同じく、横軸を時間、縦軸を透過率とし、ある１つの液晶素子における
透過率の時間変化を実線５１０６として模式的に表したグラフである。なお、その他の表
記方法については図４３（Ａ）および（Ｂ）と同様であるため、説明を省略する。図４３
（Ｃ）および（Ｄ）は、保持期間Ｆ１における所望の透過率Ｔ１を実現するための補正電
圧Ｖ１´がソースドライバの定格電圧を超えてしまうため、Ｖ１´＝Ｖ１とせざるを得な
くなり、十分な補正ができない状態を表している。このとき、保持期間Ｆ１の末尾におけ
る透過率は、所望の透過率Ｔ１と誤差α１だけ、ずれた値となってしまう。ただし、誤差
α１が大きくなるのは、所望の電圧が元々大きな値であるときに限られるため、誤差α１
の発生による画質低下自体は許容範囲内である場合も多い。しかしながら、誤差α１が大
きくなることによって、電圧補正のアルゴリズム内の誤差も大きくなってしまう。つまり
、電圧補正のアルゴリズムにおいて、保持期間の末尾に所望の透過率が得られていると仮
定している場合、実際は誤差α１が大きくなっているのにも関わらず、誤差α１が小さい
として電圧の補正を行うため、次の保持期間Ｆ２における補正に誤差が含まれることとな
り、その結果、誤差α２までも大きくなってしまう。さらに、誤差α２が大きくなれば、
その次の誤差α３がさらに大きくなってしまうというように、誤差が連鎖的に大きくなっ
ていき、結果的に画質低下が著しいものとなってしまう。本実施の形態におけるオーバー
ドライブにおいては、このように誤差が連鎖的に大きくなってしまうことを抑制するため
、保持期間Ｆｉにおいて補正電圧Ｖｉ´がソースドライバの定格電圧を超えるとき、保持
期間Ｆｉの末尾における誤差αｉを推定し、当該誤差αｉの大きさを考慮して、保持期間
Ｆｉ＋１における補正電圧を調整できる。こうすることで、誤差αｉが大きくなってしま
っても、それが誤差αｉ＋１に与える影響を最小限にすることができるため、誤差が連鎖
的に大きくなってしまうことを抑制できる。本実施の形態におけるオーバードライブにお
いて、誤差α２を最小限にする例について、図４３（Ｅ）および（Ｆ）を参照して説明す
る。図４３（Ｅ）に示すグラフは、図４３（Ｃ）に示すグラフの補正電圧Ｖ２´をさらに
調整し、補正電圧Ｖ２´´とした場合の電圧の時間変化を、実線５１０７として表してい
る。図４３（Ｆ）に示すグラフは、図４３（Ｅ）に示すグラフによって電圧の補正がなさ
れた場合の透過率の時間変化を表している。図４３（Ｄ）に示すグラフにおける実線５１
０６では、補正電圧Ｖ２´によって過剰補正が発生しているが、図４３（Ｆ）に示すグラ
フにおける実線５１０８では、誤差α１を考慮して調整された補正電圧Ｖ２´´によって
過剰補正を抑制し、誤差α２を最小限にしている。なお、具体的な補正値については、予
め液晶素子の応答特性を測定することで導出することができる。装置に実装する方法とし
ては、補正式を定式化して論理回路に組み込む方法、補正値をルックアップテーブルとし
てメモリに保存しておき、必要に応じて補正値を読み出す方法、等を用いることができる
。そして、これらの方法を、補正電圧Ｖｉ´を計算する部分とは別に追加する、または補
正電圧Ｖｉ´を計算する部分に組み込むことができる。なお、誤差αｉ―１を考慮して調
整された補正電圧Ｖｉ´´の補正量（所望の電圧Ｖｉとの差）は、Ｖｉ´の補正量よりも
小さいものとすることが好ましい。つまり、｜Ｖｉ´´−Ｖｉ｜＜｜Ｖｉ´−Ｖｉ｜とす
ることが好ましい。
なお、理想的な補正電圧がソースドライバの定格電圧を超えてしまうことによる誤差αｉ
は、信号書込み周期が短いほど大きくなる。なぜならば、信号書込み周期が短いほど液晶
素子の応答時間も短くする必要があり、その結果、より大きな補正電圧が必要となるため
である。さらに、必要とされる補正電圧が大きくなった結果、補正電圧がソースドライバ
の定格電圧を超えてしまう頻度も大きくなるため、大きな誤差αｉが発生する頻度も大き
くなる。したがって、本実施の形態におけるオーバードライブは、信号書込み周期が短い
場合ほど有効であるといえる。具体的には、１つの元画像を複数のサブ画像に分割し、当
該複数のサブ画像を１フレーム期間内に順次表示させる場合、複数の画像から画像に含ま
れる動きを検出して、当該複数の画像の中間状態の画像を生成し、当該複数の画像の間に
挿入して駆動する（いわゆる動き補償倍速駆動）場合、またはこれらを組み合わせる場合
、等の駆動方法が行われる場合に、本実施の形態におけるオーバードライブが用いられる
ことは、格段の効果を奏することになる。
なお、ソースドライバの定格電圧は、上述した上限の他に、下限も存在する。例えば、電
圧０よりも小さい電圧が加えられない場合が挙げられる。このとき、上述した上限の場合
の同様に、理想的な補正電圧が加えられないこととなるため、誤差αｉが大きくなってし
まう。しかしながら、この場合でも、上述した方法と同様に、保持期間Ｆｉの末尾におけ
る誤差αｉを推定し、当該誤差αｉの大きさを考慮して、保持期間Ｆｉ＋１における補正
電圧を調整することができる。なお、ソースドライバの定格電圧として電圧０よりも小さ
い電圧（負の電圧）を加えることができる場合は、補正電圧として液晶素子に負の電圧を
加えても良い。こうすることで、定電荷状態による電位の変動を見越して、保持期間Ｆｉ
の末尾において液晶素子にかかる電圧が所望の電圧Ｖｉ近傍の電圧となるように調整でき
る。
なお、液晶素子の劣化を抑制するため、液晶素子に加える電圧の極性を定期的に反転させ
る、いわゆる反転駆動を、オーバードライブと組み合わせて実施することができる。すな
わち、本実施の形態におけるオーバードライブは、反転駆動と同時に行われる場合も含む
。例えば、信号書込み周期が入力画像信号周期Ｔｉｎの１／２である場合に、極性を反転
させる周期と入力画像信号周期Ｔｉｎとが同程度であると、正極性の信号の書込みと負極
性の信号の書込みが、２回毎に交互に行われることになる。このように、極性を反転させ
る周期を信号書込み周期よりも長くすることで、画素の充放電の頻度を低減できるので、
消費電力を低減できる。ただし、極性を反転させる周期をあまり長くすると、極性の違い
による輝度差がフリッカとして認識される不具合が生じることがあるため、極性を反転さ
せる周期は入力画像信号周期Ｔｉｎと同程度か短いことが好ましい。
（実施の形態１２）
次に、表示装置の別の構成例およびその駆動方法について説明する。本実施の形態におい
ては、表示装置の外部から入力される画像（入力画像）の動きを補間する画像を、複数の
入力画像を基にして表示装置の内部で生成し、当該生成された画像（生成画像）と、入力
画像とを順次表示させる方法について説明する。なお、生成画像を、入力画像の動きを補
間するような画像とすることで、動画の動きを滑らかにすることができ、さらに、ホール
ド駆動による残像等によって動画の品質が低下する問題を改善できる。ここで、動画の補
間について、以下に説明する。動画の表示は、理想的には、個々の画素の輝度をリアルタ
イムに制御することで実現されるものであるが、画素のリアルタイム個別制御は、制御回
路の数が膨大なものとなる問題、配線スペースの問題、および入力画像のデータ量が膨大
なものとなる問題等が存在し、実現が困難である。したがって、表示装置による動画の表
示は、複数の静止画を一定の周期で順次表示することで、表示が動画に見えるようにして
行なわれている。この周期（本実施の形態においては入力画像信号周期と呼び、Ｔｉｎと
表す）は規格化されており、例として、ＮＴＳＣ規格では１／６０秒、ＰＡＬ規格では１
／５０秒である。この程度の周期でも、インパルス型表示装置であるＣＲＴにおいては動
画表示に問題は起こらなかった。しかし、ホールド型表示装置においては、これらの規格
に準じた動画をそのまま表示すると、ホールド型であることに起因する残像等により表示
が不鮮明となる不具合（ホールドぼけ：ｈｏｌｄ ｂｌｕｒ）が発生してしまう。ホール
ドぼけは、人間の目の追従による無意識的な動きの補間と、ホールド型の表示との不一致
（ｄｉｓｃｒｅｐａｎｃｙ）で認識されるものであるので、従来の規格よりも入力画像信
号周期を短くする（画素のリアルタイム個別制御に近づける）ことで低減させることがで
きるが、入力画像信号周期を短くすることは規格の変更を伴い、さらに、データ量も増大
することになるので、困難である。しかしながら、規格化された入力画像信号を基にして
、入力画像の動きを補間するような画像を表示装置内部で生成し、当該生成画像によって
入力画像を補間して表示することで、規格の変更またはデータ量の増大なしに、ホールド
ぼけを低減できる。このように、入力画像信号を基にして表示装置内部で画像信号を生成
し、入力画像の動きを補間することを、動画の補間と呼ぶこととする。
本実施の形態における動画の補間方法によって、動画ぼけを低減させることができる。本
実施の形態における動画の補間方法は、画像生成方法と画像表示方法に分けることができ
る。そして、特定のパターンの動きについては別の画像生成方法および／または画像表示
方法を用いることで、効果的に動画ぼけを低減させることができる。図４４（Ａ）および
（Ｂ）は、本実施の形態における動画の補間方法の一例を説明するための模式図である。
図４４（Ａ）および（Ｂ）において、横軸は時間であり、横方向の位置によって、それぞ
れの画像が扱われるタイミングを表している。「入力」と記された部分は、入力画像信号
が入力されるタイミングを表している。ここでは、時間的に隣接する２つの画像として、
画像５１２１および画像５１２２に着目している。入力画像は、周期Ｔｉｎの間隔で入力
される。なお、周期Ｔｉｎ１つ分の長さを、１フレームもしくは１フレーム期間と記すこ
とがある。「生成」と記された部分は、入力画像信号から新しく画像が生成されるタイミ
ングを表している。ここでは、画像５１２１および画像５１２２を基にして生成される生
成画像である、画像５１２３に着目している。「表示」と記された部分は、表示装置に画
像が表示されるタイミングを表している。なお、着目している画像以外の画像については
破線で記しているのみであるが、着目している画像と同様に扱うことによって、本実施の
形態における動画の補間方法の一例を実現できる。
本実施の形態における動画の補間方法の一例は、図４４（Ａ）に示されるように、時間的
に隣接した２つの入力画像を基にして生成された生成画像を、当該２つの入力画像が表示
されるタイミングの間隙に表示させることで、動画の補間を行うことができる。このとき
、表示画像の表示周期は、入力画像の入力周期の１／２とされることが好ましい。ただし
、これに限定されず、様々な表示周期とすることができる。例えば、表示周期を入力周期
の１／２より短くすることで、動画をより滑らかに表示できる。または、表示周期を入力
周期の１／２より長くすることで、消費電力を低減できる。なお、ここでは、時間的に隣
接した２つの入力画像を基にして画像を生成しているが、基にする入力画像は２つに限定
されず、様々な数を用いることができる。例えば、時間的に隣接した３つ（３つ以上でも
良い）の入力画像を基にして画像を生成すれば、２つの入力画像を基にする場合よりも、
精度の良い生成画像を得ることができる。なお、画像５１２１の表示タイミングを、画像
５１２２の入力タイミングと同時刻、すなわち入力タイミングに対する表示タイミングを
１フレーム遅れとしているが、本実施の形態における動画の補間方法における表示タイミ
ングはこれに限定されず、様々な表示タイミングを用いることができる。例えば、入力タ
イミングに対する表示タイミングを１フレーム以上遅らせることができる。こうすること
で、生成画像である画像５１２３の表示タイミングを遅くすることができるので、画像５
１２３の生成にかかる時間に余裕を持たせることができ、消費電力および製造コストの低
減につながる。なお、入力タイミングに対する表示タイミングをあまりに遅くすると、入
力画像を保持しておく期間が長くなり、保持にかかるメモリ容量が増大してしまうので、
入力タイミングに対する表示タイミングは、１フレーム遅れから２フレーム遅れ程度が好
ましい。
ここで、画像５１２１および画像５１２２を基にして生成される画像５１２３の、具体的
な生成方法の一例について説明する。動画を補間するためには入力画像の動きを検出する
必要があるが、本実施の形態においては、入力画像の動きの検出のために、ブロックマッ
チング法と呼ばれる方法を用いることができる。ただし、これに限定されず、様々な方法
（画像データの差分をとる方法、フーリエ変換を利用する方法等）を用いることができる
。ブロックマッチング法においては、まず、入力画像１枚分の画像データ（ここでは画像
５１２１の画像データ）を、データ記憶手段（半導体メモリ、ＲＡＭ等の記憶回路等）に
記憶させる。そして、次のフレームにおける画像（ここでは画像５１２２）を、複数の領
域に分割する。なお、分割された領域は、図４４（Ａ）のように、同じ形状の矩形とする
ことができるが、これに限定されず、様々なもの（画像によって形状または大きさを変え
る等）とすることができる。その後、分割された領域毎に、データ記憶手段に記憶させた
前のフレームの画像データ（ここでは画像５１２１の画像データ）とデータの比較を行い
、画像データが似ている領域を探索する。図４４（Ａ）の例においては、画像５１２２に
おける領域５１２４とデータが似ている領域を画像５１２１の中から探索し、領域５１２
６が探索されたものとしている。なお、画像５１２１の中を探索するとき、探索範囲は限
定されることが好ましい。図４４（Ａ）の例においては、探索範囲として、領域５１２４
の面積の４倍程度の大きさである、領域５１２５を設定している。なお、探索範囲をこれ
より大きくすることで、動きの速い動画においても検出精度を高くすることができる。た
だし、あまりに広く探索を行なうと探索時間が膨大なものとなってしまい、動きの検出の
実現が困難となるため、領域５１２５は、領域５１２４の面積の２倍から６倍程度の大き
さであることが好ましい。その後、探索された領域５１２６と、画像５１２２における領
域５１２４との位置の違いを、動きベクトル５１２７として求める。動きベクトル５１２
７は領域５１２４における画像データの１フレーム期間の動きを表すものである。そして
、動きの中間状態を表す画像を生成するため、動きベクトルの向きはそのままで大きさを
変えた画像生成用ベクトル５１２８を作り、画像５１２１における領域５１２６に含まれ
る画像データを、画像生成用ベクトル５１２８に従って移動させることで、画像５１２３
における領域５１２９内の画像データを形成させる。これらの一連の処理を、画像５１２
２における全ての領域について行なうことで、画像５１２３が生成されることができる。
そして、入力画像５１２１、生成画像５１２３、入力画像５１２２を順次表示することで
、動画を補間することができる。なお、画像中の物体５１３０は、画像５１２１および画
像５１２２において位置が異なっている（つまり動いている）が、生成された画像５１２
３は、画像５１２１および画像５１２２における物体の中間点となっている。このような
画像を表示することで、動画の動きを滑らかにすることができ、残像等による動画の不鮮
明さを改善できる。
なお、画像生成用ベクトル５１２８の大きさは、画像５１２３の表示タイミングに従って
決められることができる。図４４（Ａ）の例においては、画像５１２３の表示タイミング
は画像５１２１および画像５１２２の表示タイミングの中間点（１／２）としているため
、画像生成用ベクトル５１２８の大きさは動きベクトル５１２７の１／２としているが、
他にも、例えば、表示タイミングが１／３の時点であれば、大きさを１／３とし、表示タ
イミングが２／３の時点であれば、大きさを２／３とすることができる。
なお、このように、様々な動きベクトルを持った複数の領域をそれぞれ動かして新しい画
像を作る場合は、移動先の領域内に他の領域が既に移動している部分（重複）や、どこの
領域からも移動されてこない部分（空白）が生じることもある。これらの部分については
、データを補正することができる。重複部分の補正方法としては、例えば、重複データの
平均をとる方法、動きベクトルの方向等で優先度をつけておき、優先度の高いデータを生
成画像内のデータとする方法、色（または明るさ）はどちらかを優先させるが明るさ（ま
たは色）は平均をとる方法、等を用いることができる。空白部分の補正方法としては、画
像５１２１または画像５１２２の当該位置における画像データをそのまま生成画像内のデ
ータとする方法、画像５１２１または画像５１２２の当該位置における画像データの平均
をとる方法、等を用いることができる。そして、生成された画像５１２３を、画像生成用
ベクトル５１２８の大きさに従ったタイミングで表示させることで、動画の動きを滑らか
にすることができ、さらに、ホールド駆動による残像等によって動画の品質が低下する問
題を改善できる。
本実施の形態における動画の補間方法の他の例は、図４４（Ｂ）に示されるように、時間
的に隣接した２つの入力画像を基にして生成された生成画像を、当該２つの入力画像が表
示されるタイミングの間隙に表示させる際に、それぞれの表示画像をさらに複数のサブ画
像に分割して表示することで、動画の補間を行うことができる。この場合、画像表示周期
が短くなることによる利点だけでなく、暗い画像が定期的に表示される（表示方法がイン
パルス型に近づく）ことによる利点も得ることができる。つまり、画像表示周期が画像入
力周期に比べて１／２の長さにするだけの場合よりも、残像等による動画の不鮮明さをさ
らに改善できる。図４４（Ｂ）の例においては、「入力」および「生成」については図４
４（Ａ）の例と同様な処理を行なうことができるので、説明を省略する。図４４（Ｂ）の
例における「表示」は、１つの入力画像または／および生成画像を複数のサブ画像に分割
して表示を行うことができる。具体的には、図４４（Ｂ）に示すように、画像５１２１を
サブ画像５１２１ａおよび５１２１ｂに分割して順次表示することで、人間の目には画像
５１２１が表示されたように知覚させ、画像５１２３をサブ画像５１２３ａおよび５１２
３ｂに分割して順次表示することで、人間の目には画像５１２３が表示されたように知覚
させ、画像５１２２をサブ画像５１２２ａおよび５１２２ｂに分割して順次表示すること
で、人間の目には画像５１２２が表示されたように知覚させる。すなわち、人間の目に知
覚される画像としては図４４（Ａ）の例と同様なものとしつつ、表示方法をインパルス型
に近づけることができるので、残像等による動画の不鮮明さをさらに改善できる。なお、
サブ画像の分割数は、図４４（Ｂ）においては２つとしているが、これに限定されず様々
な分割数を用いることができる。なお、サブ画像が表示されるタイミングは、図４４（Ｂ
）においては等間隔（１／２）としているが、これに限定されず様々な表示タイミングを
用いることができる。例えば、暗いサブ画像（５１２１ｂ、５１２２ｂ、５１２３ｂ）の
表示タイミングを早くする（具体的には、１／４から１／２のタイミング）ことで、表示
方法をよりインパルス型に近づけることができるため、残像等による動画の不鮮明さをさ
らに改善できる。または、暗いサブ画像の表示タイミングを遅くする（具体的には、１／
２から３／４のタイミング）ことで、明るい画像の表示期間を長くすることができるので
、表示効率を高めることができ、消費電力を低減できる。
本実施の形態における動画の補間方法の他の例は、画像内で動いている物体の形状を検出
し、動いている物体の形状によって異なる処理を行なう例である。図４４（Ｃ）に示す例
は、図４４（Ｂ）の例と同様に表示のタイミングを表しているが、表示されている内容が
、動く文字（スクロールテキスト、字幕、テロップ等とも呼ばれる）である場合を示して
いる。なお、「入力」および「生成」については、図４４（Ｂ）と同様としても良いため
、図示していない。ホールド駆動における動画の不鮮明さは、動いているものの性質によ
って程度が異なることがある。特に、文字が動いている場合に顕著に認識されることが多
い。なぜならば、動く文字を読む際にはどうしても視線を文字に追従させてしまうので、
ホールドぼけが発生しやすくなるためである。さらに、文字は輪郭がはっきりしているこ
とが多いため、ホールドぼけによる不鮮明さがさらに強調されてしまうこともある。すな
わち、画像内を動く物体が文字かどうかを判別し、文字である場合はさらに特別な処理を
行なうことは、ホールドぼけの低減のためには有効である。具体的には、画像内を動いて
いる物体に対し、輪郭検出または／およびパターン検出等を行なって、当該物体が文字で
あると判断された場合は、同じ画像から分割されたサブ画像同士であっても動き補間を行
い、動きの中間状態を表示するようにして、動きを滑らかにすることができる。当該物体
が文字ではないと判断された場合は、図４４（Ｂ）に示すように、同じ画像から分割され
たサブ画像であれば動いている物体の位置は変えずに表示することができる。図４４（Ｃ
）の例では、文字であると判断された領域５１３１が、上方向に動いている場合を示して
いるが、画像５１２１ａと画像５１２１ｂとで、領域５１３１の位置を異ならせている。
画像５１２３ａと画像５１２３ｂ、画像５１２２ａと画像５１２２ｂについても同様であ
る。こうすることで、ホールドぼけが特に認識されやすい動く文字については、通常の動
き補償倍速駆動よりもさらに動きを滑らかにすることができるので、残像等による動画の
不鮮明さをさらに改善できる。
（実施の形態１３）
半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器
としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、
コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デ
ジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム
機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図３２（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して優先または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図３２（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図３３（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
３３（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装
置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる
。図３３（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有
する機能を有する。なお、図３３（Ａ）に示す携帯型遊技機が有する機能はこれに限定さ
れず、様々な機能を有することができる。
図３３（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が
適宜設けられた構成とすることができる。
図３４（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図３４（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図３４（Ｂ）も携帯電話機の一例である。図３４（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
１００ 基板
１０２ 導電膜
１０４ 導電膜
１０６ 絶縁層
１０８ 導電膜
１１０ 導電膜
１１２ 半導体膜
１１４ 絶縁層
１１６ 導電層
１１７ 導電層
１１９ コンタクトホール
１２０ ゲート配線
１２２ 配線
１２４ 配線
１２５ コンタクトホール
１２６ 配線
１２７ 絶縁層
１２８ 配線
１３２ 電極
１３６ 電極
１３８ 電極
１４０ 保持容量部
１５０ 画素部
１５２ トランジスタ
１５４ 保持容量部
１５６ トランジスタ
１５８ 保持容量部
１６１ レジストマスク
１６２ レジストマスク
１６３ レジストマスク
１６４ レジストマスク
１６５ レジストマスク
１６８ レジストマスク
１８０ 基板
１８２ 基板
２３２ 電極
２３６ 電極
２３８ 電極
４００ 基板
４０１ 遮光部
４０２ 回折格子
４０３ グレートーンマスク
４１１ 基板
４１２ 半透光部
４１３ 遮光部
４１４ ハーフトーンマスク
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
１０２ａ 導電層
１０２ｂ 導電層
１０２ｃ 導電層
１０４ａ 導電層
１０４ｂ 導電層
１０８ａ 導電層
１０８ｂ 導電層
１０８ｃ 導電層
１０８ｄ 導電層
１０８ｅ 導電層
１１０ａ 導電層
１１０ｂ 導電層
１１０ｃ 導電層
１１２ａ 半導体層
１１２ｂ 半導体層
１１３ａ ｎ＋領域
１１４ａ 絶縁層
１１４ｂ 絶縁層
１１８ａ コンタクトホール
１１８ｂ コンタクトホール
１７１ａ レジストマスク
１７１ｂ レジストマスク
１７１ｃ レジストマスク
１７２ａ レジストマスク
１７２ｂ レジストマスク
１７２ｃ レジストマスク
１８１ａ 遮光層
１８１ｂ 半透過層
１８３ａ 半透過層
１８３ｂ 遮光層
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 素子層
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０５１ 基板
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
５０８０ 画素
５０８１ トランジスタ
５０８２ 液晶素子
５０８３ 容量素子
５０８４ 配線
５０８５ 配線
５０８６ 配線
５０８７ 配線
５０８８ 電極
５１０１ 破線
５１０２ 実線
５１０３ 破線
５１０４ 実線
５１０５ 実線
５１０６ 実線
５１０７ 実線
５１０８ 実線
５１２１ 画像
５１２２ 画像
５１２３ 画像
５１２４ 領域
５１２５ 領域
５１２６ 領域
５１２７ ベクトル
５１２８ 画像生成用ベクトル
５１２９ 領域
５１３０ 物体
５１３１ 領域
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５９０ａ 黒色領域
５９０ｂ 白色領域
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
６４２０ 画素
６４２３ 容量素子
６４２６ 配線
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ
５１２１ａ 画像
５１２１ｂ 画像
５１２２ａ 画像
５１２２ｂ 画像
５１２３ａ 画像
５１２３ｂ 画像

Claims (1)

  1. 第１のトランジスタと、第２のトランジスタと、を有し、
    前記第１のトランジスタは、画素に設けられ、
    前記第２のトランジスタは、駆動回路に設けられ、
    前記第１のトランジスタは、第１の導電層と、第２の導電層と、第３の導電層と、第１の半導体層と、を有し、
    前記第２のトランジスタは、第４の導電層と、第５の導電層と、第６の導電層と、第２の半導体層と、を有し、
    前記第１の導電層は、前記第１のトランジスタのゲート電極として機能し、
    前記第２の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の一方として機能し、
    前記第３の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の他方として機能し、
    前記第４の導電層は、前記第２のトランジスタのゲート電極として機能し、
    前記第５の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の一方として機能し、
    前記第６の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の他方として機能し、
    前記第１の導電層は、透光性を有し、
    前記第４の導電層は、遮光性を有し、
    前記第２の導電層及び前記第３の導電層は、透光性を有し、
    前記第５の導電層及び前記第６の導電層は、遮光性を有し、
    前記第１の半導体層と前記第２の半導体層は、酸化物半導体層であることを特徴とする半導体装置。
JP2016054137A 2009-03-05 2016-03-17 半導体装置 Active JP6122985B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009051779 2009-03-05
JP2009051779 2009-03-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014178902A Division JP5917633B2 (ja) 2009-03-05 2014-09-03 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017073423A Division JP6392924B2 (ja) 2009-03-05 2017-04-03 表示装置

Publications (2)

Publication Number Publication Date
JP2016153900A JP2016153900A (ja) 2016-08-25
JP6122985B2 true JP6122985B2 (ja) 2017-04-26

Family

ID=42677438

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2010048615A Active JP5651350B2 (ja) 2009-03-05 2010-03-05 半導体装置
JP2014178902A Active JP5917633B2 (ja) 2009-03-05 2014-09-03 半導体装置
JP2016054137A Active JP6122985B2 (ja) 2009-03-05 2016-03-17 半導体装置
JP2017073423A Active JP6392924B2 (ja) 2009-03-05 2017-04-03 表示装置
JP2018132447A Active JP6532989B2 (ja) 2009-03-05 2018-07-12 表示装置
JP2019095952A Active JP6580806B1 (ja) 2009-03-05 2019-05-22 表示装置
JP2019155572A Withdrawn JP2020038965A (ja) 2009-03-05 2019-08-28 表示装置
JP2021200586A Pending JP2022050404A (ja) 2009-03-05 2021-12-10 表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010048615A Active JP5651350B2 (ja) 2009-03-05 2010-03-05 半導体装置
JP2014178902A Active JP5917633B2 (ja) 2009-03-05 2014-09-03 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2017073423A Active JP6392924B2 (ja) 2009-03-05 2017-04-03 表示装置
JP2018132447A Active JP6532989B2 (ja) 2009-03-05 2018-07-12 表示装置
JP2019095952A Active JP6580806B1 (ja) 2009-03-05 2019-05-22 表示装置
JP2019155572A Withdrawn JP2020038965A (ja) 2009-03-05 2019-08-28 表示装置
JP2021200586A Pending JP2022050404A (ja) 2009-03-05 2021-12-10 表示装置

Country Status (5)

Country Link
US (4) US20100224880A1 (ja)
JP (8) JP5651350B2 (ja)
KR (10) KR101999526B1 (ja)
CN (1) CN101826520B (ja)
TW (1) TWI512976B (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011010544A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101594855B1 (ko) * 2009-11-25 2016-02-18 삼성전자주식회사 Ｂｌｕ 및 디스플레이 장치
EP2506303A4 (en) * 2009-11-27 2017-11-22 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
TWI620176B (zh) * 2010-10-05 2018-04-01 半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
JP2012108311A (ja) * 2010-11-17 2012-06-07 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
DE102011004577B4 (de) * 2011-02-23 2023-07-27 Robert Bosch Gmbh Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
EP2685505B1 (en) * 2011-03-11 2016-12-21 Sharp Kabushiki Kaisha Thin-film transistor and display device
JP2012203148A (ja) * 2011-03-24 2012-10-22 Toppan Printing Co Ltd 薄膜トランジスタおよび反射型カラー表示装置
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US9466618B2 (en) * 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP6098515B2 (ja) * 2011-09-27 2017-03-22 凸版印刷株式会社 薄膜トランジスタ、および画像表示装置、並びに薄膜トランジスタの製造方法
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2013130802A (ja) 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013222124A (ja) * 2012-04-18 2013-10-28 Sony Corp 信号伝達装置、表示装置および電子機器
KR101324240B1 (ko) * 2012-05-04 2013-11-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
TWI467301B (zh) * 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
CN102938394B (zh) * 2012-11-16 2015-01-07 京东方科技集团股份有限公司 显示装置、透反式薄膜晶体管阵列基板及其制作方法
US9265458B2 (en) 2012-12-04 2016-02-23 Sync-Think, Inc. Application of smooth pursuit cognitive testing paradigms to clinical drug development
CN109256050B (zh) * 2012-12-10 2020-12-15 达科电子股份有限公司 显示模块及其制造方法
WO2014091959A1 (ja) * 2012-12-10 2014-06-19 シャープ株式会社 半導体装置およびその製造方法
TWI498797B (zh) * 2012-12-13 2015-09-01 Au Optronics Corp 觸控面板及觸控顯示面板
US9380976B2 (en) 2013-03-11 2016-07-05 Sync-Think, Inc. Optical neuroinformatics
KR102179972B1 (ko) * 2013-05-10 2020-11-18 삼성디스플레이 주식회사 배선 및 박막 트랜지스터 기판의 제조 방법 및 유기 발광 표시 장치
KR102081107B1 (ko) * 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9728567B2 (en) * 2013-12-02 2017-08-08 United Microelectronics Corp. Semiconductor sensor device
TWI518430B (zh) * 2013-12-02 2016-01-21 群創光電股份有限公司 顯示面板及應用其之顯示裝置
DE112014006046T5 (de) 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
CN105826393B (zh) * 2015-01-06 2019-03-26 昆山国显光电有限公司 薄膜晶体管及其制作方法
JP6708643B2 (ja) * 2015-06-19 2020-06-10 株式会社半導体エネルギー研究所 表示装置の作製方法
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107004691B (zh) * 2015-11-12 2022-02-11 松下知识产权经营株式会社 光检测装置
TWI560486B (en) * 2016-01-05 2016-12-01 Innolux Corp Display panel
CN107018289B (zh) * 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
CN105573555B (zh) * 2016-01-28 2018-06-29 京东方科技集团股份有限公司 一种压力触控结构、触控显示面板、显示装置
TWI621997B (zh) * 2016-02-04 2018-04-21 速博思股份有限公司 高效能指紋辨識裝置
JP6724548B2 (ja) * 2016-05-25 2020-07-15 凸版印刷株式会社 薄膜トランジスタアレイ基板のパターン形成方法
KR102549444B1 (ko) * 2016-06-16 2023-06-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102492134B1 (ko) * 2016-07-29 2023-01-27 트리나미엑스 게엠베하 광학 센서 및 광학적 검출용 검출기
JP7050460B2 (ja) * 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
CN110692125B (zh) * 2017-05-31 2023-10-27 夏普株式会社 有源矩阵基板及其制造方法
CN109545795B (zh) * 2017-09-22 2020-10-30 群创光电股份有限公司 显示装置
CN108154852A (zh) * 2017-12-29 2018-06-12 深圳Tcl新技术有限公司 背光组件、背光模组、显示装置及其控制方法
WO2019187139A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
KR102631177B1 (ko) * 2018-12-28 2024-01-29 엘지디스플레이 주식회사 전계 발광 조명장치
KR20200145966A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
TWI755079B (zh) * 2019-09-30 2022-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
CN110783204B (zh) * 2019-10-29 2022-04-12 南京京东方显示技术有限公司 一种双沟道立体tft器件、显示面板及其制造方法
CN110931511A (zh) * 2019-11-26 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
TWI721776B (zh) * 2020-02-06 2021-03-11 友達光電股份有限公司 主動元件基板及其製造方法
CN111312077A (zh) * 2020-03-03 2020-06-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112234092B (zh) * 2020-10-30 2023-03-24 云谷（固安）科技有限公司 显示面板及显示装置
JP2022111603A (ja) * 2021-01-20 2022-08-01 セイコーエプソン株式会社 センサーモジュール
CN113467145B (zh) * 2021-07-07 2023-07-25 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
US11864452B1 (en) 2021-08-24 2024-01-02 Apple Inc. Black masking layer in displays having transparent openings
CN114130674B (zh) * 2021-11-26 2023-06-09 山东至辰信息科技股份有限公司 一种智慧图书馆书籍智能分拣机器人
CN114203730B (zh) * 2021-12-09 2023-05-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN114325288A (zh) * 2022-01-06 2022-04-12 北一半导体科技(广东)有限公司 一种评估半导体模块功率循环能力的方法和半导体模块

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151188A (ja) * 1984-08-21 1986-03-13 セイコーインスツルメンツ株式会社 アクテイブ・マトリクス表示装置用基板
JPH0282221A (ja) 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
JPH02260460A (ja) * 1989-03-31 1990-10-23 Casio Comput Co Ltd 薄膜トランジスタ
JPH07113728B2 (ja) 1989-05-26 1995-12-06 シャープ株式会社 アクティブマトリクス基板
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2851495B2 (ja) * 1992-08-28 1999-01-27 シャープ株式会社 アクティブマトリクス基板の製造方法
JPH06317809A (ja) * 1993-05-07 1994-11-15 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JP3423380B2 (ja) * 1993-11-18 2003-07-07 キヤノン株式会社 液晶表示装置
US5644327A (en) * 1995-06-07 1997-07-01 David Sarnoff Research Center, Inc. Tessellated electroluminescent display having a multilayer ceramic substrate
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3541026B2 (ja) * 1995-08-11 2004-07-07 シャープ株式会社 液晶表示装置、およびアクティブマトリクス基板
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
US5808691A (en) * 1995-12-12 1998-09-15 Cirrus Logic, Inc. Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3325793B2 (ja) * 1996-03-22 2002-09-17 三洋電機株式会社 非晶質半導体及びその製造方法並びに光起電力装置
JPH10189992A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体装置及びその製造方法
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
JP3436487B2 (ja) * 1998-05-18 2003-08-11 シャープ株式会社 アクティブマトリクス基板の製造方法
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US6716768B2 (en) * 2000-02-15 2004-04-06 Matsushita Electric Industrial Co., Ltd. Method of manufacturing thin-film transistor, and liquid-crystal display
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4801262B2 (ja) * 2001-01-30 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
US7165708B2 (en) 2002-04-19 2007-01-23 Max Co., Ltd. Motor stapler
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004077718A (ja) * 2002-08-15 2004-03-11 Hitachi Displays Ltd 液晶表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TW588462B (en) * 2003-03-31 2004-05-21 Quanta Display Inc Method of fabricating a thin film transistor array panel
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
JP4737971B2 (ja) * 2003-11-14 2011-08-03 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の作製方法
JP4712352B2 (ja) * 2003-11-14 2011-06-29 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4667051B2 (ja) * 2004-01-29 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20070116888A (ko) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4633434B2 (ja) * 2004-10-18 2011-02-16 シャープ株式会社 半導体装置およびその製造方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101171175B1 (ko) * 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118811B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
FI119894B (fi) * 2005-03-30 2009-04-30 Labmaster Oy Elektrokemiluminesenssiin perustuva analyysimenetelmä ja siinä käytettävä laite
JP4687259B2 (ja) * 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
WO2007043493A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) * 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100791290B1 (ko) 2006-02-10 2008-01-04 삼성전자주식회사 디바이스 간에 악성 어플리케이션의 행위 정보를 사용하는장치 및 방법
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2007292976A (ja) * 2006-04-25 2007-11-08 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5056142B2 (ja) 2006-05-11 2012-10-24 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
US8106865B2 (en) * 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US20080000851A1 (en) 2006-06-02 2008-01-03 Rohm And Haas Electronic Materials Llc Apparatus with fillet radius joints
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8400599B2 (en) * 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US8513678B2 (en) * 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) * 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2008282050A (ja) * 2008-08-11 2008-11-20 Seiko Epson Corp 電気光学装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20180025312A (ko) 2018-03-08
KR20190069374A (ko) 2019-06-19
KR20170036670A (ko) 2017-04-03
KR20100100673A (ko) 2010-09-15
JP2017152714A (ja) 2017-08-31
JP2022050404A (ja) 2022-03-30
TWI512976B (zh) 2015-12-11
US20210210612A1 (en) 2021-07-08
CN101826520B (zh) 2016-01-27
JP2010232652A (ja) 2010-10-14
KR20190110080A (ko) 2019-09-27
KR101991233B1 (ko) 2019-06-21
JP2015038990A (ja) 2015-02-26
JP6580806B1 (ja) 2019-09-25
TW201041141A (en) 2010-11-16
KR20220066015A (ko) 2022-05-23
KR102398135B1 (ko) 2022-05-17
JP5651350B2 (ja) 2015-01-14
KR101781794B1 (ko) 2017-09-26
KR20180082385A (ko) 2018-07-18
US20230317813A1 (en) 2023-10-05
KR101999526B1 (ko) 2019-07-12
JP2018195836A (ja) 2018-12-06
KR20210064145A (ko) 2021-06-02
JP5917633B2 (ja) 2016-05-18
KR20170110055A (ko) 2017-10-10
KR101881734B1 (ko) 2018-07-27
JP6392924B2 (ja) 2018-09-19
CN101826520A (zh) 2010-09-08
KR102258875B1 (ko) 2021-06-02
JP2016153900A (ja) 2016-08-25
US20180138283A1 (en) 2018-05-17
JP6532989B2 (ja) 2019-06-19
KR102025531B1 (ko) 2019-09-27
KR20210136956A (ko) 2021-11-17
JP2020038965A (ja) 2020-03-12
KR101838471B1 (ko) 2018-03-14
US20100224880A1 (en) 2010-09-09
JP2019179923A (ja) 2019-10-17
KR102329918B1 (ko) 2021-11-24

Similar Documents

Publication Publication Date Title
JP6580806B1 (ja) 表示装置
JP6345896B1 (ja) 半導体装置
JP6147785B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6122985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250