KR20180025312A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20180025312A
KR20180025312A KR1020180022894A KR20180022894A KR20180025312A KR 20180025312 A KR20180025312 A KR 20180025312A KR 1020180022894 A KR1020180022894 A KR 1020180022894A KR 20180022894 A KR20180022894 A KR 20180022894A KR 20180025312 A KR20180025312 A KR 20180025312A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
electrode
wiring
pixel
Prior art date
Application number
KR1020180022894A
Other languages
English (en)
Other versions
KR101881734B1 (ko
Inventor
하지메 기무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180025312A publication Critical patent/KR20180025312A/ko
Application granted granted Critical
Publication of KR101881734B1 publication Critical patent/KR101881734B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명은 배선 저항이 낮은 반도체 장치를 제공하는 것, 투과율이 높은 반도체 장치를 제공하는 것, 또는 개구율이 높은 반도체 장치를 제공하는 것을 과제로 한다.
게이트 전극, 반도체층, 소스 전극 또는 드레인 전극을 투광성을 갖는 재료를 사용하여 형성하고, 게이트 배선 또는 소스 배선 등의 배선을 투광성을 갖는 재료보다 저항율이 낮은 재료로 형성한다. 또한, 소스 배선 및/또는 게이트 배선을, 투광성을 갖는 재료와 상기 투광성을 갖는 재료보다 저항율이 낮은 재료를 적층시켜 형성한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치, 표시 장치, 발광 장치 또는 이들의 제조 방법에 관한 것이다. 특히, 채널 형성 영역에 산화물 반도체막을 사용한 박막 트랜지스터로 구성된 회로를 갖는 반도체 장치 및 그 제작 방법에 관한 것이다.
현재, 액정 표시 장치로 대표되는 표시 장치의 스위칭 소자로서, 아모퍼스 실리콘 등의 실리콘층을 채널층으로서 사용한 박막 트랜지스터(TFT)가 널리 사용되고 있다. 아모퍼스 실리콘을 사용한 박막 트랜지스터는 전계 효과 이동도가 낮지만, 유리 기판의 대면적화에 대응할 수 있다는 이점을 가지고 있다.
또, 최근, 반도체 특성을 나타내는 금속 산화물을 사용하여 박막 트랜지스터를 제작하고, 전자 디바이스나 광 디바이스에 응용하는 기술이 주목받고 있다. 예를 들면, 금속 산화물 중에서, 산화텅스텐, 산화주석, 산화인듐, 산화아연 등은 반도체 특성을 나타내는 것이 알려져 있다. 이러한 금속 산화물로 구성되는 투명 반도체층을 채널 형성 영역으로 하는 박막 트랜지스터가 개시되어 있다(특허문헌 1).
또, 트랜지스터의 채널층은 투광성을 갖는 산화물 반도체층으로 형성하는 동시에, 게이트 전극, 소스 전극, 드레인 전극도 투광성을 갖는 투명 도전막으로 형성함으로써, 개구율을 향상시키는 기술이 검토되고 있다(특허문헌 2).
개구율을 향상시킴으로써, 광 이용 효율이 향상되고, 표시 장치의 전력 절감화 및 소형화를 달성하는 것이 가능해진다. 한편, 표시 장치의 대형화나, 휴대 기기에 대한 응용화의 관점에서는 개구율의 향상과 함께 소비전력의 저감이 더욱 요구되고 있다.
또, 전기 광학 소자의 투명전극에 대한 금속 보조 배선의 배선 방법으로서, 투명전극의 상하 어느 하나로, 투명전극과 도통을 취할 수 있도록 금속 보조 배선과 투명전극이 겹치도록 배선되는 것이 알려져 있다(예를 들면, 특허문헌 3 참조).
또, 액티브 매트릭스 기판에 형성되는 부가 용량전극을 ITO, SnO2 등의 투명 도전막으로 이루어지는 것으로 하고, 부가 용량용 전극의 전기 저항을 작게 하기 위해서, 금속막으로 이루어지는 보조 배선을 부가 용량용 전극에 접하여 형성하는 구성이 알려져 있다(예를 들면, 특허문헌 4 참조).
또, 비정질 산화물 반도체막을 사용한 전계 효과형 트랜지스터에 있어서, 게이트 전극, 소스 전극 및 드레인 전극의 각 전극으로서, 인듐주석산화물(ITO), 인듐아연산화물, ZnO, SnO2 등의 투명전극이나, Al, Ag, Cr, Ni, Mo, Au,Ti, Ta 등의 금속전극, 또는 이들을 포함하는 합금의 금속전극 등을 사용할 수 있고, 이들을 2층 이상 적층하여 접촉 저항을 저감하는 것이나, 계면 강도를 향상시키는 것은 알려져 있다(예를 들면, 특허문헌 5 참조).
또, 아모퍼스 산화물 반도체를 사용하는 트랜지스터의 소스 전극, 드레인 전극 및 게이트 전극, 보조 용량전극의 재료로서, 인듐(In), 알루미늄(Al), 금(Au), 은(Ag) 등의 금속이나, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화카드뮴(CdO), 산화인듐카드뮴(CdIn2O4), 산화카드뮴주석(Cd2SnO4), 산화아연 주석(Zn2SnO4) 등의 산화물 재료를 사용할 수 있고, 게이트 전극, 소스 전극 및 드레인 전극의 재료는 모두 같아도 되고, 달라도 되는 것이 알려져 있다(예를 들면, 특허문헌 6, 7 참조).
[특허문헌1]일본공개특허공보2004-103957호 [특허문헌2]일본공개특허공보2007-81362호 [특허문헌3]일본공개특허공보제(평)2-82221호 [특허문헌4]일본공개특허공보제(평)2-310536호 [특허문헌5]일본공개특허공보2008-243928호 [특허문헌6]일본공개특허공보2007-109918호 [특허문헌7]일본공개특허공보2007-115807호
본 발명의 일 형태는 배선 저항이 낮은 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 투과율이 높은 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 개구율이 높은 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 소비전력이 낮은 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 정확한 전압을 공급하는 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 전압 강하가 저감된 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 표시 품위가 향상된 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 콘택트 저항이 저감된 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 반짝임이 저감된 반도체 장치를 제공하는 것을 과제로 한다. 또는 본 발명의 일 형태는 오프 전류가 작은 반도체 장치를 제공하는 것을 과제로 한다. 또, 이들의 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또, 본 발명의 일 형태는 상기한 과제 모두를 해결할 필요는 없는 것으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 일 형태는 게이트 전극, 반도체층, 소스 전극 또는 드레인 전극은 투광성을 갖는 재료를 사용하여 형성하고, 게이트 배선 또는 소스 배선 등의 배선은 투광성을 갖는 재료보다 저항율이 낮은 재료로 형성한다.
또, 본 발명의 일 형태는 투광성을 갖는 제 1 도전층으로 형성된 제 1 전극과, 제 1 전극에 전기적으로 접속되고, 제 1 도전층과 제 1 도전층보다 저항이 낮은 제 2 도전층의 적층 구조로 형성된 제 1 배선과, 제 1 전극 및 제 1 배선 위에 형성된 절연층과, 절연층 위에 형성되고, 투광성을 갖는 제 3 도전층으로 형성된 제 2 전극과, 제 2 전극에 전기적으로 접속되고, 제 3 도전층과 제 3 도전층보다 저항이 낮은 제 4 도전층의 적층 구조로 형성된 제 2 배선과, 투광성을 갖는 제 5 도전층으로 형성된 제 3 전극과, 절연층 위에 제 1 전극과 겹치도록 형성되는 동시에, 제 2 전극 및 제 3 전극 위에 형성된 반도체층을 갖는 반도체 장치를 제공한다.
또, 본 발명의 일 형태는 투광성을 갖는 제 1 도전층으로 형성된 제 1 전극과, 제 1 전극과 전기적으로 접속되고, 제 1 도전층과 제 1 도전층보다 저항이 낮은 제 2 도전층의 적층 구조로 형성된 제 1 배선과, 투광성을 갖는 제 3 도전층으로 형성된 제 2 배선과, 제 1 전극, 제 1 배선 및 제 2 배선 위에 형성된 절연층과, 절연층 위에 형성되고, 투광성을 갖는 제 4 도전층으로 형성된 제 2 전극과, 제 2 전극과 전기적으로 접속되고, 제 4 도전층과 제 4 도전층보다 저항이 낮은 제 5 도전층의 적층 구조로 형성된 제 3 배선과, 투광성을 갖는 제 6 도전층으로 형성된 제 3 전극과, 제 2 배선 위에 절연층을 개재하여 형성되고, 투광성을 갖는 제 7 도전층과, 절연층 위에 제 1 전극과 겹치도록 형성되는 동시에, 제 2 전극 및 제 3 전극 위에 형성된 반도체층을 갖는 반도체 장치를 제공한다.
또, 스위치는 여러가지 형태의 것을 사용할 수 있다. 예로서는 전기적 스위치나 기계적인 스위치 등이 있다. 즉, 전류의 흐름을 제어할 수 있는 것이면 좋고, 특정한 것에 한정되지 않는다. 예를 들면, 스위치로서, 트랜지스터(예를 들면, 바이폴라 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들면, PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등) 등을 사용할 수 있다. 또는 이들을 조합한 논리 회로를 스위치로서 사용할 수 있다.
기계적인 스위치의 예로서는 디지털 마이크로미러 디바이스(DMD)와 같이, MEMS(마이크로 일렉트로 메커니컬 시스템) 기술을 사용한 스위치가 있다. 그 스위치는 기계적으로 움직일 수 있는 전극을 가지고, 그 전극이 움직임으로써, 도통과 비도통을 제어하여 동작한다.
스위치로서 트랜지스터를 사용하는 경우, 그 트랜지스터는 단지 스위치로서 동작하기 때문에, 트랜지스터의 극성(도전형)은 특히 한정되지 않는다. 단, 오프 전류를 억제하고자 하는 경우, 오프 전류가 적은 쪽의 극성의 트랜지스터를 사용하는 것이 바람직하다. 오프 전류가 적은 트랜지스터로서는 LDD 영역을 갖는 트랜지스터나 멀티 게이트 구조를 갖는 트랜지스터 등이 있다. 또는 스위치로서 동작시키는 트랜지스터의 소스 단자의 전위가, 저전위측 전원(Vss, GND, 0V 등)의 전위에 가까운 값으로 동작하는 경우에는 N채널형 트랜지스터를 사용하는 것이 바람직하다. 반대로, 소스 단자의 전위가, 고전위측 전원(Vdd 등)의 전위에 가까운 값으로 동작하는 경우에는 P채널형 트랜지스터를 사용하는 것이 바람직하다. 왜냐하면, N채널형 트랜지스터에서는 소스 단자가 저전위측 전원의 전위에 가까운 값으로 동작할 때, P채널형 트랜지스터에서는 소스 단자가 고전위측 전원의 전위에 가까운 값으로 동작할 때, 게이트와 소스의 사이의 전압의 절대치를 크게 할 수 있기 때문에, 스위치로서, 더욱 정확한 동작을 행할 수 있기 때문이다. 흔히, 트랜지스터가 소스 팔로워 동작을 하는 경우가 적으므로, 출력 전압의 크기가 작아지는 경우가 적기 때문이다.
또, N채널형 트랜지스터와 P채널형 트랜지스터의 양쪽을 사용하고, CMOS형의 스위치를 스위치로서 사용하여도 좋다. CMOS형의 스위치로 하면, P채널형 트랜지스터 또는 N채널형 트랜지스터의 어느 한 쪽의 트랜지스터가 도통하면 전류가 흐르기 때문에, 스위치로서 기능하기 쉬워진다. 예를 들면, 스위치에 대한 입력 신호의 전압이 높은 경우에도, 낮은 경우에도, 적절하게 전압을 출력시킬 수 있다. 또, 스위치를 온 또는 오프시키기 위한 신호의 전압 진폭값을 작게 할 수 있으므로, 소비전력을 작게 할 수도 있다.
또, 스위치로서 트랜지스터를 사용하는 경우, 스위치는 입력 단자(소스 단자 또는 드레인 단자의 한 방향)와, 출력 단자(소스 단자 또는 드레인 단자의 다른쪽)와, 도통을 제어하는 단자(게이트 단자)를 가지고 있다. 한편, 스위치로서 다이오드를 사용하는 경우, 스위치는 도통을 제어하는 단자를 가지지 않은 경우가 있다. 그 때문에, 트랜지스터보다도 다이오드를 스위치로서 사용한 것이 단자를 제어하기 위한 배선을 적게 할 수 있다.
또, A와 B가 접속되어 있다고 명시적으로 기재하는 경우에는 A와 B가 전기적으로 접속되어 있는 경우와, A와 B가 기능적으로 접속되어 있는 경우와, A와 B가 직접 접속되어 있는 경우를 포함하기로 한다. 여기에서, A, B는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)로 한다. 따라서, 소정의 접속 관계, 예를 들면, 도면 또는 문장으로 나타내진 접속 관계에 한정되지 않고, 도면 또는 문장으로 나타내진 접속 관계 이외의 것도 포함하기로 한다.
예를 들면, A와 B가 전기적으로 접속되어 있는 경우로서, A와 B의 전기적인 접속을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드 등)가, A와 B의 사이에 1개 이상 접속되어 있어도 좋다. 또는 A와 B가 기능적으로 접속되어 있는 경우로서, A와 B의 기능적인 접속을 가능하게 하는 회로(예를 들면, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, OP 앰프, 차동 증폭 회로, 소스 팔로워 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가, A와 B의 사이에 1개 이상 접속되어 있어도 좋다. 예를 들면, A와 B의 사이에 다른 회로를 끼워도, A로부터 출력된 신호가 B에 전달되는 경우에는 A와 B는 기능적으로 접속되어 있는 것으로 한다.
또, A와 B가 전기적으로 접속되어 있다고 명시적으로 기재하는 경우에는 A와 B가 전기적으로 접속되어 있는 경우(즉, A와 B의 사이에 다른 소자나 다른 회로를 끼워서 접속되어 있는 경우)와, A와 B가 기능적으로 접속되어 있는 경우(즉, A와 B의 사이에 다른 회로를 끼워서 기능적으로 접속되어 있는 경우)와, A와 B가 직접 접속되어 있는 경우(즉, A와 B의 사이에 다른 소자나 다른 회로를 끼우지 않고 접속되어 있는 경우)를 포함하기로 한다. 즉, 전기적으로 접속되어 있다고 명시적으로 기재하는 경우에는 단지, 접속되어 있다고만 명시적으로 기재되어 있는 경우와 같다고 한다.
또, 표시 소자, 표시 소자를 갖는 장치인 표시 장치, 발광 소자, 발광 소자를 갖는 장치인 발광 장치는 여러가지 형태를 사용하거나, 여러가지 소자를 가질 수 있다. 예를 들면, 표시 소자, 표시 장치, 발광 소자 또는 발광 장치로서는 EL(일렉트로루미네선스) 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 따라서 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자, 그레이팅 라이트 밸브(GLV), 플라즈마 디스플레이(PDP), 디지털 마이크로미러 디바이스(DMD), 압전 세라믹 디스플레이, 카본 나노 튜브 등, 전기자기적 작용에 의해, 콘트라스트, 휘도, 반사율, 투과율 등이 변화되는 표시 매체를 가질 수 있다. 또, EL 소자를 사용한 표시 장치로서는 EL 디스플레이, 전자 방출 소자를 사용한 표시 장치로서는 필드 이미션 디스플레이(FED)나 SED 방식 평면형 디스플레이(SED:Surface-conduction Electron-emitter Disply) 등, 액정 소자를 사용한 표시 장치로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이), 전자 잉크나 전기 영동 소자를 사용한 표시 장치로서는 전자페이퍼가 있다.
또, EL 소자는 양극과, 음극과, 양극과 음극의 사이에 끼워져 있는 EL층을 갖는 소자다. 또, EL층으로서는 1중항 여기자로부터의 발광(형광)을 이용하는 것, 3중항 여기자로부터의 발광(인광)을 이용하는 것, 1중항 여기자로부터의 발광(형광)을 이용하는 것과 3중항 여기자로부터의 발광(인광)을 이용하는 것을 포함하는 것, 유기물에 의해 형성된 것, 무기물에 의해 형성된 것, 유기물에 의해 형성된 것과 무기물에 의해 형성된 것을 포함하는 것, 고분자의 재료, 저분자의 재료, 고분자의 재료와 저분자의 재료를 포함하는 것 등을 가질 수 있다. 단, 이것에 한정되지 않고, EL 소자로서 여러가지를 가질 수 있다.
또, 전자 방출 소자는 음극에 고전계를 집중하여 전자를 인출하는 소자다. 예를 들면, 전자 방출 소자로서, 스핀트형, 카본 나노 튜브(CNT)형, 금속-절연체-금속을 적층한 MIM(Metal-Insulator-Metal)형, 금속-절연체-반도체를 적층한 MIS(Metal-Insulator-Semiconductor)형, MOS형, 실리콘형, 박막 다이오드형, 다이아몬드형, 표면 전도 이미터 SCD형, 금속-절연체-반도체-금속형 등의 박막형, HEED형, EL형, 포러스 실리콘형, 표면 전도(SCE)형 등을 가질 수 있다. 단, 이것에 한정되지 않고, 전자 방출 소자로서 여러가지를 가질 수 있다.
또, 액정 소자는 액정의 광학적 변조 작용에 의해 광의 투과 또는 비투과를 제어하는 소자이며, 한 쌍의 전극, 및 액정에 의해 구성된다. 또, 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로방향의 전계, 세로방향의 전계 또는 경사 방향의 전계를 포함함)에 의해 제어된다. 또, 액정 소자로서는 네마틱 액정, 콜레스테릭 액정, 스메틱 액정, 디스코틱 액정, 서모 트로픽 액정, 리오 트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC), 강유전 액정, 반강유전 액정, 주쇄형 액정, 측쇄형 고분자 액정, 플라즈마 어드레스 액정(PALC), 바나나형 액정, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASV(Advanced Super View) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, ECB(Electrically Controlled Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, 게스트 호스트 모드, 블루상(Blue Phase) 모드 등을 사용할 수 있다. 단, 이것에 한정되지 않고, 액정 소자로서 여러가지를 사용할 수 있다.
또, 전자페이퍼로서는 분자에 의해 표시되는 것(광학 이방성, 염료 분자 배치 등), 입자에 의해 표시되는 것(전기 영동, 입자 이동, 입자 회전, 상 변화 등), 필름의 일단이 이동함으로써 표시되는 것, 분자의 발색/상 변화에 의해 표시되는 것, 분자의 광 흡수에 의해 표시되는 것, 전자와 홀이 결합하여 자발광에 의해 표시되는 것 등을 행한다. 예를 들면, 전자페이퍼로서, 마이크로캡슐형 전기 영동, 수평 이동형 전기 영동, 수직 이동형 전기 영동, 원형 트위스트볼, 자기 트위스트볼, 원주 트위스트볼 방식, 대전 토너, 전자분 유체, 자기 영동형, 자기 감열식, 일렉트로 웨팅, 광 산란(투명/백탁), 콜레스테릭 액정/광 도전층, 콜레스테릭 액정, 쌍안정성 네마틱 액정, 강유전성 액정, 2색성 색소·액정 분산형, 가동 필름, 로이코 염료 발소색, 포토크로믹, 일렉트로크로믹, 일렉트로 디포지션, 플렉시블 유기 EL 등을 사용할 수 있다. 단, 이것에 한정되지 않고, 전자페이퍼로서 여러가지를 사용할 수 있다. 여기에서, 마이크로캡슐형 전기 영동을 사용함으로써, 전기 영동 방식의 결점인 영동 입자의 응집, 침전을 해결할 수 있다. 전자분 유체는 고속 응답성, 고반사율, 광시야각, 저소비전력, 메모리성 등의 메리트를 가진다.
또, 플라즈마 디스플레이는 전극을 표면에 형성한 기판과, 전극 및 미소한 홈을 표면에 형성하고 또한 홈 내에 형광체층을 형성한 기판을 좁은 간격으로 대향시켜, 희가스를 봉입한 구조를 가진다. 또는 플라즈마 디스플레이는 플라즈마 튜브를 상하로부터 필름형의 전극의 사이에 둔 구조로 하는 것도 가능하다. 플라즈마 튜브는 유리 튜브 내에, 방전 가스, RGB 각각의 형광체 등을 밀봉한 것이다. 또, 전극간에 전압을 가함으로써 자외선을 발생시켜, 형광체를 빛나게 함으로써, 표시를 행할 수 있다. 또, 플라즈마 디스플레이로서는 DC형 PDP, AC형 PDP이어도 좋다. 여기에서, 플라즈마 디스플레이 패널로서는 ASW(Address While Sustain)구동, 서브 프레임을 리셋 기간, 어드레스 기간, 유지 기간으로 분할하는 ADS(Address Display Separated) 구동, CLEAR(HIGH-CONTRAST&LOW ENERGY ADDRESS&REDUCTION OF FALSE CONTOUR SEQUENCE) 구동, ALIS(Alternate Lighting of Surfaces) 방식, TERES(Techbology of Reciprocal Susfainer)구동 등을 사용할 수 있다. 단, 이것에 한정되지 않고, 플라즈마 디스플레이로서 여러가지를 사용할 수 있다.
또, 광원을 필요로 하는 표시 장치, 예를 들면, 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이), 그레이팅 라이트 밸브(GLV)를 사용한 표시 장치, 디지털 마이크로미러 디바이스(DMD)를 사용한 표시 장치 등의 광원으로서는 일렉트로루미네선스, 냉음극관, 열음극관, LED, 레이저광원, 수은 램프 등을 사용할 수 있다. 단, 이것에 한정되지 않고, 광원으로서 여러가지를 사용할 수 있다.
또, 트랜지스터로서, 여러가지 형태의 트랜지스터를 사용할 수 있다. 따라서, 사용하는 트랜지스터의 종류에 한정은 없다. 예를 들면, 비정질 실리콘, 다결정 실리콘, 미결정(마이크로 크리스탈, 나노 크리스탈, 세미 아모퍼스라고도 함) 실리콘 등으로 대표되는 비단결정 반도체막을 갖는 박막 트랜지스터(TFT) 등을 사용할 수 있다. TFT를 사용하는 경우, 여러가지 메리트가 있다. 예를 들면, 단결정 실리콘의 경우보다도 낮은 온도로 제조할 수 있기 때문에, 제조 코스트의 삭감, 또는 제조 장치의 대형화를 도모할 수 있다. 제조 장치를 크게 할 수 있기 때문에, 대형 기판 위에 제조할 수 있다. 그 때문에, 동시에 많은 개수의 표시 장치를 제조할 수 있기 때문에, 저코스트로 제조할 수 있다. 또, 제조 온도가 낮기 때문에, 내열성이 약한 기판을 사용할 수 있다. 그 때문에, 투광성을 갖는 기판 위에 트랜지스터를 제조할 수 있다. 그리고, 투광성을 갖는 기판 위의 트랜지스터를 사용하여 표시 소자에서의 광의 투과를 제어할 수 있다. 또는 트랜지스터의 막 두께가 얇기 때문에, 트랜지스터를 구성하는 막의 일부는 광을 투과시킬 수 있다. 그 때문에, 개구율을 향상시킬 수 있다.
또, 다결정 실리콘을 제조할 때에, 촉매(니켈 등)를 사용함으로써, 결정성을 더욱 향상시켜, 전기 특성이 양호한 트랜지스터를 제조하는 것이 가능해진다. 그 결과, 게이트 드라이버 회로(주사선 구동 회로)나 소스 드라이버 회로(신호선 구동 회로), 신호 처리 회로(신호 생성 회로, 감마 보정 회로, DA 변환 회로 등)를 기판 위에 일체 형성할 수 있다.
또, 미결정 실리콘을 제조할 때에, 촉매(니켈 등)를 사용함으로써, 결정성을 더욱 향상시켜, 전기 특성이 양호한 트랜지스터를 제조하는 것이 가능해진다. 이 때, 레이저 조사를 행하지 않고, 열처리를 가하는 것만으로, 결정성을 향상시키는 것도 가능하다. 그 결과, 소스 드라이버 회로의 일부(아날로그 스위치 등) 및 게이트 드라이버 회로(주사선 구동 회로)를 기판 위에 일체 형성할 수 있다. 또, 결정화를 위해서 레이저 조사를 행하지 않는 경우에는 실리콘의 결정성의 불균일을 억제할 수 있다. 그 때문에, 화질이 향상된 화상을 표시할 수 있다.
단, 촉매(니켈 등)를 사용하지 않고, 다결정 실리콘이나 미결정 실리콘을 제조하는 것은 가능하다.
또, 실리콘의 결정성을, 다결정 또는 미결정 등으로 향상시키는 것은 패널 전체로 행하는 것이 바람직하지만, 거기에 한정되지 않는다. 패널의 일부의 영역에만 실리콘의 결정성을 향상시켜도 좋다. 선택적으로 결정성을 향상시키는 것은 레이저광을 선택적으로 조사하는 것 등에 의해 가능하다. 예를 들면, 화소 이외의 영역인 주변회로 영역에만 레이저광을 조사해도 좋다. 또는 게이트 드라이버 회로, 소스 드라이버 회로 등의 영역에만 레이저광을 조사해도 좋다. 또는 소스 드라이버 회로의 일부(예를 들면, 아날로그 스위치)의 영역에만 레이저광을 조사해도 좋다. 그 결과, 회로를 고속으로 동작시킬 필요가 있는 영역에만 실리콘의 결정화를 향상시킬 수 있다. 화소 영역은 고속으로 동작시킬 필요성이 낮기 때문에, 결정성이 향상되지 않아도, 문제 없이 화소 회로를 동작시킬 수 있다. 결정성을 향상시키는 영역이 적어도 되기 때문에, 제조 공정도 짧게 할 수 있고, 스루풋이 향상되고, 제조 코스트를 저감시킬 수 있다. 필요하게 되는 제조 장치의 수도 적은 수로 제조할 수 있기 때문에, 제조 코스트를 저감시킬 수 있다.
또는 반도체 기판이나 SOI 기판 등을 사용하여 트랜지스터를 형성할 수 있다. 이들에 의해, 특성이나 사이즈나 형상 등의 편차가 적고, 전류 공급 능력이 높고, 사이즈가 작은 트랜지스터를 제조할 수 있다. 이들의 트랜지스터를 사용하면, 회로의 저소비전력화, 또는 회로의 고집적화를 도모할 수 있다.
또는 ZnO, a-InGaZnO, SiGe, GaAs, IZO, ITO, SnO, TiO, AlZnSnO(AZTO) 등의 화합물 반도체 또는 산화물 반도체를 갖는 트랜지스터나, 또, 이들의 화합물 반도체 또는 산화물 반도체를 박막화한 박막 트랜지스터 등을 사용할 수 있다. 이들에 의해, 제조 온도를 낮게 할 수 있고, 예를 들면, 실온에서 트랜지스터를 제조하는 것이 가능해진다. 그 결과, 내열성이 낮은 기판, 예를 들면 플라스틱 기판이나 필름 기판에 직접 트랜지스터를 형성할 수 있다. 또, 이들의 화합물 반도체 또는 산화물 반도체를 트랜지스터의 채널 부분에 사용할 뿐만 아니라, 그 이외의 용도로 사용할 수도 있다. 예를 들면, 이들의 화합물 반도체 또는 산화물 반도체를 저항 소자, 화소 전극, 투광성을 갖는 전극으로서 사용할 수 있다. 또, 이들을 트랜지스터와 동시에 성막 또는 형성할 수 있기 때문에, 코스트를 저감할 수 있다.
또는 잉크젯이나 인쇄법을 사용하여 형성한 트랜지스터 등을 사용할 수 있다. 이것으로, 실온, 저진공도로 제조할 수 있고, 또는 대형 기판 위에 제조할 수 있다. 마스크(레티클)를 사용하지 않아도 제조하는 것이 가능해지기 때문에, 트랜지스터의 레이아웃을 용이하게 변경할 수 있다. 또, 레지스트를 사용할 필요가 없으므로, 재료비가 낮아지고, 공정수를 삭감할 수 있다. 또, 필요한 부분에만 막을 만들기 때문에, 전체면에 성막한 후에 에칭하는 제법보다도, 재료가 낭비되지 않고, 저코스트로 할 수 있다.
또는 유기 반도체나 카본 나노 튜브를 갖는 트랜지스터 등을 사용할 수 있다. 이들에 의해, 구부리는 것이 가능한 기판 위에 트랜지스터를 형성할 수 있다. 이러한 기판을 사용한 반도체 장치는 충격에 강하게 할 수 있다.
또, 여러가지 구조의 트랜지스터를 사용할 수 있다. 예를 들면, MOS형 트랜지스터, 접합형 트랜지스터, 바이폴라 트랜지스터 등을 트랜지스터로서 사용할 수 있다. MOS형 트랜지스터를 사용함으로써, 트랜지스터의 사이즈를 작게 할 수 있다. 따라서, 복수의 트랜지스터를 탑재할 수 있다. 바이폴라 트랜지스터를 사용함으로써, 큰 전류를 흘릴 수 있다. 따라서, 고속으로 회로를 동작시킬 수 있다.
또, MOS형 트랜지스터, 바이폴라 트랜지스터 등을 1개의 기판에 혼재시켜 형성하여도 좋다. 이것에 의해, 저소비전력, 소형화, 고속동작 등을 실현할 수 있다.
기타, 여러가지 트랜지스터를 사용할 수 있다.
또, 트랜지스터는 여러가지 기판을 사용하여 형성할 수 있다. 기판의 종류는 특정한 것에 한정되지 않는다. 그 기판으로서는 예를 들면, 단결정 기판(예를 들면 실리콘 기판), SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 금속 기판, 스테인리스스틸 기판, 스테인리스 스틸호일을 갖는 기판, 텅스텐 기판, 텅스텐호일을 갖는 기판, 가요성 기판 등을 사용할 수 있다. 유리 기판의 일 예로서는 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등이 있다. 가요성 기판의 일 예로서는 폴리에틸렌텔레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르술폰(PES)으로 대표되는 플라스틱, 또는 아크릴 등의 가요성을 갖는 합성 수지 등이 있다. 그 외에도, 접합 필름(폴리프로필렌, 폴리에스테르, 비닐, 폴리플루오르화비닐, 염화비닐 등), 섬유형의 재료를 포함하는 종이, 기재 필름(폴리에스테르, 폴리아미드, 폴리이미드, 무기 증착 필름, 종이류 등) 등이 있다. 또는 어떤 기판을 사용하여 트랜지스터를 형성하고, 그 후, 다른 기판에 트랜지스터를 전치하고, 다른 기판 위에 트랜지스터를 배치해도 좋다. 트랜지스터가 전치되는 기판으로서는 단결정 기판, SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 종이 기판, 셀로판 기판, 석재 기판, 목재 기판, 천 기판(천연섬유(견, 면, 마), 합성 섬유(나일론, 폴리우레탄, 폴리에스테르) 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스테르) 등을 포함함), 피혁 기판, 고무 기판, 스테인리스스틸 기판, 스테인리스스틸호일을 갖는 기판 등을 사용할 수 있다. 또는 사람 등의 동물의 피부(표피, 진피) 또는 피하조직을 기판으로서 사용하여도 좋다. 또는 어떤 기판을 사용하여 트랜지스터를 형성하고, 그 기판을 연마해서 얇게 해도 좋다. 연마되는 기판으로서는 단결정 기판, SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 스테인리스스틸 기판, 스테인리스스틸호일을 갖는 기판 등을 사용할 수 있다. 이들의 기판을 사용함으로써, 특성이 양호한 트랜지스터의 형성, 소비전력이 작은 트랜지스터의 형성, 깨지기 어려운 장치의 제조, 내열성의 부여, 경량화, 또는 박형화를 도모할 수 있다.
또, 트랜지스터의 구성은 여러가지 형태를 취할 수 있고, 특정한 구성에 한정되지 않는다. 예를 들면, 게이트 전극이 2개 이상인 멀티 게이트 구조를 적용할 수 있다. 멀티 게이트 구조로 하면, 채널 영역이 직렬로 접속되기 때문에, 복수의 트랜지스터가 직렬로 접속된 구성이 된다. 멀티 게이트 구조에 의해, 오프 전류의 저감, 트랜지스터의 내압 향상(신뢰성의 향상)을 도모할 수 있다. 또는 멀티 게이트 구조에 의해, 포화 영역에서 동작할 때에, 드레인·소스간 전압이 변화되어도, 드레인·소스간 전류가 그다지 변화되지 않고, 전압·전류 특성의 기울기를 평평하게 할 수 있다. 전압·전류 특성의 기울기가 평탄한 특성을 이용하면, 이상적인 전류원 회로나, 대단히 높은 저항치를 갖는 능동 부하를 실현할 수 있다. 그 결과, 특성이 양호한 차동 회로나 커런트 미러 회로를 실현할 수 있다.
다른 예로서, 채널의 상하에 게이트 전극이 배치되어 있는 구조를 적용할 수 있다. 채널의 상하에 게이트 전극이 배치되어 있는 구조로 함으로써, 채널 영역이 늘어나기 때문에, 전류값의 증가를 도모할 수 있다. 또는 채널의 상하에 게이트 전극이 배치되어 있는 구조로 함으로써, 공핍층이 생기기 쉬워지기 때문에, S값의 개선을 도모할 수 있다. 또, 채널의 상하에 게이트 전극이 배치되는 구성으로 함으로써, 복수의 트랜지스터가 병렬로 접속된 구성이 된다.
채널 영역 위에 게이트 전극이 배치되어 있는 구조, 채널 영역 아래에 게이트 전극이 배치되어 있는 구조, 정 스태거 구조, 역 스태거 구조, 채널 영역을 복수의 영역으로 나눈 구조, 채널 영역을 병렬로 접속한 구조, 또는 채널 영역이 직렬로 접속하는 구성도 적용할 수 있다. 또, 채널 영역(또는 그 일부)에 소스 전극이나 드레인 전극이 겹쳐 있는 구조도 적용할 수 있다. 채널 영역(또는 그 일부)에 소스 전극이나 드레인 전극이 겹치는 구조로 함으로써, 채널 영역의 일부에 전하가 모임으로써 동작이 불안정해지는 것을 막을 수 있다. 또는 LDD 영역을 형성한 구조를 적용할 수 있다. LDD 영역을 형성함으로써, 오프 전류의 저감, 또는 트랜지스터의 내압 향상(신뢰성의 향상)을 도모할 수 있다. 또는 LDD 영역을 형성함으로써, 포화 영역에서 동작할 때에, 드레인·소스간 전압이 변화되어도, 드레인·소스간 전류가 그다지 변화되지 않고, 전압·전류 특성의 기울기가 평탄한 특성으로 할 수 있다.
또, 트랜지스터는 여러가지 타입을 사용할 수 있고, 여러가지 기판을 사용하여 형성시킬 수 있다. 따라서, 소정의 기능을 실현시키기 위해서 필요한 회로 전체가, 동일한 기판에 형성하는 것도 가능하다. 예를 들면, 소정의 기능을 실현시키기 위해서 필요한 회로 전체가, 유리 기판, 플라스틱 기판, 단결정 기판, 또는 SOI 기판 등의 여러가지 기판을 사용하여 형성하는 것도 가능하다. 소정의 기능을 실현시키기 위해서 필요한 회로 전체가 같은 기판을 사용하여 형성됨으로써, 부품 점수의 삭감에 의한 코스트의 저감, 또는 회로 부품과의 접속 점수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. 또는 소정의 기능을 실현시키기 위해서 필요한 회로의 일부가 어떤 기판에 형성되고, 소정의 기능을 실현시키기 위해서 필요한 회로의 다른 일부가 다른 기판에 형성되어 있는 것도 가능하다. 즉, 소정의 기능을 실현시키기 위해서 필요한 회로 전체가 같은 기판을 사용하여 형성되지 않아도 좋다. 예를 들면, 소정의 기능을 실현시키기 위해서 필요한 회로의 일부는 유리 기판 위에 트랜지스터에 의해 형성되고, 소정의 기능을 실현시키기 위해서 필요한 회로의 다른 일부는 단결정 기판에 형성되고, 단결정 기판을 사용하여 형성된 트랜지스터로 구성된 IC 칩을 COG(Chip On Glass)로 유리 기판에 접속하고, 유리 기판 위에 그 IC 칩을 배치하는 것도 가능하다. 또는 그 IC 칩을 TAB(Tape AutomatedBonding)이나 프린트 기판을 사용하여 유리 기판과 접속하는 것도 가능하다. 이렇게, 회로의 일부가 같은 기판에 형성됨으로써, 부품 점수의 삭감에 의한 코스트의 저감, 또는 회로 부품과의 접속 점수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. 또는 구동 전압이 높은 부분 및 구동 주파수가 높은 부분의 회로는 소비전력이 커지므로, 이러한 부분의 회로는 같은 기판에 형성하지 않고, 그 대신, 예를 들면, 단결정 기판에 그 부분의 회로를 형성하고, 그 회로로 구성된 IC 칩을 사용하도록 하면, 소비전력의 증가를 막을 수 있다.
또, 1화소는 밝기를 제어할 수 있는 요소 1개분을 나타내는 것으로 한다. 따라서, 일 예로서는 1화소는 하나의 색 요소를 나타내는 것으로 하고, 그 색 요소 하나로 밝기를 표현한다. 따라서, 그 때는 R(빨강)G(초록)B(파랑)의 색 요소로 이루어지는 컬러 표시 장치의 경우에는 화상의 최소 단위는 R의 화소와 G의 화소와 B의 화소의 3화소로 구성되는 것으로 한다. 또, 색 요소는 3색에 한정되지 않고, 3색 이상을 사용해도 좋고, RGB 이외의 색을 사용해도 좋다. 예를 들면, 백색을 더하여, RGBW(W는 백색)로 하여도 가능하다. 또는 RGB에, 예를 들면, 옐로, 시안, 마젠타, 에메럴드 그린, 주색(朱色) 등을 1색 이상 추가하는 것도 가능하다. 또는 예를 들면, RGB 중의 적어도 1색과 유사한 색을, RGB에 추가하는 것도 가능하다. 예를 들면, R, G, B1, B2로 하여도 좋다. B1과 B2는 모두 청색이지만, 조금 파장이 다르다. 마찬가지로, R1, R2, G, B로 하는 것도 가능하다. 이러한 색 요소를 사용함으로써, 더욱 실물에 가까운 표시를 행할 수 있다. 이러한 색 요소를 사용함으로써, 소비전력을 저감할 수 있다. 다른 예로서는 하나의 색 요소에 대해서, 복수의 영역을 사용하여 밝기를 제어하는 경우에는 그 영역 1개분을 1화소로 하는 것도 가능하다. 따라서, 일 예로서, 면적 계조를 행하는 경우 또는 부화소(서브 화소)를 갖는 경우, 하나의 색 요소에 대해, 밝기를 제어하는 영역이 복수 있고, 그 전체로 계조를 표현하지만, 밝기를 제어하는 영역의 1개분을 1화소로 하는 것도 가능하다. 따라서, 그 경우에는 하나의 색 요소는 복수의 화소로 구성되게 된다. 또는 밝기를 제어하는 영역이 하나의 색 요소 중에 복수 있어도, 이들을 모아, 하나의 색 요소를 1화소로 하여도 좋다. 따라서, 그 경우에는 하나의 색 요소는 1개의 화소로 구성되게 된다. 또는 1개의 색 요소에 대해서, 복수의 영역을 사용하여 밝기를 제어하는 경우, 화소에 의해, 표시에 기여하는 영역의 크기가 다른 경우가 있다. 또는 1개의 색 요소에 대해서 복수 있고, 밝기를 제어하는 영역에 있어서, 각각에 공급하는 신호를 약간 다르게 하도록 하고, 시야각을 넓히도록 해도 좋다. 즉, 하나의 색 요소에 대해서, 복수개 있는 영역이 각각 갖는 화소 전극의 전위가, 각각 다른 것도 가능하다. 그 결과, 액정 분자에 가해지는 전압이 각 화소 전극에 의해 각각 다르다. 따라서, 시야각을 넓게 할 수 있다.
또, 1화소(3색분)라고 명시적으로 기재하는 경우에는 R과 G와 B의 3화소분을 1화소로 생각하는 경우로 한다. 1화소(1색분)와 명시적으로 기재하는 경우에는 하나의 색 요소에 대해서, 복수의 영역이 있는 경우, 이들을 모아 1화소로 생각하기로 한다.
또, 화소는 매트릭스형으로 배치(배열)되어 있는 경우가 있다. 여기에서, 화소가 매트릭스형으로 배치(배열)되어 있는 것은, 세로방향 또는 가로방향에 있어서, 화소가 직선상에 나열되어 배치되어 있는 경우, 또는 지그재그로 선상에 배치되어 있는 경우를 포함한다. 따라서, 예를 들면 3색의 색 요소(예를 들면 RGB)로 풀 컬러 표시를 행하는 경우에, 스트라이프 배치되어 있는 경우, 또는 3개의 색 요소의 도트가 델타 배치되어 있는 경우도 포함한다. 또, 베이어 배치되어 있는 경우도 포함한다. 또, 색 요소의 도트마다 그 표시 영역의 크기가 달라도 좋다. 이것에 의해, 저소비전력화, 또는 표시 소자의 장수명화를 도모할 수 있다.
또, 화소에 능동 소자를 갖는 액티브 매트릭스 방식, 또는 화소에 능동 소자를 가지지 않는 패시브 매트릭스 방식을 사용할 수 있다.
액티브 매트릭스 방식에서는 능동 소자(액티브 소자, 비선형 소자)로서, 트랜지스터뿐만 아니라, 여러가지 능동 소자(액티브 소자, 비선형 소자)를 사용할 수 있다. 예를 들면, MIM(Metal Insulator Metal)이나 TFD(Thin Film Diode) 등을 사용하는 것도 가능하다. 이들의 소자는 제조 공정이 적기 때문에, 제조 코스트의 저감, 또는 제조 수율의 향상을 도모할 수 있다. 또, 소자의 사이즈가 작기 때문에, 개구율을 향상시킬 수 있고, 저소비전력화나 고휘도화를 도모할 수 있다.
또, 액티브 매트릭스 방식 이외의 것으로서, 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않는 패시브 매트릭스형을 사용하는 것도 가능하다. 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않기 때문에, 제조 공정이 적고, 제조 코스트의 저감, 또는 제조 수율의 향상을 도모할 수 있다. 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않기 때문에, 개구율을 향상시킬 수 있고, 저소비전력화나 고휘도화를 도모할 수 있다.
또, 트랜지스터는 게이트와, 드레인과, 소스를 포함하는 적어도 세개의 단자를 갖는 소자이며, 드레인 영역과 소스 영역의 사이에 채널 영역을 가지고 있고, 드레인 영역과 채널 영역과 소스 영역을 통하여 전류를 흘릴 수 있다. 여기에서, 소스와 드레인은 트랜지스터의 구조나 동작 조건 등에 의해 변하기 때문에, 어느 것이 소스 또는 드레인인지를 한정하는 것이 곤란하다. 그래서, 소스 및 드레인으로서 기능하는 영역을, 소스 또는 드레인이라고 부르지 않는 경우가 있다. 그 경우, 일 예로서는 각각을 제 1 단자, 제 2 단자라고 표기하는 경우가 있다. 또는 각각을 제 1 전극, 제 2 전극이라고 표기하는 경우가 있다. 또는 제 1 영역, 제 2 영역이라고 표기하는 경우가 있다.
또, 트랜지스터는 베이스와 이미터와 컬렉터를 포함하는 적어도 세개의 단자를 갖는 소자라도 좋다. 이 경우도 마찬가지로, 이미터와 컬렉터를 제 1 단자, 제 2 단자 등이라고 표기하는 경우가 있다.
또, 게이트는 게이트 전극과 게이트 배선(게이트선, 게이트 신호선, 주사선, 주사 신호선 등이라고도 함)을 포함한 전체, 또는 이들의 일부를 말한다. 게이트 전극은 채널 영역을 형성하는 반도체와, 게이트 절연막을 개재하여 오버랩되어 있는 부분의 도전막을 말한다. 또, 게이트 전극의 일부는 LDD(Lightly Doped Drain) 영역 또는 소스 영역(또는 드레인 영역)과, 게이트 절연막을 개재하여 오버랩되어 있는 경우도 있다. 게이트 배선은 각 트랜지스터의 게이트 전극의 사이를 접속하기 위한 배선, 각 화소가 갖는 게이트 전극의 사이를 접속하기 위한 배선, 또는 게이트 전극과 다른 배선을 접속하기 위한 배선을 말한다.
단, 게이트 전극으로서도 기능하고, 게이트 배선으로서도 기능하는 부분(영역, 도전막, 배선 등)도 존재한다. 이러한 부분(영역, 도전막, 배선 등)은 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다. 즉, 게이트 전극과 게이트 배선을 명확히 구별할 수 없는 영역도 존재한다. 예를 들면, 연신하여 배치되어 있는 게이트 배선의 일부와 채널 영역이 오버랩되어 있는 경우, 그 부분(영역, 도전막, 배선 등)은 게이트 배선으로서 기능하지만, 게이트 전극으로서도 기능하게 된다. 따라서, 이러한 부분(영역, 도전막, 배선 등)은 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다.
또, 게이트 전극과 같은 재료로 형성되고, 게이트 전극과 같은 섬(아일랜드) 형상을 형성하여 연결되는 부분(영역, 도전막, 배선 등)도 게이트 전극이라고 불러도 좋다. 마찬가지로, 게이트 배선과 같은 재료로 형성되고, 게이트 배선과 같은 섬(아일랜드) 형상을 형성하여 연결되는 부분(영역, 도전막, 배선 등)도 게이트 배선이라고 불러도 좋다. 이러한 부분(영역, 도전막, 배선 등)은 엄밀한 의미에서는 채널 영역과 오버랩되지 않은 경우, 또는 다른 게이트 전극과 접속시키는 기능을 가지지 않은 경우가 있다. 그러나, 제조시의 사양 등의 관계로, 게이트 전극 또는 게이트 배선과 같은 재료로 형성되고, 게이트 전극 또는 게이트 배선과 같은 섬(아일랜드) 형상을 형성하여 연결되는 부분(영역, 도전막, 배선 등)이 있다. 따라서, 이러한 부분(영역, 도전막, 배선 등)도 게이트 전극 또는 게이트 배선이라고 불러도 좋다.
또, 예를 들면, 멀티 게이트의 트랜지스터에 있어서, 1개의 게이트 전극과, 다른 게이트 전극은 게이트 전극과 같은 재료로 형성된 도전막으로 접속되는 경우가 많다. 이러한 부분(영역, 도전막, 배선 등)은 게이트 전극과 게이트 전극을 접속시키기 위한 부분(영역, 도전막, 배선 등)이기 때문에, 게이트 배선이라고 불러도 좋지만, 멀티 게이트의 트랜지스터를 1개의 트랜지스터라고 간주할 수도 있기 때문에, 게이트 전극이라고 불러도 좋다. 즉, 게이트 전극 또는 게이트 배선과 같은 재료로 형성되고, 게이트 전극 또는 게이트 배선과 같은 섬(아일랜드) 형상을 형성하여 연결되는 부분(영역, 도전막, 배선 등)은 게이트 전극이나 게이트 배선이라고 불러도 좋다. 또, 예를 들면, 게이트 전극과 게이트 배선을 접속시키고 있는 부분의 도전막이며, 게이트 전극 또는 게이트 배선과는 다른 재료로 형성된 도전막도, 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다.
또, 게이트 단자는 게이트 전극의 부분(영역, 도전막, 배선 등) 또는 게이트 전극과 전기적으로 접속되어 있는 부분(영역, 도전막, 배선 등)에 대해서, 그 일부분을 말한다.
또, 어떤 배선을, 게이트 배선, 게이트선, 게이트 신호선, 주사선, 주사 신호선 등이라고 부르는 경우, 그 배선에 트랜지스터의 게이트가 접속되지 않은 경우도 있다. 이 경우, 게이트 배선, 게이트선, 게이트 신호선, 주사선, 주사 신호선은 트랜지스터의 게이트와 같은 층으로 형성된 배선, 트랜지스터의 게이트와 같은 재료로 형성된 배선 또는 트랜지스터의 게이트와 동시에 성막된 배선을 의미하고 있는 경우가 있다. 예로서는 유지 용량용 배선, 전원선, 기준전위 공급 배선 등이 있다.
또, 소스는 소스 영역과 소스 전극과 소스 배선(소스선, 소스 신호선, 데이터선, 데이터 신호선 등이라고도 함)을 포함한 전체, 또는 이들의 일부를 말한다. 소스 영역은 P형 불순물(보론이나 갈륨 등)이나 N형 불순물(인이나 비소 등)이 많이 포함되는 반도체 영역을 말한다. 따라서, P형 불순물이나 N형 불순물이 조금만 포함되는 영역, 소위, LDD(Lightly Doped Drain) 영역은 소스 영역에는 포함되지 않는다. 소스 전극은 소스 영역과는 다른 재료로 형성되고, 소스 영역과 전기적으로 접속되어 배치되어 있는 부분의 도전층을 말한다. 단, 소스 전극은 소스 영역도 포함하여 소스 전극이라고 부르는 경우도 있다. 소스 배선은 각 트랜지스터의 소스 전극과의 사이를 접속하기 위한 배선, 각 화소가 갖는 소스 전극의 사이를 접속하기 위한 배선, 또는 소스 전극과 다른 배선을 접속하기 위한 배선을 말한다.
하지만, 소스 전극으로서도 기능하고, 소스 배선으로서도 기능하는 부분(영역, 도전막, 배선 등)도 존재한다. 이러한 부분(영역, 도전막, 배선 등)은 소스 전극이라고 불러도 좋고, 소스 배선이라고 불러도 좋다. 즉, 소스 전극과 소스 배선을 명확히 구별할 수 없는 영역도 존재한다. 예를 들면, 연신하여 배치되어 있는 소스 배선의 일부와 소스 영역이 오버랩되어 있는 경우, 그 부분(영역, 도전막, 배선 등)은 소스 배선으로서 기능하지만, 소스 전극으로서도 기능하게 된다. 따라서, 이러한 부분(영역, 도전막, 배선 등)은 소스 전극이라고 불러도 좋고, 소스 배선이라고 불러도 좋다.
또, 소스 전극과 같은 재료로 형성되고, 소스 전극과 같은 섬(아일랜드) 형상을 형성하여 연결되는 부분(영역, 도전막, 배선 등)이나, 소스 전극과 소스 전극을 접속하는 부분(영역, 도전막, 배선 등)도 소스 전극이라고 불러도 좋다. 또, 소스 영역과 오버랩되어 있는 부분도, 소스 전극이라고 불러도 좋다. 마찬가지로, 소스 배선과 같은 재료로 형성되고, 소스 배선과 같은 섬(아일랜드) 형상을 형성하여 연결되는 영역도, 소스 배선이라고 불러도 좋다. 이러한 부분(영역, 도전막, 배선 등)은 엄밀한 의미에서는 다른 소스 전극과 접속시키는 기능을 갖지 않은 경우가 있다. 그러나, 제조시의 사양 등의 관계로, 소스 전극 또는 소스 배선과 같은 재료로 형성되고, 소스 전극 또는 소스 배선과 연결되는 부분(영역, 도전막, 배선 등)이 있다. 따라서, 이러한 부분(영역, 도전막, 배선 등)도 소스 전극 또는 소스 배선이라고 불러도 좋다.
또, 예를 들면, 소스 전극과 소스 배선을 접속시키고 있는 부분의 도전막이며, 소스 전극 또는 소스 배선과는 다른 재료로 형성된 도전막도, 소스 전극이라고 불러도 좋고, 소스 배선이라고 불러도 좋다.
또, 소스 단자는 소스 영역의 영역이나, 소스 전극이나, 소스 전극과 전기적으로 접속되어 있는 부분(영역, 도전막, 배선 등)에 대해서, 그 일부분을 말한다.
또, 어떤 배선을, 소스 배선, 소스선, 소스 신호선, 데이터선, 데이터 신호선 등이라고 부르는 경우, 그 배선에 트랜지스터의 소스(드레인)이 접속되지 않은 경우도 있다. 이 경우, 소스 배선, 소스선, 소스 신호선, 데이터선, 데이터 신호선은 트랜지스터의 소스(드레인)와 같은 층으로 형성된 배선, 트랜지스터의 소스(드레인)와 같은 재료로 형성된 배선 또는 트랜지스터의 소스(드레인)와 동시에 성막된 배선을 의미하고 있는 경우가 있다. 예로서는 유지 용량용 배선, 전원선, 기준전위 공급 배선 등이 있다.
또, 드레인에 대해서는 소스와 마찬가지이다.
또, 반도체 장치는 반도체 소자(트랜지스터, 다이오드, 사이리스터 등)를 포함하는 회로를 갖는 장치를 말한다. 또, 반도체 특성을 이용하는 것으로 기능할 수 있는 장치 전반을 반도체 장치라고 불러도 좋다. 또는 반도체 재료를 갖는 장치를 반도체 장치라고 한다.
또, 표시 장치는 표시 소자를 갖는 장치를 말한다. 또, 표시 장치는 표시 소자를 포함하는 복수의 화소를 포함하여도 좋다. 또, 표시 장치는 복수의 화소를 구동시키는 주변 구동 회로를 포함하여도 좋다. 또, 복수의 화소를 구동시키는 주변 구동 회로는 복수의 화소와 동일 기판 위에 형성되어도 좋다. 또, 표시 장치는 와이어 본딩이나 범프 등에 의해 기판 위에 배치된 주변 구동 회로, 즉, 칩 온 글래스(COG)로 접속된 IC 칩, 또는 TAB 등으로 접속된 IC 칩을 포함하여도 좋다. 또, 표시 장치는 IC 칩, 저항 소자, 용량 소자, 인덕터, 트랜지스터 등이 장착된 플렉시블 프린트 서킷(FPC)을 포함해도 좋다. 또, 표시 장치는 플렉시블 프린트 서킷(FPC) 등을 통하여 접속되고, IC 칩, 저항 소자, 용량 소자, 인덕터, 트랜지스터 등이 장착된 프린트 배선 기판(PWB)을 포함하여도 좋다. 또, 표시 장치는 편광판 또는 위상차판 등의 광학 시트를 포함하여도 좋다. 또, 표시 장치는 조명 장치, 케이스, 음성 입출력 장치, 광 센서 등을 포함하여도 좋다.
또, 조명 장치는 백라이트 유닛, 도광판, 프리즘 시트, 확산 시트, 반사 시트, 광원(LED, 냉음극관 등), 냉각 장치(수냉식, 공냉식) 등을 가져도 좋다.
또, 발광 장치는 발광 소자 등을 갖는 장치를 말한다. 표시 소자로서 발광 소자를 갖는 경우에는 발광 장치는 표시 장치의 구체적인 예의 하나다.
또, 반사 장치는 광반사 소자, 광회절 소자, 광반사 전극 등을 갖는 장치를 말한다.
또, 액정 표시 장치는 액정 소자를 갖는 표시 장치를 말한다. 액정 표시 장치에는 직시형, 투사형, 투과형, 반사형, 반투과형 등이 있다.
또, 구동 장치는 반도체 소자, 전기 회로, 전자회로를 갖는 장치를 말한다. 예를 들면, 소스 신호선으로부터 화소 내로의 신호의 입력을 제어하는 트랜지스터(선택용 트랜지스터, 스위칭용 트랜지스터 등이라고 부르는 경우가 있음), 화소 전극에 전압 또는 전류를 공급하는 트랜지스터, 발광 소자에 전압 또는 전류를 공급하는 트랜지스터 등은 구동 장치의 일 예이다. 또, 게이트 신호선에 신호를 공급하는 회로(게이트 드라이버, 게이트선 구동 회로 등이라고 부르는 경우가 있음), 소스 신호선에 신호를 공급하는 회로(소스 드라이버, 소스선 구동 회로 등이라고 부르는 경우가 있음) 등은 구동 장치의 일 예이다.
또, 표시 장치, 반도체 장치, 조명 장치, 냉각 장치, 발광 장치, 반사 장치, 구동 장치 등은 서로 중복되게 갖는 경우가 있다. 예를 들면, 표시 장치가, 반도체 장치 및 발광 장치를 갖는 경우가 있다. 또는 반도체 장치가, 표시 장치 및 구동 장치를 갖는 경우가 있다.
또, A 위에 B가 형성되어 있다, 또는 A 위에 B가 형성되어 있다고 명시적으로 기재하는 경우에는 A 위에 B가 직접 접하여 형성되어 있는 것에 한정되지 않는다. 직접 접하지 않은 경우, 즉, A와 B의 사이에 다른 대상물이 개재되는 경우도 포함하기로 한다. 여기에서, A, B는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)로 한다.
따라서 예를 들면, 층 A 위에(또는 층 A 위에), 층 B가 형성되어 있다고 명시적으로 기재되어 있는 경우에는 층 A 위에 직접 접하여 층 B가 형성되어 있는 경우와, 층 A 위에 직접 접하여 다른 층(예를 들면 층 C나 층 D 등)이 형성되어 있고, 그 위에 직접 접하여 층 B가 형성되어 있는 경우를 포함하기로 한다. 또, 다른 층(예를 들면 층 C나 층 D 등)은 단층이어도 좋고, 복층이어도 좋다.
또, A의 상방에 B가 형성되어 있다고 명시적으로 기재되어 있는 경우에 대해서도 마찬가지이며, A 위에 B가 직접 접하고 있는 것에 한정되지 않고, A와 B의 사이에 다른 대상물이 개재되는 경우도 포함하기로 한다. 따라서 예를 들면, 층 A의 상방에, 층 B가 형성되어 있다고 하는 경우에는 층 A 위에 직접 접하여 층 B가 형성되어 있는 경우와, 층 A 위에 직접 접하여 다른 층(예를 들면 층 C나 층 D 등)이 형성되어 있고, 그 위에 직접 접하여 층 B가 형성되어 있는 경우를 포함하기로 한다. 또, 다른 층(예를 들면 층 C나 층 D 등)은 단층이어도 좋고, 복층이어도 좋다.
또, A 위에 B가 형성되어 있다, A 위에 B가 형성되어 있다, 또는 A의 상방에 B가 형성되어 있다고 명시적으로 기재하는 경우, 비스듬하게 위에 B가 형성되는 경우도 포함하기로 한다.
또, A 아래에 B가, 또는 A의 하방에 B가의 경우에 대해서도 마찬가지이다.
또, 명시적으로 단수로서 기재되어 있는 것에 대해서는 단수인 것이 바람직하다. 단, 이것에 한정되지 않고, 복수인 것도 가능하다. 마찬가지로, 명시적으로 복수로서 기재되어 있는 것에 대해서는 복수인 것이 바람직하다. 단, 이것에 한정되지 않고, 단수인 것도 가능하다.
또, 도면에 있어서, 크기, 층의 두께, 또는 영역은 명료화를 위해서 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되지 않는다.
또, 도면은 이상적인 예를 모식적으로 도시한 것이며, 도면에 도시하는 형상 또는 값 등에 한정되지 않는다. 예를 들면, 제조 기술에 의한 형상의 편차, 오차에 의한 형상의 편차, 노이즈에 의한 신호, 전압, 또는 전류의 편차, 또는 타이밍의 차이에 의한 신호, 전압, 또는 전류의 편차 등을 포함하는 것이 가능하다.
또, 전문 용어는 특정한 실시형태, 또는 실시예 등을 말하는 목적으로 사용할 수 있는 경우가 많고, 이것에 한정되지 않는다.
또, 정의되지 않은 문언(전문 용어 또는 학술용어 등의 과학기술문언을 포함함)은 통상의 당업자가 이해하는 일반적인 의미와 동등한 의미로서 사용하는 것이 가능하다. 사전 등에 정의되어 있는 문언은 관련 기술의 배경과 모순이 없다는 의미로 해석되는 것이 바람직하다.
또, 제 1, 제 2, 제 3 등의 어구는 여러가지 요소, 부재, 영역, 층, 구역을 다른 것과 구별해서 기술하기 위해서 사용된다. 따라서, 제 1, 제 2, 제 3 등의 어구는 요소, 부재, 영역, 층, 구역 등의 수를 한정하는 것이 아니다. 또, 예를 들면, 「제 1」을 「제 2」 또는 「제 3」 등으로 바꾸는 것이 가능하다.
또, 「위에」, 「상방에」, 「아래에」, 「하방에」, 「옆에」, 「오른쪽에」, 「왼쪽에」, 「비스듬하게」, 「안쪽에」, 또는 「앞에」, 등의 공간적 배치를 나타내는 어구는 어떤 요소 또는 특징과, 다른 요소 또는 특징의 관련을, 도면에 의해 간단히 나타내기 위해서 사용되는 경우가 많다. 단, 이것에 한정되지 않고, 이들의 공간적 배치를 나타내는 어구는 도면에 그리는 방향에 더해, 다른 방향을 포함하는 것이 가능하다. 예를 들면, A 위에 B라고 명시적으로 나타내지는 경우에는 B가 A 위에 있는 것에 한정되지 않는다. 도면 중의 디바이스는 반전, 또는 180°회전하는 것이 가능하므로, B가 A 아래에 있는 것을 포함하는 것이 가능하다. 이렇게, 「위에」라는 어구는 「위에」의 방향에 더해, 「아래에」의 방향을 포함하는 것이 가능하다. 단, 이것에 한정되지 않고, 도면 중의 디바이스는 여러가지 방향으로 회전하는 것이 가능하므로, 「위에」라는 어구는 「위에」, 및 「아래에」의 방향에 더해, 「옆에」, 「오른쪽에」, 「왼쪽에」, 「비스듬하게」, 「안쪽에」, 또는 「앞에」 등의 다른 방향을 포함하는 것이 가능하다.
개시하는 발명에 있어서, 투광성을 갖는 트랜지스터 또는 투광성을 갖는 용량 소자를 형성할 수 있다. 그 때문에, 화소 내에 트랜지스터나 용량 소자를 배치하는 경우에도, 트랜지스터나 용량 소자가 형성된 부분에 있어서도 광을 투과시킬 수 있기 때문에, 개구율을 향상시킬 수 있다. 또, 트랜지스터와 소자(예를 들면, 다른 트랜지스터)를 접속하는 배선, 또는 용량 소자와 소자(예를 들면, 다른 용량 소자)를 접속하는 배선은 저항율이 낮고 도전율이 높은 재료를 사용하여 형성할 수 있기 때문에, 신호의 파형 일그러짐을 저감하고, 배선 저항에 의한 전압 강하를 저감할 수 있다.
도 1은 반도체 장치를 설명하는 상면도.
도 2는 반도체 장치를 설명하는 단면도.
도 3은 반도체 장치의 제작 방법을 설명하는 도면.
도 4는 반도체 장치의 제작 방법을 설명하는 도면.
도 5는 반도체 장치의 제작 방법을 설명하는 도면.
도 6은 다계조 마스크를 설명하는 도면.
도 7은 반도체 장치의 제작 방법을 설명하는 도면.
도 8은 반도체 장치의 제작 방법을 설명하는 도면.
도 9는 반도체 장치의 제작 방법을 설명하는 도면.
도 10은 반도체 장치의 제작 방법을 설명하는 도면.
도 11은 반도체 장치를 설명하는 상면도.
도 12는 반도체 장치를 설명하는 단면도.
도 13은 반도체 장치를 설명하는 상면도 및 단면도.
도 14는 반도체 장치를 설명하는 상면도 및 단면도.
도 15는 반도체 장치를 설명하는 상면도 및 단면도.
도 16은 반도체 장치를 설명하는 상면도 및 단면도.
도 17은 반도체 장치를 설명하는 상면도.
도 18은 반도체 장치를 설명하는 상면도.
도 19는 반도체 장치를 설명하는 단면도.
도 20은 반도체 장치를 설명하는 단면도.
도 21은 반도체 장치를 설명하는 상면도.
도 22는 반도체 장치를 설명하는 도면.
도 23은 반도체 장치를 설명하는 도면.
도 24는 반도체 장치를 설명하는 도면.
도 25는 반도체 장치를 설명하는 도면.
도 26은 반도체 장치를 설명하는 도면.
도 27은 반도체 장치를 설명하는 도면.
도 28은 반도체 장치를 설명하는 도면.
도 29는 반도체 장치를 설명하는 도면.
도 30은 전자기기를 설명하는 도면.
도 31은 전자기기를 설명하는 도면.
도 32는 전자기기를 설명하는 도면.
도 33은 전자기기를 설명하는 도면.
도 34는 전자기기를 설명하는 도면.
도 35는 반도체 장치를 설명하는 단면도.
도 36은 반도체 장치의 제작 방법을 설명하는 도면.
도 37은 반도체 장치를 설명하는 상면도.
도 38은 반도체 장치를 설명하는 상면도.
도 39는 반도체 장치를 설명하는 상면도.
도 40은 반도체 장치를 설명하는 상면도.
도 41은 반도체 장치를 설명하는 도면.
도 42는 반도체 장치를 설명하는 도면.
도 43은 반도체 장치를 설명하는 도면.
도 44는 반도체 장치를 설명하는 도면.
도 45는 반도체 장치를 설명하는 도면.
도 46은 반도체 장치를 설명하는 도면.
도 47은 반도체 장치를 설명하는 도면.
도 48은 반도체 장치를 설명하는 도면.
실시형태에 대해서, 도면을 참조하여 상세하게 설명한다. 단, 본 발명은 이하에 개시하는 실시형태의 기재 내용에 한정되지 않고, 발명의 취지로부터 일탈하지 않고 형태 및 상세한 것을 다양하게 변경할 수 있다는 것은 당업자에 있어서 자명하다. 또, 이하에 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 사용하고, 그 반복되는 설명은 생략한다.
또, 어느 하나의 실시형태 중에서 설명하는 내용(일부의 내용이어도 좋음)은 그 실시형태에서 설명하는 다른 내용(일부의 내용이어도 좋음), 및/또는 1개 또는 복수의 다른 실시형태에서 설명하는 내용(일부의 내용이어도 좋음)에 대하여, 적용, 조합, 또는 치환 등을 행할 수 있다.
또, 실시형태 중에서 설명하는 내용은 각각의 실시형태에서, 여러가지 도면을 참조하여 설명하는 내용, 또는 명세서에 기재되는 문장을 참조하여 설명하는 내용이다.
또, 어느 하나의 실시형태에서 설명하는 도면(일부이어도 좋음)은 그 도면의 다른 부분, 그 실시형태에서 설명하는 다른 도면(일부이어도 좋음), 및/또는 1개 또는 복수의 다른 실시형태에서 설명하는 도면(일부이어도 좋음)에 대하여, 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 어느 하나의 실시형태에서 설명하는 도면 또는 문장에 있어서, 그 일부분을 추출하여, 발명의 일 형태를 구성하는 것은 가능하다. 따라서, 어떤 부분을 설명하는 도면 또는 문장이 기재되어 있는 경우, 그 일부분의 도면 또는 문장을 추출한 내용도, 발명의 일 형태로서 개시되어 있는 것이며, 발명의 일 형태를 구성하는 것이 가능한 것으로 한다. 그 때문에, 예를 들면, 능동 소자(트랜지스터, 다이오드 등), 배선, 수동 소자(용량 소자, 저항 소자 등), 도전층, 절연층, 반도체층, 유기 재료, 무기 재료, 부품, 기판, 모듈, 장치, 고체, 액체, 기체, 동작 방법, 제조 방법 등이 단수 또는 복수 기재된 도면(단면도, 평면도, 회로도, 블록도, 플로차트, 공정도, 사시도, 입면도, 배치도, 타이밍 차트, 구조도, 모식도, 그래프, 표, 광로도, 벡터도, 상태도, 파형도, 사진, 화학식 등) 또는 문장에 있어서, 그 일부분을 추출하여, 발명의 일 형태를 구성하는 것이 가능한 것으로 한다.
(실시형태 1)
본 실시형태에서는 반도체 장치 및 그 제작 방법에 대해서, 도면을 참조하여 설명한다.
도 1, 도 2에 본 실시형태에서 개시하는 반도체 장치의 1구성예를 도시한다. 또, 도 1은 상면도이며, 도 2a는 도 1에 있어서의 A-B간의 단면에 대응하고, 도 2b는 도 1에 있어서의 C-D간의 단면에 대응하고 있다.
도 1에 도시하는 반도체 장치는 트랜지스터(152) 및 유지 용량부(154)가 형성된 화소부(150)와, 배선(122)과, 배선(124)과, 배선(126)을 가지고 있다. 또, 도 1에 있어서, 화소부(150)는 복수의 배선(122) 및 복수의 배선(126)에 둘러싸인 영역을 가리킨다.
또, 배선(122)은 게이트 배선으로서 기능시킬 수 있다. 배선(124)은 용량 배선 또는 공통 배선으로서 기능시킬 수 있다. 배선(126)은 소스 배선으로서 기능시킬 수 있다. 단, 이들에 한정되지 않는다.
트랜지스터(152)는 기판(100) 위에 형성된 전극(132)과, 전극(132) 위에 형성된 절연층(106)과, 절연층(106) 위에 형성된 전극(136) 및 전극(138)과, 절연층(106) 위에 전극(132)과 겹치도록 형성되고 또한 전극(136) 및 전극(138) 위에 형성된 반도체층(112a)을 가지고 있다(도 2a 참조).
또, 전극(132)은 게이트 전극으로서 기능시킬 수 있다. 절연층(106)은 게이트 절연층으로서 기능시킬 수 있다. 전극(136) 또는 전극(138)은 소스 전극 또는 드레인 전극으로서 기능시킬 수 있다. 반도체층(112a)은 산화물 반도체로 형성할 수 있다. 단, 이들에 한정되지 않는다.
전극(132)은 투광성을 갖는 도전층(102a)으로 형성되어 있고, 또한 배선(122)과 전기적으로 접속되어 있다. 배선(122)은 도전층(102a)과 도전층(104a)의 적층 구조로 형성되어 있다. 또한, 전극(132)을 구성하는 도전층(102a)과, 배선(122)을 구성하는 도전층(102a)은 같은 섬(아일랜드) 형상으로 형성되어 있다. 전극(132)과 배선(122)을 같은 섬 형상의 도전층(102a)으로 형성함으로써, 전극(132)과 배선(122)의 전기적인 접속을 양호하게 행할 수 있다. 또한, 전극(132)과 배선(122)을 같은 섬 형상의 도전층(102a)으로 형성함으로써, 제작 공정에 있어서 마스크수를 줄여 저코스트화를 도모할 수 있다. 또, 기판(100)과 전극(132)의 사이에 하지 절연층을 형성해도 좋다.
도전층(102a)은 인듐주석산화물(Indium Tin Oxide:ITO) 등의 투광성을 갖는 재료로 형성할 수 있다. 또한, 도전층(104a)은 도전층(102a)보다 저항율이 낮은 재료로 형성하면 좋고, 예를 들면, 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 네오디뮴(Nd), 니오브(Nb), 세륨(Ce), 크롬(Cr) 등의 금속 재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료, 또는 이들의 금속 재료를 성분으로 하는 질화물을 사용하여, 단층 또는 적층으로 형성할 수 있다. 일반적으로, 이들의 금속 재료는 차광성을 가지기 때문에, 도 1에 도시한 구조에서는 전극(132)이 형성된 부분은 투광성을 나타내고, 배선(122)이 형성된 부분은 전극(132)이 형성된 부분과 비교하여 차광성을 나타내게 된다.
또, 도전층(104a)을 도전층(102a)보다 두껍게 형성하는 것이 바람직하다. 도전층(104a)을 두껍게 형성한 경우에는 배선 저항을 저감할 수 있다. 또한, 도전층(102a)을 얇게 형성한 경우에는 투과율을 향상시킬 수 있다. 단, 이것에 한정되지 않는다.
또, 도 1, 도 2에서는 배선(122)으로서, 도전층(102a) 위에 도전층(104a)을 적층시키는 경우를 도시하였지만, 도전층(104a) 위에 도전층(102a)을 적층하여도 좋다.
전극(136)은 투광성을 갖는 도전층(108a)으로 형성되어 있고, 또한 배선(126)과 전기적으로 접속되어 있다. 배선(126)은 도전층(108a)과 도전층(110a)의 적층 구조로 형성되어 있다. 또한, 전극(136)을 구성하는 도전층(108a)과, 배선(126)을 구성하는 도전층(108a)은 같은 섬(아일랜드) 형상으로 형성되어 있다. 전극(136)과 배선(126)을 같은 섬 형상의 도전층(108a)으로 형성함으로써, 전극(136)과 배선(126)의 전기적인 접속을 양호하게 행할 수 있다.
또, 전극(138)은 투광성을 갖는 도전층(108b)으로 형성되어 있다. 전극(136)과 전극(138)은 같은 재료를 사용하여 형성할 수 있다.
도전층(108a, 108b)은 인듐주석산화물 등의 투광성을 갖는 재료로 형성할 수 있다. 또한, 도전층(110a)은 도전층(108a)보다 저항율이 낮은 재료로 형성하면 좋고, 예를 들면, 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 네오디뮴(Nd), 니오브(Nb), 세륨(Ce), 크롬(Cr) 등의 금속 재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료, 또는 이들의 금속 재료를 성분으로 하는 질화물을 사용하여, 단층 또는 적층으로 형성할 수 있다. 일반적으로, 금속 재료는 차광성을 가지기 때문에, 도 1에 도시한 구조에서는 전극(136)이 형성된 부분은 투광성을 나타내고, 배선(126)이 형성된 부분은 전극(136)이 형성된 부분과 비교하여 차광성을 나타내게 된다.
또, 도전층(110a)을 도전층(108a, 108b)보다 두껍게 형성하는 것이 바람직하다. 도전층(110a)을 두껍게 형성한 경우에는 배선 저항을 저감할 수 있다. 또한, 도전층(108a, 108b)을 얇게 형성한 경우에는 투과율을 향상시킬 수 있다. 단, 이것에 한정되지 않는다.
배선(124)은 투광성을 갖는 도전층(102b)을 사용하여 형성하는 것이 바람직하다. 또한, 도 1, 도 2에 도시하는 바와 같이, 배선(124)과 배선(126)이 겹치는 영역(및 그 근방 영역)에 있어서, 도전층(102b)과 상기 도전층(102b)보다 저항이 낮은 도전층(104b)의 적층 구조로 형성할 수 있다. 도 1, 도 2에 도시하는 바와 같이 배선(124)을 형성함으로써, 화소부(150)의 개구율을 향상시키는 동시에, 배선(124)의 배선 저항을 저감하고, 저소비전력화를 도모할 수 있다. 물론, 배선(124)으로서, 투광성을 갖는 도전층(102b)만 또는 도전층(104b)만으로 형성하는 것도 가능하다.
유지 용량부(154)는 절연층(106)을 유전체로 하고, 투광성을 갖는 도전층(102b)과 투광성을 갖는 도전층(108c)을 전극으로 하여 구성되어 있다. 또한, 도전층(108c)은 도전층(116)과 전기적으로 접속되어 있다. 도전층(108c)과 도전층(116)의 전기적인 접속은 층간막으로서 기능하는 절연층(114)에 형성된 콘택트 홀을 통하여 행할 수 있다. 또, 도전층(116)은 화소 전극으로서 기능시킬 수 있다.
또, 유지 용량부(154)로서, 절연층(106) 및 절연층(114)을 유전체로 하고, 도전층(102b)과 도전층(116)을 전극으로 하여 사용하는 구성으로 하여도 좋다(도 35a 참조). 그 외에도, 도 35a에 있어서, 절연층(114)으로서 무기 재료(질화실리콘 등)로 이루어지는 절연층(114a)과 유기 재료로 이루어지는 절연층(114b)을 차례로 적층시킨 구조를 사용하여, 유지 용량부(154)에 있어서 유기 재료로 이루어지는 절연층(114b)을 제거하고, 유지 용량부(154)로서, 절연층(106) 및 절연층(114a)을 유전체로 하고, 도전층(102b)과 도전층(116)을 전극으로 하여 사용하는 구성으로 하여도 좋다(도 35b 참조).
도 1, 도 2에 도시하는 바와 같이, 유지 용량부(154)를 투광성을 갖는 재료를 사용하여 형성함으로써, 유지 용량부(154)가 형성되는 영역에 있어서도 광을 투과시킬 수 있기 때문에, 화소부(150)의 개구율을 향상시킬 수 있다.
또, 유지 용량부(154)에 사용하는 전극으로서 투광성을 갖는 도전층으로 구성함으로써, 개구율을 내리지 않고 유지 용량부(154)를 크게 할 수 있다. 유지 용량부(154)를 크게 형성함으로써, 트랜지스터(152)가 오프가 되었을 때라도, 도전층(116)의 전위 유지 특성이 향상되고, 표시 품질을 향상시킬 수 있다. 또한, 피드스루(feedthrough) 전위를 작게 할 수 있다. 피드스루 전위를 작게 함으로써, 정확한 전압을 가할 수 있고, 반짝임을 저감할 수 있다. 또한, 노이즈 내성을 향상시킴으로써, 크로스토크를 저감할 수 있다.
도전층(116)은 전극(138) 및 도전층(108c)과 전기적으로 접속되어 있다.
이상과 같이, 전극(132), 반도체층(112a), 전극(136), 전극(138), 유지 용량부(154)를 투광성을 갖는 재료로 형성함으로써, 트랜지스터(152)가 형성된 영역 및 유지 용량부(154)가 형성된 영역에 있어서 광을 투과시킬 수 있기 때문에, 화소부(150)의 개구율을 향상시킬 수 있다. 또한, 배선(122), 배선(126), 배선(124)의 일부를 저항율이 낮은 금속 재료로 이루어지는 도전층으로 형성함으로써, 배선 저항을 저감할 수 있다. 그 결과, 파형 일그러짐을 작게 할 수 있다. 또한, 소비전력을 저감할 수 있다.
통상, 게이트 배선과 게이트 전극, 소스 배선과 소스 전극은 같은 섬(아일랜드) 형상으로 형성된다. 그 때문에, 게이트 전극이나 소스 전극 및 드레인 전극을, 투광성을 갖는 재료로 형성하는 경우에는 게이트 배선 및 소스 배선 등의 배선도 투광성을 갖는 재료로 형성되게 된다. 그러나, 투광성을 갖는 재료, 예를 들면, 인듐주석산화물, 인듐아연산화물, 인듐주석아연산화물 등은 차광성 및 반사성을 갖는 재료, 예를 들면, 알루미늄, 몰리브덴, 티타늄, 텅스텐, 네오디뮴, 구리, 은 등의 금속 재료와 비교하여 도전율이 낮기 때문에, 배선 저항을 충분히 저감하는 것이 곤란하게 된다. 예를 들면, 대형의 표시 장치를 제조하는 경우, 배선이 길어지기 때문에, 배선 저항이 대단히 높아지기 쉽다. 그래서, 상술한 바와 같이, 전극(132), 반도체층(112a), 전극(136), 전극(138), 유지 용량부(154)를 투광성을 갖는 재료로 형성하고, 배선(122), 배선(126), 배선(124)의 일부를 저항율이 낮은 금속 재료로 이루어지는 도전층으로 형성함으로써, 이러한 문제를 해결할 수 있다.
또, 게이트 배선을 구성하는 도전층(104a) 및 소스 배선을 구성하는 도전층(110a)을, 차광성을 갖는 금속 재료를 사용하여 형성함으로써, 배선 저항을 저감하는 동시에 인접하는 화소부끼리의 사이의 영역을 차광할 수 있다. 즉, 행방향으로 배치된 게이트 배선과, 열방향으로 배치된 소스 배선에 의해, 블랙 매트릭스를 사용하지 않고 화소간의 영역을 차광하는 것이 가능해진다. 물론, 블랙 매트릭스를 별도 형성하여 더욱 효과적으로 차광을 행하여도 좋다.
또, 도 1, 도 2에 도시한 구조에 있어서, 유지 용량부(154)를 형성하지 않는 구성으로 하여도 좋다. 이 경우, 배선(124)도 불필요하게 된다.
다음에, 상기 도 1, 도 2에 도시한 반도체 장치의 제작 방법의 일 예에 대해서, 도 3 내지 도 5를 참조하여 설명한다.
우선, 기판(100) 위에 도전막(102)을 형성한다(도 3a 참조). 기판(100)과 도전막(102)의 사이에 하지 절연막을 형성하여도 좋다.
기판(100)으로서는 예를 들면, 유리 기판을 사용할 수 있다. 그 외에도, 기판(100)으로서, 세라믹 기판, 석영 기판이나 사파이어 기판 등의 절연체로 이루어지는 절연성 기판, 실리콘 등의 반도체 재료로 이루어지는 반도체 기판의 표면을 절연 재료로 피복한 것, 금속이나 스테인리스 등의 도전체로 이루어지는 도전성 기판의 표면을 절연 재료로 피복한 것을 사용할 수 있다. 또한, 제작 공정의 열처리에 견딜 수 있는 것이라면, 플라스틱 기판을 사용할 수도 있다.
도전막(102)으로서는 투광성을 갖는 재료를 사용하여 형성할 수 있다. 투광성을 갖는 재료로서는 예를 들면, 인듐주석산화물(Indium Tin Oxide:ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 유기인듐, 유기주석, 산화아연(ZnO) 등을 사용할 수 있다. 또한, 산화아연을 포함하는 인듐아연산화물(Indium Zinc Oxide:IZO), 산화아연에 갈륨(Ga)을 도프한 것, 산화주석(SnO2), 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물 등을 사용하여도 좋다. 이들의 재료를 스퍼터링법에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다. 단, 적층 구조로 하는 경우에는 적층 구조에 있어서의 광투과율을 충분히 높게 하는 것이 바람직하다.
다음에, 도전막(102) 위에 레지스트 마스크(161)를 형성하고, 상기 레지스트 마스크(161)를 사용하여 도전막(102)을 에칭함으로써, 섬 형상의 도전층(102a) 및 도전층(102b)을 형성한다(도 3b 참조).
도전층(102a)은 배선(122)의 일부 및 전극(132)으로서 기능한다. 또한, 도전층(102b)은 배선(124)의 일부로서 기능한다.
다음에, 기판(100), 도전층(102a) 및 도전층(102b) 위에 도전막(104)을 형성한다(도 3c 참조).
도전막(104)으로서는 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 네오디뮴(Nd), 니오브(Nb), 세륨(Ce), 크롬(Cr) 등의 금속 재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료, 또는 이들의 금속 재료를 성분으로 하는 질화물을 사용하여, 단층 또는 적층으로 형성할 수 있다. 특히, 알루미늄 등의 저저항 도전성 재료로 형성하는 것이 바람직하다.
도전층(102a, 102b) 위에 도전막(104)을 형성한 경우, 양자의 막이 반응을 일으키는 경우가 있다. 예를 들면, 도전층(102a, 102b)으로서 ITO를 사용하고, 도전막(104)으로서 알루미늄을 사용한 경우, 화학반응이 일어나는 경우가 있다. 따라서, 화학반응이 일어나는 것을 피하기 위해서, 도전층(102a, 102b)과 도전막(104)의 사이에, 고융점 재료를 사용하는 것이 바람직하다. 예를 들면, 고융점 재료의 예로서는 몰리브덴, 티타늄, 텅스텐, 탄탈, 크롬 등을 들 수 있다. 그리고, 고융점 재료를 사용한 막 위에, 도전율이 높은 재료를 사용하여, 도전막(104)을 다층막으로 하는 것이 적합하다. 도전율이 높은 재료로서는 알루미늄, 구리, 은 등을 들 수 있다. 예를 들면, 도전막(104)을 적층 구조로 형성하는 경우에는 1층째를 몰리브덴, 2층째를 알루미늄, 3층째를 몰리브덴의 적층, 또는 1층째를 몰리브덴, 2층째에 네오디뮴을 미량으로 포함하는 알루미늄, 3층째를 몰리브덴의 적층으로 형성할 수 있다. 이러한 구성으로 함으로써 힐록을 방지할 수 있다.
다음에, 도전막(104) 위에 레지스트 마스크(162)를 형성하고, 상기 레지스트 마스크(162)를 사용하여 도전막(104)을 에칭함으로써, 섬 형상의 도전층(104a) 및 도전층(104b)을 형성한다(도 3d 참조).
이 때, 전극(132)으로서 기능하는 도전층(102a) 위에 형성된 도전막(104)과, 배선(124)에 있어서 화소부에 배치되는 영역에 형성된 도전막(104)을 제거한다.
도전층(104a)은 배선(122)의 일부로서 기능한다. 또한, 도전층(104b)은 배선(124)의 일부로서 기능한다.
또, 도 3d에서는 도전층(104a)의 폭을 도전층(102a)의 폭보다 작아지도록 형성하고, 도전층(104b)의 폭을 도전층(102b)의 폭보다 작아지도록 형성하는 경우를 도시하였지만, 이것에 한정되지 않는다. 도전층(104a)의 폭을 도전층(102a)의 폭보다 크게 하여, 도전층(102a)을 덮도록 도전층(104a)을 형성하여도 좋고, 도전층(104b)의 폭을 도전층(102b)의 폭보다 크게 하여, 도전층(102b)이 덮도록 도전층(104b)을 형성하여도 좋다.
다음에, 도전층(102a, 102b), 도전층(104a, 104b)을 덮도록 절연층(106)을 형성하고, 그 후, 절연층(106) 위에 도전막(108)을 형성한다(도 3e 참조).
절연층(106)으로서는 산화실리콘막, 산화질화실리콘막, 질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 또는 산화탄탈막의 단층 또는 적층으로 형성할 수 있다. 절연층(106)은 스퍼터법 등을 사용하여 막 두께를 50nm 이상 250nm 이하로 형성할 수 있다. 예를 들면, 절연층(106)으로서, 스퍼터법 또는 CVD법에 의해 산화실리콘막을 100nm의 두께로 형성할 수 있다. 또는 스퍼터법에 의해 산화알루미늄막을 100nm의 두께로 형성할 수 있다.
도전막(108)으로서는 투광성을 갖는 재료를 사용하여 형성할 수 있다. 투광성을 갖는 재료로서는 예를 들면, 인듐주석산화물(Indium Tin Oxide:ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 유기인듐, 유기주석, 산화아연(ZnO) 등을 사용할 수 있다. 또한, 산화아연을 포함하는 인듐아연산화물(Indium Zinc Oxide:IZO), 산화아연에 갈륨(Ga)을 도프한 것, 산화주석(SnO2), 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물 등을 사용하여도 좋다. 이들의 재료를 스퍼터링법에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다. 단, 적층 구조로 하는 경우에는 복수의 막 전체의 광투과율을 충분히 높게 하는 것이 바람직하다.
다음에, 도전막(108) 위에 레지스트 마스크(163)를 형성하고, 상기 레지스트 마스크(163)를 사용하여 도전막(108)을 에칭함으로써, 섬 형상의 도전층(108a), 도전층(108b), 도전층(108c)을 형성한다(도 4a 참조).
도전층(108a)은 배선(126)의 일부 및 전극(136)으로서 기능한다. 또한, 도전층(108b)은 전극(138)으로서 기능한다. 또한, 도전층(108c)은 유지 용량부(154)의 한 방향의 전극으로서 기능한다.
또, 도전층(108b)의 단부를 테이퍼형으로 형성하는 것이 바람직하다. 나중에 도전층(108b) 위에 형성되는 반도체층의 단절을 방지할 수 있기 때문이다.
다음에, 도전층(108a 내지 108c)을 덮도록 도전막(110)을 형성한다(도 4b 참조).
도전막(110)으로서는 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 네오디뮴(Nd) 등의 금속 재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료, 또는 이들의 금속 재료를 성분으로 하는 질화물을 사용하여, 단층 또는 적층으로 형성할 수 있다. 알루미늄 등의 저저항 도전성 재료로 형성하는 것이 바람직하다.
도전층(108a 내지 108c) 위에 도전막(110)을 형성한 경우, 양자의 막이 반응을 일으키는 경우가 있다. 예를 들면, 도전층(108a 내지 108c)으로서 ITO를 사용하고, 도전막(110)으로서 알루미늄을 사용한 경우, 화학반응이 일어나는 경우가 있다. 따라서, 화학반응이 일어나는 것을 피하기 위해서, 도전층(108a 내지 108c)과 도전막(110)의 사이에, 고융점 재료를 사용하는 것이 바람직하다. 예를 들면, 고융점 재료의 예로서는 몰리브덴, 티타늄, 텅스텐, 탄탈, 크롬 등을 들 수 있다. 그리고, 고융점 재료를 사용한 막 위에, 도전율이 높은 재료를 사용하고, 도전막(11b)을 다층막으로 하는 것이 적합하다. 도전율이 높은 재료로서는 알루미늄, 구리, 은 등을 들 수 있다. 예를 들면, 도전막(110)을 적층 구조로 형성하는 경우에는 1층째를 몰리브덴, 2층째를 알루미늄, 3층째를 몰리브덴의 적층, 또는 1층째를 몰리브덴, 2층째에 네오디뮴을 미량으로 포함하는 알루미늄, 3층째를 몰리브덴의 적층으로 형성할 수 있다. 이러한 구성으로 함으로써 힐록을 방지할 수 있다.
다음에, 도전막(110) 위에 레지스트 마스크(164)를 형성하고, 상기 레지스트 마스크(164)를 사용하여 도전막(110)을 에칭함으로써, 섬 형상의 도전층(110a)을 형성한다(도 4c 참조).
구체적으로는 도전층(108a) 위에 도전막(110)을 잔존시키도록 에칭을 행한다. 이 경우, 전극(136)으로서 기능하는 도전층(108a) 위에 형성된 도전막(110)은 제거한다. 즉, 도전층(110a)은 배선(126)의 일부로서 기능한다.
다음에, 도전층(108a, 108b), 절연층(106) 등을 덮도록 투광성을 갖는 반도체막(112)을 형성한다(도 4d 참조).
반도체막(112)으로서, 예를 들면, 1n, M, 또는 Zn을 포함하는 산화물 반도체를 사용할 수 있다. 여기에서, M은 Ga, Fe, Ni, Mn, 또는 Co 등으로부터 선택된 하나의 금속 원소 또는 복수의 금속 원소를 나타낸다. 또한, M으로서 Ga를 사용하는 경우에는 이 박막을 In-Ga-Zn-O계 비단결정막이라고도 한다. 또한, 상기 산화물 반도체에 있어서, M으로서 포함되는 금속 원소 이외에, 불순물 원소로서 Fe, Ni 외의 변이 금속 원소, 또는 상기 변이 금속의 산화물이 포함되어 있는 경우가 있다. 또한, 반도체막(112)에는 절연성의 불순물을 포함시켜도 좋다. 상기 불순물로서, 산화실리콘, 산화게르마늄, 산화알루미늄 등으로 대표되는 절연성 산화물, 질화실리콘, 질화알루미늄 등으로 대표되는 절연성 질화물, 또는 산질화실리콘, 산질화알루미늄 등의 절연성 산질화물이 적용된다. 이들의 절연성 산화물 또는 절연성 질화물은 산화물 반도체의 전기 전도성을 손상시키지 않는 농도로 첨가된다. 산화물 반도체에 절연성의 불순물을 포함시킴으로써, 상기 산화물 반도체의 결정화를 억제할 수 있다. 산화물 반도체의 결정화를 억제함으로써, 박막 트랜지스터의 특성을 안정화시키는 것이 가능해진다.
In-Ga-Zn-O계 산화물 반도체에 산화실리콘 등의 불순물을 포함시켜 두는 것으로, 300℃ 내지 600℃의 열처리를 행하여도, 상기 산화물 반도체의 결정화 또는 미결정 알맹이의 생성을 막을 수 있다. In-Ga-Zn-O계 산화물 반도체층을 채널 형성 영역으로 하는 박막 트랜지스터의 제조 과정에서는 열처리를 행하는 것으로 S값(subthreshold swing value)이나 전계 효과 이동도를 향상시키는 것이 가능하지만, 이러한 경우라도 박막 트랜지스터가 노멀리 온이 되는 것을 막을 수 있다. 또한, 상기 박막 트랜지스터에 열 스트레스, 바이어스 스트레스가 가해진 경우라도 임계값 전압의 변동을 막을 수 있다.
박막 트랜지스터의 채널 형성 영역에 적용하는 산화물 반도체로서 상기한 것 외에도, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 산화물 반도체를 적용할 수 있다. 즉, 이들의 산화물 반도체에 결정화를 억제해 비정질 상태를 유지시키는 불순물을 첨가함으로써, 박막 트랜지스터의 특성을 안정화시킬 수 있다. 상기 불순물은 산화실리콘, 산화게르마늄, 산화알루미늄 등으로 대표되는 절연성 산화물, 질화실리콘, 질화알루미늄 등으로 대표되는 절연성 질화물, 또는 산질화실리콘, 산질화알루미늄 등의 절연성 산질화물 등이다.
일 예로서, In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃(In2O3:Ga2O3:ZnO-1:1:1)을 사용한 스퍼터법으로 반도체막(112)을 형성할 수 있다. 스퍼터의 조건으로서는 예를 들면, 기판(100)과 타깃의 거리를 30mm 내지 500mm, 압력을 0.1Pa 내지 2.0Pa, 직류(DC)전원을 0.25kW 내지 5.0kW(직경 8인치의 타깃 사용시), 분위기를 아르곤 분위기, 산소 분위기, 또는 아르곤과 산소의 혼합 분위기로 할 수 있다. 반도체막(112)의 막 두께는 5nm 내지 200nm 정도로 하면 좋다.
상기한 스퍼터법으로서는 스퍼터용 전원에 고주파전원을 사용하는 RF 스퍼터법이나, DC 스퍼터법, 펄스적으로 직류 바이어스를 가하는 펄스 DC 스퍼터법 등을 사용할 수 있다. RF 스퍼터법은 주로, 절연막을 성막하는 경우에 사용되고, DC 스퍼터법은 주로, 금속막을 성막하는 경우에 사용된다.
또, 재료가 다른 타깃을 복수 형성할 수 있는 다원 스퍼터 장치를 사용하여도 좋다. 다원 스퍼터 장치에서는 동일 쳄버에서 다른 막을 적층 형성하는 것도, 동일 쳄버에서 복수 종류의 재료를 동시에 스퍼터하여 하나의 막을 형성할 수도 있다. 또, 쳄버 내부에 자계 발생 기구를 구비한 마그네트론 스퍼터 장치를 사용하는 방법(마그네트론 스퍼터법)이나, 마이크로파를 사용하여 발생시킨 플라즈마를 사용하는 ECR 스퍼터법 등을 사용하여도 좋다. 또한, 성막 중에 타깃 물질과 스퍼터 가스 성분을 화학반응시켜 이들의 화합물을 형성하는 리액티브 스퍼터법이나, 성막 중에 기판에도 전압을 가하는 바이어스 스퍼터법 등을 사용하여도 좋다.
또, 트랜지스터(152)의 채널층으로서 사용하는 반도체 재료로서는 산화물 반도체에 한정되지 않는다. 예를 들면, 실리콘층(아모퍼스 실리콘층, 미결정 실리콘층, 다결정 실리콘층 또는 단결정 실리콘층)을 트랜지스터(152)의 채널층으로서 사용하여도 좋다. 그 외에도, 트랜지스터(152)의 채널층으로서, 투광성을 갖는 유기 반도체 재료, 카본 나노 튜브, 갈륨비소나 인듐인 등의 화합물 반도체를 사용하여도 좋다. 또, 반도체층이 투광성을 가진다는 것은 적어도, 배선(122)을 구성하는 도전층(104a), 배선(126)을 구성하는 도전층(110a)보다 투광성을 가지면 좋다.
본 실시형태에서는 도전층(도전층(108a), 도전층(108b), 도전층(110a))의 형성 후에 반도체막(112)을 형성하기 위해서, 이들의 도전층의 에칭시에 반도체막(112)이 에칭되지 않는다. 그 때문에, 반도체막(112)을 얇게 형성하는 것이 가능해진다. 반도체막(112)을 얇게 형성함으로써, 투광성을 향상시키는 동시에, 공핍층을 형성하기 쉬워진다. 그 결과, 트랜지스터의 S값을 작게 하고, 트랜지스터의 스위칭 특성을 향상시키는 것이 가능해진다. 또한, 오프 전류도 낮게 할 수 있다.
또, 반도체막(112)의 두께는 도전층(108a) 및 도전층(108b)보다 얇게 형성하는 것이 바람직하다. 단, 이것에 한정되지 않는다.
다음에, 반도체막(112) 위에 레지스트 마스크(165)를 형성하고, 상기 레지스트 마스크(165)를 사용하여 반도체막(112)을 에칭함으로써, 섬 형상의 반도체층(112a)을 형성한다(도 5a 참조).
또, 반도체층(112a)은 도전막(110)을 형성하기 전(도 4a의 뒤)에 형성하여도 좋다. 이 경우, 도 4a의 공정을 행한 후에, 반도체막(112)을 형성하여 에칭함으로써 섬 형상의 반도체층(112a)을 형성하고, 계속해서 도전막(110)을 형성하면 좋다.
또, 반도체층(112a)을 형성한 후, 질소 분위기하 또는 대기 분위기하에 있어서, 100℃ 내지 600℃, 대표적으로는 200℃ 내지 400℃의 열처리를 행하는 것이 바람직하다. 예를 들면, 질소 분위기하에서 350℃, 1시간의 열처리를 행할 수 있다. 이 열처리에 의해 섬 형상의 반도체층(112a)의 원자 레벨의 재배열이 행하여진다. 이 열처리(광 어닐 등도 포함함)는 섬 형상의 반도체층(112a) 중에서의 캐리어의 이동을 저해하는 비뚤어짐을 해방할 수 있는 점에서 중요하다. 또, 상기한 열처리를 행하는 타이밍은 반도체막(112)의 형성 후이면 특히 한정되지 않는다.
다음에, 반도체층(112a), 배선(126), 전극(136), 전극(138), 도전층(108c)을 덮도록 절연층(114)을 형성한다(도 5b 참조).
절연층(114)은 산화규소, 질화규소, 산화질화규소, 질화산화규소 등의 산소 또는 질소를 갖는 절연막, DLC(다이아몬드 라이크 카본) 등의 탄소를 포함하는 막이나, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 아크릴 등의 유기 재료 또는 실록산 수지 등의 실록산 재료로 이루어지는 막을 단층 또는 적층 구조로 형성할 수 있다.
또, 절연층(114)은 컬러 필터로서의 기능을 갖는 것이 가능하다. 기판(100)측에 컬러 필터를 형성함으로써, 대향 기판측에 컬러 필터를 형성할 필요가 없어지고, 2개의 기판의 위치를 조정하기 위한 마진이 필요 없게 되기 때문에, 패널의 제조를 쉽게 할 수 있다.
다음에, 절연층(114) 위에, 도전층(116)을 형성한다(도 5c 참조). 도전층(116)은 화소 전극으로서 기능시킬 수 있고, 도전층(108c)과 전기적으로 접속하도록 형성한다.
도전층(116)으로서는 투광성을 갖는 재료를 사용하여 형성할 수 있다. 투광성을 갖는 재료로서는 예를 들면, 인듐주석산화물(Indium Tin Oxide:ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 유기인듐, 유기주석, 산화아연(ZnO) 등을 사용할 수 있다. 또한, 산화아연을 포함하는 인듐아연산화물(Indium Zinc Oxide:IZO), 산화아연에 갈륨(Ga)을 도프한 것, 산화주석(SnO2), 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물 등을 사용하여도 좋다. 이들의 재료를 스퍼터링법에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다. 단, 적층 구조로 하는 경우에는 복수의 막 전체의 광투과율을 충분히 높게 하는 것이 바람직하다. 구체적으로는 화소부에 있어서의 투광성을 높이기 위해서 도전층(116)을, 도전층(102a), 도전층(108a)보다 얇게 형성하는 것이 바람직하다. 단, 이것에 한정되지 않는다.
이상의 공정에 의해, 반도체 장치를 제작할 수 있다. 본 실시형태에서 개시하는 제작 방법에 의해, 투광성을 갖는 트랜지스터(152) 및 투광성을 갖는 유지 용량부(154)를 형성할 수 있다. 그 때문에, 화소 내에, 트랜지스터나 용량 소자를 배치하는 경우에도, 트랜지스터나 용량 소자가 형성된 부분에 있어서도 광을 투과시킬 수 있기 때문에, 개구율을 향상시킬 수 있다. 또, 트랜지스터와 소자(예를 들면, 다른 트랜지스터)를 접속하는 배선은 저항율이 낮고 도전율이 높은 재료를 사용하여 형성할 수 있기 때문에, 신호의 파형 일그러짐을 저감하고, 배선 저항에 의한 전압 강하를 저감할 수 있다.
또, 본 실시형태에서는 전극(136) 및 전극(138) 위에 반도체층(112a)을 형성하는 구조(보텀 콘택트형)에 대해서 나타냈지만, 이것에 한정되지 않는다. 예를 들면, 반도체층(112a) 위에 전극(136) 및 전극(138)을 형성한 구조(채널 에치형)로 하여도 좋다(도 45 참조). 또, 도 45a는 상면도이며, 도 45b는 도 45a에 있어서의 A-B간의 단면에 대응하고 있다.
도 45에 도시하는 구조는 상기 도 3e에 있어서, 절연층(106) 위에 반도체막(112)을 형성하여 패터닝한 후에, 도전막(108)을 형성함으로써 얻을 수 있다.
또, 도 45에 도시하는 구조에 있어서, 반도체층(112a) 위에 채널 보호막으로서 기능하는 절연층(127)을 형성한 구조(채널 보호형)로 하여도 좋다(도 46a 참조). 절연층(127)을 형성함으로써, 도전막(108)을 패터닝할 때에 반도체층(112a)을 보호할 수 있다.
(실시형태 2)
본 실시형태에서는 상기 실시형태 1과 다른 반도체 장치의 제작 방법에 대해서, 도면을 참조하여 설명한다. 구체적으로는 다계조 마스크를 사용하여 반도체 장치를 제작하는 경우에 대해서 설명한다. 또, 본 실시형태에서의 반도체 장치의 제작 공정은 많은 부분에서 실시형태 1과 공통되어 있다. 따라서, 이하에서는 중복되는 부분은 생략하고, 다른 점에 대해서 상세하게 설명한다.
우선, 기판(100) 위에 도전막(102)을 형성하고, 계속해서 도전막(102) 위에 도전막(104)을 형성한다(도 7a 참조). 기판(100)과 도전막(102)의 사이에 하지 절연막을 형성해도 좋다.
다음에, 도전막(104) 위에 레지스트 마스크(171a 내지 171c)를 형성한다(도 7b 참조).
레지스트 마스크(171a 내지 171c)는 다계조 마스크를 사용함으로써, 두께가 다른 레지스트 마스크를 선택적으로 형성할 수 있다.
다계조 마스크는 다단계의 광량으로 노광을 행하는 것이 가능한 마스크이며, 대표적으로는 노광 영역, 반노광 영역 및 미노광 영역의 3단계의 광량으로 노광을 행한다. 다계조 마스크를 사용하는 것으로, 한 번의 노광 및 현상 공정에 의해, 복수(대표적으로는 2종류)의 두께를 갖는 레지스트 마스크를 형성할 수 있다. 그 때문에, 다계조 마스크를 사용하는 것으로, 포토마스크의 매수를 삭감할 수 있다. 이하에, 도 6을 참조하여 다계조 마스크를 사용한 경우의 광의 투과율에 대해서 설명한다.
도 6에, 대표적인 다계조 마스크의 단면을 도시한다. 도 6a-1은 그레이톤 마스크(403)를 사용하는 경우를 도시하고, 도 6b-1은 하프톤 마스크(414)를 사용하는 경우를 도시하고 있다.
도 6a-1에 도시하는 그레이톤 마스크(403)는 투광성을 갖는 기판(400)에 차광층에 의해 형성된 차광부(401), 및 차광층의 패턴에 의해 형성된 회절 격자(402)로 구성되어 있다.
회절 격자(402)는 노광에 사용하는 광의 해상도 한계 이하의 간격으로 형성된 슬릿, 도트 또는 메시 등을 갖는 것으로, 광의 투과율을 제어한다. 또, 회절 격자(402)에 형성되는 슬릿, 도트 또는 메시는 주기적인 것이어도 좋고, 비주기적인 것이어도 좋다.
투광성을 갖는 기판(400)으로서는 석영 등을 사용할 수 있다. 차광부(401) 및 회절 격자(402)를 구성하는 차광층은 금속막을 사용하여 형성하면 좋고, 바람직하게는 크롬 또는 산화크롬 등에 의해 형성된다.
그레이톤 마스크(403)에 노광하기 위한 광을 조사한 경우, 도 6a-2에 도시하는 바와 같이, 차광부(401)에 중첩하는 영역에 있어서의 투과율은 0%가 되고, 차광부(401) 또는 회절 격자(402)가 형성되지 않은 영역에 있어서의 투과율은 100%로 할 수 있다. 또한, 회절 격자(402)에 있어서의 투과율은 대강 10% 내지 70%의 범위이며, 회절 격자의 슬릿, 도트 또는 메시의 간격 등에 의해 조절 가능하다.
도 6b-1에 도시하는 하프톤 마스크(414)는 투광성을 갖는 기판(411) 위에 반투과층에 의해 형성된 반투과부(412) 및 차광층에 의해 형성된 차광부(413)로 구성되어 있다.
반투과부(412)는 MoSiN, MoSi, MoSiO, MoSiON, CrSi 등의 층을 사용하여 형성할 수 있다. 차광부(413)는 그레이톤 마스크의 차광층과 같은 금속막을 사용하여 형성하면 좋고, 바람직하게는 크롬 또는 산화크롬 등에 의해 형성된다.
하프톤 마스크(414)에 노광하기 위한 광을 조사한 경우, 도 6b-2에 도시하는 바와 같이, 차광부(413)에 중첩하는 영역에 있어서의 투과율은 0%가 되고, 차광부(413) 또는 반투과부(412)가 형성되지 않은 영역에 있어서의 투과율은 100%로 할 수 있다. 또한, 반투과부(412)에 있어서의 투과율은 대강 10% 내지 70%의 범위이며, 형성하는 재료의 종류 또는 형성하는 막 두께 등에 의해 조정 가능하다.
이상과 같이, 다계조 마스크를 사용함으로써, 노광 부분, 중간 노광 부분, 및 미노광 부분의 3개의 노광 레벨의 마스크를 형성할 수 있고, 한 번의 노광 및 현상 공정에 의해, 복수(대표적으로는 2종류)의 두께의 영역을 갖는 레지스트 마스크를 형성할 수 있다. 이 때문에, 다계조 마스크를 사용하는 것으로, 포토마스크의 매수를 삭감할 수 있다.
도 7b에서는 다계조 마스크로서 하프톤 마스크를 사용하는 경우를 도시하고 있고, 상기 하프톤 마스크는 광을 투과하는 기판(180)과 상기 기판(180) 위에 형성된 차광층(181a, 181c)과 반투과층(181b, 181d)으로 구성되어 있다. 그 때문에, 도전막(104) 위에는 두꺼운 레지스트 마스크(171a), 얇은 레지스트 마스크(171b), 두꺼운 부분과 얇은 부분을 갖는 레지스트 마스크(171c)가 형성된다.
다음에, 레지스트 마스크(171a 내지 171c)를 사용하여, 도전막(102) 및 도전막(104)의 불필요한 부분을 에칭하여, 도전층(102a), 도전층(102b), 도전층(104a'), 도전층(104b')을 형성한다(도 7c 참조).
다음에, 레지스트 마스크(171a 내지 171c)에 대하여, 산소 플라즈마에 의한 애싱을 행한다. 레지스트 마스크(171a 내지 171c)에 대하여 산소 플라즈마에 의한 애싱을 행함으로써, 레지스트 마스크(171b)는 제거되어, 도전층(102a) 위에 형성된 도전층(104a')의 일부가 노출된다. 또한, 레지스트 마스크(171a, 171c)는 축소되어, 레지스트 마스크(171a', 171c')로서 잔존한다(도 8a 참조). 이렇게, 레지스트 마스크로서 다계조 마스크를 사용함으로써, 추가의 레지스트 마스크를 사용하지 않게 되기 때문에, 공정을 간략화할 수 있다.
다음에, 레지스트 마스크(171a', 171c')를 사용하여, 노출된 도전층(104a') 및 도전층(104b')을 에칭함으로써, 도전층(104a) 및 도전층(104b)을 형성한다(도 8b 참조). 이 경우, 전극(132)으로서 기능하는 도전층(102a) 위에 형성된 도전층(104a')과, 배선(124)에 있어서 화소부에 배치되는 영역에 형성된 도전층(104b')을 제거한다.
그 결과, 전극(132)은 투광성을 갖는 도전층(102a)으로 형성되고, 배선(122)은 투광성을 갖는 도전층(102a)과 상기 도전층(102a)보다 저항이 낮은 도전층(104a)의 적층 구조로 형성된다.
이와 같이, 전극(132)으로서 기능하는 도전층(102a)을 투광성을 갖는 재료로 형성함으로써, 화소부의 개구율을 향상시킬 수 있다. 또한, 배선(122)으로서 기능하는 도전층으로서, 전극(132)을 구성하는 도전층(여기서는 도전층(102a))과, 상기 도전층(102a)보다 저항율이 낮은 금속 재료를 사용한 도전층(104a)으로 형성함으로써, 배선 저항을 저감하는 동시에, 파형 일그러짐을 저감할 수 있다. 그 결과, 저소비전력화를 도모할 수 있다. 또한, 배선(122)으로서, 차광성을 갖는 도전층(여기서는 도전층(104a))을 사용함으로써, 서로 인접하는 화소간의 영역을 차광할 수 있다. 그 때문에, 블랙 매트릭스를 생략할 수 있다. 단, 이것에 한정되지 않는다.
또, 다계조 마스크를 사용함으로써, 배선(122)이 되는 도전층(102a)과 도전층(104a)은 각각의 층이 갖는 표면적이 다르다. 즉, 도전층(102a)이 갖는 표면적이, 도전층(104a)이 갖는 표면적보다도 커진다. 마찬가지로, 도전층(102b)이 갖는 표면적이, 도전층(104b)이 갖는 표면적보다도 커진다.
다음에, 도전층(102a), 도전층(102b), 도전층(104a), 도전층(104b)을 덮도록 절연층(106)을 형성한 후, 상기 절연층(106) 위에, 도전막(108)과 도전막(110)을 차례로 적층하여 형성한다(도 8c 참조).
다음에, 도전막(110) 위에 레지스트 마스크(172a 내지 172d)를 형성한다(도 9a 참조).
레지스트 마스크(172a 내지 172d)는 다계조 마스크를 사용함으로써, 두께가 다른 레지스트 마스크를 형성할 수 있다.
도 9a에서는 다계조 마스크로서 하프톤 마스크를 사용하는 경우를 도시하고 있고, 상기 하프톤 마스크는 광을 투과하는 기판(182)과 상기 기판(182) 위에 형성된 반투과층(183a, 183d)과 차광층(183b, 183c, 183e)으로 구성되어 있다. 그 때문에, 도전막(110) 위에는 두꺼운 레지스트 마스크(172c), 얇은 레지스트 마스크(172b, 172d), 두꺼운 부분과 얇은 부분을 갖는 레지스트 마스크(172a)가 형성된다.
다음에, 레지스트 마스크(172a 내지 172d)를 사용하여, 도전막(108) 및 도전막(110)의 불필요한 부분을 에칭하여, 도전층(108a) 내지 도전층(108c), 도전층(110a') 내지 도전층(110c')을 형성한다(도 9b 참조).
다음에, 레지스트 마스크(172a 내지 172d)에 대하여, 산소 플라즈마에 의한 애싱을 행한다. 레지스트 마스크(172a 내지 172d)에 대하여 산소 플라즈마에 의한 애싱을 행함으로써, 레지스트 마스크(172b, 172d)는 제거되어, 도전층(110b', 110c')이 노출된다. 또한, 레지스트 마스크(172a, 172c)는 축소되어, 레지스트 마스크(172a', 172c')로서 잔존한다(도 9c 참조). 이렇게, 레지스트 마스크로서 다계조 마스크를 사용함으로써, 추가로 레지스트 마스크를 사용하지 않게 되기 때문에, 공정을 간략화할 수 있다.
다음에, 레지스트 마스크(172a', 172c')를 사용하여, 도전층(110a')의 일부, 도전층(110b') 및 도전층(110c')을 에칭함으로써, 도전층(110a)을 형성한다(도 10a 참조). 이 경우, 도전층(108a) 위에 형성된 도전층(110a')의 일부, 도전층(108b) 위에 형성된 도전층(110b') 및 도전층(108c) 위에 형성된 도전층(110c')을 제거한다.
그 결과, 전극(136)은 투광성을 갖는 도전층(108a)으로 형성되고, 배선(126)은 투광성을 갖는 도전층(108a)과 상기 도전층(108a)보다 저항이 낮은 도전층(110a)의 적층 구조로 형성된다. 또한, 전극(138)은 투광성을 갖는 도전층(108b)으로 형성된다.
이와 같이, 전극(136)으로서 기능하는 도전층(108a) 및 전극(138)으로서 기능하는 도전층(108b)을 투광성을 갖는 재료로 형성함으로써, 화소부의 개구율을 향상시킬 수 있다. 또한, 배선(126)으로서 기능하는 도전층으로서, 전극(136)을 구성하는 도전층(여기서는 도전층(108a))과, 상기 도전층(108a)보다 저항율이 낮은 금속 재료를 사용한 도전층(110a)으로 형성함으로써, 배선 저항을 저감하는 동시에, 파형 일그러짐을 저감할 수 있다. 그 결과, 저소비전력화를 도모할 수 있다. 또한, 배선(126)으로서, 차광성을 갖는 도전층(여기서는 도전층(110a))을 사용함으로써, 서로 인접하는 화소간의 영역을 차광할 수 있다.
다음에, 도전층(108a, 108b), 절연층(106) 등을 덮도록 산화물 반도체막을 형성한 후, 상기 산화물 반도체막을 에칭함으로써, 섬 형상의 반도체층(112a)을 형성한다(도 10b 참조).
다음에, 반도체층(112a), 배선(126), 전극(136), 전극(138), 도전층(108c)을 덮도록 절연층(114)을 형성한 후, 상기 절연층(114) 위에, 도전층(116)을 형성한다(도 10c 참조). 도전층(116)은 도전층(108c)과 전기적으로 접속하도록 형성한다.
이상의 공정에 의해, 반도체 장치를 제작할 수 있다. 다계조 마스크를 사용함으로써, 노광 부분, 중간 노광 부분, 및 미노광 부분의 3개의 노광 레벨의 마스크를 형성할 수 있고, 한 번의 노광 및 현상 공정에 의해, 복수(대표적으로는 2종류)의 두께의 영역을 갖는 레지스트 마스크를 형성할 수 있다. 이 때문에, 다계조 마스크를 사용하는 것으로, 포토마스크의 매수를 삭감할 수 있다.
또, 본 실시형태에서는 게이트 배선을 형성하는 공정과, 소스 배선을 형성하는 공정의 양쪽의 공정에서 다계조 마스크를 사용하는 경우에 대해서 설명했지만, 게이트 배선을 형성하는 공정과, 소스 배선을 형성하는 공정의 어느 한 쪽에 다계조 마스크를 사용하여도 좋다.
(실시형태 3)
본 실시형태에서는 상기 실시형태 1과 다른 반도체 장치에 대해서, 도면을 참조하여 설명한다. 또, 이하에 개시하는 반도체 장치의 구성은 많은 부분에서 상기 도 1, 도 2와 공통되어 있다. 따라서, 이하에서는 중복되는 부분은 생략하고, 다른 점에 대해서 설명한다.
상기 실시형태 1에서 개시한 반도체 장치의 다른 구성예를 도 11, 도 12에 도시한다. 도 11, 도 12에 있어서, 도 11은 상면도를 도시하고, 도 12a는 도 11에 있어서의 A-B간의 단면에 대응하고, 도 12b는 도 11에 있어서의 C-D간의 단면에 대응하고 있다.
도 11, 도 12에 도시하는 반도체 장치는 도 1, 도 2에 도시한 반도체 장치에 있어서, 게이트 배선(122)으로서 도전층(104a) 위에 투광성을 갖는 도전층(102a)을 적층하여 형성하고, 배선(126)으로서 도전막(110) 위에 투광성을 갖는 도전층(108a)을 적층하여 형성하는 경우를 도시하고 있다. 즉, 도 1, 도 2에서 도시한 구조에 있어서, 게이트 배선(122) 및 배선(126)에 있어서의 도전층의 적층 구조를 반대로 한 구성으로 되어 있다.
도 11, 도 12에 도시하는 구성에 있어서, 게이트 배선(122)과 전기적으로 접속되는 전극(132)을 투광성을 갖는 도전층(102a)으로 형성하고, 배선(126)과 전기적으로 접속되는 전극(136)을 투광성을 갖는 도전층(108a)으로 형성한다.
또, 도 11, 도 12에 도시하는 구성 이외에도 도 1, 도 2에서 도시한 구조에 있어서, 배선(122)과 배선(126) 중 어느 한쪽에 있어서의 도전층의 적층 구조를 반대로 한 구성으로 하여도 좋다.
또, 도 11, 도 12에서는 전극(136) 및 전극(138) 위에 반도체층(112a)을 형성하는 구조(보텀 콘택트형)에 대해서 나타냈지만, 이것에 한정되지 않는다. 예를 들면, 반도체층(112a) 위에 전극(136) 및 전극(138)을 형성한 구조(채널 에치형)로 하여도 좋다(도 47 참조). 또, 도 47a는 상면도이며, 도 47b는 도 47a에 있어서의 A-B간의 단면에 대응하고 있다.
또, 도 47에 도시하는 구조에 있어서, 반도체층(112a) 위에 채널 보호막으로서 기능하는 절연층(127)을 형성한 구조(채널 보호형)로 하여도 좋다(도 46b 참조).
계속해서, 상기 실시형태 1에서 개시한 반도체 장치의 다른 구성예를 도 13에 도시한다. 도 13에 있어서, 도 13a는 상면도를 도시하고, 도 13b는 도 13a에 있어서의 A-B간의 단면에 대응하고 있다.
도 13에 도시하는 반도체 장치는 도 1, 도 2에 도시한 반도체 장치에 있어서, 반도체층(112a)을 배선(126)이 되는 도전층(108a)과 도전층(110a) 사이에 형성한 구성으로 되어 있다. 즉, 도전층(108a)을 형성한 후, 도전층(110a)을 형성하기 전에 반도체층(112a)을 형성한다.
도 13에 도시하는 바와 같이, 도전층(108a)과 도전층(110a) 사이에 반도체층(112a)을 형성함으로써, 전극(136) 및 배선(126)과, 반도체층(112a)의 접촉 면적을 증가시켜, 콘택트 저항을 저감할 수 있다.
계속해서, 상기 실시형태 1에서 개시한 반도체 장치의 다른 구성예를 도 14에 도시한다. 도 14에 있어서, 도 14a는 상면도를 도시하고, 도 14b는 도 14a에 있어서의 C-D간의 단면에 대응하고 있다.
도 14에 도시하는 반도체 장치는 배선(124)에 있어서, 유지 용량부(154)의 전극이 되는 도전층(108c)과 도전층(116)을 접속하는 경우에 형성되는 콘택트 홀(125)의 아래쪽에 위치하는 영역에, 차광성을 갖는 도전층(여기서는 도전층(104b))을 형성한 구성으로 되어 있다. 즉, 도 14에 도시하는 구성은 도 1, 도 2에 도시하는 구성에 있어서, 화소부(150)가 형성되는 영역에도, 배선(124)으로서, 투광성을 갖는 도전층(102b)과 상기 도전층(102b)보다 저항이 낮고 또한 차광성을 갖는 도전층(104b)의 적층 구조로 형성한 구조로 되어 있다.
통상, 콘택트 홀(125)을 통하여 도전층(108c)과 도전층(116)을 전기적으로 접속시킨 경우에는 콘택트 홀(125)에 기인하여 도전층(116)의 표면에 오목부가 형성된다. 그 결과, 상기 도전층(116)의 오목부 위에 형성된 액정 분자의 배치가 흐트러짐으로써, 광 누설이 생기는 경우가 있다.
그래서, 도 14에 도시하는 바와 같이, 콘택트 홀(125)의 아래쪽에 차광성을 갖는 막을 선택적으로 형성함으로써, 도전층(116)의 표면의 오목부에 의한 광 누설을 저감할 수 있다. 또한, 차광성을 갖는 막으로서, 도전층(102b)보다 저항이 낮은 도전층(104b)을 사용함으로써 배선(124)의 저항을 저감할 수 있다. 또, 도 14에 도시하는 바와 같이, 콘택트 홀(125)을 형성하는 위치를 배선(124)의 한 방향의 단부에 집약해서 형성하고, 도전층(104b)도 배선(124)의 한 방향의 단부측에 형성함으로써, 화소부(150)의 개구율을 향상시킬 수 있다.
또, 도전층(104b)의 형상은 콘택트 홀(125)의 아래쪽에 배치되는 것이라면 도 14a에 도시한 형상에 한정되지 않는다. 광 누설을 저감하는 동시에, 배선(124)의 배선 저항을 저감시키고자 하는 경우에는 도 14에 도시하는 바와 같이 배선(124)과 평행한 방향에 있어서, 도전층(104b)을 연신하여 형성하면 좋다. 이 경우, 상술한 바와 같이, 콘택트 홀(125)을 배선(124)의 한 방향의 단부측에 집약해서 형성하고, 도전층(104b)도 배선(124)의 한 방향의 단부측에 형성함으로써 화소부(150)의 개구율을 향상시킬 수 있다.
또, 광 누설을 저감하는 동시에, 화소부(150)의 개구율을 더욱 향상시키고자 하는 경우에는 배선(124)과 평행한 방향에 있어서, 도전층(104b)을 전기적으로 접속하는 것이 아니고, 콘택트 홀(125)과 중첩하는 영역에 섬 형상의 도전층(104b)을 각각 형성하면 좋다(도 15a, 도 15b 참조). 또, 도 15에 있어서, 도 15a는 상면도를 도시하고, 도 15b는 도 15a에 있어서의 C-D간의 단면에 대응하고 있다.
또, 도 15에 도시하는 바와 같이, 배선(124)에 있어서 형성되는 콘택트 홀(125)의 아래쪽에 차광막을 형성하는 동시에, 배선(124) 이외의 영역(도전층(108b)과 도전층(116)이 접속하는 영역)에 형성되는 콘택트 홀의 아래쪽에 차광막을 형성해도 좋다.
계속해서, 상기 실시형태 1에서 개시한 반도체 장치의 다른 구성예를 도 16에 도시한다. 도 16에 있어서, 도 16a는 상면도를 도시하고, 도 16b는 도 16a에 있어서의 A-B간의 단면에 대응하고 있다.
도 16에 도시하는 반도체 장치는 반도체층(112a)의 일부에 도전율이 높은 영역(n+ 영역(113a, 113b))을 형성하는 동시에, 전극(136) 및 전극(138)과, 전극(132)을 중첩시키지 않도록 형성한 구성을 나타내고 있다. n+ 영역(113a, 113b)은 반도체층(112a)에 있어서, 전극(136)과 접속하는 영역 및 전극(138)과 접속하는 영역에 형성할 수 있다. 또, n+ 영역(113a, 113b)은 전극(132)과 중첩시키도록 형성하여도 좋고, 중첩시키지 않도록 형성하여도 좋다.
n+ 영역(113a, 113b)은 반도체층(112a)에 수소를 선택적으로 첨가함으로써 형성할 수 있다. 수소는 반도체층(112a)에 있어서, 도전율을 높게 하고자 하는 부분에 첨가하면 좋다.
예를 들면, In, M, 또는 Zn을 포함하는 산화물 반도체 등을 사용하여 반도체층(112a)을 형성한 후, 반도체층(112a) 위의 일부에 레지스트 마스크(168)를 형성하고(도 36a 참조), 수소 이온을 첨가함으로써, 반도체층(112a)에 n+ 영역(113a, 113b)을 형성할 수 있다(도 36b 참조).
이와 같이, 전극(136) 및 전극(138)과, 전극(132)이 중첩하지 않도록 형성함으로써, 전극(136) 및 전극(138)과 전극(132)의 사이에 생기는 기생 용량을 억제할 수 있다.
또, 상술한 구성에 있어서는 트랜지스터(152)의 구조로서 소스와 드레인의 사이에 형성되는 채널 형성 영역의 상면 형상이 평행형인 경우를 나타냈지만, 이것에 한정되지 않는다. 그 외에도, 도 17에 도시하는 바와 같이, 채널 형성 영역의 상면도가 C자(U자)형의 트랜지스터로 하여도 좋다. 이 경우, 전극(136)으로서 기능하는 도전층(108a)을 C자 또는 U자가 되도록 형성하고, 전극(138)으로서 기능하는 도전층(108b)을 둘러싸도록 도전층(108a)을 배치할 수 있다. 이러한 구성으로 함으로써, 트랜지스터(152)의 채널 폭을 크게 할 수 있다.
또, 상술한 구성에 있어서는 배선(122)과 전기적으로 접속된 전극(132) 위에 반도체층(112a)을 형성하는 경우를 나타냈지만, 이것에 한정되지 않는다. 그 외에도, 도 21에 도시하는 바와 같이, 배선(122) 위에 반도체층(112a)을 형성한 구성으로 하여도 좋다. 이 경우, 배선(122)은 게이트 전극으로서도 기능한다. 또한, 배선(122)은 저항이 낮은 도전층(104a)으로 형성할 수 있다. 물론, 배선(122)을 투광성을 갖는 도전층(102a)과 도전층(104a)의 적층 구조로 형성해도 좋다. 또한, 도전층(104a)으로서 차광성을 갖는 도전층으로 함으로써, 채널 형성 영역이 되는 반도체층(112a)에 광이 조사되는 것을 억제할 수 있다. 이 구성은 채널을 형성하는 반도체층으로서 광에 의해 특성에 영향을 미치는 재료를 사용하는 경우에 유효하게 된다.
또, 도 37에 도시하는 바와 같이, 배선(122)을 도전층(104a)으로만 형성하여도 좋다. 또한, 배선(126)을 도전층(110a)으로만 형성하여도 좋다. 또한, 배선(124)을 도전층(104b)으로만 형성하여도 좋다.
또, 도 38에 도시하는 바와 같이, 배선(122)에 있어서, 도전층(108a)을 일부(트랜지스터(152)의 전극(132)으로서 사용하는 부분)에 선택적으로 형성한 구성으로 하여도 좋다. 또한, 동일하게, 배선(126)에 있어서, 도전층(110a)을 일부(트랜지스터(152)의 전극(136)으로서 사용하는 부분)에 선택적으로 형성한 구성으로 하여도 좋다.
또, 도 38에서는 도전층(102a)을 도전층(104a)의 하방에 형성하는 경우를 도시했지만, 도전층(102a)을 도전층(104a) 위에 형성한 구성으로 하여도 좋다(도 39 참조). 또한, 마찬가지로 도전층(108a)을 도전층(110a) 위에 형성한 구성으로 하여도 좋다(도 39 참조).
또, 상술한 구성에서는 배선(124)을 사용하여 유지 용량부(154)를 형성한 경우를 나타냈지만, 이것에 한정되지 않는다. 도 40에 도시하는 바와 같이, 배선(124)을 형성하지 않고, 도전층(108c)과, 인접하는 화소의 배선(122)을 구성하는 도전층(102a)을 유지 용량부(154)의 전극으로서 사용한 구성으로 하여도 좋다.
또, 상기 도 13 내지 도 17, 도 37 내지 도 40에서는 전극(136) 및 전극(138) 위에 반도체층(112a)을 형성하는 구조(보텀 콘택트형)에 대해서 도시했지만, 이것에 한정되지 않는다. 상기 도 45 내지 도 47에 도시한 바와 같이, 반도체층(112a) 위에 전극(136) 및 전극(138)을 형성한 구조(채널 에치형)로 하여도 좋고, 반도체층(112a) 위에 채널 보호막으로서 기능하는 절연층(127)을 형성한 구조(채널 보호형)로 하여도 좋다.
(실시형태 4)
본 실시형태에서는 상기 실시형태 1, 2와 다른 반도체 장치에 대해서, 도면을 참조하여 설명한다. 구체적으로는 1개의 화소부에 복수의 트랜지스터를 형성하는 경우에 관해서 설명한다. 또, 이하에 개시하는 반도체 장치의 구성은 많은 부분에서 상기 도 1, 도 2와 공통되어 있다. 따라서, 이하에서는 중복되는 부분은 생략하고, 다른 점에 대해서 설명한다.
본 실시형태에서 개시하는 반도체 장치의 1구성예를 도 18, 도 19에 도시한다. 도 18, 도 19에 있어서, 도 18은 상면도를 도시하고, 도 19a는 도 18에 있어서의 A-B간의 단면에 대응하고, 도 19b는 도 18에 있어서의 C-D간의 단면에 대응하고 있다.
도 18, 도 19에 도시하는 반도체 장치는 스위칭용의 트랜지스터(152), 구동용 트랜지스터(156) 및 유지 용량부(158)가 형성된 화소부(150)와, 배선(122)과, 배선(126)과, 배선(128)을 가지고 있다. 도 18, 도 19에 도시하는 구성은 예를 들면, EL 표시 장치의 화소부에 적용할 수 있다.
트랜지스터(156)는 기판(100) 위에 형성된 전극(232)과, 전극(232) 위에 형성된 절연층(106)과, 절연층(106) 위에 형성된 전극(236) 및 전극(238)과, 절연층(106) 위에 전극(232)과 겹치도록 형성되고 또한 전극(236) 및 전극(238) 위에 형성된 반도체층(112b)을 가지고 있다.
또, 전극(232)은 게이트 전극으로서 기능시킬 수 있다. 전극(236) 또는 전극(238)은 소스 전극 또는 드레인 전극으로서 기능시킬 수 있다. 반도체층(112b)은 산화물 반도체로 형성할 수 있다. 배선(128)은 전원 공급선으로서 기능시킬 수 있다. 단, 이들에 한정되지 않는다.
전극(232)은 투광성을 갖는 도전층(102c)으로 형성되어 있고, 또한 트랜지스터(152)의 전극(138(도전층(108b))과 전기적으로 접속되어 있다. 도전층(108b)과 도전층(102c)의 전기적인 접속은 도전층(117)을 통하여 행할 수 있다.
또, 도전층(117)은 도전층(116)과 동일 공정으로 형성할 수 있다. 즉, 절연층(114)을 형성한 후, 도전층(108b)에 도달하는 콘택트 홀(118a)과, 도전층(102c)에 도달하는 콘택트 홀(118b)을 형성한 후, 절연층(114) 위에 도전층(116) 및 도전층(117)을 형성한다. 콘택트 홀(118a)과 콘택트 홀(118b)은 동일 공정(같은 에칭 프로세스)으로 형성할 수 있다.
도전층(102c)은 도전층(102a)과 동일 프로세스에서 형성할 수 있다.
반도체층(112b)은 반도체층(112a)과 동일 프로세스에서 형성할 수 있다.
전극(236)은 투광성을 갖는 도전층(108d)으로 형성되어 있고, 또한 배선(128)과 전기적으로 접속되어 있다. 배선(128)은 도전층(108d)과 도전층(110b)의 적층 구조로 형성되어 있다. 또한, 전극(236)을 구성하는 도전층(108d)과, 배선(128)을 구성하는 도전층(108d)은 같은 섬(아일랜드) 형상으로 형성되어 있다.
또, 도 18, 도 19에서는 배선(128)으로서, 도전층(108d) 위에 도전층(110b)을 적층시키는 경우를 도시하였지만, 도전층(110b) 위에 도전층(108d)을 적층하여도 좋다.
또, 전극(238)은 투광성을 갖는 도전층(108e)으로 형성되어 있고, 도전층(116)과 전기적으로 접속하고 있다.
도전층(108d), 도전층(108e)은 도전층(108a) 및 도전층(108b)과 동일한 공정으로 형성할 수 있다. 또한, 도전층(110b)은 도전층(110a)과 동일한 공정으로 형성할 수 있다.
유지 용량부(158)는 절연층(106)을 유전체로 하고, 투광성을 갖는 도전층(102c)과 투광성을 갖는 도전층(108d)을 전극으로 하여 구성되어 있다. 또한, 도전층(102c)은 트랜지스터(152)의 전극(138)에 전기적으로 접속되어 있다.
이상과 같이, 트랜지스터(152), 트랜지스터(156) 및 유지 용량부(158)를, 투광성을 갖는 재료로 형성함으로써, 트랜지스터(152, 156)가 형성된 영역 및 유지 용량부(158)가 형성된 영역에 있어서 광을 투과시킬 수 있기 때문에, 화소부(150)의 개구율을 향상시킬 수 있다. 또한, 배선(122), 배선(126), 배선(128)의 일부를 저항율이 낮은 금속 재료로 이루어지는 도전층으로 형성함으로써, 배선 저항을 저감하고, 소비전력을 저감할 수 있다.
또, 게이트 배선을 구성하는 도전층(104a), 소스 배선을 구성하는 도전층(110a) 및 배선(128)을 구성하는 도전층(110b)을, 차광성을 갖는 금속 재료를 사용하여 형성함으로써, 배선 저항을 저감하는 동시에 인접하는 화소부끼리의 사이를 차광할 수 있다. 즉, 행방향에 배치된 게이트 배선과, 열방향에 배치된 소스 배선 및 배선(128)에 의해, 블랙 매트릭스를 사용하지 않고 화소간의 틈을 차광할 수 있다.
또, 도 18, 도 19에서는 도전층(108b)과 도전층(102c)의 전기적인 접속을 도전층(117)을 통하여 행하는 경우를 나타냈지만, 이것에 한정되지 않는다. 예를 들면, 도 20에 도시하는 바와 같이, 절연층(106)에 형성된 콘택트 홀(119)을 통하여 도전층(102c)과 도전층(108b)을 전기적으로 접속해도 좋다. 이 경우, 절연층(106)에 콘택트 홀(119)을 형성한 후, 도전층(108b)을 형성하면 좋다. 도 20에 도시하는 구조에서는 도전층(108b)과 도전층(102c)의 접속 영역의 상방에도 도전층(116)을 배치할 수 있다.
또, 본 실시형태에서는 화소부(150)에 2개의 트랜지스터를 형성하는 경우를 나타냈지만, 이것에 한정되지 않는다. 3개 이상의 트랜지스터를 병렬 또는 직렬로 하여 배치할 수도 있다.
본 실시형태에서는 트랜지스터의 구조를 보텀 콘택트형으로 하는 경우에 대해서 나타냈지만, 이것에 한정되지 않는다. 트랜지스터의 구조를 채널 에치형으로 하여도 좋고, 채널 보호형으로 하여도 좋다.
(실시형태 5)
본 실시형태에서는 반도체 장치의 일 형태인 표시 장치에 있어서, 동일 기판 위에 박막 트랜지스터를 사용하여 적어도 구동 회로의 일부와 화소부를 형성하는 경우에 대해서 이하에 설명한다.
표시 장치의 일 예인 액티브 매트릭스형 액정 표시 장치의 블록도의 일 예를 도 22a에 도시한다. 도 22a에 도시하는 표시 장치는 기판(5300) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5301)와, 각 화소를 선택하는 주사선 구동 회로(5302)와, 선택된 화소에 대한 비디오 신호의 입력을 제어하는 신호선 구동 회로(5303)를 가진다.
도 22b에 도시하는 발광 표시 장치는 기판(5400) 위에 표시 소자를 구비한 화소를 복수 갖는 화소부(5401)와, 각 화소를 선택하는 제 1 주사선 구동 회로(5402) 및 제 2 주사선 구동 회로(5404)와, 선택된 화소에 대한 비디오 신호의 입력을 제어하는 신호선 구동 회로(5403)를 가진다.
도 22b에 도시하는 발광 표시 장치의 화소에 입력되는 비디오 신호를 디지털 형식으로 하는 경우, 화소는 트랜지스터의 온과 오프의 전환에 의해, 발광 또는 비발광의 상태가 된다. 따라서, 면적 계조법 또는 시간 계조법을 사용하여 계조의 표시를 행할 수 있다. 면적 계조법은 1화소를 복수의 부화소로 분할하고, 각각 부화소를 독립으로 비디오 신호에 기초하여 구동시킴으로써, 계조 표시를 행하는 구동법이다. 또 시간 계조법은 화소가 발광하는 기간을 제어함으로써, 계조 표시를 행하는 구동법이다.
발광 소자는 액정 소자 등과 비교하여 응답 속도가 높으므로, 액정 소자보다도 시간 계조법에 적합하다. 시간 계조법으로 표시를 행하는 경우, 1 프레임 기간을 복수의 서브 프레임 기간으로 분할한다. 그리고 비디오 신호에 따라, 각 서브 프레임 기간에 있어서 화소의 발광 소자를 발광 또는 비발광의 상태로 한다. 복수의 서브 프레임 기간으로 분할함으로써, 1 프레임 기간 동안에 화소가 발광하는 기간의 합계의 길이를 비디오 신호에 의해 제어할 수 있고, 계조를 표시할 수 있다.
또, 도 22b에 도시하는 발광 표시 장치에서는 하나의 화소에 2개의 스위칭용 TFT를 배치하는 경우이며, 한쪽의 스위칭용 TFT의 게이트 배선인 제 1 주사선에 입력되는 신호를 제 1 주사선 구동 회로(5402)에서 생성하고, 다른쪽의 스위칭용 TFT의 게이트 배선인 제 2 주사선에 입력되는 신호를 제 2 주사선 구동 회로(5404)에서 생성하는 예를 개시하였지만, 제 1 주사선에 입력되는 신호와, 제 2 주사선에 입력되는 신호를 함께 1개의 주사선 구동 회로에서 생성하도록 해도 좋다. 또한, 예를 들면, 1개의 화소가 갖는 스위칭용 TFT의 수에 따라, 스위칭 소자의 동작을 제어하기 위해서 사용되는 주사선이, 각 화소에 복수 형성될 수도 있다. 이 경우, 복수의 주사선에 입력되는 신호를 모두 1개의 주사선 구동 회로에서 생성해도 좋고, 복수의 각 주사선 구동 회로에서 생성해도 좋다.
액정 표시 장치의 화소부에 배치하는 박막 트랜지스터는 실시형태 1 내지 4에 따라서 형성할 수 있다. 또한, 실시형태 1 내지 4에 개시하는 박막 트랜지스터는 n채널형 TFT이기 때문에, 구동 회로 중, n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성한다.
또, 발광 표시 장치에 있어서도, 구동 회로 중, n채널형 TFT로 구성할 수 있는 구동 회로의 일부를 화소부의 박막 트랜지스터와 동일 기판 위에 형성할 수 있다. 또한, 신호선 구동 회로 및 주사선 구동 회로를 실시형태 1 내지 4에 개시하는 n채널형 TFT만으로 제작하는 것도 가능하다.
또, 보호 회로나 게이트 드라이버나 소스 드라이버 등의 주변 구동 회로 부분에서는 트랜지스터에 있어서, 광을 투과시킬 필요가 없다. 따라서, 화소부분은 트랜지스터나 용량 소자에 있어서 광을 투과시켜, 주변 구동 회로 부분에서는 트랜지스터에 있어서 광을 투과시키지 않아도 좋다.
도 23a는 다계조 마스크를 사용하지 않고 박막 트랜지스터를 형성한 경우의 구동부 및 화소부의 박막 트랜지스터를 도시하고, 도 23b는 다계조 마스크를 사용하여 형성한 경우의 구동부 및 화소부의 박막 트랜지스터를 도시하고 있다.
다계조 마스크를 사용하지 않고 박막 트랜지스터를 형성하는 경우에는 구동부의 트랜지스터에 있어서, 게이트 전극으로서 도전층(102a)보다 도전율이 높은 도전층(104a)으로 형성하고, 소스 전극 및 드레인 전극으로서, 도전층(108a)보다 도전율이 높은 도전층(110a)으로 형성할 수 있다. 또한, 구동부에 있어서는 게이트 배선을 도전층(104a)으로 형성하고, 소스 배선을 도전층(110a)으로 형성할 수 있다.
다계조 마스크를 사용하여 박막 트랜지스터를 형성하는 경우에는 구동부의 트랜지스터에 있어서, 게이트 전극으로서 도전층(102a)과 도전층(104a)의 적층 구조로 형성하고, 소스 전극으로서 도전층(108a)과 도전층(110a)의 적층 구조로 형성하고, 드레인 전극으로서 도전층(108b)과 도전층(110a)의 적층 구조로 형성할 수 있다.
또, 도 23에 있어서, 화소부의 트랜지스터는 상기 실시형태에서 개시한 구성으로 할 수 있다.
또, 상술한 구동 회로는 액정 표시 장치나 발광 표시 장치에 한하지 않고, 스위칭 소자와 전기적으로 접속하는 소자를 이용하여 전자 잉크를 구동시키는 전자페이퍼에 사용하여도 좋다. 전자페이퍼는 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리고 있고, 종이와 같은 읽기 용이함을 실현하고, 다른 표시 장치와 비교하여 소비전력을 억제하고, 또한, 박형, 경량으로 하는 것이 가능하다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절하게 조합하여 행하는 것이 가능하다.
(실시형태 6)
본 실시형태에서는 박막 트랜지스터를 화소부, 또한 구동 회로에 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 함)를 제작하는 경우에 대해서 설명한다. 또한, 박막 트랜지스터를 구동 회로의 일부 또는 전체를 화소부와 같은 기판 위에 일체 형성하고, 시스템 온 패널을 형성할 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence)소자, 유기 EL 소자 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화되는 표시매체도 적용할 수 있다.
또, 표시 장치는 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 형성한 상태에 있는 모듈을 포함한다. 또 표시 장치는 상기 표시 장치를 제작하는 과정에 있어서의, 표시 소자가 완성되기 전의 일 형태에 상당하는 소자 기판에 관하여, 상기 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 소자 기판은 구체적으로는 표시 소자의 화소 전극만이 형성된 상태이어도 좋고, 화소 전극이 되는 도전막을 성막한 후이며, 에칭하여 화소 전극을 형성하기 전의 상태이어도 좋고, 모든 형태가 적합하다.
또, 본 명세서 중에 있어서의 표시 장치는 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치 포함함)을 가리킨다. 또한, 커넥터, 예를 들면 FPC(F1exible printed circuit) 또는 TAB(Tape AutomatedBonding) 테이프 또는 TCP(Tape Carrier Package)가 장착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 형성된 모듈, 또는 표시 소자에 COG(Chip On Glass) 방식에 의해 IC(집적 회로)가 직접 형성된 모듈도 모두 표시 장치에 포함하기로 한다.
본 실시형태에서는 반도체 장치로서 액정 표시 장치의 예를 도시한다. 우선, 반도체 장치의 일 형태에 상당하는 액정 표시 패널의 외관 및 단면에 대해서, 도 24를 참조하여 설명한다. 도 24는 제 1 기판(4001) 위에 형성된 In-Ga-Zn-O계 비단결정막을 반도체층으로서 포함하는 신뢰성이 높은 박막 트랜지스터(4010, 4011), 및 액정 소자(4013)를, 제 2 기판(4006)과의 사이에 씨일재(4005)에 의해 밀봉한 패널의 상면도이며, 도 24b는 도 24a1, a2의 M-N에 있어서의 단면도에 상당한다.
제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 하여, 씨일재(4005)가 형성되어 있다. 또 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성되어 있다. 따라서 화소부(4002)와, 주사선 구동 회로(4004)는 제 1 기판(4001)과 씨일재(4005)와 제 2 기판(4006)에 의해, 액정층(4008)과 함께 밀봉되어 있다. 또 제 1 기판(4001) 위의 씨일재(4005)에 의해 둘러싸여 있는 영역은 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장되어 있다.
또, 별도 형성한 구동 회로의 접속 방법은 특히 한정되는 것이 아니고, COG 방법, 와이어 본딩 방법, 또는 TAB 방법 등을 이용할 수 있다. 도 24a1은 COG 방법에 의해 신호선 구동 회로(4003)를 형성하는 예이며, 도 24a2는 TAB 방법에 의해 신호선 구동 회로(4003)를 형성하는 예이다.
또, 제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)는 박막 트랜지스터를 복수 가지고 있고, 도 24b에서는 화소부(4002)에 포함되는 박막 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(40101)를 예시하고 있다. 박막 트랜지스터(4010, 4011) 위에는 절연층(4020, 4021)이 형성되어 있다.
박막 트랜지스터(4010, 4011)는 In-Ga-Zn-O계 비단결정막을 반도체층으로서 포함하는 신뢰성이 높은 박막 트랜지스터를 적용할 수 있다. 본 실시형태에서, 박막 트랜지스터(4010, 4011)는 n채널형 박막 트랜지스터다.
또, 액정 소자(4013)가 갖는 화소 전극층(4030)은 박막 트랜지스터(4010)와 전기적으로 접속되어 있다. 그리고 액정 소자(4013)의 대향 전극층(4031)은 제 2 기판(4006) 위에 형성되어 있다. 화소 전극층(4030)과 대향 전극층(4031)과 액정층(4008)이 겹쳐 있는 부분이 액정 소자(4013)에 상당한다. 또, 화소 전극층(4030), 대향 전극층(4031)은 각각 배향막으로서 기능하는 절연층(4032, 4033)이 형성되고, 절연층(4032, 4033)을 개재하여 액정층(4008)을 협지하고 있다.
또, 제 1 기판(4001), 제 2 기판(4006)으로서는 유리, 금속(대표적으로는 스테인리스), 세라믹스, 플라스틱을 사용할 수 있다. 플라스틱으로서는 FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드) 필름, 폴리에스테르 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄호일을 PVF 필름이나 폴리에스테르 필름의 사이로 한 구조의 시트를 사용할 수도 있다.
또, 4035는 절연막을 선택적으로 에칭하는 것으로 얻어지는 기둥형의 스페이서이며, 화소 전극층(4030)과 대향 전극층(4031)의 사이의 거리(셀 갭)를 제어하기 위해서 형성되어 있다. 또 구형(球形)의 스페이서를 사용하여도 좋다. 또한, 대향 전극층(4031)은 박막 트랜지스터(4010)와 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다. 공통 접속부를 사용하여, 한 쌍의 기판간에 배치되는 도전성 입자에 의하여 대향 전극층(4031)과 공통 전위선을 전기적으로 접속할 수 있다. 또, 도전성 입자는 씨일재(4005)에 함유시킨다.
또, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온시키면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은 좁은 온도 범위에서밖에 발현되지 않기 때문에, 온도 범위를 개선하기 위해서 5중량% 이상의 카이랄제를 혼합시킨 액정 조성물을 사용하여 액정층(4008)에 사용한다. 블루상을 나타내는 액정과 카이랄제를 포함하는 액정 조성물은 응답 속도가 10㎲ 내지 100㎲로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다.
또, 본 실시형태에서 개시하는 액정 표시 장치는 투과형 액정 표시 장치의 예이지만, 액정 표시 장치는 반사형 액정 표시 장치라도, 반투과형 액정 표시 장치라도 적용할 수 있다.
또, 본 실시형태에서 개시하는 액정 표시 장치에서는 기판의 외측(시인측)에 편광판을 형성하고, 내측에 착색층, 표시 소자에 사용하는 전극층의 순서로 형성하는 예를 나타내지만, 편광판은 기판의 내측에 형성해도 좋다. 또한, 편광판과 착색층의 적층 구조도 본 실시형태에 한정되지 않고, 편광판 및 착색층의 재료나 제작 공정 조건에 따라 적당히 설정하면 좋다. 또한, 블랙 매트릭스로서 기능하는 차광막을 형성해도 좋다.
또, 본 실시형태에서는 박막 트랜지스터의 표면 요철을 저감하기 위해서, 및 박막 트랜지스터의 신뢰성을 향상시키기 위해서, 박막 트랜지스터를 보호막이나 평탄화 절연막으로서 기능하는 절연층(절연층(4020), 절연층(4021))으로 덮는 구성으로 되어 있다. 또, 보호막은 대기 중에 부유하는 유기물이나 금속물, 수증기 등의 오염 불순물의 침입을 막기 위한 것이고, 치밀한 막이 바람직하다. 보호막은 스퍼터법을 사용하여, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 또는 질화산화알루미늄막의 단층, 또는 적층으로 형성하면 좋다. 본 실시형태에서는 보호막을 스퍼터법으로 형성하는 예를 개시하지만, 특히 한정되지 않고 여러가지 방법으로 형성하면 좋다.
여기서는 보호막으로서 적층 구조의 절연층(4020)을 형성한다. 여기에서는 절연층(4020)의 일층째로서, 스퍼터법을 사용하여 산화실리콘막을 형성한다. 보호막으로서 산화실리콘막을 사용하면, 소스 전극층 및 드레인 전극층으로서 사용하는 알루미늄막의 힐록 방지에 효과가 있다.
또, 보호막의 2층째로서 절연층을 형성한다. 여기에서는 절연층(4020)의 2층째로서, 스퍼터법을 사용하여 질화실리콘막을 형성한다. 보호막으로서 질화실리콘막을 사용하면, 나트륨 등의 가동 이온이 반도체 영역 중에 침입하여, TFT의 전기 특성을 변화시키는 것을 억제할 수 있다.
또, 보호막을 형성한 후에, 반도체층의 어닐(300℃ 내지 400℃)을 행하여도 좋다.
또, 평탄화 절연막으로서 절연층(4021)을 형성한다. 절연층(4021)으로서는 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의, 내열성을 갖는 유기 재료를 사용할 수 있다. 또 상기 유기 재료 외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등을 사용할 수 있다. 또, 이들의 재료로 형성되는 절연막을 복수 적층시키는 것으로, 절연층(4021)을 형성하여도 좋다.
또 실록산계 수지는 실록산계 재료를 출발 재료로서 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는 치환기로서는 유기기(예를 들면 알킬기나 아릴기)나 플루오로기를 사용해도 좋다. 또한, 유기기는 플루오로기를 가져도 좋다.
절연층(4021)의 형성법은 특히 한정되지 않고, 그 재료에 따라서, 스퍼터법, SOG법, 스핀 코트, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다. 절연층(4021)을 재료액을 사용하여 형성하는 경우, 베이크하는 공정에서 동시에, 반도체층의 어닐(300℃ 내지 400℃)을 행하여도 좋다. 절연층(4021)의 소성 공정과 반도체층의 어닐을 겸하는 것으로 효율적으로 반도체 장치를 제작하는 것이 가능해진다.
화소 전극층(4030), 대향 전극층(4031)은 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 함), 인듐아연산화물, 산화규소를 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또, 화소 전극층(4030), 대향 전극층(4031)으로서, 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 조성물을 사용하여 형성한 화소 전극은 파장 550nm에 있어서의 투과율이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항율이 O.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자로서는 소위 π전자 공액계 도전성 고분자가 사용할 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 이들의 2종 이상의 공중합체 등을 들 수 있다.
또 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는 FPC(4018)로부터 공급되고 있다.
본 실시형태에서는 접속 단자 전극(4015)이 액정 소자(4013)가 갖는 화소 전극층(4030)과 같은 도전막으로 형성되고, 단자 전극(4016)은 박막 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성되어 있다.
접속 단자 전극(4015)은 FPC(4018)가 갖는 단자와, 이방성 도전막(4019)을 통하여 전기적으로 접속되어 있다.
또 도 24에 있어서는, 신호선 구동 회로(4003)를 별도 형성하고, 제 1 기판(4001)에 실장되어 있는 예를 개시하였지만, 본 실시형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장해도 좋다.
도 25는 반도체 장치의 일 형태에 상당하는 액정 표시 모듈에 TFT 기판(2600)을 사용하여 구성하는 일 예를 개시하고 있다.
도 25는 액정 표시 모듈의 일 예이며, TFT 기판(2600)과 대향 기판(2601)이 씨일재(2602)에 의해 고착되고, 그 사이에 TFT 등을 포함하는 소자층(2603), 액정층을 포함하는 표시 소자(2604), 착색층(2605)이 형성되어 표시 영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 행하는 경우에 필요하며, RGB 방식의 경우에는 빨강, 초록, 파랑 각 색에 대응한 착색층이 각 화소에 대응하여 형성되어 있다. TFT 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606), 편광판(2607), 확산판(2613)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의해 구성되고, 회로 기판(2612)은 플렉시블 배선 기판(2609)에 의해 TFT 기판(2600)의 배선 회로부(2608)와 접속되고, 컨트롤 회로나 전원 회로 등의 외부 회로가 내장되어 있다. 또 편광판과 액정층의 사이에 위상차판을 가진 상태로 적층하여도 좋다.
액정 표시 모듈에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 등을 사용할 수 있다.
이상의 공정에 의해, 반도체 장치로서 신뢰성이 높은 액정 표시 장치를 제작할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적당히 조합하여 행하는 것이 가능하다.
(실시형태 7)
본 실시형태에서는 반도체 장치의 일 예로서 전자페이퍼를 도시한다.
도 26은 반도체 장치의 일 예로서 액티브 매트릭스형의 전자페이퍼를 도시한다. 반도체 장치에 사용되는 박막 트랜지스터(581)로서는 상기 실시형태 1 내지 3에서 개시하는 박막 트랜지스터와 동일하게 제작할 수 있다.
도 26의 전자페이퍼는 트위스트 볼 표시 방식을 사용한 표시 장치의 예이다. 트위스트 볼 표시 방식은 흰색과 흑색으로 나누어 칠해진 구형 입자를 표시 소자에 사용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시킴으로써, 구형입자의 방향을 제어하고, 표시를 행하는 방법이다.
기판(580) 위에 형성된 박막 트랜지스터(581)는 보텀 게이트 구조의 박막 트랜지스터이며, 소스 전극층 또는 드레인 전극층이 제 1 전극층(587)과, 절연층(583, 584, 585)에 형성된 콘택트 홀을 통하여 전기적으로 접속하고 있다. 제 1 전극층(587)과 제 2 전극층(588)의 사이에는 흑색 영역(590a) 및 백색 영역(590b)을 가지고, 주위에 액체만으로 채워져 있는 캐비티(594)를 포함하는 구형입자(589)가 형성되어 있고, 구형입자(589)의 주위는 수지 등의 충전재(595)가 형성되어 있다(도 26 참조). 도 26에 있어서는 제 1 전극층(587)이 화소 전극에 상당하고, 제 2 전극층(588)이 공통 전극에 상당한다. 제 2 전극층(588)은 박막 트랜지스터(581)와 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다. 상기 실시형태에 개시하는 공통 접속부를 사용하여, 한 쌍의 기판간에 배치되는 도전성 입자를 통하여, 기판(596)에 형성된 제 2 전극층(588)과 공통 전위선을 전기적으로 접속할 수 있다.
또, 트위스트 볼 대신에, 전기 영동 소자를 사용하는 것도 가능하다. 그 경우, 투명한 액체와, 정으로 대전한 흰색 미립자와 음으로 대전한 검은색 미립자를 봉입한 직경 10㎛ 내지 200㎛ 정도의 마이크로캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 형성되는 마이크로캡슐은 제 1 전극층과 제 2 전극층에 의해, 전장이 주어지면, 흰색 미립자와, 검은색 미립자가 반대의 방향으로 이동하고, 흰색 또는 흑색을 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기 영동 표시 소자이며, 일반적으로 전자페이퍼라고 불리고 있다. 전기 영동 표시 소자는 액정 표시 소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또 소비전력이 작고, 어둑어둑한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않는 경우에도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파 발신원으로부터 표시 기능이 있는 반도체 장치(단지 표시 장치, 또는 표시 장치를 구비하는 반도체 장치라고도 함)를 멀리한 경우에도, 표시된 상을 보존해 두는 것이 가능해진다.
이상과 같이, 반도체 장치로서 신뢰성이 높은 전자페이퍼를 제작할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적당히 조합하여 실시하는 것이 가능하다.
(실시형태 8)
본 실시형태에서는 반도체 장치로서 발광 표시 장치의 예를 도시한다. 표시 장치가 갖는 표시 소자로서는 여기에서는 일렉트로루미네선스를 이용하는 발광 소자를 사용하여 나타낸다. 일렉트로루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불리고 있다.
유기 EL 소자는 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되어, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 돌아갈 때에 발광한다. 이러한 메커니즘 때문에, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이며, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너 업셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층으로 끼우고, 또 그것을 전극으로 끼운 구조이며, 발광 메커니즘은 금속 이온의 내각 전자 변이를 이용하는 국재형 발광이다. 또, 여기에서는 발광 소자로서 유기 EL 소자를 참조하여 설명한다.
도 27은 반도체 장치의 일 예로서 디지털 시간 계조 구동을 적용 가능한 화소 구성의 일 예를 개시하는 도면이다.
디지털 시간 계조 구동을 적용 가능한 화소의 구성 및 화소의 동작에 대해서 설명한다. 여기에서는 산화물 반도체층(In-Ga-Zn-O계 비단결정막)을 채널 형성 영역에 사용하는 n채널형의 트랜지스터를 1개의 화소에 2개 사용하는 예를 도시한다.
도 27a에 도시하는 화소(6400)는 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 용량 소자(6403)를 가지고 있다. 스위칭용 트랜지스터(6401)는 게이트가 주사선(6406)에 접속되고, 제 1 전극(소스 전극 및 드레인 전극의 한 방향)이 신호선(6405)에 접속되고, 제 2 전극(소스 전극 및 드레인 전극의 다른쪽)이 구동용 트랜지스터(6402)의 게이트에 접속되어 있다. 구동용 트랜지스터(6402)는 게이트가 용량 소자(6403)를 통하여 전원선(6407)에 접속되고, 제 1 전극이 전원선(6407)에 접속되고, 제 2 전극이 발광 소자(6404)의 제 1 전극(화소 전극)에 접속되어 있다. 발광 소자(6404)의 제 2 전극은 공통 전극(6408)에 상당한다.
또, 발광 소자(6404)의 제 2 전극(공통 전극(6408))에는 저전원 전위가 설정되어 있다. 또, 저전원 전위는 전원선(6407)에 설정되는 고전원 전위를 기준으로 하여 저전원 전위<고전원 전위를 충족시키는 전위이며, 저전원 전위에서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원 전위와 저전원 전위의 전위차를 발광 소자(6404)에 인가하여, 발광 소자(6404)에 전류를 흘려보내서 발광 소자(6404)를 발광시키기 위해서, 고전원 전위와 저전원 전위의 전위차가 발광 소자(6404)의 순방향 임계값 전압 이상이 되도록 각각의 전위를 설정한다.
단, 이것에 한정되지 않고, 제 2 전극에 고전원 전위를 설정하고, 전원선(6407)에 저전원 전위를 설정해도 좋다.
또, 용량 소자(6403)는 구동용 트랜지스터(6402)의 게이트 용량을 대용하여 생략하는 것도 가능하다. 구동용 트랜지스터(6402)의 게이트 용량에 대해서는 채널 영역과 게이트 전극의 사이에서 용량이 형성되어도 좋다.
여기서, 전압 입력 전압 구동 방식의 경우에는 구동용 트랜지스터(6402)의 게이트에는 구동용 트랜지스터(6402)가 충분히 온되거나, 오프되는 2가지의 상태가 되도록 비디오 신호를 입력한다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작시킨다. 구동용 트랜지스터(6402)는 선형 영역에서 동작시키기 위해서, 전원선(6407)의 전압보다도 높은 전압을 구동용 트랜지스터(6402)의 게이트에 가한다. 또, 신호선(6405)에는(전원선 전압+구동용 트랜지스터(6402)의 Vth) 이상의 전압을 가한다.
또, 디지털 시간 계조 구동 대신에, 아날로그 계조 구동을 행하는 경우, 신호의 입력을 다르게 하는 것으로, 도 27과 같은 화소 구성을 사용할 수 있다.
아날로그 계조 구동을 행하는 경우, 구동용 트랜지스터(6402)의 게이트에 발광 소자(6404)의 순방향 전압+구동용 트랜지스터(6402)의 Vth 이상의 전압을 가한다. 발광 소자(6404)의 순방향 전압은 원하는 휘도로 하는 경우의 전압을 가리키고 있고, 적어도 순방향 임계값 전압을 포함한다. 또, 구동용 트랜지스터(6402)가 포화 영역에서 동작하는 비디오 신호를 입력하는 것으로, 발광 소자(6404)에 전류를 흘릴 수 있다. 구동용 트랜지스터(6402)를 포화 영역에서 동작시키기 위해서, 전원선(6407)의 전위는 구동용 트랜지스터(6402)의 게이트 전위보다도 높게 한다. 비디오 신호를 아날로그로 하는 것으로, 발광 소자(6404)에 비디오 신호에 따른 전류를 흘리고, 아날로그 계조 구동을 행할 수 있다.
또, 본 실시형태에서 개시하는 화소 구성은 이것에 한정되지 않는다. 도 27a에 도시하는 화소에 새롭게 스위치, 저항 소자, 용량 소자, 트랜지스터 또는 논리 회로 등을 추가해도 좋다. 예를 들면, 도 27b에 도시하는 구성으로 하여도 좋다. 도 27b에 도시하는 화소(6420)는 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402), 발광 소자(6404) 및 용량 소자(6423)를 가지고 있다. 스위칭용 트랜지스터(6401)는 게이트가 주사선(6406)에 접속되고, 제 1 전극(소스 전극 및 드레인 전극의 한 방향)이 신호선(6405)에 접속되고, 제 2 전극(소스 전극 및 드레인 전극의 다른쪽)이 구동용 트랜지스터(6402)의 게이트에 접속되어 있다. 구동용 트랜지스터(6402)는 게이트가 용량 소자(6423)를 통하여 발광 소자(6404)의 제 1 전극(화소 전극)에 접속되고, 제 1 전극이 펄스 전압을 인가하는 배선(6426)에 접속되고, 제 2 전극이 발광 소자(6404)의 제 1 전극에 접속되어 있다. 발광 소자(6404)의 제 2 전극은 공통 전극(6408)에 상당한다. 물론, 이 구성에 대하여, 새롭게 스위치, 저항 소자, 용량 소자, 트랜지스터 또는 논리 회로 등을 추가해도 좋다.
다음에, 발광 소자의 구성에 대해서, 도 28을 참조하여 설명한다. 여기에서는 구동용 TFT가 n형인 경우를 예로 들고, 화소의 단면 구조에 대해서 설명한다. 도 28a, 28b, 28c의 반도체 장치에 사용되는 구동용 TFT인 TFT(7001, 7011, 7021)는 상기 실시형태에서 개시하는 박막 트랜지스터와 동일하게 제작할 수 있고, In-Ga-Zn-O계 비단결정막을 반도체층으로서 포함하는 신뢰성이 높은 박막 트랜지스터다.
발광 소자는 발광을 추출하기 위해서 양극 또는 음극의 적어도 한쪽이 투명하면 좋다. 그리고, 기판 위에 박막 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대측의 면으로부터 발광을 추출하는 상면 사출이나, 기판측의 면으로부터 발광을 추출하는 하면 사출이나, 기판측 및 기판과는 반대측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 화소 구성은 어느 사출 구조의 발광 소자에나 적용할 수 있다.
상면 사출 구조의 발광 소자에 대해서 도 28a를 참조하여 설명한다.
도 28a에, 구동용 TFT인 TFT(7001)가 n형이고, 발광 소자(7002)로부터 발생하는 광이 양극(7005)측으로 통과하는 경우의, 화소의 단면도를 도시한다. 도 28a에서는 발광 소자(7002)의 음극(7003)과 구동용 TFT인 TFT(7001)가 전기적으로 접속되어 있고, 음극(7003) 위에 발광층(7004), 양극(7005)이 차례로 적층되어 있다. 음극(7003)은 일함수가 작고, 게다가 광을 반사하는 도전막이면 여러가지 재료를 사용할 수 있다. 예를 들면, Ca, Al, CaF, MgAg, AlLi 등이 바람직하다. 그리고 발광층(7004)은 단수의 층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 복수의 층으로 구성되어 있는 경우, 음극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층한다. 또 이들의 층을 모두 형성할 필요는 없다. 양극(7005)은 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성하고, 예를 들면 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 나타냄), 인듐아연산화물, 산화규소를 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 도전막을 사용해도 좋다.
음극(7003) 및 양극(7005)으로 발광층(7004)을 끼우고 있는 영역이 발광 소자(7002)에 상당한다. 도 28a에 도시한 화소의 경우, 발광 소자(7002)로부터 발생하는 광은 화살표로 도시하는 바와 같이 양극(7005)측에 사출된다.
또, 상기 구성에 있어서, 발광층(7004)의 막 두께를 조정함으로써 마이크로캐비티 구조로 하여도 좋다. 마이크로캐비티 구조를 채용함으로써 색순도를 향상시킬 수 있다. 또한, 복수의 발광층(7004)이 각각 다른 색(예를 들면, RGB)을 발광하는 경우에는 색마다 발광층(7004)의 막 두께를 조정하여 마이크로캐비티 구조로 하는 것이 바람직하다.
또, 상기 구성에 있어서, 양극(7005) 위에 산화실리콘, 질화실리콘 등의 절연막을 형성해도 좋다. 이것에 의해, 발광층의 열화를 억제할 수 있다.
다음에, 하면 사출 구조의 발광 소자에 대해서 도 28b를 참조하여 설명한다. 구동용 TFT(7011)가 n형이고, 발광 소자(7012)로부터 발생하는 광이 음극(7013)측에 사출되는 경우의, 화소의 단면도를 도시한다. 도 28b에서는 구동용 TFT(7011)와 전기적으로 접속된 투광성을 갖는 도전막(7017) 위에, 발광 소자(7012)의 음극(7013)이 성막되어 있고, 음극(7013) 위에 발광층(7014), 양극(7015)이 차례로 적층되어 있다. 또, 양극(7015)이 투광성을 갖는 경우, 양극 위를 덮도록, 광을 반사 또는 차폐하기 위한 차폐막(7016)이 성막되어 있어도 좋다. 음극(7013)은 도 28a의 경우와 마찬가지로, 일함수가 작은 도전성 재료이면 여러가지 재료를 사용할 수 있다. 단 그 막 두께는 광을 투과하는 정도(바람직하게는 5nm 내지 30nm 정도)로 한다. 예를 들면 20nm의 막 두께를 갖는 알루미늄막을, 음극(7013)으로서 사용할 수 있다. 그리고 발광층(7014)은 도 28a와 마찬가지로, 단수의 층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7015)은 광을 투과할 필요는 없지만, 도 28a와 마찬가지로, 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다. 그리고 차폐막(7016)은 예를 들면 광을 반사하는 금속 등을 사용할 수 있지만, 금속막에 한정되지 않는다. 예를 들면 흑색의 안료를 첨가한 수지 등을 사용할 수도 있다.
음극(7013) 및 양극(7015)으로, 발광층(7014)을 끼우고 있는 영역이 발광 소자(7012)에 상당한다. 도 28b에 도시한 화소의 경우, 발광 소자(7012)로부터 발생하는 광은 화살표로 도시하는 바와 같이 음극(7013)측에 사출된다.
다음에, 양면 사출 구조의 발광 소자에 대해서, 도 28c를 참조하여 설명한다. 도 28c에서는 구동용 TFT(7021)와 전기적으로 접속된 투광성을 갖는 도전막(7027) 위에, 발광 소자(7022)의 음극(7023)이 성막되어 있고, 음극(7023) 위에 발광층(7024), 양극(7025)이 차례로 적층되어 있다. 음극(7023)은 도 28a의 경우와 마찬가지로, 일함수가 작은 도전성 재료이면 여러가지 재료를 사용할 수 있다. 단 그 막 두께는 광을 투과하는 정도로 한다. 예를 들면 20nm의 막 두께를 갖는 Al을, 음극(7023)으로서 사용할 수 있다. 그리고 발광층(7024)은 도 28a와 마찬가지로, 단수의 층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7025)은 도 28a와 마찬가지로, 광을 투과하는 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다.
음극(7023)과, 발광층(7024)과, 양극(7025)이 겹쳐 있는 부분이 발광 소자(7022)에 상당한다. 도 28c에 도시한 화소의 경우, 발광 소자(7022)로부터 발생하는 광은 화살표로 도시하는 바와 같이 양극(7025)측과 음극(7023)측의 양쪽에 사출된다.
또, 여기에서는 발광 소자로서 유기 EL 소자에 대해서 설명했지만, 발광 소자로서 무기 EL 소자를 형성하는 것도 가능하다.
또 본 실시형태에서는 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)와 발광 소자가 전기적으로 접속되어 있는 예를 나타냈지만, 구동용 TFT와 발광 소자의 사이에 전류 제어용 TFT가 접속되어 있는 구성이어도 좋다.
또 본 실시형태에서 개시하는 반도체 장치는 도 28에 도시한 구성에 한정되는 것이 아니고, 각종 변형이 가능하다.
다음에, 반도체 장치의 일 형태에 상당하는 발광 표시 패널(발광 패널이라고도 함)의 외관 및 단면에 대해서, 도 29를 참조하여 설명한다. 도 29a는 제 1 기판(4051) 위에 형성된 In-Ga-Zn-O계 비단결정막을 반도체층으로서 포함하는 신뢰성이 높은 박막 트랜지스터(4509, 4510) 및 발광 소자(4511)를, 제 2 기판(4506)과의 사이에 씨일재(4505)에 의해 밀봉한 패널의 상면도이며, 도 29b는 도 29a의 H-I에 있어서의 단면도에 상당한다.
제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)를 둘러싸도록 하여, 씨일재(4505)가 형성되어 있다. 또 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b) 위에 제 2 기판(4506)이 형성되어 있다. 따라서 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 제 1 기판(4501)과 씨일재(4505)와 제 2 기판(4506)에 의해, 충전재(4507)와 함께 밀봉되어 있다. 이렇게 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버 재료로 패키징(봉입)하는 것이 바람직하다.
또 제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 박막 트랜지스터를 복수 가지고 있고, 도 29b에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510)와, 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시하고 있다.
박막 트랜지스터(4509, 4510)는 상기 실시형태에서 개시한 구성으로 할 수 있다. 여기에서는 박막 트랜지스터(4509, 4510)는 In-Ga-Zn-O계 비단결정막을 반도체층으로서 포함하는 신뢰성이 높은 박막 트랜지스터를 적용할 수 있다. 본 실시형태에서, 박막 트랜지스터(4509, 4510)는 n채널형 박막 트랜지스터다.
또 4511은 발광 소자에 상당하고, 발광 소자(4511)가 갖는 화소 전극인 제 1 전극층(4517)은 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 전기적으로 접속되어 있다. 또 발광 소자(4511)의 구성은 제 1 전극층(4517), 전계 발광층(4512), 제 2 전극층(4513)의 적층 구조이지만, 본 실시형태에 개시한 구성에 한정되지 않는다. 발광 소자(4511)로부터 추출하는 광의 방향 등에 맞추어, 발광 소자(4511)의 구성은 적당히 바꿀 수 있다.
격벽(4520)은 유기수지막, 무기절연막 또는 유기 폴리실록산을 사용하여 형성한다. 특히 감광성의 재료를 사용하여, 제 1 전극층(4517) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률을 갖고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(4512)은 단수의 층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.
발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제 2 전극층(4513) 및 격벽(4520) 위에 보호막을 형성하여도 좋다. 보호막으로서는 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다.
또, 신호선 구동 회로(4503a, 4503b), 주사선 구동 회로(4504a, 4504b), 또는 화소부(4502)에 주어지는 각종 신호 및 전위는 FPC(4518a, 4518b)로부터 공급되고 있다.
본 실시형태에서는 접속 단자 전극(4515)이 발광 소자(4511)가 갖는 제 1 전극층(4517)과 같은 도전막으로 형성되고, 단자 전극(4516)은 박막 트랜지스터(4509나 4510)가 갖는 소스 전극층 및 드레인 전극층과 같은 도전막으로 형성되어 있다.
접속 단자 전극(4515)은 FPC(4518a)가 갖는 단자와, 이방성 도전막(4519)을 통하여 전기적으로 접속되어 있다.
발광 소자(4511)로부터의 광의 추출 방향에 위치하는 기판은 투광성이어야만 한다. 그 경우에는 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.
또, 충전재(4507)로서는 질소나 아르곤 등의 불활성의 기체 외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌비닐아세테이트)를 사용할 수 있다. 본 실시형태는 충전재로서 질소를 사용했다.
또, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원 평광판(타원편광판을 포함함), 위상차판(1/4 파장판, 1/2 파장판), 컬러 필터 등의 광학 필름을 적당히 형성해도 좋다. 또한, 편광판 또는 원 평광판에 반사 방지막을 형성해도 좋다. 예를 들면, 표면의 요철에 의해 반사광을 확산시키고, 눈부심을 저감할 수 있는 안티글레어(anti-glare) 처리를 행할 수 있다.
신호선 구동 회로(4503a, 4503b), 및 주사선 구동 회로(4504a, 4504b)는 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막에 의해 형성된 구동 회로로 형성되어도 좋다. 또한, 신호선 구동 회로만 또는 일부, 또는 주사선 구동 회로만 또는 일부만을 별도 형성하여 형성해도 좋고, 본 실시형태는 도 29의 구성에 한정되지 않는다.
이상의 공정에 의해, 반도체 장치로서 신뢰성이 높은 발광 표시 장치(표시 패널)를 제작할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적당히 조합하여 실시하는 것이 가능하다.
(실시형태 9)
반도체 장치는 전자페이퍼로서 적용할 수 있다. 전자페이퍼는 정보를 표시하는 것이면 모든 분야의 전자기기에 사용하는 것이 가능하다. 예를 들면, 전자페이퍼를 사용하여, 전자서적(전자북), 포스터, 전차 등의 탈것의 차내광고, 크레디트카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자기기의 일 예를 도 30, 도 31에 도시한다.
도 30a는 전자페이퍼로 만들어진 포스터(2631)를 도시하고 있다. 광고매체가 종이 인쇄물인 경우에는 광고의 교체는 사람이 하지만, 전자페이퍼를 사용하면 단시간에 광고 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고 안정된 화상을 얻을 수 있다. 또, 포스터는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또, 도 30b는 전차 등의 탈것의 차내광고(2632)를 도시하고 있다. 광고매체가 종이 인쇄물인 경우에는 광고의 교체는 사람이 하지만, 전자페이퍼를 사용하면 일손을 많이 필요로 하지 않고 단시간에 광고 표시를 바꿀 수 있다. 또 표시도 흐트러지지 않고 안정된 화상이 얻을 수 있다. 또, 포스터는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또, 도 31은 전자서적(2700)의 일 예를 도시하고 있다. 예를 들면, 전자서적(2700)은 케이스(2701) 및 케이스(2703)의 2개의 케이스로 구성되어 있다. 케이스(2701) 및 케이스(2703)는 축부(2711)에 의해 일체로 하고 있고, 상기 축부(2711)를 축으로 하여 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이서적과 같은 동작을 행하는 것이 가능해진다.
케이스(2701)에는 표시부(2705)가 내장되고, 케이스(2703)에는 표시부(2707)가 내장되어 있다. 표시부(2705) 및 표시부(2707)는 계속 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 하는 것으로, 예를 들면 오른쪽의 표시부(도 31에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 31에서는 표시부(2707))에 화상을 표시할 수 있다.
또, 도 31에서는 케이스(2701)에 조작부 등을 구비한 예를 도시하고 있다. 예를 들면, 케이스(2701)에 있어서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비하고 있다. 조작키(2723)에 의해, 페이지를 넘길 수 있다. 또, 케이스의 표시부와 동일 면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 케이스의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능한 단자 등), 기록매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또, 전자서적(2700)은 전자사전으로서의 기능을 갖게 한 구성으로 하여도 좋다.
또, 전자서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의해, 전자서적 서버로부터, 원하는 서적 데이터 등을 구입하고, 다운로드하는 구성으로 하는 것도 가능하다.
(실시형태 10)
본 실시형태에서는 액정 표시 장치에 적용할 수 있는 화소의 구성 및 화소의 동작에 대해서 설명한다. 또, 본 실시형태에서의 액정 소자의 동작 모드로서, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASM(Axially Symmetric aligned Micro-cell) 모드, 0CB(0ptical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 등을 사용할 수 있다.
도 41a는 액정 표시 장치에 적용할 수 있는 화소 구성의 일 예를 도시하는 도면이다. 화소(5080)는 트랜지스터(5081), 액정 소자(5082) 및 용량 소자(5083)를 가지고 있다. 트랜지스터(5081)의 게이트는 배선(5085)과 전기적으로 접속된다. 트랜지스터(5081)의 제 1 단자는 배선(5084)과 전기적으로 접속된다. 트랜지스터(5081)의 제 2 단자는 액정 소자(5082)의 제 1 단자와 전기적으로 접속된다. 액정 소자(5082)의 제 2 단자는 배선(5087)과 전기적으로 접속된다. 용량 소자(5083)의 제 1 단자는 액정 소자(5082)의 제 1 단자와 전기적으로 접속된다. 용량 소자(5083)의 제 2 단자는 배선(5086)과 전기적으로 접속된다. 또, 트랜지스터의 제 1 단자는 소스 또는 드레인의 어느 한쪽이며, 트랜지스터의 제 2 단자는 소스 또는 드레인의 다른쪽이다. 즉, 트랜지스터의 제 1 단자가 소스인 경우에는 트랜지스터의 제 2 단자는 드레인이 된다. 마찬가지로, 트랜지스터의 제 1 단자가 드레인인 경우에는 트랜지스터의 제 2 단자는 소스가 된다.
배선(5084)은 신호선으로서 기능시킬 수 있다. 신호선은 화소의 외부로부터 입력된 신호 전압을 화소(5080)에 전달하기 위한 배선이다. 배선(5085)은 주사선으로서 기능시킬 수 있다. 주사선은 트랜지스터(5081)의 온/오프를 제어하기 위한 배선이다. 배선(5086)은 용량선으로서 기능시킬 수 있다. 용량선은 용량 소자(5083)의 제 2 단자에 소정의 전압을 가하기 위한 배선이다. 트랜지스터(5081)는 스위치로서 기능시킬 수 있다. 용량 소자(5083)는 유지 용량으로서 기능시킬 수 있다. 유지 용량은 스위치가 오프의 상태에서도, 신호 전압이 액정 소자(5082)에 계속해서 가해지도록 하기 위한 용량 소자다. 배선(5087)은 대향 전극으로서 기능시킬 수 있다. 대향 전극은 액정 소자(5082)의 제 2 단자에 소정의 전압을 가하기 위한 배선이다. 또, 각각의 배선이 가질 수 있는 기능은 이것에 한정되지 않고, 여러가지 기능을 가질 수 있다. 예를 들면, 용량선에 가하는 전압을 변화시키는 것으로, 액정 소자에 가해지는 전압을 조정할 수도 있다. 또, 트랜지스터(5081)는 스위치로서 기능하면 좋기 때문에, 트랜지스터(5081)의 극성은 P채널형이어도 좋고, N채널형이어도 좋다.
도 41b는 액정 표시 장치에 적용할 수 있는 화소 구성의 일 예를 개시하는 도면이다. 도 41b에 도시하는 화소 구성예는 도 41a에 도시하는 화소 구성예와 비교하여, 배선(5087)이 생략되고, 또, 액정 소자(5082)의 제 2 단자와 용량 소자(5083)의 제 2 단자가 전기적으로 접속되어 있는 점이 다른 것 이외에는 도 41a에 도시하는 화소 구성예와 같은 구성으로 하고 있다. 도 41b에 도시하는 화소 구성예는 특히, 액정 소자가 횡전계 모드(IPS 모드, FFS 모드를 포함함)인 경우에 적용할 수 있다. 왜냐하면, 액정 소자가 횡전계 모드인 경우, 액정 소자(5082)의 제 2 단자 및 용량 소자(5083)의 제 2 단자를 동일한 기판 위에 형성시킬 수 있기 때문에, 액정 소자(5082)의 제 2 단자와 용량 소자(5083)의 제 2 단자를 전기적으로 접속시키는 것이 용이하기 때문이다. 도 41b에 도시하는 바와 같은 화소 구성으로 하는 것으로, 배선(5087)을 생략할 수 있으므로, 제조 공정을 간략한 것으로 할 수 있고, 제조 코스트를 저감할 수 있다.
도 41a 또는 도 41b에 도시하는 화소 구성은 매트릭스형으로 복수 배치될 수 있다. 이렇게 하는 것으로, 액정 표시 장치의 표시부가 형성되고, 여러가지 화상을 표시할 수 있다. 도 41c는 도 41a에 도시하는 화소 구성이 매트릭스형으로 복수 배치되어 있는 경우의 회로 구성을 나타내는 도면이다. 도 41c에 도시하는 회로 구성은 표시부가 갖는 복수의 화소 중, 4개의 화소를 빼어 도시한 도면이다. 그리고, i열j행(i,j는 자연수)에 위치하는 화소를 화소(5080_i,j)라고 표기하고, 화소(5080_i,j)에는 배선(5084_i), 배선(5085-j), 배선(5086-j)이 각각 전기적으로 접속된다. 마찬가지로, 화소(5080_i+1,j)에 대해서는 배선(5084_i+1), 배선(5085_j), 배선(5086_j)과 전기적으로 접속된다. 마찬가지로, 화소(5080_i,j+1)에 대해서는 배선(5084_i), 배선(5085_j+1), 배선(5086-j+1)과 전기적으로 접속된다. 마찬가지로, 화소(5080_i+1,j+1)에 대해서는 배선(5084-i+1), 배선(5085-j+1), 배선(5086_j+1)과 전기적으로 접속된다. 또, 각 배선은 같은 열 또는 행에 속하는 복수의 화소에 의해 공유시킬 수 있다. 또, 도 41c에 도시하는 화소 구성에 있어서 배선(5087)은 대향 전극이며, 대향 전극은 모든 화소에 있어서 공통이기 때문에, 배선(5087)에 대해서는 자연수 i 또는 j에 의한 표기는 행하지 않는 것으로 한다. 또, 도 41b에 도시하는 화소 구성을 사용하는 것도 가능하기 때문에, 배선(5087)이 기재되어 있는 구성이어도 배선(5087)은 필수적이지 않고, 다른 배선과 공유되는 것 등에 의해 생략될 수 있다.
도 41c에 도시하는 화소 구성은 여러가지 방법에 의해 구동될 수 있다. 특히, 교류 구동이라고 불리는 방법에 의해 구동됨으로써, 액정 소자의 열화(소결)를 억제할 수 있다. 도 41d는 교류 구동의 하나인, 도트 반전 구동이 행하여지는 경우의, 도 41c에 도시하는 화소 구성에 있어서의 각 배선에 가해지는 전압의 타이밍 차트를 의미하는 도면이다. 도트 반전 구동이 행하여짐으로써, 교류 구동이 행하여지는 경우에 시인되는 플리커(flicker)를 억제할 수 있다.
도 41c에 도시하는 화소 구성에 있어서, 배선(5085-j)과 전기적으로 접속되어 있는 화소에 있어서의 스위치는 1 프레임 기간 동안의 제 j 게이트 선택 기간에 있어서 선택 상태(온 상태)가 되고, 그 이외의 기간에서는 비선택 상태(오프 상태)가 된다. 그리고, 제 j 게이트 선택 기간 후에, 제 j+1 게이트 선택 기간이 형성된다. 이렇게 순차적으로 주사가 행하여지는 것으로, 1 프레임 기간 내에 모든 화소가 차례로 선택 상태가 된다. 도 41d에 도시하는 타이밍 차트에서는 전압이 높은 상태(하이 레벨)가 되는 것으로, 상기 화소에 있어서의 스위치가 선택 상태가 되고, 전압이 낮은 상태(로우 레벨)가 되는 것으로 비선택 상태가 된다. 또, 이것은 각 화소에 있어서의 트랜지스터가 N채널형인 경우이며, P채널형의 트랜지스터가 사용되는 경우, 전압과 선택 상태의 관계는 N채널형의 경우와는 반대가 된다.
도 41d에 도시하는 타이밍 차트에서는 제 k 프레임(k는 자연수)에 있어서의 제 j 게이트 선택 기간에 있어서, 신호선으로서 사용하는 배선(5084i)에 양의 신호 전압이 가해지고, 배선(5084_i+1)에 음의 신호 전압이 가해진다. 그리고, 제 k 프레임에 있어서의 제 j+1 게이트 선택 기간에 있어서, 배선(5084_i)에 음의 신호 전압이 가해지고, 배선(5084_i+1)에 양의 신호 전압이 가해진다. 그 후에도, 각각의 신호선은 게이트 선택 기간마다 극성이 반전한 신호가 교대로 가해진다. 그 결과, 제 k 프레임에 있어서는 화소(5080_i,j)에는 양의 신호 전압, 화소(5080_i+1,j)에는 음의 신호 전압, 화소(5080_i,j+1)에는 음의 신호 전압, 화소(5080_i+1,j+1)에는 양의 신호 전압이, 각각 가해지게 된다. 그리고, 제 k+1 프레임에 있어서는 각각의 화소에 있어서, 제 k 프레임에 있어서 기록된 신호 전압과는 반대의 극성의 신호 전압이 기록된다. 그 결과, 제 k+1 프레임에 있어서는 화소(5080_i,j)에는 음의 신호 전압, 화소(5080_i+1,j)에는 양의 신호 전압, 화소(5080_i,j+1)에는 양의 신호 전압, 화소(5080_i+1,j+1)에는 음의 신호 전압이, 각각 가해지게 된다. 이렇게, 같은 프레임에 있어서는 인접하는 화소끼리 다른 극성의 신호 전압이 가해지고, 또, 각각의 화소에 있어서는 1 프레임마다 신호 전압의 극성이 반전되는 구동 방법이 도트 반전 구동이다. 도트 반전 구동에 의해, 액정 소자의 열화를 억제하면서, 표시되는 화상 전체 또는 일부가 균일한 경우에 시인되는 플리커를 저감할 수 있다. 또, 배선(5086-j), 배선(5086-j+1)을 포함하는 모든 배선(5086)에 가해지는 전압은 일정한 전압으로 할 수 있다. 또, 배선(5084)의 타이밍 차트에 있어서의 신호 전압의 표기는 극성만으로 되어 있지만, 실제는 표시된 극성에 있어서 여러가지 신호 전압의 값을 취할 수 있다. 또, 여기에서는 1도트(1화소)마다 극성을 반전시키는 경우에 대해서 설명했지만, 이것에 한정되지 않고, 복수의 화소마다 극성을 반전시킬 수도 있다. 예를 들면, 2게이트 선택 기간마다 기록하는 신호 전압의 극성을 반전시키는 것으로, 신호 전압의 기록에 드는 소비전력을 저감시킬 수 있다. 그 외에도, 1열마다 극성을 반전(소스 라인 반전)시킬 수 있고, 1행마다 극성을 반전(게이트 라인 반전)시킬 수 있다.
또, 화소(5080)에 있어서의 용량 소자(5083)의 제 2 단자에는 1 프레임 기간에 있어서 일정한 전압이 가해지면 좋다. 여기서, 주사선으로서 사용하는 배선(5085)에 가해지는 전압은 1 프레임 기간의 대부분에 있어서 로우 레벨이며, 거의 일정한 전압이 가해지고 있기 때문에, 화소(5080)에 있어서의 용량 소자(5083)의 제 2 단자의 접속처는 배선(5085)이어도 좋다. 도 41e는 액정 표시 장치에 적용할 수 있는 화소 구성의 일 예를 개시하는 도면이다. 도 41e에 도시하는 화소 구성은 도 41c에 도시하는 화소 구성과 비교하면, 배선(5086)이 생략되고, 또, 화소(5080) 내의 용량 소자(5083)의 제 2 단자와, 1개 전의 행에 있어서의 배선(5085)이 전기적으로 접속되어 있는 것을 특징으로 하고 있다. 구체적으로는 도 41e에 표기되어 있는 범위에 있어서는 화소(5080_i,j+1) 및 화소(5080_i+1,j+1)에 있어서의 용량 소자(5083)의 제 2 단자는 배선(5085-j)과 전기적으로 접속된다. 이렇게, 화소(5080) 내의 용량 소자(5083)의 제 2 단자와, 하나 전의 행에 있어서의 배선(5085)을 전기적으로 접속시키는 것으로, 배선(5086)을 생략할 수 있으므로, 화소의 개구율을 향상시킬 수 있다. 또, 용량 소자(5083)의 제 2 단자의 접속처는 1개 전의 행에 있어서의 배선(5085)이 아니고, 다른 행에 있어서의 배선(5085)이어도 좋다. 또, 도 41e에 도시하는 화소 구성의 구동 방법은 도 41c에 도시하는 화소 구성의 구동 방법과 같은 것을 사용할 수 있다.
또, 용량 소자(5083) 및 용량 소자(5083)의 제 2 단자에 전기적으로 접속되는 배선을 사용하여, 신호선으로서 사용하는 배선(5084)에 가하는 전압을 작게 할 수 있다. 이 때의 화소 구성 및 구동 방법에 대해서, 도 41f 및 도 41g를 참조하여 설명한다. 도 41f에 도시하는 화소 구성은 도 41a에 도시하는 화소 구성과 비교하여, 배선(5086)을 1화소열당 2개로 하고, 또, 화소(5080)에 있어서의 용량 소자(5083)의 제 2 단자와의 전기적인 접속을, 인접하는 화소에서 교대로 행하는 것을 특징으로 하고 있다. 또, 2개로 한 배선(5086)은 각각 배선(5086-1) 및 배선(5086-2)이라고 부르기로 한다. 구체적으로는 도 41f에 표기되어 있는 범위에 있어서는 화소(5080_i,j)에 있어서의 용량 소자(5083)의 제 2 단자는 배선(5086-1_j)과 전기적으로 접속되고, 화소(5080_i+1,j)에 있어서의 용량 소자(5083)의 제 2 단자는 배선(5086-2_j)과 전기적으로 접속되고, 화소(5080_i,j+1)에 있어서의 용량 소자(5083)의 제 2 단자는 배선(5086-2_j+1)과 전기적으로 접속되고, 화소(5080_i+1,j+1)에 있어서의 용량 소자(5083)의 제 2 단자는 배선(5086-1_j+1)과 전기적으로 접속된다.
그리고, 예를 들면, 도 41g에 도시하는 바와 같이, 제 k 프레임에 있어서 화소(5080_i,j)에 양의 극성의 신호 전압이 기록되는 경우, 배선(5086-1_j)은 제 j 게이트 선택 기간에 있어서는 로우 레벨로 변화시키고, 제 j 게이트 선택 기간의 종료 후, 하이 레벨로 변화시킨다. 그리고, 1 프레임 기간 동안은 그대로 하이 레벨을 유지하고, 제 k+1 프레임에 있어서의 제 j 게이트 선택 기간에 음의 극성의 신호 전압이 기록된 후, 로우 레벨로 변화시킨다. 이렇게, 양의 극성의 신호 전압이 화소에 기록된 후에, 용량 소자(5083)의 제 2 단자에 전기적으로 접속되는 배선의 전압을 양의 방향으로 변화시키는 것으로, 액정 소자에 가해지는 전압을 양의 방향에 소정의 양만큼 변화시킬 수 있다. 즉, 그 만큼 화소에 기록하는 신호 전압을 작게 할 수 있기 때문에, 신호 기록에 드는 소비전력을 저감시킬 수 있다. 또, 제 j 게이트 선택 기간에 음의 극성의 신호 전압이 기록되는 경우에는 음의 극성의 신호 전압이 화소에 기록된 후에, 용량 소자(5083)의 제 2 단자에 전기적으로 접속되는 배선의 전압을 음의 방향으로 변화시키는 것으로, 액정 소자에 가해지는 전압을 음의 방향에 소정의 양만큼 변화시킬 수 있으므로, 양의 극성의 경우와 마찬가지로, 화소에 기록하는 신호 전압을 작게 할 수 있다. 즉, 용량 소자(5083)의 제 2 단자에 전기적으로 접속되는 배선은 같은 프레임의 같은 행에 있어서, 양의 극성의 신호 전압이 가해지는 화소와, 음의 극성의 신호 전압이 가해지는 화소에서, 각각 다른 배선인 것이 바람직하다. 도 41f는 제 k 프레임에 있어서 양의 극성의 신호 전압이 기록되는 화소에는 배선(5086-1)이 전기적으로 접속되고, 제 k 프레임에 있어서 음의 극성의 신호 전압이 기록되는 화소에는 배선(5086-2)이 전기적으로 접속되는 예이다. 단, 이것은 일 예이며, 예를 들면, 양의 극성의 신호 전압이 기록되는 화소와 음의 극성의 신호 전압이 기록되는 화소가 2화소마다 나타나는 구동 방법의 경우에는 배선(5086-1) 및 배선(5086-2)의 전기적 접속도 이것에 맞추어, 2화소마다 교대로 행하여지는 것이 바람직하다. 또 말하자면, 1행 전체의 화소에서 같은 극성의 신호 전압이 기록되는 경우(게이트 라인 반전)도 생각되지만, 그 경우에는 배선(5086)은 1행당 1개로 좋다. 즉, 도 41c에 도시하는 화소 구성에 있어서도, 도 41f 및 도 41g를 참조하여 설명한, 화소에 기록하는 신호 전압을 작게 하는 구동 방법을 사용할 수 있다.
다음에, 액정 소자가, MVA 모드 또는 PVA 모드 등으로 대표되는, 수직 배향(VA) 모드인 경우에 특히 바람직한 화소 구성 및 그 구동 방법에 대해서 설명한다. VA 모드는 제조시에 러빙 공정이 불필요하고, 흑색 표시시의 광 누설이 적고, 구동 전압이 낮은 등의 우수한 특징을 가지지만, 화면을 비스듬한 곳에서 보았을 때에 화질이 열화되어 버린다(시야각이 좁다)는 문제점도 가진다. VA 모드의 시야각을 넓게 하기 위해서는 도 42a 및 도 42b에 도시하는 바와 같이, 1화소에 복수의 부화소(서브 픽셀)를 갖는 화소 구성으로 하는 것이 유효하다. 도 42a 및 도 42b에 도시하는 화소 구성은 화소(5080)가 2개의 부화소(부화소(5080-1), 부화소(5080-2))를 포함하는 경우의 일 예를 도시하는 것이다. 또, 1개의 화소에 있어서의 부화소의 수는 2개에 한정되지 않고, 여러가지 수의 부화소를 사용할 수 있다. 부화소의 수가 클 수록, 시야각을 더욱 넓게 할 수 있다. 복수의 부화소는 서로 동일한 회로 구성으로 할 수 있고, 여기에서는 모든 부화소가 도 41a에 도시하는 회로 구성과 같은 것으로 하여 설명한다. 또, 제 1 부화소(5080-1)는 트랜지스터(5081-1), 액정 소자(5082-1), 용량 소자(5083-1)를 갖는 것으로 하고, 각각의 접속 관계는 도 41a에 도시하는 회로 구성에 준하는 것으로 한다. 마찬가지로, 제 2 부화소(5080-2)는 트랜지스터(5081-2), 액정 소자(5082-2), 용량 소자(5083-2)를 갖는 것으로 하고, 각각의 접속 관계는 도 41a에 도시하는 회로 구성에 준하는 것으로 한다.
도 42a에 도시하는 화소 구성은 1화소를 구성하는 2개의 부화소에 대하여, 주사선으로서 사용하는 배선(5085)을 2개(배선(5085-1), 배선(5085-2)) 가지고, 신호선으로서 사용하는 배선(5084)을 1개 가지고, 용량선으로서 사용하는 배선(5086)을 1개 갖는 구성을 의미하는 것이다. 이렇게, 신호선 및 용량선을 2개의 부화소에서 공용함으로써, 개구율을 향상시킬 수 있고, 또, 신호선 구동 회로를 간단한 것으로 할 수 있어 제조 코스트를 저감할 수 있고, 또, 액정 패널과 구동 회로 IC의 접속 점수를 저감할 수 있으므로, 제조 수율을 향상시킬 수 있다. 도 42b에 도시하는 화소 구성은 1화소를 구성하는 2개의 부화소에 대하여, 주사선으로서 사용하는 배선(5085)을 1개 가지고, 신호선으로서 사용하는 배선(5084)을 2개(배선(5084-1), 배선(5084-2)) 가지고, 용량선으로서 사용하는 배선(5086)을 1개 갖는 구성을 의미하는 것이다. 이렇게, 주사선 및 용량선을 2개의 부화소에서 공용함으로써, 개구율을 향상시킬 수 있고, 또, 전체의 주사선 개수를 저감할 수 있으므로, 고정세의 액정 패널에 있어서도 1개당 게이트선 선택 기간을 충분히 길게 할 수 있고, 각각의 화소에 적절한 신호 전압을 기록할 수 있다.
도 42c 및 도 42d는 도 42b에 도시하는 화소 구성에 있어서, 액정 소자를 화소 전극의 형상으로 바꾸고, 각 소자의 전기적 접속 상태를 모식적으로 도시한 예이다. 도 42c 및 도 42d에 있어서, 전극(5088-1)은 제 1 화소 전극을 도시하고, 전극(5088-2)은 제 2 화소 전극을 도시하는 것으로 한다. 도 42c에 있어서, 제 1 화소 전극(5088-1)은 도 42b에 있어서의 액정 소자(5082-1)의 제 1 단자에 상당하고, 제 2 화소 전극(5088-2)은 도 42b에 있어서의 액정 소자(5082-2)의 제 1 단자에 상당한다. 즉, 제 1 화소 전극(5088-1)은 트랜지스터(5081-1)의 소스 또는 드레인의 한쪽과 전기적으로 접속되고, 제 2 화소 전극(5088-2)은 트랜지스터(5081-2)의 소스 또는 드레인의 한쪽과 전기적으로 접속된다. 한편, 도 42d에 있어서는 화소 전극과 트랜지스터의 접속 관계를 반대로 한다. 즉, 제 1 화소 전극(5088-1)은 트랜지스터(5081-2)의 소스 또는 드레인의 한쪽과 전기적으로 접속되고, 제 2 화소 전극(5088-2)은 트랜지스터(5081-1)의 소스 또는 드레인의 한쪽과 전기적으로 접속되는 것으로 한다.
도 42c 및 도 42d에서 도시한 바와 같은 화소 구성을, 매트릭스형으로 교대로 배치하는 것으로, 특별한 효과를 얻을 수 있다. 이러한 화소 구성 및 그 구동 방법의 일 예를 도 48a 및 도 48b에 도시한다. 도 48a에 도시하는 화소 구성은 화소(5080_i,j) 및 화소(5080_i+1,j+1)에 상당하는 부분을 도 42c에 도시하는 구성으로 하고, 화소(5080_i+1,j) 및 화소(5080_i,j+1)에 상당하는 부분을 도 42d에 도시하는 구성으로 한 것이다. 이 구성에 있어서, 도 48b에 도시하는 타이밍 차트와 같이 구동하면, 제 k 프레임의 제 j 게이트 선택 기간에 있어서, 화소(5080_i,j)의 제 1 화소 전극 및 화소(5080_i+1,j)의 제 2 화소 전극에 양의 극성의 신호 전압이 기록되고, 화소(5080_i,j)의 제 2 화소 전극 및 화소(5080_i+1,j)의 제 1 화소 전극에 음의 극성의 신호 전압이 기록된다. 또, 제 k 프레임의 제 j+1 게이트 선택 기간에 있어서, 화소(5080_i,j+1)의 제 2 화소 전극 및 화소(5080_i+1,j+1)의 제 1 화소 전극에 양의 극성의 신호 전압이 기록되고, 화소(5080_i,j+1)의 제 1 화소 전극 및 화소(5080_i+1,j+1)의 제 2 화소 전극에 음의 극성의 신호 전압이 기록된다. 제 k+1 프레임에 있어서는 각 화소에 있어서 신호 전압의 극성이 반전된다. 이렇게 함으로써, 부화소를 포함하는 화소 구성에 있어서 도트 반전 구동에 상당하는 구동을 실현하면서, 신호선에 가해지는 전압의 극성을 1 프레임 기간 내에서 동일한 것으로 할 수 있으므로, 화소의 신호 전압 기록에 드는 소비전력을 대폭적으로 저감할 수 있다. 또, 배선(5086_j), 배선(5086_j+1)을 포함하는 모든 배선(5086)에 가해지는 전압은 일정한 전압으로 할 수 있다.
또, 도 48c 및 도 48d에 도시하는 화소 구성 및 그 구동 방법에 의해, 화소에 기록되는 신호 전압의 크기를 작게 할 수 있다. 이것은 각각의 화소가 갖는 복수의 부화소에 전기적으로 접속되는 용량선을, 부화소마다 다르게 하는 것이다. 즉, 도 48a 및 도 48b에 도시하는 화소 구성 및 그 구동 방법에 의해, 동일한 프레임 내에서 동일한 극성이 기록되는 부화소에 대해서는 동일 행 내에서 용량선을 공통으로 하고, 동일한 프레임 내에서 다른 극성이 기록되는 부화소에 대해서는 동일 행 내에서 용량선을 다르게 한다. 그리고, 각 행의 기록이 종료한 시점에서, 각각의 용량선의 전압을, 양의 극성의 신호 전압이 기록된 부화소에서는 양의 방향, 음의 극성의 신호 전압이 기록된 부화소에서는 음의 방향으로 변화시키는 것으로, 화소에 기록되는 신호 전압의 크기를 작게 할 수 있다. 구체적으로는 용량선으로서 사용하는 배선(5086)을 각 행에서 2개(배선(5086-1), 배선(5086-2))로 하고, 화소(5080_i,j)의 제 1 화소 전극과, 배선(5086-1_j)이 용량 소자를 통하여 전기적으로 접속되고, 화소(5080_i,j)의 제 2 화소 전극과, 배선(5086-2_j)이 용량 소자를 통하여 전기적으로 접속되고, 화소(5080_i+1,j)의 제 1 화소 전극과, 배선(5086-2_j)이 용량 소자를 통하여 전기적으로 접속되고, 화소(5080_i+1,j)의 제 2 화소 전극과 배선(5086-1_j)이 용량 소자를 통하여 전기적으로 접속되고, 화소(5080_i,j+1)의 제 1 화소 전극과 배선(5086-2_j+1)이 용량 소자를 통하여 전기적으로 접속되고, 화소(5080-i,j+1)의 제 2 화소 전극과, 배선(5086-1_j+1)이 용량 소자를 통하여 전기적으로 접속되고, 화소(5080_i+1,j+1)의 제 1 화소 전극과 배선(5086-1_j+1)이 용량 소자를 통하여 전기적으로 접속되고, 화소(5080_i+1,j+1)의 제 2 화소 전극과, 배선(5086-2_j+1)이 용량 소자를 통하여 전기적으로 접속된다. 단, 이것은 일 예이며, 예를 들면, 양의 극성의 신호 전압이 기록되는 화소와 음의 극성의 신호 전압이 기록되는 화소가 2화소마다 나타나는 구동 방법의 경우에는 배선(5086-1) 및 배선(5086-2)의 전기적 접속도 그것에 맞추어, 2화소마다 교대로 행하여지는 것이 바람직하다. 또 말하자면, 1행 전체의 화소에서 같은 극성의 신호 전압이 기록되는 경우(게이트 라인 반전)도 생각되지만, 그 경우에는 배선(5086)은 1행당 1개로 좋다. 즉, 도 48a에 도시하는 화소 구성에 있어서도, 도 48c 및 도-48d를 참조하여 설명한 바와 같은 화소에 기록하는 신호 전압을 작게 하는 구동 방법을 사용할 수 있다.
(실시형태 11)
다음에, 표시 장치의 다른 구성예 및 그 구동 방법에 대해서 설명한다. 본 실시형태에서는 신호 기록에 대한 휘도의 응답이 느린(응답 시간이 긴) 표시 소자를 사용한 표시 장치의 경우에 대해서 설명한다. 본 실시형태에서는 응답 시간이 긴 표시 소자로서 액정 소자를 예로서 설명하지만, 본 실시형태에서의 표시 소자는 이것에 한정되지 않고, 신호 기록에 대한 휘도의 응답이 느린 여러가지 표시 소자를 사용할 수 있다.
일반적인 액정 표시 장치의 경우, 신호 기록에 대한 휘도의 응답이 늦고, 액정 소자에 신호 전압을 계속해서 가한 경우에도, 응답이 완료할 때까지 1 프레임 기간 이상의 시간이 걸리는 경우가 있다. 이러한 표시 소자로 동화를 표시해도, 동화를 충실하게 재현할 수는 없다. 또, 액티브 매트릭스 구동의 경우, 1개의 액정 소자에 대한 신호 기록의 시간은 통상, 신호 기록 주기(1 프레임 기간 또는 1서브 프레임 기간)를 주사선 수로 나눈 시간(1주사선 선택 기간)에 지나지 않고, 액정 소자는 이 약간의 시간 내에 전부 응답할 수 없는 경우가 많다. 따라서, 액정 소자의 응답의 대부분은 신호 기록이 행하여지지 않는 기간에 행하여지게 된다. 여기에서, 액정 소자의 유전율은 상기 액정 소자의 투과율을 따라서 변화되지만, 신호 기록이 행하여지지 않는 기간에 있어서 액정 소자가 응답한다는 것은 액정 소자의 외부와 전하의 수수가 행하여지지 않는 상태(정전하 상태)에서 액정 소자의 유전율이 변화되는 것을 의미한다. 즉, (전하)=(용량)·(전압)의 식에 있어서, 전하가 일정한 상태로 용량이 변화되는 것이기 때문에, 액정 소자에 가해지는 전압은 액정 소자의 응답에 따라, 신호 기록시의 전압으로부터 변화되어 버리게 된다. 따라서, 신호 기록에 대한 휘도의 응답이 느린 액정 소자를 액티브 매트릭스로 구동하는 경우, 액정 소자에 가해지는 전압은 신호 기록시의 전압에 원리적으로 도달할 수 없다.
본 실시형태에서의 표시 장치는 표시 소자를 신호 기록 주기 내에 원하는 휘도까지 응답시키기 위해서, 신호 기록시의 신호 레벨을 미리 보정된 것(보정 신호)으로 하는 것으로, 상기한 문제점을 해결할 수 있다. 또, 액정 소자의 응답 시간은 신호 레벨이 클 수록 짧아지므로, 보정 신호를 기록함으로써, 액정 소자의 응답 시간을 짧게 할 수도 있다. 이러한 보정 신호를 가하는 구동 방법은 오버 드라이브라고도 불린다. 본 실시형태에서의 오버 드라이브는 신호 기록 주기가, 표시 장치에 입력되는 화상 신호의 주기(입력 화상 신호 주기 Tin)보다도 짧은 경우에도, 신호 기록 주기에 맞추어 신호 레벨이 보정되는 것으로, 신호 기록 주기 내에 표시 소자를 원하는 휘도까지 응답시킬 수 있다. 신호 기록 주기가, 입력 화상 신호 주기 Tin보다도 짧은 경우는 예를 들면, 1개의 전체 화상을 복수의 서브 화상으로 분할하고, 상기 복수의 서브 화상을 1 프레임 기간 내에 순차적으로 표시시키는 경우를 들 수 있다.
다음에, 액티브 매트릭스 구동의 표시 장치에 있어서 신호 기록시의 신호 레벨을 보정하는 방법의 예에 대해서, 도 43a 및 도 43b를 참조하여 설명한다. 도 43a는 가로축을 시간, 세로축을 신호 기록시의 신호 레벨로 하고, 어떤 1개의 표시 소자에 있어서의 신호 기록시의 신호 레벨의 휘도의 시간 변화를 모식적으로 도시한 그래프다. 도 43b는 가로축을 시간, 세로축을 표시 레벨로 하고, 어떤 1개의 표시 소자에 있어서의 표시 레벨의 시간 변화를 모식적으로 도시한 그래프다. 또, 표시 소자가 액정 소자인 경우에는 신호 기록시의 신호 레벨은 전압, 표시 레벨은 액정 소자의 투과율로 할 수 있다. 이 이후에는 도 43a의 세로축은 전압, 도 43b의 세로축은 투과율로 하여 설명한다. 또, 본 실시형태에서의 오버 드라이브는 신호 레벨이 전압 이외(듀티비, 전류 등)인 경우도 포함한다. 또, 본 실시형태에서의 오버 드라이브는 표시 레벨이 투과율 이외(휘도, 전류 등)인 경우도 포함한다. 또, 액정 소자에는 전압이 O일 때에 흑색 표시가 되는 노멀리 블랙형(예:VA 모드, IPS 모드 등)과, 전압이 0일 때에 흰색 표시가 되는 노멀리 화이트형(예:TN 모드, OCB 모드 등)이 있지만, 도 43b에 도시하는 그래프는 어느 쪽에나 대응하고 있고, 노멀리 블랙형의 경우에는 그래프의 상방으로 갈 수록 투과율이 큰 것으로 하고, 노멀리 화이트형의 경우에는 그래프의 하방으로 갈 수록 투과율이 큰 것으로 하면 좋다. 즉, 본 실시형태에서의 액정 모드는 노멀리 블랙형이어도 좋고, 노멀리 화이트형이어도 좋다. 또, 시간축에는 신호 기록 타이밍이 점선으로 도시되어 있고, 신호 기록이 행하여지고 나서 다음의 신호 기록이 행하여질 때까지의 기간을, 유지 기간 Fi라고 부르기로 한다. 본 실시형태에서는 i는 정수이며, 각각의 유지 기간을 나타내는 인덱스로 한다. 도 43a 및 도 43b에 있어서는 i는 O부터 2까지로 도시하였지만, i는 이외의 정수도 취할 수 있다(0부터 2 이외에 관해서는 도시하지 않음). 또, 유지 기간 Fi에 있어서, 화상 신호에 대응하는 휘도를 실현하는 투과율을 Ti로 하고 정상 상태에 있어서 투과율 Ti를 주는 전압을 Vi로 한다. 또, 도 43a 중의 파선(5101)은 오버 드라이브를 행하지 않는 경우의 액정 소자에 가해지는 전압의 시간 변화를 나타내고, 실선(5102)은 본 실시형태에서의 오버 드라이브를 행하는 경우의 액정 소자에 가해지는 전압의 시간 변화를 나타내고 있다. 마찬가지로, 도 43b 중의 파선(5103)은 오버 드라이브를 행하지 않는 경우의 액정 소자의 투과율의 시간 변화를 나타내고, 실선(5104)은 본 실시형태에서의 오버 드라이브를 행하는 경우의 액정 소자의 투과율의 시간 변화를 나타내고 있다. 또, 유지 기간 Fi의 말미에 있어서의, 원하는 투과율 Ti와 실제의 투과율의 차이를 오차 αi라고 표기하기로 한다.
도 43a에 도시하는 그래프에 있어서, 유지 기간 F0에 있어서는 파선(5101)과 실선(5102) 모두 원하는 전압 V0이 가해지고 있고, 도 43b에 도시하는 그래프에 있어서도, 파선(5103)과 실선(5104) 모두 원하는 투과율 T0을 얻을 수 있는 것으로 한다. 그리고, 오버 드라이브가 행하여지지 않는 경우, 파선(5101)으로 도시하는 바와 같이, 유지 기간 F1의 초두에 있어서 원하는 전압 V1이 액정 소자에 가해지지만, 이미 설명한 것처럼 신호가 기록되는 기간은 유지 기간과 비교하여 극히 짧고, 유지 기간 중 대부분의 기간은 정전하 상태가 되기 때문에, 유지 기간에 있어서 액정 소자에 가해지는 전압은 투과율의 변화와 함께 변화되어, 유지 기간 F1의 말미에 있어서는 원하는 전압 V1과 크게 다른 전압이 되어 버린다. 이 때, 도 43b에 도시하는 그래프에 있어서의 파선(5103)도 원하는 투과율 T1과 크게 다른 것이 되어 버린다. 그 때문에, 화상 신호에 충실한 표시를 행할 수 없고, 화질이 저하되어 버린다. 한편, 본 실시형태에서의 오버 드라이브가 행하여지는 경우, 실선(5102)으로 도시하는 바와 같이, 유지 기간 F1의 초두에 있어서, 원하는 전압 V1보다도 큰 전압 V1'이 액정 소자에 가해지도록 한다. 즉, 유지 기간 F1에 있어서 서서히 액정 소자에 가해지는 전압이 변화되는 것을 예측하여, 유지 기간 F1 말미에 있어서 액정 소자에 가해지는 전압이 원하는 전압 V1 근방의 전압이 되도록, 유지 기간 F1의 초두에 있어서 원하는 전압 V1로부터 보정된 전압 V1'을 액정 소자에 가하는 것으로, 정확하게 원하는 전압 V1을 액정 소자에 가하는 것이 가능해진다. 이 때, 도 43b에 도시하는 그래프에 있어서의 실선(5104)으로 도시하는 바와 같이, 유지 기간 F1의 말미에 있어서 원하는 투과율 T1을 얻을 수 있다. 즉, 유지 기간 내의 대부분의 기간에 있어서 정전하 상태가 됨에도 불구하고, 신호 기록 주기 내에서의 액정 소자의 응답을 실현할 수 있다. 다음에, 유지 기간 F2에 있어서는 원하는 전압 V2가 V1보다도 작은 경우를 나타냈지만, 이 경우도 유지 기간 F1과 동일하게, 유지 기간 F2에 있어서 서서히 액정 소자에 가해지는 전압이 변화되는 것을 예측하여, 유지 기간 F2의 말미에 있어서 액정 소자에 가해지는 전압이 원하는 전압 V2 근방의 전압이 되도록, 유지 기간 F2의 초두에 있어서 원하는 전압 V2로부터 보정된 전압 V2'를 액정 소자에 가하면 좋다. 이렇게 하는 것으로, 도 43b에 도시하는 그래프에 있어서의 실선(5104)으로 도시하는 바와 같이, 유지 기간 F2의 말미에 있어서 원하는 투과율 T2를 얻을 수 있다. 또, 유지 기간 F1과 같이, Vi가 Vi-1과 비교하여 커지는 경우에는 보정된 전압 Vi'는 원하는 전압 Vi보다도 커지도록 보정되는 것이 바람직하다. 또, 유지 기간 F2와 같이, Vi가 Vi-1과 비교하여 작아지는 경우에는 보정된 전압 Vi'은 원하는 전압 Vi보다도 작아지도록 보정되는 것이 바람직하다. 또, 구체적인 보정값에 대해서는 미리 액정 소자의 응답 특성을 측정하는 것으로 도출할 수 있다. 장치에 형성하는 방법으로서는 보정식을 정식화해서 논리 회로에 내장하는 방법, 보정값을 룩업 테이블로서 메모리에 보존해 두고, 필요에 따라서 보정값을 판독하는 방법 등을 이용할 수 있다.
또, 본 실시형태에서의 오버 드라이브를 실제로 장치로서 실현하는 경우에는 여러가지 제약이 존재한다. 예를 들면, 전압의 보정은 소스 드라이버의 정격 전압의 범위 내에서 행하여져야만 한다. 즉, 원하는 전압이 원래 큰 값이며, 이상적인 보정 전압이 소스 드라이버의 정격 전압을 초과하는 경우에는 전부 보정할 수 없게 된다. 이러한 경우의 문제점에 대해서, 도 43c 및 도 43d를 참조하여 설명한다. 도 43c는 도 43a와 같이, 가로축을 시간, 세로축을 전압으로 하고, 어떤 1개의 액정 소자에 있어서의 전압의 시간 변화를 실선(5105)으로 모식적으로 도시한 그래프다. 도 43d는 도 43b와 같이, 가로축을 시간, 세로축을 투과율로 하고, 어떤 1개의 액정 소자에 있어서의 투과율의 시간 변화를 실선(5106)으로서 모식적으로 도시한 그래프다. 또, 그 밖의 표기 방법에 대해서는 도 43a 및 도 43b와 같기 때문에 설명을 생략한다. 도 43c 및 도 43d는 유지 기간 F1에 있어서의 원하는 투과율 T1을 실현하기 위한 보정 전압 V1'이 소스 드라이버의 정격 전압을 초과해 버리기 때문에, V1'=V1로 해야만 하여, 충분한 보정을 할 수 없는 상태를 나타내고 있다. 이 때, 유지 기간 F1의 말미에 있어서의 투과율은 원하는 투과율 T1과 오차 α1만큼 벗어난 값이 되어 버린다. 단, 오차 α1이 커지는 것은 원하는 전압이 원래 큰 값일 때로 한정되기 때문에, 오차 α1의 발생에 의한 화질 저하 자체는 허용 범위 내인 경우도 많다. 그렇지만, 오차 α1이 커짐으로써, 전압 보정의 알고리즘 내의 오차도 커져 버린다. 즉, 전압 보정의 알고리즘에 있어서, 유지 기간의 말미에 원하는 투과율을 얻을 수 있다고 가정하고 있는 경우, 실제는 오차 α1이 커짐에도 불구하고, 오차 α1이 작다고 하여 전압의 보정을 행하기 위해서, 다음의 유지 기간 F2에 있어서의 보정에 오차가 포함되게 되고, 그 결과, 오차 α2까지도 커져 버린다. 또, 오차 α2가 커지면, 그 다음의 오차 α3이 더욱 커지고, 오차가 연쇄적으로 커져, 결과적으로 현저하게 화질이 저하되어 버린다. 본 실시형태에서의 오버 드라이브에 있어서는, 이렇게 오차가 연쇄적으로 커져 버리는 것을 억제하기 위해서, 유지 기간 Fi에 있어서 보정 전압 Vi'이 소스 드라이버의 정격 전압을 초과할 때, 유지 기간 Fi의 말미에 있어서의 오차 αi를 추정하고, 상기 오차 αi의 크기를 고려하여, 유지 기간 Fi+1에 있어서의 보정 전압을 조정할 수 있다. 이렇게 하는 것으로, 오차 αi가 커져도, 그것이 오차 αi+1에 주는 영향을 최소한으로 할 수 있기 때문에, 오차가 연쇄적으로 커져 버리는 것을 억제할 수 있다. 본 실시형태에서의 오버 드라이브에 있어서, 오차 α2를 최소한으로 하는 예에 대해서, 도 43e 및 43f를 참조하여 설명한다. 도 43e에 도시하는 그래프는 도 43c에 도시하는 그래프의 보정 전압 V2'를 더욱 조정하여, 보정 전압 V2''로 한 경우의 전압의 시간 변화를 실선(5107)으로 나타내고 있다. 도 43f에 도시하는 그래프는 도 43e에 도시하는 그래프에 의해 전압의 보정이 이루어진 경우의 투과율의 시간 변화를 나타내고 있다. 도 43d에 도시하는 그래프에 있어서의 실선(5106)에서는 보정 전압 V2'에 의해 과잉 보정이 발생하였지만, 도 43f에 도시하는 그래프에 있어서의 실선(5108)에서는 오차 α1을 고려하여 조정된 보정 전압 V2''에 의해 과잉 보정을 억제하고, 오차 α2를 최소한으로 하고 있다. 또, 구체적인 보정값에 대해서는 미리 액정 소자의 응답 특성을 측정하는 것으로 도출할 수 있다. 장치에 형성하는 방법으로서는 보정식을 정식화하여 논리 회로에 내장하는 방법, 보정값을 룩업 테이블로서 메모리에 보존해 두고, 필요에 따라서 보정값을 판독하는 방법 등을 이용할 수 있다. 그리고, 이들의 방법을, 보정 전압 Vi'를 계산하는 부분과는 달리 추가하거나 또는 보정 전압 Vi'를 계산하는 부분에 내장할 수 있다. 또, 오차 αi-1을 고려하여 조정된 보정 전압 Vi''의 보정량(원하는 전압 Vi과의 차이)은 Vi'의 보정량보다도 작은 것으로 하는 것이 바람직하다. 즉, ｜Vi''-Vi｜<｜Vi'-Vi｜로 하는 것이 바람직하다.
또, 이상적인 보정 전압이 소스 드라이버의 정격 전압을 초과함으로써 오차 αi은 신호 기록 주기가 짧을 수록 커진다. 왜냐하면, 신호 기록 주기가 짧을 수록 액정 소자의 응답 시간도 짧게 할 필요가 있고, 그 결과, 더욱 큰 보정 전압이 필요하게 되기 때문이다. 또, 필요하게 되는 보정 전압이 커진 결과, 보정 전압이 소스 드라이버의 정격 전압을 초과하는 빈도도 커지기 때문에, 큰 오차 αi가 발생하는 빈도도 커진다. 따라서, 본 실시형태에서의 오버 드라이브는 신호 기록 주기가 짧은 경우일 수록 유효하다고 할 수 있다. 구체적으로는 1개의 원화상을 복수의 서브 화상으로 분할하고, 상기 복수의 서브 화상을 1 프레임 기간 내에 순차적으로 표시시키는 경우, 복수의 화상으로부터 화상에 포함되는 움직임을 검출하여, 상기 복수의 화상의 중간 상태의 화상을 생성하고, 상기 복수의 화상의 사이에 삽입하여 구동하는(소위 움직임 보상 배속 구동) 경우, 또는 이들을 조합하는 경우, 등의 구동 방법이 행하여지는 경우에, 본 실시형태에서의 오버 드라이브가 사용되는 각별한 효과를 갖게 된다.
또, 소스 드라이버의 정격 전압은 상술한 상한 이외에, 하한도 존재한다. 예를 들면, 전압 O보다도 작은 전압이 가해지지 않는 경우를 들 수 있다. 이 때, 상술한 상한의 경우와 마찬가지로, 이상적인 보정 전압이 가해지지 않게 되기 때문에, 오차 αi가 커져 버린다. 그렇지만, 이 경우에도, 상술한 방법과 동일하게, 유지 기간 Fi의 말미에 있어서의 오차 αi를 추정하고, 상기 오차 αi의 크기를 고려하여, 유지 기간 Fi+1에 있어서의 보정 전압을 조정할 수 있다. 또, 소스 드라이버의 정격 전압으로서 전압 0보다도 작은 전압(부의 전압)을 가할 수 있는 경우에는 보정 전압으로서 액정 소자에 음의 전압을 가해도 좋다. 이렇게 하는 것으로, 정전하 상태에 의한 전위의 변동을 예측하여, 유지 기간 Fi의 말미에 있어서 액정 소자에 가해지는 전압이 원하는 전압 Vi 근방의 전압이 되도록 조정할 수 있다.
또, 액정 소자의 열화를 억제하기 위해서, 액정 소자에 가하는 전압의 극성을 정기적으로 반전시키는, 소위 반전 구동을, 오버 드라이브와 조합하여 실시할 수 있다. 즉, 본 실시형태에서의 오버 드라이브는 반전 구동과 동시에 행하여지는 경우도 포함한다. 예를 들면, 신호 기록 주기가 입력 화상 신호 주기 Tin의 1/2인 경우에, 극성을 반전시키는 주기와 입력 화상 신호 주기 Tin이 같은 정도이면, 양극성의 신호의 기록과 음극성의 신호의 기록이, 2회마다 교대로 행하여지게 된다. 이렇게, 극성을 반전시키는 주기를 신호 기록 주기보다도 길게 하는 것으로, 화소의 충방전의 빈도를 저감할 수 있으므로, 소비전력을 저감할 수 있다. 단, 극성을 반전시키는 주기를 너무 길게 하면, 극성의 차이에 의한 휘도차가 플리커로서 인식되는 불량이 생기는 경우가 있기 때문에, 극성을 반전시키는 주기는 입력 화상 신호 주기 Tin과 같은 정도거나 짧은 것이 바람직하다.
(실시형태 12)
다음에, 표시 장치의 다른 구성예 및 그 구동 방법에 대해서 설명한다. 본 실시형태에서는 표시 장치의 외부로부터 입력되는 화상(입력 화상)의 움직임을 보간하는 화상을, 복수의 입력 화상을 기초로 하여 표시 장치의 내부에서 생성하고, 상기 생성된 화상(생성 화상)과, 입력 화상을 순차적으로 표시시키는 방법에 대해서 설명한다. 또, 생성 화상을, 입력 화상의 움직임을 보간하는 화상으로 하는 것으로, 동화의 움직임을 매끄럽게 할 수 있고, 또, 홀드 구동에 의한 잔상 등에 의해 동화의 품질이 저하되는 문제를 개선할 수 있다. 여기에서, 동화의 보간에 대해서, 이하에 설명한다. 동화의 표시는 이상적으로는 개개의 화소의 휘도를 리얼타임으로 제어하는 것으로 실현되는 것이지만, 화소의 리얼타임 개별 제어는 제어 회로의 수가 방대한 것이 되는 문제, 배선 스페이스의 문제, 및 입력 화상의 데이터량이 방대한 것이 되는 문제 등이 존재하여 실현이 곤란하다. 따라서, 표시 장치에 의한 동화의 표시는 복수의 정지 화상을 일정한 주기로 순차적으로 표시하는 것으로, 표시가 동화로 보이도록 해서 행하여지고 있다. 이 주기(본 실시형태에서는 입력 화상 신호 주기라고 부르고, Tin이라고 나타냄)는 규격화되어 있고, 예로서, NTSC 규격에서는 1/60초, PAL 규격에서는 1/50초다. 이 정도의 주기라도, 임펄스형 표시 장치인 CRT에 있어서는 동화 표시에 문제는 일어나지 않았다. 그러나, 홀드형 표시 장치에 있어서는 이들의 규격에 준한 동화를 그대로 표시하면, 홀드형인 것에 기인하는 잔상 등에 의해 표시가 선명하지 않게 되는 불량(홀드 흐릿함:hold blur)이 발생한다. 홀드 흐릿함은 사람의 눈의 추종에 의한 무의식적인 움직임의 보간과 홀드형의 표시의 불일치(discrepancy)로 인식되는 것이므로, 종래의 규격보다도 입력 화상 신호 주기를 짧게 함(화소의 리얼타임 개별 제어에 가깝게 함)으로써 저감시킬 수 있지만, 입력 화상 신호 주기를 짧게 하는 것은 규격의 변경을 동반하고, 또, 데이터량도 증대되게 되기 때문에 곤란하다. 그렇지만, 규격화된 입력 화상 신호를 기초로 하여, 입력 화상의 움직임을 보간하는 화상을 표시 장치 내부에 생성하고, 상기 생성 화상에 의해 입력 화상을 보간하여 표시하는 것으로, 규격의 변경 또는 데이터량의 증대없이, 홀드 흐릿함을 저감할 수 있다. 이렇게, 입력 화상 신호를 기초로 하여 표시 장치 내부에서 화상 신호를 생성하고, 입력 화상의 움직임을 보간하는 것을, 동화의 보간이라고 부르기로 한다.
본 실시형태에서의 동화의 보간 방법에 의해, 동화 흐릿함을 저감시킬 수 있다. 본 실시형태에서의 동화의 보간 방법은 화상 생성 방법과 화상 표시 방법으로 나눌 수 있다. 그리고, 특정한 패턴의 움직임에 대해서는 다른 화상 생성 방법 및/또는 화상 표시 방법을 사용하는 것으로, 효과적으로 동화 흐릿함을 저감시킬 수 있다. 도 44a 및 도 44b는 본 실시형태에서의 동화의 보간 방법의 일 예를 설명하기 위한 모식도다. 도 44a 및 도 44b에 있어서, 가로축은 시간이며, 가로방향의 위치에 의해, 각각의 화상이 취급되는 타이밍을 도시하고 있다. 「입력」이라고 기록된 부분은 입력 화상 신호가 입력되는 타이밍을 나타내고 있다. 여기에서는 시간적으로 인접하는 2개의 화상으로서, 화상(5121) 및 화상(5122)에 착안하고 있다. 입력 화상은 주기 Tin의 간격으로 입력된다. 또, 주기 Tin 1개분의 길이를 1 프레임 또는 1 프레임 기간으로 기록하는 경우가 있다. 「생성」이라고 기록된 부분은 입력 화상 신호로부터 새롭게 화상이 생성되는 타이밍을 나타내고 있다. 여기에서는 화상(5121) 및 화상(5122)을 기초로 하여 생성되는 생성 화상인, 화상(5123)에 착안하고 있다. 「표시」라고 기록된 부분은 표시 장치에 화상이 표시되는 타이밍을 나타내고 있다. 또, 착안하고 있는 화상 이외의 화상에 대해서는 파선으로 기록하고 있을 뿐이지만, 착안하고 있는 화상과 동일하게 취급함으로써, 본 실시형태에서의 동화의 보간 방법의 일 예를 실현할 수 있다.
본 실시형태에서의 동화의 보간 방법의 일 예는 도 44a에 도시되는 바와 같이, 시간적으로 인접한 2개의 입력 화상을 기초로 하여 생성된 생성 화상을, 상기 2개의 입력 화상이 표시되는 타이밍의 틈에 표시시키는 것으로, 동화의 보간을 행할 수 있다. 이 때, 표시 화상의 표시 주기는 입력 화상의 입력 주기의 1/2로 하는 것이 바람직하다. 단, 이것에 한정되지 않고, 여러가지 표시 주기로 할 수 있다. 예를 들면, 표시 주기를 입력 주기의 1/2보다 짧게 하는 것으로, 동화를 더욱 매끄럽게 표시할 수 있다. 또는 표시 주기를 입력 주기의 1/2보다 길게 하는 것으로, 소비전력을 저감할 수 있다. 또, 여기에서는 시간적으로 인접한 2개의 입력 화상을 기초로 하여 화상을 생성하였지만, 기초로 하는 입력 화상은 2개에 한정되지 않고, 여러가지 수를 사용할 수 있다. 예를 들면, 시간적으로 인접한 3개(3개 이상이어도 좋음)의 입력 화상을 기초로 하여 화상을 생성하면, 2개의 입력 화상을 기초로 하는 경우보다도, 정밀도가 양호한 생성 화상을 얻을 수 있다. 또, 화상(5121)의 표시 타이밍을, 화상(5122)의 입력 타이밍과 동 시각, 즉 입력 타이밍에 대한 표시 타이밍을 1 프레임 지연으로 하고 있지만, 본 실시형태에서의 동화의 보간 방법에 있어서의 표시 타이밍은 이것에 한정되지 않고, 여러가지 표시 타이밍을 이용할 수 있다. 예를 들면, 입력 타이밍에 대한 표시 타이밍을 1 프레임 이상 늦출 수 있다. 이렇게 하는 것으로, 생성 화상인 화상(5123)의 표시 타이밍을 느리게 할 수 있으므로, 화상(5123)의 생성에 드는 시간에 여유를 갖게 할 수 있고, 소비전력 및 제조 코스트의 저감으로 이어진다. 또, 입력 타이밍에 대한 표시 타이밍을 너무 느리게 하면, 입력 화상을 유지해 두는 기간이 길어지고, 유지에 드는 메모리 용량이 증대해 버리므로, 입력 타이밍에 대한 표시 타이밍은 1 프레임 지연부터 2 프레임 지연 정도가 바람직하다.
여기서, 화상(5121) 및 화상(5122)을 기초로 하여 생성되는 화상(5123)의 구체적인 생성 방법의 일 예에 대해서 설명한다. 동화를 보간하기 위해서는 입력 화상의 움직임을 검출할 필요가 있지만, 본 실시형태에서는 입력 화상의 움직임의 검출을 위해서, 블록 매칭법이라고 불리는 방법을 사용할 수 있다. 단, 이것에 한정되지 않고, 여러가지 방법(화상 데이터의 차분을 취하는 방법, 푸리에 변환을 이용하는 방법 등)을 사용할 수 있다. 블록 매칭법에 있어서는 우선, 입력 화상 1장분의 화상 데이터(여기서는 화상(5121)의 화상 데이터)를, 데이터 기억 수단(반도체 메모리, RAM 등의 기억 회로 등)에 기억시킨다. 그리고, 다음의 프레임에 있어서의 화상(여기서는 화상(5122))을, 복수의 영역으로 분할한다. 또, 분할된 영역은 도 44a와 같이, 같은 형상의 직사각형으로 할 수 있지만, 이것에 한정되지 않고, 여러가지 것(화상에 의해 형상 또는 크기를 바꾸는 등)으로 할 수 있다. 그 후, 분할된 영역마다, 데이터 기억 수단에 기억시키기 전의 프레임 화상 데이터(여기서는 화상(5121)의 화상 데이터)와 데이터를 비교하여, 화상 데이터가 비슷한 영역을 탐색한다. 도 44a의 예에 있어서는 화상(5122)에 있어서의 영역(5124)과 데이터가 비슷한 영역을 화상(5121) 중으로부터 탐색하고, 영역(5126)이 탐색된 것으로 하고 있다. 또, 화상(5121) 중을 탐색할 때, 탐색 범위는 한정되는 것이 바람직하다. 도 44a의 예에 있어서는 탐색 범위로서, 영역(5124)의 면적의 4배 정도의 크기인 영역(5125)을 설정하고 있다. 또, 탐색 범위를 이것보다 크게 하는 것으로, 움직임이 빠른 동화에 있어서도 검출 정밀도를 높게 할 수 있다. 단, 너무 넓게 탐색을 행하면 탐색 시간이 방대한 것이 되어, 움직임의 검출 실현이 곤란해지기 때문에, 영역(5125)은 영역(5124)의 면적의 2배부터 6배 정도의 크기인 것이 바람직하다. 그 후, 탐색된 영역(5126)과, 화상(5122)에서 있어서의 영역(5124)의 위치의 차이를 움직임 벡터(5127)로서 구한다. 움직임 벡터(5127)는 영역(5124)에 있어서의 화상 데이터의 1 프레임 기간의 움직임을 나타내는 것이다. 그리고, 움직임의 중간 상태를 나타내는 화상을 생성하기 위해서, 움직임 벡터의 방향은 그대로 크기를 바꾼 화상 생성용 벡터(5128)를 만들고, 화상(5121)에 있어서의 영역(5126)에 포함되는 화상 데이터를 화상 생성용 벡터(5128)에 따라서 이동시키는 것으로, 화상(5123)에 있어서의 영역(5129) 내의 화상 데이터를 형성시킨다. 이들의 일련의 처리를 화상(5122)에 있어서의 모든 영역에 대해서 행하는 것으로, 화상(5123)이 생성될 수 있다. 그리고, 입력 화상(5121), 생성 화상(5123), 입력 화상(5122)을 순차적으로 표시하는 것으로, 동화를 보간할 수 있다. 또, 화상 중의 물체(5130)는 화상(5121) 및 화상(5122)에 있어서 위치가 다르지만(즉 움직이고 있지만), 생성된 화상(5123)은 화상(5121) 및 화상(5122)에 있어서의 물체의 중간점으로 되어 있다. 이러한 화상을 표시하는 것으로, 동화의 움직임을 매끄럽게 할 수 있고, 잔상 등에 의한 동화의 불선명함을 개선할 수 있다.
또, 화상 생성용 벡터(5128)의 크기는 화상(5123)의 표시 타이밍에 따라서 결정할 수 있을 수 있다. 도 44a의 예에 있어서는 화상(5123)의 표시 타이밍은 화상(5121) 및 화상(5122)의 표시 타이밍의 중간점(1/2)으로 하고 있기 때문에, 화상 생성용 벡터(5128)의 크기는 움직임 벡터(5127)의 1/2로 하고 있지만, 그 외에도, 예를 들면, 표시 타이밍이 1/3의 시점이면, 크기를 1/3로, 하고 표시 타이밍이 2/3의 시점이면, 크기를 2/3로 할 수 있다.
또, 이렇게, 여러가지 움직임 벡터를 가진 복수의 영역을 각각 움직여 새로운 화상을 만드는 경우에는 이동처의 영역 내에 다른 영역이 이미 이동하고 있는 부분(중복)이나, 어디의 영역으로부터도 이동되지 않은 부분(공백)이 생기는 경우도 있다. 이들의 부분에 대해서는 데이터를 보정할 수 있다. 중복 부분의 보정 방법으로서는 예를 들면, 중복 데이터의 평균을 취하는 방법, 움직임 벡터의 방향 등에서 우선도를 부여하고, 우선도가 높은 데이터를 생성 화상 내의 데이터로 하는 방법, 색(또는 밝기)은 어느 것을 우선시키지만 밝기(또는 색)는 평균을 취하는 방법 등을 이용할 수 있다. 공백부분의 보정 방법으로서는 화상(5121) 또는 화상(5122)의 상기 위치에 있어서의 화상 데이터를 그대로 생성 화상 내의 데이터로 하는 방법, 화상(5121) 또는 화상(5122)의 상기 위치에 있어서의 화상 데이터의 평균을 취하는 방법 등을 이용할 수 있다. 그리고, 생성된 화상(5123)을, 화상 생성용 벡터(5128)의 크기에 따른 타이밍으로 표시시키는 것으로, 동화의 움직임을 매끄럽게 할 수 있고, 또, 홀드 구동에 의한 잔상 등에 의해 동화의 품질이 저하되는 문제를 개선할 수 있다.
본 실시형태에서의 동화의 보간 방법의 다른 예는 도 44b에 도시되는 바와 같이, 시간적으로 인접한 2개의 입력 화상을 기초로 하여 생성된 생성 화상을, 상기 2개의 입력 화상이 표시되는 타이밍의 틈에 표시시킬 때에, 각각의 표시 화상을 더욱 복수의 서브 화상으로 분할하여 표시하는 것으로, 동화의 보간을 행할 수 있다. 이 경우, 화상 표시 주기가 짧아지는 것에 의한 이점뿐만 아니라, 어두운 화상이 정기적으로 표시되는(표시 방법이 임펄스형에 근접함) 것에 의한 이점도 얻을 수 있다. 즉, 화상 표시 주기가 화상 입력 주기와 비교하여 1/2의 길이로 하는 것뿐인 경우보다도, 잔상 등에 의한 동화의 불선명함을 더욱 개선할 수 있다. 도 44b의 예에 있어서는 「입력」 및 「생성」에 대해서는 도 44a의 예와 같은 처리를 행할 수 있으므로, 설명을 생략한다. 도 44b의 예에 있어서의 「표시」는 1개의 입력 화상 또는/및 생성 화상을 복수의 서브 화상으로 분할하여 표시를 행할 수 있다. 구체적으로는 도 44b에 도시하는 바와 같이, 화상(5121)을 서브 화상(5121a 및 5121b)으로 분할하여 순차적으로 표시하는 것으로, 사람의 눈에는 화상(5121)이 표시된 것처럼 지각시키고, 화상(5123)을 서브 화상(5123a 및 5123b)으로 분할하여 순차적으로 표시하는 것으로, 사람의 눈에는 화상(5123)이 표시된 것처럼 지각시키고, 화상(5122)을 서브 화상(5122a 및 5122b)으로 분할하여 순차적으로 표시하는 것으로, 사람의 눈에는 화상(5122)이 표시된 것처럼 지각시킨다. 즉, 사람의 눈에 지각되는 화상으로서는 도 44a의 예와 같은 것으로 하면서, 표시 방법을 임펄스형에 가깝게 할 수 있으므로, 잔상 등에 의한 동화의 불선명함을 더욱 개선할 수 있다. 또, 서브 화상의 분할 수는 도 44b에 있어서는 2개로 하고 있지만, 이것에 한정되지 않고 여러가지 분할 수를 사용할 수 있다. 또, 서브 화상이 표시되는 타이밍은 도 44b에 있어서는 등간격(1/2)으로 하고 있지만, 이것에 한정되지 않고 여러가지 표시 타이밍을 이용할 수 있다. 예를 들면, 어두운 서브 화상(5121b, 5122b, 5123b)의 표시 타이밍을 빨리 하는(구체적으로는 1/4부터 1/2의 타이밍) 것으로, 표시 방법을 더욱 임펄스형에 가깝게 할 수 있기 때문에, 잔상 등에 의한 동화의 불선명함을 더욱 개선할 수 있다. 또는 어두운 서브 화상의 표시 타이밍을 느리게 하는(구체적으로는 1/2부터 3/4의 타이밍) 것으로, 밝은 화상의 표시 기간을 길게 할 수 있으므로, 표시 효율을 높일 수 있고, 소비전력을 저감할 수 있다.
본 실시형태에서의 동화의 보간 방법의 다른 예는 화상 내에서 움직이고 있는 물체의 형상을 검출하고, 움직이고 있는 물체의 형상에 따라 다른 처리를 행하는 예이다. 도 44c에 도시하는 예는 도 44b의 예와 동일하게 표시의 타이밍을 나타내고 있지만, 표시되어 있는 내용이, 움직이는 문자(스크롤 텍스트, 자막, 텔롭 등이라고도 불림)인 경우를 도시하고 있다. 또, 「입력」 및 「생성」에 대해서는 도 44b와 같게 하여도 좋기 때문에, 도시하지 않았다. 홀드 구동에 있어서의 동화의 불선명함은 움직이고 있는 것의 성질에 따라 정도가 다른 경우가 있다. 특히, 문자가 움직이고 있는 경우에 현저하게 인식되는 경우가 많다. 왜냐하면, 움직이는 문자를 읽을 때는 무슨 일이 있어도 시선을 문자에 추종시키기 때문에, 홀드 흐릿함이 발생하기 쉬워지기 때문이다. 또, 문자는 윤곽이 명확한 경우가 많기 때문에, 홀드 흐릿함에 의한 불선명함이 더욱 강조되는 경우도 있다. 즉, 화상 내를 움직이는 물체가 문자인지의 여부를 판별하고, 문자인 경우에는 더욱 특별한 처리를 행하는 것은 홀드 흐릿함의 저감을 위해서는 유효하다. 구체적으로는 화상 내를 움직이고 있는 물체에 대하여, 윤곽 검출 또는/및 패턴 검출 등을 행하고, 상기 물체가 문자라고 판단된 경우에는 같은 화상으로부터 분할된 서브 화상끼리에도 움직임 보간을 행하고, 움직임의 중간 상태를 표시하도록 하고, 움직임을 매끄럽게 할 수 있다. 상기 물체가 문자가 아니라고 판단된 경우에는 도 44b에 도시하는 바와 같이, 같은 화상으로부터 분할된 서브 화상이면 움직이고 있는 물체의 위치는 바꾸지 않고 표시할 수 있다. 도 44c의 예에서는 문자라고 판단된 영역(5131)이 상방 방향으로 움직이고 있는 경우를 도시하였지만, 화상(5121a)과 화상(5121b)에서 영역(5131)의 위치를 다르게 하고 있다. 화상(5123a)과 화상(5123b), 화상(5122a)과 화상(5122b)에 대해서도 마찬가지이다. 이렇게 하는 것으로, 홀드 흐릿함이 특히 인식되기 쉬운 움직이는 문자에 대해서는 통상의 움직임 보상 배속 구동보다도 더욱 움직임을 매끄럽게 할 수 있으므로, 잔상 등에 의한 동화의 불선명함을 더욱 개선할 수 있다.
(실시형태 13)
반도체 장치는 여러가지 전자기기(유기기도 포함함)에 적용할 수 있다. 전자기기로서는 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털카메라, 디지털 비디오카메라 등의 카메라, 디지털 포토 프레임, 휴대전화기(휴대전화, 휴대전화 장치라고도 함), 휴대형 게임기, 휴대 정보단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
도 32a는 텔레비전 장치(9600)의 일 예를 도시하고 있다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 내장되어 있다. 표시부(9603)에 의해, 영상을 표시하는 것이 가능하다. 또한, 여기에서는 스탠드(9605)에 의해 케이스(9601)를 지지한 구성을 나타내고 있다.
텔레비전 장치(9600)의 조작은 케이스(9601)가 구비하는 조작 스위치나, 별도의 리모트 컨트롤 조작기(9610)에 의해 행할 수 있다. 리모트 컨트롤 조작기(9610)가 구비하는 조작키(9609)에 의해, 채널이나 음량의 조작을 행할 수 있고, 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤 조작기(9610)에, 상기 리모트 컨트롤 조작기(9610)로부터 출력하는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.
또, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반의 텔레비전 방송을 수신할 수 있고, 또 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 1방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리 등)의 정보통신을 행하는 것도 가능하다.
도 32b는 디지털 포토 프레임(9700)의 일 예를 개시하고 있다. 예를 들면, 디지털 포토 프레임(9700)은 케이스(9701)에 표시부(9703)가 내장되어 있다. 표시부(9703)는 각종 화상을 표시하는 것이 가능하고, 예를 들면 디지털카메라로 촬영한 화상 데이터를 표시시키는 것으로 통상의 사진 프레임과 동일하게 기능시킬 수 있다.
또, 디지털 포토 프레임(9700)은 조작부, 외부 접속용 단자(USB 단자, USB 케이불과 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들의 구성은 표시부와 동일 면에 내장되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들면, 디지털 포토 프레임의 기록 매체 삽입부에, 디지털카메라로 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 받아들이고, 받아들인 화상 데이터를 표시부(9703)에 표시시킬 수 있다.
또, 디지털 포토 프레임(9700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의해, 원하는 화상 데이터를 받아들이고, 표시시키는 구성으로 할 수도 있다.
도 33a는 휴대형 유기기이며, 케이스(9881)와 케이스(9891)의 2개의 케이스로 구성되어 있고, 연결부(9893)에 의해, 개폐 가능하게 연결되어 있다. 케이스(9881)에는 표시부(9882)가 내장되고, 케이스(9891)에는 표시부(9883)가 내장되어 있다. 또한, 도 33a에 도시하는 휴대형 유기기는 그 외에, 스피커부(9884), 기록매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9889)) 등을 구비하고 있다. 물론, 휴대형 유기기의 구성은 상기한 것에 한정되지 않고, 적어도 반도체 장치를 구비한 구성이면 좋고, 기타 부속 설비가 적당히 형성된 구성으로 할 수 있다. 도 33a에 도시하는 휴대형 유기기는 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 유기기와 무선통신을 행하여 정보를 공유하는 기능을 가진다. 또, 도 33a에 도시하는 휴대형 유기기가 갖는 기능은 이것에 한정되지 않고, 여러가지 기능을 가질 수 있다.
도 33b는 대형유기기인 슬롯 머신(9900)의 일 예를 도시하고 있다. 슬롯 머신(9900)은 케이스(9901)에 표시부(9903)가 내장되어 있다. 또한, 슬롯 머신(9900)은 그 외에, 스타트 레버나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비하고 있다. 물론, 슬롯 머신(9900)의 구성은 상기한 것에 한정되지 않고, 적어도 반도체 장치를 구비한 구성이면 좋고, 기타 부속 설비가 적당히 형성된 구성으로 할 수 있다.
도 34a는 휴대전화기(1000)의 일 예를 도시하고 있다. 휴대전화기(1000)는 케이스(1001)에 내장된 표시부(1002) 외에, 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비하고 있다.
도 34a에 도시하는 휴대전화기(1000)는 표시부(1002)를 손가락 등으로 접촉하는 것으로, 정보를 입력 수 있다. 또한, 전화를 걸거나 또는 메일을 작성하는 등의 조작은 표시부(1002)를 손가락 등으로 접촉함으로써 행할 수 있다.
표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1은 화상의 표시를 주로 하는 표시 모드이며, 제 2는 문자 등의 정보의 입력을 주로 하는 입력 모드이다. 제 3은 표시 모드와 입력 모드의 2개의 모드가 혼합된 표시+입력 모드이다.
예를 들면, 전화를 걸거나 또는 메일을 작성하는 경우에는 표시부(1002)를 문자의 입력을 주로 하는 문자 입력 모드로 하고, 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
또, 휴대전화기(1000) 내부에, 자이로, 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 형성하는 것으로, 휴대전화기(1000)의 방향(세로나 가로)을 판단하고, 표시부(1002)의 화면 표시를 자동적으로 바꿀 수 있다.
또, 화면 모드의 전환은 표시부(1002)를 접촉하는 것, 또는 케이스(1001)의 조작 버튼(1003)의 조작에 의해 행하여진다. 또한, 표시부(1002)에 표시되는 화상의 종류에 따라 바꿀 수도 있다. 예를 들면, 표시부에 표시하는 화상 신호가 동화의 데이터이면 표시 모드, 텍스트 데이터이면 입력 모드로 바꾼다.
또, 입력 모드에 있어서, 표시부(1002)의 광 센서로 검출되는 신호를 검지하고, 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는 화면의 모드를 입력 모드로부터 표시 모드로 바꾸도록 제어해도 좋다.
표시부(1002)는 이미지 센서로서 기능시킬 수도 있다. 예를 들면, 표시부(1002)에 손바닥이나 손가락을 접촉하는 것으로, 장문, 지문 등을 촬상하는 것으로, 본인인증을 행할 수 있다. 또한, 표시부에 근적외광을 발광하는 백라이트 또는 근적외광을 발광하는 센싱용 광원을 사용하면, 손가락정맥, 손바닥정맥 등을 촬상할 수도 있다.
도 34b도 휴대전화기의 일 예이다. 도 34b의 휴대전화기는 케이스(9411)에, 표시부(9412), 및 조작 버튼(9413)을 포함하는 표시 장치(9410)와, 케이스(9401)에 조작 버튼(9402), 외부 입력 단자(9403), 마이크(9404), 스피커(9405), 및 착신시에 발광하는 발광부(9406)를 포함하는 통신 장치(9400)를 가지고 있고, 표시 기능을 갖는 표시 장치(9410)는 전화 기능을 갖는 통신 장치(9400)와 화살표의 2방향으로 탈착 가능하다. 따라서, 표시 장치(9410)와 통신 장치(9400)의 단축끼리를 장착할 수도 있고, 표시 장치(9410)와 통신 장치(9400)의 장축끼리를 장착할 수도 있다. 또한, 표시 기능만을 필요로 하는 경우, 통신 장치(9400)로부터 표시 장치(9410)를 떼고, 표시 장치(9410)를 단독으로 사용할 수도 있다. 통신 장치(9400)와 표시 장치(9410)는 무선통신 또는 유선통신에 의해 화상 또는 입력 정보를 수수할 수 있고, 각각 충전 가능한 배터리를 가진다.
100 : 기판 102 : 도전막
104 : 도전막 106 : 절연층
108 : 도전막 110 : 도전막
112 : 반도체막 114 : 절연층
116 : 도전층 117 : 도전층
119 : 콘택트홀 120 : 게이트 배선
122 : 배선 124 : 배선
125 : 콘택트홀 126 : 배선
127 : 절연층 128 : 배선
132 : 전극 136 : 전극
138 : 전극 140 : 유지 용량부
150 : 화소부 152 : 트랜지스터
154 : 유지 용량부 156 : 트랜지스터
158 : 유지 용량부 161 : 레지스트 마스크
162 : 레지스트 마스크 163 : 레지스트 마스크
164 : 레지스트 마스크 165 : 레지스트 마스크
168 : 레지스트 마스크 180 : 기판
182 : 기판 232 : 전극

Claims (4)

  1. 기판 위에 화소부를 포함하고,
    상기 화소부는 제 1 트랜지스터 및 유지 용량부를 포함하고,
    상기 유지 용량부는 제 1 금속 산화물층 및 상기 제 1 금속 산화물층 위에 겹치는 제 1 도전층을 포함하고,
    상기 제 1 금속 산화물층과 상기 제 1 도전층 사이에 섬 형상의 제 2 도전층을 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 금속 산화물층과 동일한 층에 제공된 제 2 금속 산화물층을 포함하고,
    상기 제 1 트랜지스터의 게이트 배선은 상기 제 2 도전층과 동일한 층에 제공되고,
    상기 제 1 금속 산화물층, 상기 제 2 금속 산화물층, 및 상기 제 1 도전층은 투광성을 가지고,
    상기 제 2 도전층 및 상기 게이트 배선은 차광성을 가지고,
    상기 제 1 금속 산화물층은 상기 유지 용량부의 전극으로 기능하는 영역을 가지고,
    상기 제 1 도전층은 화소 전극으로 기능하는 영역을 가지는, 표시 장치.
  2. 기판 위에 화소부를 포함하고,
    상기 화소부는 제 1 트랜지스터 및 유지 용량부를 포함하고,
    상기 유지 용량부는 제 1 금속 산화물층 및 상기 제 1 금속 산화물층 위에 겹치는 제 1 도전층을 포함하고,
    상기 제 1 금속 산화물층과 상기 제 1 도전층 사이에 제 3 도전층을 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 금속 산화물층과 동일한 층에 제공된 제 2 금속 산화물층을 포함하고,
    상기 제 1 트랜지스터의 소스 배선은 상기 제 3 도전층과 동일한 층에 제공되고,
    상기 제 1 금속 산화물층, 상기 제 2 금속 산화물층, 및 상기 제 1 도전층은 투광성을 가지고,
    상기 제 3 도전층 및 상기 소스 배선은 차광성을 가지고,
    상기 제 1 금속 산화물층은 상기 유지 용량부의 전극으로 기능하는 영역을 가지고,
    상기 제 1 도전층은 화소 전극으로 기능하는 영역을 가지는, 표시 장치.
  3. 기판 위에 화소부를 포함하고,
    상기 화소부는 제 1 트랜지스터 및 유지 용량부를 포함하고,
    상기 유지 용량부는 제 1 금속 산화물층 및 상기 제 1 금속 산화물층 위에 겹치는 제 1 도전층을 포함하고,
    상기 제 1 금속 산화물층과 상기 제 1 도전층 사이에 섬 형상의 제 2 도전층을 포함하고,
    상기 제 2 도전층과 상기 제 1 도전층 사이에 제 3 도전층을 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 금속 산화물층과 동일한 층에 제공된 제 2 금속 산화물층을 포함하고,
    상기 제 1 트랜지스터의 게이트 배선은 상기 제 2 도전층과 동일한 층에 제공되고,
    상기 제 1 트랜지스터의 소스 배선은 상기 제 3 도전층과 동일한 층에 제공되고,
    상기 제 1 금속 산화물층, 상기 제 2 금속 산화물층, 및 상기 제 1 도전층은 투광성을 가지고,
    상기 제 2 도전층, 상기 제 3 도전층, 상기 게이트 배선, 및 상기 소스 배선은 차광성을 가지고,
    상기 제 1 금속 산화물층은 상기 유지 용량부의 전극으로 기능하는 영역을 가지고,
    상기 제 1 도전층은 화소 전극으로 기능하는 영역을 가지는, 표시 장치.
  4. 기판 위에 화소부를 포함하고,
    상기 화소부는 제 1 트랜지스터 및 유지 용량부를 포함하고,
    상기 유지 용량부는 제 1 금속 산화물층 및 상기 제 1 금속 산화물층 위에 겹치는 제 1 도전층을 포함하고,
    상기 제 1 금속 산화물층과 전기적으로 접속되는 제 2 도전층을 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 금속 산화물층과 동일한 층에 제공된 제 2 금속 산화물층을 포함하고,
    상기 제 1 트랜지스터의 게이트 배선은 상기 제 2 도전층과 동일한 층에 제공되고,
    상기 게이트 배선은 상기 제 2 금속 산화물층과 전기적으로 접속되고,
    상기 제 1 금속 산화물층, 상기 제 2 금속 산화물층, 및 상기 제 1 도전층은 투광성을 가지고,
    상기 제 2 도전층 및 상기 게이트 배선은 차광성을 가지고,
    상기 제 1 금속 산화물층은 상기 유지 용량부의 전극으로 기능하는 영역을 가지고,
    상기 제 1 도전층은 화소 전극으로 기능하는 영역을 가지는, 표시 장치.
KR1020180022894A 2009-03-05 2018-02-26 반도체 장치 KR101881734B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009051779 2009-03-05
JPJP-P-2009-051779 2009-03-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170119580A Division KR101838471B1 (ko) 2009-03-05 2017-09-18 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079189A Division KR101991233B1 (ko) 2009-03-05 2018-07-09 반도체 장치

Publications (2)

Publication Number Publication Date
KR20180025312A true KR20180025312A (ko) 2018-03-08
KR101881734B1 KR101881734B1 (ko) 2018-07-27

Family

ID=42677438

Family Applications (10)

Application Number Title Priority Date Filing Date
KR1020100019448A KR101999526B1 (ko) 2009-03-05 2010-03-04 반도체 장치
KR1020170036805A KR101781794B1 (ko) 2009-03-05 2017-03-23 반도체 장치
KR1020170119580A KR101838471B1 (ko) 2009-03-05 2017-09-18 반도체 장치
KR1020180022894A KR101881734B1 (ko) 2009-03-05 2018-02-26 반도체 장치
KR1020180079189A KR101991233B1 (ko) 2009-03-05 2018-07-09 반도체 장치
KR1020190069030A KR102025531B1 (ko) 2009-03-05 2019-06-12 반도체 장치
KR1020190115143A KR102258875B1 (ko) 2009-03-05 2019-09-19 반도체 장치
KR1020210066646A KR102329918B1 (ko) 2009-03-05 2021-05-25 반도체 장치
KR1020210153498A KR102398135B1 (ko) 2009-03-05 2021-11-10 반도체 장치
KR1020220055956A KR20220066015A (ko) 2009-03-05 2022-05-06 반도체 장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020100019448A KR101999526B1 (ko) 2009-03-05 2010-03-04 반도체 장치
KR1020170036805A KR101781794B1 (ko) 2009-03-05 2017-03-23 반도체 장치
KR1020170119580A KR101838471B1 (ko) 2009-03-05 2017-09-18 반도체 장치

Family Applications After (6)

Application Number Title Priority Date Filing Date
KR1020180079189A KR101991233B1 (ko) 2009-03-05 2018-07-09 반도체 장치
KR1020190069030A KR102025531B1 (ko) 2009-03-05 2019-06-12 반도체 장치
KR1020190115143A KR102258875B1 (ko) 2009-03-05 2019-09-19 반도체 장치
KR1020210066646A KR102329918B1 (ko) 2009-03-05 2021-05-25 반도체 장치
KR1020210153498A KR102398135B1 (ko) 2009-03-05 2021-11-10 반도체 장치
KR1020220055956A KR20220066015A (ko) 2009-03-05 2022-05-06 반도체 장치

Country Status (5)

Country Link
US (4) US20100224880A1 (ko)
JP (8) JP5651350B2 (ko)
KR (10) KR101999526B1 (ko)
CN (1) CN101826520B (ko)
TW (1) TWI512976B (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010544A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101594855B1 (ko) * 2009-11-25 2016-02-18 삼성전자주식회사 Ｂｌｕ 및 디스플레이 장치
EP2506303A4 (en) * 2009-11-27 2017-11-22 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
TWI691960B (zh) * 2010-10-05 2020-04-21 日商半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
JP2012108311A (ja) * 2010-11-17 2012-06-07 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
DE102011004577B4 (de) * 2011-02-23 2023-07-27 Robert Bosch Gmbh Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
BR112013021693A2 (pt) * 2011-03-11 2018-11-06 Sharp Kk transistor de película delgada, método de fabricação deste, e dispositivo de exibição
JP2012203148A (ja) * 2011-03-24 2012-10-22 Toppan Printing Co Ltd 薄膜トランジスタおよび反射型カラー表示装置
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US9466618B2 (en) * 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
KR101425064B1 (ko) 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR102062243B1 (ko) * 2011-09-27 2020-02-11 도판 인사츠 가부시키가이샤 박막 트랜지스터, 및 화상 표시 장치
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2013130802A (ja) 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013222124A (ja) * 2012-04-18 2013-10-28 Sony Corp 信号伝達装置、表示装置および電子機器
KR101324240B1 (ko) * 2012-05-04 2013-11-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
TWI467301B (zh) * 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
CN102938394B (zh) * 2012-11-16 2015-01-07 京东方科技集团股份有限公司 显示装置、透反式薄膜晶体管阵列基板及其制作方法
US9265458B2 (en) 2012-12-04 2016-02-23 Sync-Think, Inc. Application of smooth pursuit cognitive testing paradigms to clinical drug development
US20160190181A1 (en) * 2012-12-10 2016-06-30 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
AU2013360053B2 (en) * 2012-12-10 2016-04-14 Daktronics, Inc. Encapsulation of light-emitting elements on a display module
TWI498797B (zh) * 2012-12-13 2015-09-01 Au Optronics Corp 觸控面板及觸控顯示面板
US9380976B2 (en) 2013-03-11 2016-07-05 Sync-Think, Inc. Optical neuroinformatics
KR102179972B1 (ko) * 2013-05-10 2020-11-18 삼성디스플레이 주식회사 배선 및 박막 트랜지스터 기판의 제조 방법 및 유기 발광 표시 장치
KR102081107B1 (ko) 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9728567B2 (en) * 2013-12-02 2017-08-08 United Microelectronics Corp. Semiconductor sensor device
TWI518430B (zh) * 2013-12-02 2016-01-21 群創光電股份有限公司 顯示面板及應用其之顯示裝置
CN111129039B (zh) 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
CN105826393B (zh) * 2015-01-06 2019-03-26 昆山国显光电有限公司 薄膜晶体管及其制作方法
JP6708643B2 (ja) * 2015-06-19 2020-06-10 株式会社半導体エネルギー研究所 表示装置の作製方法
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107004691B (zh) * 2015-11-12 2022-02-11 松下知识产权经营株式会社 光检测装置
TWI560486B (en) * 2016-01-05 2016-12-01 Innolux Corp Display panel
CN107018289B (zh) 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
CN105573555B (zh) * 2016-01-28 2018-06-29 京东方科技集团股份有限公司 一种压力触控结构、触控显示面板、显示装置
TWI621997B (zh) * 2016-02-04 2018-04-21 速博思股份有限公司 高效能指紋辨識裝置
JP6724548B2 (ja) * 2016-05-25 2020-07-15 凸版印刷株式会社 薄膜トランジスタアレイ基板のパターン形成方法
KR102549444B1 (ko) * 2016-06-16 2023-06-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2018019921A1 (en) * 2016-07-29 2018-02-01 Trinamix Gmbh Optical sensor and detector for optical detection
JP7050460B2 (ja) * 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
CN110692125B (zh) * 2017-05-31 2023-10-27 夏普株式会社 有源矩阵基板及其制造方法
CN109545795B (zh) * 2017-09-22 2020-10-30 群创光电股份有限公司 显示装置
CN108154852A (zh) * 2017-12-29 2018-06-12 深圳Tcl新技术有限公司 背光组件、背光模组、显示装置及其控制方法
US11342362B2 (en) 2018-03-30 2022-05-24 Sharp Kabushiki Kaisha Display device
KR102631177B1 (ko) * 2018-12-28 2024-01-29 엘지디스플레이 주식회사 전계 발광 조명장치
KR20200145966A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN112582398A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN110783204B (zh) * 2019-10-29 2022-04-12 南京京东方显示技术有限公司 一种双沟道立体tft器件、显示面板及其制造方法
CN110931511A (zh) * 2019-11-26 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
TWI721776B (zh) * 2020-02-06 2021-03-11 友達光電股份有限公司 主動元件基板及其製造方法
CN111312077A (zh) * 2020-03-03 2020-06-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112234092B (zh) * 2020-10-30 2023-03-24 云谷（固安）科技有限公司 显示面板及显示装置
JP2022111603A (ja) * 2021-01-20 2022-08-01 セイコーエプソン株式会社 センサーモジュール
CN113467145B (zh) * 2021-07-07 2023-07-25 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
US11864452B1 (en) 2021-08-24 2024-01-02 Apple Inc. Black masking layer in displays having transparent openings
CN114130674B (zh) * 2021-11-26 2023-06-09 山东至辰信息科技股份有限公司 一种智慧图书馆书籍智能分拣机器人
CN114203730B (zh) * 2021-12-09 2023-05-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN114325288A (zh) * 2022-01-06 2022-04-12 北一半导体科技(广东)有限公司 一种评估半导体模块功率循环能力的方法和半导体模块

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282221A (ja) 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
JPH02310536A (ja) 1989-05-26 1990-12-26 Sharp Corp アクティブマトリクス基板
JP2004103957A (ja) 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2006242987A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060205125A1 (en) * 2005-03-09 2006-09-14 Yang-Ho Bae TFT substrate and display device having the same
JP2007081362A (ja) 2005-09-14 2007-03-29 Samsung Sdi Co Ltd 透明薄膜トランジスタ及びその製造方法
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2008243928A (ja) 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151188A (ja) * 1984-08-21 1986-03-13 セイコーインスツルメンツ株式会社 アクテイブ・マトリクス表示装置用基板
JPH02260460A (ja) * 1989-03-31 1990-10-23 Casio Comput Co Ltd 薄膜トランジスタ
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2851495B2 (ja) * 1992-08-28 1999-01-27 シャープ株式会社 アクティブマトリクス基板の製造方法
JPH06317809A (ja) * 1993-05-07 1994-11-15 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JP3423380B2 (ja) * 1993-11-18 2003-07-07 キヤノン株式会社 液晶表示装置
US5644327A (en) * 1995-06-07 1997-07-01 David Sarnoff Research Center, Inc. Tessellated electroluminescent display having a multilayer ceramic substrate
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3541026B2 (ja) * 1995-08-11 2004-07-07 シャープ株式会社 液晶表示装置、およびアクティブマトリクス基板
US5808691A (en) * 1995-12-12 1998-09-15 Cirrus Logic, Inc. Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3325793B2 (ja) * 1996-03-22 2002-09-17 三洋電機株式会社 非晶質半導体及びその製造方法並びに光起電力装置
JPH10189992A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体装置及びその製造方法
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
JP3436487B2 (ja) * 1998-05-18 2003-08-11 シャープ株式会社 アクティブマトリクス基板の製造方法
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US6716768B2 (en) * 2000-02-15 2004-04-06 Matsushita Electric Industrial Co., Ltd. Method of manufacturing thin-film transistor, and liquid-crystal display
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4801262B2 (ja) * 2001-01-30 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
KR100991305B1 (ko) 2002-04-19 2010-11-01 마크스 가부시기가이샤 전동스테이플러
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004077718A (ja) * 2002-08-15 2004-03-11 Hitachi Displays Ltd 液晶表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TW588462B (en) * 2003-03-31 2004-05-21 Quanta Display Inc Method of fabricating a thin film transistor array panel
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
JP4737971B2 (ja) * 2003-11-14 2011-08-03 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の作製方法
JP4712352B2 (ja) * 2003-11-14 2011-06-29 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4667051B2 (ja) * 2004-01-29 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20070116889A (ko) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4633434B2 (ja) * 2004-10-18 2011-02-16 シャープ株式会社 半導体装置およびその製造方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101171175B1 (ko) * 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100889796B1 (ko) * 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
FI119894B (fi) * 2005-03-30 2009-04-30 Labmaster Oy Elektrokemiluminesenssiin perustuva analyysimenetelmä ja siinä käytettävä laite
JP4687259B2 (ja) * 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
CN101283388B (zh) * 2005-10-05 2011-04-13 出光兴产株式会社 Tft基板及tft基板的制造方法
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN101278403B (zh) * 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100791290B1 (ko) 2006-02-10 2008-01-04 삼성전자주식회사 디바이스 간에 악성 어플리케이션의 행위 정보를 사용하는장치 및 방법
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2007292976A (ja) * 2006-04-25 2007-11-08 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5056142B2 (ja) 2006-05-11 2012-10-24 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
US8106865B2 (en) * 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US20080000851A1 (en) 2006-06-02 2008-01-03 Rohm And Haas Electronic Materials Llc Apparatus with fillet radius joints
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US8400599B2 (en) * 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US8513678B2 (en) * 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) * 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2008282050A (ja) * 2008-08-11 2008-11-20 Seiko Epson Corp 電気光学装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282221A (ja) 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
JPH02310536A (ja) 1989-05-26 1990-12-26 Sharp Corp アクティブマトリクス基板
JP2004103957A (ja) 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2006242987A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060205125A1 (en) * 2005-03-09 2006-09-14 Yang-Ho Bae TFT substrate and display device having the same
JP2007081362A (ja) 2005-09-14 2007-03-29 Samsung Sdi Co Ltd 透明薄膜トランジスタ及びその製造方法
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2008243928A (ja) 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Also Published As

Publication number Publication date
JP6392924B2 (ja) 2018-09-19
CN101826520A (zh) 2010-09-08
KR101781794B1 (ko) 2017-09-26
US20230317813A1 (en) 2023-10-05
CN101826520B (zh) 2016-01-27
KR20170036670A (ko) 2017-04-03
KR20220066015A (ko) 2022-05-23
JP2010232652A (ja) 2010-10-14
JP2018195836A (ja) 2018-12-06
KR20210064145A (ko) 2021-06-02
JP2019179923A (ja) 2019-10-17
KR20100100673A (ko) 2010-09-15
KR102398135B1 (ko) 2022-05-17
KR102025531B1 (ko) 2019-09-27
JP6532989B2 (ja) 2019-06-19
KR101991233B1 (ko) 2019-06-21
JP6580806B1 (ja) 2019-09-25
KR20170110055A (ko) 2017-10-10
JP5651350B2 (ja) 2015-01-14
JP2015038990A (ja) 2015-02-26
KR20180082385A (ko) 2018-07-18
TWI512976B (zh) 2015-12-11
KR20190110080A (ko) 2019-09-27
KR101881734B1 (ko) 2018-07-27
KR102258875B1 (ko) 2021-06-02
JP2016153900A (ja) 2016-08-25
TW201041141A (en) 2010-11-16
JP6122985B2 (ja) 2017-04-26
KR101999526B1 (ko) 2019-07-12
JP2020038965A (ja) 2020-03-12
US20210210612A1 (en) 2021-07-08
US20180138283A1 (en) 2018-05-17
KR20210136956A (ko) 2021-11-17
KR102329918B1 (ko) 2021-11-24
KR101838471B1 (ko) 2018-03-14
KR20190069374A (ko) 2019-06-19
US20100224880A1 (en) 2010-09-09
JP2022050404A (ja) 2022-03-30
JP2017152714A (ja) 2017-08-31
JP5917633B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
KR101991233B1 (ko) 반도체 장치
KR101948708B1 (ko) 반도체 장치
US9941393B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent