CN109545795B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109545795B
CN109545795B CN201710865602.7A CN201710865602A CN109545795B CN 109545795 B CN109545795 B CN 109545795B CN 201710865602 A CN201710865602 A CN 201710865602A CN 109545795 B CN109545795 B CN 109545795B
Authority
CN
China
Prior art keywords
layer
area
type semiconductor
sensing element
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710865602.7A
Other languages
English (en)
Other versions
CN109545795A (zh
Inventor
林亚昀
简传枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to CN201710865602.7A priority Critical patent/CN109545795B/zh
Priority to US16/105,238 priority patent/US10991754B2/en
Publication of CN109545795A publication Critical patent/CN109545795A/zh
Application granted granted Critical
Publication of CN109545795B publication Critical patent/CN109545795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示装置，包括一显示面板，显示面板包括一第一基板、一第一晶体管、一感测元件、一第一导电层以及一第二导电层。第一晶体管设置于第一基板上。感测元件设置于第一基板上，且电性连接至第一晶体管。感测元件包括一第一型半导体层、一绝缘层及一第二型半导体层，绝缘层设置于第一半导体层上，第二型半导体层设置于绝缘层上。第一导电层设置于第一基板和感测元件之间，且第一导电层接触并电性连接第一型半导体层。第二导电层设置于感测元件上，且第二导电层接触并电性连接第二型半导体层。

Description

显示装置
技术领域
本公开内容是有关于一种显示装置，且特别是有关于一种于显示区面内设置感测元件的显示装置。
背景技术
近年来，手机面板、车用面板及穿戴型装置面板的设计发展朝向追求全显示屏幕的趋势。目前常见的光学感测技术大多是以水平PIN传感器作为应用，也就是P型半导体层、N型半导体层可能设置于基板上同一层，而绝缘层设置电性连接于P型半导体层、N型半导体层间，即于俯视显示面板方向看，部分绝缘层并未与P型半导体层或N型半导体层重叠。此种设计架构，需要另外设计电容储存区及信号传输转接点，由于电容储存区无法做小，需占用一部分显示开口区域，但又需考虑整体面内开口率的情况下，导致目前现有光学形式光感吸收区无法做大，小面积的光感吸收区造成光接收能力受限，降低辨识灵敏度。故如何同时提高光感灵敏度且又维持显示面内高开口率已成为近期研究所探讨的项目。
发明内容
本公开内容是有关一种显示装置。根据本公开内容的实施例，显示装置的显示面板中，感测元件设置于第一导电层和第二导电层之间、且透过感测元件和储存电容可共用同一个绝缘层，此种叠层设计，除了可整体降低开口率的占用面积，且可以有效提升感测元件的光接收面积及维持好的储存能力，若更进一步评估感测元件的感测功效及显示开口率，可以取其权重设计出符合高开口率、或大幅提升光转换效能的光学显示装置。
根据本公开内容的一实施例，提出一种显示装置。显示装置包括一显示面板，显示面板包括一第一基板、一第一晶体管、一感测元件、一第一导电层以及一第二导电层。第一晶体管设置于第一基板上。感测元件设置于第一基板上，且电性连接至第一晶体管。感测元件包括一第一型半导体层、一绝缘层及一第二型半导体层，绝缘层设置于第一半导体层上，第二型半导体层设置于绝缘层上。第一导电层设置于第一基板和感测元件之间，且第一导电层接触并电性连接第一型半导体层。第二导电层设置于感测元件上，且第二导电层接触并电性连接第二型半导体层。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A绘示根据本公开的一实施例的显示装置的上视图。
图1B绘示根据本公开的一实施例的显示装置的局部上视图。
图1C绘示沿图1B的剖面线1C-1C’的剖面示意图。
图2A绘示根据本公开的另一实施例的显示装置的局部上视图。
图2B绘示沿图2A的剖面线2B-2B’的剖面示意图。
图3A绘示根据本公开的再一实施例的显示装置的局部上视图。
图3B绘示沿图3A的剖面线3B-3B’的剖面示意图。
图4A绘示根据本公开的又一实施例的显示装置的局部上视图。
图4B绘示沿图4A的剖面线4B-4B’的剖面示意图。
图5A绘示根据本公开的更一实施例的显示装置的局部上视图。
图5B绘示沿图5A的剖面线5B-5B’的剖面示意图。
图6绘示根据本公开的一实施例的显示装置的像素区的上视图。
图中元件标号说明：
1：显示装置
10、20、30、40、50、60：显示面板
10A：显示区
10B：周边区
60R、60G、60B：子像素区
100：第一基板
110：介电层
120：钝化层
130：绝缘层
200：第一晶体管
210：区块
300：感测元件
310：第一型半导体层
320：绝缘层
330：第二型半导体层
400：第一导电层
500：第二导电层
600：第二晶体管
700：透明导电层
800：传输线
900R、900G、900B：颜色区块
A1：第一重叠面积
A2：第二重叠面积
A3：光穿透区
D1、D2：切线
DL：资料线
GL：栅极线
AS；有源层
V1、V2；穿孔
L：长度
RL：读取线
W1：第一重叠宽度
W2：第二重叠宽度
W3：第三重叠宽度
W4：第四重叠宽度
W、W5：宽度
1C-1C’、2B-2B’、3B-3B’、4B-4B’、5B-5B’：剖面线
具体实施方式
根据本公开内容的实施例，显示装置的显示面板中，感测元件设置于第一导电层和第二导电层之间、且透过感测元件和储存电容可共用同一个绝缘层的叠层设计，可降低开口率被占用面积、提升感测元件的光接收面积、或维持好的电容储存能力。透过更进一步评估感测元件的所需的感测功效及显示开口率，可以取其权重设计出符合高开口率、感测元件的感测功效也能符合所需的光学显示装置。本公开可以应用于液晶、OLED(OrganicLight-Emitting Diode)、 microLED(Micro Light Emitting Diode Display)、软性显示器上，而不限于此。
以下参照附图详细叙述本公开内容的实施例。图式中相同的标号是用以标示相同或类似的部分。需注意的是，附图是已简化以利清楚说明实施例之内容，实施例所提出的细部结构仅为举例说明的用，并非对本公开内容欲保护的范围做限缩。具有通常知识者当可依据实际实施态样的需要对这些结构加以修饰或变化。此外，当某层在其它层或基板“上”时，有可能是指某层“直接”在其它层或基板上，或指某层“间接”在其它层或基板上，也就是某层和其它层或基板之间夹设其它层。当某层与其它层或基板“接触”时，有可能是指某层“直接接触”其它层或基板，或指某层“间接接触”其它层或基板，即某层与其它层或基板之间夹设其它层。再者，说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰权利要求的元件，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。
图1A绘示根据本公开的一实施例的显示装置的上视图，图1B绘示根据本公开的一实施例的显示装置的局部上视图，图1C绘示沿图1B的剖面线1C-1C’的剖面示意图。需注意的是，附图中部分元件是省略以清楚显示本公开的特点，且部分元件并非按照实际大小或是厚度比例绘制，即为简单示意图示。
如图1A所示，显示装置1包括一显示面板10。实施例中，显示面板10 比如具有一显示区10A及一周边区10B，周边区10B围绕显示区10A。
实施例中，如图1B～1C所示的局部区域例如是显示面板10的显示区10A 中的两相邻的子像素间的局部区域示意图。如图1B～1C所示，显示面板10包括一第一基板100、一第一晶体管200、一感测元件300、一第一导电层400以及一第二导电层500。实施例中，如图1B～1C所示，感测元件300例如设置于显示区10A中。
如图1B～1C所示，第一晶体管200设置于第一基板100上。感测元件300 设置于第一基板100上，且感测元件300可邻近设置、电性连接至第一晶体管 200。感测元件300包括一第一型半导体层310、一绝缘层320及一第二型半导体层330，绝缘层320设置于第一半导体层310上，第二型半导体层330设置于绝缘层320上。实施例中，第一型半导体层310和第二型半导体层330例如各别具有不同导电型。
如图1B～1C所示，第一导电层400设置于第一基板100和感测元件300 之间，且第一导电层400接触并电性连接第一型半导体层310，第二导电层500 设置于感测元件300上，且第二导电层500接触并电性连接第二型半导体层330。实施例中，如图1B～1C所示，第一导电层400、第二导电层500和绝缘层320 三者间的层叠结构夹构成一储存电容，也就是说，此储存电容和感测元件300 例如共用同一个绝缘层320，储存电容和感测元件300间彼此电性相连接。
根据本公开内容的实施例，感测元件300设置于第一导电层400和第二导电层500之间、且感测元件300和储存电容共用同一个绝缘层320，透过此种方式可以不需将储存电容及感测元件300各别独立设置，有机会提升感测元件 300的光接收面积或储存能力，维持一定水准的开口率。
根据一些实施例，感测元件300例如是光感测元件，可应用于指纹、人脸纹路、掌纹等具生物表征辩识功效的光感测元件，在此不做限制。第一晶体管 200是此光感测元件的开关元件，储存电容是此光感测元件的光储存器。根据一些实施例，感测元件300可例如设置于显示面板10的显示区10A中，也就是将光学式生物表征辨识元件配置于显示面板10的显示区域中。
一些实施例中，如图1B～1C所示，第一晶体管200更包括一漏极(两个区块210的其中之一)与一源极(两个区块210的另一者)，漏极与源极与第一导电层400可例如是由同一层导电材料所形成，也就是说，第一晶体管200的漏极与源极可以与第一导电层400在相同黄光制程下完成，但在其它实施例，第一导电层400也可以例如与漏极或源极为不同层的导电材料，在此并不做限制。如图1B～1C所示，第一晶体管200与感测元件300相邻设置。
第一晶体管200更包括一有源层AS，有源层AS介于漏极与源极间(两个区块210间)，当施加电压后会产生电子流通信号控制第一晶体管200的开关。
第一型半导体层310可以为一N型半导体层或一P型半导体层的其中之一，第二型半导体层330可以是为N型半导体层或P型半导体层的其中另一者，且第一型半导体层310与绝缘层320的重叠面积等于第二型半导体层330与绝缘层320的重叠面积，如图1C所示。以上层叠结构可透过将第一型半导体层310、绝缘层320、及第二型半导体层330依序设置于第一基板100后，透过相同的黄光掩模、蚀刻制程而完成。当然假若第一型半导体层310、绝缘层320、及第二型半导体层330三层间使用不同的黄光掩模、蚀刻制程，其第一型半导体层310与绝缘层320的重叠面积也可能不等于第二型半导体层330与绝缘层320 的重叠面积。理想上，相同黄光掩模、蚀刻制程除了制作上更为简易、第一型半导体层310、绝缘层320、及第二型半导体层330三层间具相同面积也能达到较佳的显示面板空间上运用。换言之，本公开内容的实施例的感测元件300 于俯视第一基板100的方向看为一垂直层叠的PIN传感器。
实施例中，P型半导体层可以是包括非晶硅掺杂3族元素，例如是非晶硅掺杂硼、铝、镓、其它合适元素、或上述的任意组合，N型半导体层可以是包括非晶硅掺杂5族元素，例如是非晶硅掺杂氮、磷、砷、其它合适元素、或上述的任意组合，绝缘层320可包括非晶硅或其它合适材料，在此不做限制。
一些实施例中，第一导电层400可以是包括钼金属、钼合金、铝金属、铝合金、其它合适的不透明金属或上述的任意组合，第二导电层500可以是包括一透明导电材料，例如是IZO、ITO、其它合适的透明金属或上述的组合。
根据本公开内容的实施例，位于第二型半导体层330上的第二导电层500 可例如是具有高光穿透率的透明导电层，投射光经生物表征反射出的光线信号可以穿透第二导电层500，而被感测元件300所接收。再者，位于第一型半导体层310下方的第一导电层400可以例如是反射金属层，可以将来自上方的未利用的信号光线再反射，可以提升被感测元件300检测的信号量。换言之，根据本公开内容的实施例，感测元件300设置于第一导电层400和第二导电层500 之间、感测元件300和储存电容共用同一层绝缘层320，此种层叠设置可以增加显示面板10的光穿透率或感测元件300的光感效能，或储存电容储存能力。更进一步，可以透过感测元件300下方的具有高反射特性的第一导电层400，可以利用半穿反原理反射光线，提高显示面板的亮度均匀性。
如图1B～1C所示，显示面板10可更包括一穿孔V1，穿孔V1穿透钝化层120使第二晶体管600与透明导电层700电性相连，透过第二晶体管600控制一像素的开关或写入的信号。
如图1B～1C所示，显示面板10可更包括一传输线800，传输线800例如设置于第一基板100上，传输线800电性连接至第二导电层500，传输线800 可以用以传输信号至感测元件300。
一些实施例中，传输线800可包括一导电材料，例如可包括钼金属、钼合金、铝金属、铝合金、IZO、ITO或合适的导电材料，或上述的任意组合。一些实施例，传输线800例如使用为透明导电材料，则可以减少开口率的损失。
如图1B～1C所示，第一导电层400和绝缘层320间于俯视第一基板100 方向上看具有一第一重叠宽度W1，第二导电层500和绝缘层320间于俯视第一基板100方向上看具有一第二重叠宽度W2，实施例中，第一重叠宽度W1 可以小于或等于第二重叠宽度W2。举例而言，如图1B～1C所示的实施例中，第一重叠宽度W1小于第二重叠宽度W2。第一重叠宽度W1可以定义为于第一基板100上与资料线DL相互平行的切线D1方向的第一导电层400和绝缘层320间的重叠宽度。第二重叠宽度W2可以定义为于第一基板100上与资料线DL相互平行的切线D1方向的第二导电层500和绝缘层320间的重叠宽度。
如图1B所示，另外，第一导电层400和绝缘层320沿垂直于切线D1方向的切线D2方向具有一第三重叠宽度W3，第二导电层500和绝缘层320沿垂直于切线D1方向的切线D2方向具有一第四重叠宽度W4，更详细定义，切线 D2可定义为于第一基板100上与栅极线GL相互平行的切线方向。实施例中，第三重叠宽度W3可以小于或等于第四重叠宽度W4。举例而言，如图1B所示的实施例中，第三重叠宽度W3小于第四重叠宽度W4。一些实施例中，由于第一导电层400、资料线DL和读取线RL形成于第一基板100上的同一层，此时第三重叠宽度W3可能须小于第四重叠宽度W4，才能使第一导电层400与两侧的资料线DL或读取线RL间彼此具有一足够的间隔，避免因为电性接触而导致的短路。当然在其他实施例，就算第一导电层400、资料线DL和读取线RL形成于第一基板100上的同一层，在以第一导电层400与两侧的资料线DL或读取线RL间彼此具有一足够的间隔状况下，绝缘层320或第二导电层 500也可以具有等宽度，此时第三重叠宽度W3可以等于第四重叠宽度W4，在此并不做限制。
如图1B所示，第一导电层400和绝缘层320具有一第一重叠面积A1，第二导电层500和绝缘层320具有一第二重叠面积A2，第一重叠面积A1可以定义为于俯视第一基板100方向上看，第一导电层400和绝缘层320所重叠的面积，而第二重叠面积A2可以定义为于俯视第一基板100方向上看，第二导电层500和绝缘层320所重叠的面积。实施例中，第一重叠面积A1小于或等于第二重叠面积A2。于一些实施例中，第一重叠面积A1和第二重叠面积A2可以分别具有多种形状，例如方形、矩形、多边形，或其他合适设计的图形，此案不做限制。举例而言，如图1B所示的实施例中，第一重叠面积A1小于第二重叠面积A2，第一重叠面积A1和第二重叠面积A2均为矩形。
根据本公开内容的实施例，第一导电层400、绝缘层320和第二导电层500，三者重叠的部分构成储存电容，因此储存电容所占的面积则可以定义为是第一重叠面积A1与第二重叠面积A2相互的重叠面积。
一些实施例中，如图1B～1C所示，第一型半导体层310、绝缘层320、第二型半导体层330和第二导电层500于俯视第一基板100方向上可以几乎完全重叠，因此感测元件300所占的面积则是第二重叠面积A2，此可以透过将第一型半导体层310、绝缘层320、及第二型半导体层330、第二导电层500依序设置于第一基板100后，此四层使用相同的黄光掩模、蚀刻制程而达到。一些实施例中，如图1B～1C所示，第二重叠面积A2可例如大于或等于第一重叠面积A1，因此储存电容所占的面积可约略为第一重叠面积A1。
如图1B～1C所示，显示面板10可更包括读取线(read-outline)RL，读取线RL电性连接至第一晶体管200，用以读取感测元件300的信号。
如图1B～1C所示，显示面板10可更包括一第二晶体管600以及一透明导电层700，第二晶体管600设置于第一基板100上，且设置于显示区10A中，透明导电层700对应设置于显示区10A的一光穿透区A3中，且第二晶体管600 电性连接至透明导电层700。如图1B～1C所示，光穿透区与感测元件300相邻设置。如图1B～1C所示，透明导电层700于第一基板100上沿平行于资料线DL的方向具有一宽度W5，此宽度W5与第一重叠宽度W1的比例大约为 W5：W1＝1：1。
一些实施例中，第二晶体管600可例如是显示面板10的显示开关元件，第二晶体管600可以是顶栅极(topgate)型薄膜晶体管元件或底栅极(bottomgate) 型薄膜晶体管元件。举例而言，如图1B～1C所示的第二晶体管600是以底栅极型薄膜晶体管元件为例，此时与第一基板100对应的另一基板(图示未标)比如是彩色滤光基板上，可以例如有遮光层(BM)遮住由显示面板正面方向的光射入第二晶体管600而造成漏电流。
如图1C所示，显示面板10可更包括一介电层110，介电层110设置于第一基板100上。
如图1C所示，显示面板10可更包括一钝化层120，钝化层120设置于介电层110上，且钝化层120可例如设置在第一晶体管200和第二晶体管600上，在此不做限制。
如图1B所示的实施例中，此子像素区域的长度L可比如约为180微米(μm)，宽度W约为60微米，在此以长度L与宽度W所框出的区域简单是一为一个子像素区域。假若以一个子像素区域的面积作为100％，感测元件300占约30.22％，储存电容占约25.06％，开口区占约19.83％(开口区的计算方式为将整个子像素区域的100％扣除所有走线(比如资料线DL、读取线RL、等等)以及第一晶体管200和第二晶体管600的面积后，所剩余的面积约50.04％，再用剩余面积的比例50.04％减去感测元件300的比例30.22％而得到开口区的比例为19.83％)。因储存电容所占的面积实质上可能与感测元件300相同或略小些、其储存电容涵盖在感测元件300所占的面积之内，因此没有另外额外占用到开口区的面积比例。
一般传统常见的光学显示装置通常将光感测元件和储存电容元件两个各别独立设置于第一基板100上，故光感测元件和储存电容元件可能会分别制作在子像素的不同区域中，若为了达到类似于本公开内容的图1B～1C所示的实施例的开口区面积，则光感测元件和储存电容元件的面积总和仅能大约等于前述的感测元件300的面积比例30.22％，则单一个光感测元件的面积和单一个储存电容元件的面积必然都远小于30.22％，而扣除储存电容所具有的最低限度面积需求(例如19％)后，剩余的光感测元件所占面积相对而言非常小，因此导致光感吸收区面积较小，导致光感接收能力差而难以达到好的生物表征辨识效果。并且，传统的光感测元件的晶体管叠构设计布局无法利用半穿反原理提升背光亮度，可能导致亮度均匀性较差。
根据本公开内容的实施例，感测元件300和储存电容共用同一层绝缘层320，所以感测元件300和储存电容都可以依产品需求占有子像素区域的大比例的面积，而因感测元件300设置于储存电容之间，由显示面板的俯视方向看，其感测元件300与储存电容两者占用开口率的面积实质上几乎相近，故无需额外占用更多的开口区的面积，且因储存电容的第一导电层400可例如是反射金属层，因此第一导电层400可以将光源再反射、提升整体背光亮度，提高显示亮度均匀性。
图2A绘示根据本公开的另一实施例的显示装置的局部上视图，图2B绘示沿图2A的剖面线2B-2B’的剖面示意图。本实施例中与前述实施例相同或相似的元件是沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。
本实施例与前述实施例的差别在于，如图2A～2B所示，本实施例的显示装置的显示面板20的显示区中的局部区域中，透明导电层700的宽度W5增大，而第一重叠宽度W1减小。举例而言，宽度W5与第一重叠宽度W1的比例大约为W5：W1＝2.5：1。
如图2A～2B所示的实施例中，此子像素区域的长度L约为180微米，宽度W约为60微米。以一个子像素区域的面积作为100％，感测元件300占约 19.70％，储存电容占约15.54％，开口区占约30.34％(开口区的计算方式全文皆相同，将整个子像素区域的100％扣除所有走线以及第一晶体管200和第二晶体管600的面积后剩下的剩余面积约50.04％，再用剩余面积的比例50.04％减去感测元件300的比例19.70％而得到开口区的比例为30.34％)。因感测元件300设置于储存电容之间，由显示面板的俯视方向看，其感测元件300与储存电容两者占用开口率的面积实质上几乎相近，故无需额外占用更多的开口区的面积。
实施例中，当宽度W5与第一重叠宽度W1的比例W5/W1提高，例如大于1，根据本公开内容的感测元件300和储存电容的叠设的设计，在达到足够的光感吸收面积及接收能力情况下，可以进一步提高显示面板的开口率。
图3A绘示根据本公开的再一实施例的显示装置的局部上视图，图3B绘示沿图3A的剖面线3B-3B’的剖面示意图。本实施例中与前述实施例相同或相似的元件是沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。
本实施例与前述实施例的差别在于，如图3A～3B所示，本实施例的显示装置的显示面板30的显示区中的局部区域中，透明导电层700的宽度W5同前述图1B～1C的实施例的透明导电层700的宽度W5，而第一重叠宽度W1同前述图2A～2B的实施例的第一重叠宽度W1，主要差异于将子像素区域的长度L 例如减小为154微米，宽度W维持约为60微米。换言之，单个子像素区域的面积是减小。
如图3A～3B所示的实施例中，以一个子像素区域的面积作为100％，感测元件300占约22.79％，储存电容占约18.17％，开口区占约23.44％(开口区的计算方式全文皆相同，将整个子像素区域的100％扣除所有走线以及第一晶体管200和第二晶体管600的面积后剩下的剩余面积约46.23％，再用剩余面积的比例46.23％减去感测元件300的比例22.79％而得到开口区的比例为23.44％)。因感测元件300设置于储存电容之间，由显示面板的俯视方向看，其感测元件 300与储存电容两者占用开口率的面积实质上几乎相近且重叠，故无需额外占用更多的开口区的面积。
实施例中，当子像素区域的长度L减小，例如从180微米减小至154微米，根据本公开内容的感测元件300和储存电容的叠设的设计，在能仍达到足够的光感吸收面积(感测元件300占的面积)及接收能力情况下，借由降低单一子像素区域的面积，使显示的解析度提高(提高ppi),例如从278ppi提升为287ppi，且也不会降低显示面板的开口率。
图4A绘示根据本公开的又一实施例的显示装置的局部上视图，图4B绘示沿图4A的剖面线4B-4B’的剖面示意图。本实施例中与前述实施例相同或相似的元件是沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。
本实施例与前述实施例的差别在于，如图4A～4B所示，本实施例的显示装置的显示面板40的显示区中的局部区域中，感测元件300可例如部分设置于第一晶体管200上，即由俯视第一基板100方向上看，感测元件300可以至少部分重叠或完全重叠于第一晶体管200。
如图4A～4B所示，感测元件300、第一导电层400和第二导电层500设置于第一晶体管200上，感测元件300设置于第一导电层400和第二导电层500 之间、且感测元件300和储存电容共用同一个绝缘层320。
如图4A～4B所示，显示面板40可更包括一穿孔V2，穿孔V2穿透钝化层120使第一导电层400与第一晶体管200电性相连，可以透过第一晶体管200 控制感光元件300的开关与否。
实施例中，如图4A～4B所示，感光元件300设置于第一晶体管200上，因此感光元件300除了和储存电容共用绝缘层320，由俯视第一基板100方向上看，其感测元件300与储存电容两者占用开口率的面积实质上几乎相近且重叠，另外感光元件300也因设置于第一晶体管200上，故第一晶体管200无需额外占用更多的开口区面积(第一晶体管200占用的面积可例如小于储存电容)，此种设置方式可以更进一步提高开口区面积。
一些实施例中，如图4A所示，感测元件300更可部分覆盖第二晶体管600。感测元件300部分覆盖第二晶体管600的剖面图可参照图5B。
如图4B～4C所示的实施例中，此子像素区域的长度L约为180微米，宽度W约为60微米。以一个子像素区域的面积作为100％，感测元件300占约 19.7％，储存电容占约13.98％，但由于感测元件300的设置位置和第一晶体管 200和第二晶体管600的设置位置由俯视第一基板100方向上重叠，所以开口区的计算方式为将整个子像素区域的100％扣除所有走线以及第一晶体管200 和第二晶体管600的面积后剩下的剩余面积约50.04％。根据本公开内容的感测元件300、储存电容和晶体管的叠设的设计，不仅可以提供足够的光感吸收面积及接收能力，并且可以大幅提高显示面板的开口率。
图4B～4C所示的实施例中，感光元件300设置于第一晶体管200上，宽度W5与第一重叠宽度W1的比例W5/W1进一步大幅提高，例如是3.5。
如上所述，感测元件300可至少部分重叠第一晶体管200，如图4A～4B 所示，第一晶体管200更包括一漏极(两个区块210的其中之一)与一源极(两个区块210的另一者)，第一导电层400设置于漏极与源极上，且第一导电层400 经由一穿孔电性连接至漏极与源极。如图4A～4B所示，显示面板40例如更包括绝缘层130，传输线800设置于感测元件300上，传输线800电性连接至第二导电层500。传输线800可以用以传输信号至感测元件300。
如图4A所示，实施例中，感测元件300仅位于相邻的两个子像素间其中一个子像素的区域中，换言之，感测元件300可以并非位于显示面板的显示区中的所有子像素区域中。
图5A绘示根据本公开的更一实施例的显示装置的局部上视图，图5B绘示沿图5A的剖面线5B-5B’的剖面示意图。本实施例中与前述实施例相同或相似的元件是沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。
本实施例与前述实施例的差别在于，如图5A～5B所示，本实施例的显示装置的显示面板50的显示区中的局部区域中，相邻的两个子像素区域的两个感测元件300或第二晶体管600上均可部分重叠对应的第一晶体管200。
实施例中，如图5B所示，感测元件300亦可重叠部分第二晶体管600。如图5B所示，感测元件300、第一导电层400和第二导电层500可例如均设置于第一晶体管200或第二晶体管600上，感测元件300设置于第一导电层400 和第二导电层500之间、感测元件300和储存电容共用同一个绝缘层320。
实施例中，如图5A～5B所示，感光元件300设置于第一晶体管200或第二晶体管600上，因此感光元件300除了和储存电容共用绝缘层320，由俯视第一基板100方向上看，其感测元件300与储存电容两者占用开口率的面积实质上几乎相近且重叠，另外感光元件300也因设置于第一晶体管200或第二晶体管600上，故第一晶体管200或第二晶体管600无需额外占用更多的开口区面积(第一晶体管200与第二晶体管600所占用的面积可以小于储存电容)，此种设置方式可以更进一步提高储存电容的储存能力、提高感测元件300的感测功效、或提高开口率面积。
图5A～5B所示的实施例中，子像素区域的长度L约为180微米，宽度W 约为60微米，且感测元件300占的面积比例，储存电容占的面积比例以及开口区占的面积比例均与如图4A～4B所示的实施例相同。
图6绘示根据本公开的一实施例的显示装置的像素区的上视图。本实施例中与前述实施例相同或相似的元件是沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。
显示区中至少具有一像素区，像素区具有至少三个子像素区(RGB子像素区或是WRGB子像素区)，其中感测元件300设置于至少三个子像素区的至少其中之一中。
实施例中，显示面板60具有一像素区，像素区例如为具有三个子像素区，比如包括子像素区60R、子像素区60G和子像素区60B，其中感测元件300设置于此三个子像素区的至少其中之一中。一些实施例中，感测元件300仅设置于此三个子像素区的其中之一中，如此可以进一步提高开口率。
如图6所示，显示面板60包括彩色滤光片(未图示)，彩色滤光片包括多个不同颜色区块900R、900G和900B，分别对应设置于三个子像素区60R、60G 和60B。实施例中，颜色区块900R例如是红色区块，颜色区块900G例如是绿色区块，颜色区块900B例如是蓝色区块。
如图6所示，感测元件300可例如设置于子像素区60B中，感测元件300 例如邻设于资料线DL，且沿平行于资料线DL的方向延伸而具有长条形，在此并不局限感测元件300的形状，可依产品所需做适当的形状变形，由俯视上的感测元件300轮廓可例如为矩形、菱形、多边形等。第二导电层500设置于感测元件300上，接触并电性相连于此感测元件300。
如图6所示的实施例中，以一个子像素区60B的面积作为100％，感测元件300占约9.22％，储存电容占约4.25％，开口区占约40.82％(开口区的计算方式全文皆相同，将整个子像素区60B的100％扣除所有走线以及第一晶体管 200和第二晶体管600的面积后剩下的剩余面积约50.04％，再用剩余面积的比例50.04％减去感测元件300的比例9.22％而得到开口区的比例为40.82％)。储存电容所占的面积均在感测元件300所占的面积之内，因此并没有进一步减少开口区的面积比例。
如图6所示的实施例中，感测元件300以及叠设的储存电容设置于子像素区60B的侧边；一些其他实施例中，感测元件300以及叠设的储存电容亦可以设置于其他子像素区60R或子像素区60B中，此可依实际产品的光阻的不同穿透率特性而做适当变更，若将感测元件300置放于穿透率相对较高的子像素区中，则可以达到整体较均匀的显示亮度。
另外感测元件300于子像素区中也可设置于其他任意位置上，只要感测元件300以及叠设的储存电容不和资料线DL重叠设置即可。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (10)

1.一种显示装置，其特征在于，该显示装置包括：
一显示面板，包括：
一第一基板；
一第一晶体管，设置于该第一基板上；
一感测元件，设置于该第一基板上，且电性连接至该第一晶体管，其中该感测元件包括：
一第一型半导体层；
一绝缘层，设置于该第一型半导体层上；以及
一第二型半导体层，设置于该绝缘层上；
一第一导电层，设置于该第一基板和该感测元件之间，且该第一导电层接触并电性连接该第一型半导体层；
一第二导电层，设置于该感测元件上，且该第二导电层接触并电性连接该第二型半导体层；以及
一储存电容，该储存电容由该第一导电层、该第二导电层和该绝缘层层叠而成。
2.如权利要求1所述的显示装置，其特征在于，该第一型半导体层为一N型半导体层或一P型半导体层的其中之一，该第二型半导体层为该N型半导体层或该P型半导体层的其中另一者，且该第一型半导体层与该绝缘层的重叠面积等于该第二型半导体层与该绝缘层的重叠面积。
3.如权利要求1所述的显示装置，其特征在于，该第一导电层和该绝缘层具有一第一重叠宽度，该第二导电层和该绝缘层具有一第二重叠宽度，且该第一重叠宽度小于或等于该第二重叠宽度。
4.如权利要求1所述的显示装置，其特征在于，该第一导电层和该绝缘层具有一第一重叠面积，该第二导电层和该绝缘层具有一第二重叠面积，且该第一重叠面积小于或等于该第二重叠面积。
5.如权利要求1所述的显示装置，其特征在于，该第一晶体管更包括一漏极与一源极，该漏极与该源极与该第一导电层是由同一层导电材料所形成。
6.如权利要求1所述的显示装置，其特征在于，该感测元件至少部分重叠该第一晶体管，其中该第一晶体管更包括一漏极与一源极，该第一导电层设置于该漏极与该源极上，且该第一导电层经由一穿孔电性连接至该漏极或该源极。
7.如权利要求1所述的显示装置，其特征在于，该显示面板更包括：
一传输线，设置于该第一基板上，且该传输线电性连接至该第二导电层。
8.如权利要求1所述的显示装置，其特征在于，该显示面板具有一显示区及一周边区，该周边区围绕该显示区，其中该感测元件设置于该显示区中，该显示面板更包括：
一第二晶体管，设置于该第一基板上，且设置于该显示区中；以及
一透明导电层，对应设置于该显示区的一光穿透区中，其中该第二晶体管电性连接至该透明导电层。
9.如权利要求1所述的显示装置，其特征在于，该显示面板的一显示区中至少具有一像素区，该像素区具有至少三个子像素区，其中该感测元件设置于该至少三个子像素区的至少其中之一中。
10.如权利要求1所述的显示装置，其特征在于，该第一导电层包括钼金属、钼合金、铝金属、铝合金或一不透明金属，该第二导电层包括一透明导电材料。
CN201710865602.7A 2017-09-22 2017-09-22 显示装置 Active CN109545795B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710865602.7A CN109545795B (zh) 2017-09-22 2017-09-22 显示装置
US16/105,238 US10991754B2 (en) 2017-09-22 2018-08-20 Display device with stacking design of sensing element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710865602.7A CN109545795B (zh) 2017-09-22 2017-09-22 显示装置

Publications (2)

Publication Number Publication Date
CN109545795A CN109545795A (zh) 2019-03-29
CN109545795B true CN109545795B (zh) 2020-10-30

Family

ID=65809170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710865602.7A Active CN109545795B (zh) 2017-09-22 2017-09-22 显示装置

Country Status (2)

Country Link
US (1) US10991754B2 (zh)
CN (1) CN109545795B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113741736B (zh) * 2020-05-29 2023-12-08 京东方科技集团股份有限公司 一种传感器、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068680A (ja) * 1999-04-06 2001-03-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
CN105373772A (zh) * 2015-10-09 2016-03-02 京东方科技集团股份有限公司 光学指纹/掌纹识别器件、触控显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0313460D0 (en) * 2003-06-11 2003-07-16 Koninkl Philips Electronics Nv Colour electroluminescent display devices
KR20120060407A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 터치 표시 장치
TWI620290B (zh) * 2014-05-27 2018-04-01 聯華電子股份有限公司 導電墊結構及其製作方法
JP2017072741A (ja) * 2015-10-08 2017-04-13 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068680A (ja) * 1999-04-06 2001-03-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101826520A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置
CN105373772A (zh) * 2015-10-09 2016-03-02 京东方科技集团股份有限公司 光学指纹/掌纹识别器件、触控显示面板和显示装置

Also Published As

Publication number Publication date
CN109545795A (zh) 2019-03-29
US20190096953A1 (en) 2019-03-28
US10991754B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
US11861092B2 (en) Display device
JP4854745B2 (ja) 液晶表示装置
US20230354680A1 (en) Display substrate and display device
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
US11216130B2 (en) Touch display panel and method for preparing the same
US20090278121A1 (en) System for displaying images and fabrication method thereof
CN114578610A (zh) 显示面板
US10957718B2 (en) Pixel structure
US11842019B2 (en) Touch substrate and display panel
US20240210243A1 (en) Electronic device
CN113661476A (zh) 显示基板及其制备方法、显示装置
CN109545795B (zh) 显示装置
KR101778364B1 (ko) 디스플레이 디바이스
CN114092981A (zh) 用于显示装置的指纹传感器、显示装置及其制造方法
US20230337469A1 (en) Display device
US20100315573A1 (en) Liquid crystal panel, application and manufacturing method thereof
CN115909424A (zh) 显示面板
US20230045292A1 (en) Display substrate, method of manufacturing the display substrate, and display device
US11067865B1 (en) Display apparatus
US20220114356A1 (en) Fingerprint sensing device
CN112420618A (zh) 显示面板及显示面板的制备方法
CN112883793A (zh) 显示基板、显示装置
KR20210142799A (ko) 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치
CN111863909A (zh) 一种显示基板、其制作方法及显示装置
US20230137000A1 (en) Display panel and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant