JP2013191864A5

JP2013191864A5 - 液晶表示装置

Info

Publication number: JP2013191864A5
Application number: JP2013096197A
Authority: JP
Filing date: 2013-05-01
Publication date: 2014-04-10
Anticipated expiration: 2020-07-21

Description

その後、実施例１と同様にして有機絶縁物材料から成る第２の層間絶縁膜１４３、ソース配線１４４〜１４８、ドレイン配線１４９〜１５４を形成してアクティブマトリクス基板を完成させることができる。図６（Ａ）、（Ｂ）はこの状態の上面図を示し、図６（Ａ）のＢ−Ｂ’断面および図６（Ｂ）のＣ−Ｃ’断面は図５（Ｃ）のＢ−Ｂ’およびＣ−Ｃ’に対応している。図６（Ａ）、（Ｂ）ではゲート絶縁膜、第１の層間絶縁膜、第２の層間絶縁膜を省略して示しているが、島状半導体層１０４、１０５、１０８の図示されていないソースおよびドレイン領域にソース配線１４４、１４５、１４８とドレイン配線１４９、１５０、１５３がコンタクトホールを介して接続している。また、図６（Ａ）のＤ−Ｄ’断面および図６（Ｂ）のＥ−Ｅ’断面を図７（Ａ）と（Ｂ）にそれぞれ示す。ゲート配線２３３はゲート電極１１８、１１９と、またゲート配線２３４はゲート電極１２２と島状半導体層１０４、１０５、１０８の外側で重なるように形成され、導電層（Ｃ）と導電層（Ｄ）が接触して電気的に導通している。このようにゲート配線低抵抗導電性材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。

Claims

基板上に画素部と駆動回路とを有し、
前記画素部は、第１のトランジスタと容量と第１のスペーサとを有し、
前記駆動回路は、第２のスペーサを有し、
前記基板上の第１絶縁膜と、
前記第１絶縁膜上の島状半導体層と、
前記島状半導体層上の第２絶縁膜と、
前記第２絶縁膜上の、テーパー部を有するゲート電極と、
前記第２絶縁膜上の容量配線と、
前記ゲート電極上及び前記容量配線上の第３絶縁膜と、
前記第３絶縁膜上のソース電極と、
前記第３絶縁膜上のドレイン電極と、
前記ソース電極上及び前記ドレイン電極上の画素電極と、を有し、
前記第１のトランジスタは、前記第２絶縁膜を介して前記ゲート電極と重なる領域を有する前記島状半導体層の第１の部分と、前記ゲート電極と、前記ソース電極及び前記ドレイン電極と、を有し、
前記容量は、前記第２絶縁膜を介して前記容量配線と重なる前記島状半導体層の第２の部分と、前記容量配線と、を有し、
前記ゲート電極と前記容量配線とは、同一の導電膜を加工する工程を経て形成されたものであり、
前記第１の部分はＬＤＤ領域を有し、
前記ＬＤＤ領域は、前記ゲート電極をマスクとして不純物元素を添加することで形成されたものであり、
前記画素電極は、前記ソース電極及び前記ドレイン電極の一方を介して、前記第１の部分と電気的に接続され、
前記第１のスペーサと前記第２のスペーサとは大きさが異なることを特徴とする液晶表示装置。
基板上に画素部と駆動回路とを有し、
前記画素部は、第１のトランジスタと容量と第１のスペーサとを有し、
前記駆動回路は、第２のトランジスタと第２のスペーサとを有し、
前記基板上の第１絶縁膜と、
前記第１絶縁膜上の第１の島状半導体層と、
前記第１絶縁膜上の第２の島状半導体層と、
前記第１の島状半導体層上及び第２の島状半導体層上の第２絶縁膜と、
前記第２絶縁膜上のテーパー部を有する第１のゲート電極と、
前記第２絶縁膜上のテーパー部を有する第２のゲート電極と、
前記第２絶縁膜上の容量配線と、
前記第１のゲート電極上、第２のゲート電極上、及び前記容量配線上の第３絶縁膜と、
前記第３絶縁膜上の第１のソース電極及び第１のドレイン電極と、
前記第３絶縁膜上の第２のソース電極及び第２のドレイン電極と、
前記第１のソース電極上及び前記第１のドレイン電極上の画素電極と、を有し、
前記第１のトランジスタは、前記第２絶縁膜を介して前記第１のゲート電極と重なる領域を有する前記第１の島状半導体層の第１の部分と、前記第１のゲート電極と、前記第１のソース電極及び前記第１のドレイン電極と、を有し、
前記容量は、前記第２絶縁膜を介して前記容量配線と重なる前記島状半導体層の第２の部分と、前記容量配線と、を有し、
前記第２のトランジスタは、前記第２絶縁膜を介して前記第２のゲート電極と重なる領域を有する前記第２の島状半導体層と、前記第２のゲート電極と、前記第２のソース電極及び前記第２のドレイン電極と、を有し、
前記第１の島状半導体層と前記第２の島状半導体層とは、同一の半導体膜を加工する工程を経て形成されたものであり、
前記第１のゲート電極と前記第２のゲート電極と前記容量配線とは、同一の導電膜を加工する工程を経て形成されたものであり、
前記第１の部分は、第１のＬＤＤ領域を有し、
前記第２の島状半導体層は、第２のＬＤＤ領域を有し、
前記第１のＬＤＤ領域は、前記第１のゲート電極をマスクとして不純物元素を添加することで形成されたものであり、
前記第２のＬＤＤ領域は、前記第２のゲート電極をマスクとして不純物元素を添加することで形成されたものであり、
前記画素電極は、前記第１のソース電極及び前記第１のドレイン電極の一方を介して、前記第１の部分と電気的に接続され、
前記第１のスペーサと前記第２のスペーサとは大きさが異なることを特徴とする液晶表示装置。
請求項１または請求項２において、
前記画素電極は、酸化インジウム酸化スズ合金を有することを特徴とする液晶表示装置。