JP2011109084A5 - 半導体装置、中央演算処理装置 - Google Patents

Claims (4)

1. チャネル形成領域が設けられた酸化物半導体層と、
   ゲート絶縁層と、
   前記ゲート絶縁層を介して、前記酸化物半導体層の前記チャネル形成領域と重畳して設けられたゲート電極層と、
   前記酸化物半導体層に電気的に接続されたソース電極層及びドレイン電極層と、を有するトランジスタが少なくとも一つ設けられている記憶素子を含み、
   前記酸化物半導体層におけるキャリア濃度は５×１０ ^１４ ｃｍ ^−３ 以下であり、
   前記トランジスタのオフ電流値は、１×１０ ^−１３ Ａ以下であることを特徴とする半導体装置。
2. 請求項１において、
   前記酸化物半導体層における水素濃度は５×１０^１９ｃｍ^−３以下であることを特徴とする半導体装置。
3. 請求項１または請求項２に記載の半導体装置がＤＲＡＭであることを特徴とする半導体装置。
4. タイミングコントロール回路、命令解析デコーダー、レジスタアレイ、アドレスロジックバッファ回路、データバスインターフェイス、演算論理装置、及び命令レジスタを有し、
   前記レジスタアレイ及び前記命令レジスタは、請求項１乃至３のいずれか一に記載の記憶素子を有することを特徴とする中央演算処理装置。