JP2013102133A5 - 半導体装置 - Google Patents

Claims (6)

1. 複数のメモリセルと、
   前記メモリセルにデータを書き込む機能と、前記メモリセルからデータを読み出す機能と、を有する周辺回路と、
   導電層と、を有し、
   前記メモリセルは、第１のトランジスタと、容量素子と、を有し、
   前記容量素子の一方の電極は、前記第１のトランジスタがオフ状態となることによって浮遊状態となるノードに電気的に接続され、
   前記周辺回路は、第２のトランジスタを有し、
   前記第１のトランジスタのチャネルは、酸化物半導体層に設けられ、
   前記第２のトランジスタのチャネルは、単結晶シリコン基板又はＳＯＩ基板に設けられ、
   前記第２のトランジスタのゲート電極の上方に、第１の絶縁層を有し、
   前記第１の絶縁層の上方に、前記導電層を有し、
   前記導電層の上方に、第２の絶縁層を有し、
   前記第２の絶縁層の上方に、前記酸化物半導体層を有し、
   前記酸化物半導体層の上方に、第３の絶縁層を有し、
   前記第３の絶縁層の上方に、前記第１のトランジスタのゲート電極を有し、
   前記第３の絶縁層は、前記第１のトランジスタのゲート絶縁層として機能する領域を有し、
   前記導電層は、前記複数のメモリセルと重なるように、又は、前記周辺回路と重なるように設けられ、
   前記導電層は、接地電位、又は、一定の電位が供給されることを特徴とする半導体装置。
2. 複数のメモリセルと、
   前記メモリセルにデータを書き込む機能と、前記メモリセルからデータを読み出す機能と、を有する周辺回路と、
   導電層と、を有し、
   前記メモリセルは、第１のトランジスタと、容量素子と、を有し、
   前記容量素子の一方の電極は、前記第１のトランジスタがオフ状態となることによって浮遊状態となるノードに電気的に接続され、
   前記周辺回路は、第２のトランジスタを有し、
   前記第１のトランジスタのチャネルは、酸化物半導体層に設けられ、
   前記第２のトランジスタのチャネルは、単結晶シリコン基板又はＳＯＩ基板に設けられ、
   前記第２のトランジスタのゲート電極の上方に、第１の絶縁層を有し、
   前記第１の絶縁層の上方に、前記導電層を有し、
   前記導電層の上方に、第２の絶縁層を有し、
   前記第２の絶縁層の上方に、前記酸化物半導体層を有し、
   前記酸化物半導体層の上方に、第３の絶縁層を有し、
   前記第３の絶縁層の上方に、前記第１のトランジスタのゲート電極を有し、
   前記第１のトランジスタのゲート電極の上方に、第４の絶縁層を有し、
   前記第４の絶縁層の上方に、第５の絶縁層を有し、
   前記第３の絶縁層は、前記第１のトランジスタのゲート絶縁層として機能する領域を有し、
   前記導電層は、前記複数のメモリセルと重なるように、又は、前記周辺回路と重なるように設けられ、
   前記導電層は、接地電位、又は、一定の電位が供給されることを特徴とする半導体装置。
3. 請求項２において、
   前記第２の絶縁層は、加熱により酸素の一部を放出する機能を有し、
   前記第４の絶縁層は、加熱により酸素の一部を放出する機能を有し、
   前記第２の絶縁層と前記第４の絶縁層とは、前記酸化物半導体層の周辺において接する領域を有することを特徴とする半導体装置。
4. 請求項２において、
   前記第２の絶縁層は、加熱により酸素の一部を放出する機能を有し、
   前記第４の絶縁層は、加熱により酸素の一部を放出する機能を有し、
   前記第２の絶縁層と前記第４の絶縁層とは、前記酸化物半導体層の周辺において接する領域を有し、
   前記第５の絶縁層は、酸素の拡散を抑制する機能を有することを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記導電層は、前記容量素子の他方の電極として機能する領域を有することを特徴とする半導体装置。
6. 請求項５において、
   前記第２の絶縁層は、第１の領域と、第２の領域と、を有し、
   前記第１の領域において、前記導電層と、前記容量素子の一方の電極とが重なり、
   前記第１の領域における前記第２の絶縁層の厚さは、前記第２の領域における前記第２の絶縁層の厚さよりも薄いことを特徴とする半導体装置。