JP2008533695A - Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域 - Google Patents

Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域 Download PDF

Info

Publication number
JP2008533695A
JP2008533695A JP2007549723A JP2007549723A JP2008533695A JP 2008533695 A JP2008533695 A JP 2008533695A JP 2007549723 A JP2007549723 A JP 2007549723A JP 2007549723 A JP2007549723 A JP 2007549723A JP 2008533695 A JP2008533695 A JP 2008533695A
Authority
JP
Japan
Prior art keywords
substrate
thickness
gate electrode
region
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007549723A
Other languages
English (en)
Other versions
JP5145049B2 (ja
Inventor
ムールティ、アナンド
グラス、グレン
ウェストマイヤー、アンドリュー
ハッテンドルフ、マイケル
ワンク、ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2008533695A publication Critical patent/JP2008533695A/ja
Application granted granted Critical
Publication of JP5145049B2 publication Critical patent/JP5145049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2053—Expitaxial deposition of elements of Group IV of the Periodic System, e.g. Si, Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

この発明は、ソース−ドレインｃＭＯＳトランジスタの置換技術に関する。プロセスは、装置一式を利用して基板材料に窪みをエッチングして、その後、別のものに堆積することに関する。エッチングとその後の堆積とを、大気に曝すことなく、同じ反応器でなす方法が開示される。置換ソース―ドレインアプリケーション用のソース―ドレイン窪みのイン・サイチューエッチングは、現行のエックス・サイチューエッチングに対して幾らかの利点を提供する。トランジスタ駆動電流は、（１）ａｓエッチングされた表面が大気に曝されると、シリコンエピ層界面の汚染が削減されること、（２）エッチング窪みの形状に対する正確制御、により向上する。堆積は、選択的／非選択的方法を含む、様々な技術によりなされてもよい。ブランケット堆積の場合、性能重要領域のアモルファス堆積を避ける基準も提示される。
【選択図】図１

Description

回路デバイスおよび回路デバイスの製造および構造である。
基板上の回路デバイス（半導体（例えばシリコン）基板上の集積回路（ＩＣ）トランジスタ、抵抗器、コンデンサ、など）における性能の改善は、典型的にこれらデバイスの設計、製造、および操作中に考慮される主要な要因である。例えば、相補型金属酸化膜半導体（ＣＭＯＳ）などにおけるように、金属酸化膜半導体（ＭＯＳ）トランジスタデバイスの設計、製造あるいは形成中には、Ｎ型ＭＯＳデバイス（ｎ−ＭＯＳ）チャネル中の電子の移動を増加させ、Ｐ型ＭＯＳデバイス（ｐ−ＭＯＳ）チャネルにおける正電荷を帯びた正孔の移動を増加させることがしばしば望ましい。デバイス性能評価における重要なパラメタは任意の設計電圧で供給される電流である。このパラメタは一般にトランジスタ駆動電流あるいは飽和電流（ＩＤｓａｔ）と称される。駆動電流は、トランジスタのチャネル移動度および外部抵抗を含む要因に影響される。
チャネル移動度は、トランジスタのチャネル領域内のキャリア（正孔および電子）の移動度のことを言う。キャリア移動度の増加は、任意の設計電圧およびゲート長における駆動電流の増加と直接換言できる。キャリア移動度はチャネル領域のシリコン格子にひずみ（ｓｔｒａｉｎ）をかけることで増加させることができる。ｐ−ＭＯＳデバイスにおいては、キャリア移動度（つまり、正孔移動度）は、トランジスタのチャネル領域において圧縮性のひずみを（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎ）生成することで強化される。ｎ−ＭＯＳデバイスにおいては、キャリア移動度（つまり、電子移動度）は、トランジスタのチャネル領域において伸張性のひずみを（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）を生成することで強化される。
駆動電流はさらに（１）オーム接点（金属から半導体へ、および半導体から金属へ）に関する抵抗、（２）ソース／ドレイン領域そのもの内の抵抗、（３）チャネル領域とソース／ドレイン領域との間の領域（先端領域）の抵抗、および（４）最初の基板エピ層界面の位置における不純物（炭素、窒素、酸素）汚染による界面抵抗、を含むその他の要因によっても影響を被る。これら抵抗の合計も、一般に外部抵抗と称される。
従前の先端（典型的にソース・ドレイン・エクステンションとも称される）領域製造は、ゲート・スペーサ誘電体層製造前に、ドーパント注入によりなされる。ドーパントの位置は基板の頂面付近に集中している。このドーパントの狭い帯は高い広がり抵抗に繋がり、電流の流れをチャネルからサリサイド接触に制限する。目下の技術水準の置換ソース・ドレインアーキテクチャでは、窪みの形状は良くなっているが、広がり抵抗に関しては依然、完全に最適化できていない。
局所的にひずみをかけるトランジスタチャネル領域はＭＯＳトランジスタのチャネル領域にひずみを与える材料を用いて、ソースおよびドレイン領域に選択的エピタキシャル堆積を行うことで達成することができる。このようなプロセスの流れは、エッチング反応器を利用する一プロセス処理において、トランジスタのソース―ドレイン領域から基板材料をエッチングしてもよい。その後の処理において、除去された材料を堆積反応器内でＳｉ合金材料に置き換えてもよい。エッチング反応器および堆積反応器は物理的に異なり別個であってもよい。従い、Ｓｉ合金堆積プロセス開始前に、基板はエッチング反応器から取り出され、大気圧環境に曝されねばならない。Ｓｉ合金は純粋なＳｉあるいはＳｉ１−ｘＧｅｘあるいはＳｉ１−ｘＣｘであってよく、非ドープであってもよいし、あるいはｐ型あるいはｎ型のドーパントでドープされていてもよい。堆積プロセスは選択的でも非選択的でもよい。ここで提供する実施形態によると、エッチング反応器および堆積反応器は物理的に同じであってもよい。
例えば図１は、ウェル、ゲート誘電体、ゲート電極、および先端材料を持つ基板の部分の概略断面図である。図１は、ウェル１２４の上方の基板１２０の頂面１２５に形成されたゲート誘電体１４４を持つ基板１２０を含む装置１００を示す。ゲート電極１９０はゲート誘電体１４４上に形成されていて、側面にスペーサ１１２および１１４が形成されている。エッチングマスク１４２はゲート電極１９０上に形成される。さらに電気絶縁材料１３０が周囲領域１２８からウェル１２４を電気的に絶縁すると示されている。表面１７０および表面１８０がゲート電極１９０に隣接すると示されている。装置１００、および上述されたその部材は、一以上のプロセスチャンバを伴う半導体トランジスタ製造プロセスなどでさらに加工されて、ｐ−ＭＯＳあるいはｎ−ＭＯＳトランジスタのパーツとなってもよい（例えば、ＣＭＯＳデバイスのパーツなど）。
例えば、基板１２０は、シリコン、多結晶シリコン、単結晶シリコンを含んでも、それから形成されても、それで堆積されても、それから成長させられてもよい。あるいはシリコンウェハなどのシリコンベースあるいは基板を形成する他の様々な適切な技術を利用してもよい。例えば、実施形態によると、基板１２０は、１００オングストローム〜１０００オングストロームの純粋シリコンの厚みを持つ単結晶シリコン基板基材を成長させることで形成されてもよい。あるいは、基板１２０は、ＣＶＤなどにより２マイクロメータの厚みの厚みを形成すべく、様々な適切なシリコンあるいはシリコン合金材料の十分な化学気相成長法（ＣＶＤ）により形成されることで１〜３マイクロメータの厚みの厚みを持つ材料層を形成してもよい。また、基板１２０は、緩和されたあるいは非緩和の、グレードされた、あるいは非グレードのシリコン合金材料であってもよいと考えられる。
図１に示すように、基板１２０は、基板１２０形成中あるいは形成後にドーピング基板１２０により形成される電気的に正の電荷を持つＰ型材料上の電気的に負の電荷を持つＮ型ウェルなどの、ウェル１２４を含む。特に、ウェル１２４を形成するには、頂面１２５はｐ−ＭＯＳトランジスタ（ＣＭＯＳデバイスのｐ−ＭＯＳデバイスなど）のＮ型ウェルを形成するリン、ヒ素、および／またはアンチモンでドープされてもよい。ここで記載されるドーピングは、例えば、上述のドーパントのイオンあるいは原子を、材料（基板１２０あるいは基板１２０の中／上に形成される材料など）に注入するなどの、アングルド・ドーピング（ａｎｇｌｅｄ ｄｏｐｉｎｇ）により遂行してもよい。例えば、ドーピングはイオン「銃」あるいはイオン「注入機」により、基板表面に超高速イオンを衝突させて、ドープされた材料を形成するイオン注入を含んでもよい。加速したイオンは材料の表面を貫通、あるいは下の材料に拡散して、ドープされた材料の深さを形成してもよい。例えば、マスクを非選択の一領域あるいは複数の領域上に配置して、ドーパントが前記非選択の一領域あるいは複数の領域へ侵入するのを妨げながら、一方でドーパントをウェル１２４へドープさせることなどにより、頂面１２５を選択的にドープしてもよい。
この他にも、ウェル１２４を形成するには、頂面１２５をホウ素および／またはアルミニウムでドープして、ｎ−ＭＯＳトランジスタ（例えば、ＣＭＯＳデバイスのｎ−ＭＯＳデバイス）のＰ型ウェルを形成してもよい。
従い、ウェル１２４はトランジスタデバイスの「チャネル」を形成するのに適した材料であってもよい。例えば、トランジスタデバイスチャネルは頂面１２５の下方、および表面１７０および１８０の間にあるウェル１２４の材料の一箇所として規定されてよく、あるいは表面１７０および１８０の隣に形成される接合、それらの消費箇所、および／またはそれらを含む接合であってもよい。
図１は、ウェル１２４と周囲領域１２８との間の電気絶縁材料１３０を示す。材料１３０は様々な適切な電気絶縁材料、および周囲領域１２８からウェル１２４を電気的に絶縁するのに十分な構造であってもよい。例えば、周囲領域１２８は隣のあるいは関連のトランジスタデバイスのウェル領域であってもよい。詳しくは、材料１３０は、ｐ−ＭＯＳデバイスのＮ型ウェル（例えば、ウェル１２４がＮ型ウェルを持つ箇所）と基板１２０の他の領域との間に形成され、Ｎ型ウェルをその他の領域から電気的に絶縁する、浅いトレンチ絶縁（ＳＴＩ）であってもよい。同様に、材料１３０はｎ−ＭＯＳデバイスのＰ型ウェル（例えば、ウェル１２４がＰ型ウェルである箇所）と基板１２０の他の領域との間に形成されるＳＴＩであってもよい。従い、材料１３０はウェル１２４を基板１２０の他の領域から絶縁して、頂面１２５上に形成されるトランジスタの機能を提供してもよい（例えば、ウェル１２４と対になっている関連デバイスの隣接ウェルからウェル１２４を絶縁してＣＭＯＳデバイスを形成する）。一例においては、ウェル１２４がＮ型ウェルである箇所において、領域１２８の一つは、頂面１２５に形成されるｐ−ＭＯＳデバイスと対になったｎ−ＭＯＳデバイスの関連Ｐ型ウェルであり、ＣＭＯＳデバイスを形成してもよい。あるいは、ウェル１２４がＰ型ウェルである箇所において、領域１２８の一つは、頂面１２５に形成されるｎ−ＭＯＳデバイスと対になったｐ−ＭＯＳデバイスの関連Ｎ型ウェルであり、ＣＭＯＳデバイスを形成してもよい。材料１３０は材料１３０上に位置する材料層にドーピングすることで形成されてよく、および／またはウェル１２４形成の前あるいは前に形成されてもよい。
図１に示すように、ゲート誘電体１４４は幅Ｗ２を持つ。ゲート電極１９０はゲート誘電体１４４上に幅Ｗ１で形成されると示されている。ゲート誘電体１４４の厚みは頂面１２５のトポグラフィに沿うように幅Ｗ２沿いに全域に亘り大体一貫していてもよい。さらには、ゲート誘電体１４４は比較的高い誘電率（例えば、二酸化ケイ素（ＳｉＯ２）の誘電率以上の誘電率）を持つ材料により、あるいは比較的低い誘電率を持つ材料により形成されてもよい。ゲート誘電体１４４の厚みは１〜５ナノメータの厚みであってもよい。ゲート誘電体１４４はＣＶＤ、原子層堆積（ＡＬＤ）、ブランケット堆積、選択的堆積、エピタキシャル堆積、超高真空（ＵＨＶ）ＣＶＤ、高速熱的（ＲＴ）ＣＶＤ、低圧（ＲＰ）ＣＶＤ、分子線エピタキシー（ＭＢＥ）などの堆積法、および／または、その他の適切な成長、堆積、あるいは形成プロセスにより形成されてもよい。ゲート誘電体１４４は装置１００に適切なＰ型仕事関数を持っていてもよい（例えば装置１００がｐ−ＭＯＳデバイスである場合）。あるいは、ゲート誘電体１４４は装置１００に適切なＮ型仕事関数を持っていてもよい（例えば装置１００がｎ−ＭＯＳデバイスである場合）。詳しくは、ゲート誘電体１４４は、二酸化ケイ素（ＳｉＯ２）、酸化ハフニウム（ＨｆＯ）、ケイ酸ハフニウム（ＨｆＳｉＯ４）、酸化ジルコニウム（ＺｒＯ）、炭素ドープ酸化物（ＣＤＯ）、立方晶窒化ホウ素（ＣＢＮ）、リンケイ酸ガラス（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）（ＰＳＧ）、窒化ケイ素（Ｓｉ３Ｎ４）、フッ素系ケイ酸ガラス（ＦＳＧ）、炭化ケイ素（ＳｉＣ）などの誘電体により形成されてもよい。
ゲート電極１９０は、ゲート誘電体１４４の形成について上述したプロセスなどにより、形成することができる。さらには、ゲート電極１９０はシリコン、多結晶シリコン、結晶シリコン、および／または様々な他の適切なゲート電極材料などの、様々な半導体あるいは伝導体材料で形成されてもよい。さらに、ゲート電極１９０は形成中あるいは形成後にドープされてもよい。例えばゲート電極１９０は、ホウ素および／またはアルミニウムでドープされることで電気的に正の電荷を持つｐ型ゲート電極を形成してもよい（例えば、ＣＭＯＳデバイスの一部であってもよいｐ−ＭＯＳデバイスについて）。逆に、ゲート電極１９０は、リン、ヒ素、および／またはアンチモンでドープされて、電気的に負の電荷を持つｎ型ゲート電極を形成してもよいと思われる（例えば、ＣＭＯＳデバイスの一部であってもよいｎ−ＭＯＳｎ−ＭＯＳデバイスについて）。
ゲート電極１９０はｐ−ＭＯＳあるいはｎ−ＭＯＳデバイスにつき適切な厚みを持ってもよい（装置１００がｐ−ＭＯＳあるいはｎ−ＭＯＳデバイスである場合など）。例えば、ゲート電極１９０は基板１２０上に形成されるトランジスタに、０．１〜０．５ボルトの閾値「ＯＮ」電圧を持たせるような厚みを持っていてもよい。場合によっては、ゲート電極１９０は例えば、１５０〜２０００オングストローム（１５〜２００ナノメータ（ｎｍ））の厚みを持ってもよい。ゲート電極１９０は、ｐ−ＭＯＳデバイスのゲート電極に対応する仕事関数を持っていてもよい（例えば、装置１００がｐ−ＭＯＳデバイスの場合）。あるいは、ゲート電極１９０は、ｎ−ＭＯＳデバイスのゲート電極に対応する仕事関数を持っていてもよい（例えば、装置１００がｎ−ＭＯＳデバイスの場合）。
図１はゲート電極１９０およびゲート誘電体１４４の表面に形成されたスペーサ１１２およびスペーサ１１４を示している。詳しくは、スペーサ１１２およびスペーサ１１４はゲート電極１９０の側壁表面、およびゲート誘電体１４４の頂面（基板１２０とは反対側の表面）に形成されてもよい。スペーサ１１２、１１４は、窒化ケイ素（Ｓｉ３Ｎ４）、二酸化ケイ素（ＳｉＯ２）、および／または様々な他の適切な半導体デバイススペーサ材料で形成されてもよい。
図１はさらに、ゲート電極１９０上に形成されるエッチングマスク１４２を示す。エッチングマスク１４２は窒化ケイ素（Ｓｉ３Ｎ４）から形成される「ハード」マスクであってよく、上述のゲート誘電体１４４を形成する目的の他の材料であってもよい。例えば、エッチングマスク１４２はゲート電極１９０、ゲート誘電体１４４および／またはスペーサ１１２、１１４を形成するときに利用されてもよい。詳しくは、マスク１４２の形状に対応する箇所、あるいはマスク１４２の周辺領域は、マスク１４２をエッチングストップとして利用して、上からエッチングにより除去してもよい。
例えば、スペーサ１１２、１１４は先ず、ゲート誘電体１４４について上述した誘電体材料と類似した誘電体材料を基板１２０の表面、ゲート電極１９０の側壁表面、頂面エッチングマスク１４２に沿って等角的に堆積することで形成されてもよい。そして、形成されたあるいは堆積された誘電体材料はパターニングおよびエッチングされて、スペーサ１１２、１１４を作成してもよい。
実施形態によると、表面１７０および表面１８０などにおける、ウェル１２４および基板１２０の箇所が削除されることで、ゲート電極１９０の隣の基板１２０の接合領域が形成されてもよい。例えば、ゲート電極１９０の隣の接合は、基板１２０の表面１７０、１８０の数箇所を除去して基板１２０に接合領域あるいは窪みを形成して、その後接合材料を接合領域に形成あるいは堆積することで形成されてもよい。このような除去は、接合領域がゲート誘電体１４４の下に広がるように「ソース―ドレイン窪み」エッチングを含んでもよい。
例えば、図２は、先端領域を持つ接合領域の形成後の図１の概略基板である。図２は、ゲート電極１９０の隣の基板１２０の表面１７０に形成される窪み、及びゲート誘電体１４４の底面の下のソース―ドレイン窪みのような、接合領域２７０を示す。同様に、図２は、ゲート電極１９０の隣の基板１２０の表面１８０に形成される窪み、及びゲート誘電体１４４の底面の下のソース―ドレイン窪みのような、接合領域２８０を示す。
接合領域２７０は基板表面２２２（例えば、接合領域２７０のベース表面）、切子面２２０、および先端領域２７６を規定する。先端領域２７６は切子面２２０とゲート誘電体１４４の底面との間にある。例えば、先端領域２７６は、切子面２２０とゲート誘電体１４４の底面との間に角度Ａ１を持つ切子面２２０を規定すると言うことができる。同様に、接合領域２８０は基板表面２３２、切子面２３０、及び先端領域２８６を規定する。先端領域２８６は切子面２３０とゲート誘電体１４４との間に在る。先端領域２８６は、切子面２３０とゲート誘電体１４４の底面との間に角度Ａ２を持つ切子面２３０を規定すると言える。
実施形態によると、好ましい角度Ａ１および／またはＡ２は５２度〜５７度の角度であってもよい。例えば、角度Ａ１、Ａ２は双方とも、略５２度、５３度、５４度、５４．７度、５４．７４度、５４．７３９１３７度、５４．８度、５５度、５６度であってもよい。この角度範囲は、従来のミラー指数命名法（Ｍｉｌｌｅｒ ｉｎｄｅｘ ｎｏｍｅｎｃｌａｔｕｒｅ）を利用して示される、｛１１１｝面族の配置に略対応する。代替的実施形態では、角度Ａ１、Ａ２が０度〜９０度の範囲にあるようになっており、ここにリストした好ましい範囲が除外されている。
実施形態によると、先端領域２７６、２８６はスペーサ１１２、スペーサ１１４、および／またはゲート電極１９０の下に延びてもよい。例えば、先端領域２７６、２８６は、０より大きい幅などの、幅Ｗ２に等しい幅から、幅Ｗ２より小さい幅までの、ゲート誘電体１４４の底面下に頂面１２５沿いに延びてもよい。従い、切子面２２０、２３０は基板１２０の頂面１２５の隣のゲート誘電体１４４の底面に接触して、切子面２２０、２３０間の頂面１２５下のチャネルを形成してもよく（例えば、装置２００に形成されるトランジスタのチャネル）、ここで切子面２２０、２３０は各々、ゼロと幅Ｗ２の半分の間の距離でゲート誘電体１４４の下に延びていてもよい。従い、スペーサ１１２、スペーサ１１４、および／またはゲート電極１９０の下のゲート誘電体１４４の底面に接するよう、ゲート誘電体１４４の底面に接触し、その下に延びる切子面２２０、２３０を形成するように基板１２０の数箇所を除去してもよい。
接合領域２７０および／または２８０は、上面１２５の下に８００オングストローム〜１３００オングストロームの深さを持ってもよいと考えられる。さらには、接合領域２７０および／または２８０は、トランジスタデバイス（例えば、ＣＭＯＳデバイスのｐ−ＭＯＳあるいはｎ−ＭＯＳデバイス）の接合を形成すべく、これら領域に材料を堆積するのに適した幅あるいは寸法を持ってもよい。
接合領域２７０および／または２８０は「ソース―ドレイン領域」あるいは「拡散領域」と称することができる。また、適切な材料が接合領域２７０、２８０に形成、堆積、あるいは成長されるとき、生じる材料は「接合」「ソース」「ドレイン」「拡散領域」として称することができる。
実施形態によると、接合領域２７０、２８０は基板１２０の、表面１７０および１８０におけるような望ましくない箇所を除去することで形成することができる。例えば、第１操作中、フォトレジストを利用して除去すべきハードマスクの領域（例えば、図１の装置１００の上方のハードマスク層）を規定する、二つの操作をパターニングするプロセスが利用されてもよい。これらハードマスク領域はその後エッチングで取り除かれる。このエッチングの後で、フォトレジストが除去され、窪みエッチングを施して基板１２０の望ましくない箇所を除去することで接合領域２７０、２８０を形成する（残りのハードマスクで被覆されていない、望ましくない露出箇所をエッチングで除去する）。エッチングストップ、誘電体材料、フォトレジスト、あるいはマスキングおよびエッチング処理に適した他の材料（例えば、負のフォトレジストマスク、正のフォトレジストマスク、二酸化ケイ素（ＳｉＯ２）、あるいは窒化ケイ素（Ｓｉ３Ｎ４））を利用するフォトリソグラフィーパターニングも、図２に示すように、接合領域２７０、２８０を形成すべくソース―ドレイン窪みエッチングを施す間に保護したい領域を規定するのに利用されてもよい。
表面１７０、１８０などの基板１２０の望ましくない箇所を除去することで接合領域２７０、２８０を形成するのに適した非プラズマエッチングケミストリーには、塩素（Ｃｌ２）、塩酸（ＨＣＩ）、フッ素（Ｆ２）、臭素（Ｂｒ２）、ＨＢｒおよび／または、基板１２０の箇所を除去することのできる他のエッチングプロセスが含まれる。ＳＦ６、ＮＦ３などのケミストリーを含むプラズマエッチングは、代替実施形態として可能性がある。今日入手できる典型的なエピタキシャル堆積装置の種類は（例えば、チャンバあるいは反応器）は、上述の非プラズマエッチングを、少ない修正で、あるいは修正なしに行うことができる。上述のプラズマエッチングができるようになる変更、および同じ反応器内でのＣＶＤ堆積もできるが、ハードウェアに対して多大な複雑性が加わる（例えば、チャンバあるいは反応器）。
接合領域２７０、２８０をエッチングするのに適したチャンバには、ＣＶＤチャンバ、ＡＬＤチャンバ、ＵＨＶＣＶＤチャンバ、ＲＴＣＶＤチャンバ、ＲＰＣＶＤチャンバ、ＭＢＥチャンバ、「バッチ」ＵＨＶ ＣＶＤチャンバ、コールド・ウォール（ｃｏｌｄ ｗａｌｌ）ＵＨＶ ＣＶＤチャンバ、大気圧（ＡＰ）ＣＶＤチャンバ、低圧（ＬＰ）ＣＶＤチャンバ、あるいは一以上のこれらチャンバあるいは反応器の機能を組み合わせたチャンバ反応器が含まれる。
さらに、接合領域２７０、２８０を形成するエッチングは、「コールド・ウォール」あるいは「ホット・ウォール」内において、１Ｅ−４Ｔｏｒｒ〜１，０００Ｔｏｒｒの圧力（例えば、１Ｅ−３、１Ｅ−２、０．１、１．０、１０、１００、１０００Ｔｏｒｒのうちの一つの十進範囲（ｄｅｃｉｍａｌ ｒａｎｇｅ）の圧力で）でなされてもよい。また、接合領域２７０、２８０を形成するエッチングは、例えば摂氏５００〜９００度の、典型的なエピタキシャルシリコン合金堆積温度で行われてもよい。「コールド・ウォール」反応器は、堆積あるいはエッチング中に室温である容器壁を持つ反応器として記すことができる。「コールド・ウォール」反応器の容器壁は、金属から製造されてもよい。または、「ホット・ウォール」反応器の容器壁が、堆積あるいはエッチング中に室温より高い温度である、石英あるいは他のセラミックから製造されてもよい。
例えば、接合領域２７０、２８０は、塩素（Ｃｌ２）、塩酸（ＨＣＩ）、水素（Ｈ２）、および／または、窒素（Ｎ２）を含む混合物を含むことのできるエッチャントガスで、基板１２０の箇所を除去あるいはエッチングすることで形成されてもよい。詳しくは、上述のガスのうちの一以上を含むエッチャントあるいはガスは、装置１００が収納されるチャンバ内に、一分につき５標準立方センチメータ（ＳＣＣＭ）〜１０ＳＣＣＭの速度で、摂氏５００度〜摂氏８００度（例えば、摂氏５００、５２５、５４０、５５０、５６０、５７５、６００、６２５、６５０、６７５、７００、７５０、８００度）の温度で、３０〜９０分間（例えば、３０、３５、４０、４５、５０、５５、６０、６５、７５、８５、９０分間）流入されて、基板１２０の表面１７０、１８０の箇所をエッチングしてもよい。実施形態によると、接合領域２７０および／または２８０は、３Ｅ−３Ｔｏｒｒ〜７Ｅ−３Ｔｏｒｒの間（例えば、３Ｅ−３、３．５Ｅ−３、４Ｅ−３、４．５Ｅ−３、５Ｅ−３、５．５Ｅ−３、６Ｅ−３、６．５Ｅ−３、７Ｅ−３）の圧力で形成されてもよい。場合によっては、塩素ガスを利用して、上述のチャンバ内で接合領域２７０、２８０を、摂氏６５０度の温度で３Ｅ−３Ｔｏｒｒ〜７Ｅ−３Ｔｏｒｒの間の圧力で、および３００ミリメータ（ｍｍ）ＵＨＶ ＣＶＤコールド・ウォール単一ウェハ反応器でエッチングすることもある。
例えば図３Ａは、接合を形成すべく接合領域に材料の厚みを形成した後の図２の基板を示す。図３Ａは、接合領域２７０に材料３７０が形成され、接合領域２８０に材料３８０が形成された装置３００を示す。材料３７０および／または材料３８０は、接合、ソース、ドレイン、あるいは拡散領域として記載されてもよい。さらには、材料３７０は、基板１２０の頂面１２５よりも優位の接合頂面３７２を有すよう形成されてもよい。詳しくは、材料３７０は基板１２０の材料の格子間隔よりも大きな格子間隔を持つシリコンゲルマニウム材料の厚みを持ってもよい。同様に、材料３８０も、頂面１２５よりも優位の接合頂面３８２を持つよう形成されてもよい。例えば、材料３７０は、結晶質シリコンゲルマニウム合金、ゲルマニウム、あるいはシリコン材料（例えばＳｉＸＧｅ１−ＸなどのＳｉＧｅ）のエピタキシャル厚みを持つ厚みＴ４であってよい（ここで寸法および／または厚みＴ４は、基板１２０に圧縮性のひずみを起こすのに十分である）。材料は純粋でも、ｐ型ドーパントにドープされていてもよい（ＢおよびＡｌなど）。または、材料３７０は結晶質シリコンカーボン合金材料（例えばＳｉＸＣ１−Ｘ）のエピタキシャル厚みを持つ厚みＴ４であってよい（ここで寸法および／または厚みＴ４は、基板１２０に伸張性のひずみを起こすのに十分である）。材料は純粋でも、ｎ型ドーパントにドープされていてもよい（ＰおよびＡｓ、Ｓｂなど）。例えば、材料３７０は基板１２０の格子間隔よりも小さい格子間隔を持つシリコンカーボン合金（ＳｉＸＣ１−Ｘ）の厚みであってもよい。同様に、材料３８０は、寸法および／または厚みＴ５が基板１２０にひずみを起こすのに十分である、結晶質シリコンゲルマニウム合金（ＳｉＸＧｅ１−Ｘ）のエピタキシャル厚みの厚みＴ５を持っていてもよい。
例えば、図３Ａに示すように、材料３７０は頂面１２５下の基板１２０の箇所に対して圧縮性のひずみ３７４を生じさせることができ、材料３８０は基板１２０の同じ箇所に対して圧縮性のひずみ３８４を生じさせることができる。故に、ひずみ３７４は圧縮性のひずみ３９２を生じさせることができ、ひずみ３８４は圧縮性のひずみ３９４を材料３７０と材料３８０との間の基板１２０のチャネル内に生じさせることができる（例えば、接合領域２７０、２８０、および装置３００のチャネル内に形成されるｐ型接合材料の間の圧縮性のひずみ、ここで装置３００はｐ−ＭＯＳデバイス）。圧縮性のひずみ３９２、３９４は、材料３７０と材料３８０との間のキャリア移動性（例えば、ウェル１２４のチャネルの正孔の移動性）を増すのに足る、切子面２２０と２３０との間のひずみであってもよいことが理解されよう。つまり、基板１２０内のチャネルは、基板１２０の材料の格子間隔よりも大きい材料３７０および／または材料３８０の格子間隔が引き起こす圧縮性のひずみ下にあってもよい（例えば、ここで材料３７０および材料３８０はシリコンゲルマニウム合金材料である）。
別の例においては、材料３７０および材料３８０は伸張性のひずみを装置３００のチャネルに生じさせてもよい（例えば、ひずみ３７４、３８４、３９２、３９４の方向を逆にする場合）。この場合、装置３００のチャネルの伸張性のひずみは、装置３００がｎ−ＭＯＳデバイスである場合、材料３７０と材料３８０との間のキャリア移動性（ウェル１２４のチャネル内の電子の移動性）を増すのに足る、切子面２２０と２３０との間のひずみであってもよい。対応して、基板１２０内のチャネルは、基板１２０の新たな材料の格子間隔より大きい、材料３７０および／または材料３８０の格子間隔が引き起こす伸張性のひずみ下にあってもよい（例えば、これら材料はシリコンカーボン合金である）。
材料３７０および材料３８０は化学気相成長法あるいはゲート誘電体１４４を形成する上述の他のプロセスにより堆積されてもよい。例えば、材料３７０および材料３８０は、接合領域２７０、２８０形成目的のおよびゲート誘電体１４４形成目的の、上述のチャンバ内に形成されてもよい。材料３７０および３８０を形成、成長、あるいは堆積するのに適したチャンバは、シリコンベースの要素あるいは合金のフィルムの選択的堆積ができる装置を含む。例えば、材料３７０および材料３８０を形成するのに適したチャンバのなかには、ＣＶＤチャンバ、ＡＬＤチャンバ、ＵＨＶＣＶＤチャンバ、ＲＴＣＶＤチャンバ、ＲＰＣＶＤチャンバ、ＭＢＥチャンバ、「バッチ」ＵＨＶ ＣＶＤチャンバ、コールド・ウォールＵＨＶ ＣＶＤチャンバ、大気圧（ＡＰ）ＣＶＤチャンバ、低圧（ＬＰ）ＣＶＤチャンバ、あるいは一以上のこれらチャンバあるいは反応器の機能を組み合わせたチャンバ反応器が含まれる。
適した堆積技術には、シリコンウェハ上の水素化物あるいは塩素処理された水素化物の前駆ガスの熱分解が含まれる。堆積圧力は１Ｅ−４Ｔｏｒｒ〜１０００Ｔｏｒｒであってもよい（例えば、１Ｅ−３、１Ｅ−２、０．１、１．０、１０、１００、あるいは１０００Ｔｏｒｒのうちの一つの十進範囲内の圧力）。堆積はコールド・ウォールあるいはホット・ウォール反応器内で起こってもよい。詳しくは、材料３７０、３８０はシラン、ジシラン、ジクロロシラン、および／またはメチルシランガスの選択的堆積により接合領域２７０および２８０の表面にシリコン合金あるいはシリコン元素材料の厚みを化学結合してそこに接合を形成することで形成されてもよい。代替的実施形態においては、これはトリシランをシリコン前駆体として、および下記と同じ合金およびドーパント前駆ガスを使用することで行われてもよい。
あるプロセスには、堆積が３００ｍｍエピタキシャルＵＨＶ ＣＶＤコールド・ウォール単一ウェハ反応器において行われるものがある。材料３７０、３８０を形成するのに適切な温度は、３００Ｅ−３Ｔｏｒｒ〜７Ｅ−３Ｔｏｒｒ（例えば、３Ｅ−３、３．５Ｅ−３、４Ｅ−３、４．５Ｅ−３、５Ｅ−３、５．５Ｅ−３、６Ｅ−３、６．５Ｅ−３、７Ｅ−３）の圧力において、室温、摂氏５００〜８００度の温度が含まれる。幾らかの例においては、材料３７０および３８０は、一分につき７標準立方センチメータ（ＳＣＣＭ）〜２０ＳＣＣＭのジシランを導入、および１０ＳＣＣＭ〜３００ＳＣＣＭのメチルシランを導入することで形成される。例えば、厚みＴ４および／またはＴ５は１０００オングストローム〜１５００オングストロームの厚みであってもよい（１０５０、１１００、１１５０、１２００オングストロームの厚みなど）。
材料３７０および３８０は形成中にドープされても、および／または形成後にドープされてもよい。幾らかの実施形態においては、材料３７０および／または３８０は、シリコン前駆体の流れがゲルマン、メチルシラン、アセチレン、ジボラン、塩化ホウ素、ホスフィン、アルシン、および／またはスチビンにより追従される堆積中に、合金化されてもドープされてもよい。例えば、形成中あるいは形成後には、材料３７０および３８０は、ホウ素および／またはアルミニウムなどによりドープされ電気的に正の電荷を持つＰ型接合材料を形成してもよい。一実施形態においては、材料３７０および材料３８０はホウ素および／またはアルミニウムによりドープされたエピタキシャル結晶質シリコンゲルマニウム合金材料として接合領域２７０および２８０に形成され、その後追加的なホウ素および／またはアルミニウムによりドープされてもよい。
あるいは、形成中および／または形成後に、材料３７０および３８０は、電気的に負の電荷を持つＮ型接合材料を形成するリン、ヒ素、および／またはアンチモンなどでドープされてもよい。一実施形態においては、材料３７０および３８０は、接合領域２７０および２８０に形成されるシリコンカーボン合金エピタキシャル結晶質材料であってよく、その後追加的なリン、ヒ素、および／またはアンチモンでドープされてもよい。
故に、材料３７０および３８０は、ｐ−ＭＯＳについては（ＳｉＸ（Ｇｅ）１−Ｘ：（Ｂ，Ａｌ）、およびｎ−ＭＯＳについてはＳｉＸＣ１−Ｘ：（Ｐ，Ａｓ，Ｓｂ）であってもよい。材料３７０および３８０形成に続いて、装置３００はアニーリングなどの熱処理にかけられてもよい。
さらに、幾らかの実施形態によれば、接合領域２７０および２８０の形成、および、材料３７０および材料３８０の形成、堆積、あるいは成長は、同じチャンバ、同じ反応器で、同じ圧力、同じ温度下で、同じ設定で、および／または一チャンバあるいは反応器でそのチャンバあるいは反応器の封止あるいは真空状態を壊すことなく起こってもよい。プロセスは、最初にエッチングガスを流す一式のプロセスおよび、その後になされる堆積ガスを流す一式のプロセスを含む。故に、材料３７０および３８０の形成は、接合領域２７０および２８０の形成とともにイン・サイチューでなされてもよい。接合領域２７０および２８０を、材料３７０および３８０の堆積に利用されるのと同じチャンバ内で形成することにより、接合領域２７０および２８０、および材料３７０および３８０の表面の炭素、酸素、窒素を含む望ましくない不純物を除去することもできる。接合領域２７０および２８０の形成、および材料３７０および３８０の形成に適したチャンバには、上述の接合領域２７０および２８０の形成用チャンバが含まれる。
例えば、接合領域２７０および２８０の形成、および材料３７０および３８０の形成を同一のチャンバでなすのに適したチャンバには、ＣＶＤチャンバ、ＡＬＤチャンバ、ＵＨＶＣＶＤチャンバ、ＲＴＣＶＤチャンバ、ＲＰＣＶＤチャンバ、ＭＢＥチャンバ、「バッチ」ＵＨＶ ＣＶＤチャンバ、コールド・ウォールＵＨＶ ＣＶＤチャンバ、大気圧（ＡＰ）ＣＶＤチャンバ、低圧（ＬＰ）ＣＶＤチャンバ、あるいは一以上のこれらチャンバあるいは反応器の機能を組み合わせたチャンバ反応器が含まれる。堆積方式は選択的でも非選択的でも構わない。さらに、接合領域２７０および２８０の形成および材料３７０および３８０の堆積は、同じ真空状態の同じチャンバ内でなすことができる（例えば、チャンバを開いたり、チャンバを開封したり、チャンバの内部をチャンバ外の空気に曝すことなしに）。例えば、接合領域２７０および２８０、および材料３７０および３８０は、１Ｅ−４Ｔｏｒｒ〜１０００Ｔｏｒｒの圧力（１Ｅ−３、１Ｅ−２、０．１、１．０、１０、１００、あるいは１０００Ｔｏｒｒの一つの十進範囲内（ｄｅｃｉｍａｌ ｒａｎｇｅ）の圧力）を持つチャンバ内で、チャンバを開いたり、チャンバを開封したり、チャンバの内部をチャンバ外の空気に曝すことなしに、形成されてもよい。
一例においては、ソースドレイン材料の堆積（例えば、材料３７０および３８０の堆積）が直後に続く、イン・サイチューに窪んだソースドレインエッチング（例えば、接合領域２７０および２８０をなすこと）をなすプロセスは、ＵＨＶ ＣＶＤチャンバ内でなされる（例えば、３００ｍｍエピタキシャルＵＨＶ ＣＶＤコールド・ウォール単一ウェハ反応器）。このプロセスは、エッチングガス一式および堆積ガス一式を利用することで切子面２２０および２３０を持つ接合領域を形成して、その後、シリコンあるいはシリコン合金材料を選択的に堆積することでこれら切子面に接合を形成する。さらに、エッチングおよび／または堆積プロセス中に水素（Ｈ２）および／または、窒素（Ｎ２）をキャリアガスとして利用してもよい。材料３７０および３８０の堆積は、領域２７０および２８０のエッチングの直後に、装置２００の処理の次の操作において、チャンバの開封あるいは真空を破ることの前に、領域２７０および２８０の窪みの形成の３０分間に、および／またはチャンバの「ポンプアウト」の後に、領域２７０および２８０の形成に利用されるエッチャントあるいはガスを除去すべく行われることが留意される。
一例においては、１０〜３００分間（例えば３０、４０、５０、６０、７０、８０、９０、１００、１２０分間）、５〜１０ＳＣＣＭの流量の純粋な塩素ガスを利用したエッチングプロセスを利用して、領域２７０および２８０を形成する。純粋な塩素ガスのポンプアウトに続き、領域２７０および２８０へ材料３７０および３８０を形成すべく、同じチャンバで、チャンバ内を外気に曝すことなく、堆積プロセスが起こる。
堆積プロセスは、１０〜２００秒間（例えば１０、１５、２０、２５、３０、３５、４０、４５、５０、６０、７０、８０、９０秒間）７〜２０ＳＣＣＭの流量のジシランおよび１０〜３０ＳＣＣＭの流量のメチルシランを含むことができ、ジシランおよびメチルシランはその後、５秒間ポンプアウトされ、このポンプアウト期間の後に純粋塩素ガスを５〜１５ＳＣＣＭの流量で１０〜２００秒間（例えば、１０、１５、２０、２５、３０、３５、４０、４５、５０、６０、７０、８０、９０秒間）導入する工程が続く。塩素ガスはその後５秒間ポンプアウトされる。ジシラン、メチルシラン、およびその後の塩素エッチングは、５０〜１００回繰り返されて（例えば、７０回、７５回、８０回、８５回、あるいはその他の５０〜１００回の間の回数繰り返され）材料３７０および３８０が形成される。
一例においては、窪んだソースドレインエッチングは、３００ミリメータ（ｍｍ）ウェハＵＨＶ ＣＶＤコールド・ウォール単一ウェハ反応器内でソースドレイン材料の堆積とともにイン・サイチュー
になされる。先ず、反応器を摂氏６５０度に保ったまま、チャンバに純粋塩素を一分につき５標準立方センチメータ（ＳＣＣＭ）〜１０ＳＣＣＭの速度で一時間にわたり流して基板１２０の箇所を除去あるいはエッチングすることで、接合領域２７０および２８０を形成する。接合領域２７０および２８０は１０００オングストロームの深さまで形成される。
次に、材料３７０および３８０が、反応器を摂氏６５０度に保ったまま、標準ＭＯＳ集積により、エッチングの「直後」に、領域２７０および２８０に形成される（他のいかなる処理も塩素エッチャントのポンプアウトと、材料３７０および３８０の堆積との間になされない、ということ）。例えば、７〜２０ＳＣＣＭの流量の純粋ジシランと、１０〜３０ＳＣＣＭの流量のＨ２に１０パーセントのメチルシランとを３０秒間導入して、５秒間ポンプアウトすることで、材料３７０および３８０を形成あるいは堆積する。ポンプアウト期間の後に、５〜１５ＳＣＣＭの流量の純粋塩素ガスを３０秒間導入して、５秒間ポンプアウトする。
ジシランおよびメチルシランの導入、ポンプアウト、塩素の導入、ポンプアウト、というシーケンスは、７５回繰り返され、Ｓｉ−Ｃ合金からなり、一原子パーセントのＣおよび１１００オングストロームの厚みの材料３７０および３８０が形成される。さらに、反応器の封止あるいは真空は７５回の繰り返しの間損ななくてよいことが理解されよう。同様に、チャンバの圧力および摂氏６５０度の温度が７５回の繰り返しの間維持されてもよい。
こうして、材料３７０および３８０は、Ｃの原子パーセントが炭素の０．１〜２パーセントであり（例えば１パーセント）、厚みが１１００オングストロームのＳｉ―Ｃ合金のエピタキシャル層として形成されてもよい。あるいは、材料３７０および３８０は、Ｇｅの原子パーセントが１０〜４０パーセント（例えば２０パーセント）であり、厚みが１１００オングストロームのＳｉＧｅ合金として形成されてもよい。
上述のプロセスで、および／または同じチャンバで、チャンバの真空状態あるいは封止を壊すことなく、接合領域２７０および２８０、および材料３７０および３８０を形成することにより、極めて高品質のエピタキシャルフィルム接合領域材料３７０および３８０が接合領域２７０および２８０に、界面汚染あるいはひずみをもつチャネルなしに電子あるいは正孔の移動性を増すよう形成され、且つ、少なくとも次の四つの観点において駆動電流が増す。
１．切子面２２０および２３０は、高い純度のせいで、接合位置においてエピタキシャル材料のよく定義された高品質界面となりうる。例えば、領域２７０および２８０の形成（切子面２２０および２３０を含む）および材料３７０および３８０の形成が上述のように単一のチャンバ内でなされることで、当初の基板のエピ層界面位置において（切子面２２０、２３０および材料３７０、３８０の間）不純物による汚染により（炭素、窒素、酸素の量が界面で減ることにより）界面抵抗が減ることがあり、これが、よりよい界面制御、より低いＲｅｘｔｅｒｎａｌおよびより高い駆動電流に繋がることがある。同様に、このような形成により、材料３７０および３８０で界面不純物汚染が減り、材料３７０および３８０で、より高いドーパント汚染を起こすことがあり（例えば、ホウ素、アルミニウム、リン、ヒ素、および／またはアンチモン）、またソース／ドレイン領域自身内の抵抗が減ることがあり、故に、よりよい界面制御、より低いＲｅｘｔｅｒｎａｌおよびより高い駆動電流に繋がることがある。
２．略５４度の角度の切子面２２０および２３０を持つソース―ドレイン窪みの形状は、最適な電流波及を提供する。例えば、上述のように形成された切子面２２０および２３０の角度、配置、および平面特徴は、切子面および先端を通じて電流をより均等に容易に（より大きな総体規模および量で）波及させるのに（例えば、電流が材料３７０および３８０およびチャネル領域の間を流れること）最適な先端形状および配置を提供することがあり、チャネル領域および材料３７０、３８０間の領域の抵抗を低くし、より低いＲｅｘｔｅｒｎａｌおよびより高い駆動電流に繋がる。
３．また略５４度の角度の切子面２２０および２３０は、チャネル下で短絡、および短絡チャネル効果を引き起こしかねないドーパントのオーバーランに対して最大抵抗を提供する。窪みおよび先端領域３７６および４８６は、短絡チャネル効果あるいは短絡の惧れなく、チャネルのより近傍に配置することができる。
４．ミスフィット転位の形成によるひずみ緩和は、界面汚染が存在する場合に強化される。この発明は、緩和なしに堆積フィルムで、より高いひずみ利用ができる。例えば、領域２７０および２８０の形成（切子面２２０および２３０を含む）、および材料３７０および３８０の形成を上述のように単一のチャンバでなすことにより、材料３７０および３８０内でゲルマニウムあるいは炭素の濃度がより高くなり、チャネル内のひずみ量がより多くなり、トランジスタとして利用される間により高いキャリア移動性および駆動電流を生じる。
さらに、接合領域２７０および２８０、および材料３７０および３８０を上述のプロセスで形成する際、接合／基板界面における生来の酸化物ビルドアップが減らされ（例えば、材料３７０、３８０および基板のウェル１２４の間の界面）、これら界面における炭素、酸素、および／または窒素汚染が減らされ、湿式洗浄（例えば、洗浄に必要な処理待ち時間制限）が不要となり、処理中に必要となるツール種類の数が減らされ、ネスト化した領域のローディング（ｌｏａｄｉｎｇ）が減らされ、（１，１，１）切子面を持つ、平面化、平坦化され、および適切な配置の先端プロフィールが（先端３７６、３８６について）生成され、チャネルにおける電子および／または正孔移動性が、接合領域内でｐ−ＭＯＳについては（ＳｉＸＧｅ１−Ｘ）：Ｂ，Ａｌ、およびｎ−ＭＯＳについては（ＳｉＸＣ１−Ｘ）：Ｐ，Ａｓ，Ｓｂであることにより改善され、ＲＥｘｔｅｒｎａｌが、許される範囲のドーパントの高い濃度により減らされる（例えば、ｐ−ＭＯＳについては（ＳｉＸＧｅ１−Ｘ）：Ｂ，Ａｌ、およびｎ−ＭＯＳについては（ＳｉＸＣ１−Ｘ）：Ｐ，Ａｓ，Ｓｂを形成するべく、エピタキシャル堆積中および／またはエピタキシャル堆積後に、リンあるいはホウ素を接合にドープする）。
また、上述の構想は、スペーサ下には広がるが、ゲート電極下には広がらない接合領域（ソースドレイン領域）を持つトランジスタを形成するべく適用することもできる。このような場合、先端の注入（例えば、ドープされた基板材料）をゲート電極下の接合領域の隣に形成することができる。例えば図３Ｂは、接合を形成すべく先端注入を持つ接合領域に材料の厚みを形成した後の図２の基板を示す。図３Ｂはスペーサ１１２および１１４の下に広がるがゲート電極１９０の下には広がらない接合領域２７０および２８０（例えば、ソースドレイン領域）を示す。さらに示されているのは、先端注入３５４および３６４（例えばドープされた基板材料）がゲート電極下の接合領域の隣に形成されてもよいことである。先端注入３５４および３６４は、例えば基板１２０の形成中あるいはその後に、基板１２０をドープすることなどの、この業界では標準的なプロセスで形成されてもよい。詳しくは、ウェル１２４を形成するには、頂面１２５はホウ素および／またはアルミニウムでドープされることでｐ−ＭＯＳトランジスタのｐ型先端注入を形成してもよい。基板１２０の表面をドープすることで先端注入のｐ型材料を形成した後、ｐ型材料の箇所を除去あるいはエッチングして、図２に関して上述したような接合領域２７０および２８０を形成する。従い、図３Ｂに示すように、切子面３２０および３３０は、ゲート誘電体の底面下に形成される堆積材料から製造される先端を持つと示されてもよい（例えば、先端注入）。
図３Ａ同様に、図３Ｂは、材料３７０が頂面１２５下の基板１２０の箇所に対して圧縮性のひずみ３７４を生じさせてもよく、材料３８０が基板１２０の同じ箇所に対して圧縮性のひずみ３８４を生じさせてもよいことを示している。故に、ひずみ３７４は圧縮性のひずみ３９２を生じさせてもよく、ひずみ３８４は基板１２０のチャネル中、先端注入３５４および３６４間に、圧縮性のひずみ３９４を生じさせてもよい。圧縮性のひずみ３９２および３９４は、材料３７０、材料３８０、および先端注入３５４、３６４の間のキャリア移動性（例えば、ウェル１２４のチャネルの正孔移動性）を増すのに足る、切子面２２０、２３０、および先端注入３５４、３６４の間のひずみであってもよいことが理解されよう。
別の例においては、材料３７０および材料３８０は装置３００のチャネル中に伸張性のひずみを生じさせてもよい（例えば、ひずみ３７４、３８４、３９２、３９４の方向を逆にする場合）。この場合、装置３００がｎ−ＭＯＳデバイスである場合、装置３００のチャネル内の伸張性のひずみは、材料３７０および材料３８０間のキャリア移動性（例えば、ウェル１２４のチャネル内の電子移動性）を増すのに足る切子面２２０、２３０、先端注入３５４、３６４間のひずみであってもよい。
例えば、図４は代表的なＣＭＯＳ構造を示す。図４は、図３Ａおよび３Ｂについて上述したような装置３００のｐ−ＭＯＳ実施形態のような、ｎ−ＭＯＳトランジスタデバイス４７８に典型的方法で接続されるｐ−ＭＯＳデバイスを持つＣＭＯＳデバイス４００を示す。基板１２０は、ＣＭＯＳデバイス４００を形成すべくＮ型ウェル１２４に関するＰ型ウェル４２２を含み、Ｐ型ウェル４２２は、基板１２０の第２領域上に形成されるｎ−ＭＯＳトランジスタデバイス４７８の一部であり、Ｎ型ウェル１２４の隣の基板１２０の異なる第２内面４２５を定義している。詳しくは、例えば、ここで記載されるように材料１３０を電気絶縁することで、ｎ−ＭＯＳデバイス４７８をｐ−ＭＯＳ装置３００から電気的に絶縁することで、ｎ−ＭＯＳデバイス４７８がｐ−ＭＯＳ装置３００の隣に形成されてもよい。さらに、ｎ−ＭＯＳデバイス４７８はゲート電極４９０の下であるゲート誘電体４４４の下、およびＮ型接合４７０および４８０の間にあるチャネルを含むこともできる。ｎ−ＭＯＳデバイス４７８はさらにスペーサ４１２および４１４を持つとして示されている。ｎ−ＭＯＳデバイス４７８は、図３ＡおよびＢとの関連で上述した装置３００のｎ−ＭＯＳ実施形態であってもよい。故に、ＣＭＯＳデバイス４００はグランドＧＮＤ、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、およびバイアス電圧ＶＤＤを持つ。
幾らかの実施形態によると、図１−４の関連で上述した技術およびプロセスは、接合領域への結晶質材料のエピタキシャル厚みのブランケットあるいは非選択的堆積をなして、例えばトランジスタデバイスの形成中などに、ゲート電極上に接合およびアモルファス材料の等角的厚み（ｃｏｎｆｏｒｍａｌ ｔｈｉｃｋｎｅｓｓ）を形成する。例えば、図１−４の関連で上述した技術およびプロセスは、図５−１２の関連で以下に記載するプロセスおよびデバイスと組み合わせても組み合わせなくてもよい。
図５はウェル、ゲート誘電体、ゲート電極、および先端領域を持つ接合領域を持つ基板の部分の概略断面図である。図５は、ウェル５２４の上方の基板５０５の上面５２５に形成されたゲート誘電体５４４を持つ基板５０５を含む装置５００を示す。ゲート電極５９０はゲート誘電体５４４上に形成されていて、側面にスペーサ５１２および５１４が形成されている。エッチングマスク５４２はゲート電極５９０上に形成される。さらに電気絶縁材料５１０が、周囲領域５２８からウェル５２４を電気絶縁すると示されている。接合領域５７０および５８０がゲート電極５９０に隣接すると示されている。装置５００、および上述されたその部材は、一以上のプロセスチャンバを伴う半導体トランジスタ製造プロセスなどでさらに加工されることでｐ−ＭＯＳあるいはｎ−ＭＯＳトランジスタのパーツとなってもよい（例えば、ＣＭＯＳデバイスのパーツなど）。
図５の特徴は、上述の図１の特徴と「対応」していてもいなくてもよい（「対応」とは、対応するあるいは類似する特徴、材料、ドーピング、幅、長さ、深さ、厚み、および機能がある、対応するあるいは類似するチャンバあるいは反応器に形成されている、および／または対応するあるいは類似するプロセスにより形成される、ということである）。例えば、図５においては、基板５０５は基板１２０に対応していてよく、エッチングマスク５４２はエッチングマスク１４２に対応していてよく、スペーサ５１２、５１４はスペーサ１１２、１１４に対応していてよく、幅Ｗ５１は幅Ｗ１に対応していてよく、幅Ｗ５２は幅Ｗ２に対応していてよく、頂面５２５は頂面１２５に対応していてもよい（上述の図１参照）。
さらに図５においては、ウェル５２４は、図１のウェル１２４に関して上述したようなｎ−ＭＯＳトランジスタのＰ型ウェルに対応していてもよい。詳しくは、ウェル５２４を形成すべく、頂面５２５はホウ素および／またはアルミニウムにドーピングされることでｎ−ＭＯＳトランジスタのＰ型ウェルを形成してもよい（ＣＭＯＳデバイスのｎ−ＭＯＳデバイス）。故に、ウェル５２４は、ｎ−ＭＯＳトランジスタデバイスの「チャネル」を形成するのに適した材料であってもよい。例えば、トランジスタデバイスチャネルは、頂面５２５の下、および接合領域５７０と５８０との間にあるウェル５２４の材料の箇所、あるいはそこに形成される接合として規定されてもよい。
また図５においては、材料５１０は材料１３０に対応していてよく、周囲領域５２８は周囲領域１２８に対応していてもよい（図１参照）。詳しくは、材料５１０は、ｎ−ＭＯＳデバイスのＰ型ウェル（ウェル５２４がＰ型ウェルを持つところの）と基板５０５の他の領域の間に形成される浅い溝の分離（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）（ＳＴＩ）であってよく、Ｐ型ウェルを他の領域から電気絶縁していてもよい（ここで、他の領域５２８の一つは、基板５０５のｐ−ＭＯＳデバイスのＮ型ウェルである）。
次に、図５のゲート誘電体５４４は上述した図１のゲート誘電体１４４に対応していてもよい。例えば、ゲート誘電体１４４は装置５００に対して適切なＮ型仕事関数を持っていてもよい（例えば装置５００がｎ−ＭＯＳデバイスである場合）。
さらに、図５においては、ゲート電極５９０は上述の図１のゲート電極１９０に対応していてもよい。故に、ゲート電極５９０はリン、ヒ素、および／またはアンチモンでドープされることで電気的に負の電荷を持つＮ型電極材料を形成してもよい（例えば、ｎ−ＭＯＳデバイスについて、これはＣＭＯＳデバイスの一部であってもよい）。ゲート電極５９０は、例えば装置５００がｎ−ＭＯＳデバイスである場合など、ｐ−ＭＯＳあるいはｎ−ＭＯＳデバイスに適した厚みを持っていてもよい。ゲート電極５９０はｎ−ＭＯＳデバイスのゲート電極に対応する仕事関数を持っていてもよい（例えば装置５００がｎ−ＭＯＳデバイスである場合）。
図５は、ゲート電極５９０の隣の基板５０５の表面に形成される窪みおよびゲート誘電体５４４の底面下のソース―ドレイン窪みのような、接合領域５７０を示す。同様に、図５は、ゲート電極５９０の隣の基板５０５の表面に形成される窪みおよびゲート誘電体５４４の底面下のソース―ドレイン窪みのような、接合領域５８０を示す。
図５の、ウェル５２４および基板５０５の箇所は、ゲート電極５９０の隣の基板５０５の接合領域５７０および５８０のような窪みを形成すべく除去されてもよい。例えば、ゲート電極５９０の隣の接合は、接合材料を接合領域５７０および５８０に形成あるいは堆積することで形成されてもよい。このような除去は、接合領域５７０および６８０がゲート誘電体５４４下に広がるように、図２の接合領域２７０および２８０の形成に関して上述した「ソース―ドレイン窪み」エッチングを含むことができる。
接合領域５７０は、基板表面５２２（例えば、接合領域５７０のベース表面）、切子面５２０、および先端領域５７６を規定する。先端領域５７６は切子面５２０とゲート誘電体５４４の底面との間にある。同様に、接合領域５８０は、基板表面５３２、切子面５３０、および先端領域５８６を規定する。先端領域５８６は切子面５３０とゲート誘電体５４４の底面との間にある。
実施形態によると、先端領域５７６、５８６はスペーサ５１２、スペーサ５１４、および／またはゲート電極５９０の下に延びることもできる。例えば、先端領域５７６および５８６は、０より大きい幅などの、幅Ｗ５２と等しい幅から、幅Ｗ５２より小さい幅までの、ゲート誘電体５４４の底面下に頂面５２５沿いに延びてもよい。故に、切子面５２０、５３０は、基板５０５の頂面５２５の隣のゲート誘電体５４４の底面に接触して、切子面５２０、５３０間の頂面５２５下のチャネルを形成していてよく（例えば、装置５００に形成されるトランジスタのチャネル）、ここで切子面５２０、５３０は各々、ゼロと幅Ｗ２の半分の間の距離でゲート誘電体５４４の下に延びていてよい。従いスペーサ５１２、スペーサ５１４、および／またはゲート電極５９０の下のゲート誘電体５４４の底面に接するよう、ゲート誘電体５４４の底面に接触し、その下に延びる切子面５２０、５３０を形成するように基板５０５の箇所を除去してもよい。
接合領域５７０および／または５８０は、「ソース／ドレイン領域」あるいは「拡散領域」と称することができる。また、適切な材料が接合領域５７０、５８０に形成、堆積、あるいは成長されるとき、生じる材料は「接合」「ソース」「ドレイン」「拡散領域」と称することができる。
接合領域５７０、５８０をエッチングするのに適したチャンバは、ゲート誘電体１４４の形成に関して上述したものを含む。詳しくは、接合領域５７０および／または５８０をエッチングするのに適したチャンバには、ＣＶＤチャンバ、ＡＬＤチャンバ、ＵＨＶＣＶＤチャンバ、ＲＴＣＶＤチャンバ、ＲＰＣＶＤチャンバ、ＭＢＥチャンバ、「バッチ」ＵＨＶ ＣＶＤチャンバ、コールド・ウォールＵＨＶ ＣＶＤチャンバ、大気圧（ＡＰ）ＣＶＤチャンバ、低圧（ＬＰ）ＣＶＤチャンバ、エッチングチャンバ、高純度高流量水素（Ｈ２）パージ反応器、塩素（Ｃｌ２）エッチングチャンバ、トリシラン堆積反応器、ジシラン堆積反応器、あるいは一以上のこれらチャンバあるいは反応器の機能を組み合わせたチャンバ反応器が含まれる。
その結果、図５において、接合領域５７０、５８０は接合領域２７０、２８０に対応していてもいなくてもよく、表面５２２、５３２は表面２２２、２３２に対応していてもいなくてもよく、切子面５２０、５３０は切子面２２０、２３０に対応していてもいなくてもよく、先端領域５７６、５８６は先端領域２７６、２８６に対応していてもいなくてもよい（上述の図２参照）。詳しくは、図５においては、接合領域５７０、５８０は塩素エッチングあるいは接合領域２７０、２８０に関して上述した他のエッチングにより形成されてもされなくてもよい。同様に、図５の接合領域５７０、５８０への材料の堆積は、接合領域５７０、５８０が形成あるいはエッチングされたチャンバと同じチャンバで起こっても起こらなくてもよい。次に、図５の切子面５２０、５３０は、図２に関して述べた角度Ａ１、角度Ａ２に類似した角度を表面５２２、５３２に対して形成してもしなくてもよい。
図６は、接合領域に結晶質材料の厚み、ゲート電極上にアモルファス材料の厚みを形成した後の図５の概略基板である。図６は、エッチングマスク５４２、スペーサ５１２、５１４、ゲート電極５９０、およびゲート誘電体５４４の上に形成されたアモルファス材料の等角的厚み（ｃｏｎｆｏｒｍａｌ ｔｈｉｃｋｎｅｓｓ）６１０を持つ装置６００を示す。ここで、エッチングマスク５４２、スペーサ５１２、５１４、ゲート電極５９０、およびゲート誘電体５４４は「ゲート構造」と称されてもよい（例えば、装置５００のゲート構造）。等角的厚み６１０は、エッチングマスク５４２の上にＴ６１０の厚み、スペーサ５１２の横にＴ６１２の厚み、スペーサ５１４の横にＴ６１３の厚みを持つと示されている。
図６はまた、接合領域５７０に結晶質材料のエピタキシャル厚み６２０を示しており、これは厚みＴ６２０を持つ。同様に、エピタキシャル厚み６３０が接合領域５８０に形成されており、厚みＴ６３０を持つ。実施形態によると、厚み６１０（例えば、アモルファス層）およびエピタキシャル厚み６２０、６３０は、同じ期間に、装置６００の厚み６１０、６２０、６３０を形成するべく、ブランケット堆積、および／または非選択的堆積により、これら材料を装置５００に堆積させることなどにより、「同時に」形成されてもよい。さらに、同時形成中に、等角的厚み６１０の形成速度は、エピタキシャル厚み６２０、６３０の形成速度よりも速くてもよい。
例えば、等角的厚み６１０およびエピタキシャル厚み６２０、６３０は、結晶質およびアモルファス材料の、非選択的あるいは「ブランケット」化学気相成長法（ＣＶＤ）により形成されてもよい。エピタキシャル厚み６２０、６３０は、基板５０５の格子間隔と異なる格子間隔を持つシリコン合金あるいはシリコン元素材料であってもよいと考えられる。幾らかの実施形態においては、厚み６２０、６３０は、基板５０５に伸張性のひずみを生じさせる、寸法、厚み、および格子間隔を持つ結晶質リンおよび／またはシリコンカーボン合金材料のエピタキシャル厚みであってよい。厚み６２０、６３０は形成中あるいは形成後に、電気的に負の電荷を持つＮ型材料を形成する目的などから、リン、ヒ素、および／またはアンチモンなどでドープされてもよい。故に、厚み６２０および厚み６３０は、伸張性のひずみを装置６００のチャネル（頂面５２５下であり、接合領域５７８、５８０の間である、基板５０５の領域など）に生じさせてもよい。
等角的厚み６１０は、厚み６２０、６３０の形成に使用されるのと同じシリコン合金あるいはシリコン元素材料であるアモルファス材料であってもよい。詳しくは、エピタキシャル厚みである代わりに、等角的厚み６１０は厚み６２０、６３０を形成するのと同じ材料の等角的厚みであってもよい。このような次第で、等角的厚み６１０は、厚み６２０、６３０の原子および結晶質材料の非常に規則的な配列と比較して、原子の並びが明確でないアモルファス層であることができる。さらに、等角的厚み６１０は、材料エッチングマスク５４２、スペーサ５１２、５１４、ゲート電極５９０、および／またはゲート誘電体５４４（装置５００のゲート構造）のものと異なる格子間隔を持つことができる。故に、等角的厚み６１０は、ゲート電極５９０および／または装置５００のゲート構造のその他の構成品に対して伸張性のひずみを生じさせることができる。
例えば、厚み６１０、６２０、６３０は、シリコンカーボン合金フィルムブランケットで形成されても、あるいはトランジスタ（装置５００上に堆積される）の能動領域上に非選択的に堆積されてもよい（装置６００がｎ−ＭＯＳトランジスタあるいはデバイスである、あるいはそうなる場合）。堆積は、トリシラン、メチルシラン、および水素（Ｈ２キャリアガス）を使用する化学気相成長法（ＣＶＤ）で、堆積温度は摂氏５５０度未満であってよい（例えば、摂氏４５０、５００、５５０度）。このような設定において、エピタキシャル厚み６２０、６３０は、露出シリコンあるいは接合領域５７０、５８０の表面においてエピタキシャルになる。詳しくは、エピタキシャル層は表面５２２、切子面５２０、表面５３２、および切子面５３０に形成される。または、このような設定において、アモルファス厚みは、エッチングマスク５４２、スペーサ５１２、５１４、ゲート電極５９０、およびゲート誘電体５４４の誘電体、酸化物、あるいは窒化物上に形成される（例えば、装置５００のゲート構造）。厚み６２０、６３０として形成されるエピタキシャル結晶質材料は、Ｎ型の電気的に負の電荷の材料を形成するべく、堆積中あるいは堆積後にイン・サイチューにリンあるいはヒ素でドープされてもよい。
実施形態によると、厚み６１０、６２０、６３０はトリシランを毎分２５ミリグラム（ｍｇ／ｍｉｎ）〜２００ｍｇ／ｍｉｎ導入して、モノメチルシランを１５標準立方センチメータ（ＳＣＣＭ）〜４５ＳＣＣＭ導入して、ＰＨ３（例えば、水素（Ｈ２）キャリアガスに１パーセントＰＨ３を導入することで）を４００ＳＣＣＭ〜８００ＳＣＣＭ導入することで形成されてもよい。別の例においては、厚み６１０、６２０、６３０を形成することには、５０〜１００ｍｇ／ｍｉｎのトリシラン、３０ＳＣＣＭのモノメチルシラン、および６００ＳＣＣＭのＰＨ３を導入することが含まれてもよい。
一実施形態においては、単一水３００ｍｍＲＴ ＣＶＤ反応器において、２０ＳＣＣＭのトリシラン、３０ＳＣＣＭのモノメチルシラン、２０ＳＬＭのＨ２の、摂氏５５０度で１５Ｔｏｒｒ圧力で１２分間のケミストリーにより、５００ナノメータのシリコンカーボン合金フィルムが、エピタキシャル厚み６２０および６３０として３Ｅ２０立方ｃｍの完全置換型炭素濃度で生成される。アモルファス材料の等角的厚み６１０が、接合領域５７０、５８０の表面に接触しない領域で形成される（例えば、表面５２２、５３２あるいは切子面５２０、５３０と接触しない領域）。故に、等角的厚み６１０はエッチングマスク５４２、スペーサ５１２、５１４、ゲート電極５９０、および／またはゲート誘電体５４４上に形成することができる。表面５２２、５３２、および切子面５２０、５３０の結晶質材料の形成の一つの理由は、これら表面では、既存の格子をエピタキシャル拡張させることによりシリコンが成長し続けることにある。しかし、エッチングマスク５４２、スペーサ５１２、５１４、ゲート電極５９０、およびゲート誘電体５４４の表面上では成長を支えるシリコン格子が存在しないので、そこに形成される材料はアモルファスな性質を持つ。
幾らかの実施形態においては、エピタキシャル厚み６２０、６３０は、０．１３〜２．０パーセントの置換型炭素濃度を持つシリコン材料であってよい、またはそれを含んでよい。さらに、幾らかの実施形態においては、エピタキシャル厚み６２０、６３０は、１立方センチメータあたり５Ｅ１３アトム（アトム／ｃｍ）〜５Ｅ２０アトム／ｃｍ３のリン濃度を持つシリコン材料であってよい、またはそれを含んでよい。例えば、エピタキシャル厚み６２０、６３０は、０．１３パーセント〜２．０パーセントの置換型炭素濃度を持ち、１立方センチメータあたり５Ｅ１３アトム（アトム／ｃｍ）〜５Ｅ２０アトム／ｃｍ３のリン濃度を持つ、シリコン合金あるいはシリコン元素材料であってもよい。
しばしば、トランジスタの能動領域上のブランケットあるいは非選択的堆積（例えば、装置５００上の堆積）が続くと、厚み６１０、６２０、および６３０は、厚み６２０、６３０がこれら位置に延びる前に、厚み６１０が先端領域内および／またはゲート電極の底面上に延びるように、形成されてもよい。詳しくは、もし図６に関して上述した堆積プロセスが続くと、厚みＴ６１２、Ｔ６１３が成長し続けて、厚み６１０のアモルファス材料が先端領域５７６、５８６内（図５参照）および／またはゲート誘電体５４４の底面Ｂ１あるいは底面Ｂ２上（図７参照）に延びることもあろう。厚み６１０のアモルファス材料を先端領域および／またはゲート電極の底面上に持つことで、トランジスタの性能が阻害される。さらには、厚み６２０、６３０が表面５２５より上の高さまで形成されてしまうと、厚み６１０のアモルファス材料を先端領域内および／またはゲート電極の底面上からエッチングにより取り除くことあるいは除去することにより、デバイスが適切に機能しないことになる。
しかし、実施形態によると、エピタキシャル厚み６１０、６２０、６３０は、厚み６１０、６２０、６３０を延ばすべく材料を堆積する前にエッチングされてもよい。例えば、図７は結晶質材料の厚みとアモルファス材料の厚みとを除去した後の図５の基板を示す。図７は、等角的厚み６１０およびエピタキシャル厚み６２０、６３０の厚みが除去された後の装置６００に対応する装置のような、装置７００を示す。例えば、等角的厚み６１０のアモルファス材料およびエピタキシャル厚み６２０、６３０の結晶質材料は、図７に示すように等角的厚み７１０およびエピタキシャル厚み７２０、７３０を形成するエッチングプロセスのように、プロセス中で同時に除去されてもよい。等角的厚み７１０はエッチングマスク５４２上の厚みＴ７１０、スペーサ５１２の隣の厚みＴ７１２、スペーサ５１４の隣の厚みＴ７１３である。また、エピタキシャル厚み７２０は厚みＴ７２０を持ち、エピタキシャル厚み７３０は厚みＴ７３０を持つ。実施形態によると、エピタキシャル厚み７２０、７３０の除去あるいはエッチング速度は、等角的厚み７１０の除去あるいはエッチング速度よりも遅くてもよい。例えば、エッチングケミストリーは、厚み７２０、７３０の結晶質材料が、厚み７１０のアモルファス材料のエッチングよりも遅くエッチングされるように選択されてもよい。故に、厚み７１０、７２０、７３０の除去は、厚み７１０の残りの垂直厚みが厚み７２０、７３０の残りの厚みよりも小さくなるまで続けられてもよい。詳しくは、厚みＴ７１０は、厚みＴ７２０あるいは厚みＴ７３０よりも小さくてもよい。しかし、厚みＴ７１０は、厚みＴ７２０および／または厚みＴ７３０以上であってもよいと思われる。
さらに、実施形態によると、厚み７１０の形成は、厚み７１０上への等角的材料の次の形成あるいは堆積がゲート誘電体５４４の底面Ｂ１あるいは底面Ｂ２の上あるいは下に延びないように、十分に厚み６１０の厚みを除去することを含んでよい。例えば、厚みＴ７１２および厚みＴ７１３は、厚み７１０への等角的厚みあるいはアモルファス材料の厚みの次の堆積が、底面Ｂ１およびＢ２の下あるいは上に伸びないように、十分薄くてもよい。
厚みＴ７２０および／または厚みＴ７３０は、０．５ナノメータ（ｎｍ）〜２ｎｍの結晶質材料の厚みであってもよい（０．８、０．９、０．９５、１．０、１．０５、１．１、１．１５、１．２、１．３、１．４ｎｍなど）。詳しくは、厚み６１０、６２０、６３０を形成して、その厚みを除去して厚み７１０、７２０、７３０を形成することの正味の影響は、エピタキシャル厚み７２０、７３０について毎秒略１．０５オングストローム（例えば、毎分１０ｎｍ）の形成速度を規定することであってもよい。類似する正味の影響あるいは厚み７１０が横方向で起こることもあり、垂直方向よりも少し高いこともある（例えば厚みＴ７１０の方向）。
さらには、実施形態においては、厚み６１０、６２０、６３０の厚みの除去は、厚みＴ７１２、Ｔ７１３が厚みＴ７２０あるいは厚みＴ７３０よりも小さいように、ある速度、期間、あるいはエッチャントで起こる場合もある。
例えば、厚み６１０、６２０、６３０の厚みの除去は、塩酸、塩素、あるいは他の適切なエッチャントあるいはガスによるエッチングを含むことがある。詳しくは、このようなエッチングは、塩酸ガスで、１００ＳＣＣＭ〜２００ＳＣＣＭの流量（１４０、１４５、１５０、１５５、１６０ＳＣＣＭの流量など）のエッチングを含むことがある。また、ドライレジストエッチング、塩素エッチング、ＣＦ４、プラズマ、スパッタリング、および／または、厚み６１０、６２０、６３０の厚みを除去できる他のエッチングケミストリーあるいはガスを利用することができると考えられる。
さらに、実施形態によると、厚み７１０、７２０、７３０を形成すべく、厚み６１０、６２０、６３０の形成、およびその厚みの除去を行うことは同じチャンバあるいは反応器で、そのチャンバあるいは反応器の封止、真空、圧力、雰囲気を壊さずに、および／またはそのチャンバあるいは反応器の内部を外雰囲気あるいは外気に曝すことなく起こってもよい。故に、厚み７１０、７２０、７３０を形成すべく材料の厚みを除去することは、厚み６１０、６２０、６３０の形成とともにイン・サイチューに行ってもよい。詳しくは、厚みの形成および除去を同時になすことは、同じ圧力で、同じ温度で、同じ雰囲気（ａｍｂｉａｎｃｅ）中で、同じ大気中（ａｔｍｏｓｐｈｅｒｅ）で、および／またはチャンバあるいは反応器の同じ封止あるいは真空中で起こってもよい。例えば、厚み７１０、７２０、７３０を形成すべく同じチャンバ内で厚み６１０、６２０、６３０の形成、その厚みの除去を行うことは、ＣＶＤチャンバ、ＡＬＤチャンバ、ＵＨＶＣＶＤチャンバ、ＲＴＣＶＤチャンバ、ＲＰＣＶＤチャンバ、ＭＢＥチャンバ、「バッチ」ＵＨＶ ＣＶＤチャンバ、コールド・ウォールＵＨＶ ＣＶＤチャンバ、大気圧（ＡＰ）ＣＶＤチャンバ、低圧（ＬＰ）ＣＶＤチャンバ、エッチングチャンバ、高純度高流量水素（Ｈ２）パージ反応器、塩素（Ｃｌ２）エッチングチャンバ、トリシラン堆積反応器、ジシラン堆積反応器、あるいは一以上のこれらチャンバあるいは反応器の機能を組み合わせたチャンバ反応器が含まれる。さらに、適切なチャンバは、シリコン、シリコン合金、および／またはシリコン元素材料のエピタキシャル厚みの堆積をなすチャンバ、アモルファス材料の等角的厚みの堆積用のチャンバ、結晶質材料の堆積用チャンバ、ブランケットあるいは非選択的堆積形成用チャンバ、選択的堆積形成用チャンバ、ドープされた材料の堆積用チャンバ、シリコンゲルマニウム（ＳｉＧｅ）堆積用チャンバ、および／またはシリコンカーボン合金（Ｓｉ１−ｘＣｘ）材料堆積用チャンバを含む。
幾らかの実施形態においては、厚み６１０、６２０、６３０の形成、およびその厚みの除去は、同じＣＶＤチャンバ内で、摂氏５００〜７５０度の温度で（例えば、摂氏５００、５５０、６００、６５０、７００、７５０度の温度で）、および１２〜１８Ｔｏｒｒの圧力で（例えば、１２、１３、１４、１５、１６、１７、１８Ｔｏｒｒの圧力で）起こってもよい。また、厚み６１０、６２０、６３０の形成、およびその厚みの除去は、同じＣＶＤチャンバ内で、１Ｅ−４〜１０００Ｔｏｒｒの圧力で（例えば、１Ｅ−３、１Ｅ−２、０．１、１．０、１０、１００、１０００Ｔｏｒｒのうちの一つの十進範囲内の圧力で）起こってもよい。幾らかの場合においては、厚み６１０、６２０、６３０の形成、およびその厚みの除去は、同じＣＶＤチャンバ内で、３Ｅ−３Ｔｏｒｒ〜７Ｅ−３Ｔｏｒｒの圧力で（例えば、３Ｅ−３、３．５Ｅ−３、４Ｅ−３、４．５Ｅ−３、５Ｅ−３、５．５Ｅ−３、６Ｅ−３、６．５Ｅ−３、７Ｅ−３）の圧力で起こってもよい。さらに、形成および除去中、毎分１０標準リッター（ＳＬＭ）〜３０ＳＬＭの水素（Ｈ２）雰囲気の流れがあってもよい。
幾らかの実施形態においては、図６、７に関して上述した、厚み６１０、６２０、６３０の厚みの形成、堆積、あるいは成長、その後の厚み６１０、６２０、６３０の厚みの除去、あるいはエッチングは、一つの繰り返しのことであっても、あるいは多数の繰り返しプロセスの堆積／除去シーケンスのことであってもよい。故に、図６、７のこの繰り返し、あるいは堆積／除去シーケンスは反復してもよい。
例えば、図８は、接合領域に結晶材料の次の厚み、およびゲート電極上に非結晶材料の次の厚みを形成した後の図７の基板を示す。図８は、厚み８１０を形成すべく厚み７１０に追加的なアモルファス材料の等角的厚みを再形成あるいは再堆積して、厚み８２０を形成すべく厚み７２０に追加的な結晶質材料のエピタキシャル厚みを再形成あるいは再堆積して、エピタキシャル厚み８３０を形成すべく厚み７３０に追加的な結晶質材料のエピタキシャル厚みを再形成あるいは再堆積した後の装置７００のような、装置８００を示す。故に、等角的厚み８１０の厚みＴ８１０は、厚みＴ６１０あるいはＴ７１０よりも厚くてもよい。同様に、厚みＴ８１２は厚みＴ７１２あるいはＴ６１２より厚くてもよい。同様に、厚みＴ８１３は厚みＴ７１３あるいはＴ６１３より厚くてもよい。
同様に、エピタキシャル厚み８２０の厚みＴ８２０は、厚みＴ７２０あるいはＴ６２０より厚くてもよい。同様に、エピタキシャル厚み８３０の厚みＴ８３０は厚みＴ７３０あるいはＴ６３０より厚くてもよい。
等角的厚み８１０は、等角的厚み６１０に関して上述したような、材料を含み、プロセスから形成され、機能を持ち、ひずみを生じさせてもよい。同様に、エピタキシャル厚み８２０、８３０は、エピタキシャル厚み６２０、６３０に関して上述したような、材料に対応し、プロセスから形成され、ひずみを生じさせ、機能を持ってもよい。
装置８００の形成に続いて、厚み８１０、８２０、８３０の厚みをエッチングなどにより除去してもよい。例えば、図９は、結晶質材料およびアモルファス材料の厚みを除去した後の図８の基板を示す。図９は、アモルファス材料の等角的厚み９１０、結晶質材料のエピタキシャル厚み９２０、および結晶質材料のエピタキシャル厚み９３０を形成すべく厚み８１０、８２０、８３０の厚みを除去した後の装置８００などの、装置９００を示す。故に、厚み９１０、９２０、９３０の材料、プロセス、機能、およびひずみは、厚み７１０、７２０、７３０に関して上述したものと対応していてもよい。また、厚み９１０、９２０、９３０の、厚み８１０、８２０、８３０と比べたときの関係は、厚み７１０、７２０、７３０の、厚み６１０、６２０、６３０と比べたときの関係に対応していてもよいと考えられる。詳しくは、装置７００から装置８００を形成して、その後に装置８００から装置９００を形成するプロセスは、装置５００から装置６００を形成して、その後に装置６００から装置７００を形成する前述のプロセスに対応していてもよい。
さらに、実施形態によれば、装置６００、７００、８００、９００の形成プロセスは同じチャンバで、チャンバの封止あるいは真空を壊さずに、および／または装置６００から装置７００を形成することに関して上述したその他の設定あるいは条件下などで起こってもよい。故に、堆積／除去繰り返しのプロセスで、装置６００、７００の形成は、第１繰り返しとして規定され、装置８００、９００の形成は第２繰り返しとして規定されてもよい。これら繰り返しは、トランジスタデバイスの接合領域にエピタキシャル結晶質材料の望ましいあるいは選択された厚みが形成されるまで続けられてもよい。また、このような繰り返しは、トランジスタデバイスのゲート構造上に等角的アモルファス材料の望ましいあるいは選択された厚みが形成されるまで続けられてもよい。幾らかの場合においては、このような繰り返しは、５〜１０回繰り返されてもよい（例えば、５回、６回、７回、８回、９回、１０回などの繰り返し）。
また、このような繰り返しは堆積／除去プロセスと共に終了してもよい（例えば、装置６００あるいは装置７００の形成に対応するプロセス）。同様に、繰り返しの堆積／除去部分は、５秒〜５分の期間起こってよく、ここで、各堆積および／または除去プロセスは、１０秒、２０秒、２５秒、３０秒、３５秒、４０秒、４５秒、５０秒、６０秒、９０秒などの期間起こるなどである。
一例においては、厚み６１０、６２０、６３０の形成は、ＣＶＤチャンバ内で厚み７１０、７２０、７３０を形成目的の材料の厚みの除去と共にイン・サイチューになされてもよい。先ず、チャンバを摂氏６００〜６５０度の温度に保ち、チャンバを１５Ｔｏｒｒの圧力にして、Ｈ２をチャンバへ２０ＳＬＭの流れで導入しながら、５０ｍｇ／ｍｉｎ〜１００ｍｇ／ｍｉｎのトリシラン導入、３０ＳＣＣＭのモノメチルシランの導入、および６００ＳＣＣＭのＰＨ３の導入（Ｈ２に１パーセントのＰＨ３）を３０秒間行うことで、厚み６１０、６２０、６３０が形成あるいは堆積される。
次に、厚み７１０、７２０、７３０が、厚み６１０、６２０、６３０の堆積の「直後に」形成される（例えば、厚み６１０、６２０、６３０の形成に利用される堆積ガスのポンプアウトと、および厚み７１０、７２０、７３０の形成目的の厚み６１０、６２０、６３０のエッチングとの間には何ら他の処理がなされないということである）。例えば、厚み７１０、７２０、７３０は、チャンバを摂氏６００〜６５０度の温度に保ち、チャンバを１５Ｔｏｒｒの圧力にして、Ｈ２をチャンバへ２０ＳＬＭの流れで導入しながら、１５０ＳＣＣＭのＨＣｌをチャンバへ３０秒間導入して、厚み６１０、６２０、６３０をエッチングすることで形成される。
トリシラン、モノメチルシラン、およびＰＨ３の導入、ポンプアウト、その後にＨＣｌを導入するシーケンスは、厚み７２０、７３０の結晶質材料が約１．０５オングストローム／秒の厚み（堆積からエッチングを引き算する）になるまで、７回繰り返される。非結晶材料の厚み７１０の厚みは、横方向には略等しい（例えば、厚みＴ７１２、Ｔ７１４）が、垂直方向（例えば、厚みＴ７１０）には少し大きい。さらに、チャンバの封止あるいは真空は、７回の繰り返しの間損なわれなくてもよい。７回の繰り返しの間、Ｈ２がチャンバに２０ＳＬＭの流れで導入され、チャンバが摂氏６００〜６５０度の温度に保たれ、およびチャンバが１５Ｔｏｒｒの圧力であるという条件も、同様である。
故に、エピタキシャル厚みの頂面が頂面５２５より優位になるまで、および／またはエピタキシャル厚みが選択されたひずみを基板５０５に生じさせるまで、等角的およびエピタキシャル厚みの形成／除去の繰り返しを繰り返すことができる。例えば、図１０は、接合を形成すべく、接合領域に結晶質材料の厚みを形成した後、およびゲート電極上にアモルファス材料の厚みを形成した後の図９の基板を示す。図１０は、ゲート構造上に非結晶材料の等角的厚み１０１０、および接合領域５７０、５８０中にエピタキシャル厚み１０２０、１０３０を持つ装置１０００を示す。厚み１０２０は、頂面５２５より優位な頂面１０２２を持ち、厚み１０３０は、頂面５２５より優位な頂面１０３２を持つ。図１０はまた、厚みＴ１０２０を持つ厚み１０２０、および厚みＴ１０３０を持つ厚み１０３０を示す。
等角的厚み１０１０は、等角的厚み６１０に関して上述したような、プロセスによる材料から形成され、機能を持ち、ひずみを生じさせてもよい。同様に、エピタキシャル厚み１０２０、１０３０は、エピタキシャル厚み６２０、６３０に関して上述したような、材料から形成され、プロセスから形成され、機能を持ち、および／またはひずみを生じさせてもよい。例えば、厚み１０２０、１０３０は、基板５０５に、装置１０００のチャネルのひずみのようなひずみを生じさせるべく（例えば、チャネルは、頂面５２５の下および厚み１０２０、１０３０の間の基板５０５の箇所で規定されてもよい）、基板５０５の新たな材料の格子間隔と異なる格子間隔を持つ十分な厚みあるいは寸法の結晶質材料であってもよい。さらに、厚み１０２０および１０３０は、基板５０５に伸張性のひずみを生じさせるのに足る、結晶質リンおよび／またはシリコンカーボン合金材料のエピタキシャル厚みであってもよい。
特に、図１０に示すように、厚み１０２０は、頂面５２５下の基板５０５の箇所から離れる伸張性のひずみ１０７４を生じさせてよく、厚み１０３０は、基板５０５の同じ箇所から離れる伸張性のひずみ１０８４を生じさせてもよい。故に、ひずみ１０７４は伸張性のひずみ１０９２を、および、ひずみ１０８４は伸張性のひずみ１０９４を、厚み１０２０および１０３０の間の基板５０５のチャネル内に生じさせてもよい（例えば、装置１０００のチャネルの伸張性ひずみ、あるいは装置１０００はｎ−ＭＯＳデバイスである）。実施形態によると、伸張性ひずみ１０９２、１０９４は、厚み１０２０、１０３０間のキャリア移動性（例えば、ウェル５２４のチャネルの電子の移動性）を増すのに足るひずみであってもよい。つまり、基板５０５のチャネルは、基板材料の格子間隔より大きい厚み１０２０および１０３０のリンおよび／またはシリコンカーボン合金材料の格子間隔が生じさせる伸張性ひずみの下にあってもよい。
また、上述のように、等角的厚み６１０に関して、等角的厚み１０１０は装置１０００のゲート構造に、ゲート電極５９０の伸張性ひずみのような、伸張性のひずみを生じさせてもよい。
図１０はまた、先端領域５７６を満たすエピタキシャル厚み１０２０、および先端領域５８６を満たすエピタキシャル厚み１０３０を示す。例えば、厚み１０２０は底部Ｂ１および切子面５２０に接触および／または原子的に結合されていてもよい。同様に、厚み１０３０もＢ２および／または切子面５３０に取付および／または原子的に結合されていてもよい。
また、厚み１０２０および厚み１０３０は、電気的に負の電荷を持つＮ型材料を形成すべく、形成中あるいは形成後にリン、ヒ素、および／またはアンチモンでドープされてもよい。
例えば、ひとたび、十分なあるいは選択された材料の厚みが厚み１０２０、１０３０として堆積あるいは形成されると（例えば、一回の繰り返し中、一堆積／エッチング部分の後に）、等角的厚み１０１０が除去されてもよい。故に、図１０の等角的厚み１０１０は、選択的ウェットエッチングなどにより、装置１０００のゲート構造から除去されてもよい。さらに、等角的アモルファス厚み（例えば、上述の厚み６１０、７１０、８１０、９１０、１０１０）もまた絶縁材料（例えば、材料５１０）上に残されてもよい。これら等角的アモルファス厚みもまた、選択的ウェットエッチングなどにより除去されてよく、これにより、電子移動性および駆動電流の増した伸張性のひずみをもつＮ−チャネルトランジスタが生じる。
例えば、図１１は、アモルファス材料の除去後の図１０の基板を示す。図１１は、装置１０００のゲート構造から等角的厚み１０１０を除去あるいはエッチングにより取り除いた後の装置１０００のような、装置１１００を示す。例えば、等角的厚み１０１０は、厚み１１２０、１１３０のように、接合領域５７０、５８０のエピタキシャル材料の適切な厚みを残すエッチングケミストリーを利用して選択的あるいは非選択的にエッチングすることができる。幾らかの実施形態においては、ゲート構造から等角的厚み１０１０をエッチングすることには、厚み１０２０、１０３０の厚みの５パーセント〜３５パーセントの厚みをエッチングすることが含まれる。故に、ゲート構造から等角的厚み１０１０をエッチングした後、厚み１１２０、１１３０は、図１０について上述した厚み１０２０、１０３０の７５、８０、７５、９０パーセントほどの厚みであってもよい。同様に、頂面１１２２、１１３２は図１０について上述した頂面１０２２、１０３２に対応してもよい。さらに、厚みＴ１１２０、Ｔ１１３０は、図１０について上述した厚みＴ１０２０、Ｔ１０３０に対応してもよい。
厚み１０１０の除去後、残りのトランジスタ（例えば、装置１１００）は、図１０のひずみ１０７４、１０８４、１０９２、１０９４の大きさ以上の大きさのひずみ１１７４、１１８４、１１９２、１１９４を持ってもよい。また、ひずみ１１７４、１１８４、１１９２、１１９４は、図１０のひずみ１０７４、１０８４、１０９２、１０９４に対応する、あるいはそれと同様の方向を持ってもよいことが理解される。特に、ひずみ１１７４、１１８４、１１９２、１１９４は、図１０のひずみ１０７４、１０８４、１０９２、１０９４に対応する、あるいはその三十パーセントの大きさの範囲、および１０度の方向であってもよい。
故に、ひずみ１１７４、１１８４、１１９２、１１９４は、電子移動性および駆動電流を増すべく、装置１１００のチャネルに十分な伸張性ひずみを生じさせてもよい。さらに、ひずみ１１９２、１１９４は、エピタキシャル厚み１１２０、１１３０のリンおよび置換型炭素濃度の増加により生じる単軸伸張性ひずみであってもよい。また、エピタキシャル厚み１１２０、１１３０のリンのドーピング増加は、２Ｅ２０立方ｃｍより大きくてもよい。特に、装置１１００は、キャリア移動性を増しＲＥｘｔｅｒｎａｌを減らすべく、エピタキシャル厚み１１２０、１１３０に十分に増加したリンおよび置換型炭素濃度を持つｎ−ＭＯＳトランジスタであってもよい。概して、装置１１００に類似したトランジスタは、キャリア移動性のゲインにより、およびエピタキシャル厚み１１２０、１１３０において減少したシート抵抗により、改善された飽和電流および改善されたデバイス速度を持ってもよい。
故に、装置１１００はＣＭＯＳデバイスのｎ−ＭＯＳデバイスであってもよい。例えば、図１２は代表的なＣＭＯＳ構造を示す。図１２は、ｐ−ＭＯＳデバイス１２０４に典型的様式で接続された、図１１に関して上述した装置１１００の実施形態のような、ｎ−ＭＯＳデバイス１２０２を持つＣＭＯＳデバイス１２００を示す。基板５０５は、ＣＭＯＳデバイス１２００を形成すべく、Ｎ型ウェル１２２４に関するＰ型ウェル５２４を含み、Ｎ型ウェル１２２４は基板５０５の第２領域に形成されるｐ−ＭＯＳトランジスタデバイス１２０４の一部であり、Ｐ型ウェル５２４の隣の基板５０５の第２の異なる界面表面１２２５を規定する。特に例えば、ｐ−ＭＯＳデバイス１２０４は、ここに記載されたように材料５１０を電気絶縁することでｐ−ＭＯＳデバイス１２０４をｎ−ＭＯＳデバイス１２０２から電気絶縁させることで、ｎ−ＭＯＳデバイス１２０２の隣に形成することができる。さらに、ｐ−ＭＯＳデバイス１２０４は、ゲート電極１２９０下のゲート誘電体１２４４の下、およびＰ型接合１２２０、１２３０間のチャネルを含んでもよい。ｐ−ＭＯＳデバイス１２０４もまた、スペーサ１２１２、１２１４とともに示される。
図１２も、圧縮性のひずみ１２７４、１２８４、１２９２、１２９４およびｐ−ＭＯＳデバイス１２０４を示す。例えば、接合１２２０および１２３０は、頂面１２２５下の基板５０５の箇所に向けて、圧縮性のひずみ１２７４、１２８４を生じさせてもよい。故に、ひずみ１２７４、１２８４はｐ−ＭＯＳデバイス１２０４のチャネルに圧縮性のひずみ１２９２、１２９４を生じさせてもよい。圧縮性のひずみ１２９２、１２９４は、接合１２２０、１２３０間のキャリア移動性（例えば、ウェル１２２４のチャネルの正孔の移動性）を増すのに足るものであってもよいことが理解されよう。特に、接合１２２０、１２３０は、基板５０５の格子間隔より大きい格子間隔を持つ材料から形成されてもよい（Ｐ型の電気的に正の電荷を持つ材料を形成すべく、ホウ素および／またはアルミニウムでドープされてもされなくてもよい、ＳｉＧｅで形成されることにより）。最後に、ＣＭＯＳデバイス１２００はグランドＧＮＤ、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、およびバイアス電圧ＶＤＤを持つ。
上記明細書では特定の実施の形態を用いて説明している。しかしながら、それに対しては、請求項で述べるように実施形態の広義の精神および範囲から逸脱することなく様々な変更または修正を加えてもよい。よって明細書および図面は、限定的ではなく例示的に捉えられるべきである。
ウェル、ゲート誘電体、およびゲート電極を持つ基板の部分の概略断面図である。
先端領域を持つ接合領域を形成した後の図１の概略基板である。
接合を形成すべく接合領域に材料の厚みを形成した後の図２の基板を示す。
接合を形成すべく、先端注入を持つ接合領域に材料の厚みを形成した後の図２の基板を示す。
代表的なＣＭＯＳ構造を示す。
ウェル、ゲート誘電体、ゲート電極、および先端領域を持つ接合領域を持つ基板の部分の概略断面図である。
接合領域に結晶質材料の厚み、ゲート電極上にアモルファス材料の厚みを形成した後の図５の概略基板である。
結晶質材料の厚みとアモルファス材料の厚みとを除去した後の図６の基板を示す。
接合領域に結晶質材料の次の厚み、ゲート電極上にアモルファス材料の次の厚みを形成した後の図７の基板を示す。
結晶質材料およびアモルファス材料の厚みを除去した後の図８の基板を示す。
接合を形成すべく接合領域に結晶質材料の厚みを形成した後、およびゲート電極上にアモルファス材料の厚みを形成した後の、図９の基板を示す。
アモルファス材料を除去した後の図１０の基板を示す。
代表的なＣＭＯＳ構造を示す。

Claims (27)

  1. 一の第１接合領域を形成すべく一のゲート電極の隣の一の基板の一の第１箇所と、前記基板に一の第２接合領域を形成すべく前記ゲート電極の隣の前記基板の一の異なる第２箇所とを除去する工程と、
    前記第１接合領域と前記第２接合領域とに一の結晶質材料の一のエピタキシャル厚みを形成する工程とを含み、
    前記除去する工程と前記形成する工程は同一のチャンバ内で前記チャンバの一の封止を破ることなく起こる、方法。
  2. 前記除去する工程は、一の塩素ガス、一の塩酸ガス、一の水素ガス、および一の窒素ガスのうちの少なくともひとつでエッチングすることを含む、請求項１に記載の方法。
  3. 前記除去する工程は、前記ゲート電極の隣の前記基板の一の第１側壁を前記第１接合領域内の前記基板の一の第１ベース表面に対して１２８度〜１２３度の間の一の角度で形成すべく、および、前記ゲート電極の隣の前記基板の一の第２側壁を前記第２接合領域内の前記基板の一の第２ベース表面に対して１２８度〜１２３度の間の一の角度で形成すべく、一の純粋塩素ガスで、エッチングすることを含む、請求項１に記載の方法。
  4. 前記形成する工程は、前記第１側壁の表面および前記第２側壁の表面、および前記第１ベース表面および前記第２ベース表面に対して一のシリコン合金あるいはシリコン元素材料の一の厚みを化学結合すべく、一のシランガス、一のジシランガス、一のジクロロシランガス、一のゲルマンガス、および一のメチルシランガスのうちの少なくともひとつで選択的堆積を行うことを含む、請求項３に記載の方法。
  5. 前記除去する工程および前記形成する工程は、一の化学気相成長法（ＣＶＤ）チャンバ、一のバッチ高真空（ＵＨＶ）ＣＶＤチャンバ、一のコールド・ウォールＵＨＶ ＣＶＤチャンバ、一の低圧（ＬＰ）ＣＶＤチャンバ、一の高速熱的（ＲＴ）ＣＶＤチャンバ、一の減圧（ＲＰ）ＣＶＤチャンバ、一の大気圧（ＡＰ）ＣＶＤチャンバのうちのひとつの中で、前記チャンバが摂氏５００〜８００度の間の一の温度を持つとき、および１Ｅ−４Ｔｏｒｒ〜１０００Ｔｏｒｒの間の一の圧力である一の期間内に起こる、請求項１に記載の方法。
  6. 一の基板の一のゲート電極の隣の一の第１基板表面の一の第１先端領域を形成すべく、前記基板の一の第１箇所を除去する工程と、
    前記基板の前記ゲート電極の隣の一の第２基板表面の一の第２先端領域を形成すべく、一の基板の一の異なる第２箇所を除去する工程とを含み、
    前記第１先端領域は、前記ゲート電極の一の底面に対して略５４．７度の一の角度を持つ一の第１切子面を規定し、前記第２先端領域は、前記底面に対して略５４．７度の一の角度を持つ一の第２切子面を規定する、方法。
  7. 前記第１切子面および第２切子面は、通例のミラー指数命名法（Ｍｉｌｌｅｒ ｉｎｄｅｘ ｎｏｍｅｎｃｌａｔｕｒｅ）の面｛１，１，１｝を形成する、請求項６に記載の方法。
  8. 前記除去する工程は、前記ゲート電極と前記基板の一の頂面との間に形成される一のゲート誘電体の一の底面の下にあり接触している前記第１切子面を形成することと、前記ゲート誘電体の前記底面の下にあり接触している前記第２切子面を形成することとを含む、請求項６に記載の方法。
  9. 前記第１切子面は、前記ゲート電極と前記基板の一の頂面との間に形成される一のゲート誘電体の一の底面の下に形成される堆積材料から製造される一の第１先端を含み、前記第２切子面は、前記底面の下に形成される堆積材料から製造される一の第２先端を含む、請求項６に記載の方法。
  10. 前記基板は、シリコン、多結晶シリコン、単結晶シリコンのうちひとつの一の材料を含み、
    前記形成する工程は、基板材料の一の格子間隔よりも大きい一の格子間隔を持つホウ素でドープされたシリコンゲルマニウム、および、基板材料の前記格子間隔よりも小さい一の格子間隔を持つリンでドープされたシリコンカーボン合金のうちのひとつの一の厚みを形成することを含む、請求項６に記載の方法。
  11. 前記形成する工程は、前記第１切子面と前記第２切子面との間の、前記基板の一のチャネルに一の圧縮性のひずみを生じさせるべく、ホウ素でドープされたシリコンゲルマニウムの一の十分な厚みを形成すること、および、前記第１切子面と前記第２切子面との間の、前記基板の一のチャネルに一の伸張性のひずみを生じさせるべく、リンでドープされたシリコンカーボン合金の一の十分な厚みを形成することのうちのひとつを含む、請求項１０に記載の方法。
  12. 一のプリント回路基板に、電気的および物理的に連結された一の半導体マイクロプロセッサを含むシステムであって、前記マイクロプロセッサは一のトランジスタを含み、前記トランジスタは、
    一の基板と、
    前記基板上の一のデバイスとを含み、前記デバイスは、
    一のゲート電極の隣の一の単結晶シリコン基板内の一の第１接合領域と、
    前記ゲート電極の隣の前記基板中の一の異なる第２接合領域と、
    前記第１接合領域と前記第２接合領域との間の前記シリコン基板の一の頂面の上の一のゲート誘電体層とを含み、
    前記ゲート電極の隣の前記第１接合領域の一の第１切子面は、前記ゲート誘電体の一の底面に対して５２度〜５７度の間の一の角度を規定し、前記ゲート電極の隣の前記第２接合領域の一の第２切子面は、前記底面に対して５２度〜５７度の間の一の角度を規定する、システム。
  13. 前記第１接合領域および前記第２接合領域は、前記頂面の下に一の深さを規定し、
    前記システムは、前記第１接合領域および前記第２接合領域内に配置される一の材料をさらに含み、前記材料は前記深さの１０〜５０パーセントの間の一の距離で、前記頂面より優位である一の表面を持つ、請求項１２に記載のシステム。
  14. 一の基板内の一の第１接合領域内に一の結晶質材料の一の第１エピタキシャル厚みと、前記基板内の一の異なる第２接合領域内に一の結晶質材料の一の第２エピタキシャル厚みと、一のゲート電極の隣の前記第１接合領域および第２接合領域と、前記ゲート電極の上の一のアモルファス材料の一の等角的厚みとを同時に形成する工程と、
    次に、前記アモルファス材料の一の厚みと、前記結晶質材料の一の厚みとを同時に除去する工程とを含む、方法。
  15. 一のアモルファス材料の前記等角的厚みを形成する一の速度は、結晶質材料の前記第１エピタキシャル厚みおよび第２エピタキシャル厚みを形成する一の速度よりも速く、結晶質材料の前記厚みを除去する一の速度は一のアモルファス材料の前記厚みを除去する一の速度より遅い、請求項１４に記載の方法。
  16. 前記同時に除去する工程は、前記アモルファス材料の一の残りの水平方向の厚みが前記結晶質材料の一の残りの垂直方向の厚みより薄くなるまで、前記アモルファス材料の一の厚みを除去することを含む、請求項１４に記載の方法。
  17. 前記同時に除去する工程は、前記アモルファス材料の一の残りの垂直方向の厚みが前記結晶質材料の一の残りの垂直方向の厚みより薄くなるまで、前記アモルファス材料の一の厚みを除去することを含む、請求項１４に記載の方法。
  18. 前記アモルファス材料の前記残りの厚みを除去する工程をさらに含む、請求項１７に記載の方法。
  19. 前記基板の一の表面は、前記基板の一の頂面を規定し、前記方法は、前記第１接合領域の一の表面と前記第２接合領域の一の表面が前記頂面よりも優位になるまで、前記同時に形成する工程と前記同時に除去する工程とを繰り返す工程をさらに含む、請求項１４に記載の方法。
  20. ０．８ナノメータ〜１．４ナノメータの結晶質材料の一の厚みを形成すべく、前記同時に形成する工程と前記同時に除去する工程とを５〜１０回繰り返す工程をさらに含む、請求項１４に記載の方法。
  21. 前記同時に形成する工程と前記同時に除去する工程とは、一の化学気相成長法（ＣＶＤ）チャンバ、一の超高真空（ＵＨＶ）ＣＶＤチャンバ、一の高速熱的（ＲＴ）ＣＶＤチャンバ、一の低圧（ＲＰ）ＣＶＤチャンバのうちのひとつの中で、前記チャンバの封止を破ることなく起こる、請求項１４に記載の方法。
  22. 前記同時に形成する工程と前記同時に除去する工程とは、同一の化学気相成長法チャンバ内で、摂氏５００〜７５０度の間の一の温度で、且つ１２〜１８Ｔｏｒｒの間の一の圧力で起こる、請求項１４に記載の方法。
  23. 前記同時に除去する工程は一の塩酸ガスでエッチングをすることを含み、
    前記同時に形成する工程は、トリシランの導入、モノメチルシランの導入による、前記結晶質およびアモルファス材料の非選択的化学気相成長法を含む、請求項１４に記載の方法。
  24. 前記同時に形成する工程は、基板材料に一のひずみを生じさせる目的上十分な、基板材料の一の格子間隔とは異なる一の格子間隔を持つ一の結晶質材料の一のエピタキシャル厚みを堆積することを含む、請求項１４に記載の方法。
  25. 前記同時に形成する工程は、基板材料に一の伸張性ひずみを生じさせる目的上十分な、一の結晶質でリンによりドープされたシリコンカーボン合金材料の一のエピタキシャル厚みを堆積することを含む、請求項１４に記載の方法。
  26. 一の結晶質材料の前記エピタキシャル厚みは、０．１３パーセント〜２．０パーセントの間の一の置換型炭素濃度と、１立方センチメータにつき５Ｅ１３アトム（ａｔｏｍｓ／ｃｍ３）〜５Ｅ２０ａｔｏｍｓ／ｃｍ３の一のリン濃度とを持つ一のシリコン材料とを持つ、請求項１４に記載の方法。
  27. 前記同時に除去する工程は、前記第１接合領域の近傍の前記基板の一の第１側壁表面と、前記第２接合領域の近傍の前記基板の一の第２側壁表面とから、一のアモルファス材料の前記等角的厚みを除去することを含み、
    前記同時に形成する工程は、前記第１側壁表面の直近の一の第１先端領域と、前記第２側壁表面の直近の一の第２先端領域とを満たす目的上十分な、一の結晶質のリンを含むシリコンカーボン合金材料の一のエピタキシャル厚みを堆積することを含む、請求項１４に記載の方法。
JP2007549723A 2005-01-04 2006-01-04 Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域 Active JP5145049B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/029,740 2005-01-04
US11/029,740 US7195985B2 (en) 2005-01-04 2005-01-04 CMOS transistor junction regions formed by a CVD etching and deposition sequence
PCT/US2006/000372 WO2006104529A2 (en) 2005-01-04 2006-01-04 Cmos transistor junction regions formed by a cvd etching and deposition sequence

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012102383A Division JP5451812B2 (ja) 2005-01-04 2012-04-27 Ｃｖｄエッチングおよび堆積シーケンスによりｍｏｓトランジスタ接合領域を形成する方法、および当該方法で形成されたトランジスタ

Publications (2)

Publication Number Publication Date
JP2008533695A true JP2008533695A (ja) 2008-08-21
JP5145049B2 JP5145049B2 (ja) 2013-02-13

Family

ID=36293598

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007549723A Active JP5145049B2 (ja) 2005-01-04 2006-01-04 Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
JP2012102383A Active JP5451812B2 (ja) 2005-01-04 2012-04-27 Ｃｖｄエッチングおよび堆積シーケンスによりｍｏｓトランジスタ接合領域を形成する方法、および当該方法で形成されたトランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012102383A Active JP5451812B2 (ja) 2005-01-04 2012-04-27 Ｃｖｄエッチングおよび堆積シーケンスによりｍｏｓトランジスタ接合領域を形成する方法、および当該方法で形成されたトランジスタ

Country Status (8)

Country Link
US (3) US7195985B2 (ja)
JP (2) JP5145049B2 (ja)
KR (1) KR20070100787A (ja)
CN (3) CN105895531B (ja)
DE (1) DE112006000151B4 (ja)
GB (1) GB2437461B (ja)
TW (1) TWI297927B (ja)
WO (1) WO2006104529A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005621A (ja) * 2005-06-24 2007-01-11 Fujitsu Ltd 高歪みｍｏｓトランジスタを含む半導体装置
JP2007227565A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 半導体装置とその製造方法
JP2010520651A (ja) * 2007-03-28 2010-06-10 インテル コーポレイション 自己整合エピタキシャルソース及びドレイン張り出し部を有する半導体デバイス
JP2012059783A (ja) * 2010-09-06 2012-03-22 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013175769A (ja) * 2006-12-11 2013-09-05 Sony Corp 半導体装置の製造方法
JP2014504453A (ja) * 2010-12-21 2014-02-20 インテル・コーポレーション ホウ素ドープゲルマニウムの濃度が高いトランジスタ
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP2015188102A (ja) * 2009-12-23 2015-10-29 インテル・コーポレーション マルチゲートトランジスタ
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization

Families Citing this family (288)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050377B1 (ko) * 2001-02-12 2011-07-20 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US6949482B2 (en) * 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
JP2007535147A (ja) * 2004-04-23 2007-11-29 エーエスエム アメリカ インコーポレイテッド インサイチュドープトエピタキシャルフィルム
KR100642747B1 (ko) * 2004-06-22 2006-11-10 삼성전자주식회사 Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터
CA2592044A1 (en) * 2004-07-06 2006-02-09 Zymogenetics, Inc. Pharmaceutical composition comprising fgf18 and il-1 antagonist and method of use
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
US7772062B2 (en) * 2005-02-08 2010-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. MOSFET having a channel mechanically stressed by an epitaxially grown, high k strain layer
JP4867176B2 (ja) * 2005-02-25 2012-02-01 ソニー株式会社 半導体装置の製造方法
JP4426988B2 (ja) * 2005-03-09 2010-03-03 富士通マイクロエレクトロニクス株式会社 ｐチャネルＭＯＳトランジスタの製造方法
US7544576B2 (en) * 2005-07-29 2009-06-09 Freescale Semiconductor, Inc. Diffusion barrier for nickel silicides in a semiconductor fabrication process
CN100442476C (zh) * 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于cmos技术的应变感应迁移率增强纳米器件及工艺
JP2007129190A (ja) * 2005-10-05 2007-05-24 Elpida Memory Inc 誘電膜形成方法、及び半導体装置の製造方法
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US7364976B2 (en) * 2006-03-21 2008-04-29 Intel Corporation Selective etch for patterning a semiconductor film deposited non-selectively
US7410875B2 (en) * 2006-04-06 2008-08-12 United Microelectronics Corp. Semiconductor structure and fabrication thereof
KR100746622B1 (ko) * 2006-06-29 2007-08-08 주식회사 하이닉스반도체 모스 트랜지스터 제조방법
US8642413B2 (en) * 2006-09-14 2014-02-04 Intel Corporation Formation of strain-inducing films using hydrogenated amorphous silicon
US7554110B2 (en) * 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7943469B2 (en) * 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
US7750338B2 (en) * 2006-12-05 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-SiGe epitaxy for MOS devices
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
CN101226899A (zh) * 2007-01-19 2008-07-23 中芯国际集成电路制造(上海)有限公司 在硅凹陷中后续外延生长应变硅mos晶片管的方法和结构
US7528045B2 (en) * 2007-01-31 2009-05-05 United Microelectronics Corp. MOS transistor and manufacturing methods thereof
US7525161B2 (en) * 2007-01-31 2009-04-28 International Business Machines Corporation Strained MOS devices using source/drain epitaxy
US7833883B2 (en) * 2007-03-28 2010-11-16 Intel Corporation Precursor gas mixture for depositing an epitaxial carbon-doped silicon film
US7553717B2 (en) * 2007-05-11 2009-06-30 Texas Instruments Incorporated Recess etch for epitaxial SiGe
US8450165B2 (en) 2007-05-14 2013-05-28 Intel Corporation Semiconductor device having tipless epitaxial source/drain regions
US20080283926A1 (en) * 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for integrating silicon germanium and carbon doped silicon within a strained cmos flow
US8574979B2 (en) * 2007-05-18 2013-11-05 Texas Instruments Incorporated Method for integrating silicon germanium and carbon doped silicon with source/drain regions in a strained CMOS process flow
US20080293192A1 (en) * 2007-05-22 2008-11-27 Stefan Zollner Semiconductor device with stressors and methods thereof
US20090035911A1 (en) * 2007-07-30 2009-02-05 Willy Rachmady Method for forming a semiconductor device having abrupt ultra shallow epi-tip regions
US7745847B2 (en) 2007-08-09 2010-06-29 United Microelectronics Corp. Metal oxide semiconductor transistor
CN101364545B (zh) * 2007-08-10 2010-12-22 中芯国际集成电路制造(上海)有限公司 应变硅晶体管的锗硅和多晶硅栅极结构
US7700452B2 (en) * 2007-08-29 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel transistor
US7776698B2 (en) * 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
KR100924549B1 (ko) * 2007-11-14 2009-11-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US7994010B2 (en) * 2007-12-27 2011-08-09 Chartered Semiconductor Manufacturing Ltd. Process for fabricating a semiconductor device having embedded epitaxial regions
US8017489B2 (en) * 2008-03-13 2011-09-13 International Business Machines Corporation Field effect structure including carbon alloyed channel region and source/drain region not carbon alloyed
US20090242989A1 (en) * 2008-03-25 2009-10-01 Chan Kevin K Complementary metal-oxide-semiconductor device with embedded stressor
KR100971414B1 (ko) * 2008-04-18 2010-07-21 주식회사 하이닉스반도체 스트레인드 채널을 갖는 반도체 소자 및 그 제조방법
CN102113120B (zh) 2008-08-04 2014-10-22 普林斯顿大学理事会 用于薄膜晶体管的杂化的介电材料
JP4638550B2 (ja) 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US20100181626A1 (en) 2009-01-21 2010-07-22 Jing-Cheng Lin Methods for Forming NMOS and PMOS Devices on Germanium-Based Substrates
US8247285B2 (en) * 2008-12-22 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. N-FET with a highly doped source/drain and strain booster
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8071481B2 (en) 2009-04-23 2011-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming highly strained source/drain trenches
KR101050405B1 (ko) * 2009-07-03 2011-07-19 주식회사 하이닉스반도체 스트레인드채널을 갖는 반도체장치 제조 방법
CN102024761A (zh) * 2009-09-18 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于形成半导体集成电路器件的方法
US8455859B2 (en) 2009-10-01 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US8765556B2 (en) * 2009-12-23 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating strained structure in semiconductor device
US7989298B1 (en) * 2010-01-25 2011-08-02 International Business Machines Corporation Transistor having V-shaped embedded stressor
KR101576529B1 (ko) 2010-02-12 2015-12-11 삼성전자주식회사 습식 식각을 이용한 실리콘 파셋트를 갖는 반도체 장치 및 제조방법
US9263339B2 (en) 2010-05-20 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching in the formation of epitaxy regions in MOS devices
US8828850B2 (en) 2010-05-20 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing variation by using combination epitaxy growth
US9064688B2 (en) 2010-05-20 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Performing enhanced cleaning in the formation of MOS devices
US8405160B2 (en) * 2010-05-26 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-strained source/drain structures
US8236659B2 (en) 2010-06-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain feature profile for improving device performance and method of manufacturing same
US8492234B2 (en) * 2010-06-29 2013-07-23 International Business Machines Corporation Field effect transistor device
US8216906B2 (en) * 2010-06-30 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing integrated circuit device with well controlled surface proximity
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8569139B2 (en) 2010-10-27 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained source/drain structures
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
SG191896A1 (en) * 2011-02-08 2013-08-30 Applied Materials Inc Epitaxy of high tensile silicon alloy for tensile strain applications
JP5661523B2 (ja) * 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
US8835266B2 (en) * 2011-04-13 2014-09-16 International Business Machines Corporation Method and structure for compound semiconductor contact
CN102789984B (zh) * 2011-05-18 2016-06-01 中国科学院微电子研究所 一种嵌入区的形成方法以及嵌入源漏的形成方法
US8999794B2 (en) * 2011-07-14 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned source and drain structures and method of manufacturing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8994082B2 (en) 2011-09-30 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors, methods of manufacturing thereof, and image sensor circuits with reduced RTS noise
US8507915B2 (en) 2011-11-30 2013-08-13 International Business Machines Corporation Low resistance embedded strap for a trench capacitor
US20130193492A1 (en) * 2012-01-30 2013-08-01 International Business Machines Corporation Silicon carbon film structure and method
US9263342B2 (en) 2012-03-02 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a strained region
CN103367151B (zh) * 2012-03-30 2015-12-16 中国科学院微电子研究所 使源/漏区更接近沟道区的mos器件及其制作方法
US8841190B2 (en) 2012-03-30 2014-09-23 The Institute of Microelectronics Chinese Academy of Science MOS device for making the source/drain region closer to the channel region and method of manufacturing the same
US8847315B2 (en) 2012-05-07 2014-09-30 Qualcomm Incorporated Complementary metal-oxide-semiconductor (CMOS) device and method
CN103426768B (zh) * 2012-05-25 2016-08-10 中国科学院微电子研究所 半导体器件制造方法
US8916443B2 (en) * 2012-06-27 2014-12-23 International Business Machines Corporation Semiconductor device with epitaxial source/drain facetting provided at the gate edge
CN103545213B (zh) * 2012-07-16 2016-12-28 中国科学院微电子研究所 半导体器件及其制造方法
KR20140016008A (ko) 2012-07-30 2014-02-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8940594B2 (en) * 2012-12-24 2015-01-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having v-shaped region
US9029912B2 (en) * 2013-01-11 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor substructure having elevated strain material-sidewall interface and method of making the same
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9093514B2 (en) * 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
CN104064465B (zh) * 2013-03-21 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104064468B (zh) * 2013-03-21 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10438856B2 (en) 2013-04-03 2019-10-08 Stmicroelectronics, Inc. Methods and devices for enhancing mobility of charge carriers
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9947772B2 (en) 2014-03-31 2018-04-17 Stmicroelectronics, Inc. SOI FinFET transistor with strained channel
CN105448737A (zh) 2014-09-30 2016-03-30 联华电子股份有限公司 用以形成硅凹槽的蚀刻制作工艺方法与鳍式场效晶体管
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9978854B2 (en) 2014-11-19 2018-05-22 United Microelectronics Corporation Fin field-effect transistor
US9859286B2 (en) * 2014-12-23 2018-01-02 International Business Machines Corporation Low-drive current FinFET structure for improving circuit density of ratioed logic in SRAM devices
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
WO2016164152A1 (en) 2015-04-10 2016-10-13 Applied Materials, Inc. Method to enhance growth rate for selective epitaxial growth
US9905475B2 (en) * 2015-06-09 2018-02-27 International Business Machines Corporation Self-aligned hard mask for epitaxy protection
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
CN106611701A (zh) * 2015-10-27 2017-05-03 中微半导体设备(上海)有限公司 一种半导体器件的制备方法
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11538905B2 (en) 2016-09-30 2022-12-27 Intel Corporation Nanowire transistors employing carbon-based layers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US11195932B2 (en) * 2017-12-29 2021-12-07 Intel Corporation Ferroelectric gate dielectrics in integrated circuits
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
WO2019164522A1 (en) * 2018-02-26 2019-08-29 Industrial Heat, Llc Monitoring and controlling exothermic reactions using photon detection devices
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TW202013553A (zh) 2018-06-04 2020-04-01 荷蘭商Ａｓｍ 智慧財產控股公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11309404B2 (en) * 2018-07-05 2022-04-19 Applied Materials, Inc. Integrated CMOS source drain formation with advanced control
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
US11088147B2 (en) 2019-06-26 2021-08-10 Micron Technology, Inc. Apparatus with doped surfaces, and related methods with in situ doping
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202121506A (zh) 2019-07-19 2021-06-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
US20230245891A1 (en) * 2022-01-31 2023-08-03 Texas Instruments Incorporated Small grain size polysilicon engineering for threshold voltage mismatch improvement

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245396A (ja) * 1994-03-04 1995-09-19 Sharp Corp 半導体装置及びその製造方法
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JPH08186257A (ja) * 1995-01-04 1996-07-16 Nec Corp 電界効果型トランジスタおよびその製造方法
JPH1012879A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置及びその製造方法
JPH11163343A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置およびその製造方法
JPH11186542A (ja) * 1997-12-19 1999-07-09 Toshiba Corp 電界効果型トランジスタの製造方法
JP2001144290A (ja) * 1999-10-07 2001-05-25 Samsung Electronics Co Ltd 上昇された構造のソース／ドレインを有する電界効果トランジスタ及びその製造方法
JP2001189451A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 半導体装置の製造方法
JP2002025972A (ja) * 2000-07-04 2002-01-25 Asahi Kasei Microsystems Kk 半導体装置の製造方法
US20030080361A1 (en) * 2001-11-01 2003-05-01 Anand Murthy Semiconductor transistor having a stressed channel
JP2004319963A (ja) * 2003-04-16 2004-11-11 Korea Electronics Telecommun ショットキー障壁トランジスタ及びその製造方法
JP2006060222A (ja) * 2004-08-20 2006-03-02 Samsung Electronics Co Ltd トランジスタ及びこれの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3009979B2 (ja) 1993-07-05 2000-02-14 シャープ株式会社 半導体装置及びその製造方法
KR0135147B1 (ko) * 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
JP3544833B2 (ja) 1997-09-18 2004-07-21 株式会社東芝 半導体装置及びその製造方法
US6159852A (en) * 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
AU1470200A (en) 1998-11-12 2000-06-05 Intel Corporation Field effect transistor structure with abrupt source/drain junctions
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6214679B1 (en) * 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
US6774000B2 (en) 2002-11-20 2004-08-10 International Business Machines Corporation Method of manufacture of MOSFET device with in-situ doped, raised source and drain structures
US20040262683A1 (en) 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
KR100547934B1 (ko) * 2004-08-20 2006-01-31 삼성전자주식회사 트랜지스터 및 그의 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245396A (ja) * 1994-03-04 1995-09-19 Sharp Corp 半導体装置及びその製造方法
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JPH08186257A (ja) * 1995-01-04 1996-07-16 Nec Corp 電界効果型トランジスタおよびその製造方法
JPH1012879A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置及びその製造方法
JPH11163343A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置およびその製造方法
JPH11186542A (ja) * 1997-12-19 1999-07-09 Toshiba Corp 電界効果型トランジスタの製造方法
JP2001144290A (ja) * 1999-10-07 2001-05-25 Samsung Electronics Co Ltd 上昇された構造のソース／ドレインを有する電界効果トランジスタ及びその製造方法
JP2001189451A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 半導体装置の製造方法
JP2002025972A (ja) * 2000-07-04 2002-01-25 Asahi Kasei Microsystems Kk 半導体装置の製造方法
US20030080361A1 (en) * 2001-11-01 2003-05-01 Anand Murthy Semiconductor transistor having a stressed channel
JP2004319963A (ja) * 2003-04-16 2004-11-11 Korea Electronics Telecommun ショットキー障壁トランジスタ及びその製造方法
JP2006060222A (ja) * 2004-08-20 2006-03-02 Samsung Electronics Co Ltd トランジスタ及びこれの製造方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP2007005621A (ja) * 2005-06-24 2007-01-11 Fujitsu Ltd 高歪みｍｏｓトランジスタを含む半導体装置
JP2007227565A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 半導体装置とその製造方法
US9041058B2 (en) 2006-12-11 2015-05-26 Sony Corporation Metal oxide semiconductor having epitaxial source drain regions and method of manufacturing same using dummy gate process
JP2013175769A (ja) * 2006-12-11 2013-09-05 Sony Corp 半導体装置の製造方法
US11901454B2 (en) 2006-12-11 2024-02-13 Sony Group Corporation Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
US11404573B2 (en) 2006-12-11 2022-08-02 Sony Group Corporation Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
US10868176B2 (en) 2006-12-11 2020-12-15 Sony Corporation Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
US10128374B2 (en) 2006-12-11 2018-11-13 Sony Corporation Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
US9419096B2 (en) 2006-12-11 2016-08-16 Sony Corporation Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
US9865733B2 (en) 2006-12-11 2018-01-09 Sony Corporation Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
US9673326B2 (en) 2006-12-11 2017-06-06 Sony Corporation Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
US9502529B2 (en) 2006-12-11 2016-11-22 Sony Corporation Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process
JP2010520651A (ja) * 2007-03-28 2010-06-10 インテル コーポレイション 自己整合エピタキシャルソース及びドレイン張り出し部を有する半導体デバイス
JP2015188102A (ja) * 2009-12-23 2015-10-29 インテル・コーポレーション マルチゲートトランジスタ
JP2012059783A (ja) * 2010-09-06 2012-03-22 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US9627384B2 (en) 2010-12-21 2017-04-18 Intel Corporation Transistors with high concentration of boron doped germanium
US10811496B2 (en) 2010-12-21 2020-10-20 Intel Corporation Transistor devices having source/drain structure configured with high germanium content portion
US9722023B2 (en) 2010-12-21 2017-08-01 Intel Corporation Selective germanium P-contact metalization through trench
US9437691B2 (en) 2010-12-21 2016-09-06 Intel Corporation Column IV transistors for PMOS integration
US10090383B2 (en) 2010-12-21 2018-10-02 Intel Corporation Column IV transistors for PMOS integration
US9349810B2 (en) 2010-12-21 2016-05-24 Intel Corporation Selective germanium P-contact metalization through trench
US10297670B2 (en) 2010-12-21 2019-05-21 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US10304927B2 (en) 2010-12-21 2019-05-28 Intel Corporation Selective germanium p-contact metalization through trench
US10553680B2 (en) 2010-12-21 2020-02-04 Intel Corporation Selective germanium P-contact metalization through trench
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US9117791B2 (en) 2010-12-21 2015-08-25 Intel Corporation Selective germanium P-contact metalization through trench
US10879353B2 (en) 2010-12-21 2020-12-29 Intel Corporation Selective germanium P-contact metalization through trench
US11251281B2 (en) 2010-12-21 2022-02-15 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US11387320B2 (en) 2010-12-21 2022-07-12 Intel Corporation Transistors with high concentration of germanium
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
JP2014504453A (ja) * 2010-12-21 2014-02-20 インテル・コーポレーション ホウ素ドープゲルマニウムの濃度が高いトランジスタ
US11508813B2 (en) 2010-12-21 2022-11-22 Daedalus Prime Llc Column IV transistors for PMOS integration
US11476344B2 (en) 2011-09-30 2022-10-18 Daedalus Prime Llc Contact resistance reduction employing germanium overlayer pre-contact metalization

Also Published As

Publication number Publication date
DE112006000151T5 (de) 2008-04-24
US7812394B2 (en) 2010-10-12
WO2006104529A2 (en) 2006-10-05
DE112006000151B4 (de) 2010-01-21
GB2437461A (en) 2007-10-24
JP5145049B2 (ja) 2013-02-13
GB0714625D0 (en) 2007-09-05
CN105895531A (zh) 2016-08-24
CN102709248A (zh) 2012-10-03
CN102709248B (zh) 2016-01-20
KR20070100787A (ko) 2007-10-11
WO2006104529A3 (en) 2010-09-02
TW200634987A (en) 2006-10-01
US20070105331A1 (en) 2007-05-10
JP2012199557A (ja) 2012-10-18
US7195985B2 (en) 2007-03-27
CN105895531B (zh) 2020-03-10
GB2437461B (en) 2010-11-24
US7479432B2 (en) 2009-01-20
CN102282657B (zh) 2016-06-01
TWI297927B (en) 2008-06-11
US20090039390A1 (en) 2009-02-12
JP5451812B2 (ja) 2014-03-26
US20060148151A1 (en) 2006-07-06
CN102282657A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5145049B2 (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
US7611973B2 (en) Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same
TWI442457B (zh) 利用交替氣體供應之選擇性磊晶製程
US7122449B2 (en) Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US7579617B2 (en) Semiconductor device and production method thereof
US7361563B2 (en) Methods of fabricating a semiconductor device using a selective epitaxial growth technique
US6998305B2 (en) Enhanced selectivity for epitaxial deposition
US7855126B2 (en) Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
US9312131B2 (en) Selective epitaxial formation of semiconductive films
US7671358B2 (en) Plasma implantated impurities in junction region recesses
US6391749B1 (en) Selective epitaxial growth method in semiconductor device
US20040262683A1 (en) PMOS transistor strain optimization with raised junction regions
JP2007535147A (ja) インサイチュドープトエピタキシャルフィルム
TWI414006B (zh) 含有矽及碳之磷摻雜磊晶層的原位形成方法
KR20050015401A (ko) 실리콘 카바이드 채널층을 갖는 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5145049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250