TWI442457B - 利用交替氣體供應之選擇性磊晶製程 - Google Patents

利用交替氣體供應之選擇性磊晶製程 Download PDF

Info

Publication number
TWI442457B
TWI442457B TW094141769A TW94141769A TWI442457B TW I442457 B TWI442457 B TW I442457B TW 094141769 A TW094141769 A TW 094141769A TW 94141769 A TW94141769 A TW 94141769A TW I442457 B TWI442457 B TW I442457B
Authority
TW
Taiwan
Prior art keywords
deposition
substrate
gas
germanium
layer
Prior art date
Application number
TW094141769A
Other languages
English (en)
Other versions
TW200636826A (en
Inventor
Yihwan Kim
Arkadii V Samoilov
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200636826A publication Critical patent/TW200636826A/zh
Application granted granted Critical
Publication of TWI442457B publication Critical patent/TWI442457B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

利用交替氣體供應之選擇性磊晶製程
本發明之實施例大體來說係有關於電子生產製程和元件之領域，更明確地說，係有關於在形成電子元件時沉積含矽薄膜之方法。
在生產較小之電晶體時，製造超淺源極/汲極接面已變得日益困難。一般來說，次100奈米CMOS(互補式金屬氧化物半導體)元件需要深度低於30奈米之接面。選擇性磊晶沉積通常用來將含矽材料(例如矽、鍺化矽和碳化矽)之磊晶層形成為該等接面。選擇性磊晶沉積使磊晶層可以在矽溝渠(silicon moats)上而不在介電區域上成長。選擇性磊晶可用在半導體元件中，例如升高之源極/汲極、源極/汲極延伸、接觸插塞(contact plugs)或雙極元件之基底層沉積。
一般來說，選擇性磊晶製程包含一沉積反應和一蝕刻反應。沉積及蝕刻反應以相當不同的反應速率在一磊晶層和一多晶層上同時發生。在沉積製程期間，磊晶層在一單晶表面上形成，同時一多晶層沉積在至少一第二層上，例如既存之多晶層或非晶層。但是，所沉積之多晶層通常以比該磊晶層快之速率蝕刻。因此，藉由改變蝕刻氣體濃度，淨選擇製程會造成磊晶材料之沉積以及，若有的話，有限沉積多晶材料。例如，選擇性磊晶製程可造成含矽材料之磊晶層形成在單晶矽表面上，而沒有沉積遺留在間隙壁上。
含矽材料之選擇性磊晶沉積在升高之源極/汲極和源極/汲極延伸特徵形成期間是一種有用技術，例如，在含矽MOSFET(金屬氧化物半導體場效電晶體)元件形成期間。源極/汲極延伸特徵係藉由蝕刻矽表面來製造，以製出凹陷之源極/汲極特徵並且隨後以選擇性成長之磊晶層填充蝕刻表面，例如鍺化矽(SiGe)材料。選擇性磊晶使原位摻雜能夠幾乎完全活化掺質，因此可省略後退火(post annealing)製程。所以，可利用矽蝕刻和選擇性磊晶精確地界定接面深度。另一方面，超淺源極/汲極接面會不可避免地造成串聯電阻的增加。此外，矽化物形成期間之接面消耗(junction consumption)更進一步地增加串聯電阻。為了補償接面消耗，將升高之源極/汲極磊晶地且選擇性地成長在該接面上。通常，該升高之源極/汲極係未摻雜的矽。
但是，目前的選擇性磊晶製程有一些缺點。為了在現今磊晶製程期間保持選擇性，必須在整個沉積製程期間控制並調整前驅物化學濃度以及反應溫度。如果沒有提供足夠的矽前趨物，則蝕刻反應可能會主導而使整個製程速度減緩。此外，可能會發生有害的基板特徵過蝕刻。如果沒有提供足夠的蝕刻劑前趨物，則沉積反應可能會主導而降低在基板表面上形成單晶和多晶材料之選擇性。另外，目前的選擇性磊晶製程通常需要高反應溫度，例如約800℃、1000℃或更高。在生產製程期間並不偏好使用此高溫，因為熱預算考量及可能發生的無法控制之基板表面之氮化反應。
因此，需要有一種能夠以可選擇的掺質選擇性且磊晶地沉積矽和含矽化合物之製程。此外，該製程應該是多方適用的，以形成具有不同元素濃度之含矽化合物，同時具有快速之沉積速率並保持製程溫度，例如約800℃或更低。
在一實施例中，描述一種在基板表面上磊晶形成含矽材料之方法，其包含將具有一單晶表面和至少一第二表面，例如非晶表面或多晶表面，之基板安置於一製程反應室內。使該基板暴露在一沉積氣體下，以在該單晶表面上形成一磊晶層並在該第二表面上形成一多晶層。該沉積氣體較佳地含有一矽來源和至少一第二元素來源，例如鍺來源、碳來源或其組合物。之後，該方法進一步提供將該基板暴露在一蝕刻劑氣體下，以使該多晶層之蝕刻速率比該磊晶層快之方式蝕刻該多晶層和該磊晶層。該方法進一步包含一沉積週期，其在形成具有預定厚度之含矽材料時連續重複該基板在沉積和蝕刻劑氣體中之暴露。在本實施例之一實例中，該方法進一步提供將基板暴露在含有氯氣之蝕刻劑氣體下。
在本實施例之一實例中，該方法提供將具有一單晶表面和一第二表面之基板安置於一製程反應室內。該製程反應室係經加熱至範圍從約500℃至約750℃內之溫度。在該單晶表面上沉積一磊晶層和在該第二表面上沉積該多晶層時，該基板係經暴露在一沉積氣體中。該沉積氣體含有一矽來源和一惰性載氣，以在該單晶表面上沉積一磊晶層並在該第二表面上沉積一多晶層。之後，本方法進一步提供將該基板暴露在含有一蝕刻劑和該惰性載氣之蝕刻劑氣體中，並以比蝕刻該磊晶層快之速率蝕刻該多晶層。在其他實例中，該沉積氣體可包含矽來源及第二化合物來源或掺質化合物，其可包含硼、砷、磷、鋁、鎵、鍺、碳或其組合物。
在另一實施例中，描述一種在基板表面上磊晶形成含矽材料之方法，其包含將具有一單晶表面和至少一第二表面，例如非晶表面或多晶表面，之基板安置於一製程反應室內。使該基板暴露在一沉積氣體下，以在該單晶表面上形成一磊晶層並在該第二表面上形成一多晶層。該方法進一步包含使該基板暴露在一第二沉積氣體下，以在該第一磊晶層上沉積一第二磊晶層並在該第一多晶層上沉積一第二多晶層。該第二沉積氣體可包含硼、砷、磷、鋁、鎵、鍺、碳或其組合物。之後，該方法進一步提供將該基板暴露在一蝕刻劑氣體下，以使該第一和第二多晶層之蝕刻速率比該第一和第二磊晶層快之方式蝕刻。該方法進一步提供一沉積週期，其包含在形成具有預定厚度之含矽材料時重複該基板在沉積和蝕刻劑氣體中之暴露。
在另一實施例中，提供一種在基板表面上磊晶形成含矽材料之方法，其包含將具有一單晶表面和至少一第二表面之基板安置於一製程反應室內，並使該基板暴露在一沉積氣體下，以在該單晶表面上形成一磊晶層並在該第二表面上形成一多晶層。接著將該基板暴露在含有氯之蝕刻劑氣體中，以比蝕刻該磊晶層快之速率蝕刻該多晶層。在一實施例中，一沉積週期包含將該基板依序暴露在該沉積氣體和該蝕刻氣體中，並且執行多個週期以在該基板上形成含矽材料。該第二表面可包含非晶表面、多晶表面或其組合物，而該沉積氣體包含矽來源及至少一種第二元素來源，其包含鍺來源、碳來源或其組合物。在一實例中，該沉積氣體包含矽來源和鍺來源。在另一實例中，該沉積氣體包含矽來源和碳來源。在另一實例中，該沉積氣體包含矽來源、鍺來源及碳來源。
本發明之實施例大致為電子元件製造期間於基板之單晶表面上選擇地且磊晶地沉積含矽材料之製程。將含有單晶表面(例如矽或鍺化矽)及至少一第二表面(例如非晶表面及/或多晶表面(例如氧化物或氮化物))圖案化之基板暴露在一磊晶製程下，以在該等第二表面上形成有限或沒有多晶層的同時，在該單晶表面上形成一磊晶層。該磊晶製程，也稱為交替氣體供應(AGS)製程，包含重複一沉積製程和一蝕刻製程所組成之週期直到長成預期之磊晶層厚度為止。
該沉積製程包含將該基板表面暴露在含有至少一矽來源和一載氣之沉積氣體中。該沉積氣體也可包含鍺來源或碳來源，以及掺質來源。在沉積製程期間，一磊晶層係經形成本該基板之單晶表面上，而一多晶層則形成在第二表面上，例如非晶表面、多晶表面或其組合物。接著，將該基板暴露在一蝕刻氣體中。該蝕刻氣體包含一載氣和一蝕刻劑，例如氯氣或氫氣。該蝕刻氣體除去沉積製程期間沉積之含矽材料。在蝕刻製程期間，該多晶層以比該磊晶層快之速率移除。因此，該沉積和蝕刻製程之淨效果形成在單晶表面上磊晶成長之含矽材料，同時最小化多晶含矽材料在該等第二表面上之成長，若有的話。可依需要重複該沉積和蝕刻製程週期，以得到預期厚度之含矽材料。可利用本發明之實施例沉積之含矽材料包含矽、鍺化矽、碳化矽、碳化矽鍺或其掺質變體。
在該AGS製程之一實例中，製程期間溫度低於約800℃時可用氯氣做為蝕刻劑。一般來說，沉積製程可在比蝕刻反應低之溫度下執行，因為蝕刻劑通常需要高溫來活化。例如，矽烷可以在約500℃或更低的溫度下熱分解而沉積矽，而氯化氫需要約700℃或更高的活化溫度方可發揮有效蝕刻劑之作用。因此，若在一AGS製程期間使用氯化氫，則整個製程溫度會被需要用來活化該蝕刻劑之較高溫度支配。氯氣藉由降低所需之整體製程溫度來輔助整個AGS製程。氯氣可在低至約500℃之溫度下活化。因此，藉由將氯氣併入該AGS製程中做為蝕刻劑，整個AGS製程溫度可比使用氯化氫做為蝕刻劑之製程顯著降低，例如降低200℃至300℃。此外，氯氣蝕刻含矽材料比氯化氫快速。因此，氯蝕刻劑會增加該AGS製程之整體速率。
在該AGS製程之另一實例中，於該沉積及蝕刻製程期間使用一惰性氣體，例如氮氣，做為載氣，取代習知載氣，例如氫氣。在AGS製程期間使用惰性載氣有若干好處。其一是，惰性載氣可增加含矽材料之沉積速率。雖然在沉積製程期間可用氫氣來作為載氣，但是氫氣具有吸附該基板或與其反應而形成氫終結端面(hydrogen－terminated surfaces)之傾向。氫終結端面對磊晶成長之反應比裸矽表面慢很多。因此，惰性載氣之使用會藉由不會不利地影響沉積反應而增加沉積速率。
雖然可用鈍氣，例如氬氣或氦氣，來做為惰性載氣，但是氮氣是以經濟效益而言較佳之惰性載氣。氮氣通常比氫氣、氬氣或氦氣便宜很多。使用氮氣做為載氣可能發生之一缺點是在沉積製程期間基板上材料的氮化。但是會需要高溫，例如超過800℃，來如此地活化氮氣。因此，在低於氮氣活化門限之溫度下執行之AGS製程中有利地使用氮氣來做為惰性載氣。使用氯氣做為蝕刻劑並且使用氮氣作為載氣之合併效應大幅度增加整體AGS製程之速率。
在整個應用中，「含矽」材料、化合物、薄膜或層等詞應被視為包含一種成分，其至少含有矽並且可含有鍺、碳、硼、砷、鎵化磷及/或鋁。其它元素，例如金屬、鹵素或或氫可併入含矽材料、化合物、薄膜或層內，通常是以ppm等級之濃度。含矽材料之化合物或合金可以縮寫表示，例如用Si表示矽、用SiGe表示鍺化矽、用SiC表示碳化矽和用SiGeC表示碳化矽鍺。縮寫並不以計量關係表示出化學式，也不表示出含矽材料之任何特定還原/氧化狀態。
第1圖示出用來沉積含矽層之磊晶製程100之一實例。製程100包含用來將圖案化之基板載入製程反應室並將製程反應室之狀態調整至預期溫度和壓力之步驟110。步驟120提供一沉積製程，以在該基板之單晶表面上形成一磊晶層，同時在該基板之非晶表面或多晶表面上形成一多晶層。在步驟130期間，該沉積製程終止。步驟140提供一蝕刻製程，以蝕刻該基板表面。較佳地，該多晶層以比該磊晶層快之速率蝕刻。該蝕刻步驟若非最小化即完全移除該多晶層，同時只移除該磊晶層之最低限度部分。在步驟150期間，該蝕刻製程終止。該磊晶層及該多晶層，若存在的話，之厚度在步驟160期間決定。若達到預定之磊晶層或多晶層厚度，則磊晶製程100在步驟170終止。但是，若沒有達到預定厚度，則重複步驟120－160做為一週期直到達到磊晶層或多晶層之預定厚度為止。
在步驟110期間將一圖案化之基板載入一製程反應室中。圖案化之基板係含有形成本該基板表面內或在其上之電子特徵之基板。該圖案化基板通常含有單晶表面和至少一非單晶之第二表面，例如多晶或非晶表面。單晶表面包含裸晶基板或通常由例如矽、鍺化矽或碳化矽之材料組成之沉積之單晶層。多晶或非晶表面可包含介電材料，例如氧化物或氮化物，明確地說是氧化矽或氮化矽，以及非晶矽表面。
磊晶製程100由在步驟110期間將含有該圖案化基板之製程反應室調整至預定溫度和壓力開始。溫度係適合特定之執行製程。一般來說，在磊晶製程100期間製程反應室係保持在一固定溫度下。但是，某些步驟可在不同溫度下執行。製程反應室係保持在範圍從約250℃至約1,000℃內之溫度下，較佳地，從約500℃至約800℃，並且更佳地，從約550℃至約750℃。執行磊晶製程100之適當溫度可取決於在步驟120和140期間用來沉積及/或蝕刻該含矽材料之特定前驅物。在一實例中，已發現氯氣(Cl2 )在比使用較常見蝕刻劑之製程為低的溫度下對含矽材料發揮絕佳之蝕刻劑效果。因此，在一實例中，可將製程反應室預熱至約750℃或更低之溫度，較佳地，約650℃或更低，並且更佳地，約550℃或更低。通常將該製程反應室加壓至範圍從約0.1托耳至約200托耳內之壓力下，較佳地，從約1托耳至約50托耳。在製程步驟110－160期間和之間，壓力可以變動，但是通常會保持固定。
沉積製程在步驟120期間執行。圖案化基板係經暴露在沉積氣體中以在該單晶表面上形成一磊晶層，同時在該第二表面上形成一多晶層。該基板係經暴露在該沉積氣體中一段範圍從約0.5秒至約30秒內之時間，較佳地，從約1秒至約20秒，並且更佳地，從約5秒至約10秒。該沉積製程之具體暴露時間係關於在步驟140中蝕刻製程期間之暴露時間，以及在製程中所使用之特定前驅物和溫度來決定。一般來說，該基板係經暴露在沉積氣體中足夠長的時間以形成最厚之磊晶層厚度，同時形成最薄之多晶層厚度，其可在隨後之步驟140期間輕易蝕除。
該沉積氣體至少包含一矽來源和一載氣，並且可包含至少一種第二元素來源，例如鍺來源及/或碳來源。此外，該沉積氣體可進一步包含一掺質化合物以提供掺質來源，例如硼、砷、磷、鎵及/或鋁。在另一實施例中，該沉積氣體可包含至少一種蝕刻劑，例如氯化氫或氯氣。
矽來源通常以範圍從每分鐘約5標準立方公分(sccm)至約500 sccm內之速率供給至該製程反應室中，較佳地，從約10 sccm至約300 sccm，並且更佳地，從約50 sccm至約200 sccm，例如，約100 sccm。可用於沉積氣體中以沉積含矽化合物之矽來源包含矽烷、鹵化矽烷和有機矽烷。矽烷包含矽烷(SiH4 )及實驗式為Six H( 2 X ＋ 2 ) 之較長鏈矽烷，例如二矽烷(Si2 H6 )、三矽烷(Si3 H8 )、以及四矽烷(Si4 H1 0 )，及其他。鹵化矽烷包含實驗式為X’y Six H( 2 X ＋ 2 － y ) 之化合物，其中X’＝氟、氯、溴或碘，例如六氯二矽烷(Si2 Cl6 )、四氯矽烷(SiCl4 )、二氯矽烷(Cl2 SiH2 )及三氯矽烷(Cl3 SiH)。有機矽烷包含實驗式為Ry Six H( 2 X ＋ 2 － y ) 之化合物，其中R＝甲基、乙基、丙基或丁基，例如甲基矽烷((CH3 )SiH3 )、二甲基矽烷((CH3 )2 SiH2 )、乙基矽烷((CH3 CH2 )SiH3 )、甲基二矽烷((CH3 )Si2 H5 )、二甲基二矽烷((CH3 )2 Si2 H4 )及六甲基二矽烷((CH3 )6 Si2 )。已發現有機矽烷化合物在將碳併入沉積之含矽化合物內之實施例中是有利的矽來源和碳來源。較佳之矽來源包含矽烷、二氯矽烷和二矽烷。
矽來源通常連同載氣一起供給至該製程反應室內。載氣流速從每分鐘約1標準升(slm)至約100 slm，較佳地，從約5 slm至約75 slm，並且更佳地，從約10 slm至約50 slm，例如，約25 slm。載氣可包含氮氣(N2 )、氫氣(H2 )、氬氣、氦氣或其組合物。較傾向使用惰性載氣，並且包含氮氣、氬氣、氦氣或其組合物。可基於磊晶製程100期間使用之化學前驅物或製程溫度來選擇載氣。通常載氣在每一個步驟110－150期間是相同的。但是，某些實施例可在特定步驟中使用不同載氣。例如，氮氣可在步驟120中與矽來源一起使用做為載氣，並且在步驟140中與蝕刻劑一起使用。
較佳地，在特徵為低溫(例如<800℃)之實施例中使用氮氣做為載氣。可使用低溫製程之一部份原因是在進一步於步驟140中討論之蝕刻製程中使用氯氣。氮氣在低溫沉積製程期間保持惰性。因此，氮氣不會在低溫製程期間併入所沉積之含矽材料中。此外，氮載氣不會像氫載氣一樣形成氫終結端面。由氫載氣吸附在基板表面上所形成之氫終結端面會抑制含矽層之成長速率。最後，該低溫製程可獲得使用氮氣做為載氣之經濟優勢，因為氮氣遠比氫氣、氬氣或氦氣便宜。
在步驟120期間使用之沉積氣體也可包含至少一種第二元素來源，例如鍺來源及/或碳來源。鍺來源可連同矽來源和載氣一起加入該製程反應室中以形成含矽化合物，例如鍺化矽材料。通常以範圍從約0.1 sccm至約20 sccm內之速率供給鍺來源至該製程反應室中，較佳地，從約0.5 sccm至約10 sccm，並且更佳地，從約1 sccm至約5 sccm，例如，約2 sccm。可用來沉積含矽化合物之鍺來源包含鍺烷(GeH4 )、較長鏈之鍺烷及有機鍺烷。較長鏈之鍺烷包含實驗式為Gex H( 2 X ＋ 2 ) 之化合物，例如二鍺烷(Ge2 H6 )、三鍺烷(Ge3 H8 )、以及四鍺烷(Si4 H1 0 )，及其他。有機鍺烷包含例如甲基鍺烷((CH3 )GeH3 )、二甲基鍺烷((CH3 )2 GeH2 )、乙基鍺烷((CH3 CH2 )GeH3 )、甲基二鍺烷((CH3 )Ge2 H5 )、二甲基二鍺烷((CH3 )2 Ge2 H4 )及六甲基二鍺烷((CH3 )6 Ge2 )之化合物。已發現鍺烷和有機鍺烷化合物在將鍺和碳併入沉積之含矽化合物內之實施例中，也就是鍺化矽和碳化矽鍺化合物，是有利的鍺來源和碳來源。磊晶層之鍺濃度範圍從約1原子百分比(at%)至約30 at%內，例如，約20 at%。鍺濃度可在磊晶層中逐漸變化，較佳地變化是在該磊晶層下半部具有比該磊晶層上半部高之濃度。
或者，可在步驟120期間連同矽來源和載氣一起添加碳來源至該製程反應室中以形成含矽化合物，例如矽碳材料。通常以範圍從約0.1 sccm至約20 sccm內之速率供給碳來源至該製程反應室中，較佳地，從約0.5 sccm至約10 sccm，並且更佳地，從約1 sccm至約5 sccm，例如，約2 sccm。可用來沉積含矽化合物之碳來源包含有機矽烷、烷類、乙基、丙基和丁基之烯類及炔類。此種碳來源包含甲基矽烷((CH3 )SiH3 )、二甲基矽烷((CH3 )2 SiH2 )、乙基矽烷((CH3 CH2 )SiH3 )、甲烷(CH4 )、乙烯(C2 H4 )、乙炔(C2 H2 )、丙烷(C3 H8 )、丙烯(C3 H6 )、丁炔(C4 H6 )，及其他。磊晶層之碳濃度範圍從約200ppm至約5at%內，較佳地，從約1at%至約3at%，例如1.5at%。在一實施例中，碳濃度可在磊晶層中逐漸變化，較佳地變化是在該磊晶層下半部具有比該磊晶層上半部高之濃度。或者，可在步驟120期間連同矽來源和載氣一起添加鍺來源及碳來源兩者進入該製程反應室中以形成含矽化合物，例如矽鍺碳材料。
在步驟120期間所用之沉積氣體可進一步包含至少一種掺質化合物以提供元素掺質來源，例如硼、砷、磷、鎵或鋁。掺質提供沉積之含矽化合物若干導電特性，例如電子元件所需之在受控制及預期路徑中之具方向性的電子流。以特定掺質摻雜含矽化合物薄膜以達到預期導電特性。在一實例中，該含矽化合物係經摻雜為p型，例如藉由使用二硼烷以添加濃度範圍從約1015 原子/立方公分至約1021 原子/立方公分內之硼。在一實例中，該p型掺質之濃度至少是5x1019 原子/立方公分。在另一實例中，該p型掺質係在從約1x1020 原子/立方公分至約2.5x1021 原子/立方公分範圍內。在另一實例中，該含矽化合物係經摻雜為n型，例如利用磷及/或砷摻雜至從約1015 原子/立方公分至約1021 原子/立方公分之濃度範圍內。
在步驟120期間，通常以範圍從約0.1sccm至約20sccm 內之速率供給掺質來源至該製程反應室中，較佳地，從約0.5sccm至約10sccm，並且更佳地，從約1sccm至約5sccm，例如，約2sccm。可用來做為掺質來源之含硼掺質包含硼烷和有機硼烷。硼烷包含硼烷、二硼烷(B2 H6 )、三硼烷、四硼烷和五硼烷，而烷基硼烷(alkylboranes)包含實驗式為Rx BH(3-x) 之化合物，其中R=甲基、乙基、丙基或丁基，而x=1、2或3。烷基硼烷包含三甲基硼烷((CH3 )3 B)、二甲基硼烷((CH3 )2 BH)、三乙基硼烷((CH3 CH2 )3 B)及二乙基硼烷((CH3 CH2 )2 BH)。掺質也可包含砷化氫(AsH3 )、磷化氫(PH3 )和烷基磷化氫，例如實驗式為Rx PH(3-x) 者，其中R=甲基、乙基、丙基或丁基，而x=1、2或3。烷基磷化氫包含三甲基磷化氫((CH3 )3 P)、二甲基磷化氫((CH3 )2 PH)、三乙基磷化氫((CH3 CH2 )3 P)及二乙基磷化氫((CH3 CH2 )2 PH)。鋁和鎵掺質來源可包含烷化(alkylated)及/或鹵化之衍生物，例如以實驗式Rx MX(3-x) 描述者，其中M=鋁或鎵，R=甲基、乙基、丙基或丁基，X=氯或氟，而x=1、2或3。鋁和鎵掺質來源之實例包含三甲基鋁(Me3 Al)、三乙基鋁(Et3 Al)、二甲基氯化鋁(Me2 AlCl)、氯化鋁(AlCl3 )、三甲基鎵(Me3 Ga)三乙基鎵(Et3 Ga)、二甲基氯化鎵(Me2 GaCl)、氯化鎵(GaCl3 )或其衍生物。
在步驟130期間，沉積製程終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的沉積氣體、反應副產物和其他污染物。在另一實例中，一旦沉積製程終止，步驟140之蝕刻製程立即開始，而不需要清潔及/或排空該製程反應室。
步驟140之蝕刻製程從該基板表面除去在步驟120期間沉積之含矽材料。該蝕刻製程除去磊晶或單晶材料和非晶或多晶材料兩者。沉積在基板表面上之多晶層，若有的話，係以比磊晶層快之速率移除。蝕刻製程之持續時間係與沉積製程之持續時間平衡以造成選擇性形成在該基板預期區域上之磊晶層淨沉積。因此，步驟120之沉積製程和步驟140之蝕刻製程之淨效果係在於形成選擇且磊晶成長之含矽材料，同時最小化，若有的話，多晶含矽材料之成長。
在步驟140期間，將該基板暴露在蝕刻氣體中一段範圍從約10秒至約90秒內之時間，較佳地，從約20秒至約60秒，並且更佳地，從約30秒至約45秒。該蝕刻氣體至少包含一蝕刻劑和一載氣。蝕刻劑通常以範圍從約10 sccm至約700 sccm內之速率提供至該製程反應室中，較佳地，從約50 sccm至約500 sccm，並且更佳地，從約100 sccm至約400 sccm，例如，約200 sccm。用於蝕刻氣體中之蝕刻劑可包含氯氣(Cl2 )、氯化氫(HCl)、三氯化硼(BCl3 )、四氯化碳(CCl4 )、三氟化氯(ClF3 )或其組合物。較佳地，使用氯氣或氯化氫來做為蝕刻劑。
蝕刻劑通常連同載氣一起供給至該製程反應室內。該載氣之流速範圍從約1 slm至約100 slm內，較佳地，從約5 slm至約75 slm，並且更佳地，從約10 slm至約50 slm，例如，約25 slm。載氣可包含氮氣、氫氣、氬氣、氦氣或其組合物。在某些實施例中，惰性載氣是較佳地，並且包含氮氣、氬氣、氦氣或其組合物。可基於磊晶製程100期間使用之化學前驅物或製程溫度來選擇載氣。通常在每一個步驟110－150期間使用相同載氣。但是，某些實施例可在蝕刻製程期間使用與沉積製程所用者不同之載氣。在一實施例中，較佳之蝕刻劑係氯氣，特別是當該AGS製程在低溫下執行時(例如<800℃)。例如，一蝕刻氣體包含氯氣做為蝕刻劑以及氮氣做為載氣，並且以範圍從約500℃至約750℃內之溫度接觸該基板表面。在另一實例中，含有氯氣和氮氣之蝕刻氣體以範圍從約250℃至約500℃內之溫度接觸該基板表面。
該蝕刻製程在步驟150期間終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的蝕刻氣體、反應副產物和其他污染物。在另一實例中，一旦蝕刻製程終止，步驟160立即開始，而不需要清潔及/或排空該製程反應室。
磊晶層和多晶層之厚度可在步驟160期間決定。若已達到預定厚度，則磊晶製程100在步驟170終止。但是，若未達到預定厚度，則重複步驟120－160做為一週期直到達到預定厚度為止。通常將磊晶層成長至從約10埃至約2,000埃之厚度範圍內，較佳地，從約100埃至約1,500埃，並且更佳地，從約400埃至約1,200埃，例如，約800埃。通常將多晶層沉積至，若有的話，從一個原子層至約500埃之厚度範圍內。該磊晶含矽層或該多晶含矽層之預期或預定厚度對於特定生產製程來說是獨有的。在一實例中，該磊晶層可達到該預定厚度，但該多晶層卻過厚。過量之多晶層可在略過步驟120和130的同時藉由重複步驟140－160進一步蝕刻。
在一實例中，如第2A－2E圖所描繪般，將源極/汲極延伸形成在MOSFET元件中，其中該含矽層係磊晶地且選擇性地沉積在該基板表面上。第2A圖描繪藉由將離子植入基板230表面而形成之源極/汲極區域232。源極/汲極區域232之區段係由形成在閘極氧化層235和間隙壁234上之閘極236橋接。為了形成源極/汲極延伸，蝕刻並濕式清潔(wet－clean)一部分的源極/汲極區域232以產生一凹陷238，如第2B圖所示者。可藉由蝕刻源極/汲極區域232之該部分前先行沉積硬光罩來避免閘極236之蝕刻。
第2C圖示出在此描述之磊晶製程之一實施例，其中一含矽磊晶層240和任意多晶層242同時且選擇性地沉積，但沒有沉積在該間隙壁234上。多晶層242係藉由調整磊晶製程100之步驟120和140中之沉積和蝕刻製程選擇性地形成在閘極236上。或者，多晶層242在含矽磊晶層240沉積在該源極/汲極區域232上時持續從閘極236上蝕除。
在另一實例中，含矽磊晶層240和多晶層242是含鍺化矽層，其鍺濃度範圍從約1 at%至約50 at%內，較佳地約24 at%或更低。含有不同量的矽和鍺之多個含鍺化矽層可經堆疊而形成元素濃度逐漸變化之含矽磊晶層240。例如，第一鍺化矽層可經沉積為具有範圍從約15 at%至約25 at%內之鍺濃度，而第二鍺化矽層可經沉積為具有範圍從約25 at%至約35 at%內之鍺濃度。
在另一實例中，含矽磊晶層240和多晶層242是含碳化矽層，其碳濃度範圍從約200 ppm至約5 at%內，較佳地約3 at%或更低，較佳地，從約1 at%至約2 at%，例如，約1.5 at%。在另一實施例中，含矽磊晶層240和多晶層242是含碳化矽鍺層，其鍺濃度範圍從約1 at%至約50 at%內，較佳地約24 at%或更低，而碳濃度約在200 ppm至約5 at%，較佳地約3 at%或更低，更佳地從約1 at%至約2 at%，例如，約1.5 at%。
可以不同順序沉積含矽、鍺化矽、碳化矽或碳化矽鍺之多個層，以在該含矽磊晶層240內形成逐漸變化之元素濃度。該含矽層一般係以掺質掺雜(例如硼、砷、磷、鎵或鋁)，其濃度範圍從約1x101 9 原子/立方公分至約2.5x102 1 原子/立方公分內，較佳地，從約5x101 9 原子/立方公分至約2x102 0 原子/立方公分。添加至含矽材料之個別層內之掺質形成逐漸變化之掺質。例如，含矽磊晶層240係藉由沉積掺質濃度(例如硼)在從約5x101 9 原子/立方公分至約1x102 0 原子/立方公分範圍內之第一含鍺化矽層以及沉積掺質濃度(例如硼)在從約1x102 0 原子/立方公分至約2x102 0 原子/立方公分範圍內之第二含鍺化矽層來形成。
併入含碳化矽層及含碳化矽鍺層內之碳通常直接隨著該含矽層之沉積坐落在晶格空隙位置中。該空隙碳含量約在10 at%或更少，較佳地低於約5 at%並且更佳地從約1 at%至約3 at%，例如，約2 at%。該含矽磊晶層240可經退火以將至少一部分，若非全部的空隙碳併入晶格之取代位置中。該退火製程可包含峰值退火(spike anneal)，例如快速熱退火(RTP)、雷射退火或利用氣體環境之熱退火，例如氧氣、氮氣、氫氣、氬氣、氦氣或其組合物。退火製程係在範圍從約800℃至約1,200℃內之溫度下執行，較佳地，從約1,050℃至約1,100℃。退火製程可緊接在含矽層沉積後或在基板會承受之各種其他製程步驟後發生。
在下一個步驟期間，第2D圖示出一間隙壁244，一般是沉積在間隙壁234上之氮化物間隙壁(例如四氮化三矽)。間隙壁244通常在不同反應室中利用CVD或ALD技術沉積。因此，將該基板從用來沉積含矽磊晶層240之製程反應室移出。在兩個反應室間之傳送期間，該基板可能會暴露在周圍環境下，例如溫度、壓力或含有水和氧之大氣。在沉積該間隙壁244後，或執行其他半導體製程後(例如退火、沉積或植入)，可在沉積升高層248前先將基板暴露在周圍環境下第二次。在一實施例中，沒有或具有極微量鍺(例如低於約5 at%)之磊晶層(未示出)在將該基板暴露在周圍環境前先被沉積在含矽磊晶層240上，因為與從以大於約5 at%之鍺濃度形成之磊晶層上除去相較，原氧化物可以較輕易地從含有極微量鍺濃度之磊晶層上除去。
第2E圖描繪出另一實例，其中含有含矽材料之升高層248選擇性地且磊晶地沉積在磊晶層240(例如摻雜之鍺化矽)上。在沉積製程期間，多晶層242係進一步在閘極236上成長、沉積或蝕除。
在一較佳實施例中，升高層248係含有少量或沒有鍺或碳之磊晶沉積之矽。但是，在另一實施例中，升高層248確實含有鍺及/或碳。例如，升高層248可具有約5 at%或更少的鍺。在另一實例中，升高層248可具有約2 at%或更少的碳。也可以一掺質來摻雜該升高層248，例如硼、砷、磷、鋁或鎵。
在本製程之實施例內使用含矽化合物以沉積雙極元件製造(例如基極、射極、集極、射極接觸)、雙CMOS元件製造(例如基極、射極、集極、射極接觸)和CMOS元件製造(例如通道、源極/汲極、源極/汲極延伸、升高之源極/汲極、基板、應變矽(strained silicon)、絕緣層上矽及接觸插捎)用之含矽層。製程之其他實施例教示含矽層之成長，其可用來做為閘極、基極接觸、集極接觸、射極接觸、升高之源極/汲極及其他用途。
本製程在MOSFET和雙極電晶體中沉積選擇的、磊晶的含矽層上是特別有用的，如第3A－3C圖所描繪般。第3A－3B圖示出一MOSFET元件上之磊晶成長之含矽化合物。該含矽化合物係沉積在該元件之源極/汲極特徵上。該含矽化合物緊黏下方層之晶格並從其成長出，並且在含矽化合物成長至預期厚度時保持此配置。第3A圖示出沉積為凹陷之源極/汲極層之含矽化合物，而第3B圖示出沉積為凹陷之源極/汲極層以及升高之源極/汲極層之含矽化合物。
該源極/汲極區312係由離子植入形成。一般來說，該基板310係摻雜為n型，而該源極/汲極區312係摻雜為p型。含矽磊晶層313係選擇性地成長在該源極/汲極區312上及/或直接在基板310上。含矽磊晶層314係根據此間態樣選擇性地成長在該含矽磊晶層313上。一閘極氧化層318橋接該含矽磊晶層313之區段。一般來說，閘極氧化層318係由二氧化矽、氮氧化矽或氧化鉿組成。部份圍繞該閘極氧化層318的是間隙壁316，其通常係一絕緣材料，例如氮化矽、氧化矽、氮氧化矽、金屬氮化物、金屬氧化物、金屬氮氧化物或其組合物。在一實例中，間隙壁316可以是氮化物/氧化物堆疊，含有一氮化矽層、一氧化矽層及另一個氮化矽層(例如四氮化三矽/二氧化矽/四氮化三矽)。閘極層322(例如多晶矽)可沿著垂直側具有一保護層319，例如二氧化矽，如第3A圖所示。或者，閘極層322可具有間隙壁316和沉積在兩側上之偏移層320(例如四氮化三矽)。
在另一實例中，第3C圖描繪沉積為一雙極電晶體之基極層之含矽磊晶層334。含矽磊晶層334係利用本發明之各實施例選擇性地成長。含矽磊晶層334係沉積在先前沉積於基板330上之n型集極層332上。該電晶體進一步包含絕緣層333(例如二氧化矽或四氮化三矽)、接觸層336(例如重摻雜之多晶矽)、偏移層338(例如四氮化三矽)、以及第二絕緣層340(例如二氧化矽或四氮化三矽)。
在另一實施例中，第4圖示出一磊晶製程400，其可用來選擇性沉積含矽材料/層。磊晶製程400包含至少兩個沉積製程，接著是一蝕刻製程。該第一沉積製程包含一沉積氣體，其含有一矽來源，而該第二沉積製程包含一沉積氣體，其含有一第二元素來源，例如鍺、碳或一掺質(例如硼、砷、磷、鎵或鋁)。在磊晶製程400中使用於磊晶製程100中使用之相似製程參數，例如溫度、壓力、流速、載氣和前驅物。
磊晶製程400包含用來將圖案化之基板載入製程反應室並將製程反應室之狀態調整至預期溫度之步驟410。步驟420提供一第一沉積製程，以在一單晶表面上形成一磊晶層，同時在第二表面上形成一多晶層，例如非晶及/或多晶表面。該磊晶層和該多晶層係由含有一矽來源之沉積氣體形成。在步驟430期間，該第一沉積製程終止。步驟440提供一第二沉積製程，以繼續在一單晶表面上成長該磊晶層，並且繼續在該第二表面上形成該多晶層。該磊晶層和該多晶層係藉由將該基板表面暴露在含有一第二元素來源之沉積氣體中進一步成長。在步驟450期間，該第二沉積製程終止。步驟460提供一蝕刻製程，以蝕刻暴露出之含矽層。該蝕刻製程若非最小化即完全移除該多晶層，同時因為每一種材料之移除速率而只移除該磊晶層之最低限度部分。在步驟470期間，該蝕刻製程終止。該磊晶層及該多晶層，若存在的話，之厚度在步驟480期間決定。若達到預定厚度，則磊晶製程400在步驟490終止。但是，若任一個層沒有達到預定厚度，則重複步驟420－480做為一週期直到達到預定厚度為止。
磊晶製程400由在步驟110處將含有該圖案化基板之製程反應室調整至預定溫度開始。溫度和壓力係適合特定之執行製程。一般來說，在磊晶製程400期間製程反應室係保持在一固定溫度下。但是，某些步驟可在不同溫度下執行。製程反應室係保持在範圍從約250℃至約1,000℃內之溫度下，較佳地，從約500℃至約800℃，並且更佳地，從約550℃至約750℃。執行磊晶製程400之適當溫度可取決於在步驟420~480期間用來沉積及/或蝕刻該含矽材料之特定前驅物。在一實施例中，已發現氯氣(Cl2 )在比使用其他較常見蝕刻劑之製程低之溫度下對含矽材料發揮絕佳之蝕刻劑效果。因此，在一實施例中，預熱該製程反應室之較佳溫度係約750℃或更低，較佳地，約650℃或更低，並且更佳地，約550℃或更低。通常將該製程反應室保持在從約0.1托耳至約200托耳內之壓力下，較佳地，從約1托耳至約50托耳。在製程步驟410－480期間和之間，壓力可以變動，但是通常會保持固定。
該第一沉積製程在步驟420期間執行。圖案化基板係經暴露在第一沉積氣體中以在該單晶表面上形成一磊晶層，同時在該等第二表面上形成一多晶層。該基板係經暴露在該第一沉積氣體中一段約0.5秒至約30秒之時間，較佳地，從約1秒至約20秒，並且更佳地，從約5秒至約10秒。該沉積製程之具體暴露時間係關於在步驟460中蝕刻製程期間之暴露時間，以及在製程中所使用之特定前驅物和溫度來決定。一般來說，該基板係經暴露在該第一沉積氣體中足夠長的時間以形成最厚之磊晶層厚度，同時形成最薄之多晶層厚度，其可在隨後之步驟460期間輕易蝕除。
該第一沉積氣體至少包含一矽來源和一載氣。該第一沉積氣體也可包含第二元素來源及/或掺質化合物，但較佳地，該第二元素來源及該掺質化合物係在該第二沉積氣體中。因此，在一態樣中，該第一沉積氣體可包含一矽來源、一第二元素來源和一掺質來源。在另一態樣中，該第一沉積氣體可包含一矽來源和一第二元素來源。在又另一態樣中，該第一沉積氣體可包含一矽來源和一掺質來源。在另一實施例中，該第一沉積氣體也可包含至少一種蝕刻劑，例如氯化氫或氯氣。
矽來源通常以範圍從約5 sccm至約500 sccm內之速率供給至該製程反應室中，較佳地，從約10 sccm至約300 sccm，並且更佳地，從約50 sccm至約200 sccm，例如，約100 sccm。較佳之矽來源包含矽烷、二氯矽烷和二矽烷。
矽來源通常是在一載氣中供給至該製程反應室內。載氣流速從約1 slm至約100 slm，較佳地，從約5 slm至約75 slm，並且更佳地，從約10 slm至約50 slm，例如，約25 slm。載氣可包含氮氣、氫氣、氬氣、氦氣或其組合物。在某些實施例中，較傾向使用惰性載氣，並且包含氮氣、氬氣、氦氣或其組合物。較佳地，磊晶製程400期間使用之載氣係氮氣，因為上面所討論之原因。
在步驟430期間，該第一沉積製程終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的沉積氣體、反應副產物和其他污染物。在另一實例中，一旦第一沉積製程終止，步驟440之第二沉積製程立即開始，而不需要清潔及/或排空該製程反應室。
在步驟440期間使用之沉積氣體含有載氣和至少一種第二元素來源，例如鍺來源、碳來源及/或掺質化合物。或者，矽來源可包含在該第二沉積氣體中。該第二元素來源係連同該載氣一起添加至該製程反應室中，以繼續步驟240期間沉積之含矽化合物之成長。該等含矽化合物可具有由該特定第二元素來源和該第二元素來源之濃度控制之不同成分。第二元素來源通常以範圍從約0.1 sccm至約20 sccm內之速率供給至該製程反應室中，較佳地，從約0.5 sccm至約10 sccm，並且更佳地，從約1 sccm至約5 sccm，例如，約2 sccm。鍺來源、碳來源和掺質化合物係從上面討論之前驅物選出。
在步驟450期間，該第二沉積製程終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的沉積氣體、反應副產物和其他污染物。在另一實例中，一旦第二沉積製程終止，步驟460之蝕刻製程立即開始，而不需要清潔及/或排空該製程反應室。
步驟460之蝕刻製程從該基板表面除去在步驟420和440期間沉積之材料。該蝕刻製程除去磊晶或單晶材料和非晶及/或多晶材料兩者。沉積在基板表面上之多晶層，若有的話，係以比磊晶層快之速率移除。蝕刻製程之持續時間係與兩個沉積製程之持續時間平衡。因此，步驟420和440之沉積製程和步驟460之蝕刻製程之淨效果係在於形成選擇且磊晶成長之含矽材料，同時最小化，若有的話，多晶含矽材料之成長。
在步驟460期間，將該基板暴露在蝕刻氣體中一段範圍從約10秒至約90秒內之時間，較佳地，從約20秒至約60秒，並且更佳地，從約30秒至約45秒。該蝕刻氣體至少包含一蝕刻劑和一載氣。蝕刻劑通常以範圍從約10 sccm至約700 sccm內之速率提供至該製程反應室中，較佳地，從約50 sccm至約500 sccm，並且更佳地，從約100 sccm至約400 sccm，例如，約200 sccm。用於蝕刻氣體中之蝕刻劑可包含氯氣(Cl2 )、氯化氫(HCl)、三氯化硼(BCl3 )、四氯化碳(CCl4 )、三氟化氯(ClF3 )或其組合物。較佳地，使用氯氣或氯化氫來做為蝕刻劑。
蝕刻劑通常連同載氣一起供給至該製程反應室內。該載氣之流速範圍從約1 slm至約100 slm內，較佳地，從約5 slm至約75 slm，並且更佳地，從約10 slm至約50 slm，例如，約25 slm。載氣可包含氮氣、氫氣、氬氣、氦氣或其組合物。在某些實施例中，惰性載氣是較佳地，並且包含氮氣、氬氣、氦氣或其組合物。可基於磊晶製程400期間使用之化學前驅物或製程溫度來選擇載氣。通常在每一個步驟420－480期間使用相同載氣。但是，某些實施例可在蝕刻製程期間使用與沉積製程所用者不同之載氣。在一實施例中，較佳之蝕刻劑係氯氣，特別是當該AGS製程在低溫下執行時(例如<800℃)。例如，一蝕刻氣體包含氯氣做為蝕刻劑以及氮氣做為載氣，並且以範圍從約500℃至約750℃內之溫度接觸該基板表面。
該蝕刻製程在步驟470期間終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的蝕刻氣體、反應副產物和其他污染物。在另一實例中，一旦蝕刻製程終止，步驟480立即開始，而不需要清潔及/或排空該製程反應室。
磊晶層和多晶層之厚度可在步驟480期間決定。若已達到預定厚度，則磊晶製程400在步驟490終止。但是，若未達到預定厚度，則重複步驟420－480做為一週期直到達到預定厚度為止。通常將磊晶層成長至從約10埃至約2,000埃之厚度範圍，較佳地，從約100埃至約1,500埃，並且更佳地，從約400埃至約1,200埃，例如，約800埃。通常將多晶層沉積至，若有的話，從一個原子層至約500埃之厚度範圍內。該磊晶含矽層或該多晶含矽層之預期或預定厚度對於特定生產製程來說是獨有的。在一實例中，該磊晶層可達到該預定厚度，但該多晶層卻過厚。過量之多晶層可在略過步驟420和440的同時藉由重複步驟460－480進一步蝕刻。同樣地，在其他實例中，可在進行磊晶製程400時個別略過步驟420、440和460。藉由略過步驟420、440和460，元素濃度和所沉積之含矽材料厚度可受到控制。
本發明之實施例教示在各種基板上沉積含矽化合物之製程。可在其上使用本發明實施例之基板包含，但不限於，半導體晶圓，例如結晶矽(例如Si<100>和Si<111>)、氧化矽、鍺化矽、摻雜或未摻雜之晶圓及圖案化或非圖案化之晶圓。基板具有各種構形(例如圓形、方形和矩形)及尺寸(例如外徑200毫米、外徑300毫米)。
在一實施例中，含矽化合物，如在此所述製程所沉積者，可包含濃度範圍從約0 at%至約95 at%內之鍺。在另一實施例中，含矽化合物之鍺濃度係在從約1 at%至約30 at%範圍內，較佳地，從約15 at%至約30 at%，例如，約20 at%。含矽化合物也可包含濃度範圍從約0 at%至約5 at%內之碳。在其他態樣中，碳濃度可在從約200 ppm至約3 at%範圍內，較佳地約1.5 at%。
鍺及/或碳之含矽化合物薄膜係由本發明之各種製程生產，並且可具有不變的、分散的或逐漸變化的元素濃度。逐漸變化之鍺化矽薄膜在共同讓渡予本案受讓人之美國專利第6,770,134和6,905,542號中揭示，其在此藉由引用其全文的方式併入本文中，以描述沉積逐漸變化之含矽化合物薄膜之方法。在一實例中，一矽來源(例如SiH4 )及一鍺來源(例如GeH4 )係用來選擇性地且磊晶地沉積含鍺化矽薄膜。在此實例中，矽來源和鍺來源之比例可在成長逐漸變化之薄膜時改變，以提供對元素濃度之控制，例如矽和鍺。在另一實例中，一矽來源及一碳來源(例如CH3 SiH3 )係用來選擇性地且磊晶地沉積含碳化矽薄膜。矽來源和碳來源之比例可在成長同質或逐漸變化之薄膜時改變，以提供對元素濃度之控制。在另一實例中，一矽來源、一鍺來源和一碳來源係用來選擇性地且磊晶地沉積含碳化矽鍺薄膜。矽、鍺和碳來源之比例在成長同質或逐漸變化之薄膜時獨立變化，以提供對元素濃度之控制。
由在此所述製程所形成之MOSFET元件可包含PMOS構件或NMOS構件。該PMOS構件，具有一p型通道，具有負責通道傳導(channel conduction)之電洞，而該NMOS構件，具有一n型通道，具有負責通道傳導之電子。因此，例如，例如鍺化矽之含矽材料可沉積在一凹陷區域中以形成一PMOS構件。在另一實例中，例如碳化矽之含矽薄膜可沉積在一凹陷區域中以形成一NMOS構件。在PMOS應用中使用鍺化矽有幾個原因。鍺化矽材料會比單獨的矽併入更多硼，因此可降低接面電阻。此外，基板表面處之鍺化矽/矽化物層介面具有比矽/矽化物介面低之蕭特基障壁。
此外，磊晶成長在矽上方之鍺化矽具有位於薄膜內部之壓應力，因為鍺化矽之晶格常數比矽大。該壓應力在橫向尺寸上轉移以在PMOS通道中產生壓應變並且增加電洞之遷移率。對NMOS應用而言，碳化矽可用於該等凹陷區域中以在該通道中產生張應力，因為碳化矽之晶格常數小於矽。該張應力轉移至該通道內並且增加電子遷移率。因此，在一實施例中，第一含矽層係經形成有第一晶格應變值，而第二含矽層則經形成有第二晶格應變值。例如，在基板表面上沉積厚度從約50埃至約200埃之碳化矽層，接著在該碳化矽層上沉積厚度從約150埃至約1,000埃之鍺化矽層。該碳化矽層可以磊晶成長，且具有比磊晶成長在該碳化矽層上之鍺化矽層低之應變。
在此間所述實施例中，含矽化合物薄膜係藉由化學氣相沉積(CVD)製程選擇性地且磊晶地沉積。化學氣相沉積製程包含原子層沉積(ALD)製程及/或原子層磊晶(ALE)製程。化學氣相沉積包含許多技術之使用，例如電漿輔助CVD(PA-CVD)、原子層CVD(ALCVD)、有機金屬或金屬有機CVD(OMCVD或MOCVD)、雷射輔助CVD(LA-CVD)、紫外光CVD(UV-CVD)、熱鎢絲CVD(HWCVD)、減壓CVD(RP-CVD)、超高真空CVD(UHV-CVD)及其他。在一實施例中，較佳製程是使用熱CVD來磊晶成長或沉積該含矽化合物，而該含矽化合物包含矽、鍺化矽、碳化矽、碳化矽鍺、其摻雜之變體或其組合物。
本發明之製程可在ALE、CVD和ALD習知技術中已知之設備內執行。該設備可含有多個氣體線以使沉積氣體和蝕刻氣體在進入該製程反應室前維持分離。之後，使該等氣體與加熱之其上成長有含矽化合物薄膜之基板接觸。可用來沉積含矽薄膜之硬體包含可從加州聖塔克拉拉之應用材料公司取得之Epi Centura系統和Poly Gen系統。一種ALD設備在共同讓渡予本案受讓人之美國專利第6,916,398號揭示，其在此藉由引用其全文的方式併入本文中，以描述該設備。其它設備包含批次式(batch)、高溫爐管，如習知技術中已知者。
實例
執行下述假設之實例以在一基板表面上形成升高之源極汲極(ESD)結構。該圖案化基板含有單晶表面，其具有形成在該基板表面內之源極/汲極特徵和形成在其間之閘極和間隙壁。
實例1：利用氯氣蝕刻劑之矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。該基板表面係經暴露在含有流速為100 sccm之矽烷及流速為25 slm之氮氣之沉積氣體流中7秒。之後將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複50次以在該基板暴露出之單晶部份上形成磊晶成長之矽層。該矽磊晶層厚度約為1,000埃。
實例2：利用氯氣蝕刻劑之鍺化矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。該基板表面係經暴露在含有流速為100 sccm之矽烷、流速為3 sccm之鍺及流速為25 slm之氮氣之沉積氣體流中8秒。之後將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複50次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,700埃。
實例3：利用氯氣蝕刻劑之鍺化矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。該基板表面係經暴露在含有流速為100 sccm之矽烷及流速為25 slm之氮氣之沉積氣體流中7秒。之後將該基板表面暴露在含有流速為5 sccm之鍺及流速為25 slm之氮氣之第二沉積氣體流中7秒。將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複50次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,800埃。
實例4：利用氯氣蝕刻劑之碳化矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。之後將該基板表面暴露在含有流速為100 sccm之矽烷、流速為1 sccm之甲基矽烷及流速為25 slm之氮氣之沉積氣體流中8秒。將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複50次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,600埃。
實例5：利用氯氣蝕刻劑之碳化矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。之後將該基板表面暴露在含有流速為100 sccm之矽烷及流速為25 slm之氮氣之沉積氣體流中7秒。之後將該基板表面暴露在含有流速為5 sccm之甲基矽烷及流速為25 slm之氮氣之第二沉積氣體流中7秒。將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複50次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,800埃。
實例6：利用氯化氫蝕刻劑之矽之選擇性磊晶 －將基板置入加熱且維持在700℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。之後將該基板表面暴露在含有流速為100 sccm之矽烷及流速為25 slm之氫氣之沉積氣體流中7秒。將基板暴露在含有流速為200 sccm之氯化氫及流速為25 slm之氫氣之蝕刻氣體中40秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複10次以在該基板暴露出之單晶部份上形成磊晶成長之矽層。該矽磊晶層厚度約為800埃。
實例7：利用氯化氫蝕刻劑之鍺化矽之選擇性磊晶 －將基板置入加熱且維持在700℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。之後將該基板表面暴露在含有流速為100 sccm之矽烷、流速為3 sccm之鍺及流速為25 slm之氫氣之沉積氣體流中8秒。將基板暴露在含有流速為200 sccm之氯化氫及流速為25 slm之氫氣之蝕刻氣體中40秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複20次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,500埃。
實例8：利用氯化氫蝕刻劑之鍺化矽之選擇性磊晶 －將基板置入加熱且維持在700℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。之後將該基板表面暴露在含有流速為100 sccm之矽烷及流速為25 slm之氫氣之沉積氣體流中7秒。將該基板表面暴露在含有流速為5 sccm之鍺及流速為25 slm之氫氣之第二沉積氣體流中7秒。將基板暴露在含有流速為200 sccm之氯化氫及流速為25 slm之氫氣之蝕刻氣體中40秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複20次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,600埃。
實例9：利用氯化氫蝕刻劑之碳化矽之選擇性磊晶 －將基板置入加熱且維持在700℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。之後將該基板表面暴露在含有流速為100sccm之矽烷、流速為1sccm之甲基矽烷及流速為25slm之氫氣之沉積氣體流中8秒。將基板暴露在含有流速為200sccm之氯化氫及流速為25slm之氫氣之蝕刻氣體中40秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複20次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,500埃。
實例10：利用氯化氫蝕刻劑之碳化矽之選擇性磊晶 -將基板置入加熱且維持在700℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。之後將該基板表面暴露在含有流速為100sccm之矽烷及流速為25slm之氫氣之沉積氣體流中7秒。將該基板表面暴露在含有流速為5sccm之鍺烷及流速為25slm之氫氣之第二沉積氣體流中7秒。將基板暴露在含有流速為200sccm之氯化氫及流速為25slm之氫氣之蝕刻氣體中40秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複20次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,600埃。該基板表面暴露出之介電部分，例如閘極，從該沉積氣體形成有限的或不形成多晶矽。
實例11：以氯氣蝕刻並且以硼摻雜之矽之選擇性磊晶 -將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。該基板表面係經暴露在含有流速為100sccm之矽烷、流速為3sccm之二硼烷及流速為25 slm之氮氣之沉積氣體流中7秒。之後將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複50次以在該基板暴露出之單晶部份上形成磊晶成長之矽層。該矽磊晶層厚度約為1,000埃。
實例12：以氯氣蝕刻並且以硼摻雜之鍺化矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。該基板表面係經暴露在含有流速為100 sccm之矽烷、流速為3 sccm之鍺、流速為3 sccm之二硼烷及流速為25 slm之氮氣之沉積氣體流中8秒。之後將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複50次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,700埃。
實例13：以氯氣蝕刻並且以硼摻雜之鍺化矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。該基板表面係經暴露在含有流速為100 sccm之矽烷、流速為3 sccm之二硼烷及流速為25 slm之氮氣之沉積氣體流中7秒。之後將該基板表面暴露在含有流速為5 sccm之鍺及流速為25 slm之氮氣之第二沉積氣體流中7秒。之後將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複50次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,800埃。
實例14：以氯氣蝕刻並且以磷摻雜之碳化矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。該基板表面係經暴露在含有流速為100 sccm之矽烷、流速為1 sccm之甲基矽烷、流速為3 sccm之磷化氫及流速為25 slm之氮氣之沉積氣體流中8秒。之後將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複80次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,600埃。
實例15：以氯氣蝕刻並且以磷摻雜之碳化矽之選擇性磊晶 －將基板置入加熱且維持在550℃下之製程反應室內。使該製程反應室維持在約15托耳之壓力下。該基板表面係經暴露在含有流速為100 sccm之矽烷、流速為3 sccm之磷化氫及流速為25 slm之氮氣之沉積氣體流中7秒。之後將該基板表面暴露在含有流速為5 sccm之甲基矽烷及流速為25 slm之氮氣之沉積氣體流中7秒。之後將基板暴露在含有流速為20 sccm之氯氣及流速為25 slm之氮氣之蝕刻氣體中10秒。沉積氣體暴露及蝕刻氣體暴露之週期係經重複80次以在該基板暴露出之單晶部份上形成磊晶成長之含矽層。該含矽磊晶層厚度約為1,800埃。
雖然前述係針對本發明之實施例，但本發明之其他及進一步之實施例可在不背離其基本範圍下設計出，並且其範圍係由下述申請專利範圍決定。
100、400．．．磊晶製程
110、120、130、140、150、160、170、410、420、430、440、450、460、470、480、490．．．步驟
230、310、330．．．基板
232．．．源極/汲極區域
234、244、316．．．間隙壁
235、318．．．閘極氧化層
236、322．．．閘極
238．．．凹陷
240、313、314、334．．．磊晶層
242．．．多晶層
248．．．升高層
312．．．源極/汲極區
319．．．保護層
320．．．偏移層
332．．．集極層
333、340．．．絕緣層
336．．．接觸層
338．．．偏移層
因此可以詳細瞭解上述本發明之特徵的方式，即對本發明更明確的描述簡短地在前面概述過，可以藉由參考實施例來得到，其中某些在所附圖示中示出。但是需要注意的是，所附圖示只示出本發明之一般實施例，因此不應被認為係對其範圍之限制，因為本發明應涵蓋其他等效實施例。
第1圖係一流程圖，描述利用在此所述之一實施例選擇地且磊晶地沉積含矽材料之製程；第2A－2E圖示出在MOSFET內製造源極/汲極延伸元件期間，一基板在不同階段時之簡要示圖，如在此之一實施例中所描述般；第3A－C圖示出若干元件，其含有可利用在此之一實施例中所述之製程形成之選擇地及磊晶地沉積之含矽層；以及第4圖係一流程圖，描述利用在此所述之另一實施例選擇地且磊晶地沉積含矽材料之製程。
100．．．磊晶製程
110．．．將基板置入在預定溫度下之製程反應室中
120．．．開始沉積製程
130．．．停止沉積製程
140．．．開始蝕刻製程
150．．．停止蝕刻製程
160．．．達到預定厚度？
170．．．結束

Claims (21)

  1. 一種在一基板表面上選擇性地且磊晶地形成一含矽材料之方法，包含：將包含一單晶表面和至少一第二表面之一基板安置於一製程反應室內，該第二表面係選自由非晶表面、多晶表面及其組合物所組成之群組；以及執行一沉積順序，包含：使該基板暴露在一沉積氣體中，以在該單晶表面上沉積一磊晶層，同時在該第二表面上沉積一多晶層，其中該沉積氣體包含一矽來源和至少一第二元素來源，該第二元素來源係選自由鍺來源、碳來源及其組合物所組成之群組；以及其後將該基板暴露在一蝕刻氣體中，以蝕刻該多晶層及該磊晶層，其中該蝕刻氣體包含一化合物，該化合物係選自由氯化氫、氯氣及其組合物所組成之群組，以及其中於該沉積順序中供應包含氮氣的一載氣。
  2. 如請求項1所述之方法，其中該沉積順序重複至少兩次。
  3. 如請求項2所述之方法，其中該沉積順序係經重複以形成範圍從約400埃至約1,200埃之預定厚度的該含矽材料。
  4. 如請求項1所述之方法，其中該沉積順序係在範圍從約 500℃至約750℃內之溫度下執行。
  5. 如請求項1所述之方法，其中該載氣進一步包含一惰性氣體，該惰性氣體係選自由氬氣、氦氣及其組合物所組成之群組。
  6. 如請求項5所述之方法，其中該磊晶層包含一材料，該材料係選自由矽-鍺、矽-碳、矽-鍺-碳及其組合物所組成之群組。
  7. 如請求項6所述之方法，其中該沉積氣體進一步包含一掺質化合物。
  8. 如請求項7所述之方法，其中該掺質化合物包含一元素來源，該元素來源係選自由硼、砷、磷、鋁、鎵、鍺、碳及其組合物所組成之群組。
  9. 如請求項8所述之方法，其中該沉積順序在溫度約750℃或更低之製程反應室中發生。
  10. 如請求項2所述之方法，其中該沉積氣體及該蝕刻氣體係由不同氣體線獨立傳送至該製程反應室內。
  11. 如請求項10所述之方法，其中該製程反應室係一熱化學氣相沉積反應室。
  12. 一種在一基板表面上選擇性地且磊晶地形成一含矽材料之方法，包含：將包含一單晶表面和至少一第二表面之一基板安置於一製程反應室內，該第二表面係選自由非晶表面、多晶表面及其組合物所組成之群組；以及重複執行一沉積順序，包含：使該基板暴露在一沉積氣體中，以在該單晶表面上沉積一磊晶層，同時在該第二表面上沉積一多晶層，其中該沉積氣體包含一矽來源和一鍺來源；以及其後將該基板暴露在一蝕刻氣體中，以蝕刻該多晶層及該磊晶層，其中該蝕刻氣體包含一化合物，該化合物係選自由氯化氫、氯氣及其組合物所組成之群組，以及其中於該沉積順序中供應包含氮氣的一載氣。
  13. 如請求項12所述之方法，其中該沉積順序係經重複以形成範圍從約400埃至約1,200埃之預定厚度的該含矽材料。
  14. 如請求項12所述之方法，其中該製程反應室在該沉積順序期間係處於約750℃或更低之溫度下。
  15. 如請求項14所述之方法，其中該沉積氣體及該蝕刻氣體係由不同氣體線獨立傳送至該製程反應室內。
  16. 如請求項15所述之方法，其中該製程反應室係一熱化學氣相沉積反應室。
  17. 一種在一基板表面上選擇性地且磊晶地形成一含矽材料之方法，包含：將包含一單晶表面和至少一第二表面之一基板安置於一製程反應室內，該第二表面係選自由非晶表面、多晶表面及其組合物所組成之群組；以及執行一沉積順序，包含：使該基板暴露在一沉積氣體中，以在該單晶表面上沉積一磊晶層，同時在該第二表面上沉積一多晶層，其中該沉積氣體包含一矽來源和一碳來源；以及其後將該基板暴露在一蝕刻氣體中，以蝕刻該多晶層及該磊晶層，其中該蝕刻氣體包含一化合物，該化合物係選自由氯化氫、氯氣及其組合物所組成之群組，以及其中於該沉積順序中供應包含氮氣的一載氣。
  18. 如請求項17所述之方法，其中該沉積順序係經重複以形成範圍從約400埃至約1,200埃之預定厚度的該含矽材 料。
  19. 如請求項17所述之方法，其中該製程反應室在該沉積順序期間係處於約750℃或更低之溫度下。
  20. 如請求項19所述之方法，其中該沉積氣體及該蝕刻氣體係由不同氣體線獨立傳送至該製程反應室內。
  21. 如請求項20所述之方法，其中該製程反應室係一熱化學氣相沉積反應室。
TW094141769A 2004-12-01 2005-11-28 利用交替氣體供應之選擇性磊晶製程 TWI442457B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/001,774 US7312128B2 (en) 2004-12-01 2004-12-01 Selective epitaxy process with alternating gas supply

Publications (2)

Publication Number Publication Date
TW200636826A TW200636826A (en) 2006-10-16
TWI442457B true TWI442457B (zh) 2014-06-21

Family

ID=36565601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094141769A TWI442457B (zh) 2004-12-01 2005-11-28 利用交替氣體供應之選擇性磊晶製程

Country Status (7)

Country Link
US (3) US7312128B2 (zh)
EP (1) EP1829086A4 (zh)
JP (1) JP5303148B2 (zh)
KR (1) KR100938312B1 (zh)
CN (2) CN101069264B (zh)
TW (1) TWI442457B (zh)
WO (1) WO2006060339A2 (zh)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1421607A2 (en) * 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
JP2006524429A (ja) * 2003-03-28 2006-10-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎドープシリコン層のエピタキシャル成長のための方法
US7192849B2 (en) * 2003-05-07 2007-03-20 Sensor Electronic Technology, Inc. Methods of growing nitride-based film using varying pulses
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7163903B2 (en) 2004-04-30 2007-01-16 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7438760B2 (en) 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US7465650B2 (en) * 2005-04-14 2008-12-16 Micron Technology, Inc. Methods of forming polysilicon-comprising plugs and methods of forming FLASH memory circuitry
KR100642646B1 (ko) * 2005-07-08 2006-11-10 삼성전자주식회사 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
US8466049B2 (en) * 2005-07-29 2013-06-18 Hitachi Kokusai Electric Inc. Semiconductor device producing method with selective epitaxial growth
JP4534041B2 (ja) * 2005-08-02 2010-09-01 株式会社デンソー 半導体装置の製造方法
US7892905B2 (en) * 2005-08-02 2011-02-22 Globalfoundries Singapore Pte. Ltd. Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
JP2007056288A (ja) * 2005-08-23 2007-03-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
KR101038843B1 (ko) * 2005-10-05 2011-06-03 어플라이드 머티어리얼스, 인코포레이티드 에피택셜막 형성 방법 및 장치
US20090087967A1 (en) * 2005-11-14 2009-04-02 Todd Michael A Precursors and processes for low temperature selective epitaxial growth
WO2007062056A2 (en) * 2005-11-23 2007-05-31 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Silicon-germanium hydrides and methods for making and using same
JP5265377B2 (ja) * 2005-11-23 2013-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規な水素化シリコンゲルマニウム、その製造法および使用法
KR100707882B1 (ko) * 2005-12-14 2007-04-13 삼성전자주식회사 선택적 에피택시얼 성장 방법
JP2009521801A (ja) 2005-12-22 2009-06-04 エーエスエム アメリカ インコーポレイテッド ドープされた半導体物質のエピタキシャル堆積
WO2007112058A2 (en) * 2006-03-24 2007-10-04 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial firm formation
US7410875B2 (en) * 2006-04-06 2008-08-12 United Microelectronics Corp. Semiconductor structure and fabrication thereof
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
KR101074186B1 (ko) * 2006-04-07 2011-10-14 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 필름 형성을 위한 클러스터 툴
WO2007130916A2 (en) * 2006-05-01 2007-11-15 Applied Materials, Inc. A method of ultra-shallow junction formation using si film alloyed with carbon
US20080000521A1 (en) * 2006-05-15 2008-01-03 Siva Sivoththaman Low-temperature doping processes for silicon wafer devices
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors
JP2008016523A (ja) * 2006-07-04 2008-01-24 Sony Corp 半導体装置およびその製造方法
US7473594B2 (en) * 2006-07-25 2009-01-06 International Business Machines Corporation Raised STI structure and superdamascene technique for NMOSFET performance enhancement with embedded silicon carbon
DE112007001813T5 (de) * 2006-07-31 2009-07-09 Applied Materials, Inc., Santa Clara Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
KR101160930B1 (ko) * 2006-07-31 2012-06-29 어플라이드 머티어리얼스, 인코포레이티드 카본-함유 실리콘 에피택셜 층을 형성하는 방법
US20080132039A1 (en) * 2006-12-01 2008-06-05 Yonah Cho Formation and treatment of epitaxial layer containing silicon and carbon
US7741200B2 (en) * 2006-12-01 2010-06-22 Applied Materials, Inc. Formation and treatment of epitaxial layer containing silicon and carbon
US7837790B2 (en) * 2006-12-01 2010-11-23 Applied Materials, Inc. Formation and treatment of epitaxial layer containing silicon and carbon
JP5380827B2 (ja) 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
US20080138955A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of epitaxial layer containing silicon
US7704840B2 (en) * 2006-12-15 2010-04-27 Advanced Micro Devices, Inc. Stress enhanced transistor and methods for its fabrication
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
AU2008204725A1 (en) * 2007-01-10 2008-07-17 Newcastle Innovation Limited Methods for gassing explosives especially at low temperatures
US20080173239A1 (en) * 2007-01-24 2008-07-24 Yuri Makarov Method, system, and apparatus for the growth of SiC and related or similar material, by chemical vapor deposition, using precursors in modified cold-wall reactor
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
US7557010B2 (en) * 2007-02-12 2009-07-07 Agere Systems Inc. Method to improve writer leakage in a SiGe bipolar device
US7833883B2 (en) * 2007-03-28 2010-11-16 Intel Corporation Precursor gas mixture for depositing an epitaxial carbon-doped silicon film
US20080242032A1 (en) * 2007-03-29 2008-10-02 Texas Instruments Incorporated Carbon-Doped Epitaxial SiGe
KR101501700B1 (ko) * 2007-04-02 2015-03-11 아리조나 보드 오브 리전트스, 아리조나주의 아리조나 주립대 대행법인 신규한 할로실릴게르만의 제조 및 사용 방법
JP2008277777A (ja) 2007-04-02 2008-11-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US8282733B2 (en) * 2007-04-02 2012-10-09 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor apparatus
JP5380794B2 (ja) * 2007-06-22 2014-01-08 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体層の形成方法
US9209088B2 (en) * 2007-08-01 2015-12-08 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7776698B2 (en) 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US7700424B2 (en) * 2008-02-27 2010-04-20 Applied Materials, Inc. Method of forming an embedded silicon carbon epitaxial layer
US8293592B2 (en) 2008-04-16 2012-10-23 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US20090267118A1 (en) * 2008-04-29 2009-10-29 International Business Machines Corporation Method for forming carbon silicon alloy (csa) and structures thereof
US8471307B2 (en) * 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
JP2010021525A (ja) * 2008-06-13 2010-01-28 Toshiba Corp 半導体装置の製造方法
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
US8361895B2 (en) * 2008-09-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junctions using atomic-layer doping
US8373233B2 (en) * 2008-11-13 2013-02-12 Applied Materials, Inc. Highly N-type and P-type co-doping silicon for strain silicon application
JP5045686B2 (ja) * 2009-01-26 2012-10-10 ソニー株式会社 半導体装置の製造方法
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US7994015B2 (en) 2009-04-21 2011-08-09 Applied Materials, Inc. NMOS transistor devices and methods for fabricating same
JP5381382B2 (ja) * 2009-06-19 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8207023B2 (en) 2009-08-06 2012-06-26 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
EP2588650A4 (en) * 2010-07-02 2014-03-19 Matheson Tri Gas Inc SELECTIVE EPITAXY OF SI-CONTAINING MATERIALS AND SUBSTITUTIONALLY DOPED SI-CONTAINING CRYSTAL MATERIALS
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
US11876011B2 (en) * 2010-11-18 2024-01-16 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US20230352333A1 (en) * 2010-11-18 2023-11-02 Monolithic 3D Inc. 3d semiconductor devices and structures with at least two single-crystal layers
EP2641264A4 (en) * 2010-11-19 2015-02-18 Commissariat L Energie Atomique Et Aux Energies Alternatives HIGH LOW DEPTH SEMICONDUCTOR LAYER OBTAINED BY A CYCLIC SELECTIVE EPITAXIAL DEPOSITION METHOD
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US10011920B2 (en) * 2011-02-23 2018-07-03 International Business Machines Corporation Low-temperature selective epitaxial growth of silicon for device integration
FR2973566A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Crolles 2 Procédé de formation d'une couche epitaxiee, en particulier sur des régions de source et de drain de transistor a appauvrissement total
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US9515222B2 (en) 2011-10-26 2016-12-06 Anvil Semiconductors Limited Gallium nitride on 3C—SiC composite wafer
GB2495949B (en) 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy
US9053939B2 (en) 2011-11-23 2015-06-09 International Business Machines Corporation Heterojunction bipolar transistor with epitaxial emitter stack to improve vertical scaling
CN102530936A (zh) * 2012-01-03 2012-07-04 西安电子科技大学 基于Cl2反应的SiC衬底上制备石墨烯的方法
US8728897B2 (en) 2012-01-03 2014-05-20 International Business Machines Corporation Power sige heterojunction bipolar transistor (HBT) with improved drive current by strain compensation
US8592916B2 (en) 2012-03-20 2013-11-26 International Business Machines Corporation Selectively raised source/drain transistor
CN102610529A (zh) * 2012-03-31 2012-07-25 上海华力微电子有限公司 基于体硅的三维阵列式后栅型SiNWFET制备方法
US8664069B2 (en) * 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
WO2014070600A1 (en) * 2012-10-29 2014-05-08 Matheson Tri-Gas, Inc. Methods for selective and conformal epitaxy of highly doped si-containing materials for three dimensional structures
JP5488675B2 (ja) * 2012-11-14 2014-05-14 ソニー株式会社 半導体装置の製造方法
US9564321B2 (en) * 2013-03-11 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic epitaxial deposition and etch processes
JP2014189442A (ja) * 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
US9099423B2 (en) 2013-07-12 2015-08-04 Asm Ip Holding B.V. Doped semiconductor films and processing
US9252014B2 (en) 2013-09-04 2016-02-02 Globalfoundries Inc. Trench sidewall protection for selective epitaxial semiconductor material formation
JP6269854B2 (ja) * 2014-10-31 2018-01-31 富士電機株式会社 炭化珪素エピタキシャル膜の成長方法
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
CN104851781B (zh) * 2015-06-08 2020-04-14 国网智能电网研究院 一种n型低偏角碳化硅外延片的制备方法
US9647122B2 (en) 2015-09-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US10032873B2 (en) * 2015-09-15 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US11152208B2 (en) * 2016-09-15 2021-10-19 Flosfia Inc. Semiconductor film, method of forming semiconductor film, complex compound for doping, and method of doping
KR102253546B1 (ko) 2016-09-19 2021-05-18 어플라이드 머티어리얼스, 인코포레이티드 도핑된 게르마늄 형성 방법
KR102427152B1 (ko) 2016-12-12 2022-07-28 어플라이드 머티어리얼스, 인코포레이티드 핀 전계 효과 트랜지스터(finfet) 디바이스 위에 등각성의 에피택셜 반도체 클래딩 재료를 형성하는 방법
US10504723B2 (en) 2017-01-05 2019-12-10 Applied Materials, Inc. Method and apparatus for selective epitaxy
US10256322B2 (en) 2017-04-04 2019-04-09 Applied Materials, Inc. Co-doping process for n-MOS source drain application
US9923081B1 (en) 2017-04-04 2018-03-20 Applied Materials, Inc. Selective process for source and drain formation
TWI711716B (zh) 2017-06-06 2020-12-01 美商應用材料股份有限公司 使用沉積-處理-蝕刻製程之矽的選擇性沉積
US11374112B2 (en) * 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) * 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US20190385828A1 (en) * 2018-06-19 2019-12-19 Lam Research Corporation Temperature control systems and methods for removing metal oxide films
CN112424916B (zh) * 2018-07-17 2024-06-21 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
US10978295B2 (en) * 2019-06-19 2021-04-13 Micron Technology, Inc. Epitaxial growth on semiconductor structures
CN110578166A (zh) * 2019-10-15 2019-12-17 上海新昇半导体科技有限公司 外延生长设备和外延生长方法
EP3832696A1 (en) 2019-12-06 2021-06-09 Imec VZW Formation of a sige(:b):ga layer
FR3105571B1 (fr) * 2019-12-18 2023-01-13 Commissariat Energie Atomique Procédé de formation d’une couche par épitaxie cyclée
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
US20230223257A1 (en) * 2022-01-12 2023-07-13 Applied Materials, Inc. Methods of epitaxially growing boron-containing structures

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US546806A (en) * 1895-09-24 Frequency-c hanger
US620487A (en) * 1899-02-28 mcfetridge
US3675619A (en) * 1969-02-25 1972-07-11 Monsanto Co Apparatus for production of epitaxial films
NL187942C (nl) * 1980-08-18 1992-02-17 Philips Nv Zenerdiode en werkwijze ter vervaardiging daarvan.
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US5693139A (en) 1984-07-26 1997-12-02 Research Development Corporation Of Japan Growth of doped semiconductor monolayers
US5294286A (en) * 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
EG18056A (en) * 1986-02-18 1991-11-30 Solarex Corp Dispositif feedstock materials useful in the fabrication of hydrogenated amorphous silicon alloys for photo-voltaic devices and other semiconductor devices
JPH0639357B2 (ja) * 1986-09-08 1994-05-25 新技術開発事業団 元素半導体単結晶薄膜の成長方法
US5607511A (en) * 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5221556A (en) 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
JPH0824191B2 (ja) 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
EP0413982B1 (en) * 1989-07-27 1997-05-14 Junichi Nishizawa Impurity doping method with adsorbed diffusion source
US5294266A (en) * 1989-07-28 1994-03-15 Metallgesellschaft Aktiengesellschaft Process for a passivating postrinsing of conversion layers
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
JP2917694B2 (ja) 1992-04-02 1999-07-12 日本電気株式会社 化合物半導体気相成長方法及びその装置
JPH0750690B2 (ja) 1992-08-21 1995-05-31 日本電気株式会社 ハロゲン化物を用いる半導体結晶のエピタキシャル成長方法とその装置
US5273930A (en) 1992-09-03 1993-12-28 Motorola, Inc. Method of forming a non-selective silicon-germanium epitaxial film
JP3265042B2 (ja) * 1993-03-18 2002-03-11 東京エレクトロン株式会社 成膜方法
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
US5372860A (en) 1993-07-06 1994-12-13 Corning Incorporated Silicon device production
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US5807792A (en) * 1996-12-18 1998-09-15 Siemens Aktiengesellschaft Uniform distribution of reactants in a device layer
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
DE19702200A1 (de) * 1997-01-23 1998-07-30 Hoechst Schering Agrevo Gmbh Phenylsulfonylharnstoffe, Verfahren zu ihrer Herstellung und ihre Verwendung als Herbizide und Pflanzenwachstumsregulatoren
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6118216A (en) * 1997-06-02 2000-09-12 Osram Sylvania Inc. Lead and arsenic free borosilicate glass and lamp containing same
US6287965B1 (en) * 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
KR100261017B1 (ko) * 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6042654A (en) * 1998-01-13 2000-03-28 Applied Materials, Inc. Method of cleaning CVD cold-wall chamber and exhaust lines
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6514880B2 (en) 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
US6383955B1 (en) * 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
US6232196B1 (en) * 1998-03-06 2001-05-15 Asm America, Inc. Method of depositing silicon with high step coverage
JP4214585B2 (ja) * 1998-04-24 2009-01-28 富士ゼロックス株式会社 半導体デバイス、半導体デバイスの製造方法及び製造装置
US6025627A (en) * 1998-05-29 2000-02-15 Micron Technology, Inc. Alternate method and structure for improved floating gate tunneling devices
KR100275738B1 (ko) * 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
JP4204671B2 (ja) * 1998-09-11 2009-01-07 三菱電機株式会社 半導体装置の製造方法
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US6319789B1 (en) * 1999-01-25 2001-11-20 Micron Techonology, Inc. Method for improved processing and etchback of a container capacitor
US6305314B1 (en) 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6124158A (en) * 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6489241B1 (en) 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
FI117942B (fi) 1999-10-14 2007-04-30 Asm Int Menetelmä oksidiohutkalvojen kasvattamiseksi
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6821417B2 (en) * 2000-01-12 2004-11-23 The Board Of Governors, State Of Rhode Island And Providence Plantations Chromatographic and electrophoretic separation of chemicals using electrically conductive polymers
EP1123991A3 (en) 2000-02-08 2002-11-13 Asm Japan K.K. Low dielectric constant materials and processes
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
US6395221B1 (en) * 2000-03-23 2002-05-28 Mdy Engineering Corp. Tilting rotary furnace system for recovery of non-ferrous metals from scrap or dross and method of operation
KR100363088B1 (ko) * 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
US6458718B1 (en) 2000-04-28 2002-10-01 Asm Japan K.K. Fluorine-containing materials and processes
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
EP2293322A1 (en) * 2000-06-08 2011-03-09 Genitech, Inc. Method for forming a metal nitride layer
SG99865A1 (en) * 2000-07-04 2003-11-27 Univ Singapore Photoinduced coversion of polyaniline from an insulating state to a conducting state
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US20020163013A1 (en) * 2000-09-11 2002-11-07 Kenji Toyoda Heterojunction bipolar transistor
JP5290488B2 (ja) * 2000-09-28 2013-09-18 プレジデント アンド フェロウズ オブ ハーバード カレッジ 酸化物、ケイ酸塩及びリン酸塩の気相成長
KR100378186B1 (ko) * 2000-10-19 2003-03-29 삼성전자주식회사 원자층 증착법으로 형성된 박막이 채용된 반도체 소자 및그 제조방법
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
EP1340269B1 (en) * 2000-11-30 2009-02-25 Asm International N.V. Thin films for magnetic devices
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
KR20020049875A (ko) * 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
JP2002198525A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体装置及びその製造方法
KR100393208B1 (ko) * 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6528374B2 (en) 2001-02-05 2003-03-04 International Business Machines Corporation Method for forming dielectric stack without interfacial layer
EP1421607A2 (en) 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
JP3547419B2 (ja) * 2001-03-13 2004-07-28 株式会社東芝 半導体装置及びその製造方法
US6812101B2 (en) * 2001-04-02 2004-11-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacture thereof
JP2002343790A (ja) 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
KR20040008193A (ko) * 2001-05-30 2004-01-28 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
KR100434698B1 (ko) * 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 선택적 에피성장법
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US20030072884A1 (en) * 2001-10-15 2003-04-17 Applied Materials, Inc. Method of titanium and titanium nitride layer deposition
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6743681B2 (en) * 2001-11-09 2004-06-01 Micron Technology, Inc. Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US6551893B1 (en) * 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
US6773507B2 (en) * 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6696332B2 (en) * 2001-12-26 2004-02-24 Texas Instruments Incorporated Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
US6620670B2 (en) * 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US7175713B2 (en) * 2002-01-25 2007-02-13 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
CN1437073A (zh) * 2002-02-05 2003-08-20 旺宏电子股份有限公司 有机底部抗反射涂布层的蚀刻方法
JP3914064B2 (ja) * 2002-02-28 2007-05-16 富士通株式会社 混晶膜の成長方法及び装置
US6723658B2 (en) * 2002-07-15 2004-04-20 Texas Instruments Incorporated Gate structure and method
US7105891B2 (en) * 2002-07-15 2006-09-12 Texas Instruments Incorporated Gate structure and method
US7449385B2 (en) * 2002-07-26 2008-11-11 Texas Instruments Incorporated Gate dielectric and method
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
US6979287B2 (en) * 2002-08-19 2005-12-27 Avi Elbaz Proprioceptive and kinesthetic footwear
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6759286B2 (en) * 2002-09-16 2004-07-06 Ajay Kumar Method of fabricating a gate structure of a field effect transistor using a hard mask
CN1249787C (zh) * 2002-12-19 2006-04-05 友达光电股份有限公司 避免硅层蚀刻不均匀的方法
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US7029995B2 (en) * 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7045432B2 (en) * 2004-02-04 2006-05-16 Freescale Semiconductor, Inc. Method for forming a semiconductor device with local semiconductor-on-insulator (SOI)
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply

Also Published As

Publication number Publication date
WO2006060339A3 (en) 2007-01-25
US20070207596A1 (en) 2007-09-06
US7572715B2 (en) 2009-08-11
CN101116173A (zh) 2008-01-30
KR20070086439A (ko) 2007-08-27
JP2008522437A (ja) 2008-06-26
EP1829086A2 (en) 2007-09-05
JP5303148B2 (ja) 2013-10-02
US20060216876A1 (en) 2006-09-28
EP1829086A4 (en) 2009-07-01
WO2006060339B1 (en) 2007-03-08
CN101069264B (zh) 2017-05-10
US7521365B2 (en) 2009-04-21
WO2006060339A2 (en) 2006-06-08
KR100938312B1 (ko) 2010-01-22
CN101116173B (zh) 2011-05-18
TW200636826A (en) 2006-10-16
US7312128B2 (en) 2007-12-25
US20060115934A1 (en) 2006-06-01
CN101069264A (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
TWI442457B (zh) 利用交替氣體供應之選擇性磊晶製程
TWI419204B (zh) 選擇性沈積
US8586456B2 (en) Use of CL2 and/or HCL during silicon epitaxial film formation
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
TWI442448B (zh) 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法
TWI400744B (zh) 含矽與碳磊晶層之形成
JP5115970B2 (ja) 選択エピタキシープロセス制御
KR101170210B1 (ko) 탄소 합금된 ｓｉ 필름을 사용한 초박형 접합 형성 방법
TWI383435B (zh) 含矽磊晶層之形成
TWI414006B (zh) 含有矽及碳之磷摻雜磊晶層的原位形成方法