KR102253546B1 - 도핑된 게르마늄 형성 방법 - Google Patents

도핑된 게르마늄 형성 방법 Download PDF

Info

Publication number
KR102253546B1
KR102253546B1 KR1020197010832A KR20197010832A KR102253546B1 KR 102253546 B1 KR102253546 B1 KR 102253546B1 KR 1020197010832 A KR1020197010832 A KR 1020197010832A KR 20197010832 A KR20197010832 A KR 20197010832A KR 102253546 B1 KR102253546 B1 KR 102253546B1
Authority
KR
South Korea
Prior art keywords
germanium
substrate
boron
doped
source gas
Prior art date
Application number
KR1020197010832A
Other languages
English (en)
Other versions
KR20190042758A (ko
Inventor
이-치아우 후앙
후아 충
셍-친 쿵
수에빈 리
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20190042758A publication Critical patent/KR20190042758A/ko
Application granted granted Critical
Publication of KR102253546B1 publication Critical patent/KR102253546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2053—Expitaxial deposition of elements of Group IV of the Periodic System, e.g. Si, Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Abstract

본원에 설명된 구현들은 일반적으로 기판들 상에 층을 증착하기 위한 방법들 및 시스템들에 관한 것으로, 더 구체적으로는, 실리콘-함유 표면들 상에 붕소-도핑된 또는 갈륨-도핑된 게르마늄을 형성하기 위한 방법들에 관한 것이다. 일 구현에서, 기판을 공정처리하는 방법이 제공된다. 방법은, 노출된 실리콘-게르마늄 표면 및 노출된 유전체 표면을 갖는 기판을 전-처리 프로세스에 노출시키는 단계, 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 또는 갈륨-도핑된 층을 선택적으로 증착하는 단계, 및 기판을 후-처리 프로세스에 노출시키는 단계를 포함한다.

Description

도핑된 게르마늄 형성 방법
본원에 설명된 구현들은 일반적으로 기판들 상에 층을 증착하기 위한 시스템들 및 방법들에 관한 것으로, 더 구체적으로는, 실리콘-함유 표면들 상에 붕소-도핑된 또는 갈륨-도핑된 게르마늄을 형성하기 위한 시스템들 및 방법들에 관한 것이다.
게르마늄은 CMOS 트랜지스터들과 같은 반도체 애플리케이션들에 사용되는 제1 물질들 중 하나였다. 그러나, 게르마늄에 비해 실리콘이 대단히 풍부하기 때문에, 실리콘은 CMOS 제조를 위해 선택되는 압도적인 반도체 물질이었다. 무어의 법칙에 따라 디바이스 기하학적 구조가 축소함에 따라, 트랜지스터 구성요소들의 크기는, 더 작고, 더 빠르고, 더 적은 전력을 사용하고, 더 적은 열을 발생시키는 디바이스들을 만들려 작업하는 엔지니어들에게 난제들을 제기한다. 예컨대, 트랜지스터의 크기가 축소함에 따라, 트랜지스터의 채널 구역이 더 작아지고, 채널의 전자적 속성들의 실현가능성이 더 낮아지며, 더 큰 비저항과 더 높은 임계 전압들을 갖게 된다.
소스/드레인 영역들에 매립된 실리콘-게르마늄 스트레서(stressor)들을 사용함으로써, 실리콘 채널 영역에서 캐리어 이동도가 증가되며, 이는, 실리콘의 고유 이동도를 향상시킨다. 그러나, 향후의 노드들의 경우, 여전히 더 높은 이동도의 디바이스들이 필요하다.
pMOSFET들에 대한 게르마늄과 같이, 실리콘보다 더 높은 이동도의 물질들로의 전환이 제안되어 왔다. 그러나, 게르마늄의 이동도는, 게르마늄에 또한 응력이 가해지지 않는 한 응력가해진 실리콘보다 우수하지 않다. 소스 드레인 구역 상에 성장된 붕소-도핑된 게르마늄("Ge:B") 또는 갈륨-도핑된 게르마늄("Ge:Ga")은, 게르마늄/Ge:B 또는 게르마늄/Ge:Ga 격자 불일치를 이용하는 우수한 게르마늄 pMOSFET 채널을 만들기 위한 필요한 응력을 갖는다는 것을 알게 되었다.
따라서, 도핑된 게르마늄 및 실리콘-게르마늄 물질들을 형성하는 개선된 방법들에 대한 필요성이 존재한다.
본원에 설명된 구현들은 일반적으로 기판들 상에 층을 증착하기 위한 시스템들 및 방법들에 관한 것으로, 더 구체적으로는, 실리콘-함유 표면들 상에 붕소-도핑된 또는 갈륨-도핑된 게르마늄을 형성하기 위한 시스템들 및 방법들에 관한 것이다. 일 구현에서, 기판을 공정처리하는 방법이 제공된다. 방법은, 노출된 실리콘-게르마늄 표면 및 노출된 유전체 표면을 갖는 기판을 전-처리 프로세스에 노출시키는 단계, 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 또는 갈륨-도핑된 층을 선택적으로 증착하는 단계, 및 기판을 후-처리 프로세스에 노출시키는 단계를 포함한다.
다른 구현에서, 기판을 공정처리하는 방법이 제공된다. 방법은, 노출된 실리콘-게르마늄 표면 및 노출된 유전체 표면을 갖는 기판을 전-처리 프로세스에 노출시키는 단계를 포함한다. 방법은, 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 층을 선택적으로 증착하는 단계를 더 포함한다. 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 층을 선택적으로 증착하는 단계는, 게르마늄 소스 가스 및 붕소 소스 가스를 공동-유동시키는 단계, 및 붕소 소스 가스를 계속 유동시키면서 게르마늄 소스 가스의 유동을 중단하는 단계를 포함한다. 방법은, 기판을 후-처리 프로세스에 노출시키는 단계를 더 포함한다.
또 다른 구현에서, 기판을 공정처리하는 방법이 제공된다. 방법은, 노출된 실리콘-게르마늄 표면 및 노출된 유전체 표면을 갖는 기판을 전-처리 프로세스에 노출시키는 단계를 포함한다. 전-처리 프로세스는, 노출된 실리콘 게르마늄 표면 상에 도핑된 또는 도핑되지 않은 실리콘-게르마늄 희생 층을 증착하는 단계, 및 희생 층을 제거하고 깨끗한 실리콘-게르마늄 표면을 노출시키기 위해 희생 층을 식각제에 노출시키는 단계를 포함한다. 방법은, 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 층을 선택적으로 증착하는 단계를 더 포함한다. 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 층을 선택적으로 증착하는 단계는, 게르마늄 소스 가스 및 붕소 소스 가스를 공동-유동시키는 단계, 및 붕소 소스 가스를 계속 유동시키면서 게르마늄 소스 가스의 유동을 중단하는 단계를 포함한다. 방법은, 기판을 후-처리 프로세스에 노출시키는 단계를 더 포함한다.
본 개시내용의 상기 인용된 특징들이 상세하게 이해될 수 있는 방식으로, 위에서 간략하게 요약된 구현들의 보다 구체적인 설명이 구현들을 참조하여 이루어질 수 있으며, 이러한 구현들 중 일부가 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 구현들을 도시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 유의되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 구현들을 허용할 수 있기 때문이다.
도 1은 본 개시내용의 일부 구현들에 따른, 기판 상에 붕소-도핑된 또는 갈륨-도핑된 게르마늄-함유 층을 증착하기 위한 방법의 흐름도를 도시한다.
도 2a 내지 도 2c는 본 개시내용의 일부 구현들에 따른, 기판 상에 붕소-도핑된 또는 갈륨-도핑된 게르마늄-함유 층을 제조하는 스테이지들을 도시한다.
도 3은 본원에 설명되는 구현들에 따른, 도 1에 예시된 공정처리 시퀀스를 완료하는 데 사용될 수 있는 공정처리 시스템의 개략적인 평면도이다.
이해를 용이하게 하기 위해, 도면들에 공통된 동일한 요소들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 구현의 요소들 및 특징들은 추가적인 열거가 없이도 다른 구현들에 유익하게 포함될 수 있는 것으로 고려된다.
다음의 개시내용은 일반적으로, 기판 표면들 상의 에피택셜 증착을 위한 방법들 및 장치들을 설명한다. 본 개시내용의 다양한 구현들의 철저한 이해를 제공하기 위해, 다음의 설명 및 도 1-3에서는 특정의 세부사항들이 설명된다. 에피택셜 증착 및 기판의 표면 준비와 종종 연관되는 잘 알려진 구조들 및 시스템들을 설명하는 다른 세부사항들은, 다양한 구현들의 설명을 불필요하게 불명료하게 하는 것을 피하기 위해 다음의 개시내용에서 설명되지 않는다.
도면들에서 도시되는 세부사항들, 치수들, 각도들, 및 다른 피쳐들 중 다수는, 단지, 특정한 구현들의 예시일 뿐이다. 따라서, 다른 구현들은, 본 개시내용의 사상 또는 범위로부터 벗어나지 않으면서, 다른 세부사항들, 구성요소들, 치수들, 각도들, 및 피쳐들을 가질 수 있다. 추가로, 하기에서 설명되는 세부사항들 중 몇몇이 없이도, 본 개시내용의 추가적인 구현들이 실시될 수 있다.
본원에 설명되는 구현들은 캘리포니아 주 산타 클라라의 어플라이드 머티어리얼스, 인코포레이티드(Applied Materials, Inc.)로부터 입수가능한 시스템들을 사용하여 수행될 수 있는 세정, 식각 및 증착 프로세스들을 참조하여 아래에 설명될 것이다. 이러한 세정, 식각 및 증착 프로세스들을 수행할 수 있는 다른 툴들이 또한 본원에 설명되는 구현들로부터 이익을 얻도록 적응될 수 있다. 추가로, 본원에 설명되는 세정, 식각 및 증착 프로세스들을 가능하게 하는 임의의 시스템이 유리하게 사용될 수 있다. 본원에 설명되는 장치 설명은 예시적이며, 본원에 설명되는 구현들의 범위를 제한하는 것으로서 해석되거나 이해되어서는 안 된다.
붕소-도핑된 게르마늄 및 갈륨-도핑된 게르마늄("Ge:B" 또는 "Ge:Ga")은 진보된 평면 및 비-평면 MOSFET에서의 p-형 접촉 물질들에 대한 후보들이다. 소스/드레인 물질들 상의 도핑된 게르마늄, 전형적으로는, 붕소-도핑된 실리콘-게르마늄 또는 "Si(1-x)Ge(x)"의 형성은 전형적으로, 최적 접촉 저항을 위해 Si(1-x)Ge(x)의 깨끗한 표면을 필요로 한다. 유전체 물질들에 대한 선택도 및 높은 도펀트 혼입이 또한 바람직한 특성들이다. 본 개시내용의 구현들은, 도핑된 Ge 형성을 위한 Si(1-x)Ge(x) 표면들을 준비하는 방법들, 고도로 도핑된 Ge를 선택적으로 형성하는 방법들, 및 후-처리 방법들을 포함한다.
본 개시내용의 일부 구현들은, 사전세정 프로세스들, 붕소 또는 갈륨 도핑 수준들을 증가시키는 프로세스들, 도핑된 게르마늄의 선택적 형성을 개선하는 프로세스들, 및 자연 산화물과 다른 오염물들을 제거하기 위한, 도핑된 Ge 표면들의 증착-후 처리 중 적어도 하나를 포함한다.
일부 구현들에서, Si(1-x)Ge(x) 표면의 세정 또는 Si(1-x)Ge(x) 표면 상의 자연 산화물과 다른 오염물들의 제거는, 다음의 프로세스들 중 적어도 하나에 의해 Ge:B 또는 Ge:Ga 형성 전에 수행된다. 일부 구현들에서, 세정은, 통합된 건식 세정 챔버에서 기판을 식각함으로써 달성된다. 일부 구현들에서, 세정은, 열 또는 플라즈마 환경에서, 할로겐들 및 수소 할로겐화물들과 같은 반응성 가스들에서의 (Ge:B 또는 Ge:Ga 형성 챔버에서의) 짧은 인-시튜 식각에 기판을 노출시켜 달성된다. 일부 구현들에서, 세정은, 통합된 건식 세정 챔버에서 기판을 식각함으로써, 또는 인-시튜이지만 Si(1-x)Ge(x) 형성 직후에 Si(1-x)Ge(x) 표면들 상에 얇은 p-형 도핑된 또는 도핑되지 않은 Si 또는 Ge 층이 희생 층으로서 증착된 채로 기판을 식각함으로써 달성된다. 식각은, 자연 산화물 대신 얇은 희생 Si 또는 Ge 층을 세정 및 제거하여 깨끗한 Si(1-x)Ge(x) 표면을 노출시킨다. 일부 구현들에서, 세정은, 통합된 급속 열 어닐링 챔버에서 수행되는 급속 열 어닐링에 기판을 노출시킴으로써 달성된다. 일부 구현들에서, 세정은, 습식-세정 프로세스에 기판을 노출시킴으로써 달성된다. 전술된 세정 프로세스들은, Si(1-x)Ge(x)를 긴 시간 동안 고온들(550 ℃ 초과)로 베이킹하지 않고도 깨끗한 Si(1-x)Ge(x) 표면 상의 Ge:B 또는 Ge:Ga 증착을 허용한다. 고온 및 긴 베이킹은 Si(1-x)Ge(x)의 매트릭스로부터의 Ge 분리를 초래할 수 있고 결함들을 생성한다는 것이 본 발명자들에 의해 밝혀졌다.
일부 구현들에서, 붕소 또는 갈륨 도핑 수준들을 증가시키는 것은, 다음의 것들 중 하나 또는 그들의 조합을 통해 달성된다. 일부 구현들에서, 고차 게르만들이 게르마늄 소스로서 사용된다. 일반적으로, 디게르만(Ge2H6)을 게르마늄 소스로서 사용하는 것은 인-시튜 붕소 도핑 동안 게르만(GeH4)보다 더 많은 B를 혼입하는 것으로 나타났다. 고차 게르만들은 높은 형성 열을 갖고 CVD 프로세스들 동안 더 용이하게 반응한다. 고차 게르만들은 실온에서 액체인 Ge2H6, Ge3H8을 포함한다. 일부 구현들에서, 증가된 붕소 도핑은, Ge와 B 및/또는 Ga 소스들의 공동-유동 동안 게르마늄 소스 가스의 유동을 중단함으로써 달성된다. 일부 구현들에서, 가끔의 붕소 소스 가스만의 유동은, 최종 Ge 막의 붕소 또는 Ga 농도를 증가시킬 수 있다. 일부 구현들에서, 붕소 또는 갈륨 도핑 수준들을 증가시키는 것은, 비정질 Ge:B 또는 Ge:Ga의 재결정화에 의해 달성된다. 과도한 붕소 수준들은 종종 Ge 막을 비정질화하는 것을 초래한다. 비정질 Ge:B는 열 또는 광학 수단을 사용하여 어닐링될 수 있다. Si 또는 SiGe 상의 Ge:B는 재결정화되지만 유전체들 상의 비-선택적 Ge:B는 재결정화되지 않도록 프로세스 윈도우들이 존재할 수 있다. 유전체들 상의 비정질 Ge:B는 에칭백을 사용하여 제거될 수 있다.
일부 구현들에서, 증가된 선택적 도핑된 Ge 형성은, 다음의 것들 중 하나 또는 그들의 조합에 의해 달성될 수 있다. 일부 구현들에서, 증가된 선택적 도핑된 Ge 형성은 비선택적 도핑된 Ge의 에칭백에 의해 달성된다. 에칭백은, 열 또는 플라즈마 환경에서의 할로겐들 또는 할로겐화물들에서 수행될 수 있다. 일부 구현들에서, 증가된 선택적 도핑된 Ge 형성은, 열 환경에서의 Ge 소스 가스, B 또는 Ga 소스 가스, 및 할로겐들 또는 할로겐화물들과 같은 식각제의 공동-유동에 의해 달성된다. 일부 구현들에서, 증가된 선택적 도핑된 Ge 형성은, 부가적인 식각제들을 수반하지 않으면서, Ge 및/또는 B/Ga 소스들을 공동-유동시킴으로써 달성된다. 일부 구현들에서, 증가된 선택적 도핑된 Ge 형성은, 부가적인 식각제들을 수반하지 않으면서, 할로겐화된 Ge 및/또는 할로겐화된 B/Ga 소스들을 공동-유동시킴으로써 달성된다. 할로겐화된 소스들의 예들은 GeCl4, BCl3, 및 BBr3을 포함한다.
일부 구현들에서, 도핑된 Ge 표면의 증가된 세정은, 다음의 후-처리 프로세스들 중 하나 또는 그들의 조합에 의해 달성된다. 일부 구현들에서, 도핑된 Ge 표면의 세정, 또는 도핑된 Ge 표면 상의 자연 산화물과 다른 오염물들의 제거는, 금속 증착 및 실리사이드 형성 전에 부분적으로 수행되는 전술된 세정 프로세스들 중 임의의 프로세스에 의해 수행될 수 있다. 또한, 게르마늄 산화물이 물에 용해되므로, 액체 또는 증기 형태의 물은 Ge:B 또는 Ge:Ga의 후-처리를 위한 하나의 시약으로서 고려될 수 있다.
도 1은 본 개시내용의 일부 구현들에 따른, 기판 상에 붕소-도핑된 또는 갈륨-도핑된 게르마늄-함유 층을 증착하기 위한 공정처리 시퀀스(100)의 흐름도를 도시한다. 공정처리 시퀀스(100)는 제조 프로세스 동안 작업부재(200)에 대해 수행된다. 공정처리 시퀀스(100)는 아래에 논의되는 도 2a 내지 도 2c에 도시된 제조 스테이지들의 시퀀스에서 도시된 바와 같은 구조를 형성하는 데 사용될 수 있다. 도 2a 내지 도 2c는 본원에 설명되는 구현들에 따라 공정처리되는 작업부재(200)의 개략적인 단면도들을 도시한다. 도 1은 특정 구조를 참조하여 설명되지만, 특정 구조에 대한 참조는 단지 예시적이며, 도 1에 설명된 프로세스들은 다수의 물질들을 포함하는 기판 상에 막을 선택적으로 증착하는 것이 바람직한 임의의 프로세스에 적용가능하다는 것이 이해되어야 한다.
도 2a에 예시된 바와 같은 기판(210)의 구현들은 단지 예시적이며, 기판(210)의 다른 적절한 구현들이 가능하다. 예컨대, 도 2a에 예시된 바와 같이, 기판(210)은, 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET)와 같은 부분적으로 형성된 디바이스의 일부일 수 있다. 그러나, 핀 전계 효과 트랜지스터(FinFET)들 등과 같은 다른 디바이스들에 본원에 개시된 본 발명의 방법들이 사용될 수 있다. 본원에서 형성된 붕소-도핑된 또는 갈륨-도핑된 층은, 트랜지스터 디바이스들의 소스/드레인 구역들 또는 채널 구역들에서 광-전자 밴드갭 물질들로서, 상보형 금속 산화물 반도체(CMOS) 애플리케이션들, N-형 MOS 디바이스(NMOS) 채널 구역들, P-형 MOS 디바이스(PMOS) 채널 구역들 등에서 사용될 수 있다.
동작(110)에서, 적어도, 노출된 실리콘-게르마늄 표면 및 노출된 유전체 표면을 갖는 기판이 제공된다. 기판은 도 2a 내지 도 2c에 도시된 기판(210)과 유사할 수 있다. 일 구현에서, 노출된 실리콘-게르마늄 표면은 붕소-도핑된 실리콘-게르마늄 표면이다. 일 구현에서, 기판(210)은, 결정질 실리콘(예컨대, Si<100> 또는 Si<111>), 실리콘 산화물, 응력가해진 실리콘, 실리콘-게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼들, 패터닝된 또는 패터닝되지 않은 웨이퍼, 실리콘 온 인슐레이터(SOI; silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소화물, 유리, 사파이어, 및 이들의 조합들을 포함할 수 있다. 기판(210)은, 200 mm, 300 mm, 및 450 mm 또는 다른 직경과 같은 다양한 치수들을 가질 수 있을 뿐만 아니라, 직사각형 또는 정사각형 패널일 수 있다. 달리 언급되지 않는 한, 본원에 설명되는 구현들 및 예들은 200 mm 직경, 300 mm 직경, 또는 450 mm 직경 기판인 기판들 상에서 실시된다. 본원에 도시된 구현에서, 기판(210)은 결정질 실리콘 기판일 수 있다. 더욱이, 기판(210)은 임의의 특정 크기 또는 형상으로 제한되지 않는다. 기판(210)은, 다른 것들 중에서도, 200 mm 직경, 300 mm 직경, 또는 다른 직경들, 이를테면 450 mm를 갖는 둥근 기판일 수 있다. 기판(210)은 또한 임의의 다각형, 정사각형, 직사각형, 만곡형, 또는 그렇지 않으면 비-원형 작업부재, 이를테면 평판 디스플레이의 제조에서 사용되는 다각형 유리 기판일 수 있다. 일 구현에서, 기판(210)은 패터닝된다. 일 구현에서, 기판(210)은 평면 표면을 갖는다. 다른 구현에서, 기판(210)은 3차원 피쳐들이 상부에 형성된다.
도 2a에 예시된 바와 같이, 기판(210)은 제1 표면(214) 및 제2 표면(216)을 포함할 수 있다. 일부 구현들에서, 제1 표면(214)은, 기판(210) 상에 형성된 실리콘-게르마늄 층(218)의 노출된 표면일 수 있다. 예컨대, 실리콘-게르마늄 층(218)은, 하나 이상의 실리콘(Si), 게르마늄(Ge), 붕소(B), 갈륨(Ga), 또는 다른 적절한 물질들을 포함할 수 있다. 일부 구현들에서, 제1 표면(214)은 도시된 바와 같은 기판(210)의 노출된 표면일 수 있다. 예컨대, 기판(210)은, 하나 이상의 실리콘(Si), 게르마늄(Ge), 실리콘-게르마늄(SiGe) 또는 다른 적절한 기판 물질들을 포함할 수 있다. 일부 구현들에서, 제2 표면(216)은, 기판(210) 상에 배치된 유전체 층, 이를테면 유전체 층(220)의 일부일 수 있다. 예컨대, 유전체 층은, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 또는 유전체 층을 형성하는 데 사용될 수 있는 다른 적절한 물질들 중 하나 이상을 포함할 수 있다.
동작(120)에서, 기판(210)이 전-처리 프로세스에 노출된다. 기판을 크게 손상시키지 않으면서 기판으로부터 산화물들을 제거하는 임의의 적절한 전-처리 프로세스가 동작(120) 동안 사용될 수 있다. 적절한 세정 프로세스들은, 스퍼터 식각 프로세스들, 플라즈마 식각 프로세스들, 습식 식각 프로세스들, 어닐링 프로세스들, 또는 이들의 조합들을 포함한다. 동작(120) 시, 제1 표면(214)(예컨대, Si(1-x)Ge(x), 여기서 x는 0 < x < 1임)의 세정, 또는 제1 표면(214) 상의 자연 산화물 및 다른 오염물들의 제거는, 동작(130) 전에 다음의 프로세스들 중 적어도 하나에서 수행될 수 있다.
일부 구현들에서, 전-처리 프로세스는, 통합된 건식 세정 챔버에서의 식각 프로세스를 포함하는 제1 프로세스이다. 일 구현에서, 식각 프로세스는 플라즈마 식각 프로세스이다. 일부 구현들에서, 전-처리 프로세스는, 열 또는 플라즈마 환경에서, 할로겐들 및 수소 할로겐화물들과 같은 반응성 가스들에서의 (예컨대, Ge:B 또는 Ge:Ga 형성 챔버에서의) 짧은 인-시튜 식각 프로세스를 포함하는 제2 프로세스이다. 일부 구현들에서, 전-처리 프로세스는, 제1 프로세스 또는 제2 프로세스를 통해, 그러나 실리콘-게르마늄 층(218)의 형성 직후에 제1 표면(214) 상에 얇은 p-형 도핑된 또는 도핑되지 않은 실리콘 또는 게르마늄 층이 희생 층으로서 증착된 채로 식각하는 것을 포함하는 제3 프로세스를 포함한다. 제3 프로세스는, 자연 산화물 대신 얇은 희생 실리콘 또는 게르마늄 층을 세정 및 제거하여 제1 표면(214)을 노출시킨다. 일부 구현들에서, 전-처리 프로세스는, 급속 열 어닐링 프로세스에 기판을 노출시키는 것을 포함하는 제4 프로세스를 포함한다. 급속 열 어닐링 프로세스는, 기판 공정처리 시스템에 통합된 어닐링 챔버에서 수행될 수 있다. 일부 구현들에서, 전-처리 프로세스는, 위에 열거된 제1 프로세스, 제2 프로세스, 제3 프로세스, 및 제4 프로세스의 임의의 통합된 시퀀스를 포함하는 제5 프로세스를 포함한다. 일부 구현들에서, 전-처리 프로세스는, 습식 세정 프로세스와 제5 프로세스의 통합된 급속 열 어닐링의 조합을 포함하는 제6 프로세스를 포함한다.
이론에 얽매이는 것은 아니지만, 동작(120)의 전-처리 프로세스는, Si(1-x)Ge(x)를 긴 시간 기간 동안 고온들(예컨대, 섭씨 550 도 초과)로 베이킹하지 않고도 깨끗한 Si(1-x)Ge(x) 표면 상의 동작(130)의 붕소-도핑된 또는 갈륨-도핑된 층을 가능하게 하는 것으로 여겨진다. 고온 및 긴 베이킹은 Si(1-x)Ge(x)의 매트릭스로부터의 Ge 분리를 초래할 수 있고 결함들을 생성할 수 있다.
일 구현에서, 동작(120)은 제1 공정처리 챔버의 공정처리 구역에서 수행된다. 일 구현에서, 제1 공정처리 챔버는 클러스터 툴(예컨대, 공정처리 시스템(300)) 상에 위치되어, 기판을 대기에 노출시키지 않으면서 (예컨대, 진공 환경에서의) 기판의 이송을 허용한다. 다른 구현에서, 제1 공정처리 챔버는, 기판의 제거 및/또는 이송 동안 기판이 대기에 노출되도록 클러스터 툴로부터 분리된다.
예시적인 습식 식각 프로세스들은 플루오린화수소산(HF)을 사용하는 습식 식각 프로세스들을 포함한다. 예시적인 세정 프로세스들은, NF3/NH3 플라즈마-기반 프로세스들, 고온 플루오린화수소("HF")/NH3 기반 프로세스들, 습식 HF 프로세스들, 또는 NF3/NH3 유도성 결합된 플라즈마 프로세스들을 포함한다.
일 구현에서, 전-처리 프로세스는 플라즈마-식각 프로세스이다. 일 구현에서, 플라즈마 식각 프로세스는 NF3 및 NH3 플라즈마 부산물들에 대한 기판의 동시적인 노출을 수반한다. 플라즈마 식각 프로세스는 용량성 결합된 플라즈마(CCP) 프로세스 또는 유도성 결합된 플라즈마(ICP) 프로세스일 수 있다. 일 구현에서, 플라즈마 식각 프로세스는 NF3 및 NH3 플라즈마 부산물들에 대한 기판의 동시적인 노출을 수반하는 원격 플라즈마 보조 건식 식각 프로세스이다. 일 예에서, 플라즈마 식각 프로세스는, 캘리포니아 주 산타 클라라의 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 SiCoNi™ 식각 프로세스와 유사하거나 그를 포함할 수 있다. 일부 구현들에서, 가스 종의 원격 플라즈마 여기는 플라즈마 손상이 없는 기판 공정처리를 허용한다. 원격 플라즈마 식각은 실리콘 산화물 층들에 대체로 형상추종적이고 선택적일 수 있으며, 따라서 실리콘이 비정질인지, 결정질인지 또는 다결정질인지에 관계없이 실리콘을 손쉽게 식각하지 않는다. 원격 플라즈마 프로세스는 일반적으로, 기판 물질이 제거될 때 기판의 표면 상에 성장되는 고체 부산물들을 생성할 것이다. 고체 부산물들은 후속하여, 기판의 온도가 상승될 때 승화를 통해 제거될 수 있다. 플라즈마 식각 프로세스의 결과로, 기판 표면은 상부에 실리콘-수소(Si--H) 결합을 갖게 된다. 플라즈마 프로세스는 용량성 결합된 플라즈마 프로세스 또는 유도성 결합된 플라즈마 프로세스일 수 있다.
일 구현에서, 플라즈마 식각 프로세스는 용량성 결합된 플라즈마(CCP) 프로세스이다. 일 구현에서, 플라즈마 식각 프로세스는 약 1 sccm 내지 약 20 sccm 범위 내의, 이를테면 약 5 sccm의 NF3 유량뿐만 아니라, 약 50 sccm 내지 약 200 sccm 범위 내의, 이를테면 약 100 sccm의 NH3 유량을 포함할 수 있다. 일 구현에서, 플라즈마 식각 프로세스는 약 100 sccm 내지 약 1,000 sccm(예컨대, 약 200 sccm 내지 약 500; 약 300 sccm 내지 약 400 sccm) 범위 내의 불활성 가스 유량으로 불활성 가스(아르곤, 헬륨, 또는 아르곤과 헬륨 둘 모두)를 더 포함할 수 있다. 플라즈마 식각 프로세스는 약 1 Torr 내지 약 10 Torr(예컨대, 약 2 Torr 내지 약 5 Torr, 약 4 Torr 내지 약 5 Torr; 또는 약 5 Torr)의 압력에서 수행될 수 있다. 플라즈마 식각 프로세스는 약 20 와트 내지 약 50 와트(예컨대, 약 20 와트 내지 약 40 와트; 약 25 와트 내지 약 35 와트, 또는 약 30 와트)의 RF 전력 설정에서 수행될 수 있고, 이는 NF3 및 NH3을 이온화하는 데 활용될 수 있다. 그 후, 부산물들은 약 5 초 내지 약 100 초 동안, 이를테면 약 60 초 동안, 약 섭씨 120 도 이상의 온도에서 기판을 어닐링함으로써 기판의 표면으로부터 승화될 수 있다.
플루오린 기반 세정의 다른 구현들은 SiO2 자연 산화물들을 식각하기 위해 플라즈마 또는 열적 가열로 NH3 가스 및 F2 또는 무수 HF 가스를 반응시키는 것을 수반한다. 플루오린 기반 세정에서 사용되는 가스 유동비들의 예들은 섭씨 15 도 내지 섭씨 130 도(예컨대, 섭씨 20 도 내지 섭씨 100 도)의 온도들에서 1:1 내지 1:20의 플루오린 가스 대 NH3 가스의 가스 유동비(1:1 내지 10:1의 NF3 대 NH3 가스의 가스 유동비; 3:1 내지 20:1의 NF3 대 NH3 가스의 가스 유동비; 또는 3:1 내지 10:1의 NF3 대 NH3 가스의 가스 유동비)이다.
다른 구현에서, 플라즈마 식각 프로세스는 유도성 결합된 플라즈마 프로세스이다. 유도성 결합된 플라즈마 식각 프로세스는 약 1 sccm 내지 약 20 sccm 범위 내의, 이를테면 약 5 sccm의 NF3 유량뿐만 아니라, 약 50 sccm 내지 약 200 sccm 범위 내의, 예컨대 약 100 sccm의 NH3 유량을 포함한다. 일 구현에서, 유도성 결합된 플라즈마 식각 프로세스는 약 500 sccm 내지 약 1,0000 sccm(예컨대, 약 1,000 sccm 내지 약 5,000; 약 1,000 sccm 내지 약 2,000 sccm) 범위 내의 불활성 가스 유량으로 불활성 가스(아르곤, 헬륨, 또는 아르곤과 헬륨 둘 모두)를 더 포함할 수 있다.
플라즈마 식각 프로세스는 약 100 mTorr 내지 약 500 mTorr(예컨대, 약 200 mTorr 내지 약 500 mTorr, 약 400 mTorr 내지 약 500 mTorr; 또는 약 500 mTorr)의 압력에서 수행될 수 있다. 플라즈마 식각 프로세스는 약 100 와트 내지 약 500 와트(예컨대, 약 200 와트 내지 약 400 와트; 약 250 와트 내지 약 350 와트, 또는 약 300 와트)의 RF 전력 설정에서 수행될 수 있고, 이는 NF3 및 NH3을 이온화하는 데 활용될 수 있다. 그 후, 부산물들은 약 5 초 내지 약 100 초 동안, 이를테면 약 60 초 동안, 약 섭씨 120 도 이상의 온도에서 기판을 어닐링함으로써 기판의 표면으로부터 승화될 수 있다.
가스 유동비들의 예들은 섭씨 0 도 내지 섭씨 50 도(예컨대, 섭씨 20 도 내지 섭씨 40 도)의 온도들에서 1:1 내지 1:20의 NF3 가스 대 NH3 가스의 가스 유동비(1:1 내지 10:1의 NF3 대 NH3 가스의 가스 유동비; 3:1 내지 20:1의 NF3 대 NH3 가스의 가스 유동비; 또는 3:1 내지 10:1의 NF3 대 NH3 가스의 가스 유동비)일 것이다.
다른 구현에서, 전-처리 프로세스는 열 NH3 및 무수 플루오린화수소산(HF)을 이용한 처리를 포함하는 화학적 산화물 제거 프로세스이다. 화학적 산화물 제거 프로세스는 약 100 mTorr 내지 약 2,000 mTorr(예컨대, 약 200 mTorr 내지 약 1,000 mTorr, 약 400 mTorr 내지 약 500 mTorr; 또는 약 500 mTorr)의 압력에서 수행될 수 있다. 유동비들의 예들은 섭씨 0 도 내지 섭씨 100 도(예컨대, 섭씨 20 도 내지 섭씨 40 도)의 온도들에서 NH3 가스 대 무수 HF의 1:1 내지 1:10 유동비(NF3 대 무수 HF의 1:1 내지 5:1 가스 유동비; 또는 NH3 대 무수 HF의 1:1 내지 2:1 유동비)일 것이다.
일 구현에서, 화학적 산화물 제거 프로세스는 약 500 sccm 내지 약 1,0000 sccm(예컨대, 약 1,000 sccm 내지 약 5,000; 또는 약 1,000 sccm 내지 약 2,000 sccm) 범위 내의 불활성 가스 유량으로 불활성 가스(아르곤, 헬륨, 질소 또는 이들의 조합들)를 더 포함할 수 있다.
다른 구현에서, 기판은 습식 세정 프로세스에 노출된다. 기판은 습식 세정 프로세스를 사용하여 세정될 수 있으며, 여기서, 세정 용액은, 이를테면, HF-최종 유형 세정 용액, 오존수 세정 용액, 플루오린화수소산(HF) 및 과산화수소(H2O2) 용액, 또는 다른 적절한 세정 용액이다. 세정 용액은 가열될 수 있다.
다른 구현에서, 기판 표면을 세정하기 위해, 상이한 전-처리 프로세스가 활용된다. 일 구현에서, Ar 및 NF3을 함유하는 플라즈마가 공정처리 챔버 내로 도입된다. 다른 구현에서, He 및 NF3을 함유하는 원격 플라즈마가 샤워헤드와 같은 가스 분배판을 통해 공정처리 챔버 내로 도입된다. NH3은 별개의 가스 유입구를 통해 챔버 내로 직접 주입될 수 있다.
일 구현에서, 동작(120) 후에, 기판은 제1 공정처리 챔버로부터 제거되고, 동작(130)이 수행되는 제2 공정처리 챔버로 이송된다. 일 구현에서, 동작(120)은 제1 공정처리 챔버의 공정처리 구역에서 수행된다. 일 구현에서, 동작(120) 및 동작(130) 둘 모두는 동일한 공정처리 챔버에서 수행된다. 일 구현에서, 제1 공정처리 챔버는 클러스터 툴 상에 위치되어, 기판을 대기에 노출시키지 않으면서 (예컨대, 진공 환경에서의) 기판의 이송을 허용한다.
도 2b에 예시된 바와 같은 동작(130)에서, 붕소-도핑된 또는 갈륨-도핑된 게르마늄 층(230)이 실리콘-게르마늄 층(218)의 제1 표면(214) 상에 선택적으로 증착된다. 동작(130)은, 다음의 프로세스들 중 적어도 하나를 통해, 에피택셜 게르마늄에서의 붕소 또는 갈륨 농도의 증가된 도핑 수준들을 달성한다. 도핑된 게르마늄 층이 갈륨-도핑된 게르마늄 층인 일부 구현들에서, 갈륨은 주입 프로세스를 통해 게르마늄 층에 주입될 수 있다.
일부 구현들에서, 선택적 증착 프로세스는, 더 고차의 게르만들을 게르마늄 소스로서 사용하는 것을 포함하는 제1 프로세스이다. 이론에 얽매이는 것은 아니지만, 게르마늄 소스로서의 더 고차의 게르만들(예컨대, 디게르만(Ge2H6))은 인-시튜 붕소 도핑 동안 게르만(GeH4)보다 더 많은 붕소를 혼입하는 것으로 여겨진다. 더 고차의 게르만들은 높은 형성 열을 갖고 화학 기상 증착 프로세스에서 더 용이하게 반응한다. 게르만들은 GeH4, Ge2H6, Ge3H8 등을 포함할 수 있다.
일부 구현들에서, 선택적 증착 프로세스는, 게르마늄 및 붕소 및/또는 갈륨의 공동-유동 동안 게르마늄 소스의 유동을 중단하는 것을 포함하는 제2 프로세스이다. 가끔의 붕소 가스 소스만의 유동은 또한 최종 게르마늄 막의 붕소 농도를 증가시킬 수 있다.
일부 구현들에서, 선택적 증착 프로세스는, 비정질 Ge:B 또는 Ge:Ga의 재결정화를 포함하는 제3 프로세스이다. 이론에 얽매이는 것은 아니지만, 과도한 붕소 수준들은 종종 게르마늄 막의 비정질화를 초래하는 것으로 여겨진다. 비정질 Ge:B는 열 또는 광학 수단을 사용하여 어닐링될 수 있다. Si 또는 SiGe 상의 Ge:B는 재결정화되지만 유전체들 상의 비-선택적 Ge:B는 재결정화되지 않도록 프로세스 윈도우들이 존재할 수 있다. 그렇다면, 유전체들 상의 비정질 Ge:B는 에칭백 프로세스를 사용하여 제거될 수 있다.
도핑된 게르마늄 층(230)의 선택적 증착은 다음 중 적어도 하나에 의해 달성될 수 있다. 제1 프로세스는 비선택적 도핑된 Ge의 에칭백을 포함한다. 에칭백은, 도핑된 게르마늄을 제2 표면(216)으로부터 제거하기 위해, 열 또는 플라즈마 환경에서의 할로겐들 또는 할로겐화물들에서 수행될 수 있다. 제2 프로세스는, 열 환경에서의, 게르마늄 소스, 붕소 또는 갈륨 소스 가스, 및 식각제 가스, 이를테면 할로겐들(예컨대, HCl) 또는 할로겐화물들의 공동-유동을 포함한다. 제3 프로세스는, 부가적인 식각제들을 수반하지 않는 게르마늄 및/또는 붕소 또는 갈륨 소스들의 공동-유동을 포함한다. 제4 프로세스는, 부가적인 식각제들을 수반하지 않는 할로겐화된 게르마늄 및/또는 할로겐화된 붕소 또는 갈륨 소스들의 공동-유동을 포함한다. 할로겐화된 소스 가스들의 예들은 GeCl4, BCl3, 및 BBr3을 포함한다.
동작(130) 동안, 도핑된 게르마늄 층(230)은 에피택셜 증착 프로세스를 사용하여 증착될 수 있다. 기판의 표면에 오염물이 없고, 이는, 기판의 표면 상에 후속하여 형성되는 에피택셜 층의 품질을 개선한다. 일 예에서, 에피택셜 증착은, 섭씨 800 도 미만의 온도에서 수행되는 선택적 에피택셜 증착 프로세스일 수 있다. 이러한 예에서, 온도는, 과열되는 경우에 왜곡되거나 확산될 수 있는 민감한 피쳐들에 대한 웨이퍼 열 비용을 제한하기 위해, 온도가 섭씨 800 도를 초과하지 않도록 설정된다.
일 구현에서, 에피택셜 층은 고온 화학 기상 증착(CVD) 프로세스를 사용하여 증착된다. 이러한 열 CVD 프로세스에서, 공정처리 가스들, 이를테면, 할로겐화된 붕소 소스들, 할로겐화된 갈륨 소스들, 붕소 소스들, 게르마늄 소스들, 식각제 가스 소스, 캐리어 가스, 또는 이들의 조합들이 에피택셜 층을 증착하는 데 사용된다. 일 구현에서, 공정처리 온도는 섭씨 800 도 아래이고, 공정처리 압력은 5 내지 600 Torr이다.
일 구현에서, 동작(130) 동안, 게르마늄 소스(예컨대, GeH4, Ge2H6, Ge3H8 등), 붕소 소스 또는 갈륨 소스, 및 임의로 캐리어 가스(예컨대, H2 및/또는 N2)가 공급된다. 붕소 소스의 유량은 약 100 sccm 내지 약 500 sccm 범위일 수 있다. 캐리어 가스의 유량은 약 1,000 sccm 내지 약 60,000 sccm 범위일 수 있다. 캐리어 가스의 유량은 약 10,000 sccm 내지 약 20,000 sccm 범위일 수 있다. 게르마늄 소스의 유량은 약 10 sccm 내지 약 500 sccm 범위일 수 있다. 게르마늄 소스의 유량은 약 50 sccm 내지 약 100 sccm 범위일 수 있다. 공정처리 챔버는 약 0.1 Torr 내지 약 200 Torr(예컨대, 약 10 Torr 내지 약 50 Torr; 약 20 Torr)의 압력으로 유지될 수 있다. 기판은 약 섭씨 400 도 내지 약 섭씨 1,000 도(예컨대, 약 섭씨 500 도 내지 약 섭씨 600 도) 범위의 온도로 유지될 수 있다. 프로세스는, 약 10 Å 내지 약 3,000 Å 범위의 두께를 갖는 도핑된 게르마늄 층을 형성하도록 수행된다. 도펀트 농도는 도핑된 게르마늄 층의 약 1 원자 퍼센트 내지 약 75 원자 퍼센트(예컨대, 약 50 원자 퍼센트 내지 약 70 원자 퍼센트, 약 65 원자 퍼센트) 범위이다.
게르마늄 소스 가스는, 약 0.1 sccm 내지 약 500 sccm(예컨대, 약 0.1 sccm 내지 약 1 sccm; 약 0.1 sccm 내지 약 10 sccm; 약 80 sccm 내지 약 200 sccm; 약 90 sccm 내지 약 150 sccm; 약 1 sccm)의 유량으로 제공될 수 있다. 게르마늄 소스 가스들은, 게르만(GeH4), 더 고차의 게르만들, 또는 염소화된 게르마늄 유도체들, 이를테면, 이염화게르마늄(GeCl2), 사염화게르마늄(GeCl4), 또는 디클로로게르만(Cl2GeH2) 중 하나 이상을 포함할 수 있다. 더 고차의 게르만들은, x가 1, 2, 3, 4 등인 실험식 GexH(2x+2)를 갖는 화합물들, 이를테면, 디게르만(Ge2H6), 트리게르만(Ge3H8), 및 테트라게르만(Ge4H10)뿐만 아니라 다른 것들을 포함한다.
붕소 소스 가스는, 약 0.1 sccm 내지 약 500 sccm(예컨대, 약 0.1 sccm 내지 약 1 sccm; 약 0.1 sccm 내지 약 10 sccm; 약 80 sccm 내지 약 200 sccm; 약 90 sccm 내지 약 150 sccm; 약 1 sccm)의 유량으로 제공될 수 있다. 붕소 소스 가스들은 적절한 붕소-함유 화합물들을 포함할 수 있다. 적절한 붕소-함유 화합물들은 디보란(B2H6), 디메틸아민 보란(DMAB 또는 [NH(CH3)2BH3]), 트리메틸보란(TMB 또는 B(CH3)3), 트리에틸보란(TEB), 이들의 조합들 및 유사한 화합물들을 포함한다.
캐리어 가스는 통상적으로 약 1 slm 내지 약 100 slm(예컨대, 약 5 slm 내지 약 80 slm; 약 10 slm 내지 약 40 slm; 약 20 slm) 범위 내의 유량으로 공정처리 챔버 내에 제공된다. 캐리어 가스들은 질소(N2), 수소(H2), 아르곤, 헬륨 또는 이들의 조합들을 포함할 수 있다. 일 구현에서, 불활성 캐리어 가스가 사용된다. 불활성 캐리어 가스는 질소, 아르곤, 헬륨 또는 이들의 조합들을 포함한다. 캐리어 가스는 증착 프로세스의 프로세스 온도 및/또는 사용되는 전구체(들)에 기반하여 선택될 수 있다.
일 구현에서, 동작(130) 후에, 기판(210)은 제2 공정처리 챔버로부터 제거되고, 동작(130)이 수행되는 제3 공정처리 챔버로 이송된다. 일 구현에서, 동작(130)은 제2 공정처리 챔버의 공정처리 구역에서 수행된다. 일 구현에서, 제1 공정처리 챔버 및 제2 공정처리 챔버 둘 모두가 클러스터 툴 상에 위치되어, 기판을 대기에 노출시키지 않으면서 (예컨대, 진공 환경에서의) 제1 공정처리 챔버로부터 제2 공정처리 챔버로의 기판의 이송을 허용한다. 일 구현에서, 동작(120) 및 동작(140)은 동일한 공정처리 챔버에서 수행된다. 일 구현에서, 동작(130) 및 동작(140)은 동일한 공정처리 챔버에서 수행된다. 일 구현에서, 동작(120), 동작(130) 및 동작(140)은 동일한 공정처리 챔버에서 수행된다.
동작(140)에서, 도 2c에 예시된 바와 같이, 기판(210)은 동작(150)에서의 부가적인 공정처리 전에 후-처리 프로세스에 노출된다. 도핑된 게르마늄 표면의 세정, 또는 도핑된 게르마늄 표면으로부터의 자연 산화물 및 다른 오염물들의 제거는, 동작(110)의 방법들 중 임의의 것에 의해 수행될 수 있다. 또한, 게르마늄 산화물이 물에 용해되므로, 액체 또는 증기 형태의 물은 Ge:B 또는 Ge:Ga의 후-처리를 위한 하나의 시약으로서 고려될 수 있다.
동작(150)에서, 기판(210)이 부가적인 공정처리에 노출된다. 부가적인 공정처리는, 예컨대, 금속 증착(예컨대, Ti 및 TiN) 및 실리사이드 형성을 포함할 수 있다.
도 3은 본 개시내용의 구현들에 따른, 도 1에 예시된 공정처리 시퀀스(100)를 완료하는 데 사용될 수 있는 공정처리 시스템(300)을 예시한다. 공정처리 시스템(300)의 일 예는, 캘리포니아 주 산타 클라라의 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 ENDURA® 시스템이다. 도 3에 도시된 바와 같이, 복수의 공정처리 챔버들(302)이 제1 이송 챔버(304)에 결합된다. 공정처리 챔버는, 전술된 프로세스들을 수행하도록 구성되는 사전-세정 챔버들, 주입 챔버, 어닐링 챔버들, 도펀트 챔버들, 및 후-처리 챔버들의 임의의 조합을 포함할 수 있다. 제1 이송 챔버(304)는 또한 제1 쌍의 통과 챔버들(306)에 결합된다. 제1 이송 챔버(304)는, 공정처리 챔버들(302)과 통과 챔버들(306) 사이에서 기판들을 이송하기 위한, 중앙에 배치된 이송 로봇(미도시)을 갖는다. 공정처리 챔버들(302)은 제2 이송 챔버(310)에 결합되며, 제2 이송 챔버(310)는, 기판의 세정(동작 120)을 위한 세정 챔버(314) 및 기판의 식각(동작 140)을 위한 식각 챔버(316)에 결합된다. 제2 이송 챔버(310)는, 로드-록 챔버들(312)의 세트와 세정 챔버(314) 또는 식각 챔버(316) 사이에서 기판들을 이송하기 위한, 중앙에 배치된 이송 로봇(미도시)을 갖는다. 세정 챔버(314)는, 어플라이드 머티어리얼스 SICONI™ 사전세정 프로세스를 수행하도록 구성될 수 있다.
팩토리 인터페이스(320)는 로드-록 챔버들(312)에 의해 제2 이송 챔버(310)에 연결된다. 팩토리 인터페이스(320)는 로드-록 챔버들(312)의 대향하는 측 상에서 하나 이상의 포드(330)에 결합된다. 포드들(330)은 전형적으로, 청정실로부터 접근가능한 전방 개방 통합 포드(FOUP)들이다.
동작 동안, 기판은 먼저, 기판 표면으로부터 탄소 또는 탄화수소들과 같은 오염물들을 제거하거나, 기판의 표면 상에 형성된 파과 산화물들을 제거하거나, 또는 둘 모두를 제거하기 위해 세정 프로세스가 수행되는 세정 챔버(314)로 이송된다. 세정 프로세스는 동작(120) 하에서 도 1에 설명된다. 그런 다음, 기판은, 동작(130) 하에서 설명된 바와 같은 증착 프로세스들이 수행되는 공정처리 챔버들(302)로 이송된다. 그런 다음, 기판은 세정 챔버(314)로 다시 이송되며, 세정 챔버(314)에서 동작(140)의 후-처리 프로세스가 이루어진다. 임의로, 기판은, 에칭백 프로세스가 수행되는 식각 챔버(316)로 이송될 수 있다.
일부 구현들에서, 3개의 동작들(120, 130 및 140) 모두가 동일한 공정처리 시스템 내에서 수행되기 때문에, 기판이 다양한 챔버들로 이송될 때 진공이 깨지지 않으며, 이는, 오염의 기회를 감소시키고, 증착되는 도핑된 게르마늄 막의 품질을 개선한다.
요약하면, 본 개시내용의 구현들 중 일부의 이점들 중 일부는, p-형 접촉 물질들에 대한 붕소-도핑된 게르마늄 및 갈륨-도핑된 게르마늄을 형성하기 위한 방법들을 제공한다. 방법들은 깨끗한 Si(1-x)Ge(x) 표면들을 제공하며, 이는 접촉 저항을 최적이게 한다. 방법들은, 유전체 물질들에 대한 선택도를 갖는 높은 도펀트 혼입을 더 제공한다. 추가로, 전-처리 프로세스들, 도핑 프로세스들, 및 후-처리 프로세스들이 동일한 공정처리 시스템 내에서 수행되기 때문에, 기판이 다양한 챔버들로 이송될 때 진공이 깨지지 않으며, 이는, 오염의 기회를 감소시키고, 증착되는 도핑된 게르마늄 막의 품질을 개선한다.
수 개의 구현들이 개시되었지만, 개시된 구현들의 사상으로부터 벗어나지 않으면서 다양한 수정들, 대안적인 구성들 및 등가물들이 사용될 수 있다는 것이 관련 기술분야의 통상의 기술자들에 의해 인지될 것이다. 부가적으로, 본 개시내용을 불필요하게 불명료하게 하는 것을 피하기 위해, 다수의 잘 알려진 프로세스들 및 요소들은 설명되지 않았다. 따라서, 위의 설명은 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안 된다.
본 개시내용, 또는 본 개시내용의 예시적인 양상들 또는 구현(들)의 요소들을 소개할 때, 단수 표현은 그 요소들 중 하나 이상이 존재한다는 것을 의미하도록 의도된다.
"포함하는", "구비하는", 및 "갖는"이란 용어들은 포괄적이도록 의도되고, 열거된 요소들 이외의 부가적인 요소들이 존재할 수 있음을 의미한다.
전술한 내용들이 본 개시내용의 구현들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 구현들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (15)

  1. 기판을 공정처리하는 방법으로서,
    노출된 실리콘-게르마늄 표면 및 노출된 유전체 표면을 갖는 기판을 전-처리 프로세스에 노출시키는 단계;
    상기 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 게르마늄 층을 선택적으로 증착하는 단계; 및
    상기 기판을 후-처리 프로세스에 노출시키는 단계를 포함하고,
    상기 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 게르마늄 층을 선택적으로 증착하는 단계는:
    게르마늄 소스 가스 및 붕소 소스 가스를 공동-유동시키는 단계;
    상기 노출된 실리콘-게르마늄 표면 및 상기 노출된 유전체 표면 상에 비정질 붕소-도핑된 게르마늄 층을 증착하기 위해, 상기 붕소 소스 가스를 계속 유동시키면서 상기 게르마늄 소스 가스의 유동을 중단하는 단계;
    상기 노출된 유전체 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층이 비정질로 남아 있는 동안 상기 노출된 실리콘-게르마늄 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층을 재결정화하기 위해, 상기 비정질 붕소-도핑된 게르마늄 층을 어닐링하는 단계; 및
    상기 노출된 유전체 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층을 식각하는 단계를 포함하는, 기판을 공정처리하는 방법.
  2. 제1항에 있어서,
    상기 전-처리 프로세스는:
    통합된 건식 세정 챔버에서의 식각 프로세스;
    열 또는 플라즈마 환경에서, 반응성 가스들에서의 인-시튜 식각 프로세스 ― 상기 반응성 가스들은 할로겐들, 수소 할로겐화물들, 또는 이들의 조합들을 포함함 ―;
    상기 노출된 실리콘-게르마늄 표면 상에 p-형 도핑된 또는 도핑되지 않은 실리콘 또는 게르마늄 층을 희생 층으로서 증착하는 것;
    상기 기판을 급속 열 어닐링 프로세스에 노출시키는 것; 및
    상기 기판을 습식-세정 프로세스에 노출시키는 것 중 적어도 하나를 포함하는, 기판을 공정처리하는 방법.
  3. 제2항에 있어서,
    상기 게르마늄 소스 가스는, 게르만(GeH4), 이염화게르마늄(GeCl2), 사염화게르마늄(GeCl4), 디클로로게르만(Cl2GeH2), 디게르만(Ge2H6), 트리게르만(Ge3H8), 테트라게르만(Ge4H10), 및 이들의 조합들로부터 선택되고,
    상기 붕소 소스 가스는, 디보란(B2H6), 디메틸아민 보란, 트리메틸보란, 트리에틸보란, 및 이들의 조합들로부터 선택되는, 기판을 공정처리하는 방법.
  4. 제3항에 있어서,
    상기 후-처리 프로세스는:
    통합된 건식 세정 챔버에서의 식각 프로세스;
    열 또는 플라즈마 환경에서, 반응성 가스들에서의 인-시튜 식각 프로세스 ― 상기 반응성 가스들은 할로겐들, 수소 할로겐화물들, 또는 이들의 조합들을 포함함 ―;
    상기 기판을 급속 열 어닐링 프로세스에 노출시키는 것; 및
    상기 기판을 습식-세정 프로세스에 노출시키는 것 중 적어도 하나를 포함하는, 기판을 공정처리하는 방법.
  5. 제4항에 있어서,
    상기 전-처리 프로세스, 상기 붕소-도핑된 게르마늄 층을 선택적으로 증착하는 단계, 및 상기 후-처리 프로세스는 상기 기판을 대기에 노출시키지 않으면서 수행되는, 기판을 공정처리하는 방법.
  6. 기판을 공정처리하는 방법으로서,
    노출된 실리콘-게르마늄 표면 및 노출된 유전체 표면을 갖는 기판을 전-처리 프로세스에 노출시키는 단계 ― 상기 전-처리 프로세스는 상기 기판을 NF3 및 NH3 플라즈마 부산물에 동시 노출시키는 단계를 포함함 ―;
    상기 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 게르마늄 층을 선택적으로 증착하는 단계 ― 상기 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 게르마늄 층을 선택적으로 증착하는 단계는:
    게르마늄 소스 가스 및 붕소 소스 가스를 공동-유동시키는 단계;
    상기 노출된 실리콘-게르마늄 표면 및 상기 노출된 유전체 표면 상에 비정질 붕소-도핑된 게르마늄 층을 증착하기 위해, 상기 붕소 소스 가스를 계속 유동시키면서 상기 게르마늄 소스 가스의 유동을 중단하는 단계;
    상기 노출된 유전체 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층이 비정질로 남아 있는 동안 상기 노출된 실리콘-게르마늄 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층을 재결정화하기 위해, 상기 비정질 붕소-도핑된 게르마늄 층을 어닐링하는 단계; 및
    상기 노출된 유전체 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층을 식각하는 단계를 포함함 ―; 및
    상기 기판을 후-처리 프로세스에 노출시키는 단계를 포함하는, 기판을 공정처리하는 방법.
  7. 제6항에 있어서,
    상기 게르마늄 소스 가스는, 게르만(GeH4), 이염화게르마늄(GeCl2), 사염화게르마늄(GeCl4), 디클로로게르만(Cl2GeH2), 디게르만(Ge2H6), 트리게르만(Ge3H8), 테트라게르만(Ge4H10), 및 이들의 조합들로부터 선택되는, 기판을 공정처리하는 방법.
  8. 제7항에 있어서,
    상기 붕소 소스 가스는, 디보란(B2H6), 디메틸아민 보란, 트리메틸보란, 트리에틸보란, 및 이들의 조합들로부터 선택되는, 기판을 공정처리하는 방법.
  9. 제6항에 있어서,
    상기 게르마늄 소스 가스 및 붕소 소스 가스를 공동-유동시키는 단계는:
    0.1 sccm 내지 1 sccm의 유량으로 상기 게르마늄 소스 가스를 유동시키는 단계; 및
    1 sccm 내지 10 sccm의 유량으로 상기 붕소 소스 가스를 유동시키는 단계를 포함하는, 기판을 공정처리하는 방법.
  10. 기판을 공정처리하는 방법으로서,
    노출된 실리콘-게르마늄 표면 및 노출된 유전체 표면을 갖는 기판을 전-처리 프로세스에 노출시키는 단계 ― 상기 전-처리 프로세스는:
    상기 노출된 실리콘-게르마늄 표면 상에 도핑된 또는 도핑되지 않은 실리콘-게르마늄 희생 층을 증착하는 단계; 및
    상기 희생 층을 제거하고 깨끗한 실리콘-게르마늄 표면을 노출시키기 위해 상기 희생 층을 식각제에 노출시키는 단계를 포함함 ―;
    상기 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 게르마늄 층을 선택적으로 증착하는 단계 ― 상기 노출된 실리콘-게르마늄 표면 상에 붕소-도핑된 게르마늄 층을 선택적으로 증착하는 단계는:
    게르마늄 소스 가스 및 붕소 소스 가스를 공동-유동시키는 단계;
    상기 노출된 실리콘-게르마늄 표면 및 상기 노출된 유전체 표면 상에 비정질 붕소-도핑된 게르마늄 층을 증착하기 위해, 상기 붕소 소스 가스를 계속 유동시키면서 상기 게르마늄 소스 가스의 유동을 중단하는 단계;
    상기 노출된 유전체 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층이 비정질로 남아 있는 동안 상기 노출된 실리콘-게르마늄 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층을 재결정화하기 위해, 상기 비정질 붕소-도핑된 게르마늄 층을 어닐링하는 단계; 및
    상기 노출된 유전체 표면 상에 형성된 상기 비정질 붕소-도핑된 게르마늄 층을 식각하는 단계를 포함함 ―; 및
    상기 기판을 후-처리 프로세스에 노출시키는 단계를 포함하는, 기판을 공정처리하는 방법.
  11. 제10항에 있어서,
    상기 게르마늄 소스 가스 및 붕소 소스 가스를 공동-유동시키는 단계는:
    0.1 sccm 내지 1 sccm의 유량으로 상기 게르마늄 소스 가스를 유동시키는 단계; 및
    1 sccm 내지 10 sccm의 유량으로 상기 붕소 소스 가스를 유동시키는 단계를 포함하는, 기판을 공정처리하는 방법.
  12. 제10항에 있어서,
    상기 전-처리 프로세스, 상기 붕소-도핑된 게르마늄 층을 선택적으로 증착하는 단계, 및 상기 후-처리 프로세스는 상기 기판을 대기에 노출시키지 않으면서 수행되는, 기판을 공정처리하는 방법.
  13. 제10항에 있어서,
    상기 게르마늄 소스 가스는, 게르만(GeH4), 이염화게르마늄(GeCl2), 사염화게르마늄(GeCl4), 디클로로게르만(Cl2GeH2), 디게르만(Ge2H6), 트리게르만(Ge3H8), 테트라게르만(Ge4H10), 및 이들의 조합들로부터 선택되는, 기판을 공정처리하는 방법.
  14. 제13항에 있어서,
    상기 붕소 소스 가스는, 디보란(B2H6), 디메틸아민 보란, 트리메틸보란, 트리에틸보란, 및 이들의 조합들로부터 선택되는, 기판을 공정처리하는 방법.
  15. 제10항에 있어서,
    상기 후-처리 프로세스는:
    통합된 건식 세정 챔버에서의 식각 프로세스;
    열 또는 플라즈마 환경에서, 반응성 가스들에서의 인-시튜 식각 프로세스 ― 상기 반응성 가스들은 할로겐들, 수소 할로겐화물들, 또는 이들의 조합들을 포함함 ―;
    상기 기판을 급속 열 어닐링 프로세스에 노출시키는 것; 및
    상기 기판을 습식-세정 프로세스에 노출시키는 것 중 적어도 하나를 포함하는, 기판을 공정처리하는 방법.
KR1020197010832A 2016-09-19 2017-01-27 도핑된 게르마늄 형성 방법 KR102253546B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662396635P 2016-09-19 2016-09-19
US62/396,635 2016-09-19
PCT/US2017/015368 WO2018052478A2 (en) 2016-09-19 2017-01-27 Method of doped germanium formation

Publications (2)

Publication Number Publication Date
KR20190042758A KR20190042758A (ko) 2019-04-24
KR102253546B1 true KR102253546B1 (ko) 2021-05-18

Family

ID=61617591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197010832A KR102253546B1 (ko) 2016-09-19 2017-01-27 도핑된 게르마늄 형성 방법

Country Status (4)

Country Link
US (1) US9966438B2 (ko)
KR (1) KR102253546B1 (ko)
TW (1) TWI673772B (ko)
WO (1) WO2018052478A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020009742A1 (en) 2018-07-05 2020-01-09 Applied Materials, Inc. Silicide film nucleation
US10937654B2 (en) * 2019-01-24 2021-03-02 Micron Technology, Inc. Methods of doping a silicon-containing material and methods of forming a semiconductor device
US20200283896A1 (en) * 2019-03-08 2020-09-10 Applied Materials, Inc. Methods for low temperature silicide formation
CN111785792B (zh) * 2019-04-04 2022-07-01 上海新微技术研发中心有限公司 一种锗铅合金材料的制备方法
TW202208659A (zh) * 2020-06-16 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積含硼之矽鍺層的方法
TW202235670A (zh) * 2020-12-18 2022-09-16 美商應用材料股份有限公司 硼膜的沉積

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985634A (zh) 2013-02-08 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种pmos晶体管的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137414A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体薄膜の製造方法
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
US6410090B1 (en) 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
KR100295022B1 (ko) * 1999-05-21 2001-07-12 양계모 질화물 반도체 제조방법
US20100120235A1 (en) 2008-11-13 2010-05-13 Applied Materials, Inc. Methods for forming silicon germanium layers
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
JP2009043866A (ja) 2007-08-08 2009-02-26 Nec Electronics Corp 半導体装置およびその製造方法
US8501600B2 (en) 2010-09-27 2013-08-06 Applied Materials, Inc. Methods for depositing germanium-containing layers
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US20130183814A1 (en) 2012-01-13 2013-07-18 Applied Materials, Inc. Method of depositing a silicon germanium tin layer on a substrate
US9082684B2 (en) 2012-04-02 2015-07-14 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation
US8647439B2 (en) 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
US20130320429A1 (en) 2012-05-31 2013-12-05 Asm Ip Holding B.V. Processes and structures for dopant profile control in epitaxial trench fill
US9349864B1 (en) * 2015-08-14 2016-05-24 GlobalFoundries, Inc. Methods for selectively forming a layer of increased dopant concentration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985634A (zh) 2013-02-08 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种pmos晶体管的制造方法

Also Published As

Publication number Publication date
KR20190042758A (ko) 2019-04-24
US9966438B2 (en) 2018-05-08
TW201822255A (zh) 2018-06-16
US20180083104A1 (en) 2018-03-22
WO2018052478A2 (en) 2018-03-22
TWI673772B (zh) 2019-10-01
WO2018052478A3 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
KR102253546B1 (ko) 도핑된 게르마늄 형성 방법
US10483355B2 (en) Forming non-line-of-sight source drain extension in an NMOS FINFET using n-doped selective epitaxial growth
WO2012036963A2 (en) Integrated platform for in-situ doping and activation of substrates
TWI756583B (zh) 用於製造具有減少的接觸電阻的半導體元件的方法
US11309404B2 (en) Integrated CMOS source drain formation with advanced control
US11164767B2 (en) Integrated system for semiconductor process
US20200144397A1 (en) Methods and apparatus for silicon-germanium pre-clean
JP7288432B2 (ja) 共形ドーパント膜堆積を使用した、３ｄ構造体の共形ハロゲンドーピング
KR102259187B1 (ko) 콘택 집적 및 선택적 실리사이드 형성 방법들
TWI821319B (zh) 利用先進控制方式的整合cmos源極汲極形成

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant