TWI419204B - 選擇性沈積 - Google Patents

選擇性沈積 Download PDF

Info

Publication number
TWI419204B
TWI419204B TW096109411A TW96109411A TWI419204B TW I419204 B TWI419204 B TW I419204B TW 096109411 A TW096109411 A TW 096109411A TW 96109411 A TW96109411 A TW 96109411A TW I419204 B TWI419204 B TW I419204B
Authority
TW
Taiwan
Prior art keywords
gas
substrate
deposition
sccm
halogen
Prior art date
Application number
TW096109411A
Other languages
English (en)
Other versions
TW200802547A (en
Inventor
David K Carlson
Satheesh Kuppurao
Errol Antonio C Sanchez
Howard Beckford
Yihwan Kim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200802547A publication Critical patent/TW200802547A/zh
Application granted granted Critical
Publication of TWI419204B publication Critical patent/TWI419204B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Description

選擇性沉積
本發明之實施例係有關於電子生產製程和元件之領域，更明確地說，係有關於在形成電子元件時沉積含矽薄膜之方法。
在生產較小之電晶體時，製造超淺源極/汲極接面變得日益困難。次100奈米CMOS(互補式金屬氧化物半導體)元件需要深度低於30奈米之接面。選擇性磊晶沉積通常用來在該等接面中形成包含矽材料(例如矽、鍺化矽和碳化矽)之磊晶層。選擇性磊晶沉積使磊晶層可以在矽溝渠(silicon moats)上而不在介電區域上成長。選擇性磊晶可用在半導體元件中，例如升高之源極/汲極、源極/汲極延伸、接觸插塞(contact plugs)或雙極元件之基底層沉積。
選擇性磊晶製程包含一沉積反應和一蝕刻反應。沉積及蝕刻反應以相當不同的反應速率在一磊晶層和一多晶層上同時發生。在沉積製程期間，磊晶層在一單晶表面上形成，同時一多晶層沉積在至少一第二層上，例如既存之多晶層或非晶層。但是，所沉積之多晶層係以比該磊晶層快之速率蝕刻。因此，藉由改變蝕刻氣體濃度，淨選擇製程會造成磊晶材料之沉積以及有限的，或沒有，多晶材料之沉積。例如，選擇性磊晶製程可造成含矽材料之磊晶層形成在單晶矽表面上，而沒有沉積遺留在間隙壁上。
含矽材料之選擇性磊晶沉積在升高之源極/汲極和源極/汲極延伸特徵形成期間是一種有用技術，例如，在含矽MOSFET(金屬氧化物半導體場效電晶體)元件形成期間。源極/汲極延伸特徵係藉由蝕刻矽表面來製造，以製出凹陷之源極/汲極特徵並且隨後以選擇性成長之磊晶層填充蝕刻表面，例如鍺化矽(SiGe)材料。選擇性磊晶使原位摻雜能夠幾乎完全活化掺質，因此可省略後退火(post annealing)製程。所以，可利用矽蝕刻和選擇性磊晶精確地界定接面深度。另一方面，超淺源極/汲極接面會不可避免地造成串聯電阻的增加。此外，矽化物形成期間之接面消耗(junction consumption)更進一步地增加串聯電阻。為了補償接面消耗，將升高之源極/汲極磊晶地且選擇性地成長在該接面上。通常，該升高之源極/汲極係未摻雜的矽。
但是，目前的選擇性磊晶製程有一些缺點。為了在現今磊晶製程期間保持選擇性，必須在整個沉積製程期間控制並調整前驅物化學濃度以及反應溫度。如果沒有提供足夠的矽前驅物，則蝕刻反應可能會主導而使整個製程速度減緩。此外，可能會發生有害的基材特徵過蝕刻。如果沒有提供足夠的蝕刻劑前驅物，則沉積反應可能會主導而降低在基材表面上形成單晶和多晶材料之選擇性。另外，目前的選擇性磊晶製程通常需要高反應溫度，例如約800℃、1000℃或更高。在生產製程期間並不偏好使用此高溫，因為熱預算考量及可能發生的無法控制之基材表面之氮化反應。
因此，需要一種用來選擇性地且磊晶地沉積擁有選擇的掺質之矽和含矽化合物之製程。此外，該製程應該是多方適用的，以形成具有不同元素濃度之含矽化合物，同時具有快速的沉積速率。
本發明提供一種在基材上磊晶沉積一層的方法。一種在基材表面上磊晶形成含矽材料之方法，使用含鹵素氣體透過製程反應室溫度及壓力的調整來做為蝕刻氣體以及載氣。使用氯化氫做為該含鹵素氣體是有利的，因為可藉由調整該反應室壓力輕易地將氯化氫從載氣轉換為蝕刻氣體。
在一第一實施例中，揭示一種在基材表面上磊晶形成含矽材料之方法。該方法包含將擁有一單晶表面及至少一第二表面之基材設置在一製程反應室內。該第二表面可以是非晶表面、多晶表面或其組合。將該基材暴露在沉積氣體下以在該單晶表面上沉積一磊晶層，並且在該第二表面上沉積一多晶層。該沉積氣體擁有矽來源及包含一含鹵素化合物之載氣。隨後將該基材暴露在一蝕刻氣體中以蝕刻該多晶層和該磊晶層。該多晶層的蝕刻速率比該磊晶層快。
根據該第一實施例之一觀點，該含鹵素化合物包含氯化氫，並且在沉積期間氯化氫係用來做為載氣以及蝕刻氣體。
根據該第一實施例之另一觀點，在沉積期間含鹵素氣體係用來做為載氣，但使用含有氯化的碳氫化合物之蝕刻氣體。
在一第二實施例中，揭示一種在設置於一製程反應室內的基材上磊晶形成一含矽材料之方法。該基材包含一單晶表面，以及係選自非晶表面、多晶表面及其組合之第二表面。該方法包含將進入該製程反應室之含鹵素氣體流控制在一第一流速，以在該單晶表面上沉積一磊晶層並且在該第二表面上沉積一多晶層，以及將進入該製程反應室之含鹵素氣體流控制在一第二流速，以蝕刻該多晶層和該磊晶層。
在一實施例中，描述一種在基材表面上磊晶形成含矽材料之方法，其包含將具有一單晶表面和至少一第二表面，例如非晶表面或多晶表面，之基材安置於一製程反應室內。使該基材暴露在一沉積氣體下，以在該單晶表面上形成一磊晶層並在該第二表面上形成一多晶層。該沉積氣體較佳地含有一矽來源和至少一第二元素來源，例如鍺來源、碳來源或其組合物。之後，該方法進一步提供將該基材暴露在一蝕刻劑氣體下，以使該多晶層之蝕刻速率比該磊晶層快之方式蝕刻該多晶層和該磊晶層。該方法進一步包含一沉積週期，其在形成具有預定厚度之含矽材料期間連續重複該基材在沉積和蝕刻劑氣體中之暴露。在本實施例之一範例中，該方法進一步提供將基材暴露在含有氯氣之蝕刻劑氣體下。
在本實施例之一範例中，該方法提供將具有一單晶表面和一第二表面之基材安置於一製程反應室內。該製程反應室係經加熱至約500℃至約750℃範圍內之溫度。在該單晶表面上沉積一磊晶層和在該第二表面上沉積該多晶層時，該基材係經暴露在一沉積氣體中。該沉積氣體含有一矽來源和一惰性載氣，以在該單晶表面上沉積一磊晶層並在該第二表面上沉積一多晶層。之後，本方法進一步提供將該基材暴露在含有一蝕刻劑和該惰性載氣之蝕刻劑氣體中，並以比蝕刻該磊晶層快之速率蝕刻該多晶層。在其他實例中，該沉積氣體可包含矽來源及第二化合物來源或掺質化合物，其可包含硼、砷、磷、鋁、鎵、鍺、碳或其組合物。
在另一實施例中，描述一種在基材表面上磊晶形成含矽材料之方法，其包含將具有一單晶表面和至少一第二表面，例如非晶表面或多晶表面，之基材安置於一製程反應室內。使該基材暴露在一沉積氣體下，以在該單晶表面上形成一磊晶層並在該第二表面上形成一多晶層。該方法進一步包含使該基材暴露在一第二沉積氣體下，以在該第一磊晶層上沉積一第二磊晶層並在該第一多晶層上沉積一第二多晶層。該第二沉積氣體可包含硼、砷、磷、鋁、鎵、鍺、碳或其組合物。之後，該方法進一步提供將該基材暴露在一蝕刻劑氣體下，以使該第一和第二多晶層之蝕刻速率比該第一和第二磊晶層快之方式蝕刻。該方法進一步提供一沉積週期，其包含在形成具有預定厚度之含矽材料期間重複該基材在沉積和蝕刻劑氣體中之暴露。
在另一實施例中，提供一種在基材表面上磊晶形成含矽材料之方法，其包含將具有一單晶表面和至少一第二表面之基材安置於一製程反應室內，並使該基材暴露在一沉積氣體下，以在該單晶表面上形成一磊晶層並在該第二表面上形成一多晶層。接著將該基材暴露在含有氯之蝕刻劑氣體中，以比蝕刻該磊晶層快之速率蝕刻該多晶層。在一實施例中，一沉積週期包含將該基材依序暴露在該沉積氣體和該蝕刻氣體中，並且執行多個週期以在該基材上形成含矽材料。該第二表面可包含非晶表面、多晶表面或其組合，而該沉積氣體包含矽來源及至少一種第二元素來源，其包含鍺來源、碳來源或其組合物。在一實例中，該沉積氣體包含矽來源和鍺來源。在另一實例中，該沉積氣體包含矽來源和碳來源。在另一實例中，該沉積氣體包含矽來源、鍺來源及碳來源。
本發明之實施例提供在電子元件製造期間，於基材之單晶表面上選擇地且磊晶地沉積含矽材料之製程。將含有單晶表面(例如矽或鍺化矽)及至少一第二表面，例如非晶表面及/或多晶表面(例如氧化物或氮化物)，之經圖案化之基材暴露在一磊晶製程下，以在該單晶表面上形成一磊晶層，同時在該等第二表面上形成有限的或不形成多晶層。該磊晶製程，也稱為交替氣體供應(AGS)製程，包含重複一沉積製程和一蝕刻製程所組成之週期直到長成預期之磊晶層厚度為止。
該沉積製程包含將該基材表面暴露在含有至少一矽來源和一載氣之沉積氣體中。該沉積氣體也可包含鍺來源或碳來源，以及掺質來源。在沉積製程期間，一磊晶層係經形成在該基材之單晶表面上，而一多晶層則形成在第二表面上，例如非晶及/或多晶表面。接著，將該基材暴露在一蝕刻氣體中。該蝕刻氣體包含一載氣和一蝕刻劑，例如氯氣或氫氣。該蝕刻氣體除去沉積製程期間沉積之含矽材料。在蝕刻製程期間，該多晶層以比該磊晶層快之速率移除。因此，該沉積和蝕刻製程之淨效果形成在單晶表面上磊晶成長之含矽材料，同時最小化多晶含矽材料在該等第二表面上之成長，若有的話。可依需要重複該沉積和蝕刻製程週期，以得到預期厚度之含矽材料。可利用本發明之實施例沉積之含矽材料包含矽、鍺化矽、碳化矽、碳化矽鍺、及其掺質變體。
一般來說，沉積製程可在比蝕刻反應低之溫度下執行，因為蝕刻劑通常需要高溫來活化。例如，矽烷可以在約500℃或更低的溫度下熱分解而沉積矽，而氯化氫需要約700℃或更高的活化溫度方可發揮有效蝕刻劑之作用。因此，若在一AGS製程期間使用氯化氫，則整個製程溫度會被需要用來活化該蝕刻劑之較高溫度支配。
在AGS製程之另一範例中，於該沉積及蝕刻製程期間使用一惰性氣體，例如鈍氣或氮氣，做為載氣，取代習知載氣，例如氫氣。在AGS製程期間使用惰性載氣有若干好處。其一是，惰性載氣可增加含矽材料之沉積速率。雖然在沉積製程期間可用氫氣來做為載氣，但是氫氣具有吸附該基材或與其反應而形成氫終結端面(hydrogen－terminated surfaces)之傾向。氫終結端面對磊晶成長之反應比裸矽表面慢很多。因此，惰性載氣之使用會藉由不會不利地影響沉積反應而增加沉積速率。
發現可用含鹵素氣體來做為載氣。在非常特殊的情況下，該含鹵素氣體不會蝕刻該材料。該含鹵素氣體會作用為一惰性氣體。使用該含鹵素氣體做為載氣的好處在於該含鹵素氣體可經調整而在該蝕刻階段期間做為蝕刻劑或在該沉積階段期間做為惰性載氣。該含鹵素氣體之任一種用法的調整係由溫度及壓力控制。藉由將該含鹵素氣體保持在蝕刻門限之下，該含鹵素氣體會作用為一有效的載氣。該蝕刻門限取決於所使用的特定含鹵素氣體而改變。
可使用雙原子鹵素，但其需要在低製程反應室溫度(即，低於約550℃)以及非常低的濃度下使用。使用雙原子鹵素及含鹵素氣體之混合物是可能的。較佳地，該含鹵素氣體係選自氯化氫、溴化氫、及碘化氫，使用氯化氫是最佳的。可添加微量氯氣至氯化氫內以增加蝕刻階段期間氯化氫的反應性。可添加微量的氫氣或氮氣或任何惰性氣體，例如氬氣或氦氣，以控制沉積階段氯化氫的反應性。該等具體參數包含介於約500℃和約650℃之間的製程反應室操作溫度，以及約1托耳至約100托耳的製程反應室操作壓力。使用氯化氫來取代氯氣有若干優點。氯化氫不會跟氯氣一樣強力攻擊成長中的薄膜。氯化氫更選擇性地蝕刻。相對於氯氣，使用氯化氫所形成的薄膜有較少缺陷。
在製程反應室沉積溫度下(即，介於約500℃和約650℃之間)，氯化氫蝕刻效率通常會大幅度降低。因此，就500℃－650℃的製程反應室沉積溫度而言，氯化氫作用為一惰性氣體。當在這些低製程反應室溫度下操作時，氯化氫不會有效地蝕刻。要使用氯化氫在這些低製程反應室溫度下蝕刻，必須增加壓力。
藉由在低流速(即，約60至約600 sccm)及高流速(即，約2,000至約20,000 sccm)之間調整氯化氫流，可達到交替的沉積/蝕刻循環，該沉積步驟係氯化氫流速低之無效率的蝕刻，或成長步驟。有效的蝕刻步驟在高氯化氫流速下發生。藉由調整流速，高壓蝕刻在幫浦速度鮮少改變下於低壓沉積步驟之間進行。該壓力控制並非極大的負擔。第5A－5C圖示出氯化氫流速、總反應室壓力、及來源氣體流相對於時間之比較。來源氣體係在沉積階段期間提供給該反應室。氯化氫氣體係經持續供應，但在沉積階段期間，以較低流速供應氯化氫(即，約60至約600 sccm)。沉積階段期間的總反應室壓力係約1至約100托耳。沉積階段期間可能發生小量蝕刻，但這會是極微量的。在蝕刻階段期間，關閉該來源氣體並且增加氯化氫氣流(即，約2,000至約20,000 sccm)。總反應室壓力增加至約30至約100托耳。蝕刻階段期間，不會發生沉積。沉積階段及蝕刻階段的持續時間約相等。沉積階段持續約5至約25秒，而蝕刻階段持續約10至約30秒。該來源氣體可含有矽、鍺、碳、及其組合物。
有時候，在低反應室沉積溫度下運作是較佳的(即，約500℃至約650℃)，但也在低反應室壓力下(即，低於約50托耳)。但是，在低壓下，氯化氫不會有效蝕刻。在低溫及低壓下添加氯氣並不是一個選擇，因為氯氣太具侵蝕性。氯化的碳氫化合物是一個具吸引力的替代方案。
根據氯化的碳氫化合物，了解到其包含一含C－Cl鍵的碳氫化合物。例示之氯化的碳氫化合物之範例包含氯烷(即，氯甲烷、二氯甲烷、氯仿、四氯化碳、氯乙烷等)、氯烯(chloroalkenes)、氯取代之苯基、以及氯炔(chloroalkynes)，例如。
為了使氯化的碳氫化合物可有效蝕刻矽基薄膜，該C－Cl鍵強度應比該Si－Cl鍵強度低，因此氯會是取代型而非填隙型(interstitial)。結合氯的碳氫化合物之性質決定可得的氯之鍵結強度。該氯化的碳氫化合物可與任何矽和碳來源氣體同時(即，共流)或交替(即，循環的沉積/蝕刻組合)使用。該氯化的碳氫化合物可在任何製程反應室溫度或壓力下使用。該氯化的碳氫化合物可以是氣體、液體、或固體，但較佳地擁有高的蒸氣壓。此外，該氯化的碳氫化合物應擁有高純度。
在上面範例中，在氯化氫於沉積階段期間被用來做為惰性載氣的製程中，該氯化的碳氫化合物係用來做為蝕刻劑。但是，在沉積階段期間，該氯化的碳氫化合物可與任何惰性載氣或背景氣體合併用來做為蝕刻劑。該氯化的碳氫化合物使蝕刻階段可在約50托耳或更低的製程反應室壓力下發生。
在本應用中，「含矽」材料、化合物、薄膜或層一詞應被理解為包含一組合物，其至少含有矽並且可含有鍺、碳、硼、砷、磷、鎵及/或鋁。其它元素，例如金屬、鹵素或氫可併入在含矽材料、化合物、薄膜或層中，通常是ppm等級之濃度。含矽材料的化合物或合金可由縮寫表示，例如Si表示矽、SiGe表示鍺化矽、SiC表示碳化矽、而SiGeC表示碳化矽鍺。縮寫並不以計量關係表示出化學式，也不表示出含矽材料之任何特定還原/氧化狀態。
第1圖示出用來沉積含矽層之磊晶製程100之一範例。製程100包含用來將圖案化之基材載入製程反應室並將製程反應室之狀態調整至預期溫度和壓力之步驟110。步驟120提供一沉積製程，以在該基材之單晶表面上形成一磊晶層，同時在該基材之非晶及/或多晶表面上形成一多晶層。在步驟130期間，該沉積製程終止。步驟140提供一蝕刻製程，以蝕刻該基材表面。較佳地，該多晶層以比該磊晶層快之速率蝕刻。該蝕刻步驟若非最小化即完全移除該多晶層，同時只移除最低限度的磊晶層部分。在步驟150期間，該蝕刻製程終止。該磊晶層及該多晶層，若存在的話，之厚度在步驟160期間決定。若達到預定之磊晶層或多晶層厚度，則磊晶製程100在步驟170終止。但是，若沒有達到預定厚度，則重複步驟120－160做為一週期直到達到預定厚度為止。
在步驟110期間將一圖案化之基材載入一製程反應室中。圖案化之基材係含有形成在該基材表面內或在其上之電子特徵之基材。該圖案化基材通常含有單晶表面和至少一非單晶之第二表面，例如多晶或非晶表面。單晶表面包含裸晶基材或通常由例如矽、鍺化矽或碳化矽之材料組成之沉積之單晶層。多晶或非晶表面可包含介電材料，例如氧化物或氮化物，明確地說是氧化矽或氮化矽，以及非晶矽表面。
磊晶製程100由在步驟110期間將含有該圖案化基材之製程反應室調整至預定溫度和壓力開始。溫度係適合特定之執行製程。在磊晶製程100期間，製程反應室係保持在一固定溫度下。但是，某些步驟可在不同溫度下執行。製程反應室係保持在從約250℃至約1,000℃範圍內之溫度下，較佳地，從約500℃至約800℃，並且更佳地，從約550℃至約750℃。執行磊晶製程100之適當溫度可取決於在步驟120和140期間用來沉積及/或蝕刻該含矽材料之特定前驅物。當使用氯化氫來做為載氣及蝕刻氣體兩者時，該製程反應室壓力在蝕刻步驟期間界定出的高壓以及沉積步驟期間界定出的低壓之間變換。
沉積製程在步驟120期間執行。圖案化基材係經暴露在沉積氣體中以在該單晶表面上形成一磊晶層，同時在該第二表面上形成一多晶層。該基材係經暴露在該沉積氣體中一段約0.5秒至約30秒之時間，較佳地，從約5秒至約25秒。該沉積製程之具體暴露時間係關於在步驟140中蝕刻製程期間之暴露時間，以及在製程中所使用之特定前驅物和溫度來決定。該基材係經暴露在沉積氣體中足夠長的時間以形成最厚之磊晶層厚度，同時形成最薄之多晶層厚度，其可在隨後之步驟140期間輕易蝕除。
該沉積氣體至少包含一矽來源和一載氣，並且可包含至少一種第二元素來源，例如鍺來源及/或碳來源。此外，該沉積氣體可進一步包含一掺質化合物以提供掺質來源，例如硼、砷、磷、鎵及/或鋁。
矽來源通常以範圍從每分鐘約5標準立方公分(sccm)至約500 sccm內之速率供給至該製程反應室中，較佳地，從約10 sccm至約300 sccm，並且更佳地，從約50 sccm至約200 sccm，例如，約100 sccm。可用於沉積氣體中以沉積含矽化合物之矽來源包含矽烷、鹵化矽烷和有機矽烷。矽烷包含矽烷(SiH4 )及實驗式為Six H(2X＋2) 之較長鏈矽烷，例如二矽烷(Si2 H6 )、三矽烷(Si3 H8 )、以及四矽烷(Si4 H10 )，及其他。鹵化矽烷包含實驗式為X’y Six H(2X＋2－y) 之化合物，其中X’＝氟、氯、溴或碘，例如六氯二矽烷(Si2 Cl6 )、四氯矽烷(SiCl4 )、二氯矽烷(Cl2 SiH2 )及三氯矽烷(Cl3 SiH)。有機矽烷包含實驗式為Ry Six H(2X＋2－y) 之化合物，其中R＝甲基、乙基、丙基或丁基，例如甲基矽烷((CH3 )SiH3 )、二甲基矽烷((CH3 )2 SiH2 )、乙基矽烷((CH3 CH2 )SiH3 )、甲基二矽烷((CH3 )Si2 H5 )、二甲基二矽烷((CH3 )2 Si2 H4 )及六甲基二矽烷((CH3 )6 Si2 )。已發現有機矽烷化合物在將碳併入沉積之含矽化合物內之實施例中是有利的矽來源和碳來源。較佳之矽來源包含矽烷、二氯矽烷和二矽烷。
矽來源通常連同載氣一起供給至該製程反應室內。載氣流速係從約60至約600 sccm。載氣可包含氮氣(N2 )、氫氣(H2 )、氬氣、氦氣及其組合物。氯化氫是較佳的載氣。可基於磊晶製程100期間使用之前驅物及/或製程溫度來選擇載氣。通常載氣在每一個步驟110－150期間是相同的。但是，某些實施例可在特定步驟中使用不同載氣。氯化氫可在步驟120與該矽來源以及在步驟140與該蝕刻劑一起使用來做為載氣。
在步驟120期間使用之沉積氣體也可包含至少一種第二元素來源，例如鍺來源及/或碳來源。鍺來源可連同矽來源和載氣一起加入該製程反應室中以形成含矽化合物，例如鍺化矽材料。通常以約0.1 sccm至約20 sccm範圍內之速率供給鍺來源至該製程反應室中，較佳地，從約0.5 sccm至約10 sccm，並且更佳地，從約1 sccm至約5 sccm，例如，約2 sccm。可用來沉積含矽化合物之鍺來源包含鍺烷(GeH4 )、較長鏈之鍺烷及有機鍺烷。較長鏈之鍺烷包含實驗式為Gex H(2X＋2) 之化合物，例如二鍺烷(Ge2 H6 )、三鍺烷(Ge3 H8 )、以及四鍺烷(Si4 H10 )，及其他。有機鍺烷包含例如甲基鍺烷((CH3 )GeH3 )、二甲基鍺烷((CH3 )2 GeH2 )、乙基鍺烷((CH3 CH2 )GeH3 )、甲基二鍺烷((CH3 )Ge2 H5 )、二甲基二鍺烷((CH3 )2 Ge2 H4 )及六甲基二鍺烷((CH3 )6 Ge2 )之化合物。已發現鍺烷和有機鍺烷化合物在將鍺和碳併入沉積之含矽化合物內之實施例中，也就是鍺化矽和碳化矽鍺化合物，是有利的鍺來源和碳來源。磊晶層之鍺濃度範圍從約1原子百分比(at%)至約30 at%，例如，約20 at%。鍺濃度可在磊晶層中逐漸變化，較佳地變化是在該磊晶層下半部具有比該磊晶層上半部高之濃度。
或者，可在步驟120期間連同矽來源和載氣一起添加碳來源至該製程反應室中以形成含矽化合物，例如矽碳材料。通常以約0.1 sccm至約20 sccm範圍內之速率供給碳來源至該製程反應室中，較佳地，從約0.5 sccm至約10 sccm，並且更佳地，從約1 sccm至約5 sccm，例如，約2 sccm。可用來沉積含矽化合物之碳來源包含有機矽烷、烷類、乙基、丙基和丁基之烯類及炔類。此種碳來源包含甲基矽烷((CH3 )SiH3 )、二甲基矽烷((CH3 )2 SiH2 )、乙基矽烷((CH3 CH2 )SiH3 )、甲烷(CH4 )、乙烯(C2 H4 )、乙炔(C2 H2 )、丙烷(C3 H8 )、丙烯(C3 H6 )、丁炔(C4 H6 )，及其他。磊晶層之碳濃度範圍從約200 ppm至約5 at%，較佳地，從約1 at%至約3 at%，例如1.5 at%。在一實施例中，碳濃度可在磊晶層中逐漸變化，較佳地變化是在該磊晶層下半部具有比該磊晶層上半部高之濃度。或者，可在步驟120期間連同矽來源和載氣一起添加鍺來源及碳來源兩者進入該製程反應室中以形成含矽化合物，例如矽鍺碳材料。
在步驟120期間所用之沉積氣體可進一步包含至少一種掺質化合物以提供元素掺質來源，例如硼、砷、磷、鎵或鋁。掺質提供沉積之含矽化合物若干導電特性，例如電子元件所需之在受到控制及預期的路徑中之具方向性的電子流。以特定掺質掺雜含矽化合物薄膜以達到預期導電特性。在一實例中，該含矽化合物係經掺雜為p型，例如藉由使用二硼烷以添加濃度範圍約1015 原子/立方公分至約1021 原子/立方公分之硼。在一實例中，該p型掺質之濃度至少是5x1019 原子/立方公分。在另一實例中，該p型掺質係在約1x1020 原子/立方公分至約2.5x1021 原子/立方公分範圍內。在另一實例中，該含矽化合物係經掺雜為n型，例如利用磷及/或砷掺雜至約1015 原子/立方公分至約1021 原子/立方公分之濃度範圍內。
通常以約0.1 sccm至約20 sccm範圍內之速率供給掺質來源至該製程反應室中，較佳地，從約0.5 sccm至約10 sccm，並且更佳地，從約1 sccm至約5 sccm，例如，約2 sccm。可用來做為掺質來源之含硼掺質包含硼烷和有機硼烷。硼烷包含硼烷、二硼烷(B2 H6 )、三硼烷、四硼烷和五硼烷，而烷基硼烷(alkylboranes)包含實驗式為Rx B H(3－x) 之化合物，其中R＝甲基、乙基、丙基或丁基，而x＝1、2或3。烷基硼烷包含三甲基硼烷((CH3 )3 B)、二甲基硼烷((CH3 )2 BH)、三乙基硼烷((CH3 CH2 )3 B)及二乙基硼烷((CH3 CH2 )2 BH)。掺質也可包含砷化氫(AsH3 )、磷化氫(PH3 )和烷基磷化氫，例如實驗式為Rx PH(3－x) 者，其中R＝甲基、乙基、丙基或丁基，而x＝1、2或3。烷基磷化氫包含三甲基磷化氫((CH3 )3 P)、二甲基磷化氫((CH3 )2 PH)、三乙基磷化氫((CH3 CH2 )3 P)及二乙基磷化氫((CH3 CH2 )2 PH)。鋁和鎵掺質來源可包含烷化(alkylated)及/或鹵化之衍生物，例如以實驗式Rx MX(3－x) 描述者，其中M＝鋁或鎵，R＝甲基、乙基、丙基或丁基，X＝氯或氟，而x＝1、2或3。鋁和鎵掺質來源之實例包含三甲基鋁(Me3 Al)、三乙基鋁(Et3 Al)、二甲基氯化鋁(Me2 AlCl)、氯化鋁(AlCl3 )、三甲基鎵(Me3 Ga)三乙基鎵(Et3 Ga)、二甲基氯化鎵(Me2 GaCl)、以及氯化鎵(GaCl3 )。
在步驟130期間，沉積製程終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的沉積氣體、反應副產物和其他污染物。在另一實例中，一旦沉積製程終止，步驟140之蝕刻製程立即開始，而不需要清潔及/或排空該製程反應室。
步驟140之蝕刻製程從該基材表面除去在步驟120期間沉積之含矽材料。該蝕刻製程除去磊晶或單晶材料和非晶或多晶材料兩者。沉積在基材表面上之多晶層，若有的話，係以比磊晶層快之速率移除。蝕刻製程之持續時間係與沉積製程之持續時間平衡以造成選擇性形成在該基材預期區域上之磊晶層淨沉積。因此，步驟120之沉積製程和步驟140之蝕刻製程之淨效果係在於形成選擇且磊晶成長之含矽材料，同時最小化，若有的話，多晶含矽材料之成長。
在步驟140期間，將該基材暴露在蝕刻氣體中一段範圍約10秒至約30秒內之時間。就一氯化之碳蝕刻劑而言，其可以約10 sccm至約700 sccm範圍內之速率被提供至該製程反應室中，較佳地從約50 sccm至約500 sccm，並且更佳地從約100 sccm至約400 sccm，例如，約200 sccm。就氯化氫而言，可以約2,000至約20,000 sccm的速率供應。
該蝕刻製程在步驟150期間終止。在一範例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的蝕刻氣體、反應副產物和其他污染物。在另一實例中，一旦蝕刻製程終止，步驟160立即開始，而不需要清潔及/或排空該製程反應室。
磊晶層和多晶層之厚度可在步驟160期間決定。若已達到預定厚度，則磊晶製程100在步驟170終止。但是，若未達到預定厚度，則重複步驟120－160做為一週期直到達到預定厚度為止。通常將磊晶層成長至約10埃至約2,000埃之厚度範圍，較佳地，從約100埃至約1,500埃，並且更佳地，從約400埃至約1,200埃，例如，約800埃。通常將多晶層沉積至，若有的話，從一個原子層至約500埃之厚度範圍內。該磊晶含矽層或該多晶含矽層之預期或預定厚度對於特定生產製程來說是獨有的。在一實例中，該磊晶層可達到該預定厚度，但該多晶層卻過厚。過量之多晶層可在略過步驟120和130的同時藉由重複步驟140－160進一步蝕刻。
在一範例中，如第2A－2E圖所描繪般，將源極/汲極延伸形成在MOSFET元件中，其中該含矽層係磊晶地且選擇性地沉積在該基材表面上。第2A圖描繪藉由將離子植入基材230表面而形成之源極/汲極區域232。源極/汲極區域232之區段係由形成在閘極氧化層235和間隙壁234上之閘極236橋接。為了形成源極/汲極延伸，蝕刻並濕式清潔(wet－clean)一部分的源極/汲極區域232以產生一凹陷238，如第2B圖所示者。可藉由蝕刻源極/汲極區域232之該部分前先行沉積硬光罩來避免閘極236之蝕刻。
第2C圖示出在此描述之磊晶製程之一實施例，其中一含矽磊晶層240和任意多晶層242同時且選擇性地沉積，但沒有沉積在該間隙壁234上。多晶層242係藉由調整磊晶製程100之步驟120和140中之沉積和蝕刻製程選擇性地形成在閘極236上。或者，多晶層242在磊晶層240沉積在該源極/汲極區域232上時持續從閘極236上蝕除。
在另一範例中，含矽磊晶層240和多晶層242是含鍺化矽層，其鍺濃度範圍從約1 at%至約50 at%，較佳地約24 at%或更低。含有不同量的矽和鍺之多個含鍺化矽層可經堆疊而形成元素濃度逐漸變化之含矽磊晶層240。例如，第一鍺化矽層可經沉積為具有約15 at%至約25 at%之鍺濃度範圍，而第二鍺化矽層可經沉積為具有約25 at%至約35 at%之鍺濃度範圍。
在另一實例中，含矽磊晶層240和多晶層242是含碳化矽層，其碳濃度範圍從約200 ppm至約5 at%內，較佳地約3 at%或更低，較佳地，從約1 at%至約2 at%，例如，約1.5 at%。在另一實施例中，含矽磊晶層240和多晶層242是含碳化矽鍺層，其鍺濃度範圍從約1 at%至約50 at%，較佳地約24 at%或更低，而碳濃度約在200 ppm至約5 at%，較佳地約3 at%或更低，更佳地從約1 at%至約2 at%，例如，約1.5 at%。
可以不同順序沉積含矽、鍺化矽、碳化矽或碳化矽鍺之多個層，以在該含矽磊晶層240內形成逐漸變化之元素濃度。該等含矽層係以掺質摻雜(例如硼、砷、磷、鎵或鋁)，其濃度範圍從約1x1019 原子/立方公分至約2.5x1021 原子/立方公分，較佳地，從約5x1019 原子/立方公分至約2x1020 原子/立方公分。添加至含矽材料之個別層內之掺質形成逐漸變化之掺質。例如，含矽磊晶層240係藉由沉積掺質濃度(例如硼)在約5x1019 原子/立方公分至約1x1020 原子/立方公分範圍內之第一含鍺化矽層以及沉積掺質濃度(例如硼)在約1x1020 原子/立方公分至約2x1020 原子/立方公分範圍內之第二含鍺化矽層來形成。
併入含碳化矽層及含碳化矽鍺層內之碳係直接隨著該含矽層之沉積坐落在晶格的填隙位置中。該填隙碳含量約10 at%或更少，較佳地低於約5 at%並且更佳地從約1 at%至約3 at%，例如，約2 at%。該含矽磊晶層240可經退火以將至少一部分，若非全部的填隙碳併入晶格之取代位置中。該退火製程可包含峰值退火(spike anneal)，例如快速熱退火(RTP)、雷射退火或利用氣體環境之熱退火，例如氧氣、氮氣、氫氣、氬氣、氦氣或其組合物。退火製程係在約800℃至約1,200℃之溫度下執行，較佳地，從約1,050℃至約1,100℃。退火製程可緊接在含矽層沉積後或在基材會承受之各種其他製程步驟後發生。
在下一個步驟期間，第2D圖示出一間隙壁244，一沉積在間隙壁234上之氮化物間隙壁(例如四氮化三矽)。間隙壁244通常在不同反應室中利用CVD或ALD技術沉積。因此，將該基材從用來沉積含矽磊晶層240之製程反應室移出。在兩個反應室間之傳送期間，該基材可能會暴露在周圍環境下，例如溫度、壓力或含有水和氧之大氣。在沉積該間隙壁244後，或執行其他半導體製程後(例如退火、沉積或植入)，可在沉積升高層248前先將基材暴露在周圍環境下第二次。在一實施例中，在將該基材暴露在周圍環境前先沉積沒有或具有極微量鍺(例如低於約5 at%)之磊晶層(未示出)在磊晶層240上，因為與從以大於約5 at%之鍺濃度形成之磊晶層上除去相較，原氧化物可以較輕易地從含有極微量鍺濃度之磊晶層上除去。
第2E圖描繪出另一實例，其中含有含矽材料之升高層248選擇性地且磊晶地沉積在磊晶層240(例如摻雜之鍺化矽)上。在沉積製程期間，多晶層242係進一步在閘極236上成長、沉積或蝕除。
在一較佳實施例中，升高層248係含有少量或沒有鍺或碳之磊晶沉積之矽。但是，在另一實施例中，升高層248確實含有鍺及/或碳。例如，升高層248可具有約5 at%或更少的鍺。在另一實例中，升高層248可具有約2 at%或更少的碳。也可以一掺質來摻雜該升高層248，例如硼、砷、磷、鋁或鎵。
在本製程之實施例內使用含矽化合物以沉積用於雙極元件製造(例如基極、射極、集極、射極接觸)、雙CMOS元件製造(例如基極、射極、集極、射極接觸)和CMOS元件製造(例如通道、源極/汲極、源極/汲極延伸、升高之源極/汲極、基材、應變矽(strained silicon)、絕緣層上矽及接觸插捎)之含矽層。製程之其他實施例教示含矽層之成長，其可用來做為閘極、基極接觸、集極接觸、射極接觸、升高之源極/汲極及其他用途。
本製程在MOSFET和雙極電晶體中沉積選擇的、磊晶的含矽層上是特別有用的，如第3A－3C圖所描繪般。第3A－3B圖示出一MOSFET元件上之磊晶成長之含矽化合物。該含矽化合物係沉積在該元件之源極/汲極特徵上。該含矽化合物緊黏下方層之晶格並從其成長出，並且在含矽化合物成長至預期厚度時保持此配置。第3A圖示出沉積為凹陷之源極/汲極層之含矽化合物，而第3B圖示出沉積為凹陷之源極/汲極層以及升高之源極/汲極層之含矽化合物。
該源極/汲極區312係由離子植入形成。該基材310係摻雜為n型，而該源極/汲極區312係摻雜為p型。含矽磊晶層313係選擇性地成長在該源極/汲極區312上及/或直接在基材310上。含矽磊晶層314係根據此間觀點選擇性地成長在該含矽層313上。一閘極氧化層318橋接分段的含矽層313。閘極氧化層318係由二氧化矽、氮氧化矽或氧化鉿組成。部份圍繞該閘極氧化層318的是間隙壁316，其通常係一絕緣材料，例如氮化物/氧化物堆疊(例如四氮化三矽/二氧化矽/四氮化三矽)。閘極層322(例如多晶矽)可沿著垂直側具有一保護層319，例如二氧化矽，如第3A圖所示。或者，閘極層322可具有間隙壁316和沉積在兩側上之偏移層320(例如四氮化三矽)。
在另一實例中，第3C圖描繪沉積為一雙極電晶體之基極層之含矽磊晶層334。含矽磊晶層334係利用本發明之各實施例選擇性地成長。含矽磊晶層334係沉積在先前沉積於基材330上之n型集極層332上。該電晶體進一步包含絕緣層333(例如二氧化矽或四氮化三矽)、接觸層336(例如重摻雜之多晶矽)、偏移層338(例如四氮化三矽)、以及第二絕緣層340(例如二氧化矽或四氮化三矽)。
在另一實施例中，第4圖示出一磊晶製程400，其可用來選擇性沉積含矽材料/層。磊晶製程400包含至少兩個沉積製程，接著是一蝕刻製程。該第一沉積製程包含一沉積氣體，其含有一矽來源，而該第二沉積製程包含一沉積氣體，其含有一第二元素來源，例如鍺、碳或一掺質(例如硼、砷、磷、鎵或鋁)。在磊晶製程400中使用與磊晶製程100中使用者相似的製程參數，例如溫度、壓力、流速、載氣和前驅物。
磊晶製程400包含用來將圖案化之基材載入製程反應室並將製程反應室之狀態調整至預期溫度之步驟410。步驟420提供一第一沉積製程，以在一單晶表面上形成一磊晶層，同時在第二表面上形成一多晶層，例如非晶及/或多晶表面。該磊晶層和該多晶層係由含有一矽來源之沉積氣體形成。在步驟430期間，該第一沉積製程終止。步驟440提供一第二沉積製程，以繼續在一單晶表面上成長該磊晶層，並且繼續在該第二表面上形成該多晶層。該磊晶層和該多晶層係藉由將該基材表面暴露在含有一第二元素來源之沉積氣體中進一步成長。在步驟450期間，該第二沉積製程終止。步驟460提供一蝕刻製程，以蝕刻暴露出之含矽層。該蝕刻製程若非最小化即完全移除該多晶層，同時因為每一種材料之移除速率而只移除最低限度的磊晶層部分。在步驟470期間，該蝕刻製程終止。該磊晶層及該多晶層，若存在的話，之厚度在步驟480期間決定。若達到預定厚度，則磊晶製程400在步驟490終止。但是，若任一個層沒有達到預定厚度，則重複步驟420－480做為一週期直到達到預定厚度為止。
磊晶製程400由在步驟410處將含有該圖案化基材之製程反應室調整至預定溫度開始。溫度和壓力係適合特定之執行製程。在磊晶製程400期間，製程反應室係保持在一固定溫度下。但是，某些步驟可在不同溫度下執行。製程反應室溫度係保持在約500℃至約650℃範圍內。執行磊晶製程400之適當溫度可取決於在步驟420－480期間用來沉積及/或蝕刻該含矽材料之特定前驅物。通常將該製程反應室保持在從約1托耳至約100托耳之壓力下。
該第一沉積製程在步驟420期間執行。該圖案化基材係經暴露在第一沉積氣體中以在該單晶表面上形成一磊晶層，同時在該等第二表面上形成一多晶層。該基材係經暴露在該第一沉積氣體中一段約5至約25秒之時間。該沉積製程之具體暴露時間係關於在步驟460中蝕刻製程期間之暴露時間，以及在製程中所使用之特定前驅物和溫度來決定。該基材係經暴露在該第一沉積氣體中足夠長的時間以形成最厚之磊晶層厚度，同時形成最薄之多晶層厚度，其可在隨後之步驟460期間輕易蝕除。
該第一沉積氣體至少包含一矽來源和一載氣。該第一沉積氣體也可包含第二元素來源及/或掺質化合物，但較佳地，該第二元素來源及該掺質化合物係在該第二沉積氣體中。因此，在一觀點中，該第一沉積氣體可包含一矽來源、一第二元素來源和一掺質來源。在另一觀點中，該第一沉積氣體可包含一矽來源和一第二元素來源。在又另一觀點中，該第一沉積氣體可包含一矽來源和一掺質來源。在另一實施例中，該第一沉積氣體也可包含至少一種蝕刻劑，例如氯化氫或氯氣。
矽來源通常以範圍約5 sccm至約500 sccm內之速率供給至該製程反應室中，較佳地從約10 sccm至約300 sccm，並且更佳地從約50 sccm至約200 sccm，例如，約100 sccm。較佳之矽來源包含矽烷、二氯矽烷和二矽烷。
矽來源通常是在一載氣中供給至該製程反應室內。載氣流速係約60至約600 sccm。載氣可包含氮氣(N2 )、氫氣(H2 )、氬氣、氦氣、氯化氫及其組合物。氯化氫是較佳的載氣，因為其在特定條件下作用為蝕刻劑或惰性氣體的能力。
在步驟430期間，該第一沉積製程終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的沉積氣體、反應副產物和其他污染物。在另一實例中，一旦第一沉積製程終止，步驟440之第二沉積製程立即開始，而不需要清潔及/或排空該製程反應室。
在步驟440期間使用之沉積氣體含有載氣和至少一種第二元素來源，例如鍺來源、碳來源及/或掺質化合物。或者，矽來源可包含在該第二沉積氣體中。該第二元素來源係連同該載氣一起添加至該製程反應室中，以繼續步驟420期間沉積之含矽化合物之成長。該等含矽化合物可具有由該特定第二元素來源和該第二元素來源之濃度控制之不同成分。第二元素來源通常以約0.1 sccm至約20 sccm範圍內之速率供給至該製程反應室中，較佳地從約0.5 sccm至約10 sccm，並且更佳地從約1 sccm至約5 sccm，例如，約2 sccm。鍺來源、碳來源和掺質化合物係從上面討論之前驅物選出。
在步驟450期間，該第二沉積製程終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的沉積氣體、反應副產物和其他污染物。在另一實例中，一旦第二沉積製程終止，步驟460之蝕刻製程立即開始，而不需要清潔及/或排空該製程反應室。
步驟460之蝕刻製程從該基材表面除去在步驟420和440期間沉積之材料。該蝕刻製程除去磊晶或單晶材料和非晶及/或多晶材料兩者。沉積在基材表面上之多晶層，若有的話，係以比磊晶層快之速率移除。蝕刻製程之持續時間係與兩個沉積製程之持續時間平衡。因此，步驟420和440之沉積製程和步驟460之蝕刻製程之淨效果係在於形成選擇且磊晶成長之含矽材料，同時最小化，若有的話，多晶含矽材料之成長。
在步驟460期間，將該基材暴露在蝕刻氣體中一段範圍約10秒至約30秒之時間。
該蝕刻製程在步驟470期間終止。在一實例中，可將製程反應室注滿清潔氣體或載氣及/或可利用真空幫浦將該製程反應室排空。該清潔及/或排空製程除去過量的蝕刻氣體、反應副產物和其他污染物。在另一實例中，一旦蝕刻製程終止，步驟480立即開始，而不需要清潔及/或排空該製程反應室。
磊晶層和多晶層之厚度可在步驟480期間決定。若已達到預定厚度，則磊晶製程400在步驟490終止。但是，若未達到預定厚度，則重複步驟420－480做為一週期直到達到預定厚度為止。通常將磊晶層成長至約10埃至約2,000埃之厚度範圍，較佳地從約100埃至約1,500埃，並且更佳地從約400埃至約1,200埃，例如，約800埃。通常將多晶層沉積至，若有的話，從一個原子層至約500埃之厚度範圍內。該磊晶含矽層或該多晶含矽層之預期或預定厚度對於特定生產製程來說是獨有的。在一實例中，該磊晶層可達到該預定厚度，但該多晶層卻過厚。過量之多晶層可在略過步驟420和440的同時藉由重複步驟460－480進一步蝕刻。同樣地，在其他實例中，可在進行磊晶製程400時個別略過步驟420、440和460。藉由略過步驟420、440和460，元素濃度和所沉積之含矽材料厚度可受到控制。
本發明之實施例教示在各種基材上沉積含矽化合物之製程。可在其上使用本發明實施例之基材包含，但不限於，半導體晶圓，例如結晶矽(例如Si<100>和Si<111>)、氧化矽、鍺化矽、摻雜或未摻雜之晶圓及圖案化或未圖案化之晶圓。基材具有各種構形(例如圓形、方形和矩形)及尺寸(例如外徑200毫米、外徑300毫米)。
在一實施例中，由在此所述製程所沉積之含矽化合物包含濃度範圍約0 at%至約95 at%之鍺。在另一實施例中，鍺濃度係在約1 at%至約30 at%範圍內，較佳地從約15 at%至約30 at%，例如，約20 at%。含矽化合物也包含濃度範圍約0 at%至約5 at%之碳。在其他觀點中，碳濃度係在約200 ppm至約3 at%範圍內，較佳地約1.5 at%。
鍺及/或碳之含矽化合物薄膜係由本發明之各種製程製造，並且可具有不變的、分散的或逐漸變化的元素濃度。逐漸變化之鍺化矽薄膜在美國專利第6,770,134號和美國專利申請案第10/014,466號，公開為美國專利公開案第20020174827號中揭示，兩者皆讓渡予應用材料公司，並且在此藉由引用其全文的方式併入本文中，以描述沉積逐漸變化之含矽化合物薄膜之方法。在一實例中，一矽來源(例如SiH4 )及一鍺來源(例如GeH4 )係用來選擇性地且磊晶地沉積含鍺化矽薄膜。在此實例中，矽來源和鍺來源之比例可在成長逐漸變化之薄膜時改變，以提供對元素濃度之控制，例如矽和鍺。在另一實例中，一矽來源及一碳來源(例如CH3 SiH3 )係用來選擇性地且磊晶地沉積含碳化矽薄膜。矽來源和碳來源之比例可在成長同質或逐漸變化之薄膜時改變，以提供對元素濃度之控制。在另一實例中，一矽來源、一鍺來源和一碳來源係用來選擇性地且磊晶地沉積含碳化矽鍺薄膜。矽、鍺和碳來源之比例在成長同質或逐漸變化之薄膜時獨立變化，以提供對元素濃度之控制。
由在此所述製程所形成之MOSFET元件可包含PMOS構件或NMOS構件。該PMOS構件，具有一p型通道，具有負責通道傳導(channel conduction)之電洞，而該NMOS構件，具有一n型通道，具有負責通道傳導之電子。因此，例如，例如鍺化矽之含矽材料可沉積在一凹陷區域中以形成一PMOS構件。在另一實例中，例如碳化矽之含矽薄膜可沉積在一凹陷區域中以形成一NMOS構件。在PMOS應用中使用鍺化矽有幾個原因。鍺化矽材料會比單獨的矽併入更多硼，因此可降低接面電阻。此外，基材表面處之鍺化矽/矽化物層介面具有比矽/矽化物介面低之蕭特基障壁。
此外，磊晶成長在矽上方之鍺化矽具有位於薄膜內部之壓應力，因為鍺化矽之晶格常數比矽大。該壓應力在橫向尺寸上轉移以在PMOS通道中產生壓應變並且增加電洞之遷移率。對NMOS應用而言，碳化矽可用於該等凹陷區域中以在該通道中產生張應力，因為碳化矽之晶格常數與矽類似。該張應力轉移至該通道內並且增加電子遷移率。因此，在一實施例中，第一含矽層係經形成有第一晶格應變值，而第二含矽層則經形成有第二晶格應變值。例如，在基材表面上沉積厚度約50埃至約200埃之碳化矽層，接著在該碳化矽層上沉積厚度約150埃至約1,000埃之鍺化矽層。該碳化矽層可以磊晶成長，且具有比磊晶成長在該碳化矽層上之鍺化矽層低之應變。
在此間所述實施例中，含矽化合物薄膜係藉由化學氣相沉積(CVD)製程選擇性地且磊晶地沉積。化學氣相沉積製程包含原子層沉積(ALD)製程及/或原子層磊晶(ALE)製程。化學氣相沉積包含許多技術之使用，例如電漿輔助CVD(PA－CVD)、原子層CVD(ALCVD)、有機金屬或金屬有機CVD(OMCVD或MOCVD)、雷射輔助CVD(LA－CVD)、紫外光CVD(UV－CVD)、熱鎢絲CVD(HWCVD)、減壓CVD(RP－CVD)、超高真空CVD(UHV－CVD)及其他。在一實施例中，較佳製程是使用熱CVD來磊晶成長或沉積該含矽化合物，而該含矽化合物包含矽、鍺化矽、碳化矽、碳化矽鍺、其摻雜之變體或其組合物。
本發明之製程可在ALE、CVD和ALD技術中已知之設備內執行。該設備可含有多個氣線以使沉積氣體和蝕刻氣體在進入該製程反應室前維持分離。之後，使該等氣體與加熱之其上成長有含矽化合物薄膜之基材接觸。可用來沉積含矽薄膜之硬體包含可從加州聖塔克拉拉之應用材料公司取得之Epi Centura系統和Poly Gen系統。一種ALD設備在2001年12月21號提出申請之讓渡與應用材料公司，並且標題為「ALD之氣體輸送設備及方法」之美國專利申請案第10/032.284號，公開為美國專利公開案第20030079686號中揭示，並且在此藉由引用其全文的方式併入本文中，以描述該設備。其它設備包含批次式(batch)、高溫爐管，如技術中已知者。
本發明之製程可由一電腦可讀取程式執行，其能夠執行以進行上面討論之方法。
雖然前述係針對本發明之實施例，但本發明之其他及進一步之實施例可在不背離其基本範圍下設計出，並且其範圍係由下述申請專利範圍決定。
100、400．．．磊晶製程
110、120、130、140、150、160、170、410、420、430、440、450、460、470、480、490．．．步驟
230、310、330．．．基材
232．．．源極/汲極區域
234、244、316．．．間隙壁
235、318．．．閘極氧化層
236、322．．．閘極
238．．．凹陷
240、313、314、334．．．磊晶層
242．．．多晶層
248．．．升高層
312．．．源極/汲極區
319．．．保護層
320．．．偏移層
332．．．集極層
333、340．．．絕緣層
336．．．接觸層
338．．．偏移層
因此可以詳細瞭解上述本發明之特徵的方式，即對本發明更明確的描述簡短地在前面概述過，可以藉由參考實施例來得到，其中某些在所附圖示中示出。但是需要注意的是，所附圖示只示出本發明之一般實施例，因此不應被認為係對其範圍之限制，因為本發明可允許其他等效實施例。
第1圖係一流程圖，描述在此所述之一實施例中選擇地且磊晶地沉積含矽材料之製程；第2A－2E圖示出在MOSFET內之源極/汲極延伸元件的製造技術之簡要示圖；第3A－C圖示出若干元件，其含有藉由應用在此所述之實施例之選擇地及磊晶地沉積之含矽層；第4圖係一流程圖，描述在此所述之另一實施例中選擇地且磊晶地沉積含矽材料之製程；以及第5A－5C圖係示出氟化氫流速、總壓力、及來源氣體流速相對於時間之圖示。
100．．．磊晶製程
110．．．將基材置入在預定溫度下之製程反應室中
120．．．開始沉積製程
130．．．停止沉積製程
140．．．開始蝕刻製程
150．．．停止蝕刻製程
160．．．達到預定厚度？
170．．．結束

Claims (34)

  1. 一種在一基材表面上磊晶形成一含矽材料之方法，該方法包含：將具有一單晶表面和一第二表面之一基材安置於一製程反應室內，該第二表面係選自由一非晶表面、一多晶表面及前述表面之組合所組成之群組中；將該基材暴露在一沉積氣體中，以在該單晶表面上沉積一磊晶層並在該第二表面上形成一多晶層，其中該沉積氣體包含一矽來源和含有一含鹵素化合物之一載氣，該含鹵素化合物處於足夠使該含鹵素化合物成為非反應性的條件下；以及將該基材暴露在一蝕刻氣體中，以蝕刻該多晶層和該磊晶層。
  2. 如申請專利範圍第1項所述之方法，其中該含鹵素化合物包含氯化氫、溴化氫、碘化氫、或前述化合物之組合。
  3. 如申請專利範圍第2項所述之方法，其中該含鹵素化合物包含氯化氫。
  4. 如申請專利範圍第1項所述之方法，其中該沉積氣體另外包含氯氣、氫氣、氮氣、一惰性氣體、或前述氣體之組合。
  5. 如申請專利範圍第1項所述之方法，其中該含鹵素化合物在該基材暴露在該沉積氣體中之期間係以約60sccm至約600sccm的速率流入該反應室內。
  6. 如申請專利範圍第1項所述之方法，其中該蝕刻氣體包含該含鹵素化合物，該含鹵素化合物處於足夠使該含鹵素化合物作為一蝕刻氣體的條件下。
  7. 如申請專利範圍第6項所述之方法，其中該含鹵素化合物係交替地以該基材暴露在該沉積氣體中之期間約60sccm至約600sccm的速率和該基材暴露在該蝕刻氣體中之期間約2,000sccm至約20,000sccm的速率流入該反應室。
  8. 如申請專利範圍第1項所述之方法，其中在該基材暴露在一蝕刻氣體中之期間，一反應室壓力係約30托耳至約100托耳。
  9. 如申請專利範圍第1項所述之方法，其中一沉積循環包含重複使該基材暴露在該沉積氣體及蝕刻氣體中，以形成擁有一預定厚度的一含矽材料。
  10. 如申請專利範圍第1項所述之方法，其中該沉積循環 至少重複兩次。
  11. 如申請專利範圍第1項所述之方法，其中該磊晶層包含一材料，該材料係選自由鍺化矽、碳化矽、碳化矽鍺和前述化合物之組合所組成之群組。
  12. 如申請專利範圍第1項所述之方法，其中該製程反應室溫度在該基材暴露在一沉積氣體中以及該基材暴露在一蝕刻氣體中之期間係約500℃至約650℃。
  13. 一種在一基材表面上磊晶形成一含矽材料之方法，該方法包含：將具有一單晶表面和一第二表面之一基材安置於一製程反應室內，該第二表面係選自由一非晶表面、一多晶表面及前述表面之組合所組成之群組；將該基材暴露在一沉積氣體中，以在該單晶表面上沉積一磊晶層並在該第二表面上形成一多晶層，其中該沉積氣體含有一矽來源和含有一含鹵素化合物之一載氣，該含鹵素化合物處於足夠使該含鹵素化合物成為非反應性的條件下；以及在低於約650℃之一製程反應室溫度下，將該基材暴露在一氯化的碳氫化合物蝕刻氣體中，以蝕刻該多晶層和該磊晶層。
  14. 如申請專利範圍第13項所述之方法，其中該含鹵素化合物包含氯化氫、溴化氫、碘化氫、或前述化合物之組合。
  15. 如申請專利範圍第14項所述之方法，其中該含鹵素化合物包含氯化氫。
  16. 如申請專利範圍第13項所述之方法，其中該氯化的碳氫化合物包含氯甲烷、二氯甲烷、氯仿、四氯化碳、氯乙烷、氯烯、或前述化合物之組合。
  17. 如申請專利範圍第13項所述之方法，其中該氯化的碳氫化合物係與該沉積氣體同時通入該反應室。
  18. 如申請專利範圍第13項所述之方法，其中該氯化的碳氫化合物係與該沉積氣體交替通入該反應室。
  19. 如申請專利範圍第13項所述之方法，其中該暴露該基材在該蝕刻氣體中係在約50托耳或更低的一製程反應室壓力下發生。
  20. 如申請專利範圍第13項所述之方法，其中一沉積循環包含重複使該基材暴露在該沉積氣體及蝕刻氣體中，以形 成擁有一預定厚度的一含矽材料。
  21. 如申請專利範圍第20項所述之方法，其中該沉積循環至少重複兩次。
  22. 如申請專利範圍第13項所述之方法，其中該磊晶層包含一材料，該材料係選自由鍺化矽、碳化矽、碳化矽鍺和前述化合物之組合所組成之群組。
  23. 一種在一基材表面上磊晶形成一含矽材料之方法，該方法包含：將該基材暴露在一沉積氣體中，其中該沉積氣體包含一矽來源以及氯化氫，該氯化氫處於足夠使氯化氫作為一非反應性載氣的條件下；以及使用氯化氫來進行蝕刻，該氯化氫處於足夠作為一蝕刻氣體的條件下。
  24. 如申請專利範圍第23項所述之方法，其中該沉積氣體另外包含氯氣、氫氣、氮氣、一惰性氣體、或前述氣體之組合。
  25. 如申請專利範圍第23項所述之方法，其中該氯化氫在該基材暴露在該沉積氣體中之期間係以約60sccm至約600 sccm的速率流入該反應室內。
  26. 如申請專利範圍第23項所述之方法，其中該氯化氫在該蝕刻期間係以約2,000sccm至約20,000sccm的速率流入該反應室內。
  27. 如申請專利範圍第23項所述之方法，其中該氯化氫係交替地以該基材暴露在該沉積氣體中之期間約60sccm至約600sccm的速率和該蝕刻期間約2,000sccm至約20,000sccm的速率流入該反應室。
  28. 如申請專利範圍第23項所述之方法，其中該製程反應室溫度在該基材暴露在一沉積氣體中以及在該蝕刻期間係約500℃至約650℃。
  29. 一種在安置於一製程反應室內的一基材上磊晶形成一含矽材料之方法，該基材包含一單晶表面和一第二表面，該第二表面係選自由一非晶表面、一多晶表面及前述表面之組合所組成之群組，該方法包含：將進入該製程反應室的一含鹵素氣體流控制在一第一流速，以在該單晶表面上沉積一磊晶層，並在該第二表面上沉積一多晶層，該含鹵素氣體處於足夠成為非反應性的條件下；以及 在足以蝕刻該多晶層和該磊晶層的條件下，將進入該製程反應室的一含鹵素氣體流控制在一第二流速。
  30. 如申請專利範圍第29項所述之方法，其中該第一流速下的該含鹵素氣體和該第二流速下的該含鹵素氣體是相同的。
  31. 如申請專利範圍第30項所述之方法，其中該含鹵素氣體包含氯化氫。
  32. 如申請專利範圍第31項所述之方法，其中該含鹵素氣體在該第一流速時以約60sccm至約600sccm的速率流入該反應室。
  33. 如申請專利範圍第31項所述之方法，其中該含鹵素氣體在該第二流速時以約2,000sccm至約20,000sccm的速率流入該反應室。
  34. 如申請專利範圍第29項所述之方法，其中該製程反應室溫度在該方法期間係約500℃至約650℃。
TW096109411A 2006-03-17 2007-03-19 選擇性沈積 TWI419204B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/378,101 US7560352B2 (en) 2004-12-01 2006-03-17 Selective deposition

Publications (2)

Publication Number Publication Date
TW200802547A TW200802547A (en) 2008-01-01
TWI419204B true TWI419204B (zh) 2013-12-11

Family

ID=38523167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096109411A TWI419204B (zh) 2006-03-17 2007-03-19 選擇性沈積

Country Status (6)

Country Link
US (1) US7560352B2 (zh)
JP (1) JP2009533546A (zh)
KR (1) KR101037524B1 (zh)
CN (1) CN101401202B (zh)
TW (1) TWI419204B (zh)
WO (1) WO2007109491A2 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080244A2 (en) * 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
KR20080089403A (ko) 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
WO2007112058A2 (en) * 2006-03-24 2007-10-04 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial firm formation
JP2007281038A (ja) * 2006-04-03 2007-10-25 Toshiba Corp 半導体装置
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7560350B2 (en) * 2006-04-17 2009-07-14 United Microelectronics Corp. Method for forming strained semiconductor device and method for forming source/drain region
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8029620B2 (en) 2006-07-31 2011-10-04 Applied Materials, Inc. Methods of forming carbon-containing silicon epitaxial layers
US7588980B2 (en) * 2006-07-31 2009-09-15 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
US7605407B2 (en) * 2006-09-06 2009-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Composite stressors with variable element atomic concentrations in MOS devices
KR100764058B1 (ko) * 2006-09-20 2007-10-09 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US20080138955A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of epitaxial layer containing silicon
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
US7557010B2 (en) * 2007-02-12 2009-07-07 Agere Systems Inc. Method to improve writer leakage in a SiGe bipolar device
US7833883B2 (en) * 2007-03-28 2010-11-16 Intel Corporation Precursor gas mixture for depositing an epitaxial carbon-doped silicon film
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7776698B2 (en) * 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
JP5018473B2 (ja) * 2007-12-28 2012-09-05 富士通セミコンダクター株式会社 半導体装置の製造方法
US20090269926A1 (en) * 2008-04-28 2009-10-29 International Business Machines Corporation Polygrain engineering by adding impurities in the gas phase during chemical vapor deposition of polysilicon
US8486191B2 (en) 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
CN102117741B (zh) * 2010-01-06 2013-03-13 上海华虹Nec电子有限公司 改善锗硅或锗硅碳单晶与多晶交界面形貌的方法
WO2012029661A1 (ja) * 2010-09-01 2012-03-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
CN102569082B (zh) * 2010-12-24 2015-05-20 中芯国际集成电路制造(上海)有限公司 用于制作嵌入式锗硅应变pmos器件结构的方法
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8664069B2 (en) * 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
CN103832965B (zh) * 2012-11-23 2017-02-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9564321B2 (en) * 2013-03-11 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic epitaxial deposition and etch processes
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US9099423B2 (en) 2013-07-12 2015-08-04 Asm Ip Holding B.V. Doped semiconductor films and processing
KR101846850B1 (ko) * 2013-09-30 2018-04-09 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 기판 처리 시스템 및 기록 매체
CN103556219B (zh) * 2013-10-31 2016-04-20 国家电网公司 一种碳化硅外延生长装置
WO2015099761A1 (en) * 2013-12-27 2015-07-02 Intel Corporation Selective etching for gate all around architectures
US9202812B2 (en) * 2014-03-21 2015-12-01 International Business Machines Corporation Abrupt source/drain junction formation using a diffusion facilitation layer
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
JP6269854B2 (ja) * 2014-10-31 2018-01-31 富士電機株式会社 炭化珪素エピタキシャル膜の成長方法
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
TWI812984B (zh) 2016-12-12 2023-08-21 美商應用材料股份有限公司 形成應變通道層的方法
US9923081B1 (en) 2017-04-04 2018-03-20 Applied Materials, Inc. Selective process for source and drain formation
US10256322B2 (en) 2017-04-04 2019-04-09 Applied Materials, Inc. Co-doping process for n-MOS source drain application
US10392725B2 (en) * 2017-09-19 2019-08-27 Frank Asbeck Method for depositing silicon feedstock material, silicon wafer, solar cell and PV module
US10689405B2 (en) * 2017-11-30 2020-06-23 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Titanium-containing film forming compositions for vapor deposition of titanium-containing films

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US590680A (en) * 1897-09-28 gillespie
US3675619A (en) * 1969-02-25 1972-07-11 Monsanto Co Apparatus for production of epitaxial films
NL187942C (nl) * 1980-08-18 1992-02-17 Philips Nv Zenerdiode en werkwijze ter vervaardiging daarvan.
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US5693139A (en) 1984-07-26 1997-12-02 Research Development Corporation Of Japan Growth of doped semiconductor monolayers
US5294286A (en) * 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
JPH0639357B2 (ja) * 1986-09-08 1994-05-25 新技術開発事業団 元素半導体単結晶薄膜の成長方法
US5607511A (en) 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
US5037775A (en) * 1988-11-30 1991-08-06 Mcnc Method for selectively depositing single elemental semiconductor material on substrates
JPH0824191B2 (ja) 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
EP0413982B1 (en) * 1989-07-27 1997-05-14 Junichi Nishizawa Impurity doping method with adsorbed diffusion source
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
JP2917694B2 (ja) 1992-04-02 1999-07-12 日本電気株式会社 化合物半導体気相成長方法及びその装置
JPH0750690B2 (ja) 1992-08-21 1995-05-31 日本電気株式会社 ハロゲン化物を用いる半導体結晶のエピタキシャル成長方法とその装置
US5273930A (en) 1992-09-03 1993-12-28 Motorola, Inc. Method of forming a non-selective silicon-germanium epitaxial film
JP3265042B2 (ja) * 1993-03-18 2002-03-11 東京エレクトロン株式会社 成膜方法
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
US5372860A (en) 1993-07-06 1994-12-13 Corning Incorporated Silicon device production
JPH07109573A (ja) 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
JPH0992621A (ja) * 1995-09-28 1997-04-04 Oki Electric Ind Co Ltd 半導体薄膜の選択成長方法
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US5807792A (en) * 1996-12-18 1998-09-15 Siemens Aktiengesellschaft Uniform distribution of reactants in a device layer
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6118216A (en) * 1997-06-02 2000-09-12 Osram Sylvania Inc. Lead and arsenic free borosilicate glass and lamp containing same
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
US6287965B1 (en) * 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
KR100261017B1 (ko) * 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
US6042654A (en) * 1998-01-13 2000-03-28 Applied Materials, Inc. Method of cleaning CVD cold-wall chamber and exhaust lines
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6383955B1 (en) * 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6514880B2 (en) * 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
KR100652909B1 (ko) * 1998-03-06 2006-12-01 에이에스엠 아메리카, 인코포레이티드 하이 스텝 커버리지를 갖는 실리콘 증착 방법
JP4214585B2 (ja) * 1998-04-24 2009-01-28 富士ゼロックス株式会社 半導体デバイス、半導体デバイスの製造方法及び製造装置
US6025627A (en) * 1998-05-29 2000-02-15 Micron Technology, Inc. Alternate method and structure for improved floating gate tunneling devices
JP2000007337A (ja) 1998-06-12 2000-01-11 Gerest Inc タンタル薄膜およびタンタルを主体とした薄膜並びにそれらの作製方法
KR100275738B1 (ko) * 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
JP4204671B2 (ja) * 1998-09-11 2009-01-07 三菱電機株式会社 半導体装置の製造方法
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) * 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6305314B1 (en) 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6124158A (en) * 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
FI117942B (fi) 1999-10-14 2007-04-30 Asm Int Menetelmä oksidiohutkalvojen kasvattamiseksi
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
EP1123991A3 (en) 2000-02-08 2002-11-13 Asm Japan K.K. Low dielectric constant materials and processes
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
KR100363088B1 (ko) * 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
US6458718B1 (en) 2000-04-28 2002-10-01 Asm Japan K.K. Fluorine-containing materials and processes
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
EP1292970B1 (en) * 2000-06-08 2011-09-28 Genitech Inc. Thin film forming method
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
JP5290488B2 (ja) * 2000-09-28 2013-09-18 プレジデント アンド フェロウズ オブ ハーバード カレッジ 酸化物、ケイ酸塩及びリン酸塩の気相成長
KR100378186B1 (ko) * 2000-10-19 2003-03-29 삼성전자주식회사 원자층 증착법으로 형성된 박막이 채용된 반도체 소자 및그 제조방법
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
WO2002045167A2 (en) * 2000-11-30 2002-06-06 Asm International N.V. Thin films for magnetic devices
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
KR20020049875A (ko) * 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
KR100393208B1 (ko) * 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6528374B2 (en) 2001-02-05 2003-03-04 International Business Machines Corporation Method for forming dielectric stack without interfacial layer
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
WO2002080244A2 (en) 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
US6812101B2 (en) * 2001-04-02 2004-11-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacture thereof
JP2002343790A (ja) 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
AU2002305733A1 (en) * 2001-05-30 2002-12-09 Asm America, Inc Low temperature load and bake
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
KR100430404B1 (ko) * 2001-06-02 2004-05-04 삼성전자주식회사 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US20030072884A1 (en) * 2001-10-15 2003-04-17 Applied Materials, Inc. Method of titanium and titanium nitride layer deposition
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6743681B2 (en) * 2001-11-09 2004-06-01 Micron Technology, Inc. Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US6551893B1 (en) * 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
US6773507B2 (en) * 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6696332B2 (en) * 2001-12-26 2004-02-24 Texas Instruments Incorporated Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
US6620670B2 (en) * 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
AU2003238853A1 (en) * 2002-01-25 2003-09-02 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP3914064B2 (ja) * 2002-02-28 2007-05-16 富士通株式会社 混晶膜の成長方法及び装置
US6723658B2 (en) * 2002-07-15 2004-04-20 Texas Instruments Incorporated Gate structure and method
US7105891B2 (en) * 2002-07-15 2006-09-12 Texas Instruments Incorporated Gate structure and method
US7449385B2 (en) * 2002-07-26 2008-11-11 Texas Instruments Incorporated Gate dielectric and method
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6759286B2 (en) * 2002-09-16 2004-07-06 Ajay Kumar Method of fabricating a gate structure of a field effect transistor using a hard mask
WO2004081986A2 (en) * 2003-03-12 2004-09-23 Asm America Inc. Method to planarize and reduce defect density of silicon germanium
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
WO2005046013A1 (en) * 2003-10-31 2005-05-19 Bookham Technology Plc Method for manufacturing gratings in semiconductor materials that readily oxidise
US7045432B2 (en) * 2004-02-04 2006-05-16 Freescale Semiconductor, Inc. Method for forming a semiconductor device with local semiconductor-on-insulator (SOI)
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition

Also Published As

Publication number Publication date
KR20080112298A (ko) 2008-12-24
CN101401202B (zh) 2011-09-28
WO2007109491A3 (en) 2007-12-13
US20060166414A1 (en) 2006-07-27
TW200802547A (en) 2008-01-01
CN101401202A (zh) 2009-04-01
US7560352B2 (en) 2009-07-14
KR101037524B1 (ko) 2011-05-26
WO2007109491A2 (en) 2007-09-27
JP2009533546A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
TWI419204B (zh) 選擇性沈積
TWI442457B (zh) 利用交替氣體供應之選擇性磊晶製程
US7732305B2 (en) Use of Cl2 and/or HCl during silicon epitaxial film formation
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
TWI400744B (zh) 含矽與碳磊晶層之形成
TWI442448B (zh) 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法
TWI400745B (zh) 選擇性磊晶製程控制
TWI467639B (zh) 選擇性形成碳矽磊晶層
TWI383435B (zh) 含矽磊晶層之形成
KR101170210B1 (ko) 탄소 합금된 ｓｉ 필름을 사용한 초박형 접합 형성 방법