CN114822628A - 用于动态分配的侵害者检测的设备和方法 - Google Patents

用于动态分配的侵害者检测的设备和方法 Download PDF

Info

Publication number
CN114822628A
CN114822628A CN202111476674.5A CN202111476674A CN114822628A CN 114822628 A CN114822628 A CN 114822628A CN 202111476674 A CN202111476674 A CN 202111476674A CN 114822628 A CN114822628 A CN 114822628A
Authority
CN
China
Prior art keywords
address
row
bank
aggressor
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111476674.5A
Other languages
English (en)
Inventor
S·艾亚普利迪
D·M·摩根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114822628A publication Critical patent/CN114822628A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

用于动态分配的侵害者检测的设备、系统和方法。存储器可包含跟踪对行地址及其相关联排组地址的存取模式的侵害者地址存储结构。这些可用以确定作为存取操作的部分所接收的行和排组地址是否为侵害者行和排组地址。所述侵害者行地址可用以产生用于由所述侵害者排组地址识别的排组的刷新地址。由于所述侵害者存储结构跟踪行地址和排组地址，因此其存储空间可基于对那些排组的存取模式而在排组之间动态分配。

Description

用于动态分配的侵害者检测的设备和方法
技术领域
本公开是针对用于动态分配的侵害者检测的设备和方法。
背景技术
本公开大体上涉及半导体装置，且更具体地说，涉及半导体存储器装置。具体地说，本公开涉及易失性存储器，例如动态随机存取存储器(DRAM)。信息可作为物理信号存储在存储器的个别存储器单元上(例如，电容性元件上的电荷)。存储器可以是易失性存储器，且物理信号可随时间推移衰减(其可能使存储于存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
随着存储器组件的大小减小，存储器单元的密度大大增加。对特定存储器单元或存储器单元群组的各种存取模式(通常称为攻击(attack))可导致邻近存储器单元中的数据降级速率增大。作为目标刷新操作的一部分，可识别及刷新受攻击影响的存储器单元。存储器可跟踪对各种存储器地址的存取模式以便确定它们是否在攻击中涉及。然而，跟踪对每个地址的存取可为极端存储密集的。
发明内容
在一个方面中，本公开是针对一种设备，其包括：多个存储器排组，其各自包括多个字线；侵害者存储结构，其包括多个槽，每一槽经配置以存储与所述多个字线中的一个相关联的行地址和与所述多个排组中的一个相关联的排组地址，存储逻辑电路，其经配置以接收行地址和排组地址，将所述所接收行地址和所述所接收排组地址与所述多个槽中的所存储行地址和所存储排组地址进行比较，且确定所述所接收行地址和排组地址是否为侵害者行地址和侵害者排组地址；以及多个行解码器，其各自与所述多个存储器排组中的一个相关联，其中所述多个行解码器中的所选择一个经配置以基于所述经识别侵害者行地址刷新所述相关联排组中的所述多个字线中的一或多个，且其中所述多个行解码器中的所述所选择一个是基于所述侵害者排组地址选择的。
在另一方面中，本公开是针对一种设备，其包括：地址解码器，其经配置以沿着地址总线提供行地址和相关联排组地址作为存取操作的部分；以及侵害者检测器电路，其经配置以基于所述行地址的值和所述相关联排组地址的值更新计数值，且部分地基于所述计数值确定所述行地址和所述排组地址是侵害者，且其中基于所述所确定侵害者行和排组地址产生刷新地址。
在另一方面中，本公开是针对一种方法，其包括：通过提供行地址和排组地址执行存取操作；在侵害者检测器电路处接收所述行和排组地址；部分地基于所述所接收行和排组地址与所述侵害者检测器电路中的多个所存储行和排组地址中的一个之间的匹配而确定所述所接收行和排组地址是否为侵害者行和排组地址；以及如果所述所接收行和排组地址是侵害者行和排组地址，那么基于所述所接收行地址产生刷新地址且基于所述所接收排组地址将所述刷新地址提供到排组。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的刷新控制电路的框图。
图3是根据本公开的一些实施例的存储器的一部分的框图。
图4是根据本公开的一些实施例的侵害者检测器的框图。
图5是根据本公开的一些实施例的方法的框图。
具体实施方式
以下对某些实施例的描述在本质上仅是示范性的，且决不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，以及借助于说明示出的其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
易失性存储器装置中的信息可以存储在存储器单元(例如，作为电容性元件上的电荷)中，且可以随时间推移而衰减。在存储器阵列的每一排组中，存储器单元可组织成行(字线)和列(位线)。可在逐行的基础上刷新存储器单元。为了防止由于此衰减而丢失或损坏信息，存储器可实行后台刷新过程，例如作为自刷新模式的一部分的自动刷新操作。在刷新操作期间，信息可经重写到字线以恢复其初始状态。可对序列中的存储器的字线执行自动刷新操作，使得随时间推移以快于数据降级的预期速率的速率刷新存储器的字线。
例如对存储器的特定行(例如，侵害者行)的重复存取的各种攻击模式可能由于例如行之间的电磁耦合而导致相邻行(例如，受害者行)中的衰减速率增大。重复存取的模式可称为‘行锤击(row hammer)’。这些重复存取可以是针对存储器的有意攻击的部分和/或可能归因于存储器的‘自然’存取模式。受害者行中的增加速率的衰减可能要求它们作为目标刷新操作的部分经刷新以防止信息丢失。
存储器可跟踪对不同行的存取以确定那些行是否为侵害者。侵害者检测器电路可存储行潜在侵害者地址(例如，先前存取的行地址)，且可将那些存储的行地址与当前存取行地址进行比较。存储器准确地捕捉侵害者地址的能力可部分地取决于存储器如何存储潜在侵害者地址。一些解决方案可包含用于存储用于存储器的每一排组的潜在侵害者地址的存储结构。然而，此解决方案无法随着排组数目增加而良好地缩放。此外，在逐排组基础上划分存储装置可为低效的，因为每个排组将同时受攻击是不大可能的。因此可存在增加侵害者地址存储和跟踪的效率的需要。
本公开是针对用于动态分配的侵害者检测的设备、系统和方法。存储器装置可具有侵害者地址存储结构，其在存储器的一或多个排组之间共享。存储结构的个别存储槽可在不同排组之间动态分配(例如，基于对那些排组的存取)。举例来说，存储结构可存储行地址以及其相关联排组地址。可基于所存储的行地址和排组地址确定侵害者。一旦检测到侵害者，就可基于行地址和排组地址定位和刷新其受害者。由于存储结构中的槽不是永久地指派到给定排组，因此可基于对不同排组的存取模式向那些排组动态分配空间。以此方式，如果单个排组受攻击，那么更多存储装置可用于跟踪所述攻击，即使侵害者地址存储装置可包含比排组特定解决方案中可使用的总存储空间少的总存储空间也是如此。在一些实施例中，共享的侵害者地址存储装置还可移动到存储器裸片的较远离排组的区域(例如，不在排组逻辑区中)，这可帮助减少更接近排组的释放空间。在一些实施例中，侵害者存储的共享还可允许与具有用于每一排组的单独侵害者存储的存储器装置相比减少存储器装置上的侵害者存储的总量。
图1是根据本公开的实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118示出为包含多个存储器排组。在图1的实施例中，存储器阵列118示出为包含八个存储器排组BANK0到BANK7。在其它实施例的存储器阵列118中可以包含更多或更少排组。每一存储器排组包含多个字线WL、多个位线BL和/BL，以及布置在所述多个字线WL和所述多个位线BL和/BL的相交处的多个存储器单元MC。字线WL的选择由行解码器108执行，且位线BL和/BL的选择由列解码器110执行。在图1的实施例中，行解码器108包含用于每一存储器排组的相应行解码器，且列解码器110包含用于每一存储器排组的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，且通过互补局部数据线(LIOT/B)、传输门(TG)和互补主数据线(MIOT/B)传输到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据通过互补主要数据线MIOT/B、传输门TG和互补局部数据线LIOT/B传输到感测放大器SAMP，且写入在耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可采用多个外部端子，包含：耦合到命令和地址总线以接收命令和地址的命令和地址(C/A)端子；和用于接收时钟CK和/CK的CS信号时钟端子；用于提供数据的数据端子DQ；以及用于接收供电电位VDD、VSS、VDDQ和VSSQ的供电端子。
为时钟端子供应外部时钟CK和/CK，所述外部时钟被提供到输入电路112。外部时钟可为互补的。输入电路112基于CK和/CK时钟产生内部时钟ICLK。ICLK时钟提供到命令解码器110和内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的定时操作。将内部数据时钟LCLK提供到输入/输出电路122，以对包含在输入/输出电路122中的电路的操作进行定时，例如提供到数据接收器以对写入数据的接收进行定时。
C/A端子可供应有存储器地址。经由命令/地址输入电路102将供应给C/A端子的存储器地址传送到地址解码器104。地址解码器104接收地址且将经解码的行地址XADD供应到行解码器108且将经解码的列地址YADD供应到列解码器110。地址解码器104还可供应经解码排组地址BADD，其可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的排组。可为C/A端子供应命令。命令的实例包含用于控制各种操作的定时的定时命令、用于存取存储器的存取命令，例如用于执行读取操作的读取命令和用于执行写入操作的写入命令，以及其它命令和操作。存取命令可与用以指示待存取的存储器单元的一或多个行地址XADD、列地址YADD和排组地址BADD相关联。
命令可以作为内部命令信号经由命令/地址输入电路102提供到命令解码器106。命令解码器106包含用以对内部命令信号进行解码以生成用于执行操作的各个内部信号和命令的电路。例如，命令解码器106可以提供用以选择字线的行命令信号和用以选择位线的列命令信号。
装置100可接收作为读取命令的存取命令。当接收到读取命令且及时向排组地址、行地址和列地址供应所述读取命令时，从存储器阵列118中对应于所述行地址和列地址的存储器单元读取读取数据。读取命令由命令解码器106，所述命令解码器提供内部命令，使得读取数据从存储器阵列118提供到读取/写入放大器120。读取数据经由输入/输出电路122从数据端子DQ输出到外部。
装置100可接收作为写入命令的存取命令。当接收到写入命令且及时向排组地址、行地址和列地址供应写入命令时，将供应到数据端子DQ的写入数据写入到存储器阵列118中对应于行地址和列地址的存储器单元。写入命令由命令解码器106接收，所述命令解码器提供内部命令以使得写入数据由输入/输出电路122中的数据接收器接收。还可将写入时钟提供到外部时钟端子，以用于对输入/输出电路122的数据接收器接收写入数据进行定时。写入数据经由输入/输出电路122供应到读取/写入放大器120，且通过读取/写入放大器120供应到待写入到存储器单元MC中的存储器阵列118。
装置100还可接收使其执行作为自刷新模式的部分的一或多个刷新操作的命令。在一些实施例中，自刷新模式命令可以在外部发出到存储器装置100。在一些实施例中，自刷新模式命令可由装置的部件周期性地产生。在一些实施例中，当外部信号指示自刷新进入命令时，还可激活刷新信号AREF。刷新信号AREF可以是当命令解码器106接收指示进入自刷新模式的信号时被激活的脉冲信号。刷新信号AREF可紧接在命令输入之后激活，且此后可按所要内部定时循环激活。刷新信号AREF可用于在自刷新模式期间控制刷新操作的定时。因此，刷新操作可自动继续。自刷新退出命令可以使刷新信号AREF的自动激活停止并且可以使装置100返回到闲置状态和/或恢复其它操作。
刷新信号AREF被供应到刷新控制电路116。刷新控制电路116将刷新行地址RXADD供应到行解码器108，所述行解码器可刷新由刷新行地址RXADD指示的一或多个字线WL。在一些实施例中，刷新地址RXADD可以表示单个字线。在一些实施例中，刷新地址RXADD可以表示多个字线，其可以由行解码器108顺序地或同时地刷新。在一些实施例中，由刷新地址RXADD表示的字线的数量可以从一个刷新地址到另一刷新地址而不同。刷新控制电路116可以控制刷新操作的定时，且可生成和提供刷新地址RXADD。可以控制刷新控制电路116以改变刷新地址RXADD的细节(例如，如何计算刷新地址、刷新地址的定时、地址表示的字线的数量)，或可以基于内部逻辑进行操作。
刷新控制电路116可选择性地输出目标刷新地址(例如其基于侵害者指定一或多个受害者地址)或自动刷新地址(例如来自自动刷新地址的序列)作为刷新地址RXADD。基于刷新地址RXADD的类型(且在一些实施例中，指示操作类型的再一个额外信号)，行解码器108可执行目标刷新或自动刷新操作。自动刷新地址可以来自基于刷新信号AREF的激活而提供的地址序列。刷新控制电路116可以按AREF确定的速率循环通过一连串自动刷新地址。在一些实施例中，自动刷新操作通常可以以这样的定时发生：循环自动刷新地址序列，使得对于给定字线，在自动刷新操作之间的时间中期望没有信息降级。换句话说，可执行自动刷新操作使得以快于信息衰减之预期速率的速率刷新每一字线。
刷新控制电路116还可基于存储器阵列118中附近地址(例如，对应于侵害者行的侵害者地址)的存取模式来确定目标刷新地址，其是需要刷新的地址(例如，对应于受害者行的受害者地址)。刷新控制电路116可以使用装置100的一或多个信号来计算目标刷新地址RXADD。举例来说，可基于由地址解码器提供的行地址XADD来计算刷新地址RXADD。
在一些实施例中，刷新控制电路116可对由地址解码器104沿着行地址总线提供的行地址XADD的当前值进行取样，并且基于经取样地址中的一或多个确定目标刷新地址。经取样地址可存储在刷新控制电路的数据存储单元中。当对行地址XADD进行取样时，所述行地址XADD可与数据存储单元中的所存储地址进行比较。在一些实施例中，可基于经取样地址及/或所存储地址而确定侵害者地址。举例来说，经取样地址与所存储地址之间的比较可用于更新与所存储地址相关联的计数值(例如存取计数)，且可基于计数值计算侵害者地址。接着可基于侵害者地址使用刷新地址RXADD。
虽然一般来说，本公开涉及确定侵害者和受害者字线和地址，但应理解，如本文中所使用，侵害者字线未必需要引起相邻字线中的数据降级，而受害者字线未必需要经受这种降级。刷新控制电路116可以使用一些准则来判断地址是否是侵害者地址，从而可捕获潜在的侵害者地址而非决定性地确定哪些地址正造成附近受害者的数据降级。例如，刷新控制电路116可以基于对地址的存取模式来确定潜在的侵害者地址，并且此准则可以包含一些不是侵害者的地址而错过一些是侵害者的地址。类似地，可基于预期哪些字线将受到侵害者的影响，而不是哪些字线正经历增加的数据衰减速率的决定性确定来确定受害者地址。
如本文更详细描述，刷新控制电路116可在对给定排组特定的组件与在排组之间共享的组件之间划分。刷新控制电路116的侵害者检测器部分可在一或多个排组之间为共同的，而刷新控制电路116的产生刷新地址RXADD的部分可为排组特定的。因此，可存在单个侵害者检测器部分，同时可存在多个刷新地址产生器部分(例如，每个排组一个)。在一些实施例中，这些组件可放置于保持存储器装置的物理裸片的不同部分中。图2中更详细地描述实例刷新控制电路。
向供电端子供应供电电位VDD和VSS。将供电电位VDD和VSS供应到内部电压产生器电路124。内部电压产生器电路124基于供应到供电端子的供电电位VDD和VSS产生各种内部电位VPP、VOD、VARY、VPERI等。内部电位VPP主要在行解码器108中使用，内部电位VOD和VARY主要在存储器阵列118中包含的感测放大器SAMP中使用，且内部电位VPERI在许多外围电路块中使用。
还向供电端子供应供电电位VDDQ和VSSQ。供电电位VDDQ和VSSQ供应给输入/输出电路122。在本公开的一些实施例中，供应给供电端子的供电电位VDDQ和VSSQ可为与供应给供电端子的供电电位VDD和VSS相同的电位。在本公开的另一实施例中，供应给供电端子的供电电位VDDQ和VSSQ可为与供应给供电端子的供电电位VDD和VSS不同的电位。供应到电源端子的供电电位VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122产生的供电噪声不会传播到其它电路块。
图2是根据本公开的实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路216可以包含在图1的刷新控制电路116中。展示刷新控制电路216的某些内部组件和信号以说明刷新控制电路216的操作。示出点线218表示在某些实施例中，组件中的每一个(例如，RHR状态控制电路236、刷新地址产生器234、本地侵害者存储装置238和行解码器208)可对应于存储器的特定排组，且这些组件可针对存储器的排组中的每一个重复。类似地，例如取样定时电路230和侵害者检测器232等其它组件可在排组之间共享。出于简洁起见，由于针对每一排组重复的组件可大体上彼此类似，因此仅将详细地描述共享组件与单组逐排组组件的交互。
DRAM接口226可以向地址刷新控制电路216和行解码器208提供一或多个信号。刷新控制电路216可以包含取样定时电路230、侵害者检测器电路232、行锤击刷新(RHR)状态控制电路236和刷新地址产生器234。DRAM接口226可以提供一或多个控制信号，例如刷新信号AREF和行地址XADD。刷新控制电路216基于刷新信号AREF向刷新地址RXADD提供定时，其中刷新地址中的一些是基于接收到的行地址XADD。
在一些实施例中，侵害者检测器电路232可以响应于激活取样信号ArmSample来对当前行地址XADD进行取样。侵害者检测器电路232可耦合到沿着地址总线的行地址XADD和排组地址BADD，但当存在取样信号ArmSample的激活时仅可接收(例如，处理、注意)行地址XADD和排组地址BADD的当前值。经取样地址可存储在侵害者电路232中和/或与先前存储的地址进行比较。侵害者检测器电路232可基于当前经取样行地址XADD和排组地址BADD和/或先前经取样行地址和排组地址提供匹配地址HitXADD(例如，经识别侵害者地址)。侵害者地址HitXADD可为经取样/存储行地址，且可基于连同经取样存储行地址一起经取样/存储的排组地址BADD而被引导到排组层级电路(例如，本地侵害者存储装置238)。
RHR状态控制电路236可提供信号RHR以指示应发生行锤击刷新(例如，与所识别的侵害者行相对应的受害者行的刷新)。RHR状态控制电路236还可提供内部刷新信号IREF，以指示应发生自动刷新。响应于RHR或IREF的激活，刷新地址产生器234可提供刷新地址RXADD，其可为自动刷新地址或可为与对应于存储于本地侵害者存储装置238中(或直接由侵害者检测器电路232提供)的匹配地址HitXADD的侵害者行的受害者行相对应的一或多个受害者地址。RHR状态控制电路236可响应于刷新信号AREF提供RHR和IREF的一组激活，表示对刷新信号AREF的每一激活的刷新泵的数目。行解码器208可响应于刷新地址RXADD和行锤击刷新信号RHR而执行目标刷新操作。行解码器208可基于刷新地址RXADD和内部刷新信号IREF而执行自动刷新操作。
DRAM接口226可以表示向排组的组件提供信号的一或多个组件。在一些实施例中，DRAM接口226可以表示耦合到半导体存储器装置(例如，图1的装置100)的存储器控制器。在一些实施例中，DRAM接口226可表示例如图1的命令地址输入电路102、地址解码器104和/或命令解码器106等组件。DRAM接口226可提供行地址XADD、排组地址BADD、刷新信号AREF，以及例如激活信号ACT和预充电信号PRE的存取信号。刷新信号AREF可为周期性信号，其可指示自动刷新操作何时发生。存取信号ACT和PRE可大体上连同行地址XADD和排组地址BADD一起作为存取操作的部分提供。可提供激活信号ACT以激活与相关联排组和行地址相关联的存储器的排组和行。可提供预充电信号PRE以对由所述排组和行地址指定的存储器的排组和行进行预充电。
行地址XADD可为包含多个位的信号(其可串行或并行传输)且可对应于激活的存储器排组的特定行。类似地，排组地址BADD可为对应于存储器阵列的特定排组的多位信号。行和排组地址的位数目可基于排组的数目和每一排组中的行的数目。举例来说，行地址可为17位长，而排组地址可为5位长。
在图2的实例实施例中，刷新控制电路216使用取样来监视沿着地址总线提供的地址XADD和BADD的一部分。因此，并非响应于每个地址，刷新控制电路216可对地址总线上的地址XADD和BADD的当前值进行取样，且可基于经取样地址确定哪些地址是侵害者。刷新控制电路216的取样的定时可以受提供取样信号ArmSample的取样定时电路230控制。取样定时电路230可提供取样信号ArmSample的激活，且信号ArmSample的每一激活可指示应对行地址的当前值进行取样。ArmSample的激活可以是‘脉冲’，其中ArmSample升高到高逻辑电平且接着返回到低逻辑电平。信号ArmSample的激活可以具备周期性定时、随机定时、半随机定时、伪随机定时或其组合。在其它实施例中，可不使用取样，且侵害者检测器电路232可接收沿着行地址总线的行地址XADD和排组地址BADD的每个值。
如在本文中更详细地描述，侵害者检测器电路232可基于经取样行和排组地址中的一或多个确定侵害者地址，且接着可提供经确定侵害者地址作为匹配地址HitXADD。虽然基于行和排组地址对，但在一些实施例中，匹配地址HitXADD可仅表示经识别侵害者行地址，而排组地址可用以将匹配地址HitXADD路由到合适的排组部分218。侵害者检测器电路232可包含数据存储单元(例如，若干寄存器)，其可用以存储经取样行和排组地址。当侵害者检测器电路232对行地址XADD和排组地址BADD的新值进行取样时(例如，响应于ArmSample的激活)，其可将经取样行和排组地址与存储于数据存储单元中的行/排组地址进行比较。在一些实施例中，匹配地址HitXADD可为存储在侵害者检测器电路232中的地址中的一个，所述一个地址最频繁地与经取样地址匹配。
RHR状态控制电路236可接收刷新信号AREF且提供自动刷新信号IREF和行锤击刷新信号RHR。刷新信号AREF可以周期性地产生且可以用于控制刷新操作的定时。存储器装置可以实行一连串自动刷新操作，以便周期性地刷新存储器装置的行。RHR信号可以生成以便指示装置应刷新特定目标行(例如受害者行)而非来自自动刷新地址的序列的地址。RHR状态控制电路236还可以提供内部刷新信号IREF，其可以指示应进行自动刷新操作。在一些实施例中，信号RHR及IREF可以生成使得其不会同时起作用(例如两者不同时处于高逻辑电平)。在一些实施例中，可针对每一刷新操作激活IREF，且除非RHR也在作用中，否则可执行自动刷新操作，在RHR也在作用中的情况下，改为执行目标刷新操作。
在一些实施例中，刷新控制电路216可以响应于刷新信号AREF的每次激活来执行多个刷新操作。举例来说，每次接收到刷新信号AREF时，刷新控制电路216可以通过提供N个不同的刷新地址RXADD来执行N个不同的刷新操作。每一刷新操作都可被称为‘泵’。响应于刷新信号AREF而产生的不同泵可为自动刷新和目标刷新操作的混合。举例来说，如果产生4个泵，那么两个可用于自动刷新操作且两个可用于目标刷新操作。其它实施例中可使用其它模式。在一些实施例中，目标操作和自动刷新操作的模式可在泵的不同群组之间变化。
刷新地址产生器234可接收行锤击刷新信号RHR和匹配地址HitXADD。匹配地址HitXADD可表示侵害者行。刷新地址产生器234可基于匹配地址HitXADD确定一或多个受害者行的位置，且当信号RHR指示目标刷新操作时将所述匹配地址提供为刷新地址RXADD。在一些实施例中，受害者行可包含物理上邻近于侵害者行的行(例如，HitXADD+1和HitXADD-1)。在一些实施例中，受害者行还可以包含物理上邻近于侵害者行的物理上邻近行的行(例如，HitXADD+2和HitXADD-2)。受害者行与经识别侵害者行之间的其它关系可用于其它实例中。举例来说，还可刷新+/-3、+/-4和/或其它行。
刷新地址产生器234可以基于行锤击刷新信号RHR确定刷新地址RXADD的值。在一些实施例中，当信号RHR不处于作用中时，刷新地址产生器234可提供一连串自动刷新地址中的一个。当信号RHR处于作用中时，刷新地址产生器234可提供例如受害者地址的目标刷新地址作为刷新地址RXADD。在一些实施例中，刷新地址产生器234可以对信号RHR的激活进行计数，并且相比更远离侵害者地址的受害者行(例如，HitXADD+/-2)可以更频繁地提供更靠近的受害者行(例如，HitXADD+/-1)
在一些实施例中，匹配地址HitXADD可存储于任选的本地侵害者存储装置238中。而刷新地址产生器234在一些实施例中可直接从侵害者检测器电路232检索匹配地址HitXADD。然而，例如如果侵害者检测器电路232位于存储器装置的未接近存储器排组组件218的一部分中，那么这可能导致定时困难。因此，当匹配地址HitXADD经识别时，其可存储于本地侵害者存储装置238中。侵害者检测器电路232可基于与匹配地址相关联的排组地址(例如，与匹配地址一起接收/存储的排组地址)将匹配地址HitXADD提供到适当的本地侵害者存储装置238。在一些实施例中，匹配地址HitXADD可沿着地址总线(例如，行地址总线)提供到本地侵害者存储装置238。可使用各种定时逻辑来防止与沿着地址总线的其它地址冲突。在一些实施例中，侵害者检测器电路232和本地侵害者存储装置238可由专用总线(例如，与用以作为存取操作的部分运载行地址和排组地址的地址总线不同的总线)耦合。专用总线可以串行方式、并行方式或其组合操作。
行解码器208可以基于经接收信号和地址对存储器阵列(未示出)执行一或多个操作。举例来说，响应于激活信号ACT和行地址XADD(和处于低逻辑电平的IREF和RHR)，行解码器208可以指导对指定行地址XADD进行一或多个存取操作(例如，读取操作)。响应于RHR信号起作用，行解码器208可以刷新刷新地址RXADD。
图3是根据本公开的一些实施例的存储器的一部分的框图。在一些实施例中，存储器300可表示图1的存储器102的一部分。确切地说，存储器300示出可用于论述侵害者检测器电路302的操作的某些组件。在一些实施例中，侵害者检测器电路302可包含在图2的侵害者检测器电路232中。
侵害者检测器电路302包含地址存储结构304和管理存储于地址存储结构304中的信息的存储逻辑306。地址存储结构304具有若干个别槽(例如，如图3中所图示的行)，其中的每一个存储一或多个相关联信息片段。举例来说，在图3中，地址存储结构304的每一槽保持行地址XADD、排组地址BADD和计数值Count。如本文更详细所论述，其它实施例可存储不同信息和/或可以不同方式存储信息。
存储逻辑306可表示管理地址存储结构304的内容的一或多个组件。当取样信号ArmSample由取样定时逻辑308提供时，存储逻辑306可捕捉沿着地址总线的下一行地址XADD和排组地址BADD。存储逻辑306可将接收的行和排组地址与存储于地址存储结构304中的行和排组地址进行比较。存储逻辑306可确定接收的行和排组地址是否匹配于存储的行和排组地址中的一个。
在一些实施例中，地址存储结构304可包含内容可寻址存储器(CAM)单元。每一CAM单元可存储个别信息位。举例来说，如果行地址是i位长且排组地址是j位长，那么每一槽可包含i+j个CAM单元。构成槽的地址存储部分的CAM单元可一起作用以提供匹配信号，所述匹配信号指示所接收的信息(例如，经取样行/排组地址)的所有位是否匹配于所存储信息(例如，所存储行/排组地址)的位。举例来说，每一CAM单元可提供单元匹配信号，且单元匹配信号可逻辑上组合(例如，用AND逻辑)以确定总体匹配信号。在一些实施例中，可仅在经取样排组地址的所有位匹配于所存储排组地址且与经取样排组地址相关联的经取样行地址的所有位匹配于与所存储排组地址相关联的所存储行地址的情况下提供匹配信号。
侵害者检测器302可使用基于计数的方案以确定经取样行和排组地址是否为侵害者地址。因此，如果所接收(例如，经取样)行和排组地址与所存储行和排组地址中的一个之间存在匹配，那么可改变(例如，递增)与所存储行和排组地址相关联的计数值。存储逻辑306可包含一或多个计数逻辑电路。响应于来自侵害者地址存储装置304的匹配信号，提供匹配信号的槽中的计数值可经读出，且更新(例如，递增)。
经更新计数值可通过存储逻辑306的比较器电路与阈值进行比较。基于所述比较(例如，如果经更新计数大于阈值)，存储逻辑可确定经取样排组/行地址是否为侵害者，且可提供经取样行地址作为匹配地址HitXADD和经取样排组地址BADD作为匹配地址HitBADD。如果经取样地址不是匹配地址(例如，如果计数低于阈值)，那么可将经更新计数值写回到侵害者地址存储装置304。如果经取样地址提供作为匹配地址HitXADD/HitBADD，那么计数值在写回到侵害者地址存储装置304之前可进一步改变(例如，以阈值递减，复位到例如0的初始值等)。在一些实施例中，所存储的行和排组地址一旦用以提供匹配地址HitXADD和HitBADD就可从地址存储结构304移除。
如果所接收行和排组地址与所存储行和排组地址中的任一个之间不存在匹配，那么存储逻辑306可将所接收行和排组地址存储于地址存储结构304中。存储逻辑306可确定侵害者存储结构304中是否存在开放空间(例如，当前不在使用中的槽)，且如果是，那么在开放空间中存储接收的行和排组地址。如果不存在开放空间，那么存储逻辑306可使用一或多个准则以确定是否以及在何处存储新的行和排组地址。举例来说，可更换与计数值中的最低者相关联的所存储行和排组地址。
在一些实施例中，存储逻辑306可使用不同准则用于确定哪一个地址是匹配地址HitXADD和HitBADD。举例来说，存储逻辑306可将所接收行和排组地址与所存储行和排组地址进行比较，且在存在匹配的情况下提供所接收行和排组地址作为地址HitXADD和HitBADD。在此类实施例中，侵害者存储结构304可不包含计数值。在另一实例中，存储逻辑306可提供具有最高计数值的所存储行和排组地址作为地址HitXADD和HitBADD。在其它实例实施例中可使用用于识别侵害者地址使得其可提供作为匹配地址HitXADD和HitBADD的其它方案。
匹配行和排组地址HitXADD和HitBADD分别可提供到对与排组匹配地址HitBADD相关联的排组特定的刷新电路。匹配排组地址HitBADD可用以将匹配行地址HitXADD路由到对与排组地址HitBADD相关联的排组特定的电路。
在图3的实施例中，示出三个实例排组314、324和334。每一排组与相应本地地址存储结构和地址产生器以及在图3中未图示的其它排组特定电路(例如，行解码器、RHR状态控制电路)相关联。因此，举例来说，第一排组314具有排组特定本地地址存储装置310和地址产生器312，第二排组324具有排组特定本地地址存储装置320和地址产生器322，且第三排组334具有排组特定本地地址存储装置330和地址产生器332。由于排组特定电路可大体上彼此类似，因此仅将详细地描述第一排组314和其电路。
匹配地址HitXADD可基于匹配排组地址HitBADD而存储于本地地址存储结构310、320或330中的一个中。举例来说，排组解码器(未示出)可激活地址存储结构中的一个，并且接着匹配行地址HitXADD可存储于经激活地址存储结构中。在一些实施例中，地址HitXADD和HitBADD可沿着专用总线提供。专用总线可以串行方式、并行方式或其组合操作。在一些实施例中，作为正常存取操作的部分，地址HitXADD和HitBADD可沿着运载行和排组地址(例如，XADD和BADD)的同一地址总线提供。在此类实施例中，存储器可包含管理提供地址HitXADD和HitBADD的定时以便不会干扰正常存储器操作的逻辑。
本地地址存储装置310可存储和与排组314相关联的HitBADD的值相关联的一或多个地址HitXADD。在一些实施例中，本地地址存储装置310可仅存储单个地址HitXADD。在一些实施例中，本地地址存储装置310可存储多个地址HitXADD。在其中本地地址存储装置310存储多个地址的实施例中，可使用逻辑(例如，FIFO)来管理队列。
当排组逻辑(例如，图2的RHR状态控件236)确定应当执行目标刷新操作时，存储于本地地址存储装置310中的地址HitXADD可提供到地址产生器312。地址产生器312可基于所提供的HitXADD计算一或多个刷新地址RXADD。举例来说，刷新地址RXADD可表示物理上邻近于与HitXADD相关联的字线的字线。可使用其它关系(例如，+/-2、+/-3等)。与排组314相关联的行解码器可随后刷新与刷新地址RXADD相关联的字线。
在一些实施例中，可省略本地存储装置310，侵害者检测器电路302可将地址HitXADD和HitBADD直接提供到地址产生器。
在一些实施例中，存储器300的不同组件可位于存储器芯片的不同区中。如由点线309所指示，一些组件可位于物理上接近相关联排组的‘排组区’或排组逻辑区段。举例来说，本地存储装置310和地址产生器312可位于物理上接近第一排组314的排组区中，本地存储装置320和地址产生器322可位于物理上接近第二排组324处，等等。相比之下，例如侵害者检测器302等并非排组特定的一些组件可位于存储器芯片的中央区或中央逻辑区中。举例来说，侵害者检测器302可相对远离排组中的任一个定位。在一些实施例中，侵害者检测器302可位于存储器的命令/地址垫附近(例如，图1的C/A端子附近)。将侵害者检测器302放在中心区中可为有用的，因为中心区没有排组逻辑区那么拥挤，且侵害者存储结构304可占用相对大量的空间。
在一些实施例中，与其中不存在共享侵害者检测器电路302(例如，且每一排组具有其自身的侵害者检测器电路302)的存储器装置相比，共享侵害者检测器电路302的使用可减少地址存储结构304的总大小。举例来说，共享地址存储结构304可存储N个地址，但不具有共享存储装置的存储器装置可具有在B个排组中的每一个中存储A个地址的存储结构，且所存储地址的总数目A*B可大于N(但在一些实施例中，N可大于A)。这可能是因为所存储地址的总数目A可基于排组的‘最坏情况’，而共享实施例中的数目N可基于考虑了所有排组无法同时具有最坏情况攻击(例如，由于存储器中的存取如何工作的限制)的事实的最坏情况。
因此在例如图3中示出的共享实施例中，‘最坏情况’可基于存储器的所有排组(例如，314、324、334等)可受攻击的最大速率，而不是基于任何一个排组可受攻击的速率。举例来说，存储器可具有其可经存取的最大速率。因此，如果单个排组正以相对高的速率受攻击则可排除对存储器的其它排组的存取。因此，由于地址存储结构304的槽可动态分配给不同排组，因此槽的总数目可基于此最大攻击速率，因为单个排组的最大攻击速率可防止最大攻击速率在额外排组中发生。因此，在共享实施例中，地址存储空间的总数目可小于并不使用共享侵害者检测的存储器装置中的地址存储空间的总数目。这可减少装置上用于地址存储的空间量。
图4是根据本公开的一些实施例的侵害者检测器的框图。在一些实施例中，图4的侵害者检测器400可包含于图2的侵害者检测器232中。由于侵害者检测器400可以大体上类似于图2的侵害者检测器232和/或图3的302的方式动作，因此出于简洁起见，将不再次详细地描述相对于那些图先前描述的特征、操作和组件。
侵害者检测器400使用散列电路410来操作侵害者存储结构404。在图4的实施例中，并非直接在存储结构404中存储地址XADD和BADD，侵害者存储结构可使用散列产生器410以产生散列值，所述散列值可用以标引存储结构404中的计数值。以此方式，所接收行和排组地址XADD和BADD的大量可能的值可通过较小数目的计数值来跟踪。
散列产生器410可基于行和排组地址XADD和BADD接收输入值，且可提供索引值散列(Hash)。输入值可包含第一数目的位，且索引值散列可包含小于第一数目的第二数目的位。因此，输入的多个值可与索引值散列的值相关联。索引值散列的每一值可与存储结构404中的计数值相关联。
基于散列的值，可改变(例如，递增)存储结构404中的计数中的一个。存储逻辑406可使用计数值以确定所接收行和排组地址XADD和BADD是否应当提供作为匹配地址HitXADD和HitBADD。举例来说，存储逻辑406可将改变的计数值与阈值进行比较，且如果计数值大于阈值，那么所接收行和排组地址可提供作为匹配地址。随后可改变(例如，复位、减小等)计数值。
在一些实施例中，输入值输入可包含行和排组地址XADD和BADD。举例来说，如果行地址是17位且排组地址是5位，那么值输入可为22位且可为行和排组地址的串接。在一些实施例中，输入值输入可为行地址，且第二散列产生器(未示出)可将排组地址散列。
图5是根据本公开的一些实施例的方法的框图。在一些实施例中，方法500可由本文所描述的组件、设备和/或系统中的一或多个实施。
方法500可大体上以框510开始，其描述通过提供行地址和排组地址执行存取操作。行和排组地址可由地址解码器(例如，图1的104)沿着地址总线提供。行和排组地址可为多位信号，其值分别指定行和排组。举例来说，排组地址可指定多个排组中的一个，而行地址可指定所述排组内的多个行(字线)中的一个。
框510可大体上随后是框520，其描述在侵害者检测器电路处接收行和排组地址。在一些实施例中，行和排组地址可经取样，且可响应于取样信号的激活而接收。取样信号的激活可以随机定时、常规定时、半随机定时、伪随机定时、基于一或多个其它信号的定时或其组合来执行。在一些实施例中，侵害者检测器电路可位于存储器装置的中心区中(例如，C/A端子附近)。
框520可大体上随后是框530，其描述部分地基于所接收行和排组地址与侵害者检测器电路中的多个所存储行和排组地址中的一个之间的匹配而确定所接收行和排组地址是否为侵害者行和排组地址。存储逻辑电路可将所接收行和排组地址与侵害者地址存储结构中的一或多个所存储行和排组地址进行比较。如果所接收行和排组地址分别匹配于所存储行地址及其相关联所存储排组地址的值，那么可确定匹配。在一些实施例中，如果不存在匹配，那么存储逻辑电路可将所接收行和排组地址存储于侵害者地址存储结构中。在一些实施例中，如果存在匹配，那么所接收行和排组地址可经确定为侵害者行和排组地址。在一些实施例中，侵害者地址存储结构可包含与每一所存储行和排组地址相关联的计数值，且可响应于匹配而改变(例如，递增)计数值。可基于计数值(例如，计数值与阈值的比较)而将所接收行和排组地址确定为侵害者行和排组地址。
框530可大体上随后是框540，其描述如果所接收行和排组地址是侵害者行和排组地址，那么基于所接收行地址产生刷新地址且基于所接收排组地址将刷新地址提供到排组。举例来说，可基于侵害者排组地址将侵害者行和排组地址提供到所选择的一组排组特定电路。在一些实施例中，排组特定电路可包含可保持侵害者行地址的本地存储结构。排组特定电路可包含刷新地址产生器，其可基于侵害者行地址产生刷新地址作为目标刷新操作的部分。刷新地址可表示与由侵害者行地址表示的字线具有物理关系(例如，邻接)的字线。作为目标刷新操作的部分，可刷新与刷新地址相关联的字线。
如本文中所使用，样本的激活可以指电路响应于的信号波形的任何部分。举例来说，如果电路对上升沿作出响应，那么从低电平切换到高电平的信号可为激活。激活的一个实例类型是脉冲，其中信号在一段时间内从低电平切换到高电平，且接着返回到低电平。这可触发响应于上升沿、下降沿和/或处于高逻辑电平的信号的电路。所属领域的技术人员应了解，虽然可描述关于由特定电路使用的特定类型的激活(例如，高电平有效)的实施例，但其它实施例可使用其它类型的激活(例如，低电平有效)。
当然，应了解，本文中所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例及/或过程组合或分离及/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述仅旨在说明本发明系统，且不应解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，虽然已参考示范性实施例详细地描述了本发明系统，但还应了解，在不脱离如在所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计众多修改和替代实施例。因此，说明书和附图应以说明性方式看待，且并不旨在限制所附权利要求书的范围。

Claims (21)

1.一种设备，其包括：
多个存储器排组，其各自包括多个字线；
侵害者存储结构，其包括多个槽，每一槽经配置以存储与所述多个字线中的一个相关联的行地址和与所述多个排组中的一个相关联的排组地址，
存储逻辑电路，其经配置以接收行地址和排组地址，将所述所接收行地址和所述所接收排组地址与所述多个槽中的所存储行地址和所存储排组地址进行比较，且确定所述所接收行地址和排组地址是否为侵害者行地址和侵害者排组地址；以及
多个行解码器，其各自与所述多个存储器排组中的一个相关联，其中所述多个行解码器中的所选择一个经配置以基于所述经识别侵害者行地址刷新所述相关联排组中的所述多个字线中的一或多个，且其中所述多个行解码器中的所述所选择一个是基于所述侵害者排组地址选择的。
2.根据权利要求1所述的设备，其进一步包括多个命令/地址端子，其中所述侵害者存储结构位于与到所述多个存储器排组相比到所述命令/地址端子更接近的区中，且其中所述多个行解码器位于与到所述命令地址端子相比到所述多个存储器排组中的所述相关联一个更接近的区中。
3.根据权利要求1所述的设备，其中所述多个槽中的每一个经配置以存储计数值，其中所述存储逻辑经配置以基于所述所接收行地址和所述所接收排组地址与所述所存储行地址和所述所存储排组地址之间的所述比较而更新所选择计数值，且其中部分地基于所述所选择计数值将所述所接收行地址和所述所接收排组地址确定为所述侵害者行地址和所述侵害者排组地址。
4.根据权利要求1所述的设备，其进一步包括经配置以提供取样信号的激活的取样定时电路，其中所述存储逻辑经配置以基于所述取样信号的所述激活接收所述行地址和所述排组地址。
5.根据权利要求1所述的设备，其进一步包括多个本地存储结构，每一所述本地存储结构与所述多个存储器排组中的一个相关联，所述多个本地存储结构中的每一个经配置以存储至少一个经识别侵害者行地址。
6.根据权利要求5所述的设备，其中所述多个本地存储结构中的所选择一个是基于所述经识别侵害者排组地址激活的，且其中所述经识别侵害者行地址存储于所述多个本地存储结构中的所述所选择一个中。
7.根据权利要求5所述的设备，其中所述经识别侵害者行地址沿着专用总线提供到所述多个本地存储结构中的所选择一个。
8.根据权利要求1所述的设备，其中所述侵害者检测器的所述多个槽的数目是基于所有所述多个排组可受攻击的最大速率。
9.一种设备，其包括：
地址解码器，其经配置以沿着地址总线提供行地址和相关联排组地址作为存取操作的部分；以及
侵害者检测器电路，其经配置以基于所述行地址的值和所述相关联排组地址的值更新计数值，且部分地基于所述计数值确定所述行地址和所述排组地址是侵害者，且其中基于所述所确定侵害者行和排组地址产生刷新地址。
10.根据权利要求9所述的设备，其进一步包括多个存储器排组，每一所述存储器排组与多个地址产生器中的一个相关联，所述多个地址产生器经配置以当被选择时基于所述所确定侵害者地址产生所述刷新地址，其中所述多个地址产生器中的所选择一个是基于所述所确定侵害者排组地址选择的。
11.根据权利要求10所述的设备，其中所述所确定侵害者行和排组地址沿着所述地址总线提供到所述多个地址产生器中的所述所选择一个。
12.根据权利要求10所述的设备，其中所述所确定侵害者行和排组地址沿着不同于所述地址总线的专用总线提供到所述多个地址产生器中的所述所选择一个。
13.根据权利要求10所述的设备，其进一步包括多个行解码器，每一所述行解码器与所述多个存储器排组中的一个相关联，其中所述多个行解码器中的至少一个经配置以基于所述刷新地址刷新所述多个存储器排组中的所述相关联一个的一或多个字线。
14.根据权利要求9所述的设备，其中所述侵害者检测器电路包括经配置以基于所述行地址、所述排组地址或其组合产生散列值的散列电路，且其中所述散列值用以标引所述计数值。
15.根据权利要求9所述的设备，其中所述侵害者检测器电路包括经配置以存储所述行地址和所述相关联排组地址的侵害者地址存储结构。
16.一种方法，其包括：
通过提供行地址和排组地址执行存取操作；
在侵害者检测器电路处接收所述行和排组地址；
部分地基于所述所接收行和排组地址与所述侵害者检测器电路中的多个所存储行和排组地址中的一个之间的匹配而确定所述所接收行和排组地址是否为侵害者行和排组地址；以及
如果所述所接收行和排组地址是侵害者行和排组地址，那么基于所述所接收行地址产生刷新地址且基于所述所接收排组地址将所述刷新地址提供到排组。
17.根据权利要求16所述的方法，其进一步包括如果所述所接收行和排组地址不匹配于所述多个所存储行和排组地址中的一个，那么存储所述所接收行和排组地址。
18.根据权利要求16所述的方法，其进一步包括：
基于所述所接收行和排组地址与所述侵害者检测器电路中的所述多个所存储行和排组地址中的一个之间是否存在匹配而更新计数值；以及
基于所述计数值确定所述所接收行和排组地址是所述侵害者行和排组地址。
19.根据权利要求16所述的方法，其进一步包括在基于所述侵害者排组地址而选择的多个本地地址存储结构中的所选择一个中存储所述侵害者行地址。
20.根据权利要求19所述的方法，其进一步包括沿着与用以运载所述行地址和排组地址的地址总线不同的专用总线将所述侵害者行地址提供到所述多个本地地址存储结构中的所述所选择一个作为所述存取操作的部分。
21.根据权利要求16所述的方法，其进一步包括刷新与所述侵害者排组地址相关联的排组中与所述侵害者行地址相关联的字线。
CN202111476674.5A 2021-01-20 2021-12-06 用于动态分配的侵害者检测的设备和方法 Pending CN114822628A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/153,555 US11482275B2 (en) 2021-01-20 2021-01-20 Apparatuses and methods for dynamically allocated aggressor detection
US17/153,555 2021-01-20

Publications (1)

Publication Number Publication Date
CN114822628A true CN114822628A (zh) 2022-07-29

Family

ID=82405244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111476674.5A Pending CN114822628A (zh) 2021-01-20 2021-12-06 用于动态分配的侵害者检测的设备和方法

Country Status (2)

Country Link
US (2) US11482275B2 (zh)
CN (1) CN114822628A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (359)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1158364A (en) 1915-03-10 1915-10-26 Continental Process Corp Process of making cohering masses.
US3633175A (en) 1969-05-15 1972-01-04 Honeywell Inc Defect-tolerant digital memory system
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
GB9205727D0 (en) 1992-03-16 1992-04-29 Sarnoff David Res Center Averaging,flash analog to digital converter
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
JPH0773682A (ja) 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
US5422850A (en) 1993-07-12 1995-06-06 Texas Instruments Incorporated Semiconductor memory device and defective memory cell repair circuit
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
US5768196A (en) 1996-03-01 1998-06-16 Cypress Semiconductor Corp. Shift-register based row select circuit with redundancy for a FIFO memory
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5859801A (en) 1997-03-28 1999-01-12 Siemens Aktiengesellschaft Flexible fuse placement in redundant semiconductor memory
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
JP3184129B2 (ja) 1997-09-29 2001-07-09 甲府日本電気株式会社 記憶装置
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
US6480931B1 (en) 1999-11-05 2002-11-12 International Business Machines Corporation Content addressable storage apparatus and register mapper architecture
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
US6317381B1 (en) 1999-12-07 2001-11-13 Micron Technology, Inc. Method and system for adaptively adjusting control signal timing in a memory device
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
US6888776B2 (en) 2000-09-06 2005-05-03 Renesas Technology Corp. Semiconductor memory device
US6373738B1 (en) 2000-11-20 2002-04-16 International Business Machines Corporation Low power CAM match line circuit
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
EP1564748B1 (en) 2000-12-20 2008-01-09 Fujitsu Limited Multi-port memory based on DRAM core
US6543286B2 (en) 2001-01-26 2003-04-08 Movaz Networks, Inc. High frequency pulse width modulation driver, particularly useful for electrostatically actuated MEMS array
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
US7283380B1 (en) 2001-08-03 2007-10-16 Netlogic Microsystems, Inc. Content addressable memory with selective error logging
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6570516B1 (en) 2001-11-09 2003-05-27 Texas Instruments Incorporated Multi-output DAC and method using single DAC and multiple s/h circuits
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP2004111643A (ja) 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
FR2851074B1 (fr) 2003-02-10 2005-04-22 St Microelectronics Sa Memoire flash sectorisee comprenant des moyens de controle et de rafraichissement de cellules memoire
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
EP1657723B1 (en) 2003-08-18 2013-03-06 Fujitsu Semiconductor Limited Semiconductor memory and operation method of semiconductor memory
US7027343B2 (en) 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100518598B1 (ko) 2003-11-03 2005-10-04 삼성전자주식회사 캠 셀 어레이의 결함 여부 테스트가 가능한 캠 및 캠 셀어레이의 결함 여부 테스트 방법
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
JP4753873B2 (ja) 2004-06-23 2011-08-24 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7319602B1 (en) 2004-07-01 2008-01-15 Netlogic Microsystems, Inc Content addressable memory with twisted data lines
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
JP2007012173A (ja) 2005-06-30 2007-01-18 Toshiba Corp 半導体記憶装置
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
CN101331554A (zh) 2005-11-08 2008-12-24 桑迪士克股份有限公司 具有可重定目标的存储器单元冗余的存储器
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
JP2007157296A (ja) 2005-12-08 2007-06-21 Toshiba Corp 半導体記憶装置
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
JP4912718B2 (ja) 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
US20070247885A1 (en) 2006-04-25 2007-10-25 Renesas Technology Corp. Content addressable memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
US7461383B2 (en) 2006-08-21 2008-12-02 International Business Machines Corporation Method and apparatus for efficient performance monitoring of a large number of simultaneous events
US7586771B2 (en) 2006-09-11 2009-09-08 Jinn-Shyan Wang Tree-style and-type match circuit device applied to content addressable memory
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080288720A1 (en) 2007-05-18 2008-11-20 International Business Machines Corporation Multi-wafer 3d cam cell
US7760530B2 (en) 2007-06-04 2010-07-20 Hewlett-Packard Development Company, L.P. Content addressable memory address resolver
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
JP4957800B2 (ja) 2007-07-11 2012-06-20 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US7679979B1 (en) 2008-08-30 2010-03-16 Fronteon Inc High speed SRAM
CN101458658B (zh) 2007-12-13 2011-07-06 中芯国际集成电路制造(上海)有限公司 用于闪存的数据存储方法及装置
JP5449670B2 (ja) 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009205724A (ja) 2008-02-27 2009-09-10 Toshiba Corp 半導体記憶装置
JP4489127B2 (ja) 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
WO2010038630A1 (en) 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
JP5599559B2 (ja) 2008-11-27 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのリフレッシュ方法
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
US8676725B1 (en) 2009-06-05 2014-03-18 Google Inc. Method and system for entropy-based semantic hashing
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
JP4960413B2 (ja) 2009-08-26 2012-06-27 株式会社東芝 半導体記憶装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
JP5349256B2 (ja) 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
US8943224B2 (en) 2010-03-15 2015-01-27 Rambus Inc. Chip selection in a symmetric interconnection topology
US20110286271A1 (en) 2010-05-21 2011-11-24 Mediatek Inc. Memory systems and methods for reading data stored in a memory cell of a memory device
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8031503B1 (en) 2010-06-23 2011-10-04 Netlogic Microsystems, Inc. System for dynamically managing power consumption in a search engine
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN102364991B (zh) 2011-02-01 2012-10-24 杭州士兰微电子股份有限公司 一种原边控制led恒流驱动开关电源控制器及其方法
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
KR20130033017A (ko) 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작 방법
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
DE112012006171B4 (de) 2012-03-30 2020-06-18 Intel Corporation On-Chip-Redundanzreparatur für Speichergeräte
WO2013147841A1 (en) 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US9257169B2 (en) 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
KR102003894B1 (ko) 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
WO2014065774A1 (en) 2012-10-22 2014-05-01 Hewlett-Packard Development Company, L.P. Refreshing a group of memory cells in response to presence of potential disturbance
CN104488031B (zh) 2012-10-22 2018-05-25 慧与发展有限责任合伙企业 响应于数据访问执行存储装置的刷新
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8773909B2 (en) 2012-11-09 2014-07-08 Sandisk Technologies Inc. CAM NAND with or function and full chip search capability
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9190131B2 (en) 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
US9171605B1 (en) 2012-12-21 2015-10-27 Samsung Electronics Co., Ltd. Concentrated address detecting method of semiconductor device and concentrated address detecting circuit using the same
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
KR102089665B1 (ko) 2012-12-28 2020-04-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US9412432B2 (en) 2013-03-15 2016-08-09 Ps4 Luxco S.A.R.L. Semiconductor storage device and system provided with same
US9064604B2 (en) 2013-03-15 2015-06-23 Taiwan Semiconductor Manufacturing Company Limited Timing logic for memory array
US9235300B2 (en) 2013-03-29 2016-01-12 Stmicroelectronics Asia Pacific Pte Ltd Analog accumulator
KR101976452B1 (ko) 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
KR102075665B1 (ko) 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
US20140379978A1 (en) 2013-06-24 2014-12-25 Qualcomm Incorporated Refresh scheme for memory cells with weak retention time
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US10373667B2 (en) 2013-08-28 2019-08-06 Hewlett Packard Enterprise Development Lp Refresh rate adjust
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
WO2015047304A1 (en) 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Refresh row address
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
JP6142788B2 (ja) 2013-12-04 2017-06-07 富士通株式会社 半導体記憶装置
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
US9299457B2 (en) 2014-02-23 2016-03-29 Qualcomm Incorporated Kernel masking of DRAM defects
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
JP5983665B2 (ja) 2014-03-17 2016-09-06 日本電気株式会社 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9431085B2 (en) 2014-03-28 2016-08-30 Synopsys, Inc. Most activated memory portion handling
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
WO2016004388A1 (en) 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
KR102204240B1 (ko) 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
TWI529695B (zh) 2014-09-15 2016-04-11 友達光電股份有限公司 顯示面板及其中之信號傳送方法
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR102194768B1 (ko) 2014-09-24 2020-12-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
US9431086B2 (en) 2014-10-06 2016-08-30 Winbond Electronics Corp. Memory circuit and refresh method thereof
KR20160045461A (ko) 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10489455B2 (en) 2014-11-18 2019-11-26 Globalfoundries U.S. Inc. Scoped search engine
WO2016083865A1 (zh) 2014-11-25 2016-06-02 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
KR102261587B1 (ko) 2014-12-05 2021-06-04 삼성전자주식회사 로우 코드 영역의 비선형성을 개선할 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 장치
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160071948A (ko) 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
US10014060B2 (en) 2015-01-30 2018-07-03 Sandisk Technologies Llc Memory system and method for reducing read disturb errors
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
WO2016139559A1 (ja) 2015-03-02 2016-09-09 株式会社半導体エネルギー研究所 環境センサ、又は半導体装置
US9666257B2 (en) 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
US10147500B2 (en) 2015-05-22 2018-12-04 SK Hynix Inc. Hybrid read disturb count management
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR102434053B1 (ko) 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9865328B1 (en) 2015-12-04 2018-01-09 Integrated Device Technology, Inc. Nullifying incorrect sampled data contribution in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
EP3430849A4 (en) 2016-01-18 2019-08-07 Sckipio Technologies S.i Ltd DYNAMIC RESOURCE ALLOCATION (DRA) FOR COMMUNICATION SYSTEMS
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
TWI604455B (zh) 2016-05-13 2017-11-01 Silicon Motion Inc 資料儲存裝置、記憶體控制器及其資料管理方法與資料區塊管理方法
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
JP6640030B2 (ja) 2016-06-06 2020-02-05 ルネサスエレクトロニクス株式会社 メモリマクロおよび半導体集積回路装置
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
KR102661936B1 (ko) 2016-06-27 2024-04-30 삼성전자주식회사 저장 장치
KR102468251B1 (ko) 2016-06-27 2022-11-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102553181B1 (ko) 2016-07-12 2023-07-10 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102547713B1 (ko) 2016-09-01 2023-06-26 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR20180043520A (ko) 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
KR20180085184A (ko) 2017-01-18 2018-07-26 에스케이하이닉스 주식회사 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
KR20180136611A (ko) 2017-06-14 2018-12-26 에스케이하이닉스 주식회사 반도체장치
US10818337B2 (en) 2017-08-02 2020-10-27 Zentel Japan Corporation Semiconductor memory device for preventing occurrence of row hammer issue
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10176860B1 (en) 2017-08-29 2019-01-08 Micron Technology, Inc. Refresh in non-volatile memory
US10790008B2 (en) 2017-08-29 2020-09-29 Micron Technology, Inc. Volatile memory device with 3-D structure including vertical pillars and memory cells vertically stacked one over anoher in multiple levels
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
US10170174B1 (en) * 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US10566048B2 (en) 2017-11-13 2020-02-18 Western Digital Technologies, Inc. Managing refresh operations for a memory device
KR102406868B1 (ko) 2017-11-23 2022-06-10 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US10497424B2 (en) 2017-12-06 2019-12-03 Micron Technology, Inc. Systems and methods for plate voltage regulation during memory array access
WO2019118981A1 (en) 2017-12-17 2019-06-20 Redpine Signals, Inc Fine-grained clock resolution using low and high frequency clock sources in a low-power system
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10410710B2 (en) 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US20190237132A1 (en) 2018-01-30 2019-08-01 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10705900B2 (en) 2018-02-02 2020-07-07 Western Digital Technologies, Inc. Program verify adaptation for flash memory
KR102410566B1 (ko) 2018-02-05 2022-06-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP2019169208A (ja) 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
JPWO2019220259A1 (ja) 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 記憶装置、半導体装置、および電子機器
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
KR102658230B1 (ko) 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
JP2020035504A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
US10741256B2 (en) 2018-09-18 2020-08-11 Western Digital Technologies, Inc. Data storage systems and methods for improved recovery after a write abort event
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10762946B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Memory with partial array refresh
US10803926B2 (en) 2018-12-31 2020-10-13 Micron Technology, Inc. Memory with on-die data transfer
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10937468B2 (en) 2019-07-03 2021-03-02 Micron Technology, Inc. Memory with configurable die powerup delay
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
KR20210013387A (ko) 2019-07-24 2021-02-04 삼성전자주식회사 메모리 시스템
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11501808B2 (en) 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
US11315618B2 (en) 2019-09-04 2022-04-26 Winbond Electronics Corp. Memory storage device and operation method thereof
KR20210063561A (ko) 2019-11-25 2021-06-02 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11011215B1 (en) * 2019-12-19 2021-05-18 Micron Technology, Inc. Apparatus with an internal-operation management mechanism
US11094370B2 (en) 2019-12-27 2021-08-17 Intel Corporation Enhanced auto-precharge memory scheduling policy
US11568913B2 (en) 2020-02-05 2023-01-31 Micron Technology, Inc. Voltage adjustment based on pending refresh operations
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses

Also Published As

Publication number Publication date
US20230010619A1 (en) 2023-01-12
US11482275B2 (en) 2022-10-25
US20220230672A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US11417383B2 (en) Apparatuses and methods for dynamic refresh allocation
US11984148B2 (en) Apparatuses and methods for tracking victim rows
US20240071460A1 (en) Apparatuses and methods for distributed targeted refresh operations
CN112185443B (zh) 用于调整受害者数据的设备和方法
US11158373B2 (en) Apparatuses, systems, and methods for determining extremum numerical values
US11798610B2 (en) Apparatuses and methods for controlling steal rates
US11749331B2 (en) Refresh modes for performing various refresh operation types
US20210057013A1 (en) Apparatuses and methods for lossy row access counting
CN112669889A (zh) 用于动态目标刷新窃取的设备和方法
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
US20220093165A1 (en) Apparatuses and methods for controlling refresh operations
US11688451B2 (en) Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US11468937B2 (en) Apparatuses and methods for generating refresh addresses
CN116978424A (zh) 用于基于存取的目标刷新操作的设备及方法
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11996134B2 (en) Apparatuses, systems, and methods for direct refresh management sampling protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination