CN104641453A - Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法 - Google Patents

Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法 Download PDF

Info

Publication number
CN104641453A
CN104641453A CN201380046378.9A CN201380046378A CN104641453A CN 104641453 A CN104641453 A CN 104641453A CN 201380046378 A CN201380046378 A CN 201380046378A CN 104641453 A CN104641453 A CN 104641453A
Authority
CN
China
Prior art keywords
group iii
nitride
substrate
nitride film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380046378.9A
Other languages
English (en)
Other versions
CN104641453B (zh
Inventor
石桥惠二
八乡昭广
广村友纪
松本直树
中畑成二
中西文毅
柳泽拓弥
上松康二
关裕纪
山本喜之
善积祐介
三上英则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013029114A external-priority patent/JP6248395B2/ja
Priority claimed from JP2013029115A external-priority patent/JP6322890B2/ja
Priority claimed from JP2013029125A external-priority patent/JP6146042B2/ja
Priority claimed from JP2013179839A external-priority patent/JP6232853B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN201810174097.6A priority Critical patent/CN108281378B/zh
Publication of CN104641453A publication Critical patent/CN104641453A/zh
Application granted granted Critical
Publication of CN104641453B publication Critical patent/CN104641453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Abstract

提供具有低薄层电阻且以高良率制造的III族氮化物复合衬底及其制造方法，以及采用III族氮化物复合衬底制造III族氮化物半导体器件的方法。III族氮化物复合衬底(1)包括III族氮化物膜(13)以及由化学组成不同于III族氮化物膜(13)的材料形成的支撑衬底(11)。III族氮化物膜(13)以直接方式和间接方式中的一种接合至支撑衬底(11)。III族氮化物膜(13)具有10μm或更大的厚度。III族氮化物膜(13)侧的主表面(13m)的薄层电阻为200Ω/sq或更小。制造III族氮化物复合衬底(1)的方法包括以下步骤：直接或间接地将III族氮化物膜(13)和支撑衬底(11)彼此结合；以及减少彼此结合的III族氮化物膜(13)和/或支撑衬底的厚度。

Description

III族氮化物复合衬底及其制造方法以及制造III族氮化物半导体器件的方法
技术领域
本发明涉及一种III族氮化物复合衬底及其制造方法，以及利用III族氮化物复合衬底制造III族氮化物半导体器件的方法。
背景技术
诸如GaN，AlN，AlxGa1-xN(0<x<1)等的III族氮化物半导体具有优越地半导体性质并且因此适用于半导体器件的衬底。这些III族氮化物半导体昂贵。因此，为了降低制造半导体器件的成本，已经提出了半导体器件的衬底，特别是其中诸如GaN，AlN等的III族氮化物半导体的膜形成在诸如硅衬底的支撑衬底上的半导体衬底。
例如，日本专利公布No.2006-210660(PTD 1)公开了一种制造半导体衬底的方法，包括以下步骤：将离子注入由GaN，AlN等制成的第一氮化物半导体衬底的正表面中及其附近；在第一氮化物半导体的正表面上叠置第二衬底；对彼此叠置的两个衬底进行热处理；以及沿注入离子的层从第二衬底剥离大部分第一氮化物半导体衬底。
引证文献列表
专利文献
PTD 1：日本专利公布No.2006-210660
发明内容
技术问题
在通过日本专利公布No.2006-210660(PTD 1)中公开的制造半导体衬底的方法而制得的半导体衬底中，形成在支撑衬底上的氮化物半导体的厚度为2μm量级的较薄厚度，并且因此半导体衬底会遭受衬底的高薄层电阻的问题，以及由于由离子注入而导致损伤造成的衬底部分地增大电阻的低良率的问题。
本发明旨在解决上述问题并提供一种具有低薄层电阻并且能以高良率制造的III族氮化物复合衬底及其制造方法，以及利用III族氮化物复合衬底制造III族氮化物半导体器件的方法。
问题的解决手段
根据本发明的一个方面，III族氮化物复合衬底包括III族氮化物膜以及由化学组成不同于III族氮化物膜的材料形成的支撑衬底。这里，III族氮化物膜以直接方式和间接方式中的一种接合至支撑衬底。III族氮化物膜具有10μm或更大的厚度。III族氮化物复合衬底的III族氮化物膜侧的主表面的薄层电阻为200Ω/sq(欧姆每平方)或更小。在这种III族氮化物复合衬底中，III族氮化物膜的厚度为10μm或更大，并且因此III族氮化物复合衬底的III族氮化物膜侧主表面的薄层电阻可以降至200Ω/sq或更小，并且因此可以以高良率制造III族氮化物半导体器件。
在根据本发明上述方面的III族氮化物复合衬底中，接合III族氮化物膜和支撑衬底的接合区的面积相对于主表面的面积为70％或更大，未接合III族氮化物膜和支撑衬底的非接合区包括至少一个非接合部分区，并且非接合部分区可以是在小于20mm的径向上具有最大尺寸的小非接合部分区。在这种III族氮化物复合衬底中，接合区的面积是相对于主表面的面积为70％或更大的大的面积，并且形成非接合区的非接合部分区的径向上的最大尺寸是小于20mm的小的尺寸。因此，可以以高良率制造III族氮化物半导体器件。
在根据本发明上述方面的III族氮化物复合衬底中，未接合III族氮化物膜和支撑衬底的非接合区包括至少一个非接合部分区，并且非接合部分区可以是未邻接主表面周边的内部非接合部分区。在这种III族氮化物复合衬底中，形成非接合区的非接合部分区没有邻接主表面的周边。因此，可以以高良率制造III族氮化物半导体器件。
在根据本发明上述方面的III族氮化物复合衬底中，III族氮化物膜具有主表面通孔(through hole)，并且主表面通孔的面积相对于主表面的面积可以是10％或更小。在这种III族氮化物复合衬底中，主表面通孔的面积相对于主表面的面积为10％或更小。因此，可以以高良率制造III族氮化物半导体器件。
在根据本发明上述方面的III族氮化物复合衬底中，III族氮化物膜和支撑衬底之间的接合界面包括含金属的杂质，并且杂质浓度可以是1×1010cm-2或更大。在这种III族氮化物复合衬底中，接合界面中的含金属的杂质的浓度是1×1010cm-2或更大。因此可以以高良率制造具有高接合强度的III族氮化物半导体器件。
在根据本发明上述方面的III族氮化物复合衬底中，III族氮化物膜的热膨胀系数大于支撑衬底的热膨胀系数的0.7倍且小于支撑衬底的热膨胀系数的1.4倍。在这种III族氮化物复合衬底中，III族氮化物膜的热膨胀系数与支撑衬底的热膨胀系数相比为大于0.7倍且小于1.4倍。因此，在制造III族氮化物半导体器件的过程中施加热的步骤中，可以避免翘曲和/或破裂的发生，并且因此可以以高良率制造III族氮化物半导体器件。
在根据本发明上述方面的III族氮化物复合衬底中，支撑衬底可以具有1MNm-2/3或更大的断裂韧度，并且支撑衬底可以具有50μm或更大的厚度。在这种III族氮化物复合衬底中，机械强度高。因此可以以高良率制造III族氮化物半导体器件。
在根据本发明上述方面的III族氮化物复合衬底中，间接方式可以是在III族氮化物膜和支撑衬底之间插入接合膜的方式。在这种III族氮化物复合衬底中，III族氮化物膜和支撑衬底在接合膜插入其间的情况下彼此接合。因此可以以高良率制造具有高接合强度的III族氮化物半导体器件。
根据本发明另一方面的制造III族氮化物复合衬底的方法是制造上述方面的III族氮化物复合衬底的方法，并且包括以下步骤：以直接方式和间接方式中的一种将III族氮化物膜和支撑衬底彼此结合；以及减少彼此结合的III族氮化物膜和支撑衬底中的至少一个的厚度。制造III族氮化物复合衬底的这种方法包括这些步骤以便可以以高良率制造具有低薄层电阻的III族氮化物复合衬底。
根据本发明又一方面的制造III族氮化物半导体器件的方法是利用上述方面的III族氮化物复合衬底来制造III族氮化物半导体器件的方法，并且包括以下步骤：制备III族氮化物复合衬底；以及在III族氮化物复合衬底的III族氮化物膜侧的主表面上生长至少一个III族氮化物层。制造III族氮化物半导体器件的这种方法包括这些步骤以便可以以高良率制造III族氮化物半导体器件。
发明的有益效果
根据本发明，可以提供具有低薄层电阻且能以高良率制造的III族氮化物复合衬底及其制造方法，以及利用III族氮化物复合衬底制造III族氮化物半导体器件的方法。
附图说明
图1是示出根据本发明的III族氮化物复合衬底的一个实例的截面示意图。
图2是示出根据本发明的III族氮化物复合衬底的另一实例的截面示意图。
图3是示出根据本发明的III族氮化物复合衬底中的接合区和非接合区的平面示意图。
图4是示出根据本发明的制造III族氮化物复合衬底的方法的一个实例的截面示意图。
图5是示出根据本发明的通过制造III族氮化物半导体器件的方法制造的III族氮化物半导体器件的一个实例的截面示意图。
图6是示出根据参考发明的III族氮化物复合衬底的一个实例的截面示意图。
图7是示出在III族氮化物复合衬底中进行的物理特性测量的测量点的平面示意图。
图8是示出根据参考发明的层叠III族氮化物复合衬底的一个实例的截面示意图。
图9是示出根据参考发明的III族氮化物半导体器件的一个实例的截面示意图。
图10是示出根据参考发明的III族氮化物半导体器件的另一实例的截面示意图。
图11是示出根据参考发明的III族氮化物半导体器件的又一实例的截面示意图。
图12是根据参考发明的制造III族氮化物复合衬底的方法的一个实例的截面示意图。
图13是示出根据参考发明的制造III族氮化物复合衬底的方法的另一实例的截面示意图。
图14是示出根据参考发明的制造III族氮化物复合衬底的方法的又一实例的截面示意图。
图15是示出根据参考发明的制造III族氮化物半导体器件的方法的一个实例的截面示意图。
图16是示出根据参考发明的制造III族氮化物半导体器件的方法的另一实例的截面示意图。
图17是示出通过采用离子注入制造III族氮化物复合衬底的方法的一个实例的截面示意图。
具体实施方式
[第一实施例：III族氮化物复合衬底]
参考图1和2，作为本发明的一个实施例的III族氮化物复合衬底1包括III族氮化物膜13以及由化学组成不同于III族氮化物膜13的材料形成的支撑衬底11。这里，III族氮化物膜13以直接方式和间接方式中的一种接合至支撑衬底11。III族氮化物膜13具有10μm或更大的厚度。作为III族氮化物膜侧上的主表面的III族氮化物膜13侧主表面13m的薄层电阻为200Ω/sq或更小。
在本实施例的III族氮化物复合衬底1中，III族氮化物膜13具有10μm或更大的厚度，并且因此III族氮化物膜13侧主表面13m的薄层电阻可以降至200Ω/sq或更小。因此，可以以高良率制造III氮化物半导体器件。以下将说明细节。
本实施例的III族氮化物复合衬底1包括III族氮化物膜13，以及由化学组成不同于III族氮化物膜13的材料形成的支撑衬底11。
<III族氮化物膜>
III族氮化物膜13是由至少一种III族元素和氮的化合物的半导体形成的衬底，并且衬底例如可以是GaN衬底、AlN衬底、AlxGa1-xN衬底(0<x<1)等。没有特别限制制造这种III族氮化物膜13的方法。这种方法可以是诸如HVPE(氢化物气相外延)、升华方法等的气相方法，可以是诸如高压氮气溶液方法，熔剂方法等的液相方法。为了在III族氮化物膜13上生长高晶体质量的III族氮化物层，III族氮化物膜13优选为晶体，更优选为单晶体。
为了降低III族氮化物膜13的薄层电阻，III族氮化物膜13可以掺杂有导电性提升杂质。没有特别限制该导电性提升杂质。因为提升导电性的效果较高，因此O(氧)原子、Si(硅)原子等是适合的。
<支撑衬底>
支撑衬底11是支撑III族氮化物膜13的衬底，并且没有特别限制，只要其为由化学组成与III族氮化物膜13不同的材料形成的衬底即可。支撑衬底可以是氧化物衬底，并且氧化物衬底的实例是：蓝宝石衬底及其它Al2O3衬底、莫来石衬底及其它Al2O3-SiO2基衬底、尖晶石衬底及其它Al2O3-MgO基衬底、Al2O3-SiO2-YSZ(氧化钇稳定氧化锆)基衬底等。支撑衬底还可以是金属衬底，例如Mo衬底、W衬底、Cu-W衬底等。其还可以是Si衬底、SiC衬底、石墨衬底等。此外，在III族氮化物膜13为GaN膜的情况下，支撑衬底例如可以是由化学组成与GaN不同的、作为III族氮化物的AlN形成的衬底。支撑衬底11可以为晶体或非晶体，在支撑衬底11为晶体的情况下，其可以为单晶或多晶。
<接合III族氮化物膜和支撑衬底的方式>
在本实施例的III族氮化物复合衬底1中，III族氮化物膜13以直接和间接方式中的一种接合至支撑衬底11。
参考图1，以直接方式接合是指在没有插入其间的隔离元件的情况下将III族氮化物膜13和支撑衬底11彼此直接接合。在这种直接接合方式的情况下，接合界面100是由彼此接合的III族氮化物膜13的主表面13n以及支撑衬底11的主表面11m形成的界面。
参考图2以间接方式接合是指借助例如插入其间的诸如接合膜12的隔离元件将III族氮化物膜13和支撑衬底12彼此间接接合。在间接接合的情况下，接合界面根据如下所述的衬底和薄膜怎样彼此结合而改变。
第一结合方法如下。如图2及图4所示，在支撑衬底11的主表面11m上形成接合膜12a，并且在III族氮化物膜13的主表面13n上形成接合膜12b。此后，使接合膜12a的主表面12am与接合膜12b的主表面12bn彼此结合，由此形成其中接合膜12a与接合膜12b一体化的接合膜12。在这种情况下，接合界面100为由在接合膜12中彼此接合的接合膜12a的主表面12am与接合膜12b的主表面12bn所形成的表面。
第二结合方法如下。在支撑衬底11的主表面11m上形成接合膜12，并且随后将接合膜12的主表面与III族氮化物膜13的主表面13n彼此结合。在这种情况下，接合界面100为由彼此接合的接合膜12的主表面与III族氮化物膜13的主表面13n形成的表面。
第三结合方法如下。在III族氮化物膜13的主表面13n上形成接合膜12，并且随后将接合膜12的主表面与支撑衬底11的主表面11m彼此结合。在这种情况下，接合界面100为由彼此接合的接合膜12的主表面与支撑衬底11的主表面11m形成的表面。
<接合膜>
没有特别限定包括在本实施例的III族氮化物复合衬底1中的III族氮化物膜13与支撑衬底11之间的接合膜12，只要其作为提高接合的III族氮化物膜13与支撑衬底11的强度的接合膜即可。接合膜可以是SiO2膜、Si3N4膜、AlN膜、Al2O3膜、TiO2膜、TiN膜、Ga2O3膜、W膜、Mo膜、Au-Sn膜等。
没有特别限制接合膜12的厚度。为了提高彼此接合的III族氮化物膜13与支撑衬底11的强度，厚度优选为0.05μm或更大，并且更优选0.1μm或更大。为了提高接合膜12的面内均匀性和平坦性，厚度优选为5μm或更小，且更优选2μm或更小。
<III族氮化物膜的厚度>
对于本实施例中的III族氮化物复合衬底1来说，为了降低III族氮化物复合衬底1的III族氮化物膜13侧主表面13m的薄层电阻，III族氮化物膜13的厚度需要为10μm或更大，并且优选50μm或更大，并且更优选100μm或更大。为了降低III族氮化物复合衬底1的成本，III族氮化物膜13的厚度优选为500μm或更小，并且更优选250μm或更小。
<III族氮化物膜侧主表面的薄层电阻>
对于本实施例中的III族氮化物复合衬底1来说，为了通过降低III族氮化物复合衬底1的薄层电阻而实现提高III族氮化物半导体器件的器件特性(例如，发光器件的发光效率)，III族氮化物复合衬底1的III族氮化物膜13侧主表面13m的薄层电阻需要为200Ω/sq(欧姆每平方)或更小，并且优选50Ω/sq或更小，并且更优选10Ω/sq或更小。
<接合III族氮化物膜与支撑衬底的接合区以及未接合III族氮化物膜与支撑衬底的非接合区>
参考图1至3，本实施例的III族氮化物复合衬底1中，III族氮化物膜13沿上述接合界面100结合至支撑衬底11。与由离子注入法制造的III族氮化物复合衬底相同，本实施例中的III族氮化物复合衬底1也具有支撑衬底11、III族氮化物膜13以及接合膜12，12a，12b的相应主表面的表面粗糙度、III族氮化物膜13的主表面通孔13h、结合的不均匀性等。因此，在本实施例的III族氮化物复合衬底1中，接合界面100包括其中III族氮化物膜13与支撑衬底11以直接方式或间接方式彼此接合的接合区100b，以及其中III族氮化物膜13与支撑衬底11没有以直接方式或间接方式彼此接合的非接合区100n。
本实施例中的III族氮化物复合衬底1的接合界面100中的接合区100b及非接合区100n的存在、相应位置、相应尺寸及相应面积可以借助超声波显微镜、缺陷评估设备等进行测定。
本实施例中的III族氮化物复合衬底1的接合界面100中的非接合区100n包括至少一个非接合部分区111n，112n，121n，122n。虽然非接合部分区111n，112n，121n，122n的形状是不确定的，但是其形状基本上为圆形或楕圆形。因此，根据径向上的最大尺寸(最大直径)评估非接合区的尺寸。非接合部分区111n，112n，121n，122n可以根据尺寸分为具有径向上的最大尺寸小于20mm的较小的非接合部分区111n，112n，以及具有20mm或更大的最大径向尺寸的较大的非接合部分区121n，122n。非接合部分区111n，112n，121n，122n也可以根据区域所在的位置而分为不与主表面1m的外周1r邻接的内部非接合部分区111n，121n，以及与主表面1m的外周1r邻接的外部非接合部分区112n，122n。
对于本实施例中的III族氮化物复合衬底1来说，为了以高良率制造III族氮化物半导体器件，接合III族氮化物膜13与支撑衬底11的接合区100b的面积相对于主表面1m的面积优选为70％或更大，且更优选为85％或更大。如果接合III族氮化物膜13与支撑衬底11的接合区100b的面积相对于主表面1m的面积小于70％，则在制造III族氮化物半导体器件的工艺过程中，III族氮化物膜13与支撑衬底11更容易彼此分离，这使得难以提高III族氮化物半导体器件的良率。
对于本实施例中的III族氮化物复合衬底1来说，为了以高良率制造III族氮化物半导体器件，非接合部分区优选为在径向上具有小于20mm的最大尺寸的较小的非接合部分区111n，112n。即，在图3中，任意非接合部分区都优选为较小的非接合部分区111n，112n。
另外，对于本实施例中的III族氮化物复合衬底1来说，为了以高良率制造III族氮化物半导体器件，非接合部分区优选为不与主表面1m的外周1r邻接的内部非接合部分区111n，121n。即，在图3中，任意非接合部分区都优选为内部非接合部分区111n，121n。在包括外部非接合部分区112n，122n的III族氮化物复合衬底1的情况下，在制造III族氮化物复合衬底1的工艺过程中及使用III族氮化物复合衬底1制造III族氮化物半导体器件的工艺过程中，污染物会进入接合界面100，且污染物难以通过清洗去除。在这种情况下，难以提高III族氮化物半导体器件的良率。另外，包括外部非接合部分区112n，122n的III族氮化物复合衬底1会通过在减小结合的III族氮化物膜13及支撑衬底11的至少一个的厚度的步骤过程中的处理而破裂。在这种情况下，同样难以提高III族氮化物半导体器件的良率。
对于本实施例中的III族氮化物复合衬底1来说，为了以高良率制造III族氮化物半导体器件，非接合部分区更优选较小且为内部非接合部分区111n。即，在图3中，任意非接合部分区都优选为较小且为内部非接合部分区111n。
<III族氮化物膜的主表面通孔>
参考图1至3，对于本实施例中的III族氮化物复合衬底1来说，为了以高良率制造III族氮化物半导体器件，III族氮化物膜13的主表面通孔13h的面积相对于主表面1m，13m优选为10％或更小，且更优选为5％或更小。这里，主表面通孔13h是直接或间接地接合至支撑衬底11的主表面和另一表面(具体而言，另一主表面及侧表面)之间延伸通过III族氮化物膜13的孔。
III族氮化物复合衬底1中的III族氮化物膜13的主表面通孔13h的存在致使在主表面通孔13h上及其附近的区域上形成非接合区100n。在制造III族氮化物半导体器件的工艺中对III族氮化物半导体器件进行清洗时，清洗剂会经由主表面通孔13h而进入接合界面，因此致使III族氮化物复合衬底1的接合强度下降。如果主表面通孔13h的面积相对于主表面1m的面积为10％或更大，则由此非接合区100n的面积变大，导致难以提高III族氮化物半导体器件的良率。
<接合界面中的含金属的杂质>
参考图1至3，对于本实施例中的III族氮化物复合衬底1来说，为了通过提高接合强度而以高良率制造III族氮化物半导体器件，III族氮化物膜13与支撑衬底11的接合界面100中包括的含金属的杂质的浓度优选为1×1010cm-2或更大，且更优选为1.5×1010cm-2或更大。含金属的杂质并无特别限定。为了提高接合强度，在III族氮化物复合衬底1包括诸如SiO2膜的氧化物膜作为接合膜12的情况下，杂质优选为与氢(H)相比具有高的离子化倾向且更容易氧化的诸如Fe(铁)、Ni(镍)等的贱金属的氧化物。
<III族氮化物膜的热膨胀系数与支撑衬底的热膨胀系数>
参考图1至3，对于本实施例中的III族氮化物复合衬底1来说，为了在制造III族氮化物半导体器件的过程中抑制翘曲和/或破裂的产生且由此以高良率制造III族氮化物半导体器件，III族氮化物膜13的热膨胀系数优选为支撑衬底11的热膨胀系数的大于0.7倍且小于1.4倍，且更优选为0.75倍或更大且1.25倍或更小。
<支撑衬底的断裂韧度及厚度>
参考图1至3，对于本实施例中的III族氮化物复合衬底1来说，为了在制造III族氮化物半导体器件的过程中抑制翘曲和/或破裂的产生，支撑衬底具有优选为1MNm-2/3或更大，且更优选为1.5MNm-2/3或更大的断裂韧度。另外，支撑衬底具有优选为50μm或更大，且更优选为100μm或更大的厚度。
[第二实施例：制造III族氮化物复合衬底的方法]
参考图1，2和4，作为本发明的另一实施例的制造III族氮化物复合衬底1的方法是制造第一实施例中的III族氮化物复合衬底1的方法，且包括以下步骤：以直接方式和间接方式中的一种将III族氮化物膜13与支撑衬底11彼此结合(图4(A))；以及减小III族氮化物膜13及支撑衬底11的至少一个的厚度(图4(B))。制造本实施例中的III族氮化物复合衬底1的方法可包括上述步骤，由此以高良率制造薄层电阻较低的III族氮化物复合衬底。
<III族氮化物膜和支撑衬底的结合步骤>
参考图1，2和4，制造本实施例中的III族氮化物复合衬底1的方法包括以下步骤，首先将III族氮化物膜13与支撑衬底11以直接方式和间接方式中的一种彼此结合。这里，将III族氮化物膜13与支撑衬底11以直接方式彼此结合是指在没有插入其间的隔离元件的情况下使III族氮化物膜13与支撑衬底11直接彼此结合。将III族氮化物膜13与支撑衬底11以间接方式彼此结合是指借助插入其间的诸如接合膜12的隔离元件而使III族氮化物膜13与支撑衬底11间接彼此结合。
将III族氮化物膜13与支撑衬底11彼此结合的方法并没有特别限定，无论它们是以直接还是以间接方式结合。适当的方法包括：清洗将要彼此结合的相应表面，将其结合在一起，且随后加热至约600℃至1200℃以便彼此接合的直接结合方法；清洗将要彼此结合的表面，借助等离子体或离子对其进行活化处理，且随后在室温(例如25℃)至400℃的低温气氛下接合在一起的表面活化结合方法；用化学溶液和纯水对将要彼此结合的表面进行清洗且随后使其经受约0.1Mpa至10MPa的高压以便它们接合在一起的高压结合方法；用化学溶液和纯水对将要彼此结合的表面进行清洗，且随后在约10-6Pa至10-3Pa的高真空气氛下接合在一起的高真空结合方法等等。上述任意结合方法都可在它们接合在一起后升温至约600℃至1200℃以由此进一步提高接合强度。特别地，表面活化结合方法、高压结合方法以及高真空结合方法在它们接合在一起之后通过升温至约600℃至1200℃而都能展现出提高接合强度的较强效果。
虽然III族氮化物膜13与支撑衬底11可如上所述以直接方式或间接方式彼此结合，但为了提高接合强度，如图4(A)所示，优选借助接合膜12插入其间的间接方式使III族氮化物膜13与支撑衬底11彼此结合。以下将说明细节。
参考图4(A)，以接合膜12插入其间而以间接方式使III族氮化物膜13与支撑基板11彼此结合的步骤包括：在支撑衬底11的主表面11m上形成接合膜12a的子步骤(图4(A1))；在III族氮化物膜13的主表面13n上形成接合膜12b的子步骤(图4(A2))；以及使形成于支撑衬底11的主表面11m上的接合膜12a与形成于III族氮化物膜13的主表面13n上的接合膜12b结合的子步骤(图4(A3))。执行这些子步骤以接合并由此将彼此结合的接合膜12a与接合膜12b一体化为接合膜12，且支撑衬底11与III族氮化物膜13借助插入其间的接合膜12而彼此接合。
对于本实施例中的制造III族氮化物复合衬底1的方法来说，由于存在支撑衬底11、III族氮化物膜13以及接合膜12，12a，12b的相应主表面的表面粗糙度、III族氮化物膜13的主表面通孔13h、结合的不均匀性等，在接合界面100中形成III族氮化物膜13与支撑衬底11以直接方式或间接方式彼此接合的接合区100b，以及III族氮化物膜13与支撑衬底11未以直接方式或间接方式彼此接合的非接合区100n。上文给出接合区100b及非接合区100n。
形成接合膜12a，12b的方法并无特别限定。为了降低形成接合膜的成本，优选地执行溅射、气相沉积、CVD(化学气相沉积)等。通过使接合膜12a与接合膜12b彼此结合而使支撑衬底11与III族氮化物膜13结合的方法并无特别限定，且如上所述，优选方法为直接结合方法、表面活化结合方法、高压结合方法、高真空结合方法等。
<减小III族氮化物膜及支撑衬底的至少一个的厚度的步骤>
参考图4(B)，本实施例中的III族氮化物复合衬底1的制造方法包括以下步骤，依次减少彼此结合的III族氮化物膜13及支撑衬底11的至少一个的厚度。这里，减小III族氮化物膜13及支撑衬底11的至少一个的厚度的方法并无特别限定，且可例如是平行于主表面进行切割以减小衬底的厚度的方法，对将要减小衬底的厚度的主表面进行研磨和抛光的方法，对将要减小衬底的厚度的主表面进行蚀刻的方法，借助激光的方法等等。借助激光的方法是施加激光束以便激光束的焦点位于距离衬底的主表面预定深度的方法。在借助激光的方法的情况下，激光束聚焦的、距离衬底的主表面预定深度位置的区域的化学组成被改变，且因此使衬底在该区域分离。因为借助激光的方法改变距离衬底的主表面预定深度位置的区域的化学组成且不会改变上述区域以外的区域的化学组成，因此可优选使用飞秒激光、皮秒激光等等。
[第三实施例：制造III族氮化物半导体器件的方法]
参考图5，作为本发明的又一实施例的III族氮化物半导体器件4的制造方法包括以下步骤：制备III族氮化物复合衬底1；以及在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上生长至少一个III族氮化物层20。本实施例中的III族氮化物半导体器件4的制造方法可包括上述步骤，由此以高良率制造III族氮化物半导体器件。
<制备III族氮化物复合衬底的步骤>
本实施例中的III族氮化物半导体器件4的制造方法包括首先制备III族氮化物复合衬底1的步骤。制备III族氮化物复合衬底1的这个步骤与制造第二实施例中的III族氮化物复合衬底1的方法中的步骤类似。
<生长III族氮化物层的步骤>
本实施例中的III族氮化物半导体器件4的制造方法包括在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上依次生长至少一个III族氮化物层20的步骤。
生长III族氮化物层20的方法并无特别限定。为了生长高晶体质量的III族氮化物层20，优选的方法包括诸如MOCVD(金属有机化学气相沉积)、MBE(分子束外延)、HVPE(氢化物气相外延)、升华法等的气相方法，以及诸如高压氮气溶液液方法、熔剂方法等的液相方法。
将要生长的III族氮化物层20的结构取决于III族氮化物半导体器件的类型及功能而改变。在III族氮化物半导体器件4为发光器件的情况下，可通过依次生长第一导电类型GaN层201、第一导电类型AlsGa1-sN 202(这里，s满足0<s<1)、发光层203、第二导电类型AltGa1-tN层204(这里，t满足0<t<1)以及第二导电类型GaN 205而在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上生长III族氮化物层20。
本实施例中的III族氮化物半导体器件4的制造方法可包括顺序形成电极(第一电极及第二电极)的歩骤。在III族氮化物层20中，利用台面蚀刻部分去除第二导电类型GaN 204、发光层203、第一导电类型AlsGa1-sN 202及第一导电类型GaN层201以暴露第一导电类型GaN层201的一部分。在第一导电类型GaN层201的暴露的主表面上可形成第一电极31。在第二导电类型GaN层的暴露的主表面上可形成第二电极32。第一电极31及第二电极32的形成方法并无特别限定，且可为CVD(化学气相沉积)、溅射、气相沉积等等。
为了用于本发明的参考，将在下文说明一些参考发明，即参考发明I、参考发明II以及参考发明III。
《参考发明I》
参考发明I涉及一种包括具有大膜厚、小膜厚变化、高晶体质量的III族氮化物膜的低成本且大直径的III族氮化物复合衬底，一种III族氮化物复合衬底的制造方法，层叠III族氮化物复合衬底以及III族氮化物半导体器件及其制造方法。
[有关参考发明I的背景技术]
诸如GaN的III族氮化物具有优异的半导体特性，且因此可用作适用于半导体器件的材料。
例如，日本专利公布No.2009-126722公开了用作用于半导体器件的衬底的无支撑III族氮化物衬底。无支撑III族氮化物衬底具有25mm或更大且160mm或更小直径以及100μm或更大且1000μm或更小的厚度。作为具体实例，其公开了具有直径为100mm且厚度为400μm的无支撑GaN衬底。
日本专利公布No.2008-010766公开了用作用于制造半导体器件的衬底的GaN薄膜结合衬底。GaN薄膜结合衬底包括化学组成与GaN不同的异质衬底，和具有0.1μm或更大且100μm或更小的厚度并结合至异质衬底的GaN薄膜。作为具体的实例，其公开了具有50.8mm直径并包括蓝宝石衬底以及具有0.1μm或100μm厚度并结合至蓝宝石衬底的GaN薄膜的GaN薄膜结合衬底。
日本专利公布No.2010-182936公开了用作半导体器件衬底的复合衬底。复合衬底包括支撑衬底、氮化物半导体层以及设置于支撑衬底与氮化物半导体层之间的接合层。作为具体实例，其公开了具有50.8mm直径并包括蓝宝石衬底、GaN层以及通过按压适配在衬底和GaN层之间而形成的接合层的复合衬底，其中GaN层具有5μm至220μm的厚度。
[参考发明I要解决的问题]
日本专利公布No.2009-126722中所公开的无支撑III族氮化物衬底存在的问题是衬底以高成本制造且因此非常昂贵，且衬底容易破裂，导致难以增大衬底直径并减小其厚度。
对于日本专利公布No.2008-010766中公开的具有0.1μm厚的GaN薄膜的GaN薄膜结合衬底来说，执行离子注入以形成GaN薄膜，但是其会产生离子注入劣化GaN薄膜的晶体质量的问题。为了提高将要形成的半导体器件的特性，GaN薄膜的厚度优选为10μm或更大。但是GaN薄膜厚度的增大会产生注入离子距主表面的深度变化增大的问题，由此增大成品GaN薄膜结合衬底中GaN薄膜的厚度变化。
对于日本专利公布No.2008-010766中公开的具有100μm厚度的GaN薄膜的GaN薄膜结合衬底以及日本专利公布No.2010-182936中公开的具有5μm至220μm厚度的GaN层的复合衬底来说，这些衬底都具有约50.8mm的直径。但是直径的增大会产生主表面内的GaN薄膜或GaN层的厚度变化增大的问题。
在制备化学组成和热膨胀系数不同于III族氮化物衬底的诸如蓝宝石衬底的异质衬底且在异质衬底上生长厚的III族氮化物膜的情况下，会产生出现较大翘曲以及形成裂纹的问题。
已经提出参考发明I以解决上述问题，且本发明的一个目的是提供一种包括具有大厚度、小厚度变化以及高晶体质量的III族氮化物膜的低成本且大直径的III族氮化物复合衬底、制造III族氮化物复合衬底的方法、层叠III族氮化物复合衬底，以及III族氮化物半导体器件及其制造方法。
[问题的解决手段]
根据一个方面，参考发明I提供一种包括彼此结合的支撑衬底以及具有10μm或更大且250μm或更小厚度的III族氮化物膜的III族氮化物复合衬底，其具有75mm或更大直径，III族氮化物膜的厚度的标准偏差st与其厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小，且III族氮化物膜的主表面和预定面取向之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。
对于根据参考发明I的上述方面的III族氮化物复合衬底来说，III族氮化物复合衬底在III族氮化物膜侧主表面上可具有50μm或更小的翘曲，且III族氮化物复合衬底可具有30μm或更小的总厚度变化(以下称为TTV)。而且，III族氮化物膜的热膨胀系数αIII-N与支撑衬底的热膨胀系数αs的比值αIII-N/αS为0.75或更大且1.25或更小，且III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值tIII-N/tS为0.02或更大且1或更小。而且，III族氮化物膜的主表面的杂质金属原子为3×1012原子/cm2或更小。而且，III族氮化物膜的主表面可具有3nm或更小的均方根粗糙度(以下称为RMS)。而且，支撑衬底的主表面可具有12nm或更小的RMS。而且，III族氮化物复合衬底可具有100mm或更大的直径，或可具有125mm或更大且300mm或更小的直径。而且，III族氮化物膜的主表面可具有0.1nm或更大且2nm或更小的RMS的平均值mIII-N，以及0.4nm或更小的RMS的标准偏差sIII-N，且支撑衬底的主表面可具有0.3nm或更大且10nm或更小的RMS的平均值mS，以及3nm或更小的RMS的标准偏差sS。
根据另一方面，参考发明I提供一种层叠III族氮化物复合衬底，其包括根据上述方面的III族氮化物复合衬底，和设置在该III族氮化物复合衬底的III族氮化物膜上的至少一个III族氮化物层。
根据又一方面，参考发明I提供一种III族氮化物半导体器件，其包括根据上述方面的III族氮化物复合衬底中的III族氮化物膜，和设置在III族氮化物膜上的至少一个III族氮化物层。
根据又一方面，参考发明I提供一种制造根据上述方面的III族氮化物复合衬底的方法，包括以下步骤：通过将支撑衬底和III族氮化物膜施主衬底彼此结合而形成具有75mm或更大直径的接合衬底；以及通过沿距离III族氮化物膜施主衬底的结合主表面预定距离的位于内部的平面切割接合衬底中的III族氮化物施主衬底而形成III族氮化物复合衬底。
根据又一方面，参考发明I提供一种制造根据上述方面的III族氮化物复合衬底的方法，包括以下步骤：通过将支撑衬底和III族氮化物膜施主衬底彼此结合而形成具有75mm或更大直径的接合衬底；通过对接合衬底中的III族氮化物膜施主衬底的主表面执行研磨、抛光以及蚀刻中至少一种而形成III族氮化物复合衬底，该主表面与III族氮化物膜施主衬底的结合主表面相反。
根据又一方面，参考发明I提供一种制造III族氮化物半导体器件的方法，包括以下步骤：制备根据上述方面的III族氮化物复合衬底，以及在III族氮化物复合衬底的III族氮化物膜上生长至少一个III族氮化物层。
根据参考发明I的这个方面的制造III族氮化物半导体器件的方法可以进一步包括以下步骤：将器件支撑衬底结合在III族氮化物层上；以及从III族氮化物复合衬底上移除支撑衬底。
[参考发明I的效果]
参考发明I可提供一种包括具有大厚度、小厚度变化以及高晶体质量的III族氮化物膜的低成本且大直径的III族氮化物复合衬底、制造III族氮化物复合衬底的方法、层叠III族氮化物复合衬底，以及III族氮化物半导体器件及其制造方法。
[参考实施例I-1：III族氮化物复合衬底]
参考图6，参考发明I的参考实施例的III族氮化物复合衬底1是一种包括了彼此结合的支撑衬底11以及具有10μm或更大且250μm或更小厚度的III族氮化物膜13的、具有75mm或更大直径的III族氮化物复合衬底1。III族氮化物膜13的厚度的标准偏差st与其厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小，且III族氮化物膜13的主表面13m和预定面取向的面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。
本参考实施例的III族氮化物复合衬底1具有75mm或更大直径，结合在支撑衬底11上的III族氮化物膜13具有10μm或更大且250μm或更小的厚度，III族氮化物膜13的厚度的标准偏差st与其厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小，且III族氮化物膜13的主表面13m和预定面取向的面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。因此，在III族氮化物膜13上，可生长具有大直径且高晶体质量的至少一个III族氮化物层，且因此可以以高良率制造具有优良特性的III族氮化物半导体器件。
对于本参考实施例的III族氮化物复合衬底1来说，支撑衬底11和III族氮化物膜13彼此结合的方式没有特别限定。但是为了增强结合的接合强度，优选在支撑衬底11和III族氮化物膜13之间提供接合膜12。
<III族氮化物复合衬底的直径>
为了从一个复合衬底制造大量半导体器件芯片，III族氮化物复合衬底1的直径是75mm或更大，且优选100mm或更大，更优选125mm或更大，且更加优选150mm或更大。同时，为了减小复合衬底的翘曲并提高半导体器件良率，III族氮化物复合衬底1的直径优选300mm或更小，且更优选200mm或更小。
<III族氮化物复合衬底的III族氮化物膜侧上的翘曲>
为了提高将要形成的半导体器件的良率，III族氮化物复合衬底1在III氮化物膜13一侧上具有优选50μm或更小，更优选30μm或更小且更加优选20μm或更小的翘曲。这里，以如下方式计算III族氮化物复合衬底1的III族氮化物膜13侧上的翘曲。对于从最小二乘平面至III族氮化物膜13的主表面13m内的任意点的距离的相应平方的和为最小值的该最小二乘平面来说，将最小二乘平面和主表面上的、在一个方向上位于距离最小二乘平面最远处的点之间的距离以及最小二乘平面和主表面上在另一方向上位于距离最小二乘平面最远处的点之间的距离相加。这个和的值代表翘曲。借助干涉测量平坦度测试仪，激光位移计等测量翘曲。
<III族氮化物复合衬底的TTV>
为了提高将要形成的半导体器件的良率，III族氮化物复合衬底1的TTV(总厚度变化，其为用于评估平坦性的一个指标，且还称为GBIR(全局背面理想范围))优选为30μm或更小，更优选20μm或更小，且更优选10μm或更小。这里，III族氮化物复合衬底1的TTV是III族氮化物膜13的整个主表面13m内的、在厚度方向上测量的从作为支撑衬底11的主表面和III族氮化物复合衬底1的背表面的参考平面至作为III族氮化物复合衬底1的正表面的III族氮化物膜13的主表面13m的距离的最大值和最小值之间的差。具体地，TTV是作为III族氮化物复合衬底1的正表面的III族氮化物膜13的主表面相对于作为支撑衬底11的主表面，即III族氮化物复合衬底1的背表面并校正为平面的参考平面的最高高度和最低高度之间的差。借助干涉测量平坦度测试仪、激光位移计等测量高度差。
<III族氮化物复合衬底中的支撑衬底和III族氮化物膜之间的关系>
为了减少III族氮化物复合衬底1以及将生长在III族氮化物膜13上的III族氮化物层的翘曲和裂纹，III族氮化物膜的热膨胀系数αIII-N与支撑衬底的热膨胀系数αs的比值αIII-N/αS优选为0.75或更大且1.25或更小，更优选0.8或更大且1.2或更小，更优选0.9或更大且1.1或更小，且特别优选0.95或更大且1.05或更小。
为了减少III族氮化物复合衬底1以及将生长在III族氮化物膜13上的III族氮化物层的翘曲和裂纹，III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值tIII-N/tS优选为0.02或更大且1或更小，更优选0.06或更大且0.7或更小，更优选0.15或更大且0.5或更小，且特别优选0.2或更大且0.4或更小。
<支撑衬底>
支撑衬底11没有特别限定，只要支撑衬底11可支撑III族氮化物膜13即可。但是，为了降低昂贵的III族氮化物的使用量以由此降低成本，支撑衬底优选为异质组成衬底，其化学组成不同于III族氮化物。而且，因为如上所述，优选III族氮化物膜13的热膨胀系数αIII-N与支撑衬底11的热膨胀系数αs的比值αIII-N/αS为0.75或更大且1.25或更小，因此支撑衬底11优选为由莫来石(3Al2O3·2SiO2-2Al2O3·SiO2)形成的衬底、由莫来石-YSZ(氧化钇稳定氧化锆)形成的衬底、由尖晶石(MgAl2O4)形成的衬底、由Al2O3-SiO2-基复合氧化物的烧结体形成的衬底，以及分别由向它们添加了氧化物、碳酸盐等的烧结体形成的衬底、钼(Mo)衬底、钨(W)衬底等等。这里，氧化物和碳酸盐中包含的优选元素为Ca，Mg，Sr，Ba，Al，Sc，Y，Ce，Pr，Si，Ti，Zr，V，Nb，Ta，Cr，Mn，Fe，Co，Ni，Cu，Zn等。
III族氮化物复合衬底1中的支撑衬底11的主表面11n的均方根粗糙度(以下也称为RMS)优选为12nm或更小，更优选6nm或更小，且更优选2nm或更小，以便提高将要形成在III族氮化物复合衬底1的III族氮化物膜13上的III族氮化物层的晶体质量。这里，可通过在将III族氮化物膜13结合至支撑衬底11之前抛光支撑衬底11的主表面，或在将III族氮化物膜13结合至支撑衬底11之后抛光没有结合III族氮化物膜13的另一主表面来调整支撑衬底11的主表面11n的RMS。这里，以如下方式确定支撑衬底11的主表面11n的RMS。由支撑衬底11的主表面11n上的点计算参考平面，且确定从上述点至参考平面的距离的相应平方的平均的正平方根。确定的正平方根值是RMS，其借助AFM(原子力显微镜)、干涉测量粗糙度计、触针基粗糙度计等进行测量。
支撑衬底11的主表面11n优选具有0.3nm或更大且10nm或更小的RMS的平均值mS，以及3nm或更小的RMS的标准偏差sS。在支撑衬底11的主表面11n具有10nm或更小的RMS的平均值mS以及3nm或更小的RMS的标准偏差sS的情况下，高晶体质量的III族氮化物层可生长在III族氮化物膜13的整个主表面13m上，且因此可以以高良率制造半导体器件。为了使支撑衬底11的主表面11n具有0.3nm或更小的RMS的平均值mS，需要复杂的表面抛光，这会在很大程度上增加成本。有鉴于此，支撑衬底11的主表面11n的RMS的平均值mS更优选为0.3nm或更大且5nm或更小，且更优选0.3nm或更大且2nm或更小。此外，支撑衬底11的主表面11n的RMS的标准偏差sS更优选为2nm或更小，且更优选1nm或更小。
这里，支撑衬底11的主表面11n的RMS的平均值mS以及标准偏差sS分别为由图7中所示的支撑衬底11的主表面11n上的13个测量点处测量的RMS计算的算术平均值和标准偏差。无论支撑衬底11的直径大小，图7中所示的支撑衬底11的主表面11n上的13个测量点P都构成：一个中心点PC；在相对于中心点PC彼此正交的四个方向上设置的四个外部点PO，外部点各位于从衬底外边缘向内5mm的位置；以及八个中间点PM，其包括各位于一个中心点PC和四个外部点PO中的一个之间的四个中间点，以及各位于四个外部点PO中的两个之间的四个中间点。这里将标准偏差称为无偏方差的正平方根。
<接合膜>
接合膜12没有特别限制，只要接合膜12可将支撑衬底11和III族氮化物膜13彼此接合即可。接合膜12优选SiO2膜，Si3N4膜，TiO2膜，Ga2O3膜等，因为这些薄膜具有将支撑衬底11和III族氮化物膜彼此接合的高接合能力。
<III族氮化物膜>
III族氮化物膜13是由III族氮化物，特别是诸如GaN膜、AlN膜等的InxAlyGa1-x-yN膜(0≤x，0≤y，x+y≤1)形成的膜。
为了形成具有优良特性的III族氮化物半导体器件，III族氮化物膜13的厚度为10μm或更大，优选30μm或更大，更优选50μm或更大，且更优选100μm或更大。同时，为了降低昂贵的III族氮化物的使用量，III族氮化物膜13的厚度为250μm或更小，优选200μm或更小，且更优选170μm或更小，且特别优选150μm或更小。
III族氮化物膜13的厚度的标准偏差st与其厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小，优选0.001或更大且0.15或更小，更优选0.002或更大且0.1或更小，且更优选0.01或更大且0.05或更小。为了使比值st/mt小于0.001，需要执行切割和抛光且由此精确控制厚度，这会增加成本。相反，如果比值st/mt高于0.2，则会劣化膜厚的均匀性，这会劣化将要制造的半导体器件的特性。
III族氮化物膜13的主表面13m和预定面取向的面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小，优选0.005或更大且0.5或更小，更优选0.008或更大且0.4或更小，且更优选0.05或更大且0.2或更小。为了使比值so/mo小于0.005，需要执行切割和抛光且由此精确控制偏离角，这会增加成本。相反，如果比值so/mo高于0.6，则形成在III族氮化物膜13上的III族氮化物层的形状劣化的部分会产生在主表面中。此外，主表面内的注入主表面中的杂质量的变化较大，这会降低将要制造的半导体器件的良率。
III族氮化物膜13的晶体结构优选为纤锌矿结构，因为其能使将要制造的半导体器件具有优良的特性。没有限定III族氮化物膜13的主表面13m最接近的上述预定面取向，只要其适于所需半导体器件即可，且可以是{0001}，{10-10}，{11-20}，{21-30}，{20-21}，{10-11}，{11-22}以及{22-43}，以及分别从这些面取向偏离15°或更小的面取向中的任一个。其还可以是与上述罗列的面取向相反的面取向以及分别从这些面取向偏离15°或更小的面取向中的任一个。即，III族氮化物膜13的主表面13m可以是极化面、非极化面以及半极化面中的任一个。III族氮化物膜13的主表面13m优选为{0001}面及其相反面中的任一个，因为这些平面可容易地增大直径，或者{10-10}面，{20-21}面及其相反面中的任一个，因为这些面可抑制将要制造的发光器件的蓝移。
这里，对于III族氮化物膜13来说，厚度的平均值mt、厚度的标准偏差st、偏离角的平均值mo、以及偏离角的标准偏差so都是由在图7中所示的III族氮化物膜13的主表面13m上的13个测量点处的厚度的相应测量以及偏离角的相应测量计算的算术平均值以及标准偏差。无论III族氮化物膜的直径大小，图7中所示的III族氮化物膜13的主表面13m上的13个测量点P都构成：一个中心点PC；在相对于中心点PC彼此正交的四个方向上设置的四个外部点PO，外部点各位于从衬底外边缘向内5mm的位置；以及八个中间点PM，其包括各位于一个中心点PC和四个外部点PO中的一个之间的四个中间点，以及各位于四个外部点PO中的两个之间的四个中间点。这里将标准偏差称为无偏方差的正平方根。
为了提高将要生长在III族氮化物膜13上的III族氮化物层的晶体质量并提高将要形成的半导体器件的特性，III族氮化物膜13的主表面13m的杂质金属原子优选为3×1012原子/cm2或更小，更优选4×1011原子/cm2或更小，且更优选1×1011原子/cm2或更小。对于III族氮化物膜13的表面的其它杂质来说，为了提高将要生长在III族氮化物膜13上的III族氮化物层的晶体质量并提高将要形成的半导体器件的特性，Cl原子优选为2×1014原子/cm2或更小，且Si原子优选为9×1013原子/cm2或更小。
为了提高将要生长在III族氮化物膜13上的III族氮化物层的晶体质量，III族氮化物膜13的主表面13m的RMS优选为3nm或更小，更优选2nm或更小，且更优选1nm或更小。
优选地，III族氮化物膜13的主表面13m具有0.1nm或更大且2nm或更小的RMS的平均值mIII-N，以及0.4nm或更小的RMS的标准偏差sIII-N。在III族氮化物膜13的主表面13m具有2nm或更小的RMS的平均值mIII-N以及0.4nm或更小的RMS的标准偏差sIII-N的情况下，高晶体质量的III族氮化物层可生长在III族氮化物膜13的整个主表面13m上，且因此可以以高良率制造半导体器件。为了使III族氮化物膜13的主表面13m具有小于0.1nm的RMS的平均值mIII-N，需要复杂的表面抛光，这会在很大程度上增加成本。有鉴于此，III族氮化物膜13的主表面13m的RMS的平均值mIII-N更优选为0.1nm或更大且1.5nm或更小，且更优选0.2nm或更大且1nm或更小。此外，III族氮化物膜13的主表面13m的RMS的标准偏差sIII-N更优选为0.3nm或更小，且更优选0.2nm或更小。
这里，如上所述，III族氮化物膜13的主表面13m的RMS的平均值mIII-N和标准偏差sIII-N分别为由图7中所示的III族氮化物膜13的主表面上的13个测量点处测量的RMS计算的算数平均值和标准偏差。而且，对于III族氮化物膜13来说，其位错密度优选为1×108cm-2或更小，且其载流子浓度优选为1×1017cm-3或更大。
[参考实施例I-2：层叠III族氮化物复合衬底]
参考图8，作为参考发明I的另一参考实施例的层叠III族氮化物复合衬底2包括参考实施例I-1的III族氮化物复合衬底1，以及设置在III族氮化物复合衬底1的III族氮化物膜13上的至少一个III族氮化物层20。
在本参考实施例的层叠III族氮化物复合衬底2中，通过在具有高晶体质量以及小厚度变化和小偏离角度变化并还具有高晶体质量的III族氮化物膜13上生长来设置III族氮化物层20。因此，可以以高良率制造具有优良特性的半导体器件。
在本参考实施例的层叠III族氮化物复合衬底2中，设置在III族氮化物膜13上的III族氮化物层20根据将要制造的半导体器件的类型而变化。参考图9，在将要制造的半导体器件是发光器件的情况下，III族氮化物层20可构造为例如包括n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25。参考图10，在将要制造的半导体器件是作为电子器件的一个实例的HEMT(高电子迁移率晶体管)的情况下，III族氮化物层可构造为例如包括GaN层26和Al0.2Ga0.8N层27。参考图11，在将要制造的半导体器件是作为电子器件的另一实例的SBD(肖特基势垒二极管)的情况下，III族氮化物层可构造为例如包括n+-GaN层28(具有例如2×1018cm-3的载流子浓度)以及n--GaN层29(具有例如5×1015cm-3的载流子浓度)。
[参考实施例I-3：III族氮化物半导体器件]
参考图9和10，作为参考发明I的又一参考实施例的III族氮化物半导体器件4包括参考实施例I-1的III族氮化物复合衬底中的III族氮化物膜13，以及设置在III族氮化物膜13上的至少一个III族氮化物层20。
本参考实施例的III族氮化物半导体器件4包括具有高晶体质量以及小厚度变化和小偏离角度变化的III族氮化物膜13，以及通过在III族氮化物膜13上生长而设置的高晶体质量的III族氮化物层20，且因此具有优良特性。
在III族氮化物半导体器件4中，III族氮化物层20根据III族氮化物半导体器件4的类型而变化。参考图9，在III族氮化物半导体器件4是发光器件的情况下，III族氮化物层20可构造为例如包括n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25。参考图10，在III族氮化物半导体器件4是作为电子器件的一个实例的HEMT的情况下，III族氮化物层可构造为例如包括GaN层26和Al0.2Ga0.8N层27。参考图11，在半导体器件是作为电子器件的另一实例的SBD的情况下，III族氮化物层可构造为例如包括n+-GaN层28(具有例如2×1018cm-3的载流子浓度)以及n--GaN层29(具有例如5×1015cm-3的载流子浓度)。
优选地，III族氮化物半导体器件4还包括用于支撑III族氮化物层20的支撑衬底11和器件支撑衬底40中的至少一个。这里，没有将器件支撑衬底40的形状限定为平板形状，且可以是任意形状，只要其支撑III族氮化物膜13和III族氮化物层20以便可形成III族氮化物半导体器件4即可。
[参考实施例I-4：制造III族氮化物复合衬底的方法]
参考图12和13，作为参考发明I的又一参考实施例的制造III族氮化物复合衬底的方法是制造参考实施例I-1的III族氮化物复合衬底1的方法，包括以下步骤：通过将支撑衬底11和III族氮化物膜施主衬底13D彼此结合而形成具有75mm或更大直径的接合衬底1L，1LS(图12(A)至(C)以及图13(A)至(C))；以及通过沿距离III族氮化物膜施主衬底13D的结合主表面预定距离的位于内部的平面切割接合衬底1L，1LS中的III族氮化物施主衬底13D而形成III族氮化物复合衬底1。
本参考实施例的制造III族氮化物复合衬底的方法可有效制造包括了具有大厚度和高晶体质量的III族氮化物膜的低成本和大直径III族氮化物复合衬底1。
这里，在形成III族氮化物复合衬底1的步骤中，用于在从III族氮化物膜施主衬底13D的结合主表面向内定位的平面的预定距离处沿平面切割III族氮化物膜施主衬底13D的该距离根据将要制造的III族氮化物复合衬底1的III族氮化物膜13的厚度确定。
此外，在形成III族氮化物复合衬底1的步骤中，切割III族氮化物膜施主衬底13D以形成III族氮化物膜13，且随后对与其结合主表面13n相反的III族氮化物膜13的主表面13m执行研磨，抛光和蚀刻中的至少一种，以由此降低III族氮化物膜13的厚度。特别地，为了减小通过切割III族氮化物膜施主衬底13D而形成的III族氮化物膜13的厚度变化和偏离角变化，优选对已经通过切割获得的III族氮化物复合衬底1中的III族氮化物膜13的主表面进行抛光。为了减小III族氮化物膜13的厚度变化和偏离角变化，抛光的方法优选为基于CMP(化学机械抛光)的精确抛光，化学抛光等等。
有鉴于此，用于在从III族氮化物膜施主衬底13D的结合主表面13n向内定位的平面的预定距离处沿平面切割III族氮化物膜施主衬底13D的该距离优选为通过将作为通过抛光而被移除的部分的抛光容差与将要制造的III族氮化物复合衬底1的III族氮化物膜13的厚度相加而确定的总和。
对于本参考实施例的制造III族氮化物复合衬底1的方法来说，沿接合衬底1L，1LS中的距离III族氮化物膜施主衬底13D的结合主表面13n预定距离的位于内部的平面切割III族氮化物施主衬底13D，且优选对作为与III族氮化物膜施主衬底13D的结合主表面13n相反的主表面13m执行研磨、抛光和蚀刻中的至少一种，以通过减小膜厚由此调整膜厚。因此，可获得包括了具有10μm或更大且250μm或更小的所需厚度的III族氮化物膜13的III族氮化物复合衬底1。
对于本参考实施例的制造III族氮化物复合衬底1的方法来说，在形成III族氮化物复合衬底的步骤中切割III族氮化物膜施主衬底。因此，为了提高制造的可加工性和效率，将要使用的III族氮化物膜施主衬底13D的厚度优选大于500μm，更优选1mm或更大，且更优选2mm或更大。
<形成接合衬底的步骤>
参考图12(A)至(C)以及图13(A)至(C)，形成接合衬底1L，1LS的步骤包括：在支撑衬底11的主表面11m上形成接合膜12a的子步骤(图12(A)，图13(A))；在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤(图12(B)，图13(B))；以及使形成于支撑衬底11上的接合膜12a与形成于III族氮化物膜施主衬底13D上的接合膜12b彼此结合的子步骤(图12(C)，图13(C))。
参考12(A)和图13(A)，在支撑衬底11的主表面11m上形成接合膜12a的子步骤中，接合膜12a与接合膜12b一体化(将在本文后续说明)以形成接合膜12，且其由与接合膜12相同的材料制成。用于形成接合膜12a的方法没有特别限定，只要该方法适于形成接合膜12a即可。但是，为了有效形成具有良好质量的接合膜12a，该方法优选为溅射、CVD(化学气相沉积)、PLD(脉冲激光沉积)、MBE(分子束外延)、电子束沉积等等。CVD是特别优选的，因为其能提高接合膜的质量并提高薄膜沉积速率。在不同的CVD方法中，P-CVD(等离子体化学气相沉积)、PE-CVD(等离子体增强化学气相沉积)等是更加优选的，因为它们使能在低温下并且以高沉积速率沉积膜，且LP-CVD(低压化学气相沉积)等也是更加优选的，因为它们能提高膜质量并有助于量产。
此外，为了提高接合强度，可在形成接合膜12a，12b之后且将它们接合在一起之前执行退火。这种退火可对接合膜12a，12b脱气，以由此使接合膜12a，12b致密。
而且，为了提高支撑衬底11和III族氮化物膜施主衬底13D之间的接合强度，接合膜12a的主表面12am优选被镜面抛光(抛光为具有0.3nm或更小的RMS的镜面加工面)。抛光接合膜12a的主表面12am的方法没有特别限制。例如，采用CMP(化学机械抛光)等等。出于提高接合强度起见，为了提高接合膜的清洁度，可在CMP之后利用不含磨料的溶液执行非磨料抛光。为了提高移除磨料的效果，可借助诸如KOH，TMAH(四甲基氢氧化铵)的碱或诸如HCl，HNO3，H2SO4的酸执行非磨料抛光。此外，出于提高接合强度起见，为了提高接合膜的清洁度，可执行采用海绵，毛刷等的擦洗清洁。此外，可适宜执行双流体清洁、兆声波清洁(megasonic cleaning)、超声波清洁(ultrasonic cleaning)等等。
参考图12(B)和图13(B)，在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤中，III族氮化物膜施主衬底13D是将在其一部分在后续子步骤中分离之后提供III族氮化物膜13的施主衬底。制备这种III族氮化物膜施主衬底13D的方法没有特别限制。为了制造具有良好结晶度的III族氮化物膜施主衬底13D，合适的方法是诸如HVPE(氢化物气相外延)、MOVPE(金属有机气相外延)、MBE(分子束外延)以及升华方法的气相方法，以及诸如熔剂方法、高压氮气溶液方法、氨热方法等的液相方法。以此方式制备的III族氮化物膜施主衬底13D没有特别限制。为了提供良好结晶度的III族氮化物膜13，施主衬底优选具有基本上等于将要提供的III族氮化物膜13的结晶程度。具体地，优选III族氮化物膜施主衬底13D的主表面13m和预定面取向的面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。
用于形成接合膜12b以及抛光接合膜12b的主表面12bn的方法和材料类似于用于形成上述接合膜12a以及抛光接合膜12a的主表面12am的方法和材料。
参考图12(C)和图13(C)，在将形成在支撑衬底11上的接合膜12a以及形成在III族氮化膜施主衬底13D上的接合膜12b彼此结合的子步骤中，将它们结合在一起的方法没有特别限制。适当的方法包括：清洗将要彼此结合的相应表面，将其直接结合在一起，且随后加热至约600℃ to 1200℃以便接合膜接合在一起的直接结合方法；清洗将要彼此结合的表面，借助等离子体或离子进行活化处理，且随后在室温(例如25℃)至400℃的低温气氛下接合在一起的表面活化结合方法；化学溶液和纯水对将要彼此结合的表面进行清洗且随后经受约0.1Mpa至10MPa的高压以便接合膜接合在一起的高压结合方法；化学溶液和纯水对将要彼此结合的表面进行清洗，且随后在约10-6Pa至10-3Pa的高真空气氛下接合在一起的高真空结合方法等等。上述任意结合方法都可在接合膜接合在一起后升温至约600℃至1200℃以由此进一步提高接合强度。特别地，表面活化结合方法、高压结合方法以及高真空结合方法在它们接合在一起之后通过升温至约600℃至1200℃而都能展现出提高接合强度的较强效果。
上述结合致使接合膜12a和接合膜12b接合在一起且由此一体化为接合膜12。支撑衬底11和III族氮化物膜施主衬底13D以接合膜12插入其间而接合在一起，由此形成接合衬底1L，1LS。
将要彼此结合的接合膜12a和12b的相应表面在彼此结合之前可被活化，由此增加接合强度。没有特别限定将要结合的表面的活化。表面优选通过等离子体处理、离子处理、借助化学溶液的化学处理、清洗、CMP处理等等进行活化，因为它们具有高活化效果。
<形成III族氮化物复合衬底的步骤>
参考图12(D)和图13(D)，在形成III族氮化物复合衬底1的步骤中，沿接合衬底1L，1LS中的距离III族氮化物膜施主衬底13D的结合主表面13n预定距离的位于内部的平面切割III族氮化物膜施主衬底13D。因此，施主衬底分离成在接合膜12插入其间的情况下接合至支撑衬底11的III族氮化物膜13，以及剩余的III族氮化膜施主衬底13Dr。因此，形成了其中支撑衬底11和III族氮化膜13彼此结合且接合膜12插入其间的III族氮化物复合衬底1。
用于切割III族氮化物膜施主衬底13D的方法没有特别限定，且可以是诸如钢丝锯、片锯、激光加工、放电加工、射流等的任意方法。
对于借助钢丝锯切割III族氮化物膜施主衬底13D来说，优选使用固定磨料钢丝锯以便平坦地切割大直径的III族氮化物膜施主衬底13D，且优选使用细钢丝以便减小切割容差，其为将要通过切割而被移除的部分。为了降低切割容差，优选松散磨料加工。此外，对于借助钢丝锯切割III族氮化物膜施主衬底13D来说，优选提高钢丝的张力并提高钢丝速度，以便降低由切割阻力造成的钢丝的弯曲，且由此提高厚度精度和平坦性。为此，优选高刚性钢丝锯设备。
还优选摆动钢丝并且同步振动III族氮化物膜施主衬底13D，以便降低切割阻力，且由此提高厚度精度和平坦性。具体地，可以以下述方式降低切割阻力。在钢丝锯相对于切割III族氮化物膜施主衬底13D的方向以直角或接近直角的角度定位的情况下，沿进行切割的方向移动III族氮化物膜施主衬底13D。在钢丝锯以与相对于切割III族氮化物膜施主衬底13D的方向的直角相差较大的角度定位的情况下，沿与进行切割的方向相反的方向移动III族氮化物膜施主衬底13D。
与蓝宝石、SiC等相比，诸如GaN的III族氮化物更脆且更易于破裂，且因此不能通过类似于用于蓝宝石和SiC的切割方法而被适当切割。因此对于切割III族氮化物来说，需要进一步降低切割阻力。为了降低切割阻力并由此提高厚度精度和平坦性，优选阻力系数R(N)处于适当范围内，特别是4000或更大且5000或更小的范围。阻力系数R(N)由(η×Q×V)/(L×P×n)表示，其中η(Pa·s)是用于切割的切削液的粘度，Q(m3/s)是切削液的流速，V(m/s)是钢丝速度，L(m)是最大切割长度，P(m/s)是切割速度，且n是同时被切割的工件的数目。
对于通过切割获得的III族氮化物复合衬底1来说，III族氮化物膜13和支撑衬底11的相应主表面13m，11n可被抛光以便它们获得所需厚度、所需偏离角以及均匀性。具体地，为了在抛光工艺中将III族氮化物复合衬底1结合至抛光设备，可借助吸附和/或衬垫固定III族氮化物复合衬底1。III族氮化物复合衬底1也可首先结合至保持板且随后结合至抛光设备。对于这种结合来说，诸如真空吸盘的机械加压、空气背部加压、砝码等可用于减小倾斜并校正翘曲。III族氮化物复合衬底1还可借助吸附固定。III族氮化物复合衬底1可均匀地结合至抛光设备以降低抛光之后的厚度变化和偏离角变化。
如上所述，对于本参考实施例的制造III族氮化物复合衬底的方法来说，优选抛光通过切割获得的III族氮化物复合衬底1中的III族氮化物膜13的主表面13m，以便降低III族氮化物复合衬底1中的III族氮化物膜13的厚度变化和偏离角变化，通过消除由切割III族氮化物膜13造成的损伤层而保持晶体质量，并且光滑主表面13m。
因此，对于本参考实施例的制造III族氮化物复合衬底的方法来说，用于在从III族氮化物膜施主衬底13D的结合主表面13n向内定位的平面的预定距离处沿该平面切割接合衬底1L，1LS中的III族氮化物膜施主衬底13D的该距离优选为通过将作为通过抛光而被移除的部分的抛光容差与将要制造的III族氮化物复合衬底1的III族氮化物膜13的厚度相加而确定的总和。这里，抛光容差没有特别限制，但优选10μm或更大，更优选20μm或更大，且更优选30μm或更大，以便减小厚度变化和偏离角变化并移除损伤层。同时，为了减小III族氮化物膜施主衬底13D的材料损失，抛光容差优选为100μm或更小，更优选80μm或更小，且更优选60μm或更小。
同样参考图12(D)和(B)以及图13(D)和(B)，剩余的III族氮化物膜施主衬底13Dr的主表面可被抛光以便可被重复利用。
<合并支撑的III族氮化物膜施主衬底的使用>
参考图13(B)至(D)，其中III族氮化物膜施主衬底支撑15结合至III族氮化物膜施主衬底13D的合并支撑的III族氮化物膜施主衬底5D可用于以类似于上述的方式制造III族氮化物复合衬底1。合并支撑的III族氮化物膜施主衬底5D具有支撑III族氮化物膜施主衬底13D的III族氮化物膜施主衬底支撑15，且因此即使III族氮化物膜施主衬底13D变薄至衬底13D不能自持的程度也可重复使用。
对于合并支撑的III族氮化物膜施主衬底5D来说，没有特别限制III族氮化物膜施主衬底支撑15和III族氮化物膜施主衬底13D彼此结合的形式。但是为了增加结合的接合强度，优选在其间设置接合膜14。也没有特别限制III族氮化物膜施主衬底支撑15。但是为了提高支撑强度并避免产生裂纹和翘曲，优选支撑15由具有类似于支撑衬底11的物理性质的材料形成。而接合膜14也没有特别限定，其优选为SiO2膜、Si3N4膜、TiO2膜、Ga2O3膜等，因为这些膜为III族氮化物膜施主衬底支撑15和III族氮化物膜施主衬底13D提供了良好接合。
[参考实施例I-5：制造III族氮化物复合衬底的另一方法]
参考图14，作为参考发明I的又一参考实施例的制造III族氮化物复合衬底的方法具体是制造参考实施例I-1的III族氮化物复合衬底1的方法，包括以下步骤：通过将支撑衬底11和III族氮化物膜施主衬底13D彼此结合而形成具有75mm或更大直径的接合衬底1L(图14(A)至(C))；以及通过对接合衬底1L的III族氮化物膜施主衬底13D的主表面执行研磨、抛光以及蚀刻而形成III族氮化物复合衬底1，该主表面为与III族氮化物膜施主衬底13D的结合主表面相反的主表面(图14(D))。
根据本参考实施例的制造III族氮化物复合衬底的方法可有效制造包括了具有大厚度和高晶体质量的III族氮化物膜的低成本和大直径III族氮化物复合衬底1。
对于本参考实施例的制造III族氮化物复合衬底1的方法来说，对与III族氮化物膜施主衬底13D的结合主表面相反的主表面执行研磨、抛光和蚀刻中的至少一种，以通过减小膜厚由此调整膜厚，且因此，可获得包括了具有10μm或更大且250μm或更小的所需厚度的III族氮化物膜13的III族氮化物复合衬底1。
根据本参考实施例的制造III族氮化物复合衬底1的方法，在形成III族氮化物复合衬底的步骤中，对与III族氮化物膜施主衬底13D的结合主表面相反的主表面执行研磨、抛光和蚀刻中的至少一种。因此，为了降低III族氮化物膜施主衬底13D的材料消耗，将要采用的III族氮化物膜施主衬底13D的厚度优选为500μm或更小，且更优选400μm或更小。
<形成接合衬底的步骤>
参考图14(A)至(C)，类似于制造参考实施例I-4中的III族氮化物复合衬底的方法，形成接合衬底1L的步骤包括：在支撑衬底11的主表面11m上形成接合膜12a的子步骤(图14(A))；在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤(图14(B))；以及使形成于支撑衬底11上的接合膜12a与形成于III族氮化物膜施主衬底13D上的接合膜12b彼此结合的步骤(图14(C))。
这里，如图14(A)中所示的在支撑衬底11的主表面11m上形成接合膜12a的子步骤类似于如图12(A)中所示的在支撑衬底11的主表面11m上形成接合膜12a的子步骤。如图14(B)中所示的在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤类似于如图12(B)中所示的在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤。如图14(C)中所示的使形成于支撑衬底11上的接合膜12a与形成于III族氮化物膜施主衬底13D上的接合膜12b彼此结合的子步骤类似于如图12(C)中所示的使形成于支撑衬底11上的接合膜12a与形成于III族氮化物膜施主衬底13D上的接合膜12b彼此结合的子步骤。因此，将不在赘述其说明。
<形成III族氮化物复合衬底的步骤>
参考图14(D)，在形成III族氮化物复合衬底1的步骤中，对与接合衬底1L中的III族氮化物膜施主衬底13D的结合主表面13n相反的主表面13m执行研磨、抛光和蚀刻中的至少一种，由此由III族氮化物膜施主衬底13D形成具有减小了厚度的III族氮化物膜13，且因此形成了其中支撑衬底11和III族氮化物膜13彼此结合且接合膜12插入其间的III族氮化物复合衬底1。
研磨III族氮化物膜施主衬底13D的方法没有特别限制，且可以是借助磨轮和磨粒中一种的研磨。抛光III族氮化物膜施主衬底13D的方法没有特别限制，且可以是诸如机械抛光的粗抛光，诸如CMP以及化学抛光的精抛光等等。蚀刻III族氮化物膜施主衬底13D的方法没有特别限制，且可以是采用化学溶液的湿法蚀刻，诸如RIE(反应离子蚀刻)的干法蚀刻等等。
为了减小将要形成的III族氮化物膜13的厚度变化和偏离角变化，优选对通过研磨和蚀刻中的至少一种获得的III族氮化物复合衬底1的III族氮化物膜13的主表面13m进行抛光。通过研磨、抛光和蚀刻中至少一种而减小的厚度优选为10μm或更大，更优选20μm或更大且更优选30μm或更大，以便减小厚度变化和偏离角变化并移除损伤层。同时，通过研磨、抛光和蚀刻中至少一种而减小的厚度优选为100μm或更小，更优选80μm或更小，且更优选60μm或更小，以便减少III族氮化物膜施主衬底13D的材料消耗。
[参考实施例I-6：制造III族氮化物复合衬底的方法]
参考图15，作为参考发明I的又一参考实施例的制造III族氮化物半导体器件的方法包括以下步骤：制备参考实施例I-1的III族氮化物复合衬底1；以及在III族氮化物复合衬底1的III族氮化物膜13上生长至少一个III族氮化物层20(图15(A))。本参考实施例的制造III族氮化物半导体器件的方法可用于以高良率制造具有优良特性的III族氮化物半导体器件。
本参考实施例的制造III族氮化物半导体器件的方法可以还包括以下步骤：在III族氮化物层20上结合器件支撑衬底40(图15(B))；以及从III族氮化物复合衬底1移除支撑衬底11(图15(C))。这些步骤可以以高良率加入制造由器件支撑衬底50支撑并具有高机械强度和优良特性的III族氮化物半导体器件。
本参考实施例的制造III族氮化物半导体器件的方法可具体通过以下步骤执行。
<生长III族氮化物层的步骤>
参考图15(A)，在III族氮化物复合衬底1的III族氮化物膜13上生长至少一个III族氮化物层20的步骤中，用于生长III族氮化物层20的合适方法是诸如MOVPE，MBE，HVPE以及升华方法等的气相方法，以及诸如熔剂方法的液相方法，以便外延生长高晶体质量的III族氮化物层20，且特别合适的方法是MOVPE。
III族氮化物层20的结构根据III族氮化物半导体器件4的类型而变化。在III族氮化物半导体器件4是发光器件的情况下，III族氮化物层20可例如通过在III族氮化物膜13上顺序生长n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25而构造。
以此方式至少一个III族氮化物层20生长在III族氮化物复合衬底1的III族氮化物膜13上，且因此获得层叠III族氮化物复合衬底2。
<结合器件支撑衬底的步骤>
参考图15(B)，通过在层叠III族氮化物复合衬底2的III族氮化物层20上形成第一电极30和焊盘电极33，在器件支撑衬底40上形成焊盘电极43和接合金属膜44并且将接合金属膜44结合至焊盘电极33而执行将器件支撑衬底40结合在III族氮化物层20上的步骤。通过这些步骤获得层叠衬底3。对于器件支撑衬底40来说，采用Si衬底，CuW衬底等。
<移除支撑衬底的步骤>
参考图15(C)，通过从层叠衬底3移除III族氮化物复合衬底1的支撑衬底11而执行从III族氮化物复合衬底1移除支撑衬底11的步骤。在III族氮化物复合衬底1包括插入在支撑衬底11和III族氮化物膜13之间的接合膜12的情况下，也可移除接合膜12。用于移除支撑衬底11和接合膜12的方法没有特别限制，且适用方法为研磨、蚀刻等。例如，通过研磨和抛光中的至少一种能够移除由低硬度、低强度且低耐磨性并可能能被研磨掉的材料形成的支撑衬底11，以便降低制造成本。由可溶解在诸如酸溶液或碱溶液的化学溶液中的材料形成的支撑衬底11可通过借助化学溶液的蚀刻移除，因为其需要低制造成本。对于支撑衬底11来说，由诸如陶瓷材料的多晶材料形成的支撑衬底与由诸如蓝宝石，SiC，III族氮化物(例如GaN)等的单晶材料形成的支撑衬底相比更优选，因为多晶材料的支撑衬底11更容易被移除。
<形成电极的步骤>
参考图15(D)，在已经在从层叠衬底3上移除支撑衬底11和接合膜12之后暴露的III族氮化物膜13上形成第二电极50，且在器件支撑衬底40上形成器件支撑衬底电极45。
《参考发明II》
参考发明II涉及一种低成本且大直径的III族氮化物复合衬底，其包括厚III族氮化物膜并在生长III族氮化物层时在主表面上具有小温度变化，以使能降低制造半导体器件的成本并使能以高良率制造III族氮化物半导体器件。其还涉及一种制造III族氮化物复合衬底的方法、层叠III族氮化物复合衬底，以及III族氮化物半导体器件及其制造方法。
[有关参考发明II的背景技术]
诸如GaN的III族氮化物具有优异的半导体特性，且因此可用作半导体器件。此外，例如对于诸如发光器件和电子器件的不同类型的半导体器件而言，诸如GaN的III族氮化物具有不同于Si，GaAs，SiC等的优良的材料特性，且因此能用于多种器件。
例如，日本专利公布No.2009-126722公开了用作用于半导体器件的衬底的无支撑III族氮化物衬底。无支撑III族氮化物衬底具有25mm或更大且160mm或更小直径以及100μm或更大且1000μm或更小的厚度。作为具体实例，其公开了具有直径为100mm且厚度为400μm的无支撑GaN衬底。
日本专利公布No.2008-010766公开了用作用于制造半导体器件的衬底的GaN薄膜结合衬底。GaN薄膜结合衬底包括化学组成与GaN不同的异质衬底，和具有0.1μm或更大且100μm或更小的厚度并结合至异质衬底的GaN薄膜。作为具体的实例，其公开了具有50.8mm直径并包括蓝宝石衬底以及具有0.1μm或100μm厚度并结合至蓝宝石衬底的GaN薄膜的GaN薄膜结合衬底。
日本专利公布No.2010-182936公开了用作半导体器件衬底的复合衬底。复合衬底包括支撑衬底、氮化物半导体层以及设置于支撑衬底与氮化物半导体层之间的接合层。作为具体实例，其公开了具有50.8mm直径并包括蓝宝石衬底、GaN层以及通过按压适配在衬底和GaN层之间而形成的接合层的复合衬底，其中GaN层具有5μm至220μm的厚度。
[参考发明II要解决的问题]
日本专利公布No.2009-126722中所公开的无支撑III族氮化物衬底存在的问题是衬底以高成本制造且因此非常昂贵，且衬底容易破裂，导致难以增大衬底直径并减小其厚度。而且，需要在形成半导体器件时减小无支撑III族氮化物衬底的厚度，这伴随着由于诸如研磨无支撑III族氮化物衬底的背表面(与其上形成用于执行器件功能的III族氮化物层的主表面相反的主表面，且以下将应用背表面的这种定义)的工艺步骤而造成的制造成本增加的问题。
对于日本专利公布No.2008-010766中公开的具有0.1μm厚的GaN薄膜的GaN薄膜结合衬底来说，执行离子注入以形成GaN薄膜，但是其会产生离子注入劣化GaN薄膜的晶体质量的问题。为了提高将要形成的半导体器件的特性，GaN薄膜的厚度优选为10μm或更大。但是GaN薄膜厚度的增大会产生注入离子距主表面的深度变化增大的问题，由此增大成品GaN薄膜结合衬底中GaN薄膜的厚度变化。
而且，日本专利公布No.2008-010766中公开的GaN薄膜复合衬底以及日本专利公布No.2010-182936中公开的复合衬底都为其中III族氮化物的膜或层接合在支撑衬底上的复合衬底，且因此与日本专利公布No.2009-126722中公开的无支撑III族氮化物衬底相比，它们可能在用于制造III族氮化物半导体器件的衬底上形成III族氮化物层时在衬底的主表面上具有较大温度变化。因此，上述复合衬底存在的问题是，如果衬底直径增大，则难以提高将要制造的半导体器件的良率。
参考发明II的一个目的是解决上述问题并由此提供一种低成本且大直径的III族氮化物复合衬底，其包括厚III族氮化物膜并在生长III族氮化物层时在主表面上具有小温度变化(即，不平坦性，且以下将应用变化的这种定义)，从而使能降低制造半导体器件的成本且使能以高良率制造III族氮化物半导体器件，以及提供一种制造III族氮化物复合衬底的方法、层叠III族氮化物复合衬底，以及III族氮化物半导体器件及其制造方法。
[问题的解决手段]
根据一个方面，参考发明II提供一种包括彼此结合的支撑衬底以及具有10μm或更大且250μm或更小厚度的III族氮化物膜的III族氮化物复合衬底，支撑衬底侧主表面的均方根粗糙度的平均值mS为0.3或更大且20nm或更小，且支撑衬底侧主表面的均方根粗糙度的标准偏差sS与均方根粗糙度的平均值mS的比值sS/mS为0.005或更大且0.4或更小。
对于根据参考发明II的上述方面的III族氮化物复合衬底来说，III族氮化物膜侧主表面的均方根粗糙度的平均值mIII-N可以是0.15nm或更大且3nm或更小，且III族氮化物膜侧主表面的均方根粗糙度的标准偏差sIII-N与均方根粗糙度的平均值mIII-N的比值sIII-N/mIII-N为0.008或更大且0.5或更小。支撑衬底侧主表面的翘曲W与直径D的比值W/D可以是-7×10-4或更大且8×10-4或更小。III族氮化物膜的热膨胀系数αIII-N与支撑衬底的热膨胀系数αs的比值αIII-N/αS为0.75或更大且1.25或更小，且III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值tIII-N/tS为0.02或更大且1或更小。支撑衬底可具有3W·m-1·K-1或更大且280W·m-1·K-1或更小的热导率λS。支撑衬底可具有150GPa或更大且500GPa或更小的杨氏模量ES。直径可以是100mm或更大。而且，直径可以是125mm或更大且300mm或更小。
根据另一方面，参考发明II提供一种层叠III族氮化物复合衬底，其包括根据上述方面的III族氮化物复合衬底，和设置在III族氮化物复合衬底的III族氮化物膜侧主表面上的至少一个III族氮化物层。
根据又一方面，参考发明II提供一种III族氮化物半导体器件，其包括根据上述方面的III族氮化物复合衬底中的III族氮化物膜，和设置在III族氮化物膜上的至少一个III族氮化物层。
根据又一方面，参考发明II提供一种制造根据上述方面的III族氮化物复合衬底的方法，包括以下步骤：通过将支撑衬底和III族氮化物膜施主衬底彼此结合而形成具有75mm或更大直径的接合衬底；通过沿距离III族氮化物膜施主衬底的结合主表面预定距离的位于内部的平面切割接合衬底中的III族氮化物施主衬底而形成III族氮化物复合衬底；以及通过在上述任一步骤之前、之中或之后抛光III族氮化物复合衬底的支撑衬底侧主表面而调整支撑衬底侧主表面的均方根粗糙度。
根据又一方面，参考发明II提供一种制造根据上述方面的III族氮化物复合衬底的方法，包括以下步骤：通过将支撑衬底和III族氮化物膜施主衬底彼此结合而形成具有75mm或更大直径的接合衬底；通过对接合衬底中的III族氮化物膜施主衬底的主表面执行研磨、抛光以及蚀刻中至少一种而形成III族氮化物复合衬底，该主表面与III族氮化物膜施主衬底的结合主表面相反；以及通过在上述任一步骤之前、之中或之后抛光III族氮化物复合衬底的支撑衬底侧主表面而调整支撑衬底侧主表面的均方根粗糙度。
根据又一方面，参考发明II提供一种制造III族氮化物半导体器件的方法，包括以下步骤：制备根据上述方面的III族氮化物复合衬底；以及在III族氮化物复合衬底的III族氮化物膜侧主表面上生长至少一个III族氮化物层。
根据参考发明II的这个方面的制造III族氮化物半导体器件的方法还包括以下步骤：在生长III族氮化物层的步骤之后将支撑衬底从III族氮化物复合衬底上移除。其还包括在生长III族氮化物层的步骤之后以及移除支撑衬底的步骤之前将器件支撑衬底结合在III族氮化物层上的步骤。
[参考发明II的效果]
参考发明II可提供一种低成本且大直径的III族氮化物复合衬底，其包括厚III族氮化物膜并在生长III族氮化物层时在主表面上具有小温度变化，从而使能降低制造半导体器件的成本且使能以高良率制造III族氮化物半导体器件，以及提供一种制造III族氮化物复合衬底的方法、层叠III族氮化物复合衬底，以及III族氮化物半导体器件及其制造方法。
[参考实施例II-1：III族氮化物复合衬底]
参考图6，作为参考发明II的参考实施例的III族氮化物复合衬底1是一种包括了彼此结合的支撑衬底11以及具有10μm或更大且250μm或更小厚度的III族氮化物膜13的、具有75mm或更大直径的III族氮化物复合衬底1，作为支撑衬底侧上的主表面的支撑衬底11侧主表面11n的均方根粗糙度(以下也称为RMS)的平均值mS为0.3或更大且20nm或更小，且支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS为0.005或更大且0.4或更小。
对于本参考实施例的III族氮化物复合衬底1来说，在生长用于制造III族氮化物半导体器件的III族氮化物层时主表面上的温度变化(即，非均匀性)小，且因此能生长具有高晶体质量的III族氮化物层。因此，可以以高良率制造高质量的III族氮化物半导体器件。这将在下文详细说明。
参考图6和8，本参考实施例中的III族氮化物复合衬底1具有其中III族氮化物膜13结合在支撑衬底11上的结构。当制造III族氮化物半导体器件时，布置包括温度提升设备的基座(未示出)，以便与III族氮化物复合衬底1对应的支撑衬底11侧主表面11n与基座的主表面相反，且至少一个III族氮化物层20生长在与III族氮化物复合衬底1的正面对应的III族氮化物膜13侧主表面13m上。
本参考实施例中的III族氮化物复合衬底1具有75mm或更大的直径，结合在复合衬底的支撑衬底11上的III族氮化物膜13具有10μm或更大且250μm或更小的厚度，支撑衬底11侧主表面11n的RMS的平均值mS为0.3或更大且20nm或更小，且支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS为0.005或更大且0.4或更小。因此，热均匀地从温度已经升高的基座的主表面传输至作为大直径III族氮化物复合衬底1的背面的整个支撑衬底11侧主表面11n，且具有RMS的小平均值以及变化。因此，能均匀地整体加热具有大直径的III族氮化物复合衬底1。因此，在作为大直径III族氮化物复合衬底1的正面的III族氮化物膜13侧主表面13m上获得小且均匀的温度变化。因此，在大直径III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上上，可生长具有高晶体质量的均匀且大直径的III族氮化物层20，且因此可以以高良率制造具有优良特性的III族氮化物半导体器件。
参考图6，在III族氮化物复合衬底1中将支撑衬底11和III族氮化物膜13彼此结合的方式没有特别限制。但是为了提高结合的接合强度，优选在支撑衬底和III族氮化物膜之间提供接合膜12。
<III族氮化物膜的厚度>
参考图6和7，本参考实施例中的III族氮化物复合衬底1的III族氮化物膜13的厚度为10μm或更大且250μm或更小。这里，III族氮化物膜13的厚度是指由图7中所示的III族氮化物膜13的主表面13m上的13个测量点处测量的厚度计算的平均值。无论III族氮化物膜的直径大小，图7中所示的III族氮化物膜13的主表面上的13个测量点P都构成：一个中心点PC；在相对于中心点PC彼此正交的四个方向上设置的四个外部点PO，外部点各位于从衬底外边缘向内5mm的位置；以及八个中间点PM，其包括各位于一个中心点PC和四个外部点PO中的一个之间的四个中间点，以及各位于四个外部点PO中的两个之间的四个中间点。
为了生长具有高晶体质量的III族氮化物层，III族氮化物膜13的厚度需要为10μm或更大，优选30μm或更大，更优选80μm或更大，且更优选100μm或更大。同时为了降低III族氮化物复合衬底1的材料成本，III族氮化物膜13的厚度需要为250μm或更小，优选200μm或更小，更优选180μm或更小，且更优选130μm或更小。
<III族氮化物复合衬底的直径>
参考图6，本参考实施例中的III族氮化物复合衬底1具有75mm或更大的直径。为了从一个复合衬底制造更大量的半导体器件芯片，III族氮化物复合衬底1的直径需要是75mm或更大，优选100mm或更大，更优选125mm或更大，且更加优选150mm或更大。同时，为了减小复合衬底的翘曲并提高半导体器件良率，III族氮化物复合衬底1的直径优选300mm或更小，且更优选200mm或更小。
<支撑衬底侧主表面的RMS>
参考图6和7，本参考实施例中的III族氮化物复合衬底1具有0.3nm或更大且20nm或更小的支撑衬底11侧主表面11n的RMS的平均值mS，且支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS为0.005或更大且0.4或更小。
对于作为III族氮化物复合衬底1的背面的支撑衬底11侧主表面11n来说，为了在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上生长具有高质量的均匀的III族氮化物层，支撑衬底11侧主表面11n需要20nm或更小，优选10nm或更小且更优选5nm或更小的RMS的平均值mS，以及0.4或更小，优选0.3或更小且更优选0.2或更小的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS。
对于作为III族氮化物复合衬底1的背面的支撑衬底11侧主表面11n来说，为了降低主表面11n的表面处理的成本，支撑衬底11侧主表面11n需要0.3nm或更大，优选0.5nm或更大且更优选1nm或更大的RMS的平均值mS，以及0.005或更大，优选0.01或更大且更优选0.05或更大的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS。
参考图7，III族氮化物复合衬底1的支撑衬底11侧主表面11n的RMS的平均值mS以及标准偏差sS分别为由支撑衬底11的主表面11n上的13个测量点P处测量的RMS计算的算术平均值以及标准偏差。无论支撑衬底11的直径大小，图7中所示的支撑衬底11的主表面11n上的13个测量点P都构成：一个中心点PC；在相对于中心点PC彼此正交的四个方向上设置的四个外部点PO，外部点各位于从衬底外边缘向内5mm的位置；以及八个中间点PM，其包括各位于一个中心点PC和四个外部点PO中的一个之间的四个中间点，以及各位于四个外部点PO中的两个之间的四个中间点。标准偏差是指无偏方差的正平方根。
图7中所示的支撑衬底11的主表面11n上的13个测量点P处测量的RMS是指从通过从测量点P位于中心的、具有85μm×85μm尺寸的测量区域中的各个点计算的参考平面至这些点的距离的相应平方的平均的正平方根，并通过AFM(原子力显微镜)、干涉测量粗糙度计、激光显微镜、触针基粗糙度计等进行测量。
如下所述，应当注意可通过磨料的物理性质、平台、以及用于支撑衬底11的抛光主表面11n的抛光垫、平台和抛光垫的形状，以及抛光条件，来调整III族氮化物复合衬底1的支撑衬底11侧主表面11n的RMS的平均值mS以及标准偏差sS。
<III族氮化物膜侧主表面的RMS>
参考图6和7，本参考实施例中的III族氮化物复合衬底1优选具有0.15nm或更大且3nm或更小的III族氮化物膜13侧主表面13m的RMS的平均值mIII-N，并且优选具有0.008或更大且0.5或更小的III族氮化物膜13侧主表面13m的RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N。
对于作为III族氮化物复合衬底1的正面的III族氮化物膜13侧主表面13m来说，为了在主表面13m上生长具有高晶体质量的均匀的III族氮化物层，RMS的平均值mIII-N优选为3nm或更小，更优选2nm或更小，且更优选1.6nm或更小，且RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N优选为0.5或更小，更优选0.4或更小且更优选0.2或更小。
而且，作为III族氮化物复合衬底1的正面的III族氮化物膜13侧主表面13m来说，为了降低主表面13m的表面处理的成本，RMS的平均值mIII-N优选为0.15nm或更大，更优选0.4nm或更大，且更优选0.8nm或更大，且RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N优选为0.008或更大，更优选0.02或更大且更优选0.05或更大。
参考图7，III族氮化物复合衬底1的III族氮化物膜13侧主表面13m的RMS的平均值mIII-N以及标准偏差sIII-N分别为由III族氮化物膜13的主表面13m上的13个测量点P处测量的RMS计算的算术平均值以及标准偏差。无论III族氮化物膜13的直径大小，图7中所示的III族氮化物膜13的主表面13m上的13个测量点P都构成：一个中心点PC；在相对于中心点PC彼此正交的四个方向上设置的四个外部点PO，外部点各位于从衬底外边缘向内5mm的位置；以及八个中间点PM，其包括各位于一个中心点PC和四个外部点PO中的一个之间的四个中间点，以及各位于四个外部点PO中的两个之间的四个中间点。标准偏差是指无偏方差的正平方根。
图7中所示的III族氮化物膜13的主表面13m上的13个测量点P处测量的RMS是指从通过从其中测量点P位于中心的、具有85μm×85μm尺寸的测量区域中的各个点计算的参考平面至这些点的距离的相应平方的平均的正平方根，并通过AFM(原子力显微镜)、干涉测量粗糙度计、激光显微镜、触针基粗糙度计等进行测量。
如下所述，应当注意可通过磨料的物理性质、平台、以及用于抛光III族氮化物膜13的主表面13m的抛光垫、平台和抛光垫的形状，以及抛光条件，来调整III族氮化物复合衬底1的III族氮化物膜13侧主表面13m的RMS的平均值mIII-N以及标准偏差sIII-N。
<支撑衬底侧主表面的翘曲与直径的比值>
参考图6，对于本参考实施例中的III族氮化物复合衬底1来说，支撑衬底11侧主表面11n的翘曲W与直径D的比值W/D优选是-7×10-4或更大且8×10-4或更小，更优选-4×10-4或更大且5×10-4或更小，更优选-2.5×10-4或更大且3×10-4或更小，且特别优选-1×10-4或更大且1.5×10-4或更小。对于翘曲W和比值W/D的符号来说，这里以+(正)号表示支撑衬底11侧主表面11n的凹陷翘曲，且这里以－(负)号表示支撑衬底11侧主表面11n的凸起翘曲。如果支撑衬底11侧主表面11n的翘曲与III族氮化物复合衬底1的直径D的比值W/D优选是-7×10-4或更大且8×10-4或更小，更优选-4×10-4或更大且5×10-4或更小，更优选-2.5×10-4或更大且3×10-4或更小，且特别优选-1×10-4或更大且1.5×10-4或更小的小值，则当III族氮化物层生长在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上时，热均匀地从温度上升的基座的主表面传输至大直径III族氮化物复合衬底1的整个支撑衬底11侧主表面11n，且因此整个III族氮化物复合衬底1可被均匀加热。因此，作为III族氮化物复合衬底1的正面的III族氮化物膜13侧主表面13m上的温度具有较小变化和均匀性。因此，具有高晶体质量的均匀且大直径的III族氮化物层可生长在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上。因此，可以以高良率制造具有优良特性的III族氮化物半导体器件。
<III族氮化物膜的热膨胀系数与支撑衬底的热膨胀系数的比值>
参考图6，对于本参考实施例中的III族氮化物复合衬底1来说，为了抑制III族氮化物复合衬底1以及生长在III族氮化物膜13上的III族氮化物层的翘曲和破裂且由此提高III族氮化物半导体器件的良率，III族氮化物膜13的热膨胀系数αIII-N与支撑衬底11的热膨胀系数αS的比值αIII-N/αS优选为0.75或更大且1.25或更小，更优选0.85或更大且1.15或更小，且更优选0.95或更大且1.05或更小。支撑衬底11的热膨胀系数αS和III族氮化物膜13的热膨胀系数αIII-N可借助热力学分析设备进行测量。
<III族氮化物膜的厚度与支撑衬底的厚度的比值>
参考图6，对于本参考实施例中的III族氮化物复合衬底1来说，为了抑制III族氮化物复合衬底1以及生长在III族氮化物膜13上的III族氮化物层的翘曲和破裂且由此提高III族氮化物半导体器件的良率，III族氮化物膜13的厚度tIII-N与支撑衬底11的厚度tS的比值tIII-N/tS优选为0.02或更大且1或更小，更优选0.1或更大且0.6或更小，且更优选0.2或更大且0.4或更小。支撑衬底11的厚度tS和III族氮化物膜13的厚度tIII-N可通过借助光学显微镜和/或SEM或借助数字指示器等进行的膜截面观察而进行测量。
因此，为了抑制III族氮化物复合衬底1以及生长在III族氮化物膜13上的III族氮化物层的翘曲和破裂且由此提高III族氮化物半导体器件的良率，III族氮化物膜13的热膨胀系数αIII-N与支撑衬底11的热膨胀系数αS的比值αIII-N/αS优选为0.75或更大且1.25或更小，且III族氮化物膜的厚度tIII-N与支撑衬底11的厚度tS的比值tIII-N/tS优选为0.02或更大且1或更小。更优选比值αIII-N/αS为0.85或更大且1.15或更小且比值tIII-N/tS为0.1或更大且0.6或更小，且更优选比值αIII-N/αS为0.95或更大且1.05或更小且比值tIII-N/tS为0.2或更大且0.4或更小。
<支撑衬底>
本参考实施例中的III族氮化物复合衬底1中包括的支撑衬底11没有特别限定，只要支撑衬底11可支撑III族氮化物膜13即可。但是，为了降低昂贵的III族氮化物的使用量以由此降低成本，支撑衬底优选为异质组成衬底，其化学组成不同于III族氮化物。
如上所述，本参考实施例中的III族氮化物复合衬底1优选具有0.75或更大且1.25或更小的III族氮化物膜13的热膨胀系数αIII-N与支撑衬底11的热膨胀系数αs的比值αIII-N/αS。
对于本参考实施例中的III族氮化物复合衬底1来说，支撑衬底11的热导率λS优选为3W·m-1·K-1或更大且280W·m-1·K-1或更小，更优选5W·m-1·K-1或更大且210W·m-1·K-1或更小，且更优选10W·m-1·K-1或更大且120W·m-1·K-1或更小。这里可通过激光闪光方法测量支撑衬底11的热导率λS。具有优选为3W·m-1·K-1或更大，更优选5W·m-1·K-1或更大，且更优选10W·m-1·K-1或更大的热导率λS的支撑衬底11的III族氮化物复合衬底1可在III族氮化物层生长时有效地将热从基座的主表面传输至III族氮化物复合衬底1的III族氮化物膜13的主表面13m。具有优选为280W·m-1·K-1或更小，更优选210W·m-1·K-1或更小，且更优选120W·m-1·K-1或更小且特别优选50W·m-1·K-1或更小的热导率λS的支撑衬底11的III族氮化物复合衬底1可在III族氮化物层生长时均匀地将热量从基座的主表面传输至III族氮化物复合衬底1的III族氮化物膜13的整个主表面。与具有约300W·m-1·K-1的热导率λS的SiC衬底用作支撑衬底的情况相比，具有280W·m-1·K-1或更小的热导率λS的支撑衬底11可在III族氮化物层生长时更均匀地将热量从基座的主表面传输至III族氮化物复合衬底1的III族氮化物膜13的整个主表面。
对于本参考实施例中的III族氮化物复合衬底1来说，支撑衬底11具有优选150GPa或更大且500GPa或更小，且更优选200GPa或更大且350GPa或更小的杨氏模量ES。这里可通过共振方法测量支撑衬底11的杨氏模量ES。具有优选150GPa或更大且更优选200GPa或更大的杨氏模量ES的支撑衬底11的III族氮化物复合衬底1可在通过在复合衬底上生长III族氮化物层而形成III族氮化物半导体器件时抑制III族氮化物复合衬底1和/或III族氮化物层的翘曲的发生。具有优选500GPa或更小且更优选350GPa或更小的杨氏模量ES的支撑衬底11的III族氮化物复合衬底1可在通过在复合衬底上生长III族氮化物层而形成III族氮化物半导体器件时抑制III族氮化物复合衬底1和/或III族氮化物层的翘曲和/或破裂的发生。
支撑衬底11没有特别限制。但是鉴于上述方面，支撑衬底11优选满足以下至少一个：III族氮化物膜13的热膨胀系数αIII-N与支撑衬底11的热膨胀系数αS的比值αIII-N/αS为0.75或更大且1.25或更小；支撑衬底11具有3W·m-1·K-1或更大且280W·m-1·K-1或更小的热导率λS；且支撑衬底11具有150GPa或更大且500GPa或更小的杨氏模量ES。支撑衬底11优选由莫来石(3Al2O3·2SiO2-2Al2O3·SiO2)形成的衬底，由莫来石-YSZ(氧化钇稳定氧化锆)形成的衬底，由尖晶石(MgAl2O4)形成的衬底，由Al2O3-SiO2-基复合氧化物的烧结体形成的衬底，以及分别由向它们添加了氧化物、碳酸盐等的烧结体形成的衬底，钼(Mo)衬底，钨(W)衬底等等。这里，氧化物和碳酸盐中包含的优选元素为Ca，Mg，Sr，Ba，Al，Sc，Y，Ce，Pr，Si，Ti，Zr，V，Nb，Ta，Cr，Mn，Fe，Co，Ni，Cu，Zn等。
支撑衬底11可包括单晶体、多晶体和非晶体材料中的任一种。其优选包括多晶体，因为当形成器件时，通过研磨或蚀刻进行移除较容易，且可保持抑制翘曲或破裂的强度。
<接合膜>
参考图6，本参考实施例中的III族氮化物复合衬底1中包括的接合膜12没有特别限制，只要接合膜可将支撑衬底11和III族氮化物膜13彼此接合即可。但是接合膜12优选为SiO2膜，Si3N4膜，TiO2膜，Ga2O3膜等，因为这些膜具有将支撑衬底11和III族氮化物膜彼此接合的高接合能力。
<III族氮化物膜>
参考图6，本参考实施例中的III族氮化物膜13是由III族氮化物，特别是诸如GaN膜，AlN膜等的InxAlyGa1-x-yN膜(0≤x，0≤y，x+y≤1)形成的膜。
为了形成具有优良特性的III族氮化物半导体器件，如上所述，III族氮化物膜13的厚度需要为10μm或更大，优选30μm或更大，更优选80μm或更大，且更优选100μm或更大。同时，为了降低昂贵的III族氮化物的使用量，III族氮化物膜13的厚度为250μm或更小，优选200μm或更小，更优选180μm或更小，且特别优选130μm或更小。
III族氮化物膜13的晶体结构优选是纤锌矿结构，因为其能制造具有优良特性的半导体器件。没有限定III族氮化物膜13的主表面最接近的预定面取向，只要其适于所需半导体器件即可，且可以是{0001}，{10-10}，{11-20}，{21-30}，{20-21}，{10-11}，{11-22}以及{22-43}，以及分别从这些面取向偏离15°或更小的面取向中的任一个。其还可以是与上述罗列的面取向相反的面取向以及分别从这些面取向偏离15°或更小的面取向中的任一个。即，III族氮化物膜13的主表面13m可以是极化面、非极化面以及半极化面中的任一个。III族氮化物膜13的主表面13m优选为{0001}面及其相反面中的任一个，因为这些平面可容易地增大直径，或者{10-10}面、{20-21}面及其相反面中的任一个，因为这些面抑制将要制造的发光器件的蓝移。
为了提高将要生长在III族氮化物膜13上的III族氮化物层的晶体质量并提高将要形成的半导体器件的特性，III族氮化物膜13的主表面13m的杂质金属原子优选为1×1013原子/cm2或更小，更优选3×1012原子/cm2或更小，更优选1×1012原子/cm2或更小且特别优选1×1011原子/cm2或更小。
优选对包括诸如莫来石(3Al2O3·2SiO2-2Al2O3·SiO2)，莫来石-YSZ(氧化钇稳定氧化锆)，尖晶石(MgAl2O4)，Al2O3-SiO2-基复合氧化物的烧结体等的衬底的支撑衬底11的III族氮化物复合衬底1进行抑制金属原子从支撑衬底11洗脱的清洗，例如借助表面活性剂和/或纯水的擦洗清洗、双流体清洁、或兆声波清洁(借助500kHz至5MHz的超声波频率范围内的超声波的清洗)，以及诸如借助低浓度酸和/或碱的单片馈送清洗的单面清洗(单面是III族氮化物膜13的主表面13m)，从而降低III族氮化物膜13的主表面13m中的杂质金属原子的浓度。保护膜也可形成在支撑衬底上以抑制金属原子的洗脱。
对于III族氮化物膜13的主表面13m中的杂质金属原子之外的杂质来说，为了提高生长在III族氮化物膜13上的III族氮化物层的晶体质量并提高将要形成的半导体器件的特性，杂质优选为2×1014原子/cm2或更小的Cl原子，优选为9×1013原子/cm2或更小的Si原子。III族氮化物膜13的位错密度没有特别限制。为了降低半导体器件的泄漏电流，位错密度优选为1×108cm-2或更小，且更优选1×107cm-2或更小。III族氮化物膜13的载流子浓度没有特别限制。为了降低半导体器件的电阻，载流子浓度优选为1×1017cm-3或更大，且更优选1×1018cm-3或更大。
[参考实施例II-2：层叠III族氮化物复合衬底]
参考图8，作为参考发明II的另一参考实施例的层叠III族氮化物复合衬底2包括参考实施例II-1的III族氮化物复合衬底1，以及设置在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上的至少一个III族氮化物层20。
本参考实施例中的层叠III族氮化物复合衬底2包括III族氮化物复合衬底1，其具有小平均值mS和小标准偏差sS的RMS的支撑衬底11侧主表面11n，以及具有高晶体质量生长并由此设置在复合衬底1上的III族氮化物层20。因此，可以以高良率制造具有优良特性的半导体器件。
在本参考实施例的层叠III族氮化物复合衬底2中，设置在III族氮化物膜13侧主表面13m上的III族氮化物层20根据将要制造的半导体器件的类型而变化。参考图9，在将要制造的半导体器件是发光器件的情况下，III族氮化物层20可构造为例如包括n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25。参考图10，在将要制造的半导体器件是作为电子器件的一个实例的HEMT(高电子迁移率晶体管)的情况下，III族氮化物层20可构造为例如包括GaN层26和Al0.2Ga0.8N层27。参考图11，在将要制造的半导体器件是作为电子器件的另一实例的SBD(肖特基势垒二极管)的情况下，III族氮化物层20可构造为例如包括n+-GaN层28(具有例如2×1018cm-3的载流子浓度)以及n--GaN层29(具有例如5×1015cm-3的载流子浓度)。
[参考实施例II-3：III族氮化物半导体器件]
参考图9至11，作为参考发明II的又一参考实施例的III族氮化物半导体器件4包括参考实施例II-1的III族氮化物复合衬底中的III族氮化物膜13，以及设置在III族氮化物膜13上的至少一个III族氮化物层20。
本参考实施例的III族氮化物半导体器件4包括III族氮化物复合衬底1中的III族氮化物膜13，III族氮化物复合衬底1具有小平均值mS和小标准偏差sS的RMS的支撑衬底11侧主表面11n，以及具有高晶体质量生长并由此设置在复合衬底1上的III族氮化物层20。因此，半导体器件4具有优良特性。
在III族氮化物半导体器件4中，III族氮化物层20根据III族氮化物半导体器件4的类型而变化。参考图9，在III族氮化物半导体器件4是发光器件的情况下，III族氮化物层20可构造为例如包括n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25。参考图10，在III族氮化物半导体器件4是作为电子器件的一个实例的HEMT的情况下，III族氮化物层20可构造为例如包括GaN层26和Al0.2Ga0.8N层27。参考图11，在III族氮化物半导体器件4是作为电子器件的另一实例的SBD的情况下，III族氮化物层20可构造为例如包括n+-GaN层28(具有例如2×1018cm-3的载流子浓度)以及n--GaN层29(具有例如5×1015cm-3的载流子浓度)。电子器件的其他实例可包括PND(PN二极管)，晶体管等等。上述半导体器件还可以为垂直型或横向型。
参考图9，优选地，III族氮化物半导体器件4还包括用于支撑III族氮化物层20的支撑衬底11和器件支撑衬底40中的至少一个。这里，没有将器件支撑衬底40的形状不限为平板形状，且可以是任意形状，只要其支撑III族氮化物膜13和III族氮化物层20以便可形成III族氮化物半导体器件4即可。
[参考实施例II-4：制造III族氮化物复合衬底的方法]
<参考实施例II-4-1：制造III族氮化物复合衬底的方法>
参考图12和13，作为参考发明II的又一参考实施例的制造III族氮化物复合衬底的方法是制造参考实施例II-1的III族氮化物复合衬底1的方法，包括以下步骤：通过将支撑衬底11和III族氮化物膜施主衬底13D彼此结合而形成具有75mm或更大直径的接合衬底1L，1LS(图12(A)至(C)以及图13(A)至(C))；以及通过沿距离III族氮化物膜施主衬底13D的结合主表面预定距离的位于内部的平面切割接合衬底1L，1LS中的III族氮化物施主衬底13D而形成III族氮化物复合衬底1；以及在上述任一步骤之前、之中或之后通过抛光III族氮化物复合衬底1的支撑衬底11侧主表面11n来调整支撑衬底11侧主表面11n的RMS。
本参考实施例的制造III族氮化物复合衬底的方法可有效制造具有厚III族氮化物膜和在III族氮化物层生长时的主表面上的小温度变化的低成本和大直径III族氮化物复合衬底1，由此能以高良率制造III族氮化物半导体器件。
这里，在形成III族氮化物复合衬底1的步骤中，用于在从III族氮化物膜施主衬底13D的结合主表面向内定位的平面的预定距离处沿该平面切割III族氮化物膜施主衬底13D的该距离根据将要制造的III族氮化物复合衬底1的III族氮化物膜13的厚度确定。
此外，在形成III族氮化物复合衬底1的步骤中，切割III族氮化物膜施主衬底13D以形成III族氮化物膜13，且随后对与其结合主表面13n相反的III族氮化物膜13的主表面13m执行研磨、抛光和蚀刻中的至少一种，以由此降低III族氮化物膜13的厚度。特别地，为了减小通过切割III族氮化物膜施主衬底13D而形成的III族氮化物膜13的厚度变化(即不平坦性)，优选对已经通过切割获得的III族氮化物复合衬底1中的III族氮化物膜13的主表面进行抛光。为了减小III族氮化物膜13的厚度变化，抛光的方法优选为基于CMP(化学机械抛光)、化学抛光等等的精确抛光。
有鉴于以上方面，用于在从III族氮化物膜施主衬底13D的结合主表面13n向内定位的平面的预定距离处沿该平面切割III族氮化物膜施主衬底13D的该距离优选为通过将作为通过抛光而被移除的部分的抛光容差与将要制造的III族氮化物复合衬底1的III族氮化物膜13的厚度相加而确定的总和。
对于本参考实施例的制造III族氮化物复合衬底1的方法来说，沿接合衬底1L，1LS中的距离III族氮化物膜施主衬底13D的结合主表面13n预定距离的位于内部的平面切割III族氮化物施主衬底13D，且优选对作为与III族氮化物膜13的结合主表面13n相反的主表面13m执行研磨、抛光和蚀刻中的至少一种，以通过减小膜厚由此调整膜厚。因此，可获得包括了具有10μm或更大且250μm或更小的所需厚度的III族氮化物膜13的III族氮化物复合衬底1。
对于本参考实施例的制造III族氮化物复合衬底1的方法来说，为了提高在形成III族氮化物复合衬底的步骤中切割III族氮化物膜施主衬底13D的可加工性和效率，将要使用的III族氮化物膜施主衬底13D的厚度优选大于500μm，更优选1mm或更大，且更优选2mm或更大。
<形成接合衬底的步骤>
参考图12(A)至(C)以及图13(A)至(C)，形成接合衬底1L，1LS的步骤包括：在支撑衬底11的主表面11m上形成接合膜12a的子步骤(图12(A)，图13(A))；在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤(图12(B)，图13(B))；以及使形成于支撑衬底11的主表面11m上的接合膜12a的主表面12am与形成于III族氮化物膜施主衬底13D的主表面13n上的接合膜12b的主表面12bn彼此结合的子步骤(图12(C)，图13(C))。
参考12(A)和图13(A)，在支撑衬底11的主表面11m上形成接合膜12a的子步骤中，接合膜12a与将在本文后续说明的接合膜12b一体化以形成接合膜12，且其由与接合膜12相同的材料制成。用于形成接合膜12a的方法没有特别限定，只要该方法适于形成接合膜12a即可。但是，为了有效形成具有良好质量的接合膜12a，该方法优选为溅射、CVD(化学气相沉积)、PLD(脉冲激光沉积)、MBE(分子束外延)、电子束沉积等等。CVD是特别优选的，因为其能提高接合膜的质量并提高薄膜沉积速率。在不同的CVD方法中，P-CVD(等离子体化学气相沉积)、PE-CVD(等离子体增强化学气相沉积)等是更加优选的，因为它们使能在低温下并且以高沉积速率沉积膜，LP-CVD(低压化学气相沉积)等也是更加优选的，因为它们能提高膜质量并有助于量产，且AP-CVD(大气压-化学气相沉积)等也是更加优选的，因为它们使能以更高沉积速率沉积膜，且它们的生产率优良。
此外，为了提高接合强度，可在形成接合膜12a，12b之后且将它们接合在一起之前执行退火。这种退火可对接合膜12a，12b脱气，以由此使接合膜12a，12b致密。
而且，为了提高支撑衬底11和III族氮化物膜施主衬底13D之间的接合强度，接合膜12a的主表面12am优选被镜面抛光(抛光为具有0.3nm或更小的RMS的镜面加工面)。抛光接合膜12a的主表面12am的方法没有特别限制。例如，采用CMP(化学机械抛光)等等。出于提高接合强度起见，为了提高接合膜的清洁度，可在CMP之后利用不含磨料的溶液执行非磨料抛光。为了提高移除磨料的效果，可借助诸如KOH，TMAH(四甲基氢氧化铵)的碱或诸如HCl，HNO3，H2SO4的酸执行非磨料抛光。此外，出于提高接合强度起见，为了提高接合膜的清洁度，可执行采用海绵、毛刷等的擦洗清洁。此外，可适宜执行双流体清洁、兆声波清洁、超声波清洁等等。
参考图12(B)和图13(B)，在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤中，III族氮化物膜施主衬底13D是将在后续子步骤中提供III族氮化物膜13的施主衬底。制备这种III族氮化物膜施主衬底13D的方法没有特别限制。为了制造高晶体质量的III族氮化物膜施主衬底13D，合适的方法是诸如HVPE(氢化物气相外延)、MOVPE(金属有机气相外延)、MBE(分子束外延)以及升华方法的气相方法，以及诸如熔剂方法、高压氮气溶液方法、氨热方法等的液相方法。以此方式制备的III族氮化物膜施主衬底13D没有特别限制。为了提供高晶体质量的III族氮化物膜13，施主衬底优选具有基本上等于将要提供的III族氮化物膜13的结晶程度。
用于形成接合膜12b以及抛光接合膜12b的主表面12bn的方法和材料类似于用于形成上述接合膜12a以及抛光接合膜12a的主表面12am的方法和材料。
参考图12(C)和图13(C)，在将形成在支撑衬底11的主表面11m上的接合膜12a的主表面12am以及形成在III族氮化膜施主衬底13D的主表面13n上的接合膜12b的主表面12bn彼此结合的子步骤中，将它们结合在一起的方法没有特别限制。适当的方法包括：清洗将要彼此结合的相应表面，将其直接结合在一起，且随后加热至约600℃ to1200℃以便接合膜接合在一起的直接结合方法；清洗将要彼此结合的表面，借助等离子体或离子进行活化处理，且随后在室温(例如25℃)至400℃的低温气氛下接合在一起的表面活化结合方法；用化学溶液和纯水对将要彼此结合的表面进行清洗且随后经受约0.1Mpa至10MPa的高压以便接合膜接合在一起的高压结合方法；用化学溶液和纯水对将要彼此结合的表面进行清洗，且随后在约10-6Pa至10-3Pa的高真空气氛下接合在一起的高真空结合方法等等。上述任意结合方法都可在接合膜接合在一起后升温至约600℃至1200℃以由此进一步提高接合强度。特别地，表面活化结合方法、高压结合方法以及高真空结合方法通过在接合膜接合在一起之后通过升温至约600℃至1200℃而都能展现出提高接合强度的较强效果。
上述结合致使接合膜12a和接合膜12b接合在一起且由此一体化为接合膜12。支撑衬底11和III族氮化物膜施主衬底13D以接合膜12插入其间而结合在一起，由此形成接合衬底1L，1LS。
将要彼此结合的接合膜12a和12b的相应主表面12am和12bn在彼此结合之前可被活化，由此增加接合强度。没有特别限定将要结合的主表面12am和12bn的活化。表面优选通过等离子体处理、离子处理、借助化学溶液的化学处理、清洗、CMP处理等等进行活化，因为它们具有高活化效果。
<形成III族氮化物复合衬底的步骤>
参考图12(D)和图13(D)，在形成III族氮化物复合衬底1的步骤中，沿接合衬底1L，1LS中的距离III族氮化物膜施主衬底13D的结合主表面13n预定距离的位于内部的平面切割III族氮化物膜施主衬底13D。因此，施主衬底分离成在接合膜12插入其间的情况下接合至支撑衬底11的III族氮化物膜13，以及剩余的III族氮化膜施主衬底13Dr。因此，形成了其中支撑衬底11和III族氮化膜13彼此结合并以接合膜12插入其间的III族氮化物复合衬底1。
用于切割III族氮化物膜施主衬底13D的方法没有特别限定，且可以是诸如钢丝锯、片锯、激光加工、放电加工、射流等的任意方法。
对于借助钢丝锯切割III族氮化物膜施主衬底13D来说，优选使用固定磨料钢丝锯以便平坦地切割大直径的III族氮化物膜施主衬底13D，且优选使用细钢丝以便减小切割容差，其为将要通过切割而被移除的部分。为了降低切割容差，优选松散磨料加工。此外，对于借助钢丝锯切割III族氮化物膜施主衬底13D来说，优选提高钢丝的张力并提高钢丝速度，以便降低由切割阻力造成的钢丝的弯曲，且由此提高厚度精度和平坦性。为此，优选高刚性钢丝锯设备。
还优选摆动钢丝并且同步振动III族氮化物膜施主衬底13D，以便降低切割阻力，且由此提高厚度精度和平坦性。具体地，可以以下述方式降低切割阻力。在钢丝锯相对于切割III族氮化物膜施主衬底13D的方向以直角或接近直角的角度定位的情况下，沿进行切割的方向移动III族氮化物膜施主衬底13D。在钢丝锯以与相对于切割III族氮化物膜施主衬底13D的方向的直角相差较大的角度定位的情况下，沿与进行切割的方向相反的方向移动III族氮化物膜施主衬底13D。
与蓝宝石/SiC等相比，诸如GaN的III族氮化物更脆且更易于破裂，且因此不能通过类似于用于蓝宝石和SiC的切割方法而被适当切割。因此对于切割III族氮化物来说，需要进一步降低切割阻力。为了降低切割阻力并由此提高厚度精度和平坦性，优选阻力系数R(单位：N)处于适当范围内，特别是4000N或更大且5000N或更小的范围。阻力系数R(N)由R＝(η×Q×V)/(L×P×n)表示，其中η(单位：Pa·s)是用于切割的切削液的粘度，Q(单位：m3/s)是切削液的流速，V(单位：m/s)是钢丝速度，L(单位：m)是最大切割长度，P(单位：m/s)是切割速度，且n是同时被切割的工件的数目。
对于通过切割获得的III族氮化物复合衬底1来说，III族氮化物膜13和支撑衬底11的相应主表面可被抛光以便它们获得所需厚度以及均匀性。具体地，为了在抛光工艺中将III族氮化物复合衬底1结合至抛光设备，可借助吸附和/或衬垫固定III族氮化物复合衬底1。III族氮化物复合衬底1也可首先结合至保持板且随后结合至抛光设备。对于这种结合来说，诸如真空吸盘的机械加压、空气背部加压、砝码等可用于减小倾斜并校正翘曲。III族氮化物复合衬底1还可借助吸附固定。III族氮化物复合衬底1可均匀地结合至抛光设备以降低抛光之后的厚度变化。此外，可根据抛光平台的形状和衬垫的形状控制接合的形状以由此降低抛光后的厚度变化。
如上所述，对于本参考实施例的制造III族氮化物复合衬底的方法来说，优选抛光通过切割获得的III族氮化物复合衬底1中的III族氮化物膜13的主表面13m，以便降低III族氮化物复合衬底1中的III族氮化物膜13的厚度变化，通过消除由切割III族氮化物膜13造成的损伤层而保持晶体质量，并且光滑主表面。
因此，对于本参考实施例的制造III族氮化物复合衬底的方法来说，用于在从III族氮化物膜施主衬底13D的结合主表面13n向内定位的平面的预定距离处沿该平面切割接合衬底1L，1LS中的III族氮化物膜施主衬底13D的该距离优选为通过将作为通过抛光而被移除的部分的抛光容差与将要制造的III族氮化物复合衬底1的III族氮化物膜13的厚度相加而确定的总和。这里，抛光容差没有特别限制，但优选10μm或更大，更优选20μm或更大，且更优选30μm或更大，以便减小厚度变化并移除损伤层。同时，为了减小III族氮化物膜施主衬底13D的材料损失，抛光容差优选为100μm或更小，更优选80μm或更小，且更优选60μm或更小。
同样参考图12(D)和(B)以及图13(D)和(B)，剩余的III族氮化物膜施主衬底13Dr的主表面可被抛光以便可被重复利用。
<合并支撑的III族氮化物膜施主衬底的使用>
参考图13(B)至(D)，其中III族氮化物膜施主衬底支撑15结合至III族氮化物膜施主衬底13D的合并支撑的III族氮化物膜施主衬底5D可用于以类似于上述的方式制造III族氮化物复合衬底1。合并支撑的III族氮化物膜施主衬底5D具有支撑III族氮化物膜施主衬底13D的III族氮化物膜施主衬底支撑15，且因此即使III族氮化物膜施主衬底13D变薄至衬底13D不能自持的程度也可重复使用。
对于合并支撑的III族氮化物膜施主衬底5D来说，没有特别限制III族氮化物膜施主衬底支撑15和III族氮化物膜施主衬底13D彼此接合的形式。但是为了增加结合的接合强度，优选在其间设置接合膜14。也没有特别限制III族氮化物膜施主衬底支撑15。但是为了提高支撑强度并避免产生裂纹和翘曲，优选支撑15由具有类似于支撑衬底11的物理性质的材料形成。而接合膜14也没有特别限定，其优选为SiO2膜、Si3N4膜、TiO2膜、Ga2O3膜等，因为这些膜为III族氮化物膜施主衬底支撑15和III族氮化物膜施主衬底13D提供了良好接合。
<调整III族氮化物复合衬底的支撑衬底侧主表面的均方根粗糙度的步骤>
本参考实施例中的制造III族氮化物复合衬底1的方法包括在上述任一步骤之前、之中或之后通过抛光III族氮化物的支撑衬底11侧主表面11n而调整支撑衬底11侧主表面11n的RMS的步骤。通过调整III族氮化物复合衬底1的支撑衬底11侧主表面11n的RMS的步骤，支撑衬底11侧主表面11n可具有0.3nm或更大且20nm或更小的RMS的平均值mS，且支撑衬底11侧主表面11n可具有0.005或更大且0.4或更小的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS。
可借助磨料的粘度、磨料颗粒的尺寸、平台和抛光衬垫的材料和表面形状，以及抛光条件控制支撑衬底11侧主表面11n的RMS的平均值mS。为了使RMS的平均值mS更小，相对于水基磨料，更优选油基磨料，更优选高粘度磨料，更优选小磨料颗粒尺寸，且更优选软平台和软抛光垫。对于平台和抛光垫的表面形状来说，具有其中形成有用于沉淀物移除的凹槽的形状是优选的。用于沉淀物移除的凹槽是指形成有用于移除抛光界面上的沉淀物和/或聚集的磨料颗粒的、具有相对宽的宽度和相对宽的节距的凹槽。抛光条件优选为低压和低圆周速度。
为了控制支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS，采用抛光溶液的粘度η(单位:mPa·S)以及流速Q(单位:m3/s)，以及平台的面积S(单位:m2)，抛光压力P(单位:kPa)以及圆周速度V(单位:m/s)，以便由公式：FE＝η×Q×V/S×P定义的操作系数FE(单位:m2/s)处于预定范围内，具体为4×10-17或更大且1×10-16或更小。对于平台和抛光垫的表面形状来说，形成有用于使磨料均匀的凹槽的形状是优选的。用于使磨料均匀的凹槽是指形成有用于在衬底的中央部均匀保持磨料的、具有相对窄的宽度和相对窄的节距的凹槽。
<调整III族氮化物复合衬底的III族氮化物膜侧主表面的RMS的步骤>
本参考实施例的制造III族氮化物复合衬底1的方法包括在形成III族氮化物复合衬底的步骤之后，通过抛光III族氮化物复合衬底1的III族氮化物膜13侧主表面13m而调整III族氮化物膜13侧主表面13m的RMS的步骤。通过调整III族氮化物复合衬底1的III族氮化物膜13侧主表面13m的RMS的步骤，III族氮化物膜13侧主表面13m可具有0.15nm或更大且3nm或更小的RMS的平均值mIII-N，且III族氮化物膜13侧主表面13m可具有0.008或更大且0.5或更小的RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N。
这里，可借助磨料的粘度、磨料颗粒的尺寸、平台和抛光衬垫的材料和表面形状，以及抛光条件控制III族氮化物膜13侧主表面13m的RMS的平均值mIII-N。为了使RMS的平均值mIII-N更小，更优选高粘度磨料，更优选小磨料颗粒尺寸，且更优选软平台和软抛光垫。对于平台和抛光垫的表面形状来说，具有其中形成有用于沉淀物移除的凹槽的形状是优选的。抛光条件优选为低压和低圆周速度。
对于III族氮化物膜13侧主表面13m的RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N来说，采用抛光溶液的粘度η(单位:mPa·S)以及流速Q(单位:m3/s)，以及平台的面积S(单位:m2)，抛光压力P(单位:kPa)以及圆周速度V(单位:m/s)，以便由公式：FE＝η×Q×V/S×P定义的操作系数FE(单位:m2/s)处于预定范围内，具体为4×10-17或更大且1×10-16或更小。对于平台和抛光垫的表面形状来说，形成有用于使磨料均匀的凹槽的形状是优选的。
[参考实施例II-4-2：制造III族氮化物复合衬底的另一方法]
参考图14，作为参考发明II的又一参考实施例的制造III族氮化物复合衬底的方法是制造参考实施例II-1的III族氮化物复合衬底1的方法，包括以下步骤：通过将支撑衬底11和III族氮化物膜施主衬底13D彼此结合而形成具有75mm或更大直径的接合衬底1L(图14(A)至(C))；通过对接合衬底1L的III族氮化物膜施主衬底13D的一个主表面执行研磨、抛光以及蚀刻中至少一种而形成III族氮化物复合衬底1(图14(D))，该主表面与III族氮化物膜施主衬底13D的结合主表面相反设置；以及通过在上述任一步骤之前、之中或之后抛光III族氮化物复合衬底的支撑衬底侧主表面而调整支撑衬底侧主表面的RMS。
本参考实施例的制造III族氮化物复合衬底1的方法可有效制造具有厚III族氮化物膜和在III族氮化物层生长时在主表面上的小温度变化的低成本和大直径III族氮化物复合衬底1，由此能以高良率制造III族氮化物半导体器件。
对于本参考实施例的制造III族氮化物复合衬底1的方法来说，对与III族氮化物膜施主衬底13D的结合主表面相反的主表面执行研磨、抛光和蚀刻中的至少一种，以由此通过减小膜厚调整膜厚，且因此，可获得包括了具有10μm或更大且250μm或更小的所需厚度的III族氮化物膜13的III族氮化物复合衬底1。
根据本参考实施例的制造III族氮化物复合衬底1的方法，在形成III族氮化物复合衬底的步骤中，对与III族氮化物膜施主衬底的结合主表面相反的主表面执行研磨、抛光和蚀刻中的至少一种。因此，为了降低III族氮化物膜施主衬底13D的材料消耗，将要采用的III族氮化物膜施主衬底13D的厚度优选为500μm或更小，且更优选400μm或更小。
<形成接合衬底的步骤>
参考图14(A)至(C)，类似于制造参考实施例II-4-1中的III族氮化物复合衬底的方法，形成接合衬底1L的步骤包括：在支撑衬底11的主表面11m上形成接合膜12a的子步骤(图14(A))；在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤(图14(B))；以及使形成于支撑衬底11的主表面11m上的接合膜12a的主表面12am与形成于III族氮化物膜施主衬底13D的主表面13n上的接合膜12b的主表面12bn彼此结合的步骤(图14(C))。
这里，如图14(A)中所示的在支撑衬底11的主表面11m上形成接合膜12a的子步骤类似于如图12(A)中所示的在支撑衬底11的主表面11m上形成接合膜12a的子步骤。如图14(B)中所示的在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤类似于如图12(B)中所示的在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤。如图14(C)中所示的使形成于支撑衬底11的主表面11m上的接合膜12a的主表面12am与形成于III族氮化物膜施主衬底13D的主表面13n上的接合膜12b的主表面12bn彼此结合的子步骤类似于如图12(C)中所示的使形成于支撑衬底11的主表面11m上的接合膜12a的主表面12am与形成于III族氮化物膜施主衬底13D的主表面13n上的接合膜12b的主表面12bn彼此结合的子步骤。因此，将不在赘述其说明。
<形成III族氮化物复合衬底的步骤>
参考图14(D)，在形成III族氮化物复合衬底1的步骤中，对与接合衬底1L中的III族氮化物膜施主衬底13D的结合主表面13n相反的主表面13m执行研磨、抛光和蚀刻中的至少一种，由此由III族氮化物膜施主衬底13D形成具有减小了厚度的III族氮化物膜13，且因此形成了其中支撑衬底11和III族氮化物膜13彼此结合且以接合膜12插入其间的III族氮化物复合衬底1。
研磨III族氮化物膜施主衬底13D的方法没有特别限制，且可以是借助磨轮和磨粒中一种的研磨。抛光III族氮化物膜施主衬底13D的方法没有特别限制，且可以是诸如机械抛光的粗抛光，诸如CMP以及化学抛光的精抛光等等。蚀刻III族氮化物膜施主衬底13D的方法没有特别限制，且可以是采用化学溶液的湿法蚀刻，诸如RIE(反应离子蚀刻)的干法蚀刻等等。
为了减小将要形成的III族氮化物膜13的厚度变化，优选对通过研磨和蚀刻中的至少一种获得的III族氮化物复合衬底1的III族氮化物膜13的主表面13m进行抛光。通过研磨、抛光和蚀刻中至少一种而减小的厚度优选为10μm或更大，更优选20μm或更大且更优选30μm或更大，以便减小厚度变化并移除损伤层。同时，通过研磨、抛光和蚀刻中至少一种而减小的厚度优选为100μm或更小，更优选80μm或更小，且更优选60μm或更小，以便减少III族氮化物膜施主衬底13D的材料消耗。
<调整III族氮化物复合衬底的支撑衬底侧主表面的RMS的步骤>
本参考实施例的制造III族氮化物复合衬底1的方法包括在上述任一步骤之前、之中或之后通过抛光III族氮化物复合衬底1的支撑衬底11侧主表面11n而调整支撑衬底11侧主表面11n的RMS的步骤。通过调整III族氮化物复合衬底1的支撑衬底11侧主表面11n的RMS的步骤，支撑衬底11侧主表面11n可具有0.3nm或更大且20nm或更小的RMS的平均值mS，且支撑衬底11侧主表面11n可具有0.005或更大且0.4或更小的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS。
这里，控制支撑衬底11侧主表面11n的RMS的平均值mS以及支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS类似于参考实施例II-4-1中的制造III族氮化物复合衬底1的方法。
<调整III族氮化物复合衬底的III族氮化物膜侧主表面的RMS的步骤>
本参考实施例的制造III族氮化物复合衬底1的方法优选包括在形成III族氮化物复合衬底的步骤之后，通过抛光III族氮化物复合衬底1的III族氮化物膜13侧主表面13m而调整III族氮化物膜13侧主表面13m的RMS的步骤。通过调整III族氮化物复合衬底1的III族氮化物膜13侧主表面13m的RMS的步骤，III族氮化物膜13侧主表面13m可具有0.15nm或更大且3nm或更小的RMS的平均值mIII-N，且III族氮化物膜13侧主表面13m可具有0.008或更大且0.5或更小的RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N。
这里，控制III族氮化物膜13侧主表面13m的RMS的平均值mIII-N以及III族氮化物膜13侧主表面13m的RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N类似于参考实施例II-4-1中的制造III族氮化物复合衬底1的方法。
[参考实施例II-5：制造III族氮化物半导体器件的方法]
参考图15，制造作为参考发明II的又一参考实施例的III族氮化物半导体器件的方法包括以下步骤：制备参考实施例II-1的III族氮化物复合衬底1；以及在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上生长至少一个III族氮化物层20(图15(A))。本参考实施例的制造III族氮化物半导体器件的方法可用于以高良率制造具有优良特性的III族氮化物半导体器件，因为在III族氮化物层生长时在主表面13m上具有小温度变化的III族氮化物膜13侧主表面13m上生长III族氮化物层。
本参考实施例的制造III族氮化物半导体器件的方法可以还包括以下步骤：在生长III族氮化物层20的步骤(图15(A))之后从III族氮化物复合衬底1移除支撑衬底11(图15(C))。这个步骤使能制造各种形式的III族氮化物半导体器件。
此外，本参考实施例的制造III族氮化物半导体器件的方法还包括以下步骤：在生长III族氮化物层的步骤(图15(A))之后以及移除支撑衬底的步骤(图15(C))之前，在III族氮化物层20上接合器件支撑衬底40(图15(B))。这个步骤使能以高良率制造由器件支撑衬底40支撑并具有高机械强度和优良特性的III族氮化物半导体器件。
本参考实施例的制造III族氮化物半导体器件的方法可具体通过以下步骤执行。
<生长III族氮化物层的步骤>
参考图15(A)，在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上生长至少一个III族氮化物层20的步骤中，用于生长III族氮化物层20的合适方法是诸如MOVPE，MBE，HVPE以及升华方法等的气相方法，以及诸如熔剂方法的液相方法，以便外延生长高晶体质量的III族氮化物层20，且特别合适的方法是MOVPE。
III族氮化物层20的结构根据III族氮化物半导体器件4的类型而变化。在III族氮化物半导体器件4是发光器件的情况下，III族氮化物层20可例如通过在III族氮化物膜13上顺序生长n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25而构造。
以此方式，至少一个III族氮化物层20生长在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上，且因此获得层叠III族氮化物复合衬底2。
<接合器件支撑衬底的步骤>
参考图15(B)，通过在层叠III族氮化物复合衬底2的III族氮化物层20上形成第一电极30和焊盘电极33，在器件支撑衬底40上形成焊盘电极43和接合金属膜44以及将接合金属膜44结合至焊盘电极33而执行将器件支撑衬底40结合在III族氮化物层20上的步骤。通过这些步骤获得层叠衬底3。对于器件支撑衬底40来说，采用Si衬底，CuW衬底，Mo衬底等。
<移除支撑衬底的步骤>
参考图15(C)，通过从层叠衬底3移除III族氮化物复合衬底1的支撑衬底11而执行从III族氮化物复合衬底1移除支撑衬底11的步骤。在III族氮化物复合衬底1包括插入在支撑衬底11和III族氮化物膜13之间的接合膜12的情况下，也可移除接合膜12。用于移除支撑衬底11和接合膜12的方法没有特别限制，且适用方法为研磨、蚀刻等。例如，通过研磨和抛光中的至少一种移除由低硬度、低强度且不具有耐磨性并可能被研磨掉的材料形成的支撑衬底11，以便降低制造成本。由可溶解在诸如酸溶液或碱溶液的化学溶液中的材料形成的支撑衬底11可通过借助化学溶液的蚀刻移除，因为其需要低制造成本。对于支撑衬底11来说，由诸如陶瓷材料的多晶材料形成的支撑衬底与由诸如蓝宝石，SiC，III族氮化物(例如GaN)等的单晶材料形成的支撑衬底相比更优选，因为多晶材料的支撑衬底11更容易被移除。
应当注意，对于制造采用无支撑III族氮化物衬底的III族氮化物半导体器件来说，为了降低器件厚度，无支撑III族氮化物衬底的背表面(背表面是指与其上形成了III族氮化物层的主表面相反的主表面，且以下也应用这种定义)经受研磨等。相反，对于使用III族氮化物复合衬底制造III族氮化物半导体器件来说，为了降低器件厚度，容易通过蚀刻、研磨等移除支撑衬底，且因此可降低制造III族氮化物半导体器件的成本。
<形成电极的步骤>
参考图15(D)，在已经在从层叠衬底3上移除支撑衬底11和接合膜12之后暴露的III族氮化物膜13上形成第二电极50，且在器件支撑衬底40上形成器件支撑衬底电极45。
《参考发明III》
参考发明III涉及一种可以低成本制造、具有大直径并包括具有适当厚度和高晶体质量的III族氮化物膜的III族氮化物复合衬底、一种制造III族氮化物复合衬底的方法、层叠III族氮化物复合衬底，以及III族氮化物半导体器件及其制造方法。
[有关参考发明III的背景技术]
诸如GaN的III族氮化物具有优异的半导体特性，且因此可用作适于半导体器件的材料。
例如，日本专利公布No.2009-126722公开了用作用于半导体器件的衬底的无支撑III族氮化物衬底。无支撑III族氮化物衬底具有25mm或更大且160mm或更小直径以及100μm或更大且1000μm或更小的厚度。作为具体实例，其公开了具有直径为10mm且厚度为400μm的无支撑GaN衬底。
日本专利公布No.2008-010766公开了用作用于制造半导体器件的衬底的GaN薄膜结合衬底。GaN薄膜结合衬底包括化学组成与GaN不同的异质衬底，和具有0.1μm或更大且100μm或更小的厚度并结合至异质衬底的GaN薄膜。作为具体的实例，其公开了具有50.8mm直径并包括蓝宝石衬底以及具有0.1μm或100μm厚度并结合至蓝宝石衬底的GaN薄膜的GaN薄膜结合衬底。
[参考发明III要解决的问题]
但是，日本专利公布No.2009-126722中所公开的无支撑III族氮化物衬底非常昂贵。这主要是由于III族氮化物不能形成液相且因此不能采用作为低成本制造方法的液相生长方法，即其必然要采用低良率的气相生长方法。此外，III族氮化物是一种低断裂韧度材料，其高度易于断裂。由于此，因此难以增大衬底直径。而且，出于降低制造成本的目的，如果衬底的厚度降至约250μm的厚度，则衬底易于翘曲。因此，在衬底上生长外延层的步骤中，晶体质量会劣化或会发生衬底剥离，这会降低半导体器件的制造良率。因此难以制造高附加值半导体器件。
相反，对于日本专利公布No.2008-010766中公开的结合衬底来说，可降低昂贵的III族氮化物的使用量，且因此可降低制造半导体器件的成本。
为了获得半导体器件的优良特性，优选作为基底的III族氮化物膜的厚度为10μm或更大。但是，在日本专利公布No.2008-010766中公开的常规接合衬底中，III族氮化物膜的厚度被限制在约1μm，原因如下。对于日本专利公布No.2008-010766中公开的接合衬底来说，异质衬底和GaN体晶体接合在一起，且随后离子注入方法用于分离GaN体晶体以由此形成GaN薄膜。但是对于这种方法来说，强加有关离子注入深度的特定限制。因此，如果制造10μm或更大的III族氮化物膜，则离子注入的深度会改变，且因此III族氮化物膜的厚度会改变。在这种情况下，不能保证足够质量。即，对于日本专利公布No.2008-010766中公开的常规接合衬底来说，如果III族氮化物膜的厚度为10μm或更大，则不能实现半导体器件的足够特性以及半导体器件的制造的足够良率。
在例如采用钢丝锯替代离子注入方法以用于日本专利公布No.2008-010766中公开的常规接合衬底以切割并分离III族氮化物膜且由此获得具有10μm或更大的III族氮化物膜的接合衬底的情况下，衬底易于翘曲或破裂。同样在这种情况下，难以在III族氮化物膜上生长高质量的外延层。
如上所述，非常难以利用常规公知的技术获得包括具有适当厚度范围的III族氮化物膜并使能实现优良的半导体器件特性，同时减少昂贵的III族氮化物的使用量的III族氮化物复合衬底。
本发明的一个目的是提供一种能以低成本制造且具有大直径并包括具有适当厚度的III族氮化物膜以及高晶体质量的III族氮化物复合衬底、制造III族氮化物复合衬底的方法、层叠III族氮化物复合衬底，以及III族氮化物半导体器件及其制造方法。
[问题的解决手段]
根据一个方面，参考发明III提供一种包括彼此结合的支撑衬底以及具有10μm或更大且250μm或更小厚度的III族氮化物膜的、具有75mm或更大直径的III族氮化物复合衬底，III族氮化物复合衬底包括插入支撑衬底和III族氮化物膜之间并将支撑衬底和III族氮化物膜彼此接合的接合膜，且接合膜具有2％或更大且40％或更小的厚度变化。
根据另一方面，参考发明III提供一种包括彼此结合的支撑衬底以及具有10μm或更大且250μm或更小厚度的III族氮化物膜的具有75mm或更大直径的III族氮化物复合衬底，III族氮化物复合衬底包括插入支撑衬底和III族氮化物膜之间并将支撑衬底和III族氮化物膜彼此接合的接合膜，支撑衬底和III族氮化物膜之间的剪切接合强度为4MPa或更大且40MPa或更小，且支撑衬底和III族氮化物膜之间的接合面积的比值为60％或更大且99％或更小。
对于根据参考发明III的这些方面的III族氮化物复合衬底来说，III族氮化物膜的热膨胀系数αIII-N与支撑衬底的热膨胀系数αs的比值αIII-N/αS为0.75或更大且1.25或更小，且III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值tIII-N/tS为0.02或更大且1或更小。
支撑衬底可具有3W·m-1·K-1或更大且280W·m-1·K-1或更小的热导率λS。
支撑衬底可具有150GPa或更大且500GPa或更小的杨氏模量ES。
此外，III族氮化物复合衬底的直径可以是125mm或更大且300mm或更小。
根据另一方面，参考发明III提供一种层叠III族氮化物复合衬底，其包括根据上述方面的III族氮化物复合衬底，和设置在III族氮化物复合衬底的III族氮化物膜侧主表面上的至少一个III族氮化物层。
根据又一方面，参考发明III提供一种III族氮化物半导体器件，其包括了根据上述方面的III族氮化物复合衬底中的III族氮化物膜，和设置在III族氮化物膜上的至少一个III族氮化物层。
根据又一方面，参考发明III提供一种制造根据上述方面的III族氮化物复合衬底的方法，包括以下步骤：通过将支撑衬底和III族氮化物膜施主衬底彼此结合而形成具有75mm或更大直径的接合衬底；以及通过沿距离III族氮化物膜施主衬底的结合主表面预定距离的位于内部的平面切割接合衬底中的III族氮化物施主衬底而形成III族氮化物复合衬底。
根据又一方面，参考发明III提供一种制造根据上述方面的III族氮化物复合衬底的方法，包括以下步骤：通过将支撑衬底和III族氮化物膜施主衬底彼此结合而形成具有75mm或更大直径的接合衬底；以及通过对接合衬底中的III族氮化物膜施主衬底的主表面执行研磨、抛光以及蚀刻中至少一种而形成III族氮化物复合衬底，该主表面与III族氮化物膜施主衬底的结合主表面相反。
根据又一方面，参考发明III提供一种制造III族氮化物半导体器件的方法，包括以下步骤：制备III族氮化物复合衬底；以及在III族氮化物复合衬底的III族氮化物膜上生长至少一个III族氮化物层。
根据参考发明III的这个方面的制造III族氮化物半导体器件的方法还包括以下步骤：将器件支撑衬底结合在III族氮化物层上；以及从III族氮化物复合衬底移除支撑衬底。
[参考发明III的效果]
参考发明III可提供一种可以低成本制造，具有大直径并包括具有适当厚度和高晶体质量的III族氮化物膜的III族氮化物复合衬底、一种制造III族氮化物复合衬底的方法、层叠III族氮化物复合衬底、以及III族氮化物半导体器件及其制造方法。
[参考实施例III-1：III族氮化物复合衬底]
参考图6，作为参考发明III的参考实施例的III族氮化物复合衬底1是一种包括了彼此结合的支撑衬底11以及具有10μm或更大且250μm或更小厚度的III族氮化物膜13的具有75mm或更大直径的衬底，III族氮化物复合衬底1包括插入支撑衬底11和III族氮化物膜13之间并将支撑衬底1和III族氮化物膜13彼此接合的接合膜12。III族氮化物复合衬底的特征在于接合膜12具有2％或更大且40％或更小的厚度变化。
本参考实施例中的III族氮化物复合衬底1的特征还在于通过接合膜12而彼此接合的支撑衬底11和III族氮化物膜13之间的剪切接合强度为4MPa或更大且40MPa或更小，且支撑衬底11和III族氮化物膜13之间的接合面积的比值为60％或更大且99％或更小。
与常规无支撑III族氮化物衬底相反，本参考实施例提供一种其中III族氮化物膜13接合至支撑衬底11的复合衬底。可采用这种特征以降低昂贵的III族氮化物膜的厚度并降低半导体器件的成本。
此外，与常规接合衬底相反，本参考实施例提供具有75mm或更大的大直径以及具有10μm或更大且250μm或更小厚度的III族氮化物膜13的衬底。因此，本参考实施例的III族氮化物复合衬底可用于获得非常优良的半导体器件特性。
上述特征可从接合膜12的厚度变化为2％或更大且40％或更小或支撑衬底11和III族氮化物膜13之间的剪切接合强度为4MPa或更大且40MPa或更小，且支撑衬底11和III族氮化物膜13之间的接合面积的比值为60％或更大且99％或更小而获得。
III族氮化物复合衬底包括具有其厚度变化被控制以便厚度变化落入特定范围内的接合膜12。因此，即使在借助钢丝锯等切割具有75mm或更大的大直径的衬底的III族氮化物膜13以分离其一部分并由此将其厚度降至10μm或更大且250μm或更小的情况下，在III族氮化物膜13上形成外延层的半导体器件工艺中，来自其上安装了衬底的基座的热也在该膜中均匀传输。因此，可获得具有良好厚度变化和高晶体质量的外延层，且因此也可提高半导体器件的制造良率。
控制支撑衬底11和III族氮化物膜13之间的接合强度以及接合面积的比值，以便它们分别落入特定范围内。因此，缓和施加至接合膜的应力并抑制翘曲的发生。因此，可提高半导体器件的制造良率。
本参考实施例中的III族氮化物复合衬底1可具有下述中的至少一种：接合膜12的厚度变化的上述特征；以及支撑衬底11和III族氮化物膜13之间的接合强度和接合面积的比值的上述特征，以由此提高半导体器件的制造良率并提高半导体器件的特性。特别优选III氮化物复合衬底1同时具有上述特征，因为可协同产生特征的相应效果，且因此可进一步增强本发明的效果。
<III族氮化物复合衬底的直径>
为了从一个复合衬底制造大量半导体器件芯片，III族氮化物复合衬底1的直径是75mm或更大，且优选100mm或更大，更优选125mm或更大，且更加优选150mm或更大。同时，为了减小复合衬底的翘曲并提高半导体器件良率，III族氮化物复合衬底1的直径优选300mm或更小，且更优选200mm或更小。
以下将说明构成本参考实施例中的III族氮化物复合衬底1的各个部分
<接合膜>
本参考实施例中的接合膜12具有吸收并缓解支撑衬底11的接合表面以及III族氮化物膜13的接合表面的不平坦性的功能，从而由此提高支撑衬底11和III族氮化物膜13之间的接合强度。
接合膜12没有特别限制，只要接合膜12可将支撑衬底11和III族氮化物膜13彼此接合即可。接合膜12优选为SiO2膜，Si3N4膜，TiO2膜，Ga2O3膜等，因为这些膜具有将支撑衬底11和III族氮化物膜13彼此接合的高接合能力。虽然接合膜12的平均厚度没有特别限制，但是其平均厚度例如可以是约100nm至4μm。
<接合膜的厚度变化>
在本参考实施例中，接合膜12的厚度变化为2％或更大且40％或更小。本文的“厚度变化”是接合膜12的厚度的均匀性并根据下述公式，由接合膜12的整个主表面中测量的厚度中的“厚度的最大值tmax”以及“厚度的最小值tmin”计算的指标。
公式：厚度变化(％)＝{(tmax-tmin)/(tmax+tmin)}×100
这里，对于用于接合膜的厚度的参考面来说，可采用支撑衬底11的主表面11m。测量厚度的测量点优选为至少13个点，且彼此相邻的测量点优选以基本上规则的间距设置。
可借助常规公知的光学干涉膜厚度计，步进计等测量接合膜的厚度。也可通过借助扫描电子显微镜(SEM)等对垂直于接合膜12的主表面的截面进行观察而测量厚度。
如果厚度变化小于2％，则在生长外延层时，来自于其上安装了衬底的基座的热传导是非均匀的。因此，衬底翘曲成凹型并具有中心部的温度和外周部的温度之间的较大差异。在这种情况下，不能生长具有高质量的外延层，半导体器件的制造良率低，且半导体器件的特性劣化。如果厚度变化大于40％，则存在大量接合膜薄以及缺少接合膜(即非接合区)的区域。同样在这种情况下，不能生长具有高质量的外延层且半导体器件的制造良率低。有鉴于此，本参考实施例中的接合膜的厚度变化是2％或更大且40％或更小。落入此范围内的厚度变化产生优越的效果，即在外延生长过程中，温度在整个复合衬底上均匀分布，并且可生长具有高晶体质量的高质量外延层。厚度变化更优选5％或更大且25％或更小，且更优选7％或更大且16％或更小。落入这些范围内的厚度变化能进一步提高接合膜的厚度的均匀性并且进一步提高形成在III族氮化物膜13上的外延层的晶体质量。
可例如通过对接合膜表面执行的化学机械抛光(以下也称为“CMP”)的条件控制接合膜的厚度变化以便其落入所需范围。条件的实例可以是用于磨料的材料、抛光的线速度、用于抛光垫的材料等等。
<剪切接合强度>
在本参考实施例中，通过接合膜12而彼此接合的支撑衬底11和III族氮化物膜13之间的剪切接合强度为4MPa或更大且40MPa或更小。在剪切接合强度落入此范围的情况下，在制造半导体器件的工艺中不会发生衬底剥落且缓解了衬底的翘曲。因此，显著提高了半导体器件的制造良率。剪切接合强度更优选10MPa或更大且30MPa或更小。这是合适的，因为这种剪切强度往往能进一步提高缓解衬底翘曲的效果。如果剪切接合强度小于4MPa，则接合强度不足。在这种情况下，在外延生长过程中会发生衬底剥离，因为衬底由于来自其上安装了衬底的基座的热传导而变形，导致半导体器件的制造的较低良率。如果剪切接合强度大于40MPa，则更大的应力施加至接合膜12且倾向于增大衬底的翘曲，导致半导体器件的制造的更低的良率。
在本参考实施例中，可通过根据JIS K 6850“刚性-刚性结合组件的抗拉搭接剪切强度的测定”的方法，借助模具剪切测试仪，张力测试仪等测量剪切接合强度。具体地，制备矩形复合衬底(6mm长度×8mm宽度)作为测量样本，且将复合衬底平坦放置并固定在测试仪的样本台上以便支撑衬底面向下。此后，9mm宽度的测试夹具用于在平行于支撑衬底和III族氮化物膜之间的接合表面的方向(即剪切方向)上施加负载，且测量当接合表面破裂时的最大剪切负载。随后，最大剪切负载除以接合表面的面积(4.8×10-5m2)，由此计算剪切接合强度。
对于在支撑衬底11和III族氮化物膜13之间实现4MPa或更大且40MPa或更小的剪切接合强度的方法来说，例如可适当采用在支撑衬底11和III族氮化物膜13彼此接合之前和之后执行的退火处理的方法。即如下的适当方法。在支撑衬底11的一个主表面和III族氮化物膜13的一个主表面中的每一个上形成接合膜之后，对支撑衬底11和III族氮化物膜13中的每一个进行退火处理。退火的支撑衬底11和退火的III族氮化物膜13借助插入其间的接合膜而彼此接合，且随后再次进行退火处理。
对于退火处理的条件来说，优选在400℃或更高的氮气气氛下执行退火处理一个小时或更长，更优选在600℃或更高的氮气气氛下执行退火处理一个小时或更长，且特别优选在800℃或更高的氮气气氛下执行退火处理一个小时或更长。
对于接合膜的质量来说，用于退火处理的温度条件优选为1200℃或更低，且处理的时间优选为48小时或更短。
也可借助接合膜接合之前的表面状态(即表面粗糙度)控制剪切接合强度。
<接合面积的比值>
如上所述，本参考实施例中的III族氮化物复合衬底1需要在支撑衬底11和III族氮化物膜13之间具有4MPa或更大且40MPa或更小的剪切接合强度，且支撑衬底11和III族氮化物膜13之间的接合面积的比值为60％或更大且99％或更小。因此根据这两方面定义支撑衬底11和III族氮化物膜13之间的关系，且因此本参考实施例中的III族氮化物复合衬底1能显著降低外延生长过程中衬底的翘曲，并使能生长高平坦性和高质量的外延层。因此，复合衬底具有优越的效果，即在制造半导体器件的工艺中发生衬底剥离的频率极低且半导体器件的制造良率高。在接合面积的比值小于60％的情况下，外延生长工艺中以及制造半导体器件的工艺中发生衬底剥离的频率高，导致半导体器件制造的较低良率。在接合面积的比值高于99％的情况下，更大的应力会施加至接合膜12且衬底可能发生翘曲。因此，同样在这种情况下，半导体器件的制造良率较低。
在本参考实施例中，“接合面积的比值”是通过计算作为接合缺陷(空隙或剥离)的面积之和除以支撑衬底11的主表面11m的面积之和，且乘以100系数而确定的值，通过借助超声波显微镜对作为支撑衬底11和III族氮化物膜13之间的接合界面的接合膜12进行观察而检测作为接合缺陷(空隙或剥离)的面积。接合面积的比值更优选为70％或更大且90％或更小，且更优选80％或更大且86％或更小。在接合面积的比值落入这些范围的情况下，显著缓解施加至接合膜12的应力，且可进一步提高半导体器件的制造良率。
对于实现60％或更大且99％或更小的接合面积的比值的方法来说，例如可采用清洗接合膜12的表面的方法。具体地，可采用通过CMP移除接合膜12的表面上的污垢且随后该表面进一步经历借助水的超声波清洗的适当的方法。对于更优选的方法来说，可采用通过CMP移除接合膜12的表面上的污垢且随后进一步通过借助诸如氢氧化钾(KOH)或水的水溶液的化学溶液的非磨料抛光移除污垢的方法。例如也可同时采用超声波清洗和非磨料抛光清洗。
可通过将接合膜12的厚度变化定义为2％或更大且40％或更小而更精确地控制接合面积的比值。即，特别优选接合膜12的厚度变化为2％或更大且40％或更小且接合面积的比值为60％或更大且99％或更小。
<支撑衬底>
支撑衬底11没有特别限定，只要支撑衬底11可支撑III族氮化物膜13即可。但是，为了降低昂贵的III族氮化物的使用量以由此降低成本，支撑衬底优选为异质组成衬底，其化学组成不同于III族氮化物。支撑衬底11可以是透明或不透明的，且可以是根据将要使用的半导体器件而适当选择的透明衬底和不透明衬底中的一种。
对于形成支撑衬底11的材料来说，可采用公知的陶瓷材料、半导体材料、金属材料、多晶材料、单晶材料等等。例如，用于支撑衬底11的材料可以是氮化铝(AlN)、尖晶石(MgAl2O4)、莫来石(3Al2O3·2SiO2-2Al2O3·SiO2)、氧化铝(Al2O3)、石墨等的烧结体材料，诸如AlN、蓝宝石等的单晶材料，诸如钼(Mo)、钨(W)等的金属材料，或诸如铜钨(Cu-W)等的合金材料。
支撑衬底11例如在外延生长过程中可能暴露于诸如氨气的高温腐蚀性气体，且因此优选耐腐蚀的衬底。因此，衬底可覆盖有任何各种表面保护涂层以提升其表面的抗腐蚀能力。
<支撑衬底的热导率>
支撑衬底11具有的热导率λS优选为3W·m-1·K-1或更大且280W·m-1·K-1或更小，更优选5W·m-1·K-1或更大且210W·m-1·K-1或更小，且更优选10W·m-1·K-1或更大且120W·m-1·K-1或更小。可通过激光闪光方法测量支撑衬底11的热导率λS。具有优选为3W·m-1·K-1或更大，更优选5W·m-1·K-1或更大，且更优选10W·m-1·K-1或更大的热导率λS的支撑衬底11的III族氮化物复合衬底1可在III族氮化物层生长时有效地将热量从基座的主表面传输至III族氮化物复合衬底1的III族氮化物膜13的主表面13m。具有优选为280W·m-1·K-1或更小，更优选210W·m-1·K-1或更小，且更优选120W·m-1·K-1或更小的热导率λS的支撑衬底11的III族氮化物复合衬底1可在III族氮化物层生长时均匀地将热量从基座的主表面传输至III族氮化物复合衬底1的III族氮化物膜13的整个主表面。与具有约300W·m-1·K-1的热导率λS的SiC衬底用作支撑衬底的情况相比，具有280W·m-1·K-1或更小的热导率λS的支撑衬底11可在III族氮化物层生长时更均匀地将热量从基座的主表面传输至III族氮化物复合衬底1的III族氮化物膜13的整个主表面。应当注意支撑衬底11的热导率可不同于III族氮化物膜13的热导率。
<支撑衬底的热膨胀系数>
支撑衬底11优选是不易于破裂的衬底。支撑衬底11的热膨胀系数优选接近III族氮化物膜13的热膨胀系数。具有这种性质的支撑衬底11是合适的，因为即使在外延生长的工艺、制造半导体器件的工艺等中加热III族氮化物复合衬底1时，也能使III族氮化物复合衬底1很少破裂。
具体地，III族氮化物膜13的热膨胀系数αIII-N与支撑衬底11的热膨胀系数αs的比值αIII-N/αS优选为0.75或更大且1.25或更小，更优选0.8或更大且1.2或更小，更优选0.9或更大且1.1或更小，且特别优选0.95或更大且1.05或更小。
<支撑衬底11的厚度>
虽然支撑衬底11本身的厚度没有特别限制，但是优选支撑衬底11的厚度和III族氮化物膜13的厚度满足以下关系，以便抑制加热时III族氮化物膜13的翘曲、破裂等。即III族氮化物膜的厚度tIII-N与支撑衬底11的厚度tS的比值tIII-N/tS为0.02或更大且1或更小。热膨胀系数的比值αIII-N/αS为0.75或更大且1.25或更小并且厚度的比值tIII-N/tS为0.02或更大且1或更小的事实使得在诸如制造复合衬底的工艺、外延生长的工艺以及制造半导体器件的工艺的各个场合下都能显著降低由于III族氮化物膜13的翘曲或破裂而造成的缺陷工件的出现。厚度的比值tIII-N/tS优选为0.07或更大且0.5或更小。
<支撑衬底的杨氏模量>
对于支撑衬底11的杨氏模量来说，ES优选为150GPa或更大且500GPa或更小，以便抑制加热III族氮化物复合衬底1时翘曲的发生。如果ES小于150GPa，则在加热过程中倾向于发生翘曲。如果ES大于500GPa，则在加热过程中请先于发生断裂或破裂。因此不优选这些ES。ES更优选处于200GPa或更大且350GPa或更小的范围。虽然支撑衬底11的杨氏模量可不同于III族氮化物膜13，但是支撑衬底11的优选的杨氏模量基本上等于III族氮化物膜13的杨氏模量。
对于形成支撑衬底11的材料来说，支撑衬底11可由具有接近III族氮化物膜13的热膨胀系数和杨氏模量的材料形成，例如由莫来石(3Al2O3·2SiO2-2Al2O3·SiO2)形成的衬底、由莫来石-YSZ(氧化钇稳定氧化锆)形成的衬底、由尖晶石(MgAl2O4)形成的衬底、由Al2O3-SiO2-基复合氧化物的烧结体形成的衬底，以及分别由向它们添加了氧化物、氮化物、碳酸盐等的烧结体分别形成的衬底、钼(Mo)衬底、钨(W)衬底等等。这里，氧化物、氮化物和碳酸盐中包含的优选元素为Ca，Mg，Sr，Ba，Al，Sc，Y，Ce，Pr，Si，Ti，Zr，V，Nb，Ta，Cr，Mn，Fe，Co，Ni，Cu，Zn等。
<III族氮化物膜>
III族氮化物膜13是由III族氮化物，特别是诸如GaN膜、AlN膜等的InxAlyGa1-x-yN膜(0≤x，0≤y，x+y≤1)形成的薄膜。
III族氮化物膜13的厚度为10μm或更大且250μm或更小。在厚度小于10μm的情况下，往往不能获得适当的半导体器件特性。如果厚度大于250μm，则昂贵的III族氮化物的使用量较大，使得难以制造高附加值的半导体器件。为了提高半导体器件的特性，III族氮化物膜13的厚度优选30μm或更大，更优选80μm或更大且特别优选100μm或更大。为了制造高附加值半导体器件，厚度优选200μm或更小，更优选180μm或更小且特别优选130μm或更小。
III族氮化物膜13的晶体结构优选是纤锌矿结构，因为其使能制造具有优良特性的半导体器件。没有限定III族氮化物膜13的主表面最接近的预定面取向，只要其适于所需半导体器件即可，且可以是{0001}，{10-10}，{11-20}，{21-30}，{20-21}，{10-11}，{11-22}以及{22-43}，以及分别从这些面取向偏离15°或更小(倾斜15°或更小)的面取向。其还可以是与上述罗列的面取向相反的面取向以及分别从这些面取向偏离15°或更小的面取向中的任一个。即，III族氮化物膜13的主表面13m可以是极化面、非极化面以及半极化面中的任一个。III族氮化物膜13的主表面13m优选为{0001}面及其相反面，因为这些平面可容易地增大直径，或者{10-10}面，{20-21}面及其相反面中的任一个，因为这些面可抑制将要制造的发光器件的蓝移。
为了提高将要生长在III族氮化物膜13上的III族氮化物层的晶体质量并提高将要形成的半导体器件的特性，III族氮化物膜13的主表面13m的杂质金属原子优选为3×1012原子/cm2或更小，更优选1×1012原子/cm2或更小，且更优选1×1011原子/cm2或更小。优选对包括诸如莫来石(3Al2O3·2SiO2-2Al2O3·SiO2)、莫来石-YSZ(氧化钇稳定氧化锆)、尖晶石(MgAl2O4)、Al2O3-SiO2-基复合氧化物的烧结体等的衬底的支撑衬底11的III族氮化物复合衬底1进行抑制金属原子从支撑衬底11洗脱的清洗，例如借助表面活性剂和纯水的擦洗清洗，双流体清洁、兆声波清洁、诸如借助低浓度酸或碱的单面的单片馈送清洗，从而降低III族氮化物膜13的主表面13m中的杂质金属原子的浓度。
对于III族氮化物膜13的主表面13m中的其他杂质来说，为了提高生长在III族氮化物膜13上的III族氮化物层的晶体质量并提高将要形成的半导体器件的特性，杂质优选为2×1014原子/cm2或更小的Cl原子，9×1013原子/cm2或更小的Si原子。III族氮化物膜13的位错密度没有特别限制。为了降低半导体器件的泄漏电流，位错密度优选为1×108cm-2或更小。III族氮化物膜13的载流子浓度没有特别限制。为了降低半导体器件的电阻，载流子浓度优选为1×1017cm-3或更大。
可通过下述制造方法制造上述III族氮化物复合衬底。即，通过下述制造方法获得的III族氮化物复合衬底可以低成本制造、具有大直径并包括具有适当厚度以及高晶体质量的III族氮化物膜。
[参考实施例III-2：制造III族氮化物复合衬底的方法]
现在参考图12和14，制造作为参考发明III的另一参考实施例的III族氮化物复合衬底1的方法没有特别限制，只要其为III族氮化物膜13设置在支撑衬底11侧主表面11n上的方法即可，且可以为下述第一和第二方法中的任一种。
第一方法是如图12中所示的III族氮化物膜施主衬底13D结合至支撑衬底11的主表面11m且随后沿位于距离结合表面预定深度的平面切割III族氮化物膜施主衬底13D，由此在支撑衬底11的主表面11m上形成III族氮化物膜13的方法。
第二方法是如图14中所示的III族氮化物膜施主衬底13D结合至支撑衬底11的主表面11m且随后对作为与其结合表面相反的主表面的III族氮化物膜施主衬底13D的主表面执行研磨、抛光和蚀刻中至少一种，以通过减小其厚度而调整厚度，且由此在支撑衬底11的主表面11m上形成III族氮化物膜13的方法。
对于上述第一和第二方法来说，将III族氮化物膜施主衬底13D结合至支撑衬底11的方法可以是将III族氮化物膜施主衬底13D结合至支撑衬底11的主表面11m且以接合膜12插入其间的方法(参考图12和14)等。
图12和14示出在支撑衬底11上形成接合膜12a、在III族氮化物膜13上形成接合膜12b、并且这些接合膜彼此结合的方法。替代地，例如，可仅在支撑衬底11上形成接合膜12，且该接合膜可结合至III族氮化物膜13。
<第一方法：切割方法>
通过图12中所示的第一方法制造复合衬底的方法没有特别限制。为了有效制造复合衬底，该方法优选包括以下步骤：通过将支撑衬底11和III族氮化物膜施主衬底13D彼此结合而形成接合衬底1L(图12(A)至(C))；以及沿距离作为接合衬底1L的III族氮化物膜施主衬底13D的结合表面的主表面13n预定深度向内设置的平面切割III族氮化物膜施主衬底13D(图12(D))。
支撑衬底11没有特别限制，且可例如通过以预定摩尔比混合作为含金属元素M的氧化物的MOx(x为任意正实数)作为含Al的氧化物的Al2O3以及作为含Si的氧化物的SiO2，烧结最终混合物，从最终烧结体切割预定尺寸的衬底，并对这种衬底的主表面进行抛光而获得。
III族氮化物膜施主衬底13D是通过后续步骤中的分离而提供III族氮化物膜13的施主衬底。对于形成这种III族氮化物膜施主衬底13D的方法来说，可适当采用MOCVD(金属有机化学气相沉积)、溅射、MBE(分子束外延)、PLD(脉冲激光沉积)、HVPE(氢化物气相外延)、升华方法、熔剂方法、高压氮气溶液方法等。
如图12(A)至(C)中所示，通过将支撑衬底11和III族氮化物膜施主衬底13D彼此结合而形成接合衬底1L的步骤包括：在支撑衬底11的主表面11m上形成接合膜12a的子步骤(图12(A))；在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤(图12(B))；以及使形成于支撑衬底11的主表面11m上的接合膜12a与形成于III族氮化物膜施主衬底13D的主表面13n上的接合膜12b彼此结合的子步骤(图12(C))。执行这些子步骤且由此将彼此结合的接合膜12a和接合膜12b一体化为接合膜12，且支撑衬底11和III族氮化物膜施主衬底13D彼此接合且以接合膜12插入其间，从而由此形成接合衬底1L。
这里，形成接合膜12a，12b的方法并无特别限定。为了降低形成膜的成本，适当地执行溅射、气相沉积、CVD(化学气相沉积)等。使接合膜12a与接合膜12b彼此结合的方法并无特别限定，且适合的方法包括：清洗将要彼此结合的相应表面，直接结合在一起，且随后加热至约600℃ to 1200℃以便彼此接合的直接结合方法；清洗将要彼此结合的表面，借助等离子体或离子进行活化处理，且随后在室温(例如25℃)至400℃的低温气氛下接合在一起的表面活化结合方法；用化学溶液和纯水对将要彼此结合的表面进行清洗且随后经受约0.1Mpa至10MPa的高压以便它们接合在一起的高压结合方法；用化学溶液和纯水对将要彼此结合的表面进行清洗，且随后在约10-6Pa至10-3Pa的高真空气氛下接合在一起的高真空结合方法等等。上述任意结合方法都可在接合膜接合在一起后升温至约600℃至1200℃以由此进一步提高接合强度。特别地，表面活化结合方法、高压结合方法以及高真空结合方法在接合膜接合在一起之后通过升温至约600℃至1200℃而都能展现出提高接合强度的较强效果。
图12(D)中所示的沿距离接合衬底1L的III族氮化物膜施主衬底13D的作为结合表面的主表面13n预定深度向内设置的平面切割的步骤通过沿距离接合衬底1L的III族氮化物膜施主衬底13D的作为结合表面的主表面13n预定深度向内设置的平面切割III族氮化物膜施主衬底13D执行。切割III族氮化物膜施主衬底13D的方法没有特别限定，且可适当采用钢丝锯、内圆周刀片、外圆周刀片等。
以此方式，沿距离作为III族氮化物膜施主衬底13D的结合表面的主表面13n预定深度向内设置的平面切割接合衬底1L，且因此获得包括了支撑衬底11、设置在支撑衬底11的主表面11m上的接合膜12以及设置在接合膜12的主表面上的III族氮化物膜13的III族氮化物复合衬底1。
<第二方法：研磨，抛光以及蚀刻方法>
如图14中所示的通过第二方法制造复合衬底的方法没有特别限制。为了有效制造复合衬底，该方法优选包括以下步骤：通过将支撑衬底11和III族氮化物膜施主衬底13D彼此结合而形成接合衬底1L(图14(A)至(C))；以及对相对于作为接合衬底1L的III族氮化物膜施主衬底13D的接合表面的主表面13n的主表面13m执行研磨、抛光以及蚀刻中的至少一种(图14(D))。
如图14(A)至(C)中所示，通过将支撑衬底11和III族氮化物膜施主衬底13D彼此结合而形成接合衬底1L的步骤包括：在支撑衬底11的主表面11m上形成接合膜12a的子步骤(图14(A))；在III族氮化物膜施主衬底13D的主表面13n上形成接合膜12b的子步骤(图14(B))；以及使形成于支撑衬底11上的接合膜12a与形成于III族氮化物膜施主衬底13D上的接合膜12b彼此结合的步骤(图14(C))。执行这些子步骤以接合并由此将彼此结合的接合膜12a与接合膜12b一体化为接合膜12，且支撑衬底11与III族氮化物膜13借助插入其间的接合膜12而彼此接合，以由此形成接合衬底1L。
形成III族氮化物膜施主衬底13D的方法类似于根据上述第一方法的形成III族氮化物膜施主衬底13D的方法。形成接合膜12a，12b的方法也类似于根据第一方法制造复合衬底的方法中形成接合膜12a，12b的方法。将支撑衬底11和III族氮化物膜施主衬底13D彼此结合的方法也类似于根据上述第一方法的制造复合衬底的方法中将支撑衬底11和III族氮化物膜13彼此结合的方法。
如图14(D)中所示，通过对与作为接合衬底1L的III族氮化物膜施主衬底13D的接合表面的主表面13n相反的主表面13m执行研磨、抛光以及蚀刻中的至少一种的步骤，III族氮化物膜施主衬底13D的厚度减小，以由此形成具有所需厚度的III族氮化物膜13。因此获得包括了支撑衬底11、设置在支撑衬底11的主表面11m上的接合膜12以及设置在接合膜12的主表面上的III族氮化物膜13的III族氮化物复合衬底1。
这里，研磨III族氮化物膜施主衬底13D的方法没有特别限制，且可以是借助磨轮(表面研磨)、喷砂等的研磨。抛光III族氮化物膜施主衬底13D的方法没有特别限制，且可以是机械抛光、化学机械抛光等等。蚀刻III族氮化物膜施主衬底13D的方法没有特别限制，且可以是借助化学溶液的湿法蚀刻，诸如RIE(反应离子蚀刻)的干法蚀刻等等。
以此方式，可制造III族氮化物复合衬底1。上述方式制造的III族氮化物复合衬底1具有优良效果，即高质量外延层可生长在复合衬底上且可提高半导体器件的制造良率。
[参考实施例III-3：层叠III族氮化物复合衬底]
现在参考图8，将说明作为参考发明III的又一实施例的层叠III族氮化物复合衬底2。
层叠III族氮化物复合衬底2包括参考实施例III-1的III族氮化物复合衬底1，以及设置在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上的至少一个III族氮化物层20。
因此，III族氮化物层20设置在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上，且因此III族氮化物层20可生长为高质量外延层。
在本参考实施例的层叠III族氮化物复合衬底2中，设置在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上的III族氮化物层20根据将要制造的半导体器件的类型而变化。参考图9，在将要制造的半导体器件是发光器件的情况下，III族氮化物层20可构造为例如包括n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25。参考图10，在将要制造的半导体器件是作为电子器件的一个实例的HEMT(高电子迁移率晶体管)的情况下，III族氮化物层可构造为例如包括GaN层26和Al0.2Ga0.8N层27。参考图11，在将要制造的半导体器件是作为电子器件的另一实例的SBD(肖特基势垒二极管)的情况下，III族氮化物层可构造为例如包括n+-GaN层28(具有例如2×1018cm-3的载流子浓度)以及n--GaN层29(具有例如5×1015cm-3的载流子浓度)。
[参考实施例III-4：III族氮化物半导体器件]
现在参考图9和10，将说明作为参考发明III的又一参考实施例的III族氮化物半导体器件4。
III族氮化物半导体器件4包括参考实施例III-1的III族氮化物复合衬底中的III族氮化物膜13，以及设置在III族氮化物膜13上的至少一个III族氮化物层20。
因此，本参考实施例中的III族氮化物半导体器件4包括：III族氮化物复合衬底1，其包括具有10μm或更大且250μm或更小厚度的III族氮化物膜13；以及具有显著高晶体质量生长并由此设置在复合衬底上的III族氮化物层20，且因此具有优良的半导体特性。
在III族氮化物半导体器件4中，III族氮化物层20根据III族氮化物半导体器件4的类型而变化。参考图9，在III族氮化物半导体器件4是发光器件的情况下，III族氮化物层20可构造为例如包括n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25。参考图10，在III族氮化物半导体器件4是作为电子器件的一个实例的HEMT的情况下，III族氮化物层20可构造为例如包括GaN层26和Al0.2Ga0.8N层27且源电极60，漏电极70，栅电极80等可形成在Al0.2Ga0.8N层27上。如图11所示，在III族氮化物半导体器件是作为电子器件的另一实例的SBD的情况下，III族氮化物层20可构造为例如包括n+-GaN层28(具有例如2×1018cm-3的载流子浓度)以及n--GaN层29(具有例如5×1015cm-3的载流子浓度)。
如图9和10所示，优选地，III族氮化物半导体器件4还包括用于支撑III族氮化物层20的支撑衬底11和器件支撑衬底40中的至少一个。这里，器件支撑衬底40的形状不限为平板形状，且可以是任意形状，只要其支撑III族氮化物膜13和III族氮化物层20以便可形成III族氮化物半导体器件4即可。
如上所述的参考实施例中的III族氮化物半导体器件可通过以下制造方法制造。即通过以下制造方法，III族氮化物半导体器件可以低成本且以高良率制造，并具有非常优良的半导体特性。
[参考实施例III-5：制造III族氮化物半导体器件的方法]
现在参考图15，将说明制造作为参考发明III的又一参考实施例的III族氮化物半导体器件的方法。
本参考实施例的制造III族氮化物半导体器件的方法包括以下步骤：制备III族氮化物复合衬底1；以及在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上生长至少一个III族氮化物层20。
这里，制备III族氮化物复合衬底1的步骤类似于有关参考实施例III-2的上述制造III族氮化物复合衬底的方法。因此，将不再赘述相同说明。以下将说明制备III族氮化物复合衬底1的步骤之后的步骤。
本参考实施例的制造III族氮化物半导体器件的方法包括，如图15所示，在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上生长至少一个III族氮化物层20的步骤(图15(A))。本参考实施例的制造III族氮化物半导体器件的方法可用于以高良率制造具有优良特性的III族氮化物半导体器件，因为III族氮化物层在III族氮化物层生长时生长在III族氮化物膜13侧主表面13m上。
本参考实施例的制造III族氮化物半导体器件的方法还包括以下步骤：在III族氮化物层20上结合器件支撑衬底40(图15(B))，以及从III族氮化物复合衬底1移除支撑衬底11(图15(C))。加入这些步骤使能以高良率制造由器件支撑衬底40支撑并具有高机械强度和优良特性的III族氮化物半导体器件。以下将具体说明各个步骤。
<生长III族氮化物层的步骤>
如图15(A)中所示，在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上生长至少一个III族氮化物层20的步骤中，用于生长III族氮化物层20的合适方法是诸如MOVPE，MBE，HVPE以及升华方法等的气相方法，以及诸如熔剂方法的液相方法，为了外延生长高晶体质量的III族氮化物层20，且特别合适的方法是MOVPE。
III族氮化物层20的结构根据III族氮化物半导体器件4的类型而变化。在III族氮化物半导体器件4是发光器件的情况下，III族氮化物层20可例如通过在III族氮化物膜13上顺序生长n-GaN层21，n-In0.05Ga0.95N层22，具有多量子阱结构的有源层23，p-Al0.09Ga0.91N层24以及p-GaN层25而构造。
以此方式，至少一个III族氮化物层20生长在III族氮化物复合衬底1的III族氮化物膜13上，且因此获得层叠III族氮化物复合衬底2。
<接合器件支撑衬底的步骤>
如图15(B)所示，通过在层叠III族氮化物复合衬底2的III族氮化物层20上形成第一电极30和焊盘电极33，在器件支撑衬底40上形成焊盘电极43和接合金属膜44并且将接合金属膜44结合至焊盘电极33而执行将器件支撑衬底40结合在III族氮化物层20上的步骤。通过这些步骤获得层叠衬底3。对于器件支撑衬底40来说，采用Si衬底，CuW衬底等。
<移除支撑衬底的步骤>
如图15(C)所示，通过从层叠衬底3移除III族氮化物复合衬底1的支撑衬底11而执行从III族氮化物复合衬底1移除支撑衬底11的步骤。因此，插入在支撑衬底11和III族氮化物膜13之间的接合膜12也同时被移除。
用于移除支撑衬底11和接合膜12的方法没有特别限制，且适用方法为研磨、蚀刻等。例如，通过研磨和抛光中的至少一种移除由低硬度、低强度且不具有耐磨性并可能能被研磨掉的材料形成的支撑衬底11，以便降低制造成本。由可溶解在诸如酸溶液或碱溶液的化学溶液中的材料形成的支撑衬底11可通过借助化学溶液的蚀刻移除，因为其需要低制造成本。对于支撑衬底11来说，由诸如陶瓷材料的多晶材料形成的支撑衬底与由诸如蓝宝石，SiC，III族氮化物(例如GaN)等的单晶材料形成的支撑衬底相比更优选，因为多晶材料的支撑衬底11更容易被移除。
<形成电极的步骤>
如图15(D)所示，在已经在从层叠衬底3上移除支撑衬底11和接合膜12之后暴露的III族氮化物膜13上形成第二电极50，且在器件支撑衬底40上形成器件支撑衬底电极45。
以此方式，可以以高良率制造具有非常优良特性的III族氮化物半导体器件。
实例
以下将说明根据本发明的实例1至5以及比较例1至2。
<实例1>
1.III族氮化物复合衬底的制造
(1)结合III族氮化物膜和支撑衬底
参考图4(A)，以下述方式将III族氮化物膜13和支撑衬底11彼此结合。
参考图4(A)，制备支撑衬底11。具体地，制备三个莫来石(Al2O3-SiO2)衬底，其各具有被抛光成镜面(具有1nm或更小的由JIS B0601定义的算数平均粗糙度Ra的平坦表面，以下将应用这种定义)的两个主表面，且具有10.0cm直径和500μm厚度。在这种支撑衬底11的主表面11m上，通过CVD形成作为接合膜12a的1μm厚度的SiO2膜。
参考图4(A2)，制备III族氮化物膜13。具体地，制备三个不同的GaN膜A至C，其各具有两个被抛光成镜面的主表面，且具有10.0cm直径和400μm厚度。GaN膜A没有被活性掺杂导电提升杂质。GaN膜B以7×1017cm-3浓度掺杂有作为导电提升杂质的O(氧)原子。GaN膜C以1.6×1018cm-3浓度掺杂有作为导电提升杂质的O(氧)原子。
在作为对应于III族氮化物膜13的N原子面的(000-1)面的主表面13n上，通过CVD形成作为接合膜12b的1μm厚的SiO2膜。
随后参考图4(A3)，将形成在支撑衬底11上的接合膜12a的主表面12am以及形成在III族氮化物膜13上的接合膜12b的主表面12bn抛光成镜面，且随后将接合膜12a的主表面12am与接合膜12b的主表面12bn彼此结合。通过在N2气(氮气)气氛下升温至700℃而执行退火，以由此提高接合强度。
通过切割将由此彼此结合的三个不同的结合衬底切割成八个具有20mm×20mm(20mm×20mm的正方形，以下也将应用这种定义)主表面的结合衬底片。
(2)III族氮化物膜厚度的调整
参考图4(B)，通过抛光主表面而调整由三个不同的接合衬底中每一个获取的八个接合衬底片的III族氮化物膜13的厚度，以便相应的III族氮化物膜为5μm，8μm，10μm，20μm，50μm，100μm，200μm以及500μm。因此，获得八个III族氮化物复合衬底。
2.III族氮化物复合衬底的III族氮化物膜侧主表面的薄层电阻的测量
对于从以上述方式制造的三个不同接合衬底获得的24个III族氮化物复合衬底1(三个不同的接合衬底中每一个都包括八个III族氮化物复合衬底)来说，通过四端法测量III族氮化物膜13侧主表面13m的薄层电阻。结果汇总在表1中。
[表1]
3.III族氮化物半导体器件的制造
参考图5，在作为对应于III族氮化物复合衬底1中的III族氮化物膜13的III族原子面的(0001)面的主表面13m上，通过MOCVD生长III族氮化物层20。具体地，依次生长作为第一导电类型GaN层201的具有5μm厚的n型GaN层，作为第一导电类型AlsGa1-sN层202(这里，s满足0<s<1)的具有0.5μm厚的n型Al0.05Ga0.95N层，作为发光层203的具有100nm厚度并由六个周期的In0.15Ga0.85N层和In0.01Ga0.99N层构成的MQW(多量子阱)结构层，作为第二导电类型AltGa1-tN层204(这里，t满足0<t<1)的具有20nm厚度的p型Al0.20Ga0.80N层，以及作为第二导电类型GaN层205的具有0.15μm厚度的p型GaN层。
随后，通过台面蚀刻部分移除第二导电类型GaN层205，第二导电类型AltGa1-tN层204，发光层203以及第一导电类型AlsGa1-sN层202以暴露部分第一导电类型GaN层201。
随后，在第一导电类型GaN层201的暴露主表面上通过电子束蒸发沉积形成作为第一电极31的n侧电极。此外，在第二导电类型GaN层205的暴露主表面上通过电子束蒸发沉积形成作为第二电极32的p侧电极。以此方式制备24个III族氮化物半导体器件。
以下述方式制备参考III族氮化物半导体器件。在对应于III族原子面，即Ga原子面的(0001)面的GaN衬底的主表面13m上，以与上述类似的方式形成与上述相同结构的III族氮化物层20。GaN衬底具有都被抛光成镜面并具有20mm×20mm的尺寸以及500μm厚度的两个主表面，且掺杂有1.6×1018cm-3浓度的导电提升杂质，即O(氧)原子。
4.III族氮化物半导体器件的发射强度测量
以下述方式测量如上所述获得的24个III族氮化物半导体器件和参考III族氮化物半导体器件的发射强度。80mA的电流施加至III族氮化物半导体器件。通过EL(电致发光)方法测量此时的发射光谱的450nm的峰值波长处的发射强度。计算24个III族氮化物半导体器件中每一个的发射强度相对于参考III族氮化物半导体器件的发射强度的比值用作相对发射强度。具有包括5μm厚度的GaN膜A并具有403.6Ω/sq的薄层电阻的III族氮化物复合衬底的发光器件，以及具有包括8μm厚度的GaN膜A并具有250.8Ω/sq的薄层电阻的III族氮化物复合衬底的发光器件各具有0.01或更小的低相对发射强度。具有其它III族氮化物复合衬底的发光器件的相对发射强度具有0.1或更大的较高相对发射强度。
<实例2>
对于III族氮化物膜13来说，制备20个GaN膜，其具有两英寸(5.08cm)直径以及500μm厚度，以7×1017cm-3浓度掺杂有作为导电提升杂质的O(氧)原子，并具有都抛光成镜面的两个主表面。
在这些GaN膜中，抛光十个GaN膜以便厚度降至200μm。因此，十个GaN膜中有七个GaN膜发生破裂和/或断裂。
具有两英寸(5.08cm)直径以及400μm厚度的莫来石衬底通过类似于实例1的工序分别结合至剩余的十个GaN膜，且随后对结合的GaN膜进行抛光以便厚度降至200μm。随后，所有十个GaN膜都没有发生破裂和/或断裂。
<实例3>
通过类似于实例1的工序制造六个III族氮化物复合衬底1，除了具有两英寸(5.08cm)直径以及500μm厚度、掺杂有非导电提升杂质、并具有都抛光成镜面的两个主表面的GaN膜用作III族氮化物膜13之外，并且水印形成在将要结合的表面上以由此改变接合区的面积。这里，水印是如下形成的干污点。在由于清洗污染等而存在杂质的表面的部分中的水气被干燥时，该部分在杂质聚集的情况下被干燥，且因此形成干污点。可通过借助低纯水而不是超纯水润湿将要形成水印的表面，且对其干燥以由此在借助低纯水润湿的部分中形成水印，来形成该水印。
对于获得的六个III族氮化物复合衬底1来说，借助采用激光的表面缺陷检查设备测量接合区100b的面积。因此，衬底的接合区的相应面积相对于主表面1m的面积为34％，57％，64％，70％，87％和95％。对于这些III族氮化物复合衬底来说，其中接合区100b的面积相对于主表面1m的面积为70％或更大的III族氮化物复合衬底1具有的构成非接合区100n的非接合部分区都具有小于20mm的径向上的最大尺寸。对于其中接合区100b的面积相对于主表面1m的面积为64％或更小的III族氮化物复合衬底1来说，构成非接合区100n的一些非接合部分区具有20mm或更大的径向上的最大尺寸。而且，将其中接合区100b的面积相对于主表面1m的面积为64％或更小的III族氮化物复合衬底1加热至700℃。结果，III族氮化物膜13在加热过程中从在径向上具有20mm或更大的最大尺寸的非接合部分区的支撑衬底11上剥落。
<实例4>
通过类似于实例1的工序制造三个III族氮化物复合衬底1，除了：具有两英寸(5.08cm)直径以及500μm厚度、未掺杂有导电提升杂质、并具有都抛光成镜面的两个主表面的GaN膜用作III族氮化物膜13；具有两英寸(5.08cm)直径以及500μm厚度并具有都抛光成镜面的两个主表面的多晶Mo衬底用作支撑衬底11；在结合工艺中清洗将要彼此结合的表面以由此减少非接合区的产生；以及具有约15mm直径的水印形成在将要结合的表面以由此在III族氮化物复合衬底的预定位置形成非接合区之外。
对于获得的三个III族氮化物复合衬底1来说，借助超声波显微镜测量非接合区的位置。结果，在一个III族氮化物复合衬底中，形成了包括在径向上具有约10mm的最大尺寸并邻接主表面周边的非接合部分区的非接合区。在另一III族氮化物复合衬底中，形成了仅包括在径向上具有约10mm的最大尺寸并没有邻接主表面周边的非接合部分区的非接合区。在剩余的一个III族氮化物复合衬底中，非接合区的面积相对于主表面的面积为83％。
将所获得的三个III族氮化物复合衬底加热至700℃。因此，其中形成了包括在径向上具有约10mm的最大尺寸并邻接主表面周边的非接合部分区的非接合区的III族氮化物复合衬底在加热过程中破裂。剩余的III族氮化物复合衬底没有破裂。
<实例5>
对于III族氮化物膜来说，制备八个GaN膜，它们的两个主表面都被抛光成镜面，主表面为20mm×20mm且厚度为300μm。八个GaN膜分成各包括两个GaN膜的四组，且形成具有约50μm直径的主表面通孔，以便分别在这四组中，主表面通孔的面积相对于主表面的面积为5％，10％，20％和30％。
而且，制备八个衬底，其中支撑衬底为主表面为20mm×20mm且厚度为400μm的蓝宝石衬底，且SiO2膜形成为蓝宝石衬底的主表面上的接合膜。接合膜的主表面被抛光成镜面。此后，八个衬底中的四个在含37％质量的HCl(盐酸)以及37％质量的H2O2(过氧化氢)的水溶液中被多次清洗，以由此移除将要结合的表面上的含金属的杂质。剩余的四个衬底借助IPA(异丙醇)清洗。
在类似于实例1的条件下，将其中主表面通孔的相应面积相对于主表面的面积为5％，10％，20％和30％的四个III族氮化物膜以及其中将要结合的接合膜的表面借助HCl和H2O2清洗的四个支撑衬底彼此结合。此外，在类似于实例1的条件下将其中主表面通孔的相应面积相对于主表面的面积为5％，10％，20％和30％的四个III族氮化物膜以及其中将要结合的接合膜的表面借助IPA清洗的四个支撑衬底彼此结合。
在它们由此结合之后，以下述方式执行张力测试。通过利用环氧结合剂的10mm×10mm将夹具附接至III族氮化物复合衬底的正表面和背表面并拉夹具的两端而执行张力测试。结果汇总在表2中。在表2中，其上的环氧结合剂和夹具之间产生断裂的复合衬底与其中III族氮化物膜和接合膜沿它们的界面彼此分离的那些相比展现了更高的接合强度。
[表2]
参考表2，借助IPA清洗的复合衬底具有更高的接合强度，其中III族氮化物膜的主表面通孔的面积相对于主表面的面积为10％或更小。此外，通过TXRF(全反射x射线荧光)分析测量借助HCl和H2O2清洗的接合膜以及借助IPA清洗的接合膜的将要结合的表面上的含金属的杂质的浓度。借助HCl和H2O2清洗的那些具有均为1×1010cm-2或更小的Fe浓度和Ni浓度。借助IPA清洗的那些具有5.7×1011cm-2的Fe浓度以及1.5×1011cm-2的Ni浓度。
<比较例1>
对于III族氮化物膜来说，制备一个GaN膜，其具有两英寸(5.08cm)直径以及400μm厚度、以6×1017cm-3的浓度掺杂有作为导电提升杂质的O(氧)原子并具有都抛光成镜面的两个主表面。在作为III族氮化物膜的N原子面的主表面中，将H(氢)离子注入距离主表面约0.7μm深度的位置。借助100keV的加速电压以及5×1017cm-2的剂量注入H离子。注入有H离子的III族氮化物膜的注入H离子的主表面以及具有两英寸(5.08cm)直径和500μm厚度的莫来石衬底通过类似于实例1的工序彼此结合并被退火。因此，III族氮化物膜沿注入了H离子的区域分离，因此获得形成在莫来石衬底上的0.3μm厚度的III族氮化物膜的III族氮化物复合衬底。所获得的III族氮化物复合衬底的薄层电阻为1×1010Ω/sq或更大。
<比较例2>
通过类似于比较例1的工序制造在Mo衬底上具有0.3μm厚度的III族氮化物膜的III族氮化物复合衬底，除具有两英寸(5.08cm)直径以及300μm厚度并具有都抛光成镜面的两个主表面的Mo衬底用作支撑衬底，且H离子的剂量为3.5×1017cm-2之外。所获得的III族氮化物复合衬底在800℃下在N2气(氮气)气氛下进一步热处理三个小时。因此，薄层电阻在大部分区域中降至6700Ω/sq，而薄层电阻在一部分区域中仍然为35000Ω/sq的高电阻。
以下将说明根据参考发明I的参考实例I-A至参考实例I-I。
<参考实例I-A>
1.III族氮化物复合衬底的制造
参考图12(A)，制备用作支撑衬底11的具有75mm直径的莫来石衬底。支撑衬底11的两个表面借助金刚石磨料颗粒以及铜基平台进行粗抛光，借助金刚石磨料颗粒以及锡平台进行中间抛光，且借助无纺布抛光垫进行精抛光，以便表面被镜面加工以具有5nm或更小的RMS(均方根粗糙度)。此后，通过LP-CVD(低压化学气相沉积)方法在其上生长800nm厚度的SiO2膜。随后，利用具有pH为10并包含具有40nm平均粒径的硅胶磨粒的浆料执行CMP，由此形成具有400nm厚度的接合膜12a并进行平坦化以便主表面的RMS为0.3nm或更小。为了移除用于CMP的磨粒，执行借助KOH水溶液的非磨料抛光以及借助纯水的清洗。
参考图12(B)，制备具有75mm直径以及8mm厚度的GaN晶体用作III族氮化物膜施主衬底13D。III族氮化物膜施主衬底13D的将要结合的表面经历机械抛光和CMP以便其被镜面加工并具有2nm或更小的RMS。此后，通过LP-CVD(低压化学气相沉积)方法在将要结合的表面上生长800nm厚度的SiO2膜，且利用具有pH为10并包含具有40nm平均粒径的硅胶磨粒的浆料执行CMP，由此形成具有500nm厚度并具有被平坦化为具有0.3nm或更小的RMS的主表面的接合膜12a。为了移除用于CMP的磨粒，执行借助KOH水溶液的非磨料抛光以及借助纯水的清洗。这里，通过利用GaAs衬底作为基底的HVPE方法的生长而制造III族氮化物膜施主衬底13D。
参考图12(C)，接合膜12a和接合膜12b结合在一起以由此制造接合衬底1L，其中支撑衬底11和III族氮化物膜13彼此结合且以接合膜12插入其间。在它们结合在一起之后，通过在氮气气氛下加热至800℃而退火接合衬底1L，由此提高接合强度。
参考图12(D)，借助钢丝锯，沿距离结合至接合膜12的III族氮化物膜施主衬底13D的结合表面180μm深度向内定位的平面切割接合衬底1L中的III族氮化物膜施主衬底13D，由此制成III族氮化物复合衬底1，其中支撑衬底11和作为III族氮化物膜13的GaN膜彼此结合且以接合膜12插入其间。对于钢丝来说，采用其上电解沉积了金刚石磨粒的固定磨料钢丝。对于切割方法来说，为了降低切割阻力并提高厚度精度以及平坦性，采用致使钢丝摆动并且使III族氮化物膜施主衬底13D同步振动的方法。借助钢丝锯切割的阻力系数设定为4200N。在切割之后，III族氮化物复合衬底1的III族氮化物膜13经历机械抛光和CMP。为了使III族氮化物膜13具有均匀厚度以及均匀的偏离角，以下述方式将复合衬底安装在CMP设备上。预先通过真空吸盘校正衬底的形状，且随后复合衬底吸附固定在该设备上。
对于由此制造的III族氮化物复合衬底1来说，III族氮化物膜13的厚度的标准偏差st与其厚度的平均值mt的比值st/mt，以及III族氮化物膜的主表面和(0001)面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo在表3中示出。这里，厚度的平均值mt、厚度的标准偏差st、偏离角的绝对值的平均值mo以及偏离角的绝对值的标准偏差so由位于图7中所示的III族氮化物膜13的主表面13m上的13个测量点P处的III族氮化物膜13的厚度和偏离角的绝对值计算，13个测量点P构成为：一个中心点PC；在相对于中心点PC彼此正交的四个方向上设置的四个外部点PO，外部点各位于从衬底外边缘向内5mm的位置；以及八个中间点PM，其包括各位于一个中心点PC和四个外部点PO中的一个之间的四个中间点，以及各位于四个外部点PO中的两个之间的四个中间点。
2.III族氮化物半导体器件的制造
参考图15(A)，在III族氮化物复合衬底1的III族氮化物膜13上通过MOVPE方法形成III族氮化物层20。具体地，在III族氮化物膜13上，顺序外延生长具有5μm厚度的n-GaN层21，具有50nm厚度的n-In0.05Ga0.95N层22，具有由3nm厚度的In0.14Ga0.86N阱层和15nm厚度的GaN势垒层构成三个周期的多量子阱的有源层23，具有20nm厚度的p-Al0.09Ga0.91N层24以及具有150nm厚度的p-GaN层25，以由此制造层叠III族氮化物复合衬底2。此后，其通过RTA(快速热退火)设备被退火并因此被活化。
参考图15(B)，在作为层叠III族氮化物复合衬底2的III族氮化物层20中的最上层的p-GaN层25上，通过EB(电子束)沉积方法依次形成具有4nm厚度的Ni层以及具有200nm厚度的Au层，且将其退火成合金，由此形成第一电极30。在第一电极30上，通过EB沉积方法依次形成具有200nm厚度的Ti层，100nm厚度的Pt层以及1000nm厚度的Au层，由此形成焊盘电极33。
制备CuW衬底用作器件支撑衬底40。在器件支撑衬底40上，通过EB沉积方法依次形成具有200nm厚度的Ti层，100nm厚度的Pt层以及1000nm厚度的Au层，由此形成焊盘电极43。在焊盘电极43上，形成AuSn焊料薄膜作为接合金属膜44。
随后，接合金属膜44结合至焊盘电极33，由此制造层叠衬底3。
参考图15(C)，借助氢氟酸从层叠衬底3蚀刻掉III族氮化物复合衬底1中的支撑衬底11和接合膜12。
参考图15(D)，在通过从层叠衬底3上移除支撑衬底11和接合膜12而暴露的III族氮化物膜13上，通过EB沉积方法依次形成20nm厚度的Ti层，200nm厚度的Al层以及300nm厚度的Au层，且随后退火以形成第二电极50。在器件支撑衬底40上，通过EB沉积方法依次形成20nm厚度的Ti层，300nm厚度的Au层，且退火以由此形成器件支撑衬底电极45。以此方式，获得III族氮化物半导体器件4。
对于由此获得的III族氮化物半导体器件4来说，在注入电流为4A的条件下借助积分光度计测量其光输出。以下述方式测量发光器件的光输出。具体地，预定电流注入安装在积分光度计中的发光器件，且通过接收由发光器件收集的光的检测器测量光输出。最终的III族氮化物半导体器件分成满足光输出为2W或更大标准的非缺陷器件以及没有满足此标准的缺陷器件，并且通过将非缺陷器件除以非缺陷器件和缺陷器件的总和确定的百分比被定义为良率。III族氮化物半导体器件的良率汇总在表3中。
[表3]
参考表3，以高良率制造的III族氮化物半导体器件是采用具有75mm直径并包括150μm厚度的III族氮化物膜的III族氮化物复合衬底制造的，其中III族氮化物膜的厚度的标准偏差st与其厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小，且III族氮化物膜的主表面和(0001)面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。应当注意，对于参考实例I-A1来说，切割和抛光需要复杂控制以便降低厚度变化和偏离角变化，且因此切割和抛光会进行较长时间。
<参考实例I-B>
参考图12和15，以与参考实例I-A类似的方式制造III族氮化物复合衬底1和III族氮化物半导体器件4，除：莫来石-YSZ衬底(相对于整个衬底，莫来石为70％质量且YSZ为30％质量；且相对于YSZ，ZrO2为90％摩尔且Y2O3为10％摩尔)用作支撑衬底11，且分别制造具有75mm直径，100mm直径，125mm直径以及150mm直径的III族氮化物复合衬底1之外。
以与参考实例I-A类似的方式，为III族氮化物复合衬底1计算III族氮化物膜13的厚度的标准偏差st与其厚度的平均值mt的比值st/mt以及III族氮化物膜的主表面和(0001)面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo。结果汇总在表4中。还以与参考实例I-A类似的方式计算III族氮化物半导体器件4的良率。结果汇总在表4中。
[表4]
参考表4，以高良率制造的III族氮化物半导体器件是采用具有75mm至150mm直径并包括具有10μm至150μm厚度的III族氮化物膜的III族氮化物复合衬底制造的，其中III族氮化物膜的厚度的标准偏差st与其厚度的平均值mt的比值st/mt为0.12，其落入0.001或更大且0.2或更小的范围内，且III族氮化物膜的主表面和(0001)面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo为0.3，其落入0.005或更大且0.6或更小的范围内。
<参考实例I-C>
对于半导体器件的衬底来说，通过离子注入方法制造III族氮化物无支撑衬底(以下也称为FS衬底)，III族氮化物复合衬底(以下也称为BP衬底)，且制备根据本发明的参考实施例I-4制造的III族氮化物复合衬底(以下也称为BS衬底)。
通过借助钢丝锯切割具有预定直径的GaN晶体并对其进行抛光而将FS衬底制备为具有表5中所示的直径和厚度。
制备BP衬底以具有表5中所示的直径和III族氮化物膜的厚度。具体地，如图17(B)中所示，氢离子从具有预定直径的GaN晶体的主表面，即III族氮化物膜施主衬底13D注入距离主表面向内预定深度定位的位置，由此形成离子注入区13i。此后，如图17(C)中所示，支撑衬底11和III族氮化物膜施主衬底13D的离子注入区13i侧结合在一起并以接合膜12插入其间。此后，如图17(D)中所示，在850℃下执行退火以沿其离子注入区13i分离III族氮化物膜施主衬底13D。这里，莫来石衬底用作支撑衬底11。
以与参考实例I-B类似的方式，制备BS衬底以具有表5中所示的直径和III族氮化物膜的厚度，除莫来石衬底用作支撑衬底之外。
以与参考实例I-B类似的方式，制造III族氮化物复合衬底1以及III族氮化物半导体器件4，除采用上述FS衬底，BP衬底以及BS衬底之外。
以与参考实例I-A类似的方式，为III族氮化物复合衬底1计算III族氮化物膜13的厚度的标准偏差st与其厚度的平均值mt的比值st/mt以及III族氮化物膜的主表面和(0001)面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo。结果汇总在表5中。还以与参考实例I-A类似的方式计算III族氮化物半导体器件4的良率。结果汇总在表5中。
[表5]
参考表5，对于利用具有50mm至125mm的直径以及200μm至500μm厚度的FS衬底制造的III族氮化物半导体器件来说，那些具有相对大直径且相对小厚度的器件具有较大翘曲且容易破裂，且它们的良率都小于60％。
对于利用具有75mm至125mm的直径以及0.5μm厚度的III族氮化物膜的BP衬底制造的III族氮化物半导体器件来说，它们没有展现出优良的器件特性，因为III族氮化物膜的相对较小的厚度导致较低良率。
相反，采用BS衬底制造的III族氮化物半导体器件的良率较高，即65％或更大。
<参考实例I-D>
以与参考实例I-B类似的方式制造多个III族氮化物复合衬底，除Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为85％质量且SiO2为15％质量)用作支撑衬底之外。测量衬底的翘曲和TTV。结果在表6中示出。这里，借助光学干涉平坦性测试仪测量III族氮化物复合衬底的翘曲和TTV。
这些III族氮化物复合衬底用于以与参考实例I-B类似的方式制造III族氮化物半导体器件。
对于III族氮化物复合衬底来说，III族氮化物膜的厚度的标准偏差st与其厚度的平均值mt的比值st/mt以及III族氮化物膜的主表面和(0001)面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo，以及III族氮化物复合衬底的翘曲和TTV在表6中示出。还以与参考实例I-A类似的方式计算III族氮化物半导体器件4的良率。结果汇总在表6中。
[表6]
参考表6，以高良率制造的III族氮化物半导体器件是采用具有50μm或更小的III族氮化物膜侧上的主表面翘曲以及30μm或更小的TTV制造的器件。
<参考实例I-E>
以与参考实例I-B类似的方式制造III族氮化物半导体器件，除采用III族氮化物膜的热膨胀系数αIII-N与支撑衬底的热膨胀系数αS的比值αIII-N/αS，以及III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值tIII-N/tS不同的不同类型的III族氮化物复合衬底之外。这里，为了改变这些比值，具有不同厚度的莫来石衬底、莫来石-YSZ衬底以及Al2O3-SiO2复合氧化物衬底用作基底。
III族氮化物膜的热膨胀系数αIII-N与支撑衬底的热膨胀系数αS的
比值αIII-N/αS，III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值
tIII-N/tS，以及III族氮化物半导体器件的良率汇总在表7中。
[表7]
参考表7，以高良率制造的III族氮化物半导体器件是采用III族氮化物膜的热膨胀系数αIII-N与支撑衬底的热膨胀系数αS的比值αIII-N/αS为0.75或更大且1.25或更小且III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值tIII-N/tS为0.02或更大且1或更小的III族氮化物复合衬底的那些器件。
<参考实例I-F>
以与参考实例I-B类似的方式制造III族氮化物复合衬底以及III族氮化物半导体器件，除清洗条件被定制以调整III族氮化物膜的表面的杂质金属原子的量之外。III族氮化物复合衬底的直径、III族氮化物膜的表面的杂质金属原子的量以及III族氮化物半导体器件的良率汇总在表8中。这里，通过TXRF(全反射x射线荧光)方法测量III族氮化物膜的表面的杂质金属原子的量。这里，通过TXRF方法进行的测量在入射角为0.05°的条件下借助钨(W)x射线源完成。
[表8]
参考实例I-F I-F1 I-F2 I-F3 I-F4 I-F5 I-F6 I-F7
直径 75 75 75 75 100 100 150
杂质金属原子(×1010原子/cm2) 6 40 300 500 8 80 10
器件良率(％) 70 68 63 58 69 65 69
参考表8，以高良率制造的III族氮化物半导体器件是采用具有3×1012原子/cm2或更小的III族氮化物膜的主表面的杂质金属原子的III族氮化物复合衬底制造的器件。
<参考实例I-G>
以与参考实例I-B类似的方式制造III族氮化物复合衬底以及III族氮化物半导体器件，除莫来石衬底用作支撑衬底之外，且对于III族氮化物膜施主衬底来说，采用没有位错聚集区域的均匀的GaN晶体，其加入O和Si作为掺杂剂并具有4×106cm-2的位错密度以及×1018cm-3的载流子浓度。这里，这里，抛光条件被定制以调整III族氮化物膜和支撑衬底的相应主表面的最大RMS。
对于III族氮化物复合衬底来说，III族氮化物膜的主表面的最大RMS和支撑衬底的主表面的最大RMS，以及III族氮化物半导体器件的良率汇总在表9中。
[表9]
参考表9，以高良率制造的III族氮化物半导体器件是采用具有3nm或更小的III族氮化物膜主表面的RMS以及12nm或更小的支撑衬底主表面的RMS的III族氮化物复合衬底制造的器件。
<参考实例I-H>
以与参考实例I-B类似的方式制造III族氮化物复合衬底，除Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为82％质量且SiO2为18％质量)用作支撑衬底之外，且对于III族氮化物膜施主衬底来说，采用具有添加Fe作为掺杂剂以及1×107Ωcm的比电阻的半绝缘GaN晶体。这里，抛光条件被定制以调整III族氮化物复合衬底中的III族氮化物膜主表面的RMS的平均值mIII-N和标准偏差sIII-N以及支撑衬底主表面的RMS的平均值mS和标准偏差sS。
此外，参考图10，以下述方式制造HEMT作为III族氮化物半导体器件4。
在III族氮化物复合衬底1的III族氮化物膜13上通过MOVPE方法依次外延生长具有1.5μm厚度的GaN层26，以及具有30nm厚度的Al0.2Ga0.8N层27以形成III族氮化物层20，由此制造层叠III族氮化物复合衬底2。
随后，在Al0.2Ga0.8N层27上，通过光刻、EB沉积以及剥离制造源电极60和漏电极70。在这些电极中，具有20nm厚度的Ti层，具有100nm厚度的Al层，具有20nm厚度的Ti层以及具有300nm厚度的Au层被依次形成、剥离，且在600℃下退火1分钟，以形成合金。
随后，在类似于制造源电极60和漏电极70的步骤的步骤中，制造栅电极80。对于栅电极80的制造来说，依次形成具有50nm厚度的Ni层以及具有500nm厚度的Au层。栅极长度设定为2μm。
在作为以此方式获得的III族氮化物半导体器件4的HEMT中，GaN层26和Al0.2Ga0.8N层27形成为III族氮化物复合衬底1的III族氮化物膜13上的至少一个III族氮化物层20，且源电极60、漏电极70以及栅电极80设置在Al0.2Ga0.8N层27上以便上述电极彼此分离且栅电极80位于源电极60和漏电极70之间。
检查所获得的HEMT的泄漏栅电流密度。具体地，产品器件分成满足泄漏栅电流密度在施加5V栅电压时为1×10-6A/cm2或更小的标准的非缺陷器件以及没有满足此标准的缺陷器件，且通过将非缺陷器件除以非缺陷器件和缺陷器件的总和而确定的百分比被定义为良率。
III族氮化物复合衬底中的III族氮化物膜的主表面的RMS的平均值mIII-N和标准偏差sIII-N、支撑衬底的主表面的RMS的平均值mS和标准偏差sS，以及III族氮化物半导体器件的良率汇总在表10中。
[表10]
参考表10，以高良率制造的III族氮化物半导体器件是采用其中III族氮化物膜的主表面具有0.1nm或更大且2nm或更小的RMS平均值mIII-N以及0.4nm或更小的RMS标准偏差sIII-N，且支撑衬底的主表面具有0.3nm或更大且10nm或更小的RMS平均值mS以及3nm或更小的RMS标准偏差sS的III族氮化物复合衬底制造的器件。
<参考实例I-I>
1.III族氮化物复合衬底的制造
参考图14(A)至(C)，以与参考实例I-A类似的方式制造接合衬底1L，除：制备具有100mm直径的Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为88％质量且SiO2为12％质量)用作支撑衬底11；制备具有100mm直径且400μm厚度的GaN晶体衬底用作III族氮化物膜施主衬底13D；在支撑衬底11和III族氮化物膜施主衬底13D的相应主表面上，通过PE-CVD生长500nm厚度的SiO2膜，且随后利用具有pH为9并包含具有20nm平均粒径的硅胶磨粒的浆料执行CMP，由此形成具有250nm厚度的接合膜12a，12b并进行主表面平坦化以便RMS粗糙度为0.15nm或更小；且在借助纯水清洗时，借助纯水和PVA(聚乙烯醇)制成的海绵执行擦洗之外。
参考图14(D)，对作为与其结合主表面相反的接合衬底1L中的III族氮化物膜施主衬底13D的主表面执行研磨和抛光。对于研磨来说，采用包含具有25μm至35μm的平均粒径的金刚石磨粒的陶瓷磨轮。对于抛光来说，利用包含分别具有3μm，2μm和0.25μm的平均粒径的金刚石磨粒的浆料以步进方式执行机械抛光。执行这种抛光以便降低厚度变化和偏离角变化，以便在机械加压之前校正衬底的翘曲且将这种状态下的衬底结合至支撑板。抛光之后，借助由ICP-RIE(感应耦合等离子体反应离子蚀刻)方法产生的氯气等离子体执行干法蚀刻。应当注意，参考实例I-I8采用借助具有9μm平均粒径的金刚石磨粒执行的粗抛光，而不是上述研磨。以此方式，获得包括具有150μm厚度的III族氮化物膜13的III族氮化物复合衬底1。
2.III族氮化物半导体器件的制造
参考图15，以与参考实例I-A类似的方式制造III族氮化物半导体器件4，除：采用本参考实例的III族氮化物复合衬底1；通过借助包含具有35μm至45μm的平均粒径的金刚石磨粒的陶瓷磨轮的研磨而从层叠衬底3移除支撑衬底11和接合膜12，除此之外，对于参考实例I-I9，它们通过借助具有15μm平均粒径的金刚石磨粒的抛光而被移除；为了在研磨和/或抛光之后移除接合膜和支撑衬底的残留物，借助氢氟酸执行蚀刻清洗之外。
以与参考实例I-A类似的方式，为III族氮化物复合衬底1计算III族氮化物膜13的厚度的标准偏差st与其厚度的平均值mt的比值st/mt以及III族氮化物膜的主表面和(0001)面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo。结果汇总在表11中。还以与参考实例I-A类似的方式计算III族氮化物半导体器件4的良率。结果汇总在表11中。
[表11]
参考实例I-I I-I1 I-I2 I-I3 I-I4 I-I5 I-I6 I-I7 I-I8 I-I9
比值st/mt 0.001 0.002 0.05 0.15 0.2 0.25 0.2 0.05 0.05
比值so/mo 0.005 0.008 0.2 0.5 0.6 0.6 0.7 0.2 0.2
器件良率(％) 76 76 72 61 56 34 31 71 73
参考表11，以高良率制造的III族氮化物半导体器件是采用包括III族氮化物膜的III族氮化物复合衬底制造的，其中III族氮化物膜的厚度的标准偏差st与其厚度的平均值mt的比值st/mt为0.001或更大且0.2或更小，且III族氮化物膜的主表面和(0001)面之间的偏离角的绝对值的标准偏差so与其偏离角的绝对值的平均值mo的比值so/mo为0.005或更大且0.6或更小。应当注意，对于实例I-I1来说，需要对研磨和抛光进行复杂的控制以便降低厚度变化和偏离角变化，且因此研磨和抛光会进行较长时间。
以下将说明根据参考发明II的参考实例II-A至参考实例II-H
<参考实例II-A>
1.III族氮化物复合衬底的制造
参考图12(A)，制备用作支撑衬底11的具有75mm直径以及300μm厚度的Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为85％质量且SiO2为15％质量)。支撑衬底11具有10W·m-1·K-1的热导率以及250GPa的杨氏模量。支撑衬底11的两个相反侧的主表面11m，11n分别借助铜基平台进行粗抛光，借助锡平台进行中间抛光，且借助其中形成有格栅槽的无纺布抛光垫进行精抛光，金刚石浆料用作磨料。在4×10-17m2/s或更大且1×10-16m2/s或更小的动作系数FE的条件下执行精抛光。
此后，在支撑衬底11的精抛光的主表面11m上，通过PE-CVD(等离子体增强化学气相沉积)方法生长800nm厚度的SiO2膜，在800℃的氮气气氛下退火一小时，且随后利用具有pH为10并包含具有40nm平均粒径的硅胶磨粒的浆料执行CMP(化学机械抛光)，由此形成具有400nm厚度且具有镜面加工主表面12am以便主表面的RMS(均方根粗糙度)为0.3nm或更小的接合膜12a。随后，为了移除用于CMP的硅胶磨粒，执行借助KOH水溶液的非磨料抛光清洗，借助纯水的抛光清洗，以及借助纯水的兆声波清洗(借助500kHz至5MHz的兆声波频率范围的超声波的清洗)。
还参考图12(B)，制备具有75mm直径以及8mm厚度的GaN晶体用作III族氮化物膜施主衬底13D。III族氮化物膜施主衬底13D的将要结合的表面经历机械抛光和CMP以便其被平坦化为并具有2nm或更小的RMS。此后，800nm厚度的SiO2膜通过PE-CVD方法生长在该衬底上，在800℃的氮气气氛下退火一小时，且利用具有pH为10并包含具有40nm平均粒径的硅胶磨粒的浆料执行CMP，由此形成具有500nm厚度且具有镜面加工主表面12bn以便主表面的RMS为0.3nm或更小的接合膜12a。随后，为了移除用于CMP的硅胶磨粒，执行借助KOH水溶液的非磨料抛光清洗，借助纯水的抛光清洗，以及借助纯水的兆声波清洗(借助500kHz至5MHz的兆声波频率范围的超声波的清洗)。这里，通过利用GaAs衬底作为基底衬底的HVPE方法的生长而制造III族氮化物膜施主衬底13D。III族氮化物膜施主衬底13D具有n型导电性，其位错密度为1×108cm-2，且其载流子浓度为1×1017。
随后参考图12(C)，接合膜12a主表面12am和接合膜12b的主表面12bn结合在一起以由此制造接合衬底1L，其中支撑衬底11和III族氮化物膜13彼此结合且以接合膜12插入其间。在它们结合在一起之后，通过在氮气气氛下加热至800℃而退火接合衬底1L，由此提高接合强度。
随后参考图12(D)，借助钢丝锯沿距离结合至接合膜12的III族氮化物膜施主衬底13D的的结合表面150μm深度向内定位的平面切割接合衬底1L中的III族氮化物膜施主衬底13D，由此制成III族氮化物复合衬底1，其中支撑衬底11和作为III族氮化物膜13的GaN膜彼此结合且以接合膜12插入其间。对于钢丝来说，采用其上电解沉积了金刚石磨粒的具有180μm直径的固定磨料钢丝。对于切割方法来说，为了降低切割阻力并提高厚度精度以及平坦性，采用致使钢丝摆动以及使III族氮化物膜施主衬底13D同步振动的方法。借助钢丝锯切割的阻力系数设定为4200N。在切割之后，III族氮化物复合衬底1的III族氮化物膜13经历机械抛光和CMP。为了使III族氮化物膜13具有均匀厚度，以下述方式将复合衬底安装在CMP设备上。预先通过真空吸盘校正衬底的形状，且随后复合衬底吸附固定在该设备上。
随后，由此获得的III族氮化物复合衬底1的III族氮化物膜13侧主表面13m利用金刚石浆料用作磨料而借助铜基平台进行粗抛光，且借助锡平台进行中间抛光，且进一步借助利用pH为11并包含硅胶磨粒的浆料作为磨料采用无纺布抛光垫进行精抛光。在6×10-14m2/s的动作系数FE的条件下执行精抛光。精抛光之后，III族氮化物膜13具有110μm的厚度。
对于精抛光之后的III族氮化物复合衬底1来说，支撑衬底11侧主表面11n的RMS的平均值mS，支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS汇总在表12中。
这里，RMS的平均值mS，RMS的标准偏差sS与RMS的平均值mS的比值sS/mS由位于图7中所示的支撑衬底11侧主表面11n上的13个测量点P处的支撑衬底11侧主表面11n的RMS计算，13个测量点P构成为：一个中心点PC；在相对于中心点PC彼此正交的四个方向上设置的四个外部点PO，外部点各位于从衬底外边缘向内5mm的位置；以及八个中间点PM，其包括各位于一个中心点PC和四个外部点PO中的一个之间的四个中间点，以及各位于四个外部点PO中的两个之间的四个中间点。
2.III族氮化物半导体器件的制造
参考图15(A)，在III族氮化物复合衬底1的III族氮化物膜13侧主表面13m上通过MOVPE方法形成III族氮化物层20。具体地，在III族氮化物膜13上，顺序外延生长具有5μm厚度的n-GaN层21，具有50nm厚度的n-In0.05Ga0.95N层22，具有由3nm厚度的In0.14Ga0.86N阱层和15nm厚度的GaN势垒层构成三个周期的多量子阱的有源层23，具有20nm厚度的p-Al0.09Ga0.91N层24以及具有150nm厚度的p-GaN层25，以由此制造层叠III族氮化物复合衬底2。此后，其通过RTA(快速热退火)设备进行退火并因此被活化。
参考图15(B)，在作为层叠III族氮化物复合衬底2的III族氮化物层20中的最上层的p-GaN层25上，通过EB(电子束)沉积方法依次形成具有4nm厚度的Ni层以及具有200nm厚度的Au层，且退火成合金，由此形成第一电极30。在第一电极30上，通过EB沉积方法依次形成具有200nm厚度的Ti层，100nm厚度的Pt层以及1000nm厚度的Au层，由此形成焊盘电极33。
制备CuW衬底用作器件支撑衬底40。在器件支撑衬底40上，通过EB沉积方法依次形成具有200nm厚度的Ti层，100nm厚度的Pt层以及1000nm厚度的Au层，由此形成焊盘电极43。在焊盘电极43上，形成AuSn焊料薄膜作为接合金属膜44。
随后，接合金属膜44结合至焊盘电极33，由此制造层叠衬底3。
参考图15(C)，借助氢氟酸从层叠衬底3蚀刻掉III族氮化物复合衬底1中的支撑衬底11和接合膜12。
参考图15(D)，在通过从层叠衬底3上移除支撑衬底11和接合膜12而暴露的III族氮化物膜13上，通过EB沉积方法依次形成20nm厚度的Ti层，200nm厚度的Al层以及300nm厚度的Au层，且随后退火以形成第二电极50。在器件支撑衬底40上，通过EB沉积方法依次形成20nm厚度的Ti层，300nm厚度的Au层，且随后退火以形成器件支撑衬底电极45。以此方式，获得III族氮化物半导体器件4。
对于由此获得的III族氮化物半导体器件4来说，在注入电流为4A的条件下借助积分光度计测量其光输出。以下述方式测量发光器件的光输出。具体地，预定电流注入安装在积分光度计中的发光器件，且通过接收由发光器件收集的光的检测器测量光输出。最终的III族氮化物半导体器件分成满足光输出为2W或更大标准的非缺陷器件以及没有满足此标准的缺陷器件，且通过将非缺陷器件除以非缺陷器件和缺陷器件的总和确定的百分比被定义为良率。III族氮化物半导体器件的良率汇总在表12中。
[表12]
参考表12，以高良率制造的III族氮化物半导体器件是采用具有75mm直径(这个数值满足75mm或更大)并包括支撑衬底以及110μm厚度(这个数值满足10μm或更大且250μm或更小)的III族氮化物膜的III族氮化物复合衬底制造的，其中支撑衬底侧主表面的RMS的平均值mS为0.3nm或更大且20nm或更小，且支撑衬底侧主表面的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS为0.005或更大且0.4或更小。
<参考实例II-B>
参考图12和15，以与参考实例II-A类似的方式制造III族氮化物复合衬底1和III族氮化物半导体器件4，除：莫来石-YSZ衬底(相对于整个衬底，莫来石为70％质量且YSZ为30％质量，相对于莫来石，Al2O3为60％摩尔且SiO2为40％摩尔，且相对于YSZ，ZrO2为90％摩尔且Y2O3为10％摩尔)用作支撑衬底11；采用75mm至150mm范围的不同直径且支撑衬底11侧主表面11n在6.2×10-17m2/s的动作系数FE的条件下进行精抛光；以及制造III族氮化物复合衬底1，其中在精抛光后的相应的III族氮化物膜13具有10μm至250μm范围的不同厚度之外。支撑衬底11具有30W·m-1·K-1的热导率以及150GPa的杨氏模量。
以与参考实例II-A类似的方式，对于III族氮化物复合衬底1来说，计算支撑衬底11侧主表面11n的RMS的平均值mS，以及支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS且在表13中汇总。以与参考实例II-A类似的方式，也计算III族氮化物半导体器件4的良率并汇总在表13中。
[表13]
参考表13，以高良率制造的III族氮化物半导体器件是采用具有75mm至150mm直径并包括具有10μm至110μm厚度的III族氮化物膜的III族氮化物复合衬底制造的，其中支撑衬底侧主表面的RMS的平均值mS为6nm(该值满足0.3nm或更大且20nm或更小)，且支撑衬底侧主表面的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS为0.23(该值满足0.005或更大且0.4或更小)。
<参考实例II-C>
对于半导体器件的衬底来说，通过离子注入方法制造III族氮化物无支撑衬底(以下也称为FS衬底)，III族氮化物复合衬底(以下也称为BP衬底)，且制备根据参考发明II的参考实施例II-4制造的III族氮化物复合衬底(以下也称为BS衬底)。
通过借助钢丝锯切割具有预定直径的GaN晶体并对其进行抛光而将FS衬底制备为具有表4中所示的直径和厚度。
制备BP衬底以具有表14中所示的直径和III族氮化物膜的厚度。具体地，如图17(B)中所示，氢离子从具有预定直径的GaN晶体的主表面，即III族氮化物膜施主衬底13D注入距离主表面向内预定深度定位的位置，由此形成离子注入区13i。此后，如图17(C)中所示，支撑衬底11和III族氮化物膜施主衬底13D的离子注入区13i侧结合在一起并以接合膜12插入其间。此后，如图17(D)中所示，在700℃下执行退火以沿其离子注入区13i分离III族氮化物膜施主衬底13D。这里，Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为85％质量且SiO2为15％质量)用作支撑衬底11。
以与参考实例II-B类似的方式，制备BS衬底以具有表14中所示的直径和III族氮化物膜的厚度，除Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为85％质量且SiO2为15％质量)用作支撑衬底之外。
以与参考实例II-B类似的方式，制造III族氮化物复合衬底1以及III族氮化物半导体器件4，除采用上述FS衬底、BP衬底以及BS衬底，在4.0×10-17m2/s的动作系数FE的条件下进行支撑衬底11侧主表面11n的精抛光之外。
以与参考实例II-A类似的方式，对于各用作III族氮化物复合衬底1的BP衬底和BS衬底来说，计算支撑衬底11侧主表面11n的翘曲W、比值W/D、支撑衬底11侧主表面11n的RMS的平均值mS，以及支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS并汇总在表14中。同样地，对于FS衬底，计算背侧主表面的翘曲W、比值W/D、背侧主表面的RMS的平均值mS，以及背侧主表面的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS并汇总在表14中。此外，以与参考实例II-A类似的方式，计算III族氮化物半导体器件4的良率并汇总在表14中。
[表14]
参考表14，对于利用具有50mm至125mm的直径以及250μm至500μm厚度的FS衬底制造的III族氮化物半导体器件来说，具有相对大直径且相对小厚度的III族氮化物半导体器件具有较大翘曲且容易破裂，且它们的良率都小于60％。
对于利用具有75mm至125mm的直径以及0.5μm厚度的III族氮化物膜的BP衬底制造的III族氮化物半导体器件来说，这些器件没有展现出优良的器件特性，因为III族氮化物膜的相对较小的厚度导致较低良率。
相反，采用BS衬底制造的III族氮化物半导体器件的良率较高，即69％或更大。与BP衬底相比，BS衬底具有较大厚度的III族氮化物膜，以使电流能充分分散。与BP衬底相反，BS衬底没有由于离子注入而使III族氮化物膜的晶体质量劣化。因此，采用BS衬底制造的半导体器件展现出优良的特性。
<参考实例II-D>
以与参考实例II-A类似的方式制造III族氮化物复合衬底1以及III族氮化物半导体器件4，除：Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为82％质量且SiO2为18％质量)用作支撑衬底11；采用75mm至150mm范围的不同直径，通过AP-CVD(大气压化学气相沉积)方法生长用作接合膜12的SiO2膜，且支撑衬底11侧主表面11n在8.5×10-17m2/s的动作系数FE的条件下进行精抛光；以及在制成的III族氮化物复合衬底1中相应的精抛光的III族氮化物膜13具有110μm至130μm的不同厚度之外。支撑衬底11具有5W·m-1·K-1的热导率以及230GPa的杨氏模量。
以与参考实例II-A类似的方式，对于III族氮化物复合衬底1来说，计算支撑衬底11侧主表面11n的RMS的平均值mS，支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS，支撑衬底11侧主表面11n的翘曲W，支撑衬底11侧主表面11n的翘曲W与直径D的比值W/D并汇总在表15中。以与参考实例II-A类似的方式，计算III族氮化物半导体器件4的良率并汇总在表15中。
[表15]
参考表15，以高良率制造的III族氮化物半导体器件是采用具有75mm至150mm直径(这个数值满足75mm或更大)并包括110μm至130μm厚度(这个数值满足10μm或更大且250μm或更小)的III族氮化物膜的III族氮化物复合衬底制造的，其中支撑衬底侧主表面的RMS的平均值mS为3nm(该值满足0.3nm或更大且20nm或更小)，且支撑衬底侧主表面的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS为0.1(该值满足0.005或更大且0.4或更小)，且支撑衬底11侧主表面11n的翘曲W与直径D的比值W/D为was-7×10-4或更大且8×10-4或更小。
<参考实例II-E>
参考图12和15，以与参考实例II-A类似的方式制造III族氮化物复合衬底1和III族氮化物半导体器件4，除：莫来石衬底(相对于整个莫来石衬底，Al2O3为60％摩尔且SiO2为40％摩尔)用作支撑衬底11；具有掺杂O(氧)和Si(硅)原子的高导电性、不具有位错聚集区、具有5×106cm-2的恒定位错密度以及2×1018cm-3的载流子浓度的GaN衬底用作III族氮化物膜施主衬底13D；支撑衬底11侧主表面11n在8.3×10-17m2/s的动作系数FE的条件下执行精抛光；III族氮化物膜施主衬底13D通过放电钢丝切割；且III族氮化物膜13侧主表面13m在4×10-14或更大且1×10-13或更小的动作系数FE的条件下经历借助包含具有20nm至400nm粒径的硅胶的浆料进行精抛光之外。支撑衬底11具有3W·m-1·K-1的热导率以及200GPa的杨氏模量。
以与参考实例II-A类似的方式，对于精抛光的III族氮化物复合衬底1来说，计算支撑衬底11侧主表面11n的RMS的平均值mS，支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS，并汇总在表16中。
此外，对于精抛光的III族氮化物复合衬底1来说，III族氮化物膜13侧主表面13m的RMS的平均值mIII-N，III族氮化物膜13侧主表面13m的RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N汇总在表16中。这里，RMS的平均值mIII-N，以及RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N由位于图7中所示的III族氮化物膜13侧主表面13m上的13个测量点P处的III族氮化物膜13侧主表面13m的RMS计算，13个测量点P构成为：一个中心点PC；在相对于中心点PC彼此正交的四个方向上设置的四个外部点PO，外部点各位于从衬底外边缘向内5mm的位置；以及八个中间点PM，其包括各位于一个中心点PC和四个外部点PO中的一个之间的四个中间点，以及各位于四个外部点PO中的两个之间的四个中间点。
此外，以与参考实例II-A类似的方式，计算III族氮化物半导体器件4的良率并汇总在表16中。
[表16]
参考表16，以高良率制造的III族氮化物半导体器件是采用具有75mm直径(这个数值满足75mm或更大)并包括110μm厚度(这个数值满足10μm或更大且250μm或更小)的III族氮化物膜的III族氮化物复合衬底制造的，其中支撑衬底侧主表面的RMS的平均值mS为2nm(该值满足0.3nm或更大且20nm或更小)，支撑衬底侧主表面的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS为0.12(该值满足0.005或更大且0.4或更小)，III族氮化物膜侧主表面的RMS的平均值mIII-N为0.15nm或更大且3nm或更小，以及III族氮化物膜侧主表面的RMS的标准偏差sIII-N与RMS的平均值mIII-N的比值sIII-N/mIII-N为0.008或更大且0.5或更小。
<参考实例II-F>
1.III族氮化物复合衬底的制造
参考图12，以与参考实例II-A类似的方式制造III族氮化物复合衬底1，除：Al2O3-SiO2复合氧化物衬底、莫来石衬底(相对于整个衬底，Al2O3为60％摩尔且SiO2为40％摩尔)，以及莫来石-YSZ衬底(相对于整个衬底，莫来石为70％质量且YSZ为30％质量，相对于莫来石，Al2O3为60％摩尔且SiO2为40％摩尔，且相对于YSZ，ZrO2为90％摩尔且Y2O3为10％摩尔)各用作支撑衬底11；具有掺杂Fe(铁)原子并具有2×105Ωcm的电阻(也称为比电阻)的半绝缘GaN衬底用作III族氮化物膜施主衬底13D，借助采用松散磨粒的钢丝锯切割III族氮化物膜施主衬底13D；支撑衬底11侧主表面11n在8.7×10-17m2/s的动作系数FE的条件下进行精抛光；以及借助75mm至150mm范围的不同直径制造III族氮化物复合衬底之外。
2.III族氮化物半导体器件的制造
参考图10，在本参考实例中，制造HEMT作为III族氮化物半导体器件4。在III族氮化物复合衬底1的III族氮化物膜13上通过MOVPE方法依次外延生长具有1.5μm厚度的GaN层26，以及具有30nm厚度的Al0.2Ga0.8N层27以形成III族氮化物层20，由此制造层叠III族氮化物复合衬底2。
随后，在Al0.2Ga0.8N层27上，通过光刻、EB沉积以及剥离制造源电极60和漏电极70。在这些电极中，具有20nm厚度的Ti层，具有100nm厚度的Al层，具有20nm厚度的Ti层以及具有300nm厚度的Au层依次形成、剥离，且在600℃下退火1分钟，以形成合金。
随后，在类似于制造源电极60和漏电极70的步骤的步骤中，制造栅电极80。对于栅电极80的形成来说，依次形成具有50nm厚度的Ni层以及具有500nm厚度的Au层。栅极长度设定为2μm。
在作为以此方式获得的III族氮化物半导体器件4的HEMT中，GaN层26和Al0.2Ga0.8N层27形成为III族氮化物复合衬底1的III族氮化物膜13上的至少一个III族氮化物层20，且源电极60、漏电极70以及栅电极80设置在Al0.2Ga0.8N层27上以便上述电极彼此分离且栅电极80位于源电极60和漏电极70之间。
以与参考实例II-A类似的方式，对于III族氮化物复合衬底1来说，计算支撑衬底11侧主表面11n的RMS的平均值mS，以及支撑衬底11侧主表面11n的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS并在表17中示出。此外，借助热力学分析设备测量支撑衬底11的热膨胀系数αS以及III族氮化物膜13的热膨胀系数αIII-N，计算III族氮化物膜13的热膨胀系数αIII-N与支撑衬底11的热膨胀系数αS的比值αIII-N/αS，且结果汇总在表17中。此外，借助数字指示器测量支撑衬底的厚度tS和III族氮化物膜的厚度tIII-N，计算III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值tIII-N/tS，且结果汇总在表17中。
以下述方式，也计算III族氮化物半导体器件4的良率。具体地，作为III族氮化物半导体器件4的HEMT分成满足泄漏栅电流密度在施加5V栅电压时为1×10-6A/cm2或更小的标准的非缺陷器件以及没有满足此标准的缺陷器件，且通过将非缺陷器件除以非缺陷器件和缺陷器件的总和而确定的百分比被定义为良率。
[表17]
参考表17，不管Al2O3-SiO2复合氧化物衬底、莫来石衬底或莫来石-YSZ衬底用作支撑衬底11，以高良率制造的III族氮化物半导体器件是采用以下III族氮化物复合衬底1制造的，该复合衬底的III族氮化物膜的厚度为110μm(这个数值满足10μm或更大且250μm或更小)，复合衬底的直径为75mm至150mm，支撑衬底侧主表面的RMS的平均值mS为1.5nm(该值满足0.3nm或更大且20nm或更小)，支撑衬底侧主表面的RMS的标准偏差sS与RMS的平均值mS的比值sS/mS为0.1(该值满足0.005或更大且0.4或更小)。以高良率制造的III族氮化物半导体器件也可以是其中III族氮化物膜13的热膨胀系数αIII-N与支撑衬底11的热膨胀系数αS的比值αIII-N/αS为0.75或更大且1.25或更小，且III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值tIII-N/tS为0.02或更大且1或更小的那些。
<参考实例II-G>
参考图12，以与参考实例II-A类似的方式制造III族氮化物复合衬底1，除：Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为88％质量且SiO2为12％质量)用作支撑衬底11；支撑衬底11在5.9×10-17m2/s的动作系数FE的条件下进行研磨和精抛光以由此具有250μm的厚度；借助75mm至150mm范围的不同直径制造III族氮化物复合衬底1；以及进一步清洗所获得的III族氮化物复合衬底1之外。这里，支撑衬底11具有15W·m-1·K-1的热导率以及270GPa的杨氏模量。对于清洗方法来说，采用借助表面活性剂和纯水的擦洗清洗、借助盐酸或TMAH(四甲基氢氧化铵)以及纯水的双流体清洁，以及借助盐酸或TMAH和纯水的兆声波清洁的组合。
2.III族氮化物半导体器件的制造
参考图11，在本参考实例中，制造作为III族氮化物半导体器件4的SBD。在图6中所示的III族氮化物复合衬底1的III族氮化物膜13的主表面13m上，MOVPE方法用于依次外延生长具有2μm厚度的n+-GaN层28(具有2×1018cm-3的载流子浓度)以及具有7μm厚度的n--GaN层29(具有5×1015cm-3的载流子浓度)以形成III族氮化物层20，且因此获得层叠III族氮化物复合衬底。
随后，在n--GaN层29上，通过EB(电子束)沉积依次形成具有4nm厚度的Ni层以及具有200nm厚度的Au层，且退火为合金，由此形成作为肖特基电极的第一电极30。电极的直径设定为200μm。在第一电极30上，通过EB沉积方法依次形成具有200nm厚度的Ti层，具有100nm厚度的Pt层以及具有1000nm厚度的Au层，由此形成焊盘电极(未示出)。
通过研磨从层叠III族氮化物复合衬底移除支撑衬底和接合膜。对于研磨来说，采用包含具有40μm至50μm的平均粒径的金刚石磨粒的陶瓷磨轮。
参考图11，在通过从层叠III族氮化物衬底移除支撑衬底和接合膜而暴露的III族氮化物膜13的主表面13n上，通过EB沉积方法依次形成具有20nm厚度的Ti层，具有200nm厚度的Al层以及具有300nm厚度的Au层，且随后退火以形成作为欧姆电极的源电极50。以此方式，获得作为SBD的III族氮化物半导体器件4。
以与参考实例II-A类似的方式，对于III族氮化物复合衬底1来说，计算支撑衬底11侧主表面11n的RMS的平均值mS并汇总在表18中，此外，对于III族氮化物复合衬底1来说，通过TXRF(全反射x射线荧光)方法测量III族氮化物膜13侧主表面13m中的杂质金属原子的浓度并汇总在表18中。这里，通过TXRF方法的测量借助0.05°的入射角的条件下的钨(W)x射线源进行。
以下述方式，也计算III族氮化物半导体器件4的良率。具体地，对于作为III族氮化物半导体器件4的SBD来说，测量反向电流电压特性。SBD分成满足300V或更大的SBD击穿电压标准的非缺陷器件以及未满足这种标准的缺陷器件，且通过将非缺陷器件除以非缺陷器件和缺陷器件的总和而确定的百分比被定义为良率。III族氮化物半导体器件的良率汇总在表18中。
[表18]
参考表18，以高良率制造的III族氮化物半导体器件是采用具有75mm直径(该值满足75mm或更大)并包括具有110μm厚度的III族氮化物膜的III族氮化物复合衬底制造的，其中III族氮化物膜侧主表面中的杂质金属原子的浓度为3×1012原子/cm2。
<参考实例II-H>
参考图14和15，以与参考实例II-A类似的方式制造III族氮化物复合衬底1以及III族氮化物半导体器件4，除：具有75mm直径且2W·m-1·K-1和300W·m-1·K-1之间的热导率的衬底用作支撑衬底11；从与具有75mm直径的III族氮化物膜施主衬底13D的结合表面相反的主表面13m执行研磨和抛光以由此使III族氮化物膜13具有110μm厚度；以及在9.0×10-17m2/s的动作系数FE的条件下精抛光支撑衬底11侧主表面11n之外。这里，对于III族氮化物膜施主衬底13D的研磨来说，采用包括了具有25μm至35μm平均粒径的金刚石磨粒的陶瓷磨轮。通过调整氧化物材料含量以及烧结条件而获得支撑衬底11的热导率。
以与参考实例II-A类似的方式，计算III族氮化物半导体器件4的良率并汇总在表19中。
[表19]
参考表19，以高良率制造的III族氮化物半导体器件是采用具有75mm直径(该值满足75mm或更大)并包括具有110μm厚度(该值满足10μm或更大且250μm或更小)的III族氮化物膜并且包括具有3W·m-1·K-1或更大且280W·m-1·K-1或更小的热导率的III族氮化物复合衬底制造的。
以下将说明根据参考发明III的参考实例III-A至参考实例III-D
[(1)III族氮化物复合衬底的制造]
<参考实例III-A>
以下参考图12，将说明根据参考实例的III族氮化物复合衬底。
首先，如图12(A)中所示，制备具有75mm直径以及300μm厚度的Al2O3-SiO2复合氧化物衬底(相对于整个衬底，Al2O3为85％质量且SiO2为15％质量)用作支撑衬底11。支撑衬底11具有10W·m-1·K-1的热导率以及270GPa的杨氏模量。
随后，支撑衬底11的相应的两个相反主表面11m，11n借助铜基平台进行粗抛光，借助锡基平台进行中间抛光，且借助无纺布抛光垫进行精抛光，金刚石浆料用作磨料。在4×10-17m2/s或更大且1×10-16m2/s或更小的动作系数FE的条件下执行精抛光。
此后，通过PE-CVD(等离子体增强化学气相沉积)方法，在支撑衬底11的精抛光的主表面11m上生长800nm厚度的SiO2膜，并将其在800℃的氮气气氛下退火一小时。
随后，利用具有pH为10并包含具有40nm平均粒径的硅胶磨粒的浆料执行CMP，由此形成具有400nm厚度且具有镜面加工的主表面12am以便主表面的RMS(均方根粗糙度)为0.3nm或更小的接合膜12a。随后，为了移除用于CMP的硅胶磨粒，执行借助KOH水溶液的非磨料抛光清洗，借助纯水的抛光清洗，以及借助纯水的兆声波清洗(借助500kHz至5MHz的兆声波频率范围的超声波的清洗)。
如图12(B)所示，制备具有75mm直径以及8mm厚度的GaN晶体用作III族氮化物膜施主衬底13D。随后，III族氮化物膜施主衬底13D的将要结合的表面经历机械抛光和CMP以便其被平坦化为并具有2nm或更小的RMS。通过PE-CVD方法在其上生长800nm厚度的SiO2膜，并将其在800℃的氮气气氛下退火一小时。随后利用具有pH为10并包含具有40nm平均粒径的硅胶磨粒的浆料执行CMP，由此形成具有500nm厚度且具有镜面加工的主表面12bn以便主表面的RMS为0.3nm或更小的接合膜12b。随后，为了移除用于CMP的硅胶磨粒，执行借助KOH水溶液的非磨料抛光清洗，借助纯水的抛光清洗，以及借助纯水的兆声波清洗。
这里，通过利用GaAs衬底作为基底的HVPE方法的生长而制造III族氮化物膜施主衬底13D。III族氮化物膜施主衬底13D具有n型导电性，其位错密度为1×108cm-2，且其载流子浓度为1×1017。
随后，如图12(C)中所示，接合膜12a主表面12am和接合膜12b的主表面12bn结合在一起以由此制造接合衬底1L，其中支撑衬底11和III族氮化物膜13彼此结合且以接合膜12插入其间。在它们结合在一起之后，通过在氮气气氛下加热至800℃而退火接合衬底1L，由此提高接合强度。
随后如图12(D)中所示，借助钢丝锯沿距离结合至接合膜12的III族氮化物膜施主衬底13D的结合表面40μm深度向内定位的平面切割接合衬底1L中的III族氮化物膜施主衬底13D，由此制成III族氮化物复合衬底1，其中支撑衬底11和作为III族氮化物膜13的GaN膜彼此结合且以接合膜12插入其间。
对于钢丝来说，采用其上电解沉积了金刚石磨粒的具有180μm直径的固定磨料钢丝。对于切割方法来说，为了降低切割阻力并提高厚度精度以及切割面的平坦性，采用致使钢丝摆动并且使III族氮化物膜施主衬底13D同步振动的方法。借助钢丝锯切割的阻力系数设定为4200N。
在切割之后，III族氮化物复合衬底1的III族氮化物膜13经历机械抛光和CMP。此时，金刚石浆料用作磨料，且执行借助铜基平台的粗抛光以及借助锡基平台的中间抛光。此外，具有pH为11(包含具有60nm平均粒径的硅胶磨粒的pH为11的浆料)的硅胶磨粒用于执行借助无纺布抛光垫的精抛光。为了使III族氮化物膜13的厚度均匀，通过预先通过真空吸盘校正衬底的形状，且随后复合衬底吸附固定在该设备上的方法，将复合衬底安装在CMP设备上。在7×10-14m2/s的动作系数FE的条件下执行精抛光。精抛光的III族氮化物膜13的厚度为110μm。
[(2)III族氮化物半导体器件的制造]
以下，参考图16，将说明根据参考实例的作为III族氮化物半导体器件的SBD(肖特基势垒二极管)。
首先，如图16(A)中所示，在III族氮化物复合衬底1的III族氮化物膜13的主表面13m上，MOVPE方法用于依次外延生长具有2μm厚度的n+-GaN层28(具有2×1018cm-3的载流子浓度)以及具有7μm厚度的n--GaN层29(具有5×1015cm-3的载流子浓度)以形成III族氮化物层20，且因此获得层叠III族氮化物复合衬底2。
随后，如图16(B)中所示，在作为层叠III族氮化物复合衬底2的III族氮化物层20的最上层的n--GaN层29上，通过电子束沉积方法(以下也称为EB(电子束)沉积方法)依次形成具有4nm厚度的Ni层以及具有200nm厚度的Au层，且退火以形成合金，由此形成作为肖特基电极的第一电极30。此时，第一电极30的直径设定为200μm。此外，在第一电极30上，通过EB沉积方法依次形成具有200nm厚度的Ti层，具有100nm厚度的Pt层以及具有1000nm厚度的Au层，由此形成焊盘电极33(未示出)。
制备Mo衬底作为器件支撑衬底40。在器件支撑衬底40上，通过EB沉积方法依次形成具有200nm厚度的Ti层，100nm厚度的Pt层以及1000nm厚度的Au层，由此形成焊盘电极43。在焊盘电极43上，形成AuSn焊料膜作为接合金属膜44。
随后，接合金属膜44结合至焊盘电极33，由此制造层叠衬底3。
随后，参考图16(C)，借助氢氟酸从层叠衬底3蚀刻掉III族氮化物复合衬底1中的支撑衬底11和接合膜12。
随后，参考图16(D)，在通过从层叠衬底3上移除支撑衬底11和接合膜12而暴露的III族氮化物膜13上，通过EB沉积方法依次形成20nm厚度的Ti层，200nm厚度的Al层以及300nm厚度的Au层，且随后退火以形成作为欧姆电极的第二电极50。在器件支撑衬底40上，通过EB沉积方法依次形成20nm厚度的Ti层，以及300nm厚度的Au层，且随后退火以形成器件支撑衬底电极45。以此方式，获得作为SBD的III族氮化物半导体器件4。
以下述方式，计算由此获得的III族氮化物半导体器件4的良率。具体地，对于SBD来说，测量反向电流电压特性。SBD分成满足250V或更大的击穿电压标准的非缺陷器件以及未满足这种标准的缺陷器件，且通过将非缺陷器件除以非缺陷器件和缺陷器件的总和而确定的百分比被定义为良率。
根据上述方法，制造出各包括具有表20中所示的厚度变化的接合膜的III族氮化物复合衬底以及采用该复合衬底的III族氮化物半导体器件。
这些III族氮化物复合衬底各为具有75mm(即75mm或更大)直径的复合衬底，其中支撑衬底和具有110μm(即10μm或更大且250μm或更小)厚度的III族氮化物膜彼此结合。
通过上述方法计算的III族氮化物半导体器件的接合膜的厚度变化和良率之间的关系在表20中示出。
[表20]
参考实例III-A III-A1 III-A2 III-A3 III-A4 III-A5 III-A6 III-A7
接合膜的厚度变化(％) 1 2 5 13 25 40 47
器件良率(％) 35 69 77 84 76 71 33
如表20中清晰所示，其中采用各具有2％或更大且40％或更小的厚度变化的III族氮化物复合衬底的半导体器件(III-A2至III-A6)的良率高于其中采用的III族氮化物复合衬底未满足该条件的半导体器件(III-A1和III-A7)的良率。
<参考实例III-B>
以与参考实例III-A类似的方式，制造各包括彼此接合的支撑衬底和III族氮化物膜且具有表21中所示的剪切接合强度和接合面积的比值的III族氮化物复合衬底，以及采用这些复合衬底的III族氮化物半导体器件。
这些III族氮化物复合衬底各为具有75mm(即75mm或更大)直径的复合衬底，其中支撑衬底和具有110μm(即10μm或更大且250μm或更小)厚度的III族氮化物膜彼此结合。
通过上述方法计算的III族氮化物半导体器件的剪切结合强度以及接合面积比值以及良率之间的关系在表21中示出。
[表21]
如表21中清晰所示，其中采用各具有4MPa或更大且40MPa或更小的支撑衬底和III族氮化物膜之间的剪切接合强度以及60％或更大且99％或更小的支撑衬底和III族氮化物膜之间的接合面积的比值的III族氮化物复合衬底的半导体器件(III-B2至III-B5，III-B7以及III-B8)的良率高于其中采用的III族氮化物复合衬底未满足该条件的半导体器件(III-B1，III-B6以及III-B9)的良率。
<参考实例III-C>
以与参考实例III-A类似的方式，除以下条件(i)至(v)之外，制造根据参考实例III-C的III族氮化物复合衬底以及采用这些复合衬底的III族氮化物半导体器件：
(i)选自Al2O3-SiO2复合氧化物衬底(其中相对于整个衬底来说，Al2O3为82％质量以及SiO2为18％质量的复合氧化物衬底)，莫来石-YSZ衬底以及莫来石衬底的复合氧化物衬底用作支撑衬底11；
(ii)采用75mm至150mm范围内的不同直径；
(iii)通过AP-CVD(大气压化学气相沉积)方法生长接合膜12；
(iv)在8.5×10-17m2/s或更大且1×10-16m2/s或更小的动作系数FE的条件下精抛光支撑衬底11侧主表面11n；以及
(v)采用10μm至250μm范围内具有不同厚度的精抛光的III族氮化物膜13。
应当注意，参考实例III-C中的III族氮化物复合衬底中的接合膜的厚度变化都为5％(即2％或更大且40％或更小)。
参考实例III-C中的III族氮化物复合衬底的特性和采用该复合衬底的III族氮化物半导体器件的良率之间的关系在表22中示出。
[表22]
在表22中，αIII-N/αS代表III族氮化物膜的热膨胀系数αIII-N与支撑衬底的热膨胀系数αS的比值，且tIII-N/tS代表III族氮化物膜的厚度tIII-N与支撑衬底的厚度tS的比值。
如表22中清晰所示，在具有75mm或更大直径并包括彼此结合的支撑衬底以及具有10μm或更大且250μm或更小厚度的III族氮化物膜、其中接合膜具有5％(即2％或更大且40％或更小)的厚度变化的III族氮化物复合衬底中，具有0.02或更大且1或更小的tIII-N/tS的III族氮化物复合衬底可以用于制造具有特别高良率的III族氮化物半导体器件。
除上述外，在具有0.75或更大且1.25或更小的αIII-N/αS的复合衬底中，没有产生破裂，且它们的良率也较高。
<参考实例III-D>
以与参考实例III-A类似的方式，除采用具有表23中所示的热导率λS的支撑衬底具有之外，制造III族氮化物复合衬底以及采用这些复合衬底的III族氮化物半导体器件。
III族氮化物半导体器件的支撑衬底的热导率λS和良率之间的关系在表23中示出。
[表23]
如表23中清晰所示，在具有75mm直径(即75mm或更大)并包括彼此结合的支撑衬底以及具有110μm(即10μm或更大且250μm或更小)厚度的III族氮化物膜、其中接合膜具有5％(即2％或更大且40％或更小)的厚度变化的III族氮化物复合衬底中，具有3W·m-1·K-1或更大且280W·m-1·K-1或更小的热导率λS的III族氮化物复合衬底可以用于制造具有特别高良率的III族氮化物半导体器件。
应当理解，在所有方面中，借助说明给出本文公开的实施例和实例，而未对其进行限制。本发明的范围旨在由权利要求限定而非由上文限定，且涵盖等效于权利要求的含义和范围的所有变型和变化。
参考符号列表
1III族氮化物复合衬底；1L，1LS接合衬底；2层叠III族氮化物复合衬底；3层叠衬底；4III族氮化物半导体器件；5D，5Dr合并支撑的III族氮化物膜施主衬底；11支撑衬底；11m，11n，12am，12bn，13m，13n主表面；12，12a，12b，14接合膜；13III族氮化物膜；13D，13Dr III族氮化物膜施主衬底；13h主表面通孔；13i离子注入区；15III族氮化物膜施主衬底支撑；20III族氮化物层；21n-GaN层；22n-In0.05Ga0.95N层；23有源层；24p-Al0.09Ga0.91N层；25p-GaN层；26GaN层；27Al0.2Ga0.8N层；28n+-GaN层；29n--GaN层；30第一电极；33，43焊盘电极；40器件支撑衬底；44接合金属膜；45器件支撑衬底电极；50第二电极；60源电极；70漏电极；80栅电极；100接合界面；100b接合区；100n非接合区；111n，112n，121n，122n非接合部分区；201第一导电类型GaN层；202第一导电类型AlsGa1-sN层；203发光层；204第二导电类型AltGa1-tN层；205第二导电类型GaN层

Claims (10)

1.一种III族氮化物复合衬底，包括III族氮化物膜以及由化学组成不同于所述III族氮化物膜的材料形成的支撑衬底，
所述III族氮化物膜以直接方式和间接方式中的一种接合至所述支撑衬底，
所述III族氮化物膜具有10μm或更大的厚度，并且
所述III族氮化物复合衬底的III族氮化物膜侧的主表面的薄层电阻为200Ω/sq或更小。
2.根据权利要求1所述的III族氮化物复合衬底，其中
接合所述III族氮化物膜和所述支撑衬底的接合区的面积相对于主表面的面积为70％或更大，并且
未接合所述III族氮化物膜和所述支撑衬底的非接合区包括至少一个非接合部分区，并且所述非接合部分区是在径向上具有小于20mm的最大尺寸的小非接合部分区。
3.根据权利要求1所述的III族氮化物复合衬底，其中，未接合所述III族氮化物膜和所述支撑衬底的非接合区包括至少一个非接合部分区，并且所述非接合部分区是未邻接所述主表面周边的内部非接合部分区。
4.根据权利要求1所述的III族氮化物复合衬底，其中，所述III族氮化物膜具有主表面通孔，并且所述主表面通孔的面积相对于所述主表面的面积为10％或更小。
5.根据权利要求1所述的III族氮化物复合衬底，其中，所述III族氮化物膜和所述支撑衬底之间的接合界面包括含金属的杂质，并且所述杂质的浓度为1×1010cm-2或更大。
6.根据权利要求1所述的III族氮化物复合衬底，其中，所述III族氮化物膜的热膨胀系数大于所述支撑衬底的热膨胀系数的0.7倍且小于所述支撑衬底的热膨胀系数的1.4倍。
7.根据权利要求1所述的III族氮化物复合衬底，其中，所述支撑衬底具有1MNm-2/3或更大的断裂韧度，并且所述支撑衬底具有50μm或更大的厚度。
8.根据权利要求1所述的III族氮化物复合衬底，其中，所述间接方式是将接合膜插入所述III族氮化物膜和所述支撑衬底之间的方式。
9.一种制造根据权利要求1所述的III族氮化物复合衬底的方法，包括以下步骤：
以直接方式和间接方式中的一种将所述III族氮化物膜和所述支撑衬底彼此结合；以及
减少彼此结合的所述III族氮化物膜和所述支撑衬底中的至少一个的厚度。
10.一种采用根据权利要求1所述的III族氮化物复合衬底来制造III族氮化物半导体器件的方法，包括以下步骤：
制备所述III族氮化物复合衬底；以及
在所述III族氮化物复合衬底的所述III族氮化物膜侧的主表面上生长至少一个III族氮化物层。
CN201380046378.9A 2012-10-12 2013-09-04 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法 Active CN104641453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810174097.6A CN108281378B (zh) 2012-10-12 2013-09-04 Iii族氮化物复合衬底、半导体器件及它们的制造方法

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
US201261712967P 2012-10-12 2012-10-12
JP2012-226777 2012-10-12
JP2012226777 2012-10-12
US61/712,967 2012-10-12
JP2012-263090 2012-11-30
JP2012263090 2012-11-30
US201361762407P 2013-02-08 2013-02-08
US61/762,407 2013-02-08
JP2013-029114 2013-02-18
JP2013-029115 2013-02-18
JP2013029114A JP6248395B2 (ja) 2013-02-18 2013-02-18 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2013-029125 2013-02-18
JP2013029115A JP6322890B2 (ja) 2013-02-18 2013-02-18 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP2013029125A JP6146042B2 (ja) 2013-02-18 2013-02-18 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2013-179839 2013-08-30
JP2013179839A JP6232853B2 (ja) 2012-10-12 2013-08-30 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
PCT/JP2013/073805 WO2014057748A1 (ja) 2012-10-12 2013-09-04 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810174097.6A Division CN108281378B (zh) 2012-10-12 2013-09-04 Iii族氮化物复合衬底、半导体器件及它们的制造方法

Publications (2)

Publication Number Publication Date
CN104641453A true CN104641453A (zh) 2015-05-20
CN104641453B CN104641453B (zh) 2018-03-30

Family

ID=53218596

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380046378.9A Active CN104641453B (zh) 2012-10-12 2013-09-04 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
CN201810174097.6A Active CN108281378B (zh) 2012-10-12 2013-09-04 Iii族氮化物复合衬底、半导体器件及它们的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810174097.6A Active CN108281378B (zh) 2012-10-12 2013-09-04 Iii族氮化物复合衬底、半导体器件及它们的制造方法

Country Status (5)

Country Link
US (3) US9917004B2 (zh)
EP (1) EP2908330B1 (zh)
CN (2) CN104641453B (zh)
TW (2) TWI644346B (zh)
WO (1) WO2014057748A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417020A (zh) * 2016-04-12 2019-03-01 璐米斯塔尔有限公司 包括半绝缘氮化物半导体层的氮化物半导体基板的制造方法及利用该方法制造的氮化物半导体基板
CN110718453A (zh) * 2019-11-15 2020-01-21 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
CN103996755B (zh) * 2014-05-21 2016-08-17 天津三安光电有限公司 一种氮化物发光二极管组件的制备方法
JP2017522714A (ja) * 2014-06-13 2017-08-10 インテル・コーポレーション 層転写による分極反転基板上の高電子移動度トランジスタ製造処理
JP6606879B2 (ja) * 2015-06-15 2019-11-20 富士電機株式会社 窒化物半導体装置の製造方法
US9770688B2 (en) * 2015-10-22 2017-09-26 King Fahd University Of Petroleum And Minerals Si—Y nanocomposite membrane and methods of making and use thereof
DE112016006627T5 (de) * 2016-03-22 2018-12-06 Sumitomo Electric Industries, Ltd. Keramisches Substrat, Schichtkörper und SAW-Vorrichtung
JP6662160B2 (ja) * 2016-04-07 2020-03-11 住友電気工業株式会社 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
US10438792B2 (en) * 2016-10-20 2019-10-08 QROMIS, Inc. Methods for integration of elemental and compound semiconductors on a ceramic substrate
JP6761322B2 (ja) * 2016-10-21 2020-09-23 株式会社サイオクス Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
CN111164733B (zh) * 2017-07-20 2024-03-19 斯维甘公司 用于高电子迁移率晶体管的异质结构及其生产方法
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
US10971374B2 (en) * 2017-09-21 2021-04-06 Sumitomo Electric Industries, Ltd. Semi-insulating compound semiconductor substrate and semi-insulating compound semiconductor single crystal
US11031167B2 (en) * 2017-11-21 2021-06-08 University Of New Hampshire Giant perpendicular magnetic anisotropy in Fe/GaN thin films for data storage and memory devices
CN109508786B (zh) * 2018-09-29 2022-04-08 南京邮电大学 一种学习、记忆和判决识别的光子类脑器件及其制备方法
JP7262027B2 (ja) * 2019-05-17 2023-04-21 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1960014A (zh) * 2005-11-02 2007-05-09 日立电线株式会社 氮化物系半导体衬底及其制造方法
US20100025228A1 (en) * 2006-12-19 2010-02-04 Tauzin Aurelie Method for Preparing Thin GaN Layers by Implantation and Recycling of a Starting Substrate
US20110127581A1 (en) * 2009-12-01 2011-06-02 Bethoux Jean-Marc Heterostructure for electronic power components, optoelectronic or photovoltaic components
CN102157638A (zh) * 2011-01-31 2011-08-17 杭州士兰明芯科技有限公司 一种用于GaN外延生长的衬底制备方法
WO2012066033A1 (en) * 2010-11-18 2012-05-24 Soitec Method for forming a buried metal layer structure

Family Cites Families (188)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1960014A (en) 1930-06-30 1934-05-22 Johnston Edwin Lloyd Float valve
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5406123A (en) * 1992-06-11 1995-04-11 Engineering Research Ctr., North Carolina State Univ. Single crystal titanium nitride epitaxial on silicon
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JPH09219540A (ja) * 1996-02-07 1997-08-19 Rikagaku Kenkyusho ＧａＮ薄膜の形成方法
JP3306578B2 (ja) * 1996-10-24 2002-07-24 昭和電工株式会社 化合物半導体エピタキシャルウエハ
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
CN1175473C (zh) * 1997-10-30 2004-11-10 住友电气工业株式会社 GaN单晶衬底及其制造方法
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US6563144B2 (en) * 1999-09-01 2003-05-13 The Regents Of The University Of California Process for growing epitaxial gallium nitride and composite wafers
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP5145617B2 (ja) * 2000-07-03 2013-02-20 日亜化学工業株式会社 ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP5095064B2 (ja) * 2000-08-04 2012-12-12 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
JP2002222771A (ja) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2002274996A (ja) * 2001-01-15 2002-09-25 Ngk Insulators Ltd エピタキシャル下地基板及びエピタキシャル基板
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
JP2002319545A (ja) * 2001-04-20 2002-10-31 Mitsubishi Cable Ind Ltd ＧａＮ系結晶の製造方法および結晶成長用基材
JP2002343717A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
JP2003165798A (ja) 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP2003197961A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP3878868B2 (ja) * 2002-03-01 2007-02-07 シャープ株式会社 ＧａＮ系レーザ素子
US6812471B2 (en) 2002-03-13 2004-11-02 Applied Materials, Inc. Method of surface texturizing
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
KR100952015B1 (ko) * 2002-12-10 2010-04-08 엘지이노텍 주식회사 반도체 소자 제조방법
US7427555B2 (en) * 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
US20060169996A1 (en) * 2002-12-27 2006-08-03 General Electric Company Crystalline composition, wafer, and semi-conductor structure
US6989314B2 (en) * 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
JP2004247412A (ja) * 2003-02-12 2004-09-02 Yamaha Corp 半導体積層構造及びその製造方法並びにそれを備えた半導体装置
GB2398672A (en) * 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
KR20040078211A (ko) * 2003-03-03 2004-09-10 엘지전자 주식회사 질화갈륨 기판 제조 방법
JP4052150B2 (ja) * 2003-03-05 2008-02-27 住友電気工業株式会社 窒化物系半導体装置の製造方法
KR100550491B1 (ko) 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP3760997B2 (ja) * 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP3913194B2 (ja) * 2003-05-30 2007-05-09 シャープ株式会社 窒化物半導体発光素子
US7125801B2 (en) * 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
WO2005043604A2 (en) * 2003-10-23 2005-05-12 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
JP4380294B2 (ja) * 2003-10-29 2009-12-09 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板
US7276779B2 (en) * 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP3894191B2 (ja) * 2003-11-26 2007-03-14 住友電気工業株式会社 窒化ガリウム系半導体膜を形成する方法、および半導体基板生産物
FR2864970B1 (fr) * 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
EP1709670B1 (en) * 2004-01-26 2012-09-12 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4622720B2 (ja) 2004-07-21 2011-02-02 日亜化学工業株式会社 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2006210660A (ja) 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US20060175681A1 (en) * 2005-02-08 2006-08-10 Jing Li Method to grow III-nitride materials using no buffer layer
US20090026488A1 (en) * 2005-02-21 2009-01-29 Mitsubishi Chemical Corporation Nitride semiconductor material and production process of nitride semiconductor crystal
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
JP2006290677A (ja) * 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
KR100669142B1 (ko) * 2005-04-20 2007-01-15 (주)더리즈 발광 소자와 이의 제조 방법
JP4432827B2 (ja) * 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
JP5283502B2 (ja) * 2005-05-11 2013-09-04 ノース・キャロライナ・ステイト・ユニヴァーシティ 極性が制御されたｉｉｉ族窒化物薄膜及びその製法
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
US7405430B2 (en) * 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
FR2888402B1 (fr) * 2005-07-06 2007-12-21 Commissariat Energie Atomique Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee
JP2007059850A (ja) * 2005-08-26 2007-03-08 Ngk Insulators Ltd Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置
JP4529846B2 (ja) * 2005-09-06 2010-08-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
WO2008048303A2 (en) * 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2007246331A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2007273590A (ja) * 2006-03-30 2007-10-18 Rohm Co Ltd 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2008010835A (ja) 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
US7585772B2 (en) * 2006-07-26 2009-09-08 Freiberger Compound Materials Gmbh Process for smoothening III-N substrates
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
JP2008127252A (ja) * 2006-11-22 2008-06-05 Hitachi Cable Ltd 窒化物半導体インゴット及びこれから得られる窒化物半導体基板並びに窒化物半導体インゴットの製造方法
JP5125098B2 (ja) * 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
JP2008166646A (ja) * 2007-01-04 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
KR101137909B1 (ko) * 2007-01-10 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판 및 그 제조 방법
JP4259591B2 (ja) 2007-01-16 2009-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
US20080258165A1 (en) * 2007-04-23 2008-10-23 Goldeneye, Inc. Light emitting diode chip
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090048659A1 (en) 2007-08-17 2009-02-19 Boston Scientific Scimed, Inc. Medical devices having sol-gel derived ceramic regions with molded submicron surface features
JP5388068B2 (ja) * 2007-09-04 2014-01-15 宇部興産株式会社 発光素子形成用複合基板及びその製造方法
JP5018423B2 (ja) 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
CN101874286B (zh) 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
KR101137911B1 (ko) * 2007-12-18 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판의 제조 방법
KR101144846B1 (ko) * 2007-12-18 2012-05-16 삼성코닝정밀소재 주식회사 질화갈륨 웨이퍼 제조 방법
JP5276852B2 (ja) * 2008-02-08 2013-08-28 昭和電工株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US8395168B2 (en) * 2008-06-06 2013-03-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
JP5108641B2 (ja) 2008-06-12 2012-12-26 住友電気工業株式会社 ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、及び、窒化物系半導体素子
US20120000415A1 (en) * 2010-06-18 2012-01-05 Soraa, Inc. Large Area Nitride Crystal and Method for Making It
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
WO2010032423A1 (ja) * 2008-09-16 2010-03-25 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
WO2010038740A1 (ja) * 2008-10-03 2010-04-08 昭和電工株式会社 半導体発光素子の製造方法
JP2010109015A (ja) * 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
JP5453780B2 (ja) * 2008-11-20 2014-03-26 三菱化学株式会社 窒化物半導体
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010157604A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 半導体発光素子の製造方法
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
JP2010192872A (ja) * 2009-01-23 2010-09-02 Sumitomo Electric Ind Ltd 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス
JP2010180081A (ja) * 2009-02-04 2010-08-19 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
JP5407385B2 (ja) 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP2010232625A (ja) * 2009-03-03 2010-10-14 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
FR2942911B1 (fr) 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
JP2010232609A (ja) 2009-03-30 2010-10-14 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
JP5071427B2 (ja) * 2009-04-13 2012-11-14 日立電線株式会社 窒化物半導体基板
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP2009182341A (ja) 2009-05-07 2009-08-13 Sumitomo Electric Ind Ltd ＧａＮ基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法
JP2010269970A (ja) 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US20110057213A1 (en) * 2009-09-08 2011-03-10 Koninklijke Philips Electronics N.V. Iii-nitride light emitting device with curvat1jre control layer
JP2011061084A (ja) 2009-09-11 2011-03-24 Sumitomo Electric Ind Ltd 貼り合わせ基板の製造方法
US20110101502A1 (en) * 2009-11-05 2011-05-05 Fairfield Crystal Technology, Llc Composite wafers and substrates for iii-nitride epitaxy and devices and methods therefor
JP5866088B2 (ja) 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8187901B2 (en) * 2009-12-07 2012-05-29 Micron Technology, Inc. Epitaxial formation support structures and associated methods
EP2333852B1 (en) 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device and light emitting package
JP5737189B2 (ja) * 2010-01-15 2015-06-17 三菱化学株式会社 単結晶基板、それを用いて得られるｉｉｉ族窒化物結晶及びｉｉｉ族窒化物結晶の製造方法
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
US20120256297A1 (en) 2010-02-01 2012-10-11 Satoru Morioka Method for producing nitride compound semiconductor substrate, and nitride compound semiconductor free-standing substrate
TWI525664B (zh) * 2010-03-05 2016-03-11 Namiki Precision Jewel Co Ltd A crystalline film, a device, and a method for producing a crystalline film or device
KR101420232B1 (ko) * 2010-08-20 2014-07-21 서강대학교산학협력단 홀을 가지는 다공성 박막 및 그의 제조 방법
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
US8765509B2 (en) * 2010-09-30 2014-07-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device
JP2012116741A (ja) 2010-11-12 2012-06-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板
JP5938871B2 (ja) * 2010-11-15 2016-06-22 住友電気工業株式会社 ＧａＮ系膜の製造方法
US20120118222A1 (en) * 2010-11-15 2012-05-17 Sumitomo Electric Industries, Ltd. METHOD OF MANUFACTURING GaN-BASED FILM
US8697564B2 (en) * 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
JP5681937B2 (ja) 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
JP5752933B2 (ja) * 2010-12-17 2015-07-22 株式会社ディスコ 光デバイスウエーハの加工方法
US9024310B2 (en) * 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
JP2012156253A (ja) * 2011-01-25 2012-08-16 Sumitomo Electric Ind Ltd 窒化物半導体素子の製造方法
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
JP2012204540A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
FR2975222A1 (fr) * 2011-05-10 2012-11-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat semiconducteur
JP2012243792A (ja) 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
US9284656B2 (en) * 2011-06-06 2016-03-15 International Business Machines Corporation Use of metal phosphorus in metallization of photovoltaic devices and method of fabricating same
US8906727B2 (en) 2011-06-16 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Heteroepitaxial growth using ion implantation
JP5799604B2 (ja) * 2011-06-21 2015-10-28 住友電気工業株式会社 半導体装置
CN105755534B (zh) 2011-08-05 2019-01-08 住友电气工业株式会社 衬底、半导体器件及其制造方法
CN102304760A (zh) * 2011-08-12 2012-01-04 青岛铝镓光电半导体有限公司 复合衬底及其制造方法、异质外延制备单晶厚膜的方法
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8962365B2 (en) * 2011-10-07 2015-02-24 Sumitomo Electric Industies, Ltd. Method of manufacturing GaN-based film and composite substrate used therefor
US9397260B2 (en) * 2011-10-10 2016-07-19 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
TWI563539B (en) * 2012-01-18 2016-12-21 Sino American Silicon Prod Inc Composite substrate, manufacturing method thereof and light emitting device having the same
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
CN103367556B (zh) * 2012-03-28 2016-01-20 清华大学 外延衬底
JP5874495B2 (ja) * 2012-03-29 2016-03-02 豊田合成株式会社 Ｇａを含むＩＩＩ族窒化物半導体の製造方法
US8728938B2 (en) * 2012-06-13 2014-05-20 Ostendo Technologies, Inc. Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
JP2014009156A (ja) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US20140097442A1 (en) * 2012-10-09 2014-04-10 Industrial Technology Research Institute Nitride semiconductor device
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
TWI529964B (zh) * 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
KR102036110B1 (ko) * 2013-02-22 2019-10-24 엘지전자 주식회사 성장 기판, 질화물 반도체 소자 및 그 제조 방법
EP2779213B1 (en) * 2013-03-12 2015-05-06 Siltronic AG Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
US9337274B2 (en) * 2013-05-15 2016-05-10 Globalfoundries Inc. Formation of large scale single crystalline graphene
WO2015053127A1 (ja) 2013-10-10 2015-04-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1960014A (zh) * 2005-11-02 2007-05-09 日立电线株式会社 氮化物系半导体衬底及其制造方法
US20100025228A1 (en) * 2006-12-19 2010-02-04 Tauzin Aurelie Method for Preparing Thin GaN Layers by Implantation and Recycling of a Starting Substrate
US20110127581A1 (en) * 2009-12-01 2011-06-02 Bethoux Jean-Marc Heterostructure for electronic power components, optoelectronic or photovoltaic components
WO2012066033A1 (en) * 2010-11-18 2012-05-24 Soitec Method for forming a buried metal layer structure
CN102157638A (zh) * 2011-01-31 2011-08-17 杭州士兰明芯科技有限公司 一种用于GaN外延生长的衬底制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109417020A (zh) * 2016-04-12 2019-03-01 璐米斯塔尔有限公司 包括半绝缘氮化物半导体层的氮化物半导体基板的制造方法及利用该方法制造的氮化物半导体基板
CN110718453A (zh) * 2019-11-15 2020-01-21 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN110718453B (zh) * 2019-11-15 2021-08-20 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN108281378B (zh) 2022-06-24
TWI644346B (zh) 2018-12-11
CN104641453B (zh) 2018-03-30
TWI646635B (zh) 2019-01-01
TW201417148A (zh) 2014-05-01
US20180166325A1 (en) 2018-06-14
US11094537B2 (en) 2021-08-17
EP2908330A4 (en) 2016-06-01
WO2014057748A1 (ja) 2014-04-17
EP2908330B1 (en) 2021-05-19
US20200176305A1 (en) 2020-06-04
CN108281378A (zh) 2018-07-13
US20150194442A1 (en) 2015-07-09
US9917004B2 (en) 2018-03-13
EP2908330A1 (en) 2015-08-19
US10600676B2 (en) 2020-03-24
TW201820548A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US11094537B2 (en) Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US9136337B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
TWI600178B (zh) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
JP5407385B2 (ja) 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
CN101591810A (zh) 制造ⅲ族氮化物结晶、ⅲ族氮化物结晶衬底以及半导体器件的方法
US9312340B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6135441B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2015053127A1 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5682651B2 (ja) 半導体デバイス及びその製造方法
TW201904018A (zh) 在磊晶膜生長期間晶圓彎曲的減少
JP6146042B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2004119423A (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP6248395B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2014157979A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
TW201438063A (zh) 複合基板及使用其之半導體晶圓之製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant