TW201438063A - 複合基板及使用其之半導體晶圓之製造方法 - Google Patents

複合基板及使用其之半導體晶圓之製造方法 Download PDF

Info

Publication number
TW201438063A
TW201438063A TW103104163A TW103104163A TW201438063A TW 201438063 A TW201438063 A TW 201438063A TW 103104163 A TW103104163 A TW 103104163A TW 103104163 A TW103104163 A TW 103104163A TW 201438063 A TW201438063 A TW 201438063A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
film
semiconductor layer
gan
Prior art date
Application number
TW103104163A
Other languages
English (en)
Inventor
Yuki Seki
Issei Satoh
Yoshiyuki Yamamoto
Hideki Matsubara
Koichi Sogabe
Masato Hasegawa
Yutaka Tsuji
Akihito Fujii
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201438063A publication Critical patent/TW201438063A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明之複合基板(1)包含：支持基板(11)，其含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相；及半導體膜(13)，其配置於支持基板(11)之主面(11m)側。半導體晶圓(3)之製造方法包括：準備上述複合基板(1)之步驟；使至少1層半導體層(20)成長於複合基板(1)之半導體膜(13)上，而形成附半導體層之複合基板(2)之步驟；以及自附半導體層之複合基板(2)去除支持基板(11)，而形成半導體晶圓(3)之步驟。藉此，提供一種適於以高產率效率良好地製造高品質之半導體晶圓的複合基板及使用其之半導體晶圓之製造方法。

Description

複合基板及使用其之半導體晶圓之製造方法
本發明係關於一種適於以高產率效率良好地製造高品質之半導體晶圓的複合基板及使用其之半導體晶圓之製造方法。
GaN晶圓等III族氮化物之半導體晶圓適宜用作發光裝置、電子裝置等半導體裝置之基板及半導體層。作為用於製造該半導體晶圓之基底基板，就於該基底基板與半導體晶圓間使晶格常數及熱膨脹係數一致或近似一致之觀點而言，較優異為化學組成與半導體晶圓相同或近似者。然而，於半導體晶圓為GaN晶圓等之情形時，作為基底基板最優異之GaN基板非常昂貴，又，難以獲得主面之直徑超過2英吋之大口徑之GaN基板。
因此，作為用於形成GaN晶圓之基底基板，一般使用藍寶石基板。然而，關於藍寶石結晶與GaN結晶，該等之晶格常數及熱膨脹係數有較大不同。
因此，為了緩和藍寶石結晶與GaN結晶之間的晶格常數之失配，而形成結晶性良好之GaN晶圓，例如日本專利特開平04-297023號公報(專利文獻1)中揭示有如下情況：於使GaN結晶成長於藍寶石基板上時，於藍寶石基板上形成GaN緩衝層，使GaN結晶層成長於該GaN緩衝層上。
又，為了使用具有與GaN結晶之熱膨脹係數接近之熱膨脹係數的支持基板及GaN單晶膜之複合基板，而獲得結晶性較高且翹曲較小之 GaN系膜，例如日本專利特開2012-121788號公報(專利文獻2)中揭示有如下情況：於複合基板之GaN單晶膜上使GaN系膜成長，該複合基板包含主面內之熱膨脹係數大於GaN結晶之熱膨脹係數之0.8倍且小於1.2倍的氧化物燒結體支持基板、及配置於支持基板之主面側之GaN單晶膜。
先前技術文獻 專利文獻
專利文獻1：日本專利特開平04-297023號公報
專利文獻2：日本專利特開2012-121788號公報
上述日本專利特開平04-297023號公報(專利文獻1)中，藍寶石結晶之熱膨脹係數與GaN結晶之熱膨脹係數相比非常大，故而主面之直徑越大，越難以獲得翹曲較小之GaN膜。
另一方面，上述日本專利特開2012-121788號公報(專利文獻2)中，存在如下問題：所使用之複合基板上，氧化物燒結體支持基板於研磨後之平坦化度較低，有氧化物燒結體支持基板與GaN單晶膜之間的接合不充分之區域，該區域上GaN系膜之均勻之成長受到阻礙，而阻礙GaN系膜之產率提高。
本發明之目的在於解決上述問題，提供一種適於以高產率效率良好地製造高品質之半導體晶圓的複合基板及使用其之半導體晶圓之製造方法。
本發明依據某態樣係一種複合基板，其包含：支持基板，其含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相；及半導體膜，其配置於支持基板之主 面側。
依據本發明之該態樣之複合基板中，支持基板可進而含有10質量%以下之氧化矽相作為非結晶相。
又，本發明依據另一態樣係一種半導體晶圓之製造方法，其包括：準備複合基板之步驟，該複合基板包含含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相之支持基板、及配置於支持基板之主面側之半導體膜；使至少1層半導體層成長於複合基板之半導體膜上，而形成附半導體層之複合基板的步驟；以及自附半導體層之複合基板去除支持基板，而形成半導體晶圓之步驟。
依據本發明之該態樣之半導體晶圓之製造方法中，支持基板可進而含有10質量%以下之氧化矽相作為非結晶相。
根據本發明，可提供一種適於以高產率效率良好地製造高品質之半導體晶圓的複合基板及使用其之半導體晶圓之製造方法。
1‧‧‧複合基板
1L‧‧‧接合基板
1m、11m、12am、12bn、13m、13n、20m、21m、23m、30n‧‧‧主面
2‧‧‧附半導體膜之複合基板
3‧‧‧半導體晶圓
11‧‧‧支持基板
12、12a、12b‧‧‧接合膜
13‧‧‧半導體膜
13D、13Dr‧‧‧半導體膜供予基板
20‧‧‧半導體層
21‧‧‧半導體緩衝層
23‧‧‧半導體結晶層
30‧‧‧基底基板
40‧‧‧蠟
圖1係表示本發明之複合基板之一例之概略剖面圖。
圖2(A)、(B)、(C1)~(C3)、(D)係表示準備本發明之複合基板之步驟之一例之概略剖面圖。
圖3(A)、(B)、(C1)~(C3)、(D)係表示準備本發明之複合基板之步驟之另一例之概略剖面圖。
圖4(A)~(C)係表示本發明之半導體晶圓之製造方法之概略剖面圖。
[實施形態1：複合基板]
參照圖1，作為本發明之一實施形態的複合基板1包含：支持基 板11，其含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相；及半導體膜13，其配置於支持基板11m之主面側。關於本實施形態之複合基板1，其支持基板11含有莫來石相及氧化鋁相作為結晶相，莫來石相之含量為35質量%以上且65質量%以下，且氧化鋁相之含量為35質量%以上且65質量%以下，因此支持基板11於研磨後之主面之平坦化度變高，並且支持基板11之熱膨脹係數αS相對於半導體膜13之熱膨脹係數αF之比αS/αF變得接近1。藉此，關於複合基板1，支持基板11與半導體膜13之接合性變高，並且抑制翹曲及破裂之產生，故而可以高產率效率良好地於半導體膜13上形成高品質之半導體晶圓。
(支持基板)
參照圖1，關於本實施形態之複合基板1所含有之支持基板11，就使支持基板11於研磨後之主面之平坦化度變高之觀點而言，必須含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相。進而，關於支持基板11，就使研磨後之主面之平坦化度更高之觀點而言，莫來石相之含量較佳為40質量%以上且63質量%以下，更佳為45質量%以上且61質量%以下。又，支持基板11之氧化鋁相之含量較佳為37質量%以上且55質量%以下，更佳為39質量%以上且49質量%以下。
支持基板11中，莫來石相之化學組成為Al6Si2O13(3Al2O3．2SiO2)或接近其之組成，氧化鋁相之化學組成為Al2O3。作為結晶相之莫來石相及氧化鋁相之含量可藉由X射線繞射而測定。又，支持基板11於研磨後之主面之平坦化度可藉由測定研磨後之主面之JIS B0601所規定之算數平均粗糙度Ra而進行評價。算數平均粗糙度Ra越小，平坦化度越高，算數平均粗糙度Ra越大，平坦化度越低。
關於支持基板11，就於使研磨後之主面之平坦化度維持較高之狀 態下，藉由提高對氫氟酸等蝕刻劑之被蝕刻性而提高自複合基板1之去除性之觀點而言，較佳為進而含有10質量%以下之氧化矽相作為非結晶相。若支持基板11中之氧化矽相之含量超過10質量%，則有支持基板11於研磨後之主面之平坦化度降低之傾向。又，就提高支持基板11自複合基板1之去除性之觀點而言，支持基板11中之氧化矽相之含量較佳為0.02質量%以上。又，支持基板11中，氧化矽相之化學組成為SiO2。作為非結晶相之氧化矽相之含量可藉由利用ICP-OES(電感耦合電漿-發光)分析測定將支持基板11充分地蝕刻後之蝕刻劑中之Si濃度而算出。
關於支持基板11，若為具有上述特徵者，則其製造方法及形態並無特別限制，就容易藉由調整各化學組成成分之含量而調節物性之觀點而言，較佳為使用氧化鋁粉末及氧化矽粉末之混合粉末，或莫來石粉末、氧化鋁粉末及氧化矽粉末之混合粉末作為原料，利用藉由將該等原料燒結所獲得之燒結體而形成。
(半導體膜)
參照圖1，關於本實施形態之複合基板1所含有之半導體膜13之厚度，就使結晶性較高之至少1層半導體層成長於該半導體膜13上之觀點而言，其厚度必須為10μm以上，較佳為20μm以上，更佳為50μm以上。又，關於半導體膜13之厚度，就獲得廉價之複合基板之觀點而言，其厚度較佳為250μm以下，更佳為200μm以下。
本實施形態之複合基板1所含有之半導體膜13並無特別限制，就使結晶性較高之至少1層半導體層成長於該半導體膜13上之觀點而言，較佳為與欲成長之半導體層之化學組成相同或近似。例如於欲成長之半導體層為GaN系(含有Ga之III族氮化物)層之情形時，半導體膜13較佳為GaN膜。
(接合膜)
參照圖1，關於本實施形態之複合基板1，就提高支持基板11與半導體膜13之接合強度之觀點而言，較佳為接合膜12形成於支持基板11與半導體膜13之間。接合膜12並無特別限制，就提高支持基板11與半導體膜13之接合強度的效果較高之觀點而言，較佳為SiO2層、TiO2層等。進而，就可利用氫氟酸而蝕刻去除之觀點而言，更佳為SiO2層。
[實施形態2：半導體晶圓之製造方法]
參照圖2、圖3及圖4，作為本發明之另一實施形態的半導體晶圓之製造方法包括：準備複合基板1之步驟(圖2(A)~(D)、圖3(A)~(D)及圖4(A))，該複合基板1包含含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相之支持基板11、及配置於支持基板11之主面11m側之半導體膜13；使至少1層半導體層20成長於複合基板1之半導體膜13上，而形成附半導體層之複合基板2之步驟(圖4(B))；以及自附半導體層之複合基板2去除支持基板11，而形成半導體晶圓之步驟(圖4(C))。關於本實施形態之半導體晶圓3之製造方法，於包含含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相之支持基板11及配置於其主面11m側之半導體膜13的複合基板1之半導體膜13上，使至少1層半導體層20成長後，去除支持基板，藉此，可以高產率效率良好地製造高品質之半導體晶圓3。
(複合基板之準備步驟)
參照圖4(A)，準備複合基板1之步驟中，對於在複合基板1之支持基板11之主面11m側配置半導體膜13之方法並無特別限制，可列舉：使半導體膜13成長於支持基板11之主面11m上之方法(第1方法)；將於基底基板之主面上成膜之半導體膜13貼合於支持基板11之主面11m後，去除基底基板之方法(第2方法)；將半導體膜供予基板(未圖示)貼合於支持基板11之主面11m後，將該半導體膜供予基板自貼合面以特 定深度之面切斷，藉此於支持基板11之主面11m上形成半導體膜13之方法(第3方法)等。於支持基板11由氧化物之燒結體形成之情形時，上述第1方法較困難，因而較佳為使用上述第2及第3中之任一方法。上述第2方法中，對於將半導體膜13貼合於支持基板11之方法，並無特別限制，可列舉：將半導體膜13直接貼合於支持基板11之主面11m上之方法；將半導體膜13介隔接合膜12貼合於支持基板11之主面11m上之方法等。上述第3方法中，對於將半導體膜供予基板貼合於支持基板11之方法，並無特別限制，可列舉：將半導體膜供予基板直接貼合於支持基板11之主面11m上之方法；將半導體膜供予基板介隔接合膜12貼合於支持基板11之主面11m之方法等。
準備上述複合基板1之步驟並無特別限制，就有效率地準備品質較高之複合基板1之觀點而言，例如參照圖2，於上述第2方法中，可包含：準備支持基板11之子步驟(圖2(A))；使半導體膜13於基底基板30之主面30n上成膜之子步驟(圖2(B))；貼合支持基板11與半導體膜13之子步驟(圖2(C))；以及去除基底基板30之子步驟(圖2(D))。
圖2(C)中，關於貼合支持基板11與半導體膜13之子步驟，於支持基板11之主面11m上形成接合膜12a(圖2(C1))，於成長於基底基板30之主面30n上之半導體膜13之主面13n上形成接合膜12b(圖2(C2))後，將形成於支持基板11上之接合膜12a之主面12am與形成於基底基板30上所成膜之半導體膜13上之接合膜12b之主面12bn貼合，藉此使支持基板11與半導體膜13介隔接合膜12a與接合膜12b接合形成之接合膜12而貼合(圖2(C3))。然而，若支持基板11與半導體膜13為可互相接合者，則可不介隔接合膜12，而將支持基板11與半導體膜13直接貼合。
作為將支持基板11與半導體膜13貼合之具體方法，並無特別限制，就貼合後於高溫下亦可保持接合強度之觀點而言，較佳為使用：清洗貼合面，直接貼合後升溫至600℃~1200℃左右而進行接合之直 接接合法；清洗貼合面，利用電漿或離子等進行活性化後於室溫(例如25℃)~400℃左右之低溫下進行接合之表面活性化法等。
又，準備上述複合基板1之步驟例如參照圖3，上述第3方法中可包括：準備支持基板11之子步驟(圖3(A))；準備半導體膜供予基板13D之子步驟(圖3(B))；貼合支持基板11與半導體膜供予基板13D之子步驟(圖3(C))；於自半導體膜供予基板13D之貼合主面13n起向內部相距特定距離之面切斷半導體膜供予基板13D之子步驟(圖3(D))。
圖3(B)所示之所謂半導體膜供予基板13D係指為了形成複合基板1而對支持基板11提供半導體膜13之基板。參照圖3(B)，準備半導體膜供予基板13D之步驟中，製造半導體膜供予基板13D之方法並無特別限制，半導體膜供予基板13D為III-V族化合物半導體膜供予基板之時，可藉由HVPE(氫化物氣相成長)法、MOCVD(有機金屬化學氣相沈積)法、MBE(分子束成長)法、昇華法、助溶劑法、高氮壓溶液法等而適宜地進行，半導體膜供予基板13D為IV族元素半導體膜供予基板或IV族化合物半導體膜供予基板時，可藉由LPE(液相成長)法、MOCVD法、MBE法、昇華法等而適宜地進行。
圖3(C)中，關於貼合支持基板11與半導體膜13之子步驟，於支持基板11之主面11m上形成接合膜12a(圖3(C1))，於半導體膜供予基板13D之主面13n上形成接合膜12b(圖3(C2))後，將形成於支持基板11上之接合膜12a之主面12am與形成於半導體膜供予基板13D上之接合膜12b之主面12bn貼合，藉此可使支持基板11與半導體膜13介隔使接合膜12a與接合膜12b接合所形成之接合膜12而進行貼合(圖3(C3))。然而，若支持基板11與半導體膜13為可互相接合者，則可不介隔接合膜12，而將支持基板11與半導體膜13直接貼合。此處，作為貼合支持基板11與半導體膜13之具體方法，較佳為使用如上述圖2(C)所說明之直接接合法、表面活性化法等。以此方式獲得貼合有支持基板11與半導 體膜供予基板13D之接合基板1L。
參照圖3(D)，切斷半導體膜供予基板13D之子步驟中，藉由於自接合基板1L之半導體膜供予基板13D之貼合主面13n起向內部相距特定距離之面切斷半導體膜供予基板13D，而形成複合基板1。
切斷半導體膜供予基板13D之方法並無特別限制，可列舉線鋸、片鋸、雷射加工、放電加工、水刀等方法。於利用線鋸切斷半導體膜供予基板13D之情形時，為了平坦地切斷大口徑之半導體膜供予基板13D，較佳為使用固定研磨粒線，為了減少切斷裕量，較佳為使用細金屬線。為了減少切斷裕量，較佳為游離研磨粒方式。又，於利用線鋸切斷半導體膜供予基板13D時，為了減少由切斷阻力引起之線之彎曲，提高厚度之精度及平坦性，較佳為增加線之張力，增加線速度。為此，較佳為高剛性之線鋸裝置。
又，為了減少切斷阻力，提高厚度之精度及平坦性，較佳為使線搖動，同時使半導體膜供予基板13D振動。具體而言，線鋸位於相對於半導體膜供予基板13D之切斷之行進方向垂直或近似垂直之角度時，半導體膜供予基板13D於切斷之行進方向上移動，線鋸位於相對於半導體膜供予基板13D之切斷之行進方向遠離垂直之角度時，半導體膜供予基板13D於與切斷之行進方向為相反之方向上移動，藉此可減少切斷阻力。
再者，半導體膜供予基板13D為GaN膜施體基板等III族氮化物膜施體基板之情形時，與藍寶石基板及SiC基板等相比脆弱而容易破裂，故而採用與藍寶石基板及SiC基板相同之切斷方法時，無法良好地切斷。於III族氮化物膜施體基板之切斷中，必須進一步減少其切斷阻力。為了減少切斷阻力，而提高厚度之精度及平坦性，較佳為使用切片用加工液之黏度η(單位：Pa．s)、加工液之流量Q(單位：m3/s)、線速度V(單位：m/s)、最大切斷長度L(單位：m)、切斷速度P(單位： m/s)、及同時切斷數n而以R=(η×Q×V)/(L×P×n)表示之阻力係數R(單位：N)處於適當範圍內，具體為4000以上且5000以下。
關於利用切斷而獲得之複合基板1，可藉由對其半導體膜13及支持基板11之主面進行研磨而獲得所需之厚度及其均勻性。具體而言，關於研磨時之複合基板1向研磨裝置之貼附，可進行吸附固定、利用擠壓墊之固定。又，亦可於將複合基板1貼附至保持平板後，再貼附於研磨裝置。可利用真空吸盤、氣囊加壓、重物等機械性加壓，來抑制傾斜，矯正翹曲而進行貼附。亦可將複合基板1吸附固定。藉由將複合基板1均勻地貼附於研磨裝置，可降低研磨後之厚度分佈。
如上所述，於準備複合基板之步驟中，就降低複合基板1之半導體膜13之厚度分佈，並且去除由切斷半導體膜13引起之損壞層，使結晶品質維持較高，使主面平滑化之觀點而言，較佳為對藉由切斷而獲得之複合基板1之半導體膜13之主面進行研磨。
因此，於準備複合基板之步驟中，自作為切斷接合基板1L之半導體膜供予基板13D之面的半導體膜供予基板13D之貼合主面起向內部相距特定距離之面中之所謂特定距離，較佳為設為作為製造目標之複合基板1之半導體膜13之厚度加上研磨裕量之厚度而得的距離。此處，研磨裕量並無特別限制，就降低厚度分佈及偏離角分佈，並且去除損傷層之觀點而言，較佳為10μm以上，更佳為20μm以上，進而較佳為30μm以上。又，就降低半導體膜供予基板13D之材料損耗之觀點而言，研磨裕量較佳為100μm以下，更佳為80μm以下，進而較佳為60μm以下。
又，參照圖3(D)及(B)，殘餘之半導體膜供予基板13Dr可藉由研磨其主面而重複使用。
以此方式獲得之複合基板1中，關於支持基板11、半導體膜13及接合膜12之材料等，與上述相同，因此在此不再贅述。
(附半導體層之複合基板之形成步驟)
參照圖4(B)，獲得附半導體層之複合基板2之步驟係藉由使至少1層半導體層20成長於複合基板1之半導體膜13上而進行。使至少1層半導體層20成長之方法並無特別限制，半導體層20為III-V族化合物半導體層時，可藉由HVPE(氫化物氣相成長)法、MOCVD(有機金屬化學氣相沈積)法、MBE(分子束成長)法、昇華法、助溶劑法、高氮壓溶液法、PLE(相位控制成長)法等而適宜地進行，半導體層20為IV族元素半導體層時，可藉由CVD(化學氣相沈積)法、MBE法、溶液成長法等而適宜地進行，半導體層20為IV族化合物半導體層時，可藉由CVD法、MBE法、昇華法、LPE(液相成長)法等而適宜地進行。
關於成長於複合基板1之半導體膜13上之至少1層半導體層20，就使品質較佳之半導體層20成長之觀點而言，半導體層20相較於半導體膜13，較佳為化學組成近似者，更佳為相同者。此處，所謂化學組成近似係指雖然並非相同，但均為III-V族化合物、IV族元素或IV族化合物。所謂化學組成相同係指構成元素相同。
又，就提高成長之半導體層20之結晶性之觀點而言，使至少半導體層20成長於複合基板1之半導體膜13之主面13m上之步驟較佳為包括：使半導體緩衝層21成長於半導體膜13之主面13m上之子步驟；使半導體結晶層23成長於半導體緩衝層21之主面21m上之子步驟。此處，所謂半導體緩衝層21係指於較半導體結晶層23更低之溫度下成長出之結晶性較低或非結晶(非晶質)之層。
如此獲得於複合基板1之半導體膜13上配置有至少1層半導體層20的附半導體層之複合基板2。
(獲得半導體晶圓之步驟)
參照圖4(C)，獲得含有半導體層20之半導體晶圓3之步驟係藉由自附半導體層之複合基板2去除支持基板11而進行。去除支持基板11 之方法並無特別限制，就有效率地去除支持基板11之觀點而言，較佳為藉由蝕刻將支持基板11溶解並去除之方法，藉由研削或研磨將支持基板11去除之方法。於支持基板11所含有之非結晶相之氧化矽相為0.05質量%以上之情形時，較佳為藉由氫氟酸將支持基板11蝕刻去除。於支持基板11所含有之非結晶相之氧化矽相未達0.05質量或不含有非結晶相之氧化矽相之情形時，較佳為藉由研削或研磨將支持基板11去除之方法。
實施例
(實施例1)
1.形成複合基板之半導體膜的GaN結晶之熱膨脹係數之測定
為了測定形成複合基板之半導體膜的GaN結晶之熱膨脹係數，而自藉由基板HVPE法所成長出之錯位密度為1×106cm-2、矽(Si)濃度為1×1018cm-2、氧(O)濃度為1×1017cm-2、碳(C)濃度為1×1016cm-2之GaN單晶切出尺寸為2×2×20mm(長度方向為a軸，平行於長度方向之面由c面及m面中之任一面構成，面方位之精度為±0.1°以內)之評價用樣品。
關於上述評價用樣品，藉由TMA(熱機械分析)而測定自室溫(25℃)升溫至800℃時之平均熱膨脹係數。具體而言，使用Rigaku(股份)製造之TMA8310，藉由示差膨脹方式於氮氣流通環境下測定評價樣品之熱膨脹係數。藉由該測定而獲得之形成複合基板之半導體膜之GaN結晶於a軸方向上之自25℃至800℃之平均熱膨脹係數αF(GaN)為5.84×10-6/℃。
2.複合基板之準備步驟
(1)準備支持基板之子步驟
參照圖2(A)，將氧化鋁(Al2O3)粉末與氧化矽(SiO2)粉末以如下質量比混合成13種原料1A~1M，將該等原料於大氣環境下於1700℃下 燒結20小時，藉此準備13種燒結體1A~1M作為支持基板11之材料。此處，關於Al2O3粉末與SiO2粉末之質量比Al2O3：SiO2，原料1A為65：35，原料1B為70：30，原料1C為73：27，原料1D為77：23，原料1E為79：21，原料1F為81：19，原料1G為83：17，原料1H為85：15，原料1I為87：13，原料1J為89：11，原料1K為92：8，原料1L為95：5，原料1M為98：2。
對於所準備之13種燒結體1A~1M，藉由X射線繞射進行確認，結果均存在莫來石(Al6Si2O13)相及氧化鋁(Al2O3)相作為結晶相。利用X射線繞射未檢測出作為非結晶相之氧化矽(SiO2)相，將燒結體加工為20mm×10mm×厚度0.15mm之大小，於45質量%之氫氟酸水溶液200ml中溶解20小時而獲得溶液，將所獲得之溶液藉由ICP-OES(電感耦合電漿-發光)進行分析評價，由所檢測出之Si量算出燒結體中之氧化矽含量。將該結果與X射線繞射之結果合併作為支持基板11之組成比。
又，自上述13種燒結體1A~1M分別切出尺寸為2×2×20mm(長度方向係與自燒結體切出之支持基板之主面實質上平行的方向)之測定用樣品。此處，燒結體1A~1M無特定方向性，故而切出方向設為任意。針對該等測定用樣品，與上述相同地測定自室溫(25℃)升溫至800℃時之平均熱膨脹係數αS。
關於燒結體1A，作為結晶相之莫來石相及氧化鋁相與作為非結晶相之氧化矽相之質量比Al6Si2O13：Al2O3：SiO2為89：1：10，自25℃至800℃之平均熱膨脹係數αS(以下，簡稱為平均熱膨脹係數αS)為4.0×10-6/℃，燒結體之熱膨脹係數αS相對於GaN結晶之a軸方向之平均熱膨脹係數αF(GaN)的比(以下，稱為αS/αF(GaN)比)為0.683。關於燒結體1B，質量比Al6Si2O13：Al2O3：SiO2為96：1：3，平均熱膨脹係數αS為4.5×10-6/℃，αS/αF(GaN)比為0.768。關於燒結體1C，質量比Al6Si2O13： Al2O3：SiO2為95：4：1，平均熱膨脹係數αS為4.8×10-6/℃，αS/αF(GaN)比為0.819。關於燒結體1D，質量比Al6Si2O13：Al2O3：SiO2為80：19：1，平均熱膨脹係數αS為5.1×10-6/℃，αS/αF(GaN)比為0.870。關於燒結體1E，質量比Al6Si2O13：Al2O3：SiO2為73.9：26：0.1，平均熱膨脹係數αS為5.4×10-6/℃，αS/αF(GaN)比為0.922。關於燒結體1F，質量比Al6Si2O13：Al2O3：SiO2為67.92：32：0.08，平均熱膨脹係數αS為5.6×10-6/℃，αS/αF(GaN)比為0.956。關於燒結體1G，質量比Al6si2O13：Al2O3：SiO2為60.94：39：0.06，平均熱膨脹係數αS為5.8×10-6/℃，αS/αF(GaN)比為0.990。關於燒結體1H，質量比Al6Si2O13：Al2O3：SiO2為52.94：47：0.06，平均熱膨脹係數αS為6.0×10-6/℃，αS/αF(GaN)比為1.024。關於燒結體1I，質量比Al6Si2O13：Al2O3：SiO2為45：54.95：0.05，平均熱膨脹係數αS為6.2×10-6/℃，αS/αF(GaN)比為1.058。關於燒結體1J，質量比Al6Si2O13：Al2O3：SiO2為38：61.95：0.05，平均熱膨脹係數αS為6.5×10-6/℃，αS/αF(GaN)比為1.109。關於燒結體1K，質量比Al6Si2O13：Al2O3：SiO2為28：71.96：0.04，平均熱膨脹係數αS為6.9×10-6/℃，αS/αF(GaN)比為1.177。關於燒結體1L，質量比Al6Si2O13：Al2O3：SiO2為17：82.97：0.03，平均熱膨脹係數αS為7.3×10-6/℃，αS/αF(GaN)比為1.246。關於燒結體1M，質量比Al6Si2O13：Al2O3：SiO2為7：92.99：0.01，平均熱膨脹係數αS為7.9×10-6/℃，αS/αF(GaN)比為1.348。
自上述13種燒結體1A~1M分別切出直徑4英吋(101.6mm)且厚度為0.40mm之支持基板，將各支持基板之兩主面研磨成鏡面，而製作13種支持基板1A~1M。研磨後之支持基板1A~1M之主面之平坦化度係根據使用AFM(電子力顯微鏡)於20μm×20μm之範圍所測得之JIS B0601所規定之算數平均粗糙度Ra之值而進行評價。關於主面之平坦化度之評價，將算數平均粗糙度Ra為10nm以下者設為高，算數平均 粗糙度Ra大於10nm且為20nm以下者設為中，算數平均粗糙度Ra大於20nm者設為低。關於主面之平坦化度，支持基板1A為低，支持基板1B~1D為中，支持基板1E~1M為高。
(2)使半導體膜於基底基板上成膜之子步驟
參照圖2(B)，作為基底基板30，準備具有被研磨成鏡面之(111)面之主面30n的直徑為5英吋(127mm)且厚度為0.5mm之Si基板。
於上述基底基板30之主面30n上，藉由MOCVD法而成膜厚度為0.4μm之GaN膜作為半導體膜13。關於成膜條件，使用TMG氣體及氨氣作為原料氣體，使用氫氣作為載氣，成膜溫度設為1000℃，成膜壓力設為1氣壓。再者，以此方式獲得之半導體膜13之主面13m具有自(0001)面之偏離角為±1°以內之面方位。
(3)貼合支持基板與半導體膜之子步驟
參照圖2(C)中之(C1)，於圖2(A)之作為支持基板11之支持基板1A~1M之各自主面11m上，藉由CVD(化學氣相沈積)法而成膜厚度為2μm之SiO2膜。繼而，藉由使用CeO2漿料研磨該支持基板1A~1M之各自主面11m上之厚度為2μm的SiO2膜，僅使厚度為0.2μm之SiO2膜殘留，而製成接合膜12a。藉此，支持基板1A~1M之各自主面11m之空隙被填埋，而獲得作為接合膜12a之具有平坦主面12am之厚度為0.2μm之SiO2膜。
又，參照圖2(C)中之(C2)，於在圖2(B)之作為基底基板30之Si基板上成膜之半導體膜13、即GaN膜之主面13n上，藉由CVD法而成膜厚度為2μm之SiO2膜。繼而，藉由使用CeO2漿料研磨該厚度為2μm之SiO2膜，僅使厚度為0.2μm之SiO2膜殘留，而製成接合膜12b。
繼而，參照圖2(C)中之(C3)，藉由氬電漿將作為支持基板11之支持基板1A~1M上各自形成之接合膜12a之主面12am及作為基底基板30之Si基板上所成膜之半導體膜13上所形成之接合膜12b之主面12bn 清潔化及活性化後，將接合膜12a之主面12am與接合膜12b之主面12bn貼合，於氮氣環境下以300℃熱處理2小時。
(4)去除基底基板之子步驟
參照圖2(D)，利用蠟40將作為支持基板11之支持基板1A~1M各自之內側(不貼合半導體膜13之側)之主面及側面覆蓋而加以保護後，使用包含10質量%之氫氟酸及5質量%之硝酸之混酸水溶液，藉由蝕刻去除作為基底基板30之Si基板。如此，獲得如圖4(A)所示之於作為支持基板11之支持基板1A~1M各自之主面11m側配置有作為半導體膜13之GaN膜的作為複合基板1之複合基板1A~1M。
3.半導體層之形成步驟
參照圖4(B)，於作為複合基板1之複合基板1A~1M之作為半導體膜13之GaN膜之主面13m(該主面為(0001)面)上及直徑4英吋(101.6mm)且厚度為1mm之藍寶石基板之主面(該主面為(0001)面)上，分別藉由MOCVD法使GaN層成長作為半導體層20。該半導體層20之成長中，使用TMG(三甲基鎵)氣體及氨氣作為原料氣體，使用氫氣作為載氣，首先於500℃下成長出厚度為0.1μm之GaN緩衝層作為半導體緩衝層21，繼而於1050℃下成長出厚度為5μm之GaN結晶層作為半導體結晶層23。此處，GaN結晶層之成長速度為1μm/hr。其後，將於複合基板1A~1M之各自上形成有作為半導體層30之GaN層的附半導體層之複合基板1A~1M以10℃/min之速度冷卻至室溫(25℃)。
藉由使用Corning Tropel公司之FM200Ewafer觀察作為半導體層20之GaN層側之主面而獲得之光干擾條紋，測定冷卻至室溫後自成膜裝置取出之附半導體層之複合基板1A~1M上之翹曲形狀及翹曲量。
關於附半導體層之複合基板1A，半導體層側翹曲為凹狀，翹曲量為700μm。關於附半導體層之複合基板1B，半導體層側翹曲為凹狀，翹曲量為650μm。關於附半導體層之複合基板1C，半導體層側 翹曲為凹狀，翹曲量為630μm。關於附半導體層之複合基板1D，半導體層側翹曲為凹狀，翹曲量為450μm。關於附半導體層之複合基板1E，半導體層側翹曲為凹狀，翹曲量為350μm。關於附半導體層之複合基板1F，半導體層側翹曲為凹狀，翹曲量為230μm。關於附半導體層之複合基板1G，半導體層側翹曲為凹狀，翹曲量為150μm。關於附半導體層之複合基板1H，半導體層側翹曲為凹狀，翹曲量為10μm。關於附半導體層之複合基板1I，半導體層側翹曲為凸狀，翹曲量為13μm。關於附半導體層之複合基板1J，半導體層側翹曲為凸狀，翹曲量為100μm。關於附半導體層之複合基板1K，半導體層側翹曲為凸狀，翹曲量為220μm。關於附半導體層之複合基板1L，半導體層側翹曲為凸狀，翹曲量為750μm。關於附半導體層之複合基板1M，半導體層側翹曲為凸狀，支持基板破裂，因而難以測定翹曲量。將該等結果匯總於表1。表1中，「-」表示未測定該物性值。
4.支持基板之去除步驟
參照圖4(C)，將上述所獲得之附半導體層之複合基板1A~1M浸漬於45質量%之氫氟酸水溶液中，將作為支持基板11之支持基板1A~1M及作為接合膜12之SiO2膜溶解而去除，藉此獲得成長於作為半導體膜13之GaN膜之主面13m上之作為半導體層20之半導體晶圓1A~1M。基底基板之去除時間如表1所示，附半導體層之複合基板1A~1L未達500小時，附半導體層之複合基板1M為500小時以上。
再者，對於半導體晶圓1A~1M，亦藉由利用使用Corning Tropel公司之FM200Ewafer所觀察到之光干擾條紋的測定而確認到翹曲，關於半導體晶圓1A~1M之翹曲之大小關係，維持了附半導體層之複合基板1A~1M之翹曲之大小關係。
(實施例2)
1.形成複合基板之半導體膜的GaN結晶之熱膨脹係數之測定
以與實施例1相同之方式對形成複合基板之半導體膜的GaN結晶之熱膨脹係數進行測定，結果形成複合基板之半導體膜的GaN結晶於a軸方向上之25℃至800℃之平均熱膨脹係數αF(GaN)為5.84×10-6/℃。
2.複合基板之準備步驟
(1)準備支持基板之子步驟
參照圖2(A)，將莫來石(Al6Si2O13)粉末、氧化鋁(Al2O3)粉末與氧化矽(SiO2)粉末以如下質量比混合成10種原料2A~2J，對該等原料於氬氣環境下於一軸方向上施加50MPa之壓力，於1700℃下燒結2小時，藉此準備10種燒結體2A~2J作為支持基板11之材料。此處，關於Al6Si2O13粉末、Al2O3粉末與SiO2粉末之質量比Al6Si2O13：Al2O3：SiO2，原料2A為50：22：28，原料2B為50：30：20，原料2C為50：32：18，原料2D為50：35：15，原料2E為50：39：11，原料2F為50：42：8，原料2G為50：44：6，原料2H為50：46：4，原料2I為50：48：2，原料2J為50：50：0。
對於所準備之10種燒結體2A~2J中，藉由X射線繞射進行確認，結果均存在莫來石(Al6Si2O13)相及氧化鋁(Al2O3)相作為結晶相。利用X射線繞射未檢測出作為非結晶相之氧化矽(SiO2)相，將燒結體加工為20mm×10mm×厚度0.15mm之大小，於45質量%之氫氟酸水溶液200ml中溶解20小時而獲得溶液，將所獲得之溶液藉由ICP-OES(電感耦合電漿-發光)進行分析評價，由所檢測出之Si量算出燒結體中之氧化矽含量。將該結果與X射線繞射之結果合併作為支持基板11之組成比。
又，自上述10種燒結體2A~2J分別切出尺寸為2×2×20mm(長度方向係與自燒結體切出之支持基板之主面實質上平行之方向)之測定 用樣品。此處，燒結體2A~2J無特定方向性，因而切出方向設為任意。關於該等測定用樣品，與上述相同地測定自室溫(25℃)升溫至800℃時之平均熱膨脹係數αS。
關於燒結體2A，作為結晶相之莫來石相及氧化鋁相與非結晶相氧化矽相之質量比Al6Si2O13：Al2O3：SiO2為80：1：19，自25℃至800℃之平均熱膨脹係數αS(以下，簡稱為平均熱膨脹係數αS)為3.5×10-6/℃，燒結體之熱膨脹係數αS相對於GaN結晶之a軸方向之平均熱膨脹係數αF(GaN)的比(以下，稱為αS/αF(GaN)比)為0.597。關於燒結體2B，質量比Al6Si2O13：Al2O3：SiO2為90：1：9，平均熱膨脹係數αS為3.9×10-6/℃，αS/αF(GaN)比為0.666。關於燒結體2C，質量比Al6Si2O13：Al2O3：SiO2為93：1：6，平均熱膨脹係數αS為4.3×10-6/℃，αS/αF(GaN)比為0.734。關於燒結體2D，質量比Al6Si2O13：Al2O3：SiO2為97：1：2，平均熱膨脹係數αS為4.8×10-6/℃，αS/αF(GaN)比為0.819。關於燒結體2E，質量比Al6Si2O13：Al2O3：SiO2為88.5：11：0.5，平均熱膨脹係數αS為5.0×10-6/℃，αS/αF(GaN)比為0.853。關於燒結體2F，質量比Al6Si2O13：Al2O3：SiO2為78.9：21：0.1，平均熱膨脹係數αS為5.2×10-6/℃，αS/αF(GaN)比為0.887。關於燒結體2G，質量比Al6Si2O13：Al2O3：SiO2為71.92：28：0.08，平均熱膨脹係數αS為5.6×10-6/℃，αS/αF(GaN)比為0.956。關於燒結體2H，質量比Al6Si2O13：Al2O3：SiO2為64.94：35：0.06，平均熱膨脹係數αS為5.8×10-6/℃，αS/αF(GaN)比為0.990。關於燒結體2I，質量比Al6Si2O13：Al2O3：SiO2為55.96：44：0.04，平均熱膨脹係數αS為6.1×10-6/℃，αS/αF(GaN)比為1.041。關於燒結體2J，質量比Al6si2O13：Al2O3：SiO2為50：50：0，平均熱膨脹係數αS為6.2×10-6/℃，αS/αF(GaN)比為1.058。
自上述10種燒結體2A~2J分別切出直徑4英吋(101.6mm)且厚度為0.40mm之支持基板，將各支持基板之兩主面研磨成鏡面，而製作 10種支持基板2A~2J。研磨後之支持基板2A~2J之主面之平坦化度係以與實施例1相同之方式進行評價。關於主面之平坦化度，支持基板2A為低，支持基板2B~2D為中，支持基板2E~2J為高。
(2)於基底基板上成膜半導體膜之子步驟
參照圖2(B)，以與實施例1相同之方式，準備具有研磨成鏡面之(111)面之主面30n的直徑為5英吋(127mm)且厚度為0.5mm之Si基板作為基底基板30。
於上述基底基板30之主面30n上，以與實施例1相同之方式，藉由MOCVD法而成膜厚度為0.4μm之GaN膜作為半導體膜13。所獲得之半導體膜13之主面13m具有自(0001)面之偏離角為±1°以內之面方位。
(3)貼合支持基板與半導體膜之子步驟
參照圖2(C)，以與實施例1相同之方式，介隔接合膜12將支持基板11與半導體膜13貼合。
(4)去除基底基板之子步驟
參照圖2(D)，以與實施例1相同之方式，去除作為基底基板30之Si基板。如此，獲得如圖4(A)所示之於作為支持基板11之支持基板2A~2J各自之主面11m側配置有作為半導體膜13之GaN膜的作為複合基板1之複合基板2A~2J。
3.半導體層之形成步驟
參照圖4(B)，以與實施例1相同之方式，於作為複合基板1之複合基板2A~2J之作為半導體膜13之GaN膜之主面13m(該主面為(0001)面)上，分別藉由MOCVD法使GaN層成長作為半導體層20。如此，獲得於複合基板2A~2J之各自上形成有作為半導體層20之GaN層的附半導體層之複合基板2A~2J。
以與實施例1相同之方式，測定冷卻至室溫後自成膜裝置取出之 附半導體層之複合基板2A~2J之翹曲形狀及翹曲量。
關於附半導體層之複合基板2A，半導體層側翹曲為凹狀，支持基板破裂，因而難以測定翹曲量。關於附半導體層之複合基板2B，半導體層側翹曲為凹狀，翹曲量為690μm。關於附半導體層之複合基板2C，半導體層側翹曲為凹狀，翹曲量為670μm。關於附半導體層之複合基板2D，半導體層側翹曲為凹狀，翹曲量為620μm。關於附半導體層之複合基板2E，半導體層側翹曲為凹狀，翹曲量為500μm。關於附半導體層之複合基板2F，半導體層側翹曲為凹狀，翹曲量為400μm。關於附半導體層之複合基板2G，半導體層側翹曲為凹狀，翹曲量為230μm。關於附半導體層之複合基板2H，半導體層側翹曲為凹狀，翹曲量為150μm。關於附半導體層之複合基板2I，半導體層側翹曲為凸狀，翹曲量為12μm。關於附半導體層之複合基板2J，半導體層側翹曲為凸狀，翹曲量為13μm。將該等結果匯總於表2。
4.支持基板之去除步驟
參照圖4(C)，將上述所獲得之附半導體層之複合基板2A~2J浸漬於45質量%之氫氟酸水溶液中，將作為支持基板11之支持基板2A~2J及作為接合膜12之SiO2膜藉由研削及研磨而去除，藉此獲得成長於作為半導體膜13之GaN膜之主面13m上之作為半導體層20之半導體晶圓2A~2J。
再者，對於半導體晶圓2A~2J，亦藉由利用使用Corning Tropel公司之FM200Ewafer所觀察到之光干擾條紋之測定而確認到翹曲，關於半導體晶圓1A~1M之翹曲之大小關係，維持了附半導體層之複合基板1A~1M之翹曲之大小關係。
(實施例3)
1.形成複合基板之半導體膜的GaN結晶之熱膨脹係數之測定
以與實施例1相同之方式對形成複合基板之半導體膜的GaN結晶之熱膨脹係數進行測定，結果形成複合基板之半導體膜的GaN結晶於a軸方向上之自25℃至800℃之平均熱膨脹係數αF(GaN)為5.84×10-6/℃。
2.複合基板之準備步驟
(1)準備支持基板之子步驟
參照圖3(A)，將氧化鋁(Al2O3)粉末與氧化矽(SiO2)粉末以如下質量比混合成13種原料3A~3M，將該等原料於大氣環境下於1700℃下燒結20小時，藉此準備13種燒結體3A~3M作為支持基板11之材料。此處，關於Al2O3粉末與SiO2粉末之質量比Al2O3：SiO2，原料3A為65：35，原料3B為70：30，原料3C為73：27，原料3D為77：23，原料3E為79：21，原料3F為81：19，原料3G為83：17，原料3H為85：15，原料3I為87：13，原料3J為89：11，原料3K為92：8，原料3L為95：5，原料3M為98：2。
針對所準備之13種燒結體3A~3M，藉由X射線繞射進行確認，結果均存在莫來石(Al6Si2O13)相及氧化鋁(Al2O3)相作為結晶相。利用X射線繞射未檢測出作為非結晶相之氧化矽(SiO2)相，將燒結體加工為20mm×10mm×厚度0.15mm之大小，於45質量%之氫氟酸水溶液200ml中溶解20小時而獲得溶液，將所獲得之溶液藉由ICP-OES(電感耦合電漿-發光)進行分析評價，由所檢測出之Si量算出燒結體中之氧化矽含量。將該結果與X射線繞射之結果合併作為支持基板11之組成比。
又，自上述13種燒結體3A~3M分別切出尺寸為2×2×20mm(長度方向係與自燒結體切出之支持基板之主面實質上平行之方向)之測定用樣品。此處，燒結體3A~3M無特定方向性，因而切出方向設為任 意。關於該等測定用樣品，與上述相同地測定自室溫(25℃)升溫至800℃時之平均熱膨脹係數αS
關於燒結體3A，作為結晶相之莫來石相及氧化鋁相與非結晶相氧化矽相之質量比Al6Si2O13：Al2O3：SiO2為89：1：10，自25℃至800℃之平均熱膨脹係數αS(以下，簡稱為平均熱膨脹係數αS)為4.0×10-6/℃，燒結體之熱膨脹係數αS相對於GaN結晶之a軸方向之平均熱膨脹係數αF(GaN)的比(以下，稱為αS/αF(GaN)比)為0.683。關於燒結體3B，質量比Al6Si2O13：Al2O3：SiO2為96：1：3，平均熱膨脹係數αS為4.5×10-6/℃，αS/αF(GaN)比為0.768。關於燒結體3C，質量比Al6Si2O13：Al2O3：SiO2為95：4：1，平均熱膨脹係數αS為4.8×10-6/℃，αS/αF(GaN)比為0.819。關於燒結體3D，質量比Al6Si2O13：Al2O3：SiO2為80：19：1，平均熱膨脹係數αS為5.1×10-6/℃，αS/αF(GaN)比為0.870。關於燒結體3E，質量比Al6Si2O13：Al2O3：SiO2為73.9：26：0.1，平均熱膨脹係數αS為5.4×10-6/℃，αS/αF(GaN)比為0.922。關於燒結體3F，質量比Al6Si2O13：Al2O3：SiO2為67.92：32：0.08，平均熱膨脹係數αS為5.6×10-6/℃，αS/αF(GaN)比為0.956。關於燒結體3G，質量比Al6Si2O13：Al2O3：SiO2為60.94：39：0.06，平均熱膨脹係數αS為5.8×10-6/℃，αS/αF(GaN)比為0.990。關於燒結體3H，質量比Al6Si2O13：Al2O3：SiO2為52.94：47：0.06，平均熱膨脹係數αS為6.0×10-6/℃，αS/αF(GaN)比為1.024。關於燒結體3I，質量比Al6Si2O13：Al2O3：SiO2為45：54.95：0.05，平均熱膨脹係數αS為6.2×10-6/℃，αS/αF(GaN)比為1.058。關於燒結體3J，質量比Al6Si2O13：Al2O3：SiO2為38：61.95：0.05，平均熱膨脹係數αS為6.5×10-6/℃，αS/αF(GaN)比為1.109。關於燒結體3K，質量比Al6Si2O13：Al2O3：SiO2為28：71.96：0.04，平均熱膨脹係數αS為6.9×10-6/℃，αS/αF(GaN)比為1.177。關於燒結體3L，質量比Al6Si2O13：Al2O3：SiO2為17：82.97：0.03，平均熱膨脹係數αS為7.3×10-6/℃，αS/αF(GaN)比為 1.246。關於燒結體3M，質量比Al6Si2O13：Al2O3：SiO2為7：92.99：0.01，平均熱膨脹係數αS為7.9×10-6/℃，αS/αF(GaN)比為1.348。
自上述13種燒結體3A~3M分別切出直徑為4英吋(101.6mm)且厚度為0.40mm之支持基板，將各支持基板之兩主面研磨成鏡面，而製作13種支持基板3A~3M。研磨後之支持基板3A~3M之主面之平坦化度係藉由使用AFM(電子力顯微鏡)於20μm×20μm之範圍所測得之JIS B0601所規定之算數平均粗糙度Ra之值進行評價。關於主面之平坦化度之評價，將算數平均粗糙度Ra為10nm以下者設為高，算數平均粗糙度Ra大於10nm且為20nm以下者設為中，算數平均粗糙度Ra大於20nm者設為低。關於主面之平坦化度，支持基板3A為低，支持基板3B~3D為中，支持基板3E~3M為高。
(2)準備半導體膜供予基板之步驟
參照圖3(B)，準備直徑為4英吋(101.6mm)且厚度為8mm之GaN結晶體作為半導體膜供予基板13D，將半導體膜供予基板13D之貼合面藉由機械研磨及較佳為CMP(Chemical Mechanical Polishing，化學機械研磨)而鏡面化為算數平均粗糙度Ra為10nm以下。此處，半導體膜供予基板13D係使用GaAs基板作為基底基板，藉由HVPE法使其成長者。
(3)貼合支持基板與半導體膜供予基板之子步驟
參照圖3(C)中之(C1)，於圖3(A)之作為支持基板11之支持基板3A~3M各自之主面11m上，藉由CVD(化學氣相沈積)法而成膜厚度為2μm之SiO2膜。繼而，藉由使用CeO2漿料研磨該支持基板3A~3M之各自之主面11m上之厚度為2μm的SiO2膜，僅使厚度為0.2μm之SiO2膜殘留，而製成接合膜12a。藉此，支持基板3A~3M各自之主面11m之空隙被填埋，而獲得具有作為接合膜12a之平坦之主面12am的厚度為0.2μm之SiO2膜。
又，參照圖3(C)中之(C2)，於圖3(B)之作為半導體膜供予基板13D之GaN結晶體之主面13n上，藉由CVD法而成膜厚度為2μm之SiO2膜。繼而，使用CeO2漿料研磨該厚度為2μm之SiO2膜，藉此僅使厚度為0.2μm之SiO2膜殘留，而製成接合膜12b。
繼而，參照圖3(C)中之(C3)，藉由氬電漿將作為支持基板11之支持基板3A~3M上各自形成之接合膜12a之主面12am及半導體膜供予基板13D上所形成之接合膜12b之主面12bn清潔化及活性化後，將接合膜12a之主面12am與接合膜12b之主面12bn貼合，於氮氣環境下以300℃熱處理2小時。
如此，獲得於支持基板11上介隔接合膜12而貼合有半導體膜供予基板13D之接合基板1L。
3.切斷半導體膜供予基板之子步驟
參照圖3(D)，利用線鋸，於自接合膜12之貼合面起向內部距離400μm之深度之面切斷接合基板1L之半導體膜供予基板13D，藉此獲得圖4(A)所示之將支持基板11與作為半導體膜13之GaN膜介隔接合膜12貼合而成之複合基板1。線係使用電鍍有金剛石研磨粒之固定研磨粒線。為了降低切斷阻力，提高厚度之精度及平坦性，而採用使線搖動，同時使半導體膜供予基板13D振動之方式作為切斷方式。線鋸切斷之阻力係數設為4200N。切斷後，對複合基板1之半導體膜13進行機械研磨及CMP。為了實現半導體膜13之厚度之均勻化，於利用CMP將複合基板安裝至裝置上時，採用預先藉由真空吸盤吸附而矯正基板形狀後，吸附固定至裝置上之方式。
4.半導體層之形成步驟
參照圖4(B)，以與實施例1相同之方式，於作為複合基板1之複合基板3A~3M之作為半導體膜13之GaN膜之主面13m(該主面為(0001)面)上，分別藉由MOCVD法使GaN層成長作為半導體層20。如此，獲 得於複合基板3A~3M各自上形成有作為半導體層20之GaN層的附半導體層之複合基板3A~3M。
以與實施例1相同之方式，測定冷卻至室溫後自成膜裝置取出之附半導體層之複合基板2A~2J之翹曲形狀及翹曲量。
關於附半導體層之複合基板3A，半導體層側翹曲為凹狀，翹曲量為700μm。關於附半導體層之複合基板3B，半導體層側翹曲為凹狀，翹曲量為650μm。關於附半導體層之複合基板3C，半導體層側翹曲為凹狀，翹曲量為630μm。關於附半導體層之複合基板3D，半導體層側翹曲為凹狀，翹曲量為450μm。關於附半導體層之複合基板3E，半導體層側翹曲為凹狀，翹曲量為350μm。關於附半導體層之複合基板3F，半導體層側翹曲為凹狀，翹曲量為230μm。關於附半導體層之複合基板3G，半導體層側翹曲為凹狀，翹曲量為150μm。關於附半導體層之複合基板3H，半導體層側翹曲為凹狀，翹曲量為10μm。關於附半導體層之複合基板3I，半導體層側翹曲為凸狀，翹曲量為13μm。關於附半導體層之複合基板3J，半導體層側翹曲為凸狀，翹曲量為100μm。關於附半導體層之複合基板3K，半導體層側翹曲為凸狀，翹曲量為220μm。關於附半導體層之複合基板3L，半導體層側翹曲為凸狀，翹曲量為750μm。關於附半導體層之複合基板3M，半導體層側翹曲為凸狀，支持基板破裂，因而難以測定翹曲量。將該等結果匯總於表3。表3中，「-」表示未測定該物性值。
5.支持基板之去除步驟
參照圖4(C)，將上述所獲得之附半導體層之複合基板3A~3M浸漬於45質量%之氫氟酸水溶液中，將作為支持基板11之支持基板3A~3M及作為接合膜12之SiO2膜藉由溶解而去除，藉此獲得成長於作為半導體膜13之GaN膜之主面13m上之作為半導體層20之半導體晶圓3A~3M。基底基板之去除時間如表3所示，附半導體層之複合基板3A~ 3L未達500小時，附半導體層之複合基板3M為500小時以上。
再者，對於半導體晶圓3A~3M，亦藉由利用使用Corning Tropel公司之FM200Ewafer所觀察到之光干擾條紋之測定而確認到翹曲，關於半導體晶圓3A~3M之翹曲之大小關係，維持了附半導體層之複合基板3A~3M之翹曲之大小關係。
參照表1~表3，關於包含含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相之支持基板、及配置於支持基板之主面側之厚度為10μm以上之半導體膜的複合基板，支持基板於研磨後之平坦度較高且支持基板之熱膨脹係數αS相對於半導體膜之熱膨脹係數αF的比αS/αF為0.99以上且1.11以下，接近1，藉由使用該複合基板，獲得翹曲較小之附半導體層之複合基板及翹曲較小之半導體晶圓。又，於複合基板中，就將研磨後之支持基板之主面之平坦化度維持為較高，並且提高藉由蝕刻之支持基板之去除性之觀點而言，較佳為支持基板進而含有10質量%以下之氧化矽相作為非結晶相。
應理解本文所揭示之實施形態及實施例於所有方面均為例示而非限制性者。本發明之範圍係由申請專利範圍而非上述說明所示，意在包括與申請專利範圍均等之含義及範圍內之所有變更。
1‧‧‧複合基板
1m、11m、13m、20m、21m、23m‧‧‧主面
2‧‧‧附半導體膜之複合基板
3‧‧‧半導體晶圓
11‧‧‧支持基板
12‧‧‧接合膜
13‧‧‧半導體膜
20‧‧‧半導體層
21‧‧‧半導體緩衝層
23‧‧‧半導體結晶層

Claims (4)

  1. 一種複合基板，其包含：支持基板，其含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相；及半導體膜，其配置於上述支持基板之主面側且厚度為10μm以上。
  2. 如請求項1之複合基板，其中上述支持基板進而含有10質量%以下之氧化矽相作為非結晶相。
  3. 一種半導體晶圓之製造方法，其包括：準備複合基板之步驟，該複合基板包含含有35質量%以上且65質量%以下之莫來石相及35質量%以上且65質量%以下之氧化鋁相作為結晶相之支持基板、及配置於上述支持基板之主面側之厚度為10μm以上之半導體膜；使至少1層半導體層成長於上述複合基板之上述半導體膜上，而形成附半導體層之複合基板之步驟；及自上述附半導體層之複合基板去除上述支持基板，而形成半導體晶圓之步驟。
  4. 如請求項3之半導體晶圓之製造方法，其中上述支持基板進而含有10質量%以下之氧化矽相作為非結晶相。
TW103104163A 2013-02-07 2014-02-07 複合基板及使用其之半導體晶圓之製造方法 TW201438063A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013022222A JP6094243B2 (ja) 2013-02-07 2013-02-07 複合基板およびそれを用いた半導体ウエハの製造方法

Publications (1)

Publication Number Publication Date
TW201438063A true TW201438063A (zh) 2014-10-01

Family

ID=51299691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104163A TW201438063A (zh) 2013-02-07 2014-02-07 複合基板及使用其之半導體晶圓之製造方法

Country Status (3)

Country Link
JP (1) JP6094243B2 (zh)
TW (1) TW201438063A (zh)
WO (1) WO2014123097A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465785B2 (ja) * 2015-10-14 2019-02-06 クアーズテック株式会社 化合物半導体基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735708B2 (ja) * 1991-06-17 1998-04-02 京セラ株式会社 セラミック配線基板
JPH05152463A (ja) * 1991-11-28 1993-06-18 Shinko Electric Ind Co Ltd ムライト−アルミナ多層基板及びその製造方法並びにセラミツクパツケージ
JP2005179167A (ja) * 2003-06-30 2005-07-07 Kenichiro Miyahara 薄膜形成用基板、薄膜基板及び発光素子
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP4645622B2 (ja) * 2007-06-01 2011-03-09 住友電気工業株式会社 ＧａＮ結晶の成長方法
JP2011007597A (ja) * 2009-06-25 2011-01-13 Kyocera Corp プローブカードを構成するプローブカード用基板およびプローブカード用積層体ならびにこのプローブカード用積層体を用いたプローブカード
JP5938871B2 (ja) * 2010-11-15 2016-06-22 住友電気工業株式会社 ＧａＮ系膜の製造方法

Also Published As

Publication number Publication date
JP6094243B2 (ja) 2017-03-15
WO2014123097A1 (ja) 2014-08-14
JP2014154668A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
CN107059116B (zh) 引晶的氮化铝晶体生长中的缺陷减少
TWI644346B (zh) Ｉｉｉ族氮化物複合基板與其製造方法、及ｉｉｉ族氮化物半導體裝置之製造方法
EP2551892B1 (en) METHOD FOR PRODUCING GaN FILM
TWI600178B (zh) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
US9136337B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US9349915B2 (en) β-Ga2O3-based single crystal substrate
JP6232853B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
CN102465343A (zh) 制造GaN基膜的方法
EP2765226A1 (en) Gan film manufacturing method and composite substrate used in same
US20120118222A1 (en) METHOD OF MANUFACTURING GaN-BASED FILM
JP6331553B2 (ja) 複合基板およびそれを用いた半導体ウエハの製造方法
US20150249184A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
TW201438063A (zh) 複合基板及使用其之半導體晶圓之製造方法
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6248395B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5929434B2 (ja) ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
US20150249189A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
JP2014157979A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6019777B2 (ja) ＡｌＮ結晶基板およびその製造方法
TW202045783A (zh) Iii族氮化物半導體基板、以及iii族氮化物半導體基板之製造方法
JP2013116848A (ja) ＧａＡｓ系膜の製造方法およびそれに用いられる複合基板
JP2013199389A (ja) ＩｎＰ系膜の製造方法およびそれに用いられる複合基板
JP2012106907A (ja) ＧａＮ系膜の製造方法