WO2000045430A1 - Electronic parts mounting method and device therefor - Google Patents

Electronic parts mounting method and device therefor Download PDF

Info

Publication number
WO2000045430A1
WO2000045430A1 PCT/JP2000/000372 JP0000372W WO0045430A1 WO 2000045430 A1 WO2000045430 A1 WO 2000045430A1 JP 0000372 W JP0000372 W JP 0000372W WO 0045430 A1 WO0045430 A1 WO 0045430A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
circuit board
substrate
insulating resin
bump
Prior art date
Application number
PCT/JP2000/000372
Other languages
English (en)
French (fr)
Inventor
Kazuto Nishida
Hidenobu Nishikawa
Yoshinori Wada
Hiroyuki Otani
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP00901894A priority Critical patent/EP1156520A4/en
Priority to US09/890,066 priority patent/US6926796B1/en
Publication of WO2000045430A1 publication Critical patent/WO2000045430A1/ja
Priority to US11/064,122 priority patent/US8007627B2/en
Priority to US11/150,383 priority patent/US20050224974A1/en
Priority to US11/527,461 priority patent/US7683482B2/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • H01L2224/2949Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29499Shape or distribution of the fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45118Zinc (Zn) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the present invention relates to a printed circuit board for an electronic circuit (referred to as a “substrate” as a representative example in this specification, but the “substrate” means a mounted body such as an interposer or another component on which an electronic component is mounted. ) Electronic components such as IC chips and surface acoustic wave (S AW) devices are mounted as a single unit (bare IC in the case of an IC chip).
  • the present invention relates to an electronic component unit in which the electronic component is mounted on the substrate.
  • the Ag paste 74 is transferred to the IC chip 71 having the bumps 73 formed thereon, connected to the electrodes 75 of the circuit board 76, and then the Ag paste 74 is cured. Flow between IC chip 71 and circuit board 76
  • the method of inserting is generally known.
  • an anisotropic conductive film 80 As a method of bonding an IC chip to a liquid crystal display (conventional example 2), an anisotropic conductive film 80 is used, as shown in Japanese Patent Publication No. 62-6652 shown in FIG.
  • Anisotropic conductive adhesive layer 81 composed of conductive particles 83 and conductive particles 82 is peeled off from separator 85 and applied to substrate or glass of liquid crystal display 84, and IC chip 86 is thermocompressed. Therefore, a connection structure of a semiconductor chip in which the anisotropic conductive adhesive layer 81 is interposed between the lower surface of the IC chip 86 other than under the Au bump 87 and the substrate 84 is generally known.
  • Example 3 a UV curable resin is applied to a substrate, an IC chip is mounted thereon, and the resin between the two is cured by UV irradiation while applying pressure, and the shrinkage force causes the resin between the two to cure. Methods of maintaining contact are known.
  • an IC chip such as a flat package is die-bonded onto a lead frame, the electrodes of the IC chip and the lead frame are connected by wire bonding, and a package is formed by resin molding.
  • the soldering was performed by printing cream solder on the circuit board, mounting a flat package IC on it, and reflowing.
  • SMT Surface Mount Technology
  • the process of packaging the IC is long, which takes time to produce IC components, and it is difficult to reduce the size of the circuit board.
  • SMT Surface Mount Technology
  • a flip-chip method in which an IC chip is directly mounted on a substrate in a bare state has recently been used.
  • This flip-chip method uses stud 'bump' bonding (SBB), which performs bump formation, bump pre-verification, Ag / Pd paste transfer, mounting, inspection, sealing with a sealing resin, and inspection on IC chips, and IC chips.
  • SBB stud 'bump' bonding
  • the formation of bumps on the substrate and the application of UV curable resin to the board are performed in parallel, and then the mounting and UV Many methods have been developed, such as UV resin bonding for curing and inspection.
  • the height variation of the pump must be ⁇ 1 (m) or less, and a resin substrate (glass epoxy substrate) or the like must be used. There was a problem that it could not be bonded to a substrate with poor flatness. Also, in the method using solder, after bonding,
  • an object of the present invention to solve the above-mentioned problems, and, after joining a circuit board and an electronic component, to uniformize a height of a sealing resin process and a bump flowing between the electronic component and the substrate.
  • An object is to provide an electronic component unit in which components are mounted on the substrate. Disclosure of the invention
  • the present invention is configured as follows.
  • a ball is formed at the tip of a metal wire by electric spark, and the formed ball is ultrasonically thermocompression-bonded to an electrode of an electronic component by a cabinary.
  • the electrodes of the electronic component are aligned with the electrodes of the circuit board while the anisotropic conductive layer in which conductive particles are mixed in the insulating resin in which the inorganic filler is mixed, and the electronic component is mounted on the substrate.
  • the present invention also provides a method for mounting an electronic component, in which the electronic component and the circuit board are joined to electrically connect the electrode of the electronic component and the electrode of the circuit board.
  • the electrode of the electronic component is aligned with the electrode of the circuit board while the anisotropic conductive layer is interposed therebetween.
  • the electronic component mounting method wherein the formed bump is once pressed with a load of 20 gf or less to adjust the tip so as to prevent the neck portion of the bump from falling down. I do.
  • the insulating resin of the anisotropic conductive layer is an insulating thermosetting epoxy resin, and the amount of the inorganic filler to be added to the insulating thermosetting epoxy resin is as described above.
  • the insulating resin of the anisotropic conductive layer is It is a liquid when applied to a substrate, and after being applied to the substrate, the substrate is put into a furnace to cure the applied insulating resin liquid, or the liquid is applied by a heated tool.
  • the electronic component mounting method according to any one of the first to third aspects, wherein the electronic component is mounted on the substrate after being semi-solidified by pressing a liquid of an insulating resin.
  • a ball is formed at the tip of a metal wire by electric spark, and the formed pole is ultrasonically thermocompression-bonded to an electrode of an electronic component by a cable.
  • the above-mentioned electrodes of the electronic component and the electrodes of the circuit board were interposed between an insulating resin containing an inorganic filler and an anisotropic conductive layer containing conductive particles.
  • the electronic component is mounted on the substrate by aligning the metal bumps, and then a load is applied from the upper surface side of the electronic component using a tool, and the tip is trimmed to prevent the neck portion of the gold bump from falling, A sound wave is applied to metal-join the gold bump and the electrode on the substrate,
  • the electronic component is placed on the circuit board.
  • the insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board is pressed with a pressing force of 20 gf or more per bump to correct the warpage of the board and crush the bump.
  • a method of mounting the electronic component by bonding the electronic component and the circuit board to electrically connect the electrode of the electronic component and the electrode of the circuit board.
  • the electronic component has a plurality of electrodes, and the plurality of electrodes of the electronic component are provided on the circuit board as the anisotropic conductive layer before the alignment. After attaching a solid anisotropic conductive film sheet having a shape smaller than the external dimensions of the electronic component, the above-described positioning is performed. Is pressed against the circuit board to cure the warpage of the circuit board at the same time, while curing the insulating resin interposed between the electronic component and the circuit board. Joining circuit boards A method for mounting the electronic component according to any one of the first to fifth aspects is provided.
  • the chamfer angle is 100 ° or less.
  • the gold bump having a substantially conical tip is formed on the electrode of the electronic component by the above-mentioned cavities having a tip shape that does not have a flat portion at a portion in contact with the gold ball.
  • a ball is formed at the tip of a metal wire by electric spark, and the formed ball is bumped on an electrode of an electronic component by a calibrator.
  • the above-mentioned electrodes of the electronic component and the electrodes of the circuit board were interposed between an insulating resin containing an inorganic filler and an anisotropic conductive layer containing conductive particles. And mounting the electronic component on the substrate, and then heating the electronic component from the upper surface of the electronic component with a tool heated to a predetermined temperature, while pressing the electronic component on the circuit board as a pressure by the pressure P1. While pressing to correct the warpage of the board, the insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board is cured,
  • the above-mentioned electronic component and the above-mentioned electronic component are reduced while reducing the pressure at the time of curing the insulating resin of the anisotropic conductive layer by reducing the pressure to a pressure P2 lower than the pressure P1.
  • the pressure P1 is equal to or greater than 20 gf Z bumps, and the pressure P2 is equal to or less than 1/2 of the pressure P1.
  • a device for forming a bump a device for positioning the electronic component on the electrode of the circuit board, and mounting the electronic component on the circuit board while heating with a tool. ⁇ ⁇ ⁇ Pressing with the above pressing force to correct the warpage of the substrate, and curing the insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board, thereby curing the electronic component.
  • an electronic component mounting apparatus that includes a device that joins a component and the circuit board to electrically connect the electrodes of the electronic component and the electrodes of the circuit board.
  • an apparatus for attaching an anisotropic conductive layer obtained by mixing conductive particles to an insulating resin mixed with an inorganic filler to an electrode or an electronic component of a circuit board obtained by mixing conductive particles to an insulating resin mixed with an inorganic filler to an electrode or an electronic component of a circuit board
  • a ball is formed on the electrode of the electronic component by the electric spark at the tip of the metal wire, and this is formed by applying ultrasonic thermocompression bonding to the electrode on the substrate using a calibrator to form a gold bump that is not leveled.
  • An electronic component mounting apparatus comprising:
  • an apparatus for forming a gold ball has a tip shape in which a flat portion is not provided in a portion in contact with the gold ball and a shampoo.
  • the capillary having an angle of 100 ° or less is provided, and the gold bump having a substantially conical tip is formed on the electrode of the electronic component by the capillary.
  • An electronic component mounting apparatus according to (1) is provided.
  • the insulating resin interposed between the electronic component and the circuit board is cured, and after a predetermined time, the pressing force is increased to the pressure P
  • the electronic component and the circuit board are joined while reducing the pressure at the time of curing the insulating resin of the anisotropic conductive layer by lowering the pressure to a pressure P2 lower than 1.
  • a device for electrically connecting the electrodes of the circuit board is
  • an average particle diameter of the inorganic filler mixed with the insulating resin of the anisotropic conductive layer is 3 ⁇ m or more.
  • a portion in contact with either the electronic component or the substrate has a smaller amount of the inorganic filler than other portions.
  • the anisotropic conductive layer is such that a portion in contact with the electronic component and the substrate has a smaller amount of the inorganic filler than other portions. And a mounting method of the electronic component described in (1).
  • the bump formed on the electrode of the electronic component is crushed by interposing the cured anisotropic conductive layer in which an inorganic resin is blended and cured with an insulating resin.
  • the electrodes of the electronic component are electrically connected to the electrodes of the circuit board by being joined to the electrodes of the circuit board,
  • the anisotropic conductive layer provides an electronic component unit in which a portion contacting either the electronic component or the substrate has a smaller amount of the inorganic filler than other portions.
  • the bump formed on the electrode of the electronic component is crushed by interposing the cured anisotropic conductive layer in which an inorganic filler is blended into an insulating resin and cured.
  • the electrodes of the electronic component are electrically connected to the electrodes of the circuit board by being joined to the electrodes of the circuit board,
  • An electronic component unit comprising: a second resin layer that is in contact with a first resin layer and is made of an insulating resin having a smaller amount of the inorganic filler than the first resin layer.
  • the electronic component mounting method according to any one of the first to ninth aspects and the fourteenth to seventeenth aspects, wherein the bump is formed by bonding or printing.
  • the electronic component unit according to any one of the eighteenth and nineteenth aspects, wherein the electronic component unit is a bump formed by the above-mentioned bump attachment or printing.
  • the anisotropic conductive layer includes the inorganic filler.
  • the electronic component according to any one of the first to ninth, fourteenth to seventeen, and twentyth aspects, wherein conductive particles having an average diameter larger than the average particle diameter of the inorganic filler are mixed with the combined solid insulating resin. Provide an implementation method for.
  • the anisotropic conductive layer is formed of a conductive resin having a larger average particle diameter than the inorganic filler and a solid insulating resin containing the inorganic filler.
  • the anisotropic conductive layer has a larger average diameter than the inorganic filler in the solid insulating resin in which the inorganic filler is mixed.
  • a ball is formed at the tip of a metal wire by electric spark, and the formed ball is ultrasonically thermocompression-bonded to an electrode of an electronic component by using a cable.
  • the electrode of the electronic component and the electrode of the circuit board are interposed between a solid or semi-solid insulating resin layer in which an inorganic filler is arranged in an insulating resin without leveling the formed bump. And mounting the electronic component on the substrate, and then heating while heating from the electronic component side, or while heating from the substrate side, or while heating from both the electronic component side and the substrate side.
  • the above electronic component is pressed against the circuit board with a tool with a pressing force of 20 gf or more per bump, and interposed between the electronic component and the circuit board while correcting the warpage of the board and crushing the bump. Curing the insulating resin layer, and bonding the electronic component to the circuit board to electrically connect the electrodes of the electronic component to the electrodes of the circuit board.
  • the electrode of the electronic component is interposed while the solid or semi-solid insulating resin layer in which the inorganic filler is mixed with the insulating resin is interposed.
  • the electronic component mounting method according to the twenty-fifth aspect wherein the formed bump is once pressed with a load of 20 gf or less to adjust the tip so as to prevent the neck portion of the bump from falling down. I will provide a.
  • the insulating resin is an insulating thermosetting epoxy resin, and the amount of the inorganic filler mixed in the insulating thermosetting epoxy resin is the same as that of the insulating thermosetting epoxy resin.
  • a ball is formed at the tip of a metal wire by electric spark, and the formed ball is subjected to ultrasonic thermocompression bonding to an electrode of an electronic component by means of a cabinary.
  • the electrodes of the electronic component and the electrodes of the circuit board are aligned with each other without interposition of a solid or semi-solid insulating resin layer in which an inorganic filler is arranged in an insulating resin without repelling the bumps formed above. Then, the electronic component is mounted on the substrate, and then a load is applied from the upper surface side of the electronic component by a tool to adjust the tip so as to prevent the neck portion of the gold bump from falling down and to apply ultrasonic waves. Then, the gold bump and the electrode of the substrate are metal-bonded,
  • the electronic component is placed on the circuit board. Pressing with a pressing force of 20 gf or more per bump, correcting the warpage of the board and crushing the bump, curing the insulating resin interposed between the electronic component and the circuit board, and curing the electronic resin.
  • a method for mounting an electronic component in which a component is joined to the circuit board to electrically connect the electrode of the electronic component and the electrode of the circuit board.
  • the electronic component has a plurality of electrodes, and the plurality of electrodes are provided on the circuit board as the insulating resin layer before the alignment. After attaching a solid insulating resin sheet having a shape dimension smaller than the outer dimensions of the circuit board, the positioning is performed. In the bonding, the electronic component is connected to the circuit board while heating the insulating resin sheet. And press While simultaneously correcting the warpage of the circuit board, the insulating resin interposed between the electronic component and the circuit board is cured to join the electronic component and the circuit board. 28. A method for mounting the electronic component according to any one of aspects 28.
  • the chamfer angle is set to 100. ° or less and the gold bump having a substantially conical tip is formed on the electrode of the electronic component by the above-mentioned cabillary having a tip shape that does not have a flat portion in contact with the gold ball.
  • a ball is formed at the tip of a metal wire by electric spark, and a bump is formed on an electrode of an electronic component by cavitating the formed ball,
  • the electrodes of the electronic component and the electrodes of the circuit board are interposed between the insulating resin and a solid or semi-solid insulating resin layer in which an inorganic filler is arranged.
  • the electronic component is mounted on the substrate after being aligned, and then the electronic component is pressed against the circuit board with pressure P1 as a pressing force while heating the electronic component from the upper surface with a tool heated to a predetermined temperature. And curing the insulating resin interposed between the electronic component and the circuit board while correcting the warpage of the board,
  • the electronic component and the circuit board are joined by lowering the pressing force to a pressure P2 lower than the pressure P1 to alleviate the stress at the time of curing the insulating resin.
  • An electronic component mounting method for electrically connecting the electrode of the electronic component and the electrode of the circuit board is provided.
  • the pressure P1 is 20 gf / bump or more, and the pressure P2 is 1 Z2 or less of the pressure P1.
  • a mounting method is provided.
  • a solid or a resin obtained by mixing an inorganic filler with an insulating resin.
  • the electronic component is pressed against the circuit board with a pressing force of 20 gf or more per bump on the circuit board while being heated by a tool that aligns and mounts the electronic component on the electrode of the circuit board and a tool. While correcting the warpage of the substrate, curing the insulating resin interposed between the electronic component and the circuit board, joining the electronic component and the circuit board to form the electrode of the electronic component, And a device for electrically connecting the electrodes of the circuit board.
  • a ball is formed on the electrode by electric spark at the tip of the metal wire in the same manner as wire bonding, and the ball is formed by ultrasonic thermocompression bonding to the electrode on the substrate using a calibrator to form a gold bump that does not level.
  • an electronic component mounting apparatus including a device for joining an electronic component and the circuit board to electrically connect the electrodes of the electronic component and the electrodes of the circuit board.
  • an electric spa An apparatus for forming a ball by shaping, forming the ball on the electrode of the substrate by means of a calibrator to form a bump that does not level,
  • the insulating resin interposed between the electronic component and the circuit board is cured, and after a predetermined time, the pressing force is increased to the pressure P
  • the electronic component and the circuit board are joined by reducing the pressure at the time of curing of the insulating resin by lowering the pressure to a pressure P2 lower than 1 to lower the electrode of the electronic component and the upper electrode of the circuit board.
  • a device for electrically connecting the components is provided.
  • the inorganic filler to be mixed with the insulating resin is any one of the twenty-fifth to twenty-seventh aspects, which are a plurality of types of inorganic fillers having different average particle sizes.
  • a method for mounting the electronic component described above is provided.
  • a portion in contact with either the electronic component or the substrate has a smaller amount of the inorganic filler than other portions.
  • the insulating resin layer is configured such that a portion in contact with the electronic component and the substrate has a smaller amount of the inorganic filler than other portions. And a mounting method of the electronic component described in (1).
  • the present invention provides the electronic component mounting method according to any one of the 37th and 38th aspects, wherein an insulating resin for improving adhesion to a material on a substrate surface is used.
  • a portion of the insulating resin layer that contacts one of the electronic component and the substrate or one of the substrate and the substrate does not contain the inorganic filler.
  • the bump formed on the electrode of the electronic component is formed by mixing the insulating resin with the inorganic filler and curing the insulating resin layer, and crushing the bump. And is electrically connected to the electrode of the electronic component and the electrode of the circuit board by being joined to the electrode of the circuit board,
  • the insulating resin layer provides an electronic component unit in which a portion in contact with either the electronic component or the substrate has a smaller amount of the inorganic filler than other portions.
  • the bump formed on the electrode of the electronic component is in a state where the inorganic resin is mixed with the insulating resin and the cured insulating resin layer is interposed, and the bump is crushed. And is electrically connected to the electrode of the electronic component and the electrode of the circuit board by being joined to the electrode of the circuit board,
  • an electronic component unit comprising: a first resin layer which is in contact with the first resin layer, has a smaller amount of the inorganic filler than the first resin layer, and has a second resin layer made of an insulating resin.
  • an apparatus for applying the ultrasonic wave to metal-join the gold bump and the electrode of the substrate is provided from the upper surface side of the electronic component or the substrate side. Or heating to heat from both the electronic component side and the substrate side.
  • FIG. 1A, FIG. 1B, FIG. 1C, FIG. 1D, FIG. 1E, FIG. 1F, and FIG. 1G show mounting of electronic components, for example, IC chips, on a circuit board according to the first embodiment of the present invention. It is an explanatory view showing a method,
  • FIGS. 2A and 2B show the method of mounting an electronic component, such as an IC chip, on a circuit board according to the first embodiment.
  • Fig. 2C is an explanatory view showing a state in which the filler is pushed outward by a sharp bump that has entered, and
  • Fig. 2C is an explanatory view showing a state in which inorganic filler does not enter between the bump and the substrate electrode.
  • FIG. 3A, FIG. 3B, FIG. 3C, FIG. 3D, FIG. 3E, FIG. 3F, and FIG. 3G show a bump forming step using an IC chip wire bonder in the mounting method according to the first embodiment of the present invention.
  • FIG. 3A, FIG. 3B, FIG. 3C, FIG. 3D, FIG. 3E, FIG. 3F, and FIG. 3G show a bump forming step using an IC chip wire bonder in the mounting method according to the first embodiment of the present invention.
  • FIG. 3G show a bump forming step using an IC chip wire bonder in the mounting method according to the first embodiment of the present invention.
  • FIG. 4A, FIG. 4B, and FIG. 4C are explanatory diagrams each showing a bonding step of a circuit board and an IC chip in the mounting method according to the first embodiment of the present invention.
  • FIGS. 5A, 5B, and 5C are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the first embodiment of the present invention, respectively.
  • FIGS. 6A, 6B, and 6C show that a thermosetting adhesive is disposed on a circuit board in place of the anisotropic conductive film sheet in the mounting method of the third embodiment of the present invention.
  • FIGS. 6D and 6E are enlarged explanatory views of the joined state in the first embodiment, respectively.
  • thermosetting adhesive is placed on a circuit board instead of an electromembrane sheet FIG.
  • FIGS. 8A, 8B, and 8C are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the fifth embodiment of the present invention, respectively.
  • FIGS. 9A, 9B, and 9C are explanatory diagrams each showing a bonding step of the circuit board and the IC chip in the mounting method according to the fifth embodiment of the present invention.
  • FIGS. 10A, 10B, 10C, and 1OD are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the sixth embodiment of the present invention.
  • FIG. 11A, FIG. 11B, FIG. 11C, FIG. 11D, and FIG. 11E each show a bonding step of a circuit board and an IC chip in the mounting method according to the sixth embodiment of the present invention.
  • FIG. 11A, FIG. 11B, FIG. 11C, FIG. 11D, and FIG. 11E each show a bonding step of a circuit board and an IC chip in the mounting method according to the sixth embodiment of the present invention.
  • FIG. 11A, FIG. 11B, FIG. 11C, FIG. 11D, and FIG. 11E each show a bonding step of a circuit board and an IC chip in the mounting method according to the sixth embodiment of the present invention.
  • FIGS. 12A, 12B, 12C, and 12D are each an explanatory view showing a bonding step of a circuit board and an IC chip in the mounting method according to the seventh embodiment of the present invention.
  • FIG. 13 is an explanatory view showing a bonding step of the circuit board and the IC chip in the mounting method according to the seventh embodiment of the present invention.
  • FIGS. 14A and 14B are explanatory views showing a modification of the first embodiment in which a thermosetting resin sheet is formed on the IC chip 1 side, respectively, and a thermosetting adhesive is provided on the IC chip 1 side. It is an explanatory view showing a modification of the first embodiment formed,
  • FIG. 15 is a cross-sectional view showing a conventional method of bonding an IC chip to a circuit board.
  • FIGS. 16A and 16B are explanatory views showing a conventional method of bonding an IC chip to a circuit board. Yes,
  • FIG. 17 is a graph of the relationship between resistance and load in the case of a bump having an outer diameter of 80 m in the first embodiment.
  • FIG. 18 is a graph showing a highly reliable region based on the relationship between the minimum load and the bump having an outer diameter of 80 ⁇ and 40 / m in the first embodiment.
  • FIG. 19 shows a resin sheet (anisotropic conductive film sheet) in the third embodiment. It is a diagram of a graph of the heating temperature and the reaction rate of,
  • FIG. 20 is a perspective view of the electronic component mounting apparatus used in the first embodiment
  • FIGS. 21A, 21B, 21C, and 21D respectively show the electronic component mounting apparatus of FIG.
  • FIG. 22 is a perspective view showing the position recognition operation on the component side, a diagram of the position recognition image of the component, a perspective view showing the position recognition operation on the substrate side, and a diagram of the position recognition image of the substrate.
  • FIG. 23 is a schematic diagram of an ultrasonic wave application device used in the embodiment
  • FIG. 23 is a schematic diagram of a sticking device used in the fifth embodiment
  • FIG. 24A and FIG. It is an enlarged cross-sectional view of the vicinity of the bumps for comparison with the method of the embodiment,
  • FIG. 25 is a schematic cross-sectional view of a bonding state where electronic components such as an IC chip are mounted on a circuit board according to a ninth embodiment of the present invention by a method and an apparatus.
  • FIG. FIG. 2 is a partially enlarged schematic cross-sectional view of a resin sheet used by a method and an apparatus for mounting an electronic component such as an IC chip on the circuit board,
  • FIG. 27 is a diagram showing electronic components such as I components on a circuit board according to the thirteenth embodiment of the present invention.
  • 28A, 28B, 28C, and 28D show anisotropic conductive layers used in a method and apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to the fourteenth embodiment of the present invention. It is a schematic cross section of an electronic component unit showing various examples,
  • 29A, 29B, 29C, and 29D show anisotropic conductive layers used in a method and apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to a modification of the fourteenth embodiment of the present invention. It is a schematic cross-sectional view of various examples of
  • FIG. 30 shows a junction bonded using an anisotropic conductive layer used in a method and apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to the fourteenth embodiment shown in FIG. 29A. It is a schematic sectional view of the state,
  • FIG. 31 shows the power supply to the circuit board according to the fourteenth embodiment shown in FIG. 29B.
  • FIG. 4 is a schematic cross-sectional view of a bonded state where an anisotropic conductive layer used by a mounting method and apparatus of a sub component such as an IC chip is used,
  • FIGS. 32A and 32B show anisotropic conductive layers used in the method and apparatus for mounting electronic components, for example, IC chips, on the circuit board according to the fourteenth embodiment shown in FIGS. 29C and 29D, respectively.
  • FIG. 3 is a schematic cross-sectional view of a joined state where
  • FIG. 6 is a graph showing various relationships between the amount of the inorganic filler in the anisotropic conductive layer and the position in the thickness direction of the anisotropic conductive layer.
  • FIG. 34 is an explanatory diagram of a production process of an anisotropic conductive layer used by a method and an apparatus for mounting an electronic component such as an IC chip on a circuit board according to the fifteenth embodiment of the present invention
  • FIG. 35 is a partially enlarged view of FIG.
  • FIG. 36 is a distribution diagram of the average diameter of the conductive particles and the average diameter of the particles of the inorganic filler in one specific example of the first embodiment
  • FIGS. 37A and 37B are diagrams showing examples of bumps that can be used in the modification of the first embodiment, respectively.
  • FIG. 38A, FIG. 38B, FIG. 38C, FIG. 38D, FIG. 38E, FIG. 38F, and FIG. 38G respectively show electronic components such as I to the circuit board according to the 16th embodiment of the present invention.
  • FIG. 39A and FIG. 39B show that the inorganic filler in the thermosetting resin is included in the thermosetting resin at the beginning of joining in the method of mounting an electronic component, for example, an IC chip, on a circuit board according to the 16th embodiment.
  • FIG. 39C is an explanatory view showing a state in which an inorganic filler is not inserted between a bump and a substrate electrode
  • FIG. 39C is an explanatory view showing a state in which an inorganic filler is pushed in between a bump and a substrate electrode.
  • FIGS. 40A, 40B, 40C, 40D, 40E, 40F, and 40G show the mounting method according to the 16th embodiment of the present invention. It is an explanatory view showing a bump forming step using a wire bonder,
  • FIGS. 41A, 41B, and 41C are explanatory diagrams showing a bonding step of a circuit board and an IC chip in the mounting method according to the sixteenth embodiment of the present invention, respectively.
  • FIGS. FIG. 42C is an explanatory view showing a bonding step of the circuit board and the IC chip in the mounting method according to the sixteenth embodiment of the present invention.
  • FIGS. 43A, 43B, and 43C show the present invention, respectively.
  • FIG. 19 is an explanatory diagram for explaining that a thermosetting adhesive is disposed on a circuit board in place of the thermosetting resin sheet in the mounting method according to the eighteenth embodiment;
  • FIGS. 44A, 44B, 44C, 44D, 44E, and 44F are examples of modifications of FIGS. 43A to 43C in the mounting method according to the eighteenth embodiment of the present invention.
  • FIG. 9 is an explanatory diagram for explaining that a thermosetting adhesive is disposed on a circuit board instead of a thermosetting resin sheet;
  • FIGS. 45A, 45B, and 45C are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the twentieth embodiment of the present invention.
  • 46C is an explanatory view showing a step of bonding a circuit board and an IC chip in the mounting method according to the twentieth embodiment of the present invention.
  • FIGS. 47A, 47B, 47C, and 47D show the second embodiment of the present invention, respectively.
  • FIG. 21 is an explanatory view showing a bonding step of the circuit board and the IC chip in the mounting method according to the 21st embodiment;
  • FIGS.48A, 48B, 48C, 48D, and 48E are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the 21st embodiment of the present invention, respectively.
  • FIG. 49A, FIG. 49B, FIG. 49C, and FIG. 49D are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the twenty-second embodiment of the present invention, respectively.
  • FIG. 50 is an explanatory diagram showing a bonding step of the circuit board and the I C chip in the mounting method according to the twenty-second embodiment of the present invention.
  • FIG. 10 is an explanatory view showing a modified example of the 16th embodiment, and an explanatory view showing a modified example of the 16th embodiment in which a thermosetting adhesive is formed on the IC chip 1 side.
  • FIG. 52 is a graph of a relationship between a resistance value and a load in the case of a bump having an outer diameter of 80 / im in the 16th embodiment
  • FIG. 53 is a graph showing a region with high reliability based on the relationship between the minimum load and the bump having an outer diameter of 80 ⁇ m and 40 ⁇ m in the 16th embodiment.
  • FIG. 54 is a graph of the heating temperature and the reaction rate of the resin sheet in the eighteenth embodiment
  • FIG. 55 is a perspective view of the electronic component mounting apparatus used in the sixteenth embodiment.
  • FIG. 56A, FIG. 56B, FIG. 56C, and FIG. 56D are perspective views showing the position recognition operation on the component side in the electronic component mounting apparatus of FIG.
  • FIG. 5 is a perspective view showing a position recognition operation on the substrate side, a diagram of a position recognition image of the substrate
  • FIG. 57 is a schematic diagram of the ultrasonic wave application device used in the nineteenth embodiment.
  • 58 is a schematic view of the sticking device used in the 20th embodiment
  • FIGS. 59A and 59B are comparisons between the ACF method and the method of the above embodiment, respectively. It is an enlarged sectional view near the bump,
  • FIG. 60 is a schematic cross-sectional view of a bonding state where electronic components such as an IC chip are mounted on a circuit board according to the twenty-fourth embodiment of the present invention by a mounting method and a device.
  • FIG. FIG. 4 is a partially enlarged schematic cross-sectional view of a resin sheet used by a method and an apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to the fourth embodiment;
  • FIG. 62 is a schematic cross-sectional view of an insulating resin and an inorganic filler in a joined state joined by a method and an apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to a twenty-eighth embodiment of the present invention.
  • FIG. 63A, FIG. 63B, FIG. 63C, and FIG. 63D respectively show a method and an apparatus for mounting an electronic component, such as an IC chip, on a circuit board according to the twentieth embodiment of the present invention. It is a schematic cross-sectional view of an electronic component unit showing various examples of insulating resin layer used,
  • FIGS. 64A, 64B, 64C, and 64D show insulating resin layers used in a method and apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to a modification of the twenty-ninth embodiment of the present invention. It is a schematic cross-sectional view of various examples of
  • FIG. 65 is a view showing a bonding state where an insulating resin layer used by a method and an apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to the twenty-ninth embodiment shown in FIG. 64A is used.
  • FIG. 65 is a view showing a bonding state where an insulating resin layer used by a method and an apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to the twenty-ninth embodiment shown in FIG. 64A is used.
  • FIG. 66 is a view showing a bonding state where the bonding is performed by using an insulating resin layer used by a method and an apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to the twenty-ninth embodiment shown in FIG. 64B.
  • FIG. 66 is a view showing a bonding state where the bonding is performed by using an insulating resin layer used by a method and an apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to the twenty-ninth embodiment shown in FIG. 64B.
  • FIGS. 67A and 67B show the use of the insulating resin layer used in the method and apparatus for mounting electronic components, for example, IC chips, on the circuit board according to the twenty-ninth embodiment shown in FIGS. 64C and 64D, respectively.
  • FIG. 3 is a schematic cross-sectional view of a joined state where
  • 68A, 68B, 68C, 68D, 68E, and 68F are used by the method and apparatus for mounting electronic components, for example, IC chips, on a circuit board according to the twenty-ninth embodiment. It is a diagram showing a graph of various relationships between the amount of inorganic filler in the insulating resin layer and the position of the insulating resin layer in the thickness direction,
  • FIG. 69 is a view showing electronic components such as I / Os on a circuit board according to the thirtieth embodiment of the present invention.
  • FIG. 70 is a partially enlarged view of FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIGS. 1A to 14 a method and an apparatus for mounting an IC chip on a circuit board as an example of a method and an apparatus for mounting an electronic component according to the first embodiment of the present invention, and the IC chip is mounted on the substrate by the mounting apparatus and the mounting method
  • the electronic component unit or module for example, a semiconductor device
  • FIGS. 1A to 14 a method of mounting an IC chip on a circuit board according to the first embodiment of the present invention will be described with reference to FIGS. 1A to 4C and FIGS. 6A to 6F.
  • the bump (projection electrode) 3 is applied to the A 1 pad electrode 2 of the IC chip 1 by the operation shown in FIGS. Form. That is, in FIG. 3A, a ball 96 is formed at the lower end of a wire 95 protruding from the capillary 93 serving as a holder, and in FIG. 3B, the capillary 93 holding the wire 95 is lowered, and the ball 9 is lowered. 6 is bonded to the electrode 2 of the IC chip 1 to roughly form the shape of the bump 3, and in FIG. 3C, the wire 95 is moved downward while the cable 93 starts to rise, as shown in FIG. 3D.
  • the capillary 93 is moved to the roughly rectangular loop 99 to form a curved portion 98 at the upper part of the bump 3 as shown in FIG. 3E, and the bump is cut off as shown in FIGS. 1B and 3F.
  • Form 3 the wire 95 is clamped by the capillary 93, and the capillary 93 is lifted and pulled upward, so that a metal wire, for example, a gold wire (gold wire) 9 5 (note that Examples of the metal wire include tin, aluminum, copper, and an alloy wire containing a trace element in these metals. In the following embodiments, a gold wire (gold wire) is described as a typical example.
  • the shape of the bump 3 as shown in FIG. 3G may be formed.
  • FIG. 1B shows a state in which the bumps 3 are formed on the respective electrodes 2 of the IC chip 1 in this manner.
  • an anisotropic conductive film (ACF) sheet 10 is used as an example of the anisotropic conductive layer. It is to intervene.
  • the anisotropic conductive film sheet 10 is made of conductive particles 1 in the insulating thermosetting solid resin constituting the anisotropic conductive film sheet 10. It contains an inorganic filler 6 f with an average diameter smaller than the average diameter of 0 a. For example, as shown in Fig.
  • the average diameter of the conductive particles 10a when the average diameter of the conductive particles 10a is set to 0.5 ⁇ m, which is smaller than the average diameter of the conductive particles 10a in the conventional ACF of 1.0 // m
  • the average diameter of the particles of the inorganic filler is about 3 to 5 ⁇ .
  • the conductive particles 10 a contained in the anisotropic conductive film sheet 10 nickel powder plated with gold is used. With such a configuration, the connection resistance value between the electrode 5 on the substrate side and the bump 3 on the IC chip side can be reduced, which is more preferable.
  • the conductive particles 10a are formed by coating the conductive particles 10a with the insulating layer 10a-2 outside the conductive particle main body 10a-1.
  • the amount of the particles 10a is at least twice the amount of the generally used anisotropic conductive film, the conductive particles 10a are interposed between the bumps 3 with a certain probability. The resistance to thermal shock due to subsequent reflow can be improved.
  • the ultra-thin insulating coating portion 10a-2 outside the conductive particles 10a at that time Is scraped off to expose the conductive particle body 10a-1 to exhibit conductivity.
  • the insulating coat portion 10a-1 is not removed, and thus does not exhibit conductivity. Therefore, a short circuit between the electrode 5 and the electrode 3 in the plane direction is unlikely to occur.
  • the conductive particles may come into contact with each other and short-circuit between the electrodes 3 and 5, and therefore, as described above, it is preferable to use the insulating conductive particles coated with insulation. preferable.
  • the reflow characteristics and the like are improved because the adhesive for forming an anisotropic conductive film (or anisotropic conductive film sheet) moves in the Z direction (the thickness direction of the anisotropic conductive film sheet) due to swelling due to temperature and humidity. This is because, even when expanded, the conductive particles 10a can expand further to maintain the connection. For this reason, it is preferable to use Au-Ni coated plastic particles having a repulsive force as the conductive particles 10a.
  • the cut is slightly larger than the size of the IC chip 1 and the inorganic filler 6 f is blended.
  • the conductive film sheet 10 is placed, and the anisotropic conductive film sheet 10 is pressed at a pressure of, for example, about 5 to 10 kgf Z cm2 by the bonding tool 7 heated to, for example, 80 to 120 ° C. Affix to substrate 4. Thereafter, the preparatory step of the substrate 4 is completed by peeling off the separator 10 g of the anisotropic conductive film sheet 10 removably arranged on the tool side.
  • the separator 10 g is for preventing the sticking of the anisotropic conductive film sheet 10 containing a solid or semi-solid thermosetting resin in which the inorganic filler 6 f is blended with the tool 7. is there.
  • FIG. 1G the G portion of FIG.
  • the anisotropic conductive film sheet 10 has a spherical shape having an average diameter smaller than the average diameter of the conductive particles 10 a.
  • an inorganic filler such as crushed silica or alumina ceramics 6f in an insulating resin 6m and mix it, flatten this by a doctor blade method or the like, and vaporize the solvent component to solidify.
  • the insulating resin is, for example, an insulating thermosetting resin (eg, epoxy resin, phenol resin, polyimide, etc.), or an insulating thermoplastic resin (eg, Poniphenylene Sulfide (PPS), polycarbonate) , Modified polyphenylene oxide (PPO), etc., or a mixture of an insulating thermosetting resin and an insulating thermoplastic resin can be used.
  • a typical example is an insulating thermosetting resin.
  • the glass transition point of the thermosetting resin 6 m is generally about 120 to 200 ° C. When only a thermoplastic resin is used, it is first heated and softened, then stopped by heating and allowed to cool naturally, while the thermoplastic resin is used as the insulating thermosetting resin. When a mixture is used, the thermosetting resin functions more dominantly, and is cured by heating in the same manner as in the case of using only the thermosetting resin.
  • the heated joining tool 8 at the tip of the component holding member 600 While holding the IC chip 1 on which the bumps 3 were formed in the above-described step by suction from the tray 62, the IC chip 1 was mounted on the stage 9 in the preceding step and placed on the stage 9.
  • the IC chip 1 is pressed against the substrate 4 via the anisotropic conductive film sheet 10 while being positioned on the electrode 5 corresponding to the electrode 2 of 1.
  • This positioning uses a known position recognition operation. For example, as shown in FIG. 21C, the position recognition mark 605 or the lead or land pattern formed on the board 4 is recognized by the board recognition camera 604 of the electronic component mounting apparatus 600.
  • the XY coordinate position in the orthogonal XY direction on the stage 9 of the substrate 4 and the rotational position of the XY coordinate with respect to the origin are And the position of the substrate 4 is recognized.
  • the position recognition mark 608 or the circuit pattern of the IC chip 1 sucked and held by the joining tool 8 is recognized by the IC chip position recognition force 603.
  • the IC chip 1 recognizes the XY coordinate position in the XY direction and the rotational position of the XY coordinate with respect to the origin, and recognizes the IC.
  • the joining tool 8 or the stage 9 is moved so that the electrode 2 of the IC chip 1 is positioned on the corresponding electrode 5 of the substrate 4.
  • the IC chip 1 is pressed against the substrate 4 by the heated joining tool 8.
  • the bump 3 is pressed on the electrode 5 of the substrate 4 while the head 3a of the bump 3 is deformed as shown in FIG. 4B to FIG. 4C.
  • the inorganic filler 6 f in the thermosetting resin 6 m is filled with the thermosetting resin 6 f at the beginning of joining.
  • Fig. 17 shows a graph of the relationship between resistance and load in the case of a bump with an outer diameter of 80 ⁇ m.
  • the resistance value is preferably 20 or more (per gf bump) because the resistance value is too large to cause a practical problem.
  • Fig. 18 is a graph showing the areas with high reliability based on the relationship between the minimum load and the bumps with outer diameters of 80 / m and 40 ⁇ m. Therefore, the minimum load is preferably 25 (gf / bump) or more for bumps with an outer diameter of 40 ⁇ m or more, and the minimum load is 20 (gf / bump) for bumps with an outer diameter of less than 40 / m. It is presumed that the reliability is high when the above is applied.
  • the minimum load applied to the bump 3 via the IC chip 1 be at least 20 (gf / per bump).
  • the upper limit of the load applied to the bump 3 side via the IC chip 1 is set to such an extent that the 1 chip 1, the bump 3, the circuit board 4 and the like are not damaged.
  • the maximum load can be over 100 (gf / bump) or 150 (gf / bump!).
  • the inorganic filler 6 f having an average diameter smaller than the average diameter of the conductive particles is used, the effect of increasing the elastic modulus of the thermosetting resin 6 m and lowering the coefficient of thermal expansion can be exerted. it can.
  • reference numeral 10 s denotes a thermosetting resin that is melted by the heat of the joining tool 8 in the anisotropic conductive film sheet 6, and is a resin that is thermoset after melting. It is.
  • the IC chip 1 on which the bumps 3 were formed on the electrodes 2 in the above-mentioned pre-process was bonded to the substrate 4 prepared in the above-mentioned pre-process by a bonding tool 8 heated by a built-in heater 8a such as a ceramic heater or a pulse heater.
  • a bonding tool 8 heated by a built-in heater 8a such as a ceramic heater or a pulse heater.
  • Positioning process in which the electrode 2 of the IC chip 1 is positioned on the corresponding electrode 5 of the substrate 4 on the corresponding electrode 5 as shown in FIG. 1E, and pressing is performed as shown in FIG. 1F after the positioning.
  • the joining step may be performed by one positioning and pressing bonding apparatus, for example, the positioning and pressing bonding apparatus of FIG. 1E.
  • the above-described alignment process is performed in the position shown in FIG. 5B.
  • the press-bonding step may be performed by a bonding apparatus shown in FIG. 5C.
  • FIG. 5C two joining devices 8 are shown in order to improve the productivity so that two portions of one circuit board 4 can be pressed and joined at the same time.
  • the circuit board 4 includes a multilayer ceramic substrate, a glass cloth laminated epoxy substrate (glass epoxy substrate), an aramide nonwoven substrate, a glass cloth laminated polyimide resin substrate, and an FPC (flexible 'printed').
  • a circuit or an aramide non-woven epoxy substrate (for example, a resin multilayer substrate sold as a registered trademark “ALIVH” by Matsushita Electric Industrial Co., Ltd.) or the like is used.
  • the joining tool 8 and the stage 9 whose parallelism is controlled so as to be adjusted to about 10 ⁇ m or less, respectively.
  • the warpage of the circuit board 4 at the applied portion is corrected.
  • the IC chip 1 is warped with the center of the active surface being concave, but when this is pressed with a strong load of 20 g ⁇ or more per bump at the time of bonding, the substrate 4 And IC chip 1 can correct both warpage and undulation.
  • the warpage of the IC chip 1 is caused by an internal stress generated when a thin film is formed on Si when the IC chip 1 is formed.
  • the amount of deformation of the bumps is about 10 to 25 zm. This will make it acceptable.
  • heat of 140 to 230 ° C. is applied to the anisotropic conductive film sheet 10 between the IC chip 1 and the circuit board 4 for several seconds, for example. This is applied for about 20 seconds to cure the anisotropic conductive film sheet 10.
  • 6 m of the thermosetting resin constituting the anisotropic conductive film sheet 10 flows first to seal up to the edge of the IC chip 1.
  • it since it is a resin, when it is heated, it will soften naturally at first, so that such fluidity as to flow to the edge occurs.
  • the resin flows out of this space and a sealing effect can be obtained. Thereafter, as the heated bonding tool 8 rises, there is no heating source, so that the temperatures of the IC chip 1 and the anisotropic conductive film sheet 10 rapidly decrease, and the anisotropic conductive film sheet 10 As shown in FIG. 1F and FIG. 4C, the IC chip 1 loses its fluidity, and the IC chip 1 forms the anisotropic conductive film sheet 10 and is cured on the circuit board 4 by the cured resin 10 s. Fixed. In addition, if the circuit board 4 side is heated by the heater 9a of the stage 9, the temperature of the joining tool 8 can be further reduced.
  • thermosetting resin in which the anisotropic conductive film sheet 10 is mixed with an inorganic filler having an average particle diameter smaller than the average diameter of the conductive particles 10a. It is more preferable to use nickel powder coated with gold as the conductive particles 10a contained in the anisotropic conductive film sheet 10 because the connection resistance value can be reduced.
  • the inorganic boiler 6f mixed with the thermosetting resin 6m the inorganic boiler 6f having an average particle diameter smaller than the average diameter of the conductive particles 10a is used.
  • the reliability can be further improved without inhibiting the function of the conductive particles 10a. That is, the conductive particles 10 a are sandwiched between the bump 3 and the electrode 5 of the substrate 4.
  • the conductivity is not hindered. Increase the thermal expansion coefficient and improve the bonding reliability of the IC chip 1 and the substrate 4.
  • the mixing ratio of the inorganic filler 16 f mixed in the anisotropic conductive film sheet 10 containing the thermosetting resin is set to the above-mentioned insulating thermosetting resin such as insulating property.
  • the thermosetting epoxy resin is more preferably 5 to 90 wt% of 6 m.
  • the adhesive strength will be extremely reduced and it will be difficult to form a sheet.
  • 20 to 40 wt% is preferable for resin substrates, 40 to 70 wt% for ceramic substrates, and a sheet sealant for glass epoxy substrates at about 20 wt%.
  • the coefficient of linear expansion can be considerably reduced, which is effective for resin substrates.
  • the ratio is about half of wt%, or the ratio of specific gravity of silica is about 2 to 1 of epoxy resin.
  • the mixing ratio of this inorganic boiler 1-6 f is determined by the manufacturing conditions when forming a 6 m sheet of thermosetting resin, the elastic modulus of the substrate 4, and finally the reliability test results. You.
  • the thermosetting resin of the anisotropic conductive film sheet 10 can be obtained.
  • the elastic modulus of 6 m can be increased, the coefficient of thermal expansion can be reduced, and the bonding reliability between the IC chip 1 and the substrate 4 can be improved.
  • the material constant of the thermosetting resin 6 m that is, the elastic modulus and the coefficient of linear expansion, As described above, the mixing ratio of the inorganic filler 6 f can be determined. As the mixing ratio of the inorganic filler 6 f increases, the elastic modulus tends to increase, but the coefficient of linear expansion tends to decrease.
  • the solid anisotropic conductive film sheet 10 is used instead of a liquid, it is easy to handle, and since there is no liquid component, it can be formed of a high molecule, and thus has a glass transition point. There is an advantage that it is easy to form a high-quality product.
  • an anisotropic conductive film sheet containing a thermosetting resin as an example of an anisotropic conductive layer.
  • the thermosetting adhesive 6b for forming the 10 or anisotropic conductive film is formed on the circuit board 4 side, but the present invention is not limited to this, and FIG. 14A or FIG.
  • the stage together with the separator 6 a detachably arranged on the circuit board side of the anisotropic conductive film sheet 10 is used.
  • the IC chip 1 held by the holding member 200 such as an adsorption nozzle is pressed against an elastic body 117 such as rubber on the upper part 201 and the anisotropic conductive film sheet 110 is pressed along the shape of the bump 3. It can be attached to the force C chip 1.
  • thermosetting adhesive 6b for forming a liquid anisotropic conductive film as an example of an anisotropic conductive layer is applied onto a circuit board 4 by dispensing 502 or the like, or is printed or transferred. After that, solid state, so-called B-stage state, solid state And After that, the IC chip 1 is mounted on the substrate 4 as in the first or second embodiment.
  • the liquid amount of the thermosetting adhesive 6b for forming an anisotropic conductive film on the circuit board 4 is controlled by air pressure as shown in FIG. Coating, printing, or transferring is performed with a dispense 502 that can move in two directions orthogonal to each other on the substrate plane.
  • the heat and pressure are applied and uniformized by the tool 78 with a built-in heater 78a, while solidifying to a semi-solid state, so-called B-stage state, as shown in Fig. 6C. .
  • the liquid thermosetting adhesive 6b for forming an anisotropic conductive film when the viscosity of the liquid thermosetting adhesive 6b for forming an anisotropic conductive film is low, as shown in FIG. 7A, the liquid heat is applied to a predetermined position on the substrate 4 by a dispenser 502. After application of the curable adhesive 6b, the thermosetting adhesive 6b spreads naturally on the substrate due to the low viscosity, resulting in a state as shown in FIG. 7B. Thereafter, as shown in FIG. 7C, the substrate 4 is put into a furnace 503 by a transfer device 505 such as a conveyor, and the coated insulating material is heated by a heater 504 of the furnace 503. By curing the resinous liquid thermosetting adhesive 6b, it is semi-solidified, that is, solidified to a so-called B-stage state.
  • the liquid thermosetting adhesive 6b for forming an anisotropic conductive film is high, as shown in FIG. 7D, the liquid heat is applied to a predetermined position on the substrate 4 by the dispenser 502. After applying the curable adhesive 6b, the thermosetting adhesive 6b does not spread naturally on the substrate due to its high viscosity. Therefore, as shown in Figs. extend. Thereafter, as shown in FIG. 7C, the substrate 4 is put into a furnace 503 by a transfer device 505 such as a conveyor, and the insulating material coated by the heater 504 of the furnace 503 is applied. By curing the resinous liquid thermosetting adhesive 6b, it is solidified, that is, solidified to a so-called B-stage state.
  • thermosetting adhesive 6b for forming an anisotropic conductive film is semi-solidified as described above, although there is a difference depending on the properties of the thermosetting resin in the thermosetting adhesive 6b, the thermosetting resin 6b may be used.
  • c usually pressed by 8 0 ⁇ 1 3 0 ° C is 3 0-8 0% in the temperature of the glass transition point is carried out at a temperature of about 3 0% of the glass transition point of the thermosetting resin. in this way
  • the reason for setting the glass transition point of the thermosetting resin to 30 to 80% is as follows from the graph of heating temperature and reaction rate of the anisotropic conductive film sheet in FIG. If the temperature is within the range of ° C, a sufficient range for further reaction in the subsequent step can be left. In other words, if the temperature is within the range of 80 to 130 ° C, the force depending on time can be suppressed to about 10 to 50%, because the reaction rate of the insulating resin such as epoxy resin can be suppressed to about 10 to 50%.
  • thermosetting adhesive 6b After the thermosetting adhesive 6b is semi-solidified as described above, and a plurality of IC chips 1 are mounted on the substrate 4, a plurality of IC chips 1 on the substrate 4 are mounted.
  • the semi-solidification step of the thermosetting adhesive 6b is performed in advance at the location as a pre-setting step, and the substrate 4 prepared in this way is supplied, and a plurality of IC chips are mounted on the supplied substrate 4.
  • the productivity will be higher.
  • the thermosetting adhesive 6b basically the same process as the process using the anisotropic conductive film sheet 10 of the first or second embodiment described above is performed. .
  • the liquid thermosetting adhesive 6b for forming an anisotropic conductive film can be used in the same manner as the anisotropic conductive film sheet 10; It is easy to handle and has no liquid components, so it can be formed of a polymer, and has the advantage that it can be easily formed with a high glass transition point.
  • the substrate 4 is compared with the case where the solid anisotropic conductive film sheet 10 is used. It also has the advantage that it can be applied, printed, or transferred to any location in any size.
  • the IC chip 1 is mounted on the substrate 4 by aligning it with the IC chip 1, and the metal bumps 3 are thermocompression-bonded with the metal on the electrode surface of the substrate side together with the ultrasonic wave.
  • the state in which the IC chip 1 is joined to the substrate 4 is the same as in FIGS. 2 and 6 in the previous embodiment.
  • the ultrasonic wave is applied to metal-join the gold bump and the electrode of the substrate, while heating from the upper surface side of the IC chip 1 or while heating from the substrate side, or The heating may be performed from both the IC chip 1 side and the substrate side.
  • a solid anisotropic conductive film sheet 10 in which an inorganic thermosetting resin 6 m is mixed with an inorganic filler 6 f or a liquid thermosetting adhesive 6 for forming a liquid anisotropic conductive film is used.
  • b is semi-solidified as described above, and is adhered to the substrate 4, or a thermosetting adhesive 6b for forming an anisotropic conductive film containing a thermosetting resin is applied to the substrate 4 to form a semi-solid.
  • the electrodes 5 of the circuit board 4 and the electrodes 2 of the electronic component 1 are connected to the electrodes 9 by the electric spark.
  • the “semi-solidified liquid thermosetting adhesive 6b for forming a liquid anisotropic conductive film” as described above refers to the liquid anisotropic liquid as described in the third embodiment.
  • the bonding tool 6 28 preheated by the built-in heater 62 2 From the upper surface, the load from the air cylinder 6 25 and the ultrasonic horn 6 generated by the ultrasonic generator 6 23 such as a piezo element By applying the ultrasonic wave applied through 24, the tip is adjusted so as to prevent the neck portion of the gold bump 3 from falling down, and the gold bump 3 and the gold plating on the substrate side are metal-bonded. Next, while heating from the upper surface of the IC chip 1 or from the substrate side, the IC chip 1 is pressed against the circuit board 4 with a pressing force of 20 gf or more per bump to correct the warpage of the substrate 4.
  • the anisotropic conductive film sheet 10 or the thermosetting adhesive 6 b interposed between the IC chip 1 and the circuit board 4 is cured by the heat to form the IC chip 1.
  • the circuit board 4 are joined to electrically connect the electrodes 2 and 5 to each other.
  • heating is performed from the upper surface side of the IC chip 1, from the substrate side, or from both the IC chip 1 side and the substrate side. You can do it.
  • the built-in heater 62 2 heats the IC chip 1 from the upper surface side, or the substrate side heats the circuit board 4 side by the heater 9 a of the stage 9, or Heating may be performed from both the IC chip 1 side and the substrate side by the built-in heater 62 and the heater 9a of the stage 9.
  • a pressing force of 20 gf or more is required per bump.
  • the bumps are pressed with a certain load, and ultrasonic waves are applied to the bumps to generate frictional heat and join the metals. Therefore, also in this case, a constant load enough to press the bump, that is, a pressing force of 20 gf or more per bump is required.
  • An example of the applied pressure is 50 gf or more per bump.
  • the metal bumps of the metal bumps 3 and the substrate 4 are bonded by metal diffusion, it is necessary to increase the strength at the bumps or to further lower the connection resistance. It is suitable for the case.
  • a method and an apparatus for mounting electronic components for example, IC chips on a circuit board, and the IC chip are mounted on the board by the mounting method.
  • a mounted electronic component unit or module, for example, a semiconductor device will be described with reference to FIGS. 8A to 8C and FIGS. 9A to 9C.
  • the fifth embodiment is different from the first embodiment in that a sealing step can be omitted.
  • the protruding electrodes (bumps) 3 are formed on the electrodes 2 on the IC chip 1, and the circuit board 4 is provided with the following as shown in FIGS. 8B, 8 C, 9 A, and 23. I
  • the thickness of the sheet-like anisotropic conductive film sheet 10 or the thermosetting adhesive 6b is set so that its volume is larger than the gap between the IC chip 1 and the substrate 4.
  • the upper and lower cutters 641 cut the outer dimensions OL of the generally rectangular shape connecting the inner edges of the plurality of electrodes 2 of the IC chip 1 into smaller shapes and dimensions. .
  • the cut rectangular sheet-shaped anisotropic conductive film sheet 10 is sucked and held by a bonding head 642 preheated by a built-in heater 646, and the electrodes of the circuit board 4 are held. It is pasted on the central part where 5 is connected.
  • the bump 3 and the electrode 5 of the circuit board 4 are aligned, and as shown in FIGS. 8A and 9B, the IC chip 1 is pressed onto the circuit board 4 by the joining tool 8 heated by the heater 8a. Press and simultaneously correct the warpage of the substrate 4
  • Anisotropic conductive film sheet 10 or thermosetting adhesive 6b interposed between 1 and circuit board 4 is cured.
  • the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b is softened as described above by the heat applied from the bonding tool 8 via the IC chip 1, and is attached as shown in FIG. 9C. Pressurized from the applied or applied position and flows outward.
  • the flowed anisotropic conductive film sheet 10 or the thermosetting adhesive 6b serves as a sealing material (underfill), and significantly improves the reliability of bonding between the bump 3 and the electrode 5.
  • the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b gradually cured, and finally cured.
  • the IC chip 1 and the circuit board 4 are joined by the resin 6 s.
  • the joining of the IC chip 1 and the electrode 5 of the circuit board 4 is completed by raising the joining tool 8 pressing the IC chip 1.
  • the reaction of the thermosetting resin proceeds during heating, and the fluidity is almost lost as the joining tool 8 is raised.
  • the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b does not cover the electrode 5 before joining, the bump 3 directly contacts the electrode 5 during joining.
  • the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b does not enter under the electrode 5, so that the connection resistance value between the bump 3 and the electrode 5 can be reduced.
  • the temperature of the bonding head 8 can be further reduced. If this method is applied to the third embodiment, the gold bump and the gold electrode (for example, nickel or gold plated on copper or tungsten) on the circuit board can be more easily joined.
  • FIG. 1 a method and an apparatus for mounting an electronic component, for example, an IC chip on a circuit board according to the sixth embodiment, and an electronic component unit or module, for example, a semiconductor device, on which the IC chip is mounted on the substrate by the mounting method, are shown in FIG.
  • the sixth embodiment differs from the first embodiment in that highly reliable bonding can be achieved even when the bump 103 is mounted on the electrode 5 of the circuit board 4 while being shifted. It is.
  • a gold ball 96 is formed by electric sparking of a gold wire 95 in the same manner as wire bonding.
  • a ball 96 a having a diameter ⁇ d—Bump indicated by 95 a is formed, and the diameter ⁇ d — B thus formed is formed.
  • the ump ball 96a is controlled by controlling the time or voltage parameters for generating an electric spark, and the chamfer angle 6c is 100.
  • the ball 96a is shaped so that the diameter of the chamfer fur ⁇ D indicated by 93a in the following capillary 193 is 3/4 of the diameter of the gold ball d-Bump lZ2. As shown, flat on the part in contact with the gold ball Instead of forming the bumps 3 as shown in FIG. 1 OD by providing a unique portion 93 b, a flat portion is formed at the portion of the capillary 19 3 in contact with the gold ball 96 a as shown in FIG. A bump 103 as shown in FIG. 10B is formed on the electrode 2 of the IC chip 1 by ultrasonic thermocompression bonding using a capillary 193 having a tip shape having a tip portion 193a not provided.
  • the use of the tip-shaped cavity 193 makes it possible to form a bump 103 having a substantially conical tip on the electrode 2 of the IC chip 1 as shown in b of FIG. 10B. Even when the bump 103 formed by the above method and having a substantially conical tip is displaced from the electrode 5 of the circuit board 4 as shown in FIG. 11C, the tip of the bump 103 is roughly formed. Because of the conical shape, if the deviation is up to half of the outer diameter of the bump 103, a part of the bump 103 can always contact the electrode 5 of the substrate 4.
  • the deviation is up to half of the outer diameter of 03, a part of the bump 103 can always contact the electrode 5 of the substrate 4, and the connection will be poor even when subjected to the thermal shock test and reflow Can be prevented.
  • FIG. 1 a method and an apparatus for mounting an electronic component such as an IC chip on a circuit board according to the seventh embodiment and an electronic component unit or module such as a semiconductor device having the IC chip mounted on the board by the mounting method are shown in FIG. This will be described with reference to FIGS.
  • the circuit board 4 When the thermosetting resin after the bonding of the IC chip 1 is cured, the stress between the IC chip 1 and the circuit board 4 can be reduced.
  • a solid or semi-solid anisotropic conductive film sheet 10 or a thermosetting adhesive 6b in which an inorganic filler 6f is arranged in an insulating thermosetting resin 6m is interposed. Then, the bumps 3 formed on the electrodes 2 of the IC chip 1 by the above wire bonding are aligned with the electrodes 5 of the circuit board 4 without leveling. For example, in the case where the IC chip 1 is a ceramic substrate per bump on the circuit board 4 while the IC chip 1 is heated from the back side by the tool 8 heated to a constant temperature of about 230 ° C.
  • Pressure P 1 Pressure with a pressing force of 80 gf or more, while correcting the warpage of the substrate 4, the anisotropic conductive film sheet 1 interposed between the IC chip 1 and the circuit board 4. 0 or the thermosetting adhesive 6b is cured by the above heat.
  • the pressure is lowered to V below the pressure P1 and the pressure is reduced to P2 to relieve the stress during curing of the thermosetting adhesive 6b, and the IC chip 1 and the circuit board 4 is connected to connect both electrodes 2 and 5 electrically.
  • at least about 20 gf is required for the bump to be deformed, that is, the pressure required for the deformation and adaptation of the bump is obtained, and excess resin is removed from the IC chip 1 and the substrate 4.
  • the pressure P1 is 20 gf / bump or more, while the pressure P2 is 20 gf / bump in order to remove the hardening strain unevenly distributed in the resin before the bump deformation etc. If the value is less than the above, the reliability is further improved.
  • the reason is as follows. That is, as shown in FIG. 12C, the stress distribution of the thermosetting resin in the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b is large between the IC chip 1 and the substrate 4 during the pressure bonding. I'm sorry.
  • thermosetting adhesive in the anisotropic conductive film sheet 10 or thermosetting adhesive 6 b on the IC chip 1 or substrate 4 side The resin may peel off because it cannot withstand the stress.
  • the bonding strength between the IC chip 1 and the circuit board 4 becomes insufficient, and the joint becomes thin. It will open. Therefore, as shown in Fig. 13, by using a two-stage pressure profile of a higher pressure P1 and a lower pressure P2, a pressure lower than the pressure P1 when the thermosetting adhesive 6b is cured is used. It can be lowered to P2, and as shown in Fig.
  • the hardening strain unevenly distributed inside the resin at the pressure P2 is removed to reduce the stress on the IC chip 1 and the circuit board 4 (in other words, the stress After that, by increasing the pressure to the above P1, the pressure required for the deformation and adaptation of the bumps is obtained, and the excess resin is extruded from between the IC chip 1 and the substrate 4. Doing so improves reliability.
  • the “adhesive strength between the IC chip 1 and the circuit board 4” means a force that attaches the IC chip 1 to the circuit board 4. This is due to the adhesive force of the adhesive, the curing shrinkage force when the adhesive is cured, and the shrinkage force in the Z direction (for example, when the adhesive heated to 180 ° C returns to room temperature, it shrinks.
  • the IC 1 and the substrate 4 are joined by these three forces (contraction force at the time).
  • the average particle diameter of the inorganic filler 6f mixed with the insulating resin 6m is 3 / m or more.
  • the maximum average particle size of the inorganic filler 6 f is set to a size that does not exceed a gap size after bonding between the IC chip 1 and the substrate 4.
  • the inorganic filler 6f is blended with the insulating resin 6m and fine particles with an average particle size of less than 3 im are used as the inorganic filler 6f, the surface area of those particles as a whole becomes large. In some cases, moisture may be absorbed around the inorganic filler 6 mm, which is a fine particle having an average particle diameter of less than 3 ⁇ m, which is not preferable in connection between the IC chip 1 and the substrate 4.
  • an inorganic filler having a large average particle size (in other words, an average particle size) is inexpensive, and is therefore preferable in terms of cost.
  • the conventional method using ACF and Anisotropic Conductive Film (anisotropic conductive film) 598 in bonding the IC chip 1 and the substrate 4 uses the AC F 598 It is necessary to always sandwich the conductive particles 599 between the bump 3 and the substrate electrode 5, and at the same time, the conductive particles with a diameter of 3 to 5 im are crushed to a diameter of 1 to 3 // m to exhibit conductivity. There is. However, in each of the above embodiments of the present invention, it is not always necessary to sandwich the conductive particles 10a between the bumps 3 and the substrate electrode 5 even if the conductive particles 10a are present.
  • the inorganic filler 6 f Since the compression is performed by squeezing with the plate electrode 5, the inorganic filler 6 f along with the anisotropic conductive layer 10 between the bump 3 and the substrate electrode 4 comes out of the space between the bump 3 and the substrate electrode 4 during the compression. Based on the feature that the unnecessary inorganic filler 6 f is sandwiched between the substrate electrode 4 and the bump 3, the conductivity is hardly hindered, and the inorganic filler 6 f having a large average particle size of 3 / xm or more is used. Can be used.
  • the conductive particles 10a are not sandwiched between the bump 3 and the substrate electrode 5, and the conductive particles 10a having a diameter of 3 to 5 / im are crushed to a diameter of 1 to 3 ⁇ . Even if it does not exhibit conductivity, the bump 3 is pressed and crushed by the substrate electrode 5, and the bump 3 comes into direct electrical contact with the substrate electrode 5 to obtain electrical conductivity. Therefore, the reliability can be improved without being affected by the inorganic filler. That is, when the conductive particles 10a are sandwiched between the bumps 3 and the substrate electrode 5 in the direct bonding between the bump 3 and the substrate electrode 5, the conductive particles 10a This has the additional effect of reducing the connection resistance value between 5 and the bump 3 on the IC chip side.
  • FIGS. 25 and 26 are a schematic cross-sectional view of a bonded state manufactured by a method and an apparatus for mounting an electronic component, for example, an IC chip on a circuit board according to the ninth embodiment, and an anisotropic pattern used at that time.
  • FIG. 2 is an enlarged schematic cross-sectional view of a portion of a conductive film sheet 10.
  • the inorganic filler 6 f mixed with the insulating resin 6 m of the anisotropic conductive layer 10 comprises inorganic fillers 6 having a plurality of different average particle sizes.
  • f-1, 6 f — 2 Specific examples include an inorganic filler having an average particle size of 0.5 ⁇ and an inorganic filler having an average particle size of 2 to 4 ⁇ m.
  • the inorganic filler 6f having a plurality of different average particle diameters
  • the amount of inorganic filler 6 f mixed with 6 m of insulating resin can be increased, and moisture absorption around the inorganic filler The amount can be reduced, the moisture resistance can be improved, and the film can be easily formed (solidified). That is, weight.
  • the amount of the inorganic filler 6% added to the anisotropic conductive film sheet 10 as the sealing sheet or the anisotropic conductive film forming adhesive 6b is increased,
  • the coefficient of linear expansion of the conductive film sheet 10 or the adhesive 6b for forming an anisotropic conductive film can be reduced, the life can be prolonged, and the reliability can be improved.
  • a method and apparatus for mounting an electronic component for example, an IC chip, on a circuit board according to the tenth embodiment of the present invention, and an electronic component unit or module in which the Ic chip is mounted on the substrate by the mounting method
  • an electronic component for example, an IC chip
  • an electronic component unit or module in which the Ic chip is mounted on the substrate by the mounting method
  • one of the inorganic fillers 6f-1 and 6f-12 having a plurality of different average particle diameters is used.
  • the average particle size of the inorganic foiler 6 f — 1 is the same as the average particle size of the other inorganic boiler 6 f — 2 They are more than twice different. Specific examples include an inorganic filler having an average particle size of 0.5 / m and an inorganic filler having an average particle size of 2 to 4 ⁇ .
  • the average particle size of one inorganic filler 6 f — 1 is different from the average particle size of the other inorganic filler 6 f — 2 by more than twice the inorganic filler 6 f — 1 having a plurality of different average particle sizes.
  • the amount of inorganic filler 6 f mixed with 6 m of insulating resin can be increased more reliably, and film formation (solidification)
  • the amount of the inorganic filler 6 f added to the anisotropic conductive film sheet 10 or the adhesive 6 b for forming an anisotropic conductive film is increased, and the anisotropic conductive film sheet 10 is increased.
  • the coefficient of linear expansion of the adhesive 6b for forming an anisotropic conductive film can be further reduced, the life can be prolonged, and the reliability can be further improved.
  • the inorganic filler 6f to be mixed with the insulating resin 6m has at least a plurality of different average particle diameters.
  • the two types of inorganic fillers 6 f — 1 and 6 f — 2, and at least one of the two types of inorganic fillers 6 f — 1 have an average particle size of more than 3 / m.
  • the other inorganic filler 6f-2 of the at least two kinds of inorganic fillers preferably has an average particle size of 3 // m or less.
  • Specific examples include an inorganic filler having an average particle size of 0.5 ⁇ m and an inorganic filler having an average particle size of 2 to 4 / im.
  • the inorganic filler 6f to be mixed with the insulating resin 6m may include at least two types of inorganic fillers 6f-1 and 6f-12 having a plurality of different average particle sizes.
  • the one inorganic filler 6f-1 having a larger average particle diameter among the at least two types of inorganic fillers is made of the same material as the insulating resin 6m so as to exert a stress relaxing action. You can also. Specific examples include an inorganic filler having an average particle size of 0.5 ⁇ m and an inorganic filler having an average particle size of 2 to 4 / zm.
  • one of the inorganic fillers 6f-1 having a large average particle diameter is made of the same material as the insulating resin 6m, When a stress acts on the insulating resin 6 m, one of the inorganic fillers 6 f-1 having a large average particle diameter is integrated with the insulating resin 6 m, so that a stress relaxing action can be exerted.
  • the inorganic filler 6f to be mixed with the insulating resin 6m may include at least two kinds of inorganic fillers 6f-1 having a plurality of different average particle diameters.
  • one of the inorganic fillers 6 f-1 having a large average particle diameter is made of the same material as the insulating resin 6 m,
  • one of the inorganic boilers 6 f-11 having a large average particle diameter is softer than the epoxy resin which is the insulating resin 6 m.
  • the inorganic filler 6f-1 is compressed as shown in Fig. 27, and the tensile force, which is the reaction force against compression, is dispersed around it. By doing so, a stress relaxing action can be achieved.
  • the anisotropic conductive layer 10 The portion 700 or the layer 6 X force S in contact with the IC chip 1 or the substrate 4, the amount of the inorganic filler is smaller than that of the other portion 700 or the layer 6 y, or the inorganic filler 6 f It can be avoided. In this case, as shown in FIGS.
  • the inorganic filler gradually disappears without clearly distinguishing the part 700 contacting the IC chip 1 or the substrate 4 from the other part 700.
  • the amount may be changed, or may be clearly distinguished as shown in FIGS. 29A and B and FIGS. 30 and 31. That is, in FIGS. 29A and 29B and FIGS.
  • the anisotropic conductive layer 10 is located at a portion in contact with the IC chip 1 or the substrate 4 and the insulating resin 6 m
  • the inorganic filler 6f is added at the same weight percentage (wt%) to the entire anisotropic conductive layer, the inorganic filler 6f is placed near the IC chip side and / or the substrate side or in the vicinity of both opposing surfaces. In the middle part between the IC chip 1 and the substrate 4. As a result, there is a large amount of inorganic filler 6 near the opposing surface on the IC chip side and / or the substrate side, so that the adhesive force between the anisotropic conductive layer 10 and the IC chip 1 and / or the substrate 4 or both. May decrease.
  • the portion that contacts either the IC chip 1 or the substrate 4 The amount of the inorganic filler is smaller than that of the other part 700 or the layer 6y or the amount of the inorganic filler 6f is not mixed with the amount of the inorganic filler 6f. Since the amount is large, it is possible to prevent the adhesive strength from being reduced.
  • the anisotropic conductive layer 10 is formed on both the IC chip 1 and the substrate 4.
  • Each of the portions 700 that come into contact with each other may have a smaller amount of the inorganic filler than the other portions 700, or may not include the inorganic boiler 16f.
  • the part 700 contacting both the IC chip 1 and the substrate 4 and the other part 700 gradually become inorganic without being clearly distinguished.
  • the amount of filler may be changed, or may be clearly distinguished as shown in FIGS. 29C and 32A. That is, in FIG. 29C and FIG.
  • the anisotropic conductive layer 10 is provided on the opposite side of the first resin layer 6X from the second resin layer 6y to the first resin layer 6y.
  • the third resin layer 6 z composed of the insulating resin not containing the inorganic filler 6 f or containing the inorganic filler 6 f is less than X and has a multilayer structure, and the first resin layer 6 X and The third resin layer 6z may be in contact with the IC chip 1 and the substrate 4, respectively.
  • the portion 700 contacting the IC chip 1 and / or the substrate 4 or both has the inorganic boiler content of less than 20 wt% or the inorganic filler 6f.
  • the amount of the inorganic filler in the other portion 701 may be not less than 20 wt%.
  • the part 700 contacting the IC chip 1 or the substrate 4 or both and the other part 700 are gradually distinguished without being clearly distinguished.
  • the amount of the inorganic boiler may be changed, or be clearly distinguished as shown in Figure 29A, B, Figure 29C, Figure 30, Figure 31, and Figure 32A. You may.
  • the amount of the inorganic filler is less than 20 wt%, or
  • the second resin layer 6y may have an inorganic filler content of not less than 20% by weight while not mixing the mechanical filler 6f.
  • the second resin layer 6 y is 5 O wt% in the case of a ceramic substrate, and 2% in the case of a glass epoxy substrate. 0 wt%.
  • the thickness of the resin layer 6z or both is 15 / m, and the thickness of the second resin layer 6y is 40 ⁇
  • the thickness of the anisotropic conductive layer 10 is set to be larger than the gap size after the bonding between the IC chip 1 and the substrate 4, and the thickness of the IC chip 1 and the substrate 4 when the IC chip 1 and the substrate 4 are bonded. To ensure a perfect bond between them and to make the bond more secure.
  • the amount of the inorganic filler may be reversed from the modified examples shown in FIGS. 28C, 29C and 32A. That is, as shown in FIG. 28D, the anisotropic conductive layer 10 has an intermediate portion 720 of a portion 703 that is in contact with both the IC chip 1 and the substrate 4. The amount of the inorganic filler may be smaller than the portion 703 that comes into contact with both the IC chip 1 and the substrate 4, or the inorganic filler 6f may not be mixed. Also in this case, the part that contacts the IC chip 1 or the substrate 4 or both
  • the amount of the inorganic filler may be changed gradually without clearly distinguishing the intermediate part from the intermediate part 702, or as shown in Figs. 29D and 32B, May be distinguished. That is, as shown in FIG. 29D and FIG. 32B, the anisotropic conductive layer 10 is located at a portion in contact with the IC chip 1 and the substrate 4 and has the inorganic filler 6f.
  • the fourth resin layer 6 V composed of the mixed insulating resin 6 m and the intermediate portion between the IC chip 1 and the substrate 4 and the amount of the inorganic filler is smaller than that of the fourth resin layer 6 V Or a fifth resin layer 6w composed of an insulating resin 6m not included.
  • the intermediate portion 72 between the IC chip 1 and the substrate 4 or the fifth resin layer 6 w contacts the IC chip 1 and the substrate 4 respectively. Since the amount of the inorganic filler is smaller or not contained than the touching portion 703 or the fourth resin layer 6v, the modulus of elasticity is reduced, and a stress relaxing effect can be obtained. Also, as the insulating resin of the portion 703 that contacts the IC chip 1 and the substrate 4 or the insulating resin of the fourth resin layer 6 V, a resin having a high adhesion to the IC chip 1 and the substrate 4 is selected.
  • the inorganic filler 6 f should be as close as possible to the linear expansion coefficient of the IC chip 1.
  • the inorganic amount is set so as to be as close as possible to the linear expansion coefficient of the substrate 4.
  • the amount or material of the boiler 6 f can be selected.
  • the anisotropic conductive layer 10 extends from the portion P1 in contact with either the IC chip 1 or the substrate 4 to another portion P2. Toward this, the amount of the inorganic filler may be gradually or gradually reduced.
  • the anisotropic conductive layer 10 As shown by the solid lines in FIGS. 33C and D, the anisotropic conductive layer 10
  • the anisotropic conductive layer 10 is a portion that comes into contact with the IC chip 1 and the substrate 4 (the contact portion in the modification of FIG. 28D). From the part corresponding to the intermediate filler 703) to the intermediate part between the IC chip 1 and the substrate 4 (the part corresponding to the intermediate part 702 in the modified example of FIG. 28D). The amount can be reduced gradually. Further, as shown by a solid line in FIG. 33F, the anisotropic conductive layer 10 is formed in the vicinity of the IC chip 1, then in the vicinity of the substrate 4, and then in the vicinity of the IC chip 1. The amount of the inorganic filler may be reduced in the order of the portion and the intermediate portion between the portion near the substrate 4. Although FIG. 33F illustrates an example in which the amount of the inorganic filler gradually changes in the above order, the amount is not limited to this, and may be changed stepwise.
  • the amount of the inorganic filler in the intermediate portion between the IC chip 1 and the substrate 4 is larger than that in the portion in contact with the IC chip 1 and the substrate 4 respectively. Since the amount is small or not included, the elastic modulus is low, and a stress relaxation effect can be obtained. In addition, if a resin having a high adhesion to the IC chip 1 and the substrate 4 is selected and used as the insulating resin at the portion that comes into contact with the IC chip 1 and the substrate 4, the portion that comes into contact with the IC chip 1 is used.
  • the part of the inorganic filler 6 f in contact with the substrate 4 is to be as close as possible to the linear expansion coefficient of the substrate 4.
  • the amount of the inorganic filler is preferably in the range of 5 to 90 wt% in practical use. If it is less than 5 wt%, it is meaningless to mix the inorganic filler 6 f, while if it exceeds 90 wt%, the adhesive strength will be extremely reduced and it will be difficult to form a sheet. is there.
  • the IC chip 1 is thermocompression-bonded to the substrate 4 using the multi-layered structure film as the anisotropic conductive layer, the heat at the time of bonding softens and melts the insulating resin 6 m and mixes the above resin layers Therefore, in the end, there is no clear boundary between the resin layers, and the inorganic filler distribution is inclined as shown in FIG.
  • the anisotropic conductive layer having the portion or layer containing the inorganic filler 16 f or the anisotropic conductive layer in which the inorganic filler distribution is inclined may include the above-described portion.
  • a different insulating resin can be used depending on the resin layer.
  • the portion or resin layer that contacts the IC chip 1 uses an insulating resin that is used on the surface of the IC chip and improves the adhesion to the film material used, while the portion or the resin layer that contacts the substrate 4 uses It is also possible to use an insulating resin that improves the adhesion to the material on the substrate surface.
  • the inorganic filler 16f is not present at the bonding interface between the IC chip 1 or the substrate 4 and the anisotropic conductive layer 10 or the amount thereof is small. Less, the inherent adhesiveness of the insulating resin is exhibited, the amount of insulating resin with high adhesiveness at the bonding interface increases, and the adhesion strength between the IC chip 1 or the substrate 4 and the insulating resin 6 m is improved. As a result, the adhesion to the IC chip 1 or the substrate 4 is improved. As a result, the life in various reliability tests is improved, and the peel strength against bending is improved.
  • the inorganic filler 6f which does not contribute to the adhesion itself but has the effect of lowering the linear expansion coefficient, is uniformly dispersed in 6m of the insulating resin, the inorganic filler on the substrate 4 or IC chip surface 6 f Forced contact reduces the amount of adhesive that contributes to the bond, leading to a decrease in bondability.
  • peeling occurs between the IC chip 1 or the substrate 4 and the adhesive, moisture penetrates therefrom, causing corrosion of the electrodes of the IC chip 1 and the like. Further, as the peeling progresses from the peeled portion, the bonding between the IC chip 1 and the substrate 4 itself becomes defective, and the electrical connection becomes poor.
  • the portion 700 or the resin layer 6X having a small amount of the inorganic filler 6f is disposed on the IC chip side, or when the inorganic filler distribution is reduced on the IC chip side, the portion 700 or the resin The layer 6X can improve the adhesion to the passivation film made of silicon nitride / silicon oxide on the surface of the IC chip. It is also possible to appropriately select and use an insulating resin that improves the adhesion to the film material used on the IC chip surface. Also, by lowering the elastic modulus near the IC chip, stress concentration in the sealing sheet material, which is an example of the anisotropic conductive layer, is reduced. If the material used for the substrate 4 is hard (high elastic modulus) such as ceramics, such a structure will allow the elastic modulus and linear expansion coefficient of the sealing sheet material near the substrate to match. It is preferable.
  • the resin substrate or the flexible substrate FPC
  • sealing is an example of the substrate 4 and the anisotropic conductive layer. It can be used for the purpose of improving the adhesion strength to the sheet.
  • the surface layer on the IC chip side is made of a protective film formed of a polyimide film, the elasticity of the insulating resin is generally good.
  • the sealing sheet can be made harder on the Ic chip side and softer on the substrate side. Thereby, the generation of stress inside the sealing sheet is reduced, so that the reliability is improved.
  • the inorganic boiler 6 f with a small amount of 700 f or resin layers 6 X and 6 z is arranged on both sides of the IC chip side and the substrate side.
  • the above two cases, the IC chip side and the substrate side are compatible, and the adhesion on both the IC chip side and the substrate side can be improved, and the coefficient of linear expansion is reduced.
  • IC chip 1 And the substrate 4 can be connected with high reliability. Further, according to the material of the IC chip side surface and the material of the substrate, it is possible to select and use an insulating resin having better adhesion and resin coating property.
  • the matching with the substrate material can be improved by making the part or layer with a small amount of inorganic filler 6 f extremely thin. It is possible.
  • the first resin sheet is a resin sheet corresponding to the portion 701 or the second resin layer 6y where the above-mentioned inorganic filler 6 f is large, and in the latter case, the above-mentioned inorganic filler 6 f The resin sheet corresponding to the portion 700 or the first resin layer 6X where one 6f is small is obtained.
  • a third resin sheet is further formed on the second resin sheet, and the first resin sheet is formed.
  • the sheet and the third resin sheet correspond to the portion 700 or the first resin layer 6X where the inorganic filler 6f is small, the result is as shown in FIG. 28C or FIG. 32A.
  • the first resin sheet 673 and the second resin sheet 674 are previously formed on a base film 672 called a separator. May be formed in this order (FIGS. 34 and 35 only show this case), or conversely, or a third resin sheet may also be attached.
  • a plurality of resin sheets 673 and 674 are heated by a pair of upper and lower heatable rollers 670 and 270 as necessary. And while pasting Good. Then, by cutting the formed resin sheet body 671 into predetermined dimensions, the above-described anisotropic shape shown in FIG. 28A-C, FIG. 29A-C, and FIG. The conductive film sheet 10 is obtained.
  • epoxy and an inorganic filler dissolved in a solvent are combined with a separator by a doctor blade method or the like. It is applied on a base film called. The solvent is dried to produce an anisotropic conductive film sheet.
  • the concentration of the inorganic filler 6f is low or the liquid insulating resin not containing the inorganic filler 6f is applied as the first layer on the base film, and in some cases, the applied The first layer is dried. If it does not dry, the inorganic filler 6 f slightly mixes with the inorganic filler 6 f in the first layer and the inorganic filler distribution is inclined as shown in FIG. 33.
  • a liquid insulating resin in which the inorganic filler 6f is mixed more than the first layer is applied on the first layer formed by application to form a second layer.
  • an anisotropic conductive film sheet having a two-layer structure in which the first layer and the second layer are formed on the base film can be formed.
  • the anisotropic conductive film sheet 10 as shown in FIGS. 28A, 29A and 30 is obtained.
  • the reverse process is performed, that is, after the second layer is formed on the base film, the first layer is formed on the second layer.
  • a two-layer anisotropic conductive film sheet can be formed.
  • the anisotropic conductive film sheet 10 as shown in FIGS. 28B, 29B and 31 is obtained.
  • the insulating resin 6m is applied as a first layer and dried (may be omitted).
  • an insulating resin containing more inorganic boiler 3f mixed than in the first layer is applied, and then applied as a second layer and dried (sometimes omitted).
  • the first, second and third layers are formed on the base film.
  • a resin of an optimal material for an electronic component is selected.
  • the resin of the most suitable material for the substrate can be selected and disposed on the substrate side, and the degree of freedom in selecting the resin can be increased.
  • the method of manufacturing the anisotropic conductive film sheet although there is not much freedom in selection as described above, it is necessary to manufacture a large number of the anisotropic conductive film sheets 10 in a lump. As a result, the manufacturing efficiency is high and the cost is low, and one attaching device is sufficient.
  • the sealing step can be eliminated, and the productivity can be greatly improved.
  • a sealing sheet of a solid or semi-solid insulating resin or the like for example, an epoxy resin having a large molecular weight can be used, and a short time of about 10 to 20 seconds can be used. Joining can be performed in a short time, the joining time can be shortened, and the productivity can be further improved.
  • the following effects can be obtained (1) Bump formation In the method of forming bumps by plating (conventional example 3), it is necessary to perform a dedicated bump forming process with the semiconductor device, and the bumps can be formed only with a limited method.
  • a general-purpose wire bonding IC chip can be used by the wire bonding apparatus, and the IC chip can be easily obtained.
  • the reason that a general-purpose IC chip for wire bonding can be used is that, in the case of wire bonding, a bump is formed on a normal IC pad on which an A1 pad is formed by using a wire bonding apparatus or a bump bonding apparatus. Can be formed.
  • the method of forming the bump by the plating (conventional example 3)
  • the resist is applied. Apply by spin coating, expose and drill holes only in bump formation area.
  • bump leveling for stabilizing the transfer amount of the adhesive in the unstable transfer process such as the transfer of the conductive adhesive is not required.
  • No leveling device is required. The reason for this is that it is not necessary to level only the bumps in advance because the bumps are pressed and crushed on the electrodes of the substrate.
  • a gold wire 96a is formed by electric sparking of a gold wire as in the case of wire bonding.
  • a ball 96 a having a diameter ⁇ d—Bump indicated by 95 a is formed, and this is formed by a umbrella indicated by 93 a of a capillary 1 93 having a cham fur angle ⁇ c of 100 ° or less.
  • the diameter ⁇ D is the diameter of the gold ball 96a, d—bump, which is 12 to 3/4, and there is no flat part in the part of the capillary 1993 that comes in contact with the gold benole 96a.
  • a bump 103 is formed on the electrode 2 of the IC chip 1 by ultrasonic and thermocompression bonding using a capillary 193 having an end shape. By using the capillary 193 having the above shape, a bump 103 having a substantially conical tip as shown in FIG. 10B can be formed on the electrode 2 of the IC chip 1. Even when the bump 103 formed by the above method is mounted on the electrode 5 of the circuit board 4 with a displacement of the dimension Z as shown in FIG.
  • the connection resistance depends on the number of conductive particles existing between the bump and the electrode of the circuit board.
  • the IC chip side electrode and the substrate side There is no need to sandwich conductive particles between the electrodes for electrical conduction with the electrodes, and the bumps 3 are not leveled in the leveling process as an independent process without the bumps 3 being leveled.
  • the bumps 3 and the electrodes 5 can be joined directly by pressing with a higher load (for example, a pressing force of 20 gf or more per bump 3) than the conventional examples 1 and 2, so that the number of intervening particles can be reduced.
  • the connection resistance value is stable, and the connection resistance value can be obtained stably.
  • the bump height at the time of bonding with the substrate electrode is adjusted to be constant, but in the above embodiments of the present invention, the crushing of the bump 3 is applied to the electrode 2 or 5. Can be done at the same time as independent levelling Not only is the bonding process unnecessary, but also it is possible to join while deforming and correcting warpage and undulation of the circuit board 4 at the time of joining. By curing and deforming the conductive paste at the time of joining, the leveling of the bumps 3, 103 is not required at all. Strong against undulation.
  • the circuit board 4 is bonded while deforming and correcting the warpage of the circuit board 4 at the time of bonding.
  • a substrate having warpage or waviness and poor flatness for example, A resin substrate, a flexible substrate, a multilayer ceramic substrate, or the like can be used, and a more inexpensive and versatile IC chip bonding method can be provided.
  • the volume of the thermosetting resin 6 m between the IC chip 1 and the circuit board 4 is made larger than the volume of the space between the IC chip 1 and the circuit board 4, It flows out so as to protrude, and a sealing effect can be achieved. Therefore, there is no need to apply a sealing resin (underfill coat) under the IC chip after bonding the IC chip and the circuit board with the conductive adhesive required in the conventional example 1, thereby shortening the process. it can.
  • the elastic modulus and the thermal expansion coefficient of the thermosetting resin can be controlled to be optimal for the substrate 4. it can.
  • an inorganic filler enters between the bumps and the circuit board, lowering the bonding reliability.
  • stud bumps forming method applying wire bonding
  • the present invention it is possible to provide a method and an apparatus for bonding an electronic component, for example, an IC chip and a circuit board, at a lower cost and with higher productivity than the conventional bonding method.
  • the leveled stud bumps 300 and 30 shown in FIGS. 37A and 37B respectively in addition to the bump 3 shown in FIG. 1 without leveling, the leveled stud bumps 300 and 30 shown in FIGS. 37A and 37B respectively. It can also be applied to bonding between the IC chip 1 having 1 and the substrate 4. In this case, a leveling step is required, but other effects such as no need for a sealing step can be obtained.
  • bumps formed by plating or printing and having substantially the same appearance as those in FIGS. 37A and 37B can be used.
  • bumps are formed by attaching titanium, nickel or gold in this order on the IC chip electrodes, or a paste of a mixture of aluminum, nickel, etc. and synthetic resin is printed on the IC chip electrodes and dried or cured.
  • a polymer bump can also be formed.
  • the amount of deformation of the bumps is small, so that an inorganic boiler may be sandwiched between the bumps and the substrate electrodes, and The electrical connection between the substrate electrode and the substrate electrode may become unstable, but the conductive particles 10a will also be interposed between the bump and the substrate electrode. Conduction between the electrodes can be ensured.
  • a dedicated bump formation process is performed. It must be performed by a semiconductor manufacturer, and bumps can only be formed by a limited number of manufacturers.
  • an IC chip for general-purpose wire bonding can be used as an example of an electronic component by the wire bonding apparatus, and the IC chip can be easily obtained.
  • bump leveling for stabilizing the transfer amount of the adhesive in the unstable transfer process such as the transfer of the conductive adhesive is not required, and the leveling for such a leveling process is not required. No equipment is required.
  • the outer diameter of the bump is substantially conical even when the bump is mounted on an electrode of a circuit board.
  • part of the bumps can always contact the electrodes on the substrate.
  • a part of the so-called pedestal of the bump makes contact, but only a partial contact results in an unstable joint.
  • the joint is open. In the present invention, such unstable bonding is eliminated, and a bonding with high production yield and high reliability can be provided.
  • the connection resistance depends on the number of conductive particles existing between the bump and the electrode of the circuit board.
  • the connection resistance between the electronic component side electrode and the board side electrode is changed. There is no need to sandwich conductive particles between the two electrodes for electrical conduction between the two electrodes, and in the leveling process as an independent process, the bumps are not leveled to the electrodes on the circuit board as compared to conventional examples 1 and 2. Since the bump and the electrode can be directly bonded by pressing with a strong load (for example, a pressing force of 20 gf or more per bump), the connection resistance value does not depend on the number of intervening particles and is stable. As a result, a connection resistance value is obtained.
  • the conductive particles are sandwiched between the bump and the substrate electrode in the direct bonding between the bump and the substrate electrode, the conductive particles are formed between the electrode on the substrate side and the bump on the electronic component side. This has the additional effect of reducing the connection resistance of the device.
  • the bump height at the time of bonding with the substrate electrode is kept constant.
  • the bumps can be crushed at the same time as the bonding to the electrodes, so not only an independent leveling step is not required, but also the warping and undulation of the circuit board during the bonding. It is possible to join while deforming and correcting it, or by hardening the conductive paste attached to the bump and deforming the conductive paste at the time of joining, so that leveling of the bump is not required at all. Therefore, it is strong against warpage and undulation because it joins while deforming and correcting the warpage of the circuit board at the time of joining.
  • the resin flows out of this space and the sealing effect is obtained. Can play. Therefore, there is no need to apply a sealing resin (underfill coat) under the IC chip after bonding the IC chip and the circuit board with the conductive adhesive required in Conventional Example 1, thereby shortening the process. .
  • the inorganic filler to the insulating resin in an amount of about 5 to 90 wt%, it is possible to control the elastic modulus and the coefficient of thermal expansion of the insulating resin to be optimal for the substrate.
  • an inorganic filler enters between the bump and the circuit board, and the bonding reliability is reduced.
  • a stud bump (a forming method using wire bonding) is used as in the present invention
  • the inorganic filler can be removed by the sharp bumps that have penetrated into the insulating resin at the beginning of joining. , Insulating resin, van By extruding the bumps outward, the inorganic and resin can be pushed out from between the bumps and the electrodes during the deformation of the bumps to prevent the presence of unnecessary inclusions. Reliability can be improved.
  • one of the inorganic fillers having a large average particle size is made of the same material as the above-mentioned insulating resin, it is possible to exert a stress relaxing action.
  • the filler is softer than the epoxy resin, which is the insulating resin, and can also exert a stress relaxing action by compressing the one inorganic filler.
  • the inorganic filler is not present at the bonding interface between the electronic component or the substrate and the anisotropic conductive layer, or if the amount thereof is small, the inherent adhesiveness of the insulating resin is exhibited, and the adhesiveness at the bonding interface is improved.
  • the amount of high insulating resin increases, and the adhesion strength between the electronic component or the substrate and the insulating resin can be improved.
  • the adhesion to the substrate is improved. As a result, the life in various reliability tests is improved, and the peel strength against bending is improved.
  • the part or layer that comes into contact with the electronic component it is used on the surface of the electronic component. While an insulating resin that improves adhesion to the film material is used, an insulating resin that improves adhesion to the material on the surface of the substrate is used in the portion or layer that contacts the substrate. If this is the case, the adhesion can be further improved.
  • the electronic component can be manufactured without the need for a sealing resin step of pouring between the electronic component and the board or a bump leveling step of making the height of the bumps uniform. It is possible to provide a method and an apparatus for mounting an electronic component on a circuit board which is bonded to the board with high productivity and high reliability.
  • FIG. 38A A method of mounting an IC chip on a circuit board and a mounting apparatus thereof will be described with reference to FIGS. 38A to 51.
  • FIG. 38A A method of mounting an IC chip on a circuit board and a mounting apparatus thereof will be described with reference to FIGS. 38A to 51.
  • a method of mounting an IC chip on a circuit board according to the sixteenth embodiment of the present invention will be described with reference to FIGS. 38A to 41C.
  • Fig. 38 In an IC chip 1 which is an example of an electronic component of 8A, bumps (protruding electrodes) 3 are formed on the A1 pad electrode 2 of the IC chip 1 by an operation shown in Figs. You. That is, in FIG. 4 OA, a ball 96 is formed at the lower end of a wire 95 protruding from the capillary 93 serving as a holder, and in FIG. 40B, a capillary 93 holding the wire 95 is lowered, and the ball 9 is lowered.
  • a metal wire for example, a gold wire (gold wire) 9 5 (for example, tin, aluminum, copper, or a trace element
  • gold wire for example, tin, aluminum, copper, or a trace element
  • alloy wires that contain In this example, a gold wire is described as a typical example.
  • FIG. 38B shows a state in which the bumps 3 are formed on the respective electrodes 2 of the IC chip 1 in this manner.
  • thermosetting resin sheet 6 as an example of a semi-solid insulating resin layer, for example, a thermosetting resin sheet 6 is disposed, and for example, a bonding tool 7 heated to 80 to 120 ° C., for example, 5 to 10 At a pressure of about kgf / cm2, a thermosetting resin sheet 6 is adhered on the electrode 5 of the substrate 4 on the stage 109.
  • the separator 6 a detachably disposed on the tool 7 side of the solid or semi-solid thermosetting resin sheet 6 containing the inorganic filler 6 f is peeled off, thereby completing the preparation process of the substrate 4. .
  • the separator 6 a is for preventing the solid or semi-solid thermosetting resin sheet 6 in which the inorganic filler 6 f is mixed into the tool 7 from sticking.
  • the thermosetting resin sheet 6 is made of inorganic filler such as ceramics such as spherical or crushed silica or alumina.
  • f is dispersed and mixed in an insulating resin (306 m), which is flattened by a doctor blade method or the like to vaporize the solvent component and solidify, and can withstand the high temperature in the subsequent reflow process It is preferable to have a certain degree of heat resistance (for example, heat resistance enough to withstand 240 ° C. for 10 seconds).
  • the insulating resin is, for example, an insulating thermosetting resin (for example, an epoxy resin, a fuanol resin, a polyimide, etc.), or an insulating thermoplastic resin (for example, Poniphenylene Sulfide (PPS), polycarbonate) , Modified polyphenylene oxide (PPO), etc., or a mixture of an insulating thermosetting resin and an insulating thermoplastic resin can be used.
  • an insulating thermosetting resin for example, an epoxy resin, a fuanol resin, a polyimide, etc.
  • an insulating thermoplastic resin for example, Poniphenylene Sulfide (PPS), polycarbonate
  • PPO Modified polyphenylene oxide
  • a mixture of an insulating thermosetting resin and an insulating thermoplastic resin can be used.
  • representative examples of the insulating thermosetting resin include: Continue explanation.
  • the glass transition point of the thermosetting resin of 300 m is generally about 120 to 200 ° C.
  • thermosetting resin When only a thermoplastic resin is used, it is first heated and then softened, then stopped by heating and cured by natural cooling, while the thermoplastic resin is used as an insulating thermosetting resin. Use a mixture of In this case, since the thermosetting resin functions more dominantly, the resin is cured by heating as in the case of the thermosetting resin alone.
  • the heated joining tool 8 at the tip of the component holding member 601 While adsorbing and holding the IC chip 1 having the bumps 3 formed on the electrodes 2 in the process from the tray 602, the IC chip 1 is placed on the substrate 4 prepared in the previous step and placed on the stage 9.
  • the electrode 2 of the IC chip 1 so as to be positioned on the corresponding electrode 5 of the substrate 4
  • the IC chip 1 is pressed against the substrate 4 by the heated bonding tool 8.
  • This positioning uses a known position recognition operation. For example, as shown in FIG.
  • the position recognition mark 605 or the lead or land pattern formed on the board 4 is recognized by the board recognition camera 604 of the electronic component mounting apparatus 600. Based on the image 606 obtained by the camera 604 as shown in Fig. 56D, the XY coordinate position in the orthogonal XY direction on the stage 9 of the substrate 4 and the rotation position of the XY coordinate with respect to the origin are And the position of the board 4 is recognized. On the other hand, as shown in FIG.56A, the position recognition mark 608 or the circuit pattern of the IC chip 1 sucked and held by the joining tool 8 is recognized by the position recognition camera 603 for the IC chip. As shown in FIG.
  • the joining tool 8 or the stage 9 is moved so that the electrode 2 of the IC chip 1 is positioned on the corresponding electrode 5 of the substrate 4. After the alignment, the IC chip 1 is pressed against the substrate 4 by the heated joining tool 8.
  • the bump 3 is pressed while its head 3a is deformed on the electrode 5 of the substrate 4 as shown in FIGS. 41A to 41B.
  • the inorganic filler 6f in the thermosetting resin 300m entered the thermosetting resin 310m at the beginning of joining.
  • the pointed bump 3 is pushed outward from the bump 3.
  • the inorganic filler 16 f does not enter between the bump 3 and the substrate electrode 5, thereby exhibiting the effect of reducing the connection resistance value.
  • the inorganic filler 6 f slightly enters between the bump 3 and the substrate electrode 5, there is no problem at all because the bump 3 and the substrate electrode 5 are in direct contact.
  • Fig. 52 shows a graph of the relationship between the resistance value and the load in the case of a bump having an outer diameter of 80 ⁇ m.
  • the resistance value of less than 20 (per gf Z bump) is 10 ⁇ ⁇ ⁇ bump. It is shown that the resistance value is preferably larger than 20 (gf / per bump) because the resistance value becomes too large when the resistance value becomes larger and there is a practical problem.
  • FIG. 53 is a graph showing a high reliability area based on the relationship between the minimum load and the bump having an outer diameter of 80 / im and 40 ⁇ m. From this, it is preferable that the minimum load is at least 25 (per gf bump) for an outer diameter of 40 / m or more, and the minimum load is 20 (for a bump having an outer diameter of less than 40 / m). gf / per bump) It is presumed that the reliability is higher if it is above. In the future, if the outer diameter of the bump is reduced to less than 40 / m as the pitch of the lead becomes narrower, the load will tend to decrease in proportion to the square of the bump according to the projected area of the bump.
  • the minimum load applied to the bump 3 via the IC chip 1 be at least 20 (gf / per bump).
  • the upper limit of the load applied to the bump 3 via the IC chip 1 is set to such a degree that the chip 1, the bump 3, the circuit board 4 and the like are not damaged. In some cases, the maximum load can exceed 150 (per gf Z bump).
  • reference numeral 6 s denotes a resin obtained by melting the thermosetting resin 106 m of the thermosetting resin sheet 6 that has been melted by the heat of the joining tool 8 and then thermosetting.
  • Heat with built-in heater 8a such as ceramic heater or pulse heater.
  • the bonding tool 8 is used to move the IC chip 1 on which the bumps 3 are formed on the electrodes 2 in the preceding step to the substrate 4 corresponding to the electrodes 2 of the IC chip 1 with respect to the substrate 4 prepared in the preceding step.
  • the joining may be performed by a joining apparatus, for example, the aligning and pressing joining apparatus of FIG. 38E.
  • the alignment process described above is performed in accordance with FIG.
  • FIG. 42C in order to improve the productivity, two joining devices 8 are shown, so that two portions of one circuit board 4 can be pressed and joined at the same time.
  • the circuit board 4 is made of a ceramic multilayer board, FPC, glass cloth laminated epoxy board (glass epoxy board), glass cloth laminated polyimide resin board, and aramid non-woven epoxy board (for example, a registered trademark “ALIVH” manufactured by Matsushita Electric Industrial Co., Ltd.) A resin multi-layer board sold as such) is used. These substrates 4 are warped or undulated due to heat history, cutting, or processing, and are not necessarily perfect planes. Therefore, as shown in FIG. 42A and FIG. 42B, for example, the joining tool 8 and the stage 9 are controlled in parallelism so that the parallelism is adjusted to about 10 im or less.
  • IC chip 1 is warped with the center of the active surface being concave, but when this is pressed with a strong load of 20 gf or more per bump at the time of bonding, both substrate 4 and IC chip 1 are pressed. Warp and swell can be corrected. This warpage of the IC chip 1 is caused when the IC chip 1 is formed.
  • the amount of deformation of the bump is about 10 to 25 // m, and the deformation of bump 3 Adapting 3 will be acceptable.
  • thermosetting resin sheet 6 In a state where the warpage of the circuit board 4 is corrected in this way, for example, heat of 140 to 230 ° C. is applied to the thermosetting resin sheet 6 between the IC chip 1 and the circuit board 4 for, for example, several seconds to 20 seconds.
  • the thermosetting resin sheet 6 is applied to cure the thermosetting resin sheet 6.
  • the thermosetting resin 30 m constituting the thermosetting resin sheet 6 flows and the IC chip
  • thermosetting resin 300 m the volume of the thermosetting resin 300 m larger than the volume of the space between the IC chip 1 and the circuit board 4, the resin flows out of this space to achieve a sealing effect. . Thereafter, when the heated tool 8 rises, the heating source disappears, so that the temperatures of the IC chip 1 and the thermosetting resin sheet 6 rapidly decrease, and the thermosetting resin sheet 6 loses fluidity, As shown in FIGS. 38F and 41C, the IC chip 1 is fixed on the circuit board 4 by the cured thermosetting resin 6 s. If the circuit board 4 is heated by the heater 9a of the stage 9 or the like, the temperature of the joining tool 8 can be set lower.
  • thermosetting resin screen according to the sixteenth embodiment is used.
  • the mixing ratio of the inorganic filler 6 f to be mixed with the above 6 is more preferably 5 to 90 wt% of the above-mentioned insulating thermosetting resin, for example, the insulating thermosetting epoxy resin 310 m in a range of 106 m. It is. If it is less than 5 wt%, there is no point in mixing the inorganic filler 6 f, whereas if it exceeds 90 wt%, the adhesive strength is extremely reduced and it is not preferable because it becomes difficult to form a sheet.
  • 20 to 40 wt% is preferable for resin substrates, 40 to 70 wt% for ceramic substrates, and sheet sealing is possible even for glass epoxy substrates at about 20 wt%.
  • the coefficient of linear expansion of the agent can be considerably reduced, which is effective for a resin substrate.
  • volume% wt. /.
  • epoxy resin or a ratio of specific gravity of about 2 silica to 1 epoxy resin.
  • the mixing ratio of the inorganic filler 6 f is determined based on the manufacturing conditions when the thermosetting resin is formed into a sheet of 106 m, the elastic modulus of the substrate 4, and finally, the reliability test result. Is done.
  • the elastic modulus of the thermosetting resin 300 m of the thermosetting resin sheet 6 can be increased.
  • the reliability of bonding between the IC chip 1 and the substrate 4 can be improved by lowering the coefficient of thermal expansion.
  • the mixing ratio of the inorganic filler 6 f is determined according to the material of the substrate 4 so as to optimize the material constant of the thermosetting resin material having a thickness of 30 m, that is, the elastic modulus and the coefficient of linear expansion. be able to.
  • the mixing ratio of the inorganic filler increases to 16 f, the elastic modulus increases, but the coefficient of linear expansion tends to decrease.
  • thermosetting resin sheet 6 which is not liquid but solid is used, it is easy to handle, and since there is no liquid component, it can be formed of a polymer and has a glass transition point. There is an advantage when it is easy to form a high-quality one.
  • thermosetting resin sheet 6 or the thermosetting resin sheet 6 as an example of the insulating resin layer is used.
  • the present invention is not limited to this, and as shown in FIG. 51A or FIG. After being formed on the side, it may be bonded to the substrate 4.
  • thermosetting resin sheet 6 together with the separator 6 a which is detachably disposed on the circuit board side of the thermosetting resin sheet 6, together with the stage 201
  • the IC chip 1 held by the holding member 200 such as a suction nozzle is pressed against the elastic body 1 17 such as rubber, and the thermosetting resin sheet 6 adheres to the IC chip 1 along the shape of the bump 3. You may make it attach.
  • FIG. 43A to FIG. 43C and FIG. 44A to FIG. This will be described with reference to FIG.
  • thermosetting resin sheet 6 instead of attaching the thermosetting resin sheet 6 to the substrate 4 in the sixteenth embodiment, as shown in FIG. 43A and FIGS.
  • a liquid thermosetting adhesive 303 b as an example of a layer is applied to the circuit board 4 by dispense 502 or the like, or printed or transferred, and then in a semi-solid state, so-called B stage Condition, solidified up to. After that, the IC chip 1 is mounted on the substrate 4 as in the first or seventeenth embodiment.
  • thermosetting adhesive 303 b is applied onto the circuit board 4 and the discharge amount is controlled by air pressure as shown in FIG. Apply, print, or transfer with a dispense 502 that can move in two directions perpendicular to each other.
  • the tool 78 with a built-in heater 78a applies heat and pressure to solidify it while applying heat and pressure to a semi-solid state, so-called B-stage state, as shown in Fig. 43C. .
  • the liquid thermosetting adhesive 303 b when the viscosity of the liquid thermosetting adhesive 303 b is low, the liquid thermosetting adhesive is placed at a predetermined position on the substrate 4 with a dispenser 502 as shown in FIG. 44A. After the application of 300 b, the thermosetting adhesive 303 b spreads naturally on the substrate due to its low viscosity, and the state shown in FIG. 44B is obtained. Thereafter, as shown in FIG. 44C, the substrate 4 is put into the furnace 503 by a transfer device 505 such as a conveyor, and the applied insulating material is heated by the heater 504 of the furnace 503. By curing the liquid thermosetting adhesive 303 b of the conductive resin, it becomes semi-solid, that is, solidifies to the so-called B-stage state.
  • thermosetting adhesive 300 b when the viscosity of the liquid thermosetting adhesive 300 b is high, as shown in FIG. 44D, the liquid thermosetting adhesive is placed at a predetermined position on the substrate 4 by the dispenser 502. After the application of 106 b, the thermosetting adhesive 300 b does not spread naturally on the substrate due to its high viscosity. Therefore, as shown in Figs. Extend it. Then, as shown in Fig. 44 (C), a conveyor-like transport device The substrate 4 is put into the furnace 503 by 505, and the liquid thermosetting adhesive 300b of the applied insulating resin is cured by the heater 504 of the furnace 503. By doing so, it solidifies to a semi-solid state, that is, a so-called B-stage state.
  • thermosetting adhesive 303 b When the thermosetting adhesive 303 b is made into a semi-solid as described above, although there is a difference depending on the properties of the thermosetting resin in the thermosetting adhesive 303 b, the glass transition of the thermosetting resin is made. Press at 80-130 ° C, which is 30-80% of the point. Usually, it is performed at a temperature of about 30% of the glass transition point of the thermosetting resin.
  • the reason for setting the glass transition point of the thermosetting resin to 30 to 80% is that the heating temperature and the reaction rate of the resin sheet in Fig. 54 show the range of 80 to 130 ° C. If it is within, it is still possible to leave a sufficient range for further reaction in the subsequent steps. In other words, 8 0-1 3
  • the time-dependent force can be suppressed to about 10 to 50%, which is a problem in bonding during IC chip bonding in the subsequent process Does not occur. That is, a predetermined amount of pressure can be secured when pressing the IC chip during crimping, and the problem that the chip cannot be completely pressed hardly occurs. In addition, it may be semi-solidified by suppressing the reaction and evaporating only the solvent component.
  • thermosetting adhesive 303 b After mounting the plurality of IC chips 1 on the substrate 4 after the thermosetting adhesive 303 b is semi-solidified as described above, a plurality of IC chips 1 on the substrate 4 are mounted.
  • the semi-solidification step of the thermosetting adhesive 303 b is performed in advance as a pre-setup step at the point of the above, and the substrate 4 thus pre-prepared is supplied, and a plurality of By joining the IC chip 1 to the above-mentioned plurality of locations, the productivity is increased.
  • the thermosetting adhesive 303 b basically the same steps as those using the thermosetting resin sheet 6 of the first or seventeenth embodiment described above are used. Perform the process.
  • the liquid thermosetting adhesive 303 b can be used in the same manner as the thermosetting resin sheet 6 .Since it is a solid, it is easy to handle and there is no liquid component. since it is possible to form a polymer, in case of using a thermosetting adhesive 3 0 6 b with some c flowable Thus high benefits when was the easy form what glass transition point, Solid Compared with the case where the thermosetting resin sheet 6 is used, it also has an advantage that it can be applied, printed, or transferred to an arbitrary position on the substrate 4 in an arbitrary size. (19th embodiment)
  • the semiconductor device will be described with reference to FIGS.
  • the difference between the ninth embodiment and the sixteenth embodiment is that when bonding the IC chip 1 to the substrate 4, ultrasonic waves are applied in addition to the load, so that the bump 3 is not leveled, and Accordingly, pressing is performed with a load of 20 gf or less so as to prevent short-circuiting with the adjacent bump or electrode due to the fall of the neck (whisker) at the tip of the bump 3 caused by the shredding during the bump formation.
  • the IC chip 1 After trimming the tip of the bump, the IC chip 1 is aligned with the IC chip 1, the IC chip 1 is mounted on the substrate 4, and the metal bump 3 is thermocompressed with the metal on the electrode surface of the substrate side together with the ultrasonic wave.
  • the state in which the IC chip 1 is bonded to the substrate 4 is the same as in FIGS. 39 and 43 in the previous embodiment.
  • the solid thermosetting resin sheet 6 or the liquid thermosetting adhesive 300 b prepared by mixing the inorganic filler 6 f with the insulating thermosetting resin 300 m was used as described above.
  • the semi-solidified material is attached to the substrate 4 or a thermosetting adhesive containing a thermosetting resin 300 b is applied to the substrate 4 to be semi-solidified.
  • a ball 96 is formed at the tip of the gold wire 95 by an operation such as 40 F by electric spark, and the bump 3 formed by ultrasonic thermocompression bonding of the ball 96 to the substrate electrode 5 by a capillary 93 is Without leveling, align IC chip 1 and mount IC chip 1 on substrate 4.
  • the “semi-solidified liquid thermosetting adhesive 300 b as described above” refers to the liquid thermosetting adhesive 3 described in the eighteenth embodiment. It is a half-solidified version of 06b, which is almost the same as the B-staged version. By using this, a material that is less expensive than sheet sealing material or ACF (anisotropic conductive film) can be used. At this time, In the ultrasonic wave applying device 62 shown in FIG.
  • the joining tool 628 preheated by the built-in heater 62 causes the air from the upper surface of the IC chip 1 adsorbed to the joining tool 628.
  • the neck portion of the gold bump 3 is made to act by the load by the cylinder 6 25 and the ultrasonic wave generated by the ultrasonic wave generating element 6 23 such as a piezo element and applied through the ultrasonic horn 6 24.
  • the metal bumps 3 are bonded to the gold plating on the substrate side while trimming the tips so as to prevent falling.
  • the IC chip 1 is pressed against the circuit board 4 with a pressing force of 20 gf or more per bump while heating from the upper surface of the IC chip 1 or from the substrate side to correct the warpage of the substrate 4.
  • the bumps 3 are squeezed while the thermosetting resin sheet 6 or the thermosetting adhesive 303 b interposed between the IC chip 1 and the circuit board 4 is cured by the heat to form the IC chip 1 And the circuit board 4 are joined to electrically connect the electrodes 2 and 5 to each other.
  • a pressing force of 20 gf or more is required per bump.
  • the bumps are pressed with a certain load, and ultrasonic waves are applied to the bumps to generate frictional heat and join the metals. Therefore, also in this case, a constant load enough to press the bump, that is, a pressing force of 20 gf or more per bump is required.
  • An example of the applied pressure is 50 gf or more per bump.
  • the metal bumps of the metal bumps 3 and the substrate 4 are metal-spread-bonded, it is necessary to increase the strength at the bumps or to further reduce the connection resistance. It is suitable in such a case.
  • FIGS. 45A to 45C and FIGS. 46A to 46C The 20th embodiment is different from the 16th embodiment in that a sealing step can be omitted.
  • the protruding electrodes (bumps) 3 are formed on the electrodes 2 on the IC chip 1, and the circuit board 4 is shown in FIGS. 45B, 45C, 46A and 58.
  • a rectangular sheet-like thermosetting resin sheet 6 or a thermosetting adhesive 3 having a shape dimension smaller than the substantially rectangular outer dimension OL connecting the inner edges of the plurality of electrodes 2 of the IC chip 1 0 6 b is attached or applied to the center of the circuit board 4 where the electrodes 5 are connected.
  • the thickness of the sheet-like thermosetting resin sheet 6 or the thermosetting adhesive 303 b is set so that the volume thereof is larger than the gap between the IC chip 1 and the substrate 4.
  • a rectangular sheet-like thermosetting resin sheet 656 which is unwound from the unwinding roll 644 and wound on the winding roll 643 by the attaching device 6400 in Fig. 58 is also used. , Where the cut 6 5 7 is pre-inserted,
  • the outer shape of a substantially rectangular shape connecting the inner edges of the plurality of electrodes 2 of the IC chip 1 is cut to a shape smaller than ⁇ L.
  • the cut rectangular sheet-shaped thermosetting resin sheet 6 is sucked and held by a bonding head 642 previously heated by a built-in heater 646 to connect the electrodes 5 of the circuit board 4 to each other. It is pasted on the center part.
  • the bump 3 and the electrode 5 of the circuit board 4 are aligned, and FIG.
  • the IC chip 1 is pressed against the circuit board 4 by the joining tool 8 heated by the heater 8a, and the warpage of the board 4 is corrected simultaneously while the IC chip 1 and the IC chip 1 are corrected.
  • the thermosetting resin sheet 6 or the thermosetting adhesive 303 b interposed between the circuit boards 4 is cured.
  • the thermosetting resin sheet 6 or the thermosetting adhesive 303 b softens as described above due to the heat applied from the bonding tool 8 via the IC chip 1, and as shown in FIG. It is pressurized from the affixed or applied position and flows outward.
  • thermosetting resin sheet 6 or the thermosetting adhesive 303 b which has flowed out serves as a sealing material (underfill), and significantly improves the reliability of bonding between the bump 3 and the electrode 5.
  • the thermosetting resin sheet 6 or the thermosetting adhesive 303 b gradually cures, and finally the cured resin 6 s causes the IC chip 1 and the circuit board 4 to cure. Will be joined.
  • the joining of the IC chip 1 and the electrode 5 of the circuit board 4 is completed by raising the joining tool 8 pressing the IC chip 1. Strictly speaking, thermosetting In this case, the reaction of the thermosetting resin proceeds while heating, and the joining tool 8 rises and the fluidity is almost lost.
  • thermosetting resin sheet 6 or the thermosetting adhesive 303 b since the thermosetting resin sheet 6 or the thermosetting adhesive 303 b does not cover the electrode 5 before joining, the bump 3 directly contacts the electrode 5 when joining, The thermosetting resin sheet 6 or the thermosetting adhesive 303 b does not enter under the electrode 5, and the connection resistance between the bump 3 and the electrode 5 can be reduced. Further, if the circuit board side is heated, the temperature of the bonding head 8 can be further reduced.
  • the bonding between the gold bumps and the gold electrodes of the circuit board for example, copper or nickel plated with nickel or gold
  • the second embodiment is different from the first embodiment in that a highly reliable bonding can be achieved even when the bump 103 is mounted on the electrode 5 of the circuit board 4 while being shifted. Is a point.
  • the gold wires 95 are formed by electric sparks into gold balls 96 in the same manner as wire bonding. I do.
  • a diameter 96 d of the bump represented by 95 a— Bump is formed, and the diameter ⁇ d— formed in this way is formed.
  • the ball 96 a of the bump is controlled by controlling the time or voltage parameters for generating an electric spark so that the chamfer angle ⁇ c force S 100.
  • the ball 96 a is formed so that the diameter of the chamfer fur ⁇ D indicated by 93 a of the following capillary 1 93 becomes 3/4 from 1 Z 2 of the gold ball diameter d—B ump,
  • a bump 103 as shown in Fig. 47B is formed on the electrode 2 of the IC chip 1 by ultrasonic thermocompression bonding using a tip-shaped capillary 193 having a tip portion 193a with no position. I do.
  • the bumps 103 having a substantially conical tip as shown at b in FIG. 47B can be formed on the electrode 2 of the IC chip 1.
  • the bumps 103 formed by the above-described method are mounted on the electrodes 5 of the circuit board 4 with the bumps 103 having a substantially conical shape displaced as shown in FIG. 48C, the bumps 103 have substantially conical shaped tips. Therefore, if the deviation is up to half of the outer diameter of the bump 103, a part of the bump 103 can always contact the electrode 5 of the substrate 4.
  • a solid or semi-solid thermosetting resin sheet 6 or a thermosetting adhesive 303 b mixed with an inorganic thermosetting resin 30 m and an inorganic filler 6 f is interposed.
  • the bumps 3 formed by the wire bonding on the electrodes 2 of the IC chip 1 are aligned with the electrodes 5 of the circuit board 4 without leveling.
  • the IC chip 1 is heated from the back side by the tool 8 heated to a constant temperature of about 230 ° C., the IC chip 1 is connected to the circuit board 4 by a pressure in the case of a ceramic board per bump.
  • the adhesive 303 b is cured by the heat.
  • tl that is, if the entire time is, for example, 20 seconds, it changes depending on the reaction rate of the material, but after 5 to 10 seconds after 1 Z 4 or 1 Z 2, in other words, Before the reaction rate of the material reaches 90%, the pressure is reduced to P2 lower than the pressure P1 to reduce the stress at the time of curing the thermosetting adhesive 303 b, and the IC chip 1 and the The circuit board 4 is joined and the electrodes 2 and 5 are electrically connected.
  • At least about 20 gf is required for the bump to be deformed, that is, the pressure required for the deformation and adaptation of the bump is obtained, and excess resin is removed from the IC chip 1 and the substrate.
  • the pressure P1 is 20 gf / bump or more, while the pressure P1 is 20 gf / bump in order to remove the hardening strain unevenly distributed in the resin before the bump deformation etc. If the value is less than the above, the reliability is further improved.
  • the reason is as follows. That is, as shown in FIG. 49C, the stress distribution of the thermosetting resin in the thermosetting resin sheet 6 or the thermosetting adhesive 303 b becomes large between the IC chip 1 and the substrate 4 during the pressure bonding. ing.
  • thermosetting resin in the thermosetting resin sheet 6 or thermosetting adhesive 303 b on the IC chip 1 or substrate 4 side May peel off without being able to withstand stress.
  • the bonding strength between the IC chip 1 and the circuit board 4 becomes insufficient, and the joint is opened. Therefore, as shown in Fig. 50, higher pressure P1 and By using a two-stage pressure profile with a low pressure P2, the pressure can be reduced to a pressure P2 lower than the above-mentioned pressure P1 during curing of the thermosetting adhesive 303b.
  • the “adhesive strength between the IC chip 1 and the circuit board 4” means a force that attaches the IC chip 1 to the circuit board 4. This is due to the adhesive force of the adhesive, the curing shrinkage force when the adhesive is cured, and the shrinkage force in the Z direction (for example, when the adhesive heated to 180 ° C returns to room temperature, it shrinks.
  • the IC 1 and the substrate 4 are joined by these three forces (contraction force at the time).
  • the average particle size of the inorganic filler 6f mixed with the insulating resin 300 m is 3 ⁇ m or more.
  • the maximum average particle size of the inorganic filler 16 mm should not exceed the gap size after bonding the IC chip 1 and the substrate 4.
  • the inorganic boiler 6f is blended with the insulating resin 30 m, if the fine particles having an average particle size of less than 3 ⁇ m are used as the inorganic boiler 6f, the surface area of those particles will be reduced. It may become large as a whole and may absorb moisture around the inorganic boiler 6 f, which is a fine particle having an average particle size of less than 3 ⁇ m, which is not preferable in bonding the IC chip 1 and the substrate 4.
  • an inorganic filler having a large average particle size is inexpensive, and is therefore preferable in terms of cost.
  • ACF Anaisotropic Conductive Film
  • FIGS. 60 and 26 are a schematic cross-sectional view of a bonded state manufactured by a method and an apparatus for mounting an electronic component, for example, an IC chip on a circuit board according to the twenty-fourth embodiment, and a resin sheet used at that time.
  • 6 is a partially enlarged schematic cross-sectional view of FIG.
  • the inorganic filler 6f to be mixed with the insulating resin 306m of the insulating resin layers 6 and 306b is an inorganic filler having a plurality of different average particle diameters.
  • Specific examples include an inorganic filler having an average particle size of 0.5 / zm and an inorganic filler having an average particle size of 2 to 4 m.
  • the inorganic boiler mixed with the insulating resin 303 m 6 ⁇ can be increased, the amount of moisture absorbed around the inorganic filler can be reduced, and the moisture resistance can be improved. And it becomes easy to form a film (solidify).
  • the amount of the inorganic filler 6 f added to the lug sheet 6 as a sealing sheet or the adhesive 106 b is increased, and the resin sheet 6 or the adhesive is increased.
  • the coefficient of linear expansion of 306b can be reduced, the service life can be further extended, and the reliability can be improved.
  • a method and apparatus for mounting an electronic component for example, an IC chip on a circuit board according to the twenty-fifth embodiment of the present invention, and an electronic component unit or module, for example, in which the IC chip is mounted on the substrate by the mounting method
  • an electronic component for example, an IC chip on a circuit board according to the twenty-fifth embodiment of the present invention
  • an electronic component unit or module for example, in which the IC chip is mounted on the substrate by the mounting method
  • the semiconductor device in order to further ensure the effect of the above-described twenty-fourth embodiment, furthermore, one of the inorganic fillers 6f-1 and 6f-12 having a plurality of different average particle diameters is used.
  • the average particle size of the filler 6f-1 is at least twice as large as the average particle size of the other inorganic filler 6f-12.
  • the average particle size of one inorganic filler 6 f — 1 is at least twice as large as the average particle size of the other inorganic filler 6 f — 2.
  • the amount of the inorganic filler 6f mixed with the insulating resin 106m can be more reliably increased, and the film ( Solidification), the amount of the inorganic filler 6 f added to the resin sheet 6 or the adhesive 303 b is increased, and the linear expansion coefficient of the resin sheet 6 or the adhesive 303 b is increased. It is possible to further reduce the life, to prolong the service life, and to further improve the reliability.
  • the method and apparatus for mounting an electronic component for example, an IC chip on a circuit board according to the twenty-sixth embodiment of the present invention, and the IC chip on the board by the mounting method described above.
  • the mounted electronic component unit or module for example, a semiconductor device
  • the above-mentioned inorganic filler 6f mixed with the above-mentioned insulating resin 30 m is used.
  • the inorganic filler 16 ⁇ blended with the insulating resin 300 m further comprises at least two types of inorganic fillers 6 f having different average particle diameters.
  • one of the at least two types of inorganic fillers with the larger average particle size of the inorganic filler 6 f-1 shall be made of the same material as the insulating resin 30 m Thereby, a stress relaxation effect can be achieved.
  • Specific examples include an inorganic filler having an average particle diameter of 0.5 // m and an inorganic filler having an average particle diameter of 2 to 4 / m.
  • one of the inorganic fillers 6f-1 having a large average particle size is made of the same material as the insulating resin 300m.
  • the stress is relaxed by integrating one of the inorganic fillers (6f-1) having a large average particle diameter with the insulating resin (306 m). Action can be exerted.
  • the inorganic filler 16f blended with the insulating resin 30 m has a plurality of different average particle sizes. At least two types of inorganic fillers 6f—1, 6f-12, and one of the at least two types of inorganic fillers having a larger average particle diameter 6f-11 is the insulating resin 3f.
  • the one inorganic filler 6f-11 is softer than the epoxy resin having a diameter of 0.6 m, and can exert a stress relaxing action by being compressed.
  • one of the inorganic fillers 6f-1 having a large average particle diameter is made of the same material as the insulating resin 300m.
  • one of the inorganic fillers 6 f-1 having a large average particle size is softer than the epoxy resin that is the insulating resin 106 m. Due to the above-mentioned stress, the one inorganic filler 6f-11 is compressed as shown in FIG. 62, and the tension, which is a reaction force against the compression, is dispersed around the one inorganic filler 6f-11. it can.
  • the part 700 or the layer 6 X in contact with 1 or the substrate 4 has a smaller amount of the inorganic boiler than the other part 700 or the layer 6 y or the inorganic filler 6 f is not blended.
  • the inorganic filler gradually disappears without clearly distinguishing the part 700 contacting the IC chip 1 or the substrate 4 from the other part 700.
  • the amounts may be varied or they may be clearly distinguished as shown in Figures 64A and 64B and Figures 65 and 66.
  • the insulating resin layers 6 and 30b are located at portions where they contact the IC chip 1 or the substrate 4.
  • a multilayer structure may be provided by including the second resin layer 6y made of the insulating resin not containing the inorganic filler 6f or blending the inorganic filler 6f with less than the resin layer 6X.
  • the following effects can be obtained. That is, if the inorganic filler 6f is put into the entire insulating resin layer at the same weight percentage (wt%), the inorganic filler 6f is placed near the IC chip side and / or the substrate side or in the vicinity of the opposing surface thereof. In the middle part between the IC chip 1 and the substrate 4. As a result, since the inorganic filler 6f is large near the IC chip side and / or the substrate side, the insulating resin layer 6,306b and the IC chip 1 or the substrate 4 or both are present. Adhesive strength may be reduced.
  • the portion 700 or the layer 6 X1S that comes into contact with either the IC chip 1 or the substrate 4 is more inorganic than the other portion 70 1 or the layer 6 y.
  • the amount of the inorganic filler or not including the inorganic filler 6f it is possible to prevent the adhesive strength from being reduced due to the large amount of the inorganic filler.
  • the insulating resin layers 6 and 30b are formed by the IC chip 1 and the substrate 4 It is also possible that the portion 700 contacting both of them has a smaller amount of the inorganic filler than the other portion 7001, or the inorganic filler 6f is not blended. In this case as well, as shown in FIG. 63C, the portion 700 that contacts both the IC chip 1 and the substrate 4 and the other portion 700 are gradually distinguished without being clearly distinguished. The amount of the inorganic filler may be changed, or may be clearly distinguished as shown in FIGS. 64C and 67A. That is, Fig. 6 4
  • the insulating resin layer 6, 30 b is disposed on the opposite side of the first resin layer 6 X from the second resin layer 6 y to the first resin layer 6 X.
  • the amount of the above-mentioned inorganic filler is small or the above-mentioned insulation which does not contain the inorganic filler.
  • the first resin layer 6X and the third resin layer 6z are respectively provided on the IC chip 1 and the substrate 4 to form a multilayer structure further including a third resin layer 6z made of a conductive resin. It can also be in contact.
  • the portion 700 in contact with the IC chip 1 and / or the substrate 4 has a content of the inorganic filler of less than 20 wt%, or contains the inorganic filler 6 f.
  • the above-mentioned other portion 701 has an inorganic filler content of 2 O wt% or more.
  • the part 700 contacting the IC chip 1 or the substrate 4 or both and the other part 700 are gradually distinguished without being clearly distinguished.
  • the amount of inorganic filler may be changed as shown in Fig. 64A, B, Fig. 64C, Fig. 65, Fig. 66, and Fig.
  • the amount of the inorganic filler is less than 20 wt%, or the inorganic filler 6f is not blended.
  • the second resin layer 6y may have an inorganic filler content of 20 wt% or more.
  • the second resin layer 6 y is a thermosetting epoxy resin as the insulating resin 106 m
  • it is 5 O wt% in the case of a ceramic substrate, and in the case of a glass epoxy substrate, 20 wt%.
  • the first resin layer 6 X and the third resin layer 6 Z or 1 5 // m thickness of both the thickness of the second resin layer 6 y is 4 0 ⁇ 6 0 ⁇ ⁇ I do.
  • the thickness of the insulating resin layers 6 and 30 b should be larger than the gap between the IC chip 1 and the substrate 4 after the IC chip 1 is bonded to the substrate 4. The bonding between the chip 1 and the substrate 4 is further ensured by being completely filled.
  • the amount of the inorganic filler may be reversed from the modified examples shown in FIGS. 63C, 64C and 67A.
  • the insulating resin layers 6 and 30 b are formed in the middle portion 70 2 of the portion 70 3 in contact with both the IC chip 1 and the substrate 4.
  • the portion of the inorganic chip that is in contact with both of the IC chip 1 and the substrate 4 has a greater effect than the inorganic chip. It is also possible to reduce the amount of irrigation or not to mix the above inorganic filler 6f.
  • the amount of the inorganic filler may be gradually changed without clearly distinguishing the portion 703 contacting the IC chip 1 or the substrate 4 or both and the intermediate portion 702. , As shown in FIG. 64D and FIG. 67B. That is, as shown in FIG. 64D and FIG.
  • the insulating resin layers 6, 306b are located at portions where they come into contact with the IC chip 1 and the substrate 4, and the inorganic filter
  • a fourth resin layer 6 v composed of an insulating resin 30 m mixed with 6 f, and an intermediate portion between the IC chip 1 and the substrate 4, which is higher than the fourth resin layer 6 V
  • a fifth resin layer 6w composed of an insulating resin 310 m having a small or no amount of the inorganic filler may be provided.
  • the elastic modulus is reduced, and a stress relaxing effect can be obtained.
  • the insulating resin of the portion 703 that contacts the IC chip 1 and the substrate 4 or the insulating resin of the fourth resin layer 6 V a resin having high adhesion to the IC chip 1 and the substrate 4 is selected.
  • the inorganic filler 6 f should be as close as possible to the linear expansion coefficient of the IC chip 1.
  • the inorganic amount is set so as to be as close as possible to the linear expansion coefficient of the substrate 4.
  • the amount or material of the filler 6 f can be selected.
  • the linear expansion coefficient between the fourth resin layer 6 V and the substrate 4 in the portion 7 03 in contact with the substrate 4 or in the vicinity of the substrate 4 approaches, so that separation between the two occurs. It becomes difficult.
  • the insulating resin layers 6 and 30b are formed from the portion P1 in contact with either the IC chip 1 or the substrate 4 to another portion.
  • the amount of the inorganic filler may be gradually or gradually reduced toward P2.
  • the insulating resin layers 6 and 30b are formed from the portions P3 and P4 that are in contact with the IC chip 1 and the substrate 4, respectively, from the other portions. That is, the amount of the inorganic filler can be gradually or gradually increased toward the intermediate portion P5 between the IC chip 1 and the substrate 4.
  • the insulating resin layers 6 and 30b are portions that respectively contact the IC chip 1 and the substrate 4 (in the modification of FIG. 63D). From the contact portion 703 to the intermediate portion between the IC chip 1 and the substrate 4 (the portion corresponding to the intermediate portion 702 in the modified example of FIG. 63D), the inorganic filter It is also possible that the amount is gradually reduced. As shown by the solid line in FIG. 68F, the insulating resin layers 6 and 30b are formed in the vicinity of the IC chip 1, then in the vicinity of the substrate 4, and in the vicinity of the substrate 4.
  • the amount of the inorganic filter may be reduced in the order of the intermediate portion between the portion near the C chip 1 and the portion near the substrate 4.
  • FIG. 68F illustrates an example in which the amount of the inorganic filler gradually changes in the above order, the amount is not limited to this, and may be changed stepwise.
  • the amount of the inorganic filler in the intermediate portion between the IC chip 1 and the substrate 4 is larger than that in the portion in contact with the IC chip 1 and the substrate 4 respectively. Since the amount is small or not included, the elastic modulus is low, and a stress relaxation effect can be obtained.
  • the amount or material of the inorganic filler 6 f is selected so as to be as close as possible to the linear expansion coefficient of the IC chip 1, while the inorganic filler is in contact with the substrate 4 so as to be as close as possible to the linear expansion coefficient of the substrate 4.
  • the amount of the inorganic filler is preferably in the range of 5 to 90 wt% in practical use. If the content is less than 5 wt%, there is no point in mixing the inorganic filler 6 f, whereas if it exceeds 90 wt%, the adhesive strength is extremely reduced and it is difficult to form a sheet, which is not preferable.
  • the IC chip 1 was thermocompression-bonded to the substrate 4 by using a multilayered film composed of a plurality of resin layers 6 x, 6 y or 6 x, 6 y, 6 mm as an insulating resin layer as described above.
  • the heat during joining softens and melts the insulating resin (306 m) and mixes the above resin layers.In the end, there is no clear boundary between the resin layers. Inorganic filler distribution is inclined like this.
  • the above-mentioned portion or resin may be used in the insulating resin layer having the portion or layer containing the inorganic filler 6f or the insulating resin layer in which the inorganic filler distribution is inclined.
  • Different insulating resins can be used depending on the layer. For example, an insulating resin that improves adhesion to a film material used on the surface of the IC chip is used in a portion or a resin layer that comes into contact with the IC chip 1, while a portion or a resin layer that comes into contact with the substrate 4 is used in the resin surface. It is also possible to use an insulating resin for improving the adhesion to the above material.
  • the inorganic filler 16 f exists at the bonding interface between the IC chip 1 or the substrate 4 and the insulating resin layers 6 and 30 b
  • the amount is small, the inherent adhesiveness of the insulating resin is exhibited, and the insulating resin with high adhesiveness at the bonding interface increases, and the IC chip 1 or the above substrate 4 and the insulating resin 306 m can be improved in adhesion strength, and the adhesion to the IC chip 1 or the substrate 4 can be improved.
  • the life in various reliability tests is improved and the peel strength against bending is improved.
  • the inorganic filler 6f which does not contribute to the adhesion itself but has the effect of lowering the coefficient of linear expansion, is uniformly dispersed in the insulating resin 106m, the inorganic filler will be present on the substrate 4 or IC chip surface. 6f comes into contact, and the amount of adhesive that contributes to bonding decreases, leading to a decrease in adhesiveness. As a result, if peeling occurs between the IC chip 1 or the substrate 4 and the adhesive, moisture penetrates therefrom, causing corrosion of the electrodes of the IC chip 1 and the like. Further, as the peeling progresses from the peeled portion, the bonding between the IC chip 1 and the substrate 4 itself becomes defective, resulting in an electrical connection failure.
  • the adhesive force is improved while the effect of lowering the linear expansion coefficient by the inorganic boiler 16 f is provided. be able to. Thereby, the adhesion strength between the IC chip 1 and the substrate 4 is improved, and the reliability is improved.
  • the portion 700 or the resin layer 6X having a small amount of the inorganic filler 6f is disposed on the IC chip side, or when the inorganic filler distribution is reduced on the IC chip side, the portion 700 or the resin The layer 6X can improve the adhesion to the passivation film made of silicon nitride / silicon oxide on the surface of the IC chip. It is also possible to appropriately select and use an insulating resin that improves the adhesion to the film material used on the IC chip surface. Also, by lowering the elastic modulus near the IC chip, stress concentration in the sealing sheet material, which is an example of the insulating resin layer, is reduced. If the material used for the substrate 4 is hard (high elastic modulus) such as ceramics, such a structure will allow the elastic modulus and linear expansion coefficient of the sealing sheet material near the substrate to match. It is preferable.
  • the resin substrate ⁇ flexible substrate FPC
  • the board 4 when bending stress is applied when the board 4 is incorporated into the housing of an electronic device, the board 4 is used for the purpose of improving the adhesion strength between the board 4 and a sealing sheet as an example of an insulating resin layer.
  • the surface layer on the IC chip side is made of a protective film formed of a polyimide film, the elasticity of the insulating resin is generally good.
  • the sealing sheet can be made harder on the IC chip side and softer on the substrate side. Thereby, the generation of stress inside the sealing sheet is reduced, so that the reliability is improved.
  • the portion 700 with less inorganic filler 6 f or the resin layer 6 x, 6 Z is arranged on both sides of the IC chip side and substrate side, or the inorganic filler distribution is reduced on both sides of the IC chip side and substrate side.
  • the above two cases, the IC chip side and the substrate side are made compatible, so that the adhesion on both the IC chip side and the substrate side can be improved, and the linear expansion coefficient can be reduced.
  • Both the IC chip 1 and the substrate 4 can be connected with high reliability.
  • an insulating resin having better adhesiveness and resin wettability can be selected and used depending on the material of the IC chip side surface and the material of the substrate.
  • the matching with the substrate material can be improved by making the part or layer with a small amount of inorganic filler 6 f extremely thin. It is possible.
  • the mounting method and apparatus of electronic components for example, an IC chip, on a circuit board according to the eighth to fourteenth embodiments and their modifications, and the mounting method described above.
  • the manufacturing process of an insulating resin layer used in an electronic component unit or module, for example, a semiconductor device, in which the IC chip is mounted on the substrate will be described with reference to FIGS.
  • the first resin sheet inorganic filler 6 f is large is as shown in FIG. 6 3 A or Fig. 6 5, the opposite case is as shown in FIG. 6 3 B or 6 6. That is, In the former case, the first resin sheet is a resin sheet corresponding to the portion 70 1 or the second resin layer 6 y where the above-mentioned inorganic filler 6 f is large, and in the latter case, the above-mentioned inorganic filler 6 f The resin sheet corresponds to the portion 700 or the first resin layer 6X where f is small.
  • a third resin sheet is further formed on the second resin sheet, and the first resin sheet and the third resin sheet are formed in the portion 700 or the first resin layer 6 X where the inorganic filler 6 f is small.
  • the corresponding case is as shown in Figure 63C or Figure 67A.
  • the first resin sheet 673 and the second resin sheet 674 are sequentially placed on a base film 672 called a separator in this order.
  • a separator in this order.
  • a third resin sheet may also be attached.
  • a plurality of resin sheets 673 and 674 are heated by a pair of upper and lower heatable rollers 670 and 270 as necessary. And paste it.
  • the above insulating property as shown in FIG. 63A to C, FIG. 64A to C, or FIG. It becomes resin sheet 6.
  • an epoxy resin and an inorganic filler dissolved in a solvent are placed on a base film called a separator by a doctor blade method or the like. Apply to. The solvent is dried to produce an insulating resin sheet.
  • the concentration of the inorganic filler 6f is low or the liquid insulating resin not containing the inorganic filler 6f is applied as the first layer on the base film, and in some cases, the applied The first layer is dried. If not dried, the inorganic boiler 6 f slightly mixes the inorganic filler 6 f of the second layer into the first layer, resulting in a structure in which the inorganic filler distribution is inclined as shown in FIG.
  • a liquid insulating resin containing more inorganic filler 6 f than the first layer is applied on the first layer formed as described above to form a second layer.
  • a two-layer insulating tree in which the first and second layers are formed on the base film A fat sheet body can be formed.
  • the insulating resin sheet is cut into predetermined dimensions, the insulating resin sheet 6 shown in FIGS. 63A, 64A and 65 is obtained.
  • the reverse process is performed, that is, after the second layer is formed on the base film, the first layer is formed on the second layer.
  • an insulating resin sheet having a two-layer structure can be formed.
  • the insulating resin sheet body is cut into predetermined dimensions
  • the insulating resin sheet 6 as shown in FIGS. 63B, 64B and 66 is obtained.
  • the concentration of the inorganic filler 6 f is low or the insulating resin 30 m containing no inorganic filler 6 f is applied as a first layer and dried (may be omitted).
  • an insulating resin mixed with more inorganic filler 3 f than in the first layer is applied, and then applied as a second layer and dried (sometimes omitted). Apply a third layer with less or no volume than the second layer.
  • an insulating resin sheet having a three-layer structure in which the first layer, the second layer, and the third layer are formed on the base film can be formed.
  • the insulating resin sheet 6 shown in FIGS. 63C, 64C and 67A is obtained.
  • the electronic component unit is manufactured by selecting a resin of a material most suitable for an electronic component in the insulating resin layer. While it is arranged on the component side, it is possible to select a resin of the most suitable material for the board and arrange it on the board side, thereby increasing the degree of freedom in selecting the resin.
  • the degree of freedom of selection is not as high as described above, but a large number of the insulating resin sheets 6 can be manufactured at a time, and the manufacturing efficiency is high. In addition, it becomes inexpensive, and one pasting device is sufficient.
  • the sealing step can be eliminated, and the productivity can be greatly improved.
  • a sealing sheet of a solid or semi-solid insulating resin or the like for example, an epoxy resin having a large molecular weight can be used, and a short time of about 10 to 20 seconds can be used. Joining can be performed in a short time, the joining time can be shortened, and the productivity can be further improved.
  • thermosetting resin sheet 6 or the thermosetting adhesive 106b without conductive particles is used as the bonding material
  • the conductive resin in the insulating resin is larger than in the method shown in Conventional Example 2. ⁇ ⁇ Since there is no need to add raw chips, an inexpensive IC chip mounting method and apparatus can be provided.
  • a dedicated bump forming step must be performed by a semiconductor maker, and bumps can be formed only by a limited number of manufacturers.
  • a general-purpose wire bonding IC chip can be used by the wire bonding apparatus, and the IC chip can be easily obtained.
  • the reason that a general-purpose IC chip for wire bonding can be used is that, in the case of wire bonding, a bump is formed on a normal IC pad on which an A1 pad is formed by using a wire bonding apparatus or a bump bonding apparatus. Can be formed.
  • a bump by a method of forming a bump by plating (conventional example 3)
  • barrier metal such as Ti, Cu, and Cr
  • a resist is formed. Apply by spin coating, expose, and drill holes only in bump formation areas. This is electric Is formed, and the hole is formed by plating with Au or the like. Therefore, forming large-scale bumps requires large-scale plating equipment and waste liquid treatment equipment for dangerous substances such as cyanide compounds, which is not practically feasible in sites where ordinary assembly processes are performed. .
  • bump leveling for stabilizing the transfer amount of the adhesive in the unstable transfer process such as the transfer of the conductive adhesive is not required. No leveling device is required. The reason is that the bumps are crushed on the electrodes of the substrate while being pressed, so that it is not necessary to level only the bumps in advance.
  • the bump 103 is formed on the circuit board as follows.
  • a highly reliable bonding can be achieved. That is, when forming the bump 3 on the IC chip 1, a gold wire 96a is formed by electric sparking of a gold wire as in the case of wire bonding. Next, a ball 96a having a diameter ⁇ d—Bump indicated by 95a is formed, and this is formed by a camshaft 193 having a chamfer angle 93c of 100 ° or less.
  • One diameter ⁇ D is the diameter of the gold ball 96 a, 1/2 of the diameter d—Bump, 3 Z4, and the tip of the capillary 193 that does not have a flat part in contact with the gold ball 96 a
  • a bump 103 is formed on the electrode 2 of the IC chip 1 by ultrasonic and thermocompression bonding using the capillary 193 formed into a shape.
  • bumps 103 having a substantially conical tip as shown in FIG. 47B can be formed on the electrodes 2 of the IC chip 1. Even when the bump 103 formed by the above method is mounted on the electrode 5 of the circuit board 4 with a displacement of the dimension Z as shown in FIG.
  • the tip of the bump 103 has a substantially conical shape. If the deviation is up to half the outer diameter of the bump 103, a part of the bump 103 can always contact the electrode 5 of the substrate 4.
  • FIG. 48D of the conventional bump 3 a part of the width dimension d of the so-called pedestal 3g of the bump 3 comes into contact, but the contact is only partially made, resulting in unstable bonding. When this is subjected to a thermal shock test and reflow, the joint becomes open.
  • the present invention eliminates such unstable bonding and provides a high production yield and highly reliable bonding. can do.
  • the connection resistance depends on the number of conductive particles existing between the bump and the electrode of the circuit board.
  • the resistance as an independent step is determined.
  • the bump 3 is not leveled and is pressed against the electrode 5 of the circuit board 4 with a stronger load (for example, a pressing force of 20 gf or more per bump 3) than the conventional examples 1 and 2. Since the electrode and the electrode 5 can be directly joined, the connection resistance does not depend on the number of intervening particles, and a stable connection resistance can be obtained.
  • the bump height at the time of bonding with the substrate electrode is adjusted to be constant, but in the above embodiments of the present invention, the crushing of the bump 3 is applied to the electrode 2 or 5.
  • the bonding can be performed while correcting and correcting the warpage and undulation of the circuit board 4 at the time of bonding.
  • the leveling of the bumps 3 and 103 is not required at all, and the warpage of the circuit board 4 during bonding can be reduced. Since it is joined while deforming and correcting undulation, it is strong against warpage and undulation.
  • a resin substrate, a flexible substrate, a multilayer ceramic substrate, or the like can be used, and a more inexpensive and versatile IC chip bonding method can be provided.
  • the volume of 106 m of the thermosetting resin between the IC chip 1 and the circuit board 4 is If it is made to be larger than the volume of the space between the substrate and the circuit board 4, it flows out of this space and a sealing effect can be obtained. Therefore, there is no need to apply a sealing resin (underfill coat) under the IC chip after joining the IC chip and the circuit board with the conductive adhesive required in Conventional Example 1, and the process can be shortened.
  • the inorganic filler 6 f is added to the thermosetting resin 30 m by 5 to 90 wt. /. By blending the degree, the elastic modulus and the coefficient of thermal expansion of the thermosetting resin can be controlled to be optimal for the substrate 4. In addition, if this is used for ordinary bumps, inorganic filler will enter between the bumps and the circuit board, lowering the bonding reliability.
  • the stud bump As in the above embodiment of the present invention, the stud bump
  • the sharpened bumps 3, 103 that have penetrated into the thermosetting resin 310m at the beginning of the bonding process will make the inorganic filler 6f Therefore, by extruding the thermosetting resin (306 m) outward from the bumps (3, 103), the inorganic filler (6f) and the thermosetting resin are deformed in the process of the deformation of the bumps (103, 103). Bumps 3, 10 3 and electrodes 5,
  • the present invention it is possible to provide a method and an apparatus for bonding an electronic component, for example, an IC chip and a circuit board, at a lower cost and with higher productivity than the conventional bonding method.
  • an electronic component for example, an IC chip and a circuit board
  • many steps conventionally required for joining an electronic component and a circuit board can be eliminated, and productivity can be significantly improved.
  • an insulating resin having no conductive particles for example, a thermosetting resin sheet or a thermosetting adhesive
  • the insulating resin has a smaller Since there is no need to add conductive particles to the device, an inexpensive electronic component mounting method and apparatus can be provided.
  • bump leveling for stabilizing the transfer amount of the adhesive in the unstable transfer process such as the transfer of the conductive adhesive is not required, and the leveling for such a leveling process is not required. No equipment is required.
  • the outer diameter of the bump is substantially conical even when the bump is mounted on an electrode of a circuit board.
  • part of the bumps can always contact the electrodes on the substrate.
  • a part of the so-called pedestal of the bump makes contact, but only a partial contact results in an unstable joint.
  • the joint is open. In the present invention, such unstable bonding is eliminated, and a bonding with high production yield and high reliability can be provided.
  • the connection resistance depends on the number of conductive particles existing between the bump and the electrode of the circuit board.
  • the bumping is performed in an independent leveling step.
  • the bumps and the electrodes can be directly joined by pressing them against the circuit board electrodes with a higher load (for example, a pressing force of 20 gf or more per bump) than the conventional examples 1 and 2 without leveling.
  • a higher load for example, a pressing force of 20 gf or more per bump
  • the bump height at the time of bonding to the substrate electrode is adjusted to be constant, but in the present invention, the bump can be crushed at the same time as the bonding to the electrode. Not only is it unnecessary to perform the leveling process described above, but it is also possible to join while deforming and correcting the warpage and undulation of the circuit board during joining, or to cure the conductive paste attached to the bumps. When joining By deforming the conductive paste, the leveling of the bumps is not required at all, and the circuit board is warped and undulated because it deforms and corrects the swell during bonding.
  • a substrate having warpage and undulation and having poor flatness for example, a resin substrate
  • a flexible substrate, a multilayer ceramic substrate, or the like can be used, and a more inexpensive and versatile IC chip bonding method can be provided.
  • the volume of the insulating resin between the electronic component and the circuit board is made larger than the volume of the space between the electronic component and the circuit board, the resin flows out of this space and the sealing effect is reduced. Can play. Therefore, it is not necessary to apply a sealing resin (underfill coat) under the IC chip after bonding the IC chip and the circuit board with the conductive adhesive required in Conventional Example 1, thereby shortening the process. .
  • a sealing resin underfill coat
  • an inorganic filler enters between the bump and the circuit board, and the bonding reliability is reduced.
  • a stud bump (a forming method using wire bonding) is used as in the present invention
  • the inorganic filler can be removed by the sharp bumps that have penetrated into the insulating resin at the beginning of joining.
  • the inorganic filler and insulating resin are extruded from between the bump and the electrode during the deformation of the bump so that unnecessary inclusions do not exist. And the reliability can be improved.
  • the average particle size is 3 Aim or more. Force to use an inorganic filler having a large average particle diameter or to use an inorganic filler having a plurality of different average particle diameters.
  • the average particle diameter of one inorganic filler is 2 times the average particle diameter of the other inorganic filler. Force to use inorganic fillers that differ by more than twice, one of the at least two inorganic fillers has an average particle size of more than 3 ⁇ m, and the other inorganic filler has an average particle size of 3 m or less.
  • the amount of moisture absorbed around the inorganic filler can be reduced, moisture resistance can be improved, and the amount of the inorganic filler can be increased.
  • the film can be easily formed into a film (solidified), and the coefficient of linear expansion of an insulating resin layer, for example, a resin sheet or an adhesive, can be reduced. And it can be, it is a call to improve the reliability. .
  • one of the inorganic fillers having a large average particle size is made of the same material as the above-mentioned insulating resin, it is possible to exert a stress relaxing action.
  • the filler is softer than the epoxy resin, which is the insulating resin, and can also have a stress relaxation effect if the one inorganic filler is compressed.
  • the inorganic filler is not present at the bonding interface between the electronic component or the substrate and the insulating resin layer, or if the amount of the inorganic filler is reduced, the inherent adhesiveness of the insulating resin is exhibited, and the adhesiveness at the bonding interface is high.
  • the insulating resin is increased, and the adhesion strength between the electronic component or the substrate and the insulating resin can be improved, and the electronic component or the substrate can be improved with the effect of reducing the linear expansion coefficient of the inorganic filler. Adhesion with the material is improved. As a result, the life in various reliability tests is improved, and the peel strength against bending is improved.
  • the part or layer that contacts the electronic component uses an insulating resin that improves adhesion to a film material used on the surface of the electronic component, while the part or layer that contacts the substrate uses the surface of the substrate. If an insulating resin that improves the adhesion to the above material is used, the adhesion can be further improved.
  • the gold bump and the gold bump are applied by applying the ultrasonic wave.
  • both the electronic component and the substrate are heated without being heated. The heating may be performed from the side, from the substrate side, or from both the electronic component side and the substrate side.
  • a sealing resin step to be poured between the electronic component and the substrate and a bump-leveling step for making the height of the bumps uniform are not required. And a method and an apparatus for mounting an electronic component on a circuit board that joins the electronic component to the board with high productivity and high reliability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

明 細 書 電子部品の実装方法及びその装置 技術分野
本発明は、 電子回路用プリント基板 (本明細書では、 代表例として 「基板」 と称するが、 この 「基板」 にはインタポーザや電子部品が装着される他の部品 などの被装着体を意味する。 ) に電子部品例えば I Cチップや表面弾性波 (S AW) デバイスなどを単体 (I Cチップの場合にはベア I C) 状態で実装する 回路基板への電子部品の実装方法及びその装置及び上記実装方法により上記電 子部品が上記基板に実装された電子部品ュニットに関するものである。 背景技術
今日、 電子回路基板は、 あらゆる製品に使用されるようになり、 日増しにそ の性能が向上し、 回路基板上で用いられる周波数も高くなつており、 インピー ダンスが低くなるフリップチップ実装は高周波を使用する電子機器に適した実 装方法となっている。 また、 携帯機器の増加から、 回路基板に I Cチップをパ ッケージではなく裸のまま搭載するフリップチップ実装が求められている。 こ のために、 I Cチップそのまま単体で回路基板に搭載したときの I Cチップや、 電子機器及びフラットパネルディスプレイへ実装した I Cチップには、 一定数 の不良品が混在している。 また、 上記フリップチップ以外にも CS P (Ch i p S i z e P a c k a g e) , BGA (B a l l G r i d A r r a y) 等が用いられるようになってきている。
従来の電子機器の回路基板へ I Cチップを接合する方法 (従来例 1) として は特公平 06— 66355号公報等により開示されたものがある。 これを図 1
5に示す。 図 1 5に示すように、 バンプ 73を形成した I Cチップ 71に A g ペースト 74を転写して回路基板 76の電極 75に接続したのち A gペースト 74を硬化し、 その後、 封止材 78を I Cチップ 71と回路基板 76の間に流 し込む方法が一般的に知られている。
また、 液晶ディスプレイに I Cチップを接合する方法 (従来例 2) として、 図 1 6に示される特公昭 62— 6652号公報のように、 異方性導電フィルム 80を使用するものであって、 絶縁性樹脂 83中に導電性微片 82を加えて構 成する異方性導電接着剤層 81をセパレータ 85から剥がして基板や液晶ディ スプレイ 84のガラスに塗布し、 I Cチップ 86を熱圧着することによって、 A uバンプ 87の下以外の I Cチップ 86の下面と基板 84の間に上記異方性 導電接着剤層 81が介在している半導体チップの接続構造が、 一般に知られて いる。
従来例 3としては、 UV硬化樹脂を基板に塗布し、 その上に I Cチップをマ ゥントし加圧しながら、 UV照射することにより両者の間の樹脂を硬化し、 そ の収縮力により両者間のコンタク トを維持する方法が、 知られている。
このように、 I Cチップを接合するには、 フラットパッケージのような I C チップをリードフレーム上にダイボンディングし、 I Cチップの電極とリード フレームをワイヤボンドしてつなぎ、 樹脂成形してパッケージを形成した後に、 クリームハンダを回路基板に印刷し、 その上にフラットパッケージ I Cを搭載 しリフローするという工程を行うことにより、 上記接合が行われていた。 これ らの SMT (S u r f a c e Mo u n t Te c h n o l o g y) といわれ る工法では、 I Cをパッケージにする工程が長く、 I C部品の生産に時間を要 し、 また、 回路基板を小型化するのが困難であった。 例えば I Cチップは、 フ ラットパックに封止された状態では、 I Cチップの約 4〜10倍程度の面積を 必要とするため、 小型化を妨げる要因となっていた。
これに対し、 工程の短縮と小型軽量化の為に I Cチップを裸の状態でダイレ ク トに基板に搭載するフリップチップ工法が最近では用いられるようになって きた。 このフリップチップ工法は、 I Cチップへのバンプ形成、 バンプレベリ ング、 Ag · P dペースト転写、 実装、 検査、 封止樹脂による封止、 検査とを 行うスタッド 'バンプ 'ボンディング (SBB) や、 I Cチップへのバンプ形 成と基板への UV硬化樹脂塗布とを並行して行い、 その後、 実装、 樹脂の UV 硬化、 検査を行う U V樹脂接合のような多くの工法が開発されている。
ところが、 どの工法においても I Cチップのバンプと基板の電極を接合する ペーストの硬化や封止樹脂の塗布硬化に時間がかかり生産性が悪レ、という欠点 を有していた。 また、 回路基板として、 反り量を管理されたセラミックゃガラ スを用いる必要が有り、 高価となる欠点を有していた。
また、 従来例 1のような導電性ペーストを接合材に用いる工法においては、 その転写量を安定化するために、 I cチップのバンプはレべリングして、 平坦 化してから用いる必要があった。
また、 従来例 2のような異方性導電接着剤による接合構造においては、 回路 基板の基材としてガラスを用いるものが開発されているが、 I Cチップ側電極 と基板側電極との間の電気的導通のために導電粒子を両電極間に挟み込む必要 があるため、 導電性接着剤中の導電粒子を均一に分散することが必要となる力 導電性接着剤中の導電粒子を均一に分散することが困難であり、 粒子の分散異 常によりショートの原因になったり、 導電性接着剤が高価であったり、 バンプ の高さをそろえる為に、 I Cチップの電極のバンプは電気メツキにより形成し なければならなかつたりした。
また、 従来例 3のように U V硬化樹脂を用いて接合する方法においては、 ノ ンプの高さバラツキを ± 1 ( m) 以下にしなければならず、 また、 樹脂基板 (ガラスエポキシ基板) 等の平面度の悪い基板には接合することができないと いった問題があった。 また、 ハンダを用いる方法においても、 接合後に基板と
I Cチップの熱膨張収縮差を緩和する為に封止樹脂を流し込み硬化する必要が あった。 この樹脂封止の硬化には、 2〜8時間の時間を必要とし、 生産性がき わめて悪いといった問題があった。
従って、 本発明の目的は、 上記問題を解決することにあって、 回路基板と電 子部品を接合した後に、 電子部品と基板の間に流し込む封止樹脂工程やバンプ の高さを一定に揃えるバンプレべリング工程を必要とせず、 導電粒子を有する 異方性導電層を介在させて電子部品を基板に生産性良くかつ高信頼性で接合す る回路基板への電子部品の実装方法及び装置及び上記実装方法により上記電子 部品が上記基板に実装された電子部品ュニットを提供することにある。 発明の開示
上記目的を達成するために、 本発明は以下のように構成する。
本発明の第 1態様によれば、 ワイヤボンディングと同様に金属線の先端に電 気スパークによりボールを形成し、 上記形成されたボールをキヤビラリ一によ り電子部品の電極に超音波熱圧着してバンプを形成し、
無機フィラーを配合した絶縁性樹脂に導電粒子を配合した異方性導電層を介 在させながら、 上記電子部品の上記電極と回路基板の電極とを位置合わせして 上記電子部品を上記基板に搭載し、
その後、 上記電子部品側から加熱しながら、 又は基板側から加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱しながら、 ツールにより上 記電子部品を上記回路基板に 1バンプあたり 2 0 g ί以上の加圧力により押圧 し、 上記基板の反りの矯正と上記バンプを押しつぶしながら、 上記電子部品と 上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基 板の上記電極を電気的に接続する電子部品の実装方法を提供する。
本発明の第 2態様によれば、 上記バンプを形成したのち、 上記異方性導電層 を介在させながら、 上記電子部品の上記電極と上記回路基板の上記電極とを位 置合わせして上記電子部品を上記基板に搭載する前に、
上記形成されたバンプを、 一度、 2 0 g f 以下の荷重で押圧して上記バンプ のネック部分の倒れを防止するように先端を整えるようにした第 1態様に記載 の電子部品の実装方法を提供する。
本発明の第 3態様によれば、 上記異方性導電層の上記絶縁性樹脂が絶縁性熱 硬化性エポキシ樹脂であり、 この絶縁性熱硬化性エポキシ樹脂に配合する上記 無機フィラーの量は上記絶縁性熱硬化性エポキシ樹脂の 5〜 9 0 w t %である 第 1又は 2態様に記載の電子部品の実装方法を提供する。
本発明の第 4態様によれば、 上記異方性導電層の上記絶縁性樹脂は当初上記 基板に塗布する際に液体であり、 上記基板に塗布後、 上記基板を炉内に入れて 上記塗布された絶縁性樹脂の液体を硬化させることにより、 又は、 加熱された ツールにより上記塗布された絶縁性樹脂の液体を押圧することにより、 半固体 化したのち、 上記電子部品を上記基板に搭載する第 1〜3のいずれかの態様に 記載の電子部品の実装方法を提供する。
本発明の第 5態様によれば、 ワイヤボンディングと同様に金属線の先端に電 気スパークによりボールを形成し、 上記形成されたポールをキヤビラリ一によ り電子部品の電極に超音波熱圧着して金バンプを形成し、
上記形成されたバンプをレべリングせずに、 無機フィラーを配合した絶縁性 樹脂に導電粒子を配合した異方性導電層を介在させながら、 上記電子部品の上 記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、 その後、 ツールにより上記電子部品の上面側から荷重を印加して上記金バン プのネック部分の倒れを防止するように先端を整えるとともに超音波を印加し て上記金バンプと上記基板の上記電極とを金属接合し、
次に、 上記電子部品の上記上面側から加熱しながら、 又は、 上記基板側から 加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱しながら、 上記電子部品を上記回路基板に 1バンプあたり 2 0 g f 以上の加圧力により押 圧し、 上記基板の反りの矯正と上記バンプを押しつぶしながら、 上記電子部品 と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基 板の上記電極を電気的に接続する電子部品の実装方法を提供する。
本発明の第 6態様によれば、 上記電子部品は複数の電極を有し、 上記位置合 わせの前に、 上記回路基板に、 上記異方性導電層として、 上記電子部品の上記 複数の電極を結んだ外形寸法より小さい形状寸法の固形の異方性導電膜シート を貼り付けたのち上記位置合わせを行い、 上記接合においては、 上記異方性導 電膜シートを加熱しながら、 上記電子部品を上記回路基板に加圧押圧して、 上 記回路基板の反りの矯正を同時に行いながら、 上記電子部品と上記回路基板の 間に介在する上記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合 するようにした第 1〜 5のいずれかの態様に記載の電子部品の実装方法を提供 する。
本発明の第 7態様によれば、 上記バンプを上記電子部品上に形成する際にヮ ィャボンディングと同様に金属線の先端に電気スパークにより金ボールを形成 するとき、 チヤムファー角を 1 0 0 ° 以下とし、 かつ、 上記金ボールと接する 部分に平らな部位を設けない先端形状を有する上記キヤビラリ一により、 先端 が大略円錐状の上記金バンプを上記電子部品の上記電極に形成する第 1〜 6の いずれかの態様に記載の電子部品の実装方法を提供する。
本発明の第 8態様によれば、 ワイヤボンディングと同様に金属線の先端に電 気スパークによりボールを形成し、 上記形成されたボールをキヤビラリ一によ り電子部品の電極にバンプを形成し、
上記形成されたバンプをレべリングせずに、 無機フィラーを配合した絶縁性 樹脂に導電粒子を配合した異方性導電層を介在させながら、 上記電子部品の上 記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、 その後、 所定温度に加熱されたツールにより上記電子部品の上面から加熱し ながら、 加圧力として上記電子部品を上記回路基板に圧力 P 1により押圧して 上記基板の反りの矯正を行いながら、 上記電子部品と上記回路基板の間に介在 する上記異方性導電層の上記絶縁性樹脂を硬化し、
その後、 所定時間後、 上記加圧力を上記圧力 P 1より低い圧力 P 2に降下さ せて上記異方性導電層の上記絶縁性樹脂の硬化時の応力を緩和しながら、 上記 電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の 上記電極を電気的に接続する電子部品の実装方法を提供する。
本発明の第 9態様によれば、 上記圧力 P 1は 2 0 g f Zバンプ以上、 上記圧 力 P 2は上記圧力 P 1の 1 / 2以下とする第 8態様に記載の電子部品の実装方 法を提供する。
本発明の第 1 0態様によれば、 無機ブイラ一を配合した絶縁性樹脂に導電粒 子を配合した異方^導電層を、 回路基板の電極又は電子部品に貼り付ける装置 と、 上記電子部品の電極にワイヤボンディングと同様に金属線の先端に電気スパ ークによりボールを形成し、 これをキヤビラリ一により上記基板の上記電極に 超音波熱圧着して形成してレべリングしないバンプを形成する装置と、 上記電子部品を上記回路基板の上記電極に位置合わせして搭載する装置と、 ツールにより、 加熱しながら、 上記電子部品を上記回路基板に 1バンプあた り 2 0 g ί以上の加圧力により押圧し、 上記基板の反りの矯正を行いながら、 上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹 脂を硬化して、 上記電子部品と上記回路基板を接合して上記電子部品の上記電 極と上記回路基板の上記電極を電気的に接続する装置とを備える電子部品の実 装装置を提供する。
本発明の第 1 1態様によれば、 無機フィラーを配合した絶縁性樹脂に導電粒 子を配合した異方性導電層を、 回路基板の電極又は電子部品に貼り付ける装置 と、
上記電子部品の電極にワイヤボンディングと同様に金属線の先端に電気スパ ークによりボールを形成し、 これをキヤビラリ一により上記基板の上記電極に 超音波熱圧着して形成してレベリングしない金バンプを形成する装置と、 上記電子部品を上記回路基板の上記電極に位置合わせして搭載する装置と、 ツールにより上記電子部品の上面から荷重を印加して上記金バンプのネック 部分の倒れを防止するように先端を整えるとともに超音波を印加して上記金バ ンプと上記基板の上記電極とを金属接合する装置と、
ツールにより加熱しながら、 上記電子部品を上記回路基板に 1バンプあたり 2 0 g f 以上の加圧力により押圧し、 上記基板の反りの矯正を行うとともに上 記バンプを押しつぶしながら、 上記電子部品と上記回路基板の間に介在する上 記異方性導電層の上記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を 接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続す る装置とを備える電子部品の実装装置を提供する。
本発明の第 1 2態様によれば、 上記金ボールを形成する装置は、 上記金ボ一 ルと接する部分に平らな部位を設けない先端形状を有するとともにチヤムファ 一角が 1 0 0 ° 以下となる上記キヤピラリーを有して、 該キヤビラリ一により、 先端が大略円錐状の上記金バンプを上記電子部品の上記電極に形成する第 1 0 〜 1 1態様のいずれかに記載の電子部品の実装装置を提供する。
本発明の第 1 3態様によれば、 無機フィラーを配合した絶縁性樹脂に導電粒 子を配合した異方性導電層を回路基板又は電子部品に貼り付ける装置と、 上記電子部品の電極にワイヤボンディング同様に金属線の先端に電気スパー クによりボールを形成し、 これをキヤビラリ一により上記基板の上記電極に形 成してレべリングしないバンプを形成する装置と、
上記電子部品を上記回路基板の上記電極に位置合わせして搭載する装置と、 所定温度に加熱されたツールにより、 上記電子部品の上面から加熱しながら、 加圧力として上記電子部品を上記回路基板に圧力 P 1により押圧して上記基板 の反りの矯正を行いながら、 上記電子部品と上記回路基板の間に介在する上記 絶縁性樹脂を硬化し、 その後、 所定時間後、 上記加圧力を上記圧力 P 1より低 い圧力 P 2に降下させて上記異方性導電層の上記絶縁性樹脂の硬化時の応力を 緩和しながら上記電子部品と上記回路基板を接合して上記電子部品の上記電極 と上記回路基板の上記電極を電気的に接続する装置とを備える電子部品の実装 装置を提供する。
本発明の第 1 4態様によれば、 上記異方性導電層の上記絶縁性樹脂に配合す る上記無機フィラーの平均粒径が 3 μ m以上である第 1〜 3のいずれかの態様 に記載の電子部品の実装方法を提供する。
本発明の第 1 5態様によれば、 上記異方性導電層の上記絶縁性樹脂に配合す る上記無機フイラ一は、 複数の異なる平均粒径を持つ少なくとも 2種類の無機 フィラーであって、 上記少なくとも 2種類の無機フィラーのうちの一方の無機 フィラーの平均粒径は、 上記少なくとも 2種類の無機フィラーのうちの他方の 無機フィラーの平均粒径の 2倍以上異なっている第 1〜3, 1 4のいずれかの 態様に記載の電子部品の実装方法を提供する。
本発明の第 1 6態様によれば、 上記異方性導電層は、 上記電子部品又は上記 基板のいずれか一方に接触する部分が、 他の部分よりも上記無機フイラ一量が 少ないようにした第 1〜3, 1 4, 1 5のいずれかの態様に記載の電子部品の 実装方法を提供する。
本発明の第 1 7態様によれば、 上記異方性導電層は、 上記電子部品及び上記 基板にそれぞれ接触する部分が、 他の部分よりも上記無機フィラー量が少ない ようにした第 1 6態様に記載の電子部品の実装方法を提供する。
本発明の第 1 8態様によれば、 電子部品の電極に形成されたバンプを、 絶縁 性樹脂に無機フィラーが配合されかつ硬化された異方性導電層を介在させかつ 上記バンプが押しつぶされた状態で、 回路基板の電極に接合されて上記電子部 品の上記電極と上記回路基板の上記電極を電気的に接続しており、
上記異方性導電層は、 上記電子部品又は上記基板のいずれか一方に接触する 部分が、 他の部分よりも上記無機フィラー量が少ないようにした電子部品ュニ ットを提供する。
本発明の第 1 9態様によれば、 電子部品の電極に形成されたバンプを、 絶縁 性樹脂に無機フィラーが配合されかつ硬化された異方性導電層を介在させかつ 上記バンプが押しつぶされた状態で、 回路基板の電極に接合されて上記電子部 品の上記電極と上記回路基板の上記電極を電気的に接続しており、
上記異方性導電層は、 上記電子部品又は上記基板のいずれか一方に接触する 部分に位置されかつ上記絶縁性樹脂と同一の絶縁性樹脂に上記無機フィラーを 配合した第 1樹脂層と、 上記第 1樹脂層に接触し、 かつ、 上記第 1樹脂層より も上記無機フィラ一量が少ない絶縁性樹脂で構成される第 2樹脂層とを備える 電子部品ュニットを提供する。
本発明の第 2 0態様によれば、 上記バンプはめつき又は印刷により形成した バンプである第 1〜 9, 1 4〜 1 7のいずれかの態様に記載の電子部品の実装 方法を提供する。
本発明の第 2 1態様によれば、 上記バンプはめつき又は印刷により形成した バンプである第 1 8, 1 9のいずれかの態様に記載の電子部品ュニットを提供 する。
本発明の第 2 2態様によれば、 上記異方性導電層は、 上記無機フィラーを配 合した固形の絶縁性樹脂に、 上記無機フィラーの平均粒径より大きい平均直径 を有する導電粒子を配合した第 1〜 9, 1 4〜1 7, 2 0のいずれかの態様に 記載の電子部品の実装方法を提供する。
本発明の第 2 3態様によれば、 上記異方性導電層は、 上記無機フィラーを配 合した固形の絶縁性樹脂に、 上記無機フィラーの平均粒径がより大きい平均直 径を有する導電粒子を配合した第 1 0〜1 2のいずれかの態様に記載の電子部 品の実装装置を提供する。
本発明の第 2 4態様によれば、 上記異方性導電層は、 上記無機フイラ一を配 合した固形の絶縁性樹脂に、 上記無機フイラ一の平均粒径がより大きい平均直 径を有する導電粒子を配合した第 1 8, 1 9, 2 1のいずれかの態様に記載の 電子部品ュニットを提供する。
本発明の第 2 5態様によれば、 ワイヤボンディングと同様に金属線の先端に 電気スパークによりボールを形成し、 上記形成されたボールをキヤビラリ一に より電子部品の電極に超音波熱圧着してバンプを形成し、
上記形成されたバンプをレべリングせずに、 絶縁性樹脂に無機フイラ一を配 合した固体又は半固体の絶縁性樹脂層を介在させながら、 上記電子部品の上記 電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、 その後、 上記電子部品側から加熱しながら、 又は基板側から加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱しながら、 ツールにより上 記電子部品を上記回路基板に 1バンプあたり 2 0 g f 以上の加圧力により押圧 し、 上記基板の反りの矯正と上記バンプを押しつぶしながら、 上記電子部品と 上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、 上記電子部品と上 記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電 気的に接続する電子部品の実装方法を提供する。
本発明の第 2 6態様によれば、 上記バンプを形成したのち、 上記絶縁性樹脂 に上記無機フィラーを配合した上記固体又は半固体の絶縁性樹脂層を介在させ ながら、 上記電子部品の上記電極と上記回路基板の上記電極とを位置合わせし て上記電子部品を上記基板に搭載する前に、 上記形成されたバンプを、 一度、 2 0 g f 以下の荷重で押圧して上記バンプ のネック部分の倒れを防止するように先端を整えるようにした第 2 5態様に記 載の電子部品の実装方法を提供する。
本発明の第 2 7態様によれば、 上記絶縁性樹脂が絶縁性熱硬化性エポキシ樹 脂であり、 この絶縁性熱硬化性エポキシ樹脂に配合する上記無機フィラーの量 は上記絶縁性熱硬化性エポキシ樹脂の 5〜 9 0 w t %である第 2 5又は 2 6態 様に記載の電子部品の実装方法を提供する。
本発明の第 2 8態様によれば、 ワイヤボンディングと同様に金属線の先端に 電気スパークによりボールを形成し、 上記形成されたボールをキヤビラリーに より電子部品の電極に超音波熱圧着して金バンプを形成し、
上記形成されたバンプをレペリングせずに、 絶縁性樹脂に無機フィラーを配 合した固体又は半固体の絶縁性樹脂層を介在させながら、 上記電子部品の上記 電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、 その後、 ツールにより上記電子部品の上面側から荷重を印加して上記金バン プのネック部分の倒れを防止するように先端を整えるとともに超音波を印加し て上記金バンプと上記基板の上記電極とを金属接合し、
次に、 上記電子部品の上記上面側から加熱しながら、 又は、 上記基板側から 加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱しながら、 上記電子部品を上記回路基板に 1バンプあたり 2 0 g f 以上の加圧力により押 圧し、 上記基板の反りの矯正と上記バンプを押しつぶしながら、 上記電子部品 と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、 上記電子部品と上 記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電 気的に接続する電子部品の実装方法を提供する。
本発明の第 2 9態様によれば、 上記電子部品は複数の電極を有し、 上記位置 合わせの前に、 上記回路基板に、 上記絶縁性樹脂層として、 上記電子部品の上 記複数の電極を結んだ外形寸法より小さい形状寸法の固形の絶縁性樹脂シート を貼り付けたのち上記位置合わせを行い、 上記接合においては、 上記絶縁性樹 脂シートを加熱しながら、 上記電子部品を上記回路基板に加圧押圧して、 上記 回路基板の反りの矯正を同時に行いながら、 上記電子部品と上記回路基板の間 に介在する上記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合す るようにした第 2 5〜 2 8のいずれかの態様に記載の電子部品の実装方法を提 供する。
本発明の第 3 0態様によれば、 上記バンプを上記電子部品上に形成する際に ワイヤボンディングと同様に金属線の先端に電気スパークにより金ボールを形 成するとき、 チヤムファー角を 1 0 0 ° 以下とし、 かつ、 上記金ボールと接す る部分に平らな部位を設けない先端形状を有する上記キヤビラリ一により、 先 端が大略円錐状の上記金バンプを上記電子部品の上記電極に形成する第 2 5〜 2 9のいずれかの態様に記載の電子部品の実装方法を提供する。
本発明の第 3 1態様によれば、 ワイヤボンディングと同様に金属線の先端に 電気スパークによりボールを形成し、 上記形成されたボールをキヤビラリ一に より電子部品の電極にバンプを形成し、
上記形成されたバンプをレべリングせずに、 絶縁性樹脂に無機フィラーを配 合した固体又は半固体の絶縁性樹脂層を介在させながら、 上記電子部品の上記 電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、 その後、 所定温度に加熱されたツールにより上記電子部品の上面から加熱し ながら、 加圧力として上記電子部品を上記回路基板に圧力 P 1により押圧して 上記基板の反りの矯正を行いながら、 上記電子部品と上記回路基板の間に介在 する上記絶縁性樹脂を硬化し、
その後、 所定時間後、 上記加圧力を上記圧力 P 1より低い圧力 P 2に降下さ せて上記絶縁性樹脂の硬化時の応力を緩和しながら、 上記電子部品と上記回路 基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に 接続する電子部品の実装方法を提供する。
本発明の第 3 2態様によれば、 上記圧力 P 1は 2 0 g f /バンプ以上、 上記 圧力 P 2は上記圧力 P 1の 1 Z 2以下とする第 3 1態様に記載の電子部品の実 装方法を提供する。
本発明の第 3 3態様によれば、 絶縁性樹脂に無機フィラーを配合した固体又 は半固体の絶縁性樹脂層を、 回路基板の電極又は電子部品に貼り付ける装置と、 上記電子部品の電極にワイヤボンディングと同様に金属線の先端に電気スパ ークによりボールを形成し、 これをキヤビラリ一により上記基板の上記電極に 超音波熱圧着して形成してレべリングしないバンプを形成する装置と、
上記電子部品を上記回路基板の上記電極に位置合わせして搭載する装置と、 ツールにより、 加熱しながら、 上記電子部品を上記回路基板に 1バンプあた り 2 0 g f 以上の加圧力により押圧し、 上記基板の反りの矯正を行いながら、 上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、 上記 電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の 上記電極を電気的に接続する装置とを備える電子部品の実装装置を提供する。 本発明の第 3 4態様によれば、 絶縁性樹脂に無機フイラ一を配合した固体又 は半固体の絶縁性樹脂層を、 回路基板の電極又は電子部品に貼り付ける装置と、 上記電子部品の電極にワイヤボンディングと同様に金属線の先端に電気スパ —クによりボールを形成し、 これをキヤビラリ一により上記基板の上記電極に 超音波熱圧着して形成してレべリングしない金バンプを形成する装置と、 上記電子部品を上記回路基板の上記電極に位置合わせして搭載する装置と、 ツールにより上記電子部品の上面から荷重を印加して上記金バンプのネック 部分の倒れを防止するように先端を整えるとともに超音波を印加して上記金バ ンプと上記基板の上記電極とを金属接合する装置と、
ツールにより加熱しながら、 上記電子部品を上記回路基板に 1バンプあたり
2 0 g f 以上の加圧力により押圧し、 上記基板の反りの矯正を行うとともに上 記バンプを押しつぶしながら、 上記電子部品と上記回路基板の間に介在する上 記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合して上記電子部 品の上記電極と上記回路基板の上記電極を電気的に接続する装置とを備える電 子部品の実装装置を提供する。
本発明の第 3 5態様によれば、 絶縁性樹脂に無機フイラ一を配合した固体又 は半固体の絶縁性樹脂層を回路基板又は電子部品に貼り付ける装置と、
上記電子部品の電極にワイヤボンディング同様に金属線の先端に電気スパ一 クによりボールを形成し、 これをキヤビラリ一により上記基板の上記電極に形 成してレべリングしないバンプを形成する装置と、
上記電子部品を上記回路基板の上記電極に位置合わせして搭載する装置と、 所定温度に加熱されたツールにより、 上記電子部品の上面から加熱しながら、 加圧力として上記電子部品を上記回路基板に圧力 P 1により押圧して上記基板 の反りの矯正を行いながら、 上記電子部品と上記回路基板の間に介在する上記 絶縁性樹脂を硬化し、 その後、 所定時間後、 上記加圧力を上記圧力 P 1より低 い圧力 P 2に降下させて上記絶縁性樹脂の硬化時の応力を緩和しながら上記電 子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上 記電極を電気的に接続する装置とを備える電子部品の実装装置を提供する。 本発明の第 3 6態様によれば、 上記絶縁性樹脂に配合する上記無機フィラー は、 異なる平均粒径を持つ複数種類の無機フィラーである第 2 5〜2 7のいず れかの態様に記載の電子部品の実装方法を提供する。
本発明の第 3 7態様によれば、 上記絶縁性樹脂層は、 上記電子部品又は上記 基板のいずれか一方に接触する部分が、 他の部分よりも上記無機フィラー量が 少ないようにした第 2 5〜2 7, 3 6のいずれかの態様に記載の電子部品の実 装方法を提供する。
本発明の第 3 8態様によれば、 上記絶縁性樹脂層は、 上記電子部品及び上記 基板にそれぞれ接触する部分が、 他の部分よりも上記無機フイラ一量が少ない ようにした第 3 7態様に記載の電子部品の実装方法を提供する。
本発明の第 3 9態様によれば、 上記電子部品に接触する部分では、 電子部品 表面に用いられる膜素材に対して密着性を向上させる絶縁性樹脂を用いる一方、 上記基板に接触する部分では、 基板表面の材料に対して密着性を向上させる絶 縁性樹脂を用いるようにした第 3 7, 3 8のいずれかの態様に記載の電子部品 の実装方法を提供する。
本発明の第 4 0態様によれば、 上記絶縁性樹脂層は、 上記電子部品又は上記 基板のレ、ずれか一方に接触する部分が、 上記無機フィラーを配合しないように した第 2 5〜 2 7, 3 6のいずれかの態様に記載の電子部品の実装方法を提供 する。
本発明の第 4 1態様によれば、 電子部品の電極に形成されたバンプを、 絶縁 性樹脂に無機フィラーが配合されかつ硬化された絶縁性樹脂層を介在させかつ 上記バンプが押しつぶされた状態で、 回路基板の電極に接合されて上記電子部 品の上記電極と上記回路基板の上記電極を電気的に接続しており、
上記絶縁性樹脂層は、 上記電子部品又は上記基板のいずれか一方に接触する 部分が、 他の部分よりも上記無機フィラー量が少ない電子部品ュニットを提供 する。
本発明の第 4 2態様によれば、 電子部品の電極に形成されたバンプを、 絶縁 性樹脂に無機フィラーが配合されかつ硬化された絶縁性樹脂層を介在させかつ 上記バンプが押しつぶされた状態で、 回路基板の電極に接合されて上記電子部 品の上記電極と上記回路基板の上記電極を電気的に接続しており、
上記絶縁性樹脂層は、 上記電子部品又は上記基板のいずれか一方に接触する 部分に位置されかつ上記絶縁性樹脂と同一の絶縁性樹脂に上記無機フィラーを 配合した第 1樹脂層と、 上記第 1樹脂層に接触し、 かつ、 上記第 1樹脂層より も上記無機フィラー量が少なレ、絶縁性樹脂で構成される第 2樹脂層とを備える 電子部品ュニットを提供する。
本発明の第 4 3態様によれば、 上記超音波を印加して上記金バンプと上記基 板の上記電極とを金属接合するとき、 上記電子部品の上記上面側から加熱しな がら、 又は、 上記基板側から加熱しながら、 又は、 上記電子部品側と上記基板 側の両方から加熱するようにした第 5又は 2 8の態様に記載の電子部品の実装 方法を提供する。
本発明の第 4 4態様によれば、 第:!〜 9, 1 4〜; 1 7, 2 5〜3 2, 3 6〜 4 0 , 4 3のいずれかの態様に記載の電子部品の実装方法により上記電子部品 が上記基板に実装された電子部品ュニットを提供する。
本発明の第 4 5態様によれば、 上記超音波を印加して上記金バンプと上記基 板の上記電極とを金属接合する装置は、 上記電子部品の上記上面側から、 又は、 上記基板側から、 又は、 上記電子部品側と上記基板側の両方から加熱する加熱 部材を備え、 上記金属接合時に上記加熱部材により加熱するようにした第 1 1 又は 34の態様に記載の電子部品の実装装置を提供する。 図面の簡単な説明
本発明のこれらと他の目的と特徴は、 添付された図面についての好ましい実 施形態に関連した次の記述から明らかになる。 この図面においては、
図 1 A、 図 1 B、 図 1 C、 図 1 D、 図 1 E、 図 1 F、 図 1 Gは、 それぞれ本 発明の第 1実施形態にかかる回路基板への電子部品例えば I Cチップの実装方 法を示す説明図であり、
図 2 A、 図 2 Bは、 それぞれ第 1実施形態にかかる回路基板への電子部品例 えば I Cチップの実装方法において、 熱硬化性樹脂中の無機フィラーが接合開 始当初に熱硬化性樹脂中に入り込んできた尖っているバンプによりバンプ外側 方向へ押し出される状態を示す説明図、 及び、 図 2 Cはバンプと基板電極の間 に無機フィラーが入り込まない状態を示す説明図であり、
図 3A、 図 3 B、 図 3 C、 図 3D、 図 3 E、 図 3 F、 図 3Gは、 それぞれ本 発明の第 1実施形態における実装方法において、 I Cチップのワイヤボンダ一 を用いたバンプ形成工程を示す説明図であり、
図 4A、 図 4 B、 図 4 Cは、 それぞれ本発明の第 1実施形態にかかる実装方 法において、 回路基板と I Cチップの接合工程を示す説明図であり、
図 5A、 図 5B、 図 5Cは、 それぞれ本発明の第 1実施形態である実装方法 において回路基板と I Cチップの接合工程を示す説明図であり、
図 6A、 図 6 B、 図 6 Cは、 それぞれ、 本発明の第 3実施形態の実装方法に おいて異方性導電膜シートに代えて、 熱硬化性接着剤を回路基板上に配置する ことを説明するための説明図、 及び、 図 6D, 図 6 Eはそれぞれ上記第 1実施 形態での接合状態の拡大説明図であり、
図 7A、 図 7B、 図 7C、 図 7D、 図 7E、 図 7 Fは、 それぞれ、 本発明の 第 3実施形態の実装方法において、 図 6 A〜図 6 Eの変形例として、 異方性導 電膜シートに代えて、 熱硬化性接着剤を回路基板上に配置することを説明する ための説明図であり、
図 8A、 図 8 B、 図 8Cは、 それぞれ本発明の第 5実施形態にかかる実装方 法において、 回路基板と I Cチップの接合工程を示す説明図であり、
図 9A、 図 9 B、 図 9Cは、 それぞれ本発明の第 5実施形態である実装方法 において回路基板と I Cチップの接合工程を示す説明図であり、
図 10A、 図 10B、 図 10 C、 図 1 ODは、 それぞれ本発明の第 6実施形 態である実装方法において回路基板と I Cチップの接合工程を示す説明図であ り、
図 1 1 A、 図 1 1 B、 図 1 1 C、 図 1 1 D、 図 1 1 Eは、 それぞれ本発明の 第 6実施形態である実装方法において回路基板と I Cチップの接合工程を示す 説明図であり、
図 1 2A、 図 1 2B、 図 1 2C、 図 1 2Dは、 それぞれ本発明の第 7実施形 態である実装方法において回路基板と I Cチップの接合工程を示す説明図であ り、
図 1 3は、 本発明の第 7実施形態である実装方法において回路基板と I Cチ ップの接合工程を示す説明図であり、
図 14 A、 図 14 Bは、 それぞれ熱硬化性樹脂シートを I Cチップ 1側に形 成した第 1実施形態の変形例を示す説明図、 及び、 熱硬化性接着剤を I Cチッ プ 1側に形成した第 1実施形態の変形例を示す説明図であり、
図 1 5は、 従来の回路基板との I Cチップの接合方法を示す断面図であり、 図 1 6A、 図 1 6 Bは、 それぞれ従来の回路基板との I Cチップの接合方法 を示す説明図であり、
図 1 7は、 上記第 1実施形態において、 80 mの外径のバンプの場合の抵 抗ィ直と荷重との関係のグラフの図であり、
図 1 8は、 上記第 1実施形態において、 80 μπι, 40 / mのそれぞれの外 径のバンプと最低荷重との関係に基づき信頼性の高い領域を示したグラフの図 であり、
図 1 9は、 上記第 3実施形態において、 樹脂シート (異方性導電膜シート) の加熱温度と反応率とのグラフの図であり、
図 20は、 上記第 1実施形態で使用される電子部品搭載装置の斜視図であり、 図 21 A、 図 21 B、 図 21 C、 図 21 Dは、 それぞれ図 20の電子部品搭 載装置での部品側での位置認識動作を示す斜視図、 部品の位置認識画像の図、 基板側での位置認識動作を示す斜視図、 基板の位置認識画像の図であり、 図 22は、 上記第 4実施形態で使用する超音波印加装置の概略図であり、 図 23は、 上記第 5実施形態で使用される貼り付け装置の概略図であり、 図 24A、 図 24 Bは、 それぞれ AC F工法と上記実施形態の工法との比較 説明のためのバンプ付近の拡大断面図であり、
図 25は、 本発明の第 9実施形態にかかる回路基板への電子部品例えば I C チップの実装方法及び装置により接合された接合状態の模式断面図であり、 図 26は、 上記第 9実施形態にかかる回路基板への電子部品例えば I Cチッ プの実装方法及び装置により使用される樹脂シートの部分拡大模式断面図であ り、
図 27は、 本発明の第 1 3実施形態にかかる回路基板への電子部品例えば I
>実装方法及び装置により接合された接合状態での絶縁性樹脂と無機 ラーの模式断面図であり、
図 28A、 図 28 B、 図 28C、 図 28Dは、 それぞれ本発明の第 14実施 形態にかかる回路基板への電子部品例えば I Cチップの実装方法及び装置によ り使用される異方性導電層の種々の例を示す電子部品ュニットの模式断面図で あり、
図 29A、 図 29 B、 図 29C、 図 29Dは、 それぞれ本発明の第 14実施 形態の変形例にかかる回路基板への電子部品例えば I Cチップの実装方法及び 装置により使用される異方性導電層の種々の例の模式断面図であり、
図 30は、 図 29 Aに示された上記第 14実施形態にかかる回路基板への電 子部品例えば I Cチップの実装方法及び装置により使用される異方性導電層を 使用して接合された接合状態の模式断面図であり、
図 3 1は、 図 29 Bに示された上記第 14実施形態にかかる回路基板への電 子部品例えば I Cチップの実装方法及び装置により使用される異方性導電層を 使用して接合された接合状態の模式断面図であり、
図 32A、 図 32Bは、 図 29C、 図 29 Dにそれぞれ示された上記第 14 実施形態にかかる回路基板への電子部品例えば I Cチップの実装方法及び装置 により使用される異方性導電層を使用して接合された接合状態の模式断面図で あり、
図 33A、 図 33 B、 図 33 C、 図 33D、 図 33 E、 図 33 Fは、 それぞ れ上記第 14実施形態にかかる回路基板への電子部品例えば I Cチップの実装 方法及び装置により使用される異方性導電層の無機フィラーの量と異方性導電 層の厚み方向の位置との様々な関係のグラフを示す図であり、
図 34は、 本発明の第 1 5実施形態にかかる回路基板への電子部品例えば I Cチップの実装方法及び装置により使用される異方性導電層の製造工程の説明 図であり、
図 35は、 図 34の部分拡大図であり、
図 36は、 上記第 1実施形態の一具体例における導電粒子の平均直径と無機 フイラ一の粒子の平均直径の分布図であり、
図 37A、 図 37 Bは、 それぞれ上記第 1実施形態の変形例において使用可 能なバンプの例を示す図であり、
図 38A、 図 38 B、 図 38 C、 図 38D、 図 38 E、 図 38 F、 図 38G は、 それぞれ本発明の第 1 6実施形態にかかる回路基板への電子部品例えば I
Cチップの実装方法を示す説明図であり、
図 39A、 図 39 Bは、 それぞれ第 1 6実施形態にかかる回路基板への電子 部品例えば I Cチップの実装方法において、 熱硬化性樹脂中の無機フイラ一が 接合開始当初に熱硬化性樹脂中に入り込んできた尖っているバンプによりバン プ外側方向へ押し出される状態を示す説明図、 及び、 図 39Cはバンプと基板 電極の間に無機フィラーが入り込まなレ、状態を示す説明図であり、
図 40A、 図 40 B、 図 40 C、 図 40D、 図 40 E、 図 40 F、 図 40G は、 それぞれ本発明の第 1 6実施形態における実装方法において、 I のワイヤボンダーを用いたバンプ形成工程を示す説明図であり、
図 41 A、 図 41 B、 図 41 Cは、 それぞれ本発明の第 1 6実施形態にかか る実装方法において、 回路基板と I Cチップの接合工程を示す説明図であり、 図 42A、 図 42B、 図 42Cは、 それぞれ本発明の第 1 6実施形態である 実装方法において回路基板と I Cチップの接合工程を示す説明図であり、 図 43A、 図 43 B、 図 43 Cは、 それぞれ、 本発明の第 1 8実施形態の実 装方法において熱硬化性樹脂シートに代えて、 熱硬化性接着剤を回路基板上に 配置することを説明するための説明図であり、
図 44A、 図 44 B、 図 44C、 図 44D、 図 44 E、 図 44 Fは、 それぞ れ、 本発明の第 1 8実施形態の実装方法において、 図 43 A〜図 43 Cの変形 例として、 熱硬化性樹脂シートに代えて、 熱硬化性接着剤を回路基板上に配置 することを説明するための説明図であり、
図 45A、 図 45B、 図 45Cは、 それぞれ本発明の第 20実施形態にかか る実装方法において、 回路基板と I Cチップの接合工程を示す説明図であり、 図 46 A、 図 46 B、 図 46 Cは、 それぞれ本発明の第 20実施形態である 実装方法において回路基板と I Cチップの接合工程を示す説明図であり、 図 47A、 図 47B、 図 47C、 図 47Dは、 それぞれ本発明の第 21実施 形態である実装方法において回路基板と I Cチップの接合工程を示す説明図で あり、
図 48A、 図 48 B、 図 48C、 図 48D、 図 48 Eは、 それぞれ本発明の 第 21実施形態である実装方法において回路基板と I Cチップの接合工程を示 す説明図であり、
図 49A、 図 49 B、 図 49 C、 図 49Dは、 それぞれ本発明の第 22実施 形態である実装方法において回路基板と I Cチップの接合工程を示す説明図で あり、
図 50は、 本発明の第 22実施形態である実装方法において回路基板と I C チップの接合工程を示す説明図であり、
図 51 A、 図 51 Bは、 それぞれ熱硬化性樹脂シートを I Cチップ 1側に形 成した第 1 6実施形態の変形例を示す説明図、 及び、 熱硬化性接着剤を I Cチ ップ 1側に形成した第 1 6実施形態の変形例を示す説明図であり、
図 5 2は、 上記第 1 6実施形態において、 8 0 /i mの外径のバンプの場合の 抵抗値と荷重との関係のグラフの図であり、
図 5 3は、 上記第 1 6実施形態において、 8 0 μ m, 4 0 μ mのそれぞれの 外径のバンプと最低荷重との関係に基づき信頼性の高い領域を示したグラフの 図であり、
図 5 4は、 上記第 1 8実施形態において、 樹脂シートの加熱温度と反応率と のグラフの図であり、
図 5 5は、 上記第 1 6実施形態で使用される電子部品搭載装置の斜視図であ り、
図 5 6 A、 図 5 6 B、 図 5 6 C、 図 5 6 Dは、 それぞれ図 5 5の電子部品搭 載装置での部品側での位置認識動作を示す斜視図、 部品の位置認識画像の図、 基板側での位置認識動作を示す斜視図、 基板の位置認識画像の図であり、 図 5 7は、 上記第 1 9実施形態で使用する超音波印加装置の概略図であり、 図 5 8は、 上記第 2 0実施形態で使用される貼り付け装置の概略図であり、 図 5 9 A、 図 5 9 Bは、 それぞれ A C F工法と上記実施形態の工法との比較 説明のためのバンプ付近の拡大断面図であり、
図 6 0は、 本発明の第 2 4実施形態にかかる回路基板への電子部品例えば I Cチップの実装方法及び装置により接合された接合状態の模式断面図であり、 図 6 1は、 上記第 2 4実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置により使用される樹脂シートの部分拡大模式断面図で あり、
図 6 2は、 本発明の第 2 8実施形態にかかる回路基板への電子部品例えば I Cチップの実装方法及び装置により接合された接合状態での絶縁性樹脂と無機 フィラーの模式断面図であり、
図 6 3 A、 図 6 3 B、 図 6 3 C、 図 6 3 Dは、 それぞれ本発明の第 2 9実施 形態にかかる回路基板への電子部品例えば I Cチップの実装方法及び装置によ り使用される絶縁性樹脂層の種々の例を示す電子部品ュニットの模式断面図で あり、
図 64A、 図 64 B、 図 64 C、 図 64Dは、 それぞれ本発明の第 29実施 形態の変形例にかかる回路基板への電子部品例えば I Cチップの実装方法及び 装置により使用される絶縁性樹脂層の種々の例の模式断面図であり、
図 65は、 図 64 Aに示された上記第 29実施形態にかかる回路基板への電 子部品例えば I Cチップの実装方法及び装置により使用される絶縁性樹脂層を 使用して接合された接合状態の模式断面図であり、
図 66は、 図 64 Bに示された上記第 29実施形態にかかる回路基板への電 子部品例えば I Cチップの実装方法及び装置により使用される絶縁性樹脂層を 使用して接合された接合状態の模式断面図であり、
図 67A、 図 67Bは、 図 64 C、 図 64 Dにそれぞれ示された上記第 29 実施形態にかかる回路基板への電子部品例えば I Cチップの実装方法及び装置 により使用される絶縁性樹脂層を使用して接合された接合状態の模式断面図で あり、
図 68A、 図 68 B、 図 68 C、 図 68D、 図 68 E、 図 68 Fは、 それぞ れ上記第 29実施形態にかかる回路基板への電子部品例えば I Cチップの実装 方法及び装置により使用される絶縁性樹脂層の無機フィラーの量と絶縁性樹脂 層の厚み方向の位置との様々な関係のグラフを示す図であり、
図 69は、 本発明の第 30実施形態にかかる回路基板への電子部品例えば I
Cチップの実装方法及び装置により使用される絶縁性樹脂層の製造工程の説明 図であり、
図 70は、 図 69の部分拡大図である。 発明を実施するための最良の形態
本発明の記述を続ける前に、 添付図面において同じ部品については同じ参照 符号を付している。
以下に、 本発明にかかる実施の形態を図面に基づいて詳細に説明する。 (第 1実施形態)
以下、 本発明の第 1実施形態にかかる電子部品の実装方法及びその装置の一 例としての回路基板への I Cチップの実装方法及びその実装装置及び上記実装 方法により上記 I Cチップが上記基板に実装された電子部品ュニット若しくは モジュール例えば半導体装置を図 1 Aから図 1 4を参照しながら説明する。 まず、 本発明の第 1実施形態にかかる回路基板への I Cチップ実装方法を図 1 A〜図 4 C及び図 6 A〜Fを用いて説明する。
図 1 Aの電子部品の一例である I Cチップ 1において I Cチップ 1の A 1パ ッド電極 2にワイヤボンディング装置により図 3 A〜図 3 Fのごとき動作によ りバンプ (突起電極) 3を形成する。 すなわち、 図 3 Aでホルダであるキヤピ ラリー 9 3から突出したワイヤ 9 5の下端にボール 9 6を形成し、 図 3 Bでヮ ィャ 9 5を保持するキヤビラリー 9 3を下降させ、 ボール 9 6を I Cチップ 1 の電極 2に接合して大略バンプ 3の形状を形成し、 図 3 Cでワイヤ 9 5を下方 に送りつつキヤビラリ一 9 3の上昇を開始し、 図 3 Dに示すような大略矩形の ループ 9 9にキヤピラリー 9 3を移動させて図 3 Eに示すようにバンプ 3の上 部に湾曲部 9 8を形成し、 引きちぎることにより図 1 B, 図 3 Fに示すような バンプ 3を形成する。 あるいは、 図 3 Bでワイヤ 9 5をキヤピラリー 9 3でク ランプして、 キヤビラリ一 9 3を上昇させて上方に引き上げることにより、 金 属線、 例えば、 金ワイヤ (金線) 9 5 (なお、 金属線の例としては、 スズ、 ァ ルミユウム、 銅、 又はこれらの金属に微量元素を含有させた合金のワイヤなど があるが、 以下の実施形態では代表例として金ワイヤ (金線) として記載す る。 ) を引きちぎり、 図 3 Gのようなバンプ 3の形状を形成するようにしても よい。 このように、 I Cチップ 1の各電極 2にバンプ 3を形成した状態を図 1 Bに示す。
次いで、 この実施形態では、 各電極 2にバンプ 3が形成された I Cチップ 1 を回路基板 4へ装着するとき、 異方性導電層の一例として、 異方性導電膜 (A C F ) シート 1 0を介在させるものである。 この異方性導電膜シート 1 0は、 異方性導電膜シ一ト 1 0を構成する絶縁性熱硬化性の固形樹脂中の導電粒子 1 0 aの平均直径より小さい平均直径の無機フィラー 6 f を含有する。 例えば、 図 3 6に示すように、 導電粒子 1 0 aの平均直径を、 従来の A C Fでの導電粒 子 1 0 aの平均直径 1 . 0 // mより小さい 0 . 5 μ mとするとき、 無機フイラ 一 6 f の粒子の平均直径は 3〜 5 μ ιη程度とする。 異方性導電膜シート 1 0に 含まれる上記導電粒子 1 0 aとして、 ニッケル粉に金メッキを施したものを用 いる。 このように構成することにより、 基板側の電極 5と I Cチップ側のバン プ 3との間での接続抵抗値を低下せしめることができて尚好適である。
上記導電粒子 1 0 aとしては、 さらに好ましくは、 上記導電粒子 1 0 aの導 電粒子本体 1 0 a— 1の外側に絶縁層 1 0 a— 2でコ一トしたものを用い、 導 電粒子 1 0 aの量を通常汎用されている異方性導電膜の 2倍以上とすることに より、 ある確率でバンプ 3に導電粒子 1 0 aが挟まれることになり、 吸湿時の 膨潤やその後のリフローによる熱衝撃に対する耐性を向上することができる。 このように絶縁コートされた導電粒子 1 0 aは、 バンプ 3で基板電極 5との 間に挟み込まれると、 そのときに導電粒子 1 0 aの外側の極薄い絶縁コート部 分 1 0 a— 2が削りとられて導電粒子本体 1 0 a— 1が露出して導電性を発揮 する。 したがって、 バンプ 3と電極 5に挟まれない部分では、 絶縁コート部分 1 0 a - 1が削りとられないため、 導電性を発揮しない。 よって、 平面方向で 電極 5と電極 3の間でのショートが発生しにくいということになる。 また、 通 常、 スタツドバンプを用いると、 頭頂部の面積が小さいので導電粒子 1 0 aを 電極 5とバンプ 3との間に挟み込むことが難しいので、 導電粒子 1 0 aの量を 多く入れることが必要であるが、 そのようにすると、 導電粒子同士が接触して 電極 3, 5間をショートさせることがあるので、 上記したように、 絶縁コート された絶縁性の導電粒子を使用するのが好ましい。 また、 リフロー特性などが 良くなるのは、 温度や湿度による膨潤により異方性導電膜形成用接着剤 (又は 異方性導電膜シート) が Z方向 (異方性導電膜シートの厚み方向) に膨張した 場合にも、 導電粒子 1 0 aがそれ以上に膨張して接続を保つことができるため である。 このため、 導電粒子 1 0 aには、 反発力のある A u— N i コートのプ ラスチック粒子などを用いるのが好ましい。 次に、 図 1 Cの回路基板 4の電極 5上に、 図 1 Dに示すように、 I Cチップ 1の大きさより若干大きな寸法にカットされ、 かつ、 無機フィラー 6 f が配合 された異方性導電膜シート 1 0を配置し、 例えば 8 0〜1 2 0 °Cに熱せられた 貼付けツール 7により例えば 5〜 1 0 k g f Z c m2程度の圧力で異方性導電 膜シ一ト 1 0を基板 4に貼付ける。 この後、 異方性導電膜シート 1 0の貼付け ツール側に取り外し可能に配置されたのセパレータ 1 0 gを剥がすことにより 基板 4の準備工程が完了する。 このセパレ一タ 1 0 gは、 ツール 7に無機フィ ラー 6 f を配合した固体又は半固体の熱硬化性樹脂を含む異方性導電膜シート 1 0が貼り付くのを防止するためのものである。 ここで、 図 1 Gに図 1 Fの G 部分を部分的に拡大して示すように、 異方性導電膜シ一ト 1 0は、 導電粒子 1 0 aの平均直径より小さい平均直径の球状又は破砕シリカ、 アルミナ等のセラ ミクスなどの無機系フイラ一 6 f を絶縁性樹脂 6 mに分散させて混合し、 これ をドクターブレード法などにより平坦化し溶剤成分を気化させ固体化したもの が好ましいとともに、 後工程のリフロ一工程での高温に耐えうる程度の耐熱性 (例えば、 2 4 0 °Cに 1 0秒間耐えうる程度の耐熱性) を有することが好まし い。 上記絶縁性樹脂は、 例えば、 絶縁性熱硬化性樹脂 (例えば、 エポキシ樹脂、 フエノール樹脂、 ポリイミ ドなど) 、 又は絶縁性熱可塑性樹脂 (例えば、 ポニ フエ二レンサルファイ ド (P P S ) 、 ポリカーボネイ ト、 変性ポリフエ二レン オキサイ ド (P P O) など) 、 又は、 絶縁性熱硬化性樹脂に絶縁性熱可塑性樹 脂を混合したものなどが使用できるが、 ここでは、 代表例として絶縁性熱硬化 性樹脂として説明を続ける。 この熱硬化性樹脂 6 mのガラス転移点は一般に 1 2 0〜2 0 0 °C程度である。 なお、 熱可塑性樹脂のみを使用する場合には、 最 初は加熱して一旦軟化させたのち、 加熱を停止して自然冷却させることにより 硬化させる一方、 絶縁性熱硬化性樹脂に熱可塑性樹脂を混合したものを使用す る場合には、 熱硬化性樹脂のほうが支配的に機能するため、 熱硬化性樹脂のみ と場合と同様に加熱することにより硬化する。
次に、 図 1 E及び図 1 Fに示されるように、 図 2 0の電子部品搭載装置 6 0 0において、 部品保持部材 6 0 1の先端の熱せられた接合ツール 8により、 上 記工程でバンプ 3が形成された I Cチップ 1をトレー 6 0 2から吸着保持しつ つ、 該 I Cチップ 1を、 上記前工程で準備されかつステージ 9上に載置された 基板 4の I Cチップ 1の電極 2に対応する電極 5上に位置合わせして異方性導 電膜シート 1 0を介して I Cチップ 1を基板 4に押圧する。 この位置合わせは、 公知の位置認識動作を使用する。 例えば、 図 2 1 Cに示すように、 基板 4に形 成された位置認識マーク 6 0 5又はリード若しくはランドパターンを、 電子部 品搭載装置 6 0 0の基板認識用カメラ 6 0 4で認識して、 図 2 1 Dに示すよう にカメラ 6 0 4で得られた画像 6 0 6を基に、 基板 4のステージ 9上での直交 する X Y方向の X Y座標位置と X Y座標の原点に対する回転位置とを認識して 基板 4の位置を認識する。 一方、 図 2 1 Aに示すように、 接合ツール 8に吸着 保持された I Cチップ 1の位置認識用マーク 6 0 8又は回路パターンを I Cチ ップ用位置認識力メラ 6 0 3で認識して、 図 2 1 Bに示すようにカメラ 6 0 3 で得られた画像 6 0 7を基に、 I Cチップ 1の上記 X Y方向の X Y座標位置と X Y座標の原点に対する回転位置とを認識して I Cチップ 1の位置を認識する。 そして、 上記基板 4と I Cチップ 1との位置認識結果を基に、 接合ツール 8又 はステージ 9を移動させて、 I Cチップ 1の電極 2が対応する基板 4の電極 5 上に位置するように位置合わせしたのち、 上記熱せられた接合ツール 8により I Cチップ 1を基板 4に押圧する。 このとき、 バンプ 3は基板 4の電極 5上で バンプ 3の頭部 3 aが図 4 Bから図 4 Cのごとく変形しながら押しつけられて いく。 このとき、 第 1実施形態で示した図 2 Aから図 2 Bと同様にこの実施形 態においても、 熱硬化性樹脂 6 m中の無機フィラー 6 f は、 接合開始当初に熱 硬化性樹脂 6 m中に入り込んできた尖っているバンプ 3により、 バンプ 3の外 側方向へ押し出される。 また、 第 1実施形態で示した図 2 Cと同様にこの実施 形態においても、 この外側方向への押し出し作用によりバンプ 3と基板電極 5 の間に無機フィラー 6 f が入り込まないことにより、 接続抵抗値を低下させる 効果を発揮する。 このとき、 もし、 バンプ 3と基板電極 5の間に無機フィラー 6 f が多少入り込んだとしても、 バンプ 3と基板電極 5とが直接接触している ことにより、 全く問題はない。 このとき、 印加する荷重は、 バンプ 3の外径に より異なるが、 頭部 3 aの折れ重なった部分が図 4 Cのように必ず変形するよ うにする。 また、 このとき、 図 6 Eに示すように、 異方性導電膜シート 10中 の導電粒子 10 aが樹脂ボール球に金属メツキを施されている場合には、 導電 粒子 10 aが変形することが必要である。 また、 異方性導電膜シ一ト 1 0中の 導電粒子 10 aがニッケルなど金属粒子の場合には、 図 6 Dに示すように、 ノ ンプ 3や基板側の電極 5にめり込むような荷重を加えることが必要である。 こ の荷重は最低でも 20 (g f _ バンプ 1ケあたり) を必要とする。 すなわち、 図 1 7には、 80 μ mの外径のバンプの場合の抵抗 と荷重との関係のグラフ より 20 (g f /バンプ 1ケあたり) 未満では抵抗値 1 0 ΟηαιηΩ/バンプよ り大きくなつて抵抗値が大きくなりすぎて実用上問題があるため、 20 (g f ノバンプ 1ケあたり) 以上であることが好ましいことが示されている。 また、 図 1 8には、 80 / m, 40 μ mのそれぞれの外径のバンプと最低荷重との関 係に基づき信頼性の高い領域を示したグラフである。 これより、 40 μ m以上 の外径のバンプでは最低荷重は 25 (g f /バンプ 1ケあたり) 以上であるこ とが好ましく、 40 /m未満の外径のバンプでは最低荷重は 20 (g f /バン プ 1ケあたり) 以上ぐらいが信頼性が高いことが推定される。 なお、 今後、 リ 一ドの狭ピッチ化とともにバンプ外径が 40 // m未満と小さくなつた場合、 バ ンプの投影面積に応じて、 その 2乗に比例して荷重が減少する傾向があること が推定される。 よって、 I Cチップ 1を介してバンプ 3側に印加する最低荷重 は、 最低で 20 (g f /バンプ 1ケあたり) を必要とするのが好ましい。 上記
I Cチップ 1を介してバンプ 3側に印加する荷重の上限は、 1〇チップ1、 ノ ンプ 3、 回路基板 4などが損傷しない程度とする。 場合によって、 その最大荷 重は 100 (g f /バンプ 1ケあたり) 若しくは 1 50 (g f /バンプ:!ケぁ たり) を越えることもある。 このとき、 導電粒子の平均直径より小さい平均直 径の無機フィラー 6 f を使用していれば、 熱硬化性樹脂 6 mの弾性率を増加さ せるとともに熱膨張係数を下げる効果を発揮することができる。
なお、 図中、 参照符号 1 0 sは、 異方性導電膜シート 10のうち接合ツール 8の熱により溶融した溶融中の熱硬化性樹脂 6 mが溶融後に熱硬化された樹脂 である。
なお、 セラミックヒータ又はパルスヒータなどの内蔵ヒータ 8 aにより熱せ られた接合ツール 8により、 上記前工程でバンプ 3が電極 2上に形成された I Cチップ 1を、 上記前工程で準備された基板 4に対して I Cチップ 1の電極 2 が対応する基板 4の電極 5上に図 1 Eに示すように位置するように位置合わせ する位置合わせ工程と、 位置合わせしたのち図 1 Fに示すように押圧接合する 工程とを、 1つの位置合わせ兼押圧接合装置、 例えば、 図 1 Eの位置合わせ兼 押圧接合装置で行うようにしてもよい。 しかしながら、 別々の装置、 例えば、 多数の基板を連続生産する場合において位置合わせ作業と押圧接合作業とを同 時的に行うことにより生産性を向上させるため、 上記位置合わせ工程は図 5 B の位置合わせ装置で行い、 上記押圧接合工程は図 5 Cの接合装置で行うように してもよい。 なお、 図 5 Cでは、 生産性を向上させるため、 2つの接合装置 8 を示しており、 1枚の回路基板 4の 2個所を同時に押圧接合できるようにして いる。
上記及び下記の各実施形態において、 回路基板 4としては、 多層セラミック 基板、 ガラス布積層エポキシ基板 (ガラエポ基板) 、 ァラミ ド不織布基板、 ガ ラス布積層ポリイミ ド樹脂基板、 F P C (フレキシブル 'プリンテッド 'サー キット) 又はァラミ ド不織布エポキシ基板 (例えば、 松下電器産業株式会社製 の登録商標ァリブ 「A L I V H」 として販売されている樹脂多層基板) などが 用いられる。
これらの基板 4は、 熱履歴や、 裁断、 加工により反りやうねりを生じており、 必ずしも完全な平面ではない。 そこで、 図 5 A及び図 5 Bに示すように、 例え ば約 1 0 μ m以下に調整されるように平行度がそれぞれ管理された接合ツール 8とステージ 9とにより、 接合ツール 8側からステージ 9側に向けて熱と荷重 とを I Cチップ 1を通じて回路基板 4に局所的に印加することにより、 その印 加された部分の回路基板 4の反りが矯正される。
また、 I Cチップ 1は、 アクティブ面の中心を凹として反っているが、 これ を接合時に 1バンプあたり 2 0 g ί以上の強い荷重で加圧することで、 基板 4 と I Cチップ 1の両方の反りやうねりを矯正することができる。 この I Cチッ プ 1の反りは、 I Cチップ 1を形成するとき、 S iに薄膜を形成する際に生じ る内部応力により発生するものである。 バンプの変形量は 1 0〜2 5 z m程度 であり、 この程度の基板が当初から持っている内層銅箔から表面に現れるうね りの影響にバンプ 3の変形でそれぞれのバンプ 3が順応することで許容できる ようになる。
こうして、 回路基板 4の反りが矯正された状態で、 例えば 1 4 0〜2 3 0 °C の熱が I Cチップ 1と回路基板 4との間の異方性導電膜シート 1 0に例えば数 秒〜 2 0秒程度印加され、 この異方性導電膜シート 1 0が硬化される。 このと き、 最初は異方性導電膜シート 1 0を構成する熱硬化性樹脂 6 mが流れて I C チップ 1のエッジまで封止する。 また、 樹脂であるため、 加熱されたとき、 当 初は自然に軟化するため、 このようにエツジまで流れるような流動性が生じる。 熱硬化性樹脂 6 mの体積を I Cチップ 1と回路基板 4との間の空間の体積より 大きくすることにより、 この空間からはみ出すように流れ出て、 封止効果を奏 することができる。 この後、 加熱された接合ツール 8が上昇することにより、 加熱源がなくなるため I Cチップ 1と異方性導電膜シート 1 0の温度は急激に 低下して、 異方性導電膜シート 1 0は流動性を失い、 図 1 F及び図 4 Cに示さ れるように、 I Cチップ 1は、 異方性導電膜シート 1 0を構成していて硬化し た樹脂 1 0 sにより、 回路基板 4上に固定される。 また、 回路基板 4側をステ ージ 9のヒータ 9 aなどにより加熱しておくと、 接合ツール 8の温度をより低 くすることができる。
このようにすれば、 異方性導電膜シート 1 0に導電粒子 1 0 aの平均直径よ りも小さい平均粒径の無機フイラ一を配合した熱硬化性樹脂を用いることがで き、 さらに、 異方性導電膜シート 1 0に含まれる導電粒子 1 0 aとしてニッケ ル粉に金メッキを施したものを用いることにより、 接続抵抗値を低下せしめる ことができて尚好適である。
上記第 1実施形態によれば、 熱硬化性樹脂 6 mに配合する無機ブイラ一 6 f として導電粒子 1 0 aの平均直径より小さい平均粒径をもつ無機フイラ一 6 f を配合することにより、 導電粒子 1 0 aの働きを阻害することなくより信頼性 を向上することができる。 すなわち、 バンプ 3と基板 4の電極 5との間に導電 粒子 1 0 aが挟まれる。 このとき、 同時に無機フィラー 6 f が挟まれても導電 粒子 1 0 aの平均直径よりその平均粒径が小さいため、 導電性を阻害すること がなく、 その上、 熱硬化性樹脂 6 mの弾性率を増加し、 熱膨張係数を低下して I Cチップ 1と基板 4の接合信頼性を向上する。
(第 2実施形態)
次に、 本発明の第 2実施形態にかかる回路基板への電子部品例えば I Cチッ プの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実 装された電子部品ュニット若しくはモジュール例えば半導体装置を説明する。 この第 2実施形態においては、 第 1実施形態において、 熱硬化性樹脂を含む 異方性導電膜シート 1 0に配合する無機フイラ一 6 f の混合割合を上記絶縁性 熱硬化性樹脂例えば絶縁性熱硬化性エポキシ樹脂 6 mの 5〜9 0 w t %として、 一層好適なものとしたものである。 5 w t %未満では無機フィラー 6 f を混合 する意味がない一方、 9 O w t %を超えると、 接着力が極度に低下するととも に、 シート化するのが困難になるため好ましくない。 一例として、 高い信頼性 を維持させる観点から、 樹脂基板では 2 0〜4 0 w t %、 セラミック基板では 4 0〜7 0 w t %が好ましいとともに、 ガラエポ基板では 2 0 w t %程度でも シート封止剤の線膨張係数をかなり低下させることができ、 樹脂基板において 効果がある。 なお、 体積%では、 w t %のおよそ半分の割合、 又はエポキシ樹 脂が 1に対してシリカ約 2の比重の割合とする。 通常では、 熱硬化性樹脂 6 m のシート化する際の製造上の条件と基板 4の弾性率、 及び最終的には信頼性試 験結果により、 この無機ブイラ一 6 f の混合割合が決定される。
上記したような混合割合の無機フィラー 6 f を熱硬化性樹脂を含む異方性導 電膜シ一ト 1 0に配合することにより、 異方性導電膜シート 1 0の熱硬化性樹 月旨 6 mの弾性率を増加させることができ、 熱膨張係数を低下させて I Cチップ 1と基板 4の接合信頼性を向上させることができる。 また、 基板 4の材料に合 わせて、 熱硬化性樹脂 6 mの材料常数、 すなわち弾性率、 線膨張係数を最適な ものとするように、 無機フィラー 6 f の混合割合を決定することができる。 な お、 無機フィラー 6 f の混合割合が揷花するにつれて、 弾性率は大きくなるが、 線膨張係数は小さくなる傾向がある。
第 1実施形態及び第 2実施形態においては、 液体ではなく固体の異方性導電 膜シート 1 0を使用するため取り扱いやすいとともに、 液体成分が無いため高 分子で形成することができ、 ガラス転移点の高いものを形成しやすいといった 利点がある。
なお、 図 1 Aから図 1 G及び図 2 A〜図 2 C、 後述する図 6及び図 7におい ては、 異方性導電層の一例としての熱硬化性樹脂を含む異方性導電膜シート 1 0又は異方性導電膜形成用熱硬化性接着剤 6 bを回路基板 4側に形成すること について説明したが、 これに限定されるものではなく、 図 1 4 A又は図 1 4 B に示すように、 I Cチップ 1側に形成したのち、 基板 4に接合するようにして もよい。 この場合、 特に、 熱硬化性樹脂を含む異方性導電膜シート 1 0の場合 には、 異方性導電膜シート 1 0の回路基板側に取り外し可能に配置されたセパ レータ 6 aとともに、 ステージ 2 0 1上のゴムなどの弾性体 1 1 7に吸着ノズ ルなどの保持部材 2 0 0により保持された I Cチップ 1を押し付けて、 バンプ 3の形状に沿って異方性導電膜シート 1 0力 Cチップ 1に貼り付けられるよ うにしてもよレ、。
(第 3実施形態)
次に、 本発明の第 3実施形態にかかる回路基板への電子部品例えば I Cチッ プの実装方法及び装置及び上記実装方法により上記 I cチップが上記基板に実 装された電子部品ュニット若しくはモジュール例えば半導体装置を図 6 A〜図 6 C及び図 7 A〜図 7 Fを用いて説明する。
この第 3実施形態では、 第 1実施形態において、 熱硬化性樹脂を含む異方性 導電膜シート 1 0を基板 4に貼り付ける代わりに、 図 6 A及び図 7 A, Dに示 すように、 異方性導電層の一例としての液体状の異方性導電膜形成用熱硬化性 接着剤 6 bを回路基板 4上に、 デイスペンス 5 0 2などによる塗布、 又は印刷、 又は転写するようにしたのち、 半固体状態、 いわゆる Bステージ状態、 まで固 化し。 その後、 上記第 1又は第 2実施形態と同様に、 上記 I Cチップ 1を上記 基板 4に搭載する。
詳しくは、 図 6 Aに示すように、 液体状の異方性導電膜形成用熱硬化性接着 剤 6 bを回路基板 4上に、 図 7 Aに示すような空気圧で吐出量が制御されかつ 基板平面上で直交する 2方向に移動可能なデイスペンス 5 0 2などによる塗布、 又は印刷、 又は転写する。 次いで、 図 6 Bのごとくヒータ 7 8 aを内蔵したッ ール 7 8により、 熱と圧力を印加して均一化しながら、 図 6 Cのように半固体 状態、 いわゆる Bステージ状態、 まで固化する。
又は、 液体状の異方性導電膜形成用熱硬化性接着剤 6 bの粘性が低い場合に は、 図 7 Aに示すように、 ディスペンザ 5 0 2で基板 4上の所定位置に液体の 熱硬化性接着剤 6 bを塗布したのち、 熱硬化性接着剤 6 bの粘性が低いために 自然に基板上で広がり、 図 7 Bに示すような状態となる。 その後、 図 7 Cに示 すように、 コンペャのような搬送装置 5 0 5により上記基板 4を炉 5 0 3内に 入れて、 炉 5 0 3のヒータ 5 0 4により上記塗布された絶縁性樹脂の液体状熱 硬化性接着剤 6 bを硬化させることにより、 半固体化、 すなわち、 いわゆる B ステージ状態まで固化する。
一方、 液体状の異方性導電膜形成用熱硬化性接着剤 6 bの粘性が高い場合に は、 図 7 Dに示すように、 ディスペンサ 5 0 2で基板 4上の所定位置に液体の 熱硬化性接着剤 6 bを塗布したのち、 熱硬化性接着剤 6 bの粘性が高いために 自然に基板上で広がらないため、 図 7 E, Fに示すように、 スキージ 5 0 6で 平らに延ばす。 その後、 図 7 Cに示すように、 コンペャのような搬送装置 5 0 5により上記基板 4を炉 5 0 3内に入れて、 炉 5 0 3のヒータ 5 0 4により上 記塗布された絶縁性樹脂の液体状熱硬化性接着剤 6 bを硬化させることにより、 半固体化、 すなわち、 いわゆる Bステージ状態、 まで固化する。
このように異方性導電膜形成用熱硬化性接着剤 6 bを半固体化するときには、 熱硬化性接着剤 6 b中の熱硬化性樹脂の特性により差はあるものの、 該熱硬化 性樹脂のガラス転移点の 3 0〜 8 0 %の温度である 8 0〜 1 3 0 °Cで押圧する c 通常は、 熱硬化性樹脂のガラス転移点の 3 0 %程度の温度で行う。 このように 熱硬化性樹脂のガラス転移点の 3 0〜 8 0 %とする理由は、 図 1 9の異方性導 電膜シ一トの加熱温度と反応率とのグラフより、 8 0〜 1 3 0 °Cの範囲内なら ば、 まだ、 後工程でさらに反応する範囲を充分に残すことができる。 言い換え れば、 8 0〜 1 3 0 °Cの範囲内の温度ならば、 時間にもよる力 絶縁性樹脂た とえばエポキシ樹脂の反応率が 1 0〜 5 0 %程度に抑制できるので、 後工程の
I Cチップ圧着時の接合に問題が生じない。 すなわち、 I Cチップ圧着時に押 圧するときに所定の押圧量を確保することができ、 押し切れなくなるという問 題を生じにくい。 なお、 反応を抑えて溶剤分のみを気化させることにより、 半 固体化することもある。
上記熱硬化性接着剤 6 bを上記したように半固体化させたのち、 基板 4に複 数の I Cチップ 1を装着する場合には、 基板 4の複数の I Cチップ 1を装着す る複数の個所において上記熱硬化性接着剤 6 bの上記半固体化工程を前段取り 工程とし予め行っておき、 このように前段取りされた基板 4を供給して供給さ れた基板 4に複数の I Cチップ 1を上記複数の個所に接合することでより生産 性が高くなる。 この後の工程では、 熱硬化性接着剤 6 bを使用する場合でも、 基本的には上記した第 1又は第 2実施形態の異方性導電膜シート 1 0を用いる 工程と同一の工程を行う。 上記半固定化工程を加えることで、 液体の異方性導 電膜形成用熱硬化性接着剤 6 bを異方性導電膜シ一ト 1 0と同様に使用するこ とができ、 固体ゆえに取り扱いやすいとともに、 液体成分が無いため高分子で 形成することができ、 ガラス転移点の高いものを形成しやすいといった利点が ある。 このように流動性のある異方性導電膜形成用熱硬化性接着剤 6 bを使用 する場合には、 固体の異方性導電膜シート 1 0を使用する場合と比較して、 基 板 4の任意の位置に任意の大きさに塗布、 印刷、 又は転写することができる利 点をも合わせて持つ。
(第 4実施形態)
次に、 本発明の第 4実施形態にかかる回路基板への電子部品例えば I Cチッ プの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実 装された電子部品ュニッ ト若しくはモジュール例えば半導体装置を図 2 2を用 いて説明する。 第 4実施形態が第 1実施形態と異なる点は、 I Cチップ 1を基 板 4に接合するとき、 荷重に加えて超音波も印加して、 バンプ 3をレべリング せずに、 必要に応じて 2 0 g f 以下の荷重で押圧して、 バンプ形成時の引き千 切りにより生じた上記バンプ 3の先端のネック (ヒゲ) 部分の倒れによる隣接 バンプ又は電極とのショートを防止するようにバンプ先端を整えたのち、 I C チップ 1と位置合わせして I Cチップ 1を基板 4に搭載して、 金属バンプ 3を 基板側の電極表面の金属と超音波併用熱圧着することである。 I Cチップ 1を 基板 4に接合する状態は、 先の実施形態での図 2及び図 6などと同様である。 上記超音波を印加して上記金バンプと上記基板の上記電極とを金属接合する とき、 上記 I Cチップ 1の上記上面側から加熱しながら、 又は、 上記基板側か ら加熱しながら、 又は、 上記 I Cチップ 1側と上記基板側の両方から加熱する ようにしてもよい。
この第 4実施形態では、 絶縁性熱硬化性樹脂 6 mに無機フィラー 6 f を配合 した固体の異方性導電膜シート 1 0又は液体の異方性導電膜形成用熱硬化性接 着剤 6 bを上記したように半固体化させたものを基板 4に貼り付け、 又は熱硬 化性樹脂を含む異方性導電膜形成用熱硬化性接着剤 6 bを基板 4に塗布し半固 体化させたのち、 回路基板 4の電極 5と電子部品 1の電極 2にワイヤボンディ ングと同様に図 3 A〜図 3 Fのごとき動作により金線 9 5の先端に電気スパー クによりボール 9 6を形成し、 このボール 9 6をキヤピラリー 9 3により基板 電極 5に超音波熱圧着して形成されたバンプ 3を、 レべリングせずに、 I Cチ ップ 1と位置合わせして I Cチップ 1を基板 4に搭載する。 ここで、 上記 「液 体の異方性導電膜形成用熱硬化性接着剤 6 bを上記したように半固体化させた もの」 とは、 第 3実施形態で説明したような液体の異方性導電膜形成用熱硬化 性接着剤 6 bを半分固体化したものであり、 Bステージ化したものとほぼ同じ ものである。 このとき、 図 2 2に示す超音波印加装置 6 2 0において、 内蔵ヒ ータ 6 2 2により予め加熱された接合ツール 6 2 8により、 該接合ツール 6 2 8に吸着された I Cチップ 1の上面からエアシリンダ 6 2 5による荷重と、 ピ ェゾ素子のような超音波発生素子 6 2 3により発生させられて超音波ホーン 6 2 4を介して印加される超音波とを作用させて金バンプ 3のネック部分の倒れ を防止するように先端を整えつつ金バンプ 3と基板側の金メツキとを金属接合 する。 次に、 I Cチップ 1の上面又は、 及び基板側から加熱しながら、 上記 I Cチップ 1を上記回路基板 4に 1バンプあたり 2 0 g f 以上の加圧力により押 圧し、 上記基板 4の反りの矯正とバンプ 3を押しつぶしながら、 上記 I Cチッ プ 1と上記回路基板 4の間に介在する上記異方性導電膜シート 1 0又は熱硬化 性接着剤 6 bを上記熱により硬化して、 上記 I Cチップ 1と上記回路基板 4を 接合して両電極 2, 5を電気的に接続する。 なお、 超音波印加装置 6 2 0によ る上記金属接合時に、 上記 I Cチップ 1の上記上面側から、 又は、 上記基板側 から、 又は、 上記 I Cチップ 1側と上記基板側の両方から加熱するようにして もよレ、。 すなわち、 具体的には、 内蔵ヒータ 6 2 2により上記 I Cチップ 1の 上記上面側から加熱したり、 又は、 上記基板側から回路基板 4側をステージ 9 のヒータ 9 aにより加熱したり、 又は、 内蔵ヒータ 6 2 2とステージ 9のヒー タ 9 aとにより上記 I Cチップ 1側と上記基板側の両方から加熱するようにし てもよレ、。
なお、 1バンプあたり 2 0 g f 以上の加圧力を必要とする理由は、 このよう に超音波を用いた接合でも摩擦熱が生じにくくなるので、 接合できなくなるた めである。 金と金とを接合するような場合においても、 ある一定加重でバンプ を押しつけて、 そこに超音波を印加することにより摩擦熱が生じて金属同士が 接合される。 したがって、 この場合にもバンプを押圧する程度の一定荷重すな わち 1バンプあたり 2 0 g f 以上の加圧力が必要となる。 加圧力の一例として は、 1バンプあたり 5 0 g f 以上とする。
上記第 4実施形態によれば、 金属バンプ 3と基板 4の金属メツキが金属拡散 接合されるので、 よりバンプ部分での強度を持たせたいような場合や、 接続抵 抗値をさらに低くしたいような場合に好適である。
(第 5実施形態)
次に、 本発明の第 5実施形態にかかる回路基板への電子部品例えば I Cチッ プの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実 装された電子部品ュニット若しくはモジュール例えば半導体装置を図 8 A〜図 8 C及び図 9 A〜図 9 Cを用いて説明する。 第 5実施形態は、 第 1実施形態と は封止工程を省略することができる点が異なる。
上記したように I Cチップ 1上の電極 2に突起電極 (バンプ) 3を形成して おき、 回路基板 4には、 図 8 B, 図 8 C, 図 9 A及び図 2 3に示すように、 I
Cチップ 1の複数の電極 2の内端縁を結んだ大略矩形の外形寸法 O Lより小さ い形状寸法の矩形のシート状の異方性導電膜シート 1 0又は熱硬化性接着剤 6 bを回路基板 4の電極 5を結んだ中心部分に貼り付け又は塗布しておく。 この とき、 シート状の異方性導電膜シート 1 0又は熱硬化性接着剤 6 bの厚みは、 その体積が I Cチップ 1と基板 4との隙間より大きくなるようにする。 また、 図 2 3の貼り付け装置 6 4 0により、 巻き戻しロール 6 4 4から巻き戻されて 巻き付けロール 6 4 3に巻き取られる矩形のシート状の異方性導電膜シート 6 5 6を、 その切り目 6 5 7が予め入れられた部分で、 上下のカッター 6 4 1に より、 I Cチップ 1の複数の電極 2の内端縁を結んだ大略矩形の外形寸法 O L より小さい形状寸法に切断する。 切断された矩形のシート状の異方性導電膜シ ート 1 0は、 内蔵ヒータ 6 4 6で予め加熱された貼り付けへッド 6 4 2で吸着 保持されて、 上記回路基板 4の電極 5を結んだ中心部分に貼り付けされる。 次 に、 バンプ 3と回路基板 4の電極 5を位置合わせし、 図 8 A及び図 9 Bに示す ように、 ヒータ 8 aにより加熱された接合ツール 8により I Cチップ 1を回路 基板 4に加圧押圧して、 基板 4の反りの矯正を同時に行いながら、 I Cチップ
1と回路基板 4の間に介在する異方性導電膜シート 1 0又は熱硬化性接着剤 6 bを硬化する。 このとき、 異方性導電膜シート 1 0又は熱硬化性接着剤 6 bは、 接合ツール 8から I Cチップ 1を介して加えられた熱により上記したように軟 化し、 図 9 Cのごとく貼り付けられた又は塗布された位置より加圧されて外側 へ向かって流れ出る。 この流れ出た異方性導電膜シート 1 0又は熱硬化性接着 剤 6 bが封止材料 (アンダーフィル) となり、 ノ ンプ 3と電極 5との接合の信 頼性を著しく向上する。 また、 ある一定時間がたっと、 上記異方性導電膜シー ト 1 0又は熱硬化性接着剤 6 bでは徐々に硬化が進行し、 最終的には硬化した 樹脂 6 sにより I Cチップ 1と回路基板 4を接合することになる。 I Cチップ 1を押圧している接合ツール 8を上昇することで、 I Cチップ 1と回路基板 4 の電極 5の接合が完了する。 厳密に言えば、 熱硬化の場合には、 熱硬化性樹脂 の反応は加熱している間に進み、 接合ツール 8が上昇するとともに流動性はほ とんど無くなる。 上記したような方法によると、 接合前では異方性導電膜シー ト 1 0又は熱硬化性接着剤 6 bが電極 5を覆っていないので、 接合する際にバ ンプ 3が電極 5に直接接触し、 電極 5の下に異方性導電膜シート 1 0又は熱硬 化性接着剤 6 bが入り込まず、 バンプ 3と電極 5との間での接続抵抗値を低く することができる。 また、 回路基板側を加熱しておくと、 接合ヘッド 8の温度 をより低くすることができる。 この方法を上記第 3実施形態に適用すると金バ ンプと回路基板の金電極 (例えば、 銅やタングステンにニッケル、 金メッキし たもの) との接合がより容易に行える。
(第 6実施形態)
次に、 第 6実施形態にかかる回路基板への電子部品例えば I Cチップの実装 方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実装された 電子部品ュニット若しくはモジュール例えば半導体装置を図 1 0〜図 1 1を用 いて説明する。 第 6実施形態においては、 第 1実施形態と異なる点は、 バンプ 1 0 3を回路基板 4の電極 5にズレて実装された場合においても、 信頼性の高 い接合を達成することもできる点である。
第 6実施形態においては、 図 1 0 Aに示すように、 バンプ 3を I Cチップ 1 上に形成する際にワイヤボンディングと同様に金線 9 5を電気スパークにより 金ボール 9 6を形成する。 次に、 電気スパークするときの時間でボールの大き さを調整しつつ、 9 5 aで示す直径 Φ d— B u m pのボール 9 6 aを形成し、 このように形成された直径 Φ d — B u m pのボール 9 6 aを、 電気スパークを 発生させるための時間又は電圧のパラメータを制御して、 チヤムファー角 6 c が 1 0 0。 以下のキヤピラリー 1 9 3の 9 3 aで示すチヤムファー直径 φ Dが 金ボール直径 d—B u m pの l Z 2力 ら 3 / 4となるようにボール 9 6 aを成 形し、 図 1 O Cに示すようにキヤビラリ一 9 3の金ボールと接する部分に平ら な部位 9 3 bを設けて図 1 O Dに示すようなバンプ 3を形成するのではなく、 図 1 O Aに示すようにキヤピラリー 1 9 3の金ボール 9 6 aと接する部分に平 らな部位を設けない先端部位 1 9 3 aを有する先端形状としたキヤピラリー 1 9 3で、 I Cチップ 1の電極 2に、 超音波熱圧着により、 図 1 0 Bに示すよう なバンプ 1 0 3を形成する。 上記先端形状のキヤビラリ一 1 9 3を用いること で、 図 1 0 Bの bのような先端が大略円錐状のバンプ 1 0 3を I Cチップ 1の 電極 2に形成することができる。 上記方法で形成した先端が大略円錐状のバン プ 1 0 3を回路基板 4の電極 5に図 1 1 Cのごとくズレて実装された場合にお いても、 バンプ 1 0 3がその先端が大略円錐形であるため、 バンプ 1 0 3の外 径の半分までのズレである場合は、 バンプ 1 0 3の一部が必ず基板 4の電極 5 と接触することができる。
これに対して、 図 1 1 Dに示すようなバンプ 3では、 バンプ 3を回路基板 4 の電極 5に図 1 1 Cのごとく寸法 Zだけズレて実装された場合には、 図 1 1 E に示すように、 幅寸法 dのいわゆる台座 3 gの一部が電極 5に接触するが、 部 分的にしか接触せず、 接触状態が不安定な接合となる。 このような不安定な接 合状態のままでは、 このような基板 4を冷熱衝撃試験ゃリフローにかけた場合 には、 上記不安定な接合状態の接合がオープンすなわち接合不良となってしま う可能性があった。 これに対して、 上記第 6実施形態では、 図 1 1 Cのごとく 先端が大略円錐状のバンプ 1 0 3が回路基板 4の電極 5に対して寸法 Zだけズ レて実装された場合においても、 バンプ 1 0 3が円錐形であるため、 バンプ 1
0 3の外径の半分までのズレである場合は、 バンプ 1 0 3の一部が必ず基板 4 の電極 5と接触することができ、 冷熱衝撃試験ゃリフローにかけた場合でも接 合不良となることが防止できる。
(第 7実施形態)
次に、 第 7実施形態にかかる回路基板への電子部品例えば I Cチップの実装 方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実装された 電子部品ュニット若しくはモジュール例えば半導体装置を図 1 2〜図 1 3を用 いて説明する。 この第 7実施形態では、 第 1実施形態において、 回路基板 4へ の I Cチップ 1の接合したのちの熱硬化性樹脂の硬化時に I Cチップ 1と回路 基板 4の応力を緩和することができるようにしたものである。
第 7実施形態においては、 絶縁性熱硬化性樹脂 6 mに無機フィラー 6 f を配 合した固体又は半固体の異方性導電膜シート 1 0又は熱硬化性接着剤 6 bを介 在させながら、 I Cチップ 1の電極 2に上記ワイヤボンディングにより形成さ れたバンプ 3を、 レべリングせずに、 回路基板 4の電極 5と位置合わせする。 例えば 2 3 0 °C程度の一定温度に加熱されたツール 8により I Cチップ 1をそ の裏面から加熱しながら、 上記 I Cチップ 1を上記回路基板 4に 1バンプあた りセラミック基板の場合には圧力 P 1 = 8 0 g f 以上の加圧力により押圧し、 上記基板 4の反りの矯正を行いながら、 上記 I Cチップ 1と上記回路基板 4の 間に介在する上記異方性導電膜シ一ト 1 0又は熱硬化性接着剤 6 bを上記熱に より硬化する。 次に、 一定時間 t l後、 すなわち、 全体時間を例えば 2 0秒と すれば、 材料の反応率により変わるが、 その 1 Z 4とか 1 Z 2の 5秒〜 1 0秒 後、 言い換えれば、 材料の反応率が 9 0 %に達する前に、 上記圧力 P 1より低 V、圧力 P 2まで下げて熱硬化性接着剤 6 bの硬化時の応力を緩和し、 上記 I C チップ 1と上記回路基板 4を接合して両電極 2, 5を電気的に接続する。 好適 には、 バンプが変形していくためには最低限 2 0 g f 程度は必要であるため、 すなわち、 バンプの変形及び順応に必要な圧力を得るとともに、 余分な樹脂を I Cチップ 1と基板 4との間から押し出すため、 上記圧力 P 1は 2 0 g f /バ ンプ以上である一方、 バンプの変形等の前に樹脂内部に偏在した硬化歪み除去 するため、 圧力 P 2は 2 0 g f /バンプ未満とすることにより、 より信頼性が 向上する。 その理由は詳しくは以下のとおりである。 すなわち、 図 1 2 Cに示 すように、 異方性導電膜シート 1 0又は熱硬化性接着剤 6 b中の熱硬化性樹脂 の応力分布は圧着時に I Cチップ 1と基板 4側とで大きくなつている。
このままでは、 信頼性試験や通常の長期使用で繰り返し疲労が与えられると、 I Cチップ 1又は基板 4側で異方性導電膜シ一ト 1 0又は熱硬化性接着剤 6 b 中の熱硬化性樹脂が応力に耐えきれずに剥離することがある。 このような状態 になると、 I Cチップ 1と回路基板 4の接着力が十分でなくなり、 接合部がォ ープンすることになる。 そこで、 図 1 3のように、 より高い圧力 P 1とより低 い圧力 P 2との 2段階の圧力プロファイルを用いることにより、 熱硬化性接着 剤 6 bの硬化時に上記圧力 P 1より低い圧力 P 2まで下げることができて、 図 1 2 Dのごとく、 圧力 P 2のときに樹脂内部に偏在した硬化歪み除去して I C チップ 1と回路基板 4の応力を緩和する (言い換えれば、 応力の集中度合いを 減らす) ことができ、 その後、 上記圧力 P 1まで上げることにより、 バンプの 変形及び順応に必要な圧力を得るとともに、 余分な樹脂を I Cチップ 1と基板 4との間から押し出すことができて、 信頼性が向上する。
なお、 上記 「I Cチップ 1と回路基板 4の接着力」 とは、 I Cチップ 1と基 板 4をひっつける力のことを意味する。 これは、 接着剤による接着力と、 接着 剤を硬化したときの硬化収縮力と、 Z方向の収縮力 (例えば 1 8 0 °Cに熱せら れている接着剤が常温に戻るときに収縮するときの収縮力) のこれら 3つの力 によって、 I C 1と基板 4とは接合されている。
(第 8実施形態)
次に、 第 8実施形態にかかる回路基板への電子部品例えば I Cチップの実装 方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実装された 電子部品ュニット若しくはモジュール例えば半導体装置を図 1 2〜図 1 3を用 いて説明する。 この第 8実施形態では、 上記各実施形態において、 上記絶縁性 樹脂 6 mに配合する上記無機フイラ一 6 f の平均粒径が 3 / m以上であるよう にしたものである。 ただし、 上記無機フィラー 6 f の最大平均粒径は、 I Cチ ップ 1と基板 4との接合後の隙間寸法を超えない大きさとする。
もし、 無機フイラ一 6 f を絶縁性樹脂 6 mに配合するときに、 平均粒径が 3 i m未満の細かな粒子を無機フィラー 6 f として用いると、 それらの粒子の表 面積自体が全体として大きくなり、 平均粒径が 3 μ m未満の細かな粒子である 無機フィラー 6 ίの周りに吸湿することがあり、 I Cチップ 1と基板 4との接 合において好ましくない。
従って、 同じ重量の無機フィラー 6 f を配合する場合には、 平均粒径が 3 μ m以上の大きな無機フィラー 6 f を用いることで、 無機フィラー 6 f の周りに おける吸湿量を減らしめることができ、 耐湿性を向上させることが可能となる。 また、 一般に、 平均粒径 (言い換えれば平均粒度) の大きな無機フィラーの方 が安価であるため、 コスト的にも好ましい。
なお、 図 24 Aに示すように、 I Cチップ 1と基板 4との接合において従来 の ACF 、 An i s o t r o p i c C o n d u c t i v e F i l m :異方 性導電膜) 5 9 8を使用する工法では、 AC F 5 98中の導電粒子 5 9 9をバ ンプ 3と基板電極 5との間に必ず挟むと同時に直径 3〜 5 imの導電粒子が直 径 1〜3 //mまで押しつぶされて導電性を発揮させる必要がある。 しかしなが ら、 本発明の上記各実施形態では、 導電粒子 1 0 aがあっても必ずしもバンプ 3と基板電極 5との間に挟む必要は無く、 図 24 Bに示すようにバンプ 3を基 板電極 5で押しつぶしながら圧着するので、 この圧着のときにバンプ 3と基板 電極 4との間の異方性導電層 1 0とともに無機フィラー 6 f もバンプ 3と基板 電極 4と間から抜け出ることになり、 基板電極 4とバンプ 3の間に不要な無機 フィラー 6 f が挟まることにより導電性を阻害することがほとんど無いという 特徴に基づき、 3 /xm以上の大きな平均粒径の無機フィラー 6 f を使用するこ とができる。 すなわち、 本実施形態では、 万が一、 導電粒子 1 0 aがバンプ 3 と基板電極 5との間に挟まれず、 直径 3〜 5 /i mの導電粒子 1 0 aが直径 1〜 3 μηιまで押しつぶされて導電性を発揮することがなくても、 バンプ 3を基板 電極 5で押しつぶしながら圧着してバンプ 3が基板電極 5に電気的に直接接触 して電気的導電性を得ているため、 何ら問題はなく、 無機フィラーによる影響 を受けずに信頼性を向上することができる。 すなわち、 上記導電粒子 1 0 aは、 バンプ 3と基板電極 5との直接接合において、 導電粒子 1 0 aがバンプ 3と基 板電極 5との間に挟まれた場合には、 基板側の電極 5と I Cチップ側のバンプ 3との間での接続抵抗値を低下せしめることができるといった、 付加的効果を 奏するものである。
(第 9実施形態)
次に、 本発明の第 9実施形態にかかる回路基板への電子部品例えば I Cチッ プの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実 装された電子部品ュ-ット若しくはモジュール例えば半導体装置を図 2 5, 2 6を用いて説明する。 図 2 5, 2 6は、 それぞれ、 上記第 9実施形態にかかる 回路基板への電子部品例えば I Cチップの実装方法及び装置により製造された 接合状態の模式断面図及びそのときに使用される異方性導電膜シート 1 0の部 分拡大模式断面図である。 この第 9実施形態では、 上記各実施形態において、 上記異方性導電層 1 0の上記絶縁性樹脂 6 mに配合する上記無機フイラ一 6 f は、 複数の異なる平均粒径を持つ無機フィラー 6 f - 1 , 6 f — 2とするもの である。 具体例としては、 0 . 5 μ ιτιの平均粒径を持つ無機フィラーと、 2〜 4 μ mの平均粒径を持つ無機フィラーとする。
上記第 9実施形態によれば、 複数の異なる平均粒径を持つ無機フィラー 6 f
— 1, 6 f — 2を絶縁性樹脂 6 mに混合することにより、 絶縁性樹脂 6 mに混 合する無機フィラー 6 f の量を増加させることができて、 、 無機フィラーの周 りにおける吸湿量を減らしめることができ、 耐湿性を向上させることが可能と なるとともに、 フィルム化 (固体化) することが容易になる。 すなわち、 重 量。 /0で考えた場合、 一種類の無機フィラーよりも、 粒径の異なる無機フィラー を混在して入れた方が、 単位体積あたりの無機フィラーの量を増やすことが可 能である。 これによつて、 封止シ一トとしての異方性導電膜シ一ト 1 0又は異 方性導電膜形成用接着剤 6 bへの無機フィラー 6 ίの配合量を増加し、 異方性 導電膜シ一ト 1 0又は異方性導電膜形成用接着剤 6 bの線膨張係数を低下させ ることができ、 より長寿命化させることができて、 信頼性を向上させることが できる。
(第 1 0実施形態)
次に、 本発明の第 1 0実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記第 9実施形態における効果をより確実なものとするため、 さらに、 上記複 数の異なる平均粒径を持つ無機フイラ一 6 f — 1, 6 f 一 2のうちの一方の無 機フイラ一 6 f — 1の平均粒径は、 他方の無機ブイラ一 6 f — 2の平均粒径の 2倍以上異なっているものである。 具体例としては、 0 . 5 / mの平均粒径を 持つ無機フィラーと、 2〜4 μ ιηの平均粒径を持つ無機フィラーとする。
このようにすることにより、 上記第 9実施形態での効果をより一層高めるこ とができる。 すなわち、 一方の無機フィラー 6 f — 1の平均粒径は、 他方の無 機フイラ一 6 f — 2の平均粒径の 2倍以上異なっている複数の異なる平均粒径 を持つ無機フィラー 6 f — 1, 6 f — 2を絶縁性樹脂 6 mに混合することによ り、 絶縁性樹脂 6 mに混合する無機フィラー 6 f の量をより確実に増加させる ことができて、 フィルム化 (固体化) することがより容易になり、 異方性導電 膜シート 1 0又は異方性導電膜形成用接着剤 6 bへの無機フィラー 6 f の配合 量を増加し、 異方性導電膜シート 1 0又は異方性導電膜形成用接着剤 6 bの線 膨張係数をより低下させることができ、 より長寿命化させることができて、 信 頼性をより向上させることができる。
(第 1 1実施形態)
次に、 本発明の第 1 1実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記第 9実施形態における効果をより確実なものとするため、 さらに、 上記絶 縁性樹脂 6 mに配合する上記無機フィラー 6 f は、 複数の異なる平均粒径を持 つ少なくとも 2種類の無機フィラー 6 f — 1, 6 f — 2であって、 上記少なく とも 2種類の無機フイラ一のうちの一方の無機フィラー 6 f — 1は 3 / mを超 える平均粒径を持ち、 上記少なくとも 2種類の無機フィラーのうちの他方の無 機フイラ一 6 f — 2は 3 // m以下の平均粒径を持つことが好ましい。 具体例と しては、 0 . 5 μ mの平均粒径を持つ無機フイラ一と、 2〜4 /i mの平均粒径 を持つ無機フィラーとする。
(第 1 2実施形態)
次に、 本発明の第 1 2実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記各実施形態において、 さらに、 上記絶縁性樹脂 6 mに配合する上記無機フ ィラ一6 f は、 複数の異なる平均粒径を持つ少なくとも 2種類の無機フィラー 6 f — 1, 6 f 一 2であって、 上記少なくとも 2種類の無機フィラーのうちの 平均粒径の大きい一方の無機フィラー 6 f - 1は上記絶縁性樹脂 6 mと同一材 料からなることにより、 応力緩和作用を奏するようにすることもできる。 具体 例としては、 0 . 5 μ mの平均粒径を持つ無機フィラーと、 2〜4 /z mの平均 粒径を持つ無機フィラーとする。
この第 1 2実施形態によれば、 第 9実施形態での作用効果に加えて、 平均粒 径の大きい一方の無機フィラー 6 f ― 1は上記絶縁性樹脂 6 mと同一材料から なることにより、 上記絶縁性樹脂 6 mに応力が作用したとき、 平均粒径の大き い一方の無機フィラー 6 f - 1が上記絶縁性樹脂 6 mと一体化することにより、 応力緩和作用を奏することができる。
(第 1 3実施形態)
次に、 本発明の第 1 3実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記各実施形態において、 さらに、 上記絶縁性樹脂 6 mに配合する上記無機フ イラ一 6 f は、 複数の異なる平均粒径を持つ少なくとも 2種類の無機フィラー 6 f - 1 , 6 f — 2であって、 上記少なくとも 2種類の無機フィラーのうちの 平均粒径の大きい一方の無機フィラー 6 f 一 1は上記絶縁性樹脂 6 mであるェ ポキシ樹脂よりも柔らかく、 上記一方の無機フィラー 6 ί — 1が圧縮されるこ とにより、 応力緩和作用を奏するようにすることもできる。
この第 1 3実施形態によれば、 第 9実施形態での作用効果に加えて、 平均粒 径の大きい一方の無機フィラー 6 f - 1は上記絶縁性樹脂 6 mと同一材料から なることにより、 上記絶縁性樹脂 6 mに応力が作用したとき、 平均粒径の大き い一方の無機ブイラ一 6 f 一 1が上記絶縁性樹脂 6 mであるエポキシ樹脂より も柔らかいため、 上記応力により、 上記一方の無機フィラー 6 f — 1が図 2 7 に示すように圧縮されてその周囲で圧縮に対する反力である引張力が分散され ることにより、 応力緩和作用を奏することができる。
(第 1 4実施形態)
次に、 本発明の第 1 4実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記各実施形態において、 さらに、 図 2 8 A, B , 図 2 9 A, B, 図 3 0及び 図 3 1に示されるように、 上記異方性導電層 1 0は、 上記 I Cチップ 1又は上 記基板 4に接触する部分 7 0 0又は層 6 X力 S、 他の部分 7 0 1又は層 6 yより も上記無機フィラー量が少ないか、 もしくは上記無機フィラー 6 f を配合しな いようにすることができる。 この場合、 図 2 8 A, Bに示すように、 上記 I C チップ 1又は上記基板 4に接触する部分 7 0 0と、 他の部分 7 0 1とを明確に 区別することなく、 徐々に無機フィラー量が変わるようにしてもよいし、 図 2 9 A, B及び図 3 0, 図 3 1に示すように明確に区別するようにしてもよい。 すなわち、 図 2 9 A, B及び図 3 0, 図 3 1において、 上記異方性導電層 1 0 は、 上記 I Cチップ 1又は上記基板 4に接触する部分に位置されかつ上記絶縁 性樹脂 6 mと同一の絶縁性樹脂に上記無機フィラー 6 f を配合した第 1樹脂層 6 Xと、 上記第 1樹脂層 6 Xに接触し、 力つ、 上記第 1樹脂層 6 Xよりも上記 無機フィラー量が少ないか、 もしくは上記無機フィラー 6 f を配合しない上記 絶縁性樹脂で構成される第 2樹脂層 6 yとを備えて多層構造にすることもでき る。
このようにすれば、 以下のような効果を奏することができる。 すなわち、 も し、 上記無機フィラー 6 f を異方性導電層全体に同じ重量パーセント (w t %) で入れると、 I Cチップ側又は基板側又はその両方の対向面の近傍に無 機フイラ一 6 f が多くなることがあり、 I Cチップ 1と基板 4との中間部分で は逆に少なくなる。 この結果、 I Cチップ側又は基板側又はその両方の対向面 の近傍に無機フィラー 6 ίが多いため、 異方性導電層 1 0と I Cチップ 1又は 基板 4又はその両方との間での接着力が低下することがある。 上記第 1 4実施 形態によれば、 上記 I Cチップ 1又は上記基板 4のいずれか一方に接触する部 分 7 0 0又は層 6 x力 他の部分 7 0 1又は層 6 yよりも上記無機フィラー量 が少ないか、 もしくは上記無機フィラー 6 f を配合しないようにすることによ り、 無機フィラー量が多いために接着力が低下することを防止できる。
以下に、 この第 1 4実施形態の種々の変形例について説明する。
まず、 第 1の変形例として、 図 2 8 C, 図 2 9 C及び図 3 2 Aに示されるよ うに、 上記異方性導電層 1 0は、 上記 I Cチップ 1及び上記基板 4の両方にそ れぞれ接触する部分 7 0 0が、 他の部分 7 0 1よりも上記無機フィラー量が少 ないか、 もしくは上記無機ブイラ一 6 f を配合しないようにすることもできる。 この場合も、 図 2 8 Cに示すように、 上記 I Cチップ 1及び上記基板 4の両方 に接触する部分 7 0 0と、 他の部分 7 0 1とを明確に区別することなく、 徐々 に無機フイラ一量が変わるようにしてもよいし、 図 2 9 C及び図 3 2 Aに示さ れるように、 明確に区別するようにしてもよい。 すなわち、 図 2 9 C及び図 3 2 Aにおいて、 上記異方性導電層 1 0は、 上記第 1樹脂層 6 Xの上記第 2樹脂 層 6 yとは反対側に、 上記第 1樹脂層 6 Xよりも上記無機フィラー量が少ない か、 もしくは上記無機フィラー 6 f を配合しない上記絶縁性樹脂で構成される 第 3樹脂層 6 zをさらに備えて多層構造とし、 上記第 1樹脂層 6 Xと上記第 3 樹脂層 6 zは、 それぞれ、 上記 I Cチップ 1と上記基板 4とに接触するように することもできる。
さらに、 別の変形例として、 上記 I Cチップ 1又は上記基板 4又はその両方 にそれぞれ接触する部分 7 0 0は、 その上記無機ブイラ一量が 2 0 w t %未満 、 もしくは上記無機フィラー 6 f を配合しないようにする一方、 上記他の部 分 7 0 1はその上記無機フィラー量が 2 0 w t %以上であるようにすることも できる。 この場合、 図 2 8 A, B, Cに示すように上記 I Cチップ 1又は上記 基板 4又は両方に接触する部分 7 0 0と、 他の部分 7 0 1とを明確に区別する ことなく、 徐々に無機ブイラ一量が変わるようにしてもよいし、 図 2 9 A, B, 図 2 9 C, 図 3 0, 図 3 1, 及び図 3 2 Aに示すように明確に区別するように してもよい。 すなわち、 上記第 1樹脂層 6 X又は第 1樹脂層 6 X及び上記第 3 樹脂層 6 zは、 その上記無機フィラー量が 2 0 w t %未満か、 もしくは上記無 機フイラ一 6 f を配合しないようにする一方、 上記第 2樹脂層 6 yはその上記 無機フィラー量が 2 0 w t %以上であるようにすることもできる。
具体例としては、 上記第 2樹脂層 6 yは、 絶縁性樹脂 6 mとして熱硬化性ェ ポキシ樹脂としたとき、 セラミック基板の場合には 5 O w t %であり、 ガラエ ポ基板の場合は 2 0 w t %とする。 また、 一例として、 第 1樹脂層 6 x又は第
3樹脂層 6 z又はその両方の厚さは 1 5 / m、 第 2樹脂層 6 yの厚さは 4 0〜
6 0 i mとする。 また、 上記異方性導電層 1 0の厚さは、 I Cチップ 1と基板 4との接合後の隙間寸法よりも大きな寸法として、 I Cチップ 1と基板 4との 接合時に I Cチップ 1と基板 4との間に完全に満たされるようにして接合をよ り確実なものとする。
また、 別の変形例として、 図 2 8 C , 図 2 9 C及び図 3 2 Aに示す変形例と 無機フィラーの配合量を逆にするようにしてもよい。 すなわち、 図 2 8 Dに示 されるように、 上記異方性導電層 1 0は、 上記 I Cチップ 1及び上記基板 4の 両方にそれぞれ接触する部分 7 0 3の中間部分 7 0 2が、 上記 I Cチップ 1及 び上記基板 4の両方にそれぞれ接触する部分 7 0 3よりも上記無機フィラー量 が少ないか、 もしくは上記無機フィラー 6 f を配合しないようにすることもで きる。 この場合も、 上記 I Cチップ 1又は上記基板 4又は両方に接触する部分
7 0 3と、 中間部分 7 0 2とを明確に区別することなく、 徐々に無機フィラー 量が変わるようにしてもよいし、 図 2 9 D及び図 3 2 Bに示されるように、 明 確に区別するようにしてもよい。 すなわち、 図 2 9 D及び図 3 2 Bに示される ように、 上記異方性導電層 1 0は、 上記 I Cチップ 1及び上記基板 4に接触す る部分に位置されかつ上記無機フィラー 6 f を配合した絶縁性樹脂 6 mで構成 される第 4樹脂層 6 Vと、 上記 I Cチップ 1と上記基板 4との中間部分に位置 されかつ上記第 4樹脂層 6 Vよりも上記無機フィラー量が少ないか又は含まれ ていない絶縁性樹脂 6 mで構成される第 5樹脂層 6 wとを備えるようにするこ ともできる。
このようにすれば、 上記 I Cチップ 1と上記基板 4との上記中間部分 7 0 2 又は上記第 5樹脂層 6 wでは、 上記 I Cチップ 1と上記基板 4とにそれぞれ接 触する部分 7 0 3又は上記第 4樹脂層 6 vよりも上記無機フイラ一量が少ない か又は含まれていないため、 弾性率が低くなり、 応力緩和効果を奏することが できる。 また、 上記 I Cチップ 1と上記基板 4とにそれぞれ接触する部分 7 0 3又は上記第 4樹脂層 6 Vの絶縁性樹脂として I Cチップ 1と基板 4とに対す る密着力の高いものを選択して使用すれば、 上記 I Cチップ 1に接触する部分 7 0 3又は I Cチップ 1の近傍部分の上記第 4樹脂層 6 Vでは、 I Cチップ 1 の線膨張係数にできるだけ近くなるように無機フィラー 6 f の配合量又は材料 を選択する一方、 上記基板 4に接触する部分 7 0 3又は基板 4の近傍部分の上 記第 4樹脂層 6 Vでは、 基板 4の線膨張係数にできるだけ近くなるように無機 ブイラー6 f の配合量又は材料を選択することができる。 この結果、 上記 I C チップ 1に接触する部分 7 0 3又は I Cチップ 1の近傍部分の上記第 4樹脂層 6 Vと I Cチップ 1との線膨張係数が接近するため、 両者の間での剥離が生じ にくくなるとともに、 上記基板 4に接触する部分 7 0 3又は基板 4の近傍部分 の上記第 4樹脂層 6 Vと基板 4との線膨張係数が接近するため、 両者の間での 剥離が生じにくくなる。
さらに、 図 3 3 A, Bに実線で示すように、 上記異方性導電層 1 0は、 上記 I Cチップ 1又は上記基板 4のいずれか一方に接触する部分 P 1から他の部分 P 2に向かって、 上記無機フィラー量が徐々に又は段階的に少なくなるように することもできる。
また、 図 3 3 C, Dに実線で示すように、 上記異方性導電層 1 0は、 上記 I
Cチップ 1及び上記基板 4にそれぞれ接触する部分 P 3, P 4から他の部分す なわち I Cチップ 1と上記基板 4との中間部分 P 5に向かって、 上記無機フィ ラー量が徐々に又は段階的に多くなるようにすることもできる。
また、 図 3 3 Eに実線で示すように、 上記異方性導電層 1 0は、 上記 I Cチ ップ 1及び上記基板 4にそれぞれ接触する部分 (図 2 8 Dの変形例における接 触部分 7 0 3に相当する部分) から、 上記 I Cチップ 1及び上記基板 4との中 間部分 (図 2 8 Dの変形例における中間部分 7 0 2に相当する部分) に向かつ て、 上記無機フィラー量が徐々に少なくなるようにすることもできる。 また、 図 3 3 Fに実線で示すように、 上記異方性導電層 1 0は、 上記 I Cチ ップ 1の近傍部分、 次いで、 上記基板 4の近傍部分、 次いで、 上記 I Cチップ 1の近傍部分と上記基板 4の近傍部分との中間部分の順に上記無機フイラ一量 が少ないようにすることもできる。 なお、 図 3 3 Fでは、 上記順に徐々に上記 無機フィラー量が変化するように例示しているが、 これに限られるものではな く、 段階的に変化するようにしてもよい。
上記図 3 3 E, Fの変形例のようにすれば、 上記 I Cチップ 1と上記基板 4 との中間部分では、 上記 I Cチップ 1及び上記基板 4にそれぞれ接触する部分 よりも上記無機フィラー量が少ないか又は含まれていないため、 弾性率が低く なり、 応力緩和効果を奏することができる。 また、 上記 I Cチップ 1及び上記 基板 4にそれぞれ接触する部分の絶縁性樹脂として I Cチップ 1と基板 4とに 対する密着力の高いものを選択して使用すれば、 I Cチップ 1に接触する部分 では、 I Cチップ 1の線膨張係数にできるだけ近くなるように無機フィラー 6 f の配合量又は材料を選択する一方、 基板 4に接触する部分では、 基板 4の線 膨張係数にできるだけ近くなるように無機フィラー 6 f の配合量又は材料を選 択することができる。 この観点で無機フィラー 6 f の配合量を決定すると、 通 常は、 図 3 3 Fに実線で示すように、 上記 I Cチップ 1の近傍部分、 次いで、 上記基板 4の近傍部分、 次いで、 上記 I Cチップ 1の近傍部分と上記基板 4の 近傍部分との中間部分の順に上記無機フイラ一量が少ないようなる。 このよう な構成とすることにより、 I Cチップ 1に接触する部分と I Cチップ 1 との線 膨張係数が接近するため、 両者の問での剥離が生じにくくなるとともに、 基板 4に接触する部分と基板 4との線膨張係数が接近するため、 両者の間での剥離 が生じにくくなる。
図 3 3 A〜Fのいずれの場合でも、 実用上、 上記無機フィラー量は 5〜 9 0 w t %の範囲内とすることが好ましい。 5 w t %未満では無機フイラ一 6 f を 混合する意味がない一方、 9 0 w t %を超えると、 接着力が極度に低下すると ともに、 シ一ト化するのが困難になるため好ましくないためである。
なお、 上記のような複数の樹脂層 6 X , 6 又は6 , 6 y , 6 zで構成さ れる多層構造の膜を異方性導電層として用いて I Cチップ 1を基板 4に熱圧着 した場合には、 接合時の熱により絶縁性樹脂 6 mが軟化、 溶融して上記樹脂層 が混じり合うので、 最終的には、 各樹脂層の明確な境界が無くなり、 図 3 3の ように傾斜した無機フィラー分布となる。
さらに、 上記第 1 4実施形態又は各変形例において、 無機フイラ一 6 f の入 つた部分又は層を有する異方性導電層、 又は、 無機フィラー分布が傾斜した異 方性導電層において、 上記部分又は樹脂層に応じて、 異なった絶縁性樹脂を用 いることも可能である。 例えば、 I Cチップ 1に接触する部分又は樹脂層では、 I Cチップ表面に用レ、られる膜素材に対して密着性を向上させる絶縁性樹脂を 用いる一方、 基板 4に接触する部分又は樹脂層では、 基板表面の材料に対して 密着性を向上させる絶縁性樹脂を用いることも可能となる。
上記第 i 4実施形態及びそれらの上記種々の変形例によれば、 I Cチップ 1 又は上記基板 4と異方性導電層 1 0との接合界面では無機フイラ一 6 f が存在 しないかその量が少なく、 絶縁性樹脂本来の接着性が発揮されて、 上記接合界 面で接着性の高い絶縁性樹脂が多くなり、 I Cチップ 1又は上記基板 4と絶縁 性樹脂 6 mとの密着強度を向上させることができて、 I Cチップ 1又は上記基 板 4との接着性が向上する。 これにより、 各種信頼性試験での寿命が向上する とともに、 曲げに対しての剥離強度が向上する。
もし、 接着そのものには寄与しないが線膨張係数を下げる効果を持つ無機フ イラ一 6 f が絶縁性樹脂 6 m中に均一に分散されていると、 基板 4又は I Cチ ップ表面に無機フィラー 6 f 力接触し、 接着に寄与する接着剤の量が減少する ことになり、 接着性の低下を招く。 この結果、 もし I Cチップ 1または基板 4 と接着剤の間で剥離が生じると、 そこから水分が侵入し、 I Cチップ 1の電極 の腐食などの原因となる。 また、 剥離部分から剥がれが進行すると、 I Cチッ プ 1と基板 4の接合そのものが不良となり、 電気的に接続不良となる。
これに対して、 上記第 1 4実施形態及びそれらの上記種々の変形例によれば、 上記したように、 無機フィラー 6 f による線膨張係数を下げる効果を持たせた まま接着力を向上させることができる。 これによつて、 I Cチップ 1及び基板 4との密着強度が向上し、 信頼 が向上する。
さらに、 無機フィラー 6 f の少ない部分 7 0 0又は樹脂層 6 Xを I Cチップ 側に配置した場合、 又は、 I Cチップ側において無機フィラー分布を小さく し た場合には、 当該部分 7 0 0又は樹脂層 6 Xは、 I Cチップ表面の窒化シリコ ンゃ酸化珪素からなるパッシベイシヨン膜に対して密着力を向上させることが 可能となる。 また、 これら I Cチップ表面に用いられる膜素材に対して密着性 を向上させる絶縁性樹脂を適宜選択して用いることも可能となる。 また、 I C チップ近傍での弾性率を下げることで、 異方性導電層の一例である封止シ一ト 材料のなかでの応力集中が緩和される。 基板 4に用いられる材料がセラミック のように固い (弾性率の高い) 場合には、 このような構造をとると、 基板近傍 での封止シート材料との弾性率、 線膨張係数がマッチングして、 尚、 好適であ る。
一方、 無機フイラ一 6 f の少ない部分 7 0 0又は樹脂層 6 Xを基板側に配置 した場合には、 又は、 基板側において無機フィラー分布を小さくした場合には、 樹脂基板やフレキシブル基板 (F P C ) などのように基板 4に曲げが加わるよ うな場合において、 基板 4を電子機器の筐体に組み込む際に曲げ応力が加わる ようなとき、 基板 4と異方性導電層の一例である封止シ一トとの密着強度を向 上する目的で用いることができる。 I Cチップ側の表面層がポリイミ ド膜で形 成された保護膜よりなる場合においては、 一般に、 絶縁性樹脂の密着が良好で、 問題とならない場合に I Cチップ 1から基板 4にかけて、 弾性率と線膨張係数 が連続的または段階的に変化することで、 I cチップ側で封止シートが固く、 基板側では柔らかい材料とすることができる。 これにより、 封止シート内部で の応力発生が小さくなることから信頼性が向上する。
さらに、 I Cチップ側と基板側の両側に無機ブイラー 6 f の少ない部分 7 0 0又は樹脂層 6 X, 6 zを配置した場合、 又は、 I Cチップ側と基板側の両側 において無機フイラ一分布を小さく した場合には、 上記 I Cチップ側と基板側 との 2つの場合を両立させるものであり、 I Cチップ側及び基板側の両方での 密着性を向上させることができるとともに、 線膨張係数を下げて I Cチップ 1 と基板 4の両者を高い信頼性で接続させることができる。 また、 I Cチップ側 表面の材質及び基板材質に応じて、 より密着性、 樹脂塗れ性の良好な絶縁性樹 脂を選択して用いることができる。 また、 これらの無機フイラ一 6 f の量の多 い少ないの傾斜は自由に変えることができるので、 無機フィラー 6 f の少ない 部分又は層を極薄くしたりすることで、 基板材料とのマッチングが可能である。
(第 1 5実施形態)
次に、 本発明の第 1 5実施形態においては、 上記第 8〜 1 4実施形態及びそ れらの変形例にかかる回路基板への電子部品例えば I Cチップの実装方法及び 装置及び上記実装方法により上記 I Cチップが上記基板に実装された電子部品 ュニット若しくはモジュール例えば半導体装置により使用される異方性導電層 の製造工程を図 3 4 , 図 3 5に基づいて説明する。
まず、 直接、 回路基板 4上で異方性導電層を形成する場合には、 回路基板 4 の上に、 第 1樹脂シートを貼付け、 その上に第 2樹脂シートを貼付ける。 この とき、 第 1樹脂シートに無機フィラー 6 f が多い場合は図 2 8 Aまたは図 3 0 のようになり、 逆の場合には図 2 8 Bまたは図 3 1のようになる。 すなわち、 前者の場合には、 第 1樹脂シートは上記無機フィラー 6 f が多い部分 7 0 1又 は第 2樹脂層 6 yに対応する樹脂シートであり、 後者の場合には、 上記無機フ イラ一 6 f が少ない部分 7 0 0又は第 1樹脂層 6 Xに対応する樹脂シートとな る。
また、 第 2樹脂シートの上にさらに第 3樹脂シートを形成して、 第 1樹脂シ
—トと第 3樹脂シートとが無機フイラ一 6 f が少ない部分 7 0 0又は第 1樹脂 層 6 Xに対応する場合には、 図 2 8 Cまたは図 3 2 Aのようになる。
また、 これらを、 図 3 4, 図 3 5に示すように、 予めセパレ一タと呼ばれる ベースフィルム 6 7 2上で、 第 1樹脂シート 6 7 3と第 2榭脂シ一ト 6 7 4と をこの順に (図 3 4, 図 3 5にはこの場合のみ示す。 ) 、 又はこれとは逆に、 又はさらに第 3樹脂シートをも、 貼り付けて形成してもよい。 この場合には、 図 3 4, 図 3 5のように、 上下一対の加熱可能なローラ 6 7 0, 2 7 0などで 複数の樹脂シート 6 7 3, 6 7 4を、 必要に応じて加熱しつつ、 貼り付けてい く。 その後、 形成された樹脂シート体 6 7 1を所定寸法毎に切断すれば、 図 2 8 A〜C, 図 2 9 A〜C, 図 3 0〜3 2のいずれかに示すような上記異方性導 電膜シート 1 0となる。
また、 別の変形例として、 異方性導電膜シート 1 0が連続した異方性導電膜 シート体を作製する際には、 溶剤に溶かせたエポキシ及び無機フィラーをドク ターブレード法などによりセパレーターと呼ばれるベースフィルム上に塗布す る。 この溶剤を乾燥させて異方性導電膜シート体が製作される。
このとき、 一旦、 無機フィラー 6 f の濃度が低いか、 又は、 無機フィラー 6 f が入っていない液体状の絶縁性樹脂を第 1層としてベースフィルム上に塗布 し、 場合によっては、 その塗布された第 1層の乾燥を行う。 乾燥しない場合に は、 無機フィラー 6 f 力 若干、 第 1層に第 2層の無機フィラー 6 f が混入し ていき、 図 3 3のように無機フィラー分布が傾斜した構造となる。
上記塗布形成された第 1層の上に、 無機フィラー 6 f を第 1層よりも多く混 入した液体状の絶縁性樹脂を塗布して第 2層とする。 第 2層を乾燥することに より、 ベ一スフイルム上に第 1層と第 2層とが形成された 2層構造の異方性導 電膜シ一ト体が形成できる。 異方性導電膜シート体を所定寸法毎に切断すれば、 図 2 8 A, 図 2 9 A, 図 3 0に示すような上記異方性導電膜シート 1 0となる。 なお、 基板側に無機フィラー 6 f が少ない層を配置する場合には、 上記と逆 の工程、 すなわち、 ベースフィルム上に第 2層を形成したのち、 第 2層上に第 1層を形成して、 2層構造の異方性導電膜シート体が形成できる。 異方性導電 膜シート体を所定寸法毎に切断すれば、 図 2 8 B, 図 2 9 B, 図 3 1に示すよ うな上記異方性導電膜シ一ト 1 0となる。
また、 一旦、 無機フィラー 6 f の濃度が低い、 又は、 無機フイラ一 6 ίが入 つていなレ、絶縁性樹脂 6 mを第 1層として塗布乾燥 (省略されることもあ る。 ) し、 第 1層の上に無機ブイラ一 3 f を第 1層よりも多く混入した絶縁性 樹脂を塗布して第 2層として塗布乾燥 (省略されることもある。 ) し、 この上 に無機フィラーの量が第 2層より少ないまたは無い第 3層を塗布する。 これを 乾燥することにより、 ベースフィルム上に第 1層と第 2層と第 3層とが形成さ れた 3層構造の異方性導電膜シート体が形成できる。 異方性導電膜シート体を 所定寸法毎に切断すれば、 図 2 8 C, 図 2 9 C, 図 3 2 Aに示すような上記異 方性導電膜シート 1 0となる。
上記直接、 回路基板 4上で異方性導電層を形成する方法によれば、 上記電子 部品ユニットを製造する側で、 上記異方性導電層において、 電子部品に最適な 材料の樹脂を選択して電子部品側に配置する一方、 基板に最適な材料の樹脂を 選択して基板側に配置することができ、 樹脂の選択の自由度を高めることがで さる。
これに対して、 異方性導電膜シート体を製造する方法では、 上記したほど選 択の自由度は無いが、 一括して多数の上記異方性導電膜シ一ト 1 0を製造する ことかできて、 製造効率が良いとともに安価なものとなるとともに、 貼り付け 装置が 1台で十分になる。
上記したように、 本発明の上記各実施形態によれば、 電子部品例えば I Cチ ップと回路基板を接合するのに従来要した工程の多くを無くすことができ、 非 常に生産性を向上させることができる。 すなわち、 例えば、 従来例として記載 したスタツド ·バンプ'ボンディングや半田バンプによる接合では、 フリップ チップ接合した後に封止材を注入してバッチ炉に入れて硬化する必要がある。 この封止材の注入には、 1ケあたり数分、 また、 封止材の硬化に、 2から 5時 間を要する。 スタッド 'バンプ ·ボンディング実装においては、 さらにその前 行程として、 バンプに A gペーストを転写して、 これを基板に搭載した後、 A gペーストを硬化するという工程が必要となる。 この工程には 2時間を要する。 これに対して、 上記実施形態の方法では、 上記封止工程を無くすことができ、 非常に生産性を向上させることができる。 さらに、 上記実施形態では、 固体又 は半固体の絶縁性樹脂の封止シート等を用いることにより、 例えば分子量の大 きなエポキシ樹脂を用いることができることとなり、 1 0〜2 0秒程度の短時 間で接合が可能となり、 接合時間の短縮も図ることができ、 さらに生産性を向 上させることができる。 さらに、 以下のような効果をも奏することができる ( 1 ) バンプ形成 バンプをメツキで形成する方法 (従来例 3 ) では、 専用のバンプ形成工程を 半導体メ一力一で行う必要があり、 限定されたメ一力一でしかバンプの形成が できない。 ところが、 本発明の上記実施形態によれば、 ワイヤボンディング装 置により、 汎用のワイヤボンディング用の I Cチップを用いることができ、 I Cチップの入手が容易となる。 すなわち、 汎用のワイヤボンディング用の I C チップを用いることができる理由は、 ワイヤボンディングであれば、 A 1パッ ドが形成された通常の I Cパッド上に、 ワイヤボンディング装置やバンプボン デイング装置を用いてバンプが形成可能であるからである。 一方、 バンプをメ ツキで形成する方法 (従来例 3 ) によりメツキバンプを形成するには、 A 1パ ッドの上に、 T i、 C u、 C rなどのバリヤメタルを形成したのちにレジスト をスピンコートで塗布し、 露光してバンプ形成部のみ穴をあける。 これに電気 を通電して、 その穴部分に A uなどからなるメツキを行うことで形成する。 従 つて、 メツキバンプを形成するには、 大規模なメツキ装置や、 シアン化合物な どの危険物の廃液処理装置を必要とするので、 通常のアセンブリ工程を行うェ 場では現実には実施不可能である。
また、 従来例 1の方法に比べて、 導電性接着剤の転写といった不安定な転写 工程での接着剤の転写量を安定させるためのバンプレべリングが不要となり、 そのようなレべリング工程用のレべリング装置が不要となる。 その理由は、 バ ンプを押圧しながら基板の電極上で押しつぶすため、 予めバンプだけをレべリ ングしておく必要がないためである。
また、 上記実施形態において以下のようにすれば、 バンプ 1 0 3を回路基板 4の電極 5にズレて実装された場合においても、 信頼性の高い接合を達成する こともできる。 すなわち、 バンプ 3を I Cチップ 1上に形成する際にワイヤボ ンデイングと同様に金線を電気スパークにより金ボール 9 6 aを形成する。 次 に、 9 5 aで示す直径 Φ d—B u m pのボール 9 6 aを形成し、 これをチヤム ファー角 Θ cが 1 0 0 ° 以下となるキヤピラリー 1 9 3の 9 3 aで示すチヤム ファー直径 ø Dを金ボ一ル 9 6 aの直径 d— B u m pの 1 2から 3 / 4とし、 キヤピラリー 1 9 3の金ボーノレ 9 6 aと接する部分に平らな部位を設けない先 端形状としたキヤピラリー 1 9 3で I Cチップ 1の電極 2に超音波及び熱圧着 によりバンプ 1 0 3を形成する。 上記形状のキヤピラリー 1 9 3を用いること で図 1 0 Bのような先端が大略円錐状のバンプ 1 0 3を I Cチップ 1の電極 2 に形成することができる。 上記方法で形成したバンプ 1 0 3を回路基板 4の電 極 5に図 1 1 Cのごとく寸法 Zだけズレて実装された場合においても、 バンプ
1 0 3がその先端が大略円錐形であるためバンプ 1 0 3の外径の半分までのズ レである場合はバンプ 1 0 3の一部が必ず基板 4の電極 5と接触することがで きる。 従来のバンプ 3の図 1 1 Dではバンプ 3のいわゆる台座 3 gの幅寸法 d の一部が接触するが、 部分的にしか接触せず不安定な接合となる。 これを冷熱 衝撃試験ゃリフローにかけた場合に接合部分がオープンとなる。 本発明では、 このような不安定な接合がなくなり、 生産歩留まりと信頼性の高い接合を提供 することができる。
( 2 ) I Cチップと回路基板の接合
従来例 2の方法によれば、 接続抵抗は、 バンプと回路基板の電極の間に存在 する導電粒子の数に依存していたが、 本発明の上記実施形態では、 I Cチップ 側電極と基板側電極との間の電気的導通のために導電粒子を両電極間に挟み込 む必要が無く、 独立した工程としてのレべリング工程においてバンプ 3をレべ リングせずに回路基板 4の電極 5に従来例 1、 2よりも強い荷重 (例えば、 1 バンプ 3あたり 2 0 g f 以上の加圧力) で押しつけてバンプ 3と電極 5とを直 接的に接合することができるため、 介在する粒子数に接続抵抗値が依存せず、 安定して接続抵抗値が得られる。 すなわち、 上記導電粒子 1 0 aは、 バンプ 3 と基板電極 5との直接接合において、 導電粒子 1 0 aがバンプ 3と基板電極 5 との間に挟まれた場合には、 基板側の電極 5と I Cチップ側のバンプ 3との間 での接続抵抗値を低下せしめることができるといった、 付加的効果を奏するも のである。
また、 従来のレべリング工程では基板電極との接合時のバンプ高さを一定に 整えるために行っているが、 本発明の上記各実施形態ではバンプ 3の押しつぶ しを電極 2又は 5への接合と同時に行うことができるので、 独立したレベリン グ工程が不要であるばかりでなく、 接合時に回路基板 4の反りやうねりを変形 させて矯正しながら接合することができるので、 又は、 バンプ 3, 1 0 3に付 着させた導電性ペーストを硬化して接合時に導電性ペーストを変形させること により、 バンプ 3, 1 0 3のレべリングを一切不要として、 接合時に回路基板 4の反りやうねりを変形させて矯正しながら接合するので、 反りやうねりに強 い。
ところで、 従来例 1では 1 0 / m/ l Cチップ (1個の I Cチップ当たり 1 0 /z mの厚み反り寸法精度が必要であることを意味する。 ) 、 従来例 2では 2 μ τη/ I C、 従来例 3でも 1 / mZ I Cチップ (バンプ高さバラツキ土 1〃m 以下) というような高精度の基板 4やバンプ 3, 1 0 3の均一化が必要であり、 実際上は、 L C Dに代表されるガラス基板が用いられている。 これに対して、 本発明の上記実施形態によれば、 接合時に回路基板 4の反りゃうねりを変形さ せて矯正しながら接合するので、 反りやうねりのある平面度の悪い基板、 例え ば、 樹脂基板、 フレキシブル基板、 多層セラミック基板などを用いることがで き、 より低廉で汎用性のある I Cチップの接合方法を提供することができる。 また、 I Cチップ 1と回路基板 4との間の熱硬化性樹脂 6 mの体積を I Cチ ップ 1と回路基板 4との間の空間の体積より大きくするようにすれば、 この空 間からはみ出すように流れ出て、 封止効果を奏することができる。 よって、 従 来例 1で必要とした導電性接着剤で I Cチップと回路基板を接合した後に I C チップの下に封止樹脂 (アンダーフィルコート) を行う必要がなく、 工程を短 縮することができる。
なお、 無機フィラー 6 f を熱硬化性樹脂 6 mにその 5〜9 0 w t %程度配合 することにより、 熱硬化性樹脂の弾性率、 熱膨張係数を基板 4に最適なものに コントロールすることができる。 これに加えて、 通常のメツキバンプでこれを 利用すると、 バンプと回路基板の間に無機フイラ一が入り込み、 接合信頼性が 低くなる。 しかしながら、 本発明の上記実施形態のようにスタッドバンプ (ヮ ィヤーボンディングを応用した形成方法) を用いるようにすれば、 接合開始当 初に熱硬化性樹脂 6 m中に入り込んできた尖っているバンプ 3, 1 0 3により、 無機フィラー 6 ίを、 よって、 熱硬化性樹脂 6 mを、 バンプ 3, 1 0 3の外側 方向へ押し出さすことにより、 バンプ 3, 1 0 3が変形していく過程で無機フ イラ一 6 f と熱硬化性樹脂 6 mをバンプ 3 , 1 0 3と電極 5, 2の間から押し 出し、 不要な介在物を存在させないようにすることができ、 より信頼^を向上 させることができる。
以上、 本発明によれば、 従来の接合工法よりも生産性よく、 低廉な電子部品 例えば I Cチップと回路基板の接合方法及びその装置を提供することができる。 なお、 上記第 1実施形態においては、 レべリングをしない図 1に示すような バンプ 3の他、 図 3 7 A, Bにそれぞれ示すようなレべリング済みのスタッド バンプ 3 0 0, 3 0 1を有する I Cチップ 1と基板 4との間での接合にも適用 することができる。 この場合、 レべリング工程は必要となるが、 封止工程が不 要となるなどの他の効果は奏することができる。 また、 上記バンプは、 めっき 又は印刷により、 外観が図 3 7 A, Bと大略同様に形成されたバンプを使用す ることもできる。 例えば、 I Cチップの電極上にチタンやニッケルや金をこの 順にめつきでバンプを形成したり、 アルミニウムやニッケルなどと合成樹脂と を混合したペーストを I Cチップの電極上に印刷して乾燥又は硬化させること により、 ポリマーバンプを形成することもできる。 特に、 レべリングしたバン プやめつき又は印刷により形成したバンプを使用する場合、 バンプの変形量を 少ないため、 万が一、 無機ブイラ一がバンプと基板電極との間に挟まれてしま つてバンプと基板電極との間の電気的接続が不安定になる恐れがあるが、 バン プと基板電極との間に導電粒子 1 0 aも挟まれることになり、 この導電粒子 1 0 aによりバンプと基板電極との間の導通を確保することができる。
上記したように、 本発明によれば、 電子部品と回路基板を接合するのに従来 要した工程の多くを無くすことができ、 非常に生産性を向上させることができ る。
さらに、 以下のような効果をも奏することができる。
( 1 ) バンプ形成
バンプをメツキで形成する方法 (従来例 3 ) では、 専用のバンプ形成工程を 半導体メ一カーで行う必要があり、 限定されたメーカーでしかバンプの形成が できない。 ところが、 本発明によれば、 ワイヤボンディング装置により、 電子 部品の例として汎用のワイヤボンディング用の I Cチップを用いることができ、 I Cチップの入手が容易となる。
また、 従来例 1の方法に比べて、 導電性接着剤の転写といった不安定な転写 工程での接着剤の転写量を安定させるためのバンプレべリングが不要となり、 そのようなレベリング工程用のレベリング装置が不要となる。
また、 先端が大略円錐状のバンプを電子部品の電極に形成すれば、 バンプを 回路基板の電極にズレて実装された場合においても、 バンプがその先端が大略 円錐形であるためバンプの外径の半分までのズレである場合はバンプの一部が 必ず基板の電極と接触することができる。 従来のバンプではバンプのいわゆる 台座の一部が接触するが、 部分的にしか接触せず不安定な接合となる。 これを 冷熱衝撃試験ゃリフローにかけた場合に接合部分がオープンとなる。 本発明で は、 このような不安定な接合がなくなり、 生産歩留まりと信頼性の高い接合を 提供することができる。
( 2 ) I Cチップと回路基板の接合
従来例 2の方法によれば、 接続抵抗は、 バンプと回路基板の電極の間に存在 する導電粒子の数に依存していたが、 本発明では、 電子部品側電極と基板側電 極との間の電気的導通のために導電粒子を両電極間に挟み込む必要が無く、 独 立した工程としてのレべリング工程においてバンプをレベリングせずに回路基 板の電極に従来例 1、 2よりも強い荷重 (例えば、 1バンプあたり 2 0 g f 以 上の加圧力) で押しつけてバンプと電極とを直接的に接合することができるた め、 介在する粒子数に接続抵抗値が依存せず、 安定して接続抵抗値が得られる。 すなわち、 上記導電粒子は、 バンプと基板電極との直接接合において、 導電粒 子がバンプと基板電極との間に挟まれた場合には、 基板側の電極と電子部品側 のバンプとの間での接続抵抗値を低下せしめることができるといった、 付加的 効果を奏するものである。
また、 従来のレべリング工程では基板電極との接合時のバンプ高さを一定に 整えるために行っているが、 本発明ではバンプの押しつぶしを電極への接合と 同時に行うことができるので、 独立したレべリング工程が不要であるばかりで なく、 接合時に回路基板の反りゃうねりを変形させて矯正しながら接合するこ とができるので、 又は、 バンプに付着させた導電性ペーストを硬化して接合時 に導電性ペーストを変形させることにより、 バンプのレべリングを一切不要と して、 接合時に回路基板の反りゃうねりを変形させて矯正しながら接合するの で、 反りやうねりに強い。
ところで、 従来例 1では 1 0 / m/ 1 Cチップ (1個の I Cチップ当たり 1 0 / mの厚み反り寸法精度が必要であることを意味する。 ) 、 従来例 2では 2 μ m/ I C、 従来例 3でも 1 z mZ l Cチップ (バンプ高さバラツキ ± 1 μ πι 以下) というような高精度の基板やバンプの均一化が必要であり、 実際上は、 L C Dに代表されるガラス基板が用いられている。 これに対して、 本発明によ れば、 接合時に回路基板の反りゃうねりを変形させて矯正しながら接合するこ とができるので、 反りやうねりのある平面度の悪い基板、 例えば、 樹脂基板、 フレキシブル基板、 多層セラミック基板などを用いることができ、 より低廉で 汎用性のある I cチップの接合方法を提供することができる。
また、 電子部品と回路基板との間の絶縁性樹脂の体積を電子部品と回路基板 との間の空間の体積より大きくするようにすれば、 この空間からはみ出すよう に流れ出て、 封止効果を奏することができる。 よって、 従来例 1で必要とした 導電性接着剤で I Cチップと回路基板を接合した後に I Cチップの下に封止樹 脂 (アンダーフィルコート) を行う必要がなく、 工程を短縮することができる。 なお、 無機フィラーを絶縁性樹脂にその 5〜 9 0 w t %程度配合することに より、 絶縁性樹脂の弾性率、 熱膨張係数を基板に最適なものにコント口ールす ることができる。 これに加えて、 通常のメツキバンプでこれを利用すると、 ノ ンプと回路基板の間に無機フィラーが入り込み、 接合信頼性が低くなる。 しか しながら、 本発明のようにスタッドバンプ (ワイヤーボンディングを応用した 形成方法) を用いるようにすれば、 接合開始当初に絶縁性樹脂中に入り込んで きた尖っているバンプにより、 無機フィラーを、 よって、 絶縁性樹脂を、 バン プの外側方向へ押し出さすことにより、 バンプが変形していく過程で無機: ラーと絶縁性樹脂をバンプと電極の間から押し出し、 不要な介在物を存在させ ないようにすることができ、 より信頼性を向上させることができる。
また、 同じ重量の無機フィラーを配合する場合には、 平均粒径が 3 / m以上 の大きな無機フィラーを用いるようにするか、 複数の異なる平均粒径を持つ無 機フイラ一を用いるようにする力 一方の無機フィラーの平均粒径は、 他方の 無機フィラーの平均粒径の 2倍以上異なっている無機フィラーを用いるように する力、 少なくとも 2種穎の無機フィラーのうちの一方の無機フイラ一は 3 μ mを超える平均粒径を持ち、 他方の無機フイラ一は 3 / m以下の平均粒径を持 つ無機フイラ一を用いるようにすれば、 無機フィラーの周りにおける吸湿量を 減らしめることができ、 耐湿性を向上させることが可能となるとともに、 無機 フィラーの量を増加させることができて、 フィルム化 (固体化) することが容 易になる上に、 異方性導電層例えば異方性導電膜シート又は異方性導電膜形成 用接着剤の線膨張係数を低下させることができ、 より長寿命化させることがで きて、 信頼性を向上させることができる。 。
さらに、 平均粒径の大きい一方の無機フイラ一は上記絶縁性樹脂と同一材料 からなるようにすれば、 応力緩和作用を奏するようにすることができ、 又、 平 均粒径の大きい一方の無機フイラ一は上記絶縁性樹脂であるエポキシ樹脂より も柔らかく、 上記一方の無機フィラーが圧縮されるようにすれば、 応力緩和作 用を奏するようにすることもできる。
また、 電子部品又は上記基板と異方性導電層との接合界面では無機フィラー が存在しないかその量を少なくすれば、 絶縁性樹脂本来の接着性が発揮されて、 上記接合界面で接着性の高い絶縁性樹脂が多くなり、 電子部品又は上記基板と 絶縁性樹脂との密着強度を向上させることができて、 無機フイラ一による線膨 張係数を下げる効果を持たせたまま、 電子部品又は上記基板との接着性が向上 する。 これにより、 各種信頼性試験での寿命が向上するとともに、 曲げに対し ての剥離強度が向上する。
さらに、 上記電子部品に接触する部分又は層では、 電子部品表面に用いられ る膜素材に対して密着性を向上させる絶縁性樹脂を用いる一方、 上記基板に接 触する部分又は層では、 基板表面の材料に対して密着性を向上させる絶縁性樹 脂を用いるようにすれば、 さらに密着性を向上させることができる。
以上、 本発明によれば、 回路基板と電子部品を接合した後に、 電子部品と基 板の間に流し込む封止樹脂工程やバンプの高さを一定に揃えるバンプレベリン グ工程を必要とせず、 電子部品を基板に生産性良くかつ高信頼性で接合する回 路基板への電子部品の実装方法及び装置を提供することができる。
(第 1 6実施形態)
以下、 本発明の第 1 6実施形態にかかる電子部品例えば I Cチップの実装方 法及びその装置及び上記実装方法により上記 I Cチップが上記基板に実装され た電子部品ュニット若しくはモジュール例えば半導体装置の一例としての回路 基板への I Cチップの実装方法及びその実装装置を図 3 8 Aから図 5 1を参照 しながら説明する。
まず、 本発明の第 1 6実施形態にかかる回路基板への I Cチップ実装方法を 図 3 8 A〜図 4 1 Cを用いて説明する。 図 3 8 Aの電子部品の一例である I C チップ 1において I Cチップ 1の A 1パッド電極 2にワイヤボンディング装置 により図 4 O A〜図 4 0 Fのごとき動作によりバンプ (突起電極) 3を形成す る。 すなわち、 図 4 O Aでホルダであるキヤピラリー 9 3から突出したワイヤ 9 5の下端にボール 9 6を形成し、 図 4 0 Bでワイヤ 9 5を保持するキヤビラ リ一 9 3を下降させ、 ボール 9 6を I Cチップ 1の電極 2に接合して大略バン プ 3の形状を形成し、 図 4 O Cでワイヤ 9 5を下方に送りつつキヤビラリ一 9 3の上昇を開始し、 図 4 0 Dに示すような大略矩形のループ 9 9にキヤビラリ 一 9 3を移動させて図 4 0 Eに示すようにバンプ 3の上部に湾曲部 9 8を形成 し、 引きちぎることにより図 4 0 Fに示すようなバンプ 3を形成する。 あるい は、 図 4 0 Bでワイヤ 9 5をキヤビラリ一 9 3でクランプして、 キヤビラリ一
9 3を上昇させて上方に引き上げることにより、 金属線、 例えば、 金ワイヤ (金線) 9 5 (なお、 金属線の例としては、 スズ、 アルミニウム、 銅、 又はこ れらの金属に微量元素を含有させた合金のワイヤなどがあるが、 以下の実施形 態では代表例として金ワイヤ (金線) として記載する。 ) を引きちぎり、 図 4 O Gのようなバンプ 3の形状を形成するようにしてもよい。 このように、 I C チップ 1の各電極 2にバンプ 3を形成した状態を図 3 8 Bに示す。
次に、 図 3 8 Cに示す回路基板 4の電極 5上に、 図 3 8 Dに示すように、 I Cチップ 1の大きさより若干大きな寸法にてカツトされた無機フィラー 6 f を 配合した固体又は半固体の絶縁性樹脂層の一例としての絶縁性樹脂シート例え ば熱硬化性樹脂シート 6を配置し、 例えば 8 0〜 1 2 0 °Cに熱せられた貼付け ツール 7により、 例えば 5〜 1 0 k g f / c m2程度の圧力で熱硬化性樹脂シ ート 6をステージ 1 0 9上の基板 4の電極 5上に貼り付ける。 この後、 無機フ イラ一 6 f を配合した固体又は半固体の熱硬化性樹脂シート 6のツール 7側に 取り外し可能に配置されたセパレータ 6 aを剥がすことにより、 基板 4の準備 工程が完了する。 このセパレータ 6 aは、 ツール 7に無機フィラー 6 f を配合 した固体又は半固体の熱硬化性樹脂シート 6が貼り付くのを防止するためのも のである。 ここで、 図 3 8 Gに図 3 8 Fの G部分を部分的に拡大して示すよう に、 熱硬化性樹脂シート 6は、 球状又は破碎シリカ、 アルミナ等のセラミクス などの無機系フイラ一 6 f を絶縁性樹脂 3 0 6 mに分散させて混合し、 これを ドクターブレード法などにより平坦化し溶剤成分を気化させ固体化したものが 好ましいとともに、 後工程のリフロ一工程での高温に耐えうる程度の耐熱性 (例えば、 2 4 0 °Cに 1 0秒間耐えうる程度の耐熱性) を有することが好まし い。 上記絶縁性樹脂は、 例えば、 絶縁性熱硬化性樹脂 (例えば、 エポキシ樹脂、 フユノール樹脂、 ポリイミ ドなど) 、 又は絶縁性熱可塑性樹脂 (例えば、 ポニ フエ二レンサルファイ ド (P P S ) 、 ポリカーボネイ ト、 変性ポリフエ二レン オキサイド (P P O) など) 、 又は、 絶縁性熱硬化性樹脂に絶縁性熱可塑性樹 脂を混合したものなどが使用できるが、 ここでは、 代表例として絶縁性熱硬化 性樹脂として説明を続ける。 この熱硬化性樹脂 3 0 6 mのガラス転移点は一般 に 1 2 0〜2 0 0 °C程度である。 なお、 熱可塑性樹脂のみを使用する場合には、 最初は加熱して一旦軟化させたのち、 加熱を停止して自然冷却させることによ り硬化させる一方、 絶縁性熱硬化性樹脂に熱可塑性樹脂を混合したものを使用 する場合には、 熱硬化性樹脂のほうが支配的に機能するため、 熱硬化性樹脂の みと場合と同様に加熱することにより硬化する。
次に、 図 3 8 E及び図 3 8 Fに示すように、 図 5 5の電子部品搭載装置 6 0 0において、 部品保持部材 6 0 1の先端の熱せられた接合ツール 8により、 上 記前工程でバンプ 3が電極 2上に形成された I Cチップ 1をトレー 6 0 2から 吸着保持しつつ、 該 I Cチップ 1を、 上記前工程で準備されかつステージ 9上 に載置された基板 4に対して、 I Cチップ 1の電極 2が対応する基板 4の電極 5上に位置するように位置合わせしたのち、 上記熱せられた接合ツール 8によ り I Cチップ 1を基板 4に押圧する。 この位置合わせは、 公知の位置認識動作 を使用する。 例えば、 図 5 6 Cに示すように、 基板 4に形成された位置認識マ ーク 6 0 5又はリード若しくはランドパターンを、 電子部品搭載装置 6 0 0の 基板認識用カメラ 6 0 4で認識して、 図 5 6 Dに示すようにカメラ 6 0 4で得 られた画像 6 0 6を基に、 基板 4のステージ 9上での直交する X Y方向の X Y 座標位置と X Y座標の原点に対する回転位置とを認識して基板 4の位置を認識 する。 一方、 図 5 6 Aに示すように、 接合ツール 8に吸着保持された I Cチッ プ 1の位置認識用マーク 6 0 8又は回路パターンを I Cチップ用位置認識カメ ラ 6 0 3で認識して、 図 5 6 Bに示すようにカメラ 6 0 3で得られた画像 6 0 7を基に、 I Cチップ 1の上記 X Y方向の X Y座標位置と X Y座標の原点に対 する回転位置とを認識して I Cチップ 1の位置を認識する。 そして、 上記基板 4と I Cチップ 1との位置認識結果を基に、 接合ツール 8又はステージ 9を移 動させて、 I Cチップ 1の電極 2が対応する基板 4の電極 5上に位置するよう に位置合わせしたのち、 上記熱せられた接合ツール 8により I Cチップ 1を基 板 4に押圧する。
このとき、 バンプ 3は、 その頭部 3 aが、 基板 4の電極 5上で図 4 1 Aから図 4 1 Bに示すように変形されながら押しつけられていく。 このとき、 図 3 9 A から図 3 9 Bに示すように、 熱硬化性樹脂 3 0 6 m中の無機フィラー 6 f は、 接合開始当初に熱硬化性樹脂 3 0 6 m中に入り込んできた尖っているバンプ 3 により、 バンプ 3の外側方向へ押し出される。 また、 図 3 9 Cに示すように、 この外側方向への押し出し作用によりバンプ 3と基板電極 5の間に無機フィラ 一 6 f が入り込まないことにより、 接続抵抗値を低下させる効果を発揮する。 このとき、 もし、 バンプ 3と基板電極 5の間に無機フィラー 6 f が多少入り込 んだとしても、 バンプ 3と基板電極 5とが直接接触していることにより、 全く 問題はない。
このとき、 I Cチップ 1を介してバンプ 3側に印加する荷重は、 バンプ 3の外 径により異なるが、 折れ曲がって重なり合うようになっているバンプ 3の頭部 3 aが、 必ず図 4 1 Cのように変形する程度の荷重を加えることが必要である。 この荷重は、 最低で 2 0 ( g f Zバンプ 1ケあたり) を必要とする。 すなわち、 図 5 2には、 8 0 μ mの外径のバンプの場合の抵抗値と荷重との関係のグラフ より 2 0 ( g f Zバンプ 1ケあたり) 未満では抵抗値 1 0 Ο πιιη ΩΖバンプよ り大きくなつて抵抗値が大きくなりすぎて実用上問題があるため、 2 0 ( g f /バンプ 1ケあたり) 以上であることが好ましいことが示されている。 また、 図 5 3には、 8 0 /i m, 4 0 μ mのそれぞれの外径のバンプと最低荷重との関 係に基づき信頼性の高い領域を示したグラフである。 これより、 4 0 / m以上 の外径のバンプでは最低荷重は 2 5 ( g f ノバンプ 1ケあたり) 以上であるこ とが好ましく、 4 0 / m未満の外径のバンプでは最低荷重は 2 0 ( g f /バン プ 1ケあたり) 以上ぐらいが信頼性が高いことが推定される。 なお、 今後、 リ 一ドの狭ピッチ化とともにバンプ外径が 4 0 / m未満と小さくなつた場合、 ノ ンプの投影面積に応じて、 その 2乗に比例して荷重が減少する傾向があること が推定される。 よって、 I Cチップ 1を介してバンプ 3側に印加する最低荷重 は、 最低で 2 0 ( g f /バンプ 1ケあたり) を必要とするのが好ましい。 上記 I Cチップ 1を介してバンプ 3側に印加する荷重の上限は、 1〇チップ1、 バ ンプ 3、 回路基板 4などが損傷しない程度とする。 場合によって、 その最大荷 重は 1 5 0 ( g f Zバンプ 1ケあたり) を越えることもある。 なお、 図中、 参 照符号 6 sは、 熱硬化性樹脂シート 6のうち接合ツール 8の熱により溶融した 溶融中の熱硬化性樹脂 3 0 6 mが溶融後に熱硬化された樹脂である。
なお、 セラミックヒ一タ又はパルスヒータなどの内蔵ヒータ 8 aにより熱せ られた接合ツール 8により、 上記前工程でバンプ 3が電極 2上に形成された I Cチップ 1を、 上記前工程で準備された基板 4に対して I Cチップ 1の電極 2 が対応する基板 4の電極 5上に図 3 8 Eに示すように位置するように位置合わ せする位置合わせ工程と、 位置合わせしたのち図 3 8 Fに示すように押圧接合 する工程とを、 1つの位置合わせ兼押圧接合装置、 例えば、 図 3 8 Eの位置合 わせ兼押圧接合装置で行うようにしてもよい。 しかしながら、 別々の装置、 例 えば、 多数の基板を連続生産する場合において位置合わせ作業と押圧接合作業 とを同時的に行うことにより生産性を向上させるため、 上記位置合わせ工程は 図 4 2 Bの位置合わせ装置で行い、 上記押圧接合工程は図 4 2 Cの接合装置で 行うようにしてもよレ、。 なお、 図 4 2 Cでは、 生産性を向上させるため、 2つ の接合装置 8を示しており、 1枚の回路基板 4の 2個所を同時に押圧接合でき るようにしている。
回路基板 4は、 セラミック多層基板、 F P C、 ガラス布積層エポキシ基板 (ガラエポ基板) やガラス布積層ポリイミ ド樹脂基板、 ァラミ ド不織布ェポキ シ基板 (例えば、 松下電器産業株式会社製の登録商標ァリブ 「A L I V H」 と して販売されている樹脂多層基板) などが用いられる。 これらの基板 4は、 熱 履歴や、 裁断、 加工により反りやうねりを生じており、 必ずしも完全な平面で はない。 そこで、 図 4 2 A及び図 4 2 Bに示すように、 例えば約 1 0 i m以下 に調整されるように平行度がそれぞれ管理された接合ツール 8とステージ 9と により、 接合ツール 8側からステージ 9側に向けて熱と荷重を I Cチップ 1を 通じて回路基板 4に局所的に印加することにより、 その印加された部分の回路 基板 4の反りが矯正せしめられる。 また、 I Cチップ 1は、 アクティブ面の中 心を凹として反っているが、 これを接合時に 1バンプあたり 2 0 g f 以上の強 い荷重で加圧することで、 基板 4と I Cチップ 1の両方の反りやうねりを矯正 することができる。 この I Cチップ 1の反りは、 I Cチップ 1を形成するとき、
S iに薄膜を形成する際に生じる内部応力により発生するものである。 バンプ の変形量は 1 0〜2 5 // m程度であり、 この程度の基板が当初から持っている 内層銅箔から表面に現れるうねりの影響にバンプ 3の変形でそれぞれのバンプ 3が順応することで許容できるようになる。
こうして回路基板 4の反りが矯正された状態で、 例えば 1 4 0〜2 3 0 °Cの 熱が I Cチップ 1と回路基板 4の間の熱硬化性樹脂シート 6に例えば数秒〜 2 0秒程度印加され、 この熱硬化性樹脂シート 6が硬化される。 このとき、 最初 は熱硬化性樹脂シート 6を構成する熱硬化性樹脂 3 0 6 mが流れて I Cチップ
1のエッジまで封止する。 また、 樹脂であるため、 加熱されたとき、 当初は自 然に軟化するため、 このようにエッジまで流れるような流動性が生じる。 熱硬 化性樹脂 3 0 6 mの体積は I Cチップ 1と回路基板 4との間の空間の体積より 大きくすることにより、 この空間からはみ出すように流れ出て、 封止効果を奏 することができる。 この後、 加熱されたツール 8が上昇することにより、 加熱 源がなくなるため I Cチップ 1と熱硬化性樹脂シート 6の温度が急激に低下し て、 熱硬化性樹脂シート 6は流動性を失い、 図 3 8 F及び図 4 1 Cに示すよう に、 I Cチップ 1は硬化した熱硬化性樹脂 6 sにより回路基板 4上に固定され る。 また、 回路基板 4側をステージ 9のヒータ 9 aなどにより加熱しておくと、 接合ツール 8の温度をより低く設定することができる。
(第 1 7実施形態)
次に、 本発明の第 1 7実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置を説明する。 この第 1 7実施形態においては、 第 1 6実施形態において、 熱硬化性樹脂シ
—ト 6に配合する無機フィラー 6 f の混合割合を上記絶縁性熱硬化性樹脂例え ば絶縁性熱硬化性エポキシ樹脂 3 0 6 mの 5〜 9 0 w t %として、 一層好適な ものとしたものである。 5 w t %未満では無機フィラー 6 f を混合する意味が ない一方、 9 0 w t %を超えると、 接着力が極度に低下するとともに、 シート 化するのが困難になるため好ましくない。 一例として、 高い信頼性を維持させ る観点から、 樹脂基板では 2 0〜4 0 w t %、 セラミック基板では 4 0〜 7 0 w t %が好ましいとともに、 ガラエポ基板では 2 0 w t %程度でもシート封止 剤の線膨張係数をかなり低下させることができ、 樹脂基板において効果がある。 なお、 体積%では、 w t。/。のおよそ半分の割合、 又はエポキシ樹脂が 1に対し てシリカ約 2の比重の割合とする。 通常では、 熱硬化性樹脂 3 0 6 mのシート 化する際の製造上の条件と基板 4の弾性率、 及び最終的には信頼性試験結果に より、 この無機フィラー 6 f の混合割合が決定される。
上記したような混合割合の無機フィラー 6 f を熱硬化性樹脂シ一ト 6に配合 することにより、 熱硬化性樹脂シート 6の熱硬化性樹脂 3 0 6 mの弾性率を増 加させることができ、 熱膨張係数を低下させて I Cチップ 1と基板 4の接合信 頼性を向上させることができる。 また、 基板 4の材料に合わせて、 熱硬化性樹 月旨 3 0 6 mの材料常数、 すなわち弾性率、 線膨張係数を最適なものとするよう に、 無機フィラー 6 f の混合割合を決定することができる。 なお、 無機フイラ 一 6 f の混合割合が挿花するにつれて、 弾性率は大きくなるが、 線膨張係数は 小さくなる傾向がある。
第 1 6実施形態及び第 1 7実施形態においては、 液体ではなく固体の熱硬化 性樹脂シート 6を使用するため取り扱いやすいとともに、 液体成分が無いため 高分子で形成することができ、 ガラス転移点の高いものを形成しやすいといつ た利点がある。
なお、 図 3 8 Aから図 3 8 G及び図 3 9 A〜図 3 9 C、 後述する図 4 3及び 図 4 4においては、 絶縁性樹脂層の一例としての熱硬化性樹脂シート 6又は熱 硬化性接着剤 3 0 6 bを回路基板 4側に形成することについて説明したが、 こ れに限定されるものではなく、 図 5 1 A又は図 5 1 Bに示すように、 I Cチッ プ 1側に形成したのち、 基板 4に接合するようにしてもよい。 この場合、 特に、 熱硬化性榭脂シ一ト 6の場合には、 熱硬化性樹脂シート 6の回路基板側に取り 外し可能に配置されたセパレ一タ 6 aとともに、 ステージ 2 0 1上のゴムなど の弾性体 1 1 7に吸着ノズルなどの保持部材 2 0 0により保持された I Cチッ プ 1を押し付けて、 バンプ 3の形状に沿って熱硬化性樹脂シート 6が I Cチッ プ 1に貼り付けられるようにしてもよい。
(第 1 8実施形態)
次に、 本発明の第 1 8実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置を図 4 3 A 〜図 4 3 C及び図 4 4 A〜図 4 4 Fを用いて説明する。
この第 1 8実施形態では、 第 1 6実施形態において、 熱硬化性樹脂シート 6 を基板 4に貼り付ける代わりに、 図 4 3 A及び図 4 4 A, Dに示すように、 絶 縁性樹脂層の一例としての液体状の熱硬化性接着剤 3 0 6 bを回路基板 4上に、 デイスペンス 5 0 2などによる塗布、 又は印刷、 又は転写するようにしたのち、 半固体状態、 いわゆる Bステージ状態、 まで固化し。 その後、 上記第 1又は第 1 7実施形態と同様に、 上記 I Cチップ 1を上記基板 4に搭載する。
詳しくは、 図 4 3 Aに示すように、 液体状の熱硬化性接着剤 3 0 6 bを回路 基板 4上に、 図 4 4 Aに示すような空気圧で吐出量が制御されかつ基板平面上 で直交する 2方向に移動可能なデイスペンス 5 0 2などによる塗布、 又は印刷、 又は転写する。 次いで、 図 4 3 Bのごとくヒータ 7 8 aを内蔵したツール 7 8 により、 熱と圧力を印加して均一化しながら、 図 4 3 Cのように半固体状態、 いわゆる Bステージ状態、 まで固化する。
又は、 液体状の熱硬化性接着剤 3 0 6 bの粘性が低い場合には、 図 4 4 Aに 示すように、 デイスペンザ 5 0 2で基板 4上の所定位置に液体の熱硬化性接着 剤 3 0 6 bを塗布したのち、 熱硬化性接着剤 3 0 6 bの粘性が低いために自然 に基板上で広がり、 図 4 4 Bに示すような状態となる。 その後、 図 4 4 Cに示 すように、 コンペャのような搬送装置 5 0 5により上記基板 4を炉 5 0 3内に 入れて、 炉 5 0 3のヒータ 5 0 4により上記塗布された絶縁性樹脂の液体状熱 硬化性接着剤 3 0 6 bを硬化させることにより、 半固体化、 すなわち、 いわゆ る Bステ一ジ状態まで固化する。
一方、 液体状の熱硬化性接着剤 3 0 6 bの粘性が高い場合には、 図 4 4 Dに 示すように、 デイスペンザ 5 0 2で基板 4上の所定位置に液体の熱硬化性接着 剤 3 0 6 bを塗布したのち、 熱硬化性接着剤 3 0 6 bの粘性が高いために自然 に基板上で広がらないため、 図 4 4 E, Fに示すように、 スキージ 5 0 6で平 らに延ばす。 その後、 図 4 4 ( C ) に示すように、 コンべャのような搬送装置 5 0 5により上記基板 4を炉 5 0 3内に入れて、 炉 5 0 3のヒータ 5 0 4によ り上記塗布された絶縁性樹脂の液体状熱硬化性接着剤 3 0 6 bを硬化させるこ とにより、 半固体化、 すなわち、 いわゆる Bステージ状態、 まで固化する。 このように熱硬化性接着剤 3 0 6 bを半固体化するときには、 熱硬化性接着 剤 3 0 6 b中の熱硬化性樹脂の特性により差はあるものの、 該熱硬化性樹脂の ガラス転移点の 3 0〜8 0 %の温度である 8 0〜1 3 0 °Cで押圧する。 通常は、 熱硬化性樹脂のガラス転移点の 3 0 %程度の温度で行う。 このように熱硬化性 樹脂のガラス転移点の 3 0〜8 0 %とする理由は、 図 5 4の樹脂シートの加熱 温度と反応率とのグラフより、 8 0〜1 3 0 °Cの範囲内ならば、 まだ、 後工程 でさらに反応する範囲を充分に残すことができる。 言い換えれば、 8 0〜1 3
0 °Cの範囲内の温度ならば、 時間にもよる力 絶縁性樹脂たとえばエポキシ樹 脂の反応率が 1 0〜 5 0 %程度に抑制できるので、 後工程の I Cチップ圧着時 の接合に問題が生じない。 すなわち、 I Cチップ圧着時に押圧するときに所定 の押圧量を確保することができ、 押し切れなくなるという問題を生じにくい。 なお、 反応を抑えて溶剤分のみを気化させることにより、 半固体化することも ある。
上記熱硬化性接着剤 3 0 6 bを上記したように半固体化させたのち、 基板 4 に複数の I Cチップ 1を装着する場合には、 基板 4の複数の I Cチップ 1を装 着する複数の個所において上記熱硬化性接着剤 3 0 6 bの上記半固体化工程を 前段取り工程とし予め行っておき、 このように前段取りされた基板 4を供給し て供給された基板 4に複数の I Cチップ 1を上記複数の個所に接合することで より生産性が高くなる。 この後の工程では、 熱硬化性接着剤 3 0 6 bを使用す る場合でも、 基本的には上記した第 1又は第 1 7実施形態の熱硬化性樹脂シー ト 6を用いる工程と同一の工程を行う。 上記半固定化工程を加えることで、 液 体の熱硬化性接着剤 3 0 6 bを熱硬化性樹脂シ一ト 6と同様に使用することが でき、 固体ゆえに取り扱いやすいとともに、 液体成分が無いため高分子で形成 することができ、 ガラス転移点の高いものを形成しやすいといつた利点がある c このように流動性のある熱硬化性接着剤 3 0 6 bを使用する場合には、 固体の 熱硬化性樹脂シート 6を使用する場合と比較して、 基板 4の任意の位置に任意 の大きさに塗布、 印刷、 又は転写することができる利点をも合わせて持つ。 (第 1 9実施形態)
次に、 本発明の第 1 9実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置を図 5 7を 用いて説明する。 第 1 9実施形態が第 1 6実施形態と異なる点は、 I Cチップ 1を基板 4に接合するとき、 荷重に加えて超音波も印加して、 バンプ 3をレべ リングせずに、 必要に応じて 2 0 g f 以下の荷重で押圧して、 バンプ形成時の 引き千切りにより生じた上記バンプ 3の先端のネック (ヒゲ) 部分の倒れによ る隣接バンプ又は電極とのショートを防止するようにバンプ先端を整えたのち、 I Cチップ 1と位置合わせして I Cチップ 1を基板 4に搭載して、 金属バンプ 3を基板側の電極表面の金属と超音波併用熱圧着することである。 I Cチップ 1を基板 4に接合する状態は、 先の実施形態での図 3 9及び図 4 3などと同様 である。
この第 1 9実施形態では、 絶縁性熱硬化性樹脂 3 0 6 mに無機フィラー 6 f を配合した固体の熱硬化性樹脂シート 6又は液体の熱硬化性接着剤 3 0 6 bを 上記したように半固体化させたものを基板 4に貼り付け、 又は熱硬化性樹脂を 含む熱硬化性接着剤 3 0 6 bを基板 4に塗布し半固体化させたのち、 回路基板 4の電極 5と電子部品 1の電極 2にワイヤボンディングと同様に図 4 O A〜図
4 0 Fのごとき動作により金線 9 5の先端に電気スパークによりボール 9 6を 形成し、 このボール 9 6をキヤピラリー 9 3により基板電極 5に超音波熱圧着 して形成されたバンプ 3を、 レべリングせずに、 I Cチップ 1と位置合わせし て I Cチップ 1を基板 4に搭載する。 ここで、 上記 「液体の熱硬化性接着剤 3 0 6 bを上記したように半固体化させたもの」 とは、 第 1 8実施形態で説明し たような液体の熱硬化性接着剤 3 0 6 bを半分固体化したものであり、 Bステ —ジ化したものとほぼ同じものである。 これを使用することにより、 シート封 止材料や A C F (異方性導電膜) よりも安価な材料が利用できる。 このとき、 図 5 7に示す超音波印加装置 6 2 0において、 内蔵ヒータ 6 2 2により予めカロ 熱された接合ツール 6 2 8により、 該接合ツール 6 2 8に吸着された I Cチッ プ 1の上面からエアシリンダ 6 2 5による荷重と、 ピエゾ素子のような超音波 発生素子 6 2 3により発生させられて超音波ホーン 6 2 4を介して印加される 超音波とを作用させて金バンプ 3のネック部分の倒れを防止するように先端を 整えつつ金バンプ 3と基板側の金メツキとを金属接合する。 次に、 I Cチップ 1の上面又は、 及び基板側から加熱しながら、 上記 I Cチップ 1を上記回路基 板 4に 1バンプあたり 2 0 g f 以上の加圧力により押圧し、 上記基板 4の反り の矯正とバンプ 3を押しつぶしながら、 上記 I Cチップ 1と上記回路基板 4の 間に介在する上記熱硬化性樹脂シート 6又は熱硬化性接着剤 3 0 6 bを上記熱 により硬化して、 上記 I Cチップ 1と上記回路基板 4を接合して両電極 2, 5 を電気的に接続する。
なお、 1バンプあたり 2 0 g f 以上の加圧力を必要とする理由は、 このよう に超音波を用いた接合でも摩擦熱が生じにくくなるので、 接合できなくなるた めである。 金と金とを接合するような場合においても、 ある一定加重でバンプ を押しつけて、 そこに超音波を印加することにより摩擦熱が生じて金属同士が 接合される。 したがって、 この場合にもバンプを押圧する程度の一定荷重すな わち 1バンプあたり 2 0 g f 以上の加圧力が必要となる。 加圧力の一例として は、 1バンプあたり 5 0 g f 以上とする。
上記第 1 9実施形態によれば、 金属バンプ 3と基板 4の金属メツキが金属拡 散接合されるので、 よりバンプ部分での強度を持たせたいような場合や、 接続 抵抗値をさらに低くしたいような場合に好適である。
(第 2 0実施形態)
次に、 本発明の第 2 0実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置を図 4 5 A 〜図 4 5 C及び図 4 6 A〜図 4 6 Cを用いて説明する。 第 2 0実施形態は、 第 1 6実施形態とは封止工程を省略することができる点が異なる。 上記したように I Cチップ 1上の電極 2に突起電極 (バンプ) 3を形成して おき、 回路基板 4には、 図 4 5 B, 図 4 5 C, 図 4 6 A及び図 5 8に示すよう に、 I Cチップ 1の複数の電極 2の内端縁を結んだ大略矩形の外形寸法 O Lよ り小さい形状寸法の矩形のシ一ト状の熱硬化性樹脂シート 6又は熱硬化性接着 剤 3 0 6 bを回路基板 4の電極 5を結んだ中心部分に貼り付け又は塗布してお く。 このとき、 シート状の熱硬化性樹脂シート 6又は熱硬化性接着剤 3 0 6 b の厚みは、 その体積が I Cチップ 1と基板 4との隙間より大きくなるようにす る。 また、 図 5 8の貼り付け装置 6 4 0により、 巻き戻しロール 6 4 4から卷 き戻されて巻き付けロール 6 4 3に巻き取られる矩形のシート状の熱硬化性樹 脂シート 6 5 6を、 その切り目 6 5 7が予め入れられた部分で、 上下のカツタ
—6 4 1により、 I Cチップ 1の複数の電極 2の内端縁を結んだ大略矩形の外 形寸法〇Lより小さい形状寸法に切断する。 切断された矩形のシート状の熱硬 化性樹脂シート 6は、 内蔵ヒータ 6 4 6で予め加熱された貼り付けへッド 6 4 2で吸着保持されて、 上記回路基板 4の電極 5を結んだ中心部分に貼り付けさ れる。 次に、 バンプ 3と回路基板 4の電極 5を位置合わせし、 図 4 5 A及び図
4 6 Bに示すように、 ヒータ 8 aにより加熱された接合ツール 8により I Cチ ップ 1を回路基板 4に加圧押圧して、 基板 4の反りの矯正を同時に行いながら、 I Cチップ 1と回路基板 4の間に介在する熱硬化性樹脂シート 6又は熱硬化性 接着剤 3 0 6 bを硬化する。 このとき、 熱硬化性樹脂シート 6又は熱硬化性接 着剤 3 0 6 bは、 接合ツール 8から I Cチップ 1を介して加えられた熱により 上記したように軟化し、 図 4 6 Cのごとく貼り付けられた又は塗布された位置 より加圧されて外側へ向かって流れ出る。 この流れ出た熱硬化性樹脂シート 6 又は熱硬化性接着剤 3 0 6 bが封止材料 (アンダーフィル) となり、 バンプ 3 と電極 5との接合の信頼性を著しく向上する。 また、 ある一定時間がたっと、 上記熱硬化性樹脂シート 6又は熱硬化性接着剤 3 0 6 bでは徐々に硬化が進行 し、 最終的には硬化した樹脂 6 sにより I Cチップ 1と回路基板 4を接合する ことになる。 I Cチップ 1を押圧している接合ツール 8を上昇することで、 I Cチップ 1と回路基板 4の電極 5の接合が完了する。 厳密に言えば、 熱硬化の 場合には、 熱硬化性樹脂の反応は加熱している間に進み、 接合ツール 8が上昇 するとともに流動性はほとんど無くなる。 上記したような方法によると、 接合 前では熱硬化性樹脂シート 6又は熱硬化性接着剤 3 0 6 bが電極 5を覆ってい ないので、 接合する際にバンプ 3が電極 5に直接接触し、 電極 5の下に熱硬化 性樹脂シート 6又は熱硬化性接着剤 3 0 6 bが入り込まず、 バンプ 3と電極 5 との間での接続抵抗値を低くすることができる。 また、 回路基板側を加熱して おくと、 接合ヘッド 8の温度をより低くすることができる。 この方法を上記第 1 8実施形態に適用すると金バンプと回路基板の金電極 (例えば、 銅やタンダ ステンにニッケル、 金メッキしたもの) との接合がより容易に行える。
(第 2 1実施形態)
次に、 第 2 1実施形態にかかる回路基板への電子部品例えば I Cチップの実 装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実装され た電子部品ュニット若しくはモジュール例えば半導体装置を図 4 7〜図 4 8を 用いて説明する。 第 2 1実施形態においては、 第 1 6実施形態と異なる点は、 バンプ 1 0 3を回路基板 4の電極 5にズレて実装された場合においても、 信頼 性の高い接合を達成することもできる点である。
第 2 1実施形態においては、 図 4 7 Aに示すように、 バンプ 3を I Cチップ 1上に形成する際にワイヤボンディングと同様に金線 9 5を電気スパークによ り金ボール 9 6を形成する。 次に、 電気スパークするときの時間でボールの大 きさを調整しつつ、 9 5 aで示す直径 Φ d— B u m pのボール 9 6 aを形成し、 このように形成された直径 Φ d— B u m pのボール 9 6 aを、 電気スパークを 発生させるための時間又は電圧のパラメ一タを制御して、 チヤムファー角 Θ c 力 S 1 0 0。 以下のキヤピラリー 1 9 3の 9 3 aで示すチヤムファー直径 φ Dが 金ボール直径 d— B u m pの 1 Z 2から 3 / 4となるようにボール 9 6 aを成 形し、
図 4 7 Cに示すようにキヤピラリー 9 3の金ボールと接する部分に平らな部位 9 3 bを設けて図 4 7 Dに示すようなバンプ 3を形成するのではなく、 図 4 7 Aに示すようにキヤピラリー 1 9 3の金ボール 9 6 aと接する部分に平らな部 位を設けない先端部位 1 9 3 aを有する先端形状としたキヤピラリー 1 9 3で、 I Cチップ 1の電極 2に、 超音波熱圧着により、 図 4 7 Bに示すようなバンプ 1 0 3を形成する。 上記先端形状のキヤビラリ一 1 9 3を用いることで、 図 4 7 Bの bのような先端が大略円錐状のバンプ 1 0 3を I Cチップ 1の電極 2に 形成することができる。 上記方法で形成した先端が大略円錐状のバンプ 1 0 3 を回路基板 4の電極 5に図 4 8 Cのごとくズレて実装された場合においても、 バンプ 1 0 3がその先端が大略円錐形であるため、 バンプ 1 0 3の外径の半分 までのズレである場合は、 バンプ 1 0 3の一部が必ず基板 4の電極 5と接触す ることができる。
これに対して、 図 4 8 Dに示すようなバンプ 3では、 バンプ 3を回路基板 4 の電極 5に図 4 8 Cのごとく寸法 Zだけズレて実装された場合には、 図 4 8 E に示すように、 幅寸法 dのいわゆる台座 3 gの一部が電極 5に接触するが、 部 分的にしか接触せず、 接触状態が不安定な接合となる。 このような不安定な接 合状態のままでは、 このような基板 4を冷熱衝撃試験ゃリフローにかけた場合 には、 上記不安定な接合状態の接合がオープンすなわち接合不良となってしま う可能性があった。 これに対して、 上記第 2 1実施形態では、 図 4 8 Cのごと く先端が大略円錐状のバンプ 1 0 3が回路基板 4の電極 5に対して寸法 Zだけ ズレて実装された場合においても、 バンプ 1 0 3が円錐形であるため、 バンプ 1 0 3の外径の半分までのズレである場合は、 バンプ 1 0 3の一部が必ず基板 4の電極 5と接触することができ、 冷熱衝撃試験ゃリフローにかけた場合でも 接合不良となることが防止できる。
(第 2 2実施形態)
次に、 第 2 2実施形態にかかる回路基板への電子部品例えば I Cチップの実 装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実装され た電子部品ュニット若しくはモジュール例えば半導体装置を図 4 9〜図 5 0を 用いて説明する。 この第 2 2実施形態では、 第 1 6実施形態において、 回路基 板 4への I Cチップ 1の接合したのちの熱硬化性樹脂の硬化時に I
と回路基板 4の応力を緩和することができるようにしたものである( 第 2 2実施形態においては、 絶縁性熱硬化性樹脂 3 0 6 mに無機フィラー 6 f を配合した固体又は半固体の熱硬化性樹脂シート 6又は熱硬化性接着剤 3 0 6 bを介在させながら、 I Cチップ 1の電極 2に上記ワイヤボンディングによ り形成されたバンプ 3を、 レべリングせずに、 回路基板 4の電極 5と位置合わ せする。 例えば 2 3 0 °C程度の一定温度に加熱されたツール 8により I Cチッ プ 1をその裏面から加熱しながら、 上記 I Cチップ 1を上記回路基板 4に 1バ ンプあたりセラミック基板の場合には圧力 P 1 = 8 0 g f 以上の加圧力により 押圧し、 上記基板 4の反りの矯正を行いながら、 上記 I Cチップ 1と上記回路 基板 4の間に介在する上記熱硬化性樹脂シート 6又は熱硬化性接着剤 3 0 6 b を上記熱により硬化する。 次に、 一定時間 t l後、 すなわち、 全体時間を例え ば 2 0秒とすれば、 材料の反応率により変わるが、 その 1 Z 4とか 1 Z 2の 5 秒〜 1 0秒後、 言い換えれば、 材料の反応率が 9 0 %に達する前に、 上記圧力 P 1より低い圧力 P 2まで下げて熱硬化性接着剤 3 0 6 bの硬化時の応力を緩 和し、 上記 I Cチップ 1と上記回路基板 4を接合して両電極 2, 5を電気的に 接続する。 好適には、 バンプが変形していくためには最低限 2 0 g f 程度は必 要であるため、 すなわち、 バンプの変形及び順応に必要な圧力を得るとともに、 余分な樹脂を I Cチップ 1と基板 4との間から押し出すため、 上記圧力 P 1は 2 0 g f Zバンプ以上である一方、 バンプの変形等の前に樹脂内部に偏在した 硬化歪み除去するため、 圧力 P 2は 2 0 g f /バンプ未満とすることにより、 より信頼性が向上する。 その理由は詳しくは以下のとおりである。 すなわち、 図 4 9 Cに示すように、 熱硬化性樹脂シート 6又は熱硬化性接着剤 3 0 6 b中 の熱硬化性樹脂の応力分布は圧着時に I Cチップ 1と基板 4側とで大きくなつ ている。
このままでは、 信頼性試験や通常の長期使用で繰り返し疲労が与えられると、 I Cチップ 1又は基板 4側で熱硬化性樹脂シート 6又は熱硬化性接着剤 3 0 6 b中の熱硬化性樹脂が応力に耐えきれずに剥離することがある。 このような状 態になると、 I Cチップ 1 と回路基板 4の接着力が十分でなくなり、 接合部が オープンすることになる。 そこで、 図 5 0のように、 より高い圧力 P 1とより 低い圧力 P 2との 2段階の圧力プロファイルを用いることにより、 熱硬化性接 着剤 3 0 6 bの硬化時に上記圧力 P 1より低い圧力 P 2まで下げることができ て、 図 4 9 Dのごとく、 圧力 P 2のときに樹脂内部に偏在した硬化歪み除去し て I Cチップ 1と回路基板 4の応力を緩和する (言い換えれば、 応力の集中度 合いを減らす) ことができ、 その後、 上記圧力 P 1まで上げることにより、 バ ンプの変形及び順応に必要な圧力を得るとともに、 余分な樹脂を I Cチップ 1 と基板 4との間から押し出すことができて、 信頼性が向上する。
なお、 上記 「 I Cチップ 1と回路基板 4の接着力」 とは、 I Cチップ 1と基 板 4をひっつける力のことを意味する。 これは、 接着剤による接着力と、 接着 剤を硬化したときの硬化収縮力と、 Z方向の収縮力 (例えば 1 8 0 °Cに熱せら れている接着剤が常温に戻るときに収縮するときの収縮力) のこれら 3つの力 によって、 I C 1と基板 4とは接合されている。
(第 2 3実施形態)
次に、 第 2 3実施形態にかかる回路基板への電子部品例えば I Cチップの実 装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に実装され た電子部品ュニット若しくはモジュール例えば半導体装置を図 4 9〜図 5 0を 用いて説明する。 この第 2 3実施形態では、 上記各実施形態において、 上記絶 縁性樹脂 3 0 6 mに配合する上記無機フィラー 6 f の平均粒径が 3 μ m以上で あるようにしたものである。 ただし、 上記無機フイラ一 6 ίの最大平均粒径は、 I Cチップ 1と基板 4との接合後の隙間寸法を超えない大きさとする。
もし、 無機ブイラ一 6 f を絶縁性樹脂 3 0 6 mに配合するときに、 平均粒径 が 3 μ m未満の細かな粒子を無機フイラ一 6 f として用いると、 それらの粒子 の表面積自体が全体として大きくなり、 平均粒径が 3 μ m未満の細かな粒子で ある無機ブイラ一 6 f の周りに吸湿することがあり、 I Cチップ 1と基板 4と の接合において好ましくない。
従って、 同じ重量の無機フィラー 6 f を配合する場合には、 平均粒径が 3 μ m以上の大きな無機フィラー 6 f を用いることで、 無機フィラー 6 f の周りに おける吸湿量を減らしめることができ、 耐湿性を向上させることが可能となる c また、 一般に、 平均粒径 (言い換えれば平均粒度) の大きな無機フィラーの方 が安価であるため、 コスト的にも好ましい。 また、 図 59 Aに示すように、 I Cチップ 1と基板 4との接合において AC F (An i s o t r o p i c Co n d u c t i v e F i l m :異方性導電膜) 598を使用する工法では、 A CF 598中の導電粒子 599をバンプ 3と基板電極 5との間に必ず挟む必要 があるが、 本発明の上記実施形態では導電粒子が無いためそのような必要は無 く、 図 59 Bに示すようにバンプ 3を基板電極 5で押しつぶしながら圧着する ので、 この圧着のときにバンプ 3と基板電極 4との間の絶縁性樹脂層 6, 30 6 bとともに無機フィラー 6 f もバンプ 3と基板電極 4と間から抜け出ること になり、 基板電極 4とバンプ 3の間に不要な無機フイラ一 6 f が挟まることに より導電性を阻害することがほとんど無いという特徴に基づき、 3 //m以上の 大きな平均粒径の無機フイラ一 6 f を使用することができる。
(第 24実施形態)
次に、 本発明の第 24実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置を図 60, 26を用いて説明する。 図 60, 26は、 それぞれ、 上記第 24実施形態にか かる回路基板への電子部品例えば I Cチップの実装方法及び装置により製造さ れた接合状態の模式断面図及びそのときに使用される樹脂シート 6の部分拡大 模式断面図である。 この第 24実施形態では、 上記各実施形態において、 上記 絶縁性樹脂層 6 , 306 bの上記絶縁性樹脂 306 mに配合する上記無機フィ ラー 6 f は、 複数の異なる平均粒径を持つ無機フイラ一 6 f - 1 , 6 f — 2と するものである。 具体例としては、 0. 5 /zmの平均粒径を持つ無機フィラー と、 2〜4 mの平均粒径を持つ無機フィラーとする。
上記第 24実施形態によれば、 複数の異なる平均粒径を持つ無機フィラー 6 f — 1, 6 f — 2を絶縁性樹脂 306 mに混合することにより、 絶縁性樹脂 3 06mに混合する無機ブイラー6 ίの量を増加させることができて、 、 無機フ イラ一の周りにおける吸湿量を減らしめることができ、 耐湿性を向上させるこ とが可能となるとともに、 フィルム化 (固体化) することが容易になる。 すな わち、 重量%で考えた場合、 一種類の無機フィラーよりも、 粒径の異なる無機 フィラーを混在して入れた方が、 単位体積あたりの無機フィラーの量を増やす ことが可能である。 これによつて、 封止シートとしての樹月旨シート 6又は接着 剤 3 0 6 bへの無機フィラー 6 f の配合量を増加し、 榭脂シ一ト 6又は接着剤
3 0 6 bの線膨張係数を低下させることができ、 より長寿命化させることがで きて、 信頼性を向上させることができる。
(第 2 5実施形態)
次に、 本発明の第 2 5実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記第 2 4実施形態における効果をより確実なものとするため、 さらに、 上記 複数の異なる平均粒径を持つ無機フィラー 6 f — 1, 6 f 一 2のうちの一方の 無機フイラ一 6 f - 1の平均粒径は、 他方の無機フィラー 6 f 一 2の平均粒径 の 2倍以上異なっているものである。 具体例としては、 0 . 5 / mの平均粒径 を持つ無機フィラーと、 2〜4 x mの平均粒径を持つ無機フィラーとする。 このようにすることにより、 上記第 2 4実施形態での効果をより一層高める ことができる。 すなわち、 一方の無機フィラー 6 f — 1の平均粒径は、 他方の 無機フイラ一 6 f — 2の平均粒径の 2倍以上異なっている複数の異なる平均粒 径を持つ無機フィラー 6 f — 1, 6 f — 2を絶縁性樹脂 3 0 6 mに混合するこ とにより、 絶縁性樹脂 3 0 6 mに混合する無機フィラー 6 f の量をより確実に 増加させることができて、 フィルム化 (固体化) することがより容易になり、 樹脂シート 6又は接着剤 3 0 6 bへの無機フィラー 6 f の配合量を増加し、 樹 脂シート 6又は接着剤 3 0 6 bの線膨張係数をより低下させることができ、 よ り長寿命化させることができて、 信頼性をより向上させることができる。
(第 2 6実施形態)
次に、 本発明の第 2 6実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記第 2 4実施形態における効果をより確実なものとするため、 さらに、 上記 絶縁性樹脂 3 0 6 mに配合する上記無機フイラ一 6 f は、 複数の異なる平均粒 径を持つ少なくとも 2種類の無機フィラー 6 f _ 1, 6 ί— 2であって、 上記 少なくとも 2種類の無機フィラーのうちの一方の無機フィラー 6 f — 1は 3 mを超える平均粒径を持ち、 上記少なくとも 2種類の無機フィラーのうちの他 方の無機フィラー 6 f — 2は 3 z m以下の平均粒径を持つことが好ましい。 具 体例としては、 0 . 5 μ mの平均粒径を持つ無機フィラーと、 2〜4 /i mの平 均粒径を持つ無機フィラーとする。
(第 2 7実施形態)
次に、 本発明の第 2 7実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記各実施形態において、 さらに、 上記絶縁性樹脂 3 0 6 mに配合する上記無 機フイラ一 6 ίは、 複数の異なる平均粒径を持つ少なくとも 2種類の無機フィ ラー 6 f — 1, 6 f — 2であって、 上記少なくとも 2種類の無機フィラーのう ちの平均粒径の大きい一方の無機フイラ一 6 f ― 1は上記絶縁性樹脂 3 0 6 m と同一材料からなることにより、 応力緩和作用を奏するようにすることもでき る。 具体例としては、 0 . 5 // mの平均粒径を持つ無機フイラ一と、 2〜4 / mの平均粒径を持つ無機フイラ一とする。
この第 2 7実施形態によれば、 第 2 4実施形態での作用効果に加えて、 平均 粒径の大きい一方の無機フィラー 6 f - 1は上記絶縁性樹脂 3 0 6 mと同一材 料からなることにより、 上記絶縁性樹脂 3 0 6 mに応力が作用したとき、 平均 粒径の大きい一方の無機フィラー 6 f ― 1が上記絶縁性樹脂 3 0 6 mと一体化 することにより、 応力緩和作用を奏することができる。
(第 2 8実施形態)
次に、 本発明の第 2 8実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記各実施形態において、 さらに、 上記絶縁性樹脂 3 0 6 mに配合する上記無 機フイラ一 6 f は、 複数の異なる平均粒径を持つ少なくとも 2種類の無機フィ ラー 6 f — 1, 6 f 一 2であって、 上記少なくとも 2種類の無機フイラ一のう ちの平均粒径の大きい一方の無機フィラー 6 f 一 1は上記絶縁性樹脂 3 0 6 m であるエポキシ樹脂よりも柔らかく、 上記一方の無機フィラー 6 f 一 1が圧縮 されることにより、 応力緩和作用を奏するようにすることもできる。
この第 2 8実施形態によれば、 第 2 4実施形態での作用効果に加えて、 平均 粒径の大きい一方の無機フィラー 6 f - 1は上記絶縁性樹脂 3 0 6 mと同一材 料からなることにより、 上記絶縁性樹脂 3 0 6 mに応力が作用したとき、 平均 粒径の大きい一方の無機フィラー 6 f - 1が上記絶縁性樹脂 3 0 6 mであるェ ポキシ樹脂よりも柔らかいため、 上記応力により、 上記一方の無機フィラー 6 f 一 1が図 6 2に示すように圧縮されてその周囲で圧縮に対する反力である引 張力が分散されることにより、 応力緩和作用を奏することができる。
(第 2 9実施形態)
次に、 本発明の第 2 9実施形態にかかる回路基板への電子部品例えば I Cチ ップの実装方法及び装置及び上記実装方法により上記 I Cチップが上記基板に 実装された電子部品ュニット若しくはモジュール例えば半導体装置においては、 上記各実施形態において、 さらに、 図 6 3 A, B , 図 6 4 A, B, 図 6 5及び 図 6 6に示されるように、 上記絶縁性樹脂層 6, 3 0 6 bは、 上記 I Cチップ
1又は上記基板 4に接触する部分 7 0 0又は層 6 Xが、 他の部分 7 0 1又は層 6 yよりも上記無機ブイラ一量が少ないか、 もしくは上記無機フイラ一 6 f を 配合しないようにすることができる。 この場合、 図 6 3 A, Bに示すように、 上記 I Cチップ 1又は上記基板 4に接触する部分 7 0 0と、 他の部分 7 0 1と を明確に区別することなく、 徐々に無機フィラー量が変わるようにしてもよい し、 図 6 4 A, B及び図 6 5, 図 6 6に示すように明確に区別するようにして もよい。 すなわち、 図 6 4 A, B及び図 6 5, 図 6 6において、 上記絶縁性樹 脂層 6, 3 0 6 bは、 上記 I Cチップ 1又は上記基板 4に接触する部分に位置 されかつ上記絶縁性樹脂 3 0 6 mと同一の絶縁性樹脂に上記無機フィラー 6 f を配合した第 1樹脂層 6 Xと、 上記第 1樹脂層 6 Xに接触し、 力、つ、 上記第 1 樹脂層 6 Xよりも上記無機フィラー量が少ないか、 もしくは上記無機フィラー 6 f を配合しない上記絶縁性樹脂で構成される第 2樹脂層 6 yとを備えて多層 構造にすることもできる。
このようにすれば、 以下のような効果を奏することができる。 すなわち、 も し、 上記無機フイラ一 6 f を絶縁性樹脂層全体に同じ重量パーセント (w t %) で入れると、 I Cチップ側又は基板側又はその両方の対向面の近傍に無 機フイラ一 6 f が多くなることがあり、 I Cチップ 1と基板 4との中間部分で は逆に少なくなる。 この結果、 I Cチップ側又は基板側又はその両方の対向面 の近傍に無機フィラー 6 f が多いため、 絶縁性樹脂層 6, 3 0 6 bと I Cチッ プ 1又は基板 4又はその両方との間での接着力が低下することがある。 上記第 2 9実施形態によれば、 上記 I Cチップ 1又は上記基板 4のいずれか一方に接 触する部分 7 0 0又は層 6 X 1S 他の部分 7 0 1又は層 6 yよりも上記無機フ イラ一量が少ないか、 もしくは上記無機フィラー 6 f を配合しないようにする ことにより、 無機フィラー量が多いために接着力が低下することを防止できる。 以下に、 この第 2 9実施形態の種々の変形例について説明する。
まず、 第 1の変形例として、 図 6 3 C, 図 6 4 C及び図 6 7 Aに示されるよ うに、 上記絶縁性樹脂層 6, 3 0 6 bは、 上記 I Cチップ 1及び上記基板 4の 両方にそれぞれ接触する部分 7 0 0が、 他の部分 7 0 1よりも上記無機フイラ 一量が少ないか、 もしくは上記無機フィラー 6 f を配合しないようにすること もできる。 この場合も、 図 6 3 Cに示すように、 上記 I Cチップ 1及び上記基 板 4の両方に接触する部分 7 0 0と、 他の部分 7 0 1とを明確に区別すること なく、 徐々に無機フィラー量が変わるようにしてもよいし、 図 6 4 C及び図 6 7 Aに示されるように、 明確に区別するようにしてもよい。 すなわち、 図 6 4
C及び図 6 7 Aにおいて、 上記絶縁性樹脂層 6, 3 0 6 bは、 上記第 1樹脂層 6 Xの上記第 2樹脂層 6 yとは反対側に、 上記第 1樹脂層 6 Xよりも上記無機 フィラー量が少ないか、 もしくは上記無機フイラ一 6 ίを配合しない上記絶縁 性樹脂で構成される第 3樹脂層 6 zをさらに備えて多層構造とし、 上記第 1樹 脂層 6 Xと上記第 3樹脂層 6 zは、 それぞれ、 上記 I Cチップ 1と上記基板 4 とに接触するようにすることもできる。
さらに、 別の変形例として、 上記 I Cチップ 1又は上記基板 4又はその両方 にそれぞれ接触する部分 7 0 0は、 その上記無機フィラー量が 2 0 w t %未満 か、 もしくは上記無機フィラー 6 f を配合しないようにする一方、 上記他の部 分 7 0 1はその上記無機フイラ一量が 2 O w t %以上であるようにすることも できる。 この場合、 図 6 3 A, B, Cに示すように上記 I Cチップ 1又は上記 基板 4又は両方に接触する部分 7 0 0と、 他の部分 7 0 1とを明確に区別する ことなく、 徐々に無機フィラー量が変わるようにしてもよいし、 図 6 4 A, B , 図 6 4 C , 図 6 5, 図 6 6, 及び図 6 7 Aに示すように明確に区別するように してもよい。 すなわち、 上記第 1樹脂層 6 X又は第 1樹脂層 6 X及び上記第 3 樹脂層 6 zは、 その上記無機フィラー量が 2 0 w t %未満か、 もしくは上記無 機フイラ一 6 f を配合しないようにする一方、 上記第 2樹脂層 6 yはその上記 無機フイラ一量が 2 0 w t %以上であるようにすることもできる。
具体例としては、 上記第 2樹脂層 6 yは、 絶縁性樹脂 3 0 6 mとして熱硬化 性エポキシ樹脂としたとき、 セラミック基板の場合には 5 O w t %であり、 ガ ラエポ基板の場合は 2 0 w t %とする。 また、 一例として、 第 1樹脂層 6 X又 は第 3樹脂層 6 Z又はその両方の厚さは 1 5 // m、 第 2樹脂層 6 yの厚さは 4 0〜6 0 μ πιとする。 また、 上記絶縁性樹脂層 6, 3 0 6 bの厚さは、 I Cチ ップ 1と基板 4との接合後の隙間寸法よりも大きな寸法として、 I Cチップ 1 と基板 4との接合時に I Cチップ 1と基板 4との間に完全に満たされるように して接合をより確実なものとする。
また、 別の変形例として、 図 6 3 C, 図 6 4 C及び図 6 7 Aに示す変形例と 無機フィラーの配合量を逆にするようにしてもよい。 すなわち、 図 6 3 Dに示 されるように、 上記絶縁性樹脂層 6, 3 0 6 bは、 上記 I Cチップ 1及び上記 基板 4の両方にそれぞれ接触する部分 7 0 3の中間部分 7 0 2が、 上記 I Cチ ップ 1及び上記基板 4の両方にそれぞれ接触する部分 7 0 3よりも上記無機フ イラ一量が少ないか、 もしくは上記無機フィラー 6 f を配合しないようにする こともできる。 この場合も、 上記 I Cチップ 1又は上記基板 4又は両方に接触 する部分 7 0 3と、 中間部分 7 0 2とを明確に区別することなく、 徐々に無機 フィラー量が変わるようにしてもよいし、 図 6 4 D及び図 6 7 Bに示されるよ うに、 明確に区別するようにしてもよい。 すなわち、 図 6 4 D及び図 6 7 Bに 示されるように、 上記絶縁性樹脂層 6, 3 0 6 bは、 上記 I Cチップ 1及び上 記基板 4に接触する部分に位置されかつ上記無機フイラ一 6 f を配合した絶縁 性樹脂 3 0 6 mで構成される第 4樹脂層 6 vと、 上記 I Cチップ 1と上記基板 4との中間部分に位置されかつ上記第 4樹脂層 6 Vよりも上記無機フィラー量 が少ないか又は含まれていない絶縁性樹脂 3 0 6 mで構成される第 5樹脂層 6 wとを備えるようにすることもできる。
このようにすれば、 上記 I Cチップ 1と上記基板 4との上記中間部分 7 0 2 又は上記第 5樹脂層 6 wでは、 上記 I Cチップ 1と上記基板 4とにそれぞれ接 触する部分 7 0 3又は上記第 4樹脂層 6 Vよりも上記無機フィラー量が少ない か又は含まれていないため、 弾性率が低くなり、 応力緩和効果を奏することが できる。 また、 上記 I Cチップ 1と上記基板 4とにそれぞれ接触する部分 7 0 3又は上記第 4樹脂層 6 Vの絶縁性樹脂として I Cチップ 1と基板 4とに対す る密着力の高いものを選択して使用すれば、 上記 I Cチップ 1に接触する部分 7 0 3又は I Cチップ 1の近傍部分の上記第 4樹脂層 6 Vでは、 I Cチップ 1 の線膨張係数にできるだけ近くなるように無機フィラー 6 f の配合量又は材料 を選択する一方、 上記基板 4に接触する部分 7 0 3又は基板 4の近傍部分の上 記第 4樹脂層 6 Vでは、 基板 4の線膨張係数にできるだけ近くなるように無機 フィラー 6 f の配合量又は材料を選択することができる。 この結果、 上記 I C チップ 1に接触する部分 7 0 3又は I Cチップ 1の近傍部分の上記第 4樹脂層 6 Vと I Cチップ 1との線膨張係数が接近するため、 両者の間での剥離が生じ にくくなるとともに、 上記基板 4に接触する部分 7 0 3又は基板 4の近傍部分 の上記第 4樹脂層 6 Vと基板 4との線膨張係数が接近するため、 両者の間での 剥離が生じにくくなる。 さらに、 図 6 8 A, Bに実線で示すように、 上記絶縁性樹脂層 6, 3 0 6 b は、 上記 I Cチップ 1又は上記基板 4のいずれか一方に接触する部分 P 1から 他の部分 P 2に向かって、 上記無機フィラー量が徐々に又は段階的に少なくな るようにすることもできる。
また、 図 6 8 C, Dに実線で示すように、 上記絶縁性樹脂層 6, 3 0 6 bは、 上記 I Cチップ 1及び上記基板 4にそれぞれ接触する部分 P 3, P 4から他の 部分すなわち I Cチップ 1と上記基板 4との中間部分 P 5に向かって、 上記無 機フイラ一量が徐々に又は段階的に多くなるようにすることもできる。
また、 図 6 8 Eに実線で示すように、 上記絶縁性樹脂層 6, 3 0 6 bは、 上 記 I Cチップ 1及び上記基板 4にそれぞれ接触する部分 (図 6 3 Dの変形例に おける接触部分 7 0 3に相当する部分) から、 上記 I Cチップ 1及び上記基板 4との中間部分 (図 6 3 Dの変形例における中間部分 7 0 2に相当する部分) に向かって、 上記無機フイラ一量が徐々に少なくなるようにすることもできる。 また、 図 6 8 Fに実線で示すように、 上記絶縁性樹脂層 6, 3 0 6 bは、 上 記 I Cチップ 1の近傍部分、 次いで、 上記基板 4の近傍部分、 次いで、 上記 I
Cチップ 1の近傍部分と上記基板 4の近傍部分との中間部分の順に上記無機フ イラ一量が少ないようにすることもできる。 なお、 図 6 8 Fでは、 上記順に 徐々に上記無機フイラ一量が変化するように例示しているが、 これに限られる ものではなく、 段階的に変化するようにしてもよい。
上記図 6 8 E, Fの変形例のようにすれば、 上記 I Cチップ 1と上記基板 4 との中間部分では、 上記 I Cチップ 1及び上記基板 4にそれぞれ接触する部分 よりも上記無機フィラー量が少ないか又は含まれていないため、 弾性率が低く なり、 応力緩和効果を奏することができる。 また、 上記 I Cチップ 1及び上記 基板 4にそれぞれ接触する部分の絶縁性樹脂として I Cチップ 1と基板 4とに 対する密着力の高いものを選択して使用すれば、 I Cチップ 1に接触する部分 では、 I Cチップ 1の線膨張係数にできるだけ近くなるように無機フイラ一 6 f の配合量又は材料を選択する一方、 基板 4に接触する部分では、 基板 4の線 膨張係数にできるだけ近くなるように無機ブイラー 6 f の配合量又は材料を選 択することができる。 この観点で無機フィラー 6 f の配合量を決定すると、 通 常は、 図 6 8 Fに実線で示すように、 上記 I Cチップ 1の近傍部分、 次いで、 上記基板 4の近傍部分、 次いで、 上記 I Cチップ 1の近傍部分と上記基板 4の 近傍部分との中間部分の順に上記無機フイラ一量が少ないようなる。 このよう な構成とすることにより、 I Cチップ 1に接触する部分と I Cチップ 1との線 膨張係数が接近するため、 両者の間での剥離が生じにくくなるとともに、 基板 4に接触する部分と基板 4との線膨張係数が接近するため、 両者の間での剥離 が生じにくくなる。
図 6 8 A〜Fのいずれの場合でも、 実用上、 上記無機フィラー量は 5〜 9 0 w t %の範囲内とすることが好ましい。 5 w t %未満では無機フィラー 6 f を 混合する意味がない一方、 9 0 w t %を超えると、 接着力が極度に低下すると ともに、 シート化するのが困難になるため好ましくないためである。
なお、 上記のような複数の樹脂層 6 x, 6 y又は 6 x, 6 y , 6 ζで構成さ れる多層構造の膜を絶縁性樹脂層として用いて I Cチップ 1を基板 4に熱圧着 した場合には、 接合時の熱により絶縁性樹脂 3 0 6 mが軟化、 溶融して上記樹 脂層が混じり合うので、 最終的には、 各樹脂層の明確な境界が無くなり、 図 6 8のように傾斜した無機フイラ一分布となる。
さらに、 上記第 2 9実施形態又は各変形例において、 無機フィラー 6 f の入 つた部分又は層を有する絶縁性樹脂層、 又は、 無機フィラー分布が傾斜した絶 縁性樹脂層において、 上記部分又は樹脂層に応じて、 異なった絶縁性樹脂を用 いることも可能である。 例えば、 I Cチップ 1に接触する部分又は樹脂層では、 I Cチップ表面に用いられる膜素材に対して密着性を向上させる絶縁性樹脂を 用いる一方、 基板 4に接触する部分又は樹脂層では、 基板表面の材料に対して 密着性を向上させる絶縁性樹脂を用いることも可能となる。
上記第 2 9実施形態及びそれらの上記種々の変形例によれば、 I Cチップ 1 又は上記基板 4と絶縁性樹脂層 6, 3 0 6 bとの接合界面では無機フイラ一 6 f が存在しないかその量が少なく、 絶縁性樹脂本来の接着性が発揮されて、 上 記接合界面で接着性の高い絶縁性樹脂が多くなり、 I Cチップ 1又は上記基板 4と絶縁性樹脂 3 0 6 mとの密着強度を向上させることができて、 I Cチップ 1又は上記基板 4との接着性が向上する。 これにより、 各種信頼性試験での寿 命が向上するとともに、 曲げに対しての剥離強度が向上する。
もし、 接着そのものには寄与しないが線膨張係数を下げる効果を持つ無機フ イラ一 6 f が絶縁性樹脂 3 0 6 m中に均一に分散されていると、 基板 4又は I Cチップ表面に無機フィラー 6 f が接触し、 接着に寄与する接着剤の量が減少 することになり、 接着性の低下を招く。 この結果、 もし I Cチップ 1または基 板 4と接着剤の間で剥離が生じると、 そこから水分が侵入し、 I Cチップ 1の 電極の腐食などの原因となる。 また、 剥離部分から剥がれが進行すると、 I C チップ 1と基板 4の接合そのものが不良となり、 電気的に接続不良となる。 これに対して、 上記第 2 9実施形態及びそれらの上記種々の変形例によれば、 上記したように、 無機ブイラ一 6 f による線膨張係数を下げる効果を持たせた まま接着力を向上させることができる。 これによつて、 I Cチップ 1及び基板 4との密着強度が向上し、 信頼性が向上する。
さらに、 無機フィラー 6 f の少ない部分 7 0 0又は樹脂層 6 Xを I Cチップ 側に配置した場合、 又は、 I Cチップ側において無機フィラー分布を小さく し た場合には、 当該部分 7 0 0又は樹脂層 6 Xは、 I Cチップ表面の窒化シリコ ンゃ酸化珪素からなるパッシべィション膜に対して密着力を向上させることが 可能となる。 また、 これら I Cチップ表面に用いられる膜素材に対して密着性 を向上させる絶縁性樹脂を適宜選択して用いることも可能となる。 また、 I C チップ近傍での弾性率を下げることで、 絶縁性樹脂層の一例である封止シート 材料のなかでの応力集中が緩和される。 基板 4に用いられる材料がセラミック のように固い (弾性率の高い) 場合には、 このような構造をとると、 基板近傍 での封止シート材料との弾性率、 線膨張係数がマッチングして、 尚、 好適であ る。
一方、 無機フィラー 6 f の少ない部分 7 0 0又は樹脂層 6 Xを基板側に配置 した場合には、 又は、 基板側において無機フイラ一分布を小さくした場合には、 樹脂基板ゃフレキシブル基板 (F P C ) などのように基板 4に曲げが加わるよ うな場合において、 基板 4を電子機器の筐体に組み込む際に曲げ応力が加わる ようなとき、 基板 4と絶縁性樹脂層の一例である封止シートとの密着強度を向 上する目的で用いることができる。 I Cチップ側の表面層がポリイミ ド膜で形 成された保護膜よりなる場合においては、 一般に、 絶縁性樹脂の密着が良好で、 問題とならない場合に I Cチップ 1から基板 4にかけて、 弾性率と線膨張係数 が連続的または段階的に変化することで、 I Cチップ側で封止シートが固く、 基板側では柔らかい材料とすることができる。 これにより、 封止シート内部で の応力発生が小さくなることから信頼性が向上する。
さらに、 I Cチップ側と基板側の両側に無機フィラー 6 f の少ない部分 7 0 0又は樹脂層 6 x, 6 Zを配置した場合、 又は、 I Cチップ側と基板側の両側 において無機フィラー分布を小さくした場合には、 上記 I Cチップ側と基板側 との 2つの場合を両立させるものであり、 I Cチップ側及び基板側の両方での 密着性を向上させることができるとともに、 線膨張係数を下げて I Cチップ 1 と基板 4の両者を高い信頼性で接続させることができる。 また、 I Cチップ側 表面の材質及び基板材質に応じて、 より密着性、 樹脂塗れ性の良好な絶縁性樹 脂を選択して用いることができる。 また、 これらの無機フイラ一 6 f の量の多 い少ないの傾斜は自由に変えることができるので、 無機フィラー 6 f の少ない 部分又は層を極薄くしたりすることで、 基板材料とのマッチングが可能である。
(第 3 0実施形態)
次に、 本発明の第 3 0実施形態においては、 上記第 8〜 1 4実施形態及びそ れらの変形例にかかる回路基板への電子部品例えば I Cチップの実装方法及び 装置及び上記実装方法により上記 I Cチップが上記基板に実装された電子部品 ユニット若しくはモジュール例えば半導体装置により使用される絶縁性樹脂層 の製造工程を図 6 9, 図 7 0に基づいて説明する。
まず、 直接、 回路基板 4上で絶縁性樹脂層を形成する場合には、 回路基板 4 の上に、 第 1樹脂シートを貼付け、 その上に第 2樹脂シートを貼付ける。 この とき、 第 1樹脂シートに無機フィラー 6 f が多い場合は図6 3 Aまたは図 6 5 のようになり、 逆の場合には図 6 3 Bまたは図 6 6のようになる。 すなわち、 前者の場合には、 第 1樹脂シートは上記無機フィラー 6 f が多い部分 7 0 1又 は第 2樹脂層 6 yに対応する樹脂シートであり、 後者の場合には、 上記無機フ イラ一 6 f が少ない部分 7 0 0又は第 1樹脂層 6 Xに対応する樹脂シートとな る。
また、 第 2樹脂シートの上にさらに第 3樹脂シートを形成して、 第 1樹脂シ 一トと第 3樹脂シートとが無機フィラー 6 f が少ない部分 7 0 0又は第 1樹脂 層 6 Xに対応する場合には、 図 6 3 Cまたは図 6 7 Aのようになる。
また、 これらを、 図 6 9 , 図 7 0に示すように、 予めセパレータと呼ばれる ベースフィルム 6 7 2上で、 第 1樹脂シート 6 7 3と第 2樹脂シ一ト 6 7 4と をこの順に (図 6 9, 図 7 0にはこの場合のみ示す。 ) 、 又はこれとは逆に、 又はさらに第 3樹脂シートをも、 貼り付けて形成してもよい。 この場合には、 図 6 9, 図 7 0のように、 上下一対の加熱可能なローラ 6 7 0, 2 7 0などで 複数の樹脂シート 6 7 3, 6 7 4を、 必要に応じて加熱しつつ、 貼り付けてい く。 その後、 形成された樹脂シート体 6 7 1を所定寸法毎に切断すれば、 図 6 3 A〜C, 図 6 4 A〜C, 図 6 5〜 3 2のいずれかに示すような上記絶縁性樹 脂シート 6となる。
また、 別の変形例として、 絶縁性樹脂シート 6が連続した絶縁性樹脂シート 体を作製する際には、 溶剤に溶かせたエポキシ及び無機フイラ一をドクターブ レード法などによりセパレーターと呼ばれるベ一スフイルム上に塗布する。 こ の溶剤を乾燥させて絶縁性樹脂シート体が製作される。
このとき、 一旦、 無機フィラー 6 f の濃度が低いか、 又は、 無機フィラー 6 f が入っていない液体状の絶縁性樹脂を第 1層としてベースフィルム上に塗布 し、 場合によっては、 その塗布された第 1層の乾燥を行う。 乾燥しない場合に は、 無機ブイラ一 6 f が、 若干、 第 1層に第 2層の無機フィラー 6 f が混入し ていき、 図 6 8のように無機フィラー分布が傾斜した構造となる。
上記塗布形成された第 1層の上に、 無機フィラー6 f を第 1層よりも多く混 入した液体状の絶縁性樹脂を塗布して第 2層とする。 第 2層を乾燥することに より、 ベ一スフイルム上に第 1層と第 2層とが形成された 2層構造の絶縁性樹 脂シート体が形成できる。 絶縁性樹脂シート体を所定寸法毎に切断すれば、 図 6 3 A, 図 6 4 A, 図 6 5に示すような上記絶縁性樹脂シ一ト 6となる。 なお、 基板側に無機フィラー 6 f が少ない層を配置する場合には、 上記と逆 の工程、 すなわち、 ベースフィルム上に第 2層を形成したのち、 第 2層上に第 1層を形成して、 2層構造の絶縁性樹脂シート体が形成できる。 絶縁性樹脂シ 一ト体を所定寸法毎に切断すれば、 図 6 3 B, 図 6 4 B, 図 6 6に示すような 上記絶縁性樹脂シ一ト 6となる。
また、 一旦、 無機フィラー 6 f の濃度が低い、 又は、 無機フィラー 6 f が入 つていない絶縁性樹脂 3 0 6 mを第 1層として塗布乾燥 (省略されることもあ る。 ) し、 第 1層の上に無機フィラー 3 f を第 1層よりも多く混入した絶縁性 樹脂を塗布して第 2層として塗布乾燥 (省略されることもある。 ) し、 この上 に無機フイラ一の量が第 2層より少ないまたは無い第 3層を塗布する。 これを 乾燥することにより、 ベースフィルム上に第 1層と第 2層と第 3層とが形成さ れた 3層構造の絶縁性榭脂シ一ト体が形成できる。 絶縁性樹脂シ一ト体を所定 寸法毎に切断すれば、 図 6 3 C, 図 6 4 C, 図 6 7 Aに示すような上記絶縁性 樹脂シート 6となる。
上記直接、 回路基板 4上で絶縁性樹脂層を形成する方法によれば、 上記電子 部品ユニットを製造する側で、 上記絶縁性樹脂層において、 電子部品に最適な 材料の樹脂を選択して電子部品側に配置する一方、 基板に最適な材料の樹脂を 選択して基板側に配置することができ、 樹脂の選択の自由度を高めることがで さる。
これに対して、 絶縁性樹脂シート体を製造する方法では、 上記したほど選択 の自由度は無いが、 一括して多数の上記絶縁性樹脂シート 6を製造することか できて、 製造効率が良いとともに安価なものとなるとともに、 貼り付け装置が 1台で十分になる。
上記したように、 本発明の上記各実施形態によれば、 電子部品例えば I Cチ ップと回路基板を接合するのに従来要した工程の多くを無くすことができ、 非 常に生産性を向上させることができる。 すなわち、 例えば、 従来例として記載 したスタツド ·バンプ'ボンディングや半田バンプによる接合では、 フリップ チップ接合した後に封止材を注入してバッチ炉に入れて硬化する必要がある。 この封止材の注入には、 1ケあたり数分、 また、 封止材の硬化に、 2から 5時 間を要する。 スタッド 'バンプ ·ボンディング実装においては、 さらにその前 行程として、 バンプに A gペーストを転写して、 これを基板に搭載した後、 A gペーストを硬化するという工程が必要となる。 この工程には 2時間を要する。 これに対して、 上記実施形態の方法では、 上記封止工程を無くすことができ、 非常に生産性を向上させることができる。 さらに、 上記実施形態では、 固体又 は半固体の絶縁性樹脂の封止シート等を用いることにより、 例えば分子量の大 きなエポキシ樹脂を用いることができることとなり、 1 0〜2 0秒程度の短時 間で接合が可能となり、 接合時間の短縮も図ることができ、 さらに生産性を向 上させることができる。 また、 接合材料として導電粒子の無い熱硬化性樹脂シ ート 6又は熱硬化性接着剤 3 0 6 bを用いた場合には、 従来例 2で示した方法 に比べて絶縁性樹脂中に導電†生微片を加える必要が無いため、 安価な I Cチッ プの実装方法及び装置を提供することができる。
さらに、 以下のような効果をも奏することができる。
( 1 ) バンプ形成
バンプをメツキで形成する方法 (従来例 3 ) では、 専用のバンプ形成工程を 半導体メ一カーで行う必要があり、 限定されたメーカ一でしかバンプの形成が できない。 ところが、 本発明の上記実施形態によれば、 ワイヤボンディング装 置により、 汎用のワイヤボンディング用の I Cチップを用いることができ、 I Cチップの入手が容易となる。 すなわち、 汎用のワイヤボンディング用の I C チップを用いることができる理由は、 ワイヤボンディングであれば、 A 1パッ ドが形成された通常の I Cパッド上に、 ワイヤボンディング装置やバンプボン デイング装置を用いてバンプが形成可能であるからである。 一方、 バンプをメ ツキで形成する方法 (従来例 3 ) によりメツキバンプを形成するには、 A 1パ ッドの上に、 T i、 C u、 C rなどのバリヤメタノレを形成したのちにレジスト をスピンコートで塗布し、 露光してバンプ形成部のみ穴をあける。 これに電気 を通電して、 その穴部分に A uなどからなるメツキを行うことで形成する。 従 つて、 メツキバンプを形成するには、 大規模なメツキ装置や、 シアン化合物な どの危険物の廃液処理装置を必要とするので、 通常のァセンブリ工程を行うェ 場では現実には実施不可能である。
また、 従来例 1の方法に比べて、 導電性接着剤の転写といった不安定な転写 工程での接着剤の転写量を安定させるためのバンプレべリングが不要となり、 そのようなレべリング工程用のレべリング装置が不要となる。 その理由は、 ノ ンプを押圧しながら基板の電極上で押しつぶすため、 予めバンプだけをレベリ ングしておく必要がないためである。
また、 上記実施形態において以下のようにすれば、 バンプ 1 0 3を回路基板
4の電極 5にズレて実装された場合においても、 信頼性の高い接合を達成する こともできる。 すなわち、 バンプ 3を I Cチップ 1上に形成する際にワイヤボ ンディングと同様に金線を電気スパークにより金ボール 9 6 aを形成する。 次 に、 9 5 aで示す直径 Φ d—B u m pのボール 9 6 aを形成し、 これをチヤム ファー角 Θ cが 1 0 0 ° 以下となるキヤピラリー 1 9 3の 9 3 aで示すチヤム ファ一直径 φ Dを金ボール 9 6 aの直径 d— B u m pの 1 / 2力、ら 3 Z 4とし、 キヤピラリー 1 9 3の金ボール 9 6 aと接する部分に平らな部位を設けない先 端形状としたキヤピラリー 1 9 3で I Cチップ 1の電極 2に超音波及び熱圧着 によりバンプ 1 0 3を形成する。 上記形状のキヤビラリ一 1 9 3を用いること で図 4 7 Bのような先端が大略円錐状のバンプ 1 0 3を I Cチップ 1の電極 2 に形成することができる。 上記方法で形成したバンプ 1 0 3を回路基板 4の電 極 5に図 4 8 Cのごとく寸法 Zだけズレて実装された場合においても、 バンプ 1 0 3がその先端が大略円錐形であるためバンプ 1 0 3の外径の半分までのズ レである場合はバンプ 1 0 3の一部が必ず基板 4の電極 5と接触することがで きる。 従来のバンプ 3の図 4 8 Dではバンプ 3のいわゆる台座 3 gの幅寸法 d の一部が接触するが、 部分的にしか接触せず不安定な接合となる。 これを冷熱 衝撃試験ゃリフローにかけた場合に接合部分がオープンとなる。 本発明では、 このような不安定な接合がなくなり、 生産歩留まりと信頼性の高い接合を提供 することができる。
( 2 ) I Cチップと回路基板の接合
従来例 2の方法によれば、 接続抵抗は、 バンプと回路基板の電極の間に存在 する導電粒子の数に依存していたが、 本発明の上記実施形態では、 独立したェ 程としてのレべリング工程においてバンプ 3をレべリングせずに回路基板 4の 電極 5に従来例 1、 2よりも強い荷重 (例えば、 1バンプ 3あたり 2 0 g f 以 上の加圧力) で押しつけてバンプ 3と電極 5とを直接的に接合することができ るため、 介在する粒子数に接続抵抗値が依存せず、 安定して接続抵抗値が得ら れる。
また、 従来のレべリング工程では基板電極との接合時のバンプ高さを一定に 整えるために行っているが、 本発明の上記各実施形態ではバンプ 3の押しつぶ しを電極 2又は 5への接合と同時に行うことができるので、 独立したレベリン グ工程が不要であるばかりでなく、 接合時に回路基板 4の反りやうねりを変形 させて矯正しながら接合することができるので、 又は、 バンプ 3, 1 0 3に付 着させた導電性ペーストを硬化して接合時に導電性ペーストを変形させること により、 バンプ 3, 1 0 3のレべリングを一切不要として、 接合時に回路基板 4の反りやうねりを変形させて矯正しながら接合するので、 反りやうねりに強 レ、。
ところで、 従来例 1では 1 0 Cチップ (1個の I Cチップ当たり 1 0 / mの厚み反り寸法精度が必要であることを意味する。 ) 、 従来例 2では 2 m/ I C、 従来例 3でも 1 / mZ l Cチップ (バンプ高さバラツキ土 1 / m 以下) というような高精度の基板 4やバンプ 3, 1 0 3の均一化が必要であり、 実際上は、 L C Dに代表されるガラス基板が用いられている。 これに対して、 本発明の上記実施形態によれば、 接合時に回路基板 4の反りやうねりを変形さ せて矯正しながら接合するので、 反りやうねりのある平面度の悪い基板、 例え ば、 樹脂基板、 フレキシブル基板、 多層セラミック基板などを用いることがで き、 より低廉で汎用性のある I Cチップの接合方法を提供することができる。 また、 I Cチップ 1 と回路基板 4との間の熱硬化性樹脂 3 0 6 mの体積を I と回路基板 4との間の空間の体積より大きくするようにすれば、 こ の空間からはみ出すように流れ出て、 封止効果を奏することができる。 よって、 従来例 1で必要とした導電^接着剤で I Cチップと回路基板を接合した後に I Cチップの下に封止樹脂 (アンダーフィルコート) を行う必要がなく、 工程を 短縮することができる。
なお、 無機フィラー 6 f を熱硬化性樹脂 3 0 6 mにその 5〜9 0 w t。/。程度 配合することにより、 熱硬化性樹脂の弾性率、 熱膨張係数を基板 4に最適なも のにコントロールすることができる。 これに加えて、 通常のメツキバンプでこ れを利用すると、 バンプと回路基板の間に無機フィラーが入り込み、 接合信頼 性が低くなる。 しかしながら、 本発明の上記実施形態のようにスタッドバンプ
(ワイヤーボンディングを応用した形成方法) を用いるようにすれば、 接合開 始当初に熱硬化性樹脂 3 0 6 m中に入り込んできた尖っているバンプ 3, 1 0 3により、 無機フイラ一 6 f を、 よって、 熱硬化性樹脂 3 0 6 mを、 バンプ 3, 1 0 3の外側方向へ押し出さすことにより、 バンプ 3, 1 0 3が変形していく 過程で無機フィラー 6 f と熱硬化性樹脂 3 0 6 mをバンプ 3, 1 0 3と電極 5,
2の間から押し出し、 不要な介在物を存在させないようにすることができ、 よ り信頼性を向上させることができる。
以上、 本発明によれば、 従来の接合工法よりも生産性よく、 低廉な電子部品 例えば I Cチップと回路基板の接合方法及びその装置を提供することができる。 上記したように、 本発明によれば、 電子部品と回路基板を接合するのに従来 要した工程の多くを無くすことができ、 非常に生産性を向上させることができ る。
また、 接合材料として導電粒子の無い絶縁性樹脂 (例えば、 熱硬化性樹脂シ ート又は熱硬化性接着剤) を用いた場合には、 従来例 2で示した方法に比べて 絶縁性樹脂中に導電性微片を加える必要が無いため、 安価な電子部品の実装方 法及び装置を提供することができる。
さらに、 以下のような効果をも奏することができる。
( 1 ) バンプ形成 バンプをメツキで形成する方法 (従来例 3 ) では、 専用のバンプ形成工程を 半導体メーカーで行う必要があり、 限定されたメーカーでしかバンプの形成が できない。 ところが、 本発明によれば、 ワイヤボンディング装置により、 電子 部品の例として汎用のワイヤボンディング用の I Cチップを用いることができ、 I Cチップの入手が容易となる。
また、 従来例 1の方法に比べて、 導電性接着剤の転写といった不安定な転写 工程での接着剤の転写量を安定させるためのバンプレべリングが不要となり、 そのようなレベリング工程用のレベリング装置が不要となる。
また、 先端が大略円錐状のバンプを電子部品の電極に形成すれば、 バンプを 回路基板の電極にズレて実装された場合においても、 バンプがその先端が大略 円錐形であるためバンプの外径の半分までのズレである場合はバンプの一部が 必ず基板の電極と接触することができる。 従来のバンプではバンプのいわゆる 台座の一部が接触するが、 部分的にしか接触せず不安定な接合となる。 これを 冷熱衝撃試験ゃリフローにかけた場合に接合部分がオープンとなる。 本発明で は、 このような不安定な接合がなくなり、 生産歩留まりと信頼性の高い接合を 提供することができる。
( 2 ) I Cチップと回路基板の接合
従来例 2の方法によれば、 接続抵抗は、 バンプと回路基板の電極の間に存在 する導電粒子の数に依存していたが、 本発明では、 独立した工程としてのレべ リング工程においてバンプをレべリングせずに回路基板の電極に従来例 1、 2 よりも強い荷重 (例えば、 1バンプあたり 2 0 g f 以上の加圧力) で押しつけ てバンプと電極とを直接的に接合することができるため、 介在する粒子数に接 続抵抗値が依存せず、 安定して接続抵抗値が得られる。
また、 従来のレべリング工程では基板電極との接合時のバンプ高さを一定に 整えるために行っているが、 本発明ではバンプの押しつぶしを電極への接合と 同時に行うことができるので、 独立したレべリング工程が不要であるばかりで なく、 接合時に回路基板の反りゃうねりを変形させて矯正しながら接合するこ とができるので、 又は、 バンプに付着させた導電性ペース トを硬化して接合時 に導電性ペーストを変形させることにより、 バンプのレべリングを一切不要と して、 接合時に回路基板の反りゃうねりを変形させて矯正しながら接合するの で、 反りやうねりに強い。
ところで、 従来例 1では 1 0 /x mZ l Cチップ (1個の I Cチップ当たり 1 0 // mの厚み反り寸法精度が必要であることを意味する。 ) 、 従来例 2では 2 μ m/ I C、 従来例 3でも 1 μ / I Cチップ (バンプ高さバラツキ士 1 m 以下) というような高精度の基板やバンプの均一化が必要であり、 実際上は、 L C Dに代表されるガラス基板が用いられている。 これに対して、 本発明によ れば、 接合時に回路基板の反りやうねりを変形させて矯正しながら接合するこ とができるので、 反りやうねりのある平面度の悪い基板、 例えば、 樹脂基板、 フレキシブル基板、 多層セラミック基板などを用いることができ、 より低廉で 汎用性のある I Cチップの接合方法を提供することができる。
また、 電子部品と回路基板との間の絶縁性樹脂の体積を電子部品と回路基板 との間の空間の体積より大きくするようにすれば、 この空間からはみ出すよう に流れ出て、 封止効果を奏することができる。 よって、 従来例 1で必要とした 導電性接着剤で I Cチップと回路基板を接合した後に I Cチップの下に封止樹 脂 (アンダーフィルコート) を行う必要がなく、 工程を短縮することができる。 なお、 無機フィラーを絶縁性樹脂にその 5〜 9 0 w t %程度配合することに より、 絶縁性樹脂の弾性率、 熱膨張係数を基板に最適なものにコントロールす ることができる。 これに加えて、 通常のメツキバンプでこれを利用すると、 バ ンプと回路基板の間に無機フィラーが入り込み、 接合信頼性が低くなる。 しか しながら、 本発明のようにスタッドバンプ (ワイヤーボンディングを応用した 形成方法) を用いるようにすれば、 接合開始当初に絶縁性樹脂中に入り込んで きた尖っているバンプにより、 無機フィラーを、 よって、 絶縁性樹脂を、 バン プの外側方向へ押し出さすことにより、 バンプが変形していく過程で無機フィ ラーと絶縁性樹脂をバンプと電極の間から押し出し、 不要な介在物を存在させ ないようにすることができ、 より信頼 i~生を向上させることができる。
また、 同じ重量の無機フィラーを配合する場合には、 平均粒径が 3 Ai m以上 の大きな無機フィラーを用いるようにするか、 複数の異なる平均粒径を持つ無 機フイラ一を用いるようにする力、 一方の無機フィラーの平均粒径は、 他方の 無機フィラーの平均粒径の 2倍以上異なっている無機フィラーを用いるように する力、 少なくとも 2種類の無機フィラーのうちの一方の無機フイラ一は 3 μ mを超える平均粒径を持ち、 他方の無機フイラ一は 3 m以下の平均粒径を持 つ無機フィラーを用いるようにすれば、 無機フィラーの周りにおける吸湿量を 減らしめることができ、 耐湿性を向上させることが可能となるとともに、 無機 フィラーの量を増加させることができて、 フィルム化 (固体化) することが容 易になる上に、 絶縁性樹脂層例えば樹脂シート又は接着剤の線膨張係数を低下 させることができ、 より長寿命化させることができて、 信頼性を向上させるこ とができる。 。
さらに、 平均粒径の大きい一方の無機フイラ一は上記絶縁性樹脂と同一材料 からなるようにすれば、 応力緩和作用を奏するようにすることができ、 又、 平 均粒径の大きい一方の無機フイラ一は上記絶縁性樹脂であるエポキシ樹脂より も柔ら力 く、 上記一方の無機フィラーが圧縮されるようにすれば、 応力緩和作 用を奏するようにすることもできる。
また、 電子部品又は上記基板と絶縁性樹脂層との接合界面では無機フィラー が存在しないかその量を少なくすれば、 絶縁性樹脂本来の接着性が発揮されて、 上記接合界面で接着性の高い絶縁性樹脂が多くなり、 電子部品又は上記基板と 絶縁性樹脂との密着強度を向上させることができて、 無機フイラ一による線膨 張係数を下げる効果を持たせたまま、 電子部品又は上記基板との接着性が向上 する。 これにより、 各種信頼性試験での寿命が向上するとともに、 曲げに対し ての剥離強度が向上する。
さらに、 上記電子部品に接触する部分又は層では、 電子部品表面に用いられ る膜素材に対して密着性を向上させる絶縁性樹脂を用いる一方、 上記基板に接 触する部分又は層では、 基板表面の材料に対して密着性を向上させる絶縁性樹 脂を用いるようにすれば、 さらに密着性を向上させることができる。
なお、 上記各実施形態において、 上記超音波を印加して上記金バンプと上記 基板の上記電極とを金属接合するとき及び上記基板の反りの矯正と上記バンプ を押しつぶすときの両方の工程において上記電子部品及び基板の両方とも加熱 することなく、 それぞれ、 行ったのち、 上記電子部品側から、 又は基板側から、 又は、 上記電子部品側と上記基板側の両方から加熱するようにしてもよい。 以上、 本発明によれば、 回路基板と電子部品を接合した後に、 電子部品と基 板の間に流し込む封止樹脂工程やバンプの高さを一定に揃えるバンプレべリン グ工程を必要とせず、 電子部品を基板に生産性良くかつ高信頼性で接合する回 路基板への電子部品の実装方法及び装置を提供することができる。
本発明は、 添付図面を参照しながら好ましい実施形態に関連して充分に記載 されているが、 この技術の熟練した人々にとつては種々の変形や修正は明白で ある。 そのような変形や修正は、 添付した請求の範囲による本発明の範囲から 外れない限りにおいて、 その中に含まれると理解されるべきである。

Claims

請 求 の 範 囲
1. ワイヤボンディングと同様に金属線 (9 5) の先端に電気スパークによ りポール (96, 96 a) を形成し、 上記形成されたボ一ルをキヤピラリー (9 3, 1 9 3) により電子部品 (1) の電極 (2) に超音波熱圧着してバン プ (3, 1 03) を形成し、
無機フイラ一を配合した絶縁性樹脂に導電粒子 (1 0 a) を配合した異方性 導電層 (1 0) を介在させながら、 上記電子部品の上記電極と回路基板 (4) の電極 (5) とを位置合わせして上記電子部品を上記基板に搭載し、
その後、 上記電子部品側から加熱しながら、 又は基板側から加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱しながら、 ツール (8) に より上記電子部品を上記回路基板に 1バンプあたり 20 g f 以上の加圧力によ り押圧し、 上記基板の反りの矯正と上記バンプを押しつぶしながら、 上記電子 部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化 して、 上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記 回路基板の上記電極を電気的に接続する電子部品の実装方法。
2. 上記バンプを形成したのち、 上記異方性導電層を介在させながら、 上 記電子部品の上記電極と上記回路基板 (4) の上記電極 (5) とを位置合わせ して上記電子部品を上記基板に搭載する前に、
上記形成されたバンプを、 一度、 20 g f 以下の荷重で押圧して上記バンプ のネック部分の倒れを防止するように先端を整えるようにした請求項 1に記載 の電子部品の実装方法。
3. 上記異方性導電層の上記絶縁性樹脂 (6m) が絶縁性熱硬化性ェポキ シ樹脂であり、 この絶縁性熱硬化性ェポキシ樹脂に配合する上記無機フィラー の量は上記絶縁性熱硬化性エポキシ樹脂の 5〜 90 w t %である請求項 1又は
2に記載の電子部品の実装方法。
4. 上記異方性導電層の上記絶縁性樹脂 (6 m) は当初上記基板に塗布す る際に液体であり、 上記基板に塗布後、 上記基板を炉 (503) 内に入れて上 記塗布された絶縁性樹脂の液体を硬化させることにより、 又は、 加熱されたッ ール (78) により上記塗布された絶縁性樹脂の液体を押圧することにより、 半固体化したのち、 上記電子部品を上記基板に搭載する請求項 1〜3のいずれ かに記載の電子部品の実装方法。
5. ワイヤボンディングと同様に金属線 (95) の先端に電気スパークに よりボール (96, 96 a) を形成し、 上記形成されたボールをキヤピラリー (93, 1 93) により電子部品 (1) の電極 (2) に超音波熱圧着して金バ ンプ (3, 103) を形成し、
上記形成されたバンプをレべリングせずに、 無機フィラーを配合した絶縁性 樹脂に導電粒子 (10 a) を配合した異方性導電層 (10) を介在させながら、 上記電子部品の上記電極と回路基板 (4) の電極 (5) とを位置合わせして上 記電子部品を上記基板に搭載し、
その後、 ツール (8) により上記電子部品の上面側から荷重を印加して上記 金バンプのネック部分の倒れを防止するように先端を整えるとともに超音波を 印加して上記金バンプと上記基板の上記電極とを金属接合し、
次に、 上記電子部品の上記上面側から加熱しながら、 又は、 上記基板側から 加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱しながら、 上記電子部品を上記回路基板に 1バンプあたり 20 g f 以上の加圧力により押 圧し、 上記基板の反りの矯正と上記バンプを押しつぶしながら、 上記電子部品 と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基 板の上記電極を電気的に接続する電子部品の実装方法。
6. 上記電子部品 (1) は複数の電極 (2) を有し、 上記位置合わせの前に、 上記回路基板 (4) に、 上記異方性導電層として、 上記電子部品 (1) の上記 複数の電極 (2) を結んだ外形寸法 (OL) より小さい形状寸法の固形の異方 性導電膜シート (10) を貼り付けたのち上記位置合わせを行い、 上記接合に おいては、 上記異方性導電膜シート (10) を加熱しながら、 上記電子部品を 上記回路基板に加圧押圧して、 上記回路基板の反りの矯正を同時に行いながら、 上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、 上記 電子部品と上記回路基板を接合するようにした請求項 1〜 5のいずれかに記載 の電子部品の実装方法。
7. 上記バンプを上記電子部品上に形成する際にワイヤボンディングと同様 に金属線 (95) の先端に電気スパークにより金ボール (96 a) を形成する とき、 チヤムファー角 (6 c) を 100° 以下とし、 かつ、 上記金ボールと接 する部分に平らな部位を設けない先端形状を有する上記キヤビラリ一により、 先端が大略円錐状の上記金バンプを上記電子部品の上記電極に形成する請求項 1〜 6のいずれかに記載の電子部品の実装方法。
8. ワイヤボンディングと同様に金属線 (95) の先端に電気スパークによ りボール (96, 96 a) を形成し、 上記形成されたボールをキヤビラリ一 (93, 1 93) により電子部品 (1) の電極 (2) にバンプ (3, 103) を形成し、
上記形成されたバンプをレべリングせずに、 無機フィラーを配合した絶縁性 樹脂に導電粒子 (10 a) を配合した異方性導電層 (10) を介在させながら、 上記電子部品の上記電極と回路基板 (4) の電極 (5) とを位置合わせして上 記電子部品を上記基板に搭載し、
その後、 所定温度に加熱されたツール (8) により上記電子部品の上面から 加熱しながら、 加圧力として上記電子部品を上記回路基板に圧力 P 1により押 圧して上記基板の反りの矯正を行いながら、 上記電子部品と上記回路基板の間 に介在する上記異方性導電層の上記絶縁性樹脂を硬化し、
その後、 所定時間後、 上記加圧力を上記圧力 P 1より低い圧力 P 2に降下さ せて上記異方性導電層の上記絶縁性樹脂の硬化時の応力を緩和しながら、 上記 電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の 上記電極を電気的に接続する電子部品の実装方法。
9. 上記圧力 P 1は 20 g f Zバンプ以上、 上記圧力 P 2は上記圧力 P 1の 1 / 2以下とする請求項 8に記載の電子部品の実装方法。
10. 無機フイラ一を配合した絶縁性樹脂に導電粒子 (10 a) を配合した 異方性導電層 (1 0) を、 回路基板 (4) の電極 (5) 又は電子部品 (1) に 貝占り付ける装置 (7, 1 0 9, 200, 20 1) と、
上記電子部品 (1) の電極 (2) にワイヤボンディングと同様に金属線 (9 5) の先端に電気スパークによりボール (9 6, 9 6 a) を形成し、 これをキ ャピラリー (9 3, 1 9 3) により上記基板の上記電極に超音波熱圧着して形 成してレべリングしないバンプ (3, 1 0 3) を形成する装置 (93, 1 9 3) と、
上記電子部品を上記回路基板 (4) の上記電極 (5) に位置合わせして搭載 する装置 (600) と、
ツール (8) により、 加熱しながら、 上記電子部品を上記回路基板に 1バン プあたり 20 g f 以上の加圧力により押圧し、 上記基板の反りの矯正を行いな がら、 上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶 縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合して上記電子部品の 上記電極と上記回路基板の上記電極を電気的に接続する装置 (8, 9) とを備 える電子部品の実装装置。
1 1. 無機フィラーを配合した絶縁性樹脂に導電粒子 (1 0 a) を配合した 異方性導電層 (1 0) を、 回路基板 (4) の電極 (5) 又は電子部品 (1) に 貼り付ける装置 (7, 1 0 9, 200, 20 1) と、
上記電子部品 (1 ) の電極 (2) にワイヤボンディングと同様に金属線 (9 5) の先端に電気スパークによりボール (9 6, 9 6 a) を形成し、 これをキ ャピラリー (93, 1 93) により上記基板の上記電極に超音波熱圧着して形 成してレべリングしない金バンプ (3, 1 0 3) を形成する装置 (93, 1 9 3) と、
上記電子部品を上記回路基板 (4) の上記電極 (5) に位置合わせして搭載 する装置 (600) と、
ツール (6 28) により上記電子部品の上面から荷重を印加して上記金バン プのネック部分の倒れを防止するように先端を整えるとともに超音波を印加し て上記金バンプと上記基板の上記電極とを金属接合する装置 (6 20) と、 ツール (8) により加熱しながら、 上記電子部品を上記回路基板に 1バンプ あたり 20 g f 以上の加圧力により押圧し、 上記基板の反りの矯正を行うとと もに上記バンプを押しつぶしながら、 上記電子部品と上記回路基板の間に介在 する上記異方性導電層の上記絶縁性樹脂を硬化して、 上記電子部品と上記回路 基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に 接続する装置 (8, 9) とを備える電子部品の実装装置。
1 2. 上記金ボール (96 a) を形成する装置 (93, 1 93 ) は、 上記金 ボールと接する部分に平らな部位を設けない先端形状を有するとともにチヤム ファー角 (e c) が 100° 以下となる上記キヤビラリ一を有して、 該キヤピ ラリーにより、 先端が大略円錐状の上記金バンプを上記電子部品の上記電極に 形成する請求項 10〜1 1のいずれかに記載の電子部品の実装装置。
1 3. 無機フィラーを配合した絶縁性樹脂に導電粒子 (10 a) を配合した 異方性導電層 (10) を回路基板 (4) 又は電子部品 (1) に貼り付ける装置
(7, 109, 200, 201) と、
上記電子部品 (1) の電極 (2) にワイヤボンディング同様に金属線 (9
5) の先端に電気スパークによりボール (96, 96 a) を形成し、 これをキ ャピラリー ( 93, 1 93 ) により上記基板の上記電極に形成してレべリング しないバンプ (3, 103) を形成する装置 (93, 1 93) と、
上記電子部品を上記回路基板 (4) の上記電極 (5) に位置合わせして搭載 する装置 (600) と、
所定温度に加熱されたツール (8) により、 上記電子部品の上面から加熱し ながら、 加圧力として上記電子部品を上記回路基板に圧力 P 1により押圧して 上記基板の反りの矯正を行いながら、 上記電子部品と上記回路基板の間に介在 する上記絶縁性樹脂を硬化し、 その後、 所定時間後、 上記加圧力を上記圧力 P 1より低い圧力 P 2に降下させて上記異方性導電層の上記絶縁性樹脂の硬化時 の応力を緩和しながら上記電子部品と上記回路基板を接合して上記電子部品の 上記電極と上記回路基板の上記電極を電気的に接続する装置 (8, 9) とを備 える電子部品の実装装置。
14. 上記異方性導電層の上記絶縁性樹脂に配合する上記無機フィラーの平 均粒径が 3 μ m以上である請求項 1〜 3のいずれかに記載の電子部品の実装方 法。
1 5. 上記異方性導電層の上記絶縁性樹脂に配合する上記無機フイラ一は、 複数の異なる平均粒径を持つ少なくとも 2種類の無機フィラー (6 f — 1, 6 f - 2) であって、 上記少なくとも 2種類の無機フィラーのうちの一方の無機 フィラー (6 f — l) の平均粒径は、 上記少なくとも 2種類の無機フイラ一の うちの他方の無機フィラー (6 f — 2) の平均粒径の 2倍以上異なっている請 求項 1〜 3, 14のいずれかに記載の電子部品の実装方法。
1 6. 上記異方性導電層は、 上記電子部品又は上記基板のいずれか一方に接 触する部分が、 他の部分よりも上記無機フイラ一量が少ないようにした請求項 1〜 3, 14〜 1 5のいずれかに記載の電子部品の実装方法。
1 7. 上記異方性導電層は、 上記電子部品及び上記基板にそれぞれ接触する 部分が、 他の部分よりも上記無機フィラー量が少ないようにした請求項 1 5に 記載の電子部品の実装方法。
1 8. 電子部品 (1) の電極 (2) に形成されたバンプ (3, 103) を、 絶縁性樹脂 (6 m) に無機フィラー (6 f ) が配合されかつ硬化された異方性 導電層 (10) を介在させかつ上記バンプが押しつぶされた状態で、 回路基板
(4) の電極 (5) に接合されて上記電子部品の上記電極と上記回路基板の上 記電極を電気的に接続しており、
上記異方性導電層 (1 0) は、 上記電子部品又は上記基板のいずれか一方に 接触する部分が、 他の部分よりも上記無機フィラー量が少ないようにした電子 部品ュニット。
1 9. 電子部品 (1) の電極 (2) に形成されたバンプ (3, 103) を、 絶縁性樹脂 (6 m) に無機フィラー (6 f ) が配合されかつ硬化された異方性 導電層 (1 0) を介在させかつ上記バンプが押しつぶされた状態で、 回路基板 (4) の電極 (5) に接合されて上記電子部品の上記電極と上記回路基板の上 記電極を電気的に接続しており、 上記異方性導電層 (1 0) は、 上記電子部品又は上記基板のいずれか一方に 接触する部分に位置されかつ上記絶縁性樹脂と同一の絶縁性樹脂に上記無機フ イラ一を配合した第 1樹脂層 (6 x) と、 上記第 1樹脂層に接触し、 力つ、 上 記第 1樹脂層よりも上記無機フィラー量が少ない絶縁性樹脂で構成される第 2 樹脂層 (6 y) とを備える電子部品ユニット。
20. 上記バンプはめつき又は印刷により形成したバンプである請求項 1〜 9, 1 4〜1 7のいずれかに記載の電子部品の実装方法。
2 1. 上記バンプはめつき又は印刷により形成したバンプである請求項 1 8 〜1 9のいずれかに記載の電子部品ュニット。
22. 上記異方性導電層は、 上記無機フィラーを配合した固形の絶縁性樹脂 に、 上記無機フィラーの平均粒径より大きい平均直径を有する導電粒子 (1 0 a ) を配合した請求項 1〜9, 1 4〜1 7, 20のいずれかに記載の電子部品 の実装方法。
23. 上記異方性導電層は、 上記無機フィラー (6 f ) を配合した固形の絶 縁性樹脂に、 上記無機フィラーの平均粒径がより大きい平均直径を有する導電 粒子 (1 0 a) を配合した請求項 1 0〜1 2のいずれかに記載の電子部品の実
24. 上記異方性導電層は、 上記無機フィラー (6 f ) を配合した固形の絶 縁性樹脂に、 上記無機フイラ一の平均粒径がより大きい平均直径を有する導電 粒子 (1 0 a) を配合した請求項 1 8〜1 9, 2 1のいずれかに記載の電子部 品ュニット。
25. ワイヤボンディングと同様に金属線 (9 5) の先端に電気スパークに よりボール (96, 9 6 a) を形成し、 上記形成されたボールをキヤビラリ一 (9 3, 1 93) により電子部品 (1 ) の電極 (2) に超音波熱圧着してバン プ (3, 1 03) を形成し、
上記形成されたバンプをレべリングせずに、 絶縁性樹脂 (3 0 6 m) に無機 フィラー (6 f ) を配合した固体又は半固体の絶縁性樹脂層 (6, 30 6 b) を介在させながら、 上記電子部品の上記電極と回路基板 (4) の電極 (5) と を位置合わせして上記電子部品を上記基板に搭載し、
その後、 上記電子部品側から加熱しながら、 又は基板側から加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱しながら、 ツール (8) に より上記電子部品を上記回路基板に 1バンプあたり 20 g f 以上の加圧力によ り押圧し、 上記基板の反りの矯正と上記バンプを押しつぶしながら、 上記電子 部品と上記回路基板の間に介在する上記絶縁性樹脂層を硬化して、 上記電子部 品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電 極を電気的に接続する電子部品の実装方法。
26. 上記バンプを形成したのち、 上記絶縁性樹脂 (3 0 6m) に上記無機 フィラー (6 f ) を配合した上記固体又は半固体の絶縁性樹脂層 (6, 3 0 6 b) を介在させながら、 上記電子部品の上記電極と上記回路基板 (4) の上記 電極 (5) とを位置合わせして上記電子部品を上記基板に搭載する前に、 上記形成されたバンプを、 一度、 20 g ί以下の荷重で押圧して上記バンプ のネック部分の倒れを防止するように先端を整えるようにした請求項 25に記 載の電子部品の実装方法。
2 7. 上記絶縁性樹脂 (30 6m) が絶縁性熱硬化性エポキシ樹脂であり、 この絶縁性熱硬化性ェポキシ樹脂に配合する上記無機ブイラ一の量は上記絶縁 性熱硬化性エポキシ樹脂の 5〜 90 w t。/。である請求項 2 5又は 26に記載の 電子部品の実装方法。
28. ワイヤボンディングと同様に金属線 (9 5) の先端に電気スパークに よりボール (96, 9 6 a) を形成し、 上記形成されたボールをキヤビラリ一 (93, 1 93) により電子部品 (1 ) の電極 (2) に超音波熱圧着して金バ ンプ (3, 1 0 3) を形成し、
上記形成されたバンプをレべリングせずに、 絶縁性樹脂 (306 m) に無機 フィラー (6 f ) を配合した固体又は半固体の絶縁性樹脂層 (6, 3 0 6 b) を介在させながら、 上記電子部品の上記電極と回路基板 (4) の電極 (5) と を位置合わせして上記電子部品を上記基板に搭載し、
その後、 ツール (8) により上記電子部品の上面側から荷重を印加して上記 金バンプのネック部分の倒れを防止するように先端を整えるとともに超音波を 印加して上記金バンプと上記基板の上記電極とを金属接合し、
次に、 上記電子部品の上記上面側から加熱しながら、 又は、 上記基板側から 加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱しながら、 上記電子部品を上記回路基板に 1バンプあたり 20 g f 以上の加圧力により押 圧し、 上記基板の反りの矯正と上記バンプを押しつぶしながら、 上記電子部品 と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、 上記電子部品と上 記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電 気的に接続する電子部品の実装方法。
29. 上記電子部品 (1) は複数の電極 (2) を有し、 上記位置合わせの前 に、 上記回路基板 (4) に、 上記絶縁性樹脂層として、 上記電子部品 (1) の 上記複数の電極 (2) を結んだ外形寸法 (OL) より小さい形状寸法の固形の 絶縁性樹脂シート (6) を貼り付けたのち上記位置合わせを行い、 上記接合に おいては、 上記絶縁性樹脂シート (6) を加熱しながら、 上記電子部品を上記 回路基板に加圧押圧して、 上記回路基板の反りの矯正を同時に行いながら、 上 記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、 上記電 子部品と上記回路基板を接合するようにした請求項 25〜28のいずれかに記 載の電子部品の実装方法。
30. 上記バンプを上記電子部品上に形成する際にワイヤボンディングと同 様に金属線 (95) の先端に電気スパークにより金ボール (96 a) を形成す るとき、 チヤムファー角 (Θ c) を 100° 以下とし、 かつ、 上記金ボールと 接する部分に平らな部位を設けない先端形状を有する上記キヤビラリーにより、 先端が大略円錐状の上記金バンプを上記電子部品の上記電極に形成する請求項
25〜 29のいずれかに記載の電子部品の実装方法。
3 1. ワイヤボンディングと同様に金属線 (95) の先端に電気スパークに よりボール (96, 96 a) を形成し、 上記形成されたボールをキヤビラリ一 (93, 1 93) により電子部品 (1) の電極 (2) にバンプ (3, 1 03) を形成し、 上記形成されたバンプをレべリングせずに、 絶縁性樹脂 (306 m) に無機 フィラー (6 f ) を配合した固体又は半固体の絶縁性樹脂層 (6, 306 b) を介在させながら、 上記電子部品の上記電極と回路基板 (4) の電極 (5) と を位置合わせして上記電子部品を上記基板に搭載し、
その後、 所定温度に加熱されたツール (8) により上記電子部品の上面から 加熱しながら、 加圧力として上記電子部品を上記回路基板に圧力 P 1により押 圧して上記基板の反りの矯正を行いながら、 上記電子部品と上記回路基板の間 に介在する上記絶縁性樹脂を硬化し、
その後、 所定時間後、 上記加圧力を上記圧力 P 1より低い圧力 P 2に降下さ せて上記絶縁性樹脂の硬化時の応力を緩和しながら、 上記電子部品と上記回路 基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に 接続する電子部品の実装方法。
32. 上記圧力 P 1は 20 g f /バンプ以上、 上記圧力 P 2は上記圧力 P 1 の 1ノ 2以下とする請求項 3 1に記載の電子部品の実装方法。
33. 絶縁性樹脂 (306m) に無機フィラー (6 f ) を配合した固体又は 半固体の絶縁性樹脂層 (6, 306 b) を、 回路基板 (4) の電極 (5) 又は 電子部品 (1) に貼り付ける装置 (7, 1 09, 200, 201) と、
上記電子部品 (1) の電極 (2) にワイヤボンディングと同様に金属線 (9 5) の先端に電気スパークによりボール (96, 96 a) を形成し、 これをキ ャピラリー (93, 1 93) により上記基板の上記電極に超音波熱圧着して形 成してレべリングしないバンプ (3, 1 03) を形成する装置 (93, 1 9 3) と、
上記電子部品を上記回路基板 (4) の上記電極 (5) に位置合わせして搭載 する装置 (600) と、
ツール (8) により、 加熱しながら、 上記電子部品を上記回路基板に 1バン プあたり 20 g ί以上の加圧力により押圧し、 上記基板の反りの矯正を行いな がら、 上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基 板の上記電極を電気的に接続する装置 (8, 9) とを備える電子部品の実装装 置。
34. 絶縁性樹脂 (3 06m) に無機フィラー (6 f ) を配合した固体又は 半固体の絶縁性樹脂層 (6, 30 6 b) を、 回路基板 (4) の電極 (5) 又は 電子部品 (1) に貼り付ける装置 (7, 1 0 9, 200, 20 1) と、 上記電子部品 (1) の電極 (2) にワイヤボンディングと同様に金属線 (9 5) の先端に電気スパークによりボール (96, 96 a) を形成し、 これをキ ャピラリー ( 93, 1 9 3 ) により上記基板の上記電極に超音波熱圧着して形 成してレべリングしない金バンプ (3, 1 03) を形成する装置 (93, 1 9 3) と、
上記電子部品を上記回路基板 (4) の上記電極 (5) に位置合わせして搭載 する装置 (600) と、
ツール (6 28) により上記電子部品の上面から荷重を印加して上記金バン プのネック部分の倒れを防止するように先端を整えるとともに超音波を印加し て上記金バンプと上記基板の上記電極とを金属接合する装置 (6 20) と、 ツール (8) により加熱しながら、 上記電子部品を上記回路基板に 1バンプ あたり 20 g ί以上の加圧力により押圧し、 上記基板の反りの矯正を行うとと もに上記バンプを押しつぶしながら、 上記電子部品と上記回路基板の間に介在 する上記絶縁性樹脂を硬化して、 上記電子部品と上記回路基板を接合して上記 電子部品の上記電極と上記回路基板の上記電極を電気的に接続する装置 (8,
9) とを備える電子部品の実装装置。
3 5. 絶縁性樹脂 (30 6m) に無機フィラー (6 f ) を配合した固体又は 半固体の絶縁性樹脂層 (6, 3 0 6 b) を回路基板 (4) 又は電子部品 (1 ) に貼り付ける装置 (7, 1 0 9, 200, 20 1) と、
上記電子部品 (1) の電極 (2) にワイヤボンディング同様に金属線 (9
5) の先端に電気スパークによりボール (96, 9 6 a) を形成し、 これをキ ャピラリー ( 93, 1 9 3 ) により上記基板の上記電極に形成してレべリング しないバンプ (3, 1 0 3) を形成する装置 (9 3, 1 9 3) と、 上記電子部品を上記回路基板 (4) の上記電極 (5) に位置合わせして搭載 する装置 (600) と、
所定温度に加熱されたツール (8) により、 上記電子部品の上面から加熱し ながら、 加圧力として上記電子部品を上記回路基板に圧力 P 1により押圧して 上記基板の反りの矯正を行いながら、 上記電子部品と上記回路基板の間に介在 する上記絶縁性樹脂を硬化し、 その後、 所定時間後、 上記加圧力を上記圧力 P 1より低い圧力 P 2に降下させて上記絶縁性樹脂の硬化時の応力を緩和しなが ら上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路 基板の上記電極を電気的に接続する装置 (8, 9) とを備える電子部品の実装
36. 上記絶縁性樹脂に配合する上記無機フイラ一は、 異なる平均粒径を持 つ複数種類の無機フィラー (6 f — 1, 6 f — 2) である請求項 25〜27の いずれかに記載の電子部品の実装方法。
37. 上記絶縁性樹脂層 (6, 306 b) は、 上記電子部品又は上記基板の いずれか一方に接触する部分が、 他の部分よりも上記無機フィラー量が少ない ようにした請求項 25〜 27, 36のいずれかに記載の電子部品の実装方法。
38. 上記絶縁性樹脂層 (6, 306 b) は、 上記電子部品及び上記基板に それぞれ接触する部分が、 他の部分よりも上記無機フィラー量が少ないように した請求項 37に記載の電子部品の実装方法。
39. 上記電子部品に接触する部分では、 電子部品表面に用いられる膜素材 に対して密着性を向上させる絶縁性樹脂を用レ、る一方、 上記基板に接触する部 分では、 基板表面の材料に対して密着性を向上させる絶縁性樹脂を用いるよう にした請求項 37, 38のいずれかに記載の電子部品の実装方法。
40. 上記絶縁性樹脂層 (6, 306 b) は、 上記電子部品又は上記基板の レ、ずれか一方に接触する部分が、 上記無機フィラーを配合しないようにした請 求項 25〜 27, 36のいずれかに記載の電子部品の実装方法。
41. 電子部品 (1) の電極 (2) に形成されたバンプ (3, 103) を、 絶縁性樹脂 (306m) に無機フイラ一 (6 f ) が配合されかつ硬化された絶 縁性樹脂層 (6, 306 b) を介在させかつ上記バンプが押しつぶされた状態 で、 回路基板 (4) の電極 (5) に接合されて上記電子部品の上記電極と上記 回路基板の上記電極を電気的に接続しており、
上記絶縁性榭脂層 (6, 306 b) は、 上記電子部品又は上記基板のいずれ か一方に接触する部分が、 他の部分よりも上記無機フィラー量が少ない電子部 品ュニット。
4 2. 電子部品 (1) の電極 (2) に形成されたバンプ (3, 1 0 3) を、 絶縁性樹脂 (30 6 m) に無機フイラ一 (6 f ) が配合されかつ硬化された絶 縁性樹脂層 (6, 3 06 b) を介在させかつ上記バンプが押しつぶされた状態 で、 回路基板 (4) の電極 (5) に接合されて上記電子部品の上記電極と上記 回路基板の上記電極を電気的に接続しており、
上記絶縁性樹脂層 (6, 306 b) は、 上記電子部品又は上記基板のいずれ カ 方に接触する部分に位置されかつ上記絶縁性樹脂と同一の絶縁性樹脂に上 記無機フィラーを配合した第 1樹脂層 (6 x) と、 上記第 1樹脂層に接触し、 かつ、 上記第 1樹脂層よりも上記無機フィラー量が少ない絶縁性樹脂で構成さ れる第 2樹脂層 (6 y) とを備える電子部品ユニット。
4 3. 上記超音波を印加して上記金バンプと上記基板の上記電極とを金属接 合するとき、 上記電子部品の上記上面側から加熱しながら、 又は、 上記基板側 から加熱しながら、 又は、 上記電子部品側と上記基板側の両方から加熱するよ うにした請求項 5又は 28に記載の電子部品の実装方法。
44. 請求項:!〜 9, 1 4〜: 1 7, 25〜3 2, 3 6〜40, 43のいずれ かに記載の電子部品の実装方法により上記電子部品が上記基板に実装された電 子部品ュニット。
4 5. 上記超音波を印加して上記金バンプと上記基板の上記電極とを金属接 合する装置は、 上記電子部品の上記上面側から、 又は、 上記基板側から、 又は、 上記電子部品側と上記基板側の両方から加熱する加熱部材を備えて、 上記金属 接合時に上記加熱部材により加熱するようにした請求項 1 1又は 34に記載の 電子部品の実装装置。
PCT/JP2000/000372 1999-01-29 2000-01-26 Electronic parts mounting method and device therefor WO2000045430A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP00901894A EP1156520A4 (en) 1999-01-29 2000-01-26 METHOD AND DEVICE FOR MOUNTING ELECTRONIC PARTS
US09/890,066 US6926796B1 (en) 1999-01-29 2000-01-26 Electronic parts mounting method and device therefor
US11/064,122 US8007627B2 (en) 1999-01-29 2005-02-23 Electronic component mounting method and apparatus
US11/150,383 US20050224974A1 (en) 1999-01-29 2005-06-13 Electronic component mounting method and apparatus
US11/527,461 US7683482B2 (en) 1999-01-29 2006-09-27 Electronic component unit

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2180099 1999-01-29
JP11/21800 1999-01-29
JP11/22015 1999-01-29
JP2201599 1999-01-29

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US09890066 A-371-Of-International 2000-01-26
US11/064,122 Division US8007627B2 (en) 1999-01-29 2005-02-23 Electronic component mounting method and apparatus
US11/150,383 Division US20050224974A1 (en) 1999-01-29 2005-06-13 Electronic component mounting method and apparatus

Publications (1)

Publication Number Publication Date
WO2000045430A1 true WO2000045430A1 (en) 2000-08-03

Family

ID=26358906

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/000372 WO2000045430A1 (en) 1999-01-29 2000-01-26 Electronic parts mounting method and device therefor

Country Status (6)

Country Link
US (4) US6926796B1 (ja)
EP (1) EP1156520A4 (ja)
KR (1) KR100502222B1 (ja)
CN (1) CN1201383C (ja)
TW (1) TW478078B (ja)
WO (1) WO2000045430A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1047124A3 (en) * 1999-04-20 2001-11-07 Sony Chemicals Corporation Process for producing semiconductor device
WO2002073686A1 (fr) * 2001-03-12 2002-09-19 Sony Corporation Procede de realisation d'un dispositif a semi-conducteur
WO2002093637A3 (en) * 2001-05-17 2003-10-23 Koninkl Philips Electronics Nv Product comprising a substrate and a chip attached to the substrate
US11043524B2 (en) 2016-11-17 2021-06-22 Olympus Corporation Device-bonded body, image pickup module, endoscope and method for manufacturing device-bonded body

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268700B1 (en) 1998-01-27 2007-09-11 Hoffberg Steven M Mobile communication device
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
US6985885B1 (en) 1999-09-21 2006-01-10 Intertrust Technologies Corp. Systems and methods for pricing and selling digital goods
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4045838B2 (ja) * 2002-04-12 2008-02-13 松下電器産業株式会社 部品装着管理方法
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2004201285A (ja) 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
US9818136B1 (en) 2003-02-05 2017-11-14 Steven M. Hoffberg System and method for determining contingent relevance
JP3966217B2 (ja) * 2003-04-23 2007-08-29 松下電器産業株式会社 ボンディング装置およびボンディングツール
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
WO2005032212A1 (en) * 2003-09-29 2005-04-07 Bang & Olufsen Medicom A/S A microphone component and a method for its manufacture
US20050110126A1 (en) * 2003-11-25 2005-05-26 Kai-Chiang Wu Chip adhesive
JP4507582B2 (ja) * 2003-12-12 2010-07-21 パナソニック株式会社 バンプ付電子部品の実装方法
JP2005353731A (ja) * 2004-06-09 2005-12-22 Nec Compound Semiconductor Devices Ltd チップ部品実装体及び半導体装置
US20060035036A1 (en) * 2004-08-16 2006-02-16 Telephus Inc. Anisotropic conductive adhesive for fine pitch and COG packaged LCD module
US7590589B2 (en) 2004-09-10 2009-09-15 Hoffberg Steven M Game theoretic prioritization scheme for mobile ad hoc networks permitting hierarchal deference
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US7958652B2 (en) * 2005-01-07 2011-06-14 Bissell Homecare Inc. Extraction cleaning with plenum and air outlets facilitating air flow drying
JP4682657B2 (ja) * 2005-03-22 2011-05-11 パナソニック株式会社 弾性表面波デバイス
US20060286721A1 (en) * 2005-06-16 2006-12-21 Daoqiang Lu Breakable interconnects and structures formed thereby
EA012455B1 (ru) * 2005-06-17 2009-10-30 Шелл Интернэшнл Рисерч Маатсхаппий Б.В. Строительный материал, содержащий модифицированную серу в качестве связующего вещества
TWI261350B (en) * 2005-09-02 2006-09-01 Wintek Corp Electronic member with conductive connection structure
US20070063344A1 (en) * 2005-09-22 2007-03-22 Chun-Hung Lin Chip package structure and bumping process
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
US8874477B2 (en) 2005-10-04 2014-10-28 Steven Mark Hoffberg Multifactorial optimization system and method
US7652214B2 (en) * 2005-11-02 2010-01-26 Panasonic Corporation Electronic component package
JP4848752B2 (ja) * 2005-12-09 2011-12-28 イビデン株式会社 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP4654897B2 (ja) 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
JP2007165383A (ja) * 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4902229B2 (ja) * 2006-03-07 2012-03-21 ソニーケミカル&インフォメーションデバイス株式会社 実装方法
KR20080002338A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 유기 전계발광 표시장치와 그의 제조 방법
US7521284B2 (en) * 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
SG148056A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
WO2008146539A1 (ja) * 2007-05-25 2008-12-04 Shibaura Mechatronics Corporation 電子部品の実装装置及び実装方法
JP5014890B2 (ja) * 2007-06-20 2012-08-29 パナソニック株式会社 電極芯線の接合方法
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
US20090289360A1 (en) * 2008-05-23 2009-11-26 Texas Instruments Inc Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
US20100075464A1 (en) * 2008-09-25 2010-03-25 Silverbrook Research Pty Ltd Method of reducing voids in encapsulant
US20100075465A1 (en) * 2008-09-25 2010-03-25 Silverbrook Research Pty Ltd Method of reducing voids in encapsulant
US8322207B2 (en) * 2008-09-25 2012-12-04 Silverbrook Research Pty Ltd Tack adhesion testing device
US8017450B2 (en) * 2008-09-25 2011-09-13 Silverbrook Research Pty Ltd Method of forming assymetrical encapsulant bead
US20100133534A1 (en) * 2008-12-03 2010-06-03 Byung Tai Do Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
KR101232409B1 (ko) * 2009-02-27 2013-02-12 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법
KR20100104911A (ko) * 2009-03-19 2010-09-29 삼성전자주식회사 반도체 패키지
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
TWI483418B (zh) * 2009-04-09 2015-05-01 Lextar Electronics Corp 發光二極體封裝方法
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same
DE112010002901T5 (de) * 2009-07-13 2012-08-30 Georgia Tech Research Corp. Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben
EP2466631A1 (en) 2009-09-30 2012-06-20 Sharp Kabushiki Kaisha Substrate module and manufacturing method thereof
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
DE102009058435A1 (de) * 2009-12-16 2011-06-22 Giesecke & Devrient GmbH, 81677 Befestigen und elektrisch leitendes Verbinden eines Chipmoduls mit einer Chipkarte
TW201203477A (en) * 2010-01-29 2012-01-16 Nitto Denko Corp Power module
US8592844B2 (en) 2010-01-29 2013-11-26 Nitto Denko Corporation Light-emitting diode device
JP2012049493A (ja) 2010-01-29 2012-03-08 Nitto Denko Corp 撮像部品
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
CN101972876B (zh) * 2010-10-18 2012-10-10 重庆平伟实业股份有限公司 一种mbs桥式整流器件焊接工艺
CN102074624B (zh) * 2010-11-29 2012-07-18 中国科学院苏州纳米技术与纳米仿生研究所 Led外延片的制备方法及装置
CN102110623B (zh) * 2010-12-13 2012-07-04 中南大学 利用超声振动实现各向异性导电膜连接芯片与基板的方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
TWI569385B (zh) * 2011-05-27 2017-02-01 住友電木股份有限公司 半導體裝置之製造方法
US9117811B2 (en) * 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8381967B1 (en) * 2012-01-05 2013-02-26 Texas Instruments Incorporated Bonding a solder bump to a lead using compression and retraction forces
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8922005B2 (en) * 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
JP2013243344A (ja) * 2012-04-23 2013-12-05 Nichia Chem Ind Ltd 発光装置
JP6000626B2 (ja) 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9263360B2 (en) * 2012-07-06 2016-02-16 Henkel IP & Holding GmbH Liquid compression molding encapsulants
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8866285B2 (en) 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
TW201436665A (zh) * 2013-03-07 2014-09-16 Delta Electronics Inc 電路板設置緩衝墊的自動化製程及結構
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
WO2015016207A1 (ja) * 2013-07-31 2015-02-05 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US8877630B1 (en) * 2013-11-12 2014-11-04 Chipmos Technologies Inc. Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP6432416B2 (ja) * 2014-04-14 2018-12-05 日亜化学工業株式会社 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9368340B2 (en) 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
JP2016029698A (ja) * 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法
JP5967629B2 (ja) 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 回路モジュール及びその製造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
DK3124947T3 (en) * 2015-07-31 2019-04-01 Kistler Holding Ag PRESSURE SENSOR
JP6575220B2 (ja) * 2015-08-18 2019-09-18 富士電機株式会社 半導体装置
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
ITUB20155111A1 (it) * 2015-11-04 2017-05-04 St Microelectronics Srl Dispositivo a semiconduttore e relativo procedimento
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
KR102446768B1 (ko) * 2015-12-14 2022-09-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9627299B1 (en) * 2016-02-11 2017-04-18 Texas Instruments Incorporated Structure and method for diminishing delamination of packaged semiconductor devices
CN105895539B (zh) * 2016-06-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN106556467B (zh) * 2016-10-21 2020-02-25 芜湖赋兴光电有限公司 一种acf压焊温度检测方法
US10147702B2 (en) * 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10881007B2 (en) * 2017-10-04 2020-12-29 International Business Machines Corporation Recondition process for BGA using flux
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
US10930758B2 (en) 2018-08-13 2021-02-23 International Business Machines Corporation Space deposition between source/drain and sacrificial layers
JP2020061406A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
TWI800538B (zh) * 2018-10-08 2023-05-01 晶元光電股份有限公司 發光元件
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same
DE102018221148A1 (de) * 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
EP3787013A1 (en) * 2019-08-27 2021-03-03 Heraeus Deutschland GmbH & Co KG Method of connecting an electrical conductive item with an uv curable substance, corresponding device and method of use
US11211320B2 (en) 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck
JP7293160B2 (ja) * 2020-03-24 2023-06-19 株式会社東芝 半導体装置
US11842982B2 (en) * 2020-11-02 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor package with curing layer between semiconductor chips
TWI837974B (zh) * 2022-11-29 2024-04-01 南茂科技股份有限公司 自動化設備及具有自動化設備的電子裝置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513119A (ja) * 1991-07-04 1993-01-22 Sharp Corp 電子部品接続用テープコネクタ
JPH0570750A (ja) * 1991-09-10 1993-03-23 Fujitsu Ltd 導電性接着剤
JPH08222599A (ja) * 1995-02-13 1996-08-30 Mitsubishi Electric Corp 電子部品の実装方法
JPH104097A (ja) * 1996-06-14 1998-01-06 Sharp Corp バンピング用キャピラリ
JPH1013002A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH10256306A (ja) * 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
JPH10308417A (ja) * 1997-05-02 1998-11-17 Oki Electric Ind Co Ltd 半導体素子の接続構造及びその接続方法
JPH10321669A (ja) * 1997-05-22 1998-12-04 Murata Mfg Co Ltd 電子部品の実装方法および実装構造

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828337A (ja) * 1981-07-06 1983-02-19 Toshiba Corp 接着方法
JPS626652A (ja) 1985-07-01 1987-01-13 Nippon Shiyotsuken Kk 液体調味料の製造方法
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP3159121B2 (ja) 1987-09-30 2001-04-23 カシオ計算機株式会社 情報受信装置
JPH0499034A (ja) 1990-08-06 1992-03-31 Matsushita Electric Ind Co Ltd バンプ形成方法およびバンプ形成装置
JPH05167212A (ja) * 1991-12-16 1993-07-02 Matsushita Electric Works Ltd 金属ベース基板
JP3091004B2 (ja) * 1991-12-16 2000-09-25 日東電工株式会社 電子部品キャリア用カバ−テ−プの接続方法
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
JPH0666355A (ja) 1992-08-20 1994-03-08 Mitsubishi Motors Corp 自動車のエンジンとトルクコンバータとの結合構造
US5485949A (en) 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
JPH06333965A (ja) * 1993-05-20 1994-12-02 Three Bond Co Ltd 異方導電性接着剤シート
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5686703A (en) * 1994-12-16 1997-11-11 Minnesota Mining And Manufacturing Company Anisotropic, electrically conductive adhesive film
JP3454977B2 (ja) 1995-07-17 2003-10-06 株式会社東芝 半導体装置及びその製造方法
JPH08213434A (ja) * 1995-02-08 1996-08-20 Toshiba Corp ボンディング装置およびボンディング方法
JP3347911B2 (ja) 1995-04-26 2002-11-20 松下電器産業株式会社 半導体装置の実装方法
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JP3343317B2 (ja) 1995-12-04 2002-11-11 松下電器産業株式会社 半導体ユニット及びその半導体素子の実装方法
JP3672988B2 (ja) * 1995-12-06 2005-07-20 松下電器産業株式会社 接着剤の製造方法
JP2930186B2 (ja) 1996-03-28 1999-08-03 松下電器産業株式会社 半導体装置の実装方法および半導体装置の実装体
US5895976A (en) * 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
DE69729759T2 (de) * 1996-10-01 2005-07-07 Matsushita Electric Industrial Co., Ltd., Kadoma Integrierte Schaltung oder Platine mit einer Höckerelektrode und Verfahren zu Ihrer Herstellung
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
EP1445995B1 (en) 1996-12-27 2007-02-14 Matsushita Electric Industrial Co., Ltd. Method of mounting an electronic component on a circuit board and system for carrying out the method
JP4440352B2 (ja) 1997-02-17 2010-03-24 日立化成工業株式会社 回路部材接続用接着剤
TWI242679B (en) * 1997-02-19 2005-11-01 Alps Electric Co Ltd Method for mounting electric component
JP3440190B2 (ja) 1997-03-06 2003-08-25 株式会社新川 ワイヤボンディング方法
JP3947296B2 (ja) 1997-04-02 2007-07-18 日東電工株式会社 シート状封止材料およびそれを用いた半導体装置の製法
JP3999840B2 (ja) 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JP3308855B2 (ja) * 1997-05-27 2002-07-29 三菱電機株式会社 半導体装置の製造方法
JPH1154662A (ja) * 1997-08-01 1999-02-26 Nec Corp フリップチップ樹脂封止構造及び樹脂封入方法
US6057178A (en) * 1997-09-26 2000-05-02 Siemens Aktiengesellschaft Method of padding an electronic component, mounted on a flat substrate, with a liquid filler
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
US6589376B1 (en) * 1998-04-28 2003-07-08 International Business Machines Corporation Method and composition for mounting an electronic component and device formed therewith
JP2000031345A (ja) 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
EP1120827B1 (en) 1998-09-01 2006-11-29 Matsushita Electric Industrial Co., Ltd. Bump joining judging device and method, and semiconductor component production device and method
JP2000223534A (ja) 1999-01-29 2000-08-11 Toshiba Corp 半導体実装装置及び半導体チップの実装方法
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP3365367B2 (ja) * 1999-09-14 2003-01-08 ソニーケミカル株式会社 Cog実装品および接続材料
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US6982492B2 (en) * 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US7081675B2 (en) * 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513119A (ja) * 1991-07-04 1993-01-22 Sharp Corp 電子部品接続用テープコネクタ
JPH0570750A (ja) * 1991-09-10 1993-03-23 Fujitsu Ltd 導電性接着剤
JPH08222599A (ja) * 1995-02-13 1996-08-30 Mitsubishi Electric Corp 電子部品の実装方法
JPH104097A (ja) * 1996-06-14 1998-01-06 Sharp Corp バンピング用キャピラリ
JPH1013002A (ja) * 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH10256306A (ja) * 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
JPH10308417A (ja) * 1997-05-02 1998-11-17 Oki Electric Ind Co Ltd 半導体素子の接続構造及びその接続方法
JPH10321669A (ja) * 1997-05-22 1998-12-04 Murata Mfg Co Ltd 電子部品の実装方法および実装構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1156520A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1047124A3 (en) * 1999-04-20 2001-11-07 Sony Chemicals Corporation Process for producing semiconductor device
US6518095B1 (en) 1999-04-20 2003-02-11 Sony Chemicals Corp. Process for producing semiconductor device
WO2002073686A1 (fr) * 2001-03-12 2002-09-19 Sony Corporation Procede de realisation d'un dispositif a semi-conducteur
WO2002093637A3 (en) * 2001-05-17 2003-10-23 Koninkl Philips Electronics Nv Product comprising a substrate and a chip attached to the substrate
US11043524B2 (en) 2016-11-17 2021-06-22 Olympus Corporation Device-bonded body, image pickup module, endoscope and method for manufacturing device-bonded body

Also Published As

Publication number Publication date
KR100502222B1 (ko) 2005-07-18
US20050155706A1 (en) 2005-07-21
US20050224974A1 (en) 2005-10-13
US6926796B1 (en) 2005-08-09
US8007627B2 (en) 2011-08-30
EP1156520A1 (en) 2001-11-21
CN1201383C (zh) 2005-05-11
EP1156520A4 (en) 2004-08-25
US7683482B2 (en) 2010-03-23
CN1339174A (zh) 2002-03-06
US20070013067A1 (en) 2007-01-18
KR20010092458A (ko) 2001-10-25
TW478078B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
WO2000045430A1 (en) Electronic parts mounting method and device therefor
US6981317B1 (en) Method and device for mounting electronic component on circuit board
JP4097378B2 (ja) 電子部品の実装方法及びその装置
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP4097379B2 (ja) 電子部品の実装方法及びその装置
JPH11274241A (ja) 半導体装置の製造方法
JP4977194B2 (ja) 電子部品の実装方法
WO2009141949A1 (ja) 実装構造体の製造方法、および実装構造体
JP4459258B2 (ja) 電子部品の実装方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP3598245B2 (ja) 電子部品の実装方法及び基板モジュール
JP3723761B2 (ja) 電子部品の実装装置
JP3854979B2 (ja) 電子部品の実装方法及び基板モジュール
JP3937270B2 (ja) 半導体装置の製造方法
JP2007049100A (ja) 貼着装置、膜の貼着方法、半導体装置及び表示装置
JP2001127105A (ja) 半導体装置の製造方法及びボンディング用加圧治具
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JP2003142528A (ja) 回路基板とリペア方法及び実装構造体
JP2003197806A (ja) 配線基板の製造方法および配線基板
JP2010267772A (ja) 実装構造体の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00803272.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020017009227

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09890066

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2000901894

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017009227

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000901894

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020017009227

Country of ref document: KR