TW438991B - Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD - Google Patents

Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD Download PDF

Info

Publication number
TW438991B
TW438991B TW085112581A TW85112581A TW438991B TW 438991 B TW438991 B TW 438991B TW 085112581 A TW085112581 A TW 085112581A TW 85112581 A TW85112581 A TW 85112581A TW 438991 B TW438991 B TW 438991B
Authority
TW
Taiwan
Prior art keywords
layer
gate
electrode
film
material layer
Prior art date
Application number
TW085112581A
Other languages
English (en)
Inventor
Takashi Satou
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17613072&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW438991(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW438991B publication Critical patent/TW438991B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/103Materials and properties semiconductor a-Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

4389 9 1 A7 I ' __^1_B7_ _ 五、發明説明(1 ) 本發明係關於薄膜元件之製造方法,有源矩陣基板, 液晶顯示裝置,有源矩陣基板之製造方法,以及含在液晶 顯示裝置之有源元件之靜電破壞防止方法。 在有源矩陣方式之液晶顯示裝置,係在各畫素電極連 接轉接元件,而介由該轉接元件轉接各畫素電極。 轉接元件可使用,例如薄膜電晶體(T F T ) ^ 薄膜電晶體之構造與動作,基本上是與單結晶矽之 Μ 0 S電晶體相同。 使用無定形矽(α - S i )之薄膜電晶體有幾種習知 之造,但一般常使用的是,閘極在無定形矽膜下方之底閘 構造(反交錯構造)之薄膜電晶體。 製造薄膜電晶體時,最重要的是,減少製造過程,並 確保很高之製成率。 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁} 同時,從製造有源矩陣基板之過程中發生之靜電引起 之破壞,有效保護薄膜電晶體也是很重要。從靜電氣破壞 保護薄膜電晶體之技術記載於,例如日本國之實開昭 6 3 - 3 3 1 3 0 號之 Micro Film 或特開昭 6 2 — 187885號公報。 本發明之目的之一是在提供,能夠減少薄膜電晶體之 製造過程數,且可靠性很高之新穎之薄膜元件之製造處理 技術。 本發明之另一個目的是在提供,備有,利用該製造處 理技術,而以不致使製造過程複雜化之情況下形成具有充 分之靜電保護能力之保護元件之有源矩陣基板,以及液晶 本纸張尺度適用中囷國家標準(.CNS ) A4規格(2丨Ox297公釐) 43899 1 4 五、發明説明(2 ) 顯示裝置。 本發明之其他目的是在提供1能夠防止含在T F T基 板之有源元件(T F T )之靜電破壞之靜電破壞防止方法 a 本發明薄膜元件之製造方法之可取形態之一是。在製 造底閘構造之薄膜文件時,其製造過程包含: 形成覆蓋源極層,吸極層以及閘極材料層之保護膜之 過程。 然後選擇式蝕刻存在於閘極層或閘極材料層上之閘極 絕緣膜及保護膜之重叠膜之一部分,形成露出閘極層或閘 極材料層之表面之一部分之第1開□部,同時選擇式蝕刻 源極層或吸極層上之保護膜之一部分,形成露出源極層或 吸極層之表面之一部分之第2開口部之過程》 其後,經由第1或第t開口部,將導電性材料層連接 在閘極層、閘極材料層,源極層、吸極層之至少一方之過 程。 經濟部中央標準局員工消費合作社印製 (讀先聞讀背面之注意事項再填寫本頁) 依照上述之薄膜元件之製造方法時,絕緣膜之選擇性 .蝕刻可以統籌爲之。因此可以將形成供外部連接端子連接 於電極之開口部之過程,及形成供內部配線連接到電極之 開口部之過程共同化,因而得減少過程數。 至於「導電性材料層J ,最好是使用IT〇(
Indium Tin Oxide)膜。如上述,第1開口部係貫穿閘極 材料層上之第1絕緣膜及此第1絕緣膜上之第2絕緣膜之 重疊膜而成,因此成爲相當於兩層絕緣膜厚度之很深之接 本紙張尺度適用中國國家標準(CNS M4規格(210X297公釐) 5 43899 t [ 一· .. N, 五、發明説明(3 ) 觸孔。 但因I T 0之觸點很高,較之鋁金屬其級層涵蓋性( Step coverage)良好’因此經由很深之接觸孔也不會成 爲接續不良。 「導電性材料層」除了 I TO膜以外,也可以使用金 屬氧化.物等融點高之其他透明電極材料。例如S η ◦ X, Ζ η 0 X等金屬氧化物均可以使用。這時之級層涵蓋性仍 可符合實用性》 而本發明之有源矩陣基板之可取型態之一是,在掃描 線與信號線中之至少一方,或與該線在電氣上等效之部位 與共同電位線之間,配設使用薄膜電晶體之靜電破壤防止 用保護構件* 靜電破壞防止用保護構件係由連接薄膜電晶體之源極 層與吸極層而成之二極體,所構成。 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 爲了以電氣方式連接閘極層與吸極層,而選擇式去除 閘極層上之絕緣膜而成之第1開口部,與選擇式去除上述 吸極層上之絕緣膜而成之第2開口部,係在同一製造過程 中形成,且,閘極層與上述吸極層,係經由上述第1及第 2開口部,由跟上述畫素電極相同之材料製成之導電層所 連接。 短路T F Τ之閘極與吸極而成之MO S電晶體( Μ I S二極體)實質上係電晶體,通過電流之能力很高, 可高速吸收靜電|因此,靜電保護能力很強=同時,由於 實質上是電晶體,因而可以很容易控制電流-電壓特性之 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ 297公釐) 6 4389 9 1 A7
I B7 五、發明説明u ) 門檻值電壓(V t h )。因此可以降低不必要之漏洩電流 。同時,薄膜元件之製造過程數減少,製造很容易。 「畫素電極」及「與畫素電極同一材料製成之導電層 」最好使用I TO膜》除了 I TO膜以外,如金屬氧化膜 等觸點高之其他透明電極材料也可以使用。例如S η Ο X ,ZnOx等之金屬氧化物。 在本發明之有源矩陣基板之可取型態之一是,上述「 與掃描線及信號線中之至少一方在電氣上等效之部位」, 係連接外部連接端子用之電極(pad),而上述之「共 同電位線」係以交流驅動液晶時供應成爲基準之基準電位 之線(LC 一 COM線〕,或在製造液晶顯示裝置之階段 中,將連接外部端子用之電極共同連接起來,使其成爲相 同電位之線(保護環)。 保護環係在液晶顯示裝置之製造階段中,作爲靜電對 策而配設.在電極(p a d)外側之線。L C 一 COM線及 保護環均爲共同電位線,因此,如果在電極與此等線之間 連接保護用之二極體,便可以將靜電引至這些線。 經濟部中央標準局員工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 而在本發明之有源矩陣基板之可取型態之一是,「靜 電破壞防止用保護構件」,係設在,連接外部端子用之電 極(p a d )與以交流驅動液晶時供給當作基準之基準電 位之線(L C — COM線)之間,以及,連接外部端子用 之電極與共同連接以連接外部端子之電極使成同電位之線 (護衝環)之間之雙方。 保護環會在貼合T F T基板與相對之基板(彩色濾波 本紙張尺度適用中國國家標準(CNS ) A4規格(210父297公釐> -7 - A7 B7 438991 五、發明説明(5 ) 基板)後,在連接驅動用1 c之前被切斷掉’但1- C_ . C 0M線會一直殘留在最終製品內。因此,上述架構在切 (請先閲讀背面之注意事項再填寫本頁) 斷基板後,連接I C前’晝素部之TFT可以受到保護免 受靜電破壞,因此可以提昇對製品之可靠性。 同時,對最終製品也會殘留有保護用二極體’因此實 際使用製品時之靜電破壞強度也會提高。而且是使用 TFT之保護用二極體’因此門檻值(V t h)之控制很 容易,漏洩電流也可以降低’因此二極.體殘存在最終製品 體也不會有不良影響。 同時,本發明之有源矩陣基板之製造方法之可取型態 之一是,靜電破壞防止用保護構件具備有,共同連接第1 二極體之陽極與第2二極體之陰極,並共同連接上述第1 二極體之陰極與上述第2二極髖之陽極,所構成之雙方向 性之二極體。 因爲是雙方向性之保護用二極體,可以保護T F T不 受正極性及負極性之突波之傷害》 同時,本發明之液晶顯示裝置係使用本發明之有源矩 經濟部中央標準局貢工消費合作杜印製 陣基板構成。因爲有源矩陣基板之畫素部之有源元件( TF Τ)之靜電破壞可獲得確實之防止,因此液晶顯示裝 置之可靠性也會提高。 同時I本發明之有源矩陣基板之製造方法之可取型態 之一是,在形成底閘構造之TFT時,包括有, 形成同一材料之源極、吸極層,同時在絕緣膜上之一 定領域,形成輿源極、吸極層同一材料構成之源極、吸極 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) -8 ™ A7 43 89 9 1 ___B7_ 五、發明説明(6 ) 材料層之過程, (請先閲讀背面之注意事項再填寫本頁} 形成可覆蓋源極、吸極層,以及源極,吸極材料層之 保護膜之過程, 選擇性蝕刻存在於閛極層或閘極材料層上之閘極絕緣 膜及保護膜之重疊膜,形成可以使閘極層或閘極材料層之 表面之一部分露出之第1開口部,同時,選擇式蝕刻源極 、吸極或源極、吸極材料層上之保護膜,形成可使源極、 吸極或源極 '吸極材料層之表面之一部分露出之第2開口 部之過程,及 經由第1或第2開口部,將導電性材料層連接到閘極 ,閘極材料層,上述源極、吸極層或上述源極、吸極材料 層之過程。 依據上述薄膜元件之製造方法時,絕緣膜之選擇式蝕 刻係統籌一次爲之。固之可以將,形成可以將外部端子連 接到電極之開口部之過程,及形成可以將配線連接到電極 之開口部之過程共同化,而得減少過程數β 經濟部中央標隼局員工消費合作社印製 此製造方法也可應用在靜電保護元件之MO S二極體 之形成。亦可利用在電極附近之交童(cross under)配線 。所謂「交疊配線」係指,當將液晶顯示裝置之內部配線 引出密封材料外側時|爲了保護很厚之層間絕緣膜之配線 ,將上層之配線連接到下層之配線,迂迴引出部時所用之 配線。 上述「導電性材料層」以使用跟畫素電極相同之材料 爲佳。藉此可在形成畫素電極之同時也一併形成由導電性 k張尺度適用中國國家標孪(CNS ) A4規格(210X 297公釐) ~ ~~ 一 9 一 A7 B7 43 89 9 五、發明説明(7 ) 材料所成之配線。 上述「導電性材料層J最好使用I T 0「Indcium Tin Oxidej膜。除了 I TO膜以外,也可以使用如例金 屬氧化膜之融點髙之其他透明電極材料。 同時•本發明之有源矩陣型液晶顯示裝置之靜電破壞 防止法之可取型態之一是,將雙方向二極體構成之靜電破 壞防止用保護構件,連接在掃描線與信號線中之至少一方 ,或在踉該線在電氣上等效之部位與共同電位線之間,藉 此防止含在液晶顯示裝置內之有源元件受到之靜電破壤 如此,可以確實防止含有在源矩陣基板之有源元件( TFT)之靜電破壞。 茲參照附圖說明本發明之實施形態如下。 (第1實施態) 第1圖〜第6圖表示本發明之薄膜元件(底閘構造之 T F T )之製造方法之一個例子,係每一過程之元件之截 面圖。 (各製造過程之內容) (過程1 ) 如第1圖所示,利用光手版印刷技術在玻璃基板(無 鹼基板)2上形成,例如1 3 0 0A程度之厚度之c r所 構成之閘極4a,以及閘極材料層4b,4c。閘極4a 係在畫素部矩陣狀形成之底閘構造之T F T之閘極。而閘 表紙張尺度適用中國國家標準(CNS > A4規格(210X 297公釐)
丁 (請先閲讀背面之注意事項再填寫本頁〕' 經濟部中央標準局員工消費合作社印製 43899 1 Λ7 --------- 五、發明説明(8 ) 極材i層4j^形成後述之靜電破壞防止用保護元件之領 ..... . . ... · 一 I —III· Μ ――雙。而鬧極材料層4 c係用以形成與外部之連接用或檢査 用之端子之領域, (請先聞讀背面之注意事項再填寫本頁) 然後’藉電漿CVD法,連續形成由矽氮化膜 SiNx等構成之閘極絕緣膜6,未摻雜不純雑質之真性 無定瑕砂膜8 ’以及η型矽膜(電阻接觸層)1〇,接著 ’藉照相蝕刻術使真性無定形矽膜8與η型矽膜(電阻接 觸層)1 0小島化。 這時’閛極絕緣膜6之厚度爲,例如3 0 0 0Α前後 ’真性矽膜8之厚度爲,例如3 0 0 0Α前後,電阻接觸 層1 0之厚度爲,例如5 0 0Α前後。 在此過程之特徵是,不形成對閘極絕緣膜之接觸孔· (過程2 ) 其次’如第2圖所τκ,藉彌射(Spattering)或照相 蝕刻’形成例如由C r構成之1 3 0 0A前後之源極、吸 極 1 2 a,1 2 b。 經濟部中央標準局員工消費合作社印製 (過程3 ) 接著如第3圖所示,將源極、吸極12a ,12 b當 作掩蔽使用,藉蝕刻去除電阻接觸層1 0之中央部分,以 分離源極、吸極(分離触刻)。這時能夠在同一室內連績 進行源極、吸極之圖型化之蝕刻與分離蝕刻。 亦即,先以C 系之蝕刻氣體進行源極、吸極 本紙張尺度適用中國國家標率(CNS ) A4規格(2ί〇Χ297公釐) -11 - 經濟部中央標準局員工消费合作社印製 43 89 9 1 at B7 五、發明説明(9 ) 1 2 a,1 2 b之蝕刻,接著將蝕刻氣體切換爲s Fβ系. 之氣體,進行電阻接觸層1 〇之中央部位之蝕刻。 (過程4 ) 其次如第4圖所示,例如以電漿CVD法形成保護膜 i 1 4。此保護膜1 4係例如2 Ο Ο 0A前後之矽氮化膜( S i N X )。 (過程5 ).. 其次,如第5圖所示,在保護膜1 4之一部分形成, 連接外部端子(搭接線或I C之外部引線等)用之開口部 20,同時形成接觸孔16,18» 開口部2 0及接觸孔1 8係貫穿閘極絕緣膜6及保護 膜1 4之重疊膜而成。接觸孔1 6係僅貫穿保護膜1 4而 成。 在形成開口部2 0與接觸孔16 ,1.8時,閘極材料 層4 b,4 c分別發生蝕刻阻擋層之作用。而在形成接觸 孔1 6時,源極、吸極1 2 b則成爲蝕刻阻擋層。 (過程6 ) 然後如第6圖所示,以5 0 0A前後之厚度沉積 I Τ Ο ( Indium Tin Oxide)膜,經選擇式独刻*形成由 ITO構成之配線22a及電極22b。 ITO之蝕刻係 利用H C 5/HN 03/H20之混合液之濕式蝕刻爲之。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再私寫本頁) -訂 12 A7 B7 438991 五、發明説明(ίο ) 如上述,開口部2 0及接觸孔1 8係貫穿閘極絕緣膜 6及保護膜1 4之重疊膜而成。因此成爲兩層絕綠膜厚度 之很深之接觸孔》 (請先閲讀背面之注意事項再填寫本頁) 惟因I TO之融點很高,其級層涵蓋性較鋁金屬好, 因此經由很深之接觸孔時也不會造成接觸不良。再者,除 了 I TO以外,也可以使用例如金屣氧化物之觸點高之其 他透明電極材料。例如SnOx,2nOx等金屬氧化物 也可以使用。這時,級層涵蓋性仍可符合實際使用。 如此製成之底閘構造之TFT被用在,例如,有源矩 陣基板之畫素部之轉接元件。同時由IT◦形成之電極 2 2 b則成爲連接外部端子(I C之外部引線等)之墊片 (pad) 〇 (本製造方法之特徵) 經濟部中央標準局員工消費合作社印製 第7圖A〜第7圖F係表示第1圖〜第6圖所記述之 本實施形態之TF T之製造過程》另一方面,第8圖A〜 第8圖G係表示對比例子之T F T之製造過程。此對比例 子係爲了明確表示本實施形態之T F T之製造方法之特徵 ,由本發明人等想出,而非傳統例子。 對比例子之第8圖A與第7圖A相同。 在第8圖A〜第8圖G,與第7圖A〜第7圖F相同 之部分標示相同記號。’ 對比例子係如第8圖B所示,在形成吸極層以前’先 形成接觸孔ΚΙ ,K2。 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ297公釐) 4389 9 1 A7 經濟部中央標準局貝工消費合作社印製 B7 五、 發明説明( 11) 1 | 而 如 第 8 圖 C 所 示 j .形 成 源 極 、 吸 極 層 1 2 a 1 1 1 | 1 2 b ♦ 以 及 相 同 材料 之 源 極 吸 極 材 料 層 1 2 C 9 1 1 2 d α Μ 1 請 j 然 後 如 第 8 圖 D 所 示 S 形 成 I T 〇 膜 3 0 ύ 先 閲 1 I 接 著 如 第 讀 i I 8 圖 E 所 示 ) 在 電 阻 接 觸 層 1 0 之 中 央 部 進 背 面 1 之 行 蝕 刻 ( 分 酿 離 蝕 刻 ) 0 注 意 1 | 其 次 如 第 8 圖 F 所 示 , 形 成 保 護 膜 4 0 0 事 項 真 Ί 最 後 9 如 第 8 圖 G 所 示 t 形 成 開 □ 部 K 3 0 藉 此 使 $ 窝 I 源 極 <k 吸 極 材 料 層 1 2 d 之 表 面 露 出 > 形 成 用 來 連 接 外 部 1 1 端 子 之 電 極 ( P a d ) 0 1 1 依 據 上 述 之 對 比 例 子 之 製 造 方 法 時 在 第 8 圖 B 之 接 1 1 觸 孔 之 形 成 過 程 外 有 加 上 第 8 圖 G 之 形 成 開 □ 部 K 3 之 訂 I 過 程 共 計 需 要 兩 個 開 □ 部 之 形 成 過 程 〇 1 1 對 此 本 實 施 形 態 之 製 造 方 法 係 如 第 7 \ et 1 圖 Ε 所 示 統 1 I I 籌 一 次 形 成 開 □ 部 1 6 1 8 2 0 〇 亦 即 1 在 貫 穿 保 護 1 1 膜 1 4 及 閘 極 絕 綠 膜 6 之 重 疊-膜 形 成 開 □ 部 之 同 時 1 在 源 1 極 吸 極 層 1 2 b 上 也 形 成 保 護 膜 1 4 之 Γ«ΐ 圖 型 因 而 開 P 1 1 部 之 形 成 過 程 僅 — 次 即 可 〇 曝 光 過 程 也 可 以 減 少 一 次 〇 因 1 i 而 可 以 免 掉 光 阻 蝕 刻 膜 之 沉 m 過 程 及 其 触 刻 過 程 〇 因 此 共 1 縮 減 三 個 Μ 程 0 亦 即 可 簡 化 製 造 程 序 0 I 同 時 t 本 實 施 例 之 製 造 方 法 可 以 連 績 在 同 _~* 室 內 進 行 1 第 7 i q.l 圖 Β 所 示 之 源 極 吸 極 層 1 2 a 1 2 b 之 rwt 圖 型 化 ( 1 1 乾 式 蝕 刻 ) * 及 第 7 圓 C 所 7S< 之 電 阻 接 觸 層 1 0 之 中 央 部 位 之 蝕 刻 ( 乾 式 蝕 刻 ) 〇 亦 即 在 同 — 室 内 依 序 切 換 蝕 刻 1 1 本紙張尺度適用中國國家標準(CNS ) A4规格(21〇Χ297公菠) -14 — 經濟部中央標準局貝工消費合作社印製 4 3 8 9 9 1 B7 五、發明説明(12 ) 氣體,便可連續蝕刻。 對此,對比例子之I τ ◦層3 0與源極、吸極1 0 a 10b屬同一層。即,,兩者成積層狀’其間無保護膜。 因而在基板上之其他領域(未圖示)有異物存在時’便有 可能使本來應該絕緣之I T Ο膜構成之配線’源極、吸極 層,及同一材料形成之配線或電極發生短路現象。亦即, 本實施形態之製造方法形成之元件之可靠性較高° 同時,對比例子因在較早之階段形成I TO膜_3 0 ( 第8圖D),在其後之過程有可能受到I TO之組成物之 1 η或Sn等之污染 對此,本實施形態之製造方法,ΪΤΟ膜22a , 2 2 b係在最後之過程形成,因此被I TO之組成物之 5 η污染之可能性很少。 如此,依據本實施形態之製造方法時,可縮減製造過 程,而且可製成可靠性很高之元件。 (第2實施形態) 其次再參照第9圖〜第1 8圖,說明本發明之第2實 施形態。 第9圖係表示本發明第2實施形態之有源矩陣基板之 平面配置圖。 第9圖之有源矩陣基板係使用在液晶顯示裝置。畫素 部之轉接元件及靜電破壞肪止用之保護元件,使用第1實 施形態所說明之製造方法製成之T F Τ。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) : — -15 - (請先閲讀背面之注意事項再填寫本頁) 蒗- 訂 A7 經濟部中央標隼局員工消費合作社印製 438991 _B7__ 五、發明説明(13 ) 畫素部4 0 0 0 (圖中以虛線所圍部分)係多數畫奉 120所構成,各畫素含有TFT (轉接元件)300〇 ’ TF T 3 0 0 0設在掃描線5 2與信號線5 4之交點》 在掃描線5 2與信號線5 4之各端部分別設有墊片( 電極)160A,160B,此等墊片與LC — COM線 180之間連接有第1保護元件140A,140B,上 述墊片與保護環1 〇 〇之間則形成有第2保護元件 150A,150B。再者,LC-COM線 180 經由 銀點墊片1 1 0,同時連接在相對之電極。 「墊片1 6 0A,1 6 0B」係連接搭接線或碰撞( b u m p )電極,或使用聚醯胺帶製成之電極等(外部端 子)之電極8 而「L C-COM線1 8 0」係供給作爲驅動液晶之 基準之電位之線。共同電位L C 一 COM係,例如第3 〇 圖所示,設定在較顯示信號電壓Vx之中點電位vB低Δν 之電位。即,如例示於第2 9圓,畫素部之丁 FT 3 0 0 〇存在有閘極,源極間電容Ccs,其影響使.顯示信 號電壓Vx與最終之保持電壓Vs之間產生電位差AV。爲 了要補償此電位差Δν,以較顯示信號電壓Vx2中點電 位之電位當作共同之基準電位。 再者,第2 9圖中,X係信號線,Y係掃描線, C ^係液晶之等效電容,C ad係保持電容。而第30圖中 ,V x係供給信號線X之顯示信號電壓,V γ係供給掃插線 Υ之掃描信號電壓。 先浪尺度適用中國國家標孪(CNS ) Α4規格(210X297公釐) ~ ' -1〇 - (請先聞讀背面之注意事項再填寫本頁)
4389 9 1 A7 B7 五、發明説明(14 ) 而「保護環1 0 0」係作爲液晶顯示裝置在製造階段 之靜電對策,而設在墊片1 6 0A ’ 1 6 0B外例之線。 (請先閱讀背面之注$項再填寫本頁) L C — COM線1 8 0及保護環1 0 0均爲共同電位 線,因此,若在墊片與此等線之間連接孔保護用二極體, 則可使靜電逸出到此等線上, 同時,保護環1 0.0係如第2 7圖所示,將在貼合 TFT基板1 3 0 0與相對基板(彩色濾波基板)後,連 接驅動用I C之前,沿著劃線(SB)切斷掉,但LC — C OM線1 8 0會殘留在最終製品。因此,在基板切斷後 ,連接I C之前,畫素部之TFT仍可由第1保護元件 1 4 0加以保護免受靜電破壞,因此對提高製品之可靠度 a 而因最終製品仍留有保護二極體,實際使用製品時之 耐靜電破壤強度也會提高。而且是使用T F T之保護用二 極體,因此門檻值(V ±h )很容易控制,也可降低漏洩電 流,因而在最終製品殘留二極體也不會有不良影響。 第1 1圖A〜第1 1圖C表示保護元件之具體例子。 經濟部中央標準局員工消費合作社印製 亦即,如第1 1圖A所示,保護元件係由,連接第1 TFT (F1)之閘極,吸極而成之MOS二極體,與連 接第2TFT (F2)之源極、吸極而成之MOS二極體 ,將兩MO S二極體反向並聯而構成。其等效電路係如第 1 1 B圖所示。 因之,如第1 1圖C所示I此保護元件之電流、電壓 特性在雙方向具有非線性特性》各二極體在施加低電壓時 本纸張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) -17 - 經濟部中央標準局員工消費合作社印製 4 3 8 9 9 1 A7 B7 五、發明説明(15 ). 成爲高阻抗狀態,施加高電壓時成爲低阻抗狀態。同時,. 各二極體實質上是電晶體’流通電流之能力很大’可高速 吸收靜電,因此靜電保護能力很高。 在第1 0圖表示第9圖之墊片1 6 0A,1 6 0B周 邊之靜電保護元件之具體配置例子。 第1保護元件1 4 Ο A係由連接源極、吸極間之薄膜 電晶體M6 0及M6 2所構成’同樣地,第1保護元件 1 4 Ο B係由薄膜電晶體M4 0及M4 2所構成。 第2保護元件1 5 0A ’ 1 5 0B也同樣’由薄膜電 晶體M8 0,M8 2及M20,M2 2所構成。 此等保護元件在施加正或負之過大之突波時導通,使 該突波高速逸至LC 一 COM線180或保護環100。 而配置在墊片外側之第2保護元件1 5 0則除了靜電 保護之功能以外,同時具有,可以防止由保護環1 0 0短 路各墊片1 6 0致在排成行列過程中無法做最終檢查。茲 參照第14圖說明如下。. 如第14圖所示,將行列測試器2 0 0 (有放大器 220)之探針連接在墊片160A1 ,對畫素部之 TFT (Ma)進行試驗時, 第2保護元件1 5 0A1及第2保護元件1 5 0A2 維持著高阻抗狀態,因此畫素部之TFT (Ma )與 TFT (Mb)在電氣上成分離狀態。因之可防止與其他 電晶體間之串訊,而得僅對所需之T F T ( M a )進行試 驗。 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁)
18 - A7 B7 438991 五、發明説明() 又如第2 7圖所示,TFT基板1 3 0 0之製作完蹒 後,在塗敷配向膜’研磨過程’封閉材(間隔片)塗敷過 程,基板之粘貼過程,分斷過程,液晶注入及加封過程之 各過程結束後,在連接驅動用I C之前’沿著劃線(S B )切斷,而去除保護環 惟固連接在L C — COM線1 8 0與墊片1 6 0間之 第1保護元件1 4 0會留存下來,在連接驅動用Ϊ c前。 仍可有靜電保護作用。 再者,第1保護元件會殘留在最終製品,但使用 T F T之保護元件有正確之門檻值控制,因此不會因漏洩 電流等之影響使製品之可靠度降低^ 其次再參照第12圖及第13圖,說明第11圖所示 之第1及第2電晶體(FI ,F2)之元件之構造。 本實施形態係如第1 2圖所示,將由畫素材料形成之 ITO膜300,320,330當作連接源極、吸極之 配線使用》 第1 3圖表示對應第1 2圖之平面配置圖之各部分( A)〜(F)之截面構造。 如圖示,構成靜電保護元件之第1薄膜電晶體F 1及 第2薄膜電晶體F 2均具有反交錯構造(底閘構造)。 亦即,在玻璃基板4 0 0上形成閘極層4 1 0, 420,430,440 •在其上面形成閘極絕緣膜 450,而形成真性無定形矽層470,472,介由η 型之電阻層480,形成吸極(源極)層490,並形成 本紙張尺度適用中國國家標率(CNS ) /\4见格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂. 經濟部中央標準局員工消費合作社印製 -19 - 438991 A7 B7 五、發明説明(Π ) 覆蓋這些各層之保護膜4 6 0,而以畫素電極材料之 ITO 所成之膜(ITO 膜)300,320,330 連 接閘極,吸極間。 (請先閲讀背面之注意事項再填寫本頁) I 丁 ◦膜300 ,320 ,330係經由,貫穿閘極 層上之閘極絕緣膜450及保護膜460之兩層膜之接觸 孔,以及貫穿吸極層4 9 0上之保護膜4 6 0之接觸孔, 連接閘極層與吸極層。 這時,I TO因爲是高融點,級層涵蓋性較鋁等優異 *因此經由貫穿兩層膜之深接觸孔,仍可確保良好之接續 〇 而如在第1實施形態所說明,對閘極、源極之接觸孔 ,因爲是在連接外部端子之開口部之形成過程中間時形成 ,因此可縮減過程數。 以上係就使用I TO膜當作配線以形成保護用二極體 之例子進行說明。但I T 0膜當作配線利用並不限定如上 述,例如也可以有第1 5圖所示形態之利用法。 經濟部中央標準局員工消費合作社印製 即,在第15圖,IT ◦膜3 4 2係利用作爲形成墊 片1 6 0附近之交疊配線3 4 2。 所請「交疊配線」係指,將液晶顯示裝置之內部配線 引出到封閉材5 2 0外側時,爲了藉厚層間絕緣膜保護配 線,將上層之配線連接到下層之配線,迂迴到出外部用之 配線。 亦即,ITO膜342係連接吸極層490,與使用 與閘極相同材料形成之層(閘極材料層)4 1 2。藉此, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -20 - 438991 A7 B7 五、發明説明(IS ) 引出閘極材料層4 1 2外部之部分係由閘極絕緣膜4 5 0 與保護膜4 6 0之雙方加以保護,可靠度可以提高。 再者,在第1 5圖'記號5 0 0及5 0 2表示配向膜 ,520表示封閉材,540係相對電極,562係玻璃 基板,1 4 0 0係液晶。而在墊片1 6 0連接有,例如搭 接線6 0 0。有時是連接碰撞電極或使用聚醯胺薄膜之電 極層取代搭接線= I T 0膜亦可在其他各處當作配線使用。若例示可將 I T 0膜利用作配線之處所,則如第1 6圖所示* 在第16圖中,I TO膜用粗實線表示。 A 1〜A 3之I TO膜被用作形成保護元件之配線’ A4被用作連接掃描線5 2與墊片1 6 0 B之配線,A5 係被用作第1 5圖所示之交疊配線。 而Α6係被用作水平方向之L C 一 COM線與垂直方 向之L C — C 0M線之連接用配線.》亦即*水平方向之 L C — COM線係由閘極材料形成,垂直方向之L C — 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) C OM線係以源極材料形成,因此必須以I TO連接雙方 〇 再者,在第1 6圖中之A6 *銀點墊片1 1 0可以與 水平方向之L C - C OM線或垂直方向之L C 一 C OM線 中之任一線在同一過程中形成,而如此形成時,可介由 I TO連接未與銀點墊片1 1 0 —體形成之LC 一 COM 線(水平、垂直之任一方)與銀點墊片1 1 0即可。 其次參照第1 7圖,第1 8圖,說明在畫素部之各β 木紙張尺度適用中國國家榡準(CNS > Α4規格(210X 297公釐) 一 21 一 4 3 8 9 9 1 a? B7 五、發明説明(l9 ). 素之架構。 第1 7圖表示畫素部之平面配置° (請先閱讀背面之注意事項再填寫本頁) 配置連接在掃描線5 2及信號線5 4 ’具有轉接元件 之功能之TFT (由閘極7 2 0 ’吸極7 40 ’未沉積雜 質之真性無定形矽層475所構成),吸極740連接在 畫素電極(ITO) 340 »圖中’ K2係接觸孔’ C a d係保持電容。保持電容C a d係由相鄰接之閘極配 線與延長之畫素電極重疊而形成。 第1 8圖係沿第1 7圖B — B線之截面構造圖。與第 1 5圖所說明之構造相同》 (第3實施形態) 先參照第1 9圖〜第2 6圖,說明上述第2實施形態 之T F T基板之製造方法。 在各圖,左側爲形成畫素部之轉接電晶體之領域,中 . 央部爲形成保護元件之領域,右側爲連接外部端子之領域 (墊片部)。 經濟部中夬標準局員工消費合作社印聚 (1 )如第1 9圖所示,首先利用光平版印刷技術, 在玻璃基板(無鹼基板)4 0 0上,形成例如厚度 1800A前後之Cr構成之電極720,722 , 900,902,904。 C r之沉積係使用磁控管濺射裝置,在5 0m To f r之減壓下進行。而C r之加工則以使用〇:又2系 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐} -22 - 經濟部中央標準扃員工消費合作社印装 4 3 89 9 1 at B7 五、發明説明(2〇 ) 氣體之乾式蝕刻爲之。 記號7 2 0,9 0 0係成爲TFT之閘極之層(閘極 層),記號7 2 2係相當於第1 7圖所示之掃描線5 2之 層記號9 0 2 ,9 0 4係由閘極層之相同材料形成之層 (閘極材料層)。 (2 )其次,如第2 0圖所示’藉電獎CVD法.,連 績形成由矽氮化膜S i Nx等構成之閘極絕緣膜9 1 〇 ’ 未沉積雜質之真性無定形矽膜以及η型矽膜(電阻層)’ 接著,藉使用S Fe系之蝕刻氣體之乾式蝕刻形成真性無 定形矽膜及η型矽膜(電阻層)之圖型。 藉此形成小島化之真性無定形矽層4 7 5 ’ 9 2 0以 及η型矽膜(電阻膜)477,922。 閘極絕綠膜9 1 0之厚度爲,例如4 Ο Ο 0Α前後’ 真性矽層475 ,920之厚度爲,例如3000Α前後 ,而電阻層477,92 2之厚度爲,例如500Α前後 〇 本過程之特徵在於,不形成對閘極絕緣膜之接觸孔。 因此,不需要光阻蝕刻膜之塗敷過程*曝光過程,及蝕刻 去除過程,可減少過程數。 (3 )然後,如第2 1圖所示,藉濺射法及照相照蝕 刻法,形成例如由C r構成之1 5 0 0Α前後之源極、吸 極層 740a,740b,930a ,930b。 本紙張尺度適用中國囤家標準(CNS ) A4規格(210X 297公釐) :--:---TJ^:-- (請先閲讀背面之注意事項再填寫本頁) 訂 -23 - 4389 9 1 Λ7 ______B7__ 五、發明説明(21 ) (4) 接著,將源極、吸極層740a,740b, 930a ’ 930b當作掩蔽,藉蝕刻去除電阻層477 ,9 2 2之中央部分,使源極與吸極分離開。 第2 1圖所示之源極、吸極層之圖型化,與第2 2圖 '所示之源極、吸極之分離蝕刻,係在同一蝕刻裝置之蝕刻 室內連續進行。亦即,先以C又2系之蝕刻氣體加工源極 、吸極層 740a,740b,930a,930b,接 著將蝕刻氣體切換成爲S Fs系之氣體,進行電阻層 47 7 ’ 922之中央部分之蝕刻。如此,由於是連續使 用乾式蝕刻,可簡化製造作業。 (5) 然後如第2 3圖所示,使用電漿CVD法形成 保護膜9 4 0。此保護膜9 4 0係例如2 0 0 0A前後之 矽氮化膜S i N X。 經濟部中央標準局員工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁) (6) 接著,如第24圖所示,使用呂?6系之蝕刻 氣體對保護膜9 4 0進行選擇式之蝕刻。亦即,在形成墊 片部之開口部1 6 0之同時,形成接觸孔C P 1及接觸孔 K 8,K 1 0。 開口部1 6 0及接觸孔c P 1係貫穿閘絕緣膜9 1 0 及保護膜9 4 0之重疊膜所形成之開口部,接觸孔K8, K1 〇係僅貫穿保護膜940之開口部。 這時,閘極材料層9 0 2 ’ 9 0 _ 4在形成接觸孔 本紙浪尺度適用中國國家標準{ CNS ) A4規格(210 X 297公釐) -24 - 43899 f at B7 五、發明説明(22 ) CPI ,開口部160時,成爲蝕刻阻止層,源極、吸極 740a ,930b則在形成接觸孔K8,Κ1〇時,成 爲蝕刻阻止層。 (請先聞讀背面之注意事項再填寫本頁} (7 )接著,如第2 5圖所示,使用磁控管濺射裝置 ,以厚度 5 0 0 Α 前後沉積 I Τ 0 ( Indium Tin Oxide )膜,使用HC β/ΗΝ03/Η20之混合液進行蝕刻, 加工成一定之圖型。藉此完成有有源矩陣基板。在第2 5 圖,記號9 5 0係由I TO形成之畫素電極,記號9 5 2 係構成保護用二極體之一部分之由I TO形成之配線.,記 號9 5 4係連接外部端子用之I TO形成之電極(墊片) 〇 因爲使用級層涵蓋性良好之I TO作爲配線。因此可 確保良好之電氣接續》畫素電極材料可使用例如金屬氧化 物之融點高之其他透明電極材料。例如使用S n.0 X, ΖηΟχ等金屬氧化物^ 又可從第25圖清楚看出,在I TO層9 50, 經濟部中夬標準局員工消費合作社印製 952 ’ 與源極、吸極 740a,740b,930a, 9 3 0 b之間一定夾有保護膜9 4 0 »這表示,在基板上 之配線領域(未圖示),由I TO形成之配線層,與源極 、吸極層確實成電氣上分離之狀態。因此不會因異物引起 雙方短路。 同時’本製造方法係在最後過程(第2 5圖)始形成 ϊ TO膜,因此不必擔心受I το組成物之Sn ’ I η之 表紙張尺度適_^中國國家標準(〇奶)八4規格(210'/297公釐)~ ~ 43899 t A7 __B7 五、發明説明(23 ) 污染。 如此 > 依本實施形態之製造方法時,可縮減有源矩陣 基板之製造過程,而且可以搭載對靜電有充分之對策,可 靠度很高之薄膜電路。 再者,第25圖係將ITO膜9 52,954直接連 接在閘極層9 0 2以及閘極材料層9 0 4,但也可以介由 Mo,Ta,T i等緩衝層連接雙方。 其次再說明,使用完成之有源矩陣基板裝配液晶顯示 t 裝置之過程》 如第2 8圖所示,粘貼相對基板1 5 0 0與TFT基 板1 3 0 0,經過如第2 7圖所示之分斷過程後,封裝液 晶,接著連接驅動用I C,再如第28圖所示,經過使用 偏光板1200,1600以及使用後燈1000等之裝 配過程,而完成有源矩陣基板液晶顯示裝置。 第2 6圖表示有源矩陣液晶顯示裝置之主要部分之截 面。第2 6圖之與第1 5圖,第1 6圖相同部位標有同一 記號》 經濟部中央標準局員工消費合作社印製 H. —- - - I I I n I - --- n _] _ _ HE __ HI (請先閲讀背面之注意事項再填寫本頁) 在第2 6圖,左側爲有源矩陣部,中央爲形成保護元 件(靜電保護用二極體)之領域,右側爲墊片部。 在墊片.部,由ITO形成之電極(墊片)95 4上, 介由異方性導電膜5 0 0 0 ,連接液晶之驅動用I C 5 5 0 0之外部引線5 2 0 0 =記號5 1 0 0係導電性粒 子,記號5 3 0 0係薄膜帶•記號5 4 0 0係密封用之樹 脂。 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐} 0„ -ώΟ - 4. 3 R Q 〇 f 、.、^ A 7 B7_ 五、發明説明(24) 第2 6圓之驅動用I C之連接方法採使用帶狀載子之 方式(TAB方式),但也可以採用其他,如COG ( Chip 〇n Glass)方式。 本發明不限定如上述實施形態,利用正交錯構造之 T F T時,亦可變形應用之。同時對畫素電極之材料,除 了 I TO以外,亦可使用如金屬氧化物等融點高之其他透 明電極材料》例如可以使用SnOx,ZnOx等金屬氧 化物。這時之級層涵蓋性,亦可符合實用性。 若將本實施例之液晶顯示裝置使用在個人電腦等機器 之顯示裝置,製品之價值可以提高。. .: 圖式之簡單說明 第1圖〜第6圖係表示本發明薄膜元件之製造方法之 每一過程之元件之截面圖, 第7圖A〜第7圖F係說明第1圖〜第6圖所示製造 程序技術之特徵之圖, 經濟部中央標隼局員工消費合作社印製 ϋ-. 11 - - ill - n I -1— L·^. — I · - -- if — I m* '· (請先閱讀背面之注意事項再填寫本頁) 第8圖A〜第8圖G係對比例之每一過程之元件之截 面圖, 第9圖係表示本發明之T F T基板之構成例子之圖, 第1 0圖係表示第9圖之TFT基板之墊片周邊之構 成之圖, 第1 1圖A係表示靜電保護電路之圖,第1 1圖b係 表示靜電保護電路之等效電路圖,第1 1圖C係表示靜電 保護電路之電壓一電流特性之圖, 本紙張尺度適用中國國家標辛(CNS ) A4規格^ 210X297公釐) -27 - 43899 1 A7 _B7 五、發明説明(25 ) 第1 2圖係表示靜電保護電路之平面配置形狀之圖, 第1 3圖係使用元件之截面構造來說明第1 2圖之靜 電保護電路之架構之圖’ 第1 4圖係說明靜電保護電路之機能用之圖, 第1 5圖係表示將液晶面板之配線引出到搭接墊時之 構造例子之圖’ 第1 6圖係例示本發明之有源矩陣基板之除了畫素以 外之領域之1 τ ◦之使用處所之圖’ 第1 7圖係表示本發明之液晶顯示裝置之畫素部分之 平面配置形狀之圖’ 第1 8圖係表示沿第1 7圖之B — B線之液晶顯示裝 置之截面之圖’ 第1 9圖〜第2 5圖係分別表示本發明之有源矩陣基 板之製造方法之各過程之元件之截面圖’ 第2 6圖係表示使用第2 5圖之有源矩陣基板組合成 之液晶顯示裝置之主要部分之截面構造之圖’ 第2 7圖係說明利用格子分斷裝置之基板分斷過程之 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖, 第2 8圖係說明有源矩陣型之液晶顯示裝置之整體架 構之大概之圖, 第2 9圖係說明有源矩陣型之液晶顯示裝置之畫素部 分之結構之電路圖’ 第3 0圖係表示在第2 9圖之畫素部分,因以驅動液 晶之電壓波形之圖。 本紙張尺度適用中國國家標準(CNS } A4規格(210X 297公釐.) -28 附件2第85112581號專利申請案 4 3 89 g j中文說明書修正頁: 民國90年3月修正 五、發明說明(加 , i - \
Q X. 'U I .ά八必 元件對照表 L—一'—_一一一一 2 :玻璃基板 4 a :閘極 4b * 4 c :閘極材料層 6 :閘極絕緣膜 8:真性無定形矽膜 1 0 :電阻接觸層 l〇a,12a :源極 l〇b,12b :汲極 1 4 :保護膜 1 6,1 8 :接觸孔 2 0 :開口部 2 2 a :配線 2 2 b :電極 3 0 : I T〇膜 4 0 :保護膜 5 2 :掃瞄線 5 4 :信號線 1 0 0 :保護膜 1 1 0 :墊片 1 2 0 :畫素 140,14〇a ’ 14〇b :第1保護兀件 150a > 150al,15〇a2,150b :第 2 保 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) i 訂---------線· 經濟部智慧財產局員工消費合作社印製 —29 _ 43 89 9 1 A7 B7 五、發明說明(勿 護元件 1 6 0 :開口部 160a ,16〇al,160b:墊片 180 : LC-COM 線 2 0 0 :行列測試器 2 2 0 :放大器 300,320,330: ITO 膜 3 4 0 :畫素電極 3 4 2 : I T 0 膜 4 0 0 :玻璃基板 4 1 0 :閘極層 4 1 2 :閘極材料層 420,430,440:閘極層 450:閘極絕緣膜 4 6 0 :保護膜 470,472,477,477a,477b,475 :真性無定形矽膜 4 8 0 :電阻層 4 9 0 :汲極 500 ,502 :配向膜 5 2 0 :封閉材 5 4 0 :相對電極 5 6 2 :玻璃基板 6 0 0 :搭接線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -1 ----訂---------線- 經濟部智慧財產局員工消費合作社印製 -30 - 438991 A7 B7 五、發明說明(洳 經濟部智慧財產局員工消費合作社印製 7 2 0 : 閘 極 7 2 2 > 7 4 0 電 極 7 4 0 a : 源 極 7 4 0 b ; 汲 極 9 0 0 > 9 0 2 9 0 4 9 3 0 a : 源 極 9 3 0 b : 汲 極 9 4 0 : 保 護 膜 9 5 0 畫 素 電 極 9 5 4 : 墊 片 1 0 0 0 : 後 燈 1 2 0 0 : 偏 光 板 1 3 0 0 : T F Τ 基 板 1 4 0 0 偏 光 板 1 5 0 0 ; 基 板 1 6 0 0 * 偏 光 板 3 0 0 0 T F Τ 4 0 0 0 畫 素 部 5 0 0 0 ; 向 異 性 導 電 膜 5 1 0 0 : 導 電 性 粒 子 5 2 0 0 ; 外 部 引 線 5 3 0 0 薄 膜 帶 5 4 0 0 : 密 封 用 之 樹 脂 5 5 0 0 ; 驅 動 I C 電極 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -31 -

Claims (1)

  1. 43 899 1 公告本 B8 C8 D8 六、申請專利範圍 附件la 第8 5 1 1 2 5 8 7號專利申請案 中文申請專利範圍修正本 民國9 0年3月修正 1 . 一種薄膜元件之製造方法,包含下列(A)〜( Η )之製造過程, (A )在基板上形成閘極層,及與此閘極層同一材料 製成之閘極材料層之過程, (B)在上述閘極層及閘極材料層上形成閘極絕緣膜 之過程, (C )在上述閘極絕綠膜上,以具有與上述閘極層在 平面上重疊之形態,形成通道層及電阻接觸層之過程, (D )形成連接在上述電阻接觸層之源極層及吸極層 之過程* (E )藉蝕刻去除介在上述源極層與吸極層間之上述 電阻接觸層之過程, (F )形成覆蓋上述源極層,吸極層,以及上述閘極 材料層之保護膜之過程, (G )選擇式蝕刻存在於上述閘極層或上述閘極材料 層上之上述閙極絕緣膜及上述保護膜之重疊膜之一部分》 形成可以使上述閘極層或閘極材料層之表面之另一部分露 出之第1開口部,同時,選擇式蝕刻上述源極層或吸極層 上之上述保護膜之一部分,形成可以使上述源極層或吸極 層之表面之一部分露出之第2開口部之過程, (H)經由上述第1開口部或第2開口部,將導電性 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -—-1' (請先閱讀背面之注意事項再填寫本頁) 裝·-------訂·! !1!_§ 經濟部智慧財產局員工消費合作社印製 438991 A8 B8 C8 D8 六、申請專利範圍 材料層連接在上述閘極層,閘極材料層,上述源極層,吸 極層之至少一處之過程, 上述導電性材料層係由I T 0 ( Indium Tin Oxide ) 所構成。 2. 如申請專利範圍第1項所述之薄膜元件之製造方 法,其特徵在於, 在上述(G)過程形成之上述第1開口部係,將配線 連接到上述閘極材料層用之接觸孔,或將外部端子連接到 上述閘極材料層用之開口部。 3. —種有源矩陣基板,係以連接在配置成矩陣狀之 掃描線與信號線之薄膜電晶體(TFT),及連接在該薄 膜電晶體之一端之畫素電極,構成畫素部之有源矩陣基板 ,其特徵在於, 具備有,配設在上述掃描線及信號線中之至少一方, 或與該線在霊氣上等效之部位與共同電位線之間,使用薄 IM 膜電晶體;電破壞防止用保護構件, 上述壞防止用保護構件含有,連接薄膜電晶體之 閘極層與汲極層之架構之二極體, 連接上述閘極層與源極、吸極層用,而選擇式去除上 述閘極層上之絕緣膜而成之第1開口部,與選擇式去除上 述源極、吸極層上之絕緣膜而成之第2開口部,係在同一 過程形成,且,上述閘極層與上述源極、吸極層,係經由 上述第1及第2開口部,由跟上述畫素電極同一材料之導 電材料層連接在一起。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ^1/ 1 I I - - - - [ ] I - I _ . 經濟部智慧財產局員工消費合作杜印製 2 4389 9 1 B8 1 C8 _ DS 六、申請專利範圍 4 ·如申請專利範圍第3項所述之有源矩陣基板,其 特徵在於, 上述第1開口部係貫穿閘極材料層上之第1絕綠膜及 第1絕緣膜上之第2絕緣膜之重疊膜而形成,上述第2開 口部係僅貫穿源極、吸極層上之上述第2絕綠膜而形成。 5. 如申請專利範圍第3項所述之有源矩陣基板,其 特徵在於, 上述畫素電極,及跟畫素電極同一材料之上述導電材 料層係由I T 0 ( Indium Tin Oxide)膜所構成。 6. 如申請專利範圍第3項所述之有源矩陣基板,其 特徵在於, 與上述掃描線及上述信號線中之至少一方成電氣上等 效之部位,係連接外部端子用之電極(pad),而上述 共同電位線,係在交流驅動液晶時供給成爲基準之基準電 位之線(LC—COM線),或在製造液晶顯示裝置之過 程中,共同連接用以連接上述外部端子之電極使成同電位 之線(保護膜)* 7. 如申請專利範圍第6項所述之有源矩陣基板,其 特徵在於, 上述靜電破壞防止用保護構件係設在,連接上述外部 端子之電極(pad),與交流驅動上述液晶時供給成爲 基準之基準電位之線(L C — COM線)之間,以及’連 接上述外部端子之電極(pad),與共同連接用以連接 上述外部端子之電極使成同電位之線(保護環)之間之雙 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂*丨丨丨丨丨丨-τ·^. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 AS 438991 1 U〇 ____ 六、申請專利範圍 方。 8. 如申請專利範圍第3項所述之有源矩陣基板’其 特徵在於* 上述靜電破壞防止用保護構件具備有’共同連接第1 二極體之陽極與第2二極體之陰極’及共同連接第1二極 體之陰極與第2二極體之陽極而構成之雙方向性之一極體 〇 9. 一種使用如申請專利範圍第3項〜第8項中之任 一項所述之有源矩陣基板構成之液晶顯示裝置。 1 0 . —種有源矩陣基板之製造方法,其特徵在於’ 經過包含下列(A)〜(G)製造過程之基板製造過程’ 製造有源矩陣基板, (A)在基板上形成閘極層*與此閘極層同一材料之 閘極材料層之過程, C B )在上述閘極層及閘極材料層上形'成閘極絕緣膜 之過程> (C )在上述閘極絕緣膜上,與上述閘極層在平面上 有重疊之形態形成通道層及電阻接觸層之過程, (D )形成連接於上述電阻接觸層之源極、吸極層, 冏時在上述絕緣膜上之一定領域,形成與上述源極、吸極 層同一材料構成之源極、吸極材料層之過程, (E )形成可覆蓋上述源極、吸極層,以及上述源極 、吸極材料層之保護膜之過程, (F )選擇式蝕刻上述閘極層或閘極材料層上存在之 本紙張尺度適用中國國家標準(CNS)A4規格(2J0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) J裝----- - -訂i !i ―、魂丨' 一 4 - 經濟部智慧財產局員工消費合作社印製 -*--------BBBBS .! ^3899 1 B8 1 C8 D8 六、申請專利範圍 上述閘極絕緣膜及上述保護膜之重疊膜,形成可使上述閘 極層或閘極材料層之表面之另一部分露出之第1開口部, 同時,選擇式蝕刻上述源極、吸極層或上述源極、吸極材 料層上之上述保護膜,形成可使上述源極、吸極層或上述 源極、吸極材料層之表面之一部分露出之第2開口部之過 程, (G )經由上述第1或第2開口部,將上述導電性材 料層連接到上述閘極層,上述閘極材料層,上述源極、吸 極層或上述源極、吸極材料層之過程, 上前導電性材料層係由I TO所構成》 1 1 .如申請專利範圍第1 0項所述之有源矩陣基板 之製造方法,其特徵在於, 經由如申請專利範圍第1 〇項之過程(A)〜(G) ,在上述有源矩陣基板上形成, 連接在掃描線與信號線之薄膜電晶體(T F T ), 連接在上述薄膜電晶體之畫素電極,以及, 連接上述薄膜電晶體之閘極層與源極、吸極層而成之 靜電破壞防止用之二極體。 12,如申請專利範圍第項所述之有源矩陣基板 之製造方法,其特徵在於, 上述過程(G )之導電性材料層,係使用與畫素電極 相同材料構成之材料層。 1 3 .如申請專利範圍第1 〇項所述之有源矩陣基板 之製造方法*其特徵在於, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ' ' 5 - --!1 — 裝 *--III--訂 ---ill J — ^Τ,Λ <請先閱讀背面之注意事項再填寫本頁) 4389 9 1 A8 B8 C8 D8 六、申請專利範圍 上述過程(G )之導電性材料層使用I.TO ( Indium Tin Oxide)。 1 4 .—種液晶顯示裝置內所含之有源元件之靜電破 壤防止方法,係防止由連接在配置成矩陣狀之掃描線與信 號線之薄膜電晶體(TFT),及連接在該薄膜電晶體之 一端之畫素電極構成畫素部之有源矩陣型液晶顯示裝置內 所含之有源元件受到靜電破壤之方法,其特徵在於, 將含有連接薄膜電晶體之閘極層與源極、汲.極層之架 構之二極體,具備有配設在上述掃描線及信號線中之至少 一方,或與該線在電氣上等效之部分與共同電位線間,使 用薄膜電晶體之靜電保護構件,連接在上述掃描線及信號 線之一方,或電氣上與該線等效之部位與共同電位線之間 ,藉此防止液晶顯示裝置內所含之有源元件受到靜電破壞 {請先閱讀背面之注意事項再填寫本頁) /裝-----I--訂線" 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -6 -
TW085112581A 1995-10-03 1996-10-15 Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD TW438991B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27958795 1995-10-03

Publications (1)

Publication Number Publication Date
TW438991B true TW438991B (en) 2001-06-07

Family

ID=17613072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085112581A TW438991B (en) 1995-10-03 1996-10-15 Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD

Country Status (6)

Country Link
US (8) USRE44267E1 (zh)
JP (1) JP3261699B2 (zh)
KR (1) KR100270468B1 (zh)
CN (6) CN1145839C (zh)
TW (1) TW438991B (zh)
WO (1) WO1997013177A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304351B2 (en) 2005-06-13 2007-12-04 Au Optronics Corporation Active matrix substrate

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145839C (zh) * 1995-10-03 2004-04-14 精工爱普生株式会社 薄膜元件的制造方法
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
KR100230595B1 (ko) * 1996-12-28 1999-11-15 김영환 액정 표시 장치 및 그 제조방법
US6037609A (en) * 1997-01-17 2000-03-14 General Electric Company Corrosion resistant imager
KR100495810B1 (ko) * 1997-09-25 2005-09-15 삼성전자주식회사 정전기보호회로를갖는액정표시장치
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
JPH11305243A (ja) * 1998-04-16 1999-11-05 Internatl Business Mach Corp <Ibm> 液晶表示装置
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
JP2000019556A (ja) 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
JP3652898B2 (ja) * 1998-11-19 2005-05-25 株式会社日立製作所 液晶表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
US6771239B1 (en) * 1999-05-17 2004-08-03 Seiko Epson Corporation Method for manufacturing an active matrix substrate
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3583662B2 (ja) * 1999-08-12 2004-11-04 株式会社 沖マイクロデザイン 半導体装置および半導体装置の製造方法
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
GB0100733D0 (en) 2001-01-11 2001-02-21 Koninkl Philips Electronics Nv A method of manufacturing an active matrix substrate
AU2002245519A1 (en) * 2001-03-02 2002-09-19 Tokyo Electron Limited Apparatus and method of improving impedance matching between an rf signal and a multi-segmented electrode
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7015339B2 (en) * 2001-07-24 2006-03-21 Cargill, Incorporated Process for isolating phenolic compounds
JP3643067B2 (ja) * 2001-10-11 2005-04-27 株式会社半導体エネルギー研究所 半導体表示装置の設計方法
TW543917U (en) * 2002-01-23 2003-07-21 Chunghwa Picture Tubes Ltd Flat display panel and its apparatus
US7115913B2 (en) * 2002-03-27 2006-10-03 Tfpd Corporation Array substrate used for a display device and a method of making the same
DE10227332A1 (de) * 2002-06-19 2004-01-15 Akt Electron Beam Technology Gmbh Ansteuervorrichtung mit verbesserten Testeneigenschaften
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
GB0219771D0 (en) * 2002-08-24 2002-10-02 Koninkl Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
CN100428463C (zh) * 2003-05-15 2008-10-22 统宝光电股份有限公司 静电放电保护元件及其制造方法
JP4239873B2 (ja) 2003-05-19 2009-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP2004354798A (ja) * 2003-05-30 2004-12-16 Nec Lcd Technologies Ltd 薄膜トランジスタ基板及びその製造方法
JP2005049637A (ja) * 2003-07-29 2005-02-24 Seiko Epson Corp 駆動回路及びその保護方法、電気光学装置並びに電子機器
JP4319517B2 (ja) * 2003-10-28 2009-08-26 東芝モバイルディスプレイ株式会社 アレイ基板および平面表示装置
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US8064003B2 (en) * 2003-11-28 2011-11-22 Tadahiro Ohmi Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US6833717B1 (en) * 2004-02-12 2004-12-21 Applied Materials, Inc. Electron beam test system with integrated substrate transfer module
US7319335B2 (en) * 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
US20060038554A1 (en) * 2004-02-12 2006-02-23 Applied Materials, Inc. Electron beam test system stage
US7355418B2 (en) * 2004-02-12 2008-04-08 Applied Materials, Inc. Configurable prober for TFT LCD array test
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
US7728943B2 (en) * 2004-05-28 2010-06-01 Sharp Kabushiki Kaisha Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7217591B2 (en) * 2004-06-02 2007-05-15 Perkinelmer, Inc. Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors
KR101050355B1 (ko) 2004-06-30 2011-07-19 엘지디스플레이 주식회사 액정표시장치
CN100454553C (zh) * 2004-07-23 2009-01-21 精工爱普生株式会社 薄膜半导体装置及其制造方法、电光学装置、电子机器
CN101251986B (zh) * 2004-07-26 2012-01-04 精工爱普生株式会社 发光装置
JP2006065020A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2006065021A (ja) 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
US7342579B2 (en) * 2004-10-11 2008-03-11 Chunghwa Picture Tubes, Ltd. Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge
KR101133763B1 (ko) * 2005-02-02 2012-04-09 삼성전자주식회사 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
JP4380552B2 (ja) * 2005-02-04 2009-12-09 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP4579012B2 (ja) 2005-03-03 2010-11-10 シャープ株式会社 液晶表示装置の製造方法
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
JP2006309161A (ja) 2005-03-29 2006-11-09 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2006308803A (ja) * 2005-04-27 2006-11-09 Nec Lcd Technologies Ltd 液晶表示装置
US7535238B2 (en) * 2005-04-29 2009-05-19 Applied Materials, Inc. In-line electron beam test system
TWI249857B (en) 2005-06-01 2006-02-21 Au Optronics Corp Displaying device with photocurrent-reducing structure and method of manufacturing the same
CN100392507C (zh) * 2005-06-09 2008-06-04 友达光电股份有限公司 可降低光漏电流的薄膜晶体管显示组件及其制造方法
JP4039446B2 (ja) 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
US20070030408A1 (en) * 2005-08-08 2007-02-08 Kuang-Hsiang Lin Liquid crystal display panel, thin film transistor array substrate and detection methods therefor
CN100442111C (zh) * 2005-08-16 2008-12-10 中华映管股份有限公司 具静电放电防护的液晶显示面板
JP2007108341A (ja) * 2005-10-12 2007-04-26 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置
KR101197054B1 (ko) * 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
KR101148206B1 (ko) * 2005-11-29 2012-05-24 삼성전자주식회사 표시 기판과, 이의 검사 방법
KR100729046B1 (ko) * 2005-12-09 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법
JP5040222B2 (ja) * 2005-12-13 2012-10-03 ソニー株式会社 表示装置
JP2007281416A (ja) * 2006-03-17 2007-10-25 Seiko Epson Corp 金属配線形成方法及びアクティブマトリクス基板の製造方法
US20070246778A1 (en) * 2006-04-21 2007-10-25 Meng-Chi Liou Electrostatic discharge panel protection structure
KR101232061B1 (ko) * 2006-04-24 2013-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
CN101064984B (zh) * 2006-04-29 2010-12-22 中华映管股份有限公司 静电放电防护结构
KR101404542B1 (ko) * 2006-05-25 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치
US7602199B2 (en) * 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
US7786742B2 (en) * 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
CN101427608B (zh) * 2006-06-09 2013-03-27 株式会社半导体能源研究所 半导体器件的制造方法
CN100449394C (zh) * 2006-08-28 2009-01-07 友达光电股份有限公司 薄膜晶体管及包含此薄膜晶体管的显示器
JP2008116770A (ja) * 2006-11-07 2008-05-22 Hitachi Displays Ltd 表示装置
JP4723654B2 (ja) * 2006-12-22 2011-07-13 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
TWI356960B (en) * 2007-01-09 2012-01-21 Chunghwa Picture Tubes Ltd Active device array substrate
TWI401019B (zh) * 2007-01-11 2013-07-01 Prime View Int Co Ltd 具有靜電防護功能之主動陣列裝置
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
CN101285974B (zh) * 2007-04-11 2011-08-31 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路及液晶显示器
JP5167685B2 (ja) * 2007-04-25 2013-03-21 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、及び電気光学装置の製造方法
JP4524692B2 (ja) * 2007-07-25 2010-08-18 セイコーエプソン株式会社 基板の製造方法及び液晶表示装置の製造方法
TWI342611B (en) 2007-08-14 2011-05-21 Chunghwa Picture Tubes Ltd Active device array substrate
CN101424848B (zh) * 2007-10-29 2011-02-16 北京京东方光电科技有限公司 Tft-lcd像素结构及其制造方法
CN101868757A (zh) * 2007-12-20 2010-10-20 夏普株式会社 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法
KR101458910B1 (ko) 2008-03-28 2014-11-10 삼성디스플레이 주식회사 표시 장치
KR101033463B1 (ko) * 2008-06-13 2011-05-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR20110056542A (ko) 2008-09-12 2011-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101670695B1 (ko) * 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101359024B (zh) * 2008-09-23 2012-05-30 友达光电(苏州)有限公司 电子装置显示面板的测试电路和显示面板
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US8013340B2 (en) * 2008-09-30 2011-09-06 Infineon Technologies Ag Semiconductor device with semiconductor body and method for the production of a semiconductor device
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101273972B1 (ko) * 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
TWI395167B (zh) * 2008-12-12 2013-05-01 Au Optronics Corp 陣列基板與顯示面板
EP2396697A4 (en) * 2009-02-10 2012-08-22 Applied Nanotech Holdings Inc ELECTROCHROMIC DEVICE
JP5387950B2 (ja) * 2009-03-05 2014-01-15 Nltテクノロジー株式会社 液晶表示素子及びそれを用いた画像表示装置
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101330421B1 (ko) * 2009-12-08 2013-11-15 엘지디스플레이 주식회사 게이트 인 패널 구조의 액정표시장치
JP5370189B2 (ja) 2010-02-04 2013-12-18 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
JP2011164196A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
KR20110106082A (ko) * 2010-03-22 2011-09-28 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 제조방법
KR20120090594A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 고분자 전극의 제조방법 및 고분자 전극을 채용한 고분자 구동기
JP2012189716A (ja) * 2011-03-09 2012-10-04 Japan Display East Co Ltd 画像表示装置
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
JP6254674B2 (ja) * 2013-03-15 2017-12-27 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイパネル
CN104122682B (zh) * 2013-04-28 2018-01-30 北京京东方光电科技有限公司 一种检测线路结构及其制造方法、显示面板和显示装置
JP2015070368A (ja) 2013-09-27 2015-04-13 三菱電機株式会社 半導体装置
JP2014179636A (ja) * 2014-05-01 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015207779A (ja) * 2015-06-16 2015-11-19 株式会社半導体エネルギー研究所 半導体装置
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN110800111B (zh) * 2017-06-28 2023-03-24 夏普株式会社 有源矩阵基板及其制造方法
JP7427969B2 (ja) * 2020-01-22 2024-02-06 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079506B2 (ja) * 1986-02-14 1995-02-01 富士通株式会社 表示装置の静電気による破壊防止方法
JPS633U (zh) 1986-06-20 1988-01-05
JPH06259B2 (ja) * 1986-07-28 1994-01-05 大和製罐株式会社 タブ供給装置
NL8801164A (nl) * 1987-06-10 1989-01-02 Philips Nv Weergeefinrichting voor gebruik in reflectie.
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
US5219771A (en) * 1988-07-30 1993-06-15 Fuji Xerox Co., Ltd. Method of producing a thin film transistor device
US5200876A (en) 1989-04-10 1993-04-06 Matsushita Electric Industrial Co., Ltd. Electrostatic breakdown protection circuit
JPH032838A (ja) * 1989-05-31 1991-01-09 Matsushita Electron Corp 液晶表示装置の製造方法
JP2764139B2 (ja) 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
JP2687667B2 (ja) * 1990-04-17 1997-12-08 日本電気株式会社 マトリクス電極基板およびその製造方法
JPH0527263A (ja) * 1991-07-22 1993-02-05 Toshiba Corp 液晶表示装置
JP3094610B2 (ja) 1991-12-13 2000-10-03 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5373377A (en) * 1992-02-21 1994-12-13 Kabushiki Kaisha Toshiba Liquid crystal device with shorting ring and transistors for electrostatic discharge protection
JP3357699B2 (ja) * 1992-02-21 2002-12-16 株式会社東芝 液晶表示装置
JPH05303116A (ja) * 1992-02-28 1993-11-16 Canon Inc 半導体装置
JPH05333377A (ja) * 1992-06-04 1993-12-17 Nec Corp 液晶表示装置の製造方法
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3223614B2 (ja) 1992-12-22 2001-10-29 松下電器産業株式会社 液晶表示装置
JP3200753B2 (ja) 1993-03-31 2001-08-20 カシオ計算機株式会社 薄膜トランジスタパネル
JP3290772B2 (ja) * 1993-08-18 2002-06-10 株式会社東芝 表示装置
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
JP3029531B2 (ja) 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5621556A (en) 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
CN1145839C (zh) 1995-10-03 2004-04-14 精工爱普生株式会社 薄膜元件的制造方法
JP3296725B2 (ja) 1996-07-13 2002-07-02 株式会社三栄水栓製作所 湯水混合栓
JPH10161142A (ja) 1996-11-28 1998-06-19 Sharp Corp 液晶表示装置
JP4030178B2 (ja) 1997-06-25 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 アクティブマトリクス型表示装置
JP2000019556A (ja) 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
US6204081B1 (en) 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device
JP4562835B2 (ja) 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW473800B (en) 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6639265B2 (en) 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304351B2 (en) 2005-06-13 2007-12-04 Au Optronics Corporation Active matrix substrate

Also Published As

Publication number Publication date
US20050084999A1 (en) 2005-04-21
CN1165568A (zh) 1997-11-19
KR100270468B1 (ko) 2000-11-01
CN103956361A (zh) 2014-07-30
CN101369579A (zh) 2009-02-18
US20030207506A1 (en) 2003-11-06
CN1388404A (zh) 2003-01-01
USRE38292E1 (en) 2003-10-28
CN1881062A (zh) 2006-12-20
US5930607A (en) 1999-07-27
KR970707466A (ko) 1997-12-01
US20050082541A1 (en) 2005-04-21
CN1221843C (zh) 2005-10-05
US20050233509A1 (en) 2005-10-20
CN1624551A (zh) 2005-06-08
CN1881062B (zh) 2013-11-20
CN100414411C (zh) 2008-08-27
JP3261699B2 (ja) 2002-03-04
CN101369579B (zh) 2011-05-04
CN1145839C (zh) 2004-04-14
US20050104071A1 (en) 2005-05-19
WO1997013177A1 (en) 1997-04-10
USRE44267E1 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
TW438991B (en) Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD
JP4386862B2 (ja) 液晶表示装置及びその製造方法
JP4934394B2 (ja) 表示装置
US8319904B2 (en) Liquid crystal display and fabricating method thereof
US8797493B2 (en) Thin film transistor liquid crystal display panel
US20190011757A1 (en) Display device
US6731364B2 (en) Liquid crystal display device
WO2014054482A1 (ja) 半導体装置及び表示装置
JP2002277889A (ja) アクティブマトリクス型液晶表示装置
JP5940163B2 (ja) 半導体装置及び表示装置
TW200807119A (en) Display device with static electricity protecting circuit
JPH04163528A (ja) アクティブマトリクス表示装置
JP3413239B2 (ja) 液晶表示装置
KR100271077B1 (ko) 표시장치,전자기기및표시장치의제조방법
JP2018025671A (ja) 表示装置
WO2006117929A1 (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、及び、液晶表示装置
JP5154665B2 (ja) 接続端子及び該接続端子を備えた表示装置
JPH06258660A (ja) 液晶表示装置
KR20040103474A (ko) 박막트랜지스터기판 및 그 제조방법
JP2624687B2 (ja) 薄膜能動素子アレイの製造方法
JPS62143028A (ja) 液晶表示装置
JPH0915623A (ja) 液晶表示装置およびその製造方法
JPH10170933A (ja) 液晶表示装置
JPH11282386A (ja) アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
JP2005303220A (ja) Tftアレイ基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent