CN101064984B

CN101064984B - 静电放电防护结构

Info

Publication number: CN101064984B
Application number: CN2006100773541A
Authority: CN
Inventors: 刘梦骐; 任坚志
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2006-04-29
Filing date: 2006-04-29
Publication date: 2010-12-22
Anticipated expiration: 2026-04-29
Also published as: CN101064984A

Abstract

一种静电放电防护结构，设置于液晶显示器显示面板的周边区上，并电连接显示区内的导线与周边区的短路环，其包含有一具有第一阻抗的第一路径，以及一具有第二阻抗的第二路径。其中该第二路径与该第一路径系并联设置于该导线与该短路环之间，且第一阻抗低于第二阻抗。

Description

静电放电防护结构

技术领域

本发明涉及一种静电放电防护结构，特别是涉及一种可防止回授型(feedback)静电破坏的静电放电面板防护结构。

背景技术

请参考图1，图1为已知技术的静电放电防护结构的电路图。在一个液晶显示面板周边区100具有数个静电放电防护结构110、120、150，每个静电放电防护结构110、120、150分别与液晶显示面板显示区的数据线(Dataline)102、104、106或扫瞄线(Scan line)(未显示)电连接。静电放电防护结构110、120、150的构造皆相同，以静电放电防护结构120作为例子来说明，静电放电防护结构120具有一条导线126电连接两个薄膜晶体管122、124，而薄膜晶体管122、124又再与短路环(short ring)128电连接。其中，薄膜晶体管122具有栅极(Gate)132，栅极132又与其源极(Source)(未显示)或漏极(Drain)(未显示)形成短路(short)；而薄膜晶体管124具有栅极142，而栅极142又与其源极(未显示)或漏极(未显示)形成短路。

当显示区域内的数据线104产生的静电荷累积至一定量，例如达到开启薄膜晶体管122的阈值电压(Threshold Voltage)时，会使得数据线104中的静电荷得以藉由路径134，亦即从导线126流经薄膜晶体管122再传递至短路环128。而当静电荷进入短路环128后，便会被导通至周围的静电放电防护结构110、150，再分别经由周边相邻接的多个静电放电防护结构，例如静电放电防护结构110、150的路径118、158，亦即从薄膜晶体管114、154和导线116、156进入其它的数据线102、106中，使得静电荷得以被均匀分散于显示区内的各个数据线中，进而达到静电放电防护的功效。但是，因为静电放电防护结构120对于相同的电压差而言，路径134与路径144皆具有相同阻抗，所以便容易发生累积在数据线104的静电荷才刚藉由静电放电防护结构120的路径134导出至短路环128后，便立即再经由静电放电防护结构120的路径144被导回到数据线104中的状况，产生回授型静电破坏。

此外，在其它相关技术，亦有提到在数据线和扫瞄在线形成非线性组抗(nonlinear resistance)结构，来改善静电放电的方法，但均并未针对回授型静电破坏提出相关解决方式，所以在该技术领域中需要功效更卓越的静电放电防护结构。

发明内容

本发明提供一种静电放电防护结构，以解决上述问题。

本发明的较佳实施例提供一种静电放电防护结构，设置于显示面板的周边区上，并电连接显示区内的导线与周边区的短路环，其包含有一第一阻抗的第一路径，以及一第二阻抗的第二路径。其中该第二路径与该第一路径并联设置于该导线与该短路环之间，且第一阻抗低于第二阻抗。

本发明的另一较佳实施例提供一种静电放电防护结构，位于薄膜晶体管液晶显示面板器的周边区，其并电连接薄膜晶体管液晶显示面板器的显示区内的导线与周边区的短路环。静电放电防护结构包含有一第一阻抗的第一薄膜晶体管，以及一第二阻抗的第二薄膜晶体管，其中第二薄膜晶体管与第一薄膜晶体管并联设置于导线与短路环之间，且第一阻抗低于第二阻抗。

本发明的又一较佳实施例提供一种薄膜晶体管液晶显示面板，其包含有一显示区，其内设置有多条扫瞄线以及多条数据线，且数据线与扫瞄线互相交错配置，以及，一周边区，其内设置有一短路环与多个静电放电防护结构。静电放电防护结构分别电连接数据线与短路环以及扫瞄线与短路环，且静电放电防护结构均另包含有一第一阻抗的一第一薄膜晶体管，以及一第二阻抗的一第二薄膜晶体管，其中该第二薄膜晶体管与该第一薄膜晶体管并联设置，且第一阻抗低于该第二阻抗。

在本发明的静电放电防护结构中，用于引导数据线或者扫瞄线的静电荷进入短路环的薄膜晶体管的阻抗较低，而让静电荷由短路环重回该数据线或者扫瞄线的薄膜晶体管的阻抗较高，所以本发明中静电荷不容易重回该数据线或者扫瞄线，也就不易发生回授型静电破坏，有效提高液晶显示面板的成品率。

附图说明

图1为已知技术的静电放电防护结构的电路图。

图2为本发明的静电放电防护结构的电路图。

图3为本发明的静电放电防护结构的等效电路图。

图4为本发明另一实施例的静电放电防护结构的电路图。

附图符号说明

100、200、300 液晶显示面板周边区

110、120、150、210、220、250、310、320、350 静电放电(ESD)防护结构

102、104、106、202、204、206、304 数据线

116、126、156、216、226、256、326 导线

114、122、124、154、214、222、224、254、322、324、332、334薄膜晶体管

128、228、328 短路环

132、142、232、242 栅极

118、134、144、158、218、234、244、258、342、344 路径

262、264 二极管

具体实施方式

请参考图2，图2为本发明的静电放电防护结构的电路图。本发明的静电放电防护结构可应用于各式薄膜晶体管液晶显示面板或有机发光二极管面板等显示面板中。以薄膜晶体管液晶显示面板为例，如图2所示，薄膜晶体管液晶显示面板的周边区200具有多个静电放电防护结构210、220、250，每个静电放电防护结构210、220、250分别与薄膜晶体管液晶显示面板的显示区的数据线202、204、206或者是扫瞄线(未显示)相连接。

本发明的静电放电防护结构210、220、250的构造均相同，现以静电放电防护结构220作为例子来说，静电放电防护结构220具有一条导线226电连接两个薄膜晶体管222、224，而薄膜晶体管222、224彼此并联，且薄膜晶体管222、224又再与短路环228电连接。此外，薄膜晶体管222具有栅极232，而栅极232又与其源极(未显示)或漏极(未显示)形成短路，同样地，薄膜晶体管224亦具有栅极242，而栅极242又与其源极(未显示)或漏极(未显示)形成短路，进而使薄膜晶体管222、224分别形成两个等效二极管。换句话说，在其它的实施例中，薄膜晶体管222、224也可以被二极管所取代。如同图3所示，图3为本发明的静电放电防护结构的等效电路图。图2中的薄膜晶体管222、224即等同于图3中绘制的二极管422、424。

请继续参考图2，当显示区中的任何一条数据线，例如数据线204，所累积的静电荷至一定量，达到开启薄膜晶体管222的阈值电压(ThresholdVoltage)时，将使得该数据线204中的静电荷得以藉由路径234，亦即经由导线226通过薄膜晶体管222再传递至短路环228。而当静电荷进入短路环228后，便会被导通至周围的静电放电防护结构210、250，再分别经由周边相邻接的多个静电放电防护结构，例如静电放电防护结构210、250的路径218、258，亦即经由薄膜晶体管214、254和导线216、256进入其它的数据线202、206中，使得静电荷得以被均匀分散于显示区内的各个数据线中，进而达到静电放电防护的功效。

由于在本实施例中，静电放电防护结构220的路径234的阻抗比路径244小，所以当数据线204产生的静电荷被导入短路环228的时候，静电荷便难以藉由薄膜晶体管224再导回数据线204，也就是说不易发生回授型静电破坏，进而能达到较佳的静电放电防护功效。

值得注意的是，本发明的静电放电防护结构应用于薄膜晶体管液晶显示面板时，可直接藉由改变薄膜晶体管222、224组件的布局设计，来控制薄膜晶体管222的阻抗小于薄膜晶体管224，进而达到让路径234的阻抗比路径244小的目的。例如，本发明便是藉由控制薄膜晶体管222的晶体管通道宽度/长度的比值大于薄膜晶体管224的晶体管通道宽度/长度的比值，来达到让薄膜晶体管222的阻抗比薄膜晶体管224小的目的。举例来说，薄膜晶体管222、224的长度相同，但是薄膜晶体管222的通道宽度较大，如薄膜晶体管222的晶体管通道宽度/长度的比值80/5，而薄膜晶体管224的晶体管通道宽度/长度的比值30/5；或者是使薄膜晶体管222、224的通道宽度相同，但是薄膜晶体管222的通道长度较小，如薄膜晶体管222的晶体管通道宽度/长度的比值50/4，而薄膜晶体管224的晶体管通道宽度/长度的比值50/7等，均可让薄膜晶体管222的阻抗小于薄膜晶体管224的阻抗。

在上述的较佳实施例中，静电放电防护结构210、220、250是与液晶显示面板的数据线202、204、206相连接，但实际上，静电放电防护结构亦可与扫瞄线(Scan line)(未显示)相连接。而相互对应且交错的一条数据线和一条扫瞄线可用来控制特定的一个像素单元开启与否，因此当数据线204将静电荷藉由静电放电防护结构220导致短路环228上时，便可使得整条数据线204上的像素单元免于被静电破坏。再者，在短路环228上的静电荷除了不易再重新回到数据线204外，其还可分散至静电放电防护结构220两边的数个静电放电防护结构中，不仅是图2中有的静电放电防护结构210、250，只要静电荷能到达开启静电放电防护结构的薄膜晶体管的阈值电压，静电荷即可进入该静电放电防护结构所连接的其它数据线中，有效分散静电荷。

请参考图4，图4为本发明另一实施例的静电放电防护结构的电路图。图4的实施例的原理和图2相同，但是图4中的每一个静电放电防护结构310、320、350中，却是利用四个薄膜晶体管两两串联再相对并联而成。以图4中的静电放电防护结构320作例，位于薄膜晶体管液晶显示面板周边区300的静电放电防护结构320，经由导线326和数据线304相连接，其内具有的四个薄膜晶体管322、324、332、334，且薄膜晶体管322、332呈串联设置，而薄膜晶体管324、334又配置成串联结构，然后薄膜晶体管322、332与薄膜晶体管324、334又彼此并联后，再与短路环328相电连接。其中薄膜晶体管322、332串联后的阻抗小于薄膜晶体管324、334串联后的阻抗，所以当数据线304将静电荷经由静电放电防护结构320的路径342引导至短路环328后，便不易再经由静电放电防护结构320的路径344回到数据线304中。本发明不只能利用上述这种在路径342、344两边制作对称数量的薄膜晶体管的方式来完成，也可以在两边路径上制作不对称数量的薄膜晶体管，只要使静电荷被导出数据线的路径阻抗小于静电荷由短路环重回该数据线的路径阻抗，皆为本发明的保护范围。

相较于已知技术，本发明的静电放电防护结构系利用引导数据线或者扫瞄线的静电荷进入短路环的路径的阻抗较低，并让静电荷由短路环重回该数据线或者扫瞄线的路径的阻抗较高的方式，来实现静电放电防护，不像已有技术的非线性组抗没有阻抗大小的差别，所以本发明中静电荷不容易再重回原先放电的数据线或者扫瞄线，也就不易发生回授型静电破坏，进而可有效提高液晶显示面板的成品率，不似先前提及的技术有无法限制回授型静电破坏的发生。且本发明改变薄膜晶体管的通道长宽比例，就可达到改变薄膜晶体管的阻抗的需求，不需更动驱动电路，也不需增加光罩工艺，易于在现有的各式显示面板工艺中实施。

以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属于本发明的涵盖范围。

Claims

1. 一种静电放电防护结构，位于一显示面板的一周边区，并电连接于该显示面板的一显示区内的一扫瞄线和一数据线，且该扫瞄线和该数据线的其中之一与该周边区的一短路环相互电连接，该静电放电防护结构包含有：

一第一路径，该第一路径含有一第一阻抗；以及

一第二路径，该第二路径含有一第二阻抗，其中该第二路径与该第一路径互相并联设置于该导线与该短路环之间，且该第一阻抗低于该第二阻抗。

2. 如权利要求1所述的静电放电防护结构，其中该第一路径和该第二路径各包含至少一二极管。

3. 如权利要求1所述的静电放电防护结构，其中该第一路径和该第二路径各包含至少一薄膜晶体管。

4. 如权利要求3所述的静电放电防护结构，其中所述薄膜晶体管的一栅极是与一源极/漏极形成短路。

5. 如权利要求4所述的静电放电防护结构，其中所述薄膜晶体管为一等效二极管。

6. 如权利要求4所述的静电放电防护结构，其中设于该第一路径中的所述薄膜晶体管与设于该第二路径中的所述薄膜晶体管具有不同的晶体管通道宽度/长度比值。

7. 如权利要求1所述的静电放电防护结构，其中累积该显示区中的静电荷经由该第一路径进入该短路环，且不经由该第二路径回到该显示区内。