CN102629010A - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN102629010A
CN102629010A CN2012100244793A CN201210024479A CN102629010A CN 102629010 A CN102629010 A CN 102629010A CN 2012100244793 A CN2012100244793 A CN 2012100244793A CN 201210024479 A CN201210024479 A CN 201210024479A CN 102629010 A CN102629010 A CN 102629010A
Authority
CN
China
Prior art keywords
transistor
source follower
voltage
liquid crystal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100244793A
Other languages
English (en)
Other versions
CN102629010B (zh
Inventor
岩佐隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Publication of CN102629010A publication Critical patent/CN102629010A/zh
Application granted granted Critical
Publication of CN102629010B publication Critical patent/CN102629010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种液晶显示装置。像素(10)内的源极跟随器用PMOS晶体管(Tr13以及Tr14)，将栅极与保持电容(Cs1、Cs2)连接，始终在导通状态下使用，因此，仅把源极跟随器用PMOS晶体管(Tr13以及Tr14)的阈值电压Vth设定为+0.5V，设为常导通状态。源极跟随器用PMOS晶体管(Tr13以及Tr14)的电流值用恒流负载晶体管(Tr7)控制，用恒流负载晶体管(Tr7)和开关用NMOS晶体管(Tr5、Tr6)控制导通/截止。另外，存在经由晶体管(Tr5、Tr6)的可输出的电压范围，因此，通过源极跟随器用PMOS晶体管(Tr13以及Tr14)的阈值电压Vth的变换来进行最佳化，以使保持线性的区域达到最大。

Description

液晶显示装置
技术领域
本发明涉及液晶显示装置，尤其涉及在各像素中在两个保持电容中分别对正极性影像信号和负极性影像信号进行采样保持后，对像素电极交替地施加这些保持电压来对液晶显示元件进行交流驱动的液晶显示装置。
背景技术
近年，在投影装置或投影电视机中作为用于投影影像的中心部件，多使用LCOS(Liquid Crystal on Silicon)型的液晶显示装置。作为该LCOS型的液晶显示装置，本申请人先前提出了在以两条数据线(列信号线)作为一组的多组数据线和多条栅极线(行扫描线)的各交叉部分别矩阵状地配置像素，在这些各像素中在两个保持电容中分别对正极性影像信号和负极性影像信号进行采样保持后，将这些保持电压交替施加在像素电极上来对液晶显示元件进行交流驱动的液晶显示装置(例如参照专利文献1(日本特开2009-223289号公报))。
图1表示该液晶显示装置的一个像素的一例的等价电路图。在该图中，一个像素由以下各部构成：用于写入正极性的影像信号以及负极性的影像信号的像素选择晶体管Tr1以及Tr2；并列地保持各个极性的影像信号电压的独立的两个保持电容Cs1以及Cs2；晶体管Tr3～Tr7；液晶显示元件LC。液晶显示元件LC是在互相面对配置的像素电极PE和公共电极CE之间夹持液晶层(显示体)LCM的公知的构造。
另外，像素选择晶体管Tr1以及Tr2和开关晶体管Tr5以及Tr6是N沟道MOS型场效应晶体管(以下称为NMOS晶体管)，晶体管Tr3、Tr4、Tr7是P沟道MOS型场效应晶体管(以下称为PMOS晶体管)。晶体管Tr3和Tr7以及晶体管Tr4和Tr7分别是所谓的源极跟随器/缓冲器，晶体管Tr3、Tr4是作为源极跟随器晶体管而工作的晶体管，晶体管Tr7是作为恒流源负载而工作的晶体管。MOS晶体管的源极跟随器/缓冲器的输入电阻几乎无限大，保持电容Cs1以及Cs2的积蓄电荷不泄漏，而被保持到在一个垂直扫描期间后重新写入信号为止。
另外，像素部数据线针对各像素由正极性用数据线Di+、负极性用数据线Di-这两条一组构成，被供给通过未图示的数据线驱动电路采样的极性互相不同的影像信号。像素选择晶体管Tr1、Tr2的各漏极端子分别与正极性用数据线Di+、负极性用数据线Di-连接，各栅极端子针对同一行与行扫描线(栅极线)Gj连接。另外，恒流负载晶体管Tr7，栅极针对同一行像素在行方向上共同连接配线B，成为能够进行恒流负载的偏压控制的结构。另外，配线S+、S-是栅极控制信号用的配线，分别与晶体管Tr5、Tr6的栅极连接。而且，行扫描线Gj与相同行的多个像素的晶体管Tr1以及Tr2分别共同连接。
然后，结合图2的时序图说明该像素的交流驱动控制的概要。图2(A)表示成为影像信号的垂直扫描的基准的垂直同步信号VD，图2(B)表示施加在图1的像素中的晶体管Tr7的栅极上的配线B的负载特性控制信号。另外，图2(C)表示在上述像素中的传输正极性侧驱动电压的开关晶体管Tr5的栅极上施加的配线S+的栅极控制信号的信号波形，图2(D)表示在上述像素中的传输负极性侧驱动电压的开关晶体管Tr6的栅极上施加的配线S-的栅极控制信号的各信号波形。
在图1中，在图2(C)所示的配线S+的栅极控制信号为高电平的期间，正极性侧开关晶体管Tr5导通，当在该期间使向配线B供给的负载特性控制信号如图2(B)所示那样为低电平时，源极跟随器/缓冲器成为激活状态，像素电极PE节点被充电到正极性的影像信号电平。在像素电极PE的电位成为被完全充电的状态的时刻，当将配线B的负载特性控制信号设为高电平，并且此时将配线S+的栅极控制信号切换为低电平时，像素电极PE变为浮动，在液晶电容中保持正极性驱动电压。
另一方面，在图2(D)所示的配线S-的栅极控制信号为高电平的期间，负极性侧开关晶体管Tr6导通，当在该期间使向配线B供给的负载特性控制信号如图2(B)所示那样成为低电平时，源极跟随器/缓冲器成为激活状态，像素电极PE节点被充电到负极性的影像信号电平。在像素电极PE的电位成为被完全充电的状态的时刻，当将配线B的负载特性控制信号设为高电平，并且此时将配线S-的栅极控制信号切换为低电平时，像素电极PE变为浮动，在液晶电容中保持负极性驱动电压。
以下，重复与交替导通上述的开关晶体管Tr5以及Tr6的开关动作同步、通过配线B的负载特性控制信号使晶体管Tr7间歇地变为激活状态的动作，由此，在液晶显示元件LC的像素电极PE上如图2(E)所示那样施加用正极性和负极性的各影像信号被交流化的驱动电压VPE。图1所示的像素不直接向像素电极PE传输保持电荷，而是经由源极跟随器/缓冲器供给电压的结构，因此，即使进行正负极性的重复充放电也不存在电荷中和的问题，可以实现没有电压电平的衰减的驱动。
另外，图2(F)所示的Vcom表示在液晶显示装置的相对基板上形成的公共电极CE上施加的电压。液晶层LCM的实质的交流驱动电压是该公共电极CE的施加电压Vcom和像素电极PE的施加电压的差电压。如图2(F)所示，公共电极CE的施加电压Vcom相对于与像素电极电位的反转基准电平Vc大致相等的基准电平，与像素极性切换同步地被反转。
另外，在保持电容Cs1、Cs2中分别被采样保持的正极性、负极性的各影像信号电压，经由高输入电阻的源极跟随器晶体管Tr3、Tr4被读出，如图2(C)、(D)所示，通过用配线S+、S-交替供给的栅极控制信号而被导通的开关晶体管Tr5、Tr6被交替选择，对像素电极PE施加反转为正极性、负极性的图2(E)所示的驱动电压VPE。该图1所示的像素，若在1个垂直扫描期间(1帧)在保持电容Cs1、Cs2中一次写入正极性、负极性的各影像信号电压，则在直到保持下一帧的影像信号电压为止的1帧期间可以任意次从保持电容Cs1、Cs2读出影像信号电压，交替地切换晶体管Tr5、Tr6来对液晶显示元件LC进行交流驱动。因此，图1所示的像素可以与影像信号的写入周期独立地，以没有垂直扫描频率的制约的高驱动频率交流驱动液晶显示元件LC。
该交流驱动频率不取决于垂直扫描频率，可以用像素电路中的反转控制周期自由地设定。例如假定垂直扫描频率是一般的电视影像信号中使用的60Hz，以全高画质(Full High Vision)的垂直周期扫描线数1125行构成。若以15行期间左右的周期进行像素电路的极性切换，则液晶显示元件的交流驱动频率为2.25kHz(＝60(Hz)×1125÷(15×2))，与现有的液晶显示装置相比，可以大幅度提高液晶驱动频率。由此，与液晶显示元件的交流驱动频率为低频率的情况相比，可以防止残影，另外，能够大幅度地改善可靠性、稳定性或污点等显示品质降低等。
此外，源极跟随器/缓冲器的恒流负载晶体管Tr7，考虑到液晶显示装置中的消耗电流，控制成平时不激活，仅在开关晶体管Tr5以及Tr6的导通期间内的有限的期间成为激活状态。例如，存在即使每一像素电路的稳定的源极跟随器电路电流为1μA的微小电流，液晶显示装置的全部像素在稳定地消耗电流的条件下也成为很大消耗电流的问题，例如，在全高画质200万像素的液晶显示装置中，估计消耗电流达到2A。
因此，图1所示的像素中，将成为恒流负载晶体管Tr7的栅极偏压的负载特性控制信号B的低电平期间仅限制为像素电压极性切换的迁移期间，像素电极电压VPE在被充放电到目标电平后，立即作为高电平使源极跟随器/缓冲器的电流停止。因此，是在全部像素中具备缓冲器的结构，并且能将实质的消耗电流抑制得小。
上述现有的液晶显示装置如图1所示，Tr1、Tr2、Tr5、Tr6是NMOS晶体管，Tr3、Tr4、Tr7是PMOS晶体管。因此，使用了PMOS晶体管Tr3、Tr4的源极跟随器电路是具有0.87倍的增益的放大器，无法使用其输入电压对输出电压特性成为非线性的高输入电压。
另外，在上述的现有的液晶显示装置中，在将电源电压VDD设为5.5V来使用的情况下，如图8中IV所示那样，数据线Di+、Di-的输入电压0V到4.0V，是向像素电极PE的输出电压为1.9V到4.8V的线性区域，但是，从输入电压4.4V开始，输出电压弯曲。可以在液晶显示元件LC上施加的电压的动态范围必须使用线性区域，因此，现有的液晶显示装置的各像素的动态范围，相对于输入电压0V～4.0V，成为1.9V～4.8V的2.9V。与此相对，在液晶显示元件LC上施加的电压需要为3.8V左右，当减小液晶显示元件LC的施加电压范围时，导致对比度降低或亮度降低。因此，在现有的液晶显示装置中，源极跟随器输出的线性区域的扩大成为问题。
发明内容
鉴于上述问题而提出本发明，其目的在于，提供一种能够比现有扩大源极跟随器输出的线性区域的液晶显示装置。
为了达成上述目的，本发明的液晶显示装置，具有在以两条数据线为一组的多组数据线和多条行扫描线分别交叉的交叉部中设置的多个像素，各像素具备：显示元件，其在相对的像素电极和公共电极之间夹持了液晶层；第一采样保持部，其通过第一像素选择用晶体管对经由一组两条数据线中的一条数据线供给的正极性影像信号进行采样，在第一保持电容中保持一定期间；第二采样保持部，其通过第二像素选择用晶体管对经由一组两条数据线中的另一条数据线供给的与正极性影像信号极性相反的负极性影像信号进行采样，在第二保持电容中保持一定期间；第一源极跟随器用晶体管，其在第一保持电容上连接了栅极；第二源极跟随器用晶体管，其在第二保持电容上连接了栅极；第一以及第二开关用晶体管，其以比垂直扫描周期短的预定的周期切换通过第一源极跟随器用晶体管的源极输出的第一保持电容的正极性的保持电压、和通过第二源极跟随器用晶体管的源极输出的第二保持电容的负极性的保持电压，然后交替地施加在像素电极上，并且，被设定为使第一以及第二源极跟随器用晶体管的输入输出特性的线性区域进入其输出电压范围；以及恒流负载晶体管，其通过第一以及第二开关用晶体管分别向第一以及第二源极跟随器用晶体管供给恒定电流，第一以及第二源极跟随器用晶体管，通过离子注入来将其阈值电压设定为与恒流负载晶体管的阈值电压不同。
在此，本发明中，所述第一以及第二源极跟随器用晶体管通过阈值电压的设定被设定为常导通(normal on)状态。
另外，本发明中，第一以及第二像素选择用晶体管和第一以及第二开关用晶体管分别是N沟道MOS型晶体管，第一以及第二源极跟随器用晶体管和恒流负载晶体管分别是P沟道MOS型晶体管。
另外，本发明中，第一以及第二像素选择用晶体管、第一以及第二源极跟随器用晶体管、第一以及第二开关用晶体管、以及恒流负载晶体管是P沟道MOS型晶体管，第一以及第二像素选择用晶体管和第一以及第二开关用晶体管的各自的阈值电压与第一以及第二源极跟随器用晶体管的阈值电压一起，通过离子注入被分别设定为与恒流负载晶体管的阈值电压不同的电压值。
另外，本发明中，第一以及第二源极跟随器用晶体管，将它们的阈值电压设为Vth时，栅极电压为伏特时，漏电流为从恒流负载晶体管供给的恒流以下的电流值。
另外，本发明中，第一以及第二源极跟随器用晶体管，为使其漏电流成为从恒流负载晶体管供给的恒流以下的预定电流值，当第一以及第二源极跟随器用晶体管为P沟道MOS型晶体管时，将第一以及第二源极跟随器用晶体管的阈值电压设定得比施加在恒流负载晶体管的源极上的电压高，并且将第一以及第二源极跟随器用晶体管的栅极电压设定得比阈值电压高，当第一以及第二源极跟随器用晶体管为N沟道MOS型晶体管时，将第一以及第二源极跟随器用晶体管的阈值电压设定得比施加在恒流负载晶体管的源极上的电压低，并且将第一以及第二源极跟随器用晶体管的栅极电压设定得比阈值电压低。
在此，本发明中，所述第一以及第二像素选择用晶体管和第一以及第二开关用晶体管的各自的阈值电压，是与第一以及第二源极跟随器用晶体管的阈值电压相同的值。
根据本发明，可以比现有扩大像素内的源极跟随器用晶体管的输出的线性区域。
附图说明
图1是本申请人先前公开的液晶显示装置的一个像素的一例的等价电路图。
图2是图1的动作说明用时序图。
图3是本发明的第一实施方式的液晶显示装置的一个像素的等价电路图。
图4是说明正极性影像信号和负极性影像信号的图。
图5是本发明的第一实施方式的液晶显示装置的一个像素的截面图。
图6是本发明的第一实施方式的液晶显示装置的一个像素的到通孔为止的布局平面图。
图7是对比表示本发明的第一实施方式的液晶显示装置和现有的液晶显示装置的各自的源极跟随器用晶体管栅极电压VG对漏极电流ID特性的图。
图8是对比表示本发明的第一实施方式的液晶显示装置和现有的液晶显示装置的各自的像素的输入电压对向像素电极的输出电压特性的图。
图9是对比表示本发明的第一实施方式的液晶显示装置和现有的液晶显示装置的各自的像素的、相对于输入电压的像素电极的输出电压的直线差分的特性的图。
图10是本发明的第二实施方式的液晶显示装置的一个像素的等价电路图。
图11是本发明的第二实施方式的液晶显示装置的一个像素的截面图。
图12是本发明的第二实施方式的液晶显示装置的一个像素的到通孔为止的布局平面图。
图13是对比表示本发明的第二实施方式的液晶显示装置和现有的液晶显示装置的各自的像素的输入电压对向像素电极的输出电压特性的图。
具体实施方式
以下，参照附图说明本发明的各实施方式。
(第一实施方式)
图3表示本发明的第一实施方式的液晶显示装置的一个像素的等价电路图。图3中，对于与图1相同的结构部分赋予相同符号。本实施方式的液晶显示装置与专利文献1记载的液晶显示装置同样，是在以两条数据线(列信号线)为一组的多组数据线和多条栅极线(行扫描线)的各交叉部分别矩阵状地配置像素，在这些各像素中分别在两个保持电容中将正极性影像信号和负极性影像信号采样保持后，将这些保持电压交替地施加在像素电极上来对液晶显示元件进行交流驱动的液晶显示装置，但是与专利文献1记载的液晶显示装置相比，像素的结构不同，成为图3所示的等价电路所表示的结构。
即，图3所示的像素10是第j行第i列的像素，被设置在第i列的一组两条的数据线(列信号线)Di+以及Di-和第j行的栅极线(行扫描线)Gj的交叉部，特征在于代替图11所示的源极跟随器(source follower)用PMOS晶体管Tr3以及Tr4而使用了设定为常导通的源极跟随器用PMOS晶体管Tr13以及Tr14。
在图3中，像素选择用NMOS晶体管Tr1、Tr2将各漏极端子分别与正极性用数据线Di+、负极性用数据线Di-连接，将各栅极端子针对同一行与行扫描线(栅极线)Gj连接。另外，NMOS晶体管Tr1、Tr2的各源极端子分别与正极性用保持电容Cs1、负极性用保持电容Cs2的各一端和源极跟随器用PMOS晶体管Tr13、Tr14的各栅极端子的连接点相连。
源极跟随器用PMOS晶体管Tr13、Tr14的各源极端子与开关用NMOS晶体管Tr5、Tr6的各漏极端子的连接点相连。PMOS晶体管Tr7是与源极跟随器用PMOS晶体管Tr13、Tr14一起构成的源极跟随器/缓冲器的恒流负载晶体管，在其源极端子上施加电位VDD。
开关用NMOS晶体管Tr5以及Tr6的各源极端子与液晶显示元件LC的像素电极PE共同连接。另外，正极性用栅极控制信号用配线S+与开关用NMOS晶体管Tr5的栅极端子相连，负极性用栅极控制信号用配线S-与开关用NMOS晶体管Tr6的栅极端子相连。
本实施方式的像素10的基本动作本身与结合图2所示的时序图而说明的现有的液晶显示装置的像素的动作相同。即，当经由行扫描线Gj向像素10供给的一个垂直扫描期间周期的行选择信号以预定期间成为高电平时，在该预定期间，NMOS晶体管Tr1以及Tr2分别同时被导通，经由正极性用数据线Di+被输入的正极性影像信号通过NMOS晶体管Tr1被采样并保持在保持电容Cs1中。与之并行地，与上述正极性影像信号具有相同的影像信息但极性相反的负极性影像信号，经由负极性用数据线Di-被输入，通过NMOS晶体管Tr2被采样并保持在保持电容Cs2中。
图4表示经由正极性用数据线Di+输入并被写入像素的正极性影像信号a、和经由负极性用数据线Di-输入并被写入像素的负极性影像信号b的从黑电平到白电平的关系。正极性影像信号a，电平最小时为最小灰度的黑电平，电平最大时为最大灰度的白电平，与之相对，负极性影像信号b，电平最小时为最大灰度的白电平，电平最大时为最小灰度的黑电平。正极性影像信号a和负极性影像信号b极性相反，其反转中心用c表示。
在保持电容Cs1、Cs2中分别采样保持的正极性、负极性的各影像信号电压，经由高输入电阻的源极跟随器晶体管Tr13、Tr14被读出，通过由配线S+、S-交替供给的栅极控制信号而被导通的开关晶体管Tr5、Tr6，以比垂直扫描周期短的预定周期被交替选择，作为驱动电压而施加在像素电极PE上。
接下来，说明本实施方式的像素10的构造的截面图以及平面图。
图5表示本发明的第一实施方式的液晶显示装置的一个像素的截面图。图5中，对于与图1相同的结构部分赋予相同符号。在图5中，在硅衬底100上形成的N阱101以及P阱102中、在N阱101上形成源极跟随器用PMOS晶体管103，另外，在P阱102上形成开关用NMOS晶体管104，在它们之间用场氧化膜105分隔。源极跟随器用PMOS晶体管103相当于图3的PMOS晶体管Tr13(或Tr14)，开关用NMOS晶体管104相当于图3的NMOS晶体管Tr5(或Tr6)。
源极跟随器用PMOS晶体管103的源极区域和开关用NMOS晶体管104的漏极区域，与通过第一层间膜106而形成的第一金属107电气连接。另外，开关用NMOS晶体管104的源极区域经由第一金属107与通过第二层间膜108而形成的第二金属109电气连接，第二金属109与通过第三层间膜110而形成的第三金属111电气连接，而且，第三金属111与在第四层间膜112上形成的像素电极(第四金属)PE电气连接。即，开关用NMOS晶体管104的源极区域与像素电极(第四金属)PE电气连接。
像素电极(第四金属)PE与作为透明电极的公共电极CE分离相对配置。在所述像素电极PE以及公共电极CE之间夹持液晶层LCM。来自未图示的背光灯的光透过公共电极CE以及液晶层LCM后入射到像素电极(第四金属)PE并被反射。
图6表示本发明的第一实施方式的液晶显示装置的一个像素的到通孔为止的布局平面图。图6中，对于与图3、图5相同的结构部分赋予相同符号。在图6中，沿A-A’线的截面相当于图5的截面图中所示的截面。在图6中，在第一金属107上，在像素平面中，相对于与数据线Di+、Di-的长度方向(即矩阵状配置的像素群的列方向)平行的虚拟的像素中心线B-B’，像素10内的正极性信号侧电路部和负极性信号侧像素电路部互相成对的电路结构要素以及配线彼此线对称地配置构成。
即，在图6中，VDD配线121、Cs1连接配线123等正极性信号侧电路部的配线、VDD配线122、Cs2连接配线124等负极性信号侧电路部的配线，相对于像素中心线B-B’将对应的配线彼此配置在线对称位置。另外，正极性信号侧电路部和负极性信号侧像素电路部中，公共的像素电极配线125和恒流负载用PMOS晶体管Tr7被配置在像素中心线B-B’上的位置。此外，图6中，黑方块表示触点，白方块表示通孔。
在此，在本实施方式中，为了将源极跟随器用PMOS晶体管Tr13、Tr14的阈值电压Vth变更为+0.5V，在PMOS晶体管Tr13、Tr14的沟道区域(扩散区域1261、1262和多晶硅127、128的重合部分)使用Vth变更用掩膜，在多晶硅127、128成膜前通过离子注入来将Vth控制成+0.5V。
具体来说，上述Vth变更用掩膜是在图6中包含PMOS晶体管Tr13、Tr14的沟道区域(扩散区域1261、1262和多晶硅127、128的重合部分)，并且设置了比该沟道区域稍大的面积的开口部129、130，覆盖除此以外的部分的掩膜。使用该Vth变更用掩膜通过曝光机进行抗蚀剂(rasist)的图案形成，在PMOS晶体管Tr13、Tr14的沟道区域进行Vth变更用的离子注入。由于其他晶体管不进行Vth变更，因此，抗蚀剂成为掩膜，不进行离子注入。此后，进行多晶硅127、128的成膜，像通常那样实施处理。由此，仅PMOS晶体管Tr13、Tr14可以使Vth变化。
于是，本实施方式中的源极跟随器用PMOS晶体管Tr13、Tr14，通过晶体管沟道部的离子注入将阈值电压Vth设定为+0.5V。此外，上述PMOS晶体管Tr13以及Tr14的设定的阈值电压Vth+0.5V，有时使源极电压与N阱电压相同，不产生衬底效应。
图7对比表示本发明的第一实施方式的液晶显示装置与现有的液晶显示装置的各自的源极跟随器晶体管的栅极电压VG对漏极电流ID特性。本实施方式的液晶显示装置中，源极跟随器用PMOS晶体管Tr13以及Tr14，阈值电压Vth被设定为+0.5V，因此其栅极电压VG对漏极电流ID特性如图7中I所示，表示即使将栅极电压VG关断，源极-漏极间也导通的特性，是流过漏极电流ID的常导通的晶体管。
与此相对，图1所示的现有的液晶显示装置中的源极跟随器用PMOS晶体管Tr3、Tr4，其栅极电压VG对漏极电流ID特性如图7中II所示，是在关断栅极电压VG时源极-漏极间成为非导通的通常的晶体管。另外，本实施方式的开关用NMOS晶体管Tr5以及Tr6、恒流负载用PMOS晶体管Tr7也是通常的晶体管。
此外，将阈值电压Vth设定为+0.5V的源极跟随器用PMOS晶体管Tr13、Tr14，截止漏电流(off leak current)被调整为1μA以下。一般，截止漏电流是在将栅极电压设为关断电压(通常的PMOS晶体管的情况下为5.5V)时在源极-漏极间流过的电流，将工艺(process)调整为10pA等。当然，为了改善截止特性，可以是截止漏电流越小性能越好的晶体管。
将阈值电压Vth设定为+0.5V的源极跟随器用PMOS晶体管Tr13以及Tr14常导通，因此，当然栅极电压为5.5V时不截止。因此，将源极跟随器用PMOS晶体管Tr13以及Tr14设定为当超过VDD向截止侧施加Vth+1.0V(＝1.5V)的栅极电压时，截止漏电流变为1μA以下。
当然，实际器件在从GND到VDD的范围内处理信号，因此实际上不施加超过VDD的栅极电压。通过PCM监视器来确认向PMOS晶体管的栅极施加了VDD+1.5V(＝6.5V)时的截止漏电流。
以下说明截止漏电流为1μA以下的必要性。
将阈值电压Vth设定为+0.5V的源极跟随器用PMOS晶体管Tr13以及Tr14，流过1μA的恒定电流，用作源极跟随器。源极跟随器用晶体管的导通/截止控制用恒流晶体管的栅极电压来控制，因此，当PMOS晶体管Tr13以及Tr14的截止漏电流为1μA以上时不进行恒流晶体管的导通/截止控制。即，即使恒流晶体管导通而流过1μA，当PMOS晶体管Tr13以及Tr14的截止漏电流为1μA以上时，PMOS晶体管Tr13以及Tr14也不导通，因此不实现作为源极跟随器的功能。因此，源极跟随器用PMOS晶体管Tr13以及Tr14的截止漏电流被调整为1μA以下(即，在Tr13以及Tr14中流过的恒定电流以下)。
本实施方式中的源极跟随器用PMOS晶体管Tr13、Tr14如图3所示，在各自的栅极电极上连接了保持电容Cs1、Cs2的一端，因此，栅极电压被固定为保持电容Cs1、Cs2中所保持的信号电压。因此，源极跟随器用PMOS晶体管Tr13、Tr14不通过栅极电压对源极-漏极间电流进行导通/截止控制。基于恒流负载用PMOS晶体管Tr7的栅极偏压和开关用NMOS晶体管Tr5、Tr6的开关，对源极跟随器用PMOS晶体管Tr13、Tr14的源极-漏极间电流进行导通/截止控制。因此，源极跟随器用PMOS晶体管Tr13、Tr14可以通过栅极电压控制源极-漏极间的电阻值即可，因此，即使栅极电压与VDD相同为5.5V，也不需要将源极-漏极间电流截止。由此可以避免Tr13、Tr14的栅极电压高的地方的非线性。
但是，开关用晶体管Tr5以及Tr6是NMOS晶体管，因此，在将VDD设为5.5V来使用时，仅向漏极输出包含衬底效应的阈值电压Vth的量的4.8V以下(0V～4.8V)，因此，将输入电压设定为4.8V以下。即，在将VDD设为5.5V来使用，为了使开关用NMOS晶体管Tr5以及Tr6导通，作为栅极电压而施加了5.5V的情况下，即使对NMOS晶体管Tr5以及Tr6的源极输入0V～5.5V的信号，通过Tr5以及Tr6的衬底效应也产生0.7V左右的晶体管不导通的区域，因此，仅可以向Tr5以及Tr6的漏极通过0V～4.8V左右。因此，在本实施方式中，将通过数据线Di+、Di-而输入的正极性影像信号、负极性影像信号的信号范围设定为0V～4.8V左右。换言之，使源极跟随器用晶体管Tr13以及Tr14的输入输出特性的线性区域进入开关用NOMS晶体管Tr5以及Tr6的输出电压范围内。
图8的III表示具备像素10的本实施方式的液晶显示装置的输入电压对输出电压特性(输入输出特性)。在本实施方式中，将电源电压VDD设为5.5V来使用时，如图8中III所示，对于数据线Di+、Di-的从0V到4.8V的输入电压，向像素电极PE的输出电压为从0.6V到4.8V的线性区域，可以施加在液晶显示元件LC上的动态范围为4.2(＝4.8-0.6)V，与现有的2.9V相比，可以大幅度地扩大。
另外，在本实施方式中，像素10内的源极跟随器用PMOS晶体管Tr13、Tr14，阈值电压Vth被变换(shift)为+0.5V而被常导通，因此，线性也被改善。图9的曲线V表示本实施方式的与像素的输入电压对应的像素电极PE的输出电压的直线的差分。在图9中可知，与图1所示的现有的像素的输入电压对应的像素电极PE的输出电压的直线差分的特性VI相比，本实施方式的特性V的直线性得到改善。
这是因为，比较对阈值电压Vth进行变换的情况和不进行变换的情况，在像素电极PE的输出电压范围内衬底效应较大地产生。即，这是因为衬底效应的影响不恒定，在通常的阈值电压Vth(＝-0.7V)的情况下，在衬底效应比较少的区域中使用，所以衬底效应的影响的变化率大。
这样，在本实施方式中，像素10内的源极跟随器用PMOS晶体管Tr13以及Tr14，栅极与保持电容Cs1、Cs2连接，始终在导通状态下被使用，因此，仅将源极跟随器用PMOS晶体管Tr13以及Tr14的阈值电压Vth设为常导通状态的值，源极跟随器用PMOS晶体管Tr13以及Tr14的电流值用恒流负载晶体管Tr7控制，用恒流负载晶体管Tr7和开关用NMOS晶体管Tr5、Tr6控制导通截止。另外，在本实施方式的像素10中，存在经由开关用NMOS晶体管Tr5、Tr6可输出的电压范围，因此，可以通过源极跟随器用PMOS晶体管Tr13以及Tr14的阈值电压Vth的变换进行最佳化，以使保持线性的区域(动态范围)达到最大。
(第二实施方式)
图10表示本发明的第二实施方式的液晶显示装置的一个像素的等价电路图。图10中，对于与图1相同的结构部分赋予相同符号。本实施方式的液晶显示装置与专利文献1记载的液晶显示装置相同，是在以两条数据线(列信号线)为一组的多组数据线和多条栅极线(行扫描线)的各交叉部分别矩阵状地配置各个像素，在这些各像素中在两个保持电容中分别对正极性影像信号和负极性影像信号进行采样保持后，将这些保持电压交替地施加在像素电极上来对液晶显示元件进行交流驱动的液晶显示装置，但是，与专利文献1记载的液晶显示装置相比，像素的结构不同，成为图10所示的等价电路所表示的结构。
图10所示的像素20是第j行第i列的像素，被设置在第i列的一组两条的数据线(列信号线)Di+以及Di-和第j行的栅极线(行扫描线)Gj的交叉部，特征在于全部晶体管由P沟道MOS晶体管构成。即，像素20具有：用于写入正极性的影像信号以及负极性的影像信号的像素选择用PMOS晶体管Tr21以及Tr22、源极跟随器用PMOS晶体管Tr23以及Tr24、开关用PMOS晶体管Tr25以及Tr26、恒流负载用PMOS晶体管Tr7。PMOS晶体管Tr23和Tr7、以及PMOS晶体管Tr24和Tr7分别是所谓的源极跟随器/缓冲器，保持电容Cs1以及Cs2的积蓄电荷不泄漏，保持到在1次垂直扫描期间后重新写入信号为止。
在此，在将图1所示的现有的液晶显示装置中的像素内的各晶体管全部变更为阈值电压Vth为-0.7V的通常的PMOS晶体管的情况下，例如假定将电源电位VDD设为5.5V来使用时，作为开关而使用的PMOS晶体管可以输出从1V左右到5.5V的输入电压，但是无法使从0V到1V左右的低电压通过。而且，源极跟随器用PMOS晶体管的输出向电源电压方向进行电平变换。其结果，图1的现有的像素的输入电压对输出电压特性成为图13中VIII所示那样，线性区域的输出范围缩小到2.2V左右。
因此，在本实施方式的像素20中，用于写入正极性、负极性的像素信号的像素选择用PMOS晶体管Tr21以及Tr22、源极跟随用PMOS晶体管Tr23以及Tr24、切换极性的开关用PMOS晶体管Tr25以及Tr26的各阈值电压Vth被变更为0.1V。此外，上述的各PMOS晶体管Tr21～Tr26各自的被设定为0.1V时的阈值电压Vth，是各自的源极电压与阱电压相同时(逻辑动作)的不产生衬底效应的情况下的阈值电压。但是，如后所述，上述的各PMOS晶体管Tr21～Tr26，输入电压用模拟信号动作，因此各自的源极电压与阱电压远离而动作，产生衬底效应，因此，在其动作时阈值电压Vth由于衬底效应而变化。
通过将上述的各PMOS晶体管Tr21～Tr26的阈值电压Vth设定为0.1V，用于写入正极性、负极性的像素信号的像素选择用PMOS晶体管Tr21以及Tr22、开关用PMOS晶体管Tr25以及Tr26使低电压通过，源极跟随器用PMOS晶体管Tr23以及Tr24的电平变换受到抑制，可以加宽动态范围。
另一方面，用于写入正极性、负极性的像素信号的像素选择用PMOS晶体管Tr21以及Tr22、开关用PMOS晶体管Tr25以及Tr26，以从GND到VDD的电压范围的通常电压进行常导通，因此，在源极电压为VDD的情况下，即使将栅极电压设为VDD也无法截止。但是，如像素选择用PMOS晶体管Tr21以及Tr22那样，对作为模拟信号的正极性、负极性的像素信号进行开关的PMOS晶体管，源极电压从阱电压远离而动作，阈值电压Vth由于衬底效应而变化，输入电压越低(GND侧)，阈值电压Vth变得越高(负方向)。
因此，在本实施方式中，通过把用于写入正极性、负极性的像素信号的输入电压设定为从0V到4.5V的低电压范围，通过衬底效应使用于写入正极性、负极性的像素信号的像素选择用PMOS晶体管Tr21以及Tr22的阈值电压Vth移动到-0.5V左右，在以VDD(＝5.5V)施加了栅极电压时，像素选择用PMOS晶体管Tr21以及Tr22可以截止。若进一步降低用于写入正极性、负极性的像素信号的输入电压(GND侧)，则像素选择用PMOS晶体管Tr21以及Tr22的阈值电压Vth进一步向负方向变化，因此，即使是0V～不到4.5V的低输入电压，像素选择用PMOS晶体管Tr21以及Tr22也可以截止。
接下来，说明本实施方式的像素20的构造的截面图以及平面图。
图11表示本发明的第二实施方式的液晶显示装置的一个像素的截面图。图11中，对于与图5以及图6相同的结构部分赋予相同符号。在图11中，在硅衬底100内形成的N阱101上相邻地形成了源极跟随器用PMOS晶体管131和开关用PMOS晶体管132。扩散层133兼有源极跟随器用PMOS晶体管131的源极区域和开关用PMOS晶体管132的漏极区域。源极跟随器用PMOS晶体管131相当于图10的PMOS晶体管Tr23(或Tr24)，PMOS晶体管132相当于图10的PMOS晶体管Tr25(或Tr26)。
图12表示本发明的第二实施方式的液晶显示装置的一个像素的到通孔为止的布局平面图。图12中，对于与图6、图10相同的结构部分赋予相同符号。在图12中，沿A-A’线的截面相当于图11的截面图中所示的截面。
在本实施方式中，为了将PMOS晶体管Tr21、Tr22、Tr23、Tr24、Tr25、Tr26的各阈值电压Vth设为+0.1V，在PMOS晶体管Tr21、Tr22、Tr23、Tr24、Tr25、Tr26的沟道区域(图12的扩散区域141和多晶硅142、143、144、145的重合部分、扩散区域146、147和多晶硅148、149的重合部分)使用Vth变更用掩膜，在多晶硅成膜前通过离子注入将Vth控制成+0.1V。
具体来说，上述Vth变更用掩膜是包含PMOS晶体管Tr21、Tr22、Tr23、Tr24、Tr25、Tr26的沟道区域(图12的扩散区域和多晶硅142、143、144、145的重合部分和多晶硅148、149的重合部分)，并且设置比该沟道区域稍大的面积的开口部150，覆盖除此以外的部分的掩膜。使用该Vth变更用掩膜通过曝光机进行抗蚀剂的图案形成，在PMOS晶体管Tr21、Tr22、Tr23、Tr24、Tr25、Tr26的沟道区域进行Vth变更用的离子注入。此后，进行多晶硅142、143、144、145、148、149的成膜，如通常那样实施处理。由此可以将PMOS晶体管Tr21～Tr26的Vth设定为0.1V。
具备上述结构的像素20的本实施方式的液晶显示装置的输入电压对输出电压特性，在将电源电压VDD设为5.5V来使用时，如图13中VII所示那样，为相对于数据线Di+、Di-的输入电压0V到4.5V，对像素电极PE的输出电压为0.6V到4.1V的线性区域，可以对液晶显示元件LC施加的动态范围为3.5V(＝4.1-0.6)V，与现有的2.2V相比可以大幅度扩大。
在以上的实施方式中，使源极跟随器用PMOS晶体管Tr13、Tr14、Tr23、Tr24为常导通，但是，即使在不是常导通(将Vth向0V侧移动)时，也可以确认本发明的预期的效果，因此，重要的是调整Vth的移动量以使效果达到最大。另外，源极跟随器用晶体管Tr13、Tr14、Tr23、Tr24可以是NMOS晶体管，在这种情况下，将该源极跟随器用晶体管的阈值电压设定得比施加在恒流负载晶体管Tr7的源极上的电压低，并且，将源极跟随器用晶体管的栅极电压设定得比阈值电压Vth低。

Claims (6)

1.一种液晶显示装置，其特征在于，
具备在以两条数据线为一组的多组数据线和多条行扫描线分别交叉的交叉部中设置的多个像素，
各像素具备：
显示元件，其在相对的像素电极和公共电极之间夹持了液晶层；
第一采样保持部，其通过第一像素选择用晶体管对经由一组所述两条数据线中的一条数据线供给的正极性影像信号进行采样，在第一保持电容中保持一定期间；
第二采样保持部，其通过第二像素选择用晶体管对经由一组所述两条数据线中的另一条数据线供给的与所述正极性影像信号极性相反的负极性影像信号进行采样，在第二保持电容中保持一定期间；
第一源极跟随器用晶体管，其在所述第一保持电容上连接了栅极；
第二源极跟随器用晶体管，其在所述第二保持电容上连接了栅极；
第一以及第二开关用晶体管，其以比垂直扫描周期短的预定的周期切换通过所述第一源极跟随器用晶体管的源极输出的所述第一保持电容的正极性的保持电压、和通过所述第二源极跟随器用晶体管的源极输出的所述第二保持电容的负极性的保持电压，然后交替地施加在所述像素电极上，并且，被设定为使所述第一以及第二源极跟随器用晶体管的输入输出特性的线性区域进入其输出电压范围；以及
恒流负载晶体管，其通过所述第一以及第二开关用晶体管分别向所述第一以及第二源极跟随器用晶体管供给恒定电流，
所述第一以及第二源极跟随器用晶体管，通过离子注入来将其阈值电压设定为与所述恒流负载晶体管的阈值电压不同。
2.根据权利要求1所述的液晶显示装置，其特征在于，
所述第一以及第二源极跟随器用晶体管通过所述阈值电压的设定被设定为常导通状态。
3.根据权利要求1或2所述的液晶显示装置，其特征在于，
所述第一以及第二像素选择用晶体管和所述第一以及第二开关用晶体管分别是N沟道MOS型晶体管，所述第一以及第二源极跟随器用晶体管和所述恒流负载晶体管分别是P沟道MOS型晶体管。
4.根据权利要求1或2所述的液晶显示装置，其特征在于，
所述第一以及第二像素选择用晶体管、所述第一以及第二源极跟随器用晶体管、所述第一以及第二开关用晶体管、以及所述恒流负载晶体管是P沟道MOS型晶体管，所述第一以及第二像素选择用晶体管和所述第一以及第二开关用晶体管的各自的阈值电压与所述第一以及第二源极跟随器用晶体管的阈值电压一起，通过所述离子注入被分别设定为与所述恒流负载晶体管的阈值电压不同的电压值。
5.根据权利要求2所述的液晶显示装置，其特征在于，
所述第一以及第二源极跟随器用晶体管，为使其漏电流成为从所述恒流负载晶体管供给的恒流以下的预定电流值，当所述第一以及第二源极跟随器用晶体管为P沟道MOS型晶体管时，将所述第一以及第二源极跟随器用晶体管的阈值电压设定得比施加在所述恒流负载晶体管的源极上的电压高，并且将所述第一以及第二源极跟随器用晶体管的栅极电压设定得比所述阈值电压高，当所述第一以及第二源极跟随器用晶体管为N沟道MOS型晶体管时，将所述第一以及第二源极跟随器用晶体管的阈值电压设定得比施加在所述恒流负载晶体管的源极上的电压低，并且将所述第一以及第二源极跟随器用晶体管的栅极电压设定得比所述阈值电压低。
6.根据权利要求4所述的液晶显示装置，其特征在于，
所述第一以及第二像素选择用晶体管和所述第一以及第二开关用晶体管的各自的阈值电压，是与所述第一以及第二源极跟随器用晶体管的阈值电压相同的值。
CN201210024479.3A 2011-02-04 2012-02-03 液晶显示装置 Active CN102629010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-022570 2011-02-04
JP2011022570A JP5549614B2 (ja) 2011-02-04 2011-02-04 液晶表示装置

Publications (2)

Publication Number Publication Date
CN102629010A true CN102629010A (zh) 2012-08-08
CN102629010B CN102629010B (zh) 2015-01-07

Family

ID=46587296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210024479.3A Active CN102629010B (zh) 2011-02-04 2012-02-03 液晶显示装置

Country Status (3)

Country Link
US (1) US8723849B2 (zh)
JP (1) JP5549614B2 (zh)
CN (1) CN102629010B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951741A (zh) * 2019-05-15 2020-11-17 华为技术有限公司 消除残影的方法、装置及存储介质
CN112368764A (zh) * 2018-07-30 2021-02-12 Jvc建伍株式会社 液晶显示装置及其像素检查方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319138B2 (ja) * 2014-09-30 2018-05-09 株式会社Ｊｖｃケンウッド 液晶表示装置及びその製造方法
US10110231B1 (en) * 2017-06-28 2018-10-23 Texas Instruments Incorporated Level shifter for a wide low-voltage supply range
JP2020154230A (ja) * 2019-03-22 2020-09-24 株式会社Ｊｖｃケンウッド 液晶表示装置及びその製造方法
JP7291316B2 (ja) * 2019-09-05 2023-06-15 株式会社Ｊｖｃケンウッド 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法
JP7494676B2 (ja) 2020-09-16 2024-06-04 株式会社Ｊｖｃケンウッド 液晶表示装置及び光ノード装置
JP7468268B2 (ja) 2020-09-16 2024-04-16 株式会社Ｊｖｃケンウッド 液晶表示装置及び光ノード装置
JP7494677B2 (ja) 2020-09-16 2024-06-04 株式会社Ｊｖｃケンウッド 液晶表示装置及び光ノード装置
WO2022059529A1 (ja) 2020-09-16 2022-03-24 株式会社Ｊｖｃケンウッド 光ノード装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549232A (zh) * 2003-05-20 2004-11-24 统宝光电股份有限公司 可补偿阈值电压的源极跟随器
CN1768363A (zh) * 2003-03-29 2006-05-03 皇家飞利浦电子股份有限公司 有源矩阵显示器件
JP2007309984A (ja) * 2006-05-16 2007-11-29 Hitachi Displays Ltd 液晶表示装置
US20090219238A1 (en) * 2008-02-19 2009-09-03 Victor Company Of Japan, Ltd. Liquid crystal display apparatus, and driving circuit and driving method thereof
CN101645252A (zh) * 2008-08-06 2010-02-10 恩益禧电子股份有限公司 显示面板驱动器和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127700A (en) * 1995-09-12 2000-10-03 National Semiconductor Corporation Field-effect transistor having local threshold-adjust doping
JP3042493B2 (ja) * 1998-05-13 2000-05-15 日本電気株式会社 液晶表示装置およびその駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1768363A (zh) * 2003-03-29 2006-05-03 皇家飞利浦电子股份有限公司 有源矩阵显示器件
CN1549232A (zh) * 2003-05-20 2004-11-24 统宝光电股份有限公司 可补偿阈值电压的源极跟随器
JP2007309984A (ja) * 2006-05-16 2007-11-29 Hitachi Displays Ltd 液晶表示装置
US20090219238A1 (en) * 2008-02-19 2009-09-03 Victor Company Of Japan, Ltd. Liquid crystal display apparatus, and driving circuit and driving method thereof
CN101645252A (zh) * 2008-08-06 2010-02-10 恩益禧电子股份有限公司 显示面板驱动器和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112368764A (zh) * 2018-07-30 2021-02-12 Jvc建伍株式会社 液晶显示装置及其像素检查方法
CN111951741A (zh) * 2019-05-15 2020-11-17 华为技术有限公司 消除残影的方法、装置及存储介质
CN111951741B (zh) * 2019-05-15 2022-04-12 华为技术有限公司 消除残影的方法、装置及存储介质

Also Published As

Publication number Publication date
US20120200548A1 (en) 2012-08-09
JP5549614B2 (ja) 2014-07-16
CN102629010B (zh) 2015-01-07
US8723849B2 (en) 2014-05-13
JP2012163669A (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
CN102629010A (zh) 液晶显示装置
CN101978414B (zh) 显示像素及向显示像素内的发光元件提供电流的方法
CN101127189B (zh) 电光装置、电光装置的驱动方法及电子设备
CN100511398C (zh) 显示装置
CN101878592B (zh) 半导体装置和显示装置
CN103718236B (zh) 用于主动存储像素反转的显示装置及其驱动方法
CN102498510B (zh) 像素电路和显示装置
CN101083062A (zh) 液晶显示器件及其驱动方法
CN103117040B (zh) 像素电路、显示装置及显示驱动方法
CN101256743B (zh) 显示装置、显示装置的驱动方法及电子设备
CN102292758B (zh) 显示装置
CN103460602A (zh) 缓冲电路以及缓冲电路的驱动方法
CN102598108B (zh) 像素电路和显示装置
CN100468133C (zh) 有源矩阵型液晶显示设备
GB2481008A (en) Active storage pixel memory
CN101093327A (zh) 液晶板、具有该液晶板的液晶显示装置及其驱动方法
CN102598106A (zh) 像素电路和显示装置
CN102498509A (zh) 像素电路和显示装置
CN106128377B (zh) 液晶显示面板及预充电方法、液晶显示装置
CN100507986C (zh) 显示器及驱动该显示器的方法
CN100474042C (zh) 晶体管的工作点设定方法和电路信号成分值变更方法以及有源矩阵型液晶显示装置
CN107958657B (zh) 像素驱动电路及方法、显示面板及显示装置
US20050088396A1 (en) Sample hold circuit and image display device using the same
KR100761612B1 (ko) 전기 광학 장치 및 전자 기기
JP5515465B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant