CN112711174A - 光罩、阵列基板的制备方法与显示面板 - Google Patents

光罩、阵列基板的制备方法与显示面板 Download PDF

Info

Publication number
CN112711174A
CN112711174A CN202011578685.XA CN202011578685A CN112711174A CN 112711174 A CN112711174 A CN 112711174A CN 202011578685 A CN202011578685 A CN 202011578685A CN 112711174 A CN112711174 A CN 112711174A
Authority
CN
China
Prior art keywords
mask
trace
conductive
conductive portion
electrostatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011578685.XA
Other languages
English (en)
Inventor
檀小芳
何伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202011578685.XA priority Critical patent/CN112711174A/zh
Priority to PCT/CN2020/141925 priority patent/WO2022141341A1/zh
Priority to US17/263,958 priority patent/US20220397820A1/en
Publication of CN112711174A publication Critical patent/CN112711174A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/40—Electrostatic discharge [ESD] related features, e.g. antistatic coatings or a conductive metal layer around the periphery of the mask substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种光罩、阵列基板的制备方法与显示面板，所述光罩包括：第一导电部光罩走线，第二导电部光罩走线，与所述第一导电部光罩走线间隔设置，桥接走线，所述桥接走线的两端分别连接于所述第一导电部光罩走线与第二导电部光罩走线，且，所述桥接走线的宽度小于预设宽度。通过增设所述桥接走线，为静电释放提供通道，从而避免了第一导电部光罩走线与第二导电部光罩走线之间因间距过小而产生静电击伤，进而导致所形成图案异常的风险，以提升所制备的阵列基板以及显示面板的良率。

Description

光罩、阵列基板的制备方法与显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种光罩、阵列基板的制备方法与显示面板。
背景技术
随着显示面板技术的不断发展，人们对显示质量的要求越来越高，从而导致显示面板中阵列基板的线路设计更为复杂且具有更多的跨线，特别是有效显示区外围的边框线路区，线路设计密集。与此相对应地，用于图案化工艺的光罩设计也更为复杂，图案间距过小，导致在进行曝光制程时，光罩中的窄间距区域易发生静电击伤，从而使得实际形成的图案，原本设计中需间隔的走线发生短接，导致显示面板的不良。
发明内容
本发明提供一种光罩、阵列基板的制备方法与显示面板，可有效降低制备过程中发生静电击伤的风险，提升产品良率。
为解决上述问题，第一方面，本发明提供一种光罩，所述光罩包括：
第一导电部光罩走线，
第二导电部光罩走线，与所述第一导电部光罩走线间隔设置，
桥接走线，所述桥接走线的两端分别连接于所述第一导电部光罩走线与第二导电部光罩走线，且，所述桥接走线的宽度小于预设宽度。
进一步地，所述第一导电部光罩走线包括多个相互间隔的第一导电部光罩子走线，每一所述的第一导电部光罩子走线藉由至少一条所述的桥接走线与所述第二导电部光罩走线连接。
进一步地，所述桥接走线的形状为直线型、折线型或曲线型。
第二方面，本发明提供一种阵列基板的制备方法，所述制备方法包括在基板上形成导电层，其中，形成所述导电层的步骤具体包括：
S10:形成金属层；
S20:在所述对应膜层上形成光阻层；
S30:在光罩的遮蔽下，对所述光阻层进行曝光，以形成图案化的光阻层，其中，所述光罩包括：
第一导电部光罩走线，
第二导电部光罩走线，与所述第一导电部光罩走线间隔设置，
桥接走线，所述桥接走线的两端分别连接于所述第一导电部光罩走线与第二导电部光罩走线，且，所述桥接走线的宽度小于预设宽度；
S40:在所述图案化的光阻层的遮蔽下，对所述金属层蚀刻以形成导电层，所述导电层包括间隔设置的第一导电部与第二导电部；
S50：剥离去除所述图案化的光阻层。
进一步地，所述导电层为栅极金属层。
进一步地，所述导电层为源漏极金属层。
进一步地，在所述光罩中，所述第一导电部光罩走线为静电分享电极走线光罩走线，所述第二导电部光罩走线为静电环薄膜晶体管栅极光罩走线，使得所述第一导电部为静电环薄膜晶体管栅极，所述第二导电部为静电分享电极走线。
进一步地，所述静电环薄膜晶体管栅极光罩走线包括多个相互间隔的静电环薄膜晶体管栅极岛光罩走线，每一所述的静电环薄膜晶体管栅极岛光罩走线藉由至少一条所述的桥接走线与所述静电分享电极走线光罩走线连接，使得形成的所述第一导电层中的所述静电环薄膜晶体管栅极包括多个相互间隔的静电环薄膜晶体管栅极岛。
进一步地，所述光罩还包括与所述静电分享电极走线光罩走线间隔设置的外围走线光罩走线，所述外围走线光罩走线藉由所述桥接走线与所述静电分享电极走线光罩走线连接。
第三方面，本发明还提供了一种显示面板，所述显示面板包括阵列基板，所述阵列基板由上述的阵列基板的制备方法制备而得。
有益效果：本发明提供了一种光罩、阵列基板的制备方法与显示面板，该光罩经特殊的结构设计，可有效降低曝光过程中，光罩发生静电击伤而导致所形成的图案异常的风险；具体地，该光罩包括相互间隔设置的第一导电部光罩走线与第二导电部光罩走线，同时还增设了桥接走线使得第一导电部光罩走线与第二导电部光罩走线相连接，为静电释放提供通道，从而有效降低了第一导电部光罩走线与第二导电部光罩走线之间因间距过小而产生静电击伤，进而导致所形成图案出现异常的风险，以提升所制备的阵列基板以及显示面板的良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种光罩的平面结构示意图。
图2是本发明实施例提供的另一种光罩的平面结构示意图。
图3是本发明实施例提供的一种阵列基板的制备方法中导电层的制备流程示意图。
图4是本发明实施例提供的一种阵列基板的制备方法中导电层图案化原理示意图。
图5是本发明实施例提供的一种阵列基板的制备方法的中所使用的光罩的平面结构示意图。
图6是本发明实施例提供的一种阵列基板的制备方法的中所制备的阵列基板的平面结构示意图。
图7是本发明实施例提供的图3中区域B1的细节放大图。
图8是本发明实施例提供的一种阵列基板的制备方法的中所使用的另一光罩的平面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本发明实施例提供了一种光罩，结合图1提供的该光罩的平面结构示意图，进行如下详细说明：
所述光罩包括：
第一导电部光罩走线110，
第二导电部光罩走线120，与所述第一导电部光罩走线110间隔设置，
桥接走线130，所述桥接走线130的两端分别连接于所述第一导电部光罩走线110与第二导电部光罩走线120，且，所述桥接走线130的宽度小于预设宽度，需要解释的是，此处所述的预设宽度由曝光时所使用的曝光机的精度决定，即所述桥接走线130小于所使用的曝光设备的精度，即曝光设备无法识别出该桥接走线，则增设的所述桥接走线并不会影响最终图案化所形成的图形。
如此一来，通过在光罩走线密集排布的区域，设置所述桥接走线连接间距较近的两光罩走线，以提供电荷传输通道，即可有效降低曝光过程中，光罩发生静电击伤而导致所形成图案异常的风险，同时又由于所述桥接走线的宽度小于预设宽度，不会影响最终图案化所得的导电层的形状。
另外，当前用于显示面板的曝光设备的精度通常为1.5μm，那么，所述桥接走线的宽度小于1.5μm即可，为了进一步确保不会对实际图形造成影响，所述桥接走线的宽度通常为0.5-1.0μm，当然，随着技术的迭代，此数据也会随之变化，本发明对此不作具体限定。
在一些实施例中，根据实际的曝光需求，所述光罩的结构通常会更为复杂，示例性地，请参阅图2提供的另一种光罩的平面结构示意图，所述第一导电部光罩走线110包括多个相互间隔的第一导电部光罩子走线111，每一所述的第一导电部光罩子走线111藉由至少一条所述的桥接走线130与所述第二导电部光罩走线120连接。当然，根据需求，所述第二导电部光罩走线也可包括多个相互间隔的第二导电部光罩子走线，此处不再赘述，本领域技术人员应当很容易理解。
在一些实施例中，根据所述第一导电部光罩走线110与第二导电部光罩走线120实际形状以及相对位置，所述桥接走线130的形状可以为直线型、折线型或曲线型。
本发明实施例还提供了一种阵列基板的制备方法，结合图3提供的该制备方法的流程示意图，以及图4提供的该制备方法中图案化原理示意图，进行如下详细描述：
所述制备方法包括在基板上形成导电层，其中，所述导电层的形成步骤具体包括：
S10:形成对应材质的金属层，所述金属层通常为由物理气相沉积工艺溅射形成的整面的膜层；
S20:在所述金属层上形成光阻层；
S30:在光罩的遮蔽下，使用曝光设备对所述光阻层进行曝光，并显影以形成图案化的光阻层，可以理解的是，此处所使用的光阻材料为正性光阻材料，即未被光罩遮蔽而进行曝光的部分被显影液除去，使得所形成的图案化的光阻层的图形与光罩的图案大致相同，具体地，参阅图4，所述光罩至少包括：
第一导电部光罩走线110，
第二导电部光罩走线120，与所述第一导电部光罩走线110间隔设置，
桥接走线130，所述桥接走线130的两端分别连接于所述第一导电部光罩走线110与第二导电部光罩走线120，且，所述桥接走线130的宽度小于所述曝光设备的精度，如此一来，由于所增设的桥接走线的宽度小于所使用的曝光设备的精度，即曝光设备无法识别出该桥接走线，那么实际形成的图案化的光阻层仅包括对应所述第一导电部光罩走线110的第一导电部光阻走线110a，与对应所述第二导电部光罩走线120的第二导电部光阻走线120a，而不会形成对应所述桥接走线130的形状；
S40:在所述图案化的光阻层的遮蔽下，对所述对应膜层蚀刻以形成导电层，可以理解的是，未被所述图案化的光阻层遮蔽的部分被蚀刻去除，使得形成的所述导电层包括相互间隔的第一导电部110b与第二导电部120b；
S50：剥离去除所述图案化的光阻层。
在本实施例提供的制备方法中，使用了上述特殊设计的光罩进行导电层的图案化，在光罩走线密集排布的区域，设置所述桥接走线连接间距较近的两光罩走线，以提供电荷传输通道，即可有效降低曝光过程中，光罩发生静电击伤而导致所形成图案异常的风险，同时又由于所述桥接走线的宽度小于所使用的曝光设备的精度，不会影响最终图案化所得的导电层的形状。
可以理解的是，在本实施例提供的制备方法中，所述阵列基板的制备通常包括交叠形成多层导电层，有源层以及多层绝缘层，以构成作为驱动开关的薄膜晶体管结构。使用上述特殊设计的光罩进行图案化的方案，可适用于阵列基板制备过程中的任意一膜层的图案化工艺，尤其是通常具有密集走线设计的各层导电层，用以解决曝光制程中，因光罩中走线排布密集而导致静电击伤，进而导致图案化后所形成的膜层图案异常的问题。
并且，在本实施例提供的制备方法中，所述光罩仅示例性地示出了第一导电部光罩走线与第二导电部光罩走线，以更清楚的表示出发明意图，在实际的制备方法中，根据设计需求，所述光罩当然还包括其他的光罩走线，本领域技术人员应当很容易理解。
在一些实施例中，所述桥接走线可为宽度处处相等的均匀走线，也可为宽度不等的非均匀走线，当所述桥接走线为非均匀走线时，从理论上讲，只需存在任意一处的走线宽度小于所述曝光设备的精度，即可保证，在实际形成的导电层中，由第一导电部光罩走线110与第二导电部光罩走线120对应形成的第一导电部110b与第二导电部120b不发生短接。
在一些实施例中，阵列基板的制备方法通常包括依次形成栅极金属层、第一绝缘层、源漏极金属层、第二绝缘层以及电极层，其中所述电极层通常为像素电极层(应用于液晶显示面板时)或阳极层(应用于OLED显示面板时)，所述导电层为栅极金属层或源漏极金属层中的至少一者，即栅极金属层或源漏极金属层中的至少一层由上述实施例中提供的所述步骤S10-S50形成，当然，根据阵列基板的设计需求，也可为其他膜层，本发明对此不作限定。
如下给出一种具体的实施方式进行进一步地说明，结合图3提供的该制备方法中所使用的光罩的结构示意图以及图5-6提供的该制备方法所制备的显示面板的结构示意图，其中，图7为图6中B1区域的局部放大结构图进行如下详细描述：
所述导电层为栅极金属层，由所述步骤S10-S50形成，其中，所述第一导电部光罩走线为静电分享电极走线光罩走线，所述第二导电部光罩走线为静电环薄膜晶体管栅极光罩走线，使得形成的所述第一导电部为静电环薄膜晶体管栅极，所述第二导电部为静电分享电极走线，即，如图5所示，所述光罩包括：
静电分享电极走线光罩走线210，
静电环薄膜晶体管栅极光罩走线220，与所述静电分享电极走线光罩走线210间隔设置，
桥接走线230，所述桥接走线230的两端分别连接于所述静电分享电极走线光罩走线210与静电环薄膜晶体管栅极光罩走线220。
从而使得形成的所述栅极金属层310包括静电分享电极走线311与静电环薄膜晶体管栅极312，具体如图6-7所示。
在本实施例提供的制备方法中，使用了上述特殊设计的光罩进行第一导电层的图案化，即可有效降低曝光过程中，光罩发生静电击伤而导致所形成图案异常的风险，具体地，该光罩包括相互间隔设置的静电分享电极走线光罩走线与静电环薄膜晶体管栅极光罩走线，同时还增设了桥接走线使得静电分享电极走线光罩走线与静电环薄膜晶体管栅极光罩走线相连接，为静电释放提供通道，从而有效降低了静电分享电极走线光罩走线与静电环薄膜晶体管栅极光罩走线之间因间距过小而产生静电击伤，进而导致所形成图案出现异常的风险，以提升使得所制备的阵列基板以及显示面板的良率。
在本实施例中，根据所述栅极金属层的设计需求，所述光罩中的静电环薄膜晶体管栅极光罩走线220包括多个相互间隔的静电环薄膜晶体管栅极岛光罩走线221，每一所述的静电环薄膜晶体管栅极岛光罩走线221藉由至少一条所述的桥接走线230与所述静电分享电极走线光罩走线210连接，从而使得形成的所述栅极金属层310中的所述静电环薄膜晶体管栅极312包括多个相互间隔的静电环薄膜晶体管栅极岛3121。
另外，根据所述第一金属层的设计需求，所述光罩200中还包括其他结构的光罩走线，示例性地，请参阅图8，所述光罩还包括与所述静电分享电极走线光罩走线210间隔设置的外围走线光罩走线240，所述外围走线光罩走线240设置于所述静电分享电极走线光罩走线210的侧边且与所述静电分享电极走线光罩走线210相垂直，通常情况下，所述静电分享电极走线光罩走线210与外侧边框区域的外围走线光罩走线240同样具有较小的间距，那么，也可在静电分享电极走线光罩走线210与外围走线光罩走线240之间设置上述的桥接走线230，进一步避免此处发生静电击伤。可以理解的是，所述外围走线光罩走线240用于形成所述第一金属层中的外围走线，通常为一些传输信号的外围走线，其具体功能不作限定。
在本实施例中，请参阅图5-6，在所制备的显示面板中，形成的所述源漏极金属层320包括多条相互平行且间隔排布的数据线321，所述静电分享电极走线311设置于所述数据线的信号给入端的一侧且与所述数据线相垂直，即所述数据线321沿竖直方向排布，所述静电分享电极走线311沿水平方向排布，且设置于有效显示区AA对应数据线的信号给入端的侧边以外，同时，所述多个相互间隔的静电环薄膜晶体管栅极岛3121与所述多条所述数据线321一一对应设置。
在本实施例中，所述源漏极金属层320还包括与多个所述静电环薄膜晶体管栅极岛3121一一对应设置的多个静电环薄膜晶体管源极岛322与多个静电环薄膜晶体管漏极岛323，每一所述的静电环薄膜晶体管源极岛322与对应的所述数据线321电性连接。
在本实施例中，在所制备的显示面板中，所述电极层330包括与多个所述静电环薄膜晶体管漏极岛323一一对应设置的多个桥接电极岛331，每一所述的静电环薄膜晶体管漏极岛323通过第二绝缘层(图中未示出)中的第一接触孔H1与对应的所述桥接电极岛331电性连接，每一所述的桥接电极岛331通过第一绝缘层(图中未示出)与第二绝缘层中的第二接触孔H2与所述静电分享电极走线311电性连接，即藉由桥接电极岛331的设置，实现静电环薄膜晶体管漏极岛323与静电分享电极走线311的电性连接。同样地，所述数据线321与所述静电环薄膜晶体管栅极岛3121亦通过另一桥接电极岛实现电性连接。
在本实施例中，所述制备方法还包括如下步骤：
在形成所述第一导电层前，在所述基板上形成有源层以及第三绝缘层，使得所述第一导电层形成于所述第三绝缘层上，即形成顶栅架构的阵列基板；
或，在形成所述第二导电层前，在所述第一绝缘层上形成有源层以及第三绝缘层，使得所述第二导电层形成于所述第三绝缘层上，即形成底栅架构的阵列基板，
其中，所述有源层包括与多个所述静电环薄膜晶体管栅极岛一一对应设置的多个静电环薄膜晶体管有源岛(图中未示出)。
通过上述的结构设计，每一所述静电环薄膜晶体管栅极岛3121和与之对应的静电环薄膜晶体管源极岛322，静电环薄膜晶体管漏极岛323以及静电环薄膜晶体管有源岛构成一个静电环薄膜晶体管，当数据线321产生特大电流时，该电流传递至静电环薄膜晶体管栅极岛3121上使得对应的静电环薄膜晶体管处于开启状态，数据线321的电流通过静电环薄膜晶体管流向静电分享电极走线311，从而起到分担静电的作用。
本发明的另一实施例还提供了一种显示面板，所述显示面板包括阵列基板，该阵列基板由上述实施例提供的阵列基板的制备方法制备而得，具体结构参见上述实施例描述，该显示面板可为液晶显示面板、OLED显示面板、Micro-LED显示面板或其他使用TFT背板技术的显示面板。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
以上对本发明实施例所提供的一种阵列基板的制备方法与显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种光罩，其特征在于，所述光罩包括：
第一导电部光罩走线，
第二导电部光罩走线，与所述第一导电部光罩走线间隔设置，
桥接走线，所述桥接走线的两端分别连接于所述第一导电部光罩走线与第二导电部光罩走线，且，所述桥接走线的宽度小于预设宽度。
2.如权利要求1所述的光罩，其特征在于，所述第一导电部光罩走线包括多个相互间隔的第一导电部光罩子走线，每一所述的第一导电部光罩子走线藉由至少一条所述的桥接走线与所述第二导电部光罩走线连接。
3.如权利要求1所述的光罩，其特征在于，所述桥接走线的形状为直线型、折线型或曲线型。
4.一种阵列基板的制备方法，其特征在于，所述制备方法包括在基板上形成导电层，其中，形成所述导电层的步骤具体包括：
S10:形成金属层；
S20:在所述对应膜层上形成光阻层；
S30:在光罩的遮蔽下，对所述光阻层进行曝光，以形成图案化的光阻层，其中，所述光罩包括：
第一导电部光罩走线，
第二导电部光罩走线，与所述第一导电部光罩走线间隔设置，
桥接走线，所述桥接走线的两端分别连接于所述第一导电部光罩走线与第二导电部光罩走线，且，所述桥接走线的宽度小于预设宽度；
S40:在所述图案化的光阻层的遮蔽下，对所述金属层蚀刻以形成导电层，所述导电层包括间隔设置的第一导电部与第二导电部；
S50：剥离去除所述图案化的光阻层。
5.如权利要求4所述的阵列基板的制备方法，其特征在于，所述导电层为栅极金属层。
6.如权利要求4所述的阵列基板的制备方法，其特征在于，所述导电层为源漏极金属层。
7.如权利要求5所述的阵列基板的制备方法，其特征在于，在所述光罩中，所述第一导电部光罩走线为静电分享电极走线光罩走线，所述第二导电部光罩走线为静电环薄膜晶体管栅极光罩走线，使得所述第一导电部为静电环薄膜晶体管栅极，所述第二导电部为静电分享电极走线。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述静电环薄膜晶体管栅极光罩走线包括多个相互间隔的静电环薄膜晶体管栅极岛光罩走线，每一所述的静电环薄膜晶体管栅极岛光罩走线藉由至少一条所述的桥接走线与所述静电分享电极走线光罩走线连接，使得形成的所述第一导电层中的所述静电环薄膜晶体管栅极包括多个相互间隔的静电环薄膜晶体管栅极岛。
9.如权利要求7所述的阵列基板的制备方法，其特征在于，所述光罩还包括与所述静电分享电极走线光罩走线间隔设置的外围走线光罩走线，所述外围走线光罩走线藉由所述桥接走线与所述静电分享电极走线光罩走线连接。
10.一种显示面板，其特征在于，所述显示面板包括阵列基板，所述阵列基板由权利要求4-9任意一项所述的阵列基板的制备方法制备而得。
CN202011578685.XA 2020-12-28 2020-12-28 光罩、阵列基板的制备方法与显示面板 Pending CN112711174A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011578685.XA CN112711174A (zh) 2020-12-28 2020-12-28 光罩、阵列基板的制备方法与显示面板
PCT/CN2020/141925 WO2022141341A1 (zh) 2020-12-28 2020-12-31 光罩、阵列基板的制备方法与显示面板
US17/263,958 US20220397820A1 (en) 2020-12-28 2020-12-31 Photomask, method of manufacturing array substrate, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011578685.XA CN112711174A (zh) 2020-12-28 2020-12-28 光罩、阵列基板的制备方法与显示面板

Publications (1)

Publication Number Publication Date
CN112711174A true CN112711174A (zh) 2021-04-27

Family

ID=75545721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011578685.XA Pending CN112711174A (zh) 2020-12-28 2020-12-28 光罩、阵列基板的制备方法与显示面板

Country Status (3)

Country Link
US (1) US20220397820A1 (zh)
CN (1) CN112711174A (zh)
WO (1) WO2022141341A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114446260A (zh) * 2022-03-24 2022-05-06 北京京东方显示技术有限公司 一种阵列基板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003248294A (ja) * 2002-02-26 2003-09-05 Oki Degital Imaging:Kk フォトマスクの製造方法
CN101566791A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 具防止静电破坏的光罩
CN201607608U (zh) * 2010-01-20 2010-10-13 深圳市路维电子有限公司 防静电光罩
US20100265430A1 (en) * 2009-04-17 2010-10-21 Innocom Technology (Shenzhen) Co., Ltd. Display device with conductive masking film for discharging static electricity
KR20160025302A (ko) * 2014-08-27 2016-03-08 (주)마이크로이미지 정전기 배출 구조를 가지는 크롬 마스크
CN111983862A (zh) * 2020-08-19 2020-11-24 武汉华星光电技术有限公司 阵列基板、阵列基板制作方法及液晶显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428408C (zh) * 2003-12-30 2008-10-22 中芯国际集成电路制造(上海)有限公司 光掩模的静电放电保护的方法和结构
US7387855B2 (en) * 2005-01-10 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Anti-ESD photomask blank
CN101064984B (zh) * 2006-04-29 2010-12-22 中华映管股份有限公司 静电放电防护结构
JP2009086384A (ja) * 2007-09-29 2009-04-23 Hoya Corp フォトマスク及びフォトマスクの製造方法、並びにパターン転写方法
TWI453517B (zh) * 2008-08-26 2014-09-21 Chunghwa Picture Tubes Ltd 液晶顯示裝置之畫素陣列基板
CN101598893A (zh) * 2009-07-24 2009-12-09 上海宏力半导体制造有限公司 具防止静电破坏的光罩
CN203759422U (zh) * 2014-04-11 2014-08-06 京东方科技集团股份有限公司 一种掩模板
CN104698736B (zh) * 2015-03-30 2019-05-14 上海华力微电子有限公司 一种解决光罩图形单元esd现象的处理方法
CN110928135B (zh) * 2019-12-20 2023-09-08 武汉新芯集成电路制造有限公司 一种预防静电损伤的光罩及预防光罩静电损伤的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003248294A (ja) * 2002-02-26 2003-09-05 Oki Degital Imaging:Kk フォトマスクの製造方法
US20100265430A1 (en) * 2009-04-17 2010-10-21 Innocom Technology (Shenzhen) Co., Ltd. Display device with conductive masking film for discharging static electricity
CN101566791A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 具防止静电破坏的光罩
CN201607608U (zh) * 2010-01-20 2010-10-13 深圳市路维电子有限公司 防静电光罩
KR20160025302A (ko) * 2014-08-27 2016-03-08 (주)마이크로이미지 정전기 배출 구조를 가지는 크롬 마스크
CN111983862A (zh) * 2020-08-19 2020-11-24 武汉华星光电技术有限公司 阵列基板、阵列基板制作方法及液晶显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114446260A (zh) * 2022-03-24 2022-05-06 北京京东方显示技术有限公司 一种阵列基板及显示装置
CN114446260B (zh) * 2022-03-24 2023-08-22 北京京东方显示技术有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
WO2022141341A1 (zh) 2022-07-07
US20220397820A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
CN107634086B (zh) 一种柔性阵列基板及制备方法、显示装置
US8426229B2 (en) Method of fabricating liquid crystal display device
US5990998A (en) Active matrix liquid crystal display and related method
US8482006B2 (en) Mother substrate, array substrate and method for manufacturing the same
US20210405478A1 (en) Array substrate and manufacturing method thereof, and display panel
US7538399B2 (en) Thin film transistor substrate and manufacturing method thereof
US10204932B2 (en) Array substrate, manufacturing method thereof, display panel and display device
CN112711174A (zh) 光罩、阵列基板的制备方法与显示面板
JP2009276765A (ja) 薄膜トランジスターにおけるマザーボードのテストラインおよびその製造方法
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
JP2776360B2 (ja) 薄膜トランジスタアレイ基板の製造方法
CN111736393A (zh) 一种显示基板及其制备方法和液晶显示组件
KR101329284B1 (ko) 표시 기판 및 이의 제조 방법
KR100489714B1 (ko) 액정장치제조방법,액정패널,및액티브매트릭스표시장치제조방법
CN115810636A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板
CN114280862A (zh) 显示面板及其制备方法
CN113419399A (zh) 半色调掩膜板、显示基板的制作方法及显示基板
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US6787270B2 (en) Photo mask for patterning a lightning rod
US11251204B2 (en) Array substrate, method for repairing same, and display device
KR100690312B1 (ko) 액정표시장치용 어레이기판
KR20000014539A (ko) 액정 표시 장치 및 그 제조 방법
CN215576092U (zh) 半色调掩膜板
KR100318540B1 (ko) 액정표시장치및그제조방법
US10228596B2 (en) Substrate, display panel and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210427

RJ01 Rejection of invention patent application after publication