CN100428408C - 光掩模的静电放电保护的方法和结构 - Google Patents
光掩模的静电放电保护的方法和结构 Download PDFInfo
- Publication number
- CN100428408C CN100428408C CNB2003101229645A CN200310122964A CN100428408C CN 100428408 C CN100428408 C CN 100428408C CN B2003101229645 A CNB2003101229645 A CN B2003101229645A CN 200310122964 A CN200310122964 A CN 200310122964A CN 100428408 C CN100428408 C CN 100428408C
- Authority
- CN
- China
- Prior art keywords
- mask
- fuse
- masked area
- guard ring
- ring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 46
- 230000003068 static effect Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000005611 electricity Effects 0.000 claims abstract 7
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 2
- 238000001259 photo etching Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002216 antistatic agent Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- PICXIOQBANWBIZ-UHFFFAOYSA-N zinc;1-oxidopyridine-2-thione Chemical class [Zn+2].[O-]N1C=CC=CC1=S.[O-]N1C=CC=CC1=S PICXIOQBANWBIZ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/40—Electrostatic discharge [ESD] related features, e.g. antistatic coatings or a conductive metal layer around the periphery of the mask substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种用于制造集成电路的掩模及其使用。所述掩模具有掩模衬底。所述掩模在掩模衬底的一部分还具有有源掩模区。所述有源掩模区适合于积累预定电平的静电。所述掩模还具有第一保护环结构，该第一保护环结构包围着所述有源掩模区的一部分，以将所述有源掩模区与所述掩模衬底的外部区域隔离；以及第二保护环结构，该第二保护环结构具有至少一个包围第一保护环结构的一部分的熔丝结构。该熔丝结构被可操作地连接到所述有源掩模区，以吸收静电电流。在保持所述有源掩模区不受静电损伤的同时，静电被所述有源掩模区积累到预定的电平，然后以电流形式放电到所述熔丝结构上。
Description
技术领域
本发明涉及集成电路及半导体器件的制造工艺。更具体地说，本发明提供了一种方法和器件，用于制造一种包括防静电器件和相关集成电路器件的掩模结构。仅举例来说，本发明已被应用于掩模结构的保护环(guardring)结构，所述掩模结构用于高级集成电路器件的关键性掩模步骤中。但应该认识到，本发明具有大得多的应用范围。例如，本发明也可应用于非关键性步骤及各种互连结构。
背景技术
集成电路或“IC”已从在单个硅片上制造的几个互连器件发展到数百万个器件。现在的IC所提供的性能和复杂程度远远超出开始时的想象。为了在复杂程度和电路密度(即给定的芯片面积上可封装的器件数目)上取得提高，最小的器件线宽的尺寸，也称为器件的“几何尺寸”，已随着IC的每一代变得越来越小。现在正在以小于四分之一微米宽的线宽来制造半导体器件。
增大电路密度不仅提高了IC的复杂程度和性能，而且还向消费者提供了更低成本的部件。一套IC制造设备可能价值几亿甚至几十亿美元。每套IC制造设备都有一定的晶片生产量，而且每块晶片上都有一定数目的IC。因此，通过使IC的单个器件更小，就可以在每块晶片上制造更多的器件，从而增大制造设备的产量。使器件更小是十分有挑战性的，因为IC制造中所使用的每个工艺都有一个极限。换言之，一种给定的工艺一般只能在大于一定的线宽大小时起作用，然后就需要改变工艺或者器件布局。这种极限的例子是用掩模结构来形成更小和更精细的图案的能力。这样的掩模结构常会积累静电荷，该静电荷会在更小的图案上放电而对其引起损伤。受损的掩模将受损的图案传递到集成电路上，这导致器件失效和可靠性问题。
通常，掩模受损是由积累在掩模有源区上的电荷的静电放电问题引起的。静电荷积聚到数千伏特的电压，其从掩模的一个区域放电到另一个区域上而引起对掩模的损伤。已经进行了许多尝试来限制这种静电放电。仅作为例子来说，离子发生器已被用来从掩模上去掉静电荷。其它技术包括在洁净室的工作表面上应用静电放电材料等在用掩模来制造集成电路时使用的技术。遗憾的是，操作员还要操作掩模，这引起对掩模本身的损伤。这样的掩模通常价值数万美元，而且通常需要过很长的交付期才能从掩模销售商处收到。相应地，对传统的掩模及其在集成电路制造中的使用有很多限制。
综上所述，可见十分需要一种改进技术，来加工包括光掩模的半导体器件。
发明内容
根据本发明，提供了一种包括半导体器件制造方法的技术。更具体地说，本发明提供了一种方法和器件，用于制造一种包括防静电器件和相关集成电路器件的掩模结构。仅举例来说，本发明已被应用于掩模结构的保护环结构，所述掩模结构用于高级集成电路器件的关键性掩模步骤中。但应该认识到，本发明具有大得多的应用范围。例如，本发明也可应用于非关键性步骤及各种互连结构。
在一个具体实施例中，本发明包括一种用于制造集成电路的掩模。所述掩模具有掩模衬底。所述掩模在所述掩模衬底的一部分中还具有有源掩模区。所述有源掩模区适合于积累预定电平的静电。所述掩模还具有第一保护环结构，该结构包围着所述有源掩模区的一部分，以将所述有源掩模区与所述掩模衬底的外部区域隔离；以及第二保护环结构，该结构具有至少一个包围所述第一保护环结构的一部分的熔丝结构。所述熔丝结构被可操作地连接到所述有源掩模区，以吸收静电电流。在保持所述有源掩模区不受静电损伤的同时，静电被所述有源掩模区积累到预定的电平，然后以电流形式放电到所述熔丝结构上。
在另一具体实施例中，本发明包括一种使用上述掩模制造集成电路器件的方法。该方法包括接收第一容器中的掩模。该掩模包括有源掩模区和保护环结构，该保护环结构具有至少一个熔丝结构。该方法包括在洁净室环境中将所述掩模从第一容器转移到第二容器中。该方法包括在洁净室环境中处理掩模，以及在洁净室环境中处理期间在掩模上积累静电。此外，所述方法包括在保持所述掩模的有源掩模区不受静电能量损伤的同时，将静电的一部分放电到掩模的保护环结构的熔丝上。该掩模用于制造半导体集成电路的操作中。
相对于传统技术，通过本发明可以得到许多好处。例如，本技术提供了一种依靠传统技术的易于使用的工艺。在一些实施例中，所述方法提供了以每个晶片上的管芯(die)数量计的更高的器件产量。此外，所述方法提供了与传统加工技术兼容的工艺，而无需对传统设备和工艺进行重大修改。依靠本实施例，可以得到这些好处中的一种或多种。在整个本说明书中，将更多地说明这些和其它的好处，而以下是更具体的说明。
附图说明
参照以下的详细说明和附图，可以更充分地认识到本发明另外的各种目的、特征和优点。
图1、图2、图3和图3A是传统掩模结构的简化俯视图；
图4、图5、图5A、图6和图7是根据本发明实施例的掩模结构的简化俯视图；以及
图8是根据本发明实施例的方法的简化图。
具体实施方式
根据本发明，提供了包括半导体器件的制造方法的技术。更具体地说，本发明提供了一种方法和器件，用于制造一种包括防静电器件和相关集成电路器件的掩模结构。仅举例来说，本发明已被应用于掩模结构的保护环结构，所述掩模结构用于高级集成电路器件的关键性掩模步骤中。但应该认识到，本发明具有大得多的应用范围。例如，本发明也可应用于非关键性步骤及各种互连结构。
图1到图3是晶片上传统掩模结构和图案的简化俯视图100、200和300。这些图仅仅是例子，而不应不适当地限定本文中权利要求的范围。本领域普通技术人员会认识到许多其它的变化、修改和替代。如图所示，掩模结构100包括确定图案的金属层，和包围该图案化金属层的透明区域。所述的金属可以包括任何适于阻光的材料。这样的金属包括但不限于铬、镍、MoSiO2(钼氧化硅)和Ta(钽)。当然，所使用的金属类型取决于应用。区域101是发明人发现的一个受损区域。该受损区域是由相互靠近的两个金属线图案之间的静电放电引起的。在两个金属线图案之间形成很大的电势差，使两者通过将两个图案连接到一起的电流而短路到一起。这两个金属图案相互间的距离是0.8微米。放电前电势差可以达到20,000伏特或更高。
受损区域通常来自于更大的图案结构，例如图2中的200。两个金属线图案之间的受损区域用标号201表示。如图所示，两个金属线图案被短路到一起。金属线图案202通常用如铬和/或其它的导电材料制成。如图3中的区域301所示，将所述受损区域转到半导体晶片300上。受损区域301更详细的图用图3A的简化图表示。损伤由通过各种生产操作积累的电荷的静电放电而引起。这些操作包括在生产设备(例如机器人)、传递时容纳掩模的掩模转移容器以及操作员处对掩模的使用。随着器件变得更小，由静电放电所引起的损伤变得更严重而且花费更大。在整个本说明书中，说明了克服传统光掩模的一定限制的详细方法，以下是更具体的说明。
图4到图7是根据本发明的实施例的掩模结构的简化俯视图。这些图仅仅是例子，而不应不适当地限定本文中权利要求的范围。本领域普通技术人员会认识到许多其它的变化、修改和替代。参照图4，掩模结构400包括由用于制造集成电路的图案组成的有源掩模区401。所述图案通常用于关键性或非关键性掩模步骤。关键性掩模步骤的例子包括0.18微米掩模组中31层的14层。非关键性掩模步骤的例子包括31层中的17层。当然，关键性掩模步骤通常要求比非关键性步骤更小的公差。
本掩模结构还包括其上的包围在有源掩模区周围的第一防静电保护环结构403。第一防静电保护环结构作为有源掩模区和第二防静电保护环结构之间的隔离物。第一保护环结构可以是用介电层填充的沟槽区。该沟槽区不具有用于图案化的覆盖金属层。参照图5，保护环403形成在所述掩模结构中，该掩模结构中所述沟槽区的宽度通常是125微米或更小，并且其厚度是300nm到大约1000nm。
所述掩模结构还包括第二保护环结构405，其包围有源掩模区和第一保护环结构的周围。第二保护环结构包括在空间上限定为沿着所述环的多个熔丝结构。参照图6，第二保护环结构405包括多个熔丝结构501，以连续方式构造所述熔丝结构，以形成所述保护环结构。所述熔丝结构中的每一个都包括多个延伸到沟槽区域504及细长铬模构件503。所述细长构件中的每一个都是具有一个自由端的指状物。所述细长构件中的每一个都基本上平行于另一个细长构件。所述构件中的每一个都从金属区507开始延伸。
优选地，所述熔丝结构中的每一个都包括面向绝缘区的自由端。由绝缘材料制成的一段小间隙限定在所述自由端和导电结构505之间。导电结构505是将电荷积累到预定电平的区域。这种预定电平对1000nm大小的线可以达到20,000伏特或更高。当然，所述的预定电平取决于应用。达到预定电平后，电荷就横穿所述的小间隙，从导电结构到达作为天线的指状物。一旦电荷横穿所述的小间隙，静电能量就被释放。取决于应用，所述细长构件可以连接到所述导电结构。
此外，所述熔丝结构中的每一个在空间上都被沿着所述保护环结构设置。优选地，所述结构中的每一个被选择性的布置在可能具有高电荷积累的区域附近。或者，这些结构被选择性地布置，以预定频度沿保护环结构以均匀的方式分开。取决于应用，可以有许多修改、替代和变化。在整个本说明书中，说明了另一种掩模结构的更多细节，以下是更具体的说明。
图7是根据本发明实施例的另一种掩模结构的简化俯视图700。此图仅仅是例子，而不应不适当地限定本文中权利要求的范围。本领域普通技术人员会认识到许多其它的变化、修改和替代。如图所示，掩模结构700包括由用于制造集成电路的图案组成的有源掩模区。所述图案通常用于关键性或非关键性掩模步骤。关键性掩模步骤的例子包括0.18微米掩模组中31层的14层。非关键性掩模步骤的例子包括31层中的17层。当然，关键性掩模步骤通常要求比非关键性步骤更小的公差。
本掩模结构还包括其上的包围在有源掩模区周围的第一防静电保护环结构701。第一保护环结构包括在空间上限定为沿着所述环的多个熔丝结构。和前一实施例相似，所述保护环结构包括多个熔丝结构701，以连续方式构造所述熔丝结构，以形成所述保护环结构。所述熔丝结构中的每一个都包括多个细长构件，所述细长构件从将所述构件中的每一个连接到一起的第一区域延伸到公共区域。所述细长构件中的每一个都是具有一个自由端的指状物。所述细长构件中的每一个都基本上平行于另一个细长构件。所述构件中的每一个都从将每个构件连接到一起的金属区507开始延伸。包围金属区的是绝缘区。
优选地，所述熔丝结构中的每一个都包括面向绝缘区的自由端。由绝缘材料制成的一段小间隙限定在所述自由端和导电结构505之间、导电结构505是将电荷积累到预定电平的区域。这种预定电平对1000nm大小的线可以达到20,000伏特或更高。当然，所述的预定电平取决于应用。达到预定电平后，电荷就横穿所述的小间隙，从导电结构到达作为天线的指状物。一旦电荷横穿所述的小间隙，静电能量就被释放。取决于应用，所述细长构件可以连接到所述导电结构。
根据本发明实施例的方法可以简要提供如下：
1.提供掩模(其具有有源掩模区和保护环结构，该保护环结构具有至少一个熔丝结构)；
2.从掩模销售商处接收第一容器中的掩模；
3.在洁净室环境中将掩模从第一容器转移到第二容器中；
4.在洁净室环境中处理掩模；
5.在洁净室环境中处理期间，在掩模的一个或多个部分上积累静电；
6.在洁净室环境中处理期间，继续在掩模上积累静电直到达到预定电平；
7.将一部分静电从掩模的一个或多个部分放电到掩模的保护环结构的一个或多个熔丝结构上；
8.在静电放电时，保持掩模的有源掩模区不受静电能量的损伤；
9.在制造半导体集成电路的操作中使用掩模；
10.继续积累电荷及将这些电荷放电到一个或多个熔丝结构上的步骤；以及
11.按需要执行其它步骤。
以上顺序的步骤提供了根据本发明实施例的方法。如果加入步骤、去掉一个或多个步骤或者以不同顺序提供一个或多个步骤，则还可提供其它替代方法，而不脱离本发明权利要求的范围。在优选实施例中，上述步骤允许静电被放电到保护环结构上而不引起对掩模有源掩模区的损伤。在整个本说明书中，说明了本方法的更多细节，以下是更具体的说明。
图8是根据本发明的实施例的方法800的简化图。该图仅仅是例子，而不应不适当地限定本文中权利要求的范围。本领域普通技术人员会认识到许多其它的变化、修改和替代。如图所示，所述方法在步骤801开始。所述方法包括提供(步骤803)掩模，该掩模具有有源掩模区和保护环结构，该保护环结构具有至少一个熔丝结构。所述掩模可和上文所述的相似，但也可以是其它的。所述方法从掩模销售商处接收(步骤805)第一容器(例如掩模盒)中的掩模。通常，第一容器是包括防静电材料的包装，以从掩模上泄放任何电荷。所述方法包括在洁净室环境中将掩模从第一容器转移(步骤807)到第二容器中。第二容器通常是掩模SM17容器，而且也具有防静电材料，以从掩模上泄放电荷。优选地，所述容器是密封的，但也可以是不密封的。
在制造集成电路期间，所述掩模被处理(步骤809)。取决于应用，这种掩模由操作员处理、由机器人处理、被检查并保存在掩模SM17容器中。这些操作过程中的每一个都通过静电使电荷积累(步骤811)到掩模有源掩模区的一个或多个部分上。在洁净室环境中，电荷积累，而且所述方法通过分支821继续，以在掩模的一个或多个部分上积累电荷直到达到预定电平。这样的预定电平通常是10,000伏特，但取决于应用，也可以是20,000伏特。一旦掩模将这样的电荷积累到预定电平(步骤813)，电荷就被放电，并从掩模的一个或多个部分转移(步骤815)到掩模的保护环结构的一个或多个熔丝结构上。
优选地，所述方法在静电放电时保持掩模的有源掩模区不受静电的损伤。所述方法经由分支816，通过前面步骤的一部分而继续。接着，所述方法在制造半导体器件的操作中使用所述掩模。如果加入步骤、去掉一个或多个步骤或者以不同顺序提供一个或多个步骤，则还可提供其它替代方法，而不脱离本发明权利要求的范围。在优选实施例中，上述步骤允许静电被放电到保护环结构上而不引起对掩模有源掩模区的损伤。所述方法在步骤817结束。
还应理解，本文所描述的例子和实施例仅仅是为说明的目的，按照它们所做的各种修改或变化是本领域的技术人员将会想到的，且应包括在本申请的精神和范围以及所附权利要求的范围之内。
Claims (20)
1.一种用于制造集成电路的掩模，所述掩模包括：
掩模衬底；
有源掩模区，位于所述掩模衬底的一部分中，所述有源掩模区适合于积累预定电平的静电；
第一保护环结构，包围着所述有源掩模区的一部分，以将所述有源掩模区与所述掩模衬底的外部区域隔离；以及
第二保护环结构，具有至少一个包围所述第一保护环结构的一部分的熔丝结构；
其中所述熔丝结构被可操作地耦合到所述有源掩模区，以吸收静电电流，在保持所述有源掩模区不受静电损伤的同时，静电被所述有源掩模区积累到预定的电平，然后以电流形式放电到所述熔丝结构上。
2.如权利要求1所述的掩模，其中所述熔丝结构是多个导电区。
3.如权利要求1所述的掩模，其中所述熔丝结构具有一定长度和一定厚度，并且所述长度为20μm，所述厚度根据所用的掩模板的规格来确定。
4.如权利要求1所述的掩模，其中所述熔丝结构由导电材料制成。
5.如权利要求1所述的掩模，其中所述熔丝结构中的每一个形成于所述掩模衬底上距所述有源掩模区的一部分预定距离以内的地方，以使得静电放电到所述熔丝结构上。
6.如权利要求1所述的掩模，其中所述熔丝结构包括多个导电构件，所述导电构件中的每一个都包括细长部分，所述细长部分具有自由端部分。
7.如权利要求1所述的掩模，其中所述第一保护环结构包括不具有覆盖导电层的沟槽区。
8.如权利要求1所述的掩模，其中所述第一保护环结构连续地包围所述有源掩模区，以将所述第二保护环结构与所述有源掩模区电隔离和物理隔离。
9.如权利要求1所述的掩模，其中所述预定电平对应于不高于10000伏特的电压。
10.如权利要求1所述的掩模，其中所述预定水平对应于不高于20000伏特的电压。
11.一种使用权利要求1所述的掩模制造半导体集成电路器件结构的方法，包括：
使用掩模衬底，该掩模衬底包括：
有源掩模区，位于所述掩模衬底的一部分中，所述有源掩模区适合于积累预定电平的静电；
第一保护环结构，包围着所述有源掩模区的一部分，以将所述有源掩模区与所述掩模衬底的外部区域隔离；以及
第二保护环结构，具有至少一个包围所述第一保护环结构的一部分的熔丝结构；所述熔丝结构被可操作地耦合到所述有源掩模区，以吸收静电电流，在保持所述有源掩模区不受静电损伤的同时，静电被所述有源掩模区积累到预定的电平，然后以电流形式放电到所述熔丝结构上。
12.如权利要求11的所述方法，其中所述熔丝结构是多个导电区。
13.如权利要求11的所述方法，其中所述熔丝结构形成于所述掩模衬底上距所述有源掩模区的一部分预定距离以内的地方，以使得静电放电到所述熔丝结构上。
14.如权利要求11的所述方法，其中所述第一保护环结构连续地包围所述有源掩模区，以将所述第二保护环结构与所述有源掩模区电隔离和物理隔离。
15.如权利要求11的所述方法，其中所述熔丝结构包括多个导电构件，所述导电构件中的每一个都包括细长部分，所述细长部分具有自由端部分。
16.如权利要求11的所述方法，其中所述熔丝结构中的每一个形成于所述掩模衬底上距所述有源掩模区的一部分预定距离以内的地方，以使得静电放电到所述熔丝结构上。
17.一种使用权利要求1所述的掩模制造集成电路器件的方法，所述方法包括：
接收第一容器中的掩模，该掩模包括有源掩模区和保护环结构，该保护环结构具有至少一个熔丝结构；
在洁净室环境中将所述掩模从所述第一容器转移到第二容器中；
在洁净室环境中处理所述掩模；
在洁净室环境中处理期间，在所述掩模上积累静电；
在保持所述掩模的有源掩模区不受静电能量损伤的同时，将所述静电的一部分放电到所述掩模的保护环结构上的熔丝上；以及
在制造半导体集成电路的操作中使用所述掩模。
18.如权利要求17所述的方法，其中所述操作是光刻处理。
19.如权利要求17所述的方法，其中所述静电能量的特征是，电压为1000伏特。
20.如权利要求17所述的方法，其中所述静电能量的特征是，电压高于3000伏特。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101229645A CN100428408C (zh) | 2003-12-30 | 2003-12-30 | 光掩模的静电放电保护的方法和结构 |
| US10/773,597 US7125755B2 (en) | 2003-12-30 | 2004-02-06 | Method and structure for electrostatic discharge protection of photomasks |
| US11/552,142 US7612980B2 (en) | 2003-12-30 | 2006-10-23 | Method and structure for electrostatic discharge protection of photomasks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101229645A CN100428408C (zh) | 2003-12-30 | 2003-12-30 | 光掩模的静电放电保护的方法和结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1635612A CN1635612A (zh) | 2005-07-06 |
| CN100428408C true CN100428408C (zh) | 2008-10-22 |
Family
ID=34683166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101229645A Expired - Lifetime CN100428408C (zh) | 2003-12-30 | 2003-12-30 | 光掩模的静电放电保护的方法和结构 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7125755B2 (zh) |
| CN (1) | CN100428408C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM328438U (en) * | 2007-06-08 | 2008-03-11 | Gudeng Prec Industral Co Ltd | Reticle pod and reticle transport pod |
| TWM331511U (en) * | 2007-08-10 | 2008-05-01 | Gudeng Prec Industral Co Ltd | Container |
| TWM329035U (en) * | 2007-08-10 | 2008-03-21 | Gudeng Prec Industral Co Ltd | Container and the liner thereof |
| WO2020147059A1 (en) * | 2019-01-17 | 2020-07-23 | Yangtze Memory Technologies Co., Ltd. | Photomask with electrostatic discharge protection |
| CN112711174A (zh) * | 2020-12-28 | 2021-04-27 | Tcl华星光电技术有限公司 | 光罩、阵列基板的制备方法与显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216873B1 (en) * | 1999-03-19 | 2001-04-17 | Asyst Technologies, Inc. | SMIF container including a reticle support structure |
| US20030013258A1 (en) * | 2001-07-12 | 2003-01-16 | Taiwan Semiconductor Manfacturing Co.,Ltd. | Photomask esd protection and an anti-esd pod with such protection |
| US6513654B2 (en) * | 2000-07-10 | 2003-02-04 | Asyst Technologies, Inc. | SMIF container including an electrostatic dissipative reticle support structure |
| CN1459828A (zh) * | 2002-05-17 | 2003-12-03 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989754A (en) * | 1997-09-05 | 1999-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photomask arrangement protecting reticle patterns from electrostatic discharge damage (ESD) |
| US5999397A (en) * | 1997-10-27 | 1999-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for preventing electrostatic discharge damage to an insulating article |
| EP1055153B1 (en) * | 1998-12-14 | 2012-01-18 | Nxp B.V. | Photomask with a mask edge provided with a ring-shaped esd protection area |
| KR20010057347A (ko) * | 1999-12-22 | 2001-07-04 | 황인길 | 스텝퍼에 사용되는 레티클의 정전기 방지구조 |
| US6247599B1 (en) * | 2000-01-14 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd | Electrostatic discharge-free container equipped with metal shield |
| US6421113B1 (en) * | 2000-02-14 | 2002-07-16 | Advanced Micro Devices, Inc. | Photolithography system including a SMIF pod and reticle library cassette designed for ESD protection |
| US6372390B1 (en) * | 2000-06-01 | 2002-04-16 | United Microelectronics Corp. | Photo mask with an ESD protective function |
| US6893780B1 (en) * | 2001-11-09 | 2005-05-17 | Dupont Photomasks, Inc. | Photomask and method for reducing electrostatic discharge on the same with an ESD protection pattern |
| US6927345B2 (en) * | 2002-05-16 | 2005-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd | Guard ring having electrically isolated lightening bars |
| US7514184B2 (en) * | 2002-10-18 | 2009-04-07 | Taiwan Semiconductor Manufacturing Co. | Reticle with antistatic coating |
-
2003
- 2003-12-30 CN CNB2003101229645A patent/CN100428408C/zh not_active Expired - Lifetime
-
2004
- 2004-02-06 US US10/773,597 patent/US7125755B2/en not_active Expired - Lifetime
-
2006
- 2006-10-23 US US11/552,142 patent/US7612980B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216873B1 (en) * | 1999-03-19 | 2001-04-17 | Asyst Technologies, Inc. | SMIF container including a reticle support structure |
| US6513654B2 (en) * | 2000-07-10 | 2003-02-04 | Asyst Technologies, Inc. | SMIF container including an electrostatic dissipative reticle support structure |
| US20030013258A1 (en) * | 2001-07-12 | 2003-01-16 | Taiwan Semiconductor Manfacturing Co.,Ltd. | Photomask esd protection and an anti-esd pod with such protection |
| CN1459828A (zh) * | 2002-05-17 | 2003-12-03 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7125755B2 (en) | 2006-10-24 |
| CN1635612A (zh) | 2005-07-06 |
| US20070066006A1 (en) | 2007-03-22 |
| US20050142699A1 (en) | 2005-06-30 |
| US7612980B2 (en) | 2009-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5649193B2 (ja) | キャパシタ・モジュール・アレイを含む半導体構造とその製造方法および動作方法 | |
| KR101397811B1 (ko) | 반도체 장치 | |
| US8760831B2 (en) | Bi-directional back-to-back stacked SCR for high-voltage pin ESD protection, methods of manufacture and design structures | |
| US20070069336A1 (en) | Seal ring corner design | |
| CN102171824A (zh) | 用于堆叠式ic的静电放电(esd)防护 | |
| WO2016201868A1 (zh) | 阵列基板及其制作方法、显示器件 | |
| US5629227A (en) | Process of making ESD protection devices for use with antifuses | |
| US5990519A (en) | Electrostatic discharge structure | |
| TW385508B (en) | Protection structures for the suppressing of plasma damage | |
| US7612980B2 (en) | Method and structure for electrostatic discharge protection of photomasks | |
| KR100723080B1 (ko) | 반도체 디바이스 제조 방법 | |
| US10714422B2 (en) | Anti-fuse with self aligned via patterning | |
| US5976917A (en) | Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry | |
| UA72234C2 (uk) | Електронний конструктивний елемент і захисна структура, що міститься в ньому | |
| US20070029638A1 (en) | Semiconductor device and methods of protecting a semiconductor device | |
| US6927345B2 (en) | Guard ring having electrically isolated lightening bars | |
| CN113013090B (zh) | 半导体结构的熔断填充方法及半导体结构 | |
| KR100507702B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
| US6252291B1 (en) | Modifiable semiconductor circuit element | |
| CN107689346A (zh) | 保护装置的电路及方法 | |
| US6245610B1 (en) | Method of protecting a well at a floating stage | |
| CN114334954A (zh) | Mos晶体管 | |
| TWI411087B (zh) | 抗靜電之電路結構及製造方法 | |
| JP2001060687A (ja) | 半導体装置の製造方法 | |
| CN107039420A (zh) | 用于具有内连线结构的半导体装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111202 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111202 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp. Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20081022 |
|
| CX01 | Expiry of patent term |