KR20010057347A

KR20010057347A - 스텝퍼에 사용되는 레티클의 정전기 방지구조

Info

Publication number: KR20010057347A
Application number: KR1019990060120A
Authority: KR
Inventors: 정웅재
Original assignee: 황인길; 아남반도체 주식회사
Priority date: 1999-12-22
Filing date: 1999-12-22
Publication date: 2001-07-04

Abstract

본 발명은 스텝퍼에 사용되는 레티클의 정전기 방지구조에 관한 것으로, 종래에는 반도체 공정에서 레티클을 전도성이 있는 금속성 홀더에 안착시킬 때 인체의 정전하가 인체와 레티클을 통해 금속 또는 그라운드로 이동하면서 메인 패턴의 손상을 유발하는 문제점이 있었다.

본 발명은 메인 패턴(12)과 표면(11)의 가장자리 사이를 따라 형성되는 균일한 폭의 부도전층으로 이루어져 표면(11) 가장자리로 유입된 전하의 메인 패턴(12)측으로의 이동을 차단하는 정전기 방지대(15)와; 정전기 방지대(15)와 메인 패턴(12)의 사이를 따라 형성되는 불균일한 폭의 부도전층으로 이루어져 정전기 방지대(15)를 통과한 잔류 전하의 인위적인 방전을 유도하는 정전기 유도대(16);를 구비하여 레티클 표면으로 유입된 전하가 메인 패턴 측으로 진행하는 것을 효과적으로 차단함으로써 반도체 제조 공정에서 정전기로 인한 레티클의 패턴 손상을 방지할 수 있게 하였다.

Description

스텝퍼에 사용되는 레티클의 정전기 방지구조{STATIC ELECTRICITY PREVENTION STRUCTURE OF RETICLE IN STEPPER}

본 발명은 반도체 소자를 제조하는 과정에서 스텝퍼를 이용한 광 리소그래피 공정에 사용되는 레티클에 관한 것으로, 특히 반도체 제조 과정에서 정전기로 인한 레티클의 패턴 손상을 방지할 수 있는 레티클의 정전기 방지구조에 관한 것이다.

반도체 소자를 제조하는 공정에서 광 리소그래피 공정(Opitcal lithographyprocess)은 마스크상의 패턴을 웨이퍼 위에 옮기는 공정을 말하며, 이러한 광 리소그래피 공정을 수회 내지 수십회 반복함으로써 반도체 소자의 회로가 완성된다.

광 리소그래피 공정에서는 크롬이나 산화철 등의 물질에 의해 투명 또는 불투명 패턴이 형성된 레티클(Retical) 또는 마스크를 사용한다.

이를 위해서는 웨이퍼 위에 감광막을 얇게 입히고 미리 제작한 레티클을 웨이퍼 위에 올려놓고 빛을 쪼이면 레티클 패턴에 따라 빛을 받은 부분과 받지 않는 부분이 생기고, 이를 현상액(Developer)으로 처리하면 감광액의 특성에 따라 양성(Positive-type)이면 감광된 부분이, 음성이면 감광되지 않은 부분이 제거된다.

이와 같은 과정으로 레티클의 패턴이 감광막으로 옮겨지면 이를 이용하여 식각이나 불순물 도핑을 선택적으로 할 수 있게 된다.

광 리소그래피 공정중에서 레티클과 웨이퍼를 정렬하고 광노출(Exposure)하는 공정은 스텝퍼에 의해 이루어지며, 투사 반복형 스텝퍼는 마스크의 패턴을 웨이퍼에 옮기기 위해 웨이퍼를 옳기면서 일정 크기의 패턴을 반복해서 투사한다.

도 1은 광 리소그래피 공정에 사용되는 종래의 레티클(1)을 도시한 것으로, 크롬(Crom) 도금된 표면(2)에 여러 칩 패턴(Chip pattern: 3)들과 레티클(1)의 인식을 위한 바 코드(4), 레티클 정렬을 위한 얼라인먼트 마크(5) 등이 형성되어 있다.

이러한 레티클(1)은 공정 과정에서 발생되는 정전기에 의한 손상을 가져오기 쉽다. 정전기는 여러 가지 원인에 의해 발생되는데, 일반적으로 작업자가레티클(1)을 들고 이동할 때 인체에 정전하가 만들어지고, 레티클(1)을 전도성이 있는 금속성 홀더 등에 안착시킬 때 인체와 레티클을 통해 금속 또는 그라운드로 이동한다.

정전기로 인한 손상은 전하가 레티클(1)의 한 가장자리에 접촉하여 발생하며, 전하는 크롬 표면(2)을 가로질러 이동하여 다른 가장자리로 빠져나가게 된다. 이러한 과정에서 전하는 레티클(1)의 패턴(3)을 건너 뛰며 때때로 메인 패턴(3)의 손상을 유발하게 됨으로써 반도체 제조 공정에서 레티클의 제작비용이 증가되고, 공정 진행이 중단되는 문제점이 있었다.

본 발명은 상술한 바와 같은 종래의 문제점을 해소하기 위한 것으로, 본 발명의 목적은 반도체 제조 과정에서 발생하는 정전기로 인한 레티클 패턴의 손상을 방지할 수 있게 하는 것이다.

상술한 목적을 달성하기 위한 본 발명은, 크롬 도금된 표면위에 메인 패턴이 형성된 레티클에 있어서, 메인 패턴과 표면의 가장자리 사이를 따라 형성되는 균일한 폭의 부도전층으로 이루어지는 정전기 방지대와, 정전기 방지대와 메인 패턴의 사이를 따라 형성되는 불균일한 폭의 부도전층으로 이루어지는 정전기 유도대를 구비하는 것을 특징으로 한다.

이와 같은 본 발명에 의하면, 외측 정전기 방지대에서 표면 가장자리로 유입된 전하가 메인 패턴측으로 흐르는 것을 차단하게 되고, 내측 정전기 유도대에서는 정전기 방지대를 통과한 잔류 전하의 인위적인 방전을 유도하게 됨으로써 정전기로인한 레티클 패턴의 손상을 막을 수 있게 된다.

도 1은 종래 기술에 따른 레티클의 평면도,

도 2는 본 발명에 따른 정전기 방지 패턴이 형성된 레티클의 평면도,

도 3은 본 발명에 따른 정전기 방지 패턴의 구조를 나타내는 평면도.

<도면의 주요부분에 대한 부호의 설명>

10 ; 레티클(Reticle) 11 ; 크롬 표면(Crom surface)

12 ; 메인 패턴(Main pattern) 13 ; 바 코드(Bar code)

14 ; 정렬 마크(Alignment Mark) 15 ; 정전기 방지대

16 ; 정전기 유도대

이와 같은 본 발명의 특징적인 구성 및 이에 따른 작용효과는 첨부된 도면을 참조한 실시예의 상세한 설명을 통해 더욱 명확해 질 것이다.

도 2는 본 발명의 정전기 방지 패턴이 형성된 레티클을 나타낸 것이고, 도 3은 본 발명에 따른 정전기 방지 패턴의 구조를 나타낸 것이다.

도 2에 도시된 바와 같이, 레티클(10)은 크롬 도금된 표면(11)에 메인 패턴(12), 레티클 인식을 위한 바 코드(13) 및 레티클 정렬을 위한 얼라인먼트 마크(14) 등이 형성되고, 본 발명에 의한 것으로서 메인 패턴(12)과 표면(11) 가장자리 사이에는 정전기 방지대(15)와 정전기 유도대(16)가 형성된다.

정전기 방지대(15)는 메인 패턴(12)의 외곽을 일정한 거리에서 둘러싸는 형태로 레티클 표면(11)에 균일한 폭으로 부도전층을 형성하여 이루어지며, 레티클 표면(11)을 메인 패턴(12)이 형성된 부분과 그 외의 부분으로 구획하여 표면(11) 가장자리로 유입되는 전하가 메인 패턴(12)측으로 이동하는 것을 차단한다. 전하의 흐름을 효과적으로 차단하기 위해서는 정전기 방지대(15) 즉, 부도전층의 폭이 최소 3mm 이상으로 형성되는 것이 바람직하다.

정전기 유도대(16)는 정전기 방지대(15)와 메인 패턴(12)의 사이에 위치되고, 정전기 방지대(15)와는 일정한 간격을 유지한다. 도 3을 보면 정전기 유도대(16)는 그 폭이 넓어지거나 좁아짐을 일정하게 반복하는 패턴으로 형성되어 정전기 유도대(16)를 통해 서로 분리되는 크롬 표면간의 거리를 넓히거나 좁히는형태로 이루어짐으로써, 정전기 방지대(15)를 통과한 잔류 전하의 인위적인 방전을 유도하여 정전기의 전하가 메인 패턴(12)으로 진입하지 않게 한다.

즉, 메인 패턴(12)이 위치된 중앙 표면(11a)과, 정전기 방지대(16)와 정전기 유도대(16) 사이의 표면(11b)은 정전기 유도대(16)를 통해 양측의 거리가 멀어지거나 가까워짐을 반복하게 됨으로써 정전기 방지대(15)를 넘어온 잔류 전하를 유도방전시키는 효과를 지니게 된다.

이와 같은 본 발명에서 정전기 방지대(15) 및 정전기 유도대(16)는 금속 또는 전도성 플라스틱으로 이루어지거나 또는 그 복합체로 이루어지며, 금속은 천이원소 또는 그 화합물로 구성된다.

따라서, 본 발명에 의하면, 레티클(10)의 한쪽 가장자리로 유입된 정전기의 전하 중 메인 패턴(12)측으로 진행하는 일부의 전하는 도금된 크롬 표면(11)을 따라 이동하다가 정전기 방지대(15)와 만나면서 전하의 진행 방향이 바뀌게 되고, 이에 따라 표면(11) 외곽쪽을 따라 흐르다가 금속 또는 그라운드로 이동하게 된다. 한편, 전하량이 과도하여 전하의 일부가 정전기 방지대(15)를 넘어 온 경우, 정전기 유도대(16)에서 잔류 전하의 인위적인 유도방전이 이루어짐으로써 정전기의 전하로 인한 메인 패턴(12)의 손상을 막을 수 있게 된다.

위에서 설명한 바와 같이 본 발명에 의하면, 레티클 표면으로 유입된 전하가 메인 패턴 측으로 진행하는 것을 효과적으로 차단함으로써 반도체 제조 공정에 있어 정전기로 인한 레티클의 패턴 손상을 방지할 수 있게 된다.

따라서, 패턴 손상으로 인한 웨이퍼의 수율 저하를 막고 추가적인 레티클 제작 경비를 줄일 수 있으며, 공정 진행이 중단됨으로써 발생하는 손실을 최소화 할 수 있는 효과가 있다.

Claims

반도체 제조 과정에서 광 리소그래피 공정에 이용되는 패턴이 형성된 레티클에 있어서,

상기 메인 패턴(12)과 표면(11)의 가장자리 사이를 따라 형성되는 균일한 폭의 부도전층으로 이루어져, 표면(11) 가장자리로 유입된 전하의 상기 메인 패턴(12)측으로의 이동을 차단하는 정전기 방지대(15)와,

상기 정전기 방지대(15)와 상기 메인 패턴(12)의 사이를 따라 형성되는 불균일한 폭의 부도전층으로 이루어져, 상기 정전기 방지대(15)를 통과한 잔류 전하의 인위적인 방전을 유도하는 정전기 유도대(16);를 구비하는 것을 특징으로 하는 레티클의 정전기 방지구조.
제 1항에 있어서, 상기 정전기 방지대(15)는 3mm 이상의 폭으로 형성되고, 상기 정전기 유도대(16)는 3mm 이내의 폭으로 형성되는 것을 특징으로 하는 레티클의 정전기 방지구조.
제 1항에 있어서, 상기 정전기 방지대(15) 및 상기 정전기 유도대(16)는 금속 또는 전도성 플라스틱으로 이루어지거나 또는 그 복합체로 이루어진 것을 특징으로 하는 레티클의 정전기 방지구조.
제 3항에 있어서, 상기 금속은 천이원소 또는 그 화합물로 된 것을 특징으로 하는 레티클의 정전기 방지구조.